WO2017194623A1 - Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement - Google Patents

Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement Download PDF

Info

Publication number
WO2017194623A1
WO2017194623A1 PCT/EP2017/061218 EP2017061218W WO2017194623A1 WO 2017194623 A1 WO2017194623 A1 WO 2017194623A1 EP 2017061218 W EP2017061218 W EP 2017061218W WO 2017194623 A1 WO2017194623 A1 WO 2017194623A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
converter element
optoelectronic component
producing
advantageously
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/061218
Other languages
English (en)
French (fr)
Inventor
David Racz
Matthias Sperl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US16/098,172 priority Critical patent/US10854793B2/en
Priority to DE112017002426.9T priority patent/DE112017002426B4/de
Publication of WO2017194623A1 publication Critical patent/WO2017194623A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/882—Scattering means

Definitions

  • the invention relates to a method for producing an optoelectronic component and to an optoelectronic component.
  • the invention is based on the object of an improved method for producing an optoelectronic
  • Component comprises in a method step A) a
  • the method comprises arranging the light-emitting semiconductor chip with one
  • Process step D) the method comprises applying a converter element on a region of the
  • the method comprises a detachment of the carrier from the semiconductor chip.
  • the semiconductor chip may advantageously be formed in flip-chip design. Furthermore, the semiconductor chip advantageously comprises contact points, which are arranged on a same side, which a radiation side of
  • Semiconductor chips are the contact points advantageously facing the carrier.
  • the carrier is advantageously a carrier remaining only temporarily in the component during the production of the component.
  • thermo-release film is arranged on the carrier on which the semiconductor chip is arranged.
  • a thermo-release film produces good adhesion of the carrier to the semiconductor chip and can be easily removed when heated.
  • the semiconductor chip is advantageously free of the sapphire substrate at least on the side facing away from the carrier.
  • the converter element can advantageously be directed onto the emission side of the carrier facing away from the carrier
  • a particularly flat device can be produced, since by the detachment of the sapphire substrate, the device per se has a smaller thickness than that with the sapphire substrate on the
  • the converter element is advantageously characterized in that it is mechanically stable. In other words, the converter element can serve as a supporting element of the semiconductor chip.
  • Converter element is arranged comprises, for example, a polyester (Mylar).
  • the converter element and the auxiliary carrier advantageously serve for the mechanical stability of the semiconductor chip. This is it is advantageously possible to detach the carrier from the semiconductor chip in method step F), wherein the
  • a plurality of light-emitting semiconductor chips in a wafer composite is provided in method step A).
  • the wafer composite comprising a plurality of
  • Semiconductor chips for example in the form of flip-chips, are advantageously arranged on the carrier such that
  • the arrangement in a wafer composite can be understood, in particular, to mean that a plurality of semiconductor chips are arranged adjacently on a supporting element, for example a substrate.
  • the arrangement of the semiconductor chips on the carrier or the subcarrier may be referred to as wafer composite.
  • wafer composite it is advantageous to arrange the plurality of semiconductor chips on the carrier in one step.
  • the semiconductor chips keep favorable during all
  • the carrier has at least one lateral extension which is equal to the lateral one
  • the lateral extent extends perpendicular to a surface normal to the emission side of the semiconductor chip.
  • the lateral extent of the carrier is greater than the lateral extent of the wafer composite.
  • Semiconductor chips are advantageously all of the same type, for example flip-chips, and these may also be identical.
  • the arrangement of the wafer composite on the carrier takes place for example by means of gluing.
  • the semiconductor chips with one of their emission side are advantageously all of the same type, for example flip-chips, and these may also be identical.
  • the arrangement of the wafer composite on the carrier takes place for example by means of gluing.
  • the auxiliary carrier extends laterally advantageously over all semiconductor chips.
  • each individual component advantageously has a converter element and a section of the auxiliary carrier.
  • the auxiliary carrier is advantageously completely removed after singulation.
  • the semiconductor chips can advantageously be laterally mirrored, whereby an arrangement of a plurality of optoelectronic components can be realized, wherein a component has a high contrast with respect to the neighboring components.
  • the distances between the semiconductor chips can be advantageously 100 ym or less.
  • Reflecting layer may hereby be side surfaces of the
  • the reflective layer may comprise, for example, silver, aluminum, a dielectric mirror, or a combination thereof.
  • the singulation takes place by means of laser structuring (laser scribing), stealth dicing, plasma dicing or
  • step D) the converter element is applied to all
  • Process step applied to all semiconductor chips of the wafer composite. Subsequently, the wafer composite with the plurality of semiconductor chips and the converter element to a
  • the converter element is monocrystalline.
  • a converter element is advantageously characterized by a custom-made surface structure, depending on the application.
  • a converter element can be precisely accommodated in the semiconductor chip or the plurality of semiconductor chips
  • adapted surface structure of the converter element can be applied, for example, the surface of the converter element scattering centers in the form of microscopic depressions.
  • the monocrystalline converter element may, for example, have openings, with photons being emitted at the boundaries between aperture and converter element advantageously in the emission direction from the converter element.
  • the converter element can advantageously also comprise a stack of a plurality of converter elements which, for example, convert light into different colors.
  • a converter element may comprise a stack with a red and a green monocrystalline converter element.
  • the converter element is coated with an adhesive layer and the converter element with the adhesive layer on the
  • the converter element can, in the case that it itself has a mechanically stable shape, with an adhesive layer an adhesive material with which it then advantageous in those areas on the or
  • Sapphire substrate was removed. This can be beneficial
  • Converter element also on a plurality of semiconductor chips in a wafer composite precisely on the semiconductor chips
  • the adhesive layer is transparent and comprises Si.
  • the adhesive layer is applied to the converter element by means of spin-coating.
  • the converter element is anodically bonded to the epitaxially grown layer sequence.
  • the converter element for example a monocrystalline converter element, can be brought into direct contact with the epitaxially grown semiconductor layer sequence, for example with an n-doped semiconductor region.
  • the converter element is on a for radiation provided side of the epitaxially grown
  • Semiconductor layer sequence include, on which a
  • Converter element is applied in direct contact.
  • the converter element is suitable for operation at high temperatures, since the device produced in this way has less aging due to the absence of organic material.
  • the converter element comprises a converter material which is introduced into glass.
  • the converter material can advantageously be introduced into glass and comprise, for example, a glass plate or a ceramic with light-converting action.
  • the glass plate in this case has a mechanical stability, which the
  • Wafer composite can carry stable and can be connected to the chips mechanically stable and thermally conductive.
  • the glass in the glass several different Be mixed converter materials.
  • several converter materials may be mixed in a suspension in the glass.
  • the converter element comprises or is a ceramic plate.
  • an optoelectronic component is specified.
  • the optoelectronic component is produced by the method described above. That is, all features disclosed for the method are also disclosed for the optoelectronic component and vice versa.
  • An optoelectronic component comprises a
  • the semiconductor chip further comprises a p-pad and an n-pad, which are both arranged on a same side of the semiconductor chip, and which of the
  • the semiconductor chip comprises a mirror layer, which is arranged on the p-doped semiconductor region and faces away from the n-doped semiconductor region, as well as a
  • the epitaxially grown layer sequence is advantageously based on a nitride semiconductor material, in particular on
  • the epitaxially grown layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the III-V compound semiconductor material does not necessarily have to have a mathematically exact composition according to one of the above formulas. Rather, it may have one or more dopants as well as additional ingredients that do not substantially alter the physical properties of the material.
  • the component advantageously does not comprise a substrate, since this has been detached from the epitaxially grown layer sequence in the production method, the mechanical stability of the semiconductor chip is advantageously ensured by the converter element.
  • the mirror layer which is arranged on the epitaxially grown layer sequence, has the function of advantageously reflecting in the direction of the contact points and emitted radiation in the direction of the converter element. In this way, absorption of radiation in the
  • the mirror layer electrically contacts the p-doped semiconductor region.
  • the device is advantageously surface mountable at the p and n pads.
  • the p-pad and the n-pad together form a planar mounting surface for the semiconductor chip.
  • this comprises an outer encapsulation, which laterally surrounds the semiconductor chip on side surfaces and on one of the Encapsulated side away from the radiating side, wherein the p-contact point and the n-contact point through-contact the outer encapsulation.
  • the outer encapsulation advantageously protects mesaflars of the epitaxially grown layer sequence and the further components of the semiconductor chips from external influences, in particular from the penetration of moisture.
  • the outer encapsulation may, for example, comprise a combination of an A1203 layer preferably deposited by atomic layer deposition (ALD) and a silicon oxide and / or nitride layer.
  • FIG. 1a shows a process step A
  • FIG. 1b shows the optoelectronic component in a schematic side view during the process for
  • FIG. 1c shows a multiplicity of semiconductor chips in a wafer composite.
  • FIGS 2, 3, 4 and 5 show the optoelectronic component in a schematic side view during the manufacturing process. Identical or equivalent elements are each provided with the same reference numerals in the figures. The components shown in the figures and the
  • Size ratios of the components with each other are not to be considered as true to scale.
  • Wafer composite be provided (Figure lc).
  • Figure lc Wafer composite
  • Semiconductor chip 10a is advantageously a flip-chip LED chip which is connected to the
  • the semiconductor chip 10a comprises an epitaxially grown layer sequence 10b.
  • the epitaxially grown layer sequence 10b is based on a nitride semiconductor material, in particular on semiconductor materials of the material system InAlGaN.
  • the epitaxially grown layer sequence 10b has a p-doped semiconductor region IIa, an n-doped one
  • Semiconductor region 12a has an active region 13 arranged therebetween, wherein the n-doped semiconductor region 12a is adjacent to the sapphire substrate.
  • the semiconductor chip 10a advantageously comprises a
  • Mirror layer 14 which is arranged on a side facing away from the sapphire substrate 1 side of the epitaxially grown layer sequence 10b.
  • the mirror layer 14 is in direct contact with the p-type region IIa.
  • the mirror layer has the function in the direction of Contact points 11 and 12 emitted radiation advantageously in the direction of the sapphire substrate 1 and the emission side of the semiconductor chip to reflect. In this way, absorption of radiation in the contact points 11 and 12 is largely prevented.
  • the mirror layer comprises
  • the mirror layer contacts the p-doped
  • contact layer 14a comprises a ZnO layer having a thickness of, for example, 70 nm
  • further contact layer 14b comprises a metallic layer sequence
  • a Pt / Au / Cr layer sequence with layer thicknesses of, for example, 40 nm / 550 nm / 10 nm.
  • the stated numerical values are advantageously valid with a tolerance of + - 50%.
  • the Cr layer is used in particular for
  • Components such as an encapsulation 14c.
  • Mirror layer 14 and the contact layer 14a and the further contact layer 14b advantageously have an encapsulation 14c.
  • a contacting of the n-doped semiconductor region 12a with the n-contact point 12 takes place.
  • the semiconductor chip 10a On the surface facing away from the sapphire substrate 1, the semiconductor chip 10a has a p-type pad 11 and an n-type pad.
  • Pad 12 which may for example be composed of several sub-layers, for example, Ti / Pt layers and an outwardly terminating Gold layer.
  • the p-contact point 11 and the n-contact point 12 may advantageously be designed as contact pads.
  • the semiconductor chip 10a is advantageously surface mountable at the p and n pads 11 and 12.
  • the p-type pad 11 and the n-type pad 12 may together form a planar mounting surface for the semiconductor chip.
  • a contact guide 15 a which is connected to the n-contact point 12 and extends through the through-hole 15 is outwardly by an electrically
  • the semiconductor chip 10a has an outer encapsulation 16 which covers the outer sides of the semiconductor chip 10a. In this way, especially the mesaflanken of the
  • Encapsulation 16 may comprise a combination of an A1203 layer preferably deposited by atomic layer deposition (ALD) and a silicon oxide and / or nitride layer.
  • ALD atomic layer deposition
  • FIG. 1b shows, in a schematic side view, the optoelectronic component 10 according to method steps A) and B), method steps A) and B) being carried out in the stated sequence.
  • Semiconductor chip 10 a is arranged on the carrier 4 with a side facing away from the sapphire substrate 1.
  • Semiconductor chips 10 a are arranged in a wafer composite and arranged on a single support 4 in the same manner as is the case for a single semiconductor chip 10a.
  • the semiconductor chip 10a is advantageously glued to the carrier 4, it being possible for the carrier 4 to be a thermo-release film, which is arranged on a rigid carrier.
  • the thermo-release film and the rigid carrier advantageously form the carrier 4.
  • the carrier 4 is mechanically stable, so that the semiconductor chip 10a, or a large number of semiconductor chips, can be arranged mechanically stably on the carrier 4.
  • FIG. 1c shows a multiplicity of semiconductor chips 10a in a wafer composite.
  • the semiconductor chips 10a are all advantageously on a supporting element, for example one
  • Sapphire substrate 1 is arranged.
  • the figure lc shows a
  • the semiconductor chips 10a may advantageously be equidistant from one another
  • FIG. 2 shows a schematic side view of the component 10 after a method step C).
  • Sapphire substrate was detached after the placement of the semiconductor chip 10a on the support 4 from the semiconductor chip 10a, for example by means of laser lift-off.
  • the sapphire substrate was completely removed from the emission side, after which after a process step C) the n-doped
  • FIG. 3 shows a schematic side view of the component 10 from FIG. 2 after a method step D).
  • a converter element 5 is applied in step D).
  • the converter element 5 is applied to the n-doped semiconductor region 12a of the semiconductor chip 10a.
  • the converter element 5 can advantageously be a monocrystalline converter element or a glass plate with a converter material incorporated therein.
  • This may advantageously be a ceramic plate as a converter element.
  • a cryophosphor can be used, as for example by Crytur or
  • the monocrystalline converter element may advantageously comprise a stack of a plurality of converter elements.
  • the converter element 5 was advantageously provided with an adhesive layer 7 before application, and is glued onto the semiconductor chip 10a in method step D).
  • the adhesive layer 7 includes, for example, clear and
  • the converter element 5 can also be grown epitaxially by means of anodic bonding
  • Layer sequence 10b are applied. The application of an adhesive layer is not necessary here.
  • the semiconductor chip 10a has a mechanically stable connection with the converter element 5, which is advantageously thermally well connected to the semiconductor chip 10a.
  • FIG. 4 shows, in a schematic side view, the component 10 from FIG. 3 according to method steps E) and F).
  • the semiconductor chip 10a is arranged on an auxiliary carrier 4a (method step E)), wherein the
  • Converter element 5 to the auxiliary carrier 4 a faces, and a detachment of the carrier 4 from the semiconductor chip 10 a
  • Method step F (Method step F)). After method step E), the converter element 5 is mechanically stably connected to the auxiliary carrier 4a.
  • the process steps D) and E) can advantageously also take place simultaneously.
  • FIG. 5 shows, in a schematic side view, the semiconductor chip 10a from FIG
  • Semiconductor chip 10a is arranged on the subcarrier 4a.
  • the semiconductor chips were advantageously provided in a wafer composite and the method steps B) to F) were carried out in the stated sequence on the semiconductor chips in the wafer composite.
  • a multiplicity of semiconductor chips 10a is advantageously used in method step A)
  • the converter element can advantageously stabilize the semiconductor chip and / or the wafer composite.
  • the converter element 5 can advantageously comprise a planar shape with a constant thickness and can advantageously extend laterally beyond the semiconductor chips 10a or the wafer composite
  • the converter element 5 has a thickness of greater than 100 ym or greater than 200 ym.
  • Converter element 5 advantageously has a flat surface.
  • the converter element 5 can be on the emission side advantageously comprise a roughening.
  • the converter element 5 may comprise, for example, a round shape in plan view. After separating it can be
  • the converter element 5 advantageously has singulation tracks on lateral edges.
  • a reflective layer may also be applied to the side surfaces of the converter element (not shown).
  • the reflective layer can be applied to the side surfaces of the converter element (not shown).
  • the wafer composite is separated into a multiplicity of semiconductor chips 10.
  • the separation takes place for example by means of laser beam cutting, stealth dicing, plasma dicing or mechanical sawing, wherein
  • the converter element 5 and the subcarrier 4a are severed.

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben, bei welchem in einem Verfahrensschritt A) ein Bereitstellen zumindest eines lichtemittierenden Halbleiterchips (10a) umfassend ein Saphirsubstrat (1) und eine epitaktisch gewachsene Schichtenfolge (10b) erfolgt. In einem weiteren Verfahrensschritt B) erfolgt ein Anordnen des lichtemittierenden Halbleiterchips (10a) mit einer dem Saphirsubstrat (1) abgewandten Seite auf einen Träger (4), und in einem Verfahrensschritt C) ein Ablösen des Saphirsubstrats (1) vom Halbleiterchip (10a). In einem weiteren Verfahrensschritt D) erfolgt ein Aufbringen eines Konverterelements (5) auf einem Bereich des Halbleiterchips (10a), in welchem das Saphirsubstrat (1) abgelöst wurde, und in einem weiteren Verfahrensschritt E) ein Anordnen des Halbleiterchips (10a) auf einen Hilfsträger (4a), so dass das Konverterelement (5) dem Hilfsträger (4a) zugewandt ist. In einem weiteren Verfahrensschritt F) erfolgt ein Ablösen des Trägers (4) vom Halbleiterchip (10a).

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Bauelements und optoelektronisches Bauelement
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements und ein optoelektronisches Bauelement . Der Erfindung liegt die Aufgabe zugrunde ein verbessertes Verfahren zur Herstellung eines optoelektronischen
Bauelements sowie ein optoelektronisches Bauelement
anzugeben, welches sich durch eine flache Bauweise, eine verbesserte thermische Anbindung an ein Konverterelement, und einer verbesserten Effizienz in der Weißlichtemission
aus zeichnet .
Diese Aufgabe wird durch ein Erzeugnis und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind
Gegenstand der abhängigen Ansprüche.
Ein Verfahren zur Herstellung des optoelektronischen
Bauelements umfasst in einem Verfahrensschritt A) ein
Bereitstellen zumindest eines lichtemittierenden
Halbleiterchips umfassend ein Saphirsubstrat und eine
epitaktisch gewachsene Schichtenfolge. In einem weiteren Verfahrensschritt B) umfasst das Verfahren ein Anordnen des lichtemittierenden Halbleiterchips mit einer dem
Saphirsubstrat abgewandten Seite auf einen Träger, und in einem weiteren Verfahrensschritt C) ein Ablösen des
Saphirsubstrats vom Halbleiterchip. In einem weiteren
Verfahrensschritt D) umfasst das Verfahren ein Aufbringen eines Konverterelements auf einem Bereich des
Halbleiterchips, in welchem das Saphirsubstrat abgelöst wurde, und in einem weiteren Verfahrensschritt E) ein
Anordnen des Halbleiterchips auf einen Hilfsträger, so dass das Konverterelement dem Hilfsträger zugewandt ist. In einem weiteren Verfahrensschritt F) umfasst das Verfahren ein Ablösen des Trägers vom Halbleiterchip.
Der Halbleiterchip kann vorteilhaft in Flip-Chip Bauweise ausgebildet sein. Weiterhin umfasst der Halbleiterchip vorteilhaft Kontaktstellen, welche auf einer gleichen Seite angeordnet sind, welche einer Abstrahlseite des
Halbleiterchips abgewandt ist. Bei dem Anordnen des
Halbleiterchips sind die Kontaktstellen vorteilhaft dem Träger zugewandt.
Nach dem Anordnen des Halbleiterchips auf dem Träger im Verfahrensschritt B) ist eine Abstrahlseite des
Halbleiterchips vorteilhaft dem Träger abgewandt. Bei dem Träger handelt es sich vorteilhaft um einen während der Herstellung des Bauelements nur temporär im Bauelement verbleibenden Träger.
Vorteilhaft ist eine Thermo-Release Folie auf dem Träger angeordnet, auf welcher der Halbleiterchip angeordnet wird. Eine Thermo-Release Folie erzeugt eine gute Haftung des Trägers am Halbleiterchip und lässt sich bei Erwärmung vorteilhaft einfach ablösen. Nach dem Ablösen des Saphirsubstrats, beispielsweise mittels Laser-Lift-Off, ist der Halbleiterchip vorteilhaft zumindest an der dem Träger abgewandten Seite frei vom Saphirsubstrat. Das Konverterelement kann im Verfahrensschritt D) vorteilhaft so auf die dem Träger abgewandte Abstrahlseite des
Halbleiterchips aufgebracht werden, dass die Abstrahlseite vorteilhaft vollständig mit dem Konverterelement bedeckt wird. Da das Konverterelement in jenen Bereichen auf den Halbleiterchip aufgebracht wird, in welchem das
Saphirsubstrat entfernt wurde, ergibt sich vorteilhaft eine gute thermische Anbindung des Konverterelements an den
Halbleiterchip. Hierdurch kann vorteilhaft eine Stokes- Verschiebung beim Betrieb des Halbleiterchips und der
Konversion von Licht verringert oder vermieden werden. Bei der Stokes-Verschiebung verschiebt sich die Wellenlänge von Licht zwischen Absorption und Emission, wobei dieser Effekt temperaturabhängig ist. Eine Steigerung der Effizienz eines Weißlicht abstrahlenden Bauelements wird durch die
Verringerung der Stokes-Verschiebung erhöht.
Weiterhin kann vorteilhafterweise ein besonders flaches Bauelement hergestellt werden, da durch das Ablösen des Saphirsubstrats das Bauelement an sich eine geringere Dicke aufweist, als dies mit dem Saphirsubstrat an der
Abstrahlseite der Fall wäre. Das Konverterelement zeichnet sich vorteilhaft dadurch aus, dass es mechanisch stabil ist. Mit anderen Worten kann das Konverterelement als tragendes Element des Halbleiterchips dienen.
Der Hilfsträger, auf welchem der Halbleiterchip mit dem
Konverterelement angeordnet wird umfasst beispielsweise ein Polyester (Mylar) .
Nach dem Anordnen des Halbleiterchips auf dem Hilfsträger dienen vorteilhaft das Konverterelement und der Hilfsträger zur mechanischen Stabilität des Halbleiterchips. Dadurch ist es vorteilhaft möglich den Träger im Verfahrensschritt F) sicher vom Halbleiterchip abzulösen, wobei das
Konverterelement und der Hilfsträger nach dem Ablösen des Trägers den Halbleiterchip tragen.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgen die Verfahrensschritte A) bis F) in der angegebenen
Reihenfolge . Gemäß zumindest einer Ausführungsform des Verfahrens wird im Verfahrensschritt A) eine Vielzahl von lichtemittierenden Halbleiterchips in einem Waferverbund bereitgestellt.
Der Waferverbund, umfassend eine Vielzahl von
Halbleiterchips, beispielsweise in der Form von Flip-Chips, wird vorteilhaft so auf dem Träger angeordnet, dass
Emissionsseiten aller Halbleiterchips dem Träger abgewandt sind und vorteilhaft Kontaktstellen zur elektrischen
Kontaktierung der Halbleiterchips dem Träger zugewandt sind. Mit der Anordnung in einem Waferverbund kann insbesondere verstanden werden, dass eine Vielzahl von Halbleiterchips benachbart auf einem tragenden Element, beispielsweise einem Substrat, angeordnet sind. Auch wenn die Vielzahl von
Halbleiterchips auf den Träger oder den Hilfsträger
übertragen wird, kann die Anordnung der Halbleiterchips auf dem Träger oder dem Hilfsträger als Waferverbund bezeichnet werden. Auf diese Weise erfolgt vorteilhaft das Anordnen der Vielzahl der Halbleiterchips auf dem Träger in einem Schritt. Die Halbleiterchips behalten vorteilhaft während allen
Verfahrensschritten A) bis F) ihre Position relativ
zueinander stets bei. Hierbei weist der Träger zumindest eine laterale Ausdehnung auf, welche gleich der lateralen
Ausdehnung des Waferverbunds der Halbleiterchips ist. Die laterale Ausdehnung erstreckt sich hierbei senkrecht zu einer Flächennormalen auf die Abstrahlseite des Halbleiterchips. Vorteilhaft ist die laterale Ausdehnung des Trägers größer als die laterale Ausdehnung des Waferverbunds . Die
Halbleiterchips sind vorteilhaft alle der gleichen Bauart, beispielsweise Flip-Chips, wobei diese auch identisch sein können. Das Anordnen des Waferverbunds auf dem Träger erfolgt beispielsweise mittels Kleben. So werden im Verfahrensschritt B) die Halbleiterchips mit einer ihrer Abstrahlseite
abgewandten Seite auf den Träger angeordnet. In weiterer Folge der Herstellung des Bauelements erstreckt sich der Hilfsträger lateral vorteilhaft über alle Halbleiterchips.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Verfahrensschritt F) der Waferverbund mit dem
Konverterelement und dem Hilfsträger in eine Vielzahl von optoelektronischen Bauelementen vereinzelt.
Vorteilhaft weist der Waferverbund mit der Vielzahl von
Halbleiterchips auch nachdem der Träger abgelöst wurde eine ausreichende mechanische Stabilität auf, welche insbesondere durch das Konverterelement und/oder durch den Hilfsträger gegeben ist, so dass der Waferverbund mit der Vielzahl der Halbleiterchips in eine Vielzahl einzelner optoelektronischer Bauelemente vereinzelt werden kann. Nach dem Vereinzeln weist vorteilhaft jedes einzelne Bauelement ein Konverterelement und ein Teilstück des Hilfsträgers auf. In einem weiteren Verfahrensschritt wird nach dem Vereinzeln der Hilfsträger vorteilhaft vollständig entfernt. Nach einem Entfernen der Halbleiterchips vom Hilfsträger sind die Bauelemente
vorteilhaft vollständig frei vom Hilfsträger. Die Halbleiterchips können vorteilhaft seitlich verspiegelt sein, wodurch eine Anordnung mehrerer optoelektronischer Bauelemente realisierbar ist, wobei ein Bauelement einen hohen Kontrast gegenüber den benachbarten Bauelementen aufweist. Die Abstände zwischen den Halbleiterchips können dabei vorteilhaft 100 ym oder weniger betragen. Eine
reflektierende Schicht kann hierbei Seitenflächen des
Halbleiterchips und des Konverterelements bedecken. Die reflektierende Schicht kann beispielsweise Silber, Aluminium, einen dielektrischen Spiegel oder eine Kombination daraus umfassen .
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln mittels Laserstrukturierung (laser scribing) , Stealth Dicing, Plasmaschneiden (plasma dicing) oder
mechanischem Sägen.
Für die Vereinzelung kommen Verfahren zur Anwendung, welche die Halbleiterchips möglichst wenig beeinträchtigen, etwa durch Temperatur oder mechanische Beanspruchung.
Gemäß zumindest einer Ausführungsform des Verfahrens wird im Verfahrensschritt D) das Konverterelement auf alle
Halbleiterchips aufgebracht.
Das Konverterelement wird vorteilhaft im selben
Verfahrensschritt auf alle Halbleiterchips des Waferverbunds aufgebracht . In weiterer Folge wird der Waferverbund mit der Vielzahl der Halbleiterchips und dem Konverterelement auf einen
Hilfsträger angeordnet. Gemäß zumindest einer Ausführungsform des Verfahrens ist das Konverterelement einkristallin.
Ein Konverterelement zeichnet sich vorteilhaft durch eine, je nach Anwendung, maßangefertigte Oberflächenstruktur aus.
Weiterhin kann ein Konverterelement präzise in den für den Halbleiterchip oder die Vielzahl von Halbleiterchips
notwendigen Dimensionen bereitgestellt werden. So kann eine je nach benötigter Anwendung angepasste Oberflächenstruktur des Konverterelements angewandt werden, beispielsweise weist die Oberfläche des Konverterelements Streuzentren in Form mikroskopischer Vertiefungen auf. Die angepasste
Oberflächenstruktur ermöglicht sehr flache Konverterelemente bei welchen eine Rückreflexion von Licht in das Bauteil verringert ist. Das einkristalline Konverterelement kann beispielsweise Durchbrüche aufweisen, wobei Photonen an den Grenzen zwischen Durchbruch und Konverterelement vorteilhaft in Abstrahlrichtung aus dem Konverterelement abgestrahlt werden .
Das Konverterelement kann vorteilhaft auch einen Stapel mehrerer Konverterelemente umfassen, welche beispielsweise Licht in unterschiedliche Farben konvertieren. Beispielsweise kann ein Konverterelement einen Stapel mit einem roten und einem grünen einkristallinen Konverterelement umfassen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Konverterelement mit einer Klebeschicht beschichtet und das Konverterelement mit der Klebeschicht auf den
Halbleiterchip ( s ) aufgeklebt.
Das Konverterelement kann für den Fall, dass es selbst eine mechanisch stabile Form aufweist, mit einer Klebeschicht aus einem Klebematerial beschichtet werden, mit welchem es danach vorteilhaft in jenen Bereichen auf den oder die
Halbleiterchips aufgeklebt wird, in welchen das
Saphirsubstrat entfernt wurde. Vorteilhaft kann das
Konverterelement auch auf eine Vielzahl von Halbleiterchips in einem Waferverbund präzise auf die Halbleiterchips
aufgeklebt werden, so dass eine stabile mechanische
Verbindung sowie eine gute thermische Anbindung entsteht. Das Aufkleben mit des Konverterelements mit einer Klebeschicht eignet sich vorteilhaft für ein einkristalllines
Konverterelement .
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Klebeschicht transparent und umfasst Si.
Transparentes Silikon eignet sich vorteilhaft um ein
Konverterelement thermisch an den Halbleiterchips anzubinden und eine mechanisch stabile Verbindung zu erzeugen, welche eine hohe Alterungsstabilität aufweist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Klebeschicht mittels Spin-coating auf das Konverterelement aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Konverterelement anodisch auf die epitaktisch gewachsene Schichtenfolge gebondet.
Das Konverterelement, beispielsweise ein einkristallines Konverterelement, kann direkt mit der epitaktisch gewachsenen Halbleiterschichtenfolge, beispielsweise mit einem n- dotierten Halbleiterbereich, in Kontakt gebracht werden.
Dabei wird das Konverterelement auf einer zur Abstrahlung vorgesehenen Seite der epitaktisch gewachsenen
Halbleiterschichtenfolge aufgebracht. Die epitaktisch
gewachsene Halbleiterschichtenfolge umfasst vorteilhaft zumindest einen n-dotierten und einen p-dotierten
Halbleiterbereich, sowie eine aktive Zone und ist
insbesondere Teil des Halbleiterchips. Bei einer Vielzahl von Halbleiterchips im Waferverbund kann vorteilhaft jeder
Halbleiterchip eine epitaktisch gewachsene
Halbleiterschichtenfolge umfassen, auf welcher ein
Konverterelement in direktem Kontakt aufgebracht wird.
Bei einem Konverterelement, welches anodisch auf die
epitaktisch gewachsene Halbleiterschichtenfolge gebondet wird kann vorteilhaft auf die Anwendung von organischem Material im Konverterelement oder in der Verbindung zwischen
Konverterelement und Halbleiterchip verzichtet werden. In diesem Fall eignet sich das Konverterelement für den Betrieb bei hohen Temperaturen, da das auf diese Weise hergestellte Bauelement durch den Verzicht von organischem Material eine geringere Alterung aufweist.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Konverterelement ein Konvertermaterial, das in Glas eingebracht ist.
Das Konvertermaterial kann vorteilhaft in Glas eingebracht sein und beispielsweise eine Glasplatte oder eine Keramik mit lichtkonvertierender Wirkung umfassen. Die Glasplatte weist hierbei eine mechanische Stabilität auf, welche den
Halbleiterchip oder die Vielzahl von Halbleiterchips im
Waferverbund stabil tragen kann und mit den Chips mechanisch stabil und thermisch leitend angebunden sein kann.
Vorteilhaft können im Glas mehrere unterschiedliche Konvertermaterialien eingemischt sein. Beispielsweise können mehrere Konvertermaterialien in einer Suspension im Glas eingemischt sein. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst oder ist das Konverterelement ein keramisches Plättchen.
Es wird ferner ein optoelektronisches Bauelement angegeben. Vorzugsweise wird das optoelektronische Bauelement durch das oben beschriebene Verfahren hergestellt. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für das optoelektronische Bauelement offenbart und umgekehrt.
Ein optoelektronisches Bauelement umfasst einen
lichtemittierenden Halbleiterchip mit einer epitaktisch gewachsenen Schichtenfolge mit einem p-dotierten
Halbleiterbereich, einem n-dotierten Halbleiterbereich und einer aktiven Zone, wobei der n-dotierte Halbleiterbereich einer Abstrahlseite des Halbleiterchips zugewandt ist. Der Halbleiterchip umfasst weiterhin eine p-Kontaktstelle und eine n-Kontaktstelle, welche beide auf einer gleichen Seite des Halbleiterchips angeordnet sind, und welche von der
Abstrahlseite des Halbleiterchips abgewandt sind. Weiterhin umfasst der Halbleiterchip eine Spiegelschicht, welche auf dem p-dotierten Halbleiterbereich angeordnet ist und dem n- dotierten Halbleiterbereich abgewandt ist, sowie ein
Konverterelement, welches auf dem n-dotierten
Halbleiterbereich angeordnet ist und dem p-dotierten
Halbleiterbereich abgewandt ist.
Die epitaktisch gewachsene Schichtenfolge basiert vorteilhaft auf einem Nitrid-Halbleitermaterial, insbesondere auf
Halbleitermaterialien des Materialsystems InAlGaN. Die epitaktisch gewachsene Schichtenfolge basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial . Beispielsweise kann die Halbleiterschichtenfolge
InxAlyGai_x_yN, mit 0 < x < 1, 0 < y < 1 und x + y < 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im wesentlichen nicht ändern.
Das Bauelement umfasst vorteilhaft kein Substrat, da dieses im Herstellungsverfahren von der epitaktisch gewachsenen Schichtenfolge abgelöst wurde, die mechanische Stabilität des Halbleiterchips wird vorteilhaft durch das Konverterelement gewährleistet .
Die Spiegelschicht, welche an der epitaktisch gewachsenen Schichtenfolge angeordnet ist hat die Funktion, in Richtung von der Kontaktstellen und emittierte Strahlung vorteilhaft in Richtung des Konverterelements zu reflektieren. Auf diese Weise wird eine Absorption von Strahlung in den
Kontaktstellen weitestgehend verhindert. Die Spiegelschicht kontaktiert den p-dotierten Halbleiterbereich elektrisch.
Das Bauelement ist an den p- und n-Kontaktstellen vorteilhaft oberflächenmontierbar . Insbesondere können die p- Kontaktstelle und die n-Kontaktstelle gemeinsam eine ebene Montagefläche für den Halbleiterchip ausbilden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauelements umfasst dieses eine äußere Verkapselung, welche den Halbleiterchip lateral an Seitenflächen und an einer der Abstrahlseite abgewandten Seite verkapselt, wobei die p- Kontaktstelle und die n-Kontaktstelle die äußere Verkapselung durchkontaktieren . Durch die äußere Verkapselung werden vorteilhaft Mesaflanken der epitaktisch gewachsenen Schichtenfolge und die weiteren Bestandteile der Halbleiterchips vor äußeren Einflüssen, insbesondere vor dem Eindringen von Feuchtigkeit, geschützt. Die äußere Verkapselung kann beispielsweise eine Kombination aus einer vorzugsweise durch Atomlagenabscheidung (ALD) abgeschiedenen A1203-Schicht und einer Siliziumoxid- und/oder Nitridschicht umfassen.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus dem im Folgenden in
Verbindung mit den Figuren beschriebenen Ausführungsbeispiel.
Die Figur la zeigt einen im Verfahrensschritt A)
bereitgestellten Halbleiterchip in einer schematischen
Seitenansicht.
Figur lb zeigt das optoelektronische Bauelement in einer schematischen Seitenansicht während dem Verfahren zur
Herstellung .
Die Figur lc zeigt eine Vielzahl von Halbleiterchips in einem Waferverbund .
Figuren 2, 3, 4 und 5 zeigen das optoelektronische Bauelement in einer schematischen Seitenansicht während dem Verfahren zur Herstellung. Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die
Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
Die Figur la zeigt eine Ausführungsform eines
lichtemittierenden Halbleiterchips 10a, nach dem
Bereitstellen im Verfahrensschritt A) . Vorteilhaft kann auch eine Vielzahl solcher Halbleiterchips 10a in einem
Waferverbund bereitgestellt werden (Figur lc) . Bei dem
Halbleiterchip 10a handelt es sich vorteilhaft um einen als Flip-Chip ausgebildeten LED-Chip, welcher an der
Lichtabstrahlseite ein vorteilhaft transparentes und klares Saphirsubstrat 1 umfasst.
Der Halbleiterchip 10a umfasst eine epitaktisch gewachsene Schichtenfolge 10b. Die epitaktisch gewachsene Schichtenfolge 10b basiert auf einem Nitrid-Halbleitermaterial, insbesondere auf Halbleitermaterialien des Materialsystems InAlGaN.
Die epitaktisch gewachsene Schichtenfolge 10b weist einen p- dotierten Halbleiterbereich IIa, einen n-dotierten
Halbleiterbereich 12a eine dazwischen angeordnete aktive Zone 13 auf, wobei der n-dotierte Halbleiterbereich 12a an das Saphirsubstrat angrenzt.
Der Halbleiterchip 10a umfasst vorteilhaft eine
Spiegelschicht 14, welche an einer vom Saphirsubstrat 1 abgewandten Seite der epitaktisch gewachsenen Schichtenfolge 10b angeordnet ist. Insbesondere steht die Spiegelschicht 14 in direktem Kontakt mit dem p-leitenden Bereich IIa. Die Spiegelschicht hat die Funktion, in Richtung von Kontaktstellen 11 und 12 emittierte Strahlung vorteilhaft in Richtung des Saphirsubstrats 1 und der Abstrahlseite des Halbleiterchips zu reflektieren. Auf diese Weise wird eine Absorption von Strahlung in den Kontaktstellen 11 und 12 weitestgehend verhindert. Die Spiegelschicht umfasst
vorteilhaft Silber mit einer Dicke von beispielsweise 140 nm. Die Spiegelschicht kontaktiert den p-dotierten
Halbleiterbereich IIa elektrisch. Über der Spiegelschicht ist vorteilhaft eine Kontaktschicht 14a und über dieser eine weitere Kontaktschicht 14b
angeordnet, wobei die Kontaktschicht 14a eine ZnO-Schicht mit einer Dicke von beispielsweise 70 nm umfasst und die weitere Kontaktschicht 14b eine metallische Schichtenfolge,
insbesondere eine Pt/Au/Cr-Schichtenfolge mit Schichtdicken von beispielsweise 40 nm / 550 nm / 10 nm umfasst. Die genannten Zahlenwerte gelten vorteilhaft mit einer Toleranz von +- 50 %. Die Cr-Schicht dient insbesondere zur
Verbesserung der Haftung der Cr-Schicht nachfolgenden
Bauteile, beispielsweise einer Verkapselung 14c. Die
Spiegelschicht 14 und die Kontaktschicht 14a und die weitere Kontaktschicht 14b weisen vorteilhaft eine Verkapselung 14c auf . Mittels einer Durchkontaktierung 15 durch die aktive Zone 13 erfolgt eine Kontaktierung des n-dotierten Halbleiterbereichs 12a mit der n-Kontaktstelle 12.
An der vom Saphirsubstrat 1 abgewandten Oberfläche weist der Halbleiterchip 10a eine p-Kontaktstelle 11 und eine n-
Kontaktstelle 12 auf, welche beispielsweise aus mehreren Teilschichten zusammengesetzt sein können, beispielsweise aus Ti/Pt- Schichten und einer nach außen abschließenden Goldschicht. Die p-Kontaktstelle 11 und die n-Kontaktstelle 12 können vorteilhaft als Kontaktpads ausgeführt sein.
Der Halbleiterchip 10a ist an den p- und n-Kontaktstellen 11 und 12 vorteilhaft oberflächenmontierbar . Insbesondere können die p-Kontaktstelle 11 und die n-Kontaktstelle 12 gemeinsam eine ebene Montagefläche für den Halbleiterchip ausbilden.
Eine Kontaktführung 15a, welche mit der n-Kontaktstelle 12 verbunden ist und sich durch die Durchkontaktierung 15 erstreckt ist nach außen hin durch eine elektrisch
isolierende äußere Verkapselung geschützt.
Zusätzlich zu der Verkapselung der Spiegelschicht 14 weist der Halbleiterchip 10a eine äußere Verkapselung 16 auf, welche die Außenseiten des Halbleiterchips 10a bedeckt. Auf diese Weise werden insbesondere die Mesaflanken der
epitaktisch gewachsenen Schichtenfolge und die
Kontaktschichten vor äußeren Einflüssen, insbesondere vor dem Eindringen von Feuchtigkeit, geschützt. Die äußere
Verkapselung 16 kann eine Kombination aus einer vorzugsweise durch Atomlagenabscheidung (ALD) abgeschiedenen A1203-Schicht und einer Siliziumoxid- und/oder Nitridschicht umfassen.
Die Figur lb zeigt in einer schematischen Seitenansicht das optoelektronische Bauelement 10 nach Verfahrensschritten A) und B) , wobei die Verfahrensschritten A) und B) in der angegebenen Reihenfolge erfolgen. Der lichtemittierende
Halbleiterchip 10a wird mit einer dem Saphirsubstrat 1 abgewandten Seite auf dem Träger 4 angeordnet.
Es ist vorteilhaft möglich, dass eine Vielzahl von
Halbleiterchips 10a in einem Waferverbund angeordnet sind und auf einem einzigen Träger 4 in derselben Weise angeordnet werden, wie dies für einen einzelnen Halbleiterchip 10a der Fall ist.
Der Halbleiterchip 10a wird vorteilhaft auf dem Träger 4 aufgeklebt, wobei es sich bei dem Träger 4 um eine Thermo- Release Folie handeln kann, welche auf einem starren Träger angeordnet ist. Die Thermo-Release-Folie und der starre Träger bilden in diesem Fall vorteilhaft den Träger 4. Der Träger 4 ist mechanisch stabil, so dass der Halbleiterchip 10a, oder eine Vielzahl von Halbleiterchips, mechanisch stabil auf dem Träger 4 angeordnet werden kann.
Die Figur lc zeigt eine Vielzahl von Halbleiterchips 10a in einem Waferverbund . Die Halbleiterchips 10a sind vorteilhaft alle auf einem tragenden Element, beispielsweise einem
Saphirsubstrat 1 angeordnet. Die Figur lc zeigt eine
Draufsicht auf das Saphirsubstrat 1. Die Halbleiterchips 10a können vorteilhaft in gleichen Abständen zueinander
angeordnet sein. Die Figur 2 zeigt in einer schematischen Seitenansicht das Bauelement 10 nach einem Verfahrensschritt C) . Das
Saphirsubstrat wurde nach dem Anordnen des Halbleiterchips 10a auf dem Träger 4 vom Halbleiterchip 10a abgelöst, beispielsweise mittels Laser-Lift-Off. Vorteilhaft wurde das Saphirsubstrat von der Abstrahlseite vollständig entfernt, wonach nach einem Verfahrensschritt C) der n-dotierte
Halbleiterbereich 12a des Halbleiterchips 10a an einer dem Träger 4 abgewandten Seite des Halbleiterchips 10a
vorteilhaft freiliegt.
Die Figur 3 zeigt in einer schematischen Seitenansicht das Bauelement 10 aus der Figur 2 nach einem Verfahrensschritt D) . Auf die Seite des Halbleiterchips 10a, von welcher das Saphirsubstrat 1 im Verfahrensschritt C) abgelöst wurde, wird im Verfahrensschritt D) ein Konverterelement 5 aufgebracht. Vorteilhaft wird das Konverterelement 5 auf den n-dotierten Halbleiterbereich 12a des Halbleiterchips 10a aufgebracht. Bei dem Konverterelement 5 kann es sich vorteilhaft um ein einkristallines Konverterelement oder um eine Glasplatte mit einem darin eingebrachten Konvertermaterial handeln.
Vorteilhaft kann es sich hierbei um ein keramisches Plättchen als Konverterelement handeln. Im Falle eines einkristallinen Konverterelements kann beispielsweise ein Cryophosphor verwendet werden, wie es beispielsweise von Crytur oder
Hitachi erzeugt wird. Das einkristalline Konverterelement kann vorteilhaft einen Stapel mehrerer Konverterelemente umfassen. Das Konverterelement 5 wurde vor dem Aufbringen vorteilhaft mit einer Klebeschicht 7 versehen, und wird im Verfahrensschritt D) auf dem Halbleiterchip 10a aufgeklebt. Die Klebeschicht 7 umfasst beispielsweise klares und
transparentes Silikon, welches mittels Spin-Coating auf das Konverterelement 5 aufgebracht wurde.
Alternativ dazu kann das Konverterelement 5 auch mittels anodischem Bonden auf die epitaktisch gewachsene
Schichtenfolge 10b aufgebracht werden. Die Anwendung einer Klebeschicht ist hierbei nicht notwendig .
Nach einem Verfahrensschritt D) weist der Halbleiterchip 10a eine mechanisch stabile Verbindung mit dem Konverterelement 5 auf, welches vorteilhaft thermisch gut an den Halbleiterchip 10a angebunden ist.
Die Figur 4 zeigt in einer schematischen Seitenansicht das Bauelement 10 aus der Figur 3 nach Verfahrensschritten E) und F) . Es erfolgt ein Anordnen des Halbleiterchips 10a auf einem Hilfsträger 4a (Verfahrensschritt E) ) , wobei das
Konverterelement 5 dem Hilfsträger 4a zugewandt ist, und ein Ablösen des Trägers 4 vom Halbleiterchip 10a
(Verfahrensschritt F) ) . Nach dem Verfahrensschritt E) ist das Konverterelement 5 mechanisch stabil mit dem Hilfsträger 4a verbunden . Die Verfahrensschritte D) und E) können vorteilhaft auch gleichzeitig erfolgen.
Die Figur 5 zeigt in einer schematischen Seitenansicht den Halbleiterchip 10a aus der Figur 4, wobei ein weiterer
Halbleiterchip 10a auf dem Hilfsträger 4a angeordnet ist. Die Halbleiterchips wurden vorteilhaft in einem Waferverbund bereitgestellt und die Verfahrensschritte B) bis F) in der genannten Reihenfolge an den Halbleiterchips im Waferverbund durchgeführt. Im Waferverbund wird im Verfahrensschritt A) vorteilhaft eine Vielzahl von Halbleiterchips 10a
bereitgestellt. Zur einfacheren Veranschaulichung sind in der Figur 5 nur zwei Halbleiterchips 10a gezeigt.
Das Konverterelement kann vorteilhaft den Halbleiterchip und/oder den Waferverbund stabilisieren.
Das Konverterelement 5 kann vorteilhaft eine ebene Form mit konstanter Dicke umfassen und sich vorteilhaft lateral über die Halbleiterchips 10a oder den Waferverbund hinaus
erstrecken. Beispielsweise weist das Konverterelement 5 eine Dicke von größer 100 ym oder größer 200 ym auf. Das
Konverterelement 5 weist vorteilhaft eine ebene Oberfläche auf. Das Konverterelement 5 kann auf der Abstrahlseite vorteilhaft eine Aufrauung umfassen. Vor dem Vereinzeln kann das Konverterelement 5 beispielsweise eine in Draufsicht runde Form umfassen. Nach dem Vereinzeln kann sich das
Konverterelement 5 in lateraler Richtung wenige ym über den Halbleiterchip 10a hinaus erstrecken, beispielsweise an allen Seiten des Halbleiterchips 10a. Das Konverterelement 5 weist vorteilhaft an lateralen Rändern Vereinzelungsspuren auf.
Ähnlich einer äußeren Verkapselung der Seitenflächen des Halbleiterchips 10a kann auch eine reflektierende Schicht auf die Seitenflächen des Konverterelements aufgebracht werden (nicht gezeigt) . Die reflektierende Schicht kann
beispielsweise Silber, Aluminium, einen dielektrischen
Spiegel oder eine Kombination daraus umfassen.
Nach dem Verfahrensschritt F) wird der Waferverbund in eine Vielzahl von Halbleiterchips 10 vereinzelt. Das Vereinzeln erfolgt beispielsweise mittels Laserstrahlschneiden, Stealth Dicing, Plasma Dicing oder mechanischem Sägen, wobei
vorteilhaft das Konverterelement 5 und der Hilfsträger 4a zertrennt werden.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102016108682.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
1 SaphirSubstrat
4 Träger
4a Hilfsträger
5 Konverterelement
7 Klebeschicht
10 optoelektronisches Bauelement
10a Iichtemittierender Halbleiterchip
11 p-Kontaktstelle
IIa p-dotierter Halbleiterbereich
12 n-Kontaktstelle 12
12a n-dotierter Halbleiterbereich
13 aktive Zone
14 Spiegelschicht
14a KontaktSchicht
14b weitere Kontaktschicht
14c Verkapselung
15 Durchkontaktierung
15a Kontaktführung
16 äußere Verkapselung
A) Verfahrensschritt
B) Verfahrensschritt
C) Verfahrensschritt
D) Verfahrensschritt
E) Verfahrensschritt
F) Verfahrensschritt

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) umfassend die Schritte:
A) Bereitstellen zumindest eines lichtemittierenden
Halbleiterchips (10a) umfassend ein Saphirsubstrat (1) und eine epitaktisch gewachsene Schichtenfolge (10b) ,
B) Anordnen des lichtemittierenden Halbleiterchips (10a) mit einer dem Saphirsubstrat (1) abgewandten
Seite auf einen Träger (4),
C) Ablösen des Saphirsubstrats (1) vom Halbleiterchip (10a) ,
D) Aufbringen eines Konverterelements (5) auf einem Bereich des Halbleiterchips (10a), in welchem das
Saphirsubstrat (1) abgelöst wurde,
E) Anordnen des Halbleiterchips (10a) auf einen
Hilfsträger (4a) , so dass das Konverterelement (5) dem Hilfsträger (4a) zugewandt ist, und F) Ablösen des Trägers (4) vom Halbleiterchip (10a) .
2. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach Anspruch 1,
bei dem die Verfahrensschritte A) bis F) in der angegebenen Reihenfolge erfolgen.
3. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach Anspruch 1,
bei dem im Verfahrensschritt A) eine Vielzahl von lichtemittierenden Halbleiterchips (10a) in einem
Waferverbund bereitgestellt werden. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem nach dem Verfahrensschritt F) der Waferverbund mit dem Konverterelement (5) und dem Hilfsträger (4a) in eine Vielzahl von optoelektronischen Bauelementen (10) vereinzelt wird.
Verfahren zur Herstellung eines optoelektronischen Bauelements ( 10 ) nach dem vorhergehenden Anspruch, bei dem das Vereinzeln mittels Laserstrukturierung (laser scribing) , Stealth Dicing (keine Übersetzung bekannt) , Plasmaschneiden (plasma dicing) oder
mechanischem Sägen erfolgt.
Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden
Ansprüche,
bei dem im Verfahrensschritt D) das Konverterelement (5) auf alle Halbleiterchips (10a) aufgebracht wird.
Verfahren zur Herstellung eines optoelektronischen Bauelements ( 10 ) nach einem der vorhergehenden
Ansprüche,
bei dem das Konverterelement (5) einkristallin ist.
Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden
Ansprüche,
bei dem das Konverterelement (5) mit einer Klebeschicht (7) beschichtet wird und das Konverterelement (5) mit der Klebeschicht (7) auf den Halbleiterchip ( s ) (10a) aufgeklebt wird. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem die Klebeschicht (7) transparent ist und Si umfasst .
Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden
Ansprüche 8 oder 9,
bei dem die Klebeschicht (7) mittels Spin-coating auf das Konverterelement (5) aufgebracht wird.
Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach Anspruch 7,
bei dem das Konverterelement (5) anodisch auf die epitaktisch gewachsene Schichtenfolge (10b) gebondet wird .
Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden
Ansprüche 1 bis 6 oder 8 bis 10,
bei dem das Konverterelement (5) ein Konvertermaterial (5a) umfasst, das in Glas eingebracht ist.
Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem das Konverterelement (5) ein keramisches
Plättchen umfasst oder ein keramisches Plättchen ist.
Optoelektronisches Bauelement (10) umfassed einen lichtemittierenden Halbleiterchip (10a) mit
einer epitaktisch gewachsenen Schichtenfolge (10b) mit einem p-dotierten Halbleiterbereich (IIa), einem n-dotierten Halbleiterbereich (12b) und einer aktiven Zone, wobei der n-dotierte
Halbleiterbereich (12b) einer Abstrahlseite (2) des Halbleiterchips (10a) zugewandt ist,
einer p-Kontaktstelle (11) und eine n-Kontaktstelle (12), welche beide auf einer gleichen Seite des Halbleiterchips (10a) angeordnet sind, und welche von der Abstrahlseite (2) des Halbleiterchips (10a) abgewandt sind,
einer Spiegelschicht (14), welche auf dem p- dotierten Halbleiterbereich (IIa) angeordnet ist und dem n-dotierten Halbleiterbereich (12b)
abgewandt ist, und
einem Konverterelement (5) , welches auf dem n- dotierten Halbleiterbereich (12b) angeordnet ist und dem p-dotierten Halbleiterbereich (IIa) abgewandt ist.
Optoelektronisches Bauelement (10) nach dem
vorhergehenden Anspruch,
bei dem das Bauelement (10) eine äußere Verkapselung (16) umfasst, welche den Halbleiterchip 10a) an
Seitenflächen und an einer der Abstrahlseite
(2 ) abgewandten Seite verkapselt, wobei die p-
Kontaktstelle (11) und die n-Kontaktstelle (12) die äußere Verkapselung durchkontaktieren.
PCT/EP2017/061218 2016-05-11 2017-05-10 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement Ceased WO2017194623A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/098,172 US10854793B2 (en) 2016-05-11 2017-05-10 Method for producing an optoelectronic component and optoelectronic component
DE112017002426.9T DE112017002426B4 (de) 2016-05-11 2017-05-10 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016108682.7A DE102016108682A1 (de) 2016-05-11 2016-05-11 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102016108682.7 2016-05-11

Publications (1)

Publication Number Publication Date
WO2017194623A1 true WO2017194623A1 (de) 2017-11-16

Family

ID=58699138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/061218 Ceased WO2017194623A1 (de) 2016-05-11 2017-05-10 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Country Status (3)

Country Link
US (1) US10854793B2 (de)
DE (2) DE102016108682A1 (de)
WO (1) WO2017194623A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
WO2020229576A2 (de) 2019-05-14 2020-11-19 Osram Opto Semiconductors Gmbh Beleuchtungseinheit, verfahren zur herstellung einer beleuchtungseinheit, konverterelement für ein opto-elektronisches bauelement, strahlungsquelle mit einer led und einem konverterelement, auskoppelstruktur, und optoelektronische vorrichtung
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
CN121583214A (zh) 2019-01-29 2026-02-27 奥斯兰姆奥普托半导体股份有限两合公司 视频墙、驱动器电路、控制系统及其方法
KR20210120106A (ko) 2019-02-11 2021-10-06 오스람 옵토 세미컨덕터스 게엠베하 광전자 부품, 광전자 조립체 및 방법
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
JP7604394B2 (ja) * 2019-04-23 2024-12-23 エイエムエス－オスラム インターナショナル ゲーエムベーハー Ｌｅｄモジュール、ｌｅｄディスプレイモジュール、および当該モジュールを製造する方法
WO2020233873A1 (de) 2019-05-23 2020-11-26 Osram Opto Semiconductors Gmbh Beleuchtungsanordnung, lichtführungsanordnung und verfahren
CN114730824A (zh) 2019-09-20 2022-07-08 奥斯兰姆奥普托半导体股份有限两合公司 光电组件、半导体结构和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US20110266569A1 (en) * 2010-04-30 2011-11-03 Philips Lumileds Lighting Company, Llc Led wafer with laminated phosphor layer
DE102014100772A1 (de) * 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2015124464A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301075B2 (ja) * 2004-05-12 2009-07-22 パナソニック電工株式会社 発光ダイオード用パッケージおよびそれを用いた発光装置
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CZ201188A3 (cs) 2011-02-17 2013-02-20 Crytur Spol. S R. O. Príprava monokrystalu granátové struktury s dotací o prumeru az 500 mm
DE102012217776A1 (de) * 2012-09-28 2014-06-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US20110266569A1 (en) * 2010-04-30 2011-11-03 Philips Lumileds Lighting Company, Llc Led wafer with laminated phosphor layer
DE102014100772A1 (de) * 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2015124464A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements

Also Published As

Publication number Publication date
DE112017002426A5 (de) 2019-01-17
DE112017002426B4 (de) 2024-02-29
DE102016108682A1 (de) 2017-11-16
US10854793B2 (en) 2020-12-01
US20190148606A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
DE112017002426B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102005007601B4 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE10204386B4 (de) Leuchtdiode und Verfahren zu ihrer Herstellung
EP2483937B1 (de) Optoelektronisches bauelement
DE112015002479B4 (de) Halbleiterbauelement und Beleuchtungsvorrichtung
EP2901479B1 (de) Optoelektronisches bauelement
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP2612372B1 (de) Leuchtdiodenchip
DE102012102847A1 (de) Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
DE102007030129A1 (de) Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102015114849A1 (de) Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
WO2008131736A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102014100773A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2016156329A1 (de) Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE112019005876B4 (de) Lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE102010009455B4 (de) Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
WO2009121314A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
WO2013131729A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2016180810A1 (de) Optoelektronischer halbleiterchip und leuchtmittel
EP2279534B1 (de) Led-element mit dünnschicht-halbleiterbauelement auf galliumnitrid-basis
DE102019131502A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17722773

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112017002426

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17722773

Country of ref document: EP

Kind code of ref document: A1