WO2017169179A1 - 基板検査装置 - Google Patents

基板検査装置 Download PDF

Info

Publication number
WO2017169179A1
WO2017169179A1 PCT/JP2017/005031 JP2017005031W WO2017169179A1 WO 2017169179 A1 WO2017169179 A1 WO 2017169179A1 JP 2017005031 W JP2017005031 W JP 2017005031W WO 2017169179 A1 WO2017169179 A1 WO 2017169179A1
Authority
WO
WIPO (PCT)
Prior art keywords
card
inspection
board
test
semiconductor device
Prior art date
Application number
PCT/JP2017/005031
Other languages
English (en)
French (fr)
Inventor
道雄 村田
竜雄 川嶋
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US16/087,851 priority Critical patent/US10962565B2/en
Priority to EP17773727.7A priority patent/EP3438679A4/en
Priority to KR1020187027716A priority patent/KR102093573B1/ko
Priority to CN201780020954.0A priority patent/CN109073706B/zh
Publication of WO2017169179A1 publication Critical patent/WO2017169179A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06766—Input circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Definitions

  • the present invention relates to a substrate inspection apparatus that inspects a semiconductor device formed on a substrate without cutting out from the substrate.
  • a prober is known as a substrate inspection apparatus for inspecting electrical characteristics of a semiconductor device such as a power device or a memory formed on a semiconductor wafer (hereinafter simply referred to as “wafer”) as a substrate.
  • the prober includes a probe card having a large number of pin-shaped probes, a stage on which a wafer is mounted and moved freely up and down, left and right, and an IC tester.
  • the electrical characteristics of the semiconductor device are inspected by contacting the solder bumps and transmitting a signal from the semiconductor device to the IC tester (for example, see Patent Document 1).
  • the IC tester determines the quality of the electrical characteristics and functions of the semiconductor device based on the transmitted signal.
  • the circuit configuration of the IC tester is a packaged semiconductor device (hereinafter referred to as “packaged device”). Since the circuit configuration to be mounted is different from the circuit configuration of the motherboard or the function expansion card, for example, the IC tester cannot determine the quality of the electrical characteristics and functions in the mounted state. As a result, the IC tester There is a problem that a defect of a semiconductor device that has not been detected is found when a packaged device is mounted on a motherboard or the like. In particular, with the increasing complexity and speed of semiconductor devices in recent years, the test pattern in the IC tester has become larger and delicate control of the test timing has been demanded.
  • a circuit configuration in which the packaged device is mounted on the probe card for example, an inspection circuit that reproduces the circuit configuration of the motherboard is provided, and the probe card is used.
  • a technique for measuring the electrical characteristics of a semiconductor device without cutting the semiconductor device from the wafer in a state where the environment in which the packaged device is mounted on the mother board is reproduced (hereinafter referred to as “mounting environment”) has been proposed (for example, see Patent Document 2.)
  • the semiconductor device inspection performed in such a mounting environment is called a wafer level system level test.
  • the packaged device may fail in the market. In this case, it is required to inspect the electrical characteristics of the packaged device in the mounting environment where the wafer level system level test is performed in order to investigate the cause of the defect.
  • a prober probe card for performing a wafer level system level test uses each probe to make electrical contact with electrode pads and solder bumps of a semiconductor device, but a packaged device does not include electrode pads or solder bumps. Therefore, when the probe card is used, there is a problem that the electrical characteristics of the packaged device cannot be inspected in the mounting environment.
  • An object of the present invention is to provide a board inspection apparatus capable of inspecting electrical characteristics of a semiconductor device packaged in a mounting environment.
  • a probe card having a plurality of probes that contact each electrode of a semiconductor device formed on a substrate, and a test box electrically connected to the probe card are provided.
  • the test box has an inspection board on which a circuit is formed, and the probe card and the inspection board reproduce a mounting environment of the semiconductor device cut out from the substrate and packaged And further comprising a package inspection card to which the packaged semiconductor device is attached, wherein the test box is electrically connected to the package inspection card, and the package inspection card is another inspection in which a circuit is formed.
  • the inspection board and the other inspection board are in the mounting environment. Reproduction to the substrate inspection device is provided.
  • an inspection board for a test box and another inspection board for a package inspection card to which the packaged semiconductor device is attached are mounted on a semiconductor device mounting environment cut out from a substrate and packaged, That is, the mounting environment in which the wafer level system level test is performed is reproduced. Therefore, by attaching the packaged semiconductor device to the package inspection card, it is possible to inspect the electrical characteristics of the packaged semiconductor device in the mounting environment in which the wafer level system level test is performed.
  • FIG. 1 is a perspective view for schematically explaining a configuration of a prober as a substrate inspection apparatus according to an embodiment of the present invention.
  • FIG. 2 is a front view for schematically explaining the configuration of a prober as a substrate inspection apparatus according to an embodiment of the present invention.
  • FIG. 3 is a front view schematically showing a configuration of a probe card provided in the prober of FIG.
  • FIG. 4 is a front view schematically showing a configuration of a package inspection card provided in the prober of FIG. 5 is a front view for explaining a state in which the package inspection card of FIG. 4 is attached to the prober of FIG.
  • FIG. 6 is a flowchart showing a method for attaching a package inspection card to a test box.
  • FIG. 7A to FIG. 7B are process diagrams for explaining connection using a card board of a package inspection card and a harness of a test board of a test box in the attachment method of FIG.
  • FIG. 1 is a perspective view for schematically explaining a configuration of a prober as a substrate inspection apparatus according to the present embodiment
  • FIG. 2 is a front view thereof.
  • FIG. 2 is partially drawn as a cross-sectional view and shows components incorporated in a main body 12, a loader 13 and a test box 14 to be described later.
  • the prober 10 includes a main body 12 containing a stage 11 on which a wafer W is placed, a loader 13 arranged adjacent to the main body 12, and a test arranged so as to cover the main body 12.
  • the electrical characteristics of a semiconductor device, which is a DUT (Device Under Test) formed on the wafer W, are provided.
  • the main body 12 has a hollow casing shape, and in addition to the stage 11 described above, a probe card 15 is disposed so as to face the stage 11, and the probe card 15 faces the wafer W.
  • the probe card 15 includes a plate-shaped card board 16 and a probe head 17 disposed on the lower surface of the card board 16 facing the wafer W. As shown in FIG. 3, the probe head 17 has a large number of needle-like probes 18 corresponding to electrode pads and solder bumps of a semiconductor device on the wafer W.
  • the wafer W is fixed to the stage 11 so that the relative position with respect to the stage 11 does not shift.
  • the stage 11 is movable in the horizontal direction and the vertical direction, and the relative position of the probe card 15 and the wafer W is adjusted to adjust the position of the semiconductor device. Electrode pads and solder bumps are brought into contact with the probes 18 of the probe head 17.
  • the loader 13 takes out the wafer W on which the semiconductor device is formed from a FOUP (not shown) which is a transfer container, places the wafer W on the stage 11 inside the main body 12, and loads the wafer W on which the wafer level system level test has been performed. Remove from stage 11 and store in FOUP.
  • a card side inspection circuit that reproduces a part of the circuit configuration of the motherboard 20 is formed (see FIG. 3), and the card side inspection circuit 20 is connected to the probe head 17.
  • the test box 14 includes a wiring board 19, a test control unit and a recording unit (none of which are shown), and a test board 22 (inspection) on which a box-side inspection circuit 21 that reproduces part of the circuit configuration of the motherboard is formed. Board).
  • the harness 19 connects the test board 22 of the test box 14 and the card board 16 of the probe card 15, and transmits a signal from the card side inspection circuit 20 to the box side inspection circuit 21.
  • the prober 10 by replacing the test board 22 included in the test box 14, a part of the circuit configuration of a plurality of types of motherboards can be reproduced.
  • the loader 13 incorporates a base unit 23 including a power source, a controller, and a simple measurement module.
  • the base unit 23 is connected to the box-side inspection circuit 21 by wiring 24, and the controller instructs the box-side inspection circuit 21 to start inspection of the electrical characteristics of the semiconductor device.
  • each of the card side inspection circuit 20 formed on the card board 16 and the box side inspection circuit 21 formed on the test board 22 reproduces a part of the circuit configuration of the motherboard.
  • the unit 23 reproduces a circuit configuration common to various motherboards. Therefore, the card board 16, the test board 22, and the base unit 23 cooperate to reproduce the entire motherboard on which the packaging device is mounted. In other words, the card board 16, the test board 22, and the base unit 23 reproduce a mounting environment that is an environment in which the packaged device is mounted on the motherboard.
  • the inspection control unit of the box-side inspection circuit 21 transmits data to the card-side inspection circuit 20, and the transmitted data is transmitted to the semiconductor device. It is determined based on the electrical signal from the card side inspection circuit 20 whether or not the processing is correctly performed by the connected card side inspection circuit 20.
  • the test board 22 of the test box 14 and the card board 16 of the probe card 15 are connected by a harness 19, and a bottom opening 25 having a size corresponding to the card board 16 is formed on the bottom surface of the test box 14. And the test board 22 and the card board 16 face each other. Thereby, the test board 22 and the card board 16 can be arrange
  • the influence of the length of the harness 19, for example, the influence of the change in the wiring capacity can be suppressed as much as possible, and is extremely close to the operating environment of the computer as an actual machine having a function expansion card and a motherboard.
  • a wafer level system level test can be performed in a mounting environment.
  • the packaged device may fail in the market.
  • the defect cannot be found in the wafer level system level test. It is necessary to determine whether it was caused by environmental load or external force in packaging or on the market. Whether or not the above defects can be found in the wafer level system level test is determined by checking the electrical characteristics of the packaged device that caused the defect in the mounting environment where the wafer level system level test was performed, and reproducing the defect. It is determined based on whether or not.
  • the packaging device that caused the defect in the mounting environment is determined that the defect cannot be found by the wafer level system level test, and the packaging device that causes the defect in the mounting environment is determined. If the above defect is reproduced, it is determined that the defect is caused by environmental load or external force in the packaging of the semiconductor device or in the market after performing the wafer level system level test.
  • the wafer level system level test when it is determined that the above-mentioned problem cannot be found in the wafer level system level test, it is necessary to change the implementation content of the wafer level system level test. However, the wafer level system level test after the change of the implementation content is verified. However, if a semiconductor device formed on the wafer is used, many other semiconductor devices formed on the wafer may be damaged. Therefore, a packaged device is used rather than a semiconductor device formed on the wafer. It is much cheaper and can be verified. Furthermore, since the packaged device is easier to handle than the wafer, verification using the packaged device can be performed more easily.
  • each probe 18 contacts the electrode pad or solder bump of the semiconductor device, but the semiconductor device may be deteriorated by the contact. Specifically, needle traces remain on the electrode pads and solder bumps of semiconductor devices, and the needle traces become deeper especially when contact is repeated, but the deep needle traces are a problem when a packaged device is manufactured from the semiconductor device. May cause. Therefore, from the viewpoint of preventing deterioration of the semiconductor device, it is preferable to perform verification using a packaged device rather than a wafer. That is, it is strongly required to inspect the electrical characteristics of the packaged device in the mounting environment where the wafer level system level test is performed.
  • the prober 10 further performs a card (hereinafter referred to as “package inspection card”) for inspecting the electrical characteristics of the packaged device on which the packaged device can be mounted. Prepare.
  • FIG. 4 is a front view schematically showing the configuration of the package inspection card provided in the prober of FIG.
  • the package inspection card 26 includes a plate-like card board 27 (another inspection board) and a socket 28 disposed on the upper surface of the card board 27 in the drawing.
  • a card side inspection circuit 29 for reproducing a part of the circuit configuration of the motherboard is formed on the lower surface of the card board 27 in the drawing.
  • a packaging device 30 is attached to the tip of the socket 28, and the packaging device 30 is connected to the card side inspection circuit 29 via the socket 28.
  • the socket 28 supplies power to the packaging device 30 or transmits a signal from the packaging device 30 to the card side inspection circuit 29.
  • FIG. 5 is a front view for explaining a state in which the package inspection card of FIG. 4 is attached to the prober of FIG.
  • FIG. 5 is also partially drawn as a cross-sectional view.
  • the test box 14 has a ceiling port 31 provided so as to face the bottom port 25 on the ceiling surface, and a card holder 32 provided in the vicinity of the ceiling port 31 inside the test box 14.
  • the ceiling port 31 has a size corresponding to the card board 27 and is closed by a top board 33 (see FIG. 2) when performing a wafer level system level test.
  • the package inspection card 26 enters the test box 14 through the ceiling port 31 and is held by the card holder 32. At this time, the card holder 32 holds the package inspection card 26 so that the socket 28 faces the opposite side of the probe card 15. The card holder 32 holds the package inspection card 26 so as to face the probe card 15 with the test board 22 interposed therebetween.
  • the harness 19 since one end of the harness 19 is connected to the test board 22, the package inspection card 26 faces the probe card 15 across the harness 19.
  • the harness 19 connects the test board 22 of the test box 14 and the card board 27 of the package inspection card 26, and sends a signal from the card side inspection circuit 29 to the box side. This is transmitted to the inspection circuit 21.
  • the card holder 32 holds the package inspection card 26 so that the package inspection card 26 can be rotated around one end thereof.
  • the card-side inspection circuit 29 formed on the card board 27 reproduces a part of the circuit configuration of the motherboard, while the box-side inspection circuit 21 formed on the test board 22 includes the motherboard.
  • the base unit 23 reproduces a circuit configuration common to various motherboards. Therefore, the card board 27, the test board 22, and the base unit 23 also cooperate to reproduce the entire motherboard on which the packaging device is mounted. That is, the card board 27, the test board 22, and the base unit 23 reproduce the mounting environment in which the wafer level system level test is performed.
  • the inspection control unit of the box side inspection circuit 21 transmits data to the card side inspection circuit 29, and further, the transmitted data is packaged. It is determined based on the electrical signal from the card side inspection circuit 29 whether or not the processing is correctly performed by the card side inspection circuit 29 connected to the image forming device 30.
  • FIG. 6 is a flowchart showing a method of attaching the package inspection card to the test box
  • FIGS. 7A to 7B use the harness of the card board of the package inspection card and the test board of the test box in the attachment method of FIG. It is process drawing for demonstrating connection. 7A to 7B, each process is drawn in a cross-sectional view when the test box 14 is viewed from the right side.
  • the top plate 33 is removed from the test box 14, and the inside of the test box 14 is opened (step S71). At this time, the harness 19 that connects the test board 22 and the card board 16 of the probe card 15 is exposed.
  • step S72 the other end of the harness 19 is removed from the card board 16 (step S72), and then the package inspection card 26 is inserted into the test box 14 through the ceiling port 31 and placed on the card holder 32 (step S73). Further, the package inspection card 26 is held by the card holder 32 (step S74). At this time, the card holder 32 holds the package inspection card 26 so that the package inspection card 26 can be rotated around one end thereof.
  • the package inspection card 26 is rotated around its one end, and the other end of the package inspection card 26 is moved upward in the figure (step S75), and the inside of the test box 14 is again displayed. Open and expose the harness 19. Thereafter, the other end of the harness 19 is connected to the card board 27 of the package inspection card 26 (step S76).
  • the package inspection card 26 is rotated around one end thereof, and the other end of the package inspection card 26 is moved downward in the drawing (step S77), and the inside of the test box 14 is closed. Then, the other end of the package inspection card 26 is held by the card holder 32, and the present method ends.
  • the test board 22 of the test box 14 and the card board 27 of the package inspection card 26 reproduce the mounting environment in which the wafer level system level test is performed. Therefore, by attaching the packaging device 30 to the package inspection card 26 via the socket 28, the electrical characteristics of the packaging device 30 can be inspected in a mounting environment in which a wafer level system level test is performed. As a result, the reliability of the wafer level system level test can be easily confirmed.
  • a packaged device when verifying a wafer level system level test after changing the contents of implementation in a mounting environment where a wafer level system level test has been performed, a packaged device can be used instead of a dummy device. Can be improved.
  • the test board 22 of the test box 14 is connected to the card board 16 of the probe card 15 by the harness 19 used for connection to the card board 16 of the probe card 15. Connected to board 27.
  • the difference between the mounting environment reproduced by the card board 16 and the test board 22 of the probe card 15 and the mounting environment reproduced by the card board 27 and the test board 22 of the package inspection card 26 is different from the card board 16 and the test board. Since only the configuration of the board 22 is different, the two mounting environments can be made substantially the same.
  • the harness 19 can be easily placed on either the card board 16 of the probe card 15 or the card board 27 of the package inspection card 26. To reach. That is, the same harness 19 can be easily connected to both the card board 16 and the card board 27.
  • the card holder 32 holds the package inspection card 26 so that the package inspection card 26 can be rotated around one end thereof.
  • the inside of the test box 14 is opened, and the harness 19 is easily exposed.
  • the attachment / detachment workability of the harness 19 from the card board 16 of the probe card 15 and the attachment / detachment workability of the harness 19 from the card board 27 of the package inspection card 26 can be improved.
  • the card holder 32 holds the package inspection card 26 so that the socket 28 faces the opposite side of the probe card 15, so that the socket 28 does not interfere with the probe card 15 or the test board 22.
  • the package inspection card 26 can be easily attached to the test box 14. Further, as a result of the socket 28 being directed to the side opposite to the probe card 15, the packaging device 30 attached to the tip of the socket 28 is exposed from the test box 14. Thereby, handling by the operator of the packaging device 30 is facilitated, and for example, a fine adjustment of the position for improving the contact of the packaging device 30 can be easily performed.
  • the package inspection card 26 held by the card holder 32 can be disposed close to the test board 22. This eliminates the need to lengthen the harness 19. As a result, in the inspection of the electrical characteristics of the packaged device 30, the influence of the length of the harness 19, for example, the influence of the change in wiring capacitance can be suppressed as much as possible.
  • test box 15 probe card 19 harness 21 box side inspection circuit 22 test board 26 package inspection card 27 card board 28 socket 29 card side inspection circuit 30 packaging device 32 card holder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

実装環境でパッケージ化された半導体デバイスの電気的特性を検査することができる基板検査装置を提供する。プローバ１０は、テストボックス１４、プローブカード１５及びパッケージ検査カード２６を備え、パッケージ検査カード２６にはパッケージ化デバイス３０が取り付けられ、テストボックス１４のテストボード２２、及びパッケージ検査カード２６のカードボード２７は、ウエハレベルシステムレベルテストを行った実装環境を再現する。

Description

基板検査装置
　本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置に関する。
　基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイス、例えば、パワーデバイスやメモリの電気的特性を検査する基板検査装置としてプローバが知られている。
　プローバは、多数のピン状のプローブを有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージと、ＩＣテスタとを備え、プローブカードの各プローブを半導体デバイスが有する電極パッドや半田バンプに接触させ、半導体デバイスからの信号をＩＣテスタへ伝達させて半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。
　ＩＣテスタは伝達された信号に基づいて半導体デバイスの電気的な特性や機能の良否を判定するが、ＩＣテスタの回路構成はパッケージ化された半導体デバイス（以下、「パッケージ化デバイス」という。）が実装される回路構成、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは実装された状態で電気的な特性や機能の良否を判定することができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、パッケージ化デバイスをマザーボード等に実装した場合に発見されるという問題がある。特に、近年、半導体デバイスの複雑化、高速化に伴い、ＩＣテスタでのテストパターンが厖大化するとともに、テストタイミングの微妙な制御が求められているため、上述した問題が顕著化している。
　そこで、半導体デバイスの品質を保証するために、ＩＣテスタに代えて、プローブカードへパッケージ化デバイスが実装される回路構成、例えば、マザーボードの回路構成を再現する検査回路を設け、当該プローブカードを用いてパッケージ化デバイスをマザーボードに実装した環境を再現した状態（以下、「実装環境」という。）で、半導体デバイスをウエハから切り出すことなく半導体デバイスの電気的特性を測定する技術が提案されている（例えば、特許文献２参照。）。なお、このような実装環境で行われる半導体デバイスの検査をウエハレベルシステムレベルテストという。
　ところで、ウエハレベルシステムレベルテストに合格した半導体デバイスをパッケージ化して出荷した後、市場でパッケージ化デバイスが不具合を起こすことがある。この場合、不具合の原因追及のために、ウエハレベルシステムレベルテストを行った実装環境でパッケージ化デバイスの電気的特性を検査することが求められる。
特開平７−２９７２４２号公報 特開２０１５−８４３９８号公報
　しかしながら、ウエハレベルシステムレベルテストを行うプローバのプローブカードは各プローブを用いて半導体デバイスの電極パッドや半田バンプと電気的に接触するが、パッケージ化デバイスは電極パッドや半田バンプを備えない。したがって、プローブカードを用いると実装環境でパッケージ化デバイスの電気的特性を検査することができないという問題がある。
　本発明の目的は、実装環境でパッケージ化された半導体デバイスの電気的特性を検査することができる基板検査装置を提供することにある。
　上記目的を達成するために、本発明によれば、基板に形成された半導体デバイスの各電極へ接触する複数のプローブを有するプローブカードと、該プローブカードへ電気的に接続されるテストボックスとを備え、前記テストボックスは回路が形成された検査用ボードを有し、前記プローブカード及び前記検査用ボードは、前記基板から切り出されてパッケージ化された前記半導体デバイスの実装環境を再現する基板検査装置であって、前記パッケージ化された前記半導体デバイスが取り付けられるパッケージ検査カードをさらに備え、前記テストボックスは前記パッケージ検査カードへ電気的に接続され、前記パッケージ検査カードは回路が形成された他の検査用ボードを有し、前記検査用ボード及び前記他の検査用ボードは前記実装環境を再現する基板検査装置が提供される。
　本発明によれば、テストボックスの検査用ボード、及びパッケージ化された前記半導体デバイスが取り付けられるパッケージ検査カードの他の検査用ボードは、基板から切り出されてパッケージ化された半導体デバイスの実装環境、すなわち、ウエハレベルシステムレベルテストを行った実装環境を再現する。したがって、パッケージ化された半導体デバイスをパッケージ検査カードに取り付けることにより、ウエハレベルシステムレベルテストを行った実装環境でパッケージ化された半導体デバイスの電気的特性を検査することができる。
　［図１］本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図である。
　［図２］本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための正面図である。
　［図３］図１のプローバが備えるプローブカードの構成を概略的に示す正面図である。
　［図４］図１のプローバが備えるパッケージ検査カードの構成を概略的に示す正面図である。
　［図５］図１のプローバに図４のパッケージ検査カードを取り付けた状態を説明するための正面図である。
　［図６］パッケージ検査カードのテストボックスへの取付方法を示すフローチャートである。
　［図７Ａ乃至図７Ｂ］図６の取付方法におけるパッケージ検査カードのカードボード及びテストボックスのテストボードのハーネスを用いた接続を説明するための工程図である。
　以下、本発明の実施の形態について図面を参照しながら説明する。
　図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図であり、図２は、同正面図である。図２は部分的に断面図として描かれ、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素が示される。
　図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成されたＤＵＴ（Ｄｅｖｉｃｅ　Ｕｎｄｅｒ　Ｔｅｓｔ）である半導体デバイスの電気的特性の検査を行う。本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５は、板状のカードボード１６と、カードボード１６におけるウエハＷと対向する下面に配置されるプローブヘッド１７とを有する。図３に示すように、プローブヘッド１７はウエハＷの半導体デバイスの電極パッドや半田バンプに対応する多数の針状のプローブ１８を有する。
　ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整して半導体デバイスの電極パッドや半田バンプをプローブヘッド１７の各プローブ１８へ接触させる。ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）から半導体デバイスが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、またウエハレベルシステムレベルテストが行われたウエハＷをステージ１１から除去してＦＯＵＰへ収容する。
　プローブカード１５のカードボード１６には、ウエハＷから切り出されてパッケージ化された半導体デバイス（パッケージ化デバイス）が実装される回路構成、例えば、マザーボードの回路構成の一部を再現するカード側検査回路２０が形成され（図３参照）、該カード側検査回路２０はプローブヘッド１７へ接続される。プローブヘッド１７の各プローブ１８がウエハＷの半導体デバイスの電極パッドや半田バンプに接触する際、各プローブ１８は半導体デバイスの電源へ電力を供給し、若しくは、半導体デバイスからの信号をカード側検査回路２０へ伝達する。
　テストボックス１４は、配線であるハーネス１９と、検査制御ユニットや記録ユニット（いずれも図示しない）と、マザーボードの回路構成の一部を再現するボックス側検査回路２１が形成されるテストボード２２（検査用ボード）とを有する。ハーネス１９は、テストボックス１４のテストボード２２とプローブカード１５のカードボード１６とを接続し、カード側検査回路２０からの信号をボックス側検査回路２１へ伝達する。プローバ１０では、テストボックス１４が有するテストボード２２を取り替えることにより、複数種のマザーボードの回路構成の一部を再現することができる。
　ローダ１３は、電源、コントローラや簡素な測定モジュールからなるベースユニット２３を内蔵する。ベースユニット２３は配線２４によってボックス側検査回路２１へ接続され、コントローラはボックス側検査回路２１へ半導体デバイスの電気的特性の検査開始を指示する。プローバ１０では、上述したように、カードボード１６に形成されたカード側検査回路２０及びテストボード２２に形成されたボックス側検査回路２１のそれぞれがマザーボードの回路構成の一部を再現するが、ベースユニット２３は各種のマザーボードに共通する回路構成を再現する。したがって、カードボード１６、テストボード２２及びベースユニット２３が協働してパッケージ化デバイスが実装されるマザーボード全体を再現する。換言すれば、カードボード１６、テストボード２２及びベースユニット２３はパッケージ化デバイスをマザーボードに実装した環境である実装環境を再現する。
　プローバ１０では、半導体デバイスの電気的特性の検査を行う際、例えば、ボックス側検査回路２１の検査制御ユニットが、カード側検査回路２０へデータを送信し、さらに、送信されたデータが半導体デバイスと接続されたカード側検査回路２０によって正しく処理されたか否かをカード側検査回路２０からの電気信号に基づいて判定する。また、プローバ１０では、テストボックス１４のテストボード２２とプローブカード１５のカードボード１６とがハーネス１９で接続されるが、テストボックス１４の底面にはカードボード１６に対応した大きさの底面口２５が設けられ、テストボード２２とカードボード１６とが対向する。これにより、テストボード２２とカードボード１６を近接して配置することができ、ハーネス１９を極力短くすることができる。その結果、ウエハレベルシステムレベルテストにおいて、ハーネス１９の長さの影響、例えば、配線容量の変化の影響を極力抑えることができ、機能拡張カードやマザーボードを有する実機としてのコンピュータの作動環境に極めて近い実装環境でウエハレベルシステムレベルテストを行うことができる。
　ところで、ウエハレベルシステムレベルテストに合格した半導体デバイスをパッケージ化して出荷した後、市場でパッケージ化デバイスが不具合を起こすことがある。この場合、ウエハレベルシステムレベルテストの信頼性を確認するために、当該ウエハレベルシステムレベルテストにおいて上記不具合を発見できないのか、若しくは、上記不具合は、ウエハレベルシステムレベルテストを行った後、半導体デバイスをパッケージ化する際や市場における環境負荷や外力によって引き起こされたのかを判定する必要がある。ウエハレベルシステムレベルテストにおいて上記不具合を発見できるか否かは、ウエハレベルシステムレベルテストを行った実装環境において、不具合を起こしたパッケージ化デバイスの電気的特性を検査し、不具合が再現されるか否かに基づいて判定される。具体的には、上記実装環境において不具合を起こしたパッケージ化デバイスの不具合が再現されなければ、ウエハレベルシステムレベルテストでは上記不具合を発見できないと判定され、上記実装環境において不具合を起こしたパッケージ化デバイスの不具合が再現されれば、上記不具合は、ウエハレベルシステムレベルテストを行った後、半導体デバイスをパッケージ化する際や市場における環境負荷や外力によって引き起こされたと判定される。
　また、ウエハレベルシステムレベルテストでは上記不具合を発見できないと判定された場合、ウエハレベルシステムレベルテストの実施内容を変更する必要があるが、実施内容の変更後のウエハレベルシステムレベルテストの検証を行う際、ウエハに形成された半導体デバイスを用いると、当該にウエハに形成された他の多数の半導体デバイスを損傷させることがあるため、ウエハに形成された半導体デバイスを用いるよりもパッケージ化デバイスを用いた方が遙かに安価で検証を行うことができる。さらに、ウエハよりもパッケージ化デバイスの方が取り扱い易いため、パッケージ化デバイスを用いた方が容易に検証を行うことができる。また、プローブカード１５及びウエハに形成された半導体デバイスを用いて検証を行う場合、各プローブ１８が半導体デバイスの電極パッドや半田バンプに接触するが、当該接触によって半導体デバイスが劣化するおそれがある、具体的には、半導体デバイスの電極パッドや半田バンプに針跡が残り、特に接触が繰り返されると針跡が深くなるが、深い針跡は当該半導体デバイスからパッケージ化デバイスが製造された際に不具合を引き起こすことがある。したがって、半導体デバイスの劣化防止の観点からも、ウエハよりもパッケージ化デバイスを用いた検証を行う方が好ましい。すなわち、ウエハレベルシステムレベルテストを行った実装環境でパッケージ化デバイスの電気的特性を検査することが強く求められる。
　一方、上述したプローブカード１５は各プローブ１８を用いてウエハＷの半導体デバイスの電極パッドや半田バンプと電気的に接触するが、パッケージ化デバイスは電極パッドや半田バンプを備えない。したがって、プローブカード１５を用いてもウエハレベルシステムレベルテストを行った実装環境でパッケージ化デバイスの電気的特性を検査することができない。本実施の形態では、これに対応して、プローバ１０が、パッケージ化デバイスを装着可能なパッケージ化デバイスの電気的特性の検査を行うためのカード（以下、「パッケージ検査カード」という。）をさらに備える。
　図４は、図１のプローバが備えるパッケージ検査カードの構成を概略的に示す正面図である。
　図４において、パッケージ検査カード２６は、板状のカードボード２７（他の検査用ボード）と、カードボード２７の図中上面に配置されるソケット２８とを有する。カードボード２７の図中下面にはマザーボードの回路構成の一部を再現するカード側検査回路２９が形成される。ソケット２８の先端にはパッケージ化デバイス３０が取り付けられ、パッケージ化デバイス３０はカード側検査回路２９とソケット２８を介して接続される。ソケット２８はパッケージ化デバイス３０へ電力を供給し、若しくは、パッケージ化デバイス３０からの信号をカード側検査回路２９へ伝達する。
　図５は、図１のプローバに図４のパッケージ検査カードを取り付けた状態を説明するための正面図である。図５も部分的に断面図として描かれる。
　図５において、テストボックス１４は、天井面において底面口２５に対向するように設けられる天井口３１と、当該テストボックス１４の内部において天井口３１の近傍に設けられるカードホルダ３２とを有する。天井口３１はカードボード２７に対応した大きさを有し、ウエハレベルシステムレベルテストを行う際には天板３３（図２参照）によって閉塞される。
　パッケージ化デバイス３０の電気的特性の検査を行う際、天井口３１を介してパッケージ検査カード２６をテストボックス１４の内部へ進入させ、さらに、カードホルダ３２によって保持させる。このとき、カードホルダ３２はソケット２８がプローブカード１５と反対側を指向するようにパッケージ検査カード２６を保持する。また、カードホルダ３２は、間にテストボード２２を挟んでプローブカード１５と対向するようにパッケージ検査カード２６を保持する。ここで、ハーネス１９はテストボード２２に一端が接続されるため、パッケージ検査カード２６はハーネス１９を挟んでプローブカード１５に対向する。パッケージ検査カード２６がカードホルダ３２によって保持される際、ハーネス１９は、テストボックス１４のテストボード２２とパッケージ検査カード２６のカードボード２７とを接続し、カード側検査回路２９からの信号をボックス側検査回路２１へ伝達する。なお、カードホルダ３２は、後述するように、パッケージ検査カード２６がその一端を中心に回動可能となるように、パッケージ検査カード２６を保持する。
　パッケージ検査カード２６では、上述したように、カードボード２７に形成されたカード側検査回路２９がマザーボードの回路構成の一部を再現する一方、テストボード２２に形成されたボックス側検査回路２１はマザーボードの回路構成の一部を再現し、さらに、ベースユニット２３は各種のマザーボードに共通する回路構成を再現する。したがって、カードボード２７、テストボード２２及びベースユニット２３も協働してパッケージ化デバイスが実装されるマザーボード全体を再現する。すなわち、カードボード２７、テストボード２２及びベースユニット２３は、ウエハレベルシステムレベルテストを行った実装環境を再現する。
　プローバ１０では、パッケージ化デバイス３０の電気的特性の検査を行う際、例えば、ボックス側検査回路２１の検査制御ユニットが、カード側検査回路２９へデータを送信し、さらに、送信されたデータがパッケージ化デバイス３０と接続されたカード側検査回路２９によって正しく処理されたか否かをカード側検査回路２９からの電気信号に基づいて判定する。
　図６は、パッケージ検査カードのテストボックスへの取付方法を示すフローチャートであり、図７Ａ乃至図７Ｂは、図６の取付方法におけるパッケージ検査カードのカードボード及びテストボックスのテストボードのハーネスを用いた接続を説明するための工程図である。なお、図７Ａ乃至図７Ｂでは、テストボックス１４を右側方から眺めた断面図で各工程が描かれる。
　まず、テストボックス１４から天板３３を取り去り、テストボックス１４の内部を開放する（ステップＳ７１）。このとき、テストボード２２及びプローブカード１５のカードボード１６を接続するハーネス１９が露出する。
　次いで、カードボード１６からハーネス１９の他端を取り外し（ステップＳ７２）、その後、天井口３１を介してパッケージ検査カード２６をテストボックス１４の内部へ進入させてカードホルダ３２に載置し（ステップＳ７３）、さらに、カードホルダ３２によってパッケージ検査カード２６を保持させる（ステップＳ７４）。このとき、カードホルダ３２は、パッケージ検査カード２６がその一端を中心に回動可能となるように、パッケージ検査カード２６を保持する。
　次いで、図７Ａに示すように、パッケージ検査カード２６をその一端を中心に回動させて当該パッケージ検査カード２６の他端を図中上方へ移動させ（ステップＳ７５）、テストボックス１４の内部を再度開放し、ハーネス１９を露出させる。その後、ハーネス１９の他端をパッケージ検査カード２６のカードボード２７へ接続させる（ステップＳ７６）。
　次いで、図７Ｂに示すように、パッケージ検査カード２６をその一端を中心に回動させて当該パッケージ検査カード２６の他端を図中下方へ移動させ（ステップＳ７７）、テストボックス１４の内部を閉鎖し、パッケージ検査カード２６の他端をカードホルダ３２に保持させ、本方法を終了する。
　以上説明したように、プローバ１０によれば、テストボックス１４のテストボード２２、及びパッケージ検査カード２６のカードボード２７は、ウエハレベルシステムレベルテストを行った実装環境を再現する。したがって、パッケージ化デバイス３０を、ソケット２８を介してパッケージ検査カード２６に取り付けることにより、ウエハレベルシステムレベルテストを行った実装環境でパッケージ化デバイス３０の電気的特性を検査することができる。その結果、ウエハレベルシステムレベルテストの信頼性を容易に確認することができる。また、ウエハレベルシステムレベルテストを行った実装環境で実施内容の変更後のウエハレベルシステムレベルテストの検証を行う際、ダミーデバイス等ではなくパッケージ化デバイスを用いることができるため、当該検証の信頼性を向上することができる。
　上述したプローバ１０では、パッケージ検査カード２６にパッケージ化デバイス３０を取り付ける際、テストボックス１４のテストボード２２は、プローブカード１５のカードボード１６との接続に用いられるハーネス１９によってパッケージ検査カード２６のカードボード２７へ接続される。これにより、プローブカード１５のカードボード１６及びテストボード２２によって再現される実装環境と、パッケージ検査カード２６のカードボード２７及びテストボード２２によって再現される実装環境との差は、カードボード１６及びテストボード２２の構成の差だけになるため、２つの実装環境をほぼ同じ環境にすることができる。
　また、上述したプローバ１０では、パッケージ検査カード２６がハーネス１９を挟んでプローブカード１５に対向するので、ハーネス１９はプローブカード１５のカードボード１６及びパッケージ検査カード２６のカードボード２７のいずれにも容易に届く。すなわち、カードボード１６及びカードボード２７のいずれにも同じハーネス１９を容易に接続することができる。
　さらに、上述したプローバ１０では、カードホルダ３２は、パッケージ検査カード２６がその一端を中心に回動可能となるように、パッケージ検査カード２６を保持するので、パッケージ検査カード２６を回動させることによってテストボックス１４の内部を開放し、ハーネス１９を容易に露出させる。これにより、プローブカード１５のカードボード１６からのハーネス１９の脱着作業性や、パッケージ検査カード２６のカードボード２７からのハーネス１９の脱着作業性を向上することができる。
　上述したプローバ１０では、カードホルダ３２はソケット２８がプローブカード１５と反対側を指向するようにパッケージ検査カード２６を保持するので、ソケット２８がプローブカード１５やテストボード２２と干渉することが無く、パッケージ検査カード２６を容易にテストボックス１４へ装着することができる。また、ソケット２８がプローブカード１５と反対側を指向する結果、ソケット２８の先端に取り付けられるパッケージ化デバイス３０はテストボックス１４から露出する。これにより、パッケージ化デバイス３０の作業者による取扱が容易になり、例えば、パッケージ化デバイス３０の接触改善のための位置の微調整を容易に行うことができる。
　さらに、上述したプローバ１０では、カードホルダ３２がテストボックス１４の内部に設けられるため、カードホルダ３２が保持するパッケージ検査カード２６をテストボード２２と近接して配置することができる。これにより、ハーネス１９を長くする必要を無くすことができる。その結果、パッケージ化デバイス３０の電気的特性の検査において、ハーネス１９の長さの影響、例えば、配線容量の変化の影響を極力抑えることができる。
　以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
　本出願は、２０１６年３月２８日に出願された日本出願第２０１６−０６３３７３号に基づく優先権を主張するものであり、当該日本出願に記載された全内容を本出願に援用する。
Ｗ　ウエハ
１０　プローバ
１４　テストボックス
１５　プローブカード
１９　ハーネス
２１　ボックス側検査回路
２２　テストボード
２６　パッケージ検査カード
２７　カードボード
２８　ソケット
２９　カード側検査回路
３０　パッケージ化デバイス
３２　カードホルダ

Claims (5)

  1. 　基板に形成された半導体デバイスの各電極へ接触する複数のプローブを有するプローブカードと、該プローブカードへ電気的に接続されるテストボックスとを備え、前記テストボックスは回路が形成された検査用ボードを有し、前記プローブカード及び前記検査用ボードは、前記基板から切り出されてパッケージ化された前記半導体デバイスの実装環境を再現する基板検査装置であって、
    　前記パッケージ化された前記半導体デバイスが取り付けられるパッケージ検査カードをさらに備え、
    　前記テストボックスは前記パッケージ検査カードへ電気的に接続され、
    　前記パッケージ検査カードは回路が形成された他の検査用ボードを有し、
    　前記検査用ボード及び前記他の検査用ボードは前記実装環境を再現することを特徴とする基板検査装置。
  2. 　前記テストボックスは前記検査用ボードと前記プローブカードを接続するハーネスを有し、
    前記パッケージ検査カードに前記パッケージ化された前記半導体デバイスを取り付ける際、前記検査用ボードは前記ハーネスによって前記他の検査用ボードへ接続されることを特徴とする請求項１記載の基板検査装置。
  3. 　前記パッケージ検査カードは前記ハーネスを挟んで前記プローブカードに対向するように配置されることを特徴とする請求項２記載の基板検査装置。
  4. 　前記テストボックスは、前記パッケージ検査カードを取り付けるホルダを有し、前記ホルダは前記取り付けられたパッケージ検査カードを回動させて前記ハーネスを露出させることを特徴とする請求項３記載の基板検査装置。
  5. 　前記パッケージ検査カードは、前記パッケージ化された前記半導体デバイスが取り付けられるソケットを有し、前記ソケットは前記プローブカードと反対側を指向するように前記パッケージ検査カードに配置されることを特徴とする請求項４記載の基板検査装置。
PCT/JP2017/005031 2016-03-28 2017-02-07 基板検査装置 WO2017169179A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/087,851 US10962565B2 (en) 2016-03-28 2017-02-07 Substrate inspection apparatus
EP17773727.7A EP3438679A4 (en) 2016-03-28 2017-02-07 SUBSTRATE INSPECTION APPARATUS
KR1020187027716A KR102093573B1 (ko) 2016-03-28 2017-02-07 기판 검사 장치
CN201780020954.0A CN109073706B (zh) 2016-03-28 2017-02-07 基片检测装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016063373A JP6596374B2 (ja) 2016-03-28 2016-03-28 基板検査装置
JP2016-063373 2016-03-28

Publications (1)

Publication Number Publication Date
WO2017169179A1 true WO2017169179A1 (ja) 2017-10-05

Family

ID=59963831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/005031 WO2017169179A1 (ja) 2016-03-28 2017-02-07 基板検査装置

Country Status (7)

Country Link
US (1) US10962565B2 (ja)
EP (1) EP3438679A4 (ja)
JP (1) JP6596374B2 (ja)
KR (1) KR102093573B1 (ja)
CN (1) CN109073706B (ja)
TW (1) TWI725146B (ja)
WO (1) WO2017169179A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019102457B3 (de) * 2019-01-31 2020-07-09 Infineon Technologies Ag Prüfvorrichtung mit sammelschienenmechanismus zum testen einer zu testenden vorrichtung
CN112757783B (zh) * 2020-04-24 2022-04-01 珠海艾派克微电子有限公司 耗材容器的包装件
JP2022091378A (ja) * 2020-12-09 2022-06-21 東京エレクトロン株式会社 電源および検査装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000121704A (ja) * 1998-10-19 2000-04-28 Advantest Corp Ｉｃ試験装置
JP2000208567A (ja) * 1999-01-18 2000-07-28 Nec Corp 半導体集積回路及びそのテスト方法
JP2002214294A (ja) * 2001-01-15 2002-07-31 Nec Corp 半導体装置の検査方法及び検査装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567652A (ja) * 1991-09-05 1993-03-19 Tokyo Electron Ltd プローブ装置
JPH0669296A (ja) * 1992-08-19 1994-03-11 Tokyo Electron Ltd 試験装置
JP3156192B2 (ja) 1994-04-19 2001-04-16 東京エレクトロン株式会社 プローブ方法及びその装置
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US8928344B2 (en) * 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8912812B2 (en) * 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
JP2011059021A (ja) * 2009-09-11 2011-03-24 Tokyo Electron Ltd 基板検査装置及び基板検査装置における位置合わせ方法
US9599661B2 (en) * 2012-09-27 2017-03-21 Intel Corporation Testing device for validating stacked semiconductor devices
JP6306389B2 (ja) * 2013-09-17 2018-04-04 東京エレクトロン株式会社 基板検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000121704A (ja) * 1998-10-19 2000-04-28 Advantest Corp Ｉｃ試験装置
JP2000208567A (ja) * 1999-01-18 2000-07-28 Nec Corp 半導体集積回路及びそのテスト方法
JP2002214294A (ja) * 2001-01-15 2002-07-31 Nec Corp 半導体装置の検査方法及び検査装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3438679A4 *

Also Published As

Publication number Publication date
JP6596374B2 (ja) 2019-10-23
KR102093573B1 (ko) 2020-03-25
US20190107557A1 (en) 2019-04-11
EP3438679A4 (en) 2020-01-08
CN109073706B (zh) 2021-07-23
CN109073706A (zh) 2018-12-21
EP3438679A1 (en) 2019-02-06
KR20180121558A (ko) 2018-11-07
JP2017181053A (ja) 2017-10-05
TW201800771A (zh) 2018-01-01
US10962565B2 (en) 2021-03-30
TWI725146B (zh) 2021-04-21

Similar Documents

Publication Publication Date Title
KR101825730B1 (ko) 기판 검사 장치
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
WO2017169179A1 (ja) 基板検査装置
US20070171405A1 (en) Inspection device of semiconductor device
JP2015190788A (ja) 基板検査装置
KR102521076B1 (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
WO2018003269A1 (ja) 基板検査装置
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
WO2017130533A1 (ja) 基板検査装置及び基板検査方法
JP2009139370A (ja) テストキャリア及びこれを有するテスト装置ならびに半導体装置のテスト方法
KR102125342B1 (ko) 기판 검사 장치
JP4464237B2 (ja) バーンイン試験方法，及び，それに用いるバーンイン用測定プログラム
JP2015105834A (ja) 電子部品検査装置、電子部品の検査方法、及び、検査方法のプログラム
TW202405463A (zh) 自動試驗裝置及其介面裝置
JP2001060653A (ja) テスト対応型半導体集積回路及びそのテスト方法
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템
TW202409586A (zh) 自動試驗裝置及其介面裝置
JPH0980116A (ja) 半導体チップ用ソケット
JP2019203805A (ja) 電子部品搬送装置および電子部品検査装置
JPH02272370A (ja) 半導体検査装置
KR20080002506A (ko) 패키지 에미션 분석 장치

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20187027716

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017773727

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017773727

Country of ref document: EP

Effective date: 20181029

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17773727

Country of ref document: EP

Kind code of ref document: A1