WO2017146307A1 - 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치 - Google Patents

전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치 Download PDF

Info

Publication number
WO2017146307A1
WO2017146307A1 PCT/KR2016/005773 KR2016005773W WO2017146307A1 WO 2017146307 A1 WO2017146307 A1 WO 2017146307A1 KR 2016005773 W KR2016005773 W KR 2016005773W WO 2017146307 A1 WO2017146307 A1 WO 2017146307A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
capacitor
power supply
window
unit
Prior art date
Application number
PCT/KR2016/005773
Other languages
English (en)
French (fr)
Inventor
정재갑
김규태
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Publication of WO2017146307A1 publication Critical patent/WO2017146307A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/02—Testing or calibrating of apparatus covered by the other groups of this subclass of auxiliary devices, e.g. of instrument transformers according to prescribed transformation ratio, phase angle, or wattage rating

Definitions

  • the present invention relates to a measurement device and relates to a capacitor resistor bank device for evaluating a capacitive bridge (eg, a commercial high voltage capacitive bridge).
  • a capacitive bridge eg, a commercial high voltage capacitive bridge
  • current comparator type high voltage capacitive bridges are widely used in industrial, research institutes, and calibration institutes to measure insulation diagnostic tests of heavy electric equipment such as transformers, reactors, and high voltage cables, and to measure capacitance and loss factor of capacitors. .
  • An object of the present invention is to provide a capacitor resistor bank device which can simplify the manufacturing cost with a simple structure.
  • Another object of the present invention is to provide a capacitor resistor bank device which can reduce the time and cost required for the calibration of the capacitive bridge.
  • the capacitor resistor bank device for evaluating a capacitive bridge includes a first calibration module for measuring a capacitance ratio of a capacitive bridge, a second calibration module for measuring a loss factor of the capacitive bridge, and the capacitance And a power supply unit having one end connected to a ground terminal of the bridge and providing an operating voltage, and a switch unit connecting one of the first calibration module and the second calibration module to the capacitive bridge.
  • the first calibration module is connected to the first window Nx of the capacitive bridge through the switch unit, the test capacitor unit connected to the other end of the power supply unit, and the capacitive bridge of One end is connected to the second window Ns through the switch unit, and the other end is connected to the power supply unit.
  • the test capacitor unit comprises a first selector switch for connecting one of a first test node and a second test node to the power supply unit, and one of a third test node and a fourth test node to the first window.
  • a second selection switch for connection having a capacity of 10 microfarads, one end of which is connected to the first 10 test capacitors, the other end of each of the first test capacitors, the on operation
  • the reference capacitor portion has a capacity of 100 nanofarads, one end of which is connected to the first reference capacitor, the other end of the first reference capacitor, which is connected to the power supply, and is connected to the second window through an on operation.
  • a first reference switch connected, a second reference capacitor having a capacity of 10 nanofarads, one end of which is connected to a power supply, and the other end of the second reference capacitor, which is connected to the second window through an on operation
  • a second reference switch is connected to a capacity of 100 nanofarads, one end of which is connected to the first reference capacitor, the other end of the first reference capacitor, which is connected to the power supply, and is connected to the second window through an on operation.
  • the first calibration module when the first calibration module is connected to the capacitive bridge through the switch unit, 20 to 1 to 100 units are turned on by the on operation of the first reference switch and the selective on operation of the first test switches.
  • Measuring a capacitance ratio having a ratio of up to 1 measuring a capacitance ratio having a ratio of from one to one to ten to one by an on operation of the first reference switch and a selective on operation of the second test switches;
  • the capacitance ratio having a ratio of 200 to 1 to 1000 to 1 is measured by the on operation of the second reference switch and the selective on operation of the first test switches.
  • the second calibration module has one end connected to the first window (Nx) of the capacitive bridge, the other end connected to the power supply unit, the power supply unit, the first window, and the A one end is connected to a contact point between a power supply unit and a ground terminal of the capacitive bridge, a tee resistor network unit having a variable resistance, and one end is connected to the second window Ns of the capacitive bridge, and the other end is connected to the power supply unit And a reference capacitor portion connected thereto.
  • variable capacitor portion has a capacity of 10 nanofarads, one end of which is connected to the first window, the other end of which is connected to the power supply, and variable to a value between 100 picofarad and 150 picofarad And a variable capacitor having one end connected to the first window and the other end connected to the power supply unit.
  • the tee resistor network unit is connected to a first resistor, one end of which is connected to the power supply, the other end of the first resistor, and a second that is connected to a contact between the power supply and the ground terminal of the capacitive bridge.
  • a variable register having one end coupled between the first register and the second register and the other end coupled to the first window.
  • the reference capacitor portion has a capacity of 10 nanofarads, one end is connected to the power supply, one end is connected to the second window, and has a capacity of 100 pico farads, One end is connected to the power supply, and a second reference capacitor is connected to the second window.
  • the second calibration module is the third register 1 x 10 through the resistance change in the - to calibrate the loss factor having a positive polarity to 1 x 10 -1 from 4.
  • the second calibration module has one end connected to the second window (Ns) of the capacitive bridge, the other end connected to the power supply unit, the power supply unit, the second window, and the A tee resistor network unit having a variable resistance, and one end connected to a contact between a power supply unit and a ground terminal of the capacitive bridge, and a first window Nx of the capacitive bridge, and the other end of the power supply unit And a reference capacitor portion connected thereto.
  • variable capacitor portion has a capacity of 10 nanofarads, one end of which is connected to the second window, the other end of which is connected to the power supply, and variable to a value between 100 picofarad and 150 picofarad And a variable capacitor having one end connected to the second window and the other end connected to the power supply unit.
  • the tee resistor network unit is connected to a first resistor, one end of which is connected to the power supply, the other end of the first resistor, and a second that is connected to a contact between the power supply and the ground terminal of the capacitive bridge.
  • a variable register having one end coupled between the first register and the second register and the other end coupled to the second window.
  • the reference capacitor portion has a capacity of 10 nanofarads, one end is connected to the power supply, one end is connected to the first window, and has a capacity of 100 pico farads, One end is connected to the power supply and a second reference capacitor is connected to the first window.
  • the second calibration module is the third register 1 x 10 through the resistance change in the - to calibrate the loss factor having a negative polarity of up to 1 x 10 -1 from 4.
  • the capacitor resistor bank device of the present invention can evaluate the performance of the capacitive bridge through capacitance calibration and loss factor calibration.
  • Capacitor resistor bank devices are simple and low cost, simplifying performance evaluation of capacitive bridges, and eliminating the need for expensive equipment for performance evaluation, saving time and money for calibration. Can be.
  • FIG. 1 illustratively shows a capacitor resistor bank arrangement for evaluating a capacitive bridge in accordance with the present invention
  • FIG. 2 is a diagram illustrating a first calibration module of the capacitor resistor bank device shown in FIG. 1;
  • FIG. 3 is a detailed view of the first calibration module of FIG. 2;
  • FIG. 7 is a diagram exemplarily illustrating a decision factor according to the present invention.
  • FIG. 1 shows the best mode for carrying out the invention.
  • the present invention provides, as one example, a capacitor resistor bank device for evaluating a commercial high voltage capacitive bridge.
  • FIG. 1 shows a capacitor resistor bank arrangement for evaluating a capacitive bridge in accordance with the present invention.
  • the capacitor resistor bank device 100 includes a first calibration module 110, a second calibration module 120, a power supply unit 130, and a switch unit 140.
  • the capacitor resistor bank device 100 is a device for evaluating the capacitive bridge 10.
  • the capacitive bridge 10 may be a high voltage capacitive bridge.
  • the capacitive bridge 10 includes a first window Nx 11 and a second window Ns 12.
  • the first window 11 is a window of a bridge connected to a null indicator
  • the second window 12 is an adjustment window.
  • the first calibration module 110 is connected to the capacitive bridge 10 through the switch unit 140, and measures the capacitance ratio of the capacitive bridge 10.
  • the second calibration module 120 is connected to the capacitive bridge 10 through the switch unit 140 and measures a loss factor (or dissipation factor) of the capacitive bridge 10.
  • the power supply unit 130 provides an operating power source or an operating voltage for the operation of the calibration modules 110 and 120.
  • the power supply unit 130 may be connected to the ground terminal of the capacitive bridge 10.
  • the switch unit 140 includes a first switch 141 and a second switch 142.
  • the first switch unit 141 and the second switch unit 142 may be connected to the first calibration module 141 or to the second calibration module 142.
  • the second switch 142 is connected to the second node L2, and the first switch 141 is connected to the third node L3.
  • the second switch 142 is connected to the fourth node L4.
  • operations of the switches 141 and 142 in the switch unit 141 may be controlled by a user selection signal input (or user adjustment) or may be controlled through a separate control unit.
  • FIG. 2 is a diagram illustrating a first calibration module of the capacitor resistor bank device shown in FIG. 1.
  • the first calibration module 110 includes a test capacitor unit 111 and a first reference capacitor unit 112.
  • the first switch SW1 connects the first node L1 and the first window Nx 11 of the capacitive bridge 10, and the second switch SW2 is connected to the second node L2 and the capacitance.
  • the second window Ns 12 of the bridge 10 is connected.
  • the test capacitor 111 may vary the test capacitor value Cx by varying the value from several hundreds (nF) based on 100 nanofarads (nF) or generalized values of the number (uF) based on 1 microfarad (uF). Can be set. One end of the test capacitor 111 is connected to the first node L1, and the other end is connected to the fifth node H1.
  • the first reference capacitor unit 112 may set the reference capacitor value Cn to one of 10 nF or 100 (nF). One end of the first reference capacitor unit 112 is connected to the second node L2, and the other end thereof is connected to the sixth node H2.
  • one end of the power supply unit 130 is connected to the contact (that is, the ground end) of the first window Nx 11 and the second window Ns 12, and the test capacitor unit 111 and the first reference.
  • the other end is connected to the contact point (the fifth node H5 and the sixth node H6) of the capacitor unit 112.
  • test capacitance unit 111 changes capacitance values from one to one (1/1 (1: 1)) to one thousand to one thousandth (1000/1 (1000: 1)) in the range of the capacitance ratio, and the capacitive bridge The performance of (10) can be measured.
  • FIG. 3 is a diagram illustrating in detail the first calibration module of FIG. 2.
  • the first calibration module 110 may include a test capacitor unit 111, a second node L2, and a first capacitor connected between the first node L1 and the fifth node H1 illustrated in FIG. 2. And a first reference capacitor portion 112 connected between the six nodes H2.
  • the test capacitor unit 111 includes test capacitors Cx1-Cx20, test switches S1-S20, and switches SW3 and SW4.
  • each of the capacitors Cx1 to Cx10 is connected to the first test node L11 and the second test node H11.
  • each of the ten capacitors Cx1-Cx10 has a capacity of 1 uF.
  • Each of the test capacitors Cx1 to Cx10 has one end connected to the first test node L11 through each of the test switches S1-S10 and the other end connected to the second test node H11. In addition, the contact between the other end of the test capacitors Cx1-Cx10 and the test switches S1-S10 is connected to the first test node L11.
  • one end of the first test capacitor Cx1 is connected to the first test node L11 through the first test switch S1, and the other end of the first test capacitor Cx1 is connected to the second test node Cx1. H11).
  • the contact between the first test capacitor Cx1 and the first test switch S1 is connected to the first test node L11.
  • One end of the second test capacitor Cx2 is connected to the first test node L11 through the second test switch S2, and the other end of the second test capacitor Cx2 is connected to the second test node H11. do.
  • the contact between the second test capacitor Cx2 and the second test switch S2 is connected to the first test node L11.
  • the remaining test capacitors Cx3-Cx10 and the remaining test switches S3-S10 also have a first test capacitor Cx1 and a first test switch S1 or a second test capacitor Cx2 and a second test. It is connected to the first test node L11 and the second test node H11 in the same form as the switch S2.
  • test capacitors Cx1-Cx10 are connected in parallel to each other according to the on operation of the test switches S1-S10.
  • each of the test capacitors Cx11-Cx20 is connected through the test switches S11-S20.
  • each of the ten capacitors Cx11-Cx20 has a capacity of 100 nF.
  • Each of the test capacitors Cx11-Cx20 has one end connected to the third test node L12 through each of the test switches S11-S20 and the other end connected to the fourth test node H12. In addition, a contact between the other end of the test capacitors Cx11-Cx20 and the test switches S11-S20 is connected to the third switch 1 node L12.
  • one end of the eleventh test capacitor Cx11 is connected to the third test node L12 through the eleventh test switch S11, and the other end of the eleventh test capacitor Cx11 is connected to the fourth test node Cx11. H12).
  • the contact between the eleventh test capacitor Cx11 and the eleventh test switch S11 is connected to the third test node L12.
  • One end of the twelfth test capacitor Cx12 is connected to the third test node L12 through the twelfth test switch S12, and the other end of the twelfth test capacitor Cx12 is connected to the fourth test node H12. do.
  • the contact between the twelfth test capacitor Cx12 and the twelfth test switch S12 is connected to the third test node L12.
  • the remaining test capacitors Cx13-Cx20 and the remaining test switches S13-S20 also have an eleventh test capacitor Cx11 and an eleventh test switch S11 or a twelfth test capacitor Cx12 and a twelfth test. It is connected to the third test node L12 and the fourth test node H12 in the same form as the switch S12.
  • test capacitors Cx11-Cx20 are connected in parallel to each other according to the on operation of the test switches S11-S20.
  • the test capacitor unit 111 includes test selection switches SW3 and SW4.
  • the first test selection switch SW3 is connected to the first node L1 and to one of the first test node L11 and the third test node L12.
  • the second test selection switch SW4 is connected to the fifth node H1 and to one of the second test node H11 and the fourth test node H12.
  • the second test select switch SW4 When the first test select switch SW3 is connected to the first test node L11, the second test select switch SW4 is connected to the second test node H11, and the first test select switch SW3 is connected to the first test node L11. When connected to the second test node L12, the second test select switch SW4 is connected to the fourth test node H12.
  • the first reference capacitor unit 112 includes reference capacitors Cn1 and Cn2 and reference switches Sn1 and Sn2.
  • the reference capacitors Cn1 and Cn2 are connected to the third node L2 and the sixth node H2.
  • the first reference capacitor Cn1 has a capacity of 100 nF
  • the second reference capacitor Cn2 has a capacity of 10 nF.
  • One end of the first reference capacitor Cn1 is connected to the third node L2 through the first reference switch Sn1, and the other end is connected to the sixth node H2.
  • One end of the second reference capacitor Cn2 is connected to the third node L2 through the second reference switch Sn2, and the other end thereof is connected to the sixth node H2.
  • Each of the capacitors Cn1, Cn2, and Cx1 to Cx20 constituting the first calibration module 110 may be a ceramic capacitor made of a ceramic dielectric material capable of withstanding up to 200 volts (V).
  • the first calibration module 110 uses the reference capacitors Cn1 and Cn2 having a capacity of 10 nF or 100 nF and the test capacitors Cx1-Cx20 having a capacity of 100 nF or 1 uF from 1: 1 to 1000: 1. It is possible to make a range of capacitance ratios of.
  • test capacitors Cx1-Cx20 and the reference capacitors Cn1 and Cn2 have a structure capable of withstanding a voltage up to about 200V.
  • Each capacitor is measured using a current-comparator-based high voltage capacitance bridge (CCB-HVCB) to be obtained to measure the actual value of capacitance and loss factor.
  • Test capacitors can obtain the total capacitance as close to the face value, and the average loss factor is minimized as possible.
  • a test capacitance having 1 nF may have a relatively low average loss factor by implementing a capacitance value of 10 nF using 10.
  • Equation 1 The total capacitance C tot and the total capacitance G tot may be expressed by Equation 1 below.
  • C 1 to C 10 represent the respective capacitances of the test capacitors Cx1-Cx10 or the test capacitors Cx11-Cx20
  • G 1 to G 10 represent the test capacitors Cx1-Cx10 or the test capacitors.
  • Each conductance of (Cx11-Cx20) may be represented.
  • the loss coefficient may be expressed based on Equation 2 below.
  • a ratio from the ratio 1/1 (1: 1) to 10/1 (10: 1) may be made by the first reference capacitor Cn1 and the test capacitors Cx11-Cx20.
  • the first reference switch Sn1 is ON and the eleventh test switch S11 to twentieth test switch S20 are selectively turned on. For example, if one of the test switches (S11-S20) is turned on, a ratio of 1/1 can be made, if five are turned on, a ratio of 5/1 can be made, and if ten are turned on, You can make a ratio of 10/1.
  • the first test select switch SW3 connects the first node L1 and the third test node L12
  • the second test select switch SW4 connects the fifth node H1 and the fourth test node ( Connect H12).
  • the ratio from the ratio 20/1 (20: 1) to 100/1 (100: 1) may be made by the first reference capacitor Cn1 and the test capacitors Cx1-Cx10.
  • the first reference switch Sn1 is turned on and the first test switch S1 to the tenth test switch S10 are turned on selectively (that is, two or more are turned on).
  • a ratio of 20/1 may be generated
  • ten are turned on
  • a ratio of 100/1 may be generated.
  • the first test select switch SW3 connects the first node L1 and the first test node L11
  • the second test select switch SW4 connects the fifth node H1 and the third test node ( Connect H11).
  • a ratio from the ratio 200/1 (200: 1) to 1000/1 (1000/1) may be made by the second reference capacitor Cn2 and the test capacitors Cx1-Cx10.
  • the second reference switch Sn2 is ON and the first test switch S1 to the tenth test switch S10 are turned on selectively (that is, two or more are on). For example, when two of the test switches S1-S10 are turned on, a ratio of 200/1 may be generated, and when ten are turned on, a ratio of 1000/1 may be generated.
  • the first test select switch SW3 connects the first node L1 and the first test node L11
  • the second test select switch SW4 connects the fifth node H1 and the third test node ( Connect H11).
  • the error value ⁇ may be expressed by Equation 3 below by comparing the theoretical value (TV) according to the capacitance ratio and the measured value (MV) in the first calibration module 110. .
  • the first calibration module 110 measures a range from one to one (1/1 (1: 1)) to one thousand to one (1000/1 (1000: 1)) when measuring the performance of the connected capacitive bridge 10. can do.
  • FIG. 4 is a diagram exemplarily illustrating a second calibration module of FIG. 1.
  • the second calibration module 120 includes a variable capacitor unit 121, a tee-register network unit 122, and a second reference capacitor unit 123.
  • the first switch SW1 connects the third node L3 and the first window Nx 11 of the capacitive bridge 10, and the second switch SW2 is connected to the fourth node L4 and the capacitance.
  • the second window Ns 12 of the bridge 10 is connected.
  • the variable capacitor unit 121 includes a capacitor Cx31 and a variable capacitor Cx32.
  • variable capacitor unit 121 the capacitor Cx31 and the variable capacitor Cx32 are connected between the third node L3 and the seventh node H3.
  • Capacitor Cx31 has a capacity of 10 nF.
  • variable capacitor Cx32 One end of the variable capacitor Cx32 is connected to the third node L3, and the other end thereof is connected to the seventh node H7.
  • the variable capacitor Cx32 may be adjusted to vary the capacitance.
  • the variable capacitor Cx32 may vary between, for example, a value of about 100 pF to 150 pF.
  • the capacitor Cx31 and the variable capacitor Cx32 are connected in parallel at the third node L3 and the seventh node H7.
  • the T register network unit 122 includes a first register R1, a second register R2, and a variable register R3.
  • the tee resistor network unit 122 generates stray capacitance or parasitic capacitance during loss factor calibration to a change in capacitance of the variable capacitor unit 121.
  • One end of the first register R1 is connected to the seventh node H3 and the other end is connected to the ninth node T1.
  • One end of the second resistor R2 is connected to the ninth node T1, and the other end thereof is connected between the power supply 130 and the ground terminal of the capacitive bridge 10.
  • the first register R1 and the second register R2 have a fixed resistance.
  • variable register R3 One end of the variable register R3 is connected to the ninth node T1, and the other end thereof is connected to the third node L3.
  • the variable register R3 has a variable resistance.
  • the variable register circuit 1221 according to the variable resistance of the variable register R3 is exemplarily shown. Therefore, the variable register R3 can be implemented with the variable register circuit 1221.
  • the variable register circuit 1221 may be implemented with auxiliary switches S31-S38 and auxiliary registers R11-R18.
  • the first auxiliary switch S31 and the first auxiliary register R11 are connected in series between the ninth node T1 and the third node L3, and between the ninth node T1 and the third node L3.
  • the second auxiliary switch S32 and the second auxiliary register S33 are connected in series. As such, the remaining auxiliary switches S33-S38 and the auxiliary registers R13-R18 are also connected together with the auxiliary switches S31, S32 and the auxiliary registers R11, 12.
  • the resistance of the variable register circuit 1221 may be adjusted by turning on or off the first auxiliary switch S31 to the eighth auxiliary switch S38.
  • the second reference capacitor unit 123 includes a third reference capacitor Cn3 and a fourth reference capacitor Cn4.
  • the third reference capacitor Cn3 and the fourth reference capacitor Cn4 are connected between the fourth node L4 and the eighth node H4.
  • the third reference capacitor Cn3 has a capacity of 10 nF.
  • the fourth reference capacitor Cn4 has a capacity of 100 pF.
  • the fourth reference capacitor Cn4 requires the third reference capacitor Cn3 and the variable capacitor Cx32 to match the capacitor Cx31 with a unity ratio.
  • additional capacitance values may be obtained by adjusting the value of the variable capacitor Cx32.
  • the third reference capacitor Cn3 and the fourth reference capacitor Cn4 are connected in parallel at the fourth node L4 and the eighth node H4.
  • the loss factor DF through the second calibration module 120 ranges from 1 ⁇ 10 ⁇ 4 to 1 ⁇ 10 ⁇ 1 for both positive and negative polarities. In this case, a quadrature current injection circuit is required in the test object arm for positive polarity.
  • Two reference capacitors Cn3 and Cn4 are connected in the second window Ns of the capacitive bridge 10, and two capacitors Cx31 and Cx32 and the tee resistor network portion (1) in the first window Nx. 122) is connected.
  • Loss coefficient (Dcalc) can be measured by the following equation (3).
  • Equation 4 is the case of exactly 1: 1 ratio.
  • the equal register of the tee network register unit 122 may be represented by Equation 5 below.
  • the Dcalc value may be obtained from the capacitance of the second reference capacitance unit 123 at a ratio of exactly 1: 1.
  • the loss factor calibration procedure is performed at exactly 1: 1 ratio (ratio between the variable capacitance section and the second reference capacitance).
  • FIG. 5 is a diagram illustrating a combination of tee network registers in a second calibration module.
  • R1 is about 100010 ohms and R2 has about 1 1000.23 ⁇ .
  • the three registers R1, R2, R3 are a combination for obtaining corresponding loss factor (DF) calibration points.
  • the equal register Rxeq is a value obtained by the tee register network based on equations (4) and (5).
  • the loss coefficient dials (DF dials) are shown by the change in the value of the variable register R3.
  • variable register R3 when the variable register R3 is implemented by the variable register circuit 1221, the value of the variable register R3 may be determined as shown by the selective ON operation of the auxiliary switches S1-S8.
  • the loss factor may have both positive and negative polarities.
  • an error on the loss coefficient dial can be obtained by subtracting the measured loss coefficient from the calculated loss coefficients given by equations (4) and (5). have.
  • Calibration of both the capacitance ratio and the loss factor for the capacitive bridges under test can be performed by the application of a stable voltage source of about 100 volts (V) with a frequency of 60 hertz (Hz).
  • V volts
  • Hz hertz
  • the range of calibrated capacitance ratios ranges from 1: 1 to 1000: 1, and the loss factor dial ranges from 10 ⁇ 4 to 10 ⁇ 1 in both positive and negative polarities.
  • FIG. 6 is a graph exemplarily illustrating a capacitance ratio according to the present invention.
  • the calibration results for capacitance ratio ranges from 1: 1 to 1000: 1 for the two capacitive bridges A and B are shown in graphical form, respectively.
  • the vertical axis represents the difference between the set value and the measured value as in Equation 3.
  • the horizontal axis represents capacitance ratios from 1: 1 to 1000: 1.
  • the capacitance ratio error with calibration in the range of the total capacitance ratio investigated has a value less than 6 ⁇ 10 ⁇ 5 .
  • the left side of the graph shows the error for capacitance ratio in the calibration for the capacitive bridge (A).
  • the dotted line in the graph represents an error rate of 2 ⁇ 10 ⁇ 4 .
  • the right side shows the error for the capacitance ratio in the calibration for the capacitive bridge (B).
  • the dotted line in the graph represents an error rate of 10 ⁇ 4 .
  • the capacitor resistor bank device proposed in the present invention has an error rate of capacitance ratio (according to calibration) that satisfies the specifications of the manufactured capacitive bridges.
  • FIG. 7 is a graph exemplarily illustrating a disparity factor according to the present invention.
  • the calibration results for the entire loss factor dials range for the two capacitive bridges A and B are shown in graphical form, respectively.
  • the vertical axis represents an absolute error according to the difference between the calculated value and the measured value for Equations 4 and 5.
  • the horizontal axis represents the loss factor from 10 ⁇ 1 to 10 ⁇ 4 .
  • Calibration for negative polarity is obtained by swapping the first window 11 (Nx) and the second window 12 (Nx) by combining.
  • the reference capacitor unit 123 (or the fourth node L4) is coupled to the first window Nx
  • the variable capacitor unit 121 (or the second window Ns) is coupled to the second window Ns. 3 nodes (L3)) to be coupled.
  • the left side of the graph shows the error according to the loss factor in the calibration for the capacitive bridge (A).
  • the solid line represents the specification of the loss factor and is calculated as about 0.5% reading +/- 0.0001.
  • the right side of the graph shows the error according to the loss factor in the calibration for the capacitive bridge (B).
  • the solid line indicates the specification of the loss factor and is calculated as about 1% reading +/- 0.00002.
  • Figures inserted therein in FIG. 5 extend the loss factor range from -10 -3 to 10 -3 .
  • the capacitance-register bank device proposed in the present invention has an absolute error of a loss factor (depending on calibration) that satisfies the specifications of the manufactured capacitive bridges.
  • switches such as test switches, selection switches, and auxiliary switches, and variable elements such as variable capacitors and variable resistors, which are present in the capacitor resistor bank device, are controlled according to the control of the controller inside the capacitor resistor bank device. Or by a control signal generated by control or input from a user.
  • the capacitor resistor bank device proposed in the present invention can evaluate the performance of the capacitive bridge by measuring the capacitance ratio and the loss factor of the capacitive bridge through calibration. Capacitive bridge performance evaluation can be made simple and inexpensive with a capacitor resistor bank device, eliminating the need for expensive equipment for performance evaluation, reducing the time and cost of calibration.
  • the present invention relates to a measuring device, and may provide a capacitor resistor bank device for evaluating a capacitive bridge (eg, a commercial high voltage capacitive bridge).
  • a capacitive bridge eg, a commercial high voltage capacitive bridge

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 발명은 커패시터 레지스터 뱅크 장치에 관한 것이다. 본 발명의 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈, 상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈, 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부, 및 전기 용량 브리지에 제 1 캘리브레이션 모듈과 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함한다.

Description

전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치
본 발명은 측정 장치에 관련된 것으로서, 전기 용량 브리지(일예로, 상용 고전압 전기 용량 브리지)를 평가하기 위한 커패시터 레지스터 뱅크 장치에 관한 것이다.
일반적으로 산업체, 연구소, 교정기관 등에서 변압기, 리액터, 고전압 케이블 등의 중전기기 설비의 절연 진단 시험과 용량기의 전기용량과 손실 계수를 측정하기 위해 전류 비교기 방식의 고전압 전기 용량 브리지가 광범위하게 사용되고 있다.
이러한 고전압 전기용량 브릿지는 국내의 모든 중전기기업체에서 변압기의 손실 측정과 피티/씨티(PT/CT) 브리지의 정확한 평가로 국내 중전기기 성능 및 품질 향상에 기여하고 있다.
하지만, 이와 같은 시험 장치인 고전압 전기 용량 브리지의 성능을 평가하기 위한 장치에 대한 필요성이 있었다.
본 발명의 목적은 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공함에 있다.
본 발명의 목적은 간단한 구조로서 제조 비용을 합리화시킬 수 있는 커패시터 레지스터 뱅크 장치를 제공함에 있다.
본 발명의 다른 목적은 전기 용량 브리지의 교정에 필요한 시간과 비용을 절감할 수 있는 커패시터 레지스터 뱅크 장치를 제공함에 있다.
본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈, 상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈, 상기 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부, 및 상기 전기 용량 브리지에 상기 제 1 캘리브레이션 모듈과 상기 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함한다.
이 실시예에 있어서, 상기 제 1 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 테스트 커패시터부, 및 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.
이 실시예에 있어서, 상기 테스트 커패시터부는 제 1 테스트 노드와 제 2 테스트 노드 중 하나를 상기 전원부로 연결하기 위한 제 1 선택 스위치, 제 3 테스트 노드와 제 4 테스트 노드 중 하나를 상기 제 1 윈도우로 연결하기 위한 제 2 선택 스위치, 10마이크로 패럿의 용량을 갖고, 일단이 상기 제 1 테스트 노드에 연결되는 10개의 제 1 테스트 커패시터들, 상기 제 1 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 3 테스트 노드에 연결되는 10개의 제 1 테스트 스위치들, 100나노 패럿의 용량을 갖고, 일단이 상기 제 2 테스트 노드에 연결되는 10개의 제 2 테스트 커패시터들, 및 상기 제 2 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 4 테스트 노드에 연결되는 10개의 제 2 테스트 스위치들을 포함한다.
이 실시예에 있어서, 상기 기준 커패시터부는 100나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 1 기준 커패시터, 상기 제 1 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 1 기준 스위치, 10나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 2 기준 커패시터, 및 상기 제 2 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 2 기준 스위치를 포함한다.
이 실시예에 있어서, 상기 1 캘리브레이션 모듈은 상기 스위치부를 통해 상기 전기 용량 브리지에 연결되면, 상기 제 1 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 20대1부터 100대1까지의 비율을 갖는 커패시턴스 비를 측정하고, 상기 제 1 기준 스위치의 온 동작과 상기 제 2 테스트 스위치들의 선택적인 온 동작에 의해 1대1부터 10대1까지의 비율을 갖는 커패시턴스 비를 측정하고, 상기 제 2 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 200대1부터 1000대1까지의 비율을 갖는 커패시턴스 비를 측정한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부, 상기 전원부, 상기 제 1 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부, 및 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.
이 실시예에 있어서, 상기 가변 커패시터부는 10나노 패럿의 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터, 및 100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함한다.
이 실시예에 있어서, 상기 티 레지스터 네트워크부는 상기 전원부에 일단이 연결된 제 1 레지스터, 상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터, 및 상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 1 윈도우에 연결되는 가변 레지스터를 포함한다.
이 실시예에 있어서, 상기 기준 커패시터부는 10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 1 기준 커패시터, 및 100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10- 4 부터 1 x 10-1까지의 포지티브 극성을 갖는 손실 계수를 캘리브레이션한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부, 상기 전원부, 상기 제 2 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부, 및 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.
이 실시예에 있어서, 상기 가변 커패시터부는 10나노 패럿의 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터, 및 100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함한다.
이 실시예에 있어서, 상기 티 레지스터 네트워크부는 상기 전원부에 일단이 연결된 제 1 레지스터, 상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터, 및 상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 2 윈도우에 연결되는 가변 레지스터를 포함한다.
이 실시예에 있어서, 상기 기준 커패시터부는 10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 1 기준 커패시터, 및 100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10- 4 부터 1 x 10-1까지의 네거티브 극성을 갖는 손실 계수를 캘리브레이션한다.
본 발명의 커패시터 레지스터 뱅크 장치는 커패시턴스 캘리브레이션과 손실 계수 캘리브레이션을 통해 전기 용량 브리지의 성능을 평가할 수 있다. 커패시터 레지스터 뱅크 장치는 간단한 구조를 통해 구현됨에 따라 저비용으로, 전기 용량 브리지의 성능 평가를 간단하게 할 수 있으며, 성능 평가에 고가의 장비를 사용할 필요가 없음으로, 교정에 필요한 시간과 비용을 절감할 수 있다.
도 1은 본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 예시적으로 도시한 도면,
도 2는 도 1에 도시된 커패시터 레지스터 뱅크 장치의 제 1 캘리브레이션 모듈을 예시적으로 도시한 도면,
도 3은 도 2의 제 1 캘리브레이션 모듈을 상세히 도시한 도면,
도 4는 도 1의 제 2 캘리브레이션 모듈을 예시적으로 도시한 도면,
도 5는 제 2 캘리브레이션 모듈에서 티-네트워크 레지스터들의 조합을 예시적으로 도시한 도면,
도 6은 본 발명에 따른 커패시턴스 비를 예시적으로 도시한 도면, 및
도 7은 본 발명에 따른 디시패이션 팩터를 예시적으로 도시한 도면이다.
본 발명의 실시를 위한 최선의 형태를 보여주는 도면은 도 1이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.
본 발명은 전기 용량 브릿지 일예로, 상용 고전압 전기 용량 브릿지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공한다.
도 1은 본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 도시한 도면이다.
도 1을 참조하면, 커패시터 레지스터 뱅크 장치(100)는 제 1 캘리브레이션 모듈(110)과 제 2 캘리브레이션 모듈(120), 전원부(130), 및 스위치부(140)를 포함한다.
커패시터 레지스터 뱅크 장치(100)는 전기 용량 브리지(10)를 평가하기 위한 장치이다. 여기서, 전기 용량 브리지(10)는 고전압 전기 용량 브리지일 수 있다. 전기 용량 브릿지(10)는 제 1 윈도우(Nx)(11)와 제 2 윈도우(Ns)(12)를 포함한다. 여기서, 제 1 윈도우(11)는 널인디케이터(nullindicator)에 연결된 브리지의 윈도우이고, 제 2 윈도우(12)는 조절 윈도우이다.
제 1 캘리브레이션 모듈(110)은 스위치부(140)를 통해 전기 용량 브리지(10)에 연결되고, 전기 용량 브리지(10)의 커패시턴스비(capacitance ratio)를 측정한다.
제 2 캘리브레이션 모듈(120)은 스위치부(140)를 통해 전기 용량 브리지(10)에 연결되고, 전기 용량 브리지(10)의 손실 계수(또는, 디시패이션 팩터)(dissipation factor)를 측정한다.
전원부(130)는 캘리브레이션 모듈(110, 120)의 동작을 위한 동작 전원 또는 동작 전압을 제공한다. 전원부(130)는 전기 용량 브리지(10)의 접지단에 연결될 수 있다.
스위치부(140)는 제 1 스위치(141)와 제 2 스위치(142)를 포함한다. 제 1 스위치부(141)와 제 2 스위치부(142)는 제 1 캘리브레이션 모듈(141)에 연결되거나 제 2 캘리브레이션 모듈(142)에 연결될 수 있다.
따라서, 제 1 스위치(141)가 제 1 노드(L1)에 연결되면, 제 2 스위치(142)는 제 2 노드(L2)에 연결되고, 제 1 스위치(141)가 제 3 노드(L3)에 연결되면, 제 2 스위치(142)는 제 4 노드(L4)에 연결된다.
여기서, 스위치부(141) 내 각 스위치들(141, 142)의 동작은 사용자 선택 신호 입력(또는, 사용자 조절)에 의해 제어되거나, 별도의 제어부 등을 통해 제어될 수 있다.
이를 통해, 본 발명에서는 전기 용량 브리지(10)의 커패시턴스비와 디시패이션 팩터의 캘리브레이션에 따른 성능을 평가할 수 있는 커패시터 레지스터 뱅크 장치를 제공할 수 있다.
도 2는 도 1에 도시된 커패시터 레지스터 뱅크 장치의 제 1 캘리브레이션 모듈을 예시적으로 도시한 도면이다.
도 2를 참조하면, 제 1 캘리브레이션 모듈(110)은 테스트 커패시터부(111)와 제 1 기준 커패시터부(112)를 포함한다. 제 1 스위치(SW1)는 제 1 노드(L1)와 전기 용량 브릿지(10)의 제 1 윈도우(Nx)(11)를 연결하고, 제 2 스위치(SW2)는 제 2 노드(L2)와 전기 용량 브릿지(10)의 제 2 윈도우(Ns)(12)를 연결한 상태이다.
테스트 커패시터부(111)는 100나노패럿(nF)을 기준으로 수백(nF)의 값 또는 1마이크로패럿(uF)을 기준으로 수(uF)의 일반화된 값들로 가변하여 테스트 커패시터값(Cx)을 설정할 수 있다. 테스트 커패시터부(111)는 일단이 제 1 노드(L1)에 연결되고, 다른 일단이 제 5 노드(H1)에 연결된다.
제 1 기준 커패시터부(112)는 10nF 또는 100(nF) 중 하나의 값으로 기준 커패시터값(Cn)을 설정할 수 있다. 제 1 기준 커패시터부(112)는 일단이 제 2 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.
이때, 전원부(130)는 제 1 윈도우(Nx)(11)와 제 2 윈도우(Ns)(12)의 접점(즉, 접지단)에 일단이 연결되고, 테스트 커패시터부(111)와 제 1 기준 커패시터부(112)의 접점(제 5 노드(H5)와 제 6 노드(H6))에 다른 일단이 연결된다.
이를 통해, 테스트 커패시턴스부(111)는 커패시턴스비의 범위를 일대일(1/1(1:1))부터 천대일(1000/1(1000:1))까지 커패시턴스 값들을 변화시켜가며, 전기 용량 브리지(10)의 성능을 측정할 수 있다.
도 3은 도 2의 제 1 캘리브레이션 모듈을 상세히 도시한 도면이다.
도 3을 참조하면, 제 1 캘리브레이션 모듈(110)은 도 2에서 도시된 제 1 노드(L1)와 제 5 노드(H1) 사이에 연결된 테스트 커패시터부(111)와 제 2 노드(L2)와 제 6 노드(H2) 사이에 연결된 제 1 기준 커패시터부(112)를 포함한다.
테스트 커패시터부(111)는 테스트 커패시터들(Cx1-Cx20), 테스트 스위치들(S1-S20), 및 스위치들(SW3, SW4)을 포함한다.
테스트 커패시터부(111)에서 커패시터들(Cx1-Cx10) 각각이 제 1 테스트 노드(L11)와 제 2 테스트 노드(H11)에 연결된다. 여기서, 10개의 커패시터들(Cx1-Cx10) 각각은 1uF의 용량을 갖는다.
테스트 커패시터들(Cx1-Cx10) 각각은 일단이 테스트 스위치들(S1-S10) 각각을 통해 제 1 테스트 노드(L11)에 연결되고, 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 또한, 테스트 커패시터들(Cx1-Cx10)의 다른 일단과 테스트 스위치들(S1-S10) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.
예를 들면, 제 1 테스트 커패시터(Cx1)의 일단이 제 1 테스트 스위치(S1)를 통해 제 1 테스트 노드(L11)에 연결되고, 제 1 테스트 커패시터(Cx1)의 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 제 1 테스트 커패시터(Cx1)와 제 1 테스트 스위치(S1) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.
제 2 테스트 커패시터(Cx2)의 일단이 제 2 테스트 스위치(S2)를 통해 제 1 테스트 노드(L11)에 연결되고, 제 2 테스트 커패시터(Cx2)의 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 제 2 테스트 커패시터(Cx2)와 제 2 테스트 스위치(S2) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.
이와 같이, 나머지 테스트 커패시터들(Cx3-Cx10)과 나머지 테스트 스위치들(S3-S10)도 제 1 테스트 커패시터(Cx1) 및 제 1 테스트 스위치(S1) 또는 제 2 테스트 커패시터(Cx2) 및 제 2 테스트 스위치(S2)와 같은 형태로 제 1 테스트 노드(L11)와 제 2 테스트 노드(H11)에 연결된다.
이를 통해, 테스트 커패시터(Cx1-Cx10)들은 테스트 스위치(S1-S10)의 온 동작에 따라 상호 간에 병렬로 연결된다.
또한, 테스트 커패시터부(111)에서 테스트 커패시터들(Cx11-Cx20) 각각이 테스트 스위치들(S11-S20)을 통해 연결된다. 여기서, 10개의 커패시터들(Cx11-Cx20) 각각은 100nF의 용량을 갖는다.
테스트 커패시터들(Cx11-Cx20) 각각은 일단이 테스트 스위치들(S11-S20) 각각을 통해 제 3 테스트 노드(L12)에 연결되고, 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 또한, 테스트 커패시터들(Cx11-Cx20)의 다른 일단과 테스트 스위치들(S11-S20) 사이의 접점은 제 3 스위치 1 노드(L12)에 연결된다.
예를 들면, 제 11 테스트 커패시터(Cx11)의 일단이 제 11 테스트 스위치(S11)를 통해 제 3 테스트 노드(L12)에 연결되고, 제 11 테스트 커패시터(Cx11)의 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 제 11 테스트 커패시터(Cx11)와 제 11 테스트 스위치(S11) 사이의 접점은 제 3 테스트 노드(L12)에 연결된다.
제 12 테스트 커패시터(Cx12)의 일단이 제 12 테스트 스위치(S12)를 통해 제 3 테스트 노드(L12)에 연결되고, 제 12 테스트 커패시터(Cx12)의 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 제 12 테스트 커패시터(Cx12)와 제 12 테스트 스위치(S12) 사이의 접점은 제 3 테스트 노드(L12)에 연결된다.
이와 같이, 나머지 테스트 커패시터들(Cx13-Cx20)과 나머지 테스트 스위치들(S13-S20)도 제 11 테스트 커패시터(Cx11) 및 제 11 테스트 스위치(S11) 또는 제 12 테스트 커패시터(Cx12) 및 제 12 테스트 스위치(S12)와 같은 형태로 제 3 테스트 노드(L12)와 제 4 테스트 노드(H12)에 연결된다.
이를 통해, 테스트 커패시터(Cx11-Cx20)들은 테스트 스위치(S11-S20)의 온 동작에 따라 상호 간에 병렬로 연결된다.
한편, 테스트 커패시터부(111)는 테스트 선택 스위치들(SW3, SW4)을 포함한다. 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)에 연결되고, 제 1 테스트 노드(L11)와 제 3 테스트 노드(L12) 중 하나의 노드에 연결된다. 또한, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)에 연결되고, 제 2 테스트 노드(H11)와 제 4 테스트 노드(H12) 중 하나의 노드에 연결된다.
제 1 테스트 선택 스위치(SW3)가 제 1 테스트 노드(L11)에 연결될 때, 제 2 테스트 선택 스위치(SW4)가 제 2 테스트 노드(H11)에 연결되고, 제 1 테스트 선택 스위치(SW3)가 제 2 테스트 노드(L12)에 연결될 때, 제 2 테스트 선택 스위치(SW4)가 제 4 테스트 노드(H12)에 연결된다.
제 1 기준 커패시터부(112)는 기준 커패시터들(Cn1, Cn2)과 기준 스위치들(Sn1, Sn2)을 포함한다.
기준 커패시터(112)에서 기준 커패시터들(Cn1, Cn2)이 제 3 노드(L2)와 제 6 노드(H2)에 연결된다. 여기서, 제 1 기준 커패시터(Cn1)는 100nF의 용량을 갖고, 제 2 기준 커패시터(Cn2)는 제 10nF의 용량을 갖는다.
제 1 기준 커패시터(Cn1)는 일단이 제 1 기준 스위치(Sn1)를 통해 제 3 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.
제 2 기준 커패시터(Cn2)는 일단이 제 2 기준 스위치(Sn2)를 통해 제 3 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.
제 1 캘리브레이션 모듈(110)을 구성하는 커패시터들(Cn1, Cn2, Cx1-Cx20) 각각은 200볼트(V)까지 견딜 수 있는 세라믹 유전체 물질로 구성된 세라믹 커패시터일 수 있다.
제 1 캘리브레이션 모듈(110)은 10nF 또는 100nF의 용량을 갖는 기준 커패시터들(Cn1, Cn2)과 100nF 또는 1uF의 용량을 갖는 테스트 커패시터들(Cx1-Cx20)을 사용하여 1:1부터 1000:1까지의 커패시턴스 비(capacitance ratio)의 범위를 만들 수 있다.
여기서, 테스트 커패시터들(Cx1-Cx20)과 기준 커패시터들(Cn1, Cn2)은 약 200V까지의 전압을 견딜 수 있는 구조를 갖는다. 각 커패시터들은 커패시턴스와 손실계수의 실제 값을 측정하기 위해 획득되기 위한 전류 비교기 기반 고전압 커패시턴스 브리지(CCB-HVCB: current-comparator-based high voltage capacitance bridge)를 사용하여 측정된다. 테스트 커패시터들은 액면 값에 근접하게 전체 커패시턴스를 획득할 수 있고, 평균 손실 계수는 가능한 최소화된다.
이와 같이, 10개의 테스트 커패시터들을 병렬 연결함으로써, 1nF을 갖는 테스트 커패시턴스의 경우, 10개를 이용하여 10nF의 커패시턴스 값을 구현함에 따라 상대적으로 낮은 평균 손실 계수를 가질 수 있다.
테스트 커패시턴스들 전체 커패시턴스(Ctot)와 전체 컨턱턴스(Gtot)는 하기의 수학식 1과 같이 나타낼 수 있다.
Figure PCTKR2016005773-appb-M000001
여기서, C1 내지 C10은 테스트 커패시터들(Cx1-Cx10) 또는 테스트 커패시터들(Cx11-Cx20)의 각각의 커패시턴스를 나타내고, G1 내지 G10은 테스트 커패시터들(Cx1-Cx10) 또는 테스트 커패시터들(Cx11-Cx20)의 각각의 컨턱턴스를 나타낼 수 있다.
또한, 손실 계수는 하기의 수학식 2에 근거하여 나타낼 수 있다.
Figure PCTKR2016005773-appb-M000002
우선, 비율 1/1(1:1)부터 10/1(10:1)까지의 비율은 제 1 기준 커패시터(Cn1)와 테스트 커패시터들(Cx11-Cx20)에 의해 만들어질 수 있다. 이때, 제 1 기준 스위치(Sn1)가 온(ON) 동작하고, 제 11 테스트 스위치(S11) 내지 제 20 테스트 스위치(S20)가 선택적으로 온 동작한다. 예를 들어, 테스트 스위치(S11-S20)들 중 한 개가 온 동작하면, 1/1의 비율을 만들 수 있고, 다섯 개가 온 동작하면 5/1의 비율을 만들 수 있고, 열 개가 온 동작하면, 10/1의 비율을 만들 수 있다.
이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 3 테스트 노드(L12)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 4 테스트 노드(H12)를 연결한다.
비율 20/1(20:1)부터 100/1(100:1)까지의 비율은 제 1 기준 커패시터(Cn1)와 테스트 커패시터들(Cx1-Cx10)에 의해 만들어질 수 있다. 이때, 제 1 기준 스위치(Sn1)가 온(ON) 동작하고, 제 1 테스트 스위치(S1) 내지 제 10 테스트 스위치(S10)가 선택적(즉, 2개 이상이 온 동작)으로 온 동작한다. 예를 들어, 테스트 스위치(S1-S10)들 중 두 개가 온 동작하면, 20/1의 비율을 만들어낼 수 있고, 열 개가 온 동작하면, 100/1의 비율을 만들 수 있다.
이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 1 테스트 노드(L11)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 3 테스트 노드(H11)를 연결한다.
다음으로, 비율 200/1(200:1)부터 1000/1(1000/1)까지의 비율을 제 2 기준 커패시터(Cn2)와 테스트 커패시터들(Cx1-Cx10)에 의해 만들어질 수 있다. 이때, 제 2 기준 스위치(Sn2)가 온(ON) 동작하고, 제 1 테스트 스위치(S1) 내지 제 10 테스트 스위치(S10)가 선택적(즉, 2개 이상이 온 동작)으로 온 동작한다. 예를 들어, 테스트 스위치(S1-S10)들 중 두 개가 온 동작하면, 200/1의 비율을 만들어낼 수 있고, 열 개가 온 동작하면, 1000/1의 비율을 만들 수 있다.
이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 1 테스트 노드(L11)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 3 테스트 노드(H11)를 연결한다.
제 1 캘리브레이션 모듈(110)에서 커패시턴스비에 따른 이론 값(TV: theoretical value)과 측정된 값(MV: measured value)의 비교에 의해 에러값(δ)은 하기의 수학식3과 같이 나타낼 수 있다.
Figure PCTKR2016005773-appb-M000003
이를 통해, 제 1 캘리브레이션 모듈(110)은 연결된 전기 용량 브릿지(10)의 성능 측정 시 일대일(1/1(1:1))부터 천대일(1000/1(1000:1))까지 범위를 측정할 수 있다.
도 4는 도 1의 제 2 캘리브레이션 모듈을 예시적으로 도시한 도면이다.
도 4를 참조하면, 제 2 캘리브레이션 모듈(120)은 가변 커패시터부(121), 티(T)-레지스터 네트워크부(122), 및 제 2 기준 커패시터부(123)를 포함한다.
제 1 스위치(SW1)는 제 3 노드(L3)와 전기 용량 브릿지(10)의 제 1 윈도우(Nx)(11)를 연결하고, 제 2 스위치(SW2)는 제 4 노드(L4)와 전기 용량 브릿지(10)의 제 2 윈도우(Ns)(12)를 연결한 상태이다.
가변 커패시터부(121)는 커패시터(Cx31)와 가변 커패시터(Cx32)를 포함한다.
가변 커패시터부(121)에서 커패시터(Cx31)와 가변 커패시터(Cx32)는 제 3 노드(L3)와 제 7 노드(H3) 사이에 연결된다.
커패시터(Cx31)는 일단이 제 3 노드(L3)에 연결되고, 다른 일단이 제 7노드(H7)에 연결된다. 커패시터(Cx31)는 10nF의 용량을 갖는다.
가변 커패시터(Cx32)는 일단이 제 3 노드(L3)에 연결되고, 다른 일단이 제 7 노드(H7)에 연결된다. 가변 커패시터(Cx32)는 용량을 가변되도록 조절할 수 있다. 가변 커패시터(Cx32)는 일예로, 약 100pF 내지 150pF의 값 사이에서 변화할 수 있다.
이를 통해, 커패시터(Cx31)와 가변 커패시터(Cx32)는 제 3 노드(L3)와 제 7 노드(H7)에서 병렬로 연결된다.
티(T) 레지스터 네트워크부(122)는 제 1 레지스터(R1), 제 2 레지스터(R2), 및 가변 레지스터(R3)를 포함한다. 티 레지스터 네트워크부(122)는 가변 커패시터부(121)의 커패시턴스 변화에 손실 계수 캘리브레이션 동안 부유 커패시턴스(stray capacitance) 또는 기생 커패시턴스(parasitic capacitance)를 생성한다.
제 1 레지스터(R1)는 일단이 제 7 노드(H3)에 연결되고, 다른 일단이 제 9 노드(T1)에 연결된다.
제 2 레지스터(R2)는 일단이 제 9 노드(T1)에 연결되고, 다른 일단이 전원부(130)와 전기 용량 브리지(10)의 접지단 사이에 연결된다.
여기서, 제 1 레지스터(R1)와 제 2 레지스터(R2)는 고정된 레지스턴스를 갖는다.
가변 레지스터(R3)는 일단이 제 9 노드(T1)에 연결되고, 다른 일단이 제 3 노드(L3)에 연결된다. 가변 레지스터(R3)는 가변되는 레지스턴스를 갖는다. 이때, 가변 레지스터(R3)의 가변 레지스턴스를 갖는 것에 따른 가변 레지스터 회로(1221)를 예시적으로 도시한다. 그러므로, 가변 레지스터(R3)는 가변 레지스터 회로(1221)로 구현될 수 있다.
가변 레지스터 회로(1221)는 보조 스위치들(S31-S38)과 보조 레지스터들(R11-R18)로 구현될 수 있다. 제 9 노드(T1)와 제 3 노드(L3) 사이에 제 1 보조 스위치(S31)와 제 1 보조 레지스터(R11)가 직렬 연결되고, 제 9 노드(T1)와 제 3 노드(L3) 사이에 제 2 보조 스위치(S32)와 제 2 보조 레지스터(S33)가 직렬 연결된다. 이와 같이, 나머지 보조 스위치들(S33-S38)과 보조 레지스터들(R13-R18)도 보조 스위치들(S31, S32) 및 보조 레지스터들(R11, 12)과 같이 연결된다. 제 1 보조 스위치(S31) 내지 제 8 보조 스위치(S38)의 온 또는 오프에 의해 가변 레지스터 회로(1221)의 레지스턴스가 조절될 수 있다.
제 2 기준 커패시터부(123)는 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)를 포함한다. 제 2 기준 커패시터부(123)에서 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)는 제 4 노드(L4)와 제 8 노드(H4) 사이에 연결된다.
제 3 기준 커패시터(Cn3)는 일단이 제 4 노드(L4)에 연결되고, 다른 일단이 제 8 노드(H4)에 연결된다. 제 3 기준 커패시터(Cn3)는 10nF의 용량을 갖는다.
제 4 기준 커패시터(Cn4)는 일단이 제 4 노드(L4)에 연결되고, 다른 일단이 제 8 노드(H4)에 연결된다. 제 4 기준 커패시터(Cn4)는 100pF의 용량을 갖는다. 여기서, 제 4 기준 커패시터(Cn4)는 커패시터(Cx31)과 단일 비율(unity ratio)로 매치되기 위해 제 3 기준 커패시터(Cn3)와 가변 커패시터(Cx32)를 필요로 한다.
또한, 단일 비율(unity ratio)이 획득된 이후, 추가적인 커패시턴스 값은 가변 커패시터(Cx32)의 값의 조절에 의해 획득될 수 있다.
이를 통해, 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)는 제 4 노드(L4)와 제 8 노드(H4)에서 병렬로 연결된다.
제 2 캘리브레이션 모듈(120)을 통한 손실 계수(DF)의 범위는 포지티브 및 네거티브 극성에서 모두 1 x 10-4부터 1 x 10-1까지의 범위를 갖는다. 이때, 포지티브 극성을 위해 테스트 객체 암(test object arm)에서 사중 전류 주입 회로(quadrature current injection circuit)를 필요로 한다.
전기 용량 브릿지(10)의 제 2 윈도우(Ns)에서 두 개의 기준 커패시터들(Cn3, Cn4)이 연결되고, 제 1 윈도우(Nx)에서 두 개의 커패시터들(Cx31, Cx32)과 티 레지스터 네트워크부(122)가 연결된다.
손실 계수(Dcalc) 측정은 하기의 수학식 3으로 할 수 있다.
Figure PCTKR2016005773-appb-M000004
수학식 4는 정확히 1:1의 비율일 경우이다.
티 네트워크 레지스터부(122)의 균등 레지스터는 하기의 수학식 5로 나타낼 수 있다.
Figure PCTKR2016005773-appb-M000005
Dcalc 값은 정확히 1:1의 비율에서 제 2 기준 커패시턴스부(123)의 커패시턴스로부터 획득될 수 있다. 손실 계수 캘리브레이션 절차는 정확히 1:1 비율(가변 커패시턴스부와 제 2 기준 커패시턴스 간의 비율)에서 수행된다.
도 5는 제 2 캘리브레이션 모듈에서 티 네트워크 레지스터들의 조합을 예시적으로 도시한 도면이다.
도 5를 참조하면, R1은 약 100010옴(Ω)이고, R2는 약1 1000.23Ω을 갖는다고 가정한다. 세 개의 레지스터들(R1, R2, R3)는 해당 손실 계수(DF) 캘리브레이션 포인트들을 획득하기 위한 조합이다.
이때, R3값의 변화에 따른 균등 레지스터(Rxeq)와 실제 레지스터(Rx)가 표시된다. 균등 레지스터(Rxeq)는 수학식 4와 5에 근거한 티 레지스터 네트워크에 의해 획득된 값이다. 가변 레지스터(R3)의 값의 변화에 의해 손실 계수 다이얼(DF dial)들이 도시되어 있다.
이때, 가변 레지스터(R3)가 가변 레지스터 회로(1221)로 구현된 경우, 보조 스위치들(S1-S8)의 선택적인 온 동작에 의해 가변 레지스터(R3)의 값이 도시된 바와 같이 결정될 수 있다.
또한, 손실 계수는 플러스(+) 극성과 마이너스(-) 극성을 모두 가질 수 있다.
티 레지스터 네트워크부(122)의 가변 레지스터(R3)의 레지스터값 변화에 의해, 손실 계수 다이얼에 대한 에러는 수학식 4와 5로부터 주어진 계산된 손실 계수들로부터 측정된 손실 계수를 감산하여 획득할 수 있다.
시험 중인 전기 용량 브리지들을 위한 커패시턴스 비와 손실 계수 모두의 캘리브레이션은 60헤르쯔(Hz)의 주파수를 갖는 약 100볼트(V)의 안정적인 전압 소스의 적용에 의해 수행될 수 있다. 캘리브레이션되는 커패시턴스 비의 범위는 1:1부터 1000:1까지의 범위를 갖고, 손실 계수 다이얼 범위는 포지티브 및 네거티브 극성 모두에서 10-4부터 10-1까지의 범위를 갖는다.
손실 계수의 캘리브레이션은 모든 레지스터들을 오픈한 상태로 측정한다. 이때, 측정된 값들은 전기 용량 브리지, 케이블 임피던스, 및 그라운드 조건들의 윈도우 레지스턴스에 의해 야기된다. 이후, 세 개의 레지스터들(R1, R2, R3)의 접속에 의해 손실 계수 측정을 위한 캘리브레이션을 수행한다.
도 6은 본 발명에 따른 커패시턴스 비를 예시적으로 도시한 그래프이다.
도 6을 참조하면, 두 개의 전기 용량 브리지들(A, B)에 대해 1:1부터 1000:1까지의 커패시턴스 비 범위에 대한 캘리브레이션 결과를 그래프 형태로 각각 도시한다. 세로축은 수학식 3에서와 같은 설정(이론)값과 측정된 값 사이의 차이를 나타낸다. 가로축은 1:1부터 1000:1까지의 커패시턴스 비를 나타낸다.
조사된 전체 커패시턴스 비의 범위에서 캘리브레이션에 따른 커패시턴스 비율 에러는 6 x 10-5보다 작은 값을 갖는다.
그래프에서 좌측은 전기 용량 브리지(A)에 대한 캘리브레이션에서 커패시턴스 비에 대한 에러를 나타낸다. 여기서, 그래프 내부의 점선은 2 x 10-4의 에러율을 나타낸다. 우측은 전기 용량 브리지(B)에 대한 캘리브레이션에서 커패시턴스 비에 대한 에러를 나타낸다. 그래프 내부의 점선은 10-4의 에러율을 나타낸다.
이를 통해, 본 발명에서 제안된 커패시터 레지스터 뱅크 장치는 제조된 전기 용량 브리지들의 스펙을 만족하는 커패시턴스 비(캘리브레이션에 따름)의 에러율을 가지고 있음을 검증할 수 있다.
도 7은 본 발명에 따른 디시패이션 팩터를 예시적으로 도시한 그래프이다.
도 7을 참조하면, 두 개의 전기 용량 브리지들(A, B)에 대해 전체 손실 계수 다이얼들 범위에 대한 캘리브레이션 결과를 그래프 형태로 각각 도시한다. 세로축은 수학식 4와 수학식 5에 대해 계산된 값과 측정된 값의 차이에 따른 절대 에러(absolute error)를 나타낸다. 가로축은 10-1부터 10-4까지의 손실 계수를 나타낸다.
네거티브 극성에 대한 캘리브레이션은 제 1 윈도우(11)(Nx)와 제 2 윈도우(12)(Nx)를 바꾸어 결합시켜 획득한다. 이때, 도 4에서 제 1 윈도우(Nx)에 기준 커패시터부(123)(또는, 제 4 노드(L4))가 결합되도록 연결하고, 제 2 윈도우(Ns)에 가변 커패시터부(121)(또는 제 3 노드(L3))가 결합되도록 연결한다.
그래프에서 좌측은 전기 용량 브리지(A)에 대한 캘리브레이션에서 손실 계수에 따른 에러를 나타낸다. 여기서, 실선은 손실 계수의 스펙을 나타내고, 약 0.5% 리딩 +/- 0.0001로 계산된다. 그래프에서 우측은 전기 용량 브리지(B)에 대한 캘리브레이션에서 손실 계수에 따른 에러를 나타낸다. 여기서, 실선은 손실 계수의 스펙을 나타내고, 약 1% 리딩 +/- 0.00002로 계산된다. 도 5에서 내부에 삽입된 도면들은 -10-3부터 10-3까지의 손실 계수 범위를 확장하여 도시한다.
이를 통해, 본 발명에서 제안된 커패시턴스-레지스터 뱅크 장치는 제조된 전기 용량 브리지들의 스펙을 만족하는 손실 계수(캘리브레이션에 따름)의 절대 에러를 가지고 있음을 검증할 수 있다.
또한, 본 발명에서 커패시터 레지스터 뱅크 장치의 내부에 존재하는 테스트 스위치들, 선택 스위치들, 보조 스위치들와 같은 스위치들과 가변 커패시터, 가변 레지스터과 같은 가변 소자들은 커패시터 레지스터 뱅크 장치 내부의 제어부의 제어에 따라 제어되거나, 사용자로부터의 제어 또는 입력으로 발생된 제어 신호에 의해 제어될 수 있다.
이를 통해, 본 발명에서 제안된 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스 비와 손실 계수를 캘리브레이션을 통해 측정함으로써, 전기 용량 브리지의 성능을 평가할 수 있다. 전기 용량 브리지의 성능 평가를 커패시터 레지스터 뱅크 장치를 통해 저비용으로, 간단하게 할 수 있으며, 성능 평가에 고가의 장비를 사용할 필요가 없음으로, 교정에 필요한 시간과 비용을 절감할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 측정 장치에 관한 것으로서, 전기 용량 브리지(일예로, 상용 고전압 전기 용량 브리지)를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공할 수 있다.

Claims (15)

  1. 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈;
    상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈;
    상기 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부; 및
    상기 전기 용량 브리지에 상기 제 1 캘리브레이션 모듈과 상기 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함하는 커패시터 레지스터 뱅크 장치.
  2. 제 1 항에 있어서,
    상기 제 1 캘리브레이션 모듈은
    상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 테스트 커패시터부; 및
    상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.
  3. 제 2 항에 있어서,
    상기 테스트 커패시터부는
    제 1 테스트 노드와 제 2 테스트 노드 중 하나를 상기 전원부로 연결하기 위한 제 1 선택 스위치;
    제 3 테스트 노드와 제 4 테스트 노드 중 하나를 상기 제 1 윈도우로 연결하기 위한 제 2 선택 스위치;
    10마이크로 패럿의 용량을 갖고, 일단이 상기 제 1 테스트 노드에 연결되는 10개의 제 1 테스트 커패시터들;
    상기 제 1 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 3 테스트 노드에 연결되는 10개의 제 1 테스트 스위치들;
    100나노 패럿의 용량을 갖고, 일단이 상기 제 2 테스트 노드에 연결되는 10개의 제 2 테스트 커패시터들; 및
    상기 제 2 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 4 테스트 노드에 연결되는 10개의 제 2 테스트 스위치들을 포함하는 커패시터 레지스터 뱅크 장치.
  4. 제 3 항에 있어서,
    상기 기준 커패시터부는
    100나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 1 기준 커패시터;
    상기 제 1 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 1 기준 스위치;
    10나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 2 기준 커패시터; 및
    상기 제 2 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 2 기준 스위치를 포함하는 커패시터 레지스터 뱅크 장치.
  5. 제 4 항에 있어서,
    상기 1 캘리브레이션 모듈은 상기 스위치부를 통해 상기 전기 용량 브리지에 연결되면,
    상기 제 1 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 20대1부터 100대1까지의 비율을 갖는 커패시턴스 비를 측정하고,
    상기 제 1 기준 스위치의 온 동작과 상기 제 2 테스트 스위치들의 선택적인 온 동작에 의해 1대1부터 10대1까지의 비율을 갖는 커패시턴스 비를 측정하고,
    상기 제 2 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 200대1부터 1000대1까지의 비율을 갖는 커패시턴스 비를 측정하는 커패시터 레지스터 뱅크 장치.
  6. 제 1 항에 있어서,
    상기 제 2 캘리브레이션 모듈은
    상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부;
    상기 전원부, 상기 제 1 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부; 및
    상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.
  7. 제 6 항에 있어서,
    상기 가변 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터; 및
    100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  8. 제 7 항에 있어서,
    상기 티 레지스터 네트워크부는
    상기 전원부에 일단이 연결된 제 1 레지스터;
    상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터; 및
    상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 1 윈도우에 연결되는 가변 레지스터를 포함하는 커패시터 레지스터 뱅크 장치.
  9. 제 8 항에 있어서,
    상기 기준 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 1 기준 커패시터; 및
    100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  10. 제 9 항에 있어서,
    상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10- 4 부터 1 x 10-1까지의 포지티브 극성을 갖는 손실 계수를 캘리브레이션하는 커패시터 레지스터 뱅크 장치.
  11. 제 1 항에 있어서,
    상기 제 2 캘리브레이션 모듈은
    상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부;
    상기 전원부, 상기 제 2 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부; 및
    상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.
  12. 제 11 항에 있어서,
    상기 가변 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터; 및
    100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  13. 제 12 항에 있어서,
    상기 티 레지스터 네트워크부는
    상기 전원부에 일단이 연결된 제 1 레지스터;
    상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터; 및
    상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 2 윈도우에 연결되는 가변 레지스터를 포함하는 커패시터 레지스터 뱅크 장치.
  14. 제 13 항에 있어서,
    상기 기준 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 1 기준 커패시터; 및
    100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  15. 제 14 항에 있어서,
    상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10- 4 부터 1 x 10-1까지의 네거티브 극성을 갖는 손실 계수를 캘리브레이션하는 커패시터 레지스터 뱅크 장치.
PCT/KR2016/005773 2016-02-23 2016-05-31 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치 WO2017146307A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0021445 2016-02-23
KR1020160021445A KR101851967B1 (ko) 2016-02-23 2016-02-23 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치

Publications (1)

Publication Number Publication Date
WO2017146307A1 true WO2017146307A1 (ko) 2017-08-31

Family

ID=59686647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/005773 WO2017146307A1 (ko) 2016-02-23 2016-05-31 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치

Country Status (2)

Country Link
KR (1) KR101851967B1 (ko)
WO (1) WO2017146307A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014511B1 (ko) * 2018-04-11 2019-08-26 한국표준과학연구원 커패시터의 손실 계수 측정 장치 및 방법
KR102170794B1 (ko) * 2019-05-20 2020-10-27 한국표준과학연구원 커패시터 손실 계수의 측정 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254567A1 (en) * 2008-10-16 2011-10-20 Uster Technologies Ag Capacitive Measuring Circuit for Yarn Inspection
KR101299215B1 (ko) * 2012-03-12 2013-08-22 전자부품연구원 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254567A1 (en) * 2008-10-16 2011-10-20 Uster Technologies Ag Capacitive Measuring Circuit for Yarn Inspection
KR101299215B1 (ko) * 2012-03-12 2013-08-22 전자부품연구원 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAE KAP JUNG: "Fabrication of capacitor?resistor bank for calibrating commercial capacitance and tan delta measuring bridges", IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, vol. 64, no. 6, June 2015 (2015-06-01), pages 1564 - 1569, XP011580543 *
JAE KAP JUNG: "Fabrication of capacitor-resistor bank for calibrating commercial capacitance and tan delta measuring bridge", PRECISION ELECTROMAGNETIC MEASUREMENTS (CPEM 2014), 2014 CONFERENCE, 24 August 2014 (2014-08-24) - 29 August 2014 (2014-08-29) *
KIM, YOON-HYOUNG ET AL.,: "Development and Verification of Evaluation Technique for High Voltage Capacitance Bridge", PROCEEDINGS OF THE KOREA INSTITUTE OF ELECTRICAL ENGINEERS, 14 July 2009 (2009-07-14) - 17 July 2009 (2009-07-17), pages 2059 - 2060, XP055602499 *

Also Published As

Publication number Publication date
KR20170099462A (ko) 2017-09-01
KR101851967B1 (ko) 2018-04-26

Similar Documents

Publication Publication Date Title
WO2020141768A1 (ko) 절연저항 측정 장치 및 방법
WO2018216954A1 (ko) 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법
WO2017146307A1 (ko) 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치
US11029197B2 (en) Optical sensor arrangement and method for light sensing
WO2020111896A1 (ko) 배터리셀 저항 측정 장치 및 방법
WO2014208898A1 (ko) 터치 검출 장치
US20060232264A1 (en) Method and device for measuring voltage
WO2019169957A1 (zh) 高频线缆的性能检测方法、装置以及可读存储介质
WO2017164502A1 (ko) 직류전압 기능 교정 장치 및 방법
JP4251961B2 (ja) 非接触電圧測定装置
WO2020017714A1 (ko) 비접지 직류전원계통의 지락 사고 감시 장치 및 그 방법
WO2010062026A1 (ko) 센서 회로
WO2019083267A2 (ko) 센서의 신호를 읽어 출력하는 반도체 장치
CN216013471U (zh) 一种电压电阻电容自动测量的电路
WO2019164263A1 (ko) 에너지 저장 시스템의 충전용량 산출 장치 및 방법
WO2015147586A1 (ko) 출력 특성을 보상할 수 있는 하중 측정 장치
WO2021006502A1 (ko) 시료가스 분리장치
WO2017146311A1 (ko) 전압 변성기 비교기의 평가 장치
WO2011040678A1 (ko) 캔틸레버 센서
WO2018131940A1 (ko) 직류 전류 기능 교정 장치 및 방법
WO2021215805A1 (ko) 용량성 센서를 위한 읽기 회로
WO2014046468A1 (ko) 지중 송전 케이블 접속함의 인덕턴스 또는 커패시턴스를 보상하는 장치 및 그 방법
WO2021157858A1 (ko) 커넥팅 구조에 대한 연결 감지 시스템, 장치 및 방법
CN212159935U (zh) 用于高精度温敏元件的调阻测试装置
WO2022169075A1 (ko) 오프셋 출력전압의 제거를 위한 회로 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16891711

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16891711

Country of ref document: EP

Kind code of ref document: A1