KR101851967B1 - 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치 - Google Patents

전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치 Download PDF

Info

Publication number
KR101851967B1
KR101851967B1 KR1020160021445A KR20160021445A KR101851967B1 KR 101851967 B1 KR101851967 B1 KR 101851967B1 KR 1020160021445 A KR1020160021445 A KR 1020160021445A KR 20160021445 A KR20160021445 A KR 20160021445A KR 101851967 B1 KR101851967 B1 KR 101851967B1
Authority
KR
South Korea
Prior art keywords
capacitance
test
capacitor
window
power supply
Prior art date
Application number
KR1020160021445A
Other languages
English (en)
Other versions
KR20170099462A (ko
Inventor
정재갑
김규태
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020160021445A priority Critical patent/KR101851967B1/ko
Priority to PCT/KR2016/005773 priority patent/WO2017146307A1/ko
Publication of KR20170099462A publication Critical patent/KR20170099462A/ko
Application granted granted Critical
Publication of KR101851967B1 publication Critical patent/KR101851967B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/028—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013—Testing passive components
    • G01R31/016—Testing of capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/02—Testing or calibrating of apparatus covered by the other groups of this subclass of auxiliary devices, e.g. of instrument transformers according to prescribed transformation ratio, phase angle, or wattage rating

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 발명은 커패시터 레지스터 뱅크 장치에 관한 것이다. 본 발명의 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈, 상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈, 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부, 및 전기 용량 브리지에 제 1 캘리브레이션 모듈과 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함한다.

Description

전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치{CAPACITOR-REGISTOR BANK APPARATUS FOR EVALUATING CAPACITANCE BRIDGE}
본 발명은 측정 장치에 관련된 것으로서, 전기 용량 브리지(일예로, 상용 고전압 전기 용량 브리지)를 평가하기 위한 커패시터 레지스터 뱅크 장치에 관한 것이다.
일반적으로 산업체, 연구소, 교정기관 등에서 변압기, 리액터, 고전압 케이블 등의 중전기기 설비의 절연 진단 시험과 용량기의 전기용량과 손실 계수를 측정하기 위해 전류 비교기 방식의 고전압 전기 용량 브리지가 광범위하게 사용되고 있다.
이러한 고전압 전기용량 브릿지는 국내의 모든 중전기기업체에서 변압기의 손실 측정과 피티/씨티(PT/CT) 브리지의 정확한 평가로 국내 중전기기 성능 및 품질 향상에 기여하고 있다.
하지만, 이와 같은 시험 장치인 고전압 전기 용량 브리지의 성능을 평가하기 위한 장치에 대한 필요성이 있었다.
본 발명의 목적은 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공함에 있다.
본 발명의 목적은 간단한 구조로서 제조 비용을 합리화시킬 수 있는 커패시터 레지스터 뱅크 장치를 제공함에 있다.
본 발명의 다른 목적은 전기 용량 브리지의 교정에 필요한 시간과 비용을 절감할 수 있는 커패시터 레지스터 뱅크 장치를 제공함에 있다.
본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈, 상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈, 상기 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부, 및 상기 전기 용량 브리지에 상기 제 1 캘리브레이션 모듈과 상기 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함한다.
이 실시예에 있어서, 상기 제 1 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 테스트 커패시터부, 및 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.
이 실시예에 있어서, 상기 테스트 커패시터부는 제 1 테스트 노드와 제 2 테스트 노드 중 하나를 상기 전원부로 연결하기 위한 제 1 선택 스위치, 제 3 테스트 노드와 제 4 테스트 노드 중 하나를 상기 제 1 윈도우로 연결하기 위한 제 2 선택 스위치, 10마이크로 패럿의 용량을 갖고, 일단이 상기 제 1 테스트 노드에 연결되는 10개의 제 1 테스트 커패시터들, 상기 제 1 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 3 테스트 노드에 연결되는 10개의 제 1 테스트 스위치들, 100나노 패럿의 용량을 갖고, 일단이 상기 제 2 테스트 노드에 연결되는 10개의 제 2 테스트 커패시터들, 및 상기 제 2 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 4 테스트 노드에 연결되는 10개의 제 2 테스트 스위치들을 포함한다.
이 실시예에 있어서, 상기 기준 커패시터부는 100나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 1 기준 커패시터, 상기 제 1 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 1 기준 스위치, 10나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 2 기준 커패시터, 및 상기 제 2 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 2 기준 스위치를 포함한다.
이 실시예에 있어서, 상기 1 캘리브레이션 모듈은 상기 스위치부를 통해 상기 전기 용량 브리지에 연결되면, 상기 제 1 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 20대1부터 100대1까지의 비율을 갖는 커패시턴스 비를 측정하고, 상기 제 1 기준 스위치의 온 동작과 상기 제 2 테스트 스위치들의 선택적인 온 동작에 의해 1대1부터 10대1까지의 비율을 갖는 커패시턴스 비를 측정하고, 상기 제 2 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 200대1부터 1000대1까지의 비율을 갖는 커패시턴스 비를 측정한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부, 상기 전원부, 상기 제 1 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부, 및 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.
이 실시예에 있어서, 상기 가변 커패시터부는 10나노 패럿의 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터, 및 100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함한다.
이 실시예에 있어서, 상기 티 레지스터 네트워크부는 상기 전원부에 일단이 연결된 제 1 레지스터, 상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터, 및 상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 1 윈도우에 연결되는 가변 레지스터를 포함한다.
이 실시예에 있어서, 상기 기준 커패시터부는 10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 1 기준 커패시터, 및 100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 포지티브 극성을 갖는 손실 계수를 캘리브레이션한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부, 상기 전원부, 상기 제 2 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부, 및 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.
이 실시예에 있어서, 상기 가변 커패시터부는 10나노 패럿의 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터, 및 100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함한다.
이 실시예에 있어서, 상기 티 레지스터 네트워크부는 상기 전원부에 일단이 연결된 제 1 레지스터, 상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터, 및 상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 2 윈도우에 연결되는 가변 레지스터를 포함한다.
이 실시예에 있어서, 상기 기준 커패시터부는 10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 1 기준 커패시터, 및 100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함한다.
이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 네거티브 극성을 갖는 손실 계수를 캘리브레이션한다.
본 발명의 커패시터 레지스터 뱅크 장치는 커패시턴스 캘리브레이션과 손실 계수 캘리브레이션을 통해 전기 용량 브리지의 성능을 평가할 수 있다. 커패시터 레지스터 뱅크 장치는 간단한 구조를 통해 구현됨에 따라 저비용으로, 전기 용량 브리지의 성능 평가를 간단하게 할 수 있으며, 성능 평가에 고가의 장비를 사용할 필요가 없음으로, 교정에 필요한 시간과 비용을 절감할 수 있다.
도 1은 본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 예시적으로 도시한 도면,
도 2는 도 1에 도시된 커패시터 레지스터 뱅크 장치의 제 1 캘리브레이션 모듈을 예시적으로 도시한 도면,
도 3은 도 2의 제 1 캘리브레이션 모듈을 상세히 도시한 도면,
도 4는 도 1의 제 2 캘리브레이션 모듈을 예시적으로 도시한 도면,
도 5는 제 2 캘리브레이션 모듈에서 티-네트워크 레지스터들의 조합을 예시적으로 도시한 도면,
도 6은 본 발명에 따른 커패시턴스 비를 예시적으로 도시한 도면, 및
도 7은 본 발명에 따른 디시패이션 팩터를 예시적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.
본 발명은 전기 용량 브릿지 일예로, 상용 고전압 전기 용량 브릿지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공한다.
도 1은 본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 도시한 도면이다.
도 1을 참조하면, 커패시터 레지스터 뱅크 장치(100)는 제 1 캘리브레이션 모듈(110)과 제 2 캘리브레이션 모듈(120), 전원부(130), 및 스위치부(140)를 포함한다.
커패시터 레지스터 뱅크 장치(100)는 전기 용량 브리지(10)를 평가하기 위한 장치이다. 여기서, 전기 용량 브리지(10)는 고전압 전기 용량 브리지일 수 있다. 전기 용량 브릿지(10)는 제 1 윈도우(Nx)(11)와 제 2 윈도우(Ns)(12)를 포함한다. 여기서, 제 1 윈도우(11)는 널인디케이터(nullindicator)에 연결된 브리지의 윈도우이고, 제 2 윈도우(12)는 조절 윈도우이다.
제 1 캘리브레이션 모듈(110)은 스위치부(140)를 통해 전기 용량 브리지(10)에 연결되고, 전기 용량 브리지(10)의 커패시턴스비(capacitance ratio)를 측정한다.
제 2 캘리브레이션 모듈(120)은 스위치부(140)를 통해 전기 용량 브리지(10)에 연결되고, 전기 용량 브리지(10)의 손실 계수(또는, 디시패이션 팩터)(dissipation factor)를 측정한다.
전원부(130)는 캘리브레이션 모듈(110, 120)의 동작을 위한 동작 전원 또는 동작 전압을 제공한다. 전원부(130)는 전기 용량 브리지(10)의 접지단에 연결될 수 있다.
스위치부(140)는 제 1 스위치(141)와 제 2 스위치(142)를 포함한다. 제 1 스위치부(141)와 제 2 스위치부(142)는 제 1 캘리브레이션 모듈(141)에 연결되거나 제 2 캘리브레이션 모듈(142)에 연결될 수 있다.
따라서, 제 1 스위치(141)가 제 1 노드(L1)에 연결되면, 제 2 스위치(142)는 제 2 노드(L2)에 연결되고, 제 1 스위치(141)가 제 3 노드(L3)에 연결되면, 제 2 스위치(142)는 제 4 노드(L4)에 연결된다.
여기서, 스위치부(141) 내 각 스위치들(141, 142)의 동작은 사용자 선택 신호 입력(또는, 사용자 조절)에 의해 제어되거나, 별도의 제어부 등을 통해 제어될 수 있다.
이를 통해, 본 발명에서는 전기 용량 브리지(10)의 커패시턴스비와 디시패이션 팩터의 캘리브레이션에 따른 성능을 평가할 수 있는 커패시터 레지스터 뱅크 장치를 제공할 수 있다.
도 2는 도 1에 도시된 커패시터 레지스터 뱅크 장치의 제 1 캘리브레이션 모듈을 예시적으로 도시한 도면이다.
도 2를 참조하면, 제 1 캘리브레이션 모듈(110)은 테스트 커패시터부(111)와 제 1 기준 커패시터부(112)를 포함한다. 제 1 스위치(SW1)는 제 1 노드(L1)와 전기 용량 브릿지(10)의 제 1 윈도우(Nx)(11)를 연결하고, 제 2 스위치(SW2)는 제 2 노드(L2)와 전기 용량 브릿지(10)의 제 2 윈도우(Ns)(12)를 연결한 상태이다.
테스트 커패시터부(111)는 100나노패럿(nF)을 기준으로 수백(nF)의 값 또는 1마이크로패럿(uF)을 기준으로 수(uF)의 일반화된 값들로 가변하여 테스트 커패시터값(Cx)을 설정할 수 있다. 테스트 커패시터부(111)는 일단이 제 1 노드(L1)에 연결되고, 다른 일단이 제 5 노드(H1)에 연결된다.
제 1 기준 커패시터부(112)는 10nF 또는 100(nF) 중 하나의 값으로 기준 커패시터값(Cn)을 설정할 수 있다. 제 1 기준 커패시터부(112)는 일단이 제 2 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.
이때, 전원부(130)는 제 1 윈도우(Nx)(11)와 제 2 윈도우(Ns)(12)의 접점(즉, 접지단)에 일단이 연결되고, 테스트 커패시터부(111)와 제 1 기준 커패시터부(112)의 접점(제 5 노드(H5)와 제 6 노드(H6))에 다른 일단이 연결된다.
이를 통해, 테스트 커패시턴스부(111)는 커패시턴스비의 범위를 일대일(1/1(1:1))부터 천대일(1000/1(1000:1))까지 커패시턴스 값들을 변화시켜가며, 전기 용량 브리지(10)의 성능을 측정할 수 있다.
도 3은 도 2의 제 1 캘리브레이션 모듈을 상세히 도시한 도면이다.
도 3을 참조하면, 제 1 캘리브레이션 모듈(110)은 도 2에서 도시된 제 1 노드(L1)와 제 5 노드(H1) 사이에 연결된 테스트 커패시터부(111)와 제 2 노드(L2)와 제 6 노드(H2) 사이에 연결된 제 1 기준 커패시터부(112)를 포함한다.
테스트 커패시터부(111)는 테스트 커패시터들(Cx1-Cx20), 테스트 스위치들(S1-S20), 및 스위치들(SW3, SW4)을 포함한다.
테스트 커패시터부(111)에서 커패시터들(Cx1-Cx10) 각각이 제 1 테스트 노드(L11)와 제 2 테스트 노드(H11)에 연결된다. 여기서, 10개의 커패시터들(Cx1-Cx10) 각각은 1uF의 용량을 갖는다.
테스트 커패시터들(Cx1-Cx10) 각각은 일단이 테스트 스위치들(S1-S10) 각각을 통해 제 1 테스트 노드(L11)에 연결되고, 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 또한, 테스트 커패시터들(Cx1-Cx10)의 다른 일단과 테스트 스위치들(S1-S10) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.
예를 들면, 제 1 테스트 커패시터(Cx1)의 일단이 제 1 테스트 스위치(S1)를 통해 제 1 테스트 노드(L11)에 연결되고, 제 1 테스트 커패시터(Cx1)의 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 제 1 테스트 커패시터(Cx1)와 제 1 테스트 스위치(S1) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.
제 2 테스트 커패시터(Cx2)의 일단이 제 2 테스트 스위치(S2)를 통해 제 1 테스트 노드(L11)에 연결되고, 제 2 테스트 커패시터(Cx2)의 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 제 2 테스트 커패시터(Cx2)와 제 2 테스트 스위치(S2) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.
이와 같이, 나머지 테스트 커패시터들(Cx3-Cx10)과 나머지 테스트 스위치들(S3-S10)도 제 1 테스트 커패시터(Cx1) 및 제 1 테스트 스위치(S1) 또는 제 2 테스트 커패시터(Cx2) 및 제 2 테스트 스위치(S2)와 같은 형태로 제 1 테스트 노드(L11)와 제 2 테스트 노드(H11)에 연결된다.
이를 통해, 테스트 커패시터(Cx1-Cx10)들은 테스트 스위치(S1-S10)의 온 동작에 따라 상호 간에 병렬로 연결된다.
또한, 테스트 커패시터부(111)에서 테스트 커패시터들(Cx11-Cx20) 각각이 테스트 스위치들(S11-S20)을 통해 연결된다. 여기서, 10개의 커패시터들(Cx11-Cx20) 각각은 100nF의 용량을 갖는다.
테스트 커패시터들(Cx11-Cx20) 각각은 일단이 테스트 스위치들(S11-S20) 각각을 통해 제 3 테스트 노드(L12)에 연결되고, 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 또한, 테스트 커패시터들(Cx11-Cx20)의 다른 일단과 테스트 스위치들(S11-S20) 사이의 접점은 제 3 스위치 1 노드(L12)에 연결된다.
예를 들면, 제 11 테스트 커패시터(Cx11)의 일단이 제 11 테스트 스위치(S11)를 통해 제 3 테스트 노드(L12)에 연결되고, 제 11 테스트 커패시터(Cx11)의 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 제 11 테스트 커패시터(Cx11)와 제 11 테스트 스위치(S11) 사이의 접점은 제 3 테스트 노드(L12)에 연결된다.
제 12 테스트 커패시터(Cx12)의 일단이 제 12 테스트 스위치(S12)를 통해 제 3 테스트 노드(L12)에 연결되고, 제 12 테스트 커패시터(Cx12)의 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 제 12 테스트 커패시터(Cx12)와 제 12 테스트 스위치(S12) 사이의 접점은 제 3 테스트 노드(L12)에 연결된다.
이와 같이, 나머지 테스트 커패시터들(Cx13-Cx20)과 나머지 테스트 스위치들(S13-S20)도 제 11 테스트 커패시터(Cx11) 및 제 11 테스트 스위치(S11) 또는 제 12 테스트 커패시터(Cx12) 및 제 12 테스트 스위치(S12)와 같은 형태로 제 3 테스트 노드(L12)와 제 4 테스트 노드(H12)에 연결된다.
이를 통해, 테스트 커패시터(Cx11-Cx20)들은 테스트 스위치(S11-S20)의 온 동작에 따라 상호 간에 병렬로 연결된다.
한편, 테스트 커패시터부(111)는 테스트 선택 스위치들(SW3, SW4)을 포함한다. 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)에 연결되고, 제 1 테스트 노드(L11)와 제 3 테스트 노드(L12) 중 하나의 노드에 연결된다. 또한, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)에 연결되고, 제 2 테스트 노드(H11)와 제 4 테스트 노드(H12) 중 하나의 노드에 연결된다.
제 1 테스트 선택 스위치(SW3)가 제 1 테스트 노드(L11)에 연결될 때, 제 2 테스트 선택 스위치(SW4)가 제 2 테스트 노드(H11)에 연결되고, 제 1 테스트 선택 스위치(SW3)가 제 2 테스트 노드(L12)에 연결될 때, 제 2 테스트 선택 스위치(SW4)가 제 4 테스트 노드(H12)에 연결된다.
제 1 기준 커패시터부(112)는 기준 커패시터들(Cn1, Cn2)과 기준 스위치들(Sn1, Sn2)을 포함한다.
기준 커패시터(112)에서 기준 커패시터들(Cn1, Cn2)이 제 3 노드(L2)와 제 6 노드(H2)에 연결된다. 여기서, 제 1 기준 커패시터(Cn1)는 100nF의 용량을 갖고, 제 2 기준 커패시터(Cn2)는 제 10nF의 용량을 갖는다.
제 1 기준 커패시터(Cn1)는 일단이 제 1 기준 스위치(Sn1)를 통해 제 3 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.
제 2 기준 커패시터(Cn2)는 일단이 제 2 기준 스위치(Sn2)를 통해 제 3 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.
제 1 캘리브레이션 모듈(110)을 구성하는 커패시터들(Cn1, Cn2, Cx1-Cx20) 각각은 200볼트(V)까지 견딜 수 있는 세라믹 유전체 물질로 구성된 세라믹 커패시터일 수 있다.
제 1 캘리브레이션 모듈(110)은 10nF 또는 100nF의 용량을 갖는 기준 커패시터들(Cn1, Cn2)과 100nF 또는 1uF의 용량을 갖는 테스트 커패시터들(Cx1-Cx20)을 사용하여 1:1부터 1000:1까지의 커패시턴스 비(capacitance ratio)의 범위를 만들 수 있다.
여기서, 테스트 커패시터들(Cx1-Cx20)과 기준 커패시터들(Cn1, Cn2)은 약 200V까지의 전압을 견딜 수 있는 구조를 갖는다. 각 커패시터들은 커패시턴스와 손실계수의 실제 값을 측정하기 위해 획득되기 위한 전류 비교기 기반 고전압 커패시턴스 브리지(CCB-HVCB: current-comparator-based high voltage capacitance bridge)를 사용하여 측정된다. 테스트 커패시터들은 액면 값에 근접하게 전체 커패시턴스를 획득할 수 있고, 평균 손실 계수는 가능한 최소화된다.
이와 같이, 10개의 테스트 커패시터들을 병렬 연결함으로써, 1nF을 갖는 테스트 커패시턴스의 경우, 10개를 이용하여 10nF의 커패시턴스 값을 구현함에 따라 상대적으로 낮은 평균 손실 계수를 가질 수 있다.
테스트 커패시턴스들 전체 커패시턴스(Ctot)와 전체 컨턱턴스(Gtot)는 하기의 수학식 1과 같이 나타낼 수 있다.
Figure 112016017884391-pat00001
여기서, C1 내지 C10은 테스트 커패시터들(Cx1-Cx10) 또는 테스트 커패시터들(Cx11-Cx20)의 각각의 커패시턴스를 나타내고, G1 내지 G10은 테스트 커패시터들(Cx1-Cx10) 또는 테스트 커패시터들(Cx11-Cx20)의 각각의 컨턱턴스를 나타낼 수 있다.
또한, 손실 계수는 하기의 수학식 2에 근거하여 나타낼 수 있다.
Figure 112016017884391-pat00002
우선, 비율 1/1(1:1)부터 10/1(10:1)까지의 비율은 제 1 기준 커패시터(Cn1)와 테스트 커패시터들(Cx11-Cx20)에 의해 만들어질 수 있다. 이때, 제 1 기준 스위치(Sn1)가 온(ON) 동작하고, 제 11 테스트 스위치(S11) 내지 제 20 테스트 스위치(S20)가 선택적으로 온 동작한다. 예를 들어, 테스트 스위치(S11-S20)들 중 한 개가 온 동작하면, 1/1의 비율을 만들 수 있고, 다섯 개가 온 동작하면 5/1의 비율을 만들 수 있고, 열 개가 온 동작하면, 10/1의 비율을 만들 수 있다.
이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 3 테스트 노드(L12)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 4 테스트 노드(H12)를 연결한다.
비율 20/1(20:1)부터 100/1(100:1)까지의 비율은 제 1 기준 커패시터(Cn1)와 테스트 커패시터들(Cx1-Cx10)에 의해 만들어질 수 있다. 이때, 제 1 기준 스위치(Sn1)가 온(ON) 동작하고, 제 1 테스트 스위치(S1) 내지 제 10 테스트 스위치(S10)가 선택적(즉, 2개 이상이 온 동작)으로 온 동작한다. 예를 들어, 테스트 스위치(S1-S10)들 중 두 개가 온 동작하면, 20/1의 비율을 만들어낼 수 있고, 열 개가 온 동작하면, 100/1의 비율을 만들 수 있다.
이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 1 테스트 노드(L11)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 3 테스트 노드(H11)를 연결한다.
다음으로, 비율 200/1(200:1)부터 1000/1(1000/1)까지의 비율을 제 2 기준 커패시터(Cn2)와 테스트 커패시터들(Cx1-Cx10)에 의해 만들어질 수 있다. 이때, 제 2 기준 스위치(Sn2)가 온(ON) 동작하고, 제 1 테스트 스위치(S1) 내지 제 10 테스트 스위치(S10)가 선택적(즉, 2개 이상이 온 동작)으로 온 동작한다. 예를 들어, 테스트 스위치(S1-S10)들 중 두 개가 온 동작하면, 200/1의 비율을 만들어낼 수 있고, 열 개가 온 동작하면, 1000/1의 비율을 만들 수 있다.
이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 1 테스트 노드(L11)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 3 테스트 노드(H11)를 연결한다.
제 1 캘리브레이션 모듈(110)에서 커패시턴스비에 따른 이론 값(TV: theoretical value)과 측정된 값(MV: measured value)의 비교에 의해 에러값(δ)은 하기의 수학식3과 같이 나타낼 수 있다.
Figure 112016017884391-pat00003
이를 통해, 제 1 캘리브레이션 모듈(110)은 연결된 전기 용량 브릿지(10)의 성능 측정 시 일대일(1/1(1:1))부터 천대일(1000/1(1000:1))까지 범위를 측정할 수 있다.
도 4는 도 1의 제 2 캘리브레이션 모듈을 예시적으로 도시한 도면이다.
도 4를 참조하면, 제 2 캘리브레이션 모듈(120)은 가변 커패시터부(121), 티(T)-레지스터 네트워크부(122), 및 제 2 기준 커패시터부(123)를 포함한다.
제 1 스위치(SW1)는 제 3 노드(L3)와 전기 용량 브릿지(10)의 제 1 윈도우(Nx)(11)를 연결하고, 제 2 스위치(SW2)는 제 4 노드(L4)와 전기 용량 브릿지(10)의 제 2 윈도우(Ns)(12)를 연결한 상태이다.
가변 커패시터부(121)는 커패시터(Cx31)와 가변 커패시터(Cx32)를 포함한다.
가변 커패시터부(121)에서 커패시터(Cx31)와 가변 커패시터(Cx32)는 제 3 노드(L3)와 제 7 노드(H3) 사이에 연결된다.
커패시터(Cx31)는 일단이 제 3 노드(L3)에 연결되고, 다른 일단이 제 7노드(H7)에 연결된다. 커패시터(Cx31)는 10nF의 용량을 갖는다.
가변 커패시터(Cx32)는 일단이 제 3 노드(L3)에 연결되고, 다른 일단이 제 7 노드(H7)에 연결된다. 가변 커패시터(Cx32)는 용량을 가변되도록 조절할 수 있다. 가변 커패시터(Cx32)는 일예로, 약 100pF 내지 150pF의 값 사이에서 변화할 수 있다.
이를 통해, 커패시터(Cx31)와 가변 커패시터(Cx32)는 제 3 노드(L3)와 제 7 노드(H7)에서 병렬로 연결된다.
티(T) 레지스터 네트워크부(122)는 제 1 레지스터(R1), 제 2 레지스터(R2), 및 가변 레지스터(R3)를 포함한다. 티 레지스터 네트워크부(122)는 가변 커패시터부(121)의 커패시턴스 변화에 손실 계수 캘리브레이션 동안 부유 커패시턴스(stray capacitance) 또는 기생 커패시턴스(parasitic capacitance)를 생성한다.
제 1 레지스터(R1)는 일단이 제 7 노드(H3)에 연결되고, 다른 일단이 제 9 노드(T1)에 연결된다.
제 2 레지스터(R2)는 일단이 제 9 노드(T1)에 연결되고, 다른 일단이 전원부(130)와 전기 용량 브리지(10)의 접지단 사이에 연결된다.
여기서, 제 1 레지스터(R1)와 제 2 레지스터(R2)는 고정된 레지스턴스를 갖는다.
가변 레지스터(R3)는 일단이 제 9 노드(T1)에 연결되고, 다른 일단이 제 3 노드(L3)에 연결된다. 가변 레지스터(R3)는 가변되는 레지스턴스를 갖는다. 이때, 가변 레지스터(R3)의 가변 레지스턴스를 갖는 것에 따른 가변 레지스터 회로(1221)를 예시적으로 도시한다. 그러므로, 가변 레지스터(R3)는 가변 레지스터 회로(1221)로 구현될 수 있다.
가변 레지스터 회로(1221)는 보조 스위치들(S31-S38)과 보조 레지스터들(R11-R18)로 구현될 수 있다. 제 9 노드(T1)와 제 3 노드(L3) 사이에 제 1 보조 스위치(S31)와 제 1 보조 레지스터(R11)가 직렬 연결되고, 제 9 노드(T1)와 제 3 노드(L3) 사이에 제 2 보조 스위치(S32)와 제 2 보조 레지스터(S33)가 직렬 연결된다. 이와 같이, 나머지 보조 스위치들(S33-S38)과 보조 레지스터들(R13-R18)도 보조 스위치들(S31, S32) 및 보조 레지스터들(R11, 12)과 같이 연결된다. 제 1 보조 스위치(S31) 내지 제 8 보조 스위치(S38)의 온 또는 오프에 의해 가변 레지스터 회로(1221)의 레지스턴스가 조절될 수 있다.
제 2 기준 커패시터부(123)는 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)를 포함한다. 제 2 기준 커패시터부(123)에서 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)는 제 4 노드(L4)와 제 8 노드(H4) 사이에 연결된다.
제 3 기준 커패시터(Cn3)는 일단이 제 4 노드(L4)에 연결되고, 다른 일단이 제 8 노드(H4)에 연결된다. 제 3 기준 커패시터(Cn3)는 10nF의 용량을 갖는다.
제 4 기준 커패시터(Cn4)는 일단이 제 4 노드(L4)에 연결되고, 다른 일단이 제 8 노드(H4)에 연결된다. 제 4 기준 커패시터(Cn4)는 100pF의 용량을 갖는다. 여기서, 제 4 기준 커패시터(Cn4)는 커패시터(Cx31)과 단일 비율(unity ratio)로 매치되기 위해 제 3 기준 커패시터(Cn3)와 가변 커패시터(Cx32)를 필요로 한다.
또한, 단일 비율(unity ratio)이 획득된 이후, 추가적인 커패시턴스 값은 가변 커패시터(Cx32)의 값의 조절에 의해 획득될 수 있다.
이를 통해, 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)는 제 4 노드(L4)와 제 8 노드(H4)에서 병렬로 연결된다.
제 2 캘리브레이션 모듈(120)을 통한 손실 계수(DF)의 범위는 포지티브 및 네거티브 극성에서 모두 1 x 10-4부터 1 x 10-1까지의 범위를 갖는다. 이때, 포지티브 극성을 위해 테스트 객체 암(test object arm)에서 사중 전류 주입 회로(quadrature current injection circuit)를 필요로 한다.
전기 용량 브릿지(10)의 제 2 윈도우(Ns)에서 두 개의 기준 커패시터들(Cn3, Cn4)이 연결되고, 제 1 윈도우(Nx)에서 두 개의 커패시터들(Cx31, Cx32)과 티 레지스터 네트워크부(122)가 연결된다.
손실 계수(Dcalc) 측정은 하기의 수학식 3으로 할 수 있다.
Figure 112016017884391-pat00004
수학식 4는 정확히 1:1의 비율일 경우이다.
티 네트워크 레지스터부(122)의 균등 레지스터는 하기의 수학식 5로 나타낼 수 있다.
Figure 112016017884391-pat00005
Dcalc 값은 정확히 1:1의 비율에서 제 2 기준 커패시턴스부(123)의 커패시턴스로부터 획득될 수 있다. 손실 계수 캘리브레이션 절차는 정확히 1:1 비율(가변 커패시턴스부와 제 2 기준 커패시턴스 간의 비율)에서 수행된다.
도 5는 제 2 캘리브레이션 모듈에서 티 네트워크 레지스터들의 조합을 예시적으로 도시한 도면이다.
도 5를 참조하면, R1은 약 100010옴(Ω)이고, R2는 약1 1000.23Ω을 갖는다고 가정한다. 세 개의 레지스터들(R1, R2, R3)는 해당 손실 계수(DF) 캘리브레이션 포인트들을 획득하기 위한 조합이다.
이때, R3값의 변화에 따른 균등 레지스터(Rxeq)와 실제 레지스터(Rx)가 표시된다. 균등 레지스터(Rxeq)는 수학식 4와 5에 근거한 티 레지스터 네트워크에 의해 획득된 값이다. 가변 레지스터(R3)의 값의 변화에 의해 손실 계수 다이얼(DF dial)들이 도시되어 있다.
이때, 가변 레지스터(R3)가 가변 레지스터 회로(1221)로 구현된 경우, 보조 스위치들(S1-S8)의 선택적인 온 동작에 의해 가변 레지스터(R3)의 값이 도시된 바와 같이 결정될 수 있다.
또한, 손실 계수는 플러스(+) 극성과 마이너스(-) 극성을 모두 가질 수 있다.
티 레지스터 네트워크부(122)의 가변 레지스터(R3)의 레지스터값 변화에 의해, 손실 계수 다이얼에 대한 에러는 수학식 4와 5로부터 주어진 계산된 손실 계수들로부터 측정된 손실 계수를 감산하여 획득할 수 있다.
시험 중인 전기 용량 브리지들을 위한 커패시턴스 비와 손실 계수 모두의 캘리브레이션은 60헤르쯔(Hz)의 주파수를 갖는 약 100볼트(V)의 안정적인 전압 소스의 적용에 의해 수행될 수 있다. 캘리브레이션되는 커패시턴스 비의 범위는 1:1부터 1000:1까지의 범위를 갖고, 손실 계수 다이얼 범위는 포지티브 및 네거티브 극성 모두에서 10-4부터 10-1까지의 범위를 갖는다.
손실 계수의 캘리브레이션은 모든 레지스터들을 오픈한 상태로 측정한다. 이때, 측정된 값들은 전기 용량 브리지, 케이블 임피던스, 및 그라운드 조건들의 윈도우 레지스턴스에 의해 야기된다. 이후, 세 개의 레지스터들(R1, R2, R3)의 접속에 의해 손실 계수 측정을 위한 캘리브레이션을 수행한다.
도 6은 본 발명에 따른 커패시턴스 비를 예시적으로 도시한 그래프이다.
도 6을 참조하면, 두 개의 전기 용량 브리지들(A, B)에 대해 1:1부터 1000:1까지의 커패시턴스 비 범위에 대한 캘리브레이션 결과를 그래프 형태로 각각 도시한다. 세로축은 수학식 3에서와 같은 설정(이론)값과 측정된 값 사이의 차이를 나타낸다. 가로축은 1:1부터 1000:1까지의 커패시턴스 비를 나타낸다.
조사된 전체 커패시턴스 비의 범위에서 캘리브레이션에 따른 커패시턴스 비율 에러는 6 x 10-5보다 작은 값을 갖는다.
그래프에서 좌측은 전기 용량 브리지(A)에 대한 캘리브레이션에서 커패시턴스 비에 대한 에러를 나타낸다. 여기서, 그래프 내부의 점선은 2 x 10-4의 에러율을 나타낸다. 우측은 전기 용량 브리지(B)에 대한 캘리브레이션에서 커패시턴스 비에 대한 에러를 나타낸다. 그래프 내부의 점선은 10-4의 에러율을 나타낸다.
이를 통해, 본 발명에서 제안된 커패시터 레지스터 뱅크 장치는 제조된 전기 용량 브리지들의 스펙을 만족하는 커패시턴스 비(캘리브레이션에 따름)의 에러율을 가지고 있음을 검증할 수 있다.
도 7은 본 발명에 따른 디시패이션 팩터를 예시적으로 도시한 그래프이다.
도 7을 참조하면, 두 개의 전기 용량 브리지들(A, B)에 대해 전체 손실 계수 다이얼들 범위에 대한 캘리브레이션 결과를 그래프 형태로 각각 도시한다. 세로축은 수학식 4와 수학식 5에 대해 계산된 값과 측정된 값의 차이에 따른 절대 에러(absolute error)를 나타낸다. 가로축은 10-1부터 10-4까지의 손실 계수를 나타낸다.
네거티브 극성에 대한 캘리브레이션은 제 1 윈도우(11)(Nx)와 제 2 윈도우(12)(Nx)를 바꾸어 결합시켜 획득한다. 이때, 도 4에서 제 1 윈도우(Nx)에 기준 커패시터부(123)(또는, 제 4 노드(L4))가 결합되도록 연결하고, 제 2 윈도우(Ns)에 가변 커패시터부(121)(또는 제 3 노드(L3))가 결합되도록 연결한다.
그래프에서 좌측은 전기 용량 브리지(A)에 대한 캘리브레이션에서 손실 계수에 따른 에러를 나타낸다. 여기서, 실선은 손실 계수의 스펙을 나타내고, 약 0.5% 리딩 +/- 0.0001로 계산된다. 그래프에서 우측은 전기 용량 브리지(B)에 대한 캘리브레이션에서 손실 계수에 따른 에러를 나타낸다. 여기서, 실선은 손실 계수의 스펙을 나타내고, 약 1% 리딩 +/- 0.00002로 계산된다. 도 5에서 내부에 삽입된 도면들은 -10-3부터 10-3까지의 손실 계수 범위를 확장하여 도시한다.
이를 통해, 본 발명에서 제안된 커패시턴스-레지스터 뱅크 장치는 제조된 전기 용량 브리지들의 스펙을 만족하는 손실 계수(캘리브레이션에 따름)의 절대 에러를 가지고 있음을 검증할 수 있다.
또한, 본 발명에서 커패시터 레지스터 뱅크 장치의 내부에 존재하는 테스트 스위치들, 선택 스위치들, 보조 스위치들와 같은 스위치들과 가변 커패시터, 가변 레지스터과 같은 가변 소자들은 커패시터 레지스터 뱅크 장치 내부의 제어부의 제어에 따라 제어되거나, 사용자로부터의 제어 또는 입력으로 발생된 제어 신호에 의해 제어될 수 있다.
이를 통해, 본 발명에서 제안된 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스 비와 손실 계수를 캘리브레이션을 통해 측정함으로써, 전기 용량 브리지의 성능을 평가할 수 있다. 전기 용량 브리지의 성능 평가를 커패시터 레지스터 뱅크 장치를 통해 저비용으로, 간단하게 할 수 있으며, 성능 평가에 고가의 장비를 사용할 필요가 없음으로, 교정에 필요한 시간과 비용을 절감할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 전기 용량 브리지 100: 커패시터 레지스터 뱅크 장치
110: 제 1 캘리브레이션 모듈 120: 제 2 캘리브레이션 모듈
130: 전원부 140: 스위치부
111: 테스트 커패시터부 112: 제 1 기준 커패시터부
121: 가변 커패시터부 122: 티(T) 레지스터 네트워크부
123: 제 2 기준 커패시터부

Claims (15)

  1. 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈;
    상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈;
    상기 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부; 및
    상기 전기 용량 브리지에 상기 제 1 캘리브레이션 모듈과 상기 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함하고,
    상기 제 1 캘리브레이션 모듈은
    상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 테스트 커패시터부; 및
    상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하고,
    상기 테스트 커패시터부는
    제 1 테스트 노드와 제 2 테스트 노드 중 하나를 상기 전원부로 연결하기 위한 제 1 선택 스위치;
    제 3 테스트 노드와 제 4 테스트 노드 중 하나를 상기 제 1 윈도우로 연결하기 위한 제 2 선택 스위치;
    10마이크로 패럿의 용량을 갖고, 일단이 상기 제 1 테스트 노드에 연결되는 10개의 제 1 테스트 커패시터들;
    상기 제 1 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 3 테스트 노드에 연결되는 10개의 제 1 테스트 스위치들;
    100나노 패럿의 용량을 갖고, 일단이 상기 제 2 테스트 노드에 연결되는 10개의 제 2 테스트 커패시터들; 및
    상기 제 2 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 4 테스트 노드에 연결되는 10개의 제 2 테스트 스위치들을 포함하고,
    상기 기준 커패시터부는
    100나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 1 기준 커패시터;
    상기 제 1 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 1 기준 스위치;
    10나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 2 기준 커패시터; 및
    상기 제 2 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 2 기준 스위치를 포함하고,
    상기 1 캘리브레이션 모듈은 상기 스위치부를 통해 상기 전기 용량 브리지에 연결되면,
    상기 제 1 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 20대1부터 100대1까지의 비율을 갖는 커패시턴스 비를 측정하고,
    상기 제 1 기준 스위치의 온 동작과 상기 제 2 테스트 스위치들의 선택적인 온 동작에 의해 1대1부터 10대1까지의 비율을 갖는 커패시턴스 비를 측정하고,
    상기 제 2 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 200대1부터 1000대1까지의 비율을 갖는 커패시턴스 비를 측정하는 커패시터 레지스터 뱅크 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 2 캘리브레이션 모듈은
    상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부;
    상기 전원부, 상기 제 1 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부; 및
    상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.
  7. 제 6 항에 있어서,
    상기 가변 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터; 및
    100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  8. 제 7 항에 있어서,
    상기 티 레지스터 네트워크부는
    상기 전원부에 일단이 연결된 제 1 레지스터;
    상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터; 및
    상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 1 윈도우에 연결되는 가변 레지스터를 포함하는 커패시터 레지스터 뱅크 장치.
  9. 제 8 항에 있어서,
    상기 기준 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 1 기준 커패시터; 및
    100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  10. 제 9 항에 있어서,
    상기 제 2 캘리브레이션 모듈은 상기 가변 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 포지티브 극성을 갖는 손실 계수를 캘리브레이션하는 커패시터 레지스터 뱅크 장치.
  11. 제 1 항에 있어서,
    상기 제 2 캘리브레이션 모듈은
    상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부;
    상기 전원부, 상기 제 2 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부; 및
    상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.
  12. 제 11 항에 있어서,
    상기 가변 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터; 및
    100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  13. 제 12 항에 있어서,
    상기 티 레지스터 네트워크부는
    상기 전원부에 일단이 연결된 제 1 레지스터;
    상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터; 및
    상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 2 윈도우에 연결되는 가변 레지스터를 포함하는 커패시터 레지스터 뱅크 장치.
  14. 제 13 항에 있어서,
    상기 기준 커패시터부는
    10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 1 기준 커패시터; 및
    100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.
  15. 제 14 항에 있어서,
    상기 제 2 캘리브레이션 모듈은 상기 가변 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 네거티브 극성을 갖는 손실 계수를 캘리브레이션하는 커패시터 레지스터 뱅크 장치.
KR1020160021445A 2016-02-23 2016-02-23 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치 KR101851967B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160021445A KR101851967B1 (ko) 2016-02-23 2016-02-23 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치
PCT/KR2016/005773 WO2017146307A1 (ko) 2016-02-23 2016-05-31 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160021445A KR101851967B1 (ko) 2016-02-23 2016-02-23 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치

Publications (2)

Publication Number Publication Date
KR20170099462A KR20170099462A (ko) 2017-09-01
KR101851967B1 true KR101851967B1 (ko) 2018-04-26

Family

ID=59686647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021445A KR101851967B1 (ko) 2016-02-23 2016-02-23 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치

Country Status (2)

Country Link
KR (1) KR101851967B1 (ko)
WO (1) WO2017146307A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014511B1 (ko) * 2018-04-11 2019-08-26 한국표준과학연구원 커패시터의 손실 계수 측정 장치 및 방법
KR102170794B1 (ko) * 2019-05-20 2020-10-27 한국표준과학연구원 커패시터 손실 계수의 측정 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254567A1 (en) 2008-10-16 2011-10-20 Uster Technologies Ag Capacitive Measuring Circuit for Yarn Inspection
KR101299215B1 (ko) 2012-03-12 2013-08-22 전자부품연구원 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254567A1 (en) 2008-10-16 2011-10-20 Uster Technologies Ag Capacitive Measuring Circuit for Yarn Inspection
KR101299215B1 (ko) 2012-03-12 2013-08-22 전자부품연구원 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치

Also Published As

Publication number Publication date
KR20170099462A (ko) 2017-09-01
WO2017146307A1 (ko) 2017-08-31

Similar Documents

Publication Publication Date Title
Henderson A new technique for the automatic measurement of high value resistors
US6094045A (en) Input ranging circuit for an electronic instrument
KR20020019909A (ko) 임피던스 검출 회로, 임피던스 검출 장치 및 임피던스검출 방법
PL222066B1 (pl) Adaptacyjny dzielnik napięcia o skorygowanej charakterystyce częstotliwościowej do pomiaru wysokich napięć
US10746837B2 (en) Methods and devices for high stability precision voltage dividers
KR101851967B1 (ko) 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치
JP2007003407A (ja) インピーダンス測定方法及び装置
Slomovitz et al. Wideband resistive voltage divider for a standard wattmeter
RU2250471C1 (ru) Делитель напряжения для измерений при коммутационных испытаниях высоковольтных аппаратов и способ компенсации влияния на коэффициент деления емкости делителя на землю
GB2424330A (en) A transimpedance amplifier with a shielded feedback resistor
US7834641B1 (en) Phase-gain calibration of impedance/admittance meter
Schwab et al. Precision capacitive voltage divider for impulse voltagge measurements
Singh et al. A dual-slope rdc using t-network for low resistance measurement
US5627304A (en) System for automatic real-time calibration of remotely-located capacitive-type fuel quantity measurement probes
Schurr et al. AC longitudinal and contact resistance measurements of quantum Hall devices
WO2015145110A1 (en) Apparatus and methods for measuring electrical current
RU150413U1 (ru) Приставка к цифровому вольтметру для измерения токов фемтоамперого диапазона
RU2240571C1 (ru) Устройство контроля технического состояния обмоток трансформатора
RU2080609C1 (ru) Способ определения комплексного сопротивления двухполюсника в диапазоне частот
KR100996206B1 (ko) 전류비교기를 이용한 인덕터 평가시스템 및 이를 사용한 평가방법
RU2310872C2 (ru) Способ определения параметров многоэлементных двухполюсных цепей
SU873153A1 (ru) Устройство дл измерени входного сопротивлени и входной емкости повторител напр жени
KR102014511B1 (ko) 커패시터의 손실 계수 측정 장치 및 방법
US2765442A (en) Calibration circuit
SU1674010A1 (ru) Способ измерени параметров нерезонансных двухполюсников

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration