WO2017126319A1 - 固体撮像素子及び電子機器 - Google Patents

固体撮像素子及び電子機器 Download PDF

Info

Publication number
WO2017126319A1
WO2017126319A1 PCT/JP2017/000072 JP2017000072W WO2017126319A1 WO 2017126319 A1 WO2017126319 A1 WO 2017126319A1 JP 2017000072 W JP2017000072 W JP 2017000072W WO 2017126319 A1 WO2017126319 A1 WO 2017126319A1
Authority
WO
WIPO (PCT)
Prior art keywords
pad
wiring
layer
pixel
solid
Prior art date
Application number
PCT/JP2017/000072
Other languages
English (en)
French (fr)
Inventor
井上　啓司
健樹 西木戸
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2017562495A priority Critical patent/JP6907944B2/ja
Priority to US16/069,134 priority patent/US10854657B2/en
Priority to CN201780005006.XA priority patent/CN108370423B/zh
Publication of WO2017126319A1 publication Critical patent/WO2017126319A1/ja
Priority to US17/076,498 priority patent/US11398518B2/en
Priority to US17/828,763 priority patent/US20220293662A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Definitions

  • the present technology relates to a solid-state imaging device and an electronic device, and more particularly, to a back-illuminated solid-state imaging device and an electronic device using the back-illuminated solid-state imaging device.
  • wire bond balls the tips of wire connection balls (hereinafter referred to as wire bond balls) formed on the pads are not sufficiently exposed from the surface of the pixel substrate, which may make it difficult to perform various assembly process tests. There is. For example, it may be difficult to perform a bond strength test between a wire bond ball and a pad.
  • the pad when the pad is formed on the upper surface of the uppermost wiring of the wiring layer of the pixel substrate, a through hole for forming the pad is formed in the semiconductor layer, so that the semiconductor layer is undulated. Due to the undulation of the semiconductor layer, it becomes difficult to uniformly apply the coating film in the light collecting process for forming a color filter, a microlens, or the like on the semiconductor layer. As a result, the film thickness of the coating film may become uneven, and the light collection characteristics may be deteriorated.
  • a pad is formed in the semiconductor layer of the pixel substrate, for example, temperature limitation occurs in a high temperature process for forming a semiconductor element in the semiconductor layer.
  • the pad is made of Al (aluminum)
  • the temperature of the high temperature process needs to be suppressed to about 400 ° C. or less. As a result, the characteristics of the semiconductor element may be deteriorated.
  • the present technology makes it possible to form the pad at an appropriate position while suppressing the deterioration of the quality of the back-illuminated solid-state imaging device.
  • the solid-state imaging device includes a condensing layer that condenses incident light on a photoelectric conversion element, a semiconductor layer on which the photoelectric conversion element is formed, a wiring, and a pad for external connection. And a wiring substrate, and a pixel substrate in which at least a part of the first surface of the pad is exposed by a through-hole penetrating the light collecting layer and the semiconductor layer.
  • the wiring of the wiring layer can be connected to the second surface opposite to the first surface of the pad through a via.
  • the wiring of the wiring layer can be connected to the side surface of the pad.
  • a control substrate including a control circuit and stacked on the wiring layer side of the pixel substrate can be further provided.
  • a supporting substrate laminated on the wiring layer side of the pixel substrate can be further provided.
  • a control substrate disposed on the wiring layer side of the pixel substrate; a first via penetrating the semiconductor layer and connected to the first surface of the pad; A second via connected to the first via in the light collecting layer, penetrating the semiconductor layer and the wiring layer, and connected to the wiring of the control board may be further provided.
  • An electronic apparatus includes a solid-state image sensor and a signal processing unit that processes a signal output from the solid-state image sensor, and the solid-state image sensor collects incident light into a photoelectric conversion element.
  • a light condensing layer, a semiconductor layer in which the photoelectric conversion element is formed, and a wiring layer in which wiring and a pad for external connection are formed are stacked, and penetrates the light condensing layer and the semiconductor layer.
  • the solid-state imaging device is connected to the outside through a pad.
  • the pad it is possible to form the pad at an appropriate position while suppressing the deterioration of the quality of the back-illuminated solid-state imaging device.
  • FIG. 1 is a system configuration diagram illustrating an outline of a configuration of a CMOS image sensor to which the present technology is applied. It is a circuit diagram which shows the structural example of a pixel. It is sectional drawing which shows typically 1st Embodiment of a CMOS image sensor. It is a figure for demonstrating the manufacturing method of the CMOS image sensor of FIG. It is a figure for demonstrating the manufacturing method of the CMOS image sensor of FIG. It is a figure for demonstrating the manufacturing method of the CMOS image sensor of FIG. It is a figure for demonstrating the manufacturing method of the CMOS image sensor of FIG. It is a figure for demonstrating the 1st example of the manufacturing process of a pad. It is a figure for demonstrating the 1st example of the manufacturing process of a pad.
  • FIG. 1 It is sectional drawing which shows typically 4th Embodiment of a CMOS image sensor. It is a figure which shows the example of a connection of the pad of the CMOS image sensor of FIG. It is a figure which shows the usage example of a solid-state image sensor. It is a block diagram which shows the structural example of an electronic device.
  • FIG. 1 is a system configuration diagram showing an outline of a configuration of a solid-state imaging device to which the present technology is applied, for example, a CMOS image sensor which is a kind of XY address type solid-state imaging device.
  • the CMOS image sensor is an image sensor manufactured by applying or partially using a CMOS process.
  • the CMOS image sensor 10 includes a pixel array unit 11 and a peripheral circuit unit.
  • the peripheral circuit unit includes, for example, a vertical drive unit 12, a column processing unit 13, a horizontal drive unit 14, and a system control unit 15.
  • the CMOS image sensor 10 further includes a signal processing unit 18 and a data storage unit 19.
  • the signal processing unit 18 and the data storage unit 19 may be mounted on the same substrate as the CMOS image sensor 10 or may be disposed on a different substrate from the CMOS image sensor 10.
  • Each processing of the signal processing unit 18 and the data storage unit 19 may be processing by an external signal processing unit provided on a substrate different from the CMOS image sensor 10, for example, a DSP (Digital Signal Processor) circuit or software. Absent.
  • DSP Digital Signal Processor
  • the pixel array unit 11 has a configuration in which a plurality of unit pixels (hereinafter may be simply referred to as “pixels”) are arranged in the row direction and the column direction.
  • the row direction refers to the pixel arrangement direction (that is, the horizontal direction) of the pixel row
  • the column direction refers to the pixel arrangement direction (that is, the vertical direction) of the pixel column.
  • the unit pixel includes a photoelectric conversion unit (for example, a photodiode) that generates and accumulates charges according to the amount of received light, and a plurality of pixel transistors (so-called MOS transistors).
  • a photoelectric conversion unit for example, a photodiode
  • MOS transistors pixel transistors
  • pixel drive lines 16 as row signal lines are wired along the row direction for each pixel row, and vertical signal lines 17 as column signal lines are wired along the column direction for each pixel column.
  • the pixel drive line 16 transmits a drive signal for driving when reading a signal from the pixel.
  • the pixel drive line 16 is shown as one wiring, but is not limited to one.
  • One end of the pixel drive line 16 is connected to an output end corresponding to each row of the vertical drive unit 12.
  • the vertical drive unit 12 is configured by a shift register, an address decoder, and the like, and drives each pixel of the pixel array unit 11 at the same time or in units of rows. That is, the vertical drive unit 12 constitutes a drive unit that controls the operation of each pixel of the pixel array unit 11 together with the system control unit 15 that controls the vertical drive unit 12.
  • the vertical drive unit 12 is not shown in the figure for its specific configuration, but generally has a configuration having two scanning systems, a reading scanning system and a sweeping scanning system.
  • the readout scanning system selectively scans the unit pixels of the pixel array unit 11 in units of rows in order to read out signals from the unit pixels.
  • the signal read from the unit pixel is an analog signal.
  • the sweep-out scanning system performs sweep-out scanning on the readout line on which readout scanning is performed by the readout scanning system prior to the readout scanning by the exposure time.
  • a so-called electronic shutter operation is performed by sweeping (resetting) unnecessary charges by the sweep scanning system.
  • the electronic shutter operation refers to an operation in which the electric charge in the photoelectric conversion unit is discarded and exposure is newly started (charge accumulation is started).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light received after the immediately preceding readout operation or electronic shutter operation.
  • a period from the read timing by the immediately preceding read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the charge exposure period in the unit pixel.
  • a signal output from each unit pixel of the pixel row selectively scanned by the vertical driving unit 12 is input to the column processing unit 13 through each of the vertical signal lines 17 for each pixel column.
  • the column processing unit 13 performs predetermined signal processing on signals output from the pixels in the selected row through the vertical signal line 17 for each pixel column of the pixel array unit 11, and temporarily outputs the pixel signals after the signal processing. Hold on.
  • the column processing unit 13 performs at least noise removal processing, for example, CDS (Correlated Double Sampling) processing or DDS (Double Data Sampling) processing as signal processing.
  • CDS Correlated Double Sampling
  • DDS Double Data Sampling
  • the CDS process removes pixel-specific fixed pattern noise such as reset noise and threshold variation of amplification transistors in the pixel.
  • the column processing unit 13 may have, for example, an AD (analog-digital) conversion function to convert an analog pixel signal into a digital signal and output the digital signal.
  • AD analog-digital
  • the horizontal drive unit 14 includes a shift register, an address decoder, and the like, and sequentially selects unit circuits corresponding to the pixel columns of the column processing unit 13. By the selective scanning by the horizontal driving unit 14, pixel signals subjected to signal processing for each unit circuit in the column processing unit 13 are sequentially output.
  • the system control unit 15 includes a timing generator that generates various timing signals, and the vertical driving unit 12, the column processing unit 13, and the horizontal driving unit 14 based on various timings generated by the timing generator. Drive control is performed.
  • the signal processing unit 18 has at least an arithmetic processing function, and performs various signal processing such as arithmetic processing on the pixel signal output from the column processing unit 13.
  • the data storage unit 19 temporarily stores data necessary for the signal processing in the signal processing unit 18.
  • FIG. 2 is a circuit diagram illustrating a configuration example of one pixel provided in the pixel array unit 11.
  • the pixels of the pixel array unit 11 are configured to include a photoelectric conversion element 51, a transfer gate unit 52, a charge / voltage conversion unit 53, a reset gate unit 54, an amplification transistor 55, and a selection transistor 56.
  • the photoelectric conversion element 51 is composed of, for example, a PN junction photodiode, receives light from the subject, generates electric charge according to the amount of received light by photoelectric conversion, and accumulates it.
  • the transfer gate unit 52 is provided between the photoelectric conversion element 51 and the charge / voltage conversion unit 53, and is accumulated in the photoelectric conversion element 51 in accordance with the drive signal TRG applied to the gate electrode of the transfer gate unit 52. The charged charge is transferred to the charge / voltage converter 53.
  • the transfer gate unit 52, the reset gate unit 54, and the selection transistor 56 are composed of N-channel MOS transistors.
  • the drive signals TRG, RST, and SEL are supplied to the gate electrodes of the transfer gate unit 52 to the selection transistor 56. These drive signals are pulse signals in which a high level state is an active state (on state) and a low level state is an inactive state (off state).
  • the transfer gate portion 52 when the drive signal TRG supplied to the gate electrode of the transfer gate portion 52 becomes active and the transfer gate portion 52 is turned on, the transfer signal is accumulated in the photoelectric conversion element 51. The charges are transferred to the charge / voltage converter 53.
  • the charge-voltage conversion unit 53 is a floating diffusion region (FD) that converts the charge transferred from the photoelectric conversion element 51 via the transfer gate unit 52 into an electric signal, for example, a voltage signal and outputs the electric signal.
  • FD floating diffusion region
  • the charge / voltage conversion unit 53 is connected to the reset gate unit 54 and to the vertical signal line 17 through the amplification transistor 55 and the selection transistor 56.
  • the reset gate unit 54 is an element that appropriately initializes (resets) the charge voltage conversion unit 53 and the like, and has a drain connected to the power supply of the power supply voltage VDD and a source connected to the charge voltage conversion unit 53.
  • a drive signal RST is applied as a reset signal to the gate electrode of the reset gate portion 54.
  • the reset gate unit 54 becomes conductive, and the potential of the charge voltage conversion unit 53 and the like is reset to the level of the power supply voltage VDD. That is, initialization of the charge voltage conversion unit 53 and the like is performed.
  • the amplification transistor 55 has a gate electrode connected to the charge voltage conversion unit 53 and a drain connected to the power supply of the power supply voltage VDD, and an input unit of a source follower circuit that reads out charges obtained by photoelectric conversion in the photoelectric conversion element 51. It becomes. That is, the amplification transistor 55 constitutes a constant current source and a source follower circuit connected to one end of the vertical signal line 17 by connecting the source to the vertical signal line 17 via the selection transistor 56.
  • the selection transistor 56 is connected between the source of the amplification transistor 55 and the vertical signal line 17, and a drive signal SEL is supplied to the gate electrode of the selection transistor 56 as a selection signal.
  • the drive signal SEL is activated, the selection transistor 56 is turned on, and the pixel provided with the selection transistor 56 is selected.
  • a signal output from the amplification transistor 55 is read out to the column processing unit 13 via the vertical signal line 17.
  • each pixel a plurality of drive lines are wired, for example, for each pixel row as the pixel drive line 16 in FIG. Then, driving signals TRG, RST, and SEL are supplied from the vertical driving unit 12 to the pixels through a plurality of driving lines as the pixel driving lines 16.
  • the pixel circuit in FIG. 2 is an example of a pixel circuit that can be used in the pixel array unit 11, and a pixel circuit having another configuration can also be used.
  • Each pixel can also have a shared pixel structure.
  • the shared pixel structure includes, for example, a plurality of photoelectric conversion elements, a plurality of transfer transistors, a shared charge-voltage conversion unit, and another shared pixel transistor.
  • CMOS image sensor 10a which is a first embodiment of the CMOS image sensor 10 of FIG. 1 will be described with reference to FIGS.
  • FIG. 3 is a cross-sectional view schematically showing a part of a configuration example of the CMOS image sensor 10a.
  • the light incident side (upper side in FIG. 3) is above the CMOS image sensor 10a, and the opposite side (lower side in FIG. 3) is below the CMOS image sensor 10a.
  • the CMOS image sensor 10a has a so-called back-illuminated structure in which light enters from the back side opposite to the front side of the pixel substrate 101 on the wiring layer 101C side.
  • the back surface of the pixel substrate 101 is referred to as an incident surface or a light receiving surface.
  • the CMOS image sensor 10a has a laminated back-illuminated configuration in which a pixel substrate 101 and a control substrate 102 are laminated.
  • the pixel array unit 11 of FIG. 1 is arranged on the pixel substrate 101.
  • a part of the vertical driving unit 12, the column processing unit 13, the horizontal driving unit 14, the system control unit 15, the signal processing unit 18, and the data storage unit 19 may be arranged on the pixel substrate 101.
  • the signal processing unit 18 and the data storage unit 19 may be arranged on a substrate different from the pixel substrate 101 and the control substrate 102.
  • a condensing layer 101A, a semiconductor layer 101B, and a wiring layer 101C are laminated in order from the top. Therefore, the condensing layer 101A and the wiring layer 101C are disposed on opposite sides of the semiconductor layer 101B (with respect to the semiconductor layer 101B).
  • an on-chip microlens 121 On the condensing layer 101A, an on-chip microlens 121, a color filter 122, and the like are formed.
  • the light from the subject incident on the upper surface (incident surface) of the condensing layer 101A is collected by the on-chip microlens 121 onto the photoelectric conversion element 51 (not shown) formed in the semiconductor layer 101B.
  • semiconductors such as the photoelectric conversion element 51, the transfer gate unit 52, the charge voltage conversion unit 53, the reset gate unit 54, the amplification transistor 55, and the selection transistor 56 of each pixel. An element is formed.
  • wirings 123 are formed across four layers in the vertical direction.
  • the wirings 123 in each layer are connected by vias 124.
  • the wiring 123 and the via 124 are made of Cu, for example.
  • pads 125 for external connection are formed on the wiring layer 101C.
  • the pad 125 is arranged at substantially the same height as the wiring 123 from the second layer to the fourth layer of the wiring layer 101C, and the third layer wiring 123 is connected to the side surface of the pad 125.
  • a through-hole 101D that penetrates the condensing layer 101A and the semiconductor layer 101B is formed. Through this through hole 101D, a part of the surface of the pad 125 on which the wire bond ball is formed (hereinafter referred to as a connection surface) is exposed.
  • a pad 126 for bonding to the control board 102 is formed at the lower end of the wiring layer 101C.
  • the pad 126 is connected to the fourth-layer wiring 123 through the via 124.
  • the pad 126 is made of Cu, for example.
  • control substrate 102 In the control substrate 102, a wiring layer 102A and a semiconductor layer 102B are laminated in order from the top.
  • the control substrate 102 is stacked on the wiring layer 101C side of the pixel substrate 101, and the wiring layer 101C of the pixel substrate 101 and the wiring layer 102A of the control substrate 102 are in contact with each other.
  • a pad 141 for bonding to the pixel substrate 101 is formed on the upper end of the wiring layer 102A.
  • the pad 141 is made of Cu, for example.
  • a gap is formed for easy understanding of the drawing, but the lower surface of the pad 126 of the pixel substrate 101 and the upper surface of the pad 141 of the control substrate 102 are bonded by Cu—Cu. Therefore, in the CMOS image sensor 10a, the pad 126 and the pad 141 function not as an external connection but as an internal wiring.
  • an Al wiring 143 is formed in the wiring layer 102A.
  • the Al wiring 143 is disposed between the pad 141 and the first wiring 144 of the wiring layer 102 ⁇ / b> A, and is connected to the pad 141 and the first wiring 144 via the via 142.
  • the via 142 is made of Cu, for example.
  • wiring 144 is formed in the wiring layer 102A over three layers in the vertical direction.
  • the wirings 144 in each layer are connected by vias 142.
  • the semiconductor layer 102B includes the vertical drive unit 12, the column processing unit 13, the horizontal drive unit 14, the system control unit 15, the signal processing unit 18, and the data storage unit 19 shown in FIG. A control circuit or the like is formed.
  • the pad 125 of the pixel substrate 101 includes the wiring 123, the via 124, and the pad 126 of the wiring layer 101C of the pixel substrate 101, and the pad 141, the via 142, the Al wiring 143, and the pad 126 of the wiring layer 102A of the control substrate 102. And connected to the control circuit of the semiconductor layer 102B of the control substrate 102 through the wiring 144.
  • Step 1 and Step 2 of FIG. 4 the vertical direction of the pixel substrate 101 is opposite to that in FIG. 3.
  • step 1 semiconductor elements (not shown) such as the photoelectric conversion element 51, the transfer gate unit 52, the charge / voltage conversion unit 53, the reset gate unit 54, the amplification transistor 55, and the selection transistor 56 are formed on the semiconductor layer of the pixel substrate 101. 101B. Further, the wiring 123 and the via 124 are formed in the wiring layer 101 ⁇ / b> C of the pixel substrate 101.
  • the depth of embedding the pad 125 can be freely adjusted. It can.
  • the depth in which the pad 125 is embedded is determined, for example, from the viewpoint of the withstand voltage and capacitance between the pad 125 and the semiconductor layer 101B, damage to the wiring under the pad 125 and the interlayer film in the wire bonding process, and the like.
  • step 2 the pad 125 is embedded in the wiring layer 101C of the pixel substrate 101. Details of the manufacturing process of the pad 125 will be described later.
  • the relative depth of the pad 125 with respect to the wiring 123 can be arbitrarily set.
  • the connection surface (the lower surface in FIG. 4) of the pad 125 is disposed at a position deeper than the first-layer wiring 123 (a position far from the semiconductor layer 101B). It is also possible to arrange at a shallow position (position close to the semiconductor layer 101B).
  • a pad 126 and a via 124 for connecting the pad 126 to the wiring 123 are formed at the upper end of the wiring layer 101C in the drawing. .
  • step 3 the pixel substrate 101 and the control substrate 102 are bonded. Specifically, a wafer (not shown) on which the pixel substrate 101 is formed is inverted and bonded to a wafer (not shown) on which the control substrate 102 is formed. Thereby, the lower surface of the wiring layer 101C of the pixel substrate 101 and the control substrate 102 are bonded.
  • step 4 the semiconductor layer 101B of the pixel substrate 101 is thinned.
  • step 5 the condensing layer 101A is formed on the semiconductor layer 101B of the pixel substrate 101.
  • an on-chip microlens 121, a color filter 122, and the like are formed on the condensing layer 101A.
  • step 5 it becomes easy to uniformly apply the coating film constituting the condensing layer 101A, and unevenness in the thickness of the coating film can be suppressed. As a result, it is possible to suppress the deterioration of the light collecting characteristics.
  • step 5 a low temperature process is required to use an organic material system.
  • the pad 125 has already been formed and the pad 125 is not formed, temperature limitation occurs in the low temperature process. Absent.
  • a through hole 101D is formed in the pixel substrate 101.
  • the through hole 101 ⁇ / b> D penetrates the light collecting layer 101 ⁇ / b> A and the semiconductor layer 101 ⁇ / b> B of the pixel substrate 101 and reaches the connection surface of the pad 125. Thereby, a part of the connection surface of the pad 125 is exposed.
  • a wire bond ball (not shown) is formed on the connection surface of the pad 125. Further, the CMOS image sensor 10a is formed by separating the wafer in which the wafer on which the pixel substrate 101 is formed and the wafer on which the control substrate 102 is formed into individual pieces.
  • the vertical direction of the pixel substrate 101 is opposite to that in FIG.
  • the vicinity of the pad 125 is shown enlarged, and a part of the reference numerals of each part is omitted.
  • step 2-1 the groove 201 is formed in the wiring layer 101C of the pixel substrate 101.
  • the groove 201 is formed to a depth where the connection surface of the pad 125 is formed.
  • step 2-2 an Al film 202 for forming the pad 125 is formed on the lower surface (surface opposite to the semiconductor layer 101B) of the wiring layer 101C of the pixel substrate 101.
  • the Al film 202 covers the entire lower surface of the wiring layer 101C and fills the groove 201.
  • a barrier metal 203 is formed on the surface of the Al film 202.
  • step 2-3a a resist agent is applied to the surface of the barrier metal 203 to form a resist film 204.
  • Etching is performed in step 2-4a. Specifically, the resist film 204 is first etched until the surface of the Al film 202 is exposed. The resist film 204 is thinner at a portion where the groove 201 is not formed than at a portion where the groove 201 is formed. Therefore, the surface of the Al film 202 where the groove 201 is not formed is exposed.
  • step 2-4a only the Al film 202 in the trench 201 remains, thereby forming the pad 125.
  • step 2-5a an oxide film 205 is formed on the lower surface of the wiring layer 101C as preparation for bonding to the control substrate 102. As a result, the pad 125 is embedded in the wiring layer 101C.
  • step 2-3b the Al film 202 is polished by a CMP (Chemical Mechanical Polishing) process. As a result, the Al film 202 other than in the groove 201 is removed, and the pad 125 is formed.
  • CMP Chemical Mechanical Polishing
  • step 2-4b as in the case of step 2-5a in FIG. 8, an oxide film 205 is formed on the lower surface of the wiring layer 101C as preparation for bonding to the control substrate 102.
  • step 2-3c a resist film 241 is formed. At this time, the resist film 241 is formed only in a region where the pad 125 is formed.
  • step 2-4c the Al film 202 is etched. Thereby, the Al film 202 other than the portion where the resist film 241 is formed is removed. Next, the resist film 241 is etched, and the resist film 241 is removed. As a result, the pad 125 is formed in the groove 201 as shown in the drawing of step 2-4c. At this time, the pad 125 does not fill the entire groove 201 but has a shape corresponding to the shape of the resist film 241.
  • step 2-5c as a preparation for bonding to the control substrate 102, an oxide film 242 is formed on the lower surface of the wiring layer 101C. As a result, the pad 125 is embedded in the wiring layer 101C. Further, the gap of the groove 201 is filled with the oxide film 242. Then, the surface of the oxide film 242 is planarized by a CMP process.
  • step 2-3d a resist film 261 is formed. At this time, the resist film 261 is formed only in a region where the pad 125 is formed.
  • step 2-4d the Al film 202 is etched. Thereby, the Al film 202 other than the portion where the resist film 241 is formed is removed. Next, the resist film 241 is etched, and the resist film 241 is removed. As a result, as shown in the drawing of step 2-4d, the pad 125 is formed around the groove 201 and the groove 201.
  • step 2-5d an oxide film 262 is formed on the lower surface of the wiring layer 101C as preparation for bonding to the control substrate 102.
  • the pad 125 is embedded in the wiring layer 101C.
  • the surface of the oxide film 262 is planarized by a CMP process.
  • FIG. 12A and 12B are views of the vicinity of the pad 125 of the pixel substrate 101 as viewed from above.
  • the wiring 123 may be contacted so as to surround the side surface of the pad 125 at an arbitrary height on the side surface of the pad 125.
  • the wiring 123 surrounds the side surface of the pad 125 at an arbitrary height on the side surface of the pad 125, and the wiring 123 is brought into contact with only a part of the side surface of the pad 125. You may do it.
  • the position where the wiring 123 is in contact with the pad 125 is not necessarily one, and may be two or more.
  • the position and number of the wirings 123 in contact with the pads 125, which layer of the wirings 123 are connected to the pads 125, and the like are determined, for example, from the viewpoint of resistance value, capacitance, reliability, and the like.
  • the pad 125 can be formed at an appropriate position while suppressing the deterioration of the quality of the back-illuminated CMOS image sensor 10a.
  • the pad 125 can be formed at a depth of about 10 ⁇ m or less from the light receiving surface of the pixel substrate 101 of the CMOS image sensor 10a. As a result, the tip of the wire bond ball formed on the pad 125 is sufficiently exposed from the light receiving surface of the pixel substrate 101, making it easy to perform various assembly process tests.
  • step 5 of FIG. 6 unevenness in the thickness of the coating film can be suppressed, and deterioration of the light collecting characteristics can be suppressed.
  • CMOS image sensor 10b which is a second embodiment of the CMOS image sensor 10 of FIG. 1, will be described with reference to FIGS.
  • FIG. 13 is a cross-sectional view schematically showing a part of a configuration example of the CMOS image sensor 10b. In the figure, parts corresponding to those in FIG.
  • the CMOS image sensor 10b differs from the CMOS image sensor 10a shown in FIG. Specifically, in the CMOS image sensor 10 b, the lower surface opposite to the connection surface of the pad 125 and the upper surface of the pad 126 are connected via the via 124.
  • FIG. 14A and 14B are views of the vicinity of the pad 125 of the pixel substrate 101 as viewed from below.
  • vias 124 may be disposed on the entire lower surface of the pad 125 so that the pad 125 is connected to the pad 126.
  • vias 124 may be disposed only on the outer peripheral portion of the lower surface of the pad 125 so that the pad 125 is connected to the pad 126. By reducing the number of vias 124, damage to the pad 125 when forming the vias 124 can be mitigated.
  • the number and position of the vias 124 connected to the pad 125 are determined, for example, from the viewpoint of resistance value, capacitance, reliability, and the like.
  • CMOS image sensor 10c that is a third embodiment of the CMOS image sensor 10 of FIG. 1 will be described with reference to FIGS.
  • FIG. 15 is a cross-sectional view schematically showing a part of a configuration example of the CMOS image sensor 10c. In the figure, parts corresponding to those in FIG.
  • the CMOS image sensor 10c differs from the CMOS image sensor 10a shown in FIG.
  • the via 301 passes through the semiconductor layer 101 ⁇ / b> B of the pixel substrate 101 and is connected to the connection surface of the pad 125.
  • a via 303 penetrates through the semiconductor layer 101B and the wiring layer 101C of the pixel substrate 101 and is connected to the upper surface of the Al wiring 321 formed in the wiring layer 102A of the control substrate 102.
  • the via 301 and the via 303 are referred to by names such as through silicon vias and TSVs (Through Silicon Via) when the semiconductor layer 101B is made of silicon.
  • the via 301 and the via 303 are connected via a wiring 302 in the light condensing layer 101A of the pixel substrate 101. Therefore, the connection surface of the pad 125 and the upper surface of the Al wiring 321 are connected via the via 301, the wiring 302, and the via 303.
  • the pixel substrate 101 and the control substrate 102 are joined by joining the oxide film of the wiring layer 101C of the pixel substrate 101 and the oxide film of the wiring layer 102A of the control substrate 102 together.
  • FIG. 16A and 16B are views of the vicinity of the pad 125 of the pixel substrate 101 as viewed from above.
  • the via 301 may be connected to the upper surface of the pad 125 so as to surround the periphery of the portion exposed by the through hole 101D of the connection surface of the pad 125.
  • the via 301 may be connected to a part of the periphery of the portion exposed by the through hole 101D of the connection surface of the pad 125.
  • connection surface of the pad 125 two or more positions where the via 301 is connected to the connection surface of the pad 125 can be provided. Further, the positions and the number of vias 301 connected to the connection surface of the pad 125 are determined from the viewpoints of resistance value, capacitance, reliability, and the like, for example.
  • the via 303 can be connected to the wiring 144 in the layer below the Al wiring 321 of the wiring layer 102A of the control board 102. Further, the via 303 can be connected to the wiring 144 of the wiring layer 102 ⁇ / b> A of the control substrate 102 without providing the Al wiring 321.
  • CMOS image sensor 10d which is a fourth embodiment of the CMOS image sensor 10 of FIG. 1 will be described with reference to FIGS.
  • FIG. 17 is a cross-sectional view schematically showing a part of a configuration example of the CMOS image sensor 10d. In the figure, parts corresponding to those in FIG.
  • the CMOS image sensor 10d differs from the CMOS image sensor 10c in FIG.
  • the via 341 passes through the semiconductor layer 101B and the wiring layer 101C of the pixel substrate 101, and is connected to the side surface of the pad 125 and the upper surface of the Al wiring 321.
  • the via 341 is called by a name such as a silicon through electrode or TSV (Through Silicon ⁇ ⁇ ⁇ ⁇ Via).
  • TSV Through Silicon ⁇ ⁇ ⁇ ⁇ Via
  • the side surface of the pad 125 and the upper surface of the Al wiring 321 are connected via the via 341. This connection method is called, for example, a side contact.
  • FIG. 18A and 18B are views of the vicinity of the pad 125 of the pixel substrate 101 as viewed from above.
  • the via 341 may be contacted so as to surround the side surface of the pad 125.
  • the via 341 may be brought into contact with a part of the side surface of the pad 125.
  • the position where the via 341 contacts the side surface of the pad 125 is not necessarily one, and may be two or more. Further, the position and number of the vias 341 that contact the side surface of the pad 125 are determined, for example, from the viewpoint of resistance value, capacitance, reliability, and the like.
  • the via 341 can be connected to the wiring 144 in the layer below the Al wiring 321 of the wiring layer 102A of the control board 102. It is also possible to connect the via 341 to the wiring 144 of the wiring layer 102 ⁇ / b> A of the control substrate 102 without providing the Al wiring 321.
  • the present technology is applied to a back-illuminated CMOS image sensor having a two-layer structure of a pixel substrate and a control substrate.
  • the present invention can also be applied to other CMOS image sensors.
  • the present technology can also be applied to, for example, a stacked back-illuminated CMOS image sensor in which a control circuit is arranged on a pixel substrate and a support substrate is stacked instead of the control substrate.
  • the present technology can also be applied to a back-illuminated CMOS image sensor, for example, by arranging a control circuit on a pixel substrate and forming a single-layer structure of only the pixel substrate.
  • the number of layers and the configuration of the pixel substrate and the control substrate are not limited to the above example, and can be arbitrarily changed.
  • the present technology is not limited to application to a CMOS image sensor, but can also be applied to a back-illuminated solid-state imaging device other than a CMOS image sensor.
  • FIG. 19 is a diagram illustrating a usage example of the above-described solid-state imaging device.
  • the solid-state imaging device described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures
  • Equipment used for medical and health care ⁇
  • Security equipment such as security surveillance cameras and personal authentication cameras
  • Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports, such as action cameras and wearable cameras for sports applications, etc.
  • Equipment used for agriculture such as cameras for monitoring the condition of fields and crops
  • FIG. 20 is a diagram illustrating a configuration example of an electronic apparatus 500 including a semiconductor device to which the present technology is applied.
  • the electronic device 500 is an electronic device such as an imaging device such as a digital still camera or a video camera, or a mobile terminal device such as a smartphone or a tablet terminal.
  • an imaging device such as a digital still camera or a video camera
  • a mobile terminal device such as a smartphone or a tablet terminal.
  • the electronic device 500 includes a lens 501, an image sensor 502, a DSP circuit 503, a frame memory 504, a display unit 505, a recording unit 506, an operation unit 507, and a power supply unit 508.
  • the DSP circuit 503, the frame memory 504, the display unit 505, the recording unit 506, the operation unit 507, and the power supply unit 508 are connected to each other via a bus line 509.
  • the image sensor 502 corresponds to, for example, the above-described CMOS image sensors 10a to 10d.
  • the DSP circuit 503 is a camera signal processing circuit that processes a signal supplied from the image sensor 502.
  • the DSP circuit 503 outputs image data obtained by processing a signal from the image sensor 502.
  • the frame memory 504 temporarily holds the image data processed by the DSP circuit 503 in units of frames.
  • the display unit 505 includes, for example, a panel display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the image sensor 502.
  • the recording unit 506 records image data of a moving image or a still image captured by the image sensor 502 on a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 507 outputs operation commands for various functions of the electronic device 500 in accordance with user operations.
  • the power supply unit 508 appropriately supplies various power sources serving as operation power sources for the DSP circuit 503, the frame memory 504, the display unit 505, the recording unit 506, and the operation unit 507 to these supply targets.
  • the present technology can take the following configurations.
  • a solid-state image sensor comprising a substrate.
  • the solid-state imaging device according to any one of (1) to (3), further including a control substrate including a control circuit and stacked on the wiring layer side of the pixel substrate.
  • the solid-state imaging device according to any one of (1) to (3), further including a support substrate stacked on the wiring layer side of the pixel substrate.
  • the solid-state imaging device is A condensing layer that condenses incident light on the photoelectric conversion element; A semiconductor layer in which the photoelectric conversion element is formed; And a wiring layer in which a pad for external connection is formed, and at least a part of the first surface of the pad is exposed by a through-hole penetrating the light collecting layer and the semiconductor layer.
  • CMOS image sensor 11 pixel array unit, 12 vertical drive unit, 13 column processing unit, 14 horizontal drive unit, 15 system control unit, 16 pixel drive line, 17 vertical signal line, 18 signal processing unit, 19 Data storage unit, 51 photoelectric conversion element, 52 transfer gate unit, 53 charge voltage conversion unit, 54 reset gate unit, 55 amplification transistor, 56 selection transistor, 101 pixel substrate, 101A condensing layer, 101B semiconductor layer, 101C wiring layer, 102 control board, 102A wiring layer, 102B semiconductor layer, 121 on-chip microlens, 123 wiring, 124 via, 125, 126 pad, 141 pad, 142 via, 143 Al wiring 144 wiring, 301 via, 302 wiring, 303 via, 321 Al wiring 341 via, 500 electronic device, 502 imaging device, 503 DSP circuit

Abstract

本技術は、裏面照射型の固体撮像素子の品質の低下を抑制しつつ、パッドを浅い位置に形成することができるようにする固体撮像素子及び電子機器に関する。 固体撮像素子は、入射光を光電変換素子に集光する集光層と、前記光電変換素子が形成されている半導体層と、配線及び外部接続用のパッドが形成されている配線層とが積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの第１の面の少なくとも一部が露出している画素基板を備える。本技術は、例えば、裏面照射型のＣＭＯＳイメージセンサに適用できる。

Description

固体撮像素子及び電子機器
　本技術は、固体撮像素子及び電子機器に関し、特に、裏面照射型の固体撮像素子、及び、裏面照射型の固体撮像素子を用いた電子機器に関する。
　近年、画素が形成されている画素基板と、画素の制御や画素信号の処理等を行う制御回路が形成されている制御基板とを積層した積層裏面照射型の固体撮像素子が普及している。
　例えば、積層裏面照射型の固体撮像素子において、制御基板の配線層にパッドを形成した場合、画素基板側（受光面側）から見てパッドの位置が深くなる。その結果、ワイヤボンド工程において、プロセスマージンが狭くなる。また、パッド上に形成したワイヤ接続用のボール（以下、ワイヤボンドボールと称する）の先端が、画素基板の表面から十分に露出せずに、各種の組立プロセスの試験の実施が困難になる恐れがある。例えば、ワイヤボンドボールとパッドの接合強度の試験の実施が困難になる恐れがある。
　一方、従来、裏面照射型の固体撮像素子において、画素基板の配線層の最上層の配線の上面にパッドを形成することが提案されている（例えば、特許文献１参照）。また、従来、裏面照射型の固体撮像素子において、画素基板の光電変換素子等が形成されている半導体層内にパッドを形成することが提案されている（例えば、特許文献２参照）。いずれの場合も、制御基板の配線層にパッドを形成した場合と比較して、パッドの位置を浅くすることができる。
特開２０１２－２３５１２６号公報 特開２００５－１９１４９２号公報
　しかしながら、画素基板の配線層の最上層の配線の上面にパッドを形成した場合、パッドを形成するための貫通孔が半導体層に形成されるため、半導体層に起伏が生じる。この半導体層の起伏により、半導体層の上にカラーフィルタやマイクロレンズ等を形成する集光プロセスにおいて塗布膜を一様に塗布するのが困難になる。その結果、塗布膜の膜厚にムラが生じ、集光特性が悪化する恐れがある。
　また、画素基板の半導体層内にパッドを形成した場合、例えば、半導体層に半導体素子を形成するための高温プロセスにおいて温度の制限が生じる。例えば、パッドがＡｌ（アルミニウム）からなる場合、高温プロセスの温度を４００℃以下程度に抑える必要が生じる。その結果、半導体素子の特性が悪化する恐れがある。
　一方、高温プロセスの温度の制限を避けるために、半導体層に半導体素子を形成した後にパッドを形成する場合、パッドを埋め込むための溝や半導体素子のゲートを平坦化するために、配線層の層間膜を厚くする必要がある。その結果、配線層のコンタクト抵抗の増大等により回路特性が悪化する恐れがある。
　そこで、本技術は、裏面照射型の固体撮像素子の品質の低下を抑制しつつ、パッドを適切な位置に形成できるようにするものである。
　本技術の第１の側面の固体撮像素子は、入射光を光電変換素子に集光する集光層と、前記光電変換素子が形成されている半導体層と、配線及び外部接続用のパッドが形成されている配線層とが積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの第１の面の少なくとも一部が露出している画素基板を備える。
　前記配線層の配線を、ビアを介して前記パッドの前記第１の面と反対側の第２の面に接続することができる。
　前記配線層の配線を、前記パッドの側面に接続することができる。
　制御回路を備え、前記画素基板の前記配線層側に積層されている制御基板をさらに設けることができる。
　前記画素基板の前記配線層側に積層されている支持基板をさらに設けることができる。
　制御回路が配置され、前記画素基板の前記配線層側に積層されている制御基板と、前記半導体層を貫通し、前記パッドの前記第１の面に接続されている第１のビアと、前記集光層において前記第１のビアと接続され、前記半導体層及び前記配線層を貫通し、前記制御基板の配線と接続されている第２のビアとをさらに設けることができる。
　制御回路が配置され、前記画素基板の前記配線層側に積層されている制御基板と、前記半導体層及び前記配線層を貫通し、前記パッドの側面と前記制御基板の配線を接続するビアとをさらに設けることができる。
　本技術の第２の側面の電子機器は、固体撮像素子と、前記固体撮像素子から出力される信号を処理する信号処理部とを備え、前記固体撮像素子は、入射光を光電変換素子に集光する集光層と、前記光電変換素子が形成されている半導体層と、配線及び外部接続用のパッドが形成されている配線層とが積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの前記第１の面の少なくとも一部が露出している画素基板を備える。
　本技術の第１の側面又は第２の側面においては、固体撮像素子がパッドを介して外部と接続される。
　本技術の第１の側面又は第２の側面によれば、裏面照射型の固体撮像素子の品質の低下を抑制しつつ、パッドを適切な位置に形成することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 画素の構成例を示す回路図である。 ＣＭＯＳイメージセンサの第１の実施の形態を模式的に示す断面図である。 図３のＣＭＯＳイメージセンサの製造方法を説明するための図である。 図３のＣＭＯＳイメージセンサの製造方法を説明するための図である。 図３のＣＭＯＳイメージセンサの製造方法を説明するための図である。 パッドの製造工程の第１の例を説明するための図である。 パッドの製造工程の第１の例を説明するための図である。 パッドの製造工程の第２の例を説明するための図である。 パッドの製造工程の第３の例を説明するための図である。 パッドの製造工程の第４の例を説明するための図である。 図３のＣＭＯＳイメージセンサのパッドの結線例を示す図である。 ＣＭＯＳイメージセンサの第２の実施の形態を模式的に示す断面図である。 図１３のＣＭＯＳイメージセンサのパッドの結線例を示す図である。 ＣＭＯＳイメージセンサの第３の実施の形態を模式的に示す断面図である。 図１５のＣＭＯＳイメージセンサのパッドの結線例を示す図である。 ＣＭＯＳイメージセンサの第４の実施の形態を模式的に示す断面図である。 図１７のＣＭＯＳイメージセンサのパッドの結線例を示す図である。 固体撮像素子の使用例を示す図である。 電子機器の構成例を示すブロック図である。
　以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
　１．本技術が適用される固体撮像素子
　２．第１の実施の形態（パッドに配線を直接接続した例）
　３．第２の実施の形態（ビアを介してパッドを配線に接続した例）
　４．第３の実施の形態（ビアを介してパッドと制御基板を接続した第１の例）
　５．第４の実施の形態（ビアを介してパッドと制御基板を接続した第２の例）
　６．変形例
　７．固体撮像素子の使用例
＜１．本技術が適用される固体撮像素子＞
｛基本的なシステム構成｝
　図１は、本技術が適用される固体撮像素子、例えばＸ－Ｙアドレス方式固体撮像素子の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して製造されるイメージセンサである。
　本適用例に係るＣＭＯＳイメージセンサ１０は、画素アレイ部１１と周辺回路部とを備える。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４及びシステム制御部１５を備える。
　ＣＭＯＳイメージセンサ１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９については、本ＣＭＯＳイメージセンサ１０と同じ基板上に搭載しても構わないし、本ＣＭＯＳイメージセンサ１０とは別の基板上に配置するようにしても構わない。また、信号処理部１８及びデータ格納部１９の各処理については、本ＣＭＯＳイメージセンサ１０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウェアによる処理でも構わない。
　画素アレイ部１１は、複数の単位画素（以下、単に「画素」と称する場合もある）が行方向及び列方向に配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（すなわち、水平方向）を言い、列方向とは画素列の画素の配列方向（すなわち、垂直方向）を言う。
　単位画素は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換部（例えば、フォトダイオード）、及び、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有する。なお、単位画素の構成例については、図２を参照して後述する。
　また、画素アレイ部１１において、画素行ごとに行信号線としての画素駆動線１６が行方向に沿って配線され、画素列ごとに列信号線としての垂直信号線１７が列方向に沿って配線されている。画素駆動線１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
　垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１２は、当該垂直駆動部１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素の動作を制御する駆動部を構成している。この垂直駆動部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
　読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における電荷の露光期間となる。
　垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線１７の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
　具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling；相関二重サンプリング）処理や、ＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ－デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
　水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において単位回路ごとに信号処理された画素信号が順番に出力される。
　システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１２、カラム処理部１３、及び、水平駆動部１４などの駆動制御を行う。
　信号処理部１８は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
｛画素の構成例｝
　次に、上述した画素アレイ部１１の各画素の構成について説明する。図２は、画素アレイ部１１に設けられた１つの画素の構成例を示す回路図である。
　この例では、画素アレイ部１１の画素は、光電変換素子５１、転送ゲート部５２、電荷電圧変換部５３、リセットゲート部５４、増幅トランジスタ５５、及び、選択トランジスタ５６を含むように構成される。
　光電変換素子５１は、例えばＰＮ接合のフォトダイオードからなり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する。
　転送ゲート部５２は、光電変換素子５１と電荷電圧変換部５３との間に設けられており、転送ゲート部５２のゲート電極に印加される駆動信号ＴＲＧに応じて、光電変換素子５１に蓄積されている電荷を電荷電圧変換部５３に転送する。
　例えば、転送ゲート部５２、リセットゲート部５４、及び、選択トランジスタ５６は、ＮチャンネルのＭＯＳトランジスタから構成されている。そして、これらの転送ゲート部５２乃至選択トランジスタ５６のゲート電極には、駆動信号ＴＲＧ，ＲＳＴ，ＳＥＬが供給される。これらの駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。
　したがって、例えば転送ゲート部５２では、転送ゲート部５２のゲート電極に供給される駆動信号ＴＲＧがアクティブ状態となり、転送ゲート部５２がオンされた状態となったとき、光電変換素子５１に蓄積された電荷が電荷電圧変換部５３に転送される。
　電荷電圧変換部５３は、転送ゲート部５２を介して光電変換素子５１から転送されてきた電荷を電気信号、例えば電圧信号に変換して出力する浮遊拡散領域（ＦＤ）である。
　電荷電圧変換部５３には、リセットゲート部５４が接続されるとともに、増幅トランジスタ５５および選択トランジスタ５６を介して垂直信号線１７に接続されている。
　リセットゲート部５４は、電荷電圧変換部５３等を適宜初期化（リセット）する素子であり、ドレインが電源電圧ＶＤＤの電源に接続され、ソースが電荷電圧変換部５３に接続されている。リセットゲート部５４のゲート電極には、駆動信号ＲＳＴがリセット信号として印加される。
　また、駆動信号ＲＳＴがアクティブ状態とされると、リセットゲート部５４は導通状態となり、電荷電圧変換部５３等の電位が電源電圧ＶＤＤのレベルにリセットされる。すなわち、電荷電圧変換部５３等の初期化が行なわれる。
　増幅トランジスタ５５は、ゲート電極が電荷電圧変換部５３に接続され、ドレインが電源電圧ＶＤＤの電源に接続されており、光電変換素子５１での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ５５は、ソースが選択トランジスタ５６を介して垂直信号線１７に接続されることにより、垂直信号線１７の一端に接続される定電流源とソースフォロワ回路を構成する。
　選択トランジスタ５６は、増幅トランジスタ５５のソースと垂直信号線１７との間に接続されており、選択トランジスタ５６のゲート電極には、選択信号として駆動信号ＳＥＬが供給される。駆動信号ＳＥＬがアクティブ状態とされると、選択トランジスタ５６は導通状態となって選択トランジスタ５６が設けられている画素が選択状態とされる。画素が選択状態とされると、増幅トランジスタ５５から出力される信号が垂直信号線１７を介してカラム処理部１３に読み出される。
　また、各画素では、図１の画素駆動線１６として、複数の駆動線が例えば画素行ごとに配線される。そして、垂直駆動部１２から画素駆動線１６としての複数の駆動線を通して画素内に駆動信号ＴＲＧ，ＲＳＴ，ＳＥＬが供給される。
　なお、図２の画素回路は、画素アレイ部１１に用いることが可能な画素回路の一例であり、他の構成の画素回路を用いることも可能である。
　また、各画素は、共有画素構造とすることもできる。共有画素構造は、例えば、複数の光電変換素子、複数の転送トランジスタ、共有される１つの電荷電圧変換部、及び、共有される１つずつの他の画素トランジスタから構成される。
＜２．第１の実施の形態＞
　次に、図３乃至図１２を参照して、図１のＣＭＯＳイメージセンサ１０の第１の実施の形態であるＣＭＯＳイメージセンサ１０ａについて説明する。
｛ＣＭＯＳイメージセンサ１０ａの構成例｝
　図３は、ＣＭＯＳイメージセンサ１０ａの構成例の一部を模式的に示す断面図である。
　なお、以下、光の入射側（図３の上側）をＣＭＯＳイメージセンサ１０ａの上方とし、光の入射側と反対側（図３の下側）をＣＭＯＳイメージセンサ１０ａの下方とする。
　ＣＭＯＳイメージセンサ１０ａは、画素基板１０１の配線層１０１Ｃ側のオモテ面とは逆の裏面側から光が入射する、いわゆる裏面照射型の構造を有している。なお、以下、画素基板１０１の裏面を入射面又は受光面と称する。
　ＣＭＯＳイメージセンサ１０ａは、画素基板１０１と制御基板１０２が積層された積層裏面照射型の構成を有している。画素基板１０１には、例えば、図１の画素アレイ部１１が配置されている。一方、制御基板１０２は、例えば、図１の垂直駆動部１２、カラム処理部１３、水平駆動部１４、システム制御部１５、信号処理部１８、及び、データ格納部１９が配置されている。
　なお、垂直駆動部１２、カラム処理部１３、水平駆動部１４、システム制御部１５、信号処理部１８、及び、データ格納部１９の一部を画素基板１０１に配置するようにしてもよい。また、例えば、信号処理部１８及びデータ格納部１９を、画素基板１０１及び制御基板１０２とは別の基板上に配置するようにしてもよい。
　画素基板１０１においては、上から順に集光層１０１Ａ、半導体層１０１Ｂ、配線層１０１Ｃが積層されている。従って、集光層１０１Ａと配線層１０１Ｃとは、半導体層１０１Ｂを挟んで（半導体層１０１Ｂを基準にして）、それぞれ反対側に配置されている。
　集光層１０１Ａには、オンチップマイクロレンズ１２１及びカラーフィルタ１２２等が形成されている。集光層１０１Ａの上面（入射面）に入射した被写体からの光は、オンチップマイクロレンズ１２１により、半導体層１０１Ｂに形成されている光電変換素子５１（不図示）に集光される。
　半導体層１０１Ｂには、図示を省略しているが、各画素の光電変換素子５１、転送ゲート部５２、電荷電圧変換部５３、リセットゲート部５４、増幅トランジスタ５５、及び、選択トランジスタ５６等の半導体素子が形成されている。
　配線層１０１Ｃには、上下方向の４層にわたって配線１２３が形成されている。各層の配線１２３間は、ビア１２４により接続されている。配線１２３及びビア１２４は、例えば、Ｃｕからなる。
　また、配線層１０１Ｃには、外部接続用のパッド１２５が形成されている。この例では、パッド１２５は、配線層１０１Ｃの２層目から４層目までの配線１２３とほぼ同じ高さに配置されており、パッド１２５の側面に３層目の配線１２３が接続されている。パッド１２５の上方には、集光層１０１Ａ及び半導体層１０１Ｂを貫通する貫通孔１０１Ｄが形成されている。この貫通孔１０１Ｄにより、パッド１２５のワイヤボンドボールが形成される面（以下、接続面と称する）の一部が露出している。
　さらに、配線層１０１Ｃの下端には、制御基板１０２との接合用のパッド１２６が形成されている。パッド１２６は、ビア１２４を介して４層目の配線１２３に接続されている。パッド１２６は、例えば、Ｃｕからなる。
　制御基板１０２においては、上から順に配線層１０２Ａ、半導体層１０２Ｂが積層されている。制御基板１０２は、画素基板１０１の配線層１０１Ｃ側に積層されており、画素基板１０１の配線層１０１Ｃと制御基板１０２の配線層１０２Ａとが接している。
　配線層１０２Ａの上端には、画素基板１０１との接合用のパッド１４１が形成されている。パッド１４１は、例えば、Ｃｕからなる。図３では、図を分かりやすくするために隙間を空けているが、画素基板１０１のパッド１２６の下面と、制御基板１０２のパッド１４１の上面とがＣｕ－Ｃｕ接合されている。従って、ＣＭＯＳイメージセンサ１０ａにおいて、パッド１２６及びパッド１４１は、外部接続用ではなく、内部の配線として機能する。
　また、配線層１０２Ａには、Ａｌ配線１４３が形成されている。Ａｌ配線１４３は、配線層１０２Ａのパッド１４１と１層目の配線１４４との間に配置され、ビア１４２を介してパッド１４１と１層目の配線１４４に接続されている。ビア１４２は、例えば、Ｃｕからなる。
　さらに、配線層１０２Ａには、上下方向の３層にわたって配線１４４が形成されている。各層の配線１４４間は、ビア１４２により接続されている。
　半導体層１０２Ｂには、図示を省略しているが、図１の垂直駆動部１２、カラム処理部１３、水平駆動部１４、システム制御部１５、信号処理部１８、及び、データ格納部１９を構成する制御回路等が形成されている。
　そして、画素基板１０１のパッド１２５は、画素基板１０１の配線層１０１Ｃの配線１２３、ビア１２４、及び、パッド１２６、並びに、制御基板１０２の配線層１０２Ａのパッド１４１、ビア１４２、Ａｌ配線１４３、及び、配線１４４を介して、制御基板１０２の半導体層１０２Ｂの制御回路に接続されている。
｛ＣＭＯＳイメージセンサ１０ａの製造方法｝
　次に、図４乃至図６を参照して、ＣＭＯＳイメージセンサ１０ａの製造方法について説明する。
　なお、図４の工程１及び工程２においては、画素基板１０１の上下方向の向きが図３と逆になっている。
　工程１において、光電変換素子５１、転送ゲート部５２、電荷電圧変換部５３、リセットゲート部５４、増幅トランジスタ５５、及び、選択トランジスタ５６等の半導体素子（不図示）が、画素基板１０１の半導体層１０１Ｂに形成される。また、配線１２３及びビア１２４が、画素基板１０１の配線層１０１Ｃに形成される。
　なお、この時点でパッド１２５が形成されていないため、半導体層１０１Ｂに半導体素子を形成するための高温プロセスにおいて温度の制限は生じない。
　また、例えば、半導体層１０１Ｂの下面（配線層１０１Ｃとの接続面）から配線層１０１Ｃの最上層の配線１２３までの距離を調整することにより、パッド１２５を埋め込む深さを自由に調整することができる。パッド１２５を埋め込む深さは、例えば、パッド１２５と半導体層１０１Ｂとの間の耐圧や容量、ワイヤボンド工程においてパッド１２５の下の配線や層間膜に与えられるダメージ等の観点により決定される。
　工程２において、パッド１２５が、画素基板１０１の配線層１０１Ｃに埋め込まれる。なお、パッド１２５の製造工程の詳細は後述する。
　なお、配線１２３に対するパッド１２５の相対的な深さは任意に設定することができる。例えば、この例では、パッド１２５の接続面（図４において下面）が、１層目の配線１２３より深い位置（半導体層１０１Ｂから遠い位置）に配置されているが、１層目の配線１２３より浅い位置（半導体層１０１Ｂに近い位置）に配置することも可能である。
　また、図示は省略するが、配線層１０１Ｃにパッド１２５が埋め込まれた後、配線層１０１Ｃの図内の上端にパッド１２６、及び、パッド１２６を配線１２３に接続するためのビア１２４が形成される。
　工程３において、画素基板１０１と制御基板１０２とが接合される。具体的には、画素基板１０１が形成されているウエハ（不図示）が反転され、制御基板１０２が形成されているウエハ（不図示）と接合される。これにより、画素基板１０１の配線層１０１Ｃの下面と制御基板１０２とが接合される。
　工程４において、画素基板１０１の半導体層１０１Ｂが薄肉化される。
　工程５において、集光層１０１Ａが、画素基板１０１の半導体層１０１Ｂの上に形成される。集光層１０１Ａには、オンチップマイクロレンズ１２１及びカラーフィルタ１２２等が形成される。
　なお、この時点で貫通孔１０１Ｄが形成されていないため、半導体層１０１Ｂの上面に起伏がほとんどない。従って、工程５において、集光層１０１Ａを構成する塗布膜を一様に塗布することが容易になり、塗布膜の膜厚のムラを抑制することができる。その結果、集光特性の悪化を抑制することができる。
　また、工程５においては、有機材料系を使用するために低温プロセスが必要となるが、パッド１２５はすでに形成済みであり、パッド１２５の形成は行われないため、低温プロセスにおいて温度の制限は生じない。
　工程６において、貫通孔１０１Ｄが画素基板１０１に形成される。貫通孔１０１Ｄは、画素基板１０１の集光層１０１Ａ及び半導体層１０１Ｂを貫通し、パッド１２５の接続面に達する。これにより、パッド１２５の接続面の一部が露出する。
　その後、例えば、ワイヤボンドボール（不図示）が、パッド１２５の接続面に形成される。また、画素基板１０１が形成されているウエハと制御基板１０２が形成されているウエハとが積層されたウエハを個片化することにより、ＣＭＯＳイメージセンサ１０ａが形成される。
｛パッド１２５の製造工程の詳細｝
　次に、図７乃至図１１を参照して、図５の工程２のパッド１２５の製造工程の詳細な例について説明する。
　なお、図７乃至図１１においては、画素基板１０１の上下方向の向きが図３と逆になっている。また、図７乃至図１１においては、図を分かりやすくするために、パッド１２５付近を拡大して示すとともに、各部の符号の一部の記載を省略している。
｛パッド１２５の製造工程の第１の例｝
　まず、図７及び図８を参照して、パッド１２５の製造工程の第１の例について説明する。
　工程２－１において、溝２０１が、画素基板１０１の配線層１０１Ｃに形成される。溝２０１は、パッド１２５の接続面が形成される深さまで形成される。
　工程２－２において、パッド１２５を形成するためのＡｌ膜２０２が、画素基板１０１の配線層１０１Ｃの下面（半導体層１０１Ｂと反対側の面）に成膜される。Ａｌ膜２０２は、配線層１０１Ｃの下面全体を覆うとともに、溝２０１を埋める。また、バリアメタル２０３が、Ａｌ膜２０２の表面に成膜される。
　工程２－３ａにおいて、バリアメタル２０３の表面にレジスト剤が塗布され、レジスト膜２０４が成膜される。
　工程２－４ａにおいて、エッチングが行われる。具体的には、まずＡｌ膜２０２の表面が露出するまで、レジスト膜２０４のエッチングが行われる。レジスト膜２０４は、溝２０１が形成されている部分と比べて、溝２０１が形成されていない部分が薄い。従って、溝２０１が形成されていない部分のＡｌ膜２０２の表面が露出する。
　次に、Ａｌ膜２０２の表面が露出した時点で、レジスト膜２０４のエッチングが停止され、Ａｌ膜２０２のエッチングが行われる。そして、配線層１０１Ｃの溝２０１以外の部分の酸化膜の表面（配線層１０１Ｃの下面）が露出した時点で、Ａｌ膜２０２のエッチングが停止され、レジスト膜２０４のエッチングが行われる。これにより、工程２－４ａの図に示されるように、溝２０１内のＡｌ膜２０２のみが残ることにより、パッド１２５が形成される。
　工程２－５ａにおいて、制御基板１０２と接合するための準備として、配線層１０１Ｃの下面に酸化膜２０５が成膜される。これにより、パッド１２５が、配線層１０１Ｃに埋め込まれる。
｛パッド１２５の製造工程の第２の例｝
　次に、図９を参照して、パッド１２５の製造工程の第２の例について説明する。
　まず、図７を参照して上述した工程２－１及び工程２－２が行われる。
　次に、工程２－３ｂにおいて、ＣＭＰ（Chemical Mechanical Polishing）プロセスにより、Ａｌ膜２０２の研磨が行われる。これにより、溝２０１内以外のＡｌ膜２０２が除去され、パッド１２５が形成される。
　工程２－４ｂにおいて、図８の工程２－５ａと同様に、制御基板１０２と接合するための準備として、配線層１０１Ｃの下面に酸化膜２０５が形成される。
｛パッド１２５の製造工程の第３の例｝
　次に、図１０を参照して、パッド１２５の製造工程の第３の例について説明する。
　まず、図７を参照して上述した工程２－１及び工程２－２が行われる。
　次に、工程２－３ｃにおいて、レジスト膜２４１が成膜される。このとき、レジスト膜２４１は、パッド１２５を形成する領域にのみ形成される。
　工程２－４ｃにおいて、Ａｌ膜２０２のエッチングが行われる。これにより、レジスト膜２４１が形成されている部分以外のＡｌ膜２０２が除去される。次に、レジスト膜２４１のエッチングが行われ、レジスト膜２４１が除去される。これにより、工程２－４ｃの図に示されるように、パッド１２５が、溝２０１内に形成される。このとき、パッド１２５は、溝２０１全体を埋めるものではなく、レジスト膜２４１の形状に応じた形状となる。
　工程２－５ｃにおいて、制御基板１０２と接合するための準備として、配線層１０１Ｃの下面に酸化膜２４２が形成される。これにより、パッド１２５が、配線層１０１Ｃに埋め込まれる。また、溝２０１の隙間が酸化膜２４２により埋められる。そして、酸化膜２４２の表面が、ＣＭＰプロセスにより平坦化される。
｛パッド１２５の製造工程の第４の例｝
　次に、図１１を参照して、パッド１２５の製造工程の第４の例について説明する。この第４の例は、第３の例と比較して、溝２０１の外側にもパッド１２５を形成するようにしたものである。
　まず、図７を参照して上述した工程２－１及び工程２－２が行われる。
　次に、工程２－３ｄにおいて、レジスト膜２６１が成膜される。このとき、レジスト膜２６１は、パッド１２５を形成する領域にのみ形成される。
　工程２－４ｄにおいて、Ａｌ膜２０２のエッチングが行われる。これにより、レジスト膜２４１が形成されている部分以外のＡｌ膜２０２が除去される。次に、レジスト膜２４１のエッチングが行われ、レジスト膜２４１が除去される。これにより、工程２－４ｄの図に示されるように、パッド１２５が、溝２０１及び溝２０１の周辺に形成される。
　工程２－５ｄにおいて、制御基板１０２と接合するための準備として、配線層１０１Ｃの下面に酸化膜２６２が形成される。これにより、パッド１２５が、配線層１０１Ｃに埋め込まれる。そして、酸化膜２６２の表面が、ＣＭＰプロセスにより平坦化される。
｛パッド１２５の結線例｝
　次に、図１２を参照して、パッド１２５の結線例について説明する。図１２のＡ及び図１２のＢは、画素基板１０１のパッド１２５付近を上から見た図である。
　例えば、図１２のＡに示されるように、パッド１２５の側面の任意の高さにおいて、パッド１２５の側面を囲むように配線１２３を接触させるようにしてもよい。
　また、例えば、図１２のＢに示されるように、パッド１２５の側面の任意の高さにおいて、配線１２３がパッド１２５の側面を囲むとともに、配線１２３をパッド１２５の側面の一部のみに接触させるようにしてもよい。
　なお、配線１２３がパッド１２５と接触する位置は、必ずしも１カ所である必要はなく、２カ所以上としてもよい。また、配線１２３がパッド１２５に接触する位置や数、及び、どの層の配線１２３をパッド１２５に接続するか等は、例えば、抵抗値、容量、信頼性等の観点により決定される。
　以上のようにして、裏面照射型のＣＭＯＳイメージセンサ１０ａの品質の低下を抑制しつつ、パッド１２５を適切な位置に形成することができる。
　例えば、パッド１２５を、ＣＭＯＳイメージセンサ１０ａの画素基板１０１の受光面から約１０μｍ以下の深さの位置に形成することができる。これにより、パッド１２５上に形成したワイヤボンドボールの先端が、画素基板１０１の受光面から十分に露出し、各種の組立プロセスの試験の実施が容易になる。
　また、上述したように、図６の工程５において、塗布膜の膜厚のムラを抑制し、集光特性の悪化を抑制することができる。
　さらに、上述したように、図４の工程１の半導体素子形成時の高温プロセス、及び、図６の工程５の集光層１０１Ａ形成時の低温プロセスにおいて温度の制限が生じないため、ＣＭＯＳイメージセンサ１０ａの特性の低下を抑制することができる。
＜３．第２の実施の形態＞
　次に、図１３及び図１４を参照して、図１のＣＭＯＳイメージセンサ１０の第２の実施の形態であるＣＭＯＳイメージセンサ１０ｂについて説明する。
｛ＣＭＯＳイメージセンサ１０ｂの構成例｝
　図１３は、ＣＭＯＳイメージセンサ１０ｂの構成例の一部を模式的に示す断面図である。なお、図中、図３と対応する部分には、同じ符号を付してある。
　ＣＭＯＳイメージセンサ１０ｂは、図３のＣＭＯＳイメージセンサ１０ａと比較して、パッド１２５の結線方法が異なる。具体的には、ＣＭＯＳイメージセンサ１０ｂでは、パッド１２５の接続面と反対側の下面とパッド１２６の上面とが、ビア１２４を介して接続されている。
｛パッド１２５の結線例｝
　次に、図１４を参照して、ＣＭＯＳイメージセンサ１０ｂにおけるパッド１２５の結線例について説明する。図１４のＡ及び図１４のＢは、画素基板１０１のパッド１２５付近を下から見た図である。
　例えば、図１４のＡに示されるように、パッド１２５の下面全体にビア１２４を配置して、パッド１２５をパッド１２６に接続するようにしてもよい。
　また、例えば、図１４のＢに示されるように、パッド１２５の下面の外周部のみにビア１２４を配置して、パッド１２５をパッド１２６に接続するようにしてもよい。ビア１２４の数を減らすことにより、ビア１２４を形成する際にパッド１２５に与えられるダメージを緩和することができる。
　なお、パッド１２５に接続するビア１２４の数や位置は、例えば、抵抗値、容量、信頼性等の観点により決定される。
＜４．第３の実施の形態＞
　次に、図１５及び図１６を参照して、図１のＣＭＯＳイメージセンサ１０の第３の実施の形態であるＣＭＯＳイメージセンサ１０ｃについて説明する。
｛ＣＭＯＳイメージセンサ１０ｃの構成例｝
　図１５は、ＣＭＯＳイメージセンサ１０ｃの構成例の一部を模式的に示す断面図である。なお、図中、図３と対応する部分には、同じ符号を付してある。
　ＣＭＯＳイメージセンサ１０ｃは、図３のＣＭＯＳイメージセンサ１０ａと比較して、パッド１２５の結線方法が異なる。
　具体的には、ＣＭＯＳイメージセンサ１０ｃでは、ビア３０１が、画素基板１０１の半導体層１０１Ｂを貫通し、パッド１２５の接続面に接続されている。また、ビア３０３が、画素基板１０１の半導体層１０１Ｂ及び配線層１０１Ｃを貫通し、制御基板１０２の配線層１０２Ａに形成されているＡｌ配線３２１の上面に接続されている。例えば、ビア３０１及びビア３０３は、半導体層１０１Ｂがシリコンからなる場合、シリコン貫通電極やＴＳＶ（Through Silicon Via）等の名称で呼ばれるものである。
　ビア３０１とビア３０３は、画素基板１０１の集光層１０１Ａにおいて配線３０２を介して接続されている。従って、パッド１２５の接続面とＡｌ配線３２１の上面が、ビア３０１、配線３０２、及び、ビア３０３を介して接続されている。
　また、画素基板１０１の配線層１０１Ｃの酸化膜と制御基板１０２の配線層１０２Ａの酸化膜とが接合されることにより、画素基板１０１と制御基板１０２とが接合されている。
｛パッド１２５の結線例｝
　次に、図１６を参照して、ＣＭＯＳイメージセンサ１０ｃにおけるパッド１２５の結線例について説明する。図１６のＡ及び図１６のＢは、画素基板１０１のパッド１２５付近を上から見た図である。
　例えば、図１６のＡに示されるように、パッド１２５の接続面の貫通孔１０１Ｄにより露出している部分の周囲を囲むように、パッド１２５の上面にビア３０１を接続するようにしてもよい。
　また、例えば、図１６のＢに示されるように、パッド１２５の接続面の貫通孔１０１Ｄにより露出している部分の周囲の一部に、ビア３０１を接続するようにしてもよい。
　なお、ビア３０１をパッド１２５の接続面に接続する位置を２カ所以上設けることも可能である。また、パッド１２５の接続面に接続するビア３０１の位置及び数は、例えば、抵抗値、容量、信頼性等の観点により決定される。
　また、例えば、制御基板１０２の配線層１０２ＡのＡｌ配線３２１の下の層の配線１４４にビア３０３を接続することも可能である。また、Ａｌ配線３２１を設けずに、制御基板１０２の配線層１０２Ａの配線１４４にビア３０３を接続することも可能である。
＜５．第４の実施の形態＞
　次に、図１７及び図１８を参照して、図１のＣＭＯＳイメージセンサ１０の第４の実施の形態であるＣＭＯＳイメージセンサ１０ｄについて説明する。
｛ＣＭＯＳイメージセンサ１０ｄの構成例｝
　図１７は、ＣＭＯＳイメージセンサ１０ｄの構成例の一部を模式的に示す断面図である。なお、図中、図１５と対応する部分には、同じ符号を付してある。
　ＣＭＯＳイメージセンサ１０ｄは、図１５のＣＭＯＳイメージセンサ１０ｃと比較して、パッド１２５の結線方法が異なる。
　具体的には、ＣＭＯＳイメージセンサ１０ｄでは、ビア３４１が、画素基板１０１の半導体層１０１Ｂ及び配線層１０１Ｃを貫通し、パッド１２５の側面及びＡｌ配線３２１の上面に接続されている。例えば、ビア３４１は、半導体層１０１Ｂがシリコンからなる場合、シリコン貫通電極やＴＳＶ（Through Silicon Via）等の名称で呼ばれるものである。そして、パッド１２５の側面とＡｌ配線３２１の上面が、ビア３４１を介して接続されており、この接続方法は、例えば、サイドコンタクトと呼ばれる。
｛パッド１２５の結線例｝
　次に、図１８を参照して、ＣＭＯＳイメージセンサ１０ｄにおけるパッド１２５の結線例について説明する。図１８のＡ及び図１８のＢは、画素基板１０１のパッド１２５付近を上から見た図である。
　例えば、図１８のＡに示されるように、パッド１２５の側面を囲むようにビア３４１を接触させるようにしてもよい。
　また、例えば、図１８のＢに示されるように、ビア３４１をパッド１２５の側面の一部に接触させるようにしてもよい。
　なお、ビア３４１がパッド１２５の側面と接触する位置は、必ずしも１カ所である必要はなく、２カ所以上としてもよい。また、ビア３４１がパッド１２５の側面に接触する位置及び数は、例えば、抵抗値、容量、信頼性等の観点により決定される。
　また、例えば、制御基板１０２の配線層１０２ＡのＡｌ配線３２１の下の層の配線１４４にビア３４１を接続することも可能である。また、Ａｌ配線３２１を設けずに、制御基板１０２の配線層１０２Ａの配線１４４にビア３４１を接続することも可能である。
＜６．変形例＞
　以下、上述した本技術の実施の形態の変形例について説明する。
　以上の説明では、画素基板と制御基板の２層の積層構造の裏面照射型のＣＭＯＳイメージセンサに本技術を適用する例を示したが、本技術は、３層以上の積層構造の裏面照射型のＣＭＯＳイメージセンサにも適用することができる。また、本技術は、例えば、画素基板に制御回路を配置し、制御基板の代わりに支持基板を積層した積層型の裏面照射型のＣＭＯＳイメージセンサにも適用することができる。さらに、本技術は、例えば、画素基板に制御回路を配置し、画素基板のみの単層構造として裏面照射型のＣＭＯＳイメージセンサにも適用することができる。
　また、画素基板と制御基板の配線の層数や構成は、上記の例に限定されるものではなく、任意に変更することが可能である。
　また、本技術は、ＣＭＯＳイメージセンサへの適用に限られるものではなく、ＣＭＯＳイメージセンサ以外の裏面照射型の固体撮像素子にも適用することが可能である。
＜７．固体撮像素子の使用例＞
　図１９は、上述の固体撮像素子の使用例を示す図である。
　上述した固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
　・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
｛撮像装置｝
　図２０は、本技術を適用した半導体装置を有する電子機器５００の構成例を示す図である。
　電子機器５００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
　図２０において、電子機器５００は、レンズ５０１、撮像素子５０２、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、及び、電源部５０８から構成される。また、電子機器５００において、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、及び、電源部５０８は、バスライン５０９を介して相互に接続されている。
　撮像素子５０２は、例えば、上述したＣＭＯＳイメージセンサ１０ａ乃至１０ｄに対応している。
　ＤＳＰ回路５０３は、撮像素子５０２から供給される信号を処理するカメラ信号処理回路である。ＤＳＰ回路５０３は、撮像素子５０２からの信号を処理して得られる画像データを出力する。フレームメモリ５０４は、ＤＳＰ回路５０３により処理された画像データを、フレーム単位で一時的に保持する。
　表示部５０５は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像素子５０２で撮像された動画又は静止画を表示する。記録部５０６は、撮像素子５０２で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
　操作部５０７は、ユーザによる操作に従い、電子機器５００が有する各種の機能についての操作指令を出力する。電源部５０８は、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、及び、操作部５０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、例えば、本技術は以下のような構成も取ることができる。
（１）
　入射光を光電変換素子に集光する集光層と、
　前記光電変換素子が形成されている半導体層と、
　配線及び外部接続用のパッドが形成されている配線層と
　が積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの第１の面の少なくとも一部が露出している画素基板を
　備える固体撮像素子。
（２）
　前記配線層の配線が、ビアを介して前記パッドの前記第１の面と反対側の第２の面に接続されている
　前記（１）に記載の固体撮像素子。
（３）
　前記配線層の配線が、前記パッドの側面に接続されている
　前記（１）に記載の固体撮像素子。
（４）
　制御回路を備え、前記画素基板の前記配線層側に積層されている制御基板を
　さらに備える前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）
　前記画素基板の前記配線層側に積層されている支持基板を
　さらに備える前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（６）
　制御回路が配置され、前記画素基板の前記配線層側に積層されている制御基板と、
　前記半導体層を貫通し、前記パッドの前記第１の面に接続されている第１のビアと、
　前記集光層において前記第１のビアと接続され、前記半導体層及び前記配線層を貫通し、前記制御基板の配線と接続されている第２のビアと
　をさらに備える前記（１）に記載の固体撮像素子。
（７）
　制御回路が配置され、前記画素基板の前記配線層側に積層されている制御基板と、
　前記半導体層及び前記配線層を貫通し、前記パッドの側面と前記制御基板の配線を接続するビアと
　をさらに備える前記（１）に記載の固体撮像素子。
（８）
　固体撮像素子と、
　前記固体撮像素子から出力される信号を処理する信号処理部と
　を備え、
　前記固体撮像素子は、
　　入射光を光電変換素子に集光する集光層と、
　　前記光電変換素子が形成されている半導体層と、
　　配線及び外部接続用のパッドが形成されている配線層と
　　が積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの前記第１の面の少なくとも一部が露出している画素基板を備える
　電子機器。
　１０，１０ａ乃至１０ｄ　ＣＭＯＳイメージセンサ，　１１　画素アレイ部，　１２　垂直駆動部，　１３　カラム処理部，　１４　水平駆動部，　１５　システム制御部，　１６　画素駆動線，　１７　垂直信号線，　１８　信号処理部，　１９　データ格納部，　５１　光電変換素子，　５２　転送ゲート部，　５３　電荷電圧変換部，　５４　リセットゲート部，　５５　増幅トランジスタ，　５６　選択トランジスタ，　１０１　画素基板，　１０１Ａ　集光層，　１０１Ｂ　半導体層，　１０１Ｃ　配線層，　１０２　制御基板，　１０２Ａ　配線層，　１０２Ｂ　半導体層，　１２１　オンチップマイクロレンズ，　１２３　配線，　１２４　ビア，　１２５，１２６　パッド，　１４１　パッド，　１４２　ビア，　１４３　Ａｌ配線，　１４４　配線，　３０１　ビア，　３０２　配線，　３０３　ビア，　３２１　Ａｌ配線，　３４１　ビア，　５００　電子機器，　５０２　撮像素子，　５０３　ＤＳＰ回路

Claims (8)

  1. 　入射光を光電変換素子に集光する集光層と、
    　前記光電変換素子が形成されている半導体層と、
    　配線及び外部接続用のパッドが形成されている配線層と
    　が積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの第１の面の少なくとも一部が露出している画素基板を
    　備える固体撮像素子。
  2. 　前記配線層の配線が、ビアを介して前記パッドの前記第１の面と反対側の第２の面に接続されている
    　請求項１に記載の固体撮像素子。
  3. 　前記配線層の配線が、前記パッドの側面に接続されている
    　請求項１に記載の固体撮像素子。
  4. 　制御回路を備え、前記画素基板の前記配線層側に積層されている制御基板を
    　さらに備える請求項１に記載の固体撮像素子。
  5. 　前記画素基板の前記配線層側に積層されている支持基板を
    　さらに備える請求項１に記載の固体撮像素子。
  6. 　制御回路が配置され、前記画素基板の前記配線層側に積層されている制御基板と、
    　前記半導体層を貫通し、前記パッドの前記第１の面に接続されている第１のビアと、
    　前記集光層において前記第１のビアと接続され、前記半導体層及び前記配線層を貫通し、前記制御基板の配線と接続されている第２のビアと
    　をさらに備える請求項１に記載の固体撮像素子。
  7. 　制御回路が配置され、前記画素基板の前記配線層側に積層されている制御基板と、
    　前記半導体層及び前記配線層を貫通し、前記パッドの側面と前記制御基板の配線を接続するビアと
    　をさらに備える請求項１に記載の固体撮像素子。
  8. 　固体撮像素子と、
    　前記固体撮像素子から出力される信号を処理する信号処理部と
    　を備え、
    　前記固体撮像素子は、
    　　入射光を光電変換素子に集光する集光層と、
    　　前記光電変換素子が形成されている半導体層と、
    　　配線及び外部接続用のパッドが形成されている配線層と
    　　が積層され、前記集光層及び前記半導体層を貫通する貫通孔により前記パッドの前記第１の面の少なくとも一部が露出している画素基板を備える
    　電子機器。
PCT/JP2017/000072 2016-01-18 2017-01-05 固体撮像素子及び電子機器 WO2017126319A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017562495A JP6907944B2 (ja) 2016-01-18 2017-01-05 固体撮像素子及び電子機器
US16/069,134 US10854657B2 (en) 2016-01-18 2017-01-05 Solid-state image pickup element and electronic apparatus
CN201780005006.XA CN108370423B (zh) 2016-01-18 2017-01-05 固态摄像元件和电子设备
US17/076,498 US11398518B2 (en) 2016-01-18 2020-10-21 Solid-state image pickup element and electronic apparatus
US17/828,763 US20220293662A1 (en) 2016-01-18 2022-05-31 Solid-state image pickup element and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-007023 2016-01-18
JP2016007023 2016-01-18

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/069,134 A-371-Of-International US10854657B2 (en) 2016-01-18 2017-01-05 Solid-state image pickup element and electronic apparatus
US17/076,498 Continuation US11398518B2 (en) 2016-01-18 2020-10-21 Solid-state image pickup element and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2017126319A1 true WO2017126319A1 (ja) 2017-07-27

Family

ID=59361564

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/000072 WO2017126319A1 (ja) 2016-01-18 2017-01-05 固体撮像素子及び電子機器

Country Status (4)

Country Link
US (3) US10854657B2 (ja)
JP (2) JP6907944B2 (ja)
CN (1) CN108370423B (ja)
WO (1) WO2017126319A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020026720A1 (ja) * 2018-07-31 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN113644081A (zh) * 2020-05-11 2021-11-12 爱思开海力士有限公司 图像传感器装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227836B2 (en) 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245506A (ja) * 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器
WO2015159766A1 (ja) * 2014-04-18 2015-10-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311004B2 (ja) * 1991-03-28 2002-08-05 株式会社東芝 固体撮像装置
JP4534484B2 (ja) 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
US20080160663A1 (en) * 2006-12-29 2008-07-03 Dongbu Hitek Co., Ltd. Method for manufacturing of cmos image sensor
JP2008235689A (ja) * 2007-03-22 2008-10-02 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5553693B2 (ja) 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8405182B2 (en) 2011-05-02 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with improved stress immunity
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP6140965B2 (ja) 2012-09-28 2017-06-07 キヤノン株式会社 半導体装置およびその製造方法
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245506A (ja) * 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器
WO2015159766A1 (ja) * 2014-04-18 2015-10-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020026720A1 (ja) * 2018-07-31 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN113644081A (zh) * 2020-05-11 2021-11-12 爱思开海力士有限公司 图像传感器装置

Also Published As

Publication number Publication date
JPWO2017126319A1 (ja) 2018-11-22
JP7156456B2 (ja) 2022-10-19
CN108370423A (zh) 2018-08-03
US20200168653A1 (en) 2020-05-28
US20220293662A1 (en) 2022-09-15
CN108370423B (zh) 2021-04-20
US10854657B2 (en) 2020-12-01
US20210043674A1 (en) 2021-02-11
JP2021153335A (ja) 2021-09-30
US11398518B2 (en) 2022-07-26
JP6907944B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
JP7124896B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP7156456B2 (ja) 固体撮像素子及び電子機器
US11183528B2 (en) Solid-state image-capturing element and having floating diffusion and hollow regions
WO2017130728A1 (ja) 固体撮像装置および電子機器
WO2017014025A1 (ja) 撮像素子、製造方法、半導体装置、および電子機器
WO2016098624A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2017169755A1 (ja) 固体撮像装置
JP2016163011A (ja) 半導体装置および製造方法、並びに電子機器
WO2017163953A1 (ja) 半導体装置、固体撮像素子、撮像装置、および電子機器
JPWO2017043343A1 (ja) 固体撮像装置および電子機器
US11929380B2 (en) Solid-state image-capturing element having floation diffusion and hollow regions
JP2007123679A (ja) 固体撮像装置
JP2018137603A (ja) 固体撮像装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17741199

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017562495

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17741199

Country of ref document: EP

Kind code of ref document: A1