WO2017022059A1 - 送信装置 - Google Patents

送信装置 Download PDF

Info

Publication number
WO2017022059A1
WO2017022059A1 PCT/JP2015/071983 JP2015071983W WO2017022059A1 WO 2017022059 A1 WO2017022059 A1 WO 2017022059A1 JP 2015071983 W JP2015071983 W JP 2015071983W WO 2017022059 A1 WO2017022059 A1 WO 2017022059A1
Authority
WO
WIPO (PCT)
Prior art keywords
symbol
symbols
pilot
block
fixed sequence
Prior art date
Application number
PCT/JP2015/071983
Other languages
English (en)
French (fr)
Inventor
文大 長谷川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US15/559,114 priority Critical patent/US10164813B2/en
Priority to PCT/JP2015/071983 priority patent/WO2017022059A1/ja
Priority to JP2017532283A priority patent/JP6362786B2/ja
Priority to EP15900372.2A priority patent/EP3252972B1/en
Priority to CN201580078345.1A priority patent/CN107431547B/zh
Publication of WO2017022059A1 publication Critical patent/WO2017022059A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/261—Details of reference signals
    • H04L27/2613—Structure of the reference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2681—Details of algorithms characterised by constraints
    • H04L27/2688—Resistance to perturbation, e.g. noise, interference or fading
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0055—ZCZ [zero correlation zone]
    • H04J13/0059—CAZAC [constant-amplitude and zero auto-correlation]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2211/00—Orthogonal indexing scheme relating to orthogonal multiplex systems
    • H04J2211/003—Orthogonal indexing scheme relating to orthogonal multiplex systems within particular systems or standards
    • H04J2211/006—Single carrier frequency division multiple access [SC FDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/261—Details of reference signals
    • H04L27/2613—Structure of the reference signals
    • H04L27/26134—Pilot insertion in the transmitter chain, e.g. pilot overlapping with data, insertion in time or frequency domain

Definitions

  • the present invention relates to a transmission apparatus in a single carrier block transmission system.
  • transmission path frequency selectivity and time fluctuation occur due to multipath fading caused by reflection of a transmission signal on a building or the like or Doppler fluctuation caused by movement of a terminal.
  • the received signal is a signal that interferes with a transmitted symbol and a symbol that arrives after a delay time.
  • SC single carrier
  • the SC block transmission method can lower the peak power compared to the OFDM (Orthogonal Frequency Division Multiplexing) transmission method (for example, see Non-Patent Document 2), which is a multi-carrier (MC) block transmission.
  • OFDM Orthogonal Frequency Division Multiplexing
  • a transmitter that performs SC block transmission for example, the following transmission is performed to take measures against multifading.
  • the digital modulation signal is converted into a time domain signal by a precoder and an IDFT (Inverse Discrete Fourier Transform) processing unit. Convert.
  • IDFT Inverse Discrete Fourier Transform
  • a CP is inserted in a CP (Cyclic Prefix) insertion unit.
  • the CP insertion unit copies a specified number of samples after the time domain signal and adds them to the beginning of the transmission signal.
  • DFT Discrete Fourier Transform
  • Non-Patent Documents 1 and 2 suppress transmission peak power while reducing the influence of multipath fading.
  • SC block transmission the phase and amplitude between the SC blocks are discontinuous, and therefore, an out-of-band spectrum or out-of-band leakage occurs.
  • the out-of-band spectrum becomes interference of adjacent channels. For this reason, out-of-band spectrum suppression is required.
  • a spectrum mask is defined, and it is necessary to suppress the out-of-band spectrum so as to satisfy the spectrum mask.
  • Non-Patent Document 3 proposes a technique for suppressing out-of-band spectrum by inserting symbols composed of fixed sequences at both ends of a block.
  • a data symbol and a fixed sequence symbol are generated for each block and multiplexed in the time domain.
  • the data symbol is a symbol by a modulation scheme such as PSK or QAM, and changes randomly.
  • the transmitter converts the multiplexed signal into a frequency domain signal by DFT processing, performs interpolation processing, for example, oversampling in the frequency domain, and converts it into a time domain signal by IDFT processing.
  • the number of inputs / outputs of the DFT unit is N D
  • the number of inputs of the interpolation processing unit is N D
  • the number of outputs is LN
  • the number of inputs / outputs of the IDFT unit is LN
  • the oversampling rate of oversampling that is interpolation processing is multiplied by L .
  • L 1
  • N-point IDFT processing is performed
  • the N ⁇ N D When N ⁇ N D > 0, zero is inserted in the output of the DFT unit in the interpolation processing unit.
  • the zero insertion method for example, a method as described in Non-Patent Document 4 is used.
  • the output of the IDFT part is called “sample”.
  • the above-mentioned fixed sequence symbol is composed of M symbols, and the same sequence is inserted at the same position in all blocks. Since the same sequence is generated in the generation of the fixed sequence symbol, the fixed sequence symbol stored from the memory may be read out. Any processing may be used for the oversampling processing, but generally zero insertion or the like is used.
  • the DFT unit N D symbols to the data symbols and the fixed sequence symbol is multiplexed as one block is inputted. Since the number of fixed sequence symbols is M, the number of data symbols is N D -M.
  • M fixed sequence symbols are divided into halves, and the fixed sequence symbols in the block are arranged at the beginning of the block preceding the N D -M data symbols arranged in the center of the block.
  • M / 2 symbols in the second half of the fixed sequence symbol are arranged, and M / 2 symbols in the first half of the fixed sequence symbol are arranged in the tail part of the block after the N D -M data symbols.
  • Showing fixed sequence symbol for example, F -M / 2, F -M / 2 + 1, ..., F -1, F 0, F 1, ..., F M / 2-2, and F M / 2-1 I can do it.
  • 2-1 is continuous with M / 2 symbols F ⁇ M / 2 , F ⁇ M / 2 + 1 ,..., F ⁇ 1 in the first half of the fixed sequence symbol arranged at the tail part of the previous block. Will do.
  • the arrangement of the data symbols and fixed sequence symbols before the DFT part input is F 0 ,. / 2-1, d k, 1, ... d k, ND-M, F -M / 2, ..., can be expressed as (notation N D and ND in subscript) F -1.
  • Any sequence may be used as the fixed sequence symbol, and a Zadoff-Chu sequence or zero may be used.
  • the phase between the blocks is connected at the output of the IDFT part, and the out-of-band spectrum can be suppressed.
  • the fixed sequence symbols are arranged so that the number of symbols is the same in the first half and the second half, but the number of symbols may be different in the first half and the second half.
  • a folding phenomenon occurs by a combination of DFT processing, interpolation processing, and IDFT processing.
  • the waveform of each symbol is folded to the opposite side of the block at the end of the block.
  • the transmission device inserts a pilot symbol, which is a fixed symbol known by the reception device, into the transmission signal.
  • the reception apparatus performs transmission path estimation processing or synchronization processing such as frame synchronization, symbol synchronization, and block synchronization using pilot symbols included in the received signal.
  • transmission path estimation processing or synchronization processing such as frame synchronization, symbol synchronization, and block synchronization using pilot symbols included in the received signal.
  • SC block transmission if there is an SC block that includes only pilot symbols in the SC block to be transmitted, phase discontinuity occurs between the SC blocks, and the out-of-band spectrum increases. There was a problem.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a transmission apparatus capable of inserting pilot symbols into a signal to be transmitted while suppressing an increase in out-of-band spectrum.
  • the present invention is a transmission apparatus in a single carrier block transmission system.
  • the transmission apparatus includes a data block generation unit that generates a data block including a fixed sequence symbol whose signal value is a fixed sequence and a data symbol.
  • the transmission apparatus further includes a pilot block generation unit that generates a pilot block including a fixed sequence symbol and a pilot symbol that is a fixed symbol known on the receiving side.
  • the transmission apparatus includes an output control unit that controls a block to which a data block and a pilot block are input and output.
  • the transmitting apparatus has an effect that a pilot symbol can be inserted into a signal to be transmitted while suppressing an increase in out-of-band spectrum.
  • FIG. 3 is a block diagram showing a configuration example of a transmission apparatus according to the first embodiment.
  • FIG. 3 is a flowchart showing the operation of the control unit of the output control unit of the transmission apparatus according to the first embodiment; The flowchart which shows operation
  • FIG. FIG. 3 is a flowchart illustrating an operation of a fixed sequence generation unit of the transmission apparatus according to the first embodiment;
  • FIG. 3 is a flowchart showing the operation of the data generation unit of the transmission apparatus according to the first embodiment; FIG.
  • FIG. 3 is a flowchart showing the operation of the multiplexing unit of the transmission apparatus according to the first embodiment; 6 is a flowchart showing the operation of the DFT unit of the transmission apparatus according to the first embodiment. 10 is a flowchart showing the operation of the interpolation processing unit of the transmitting apparatus according to the first embodiment.
  • FIG. 3 is a block diagram illustrating a configuration example of a pilot block generation unit of the transmission apparatus according to the first embodiment;
  • FIG. 3 is a flowchart illustrating an operation of a pilot generation unit of the transmission apparatus according to the first embodiment;
  • FIG. 3 is a flowchart showing the operation of the multiplexing unit of the transmission apparatus according to the first embodiment;
  • 6 is a flowchart showing the operation of the DFT unit of the transmission apparatus according to the first embodiment.
  • 10 is a flowchart showing the operation of the interpolation processing unit of the transmitting apparatus according to the first embodiment.
  • the flowchart which shows operation
  • generates and outputs a pilot block The figure which shows the example of a structure of the pilot block before interpolation including the pilot symbol output to the DFT part from the multiplexing part of the transmitter concerning Embodiment 1
  • FIG. 3 is a block diagram illustrating a configuration example of a pilot block generation unit of the transmission apparatus according to the first embodiment
  • generates and outputs a data block and a pilot block 1 is a diagram illustrating an example of a hardware configuration of a transmission device according to a first embodiment
  • 1 is a diagram illustrating an example of a hardware configuration of a transmission device according to a first embodiment
  • FIG. 6 is a block diagram showing a configuration example of a pilot block generation unit of the transmission apparatus according to the second embodiment
  • 10 is a flowchart showing the operation of the DFT unit of the transmitting apparatus according to the second embodiment.
  • FIG. 10 is a flowchart showing the operation of the data symbol processing unit of the transmitting apparatus according to the second embodiment.
  • FIG. 10 is a flowchart showing the operation of the multiplexing unit of the transmission apparatus according to the second embodiment.
  • 10 is a flowchart showing the operation of the DFT unit of the transmitting apparatus according to the second embodiment.
  • 10 is a flowchart showing an operation of a pilot symbol processing unit of the transmission apparatus according to the second embodiment.
  • FIG. 9 is a flowchart illustrating an operation of a pilot block generation unit of the transmission apparatus according to the second embodiment
  • FIG. 6 is a block diagram showing a configuration example of a pilot block generation unit of the transmission apparatus according to the second embodiment;
  • FIG. 9 is a flowchart illustrating an operation of a pilot block generation unit of the transmission apparatus according to the second embodiment;
  • FIG. 6 is a block diagram showing an example of the configuration of a pilot block generation unit of a transmission apparatus according to a third embodiment;
  • 10 is a flowchart showing the operation of the multiplexing unit of the transmitting apparatus according to the third embodiment.
  • 10 is a flowchart showing the operation of the data symbol processing unit of the transmitting apparatus according to the third embodiment.
  • FIG. 3 shows the example of a structure of the 1st multiplexing symbol containing the data symbol output to the DFT part from the multiplexing part of the transmitter concerning Embodiment 3.
  • FIG. 9 is a flowchart showing the operation of the pilot symbol processing unit of the transmitting apparatus according to the third embodiment.
  • the figure which shows the example of a structure of the 2nd multiplexing symbol containing the pilot symbol output to the DFT part from the multiplexing part of the transmitter concerning Embodiment 3.
  • FIG. FIG. 6 is a block diagram showing an example of the configuration of a pilot block generation unit of a transmission apparatus according to a third embodiment;
  • FIG. 6 is a block diagram showing a configuration example of a pilot block generation unit of a transmission apparatus according to a fourth embodiment;
  • FIG. 6 is a block diagram showing a configuration example of a pilot block generation unit of a transmission apparatus according to a fourth embodiment;
  • FIG. 1 is a block diagram illustrating a configuration example of the transmission apparatus 10 according to the first embodiment of the present invention.
  • the transmission device 10 includes a data block generation unit 1, a pilot block generation unit 2, and an output control unit 3. Note that the transmission apparatus 10 shown in FIG. 1 shows a configuration necessary for explaining the operation of the present invention, and a description of a configuration necessary for a general transmission apparatus is omitted.
  • the data block generation unit 1 generates a data block that is an SC block including a fixed sequence symbol and a data symbol, and the fixed sequence symbol and the data symbol are multiplexed, and outputs the generated data block to the output control unit 3.
  • the data symbol is a symbol generated by a modulation scheme such as PSK or QAM.
  • the fixed sequence symbol is a symbol whose signal value is a fixed sequence, and the M symbols F ⁇ M / 2 , F ⁇ M / 2 + 1 ,..., F ⁇ 1 , F 0 , F 1 described in the background art. , ..., F M / 2-2 and F M / 2-1 .
  • the data block is a block in which data symbols are arranged in the center and divided fixed sequence symbols are arranged in the head portion and the tail portion.
  • Pilot block generation unit 2 generates a pilot block that is an SC block including a fixed sequence symbol and a pilot symbol and in which the fixed sequence symbol and the pilot symbol are multiplexed, and outputs the generated pilot block to output control unit 3.
  • the pilot symbol is a fixed symbol known by a receiving apparatus (not shown).
  • the output control unit 3 performs control to output the data block input from the data block generation unit 1 or the pilot block input from the pilot block generation unit 2.
  • the output control unit 3 controls the SC block to be output.
  • the output control unit 3 includes a control unit 31 and an output unit 32.
  • the control unit 31 generates control information indicating whether to output a data block or a pilot block, and outputs the generated control information to the output unit 32.
  • the output unit 32 outputs the data block input from the data block generation unit 1 or the pilot block input from the pilot block generation unit 2 based on the control information acquired from the control unit 31.
  • the control unit 31 further includes information for controlling the operation of the data block generation unit 1 and the pilot block generation unit 2 in the control information, and outputs the information to the data block generation unit 1 and the pilot block generation unit 2.
  • FIG. 2 is a flowchart of the operation of the control unit 31 of the output control unit 3 of the transmission apparatus 10 according to the first embodiment.
  • the control unit 31 When generating the control information (step S1), the control unit 31 outputs the control information to the output unit 32 (step S2).
  • FIG. 3 is a flowchart of the operation of the output unit 32 of the output control unit 3 of the transmission apparatus 10 according to the first embodiment.
  • the output unit 32 obtains control information from the control unit 31 (step S11), the output unit 32 confirms the content of the control information, and in the case of data block output (step S12: Yes), the data block input from the data block generation unit 1 Is output (step S13), and in the case of pilot block output (step S12: No), the pilot block input from the pilot block generator 2 is output (step S14).
  • the data block generation unit 1 includes a fixed sequence generation unit 11, a data generation unit 12, a multiplexing unit 13, a DFT unit 14, an interpolation processing unit 15, and an IDFT unit 16.
  • the interpolation processing unit 15 and the IDFT unit 16 constitute a signal conversion unit 17.
  • the fixed sequence generation unit 11 is a data block fixed sequence generation unit that generates a fixed sequence symbol to be inserted into the pre-interpolation data block and outputs the generated fixed sequence symbol to the multiplexing unit 13.
  • Fixed sequence symbols, M-number of symbols as described in the background art F -M / 2, F -M / 2 + 1, ..., F -1, F 0, F 1, ..., F M / 2-2, F Same as M / 2-1 .
  • the pre-interpolation data block is a block generated by the multiplexing unit 13 described later before the interpolation processing by the interpolation processing unit 15 is performed.
  • the data block is a block output from the IDFT unit 16 that has been subjected to the interpolation processing by the interpolation processing unit 15.
  • step S21 the fixed sequence generation unit 11 outputs the fixed sequence to the multiplexing unit 13 (step S22).
  • the data generation unit 12 is a data block data generation unit that generates data symbols by a modulation scheme such as PSK or QAM, and outputs the generated data symbols to the multiplexing unit 13.
  • a modulation scheme such as PSK or QAM
  • FIG. 5 is a flowchart of the operation of the data generation unit 12 of the transmission apparatus 10 according to the first embodiment.
  • the data generation unit 12 When the data generation unit 12 generates a data symbol (step S31), the data generation unit 12 outputs the data symbol to the multiplexing unit 13 (step S32).
  • the multiplexing unit 13 multiplexes the fixed sequence symbol input from the fixed sequence generation unit 11 and the data symbol input from the data generation unit 12 in the time domain to generate a pre-interpolation data block, and the generated pre-interpolation data It is a pre-interpolation data block generation unit that outputs a block to the DFT unit 14.
  • N D the number of symbols in the data block before interpolation
  • M the number of fixed sequence symbols included in the data block before interpolation
  • N D -M the number of data symbols
  • the multiplexing unit 13 arranges N D -M data symbols in the center of the data block before interpolation.
  • the multiplexing unit 13 divides the M fixed sequence symbols into halves, and the fixed sequence symbols in the pre-interpolation data block are arranged in the middle of the pre-interpolation data block before the N D -M data symbols.
  • M / 2 symbols in the second half of the fixed sequence symbol are arranged at the beginning of the pre-interpolation data block, and M in the first half of the fixed sequence symbol is placed in the tail portion of the pre-interpolation data block after the N D -M data symbols.
  • the M / 2 symbols in the latter half of the fixed sequence symbol are the latter half portion of the fixed sequence symbol
  • the M / 2 symbols in the first half of the fixed sequence symbol are the first half portion of the fixed sequence symbol.
  • the fixed sequence symbols arranged in the pre-interpolation data block may have different numbers of symbols in the head portion and the tail portion.
  • the number of symbols of the fixed sequence symbols in the head portion may be set to M ′ and the number of symbols of the fixed sequence symbols in the tail portion may be set to M ′′.
  • M M ′ + M ′′, M ′ ⁇ M
  • the number of symbols of the fixed sequence symbols arranged in the data block before interpolation is the number of M / 2 symbols in both the head portion and the tail portion.
  • 6 is a flowchart showing the operation of the multiplexing unit 13 of the transmission apparatus 10 according to the embodiment 1.
  • the multiplexing unit 13 receives a fixed sequence symbol from the fixed sequence generation unit 11 (step S41), and generates data.
  • the data symbol is input from the unit 12 (step S42)
  • the multiplexing unit 13 divides the fixed sequence symbol (step S43), and the data symbol is pre-interpolated data block.
  • M / 2 symbols in the second half of the divided fixed sequence symbols are arranged at the beginning of the pre-interpolation data block, and the M / 2 symbols in the first half of the divided fixed sequence symbols are pre-interpolated data. It arrange
  • FIG. 7 is a flowchart of the operation of the DFT unit 14 of the transmission apparatus 10 according to the first embodiment.
  • the DFT unit 14 performs a Fourier transform process on the pre-interpolation data block of the time domain signal to generate a frequency from the time domain signal.
  • the signal is converted into a domain signal (step S52), and the pre-interpolation data block of the frequency domain signal is output (step S53).
  • Interpolation processing unit 15 and the over-sampling rate is L times, for the data block of the signal in the frequency domain consisting of the N D symbol input from the DFT unit 14, the interpolation processing, for example, such as zero insertion in the frequency domain Oversampling is performed to generate and output a data block of a frequency domain signal composed of LN symbols.
  • the interpolation processing unit 15 inserts LN ⁇ N D zeros when inserting zeros.
  • FIG. 8 is a flowchart of the operation of the interpolation processing unit 15 of the transmission apparatus 10 according to the first embodiment.
  • Interpolation processing unit 15 the interpolation data before block of a frequency-domain signal consisting of the N D symbol is input (step S61), performs interpolation processing on the interpolation before the data block which has been converted into a signal in the frequency domain (Step S62), a data block of a frequency domain signal composed of LN symbols is generated and output (Step S63).
  • the IDFT unit 16 is an inverse Fourier transform unit that performs an inverse Fourier transform that converts a data block composed of LN symbols input from the interpolation processing unit 15 from a frequency domain signal to a time domain signal.
  • the IDFT unit 16 outputs a data block after interpolation processing, which is a signal in the time domain after conversion, and includes LN samples.
  • FIG. 9 is a flowchart of the operation of the IDFT unit 16 of the transmission apparatus 10 according to the first embodiment.
  • the IDFT unit 16 performs inverse Fourier transform processing on the frequency domain signal data block to convert the frequency domain signal into the time domain signal.
  • the signal is converted into a signal (step S72), and a data block of the time domain signal is output (step S73).
  • FIG. 10 is a flowchart illustrating an operation in which the data block generation unit 1 of the transmission apparatus 10 according to the first embodiment generates and outputs a data block.
  • the fixed sequence generation unit 11 generates and outputs a fixed sequence symbol (step S81)
  • the data generation unit 12 generates and outputs a data symbol (step S82).
  • the multiplexing unit 13 multiplexes the fixed sequence symbol input from the fixed sequence generation unit 11 and the data symbol input from the data generation unit 12 (step S83).
  • the DFT unit 14 performs DFT processing for converting the pre-interpolation data block generated by multiplexing into a frequency domain signal (step S84), and the interpolation processing unit 15 performs interpolation processing (step S85).
  • the IDFT unit 16 performs IDFT processing for conversion into a time domain signal (step S86). The detailed operation of each component is based on the flowchart of each component.
  • FIG. 11 is a diagram illustrating an example of a configuration of a pre-interpolation data block including data symbols output from the multiplexing unit 13 to the DFT unit 14 of the transmission apparatus 10 according to the first embodiment.
  • FIG. 11 shows, as an example, the kth pre-interpolation data block and the (k + 1) th pre-interpolation data block output from the multiplexing unit 13 to the DFT unit 14.
  • the m-th data symbol in the k-th pre-interpolation data block is d k, m .
  • the kth pre-interpolation data block includes F 0 ,...
  • F ⁇ 1 (N D is represented as ND in the subscript) includes N D symbols.
  • the k + 1th pre-interpolation data block includes F 0 ,... F M / 2-1 , d k + 1,0 ,. 1, F -M / 2, ... , ( the subscript notation N D and ND)
  • F -1 includes N D symbols by.
  • the left side of the pre-interpolation data block is the leading side
  • the right side is the trailing side.
  • each block diagram described below in each pre-interpolation data block, M in the latter half of the fixed sequence symbol is placed at the head of the pre-interpolation data block preceding the N D -M data symbols arranged in the center of the pre-interpolation data block. / 2 symbols are arranged, and M / 2 symbols in the first half of the fixed sequence symbols are arranged at the tail part of the data block before interpolation after the N D -M data symbols.
  • M / 2 symbols F 0 , F 1 ,..., F M / 2-2 , F M / 2-1 in the latter half of the fixed sequence symbol arranged at the head of the k + 1-th pre-interpolation data block.
  • FIG. 12 is a block diagram of a configuration example of the pilot block generation unit 2 of the transmission apparatus 10 according to the first embodiment.
  • the pilot block generation unit 2 includes a fixed sequence generation unit 21, a pilot generation unit 22, a multiplexing unit 23, a DFT unit 24, an interpolation processing unit 25, and an IDFT unit 26.
  • the interpolation processing unit 25 and the IDFT unit 26 constitute a signal conversion unit 27.
  • the fixed sequence generation unit 21 is a pilot block fixed sequence generation unit that generates a fixed sequence symbol to be inserted into a pilot block before interpolation and outputs the generated fixed sequence symbol to the multiplexing unit 23.
  • Fixed sequence symbol is fixed M symbols generated by the sequence generating unit 11 F -M / 2, F -M / 2 + 1, ..., F -1, F 0, F 1, ..., F M / 2 Same as -2 , F M / 2-1 .
  • the pre-interpolation pilot block is a block generated by a multiplexing unit 23 described later before the interpolation processing by the interpolation processing unit 25 is performed.
  • the pilot block is a block output from the IDFT unit 26 that has been subjected to the interpolation processing by the interpolation processing unit 25.
  • the flowchart of the operation in the fixed sequence generation unit 21 is the same as the flowchart of the fixed sequence generation unit 11 shown in FIG.
  • the pilot generation unit 22 is a pilot block pilot generation unit that generates a pilot symbol that is a known fixed symbol in the receiving apparatus and outputs the generated pilot symbol to the multiplexing unit 23.
  • the pilot generation unit 22 generates N D -M pilot symbols p 0 ,..., P ND-M-1 (N D is expressed as ND in the subscript).
  • FIG. 13 is a flowchart of an operation of the pilot generation unit 22 of the transmission apparatus 10 according to the first embodiment.
  • the pilot generation unit 22 When the pilot generation unit 22 generates a pilot symbol (step S91), the pilot generation unit 22 outputs the pilot symbol to the multiplexing unit 23 (step S92).
  • the multiplexing unit 23 multiplexes the fixed sequence symbol input from the fixed sequence generation unit 21 and the pilot symbol input from the pilot generation unit 22 in the time domain to generate a pre-interpolation pilot block, and generates the generated pre-interpolation pilot It is a pilot block generation unit before interpolation that outputs a block to the DFT unit 24.
  • N D the number of symbols of the pilot block before interpolation
  • M the number of symbols of fixed sequence symbols included in the pilot block before interpolation
  • the number of symbols of pilot symbols is N D -M.
  • the multiplexing unit 23 arranges N D -M pilot symbols in the center of the pilot block before interpolation.
  • Multiplexer 23 divides M fixed sequence symbols in half, and as a fixed sequence symbol arrangement in the pre-interpolation pilot block, multiplex unit 23 precedes N D -M pilot symbols arranged in the center of the pre-interpolation pilot block.
  • M / 2 symbols in the second half of the fixed sequence symbol are arranged at the beginning of the pilot block before interpolation, and M in the first half of the fixed sequence symbol is placed in the tail portion of the pilot block before interpolation after N D -M pilot symbols.
  • the M / 2 symbols in the latter half of the fixed sequence symbol are the latter half portion of the fixed sequence symbol, and the M / 2 symbols in the first half of the fixed sequence symbol are the first half portion of the fixed sequence symbol.
  • the fixed sequence symbols arranged in the pilot block before interpolation may have different numbers of symbols in the head portion and the tail portion.
  • the number of symbols of the fixed sequence symbols in the head portion may be set to M ′ and the number of symbols of the fixed sequence symbols in the tail portion may be set to M ′′.
  • M M ′ + M ′′, M ′ ⁇ M
  • the number of symbols of the fixed sequence symbols arranged in the pilot block before interpolation is M / 2 symbols in both the head portion and the tail portion.
  • 14 is a flowchart showing the operation of the multiplexing unit 23 of the transmission apparatus 10 according to the embodiment 1.
  • the multiplexing unit 23 receives a fixed sequence symbol from the fixed sequence generation unit 21 (step S101), and is a pilot generation unit. (Step S102)
  • the multiplexing unit 23 divides the fixed sequence symbol (Step S103), and pilot symbols are input. Is arranged at the center of the pilot block before interpolation, and M / 2 symbols in the latter half of the divided fixed sequence symbol are arranged in the head part of the pilot block before interpolation, and M / 2 symbols in the first half of the divided fixed sequence symbol.
  • the symbol is arranged at the tail part of the pilot block before interpolation (step S104).
  • FIG. 15 is a flowchart of the operation of the DFT unit 24 of the transmission apparatus 10 according to the first embodiment.
  • the DFT unit 24 performs a Fourier transform process on the pre-interpolation pilot block of the time-domain signal to generate a frequency from the time-domain signal.
  • the signal is converted into a domain signal (step S112), and the pilot block before interpolation of the frequency domain signal is output (step S113).
  • Interpolation processing unit 25 and the over-sampling rate is L times, relative to before interpolation pilot blocks of a frequency-domain signal consisting of the N D symbol input from the DFT unit 24, the interpolation processing, for example, zero in the frequency domain Oversampling such as insertion is performed, and a pilot block of a frequency domain signal composed of LN symbols is generated and output.
  • FIG. 16 is a flowchart of the operation of the interpolation processing unit 25 of the transmission device 10 according to the first embodiment.
  • Interpolation processing unit 25 the interpolation before the pilot block of a frequency-domain signal consisting of the N D symbol is input (step S121), performs interpolation processing on the interpolation before the pilot block is converted into a signal in the frequency domain (Step S122), a pilot block of a frequency domain signal composed of LN symbols is generated and output (Step S123).
  • the IDFT unit 26 is an inverse Fourier transform unit that performs an inverse Fourier transform that transforms a pilot block including LN symbols input from the interpolation processing unit 25 from a frequency domain signal to a time domain signal.
  • the IDFT unit 26 outputs a pilot block after interpolation processing, which is a signal in the time domain after conversion, and includes LN samples.
  • FIG. 17 is a flowchart of an operation of the IDFT unit 26 of the transmission device 10 according to the first embodiment.
  • the IDFT unit 26 performs inverse Fourier transform processing on the frequency domain signal pilot block to convert the frequency domain signal into the time domain signal.
  • the signal is converted into a signal (step S132), and a pilot block of the time domain signal is output (step S133).
  • FIG. 18 is a flowchart illustrating an operation in which the pilot block generation unit 2 of the transmission apparatus 10 according to the first embodiment generates and outputs a pilot block.
  • the fixed sequence generator 21 generates and outputs a fixed sequence symbol (step S141)
  • the pilot generator 22 generates and outputs a pilot symbol (step S142).
  • the multiplexing unit 23 multiplexes the fixed sequence symbol input from the fixed sequence generation unit 21 and the pilot symbol input from the pilot generation unit 22 (step S143).
  • the DFT unit 24 converts the pre-interpolation pilot block generated by multiplexing into a frequency domain signal (step S144), the interpolation processing unit 25 performs interpolation processing (step S145), and the IDFT unit 26 Is converted into a signal in the time domain (step S146).
  • the detailed operation of each component is based on the flowchart of each component.
  • FIG. 19 is a diagram illustrating an example of a configuration of a pilot block before interpolation including pilot symbols, which is output from the multiplexing unit 23 to the DFT unit 24 of the transmission apparatus 10 according to the first embodiment.
  • the data symbol portion is replaced with a pilot symbol with respect to the pre-interpolation data block including the data symbol shown in FIG.
  • a pilot block including pilot symbols is adjacent to a data block including data symbols, the arrangement of fixed sequence symbols is the same in each block. Therefore, as in the case of FIG.
  • the pilot block that has been subjected to the DFT processing by the DFT unit 24, the interpolation processing by the interpolation processing unit 25, and the IDFT processing by the IDFT unit 26 is connected to other blocks, for example, data blocks. Are connected, and phase discontinuity between blocks is eliminated. As a result, the transmission apparatus 10 can insert a pilot symbol in an SC block to be transmitted while suppressing an increase in out-of-band spectrum.
  • FIG. 20 is a diagram illustrating SC blocks multiplexed in the time domain and output from the output control unit 3 of the transmission apparatus 10 according to the first embodiment.
  • the output control unit 3 receives data blocks, that is, LN samples of y 0 ,..., Y LN ⁇ 1 from the data block generation unit 1.
  • the pilot block that is, LN samples of z 0 ,..., Z LN ⁇ 1 is input to the output control unit 3 from the pilot block generation unit 2.
  • the transmitting apparatus 10 periodically transmits pilot blocks while transmitting data blocks.
  • the transmission frequency of the pilot block for the data block is based on the content of the control information output from the control unit 31 of the output control unit 3.
  • the transmission apparatus 10 periodically transmits pilot blocks, and the pilot blocks may be transmitted irregularly.
  • the control unit 31 of the output control unit 3 generates control information that irregularly outputs the pilot blocks generated by the pilot block generation unit 2 and outputs the control information to the output unit 32.
  • the output control unit 3 periodically outputs a pilot block from the pilot block generation unit 2.
  • the output signal of the n th sample of the k th block is y k, n , k
  • the output signal of the n th sample of the k th block is z k, n .
  • the output signal of the SC block sample multiplexed in the time domain can be expressed as shown in (1) below.
  • Y k, n + 1 indicates the n + 1 th sample of the data block which is the k th SC block
  • z k + 1,1 indicates the first sample of the pilot block which is the k + 1 th SC block
  • Let y k + 2,1 denote the first sample of the data block which is the k + 2nd SC block.
  • the purpose of this embodiment is to smoothly connect the phases between SC blocks. Specifically, in the above (1), the phase is smoothly connected between y k, LN-1 and z k + 1,0 , z k + 1, LN-1 and y k + 2, It is to smoothly connect the phase with zero .
  • the pilot block generation unit 2 is the same method as the method of inserting fixed sequence symbols in the data block before interpolation in the data block generation unit 1, and specifically, as shown in FIG. As described above, the same fixed sequence symbols as the fixed sequence symbols inserted by the data block generation unit 1 are inserted at M / 2 positions from the beginning and M / 2 positions from the tail of the pilot block before interpolation.
  • the pilot block generation unit 2 generates a pilot block before interpolation by inserting the same fixed sequence symbol as the fixed sequence symbol generated by the data block generation unit 1 into the same location as the data block before interpolation, thereby generating an inter-SC block. Can be connected smoothly.
  • FIG. 21 is a diagram illustrating examples of waveforms of pilot blocks and data blocks transmitted from the transmission apparatus 10 according to the first embodiment.
  • QPSK Quadrature Phase Shift Keying
  • the pilot block is output from the IDFT unit 26 of the pilot block generation unit 2 via the output control unit 3
  • the data block is transmitted from the IDFT unit 16 of the data block generation unit 1 via the output control unit 3. Is the output.
  • Transmitting apparatus 10 can ensure phase continuity at the boundary between pilot block and data block by inserting the same fixed sequence symbol at the same position at the beginning and end of each SC block for the pilot block and data block. it can.
  • the length of the pre-interpolation pilot block containing pilot symbols that is, the number of symbols, but the same the N D and pre-interpolation data block containing data symbols shown in FIG. 11, an example, in this It is not limited.
  • the length of the pre-interpolation pilot block containing pilot symbols, longer than before interpolation data block containing data symbols, ie the number of symbols may be larger than the N D.
  • the length of the pre-interpolation pilot block including the pilot symbol is longer than the length of the pre-interpolation data block including the data symbol, the length of the fixed sequence, that is, the symbol is used to suppress the out-of-band spectrum. It is desirable to fix the number to M.
  • FIG. 22 is a flowchart illustrating an operation in which the transmission apparatus 10 according to the first embodiment generates and outputs a data block and a pilot block.
  • the data block generation unit 1 generates and outputs a data block (step S151)
  • the pilot block generation unit 2 generates and outputs a pilot block (step S152).
  • the output control unit 3 outputs the data block input from the data block generation unit 1 or the pilot block input from the pilot block generation unit 2 (step S153).
  • the detailed operation of each component is based on the flowchart of each component.
  • pilot block generation unit 2 shown in FIG. 12 since the pilot symbols and fixed sequence symbols input from multiplexing unit 23 to DFT unit 24 are fixed, there is no need to perform DFT processing, interpolation processing, and IDFT processing for each block. . Therefore, in order to reduce the calculation amount and the calculation time, the pilot block composed of LN samples z 0 ,..., Z LN ⁇ 1 output from the IDFT unit 26 in FIG. good.
  • the transmitting device at this time is referred to as a transmitting device 10 ′
  • the pilot block generator is referred to as a pilot block generator 2 ′.
  • the configuration of the data block generation unit 1 in the transmission device 10 ′ is the same as that in FIG.
  • FIG. 23 is a block diagram of a configuration example of the pilot block generation unit 2 ′ of the transmission apparatus 10 ′ according to the first embodiment.
  • the pilot block generation unit 2 ′ includes a storage unit 28.
  • the storage unit 28 multiplexes the fixed sequence generated by the fixed sequence generation unit 21 and the pilot symbol generated by the pilot generation unit 22 by the multiplexing unit 23.
  • the interpolation processing in the interpolation processing section 25 is subjected, LN to IDFT processing has been performed by the IDFT unit 26 samples z 0, ..., z LN-1 the same LN samples z 0 and the pilot block of, ..., and stores the pilot blocks z LN-1.
  • the storage unit 28 outputs a pilot block composed of LN samples by reading from the output control unit 3.
  • FIG. 24 is a flowchart illustrating an operation in which the transmission apparatus 10 ′ according to the first embodiment generates and outputs a data block and a pilot block.
  • the data block generation unit 1 generates and outputs a data block (step S161)
  • the output control unit 3 reads the pilot block stored in the pilot block generation unit 2 ′ (step S162). ).
  • the output control unit 3 outputs the data block input from the data block generation unit 1 or the pilot block stored in the pilot block generation unit 2 '(step S163).
  • the above operation is an example, and the present invention is not limited to this.
  • the output control unit 3 when the output control unit 3 outputs the pilot block without reading the pilot block from the pilot block generating unit 2 ′ in advance, the pilot block stored in the pilot block generating unit 2 ′ is used as the pilot block generating unit.
  • the data may be read from 2 ′ and output.
  • the detailed operation of each component is based on the flowchart of each component.
  • the data generation unit 12 of the data block generation unit 1 is a modulator
  • the DFT unit 14 of the data block generation unit 1 and the DFT unit 24 of the pilot block generation unit 2 are DFT circuits
  • 15 and the interpolation processing unit 25 of the pilot block generation unit 2 are realized by an interpolation circuit
  • the IDFT unit 16 of the data block generation unit 1 and the IDFT unit 26 of the pilot block generation unit 2 are realized by an IDFT circuit.
  • the pilot block generation unit 2 ′ is configured by the storage unit 28, the storage unit 28 is realized by a memory. Therefore, in the following description, the fixed sequence generation units 11, 21, the pilot generation unit 22, the multiplexing units 13 and 23, and the output control unit 3 in the configuration of the transmission apparatus 10 illustrated in FIGS. 1 and 12 will be described. .
  • the functions of the fixed sequence generation units 11 and 21, the pilot generation unit 22, the multiplexing units 13 and 23, and the output control unit 3 are realized by the processing circuit 91. That is, the transmission device 10 includes a processing device for generating fixed sequence symbols, generating pilot symbols, multiplexing a plurality of types of symbols, and outputting one block out of two blocks.
  • the processing circuit 91 may be dedicated hardware, or may be a CPU (Central Processing Unit) 92 that executes a program stored in the memory 93 and a memory 93.
  • the CPU 92 may be a central processing unit, a processing unit, an arithmetic unit, a microprocessor, a microcomputer, a processor, a DSP (Digital Signal Processor), or the like.
  • the processing circuit 91 may be, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field Programmable Gate). Array) or a combination thereof.
  • the functions of the fixed sequence generation units 11 and 21, the pilot generation unit 22, the multiplexing units 13 and 23, and the output control unit 3 may be realized by the processing circuit 91. It may be realized.
  • the processing circuit 91 When the processing circuit 91 is the CPU 92 and the memory 93, the functions of the fixed sequence generation units 11 and 21, the pilot generation unit 22, the multiplexing units 13 and 23, and the output control unit 3 are based on software, firmware, or a combination of software and firmware. Realized. Software or firmware is described as a program and stored in the memory 93. In the processing circuit 91, the function of each unit is realized by the CPU 92 reading and executing the program stored in the memory 93. That is, when executed by the processing circuit 91, the transmission apparatus 10 generates a fixed sequence symbol, a pilot symbol, a step of multiplexing a plurality of types of symbols, and one of the two blocks.
  • a memory 93 is provided for storing a program whose output step is to be executed as a result. These programs can also be said to cause the computer to execute the procedures and methods of the fixed sequence generation units 11 and 21, the pilot generation unit 22, the multiplexing units 13 and 23, and the output control unit 3.
  • the memory 93 is a nonvolatile or volatile semiconductor memory such as RAM (Random Access Memory), ROM (Read Only Memory), flash memory, EPROM (Erasable Programmable ROM), EEPROM (Electrically EPROM), etc. , Magnetic disk, flexible disk, optical disk, compact disk, mini disk, or DVD (Digital Versatile Disc).
  • a part is implement
  • the fixed sequence generation units 11, 21, the pilot generation unit 22, and the multiplexing units 13, 23 have their functions implemented by a processing circuit 91 as dedicated hardware, and the output control unit 3 has a CPU 92 in the processing circuit 91.
  • the function can be realized by reading and executing the program stored in the memory 93.
  • the processing circuit 91 can realize the above-described functions by hardware, software, firmware, or a combination thereof.
  • the fixed sequence generation units 11 and 21 and the pilot generation unit 22 are not limited to the above-described configuration, and may be configured by a modulator as with the data generation unit 12.
  • transmitting apparatus 10, 10 ′ when transmitting apparatus 10, 10 ′ generates each SC block of a data block including data symbols and a pilot block including pilot symbols, DFT processing, interpolation processing, and In the pre-interpolation SC block before the IDFT process, the fixed sequence symbols are inserted at the same positions of the pre-interpolation data block including the data symbols and the pre-interpolation pilot block including the pilot symbols.
  • transmitting apparatuses 10 and 10 ' can eliminate an increase in out-of-band spectrum because the phase discontinuity between SC blocks is eliminated.
  • Embodiment 1 in transmission apparatus 10, data blocks and pilot blocks are time-multiplexed and output while ensuring phase continuity between SC blocks.
  • the transmission apparatus time-multiplexes and outputs a multiplexed block, which is an SC block in which data symbols and pilot symbols are frequency-multiplexed, to a data block while ensuring phase continuity between the SC blocks. Will be described.
  • a multiplexed block which is an SC block in which data symbols and pilot symbols are frequency-multiplexed
  • the configuration of transmitting apparatus 10 is the same as that in Embodiment 1 shown in FIG.
  • the pilot block generation unit 2 is replaced with a pilot block generation unit 2a.
  • the pilot block generator 2a is a kind of pilot block including pilot symbols, and generates and outputs a multiplexed block that is an SC block in which pilot symbols and data symbols are multiplexed in the frequency domain.
  • illustration is omitted, for convenience of explanation, the transmission device in Embodiment 2 is referred to as a transmission device 10a.
  • FIG. 27 is a block diagram of a configuration example of the pilot block generation unit 2a of the transmission device 10a according to the second embodiment.
  • the pilot block generation unit 2a includes a data symbol processing unit 41, a pilot symbol processing unit 42, a multiplexing unit 43, an interpolation processing unit 25, and an IDFT unit 26.
  • the interpolation processing unit 25 and the IDFT unit 26 constitute a signal conversion unit 27.
  • the data symbol processing unit 41 generates a first multiplex symbol including the data symbol, performs a Fourier transform process on the first multiplex symbol, converts the signal in the time domain into a signal in the frequency domain, and outputs the signal to the multiplex unit 43. Output.
  • the data symbol processing unit 41 includes a fixed sequence generation unit 411, a data generation unit 412, a multiplexing unit 413, and a DFT unit 414.
  • the fixed sequence generation unit 411 is similar to the fixed sequence generation unit 11 of the first embodiment, and includes M symbols F ⁇ M / 2 , F ⁇ M / 2 + 1 ,..., F ⁇ 1 , F 0 , F 1 , .., F M / 2-2 , F M / 2-1 is a first multiple symbol fixed sequence generation unit that generates fixed sequence symbols.
  • Fixed sequence generation section 411 outputs the generated fixed sequence symbol to multiplexing section 413.
  • the flowchart of the operation in the fixed sequence generation unit 411 is the same as the flowchart of the fixed sequence generation unit 11 shown in FIG.
  • data generation unit 412 Similar to data generation unit 12 in the first embodiment, data generation unit 412 generates data symbols by a modulation scheme such as PSK or QAM, and outputs the generated data symbols to multiplexing unit 413. It is a generation part. Note that PSK, QAM, and the like are examples, and a different modulation method may be used. The modulation method is the same as that of the data generation unit 12.
  • the data generation unit 12 generates N D -M data symbols as data symbols for one data block.
  • the data generation unit 412 generates data symbols with the number of symbols N D / 2-M as data symbols for one multiplexed block. Although the number of symbols to be generated is different, the flowchart of the operation in the data generator 412 is the same as the flowchart of the data generator 12 shown in FIG.
  • the multiplexing unit 413 generates a first multiplexed symbol including data symbols by multiplexing the fixed sequence symbol input from the fixed sequence generation unit 411 and the data symbol input from the data generation unit 412 in the time domain, It is a first multiple symbol generation unit that outputs the generated first multiple symbol to the DFT unit 414.
  • the number of symbols of the first multiplex symbol is N D / 2
  • the number of fixed sequence symbols included in the first multiplex symbol is M
  • the number of data symbols is N D / 2-M.
  • Multiplexer 413 arranges N D / 2-M data symbols at the center of the first multiplexed symbol.
  • Multiplexer 413 divides M fixed sequence symbols in half, and N D / 2-M pieces of data arranged at the center of the first multiplexed symbol as the fixed sequence symbol arrangement in the first multiplexed symbol M / 2 symbols in the latter half of the fixed sequence symbol are arranged at the beginning of the first multiplex symbol before the symbol, and the tail part of the first multiplex symbol after the N D / 2-M data symbols
  • the M / 2 symbols in the first half of the fixed sequence symbols are arranged in.
  • the M / 2 symbols in the latter half of the fixed sequence symbol are the latter half portion of the fixed sequence symbol, and the M / 2 symbols in the first half of the fixed sequence symbol are the first half portion of the fixed sequence symbol.
  • the fixed sequence symbols arranged in the first multiplex symbol may have different numbers of symbols in the head portion and the tail portion.
  • the number of symbols of the fixed sequence symbols in the head portion may be set to M ′ and the number of symbols of the fixed sequence symbols in the tail portion may be set to M ′′.
  • M M ′ + M ′′, M ′ ⁇ M
  • the number of symbols of the fixed sequence symbols arranged in the first multiplex symbol is M / 2 in both the head portion and the tail portion.
  • the flowchart of the operation in the multiplexing unit 413 is the same as the flowchart of the multiplexing unit 13 shown in FIG.
  • the DFT unit 414 is a Fourier transform unit that performs a Fourier transform process for transforming the first multiplexed symbol composed of N D / 2 symbols input from the multiplexing unit 413 from a time domain signal to a frequency domain signal.
  • the DFT unit 414 outputs the first multiplexed symbol, which is a frequency domain signal after conversion, to the multiplexing unit 43.
  • FIG. 28 is a flowchart of an operation of the DFT unit 414 of the transmission device 10a according to the second embodiment.
  • the DFT unit 414 When the DFT unit 414 receives the first multiplexed symbol of the time domain signal from the multiplexing unit 413 (step S171), the DFT unit 414 performs Fourier transform processing on the first multiplexed symbol of the time domain signal to perform a time domain signal. To a frequency domain signal (step S172), and a first multiplexed symbol of the frequency domain signal is output (step S173).
  • FIG. 29 is a flowchart of the operation of the data symbol processing unit 41 of the transmission device 10a according to the second embodiment.
  • the fixed sequence generation unit 411 generates and outputs a fixed sequence symbol (step S181)
  • the data generation unit 412 generates and outputs a data symbol (step S182).
  • the multiplexing unit 413 multiplexes the fixed sequence symbol input from the fixed sequence generation unit 411 and the data symbol input from the data generation unit 412 (step S183).
  • the DFT unit 414 performs DFT processing for converting the first multiplexed symbol generated by multiplexing into a frequency domain signal (step S184).
  • FIG. 30 is a diagram illustrating an example of a configuration of a first multiplexed symbol including data symbols output from the multiplexing unit 413 to the DFT unit 414 of the transmission apparatus 10a according to the second embodiment.
  • the m-th data symbol in the first multi-symbol is d m.
  • the number of data symbols is different, but the arrangement of fixed sequence symbols is the same.
  • the pilot symbol processing unit 42 generates a second multiplex symbol including the pilot symbol, performs a Fourier transform process on the second multiplex symbol, converts the signal in the time domain into a signal in the frequency domain, and outputs the signal to the multiplex unit 43. Output.
  • the pilot symbol processing unit 42 includes a zero generation unit 421, a pilot generation unit 422, a multiplexing unit 423, and a DFT unit 424.
  • the zero generation unit 421 is a second multiple symbol zero generation unit that generates a zero symbol that is a symbol having a signal value of zero and outputs the generated zero symbol to the multiplexing unit 423.
  • the zero generation unit 421 generates M zero symbols having the same number of symbols as the above-described fixed sequence symbols.
  • FIG. 31 is a flowchart of an operation of the zero generation unit 421 of the transmission device 10a according to the second embodiment.
  • the zero generating unit 421 When generating the zero symbol (step S191), the zero generating unit 421 outputs the zero symbol to the multiplexing unit 423 (step S192).
  • Pilot generation section 422 generates a pilot symbol, which is a known fixed symbol in the receiving apparatus, and outputs the generated pilot symbol to multiplexing section 423, similar to pilot generation section 22 of the first embodiment. It is a pilot generation unit.
  • pilot generation section 422 generates N D / 2-M pilot symbols p 0 ,..., P ND / 2-M-1 (N D is expressed as ND in the subscript).
  • N D is expressed as ND in the subscript.
  • Multiplexing section 423 generates a second multiplexed symbol including pilot symbols by multiplexing the zero symbols input from zero generating section 421 and the pilot symbols input from pilot generating section 422 in the time domain. It is a second multiple symbol generation unit that outputs the second multiple symbol to DFT unit 424.
  • the number of symbols of the second multiplex symbol is N D / 2
  • the number of zero symbols included in the second multiplex symbol is M
  • the number of pilot symbols is N D / 2-M.
  • multiplexing section 423 arranges N D / 2-M pilot symbols in the center of the second multiplexed symbol.
  • Multiplexer 423 divides M zero symbols in half, and uses N D / 2-M pilot symbols arranged in the center of the second multiplexed symbol as the arrangement of zero symbols in the second multiplexed symbol.
  • M / 2 zero symbols are arranged at the head part of the previous second multiplex symbol, and M / 2 zeros are added to the tail part of the second multiplex symbol after N D / 2-M pilot symbols. Place the symbol.
  • the zero symbols arranged in the second multiplex symbol may have different numbers of samples in the head portion and the tail portion.
  • the number of symbols of the zero symbol at the head portion may be M ′ and the number of zero symbols at the tail portion may be M ′′.
  • M M ′ + M ′′, M ′ ⁇ M ′′.
  • FIG. 11 is a flowchart showing an operation of a multiplexing unit 423 of the transmission device 10a according to the second embodiment, where the multiplexing unit 423 receives a zero symbol from the zero generation unit 421 (step S201) and inputs a pilot symbol from the pilot generation unit 422. (Step S202) The multiplexing unit 423 divides the zero symbol (Step S203), places the pilot symbol in the center, and divides the divided zero symbol. Placing the symbols on both ends of the pilot symbols (step S204).
  • the DFT unit 424 is a Fourier transform unit that performs a Fourier transform process for transforming the second multiplexed symbol composed of N D / 2 symbols input from the multiplexing unit 423 from a time domain signal to a frequency domain signal.
  • the DFT unit 424 outputs the second multiplexed symbol, which is a frequency domain signal after conversion, to the multiplexing unit 43.
  • FIG. 33 is a flowchart of an operation of the DFT unit 424 of the transmission apparatus 10a according to the second embodiment.
  • the DFT unit 424 When the DFT unit 424 receives the second multiplexed symbol of the time domain signal from the multiplexing unit 423 (step S211), the DFT unit 424 performs a Fourier transform process on the second multiplexed symbol of the time domain signal to perform a time domain signal. To a frequency domain signal (step S212), and a second multiple symbol of the frequency domain signal is output (step S213).
  • FIG. 34 is a flowchart of an operation of the pilot symbol processing unit 42 of the transmission apparatus 10a according to the second embodiment.
  • the zero generation unit 421 generates and outputs a zero symbol (step S221)
  • the pilot generation unit 422 generates and outputs a pilot symbol (step S222).
  • the multiplexing unit 423 multiplexes the zero symbol input from the zero generation unit 421 and the pilot symbol input from the pilot generation unit 422 (step S223).
  • the DFT unit 424 performs DFT processing for converting the second multiplexed symbol generated by multiplexing into a frequency domain signal (step S224).
  • FIG. 35 is a diagram illustrating an example of a configuration of a pilot block including pilot symbols output from the multiplexing unit 423 to the DFT unit 424 of the transmission apparatus 10a according to the second embodiment.
  • the fixed sequence portion is replaced with zero. Further, the number of pilot symbols is different.
  • the multiplexing unit 43 converts the first multiplexed symbol converted to the frequency domain signal input from the data symbol processing unit 41 and the second multiplexed symbol converted to the frequency domain signal input from the pilot symbol processing unit 42.
  • a pre-interpolation multiplex block generation unit that multiplexes symbols in the frequency domain and generates a pre-interpolation multiplex block that is an SC block including data symbols and pilot symbols.
  • the multiplexing unit 43 outputs the generated pre-interpolation multiplexed block to the interpolation processing unit 25.
  • the pre-interpolation multiple block is a block before the interpolation processing by the interpolation processing unit 25 is performed.
  • the multiple block is a block output from the IDFT unit 26 that has been subjected to the interpolation processing by the interpolation processing unit 25.
  • N D / 2 symbols of the first multiplexed symbol input from the data symbol processing unit 41 are defined as symbols s 0 ,..., S ND / 2-1 (N D is expressed as ND in the subscript).
  • pilot symbol processing unit 42 N D / 2 symbols symbols q 0 of the second multi-symbol input from, ..., when q ND / 2-1 (subscript ND and notation N D in Chinese)
  • the multiplexed block output from the multiplexing unit 43 can be expressed as shown in FIG.
  • FIG. 36 is a diagram illustrating an example of a configuration of a multiplexed block that is output from the multiplexing unit 43 of the transmission device 10a according to the second embodiment to the interpolation processing unit 25. Note that in the multiplexing unit 43, the symbols constituting the first multiplexed symbol and the second multiplexed symbol are alternately arranged on the frequency, and the arrangement of the symbols is limited to the example of FIG. It is not something.
  • the type of SC block to be input is different from that in the first embodiment, but the operation itself in each configuration is the same as that in the first embodiment.
  • the pilot symbol processing unit 42 outputs the second multiplexed symbol having the number of N D / 2 symbols, but this is an example, and the present invention is not limited to this.
  • the number of symbols of the first multiplex symbol output from the data symbol processing unit 41 and the number of symbols of the second multiplex symbol output from the pilot symbol processing unit 42 may be different.
  • the data symbol processing unit 41 generates and outputs a first multiplexed symbol having the number of N D / 2 symbols, and the pilot symbol processing unit 42 outputs N D / Assume that a second multiplex symbol having two symbols is generated and output.
  • FIG. 37 is a diagram illustrating SC blocks multiplexed in the time domain and output from the output control unit 3 of the transmission apparatus 10a according to the second embodiment. This corresponds to FIG. 20 in the first embodiment.
  • the output control unit 3 is supplied with data blocks from the data block generation unit 1 and multiple blocks as a kind of pilot block from the pilot block generation unit 2.
  • the transmitting device 10a periodically transmits multiple blocks while transmitting data blocks.
  • the transmission frequency of the multiplexed block for the data block is based on the content of the control information output from the control unit 31 of the output control unit 3.
  • periodically transmitting multiple blocks is an example, and multiple blocks may be transmitted irregularly.
  • the control unit 31 of the output control unit 3 generates control information that irregularly outputs the multiplexed blocks generated by the pilot block generation unit 2 and outputs the control information to the output unit 32.
  • FIG. 38 is a diagram illustrating an example of waveforms of multiple blocks and data blocks transmitted from the transmission apparatus 10a according to the second embodiment. This corresponds to FIG. 21 in the first embodiment.
  • phase continuity can be ensured at the boundary between the data block and the multiplexed block in which the pilot block and the data block are multiplexed as described above.
  • FIG. 39 is a flowchart of an operation of the pilot block generation unit 2a of the transmission device 10a according to the second embodiment.
  • the data symbol processing unit 41 generates and outputs a first multiplexed symbol (step S231)
  • the pilot symbol processing unit 42 generates and outputs a second multiplexed symbol (step S232).
  • the multiplexing unit 43 multiplexes the first multiplexed symbol input from the data symbol processing unit 41 and the second multiplexed symbol input from the pilot symbol processing unit 42 (step S233).
  • the interpolation processing unit 25 performs interpolation processing on the multiplexed block before interpolation generated by multiplexing (step S234), and the IDFT unit 26 converts the signal into a time domain signal (step S235).
  • the detailed operation of each component is based on the flowchart of each component.
  • the pilot block generating unit 2a of the transmitting device 10a the number of symbols from the data symbol processing unit 41 and the pilot symbol processing unit 42 is input to the multiplexing unit 43, becomes the N D In total, although it is the same as the number of symbols input to the multiplexing unit 13 of the data block generation unit 1, it is not limited to this.
  • the number of symbols to be input to the multiplexing unit 43 may be D-number 'N a D ⁇ N D' N but, N 'when the D and even number N' to D / 2 ⁇ M.
  • the multiplexing unit 423 before the input of the DFT unit 424 performs multiplexing of pilot symbols and zero symbols, that is, performs zero insertion in the pilot symbols.
  • the multiplexing unit 423 may perform normalization processing on the pilot symbols before being input to the DFT unit 424.
  • the zero symbol generated by the zero generation unit 421 and the pilot symbol generated by the pilot generation unit 422 are fixed, so that multiple processing and DFT processing are performed. There is no need to perform every block. Therefore, in order to reduce the calculation amount and the calculation time, in FIG. 27, N D / 2 samples q 0 ,..., Q ND / 2-1 output from the DFT unit 424 (N D is expressed as ND in the subscript) ) May be held in the storage unit and used.
  • N D is expressed as ND in the subscript
  • the transmission device at this time is referred to as a transmission device 10a ′.
  • the pilot block generation unit is a pilot block generation unit 2a ′
  • the pilot symbol processing unit is a pilot symbol processing unit 42 ′.
  • FIG. 40 is a block diagram of a configuration example of the pilot block generation unit 2a ′ of the transmission device 10a ′ according to the second embodiment.
  • the pilot symbol processing unit 42 ′ includes a storage unit 425.
  • the zero symbol generated by the zero generation unit 421 and the pilot symbol generated by the pilot generation unit 422 are multiplexed by the multiplexing unit 423 and shown in FIG.
  • N D / 2 pieces of N D / 2 symbols q 0 which DFT processing is performed by the DFT unit 424 for the second multiplex symbol consisting of symbols after multiplexing, ..., q ND / 2-1 (subscript the same N D / 2 symbols q 0 and the second multiple symbols in the frequency region of the signal comprising the N D from ND hereinafter) is shaped, ..., and ND a N D is q ND / 2-1 (subscript 2nd multiple symbols of the signal in the frequency domain consisting of (notation).
  • the storage unit 425 outputs the second multiplexed symbol of the frequency domain signal composed of N D / 2 symbols by reading from the multiplexing unit 43.
  • FIG. 41 is a flowchart of an operation of the pilot block generation unit 2a ′ of the transmission apparatus 10a ′ according to the second embodiment.
  • the data symbol processing unit 41 generates and outputs a first multiplexed symbol (step S241)
  • the multiplexing unit 43 stores the second multiplexed symbol stored in the pilot symbol processing unit 42 ′. Is read (step S242).
  • the multiplexing unit 43 multiplexes the first multiplexed symbol generated by the data symbol processing unit 41 and the second multiplexed symbol stored in the pilot symbol processing unit 42 '(step S243).
  • the interpolation processing unit 25 performs an interpolation process on the multiplexed block before interpolation generated by multiplexing (step S244), and the IDFT unit 26 converts the signal into a time domain signal (step S245).
  • the detailed operation of each component is based on the flowchart of each component.
  • the hardware configuration of the transmission device 10a is the same as the configuration of the transmission device 10 of the first embodiment.
  • the fixed sequence generation unit 411 has the same configuration as the fixed sequence generation unit 11
  • the data generation unit 412 has the same configuration as the data generation unit 12
  • the multiplexing units 43, 413, and 423 are the same as the multiplexing units 13 and 23.
  • the DFT unit 414 has the same configuration as the DFT units 14 and 24, and the pilot generation unit 422 has the same configuration as the pilot generation unit 22.
  • the zero generation unit 421 may be realized by the processing circuit 91 or the CPU 92 and the memory 93, or may be realized by a modulator.
  • the storage unit 425 is realized by a memory, for example.
  • Embodiment 3 a method different from that in Embodiment 2 will be described in the case of generating a multiplexed block that is an SC block in which data symbols and pilot symbols are frequency-multiplexed.
  • a symbol obtained by multiplexing a zero symbol and a data symbol is defined as a first multiplexed symbol
  • a symbol obtained by multiplexing a fixed sequence symbol and a pilot symbol is defined as a second symbol.
  • the configuration of transmitting apparatus 10 is the same as that in Embodiment 1 shown in FIG.
  • the pilot block generator 2 is replaced with a pilot block generator 2b.
  • the pilot block generation unit 2b is a kind of pilot block including pilot symbols, like the pilot block generation unit 2a of the second embodiment, and a multiplexed block that is an SC block in which pilot symbols and data symbols are multiplexed in the frequency domain. Generate and output.
  • the transmission device in the third embodiment is referred to as a transmission device 10b.
  • FIG. 42 is a block diagram of a configuration example of the pilot block generation unit 2b of the transmission apparatus 10b according to the third embodiment.
  • the pilot block generation unit 2b includes a data symbol processing unit 41a, a pilot symbol processing unit 42a, a multiplexing unit 43, an interpolation processing unit 25, and an IDFT unit 26.
  • the interpolation processing unit 25 and the IDFT unit 26 constitute a signal conversion unit 27.
  • the data symbol processing unit 41a includes a zero generation unit 415, a data generation unit 412, a multiplexing unit 413a, and a DFT unit 414.
  • the zero generation unit 415 is a first multiple symbol zero generation unit that generates a zero symbol, which is a symbol having a signal value of zero, and outputs the generated zero symbol to the multiplexing unit 413a.
  • the configuration of the zero generation unit 415 is the same as that of the above-described zero generation unit 421.
  • the flowchart of the operation in the zero generator 415 is the same as the flowchart of the zero generator 421 shown in FIG.
  • the multiplexing unit 413a generates the first multiplexed symbol including the data symbol by multiplexing the zero symbol input from the zero generation unit 415 and the data symbol input from the data generation unit 412 in the time domain. It is a first multiple symbol generation unit that outputs the first multiple symbol to the DFT unit 414.
  • the number of symbols of the first multiplexed symbol is N D / 2
  • the number of zero symbols included in the first multiplexed symbol is M
  • the number of data symbols is N D / 2-M.
  • Multiplexer 413a arranges N D / 2-M data symbols at the center of the first multiplexed symbol.
  • Multiplexer 413 divides M zero symbols in half, and uses N D / 2-M data symbols arranged in the center of the first multiplexed symbol as the arrangement of zero symbols in the first multiplexed symbol.
  • M / 2 zero symbols are arranged at the head part of the preceding first multiplex symbol, and M / 2 zeros are added to the tail part of the first multiplex symbol after N D / 2-M data symbols. Place the symbol.
  • the number of zero symbols arranged in the first multiplex symbol may be different in the head portion and the tail portion.
  • the number of symbols of the zero symbol at the head portion may be M ′ and the number of zero symbols at the tail portion may be M ′′.
  • M M ′ + M ′′, M ′ ⁇ M ′′.
  • the number of zero symbols arranged in the first multiplex symbol is M / 2 in both the head portion and the tail portion.
  • the zero symbol is input from the zero generation part 415 (step S251), and the data symbol is input from the data generation part 412.
  • the multiplexing unit 413a divides the zero symbol (Step S253), places the data symbol in the center, and divides the zero symbol. Placing le across the data symbols (step S254).
  • FIG. 44 is a flowchart of the operation of the data symbol processing unit 41a of the transmission device 10b according to the third embodiment.
  • the zero generation unit 415 generates and outputs a zero symbol (step S261)
  • the data generation unit 412 generates and outputs a data symbol (step S262).
  • the multiplexing unit 413a multiplexes the zero symbol input from the zero generation unit 415 and the data symbol input from the data generation unit 412 (step S263).
  • the DFT unit 414 performs DFT processing for converting the first multiplexed symbol generated by multiplexing into a frequency domain signal (step S264).
  • FIG. 45 is a diagram illustrating an example of a configuration of a first multiplexed symbol including data symbols output from the multiplexing unit 413a to the DFT unit 414 of the transmission apparatus 10b according to the third embodiment.
  • the m-th data symbol in the first multi-symbol is d m.
  • the fixed sequence symbol portion is replaced with a zero symbol.
  • the pilot symbol processing unit 42 a includes a fixed sequence generation unit 426, a pilot generation unit 422, a multiplexing unit 423 a, and a DFT unit 424.
  • the fixed sequence generation unit 426 is a second multiple symbol fixed sequence generation unit that generates a zero symbol, which is a symbol having a signal value of zero, and outputs the generated zero symbol to the multiplexing unit 423a.
  • the configuration of fixed sequence generation unit 426 is the same as that of fixed sequence generation units 21 and 411 described above.
  • the flowchart of the operation in the fixed sequence generation unit 426 is the same as the flowchart of the fixed sequence generation units 21 and 411 shown in FIG.
  • Multiplexer 423a multiplexes the fixed sequence symbol input from fixed sequence generator 426 and the pilot symbol input from pilot generator 422 in the time domain to generate a second multiplexed symbol including pilot symbols, This is a second multiple symbol generation unit that outputs the generated second multiple symbol to the DFT unit 424.
  • the number of symbols of the second multiplex symbol is N D / 2
  • the number of fixed sequence symbols included in the second multiplex symbol is M
  • the number of pilot symbols is N D / 2-M.
  • Multiplexer 423a arranges N D / 2-M pilot symbols at the center of the second multiplexed symbol.
  • Multiplexing section 423a divides M fixed sequence symbols in half, and N D / 2-M pilots arranged at the center of the second multiplexed symbol as the arrangement of fixed sequence symbols in the second multiplexed symbol M / 2 symbols in the latter half of the fixed sequence symbol are arranged at the head part of the second multiplex symbol before the symbol, and the tail part of the second multiplex symbol after the N D / 2-M pilot symbols
  • the M / 2 symbols in the first half of the fixed sequence symbols are arranged in.
  • the M / 2 symbols in the latter half of the fixed sequence symbol are the latter half portion of the fixed sequence symbol, and the M / 2 symbols in the first half of the fixed sequence symbol are the first half portion of the fixed sequence symbol.
  • the fixed sequence symbols arranged in the second multiplex symbol may have different numbers of symbols in the head portion and the tail portion.
  • the number of symbols of the fixed sequence symbols in the head portion may be set to M ′ and the number of symbols of the fixed sequence symbols in the tail portion may be set to M ′′.
  • M M ′ + M ′′, M ′ ⁇ M
  • the number of symbols of the fixed sequence symbols arranged in the second multiplex symbol is assumed to be M / 2 symbols in both the head portion and the tail portion.
  • the flowchart of the operation in the multiplexing unit 423a is the same as the flowchart of the multiplexing unit 23 shown in FIG.
  • FIG. 46 is a flowchart of an operation of the pilot symbol processing unit 42a of the transmission device 10b according to the third embodiment.
  • the fixed sequence generation unit 426 generates and outputs a fixed sequence symbol (step S271)
  • the pilot generation unit 422 generates and outputs a pilot symbol (step S272).
  • the multiplexing unit 423a multiplexes the fixed sequence symbol input from the fixed sequence generation unit 426 and the pilot symbol input from the pilot generation unit 422 (step S273).
  • the DFT unit 424 performs DFT processing for converting the second multiplexed symbol generated by multiplexing into a frequency domain signal (step S274).
  • FIG. 47 is a diagram illustrating an example of a configuration of a second multiplexed symbol including a pilot symbol output from the multiplexing unit 423a of the transmission apparatus 10b according to the third embodiment to the DFT unit 424. Compared to the configuration of the second multiple symbol of the second embodiment shown in FIG. 35, the zero symbol portion is replaced with a fixed sequence symbol.
  • the pilot block generating portion 2b of the transmission device 10b the number of symbols from the data symbol processing unit 41a and the pilot symbol processing unit 42a is input to the multiplexing unit 43, N D number and becomes In total
  • the number of symbols is the same as the number of symbols input to the multiplexing unit 13 of the data block generation unit 1, but is not limited to this.
  • the number of symbols to be input to the multiplexing unit 43 may be D-number 'N a D ⁇ N D' N but, N 'when the D and even number N' to D / 2 ⁇ M.
  • the multiplexing unit 413a before the input of the DFT unit 414 performs multiplexing of zero symbols and data symbols, that is, performs zero insertion into the data symbols.
  • the multiplexing unit 413a may perform normalization processing on the data symbols before being input to the DFT unit 414.
  • N D / 2 samples q 0 ,..., Q ND / 2-1 output from the DFT unit 424 (N D is expressed as ND in the subscript) ) May be held in the storage unit and used.
  • N D is expressed as ND in the subscript
  • the transmission device at this time is referred to as a transmission device 10b ′.
  • the pilot block generator is a pilot block generator 2b ′
  • the pilot symbol processor is a pilot symbol processor 42a ′.
  • FIG. 48 is a block diagram of a configuration example of a pilot block generation unit 2b ′ of the transmission apparatus 10b ′ according to the third embodiment.
  • the pilot symbol processing unit 42a ′ includes a storage unit 427.
  • storage unit 427 multiplexes fixed sequence symbols generated by fixed sequence generation unit 426 and pilot symbols generated by pilot generation unit 422 by multiplexing unit 423a, 47.
  • N D / 2 symbols q 0 ,..., Q ND / 2 obtained by performing DFT processing in the DFT unit 424 on the second multiplexed symbol composed of N D / 2 symbols after multiplexing shown in FIG.
  • the storage unit 427 outputs the second multiplexed symbol of the frequency domain signal composed of N D / 2 symbols by reading from the multiplexing unit 43.
  • the flowchart of the operation of the pilot block generator 2b 'when the pilot symbol processor 42a' includes the storage unit 427 is the same as the flowchart of the pilot symbol processor 42 'shown in FIG.
  • the hardware configuration of the transmission device 10b is the same as the configuration of the transmission device 10 of the first embodiment.
  • the fixed sequence generation unit 426 has the same configuration as the fixed sequence generation unit 11
  • the data generation unit 412 has the same configuration as the data generation unit 12
  • the multiplexing units 43, 413 a, and 423 a have the same configuration as the multiplexing units 13, 23.
  • the DFT units 414 and 424 have the same configuration as the DFT units 14 and 24, and the pilot generation unit 422 has the same configuration as the pilot generation unit 22.
  • the zero generation unit 415 may be realized by the processing circuit 91 or the CPU 92 and the memory 93, or may be realized by a modulator.
  • the storage unit 427 is realized by a memory, for example.
  • first multiplexing is performed by multiplexing zero symbols and data symbols in the time domain.
  • the symbols and the second multiplexed symbols obtained by multiplexing the fixed sequence symbols and the pilot symbols in the time domain are multiplexed on the frequency.
  • Embodiment 4 FIG.
  • a method different from those in Embodiments 2 and 3 will be described in the case of generating a multiplexed block that is an SC block in which data symbols and pilot symbols are frequency-multiplexed.
  • a symbol obtained by multiplexing a fixed sequence symbol and a data symbol is a first multiplexed symbol
  • a symbol obtained by multiplexing a fixed sequence symbol and a pilot symbol is a second symbol.
  • the configuration of the transmission device 10 is the same as that of the first embodiment shown in FIG.
  • the pilot block generator 2 is replaced with a pilot block generator 2c.
  • Pilot block generation section 2c is a type of pilot block including pilot symbols, similar to pilot block generation sections 2a and 2b of Embodiments 2 and 3, and is an SC block in which pilot symbols and data symbols are multiplexed in the frequency domain. A certain multi-block is generated and output.
  • the transmission device in the fourth embodiment is referred to as a transmission device 10c.
  • FIG. 49 is a block diagram of a configuration example of the pilot block generation unit 2c of the transmission device 10c according to the fourth embodiment.
  • the pilot block generation unit 2c includes a data symbol processing unit 41, a pilot symbol processing unit 42a, a multiplexing unit 43, an interpolation processing unit 25, and an IDFT unit 26.
  • the pilot symbol processing unit 42a can be replaced with a pilot symbol processing unit 42a 'as in the third embodiment.
  • the transmission device at this time is referred to as a transmission device 10c '.
  • the pilot block generation unit is a pilot block generation unit 2c '
  • the pilot symbol processing unit is a pilot symbol processing unit 42a'.
  • the pilot block generation unit 2c ′ includes a data symbol processing unit 41, a pilot symbol processing unit 42 a ′, a multiplexing unit 43, an interpolation processing unit 25, and an IDFT unit 26.
  • the data symbol processing unit 41 is used in the second embodiment, and the pilot symbol processing units 42a and 42a 'are used in the third embodiment. That is, pilot block generation sections 2c and 2c 'use fixed sequence symbols in both the first and second multiplexed symbols to be generated.
  • Each configuration of transmitting apparatuses 10c and 10c 'according to the present embodiment is the same as that used in the first to third embodiments, and a detailed description thereof will be omitted.
  • transmitting apparatuses 10c and 10c ′ when generating an SC block including a pilot symbol, transmit a first sequence symbol and a data symbol multiplexed in the time domain.
  • the multiplexed symbols and the second multiplexed symbols obtained by multiplexing the fixed sequence symbols and the pilot symbols in the time domain are multiplexed on the frequency.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Transmitters (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Complex Calculations (AREA)

Abstract

信号値が固定系列からなる固定系列シンボルおよびデータシンボルを含むデータブロックを生成して出力するデータブロック生成部１と、固定系列シンボルおよび受信側で既知の固定シンボルであるパイロットシンボルを含むパイロットブロックを生成して出力するパイロットブロック生成部２と、データブロックおよびパイロットブロックが入力され、データブロックを出力するかパイロットブロックを出力するかを制御する出力制御部３と、を備える。

Description

送信装置
　本発明は、シングルキャリアブロック伝送方式における送信装置に関する。
　デジタル通信システムにおいて、送信信号が建物などに反射して起こるマルチパスフェージングまたは端末の移動によって起こるドップラ変動によって、伝送路の周波数選択性と時間変動とが発生する。このようなマルチパス環境において、受信信号は送信シンボルと遅延時間が経って届くシンボルと干渉した信号となる。
　このような周波数選択性のある伝送路において、最良の受信特性を得るためシングルキャリア（Single　Carrier：ＳＣ）ブロック伝送方式が近年注目を集めている（例えば、非特許文献１参照）。ＳＣブロック伝送方式は、マルチキャリア（Multiple　Carrier：ＭＣ）ブロック伝送であるＯＦＤＭ（Orthogonal　Frequency　Division　Multiplexing）伝送方式（例えば、非特許文献２参照）に比べピーク電力を低くすることができる。
　ＳＣブロック伝送を行う送信機では、例えば次のような伝送を行うことによりマルチフェージング対策を行っている。まず、”Modulator”においてデジタル変調信号であるＰＳＫ（Phase　Shift　Keying）信号またはＱＡＭ（Quadrature　Amplitude　Modulation）信号を生成後、プリコーダおよびＩＤＦＴ（Inverse　Discrete　Fourier　Transform）処理部によりデジタル変調信号を時間領域信号に変換する。その後マルチパスフェージング対策として、ＣＰ（Cyclic　Prefix）挿入部においてＣＰが挿入される。ＣＰ挿入部では時間領域信号の後ろの規定の数のサンプルをコピーして、送信信号の初めに付加する。また、送信ピーク電力を抑圧するため、ＳＣ伝送を行う送信機では、プリコーダでは一般的にＤＦＴ（Discrete　Fourier　Transform）処理が行われる。
　非特許文献１および２では、マルチパスフェージングの影響を低減しつつ送信ピーク電力を抑圧している。しかしながら、ＳＣブロック伝送では、ＳＣブロック間の位相および振幅が不連続となるので、帯域外スペクトルまたは帯域外漏洩が発生する。帯域外スペクトルは隣接するチャネルの干渉となる。このため、帯域外スペクトル抑圧が必要となる。また、一般的な通信システムではスペクトルマスクが定められており、スペクトルマスクを満足するように帯域外スペクトルを抑圧する必要がある。
　非特許文献３では、固定系列からなるシンボルをブロックの両端に挿入することで、帯域外スペクトルを抑圧する技術が提案されている。非特許文献３に記載の送信機では、ブロック毎にデータシンボルおよび固定系列シンボルを生成し、時間領域にて多重する。データシンボルは、例えば、ＰＳＫまたはＱＡＭなどの変調方式によるシンボルであり、ランダムに変わる。送信機は、多重後の信号をＤＦＴ処理により周波数領域の信号に変換し、周波数領域にて補間処理、例えば、オーバサンプリングを行い、ＩＤＦＴ処理により時間領域の信号にする。ＤＦＴ部の入出力数をＮD、補間処理部の入力数をＮD、出力数をＬＮ、ＩＤＦＴ部の入出力数をＬＮとし、補間処理であるオーバサンプリングのオーバサンプリングレートをＬ倍とする。送信機では、Ｌ＝１の時、Ｎ点ＩＤＦＴ処理が実施され、Ｎ≧ＮDとなる。Ｎ－ＮD＞０の場合、補間処理部においてＤＦＴ部の出力にゼロが挿入される。ゼロ挿入方法は、例えば、非特許文献４に記載されているような手法を用いる。
　ＩＤＦＴ部の出力を“サンプル”と呼ぶ。前述の固定系列シンボルはＭ個のシンボルによって成り立ち、全てのブロックに同じ系列が同じ位置に挿入される。固定系列シンボルの生成では同じ系列が生成されるので、メモリから保存された固定系列シンボルを読みだしても良い。オーバサンプル処理はどのような処理を用いても良いが、一般的にゼロ挿入などが用いられる。
　前述のように、ＤＦＴ部には、１ブロック分としてデータシンボルおよび固定系列シンボルが多重されたＮD個のシンボルが入力される。固定系列シンボルのシンボル数はＭ個であるから、データシンボルのシンボル数はＮD－Ｍ個となる。非特許文献３では、Ｍ個の固定系列シンボルを半分に分割し、ブロック内の固定系列シンボルの配置として、ブロックの中央に配置したＮD－Ｍ個のデータシンボルより前のブロックの先頭部分に固定系列シンボルの後半のＭ／２個のシンボルを配置し、ＮD－Ｍ個のデータシンボルより後のブロックの後尾部分に固定系列シンボルの前半のＭ／２個のシンボルを配置している。固定系列シンボルは、例えば、Ｆ-M/2，Ｆ-M/2+1，…，Ｆ-1，Ｆ0，Ｆ1，…，ＦM/2-2，ＦM/2-1と示すことが出来る。送信機において複数のブロックが生成される場合、ブロックの先頭部分に配置された固定系列シンボルの後半のＭ／２個のシンボルＦ0，Ｆ1，…，ＦM/2-2，ＦM/2-1は、１つ前のブロックの後尾部分に配置された固定系列シンボルの前半のＭ／２個のシンボルＦ-M/2，Ｆ-M/2+1，…，Ｆ-1と連続することになる。例えば、ｋ個目のブロックにおけるｍ個目のデータシンボルをｄk,mとした場合、ＤＦＴ部入力前のデータシンボルおよび固定系列シンボルの配置は、ブロックの先頭から順に、Ｆ0，…ＦM/2-1，ｄk,1，…ｄk,ND-M，Ｆ-M/2，…，Ｆ-1（添え字ではＮDをNDと表記）と表すことができる。固定系列シンボルはどのような系列を用いても良く、Zadoff-Chu系列またはゼロ等を用いて良い。
　このように、非特許文献３に記載の固定系列シンボルが配置されたブロックをＤＦＴ部入力とすることで、ＩＤＦＴ部出力においてブロック間の位相が繋がり、帯域外スペクトルを抑圧することができる。上記の例では固定系列シンボルが前半部分と後半部分でシンボル数が等しくなるように配置されているが、前半部分と後半部分で異なるシンボル数にしても良い。
　上記で説明した固定系列シンボルの挿入によって波形連続性が維持される原理について説明する。ブロックでは、ＤＦＴ処理、補間処理およびＩＤＦＴ処理の組み合わせによって折り返し現象が起こる。前述の処理の組み合わせによって起こる折り返し現象では、ブロックの末尾において、各シンボルの波形がブロックの反対側へ折り返される。このような特性を用いて、各ブロックの最初と最後のシンボルを固定にすることで、ブロック間の位相を滑らかに繋ぐことが可能となる。
N．Benvenuto，R．Dinis，D．Falconer　and　S．Tomasin，"Single　Carrier　Modulation　With　Nonlinear　Frequency　Domain　Equalization：An　Idea　Whose　Time　Has　Come－Again"，Proceeding　of　the　IEEE，vol．98，no．1，Jan　2010，pp．69－96． J．A．C．Bingham，"Multicarrier　Modulation　for　Data　Transmission：An　Idea　Whose　Time　Has　Come"，IEEE　Commun．Mag．，vol．28，no．5，May　1990，pp．5－14． 長谷川、他、"固定系列を用いたＤＦＴ－s－OFDM"、信学技報，　vol．14，no．490，RCS2014－326，pp．147－152，　2015年3月. B．Porat，"A　Course　in　Digital　Signal　Processing"，John　Wiley　and　Sons　Inc．，　1997.
　送信装置は、受信装置で既知の固定シンボルであるパイロットシンボルを送信信号に挿入している。受信装置は、受信信号に含まれるパイロットシンボルを用いて、伝送路の推定処理、またはフレーム同期、シンボル同期、ブロック同期などの同期処理を行う。しかしながら、ＳＣブロック伝送を行う送信装置において、送信するＳＣブロックにパイロットシンボルのみを含むＳＣブロックがある場合、ＳＣブロック間で位相の不連続性が発生し、帯域外スペクトルが増加してしまう、という問題があった。
　本発明は、上記に鑑みてなされたものであって、帯域外スペクトルの増加を抑制しつつ、送信する信号にパイロットシンボルを挿入可能な送信装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、シングルキャリアブロック伝送方式における送信装置である。送信装置は、信号値が固定系列からなる固定系列シンボルおよびデータシンボルを含むデータブロックを生成するデータブロック生成部を備える。また、送信装置は、固定系列シンボルおよび受信側で既知の固定シンボルであるパイロットシンボルを含むパイロットブロックを生成するパイロットブロック生成部を備える。また、送信装置は、データブロックおよびパイロットブロックが入力され、出力するブロックを制御する出力制御部を備えることを特徴とする。
　本発明にかかる送信装置は、帯域外スペクトルの増加を抑制しつつ、送信する信号にパイロットシンボルを挿入できる、という効果を奏する。
実施の形態１にかかる送信装置の構成例を示すブロック図 実施の形態１にかかる送信装置の出力制御部の制御部の動作を示すフローチャート 実施の形態１にかかる送信装置の出力制御部の出力部の動作を示すフローチャート 実施の形態１にかかる送信装置の固定系列生成部の動作を示すフローチャート 実施の形態１にかかる送信装置のデータ生成部の動作を示すフローチャート 実施の形態１にかかる送信装置の多重部の動作を示すフローチャート 実施の形態１にかかる送信装置のＤＦＴ部の動作を示すフローチャート 実施の形態１にかかる送信装置の補間処理部の動作を示すフローチャート 実施の形態１にかかる送信装置のＩＤＦＴ部の動作を示すフローチャート 実施の形態１にかかる送信装置のデータブロック生成部がデータブロックを生成して出力する動作を示すフローチャート 実施の形態１にかかる送信装置の多重部からＤＦＴ部へ出力される、データシンボルを含む補間前データブロックの構成の例を示す図 実施の形態１にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態１にかかる送信装置のパイロット生成部の動作を示すフローチャート 実施の形態１にかかる送信装置の多重部の動作を示すフローチャート 実施の形態１にかかる送信装置のＤＦＴ部の動作を示すフローチャート 実施の形態１にかかる送信装置の補間処理部の動作を示すフローチャート 実施の形態１にかかる送信装置のＩＤＦＴ部の動作を示すフローチャート 実施の形態１にかかる送信装置のパイロットブロック生成部がパイロットブロックを生成して出力する動作を示すフローチャート 実施の形態１にかかる送信装置の多重部からＤＦＴ部へ出力される、パイロットシンボルを含む補間前パイロットブロックの構成の例を示す図 実施の形態１の送信装置の出力制御部から出力される、時間領域で多重されたＳＣブロックを示す図 実施の形態１にかかる送信装置から送信されるパイロットブロックおよびデータブロックの波形の例を示す図 実施の形態１にかかる送信装置がデータブロックおよびパイロットブロックを生成して出力する動作を示すフローチャート 実施の形態１にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態１にかかる送信装置がデータブロックおよびパイロットブロックを生成して出力する動作を示すフローチャート 実施の形態１にかかる送信装置のハードウェア構成の例を示す図 実施の形態１にかかる送信装置のハードウェア構成の例を示す図 実施の形態２にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態２にかかる送信装置のＤＦＴ部の動作を示すフローチャート 実施の形態２にかかる送信装置のデータシンボル処理部の動作を示すフローチャート 実施の形態２にかかる送信装置の多重部からＤＦＴ部へ出力される、データシンボルを含む第１の多重シンボルの構成の例を示す図 実施の形態２にかかる送信装置のゼロ生成部の動作を示すフローチャート 実施の形態２にかかる送信装置の多重部の動作を示すフローチャート 実施の形態２にかかる送信装置のＤＦＴ部の動作を示すフローチャート 実施の形態２にかかる送信装置のパイロットシンボル処理部の動作を示すフローチャート 実施の形態２にかかる送信装置の多重部からＤＦＴ部へ出力される、パイロットシンボルを含むパイロットブロックの構成の例を示す図 実施の形態２にかかる送信装置の多重部から補間処理部へ出力される、多重ブロックの構成の例を示す図 実施の形態２にかかる送信装置の出力制御部から出力される、時間領域で多重されたＳＣブロックを示す図 実施の形態２にかかる送信装置から送信される多重ブロックおよびデータブロックの波形の例を示す図 実施の形態２にかかる送信装置のパイロットブロック生成部の動作を示すフローチャート 実施の形態２にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態２にかかる送信装置のパイロットブロック生成部の動作を示すフローチャート 実施の形態３にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態３にかかる送信装置の多重部の動作を示すフローチャート 実施の形態３にかかる送信装置のデータシンボル処理部の動作を示すフローチャート 実施の形態３にかかる送信装置の多重部からＤＦＴ部へ出力される、データシンボルを含む第１の多重シンボルの構成の例を示す図 実施の形態３にかかる送信装置のパイロットシンボル処理部の動作を示すフローチャート 実施の形態３にかかる送信装置の多重部からＤＦＴ部へ出力される、パイロットシンボルを含む第２の多重シンボルの構成の例を示す図 実施の形態３にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態４にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図 実施の形態４にかかる送信装置のパイロットブロック生成部の構成例を示すブロック図
　以下に、本発明の実施の形態にかかる送信装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本発明の実施の形態１にかかる送信装置１０の構成例を示すブロック図である。送信装置１０は、データブロック生成部１と、パイロットブロック生成部２と、出力制御部３と、を備える。なお、図１に示す送信装置１０は、本発明の動作の説明に必要な構成を示しており、一般的な送信装置に必要な構成については記載を省略している。
　データブロック生成部１は、固定系列シンボルおよびデータシンボルを含み、固定系列シンボルとデータシンボルとが多重されたＳＣブロックであるデータブロックを生成し、生成したデータブロックを出力制御部３へ出力する。データシンボルは、ＰＳＫまたはＱＡＭなどの変調方式で生成されたシンボルである。固定系列シンボルは、信号値が固定系列からなるシンボルであり、背景技術で説明したＭ個のシンボルＦ-M/2，Ｆ-M/2+1，…，Ｆ-1，Ｆ0，Ｆ1，…，ＦM/2-2，ＦM/2-1と同様とする。データブロックは、データシンボルが中央に配置され、分割された固定系列シンボルが先頭部分および後尾部分に配置されたブロックである。
　パイロットブロック生成部２は、固定系列シンボルおよびパイロットシンボルを含み、固定系列シンボルとパイロットシンボルとが多重されたＳＣブロックであるパイロットブロックを生成し、生成したパイロットブロックを出力制御部３へ出力する。パイロットシンボルは、図示しない受信装置で既知の固定シンボルである。
　出力制御部３は、データブロック生成部１から入力されたデータブロックまたはパイロットブロック生成部２から入力されたパイロットブロックを出力する制御を行う。出力制御部３は、出力するＳＣブロックを制御する。出力制御部３は、制御部３１と、出力部３２と、を備える。制御部３１は、データブロックを出力するか、またはパイロットブロックを出力するかを示す制御情報を生成し、生成した制御情報を出力部３２へ出力する。出力部３２は、制御部３１から取得した制御情報に基づいて、データブロック生成部１から入力されたデータブロックまたはパイロットブロック生成部２から入力されたパイロットブロックを出力する。なお、制御部３１は、制御情報に、さらに、データブロック生成部１およびパイロットブロック生成部２の動作を制御する情報を含め、データブロック生成部１およびパイロットブロック生成部２へ出力するようにしても良い。図２は、実施の形態１にかかる送信装置１０の出力制御部３の制御部３１の動作を示すフローチャートである。制御部３１は、制御情報を生成すると（ステップＳ１）、制御情報を出力部３２へ出力する（ステップＳ２）。図３は、実施の形態１にかかる送信装置１０の出力制御部３の出力部３２の動作を示すフローチャートである。出力部３２は、制御部３１から制御情報を取得すると（ステップＳ１１）、制御情報の内容を確認し、データブロック出力の場合（ステップＳ１２：Ｙｅｓ）、データブロック生成部１から入力されたデータブロックを出力し（ステップＳ１３）、パイロットブロック出力の場合（ステップＳ１２：Ｎｏ）、パイロットブロック生成部２から入力されたパイロットブロックを出力する（ステップＳ１４）。
　データブロック生成部１の詳細な構成について説明する。データブロック生成部１は、固定系列生成部１１と、データ生成部１２と、多重部１３と、ＤＦＴ部１４と、補間処理部１５と、ＩＤＦＴ部１６と、を備える。ここでは、補間処理部１５およびＩＤＦＴ部１６により信号変換部１７を構成する。
　固定系列生成部１１は、補間前データブロックに挿入する固定系列シンボルを生成し、生成した固定系列シンボルを多重部１３へ出力するデータブロック用固定系列生成部である。固定系列シンボルは、背景技術で説明したＭ個のシンボルＦ-M/2，Ｆ-M/2+1，…，Ｆ-1，Ｆ0，Ｆ1，…，ＦM/2-2，ＦM/2-1と同様とする。補間前データブロックは、補間処理部１５による補間処理が施される前の、後述する多重部１３で生成されるブロックである。データブロックは、補間処理部１５による補間処理が施された、ＩＤＦＴ部１６から出力されるブロックである。図４は、実施の形態１にかかる送信装置１０の固定系列生成部１１の動作を示すフローチャートである。固定系列生成部１１は、固定系列シンボルを生成すると（ステップＳ２１）、固定系列を多重部１３へ出力する（ステップＳ２２）。
　データ生成部１２は、ＰＳＫまたはＱＡＭなどの変調方式によるデータシンボルを生成し、生成したデータシンボルを多重部１３へ出力するデータブロック用データ生成部である。なお、ＰＳＫおよびＱＡＭなどは一例であって、これらとは異なる変調方式であっても良い。図５は、実施の形態１にかかる送信装置１０のデータ生成部１２の動作を示すフローチャートである。データ生成部１２は、データシンボルを生成すると（ステップＳ３１）、データシンボルを多重部１３へ出力する（ステップＳ３２）。
　多重部１３は、固定系列生成部１１から入力された固定系列シンボルと、データ生成部１２から入力されたデータシンボルとを時間領域で多重して補間前データブロックを生成し、生成した補間前データブロックをＤＦＴ部１４へ出力する補間前データブロック生成部である。ここでは、補間前データブロックのシンボル数はＮD個とし、補間前データブロックに含まれる固定系列シンボルのシンボル数はＭ個、データシンボルのシンボル数はＮD－Ｍ個とする。また、多重部１３では、ＮD－Ｍ個のデータシンボルを補間前データブロックの中央に配置する。多重部１３は、Ｍ個の固定系列シンボルを半分に分割し、補間前データブロック内の固定系列シンボルの配置として、補間前データブロックの中央に配置したＮD－Ｍ個のデータシンボルより前の補間前データブロックの先頭部分に固定系列シンボルの後半のＭ／２個のシンボルを配置し、ＮD－Ｍ個のデータシンボルより後の補間前データブロックの後尾部分に固定系列シンボルの前半のＭ／２個のシンボルを配置する。固定系列シンボルの後半のＭ／２個のシンボルが固定系列シンボルの後半部分であり、固定系列シンボルの前半のＭ／２個のシンボルが固定系列シンボルの前半部分である。なお、補間前データブロックに配置する固定系列シンボルについて、先頭部分と後尾部分で異なるシンボル数にしても良い。例えば、先頭部分の固定系列シンボルのシンボル数をＭ′とし、後尾部分の固定系列シンボルのシンボル数をＭ″として偏った配置にしても良い。ただし、Ｍ＝Ｍ′＋Ｍ″、Ｍ′≠Ｍ″とする。以降の説明では、説明の簡略化のため、補間前データブロックに配置される固定系列シンボルのシンボル数は、先頭部分および後尾部分ともにＭ／２個のシンボル数の場合を想定する。図６は、実施の形態１にかかる送信装置１０の多重部１３の動作を示すフローチャートである。多重部１３は、固定系列生成部１１から固定系列シンボルが入力され（ステップＳ４１）、データ生成部１２からデータシンボルが入力される（ステップＳ４２）。多重部１３は、固定系列シンボルを分割し（ステップＳ４３）、データシンボルを補間前データブロックの中央に配置し、分割した固定系列シンボルの後半のＭ／２個のシンボルを補間前データブロックの先頭部分に配置し、分割した固定系列シンボルの前半のＭ／２個のシンボルを補間前データブロックの後尾部分に配置する（ステップＳ４４）。
　ＤＦＴ部１４は、多重部１３から入力されたＮD個のシンボルからなる補間前データブロックを時間領域の信号から周波数領域の信号に変換するフーリエ変換処理を行うフーリエ変換部である。ＤＦＴ部１４は、変換後の周波数領域の信号である補間前データブロックを補間処理部１５へ出力する。図７は、実施の形態１にかかる送信装置１０のＤＦＴ部１４の動作を示すフローチャートである。ＤＦＴ部１４は、多重部１３から時間領域の信号の補間前データブロックが入力されると（ステップＳ５１）、時間領域の信号の補間前データブロックにフーリエ変換処理を行って時間領域の信号から周波数領域の信号に変換し（ステップＳ５２）、周波数領域の信号の補間前データブロックを出力する（ステップＳ５３）。
　補間処理部１５は、オーバサンプリングレートをＬ倍とし、ＤＦＴ部１４から入力されたＮD個のシンボルからなる周波数領域の信号のデータブロックに対して、補間処理、例えば、周波数領域でゼロ挿入などのオーバサンプリングを行い、ＬＮ個のシンボルからなる周波数領域の信号のデータブロックを生成して出力する。補間処理部１５は、ゼロ挿入する場合、ＬＮ－ＮD個のゼロを挿入する。図８は、実施の形態１にかかる送信装置１０の補間処理部１５の動作を示すフローチャートである。補間処理部１５は、ＮD個のシンボルからなる周波数領域の信号の補間前データブロックが入力されると（ステップＳ６１）、周波数領域の信号に変換された補間前データブロックに補間処理を行って（ステップＳ６２）、ＬＮ個のシンボルからなる周波数領域の信号のデータブロックを生成して出力する（ステップＳ６３）。
　ＩＤＦＴ部１６は、補間処理部１５から入力されたＬＮ個のシンボルからなるデータブロックを周波数領域の信号から時間領域の信号に変換する逆フーリエ変換を行う逆フーリエ変換部である。ＩＤＦＴ部１６は、変換後の時間領域の信号であって、ＬＮ個のサンプルからなる補間処理後のデータブロックを出力する。図９は、実施の形態１にかかる送信装置１０のＩＤＦＴ部１６の動作を示すフローチャートである。ＩＤＦＴ部１６は、補間処理部１５から周波数領域の信号のデータブロックが入力されると（ステップＳ７１）、周波数領域の信号のデータブロックに逆フーリエ変換処理を行って周波数領域の信号から時間領域の信号に変換し（ステップＳ７２）、時間領域の信号のデータブロックを出力する（ステップＳ７３）。
　データブロック生成部１の基本的な処理の流れについて説明する。図１０は、実施の形態１にかかる送信装置１０のデータブロック生成部１がデータブロックを生成して出力する動作を示すフローチャートである。まず、データブロック生成部１では、固定系列生成部１１が固定系列シンボルを生成して出力し（ステップＳ８１）、データ生成部１２がデータシンボルを生成して出力する（ステップＳ８２）。多重部１３は、固定系列生成部１１から入力された固定系列シンボルと、データ生成部１２から入力されたデータシンボルとを多重する（ステップＳ８３）。データブロック生成部１では、ＤＦＴ部１４が多重により生成された補間前データブロックを周波数領域の信号に変換するＤＦＴ処理を行い（ステップＳ８４）、補間処理部１５が補間処理を行い（ステップＳ８５）、ＩＤＦＴ部１６が時間領域の信号に変換するＩＤＦＴ処理を行う（ステップＳ８６）。なお、各構成の詳細な動作については、各構成のフローチャートに基づく。
　ここで、多重部１３からＤＦＴ部１４へ出力される補間前データブロックの構成について説明する。図１１は、実施の形態１にかかる送信装置１０の多重部１３からＤＦＴ部１４へ出力される、データシンボルを含む補間前データブロックの構成の例を示す図である。図１１では、一例として、多重部１３からＤＦＴ部１４へ出力されるｋ番目の補間前データブロックおよびｋ＋１番目の補間前データブロックを示している。なお、ｋ個目の補間前データブロックにおけるｍ個目のデータシンボルをｄk,mとする。ｋ番目の補間前データブロックには、補間前データブロックの先頭から順に、Ｆ0，…ＦM/2-1，ｄk,0，…ｄk,ND-M-1，Ｆ-M/2，…，Ｆ-1（添え字ではＮDをNDと表記）によるＮD個のシンボルが含まれる。同様に、ｋ＋１番目の補間前データブロックには、補間前データブロックの先頭から順に、Ｆ0，…ＦM/2-1，ｄk+1,0，…ｄk+1,ND-M-1，Ｆ-M/2，…，Ｆ-1（添え字ではＮDをNDと表記）によるＮD個のシンボルが含まれる。図１１において、補間前データブロックの左側が先頭側、右側が後尾側になる。以降で説明する各ブロックの図においても同様とする。図１１に示すように、各補間前データブロックにおいて、補間前データブロックの中央に配置されたＮD－Ｍ個のデータシンボルより前の補間前データブロックの先頭部分に固定系列シンボルの後半のＭ／２個のシンボルが配置され、ＮD－Ｍ個のデータシンボルより後の補間前データブロックの後尾部分に固定系列シンボルの前半のＭ／２個のシンボルが配置されている。この結果、ｋ＋１番目の補間前データブロックの先頭部分に配置された固定系列シンボルの後半のＭ／２個のシンボルＦ0，Ｆ1，…，ＦM/2-2，ＦM/2-1は、１つ前のｋ番目の補間前データブロックの後尾部分に配置された固定系列シンボルの前半のＭ／２個のシンボルＦ-M/2，Ｆ-M/2+1，…，Ｆ-1と連続することになる。これにより、ＤＦＴ部１４によるＤＦＴ処理、補間処理部１５による補間処理、およびＩＤＦＴ部１６によるＩＤＦＴ処理が施されたデータブロックでは、データブロック間の位相が繋がり、帯域外スペクトルを抑圧することができる。
　つぎに、パイロットブロック生成部２の詳細な構成について説明する。図１２は、実施の形態１にかかる送信装置１０のパイロットブロック生成部２の構成例を示すブロック図である。パイロットブロック生成部２は、固定系列生成部２１と、パイロット生成部２２と、多重部２３と、ＤＦＴ部２４と、補間処理部２５と、ＩＤＦＴ部２６と、を備える。ここでは、補間処理部２５およびＩＤＦＴ部２６により信号変換部２７を構成する。
　固定系列生成部２１は、補間前パイロットブロックに挿入する固定系列シンボルを生成し、生成した固定系列シンボルを多重部２３へ出力するパイロットブロック用固定系列生成部である。固定系列シンボルは、固定系列生成部１１で生成されるＭ個のシンボルＦ-M/2，Ｆ-M/2+1，…，Ｆ-1，Ｆ0，Ｆ1，…，ＦM/2-2，ＦM/2-1と同様とする。補間前パイロットブロックは、補間処理部２５による補間処理が施される前の、後述する多重部２３で生成されるブロックである。なお、パイロットブロックは、補間処理部２５による補間処理が施された、ＩＤＦＴ部２６から出力されるブロックである。固定系列生成部２１における動作のフローチャートは、図４に示す固定系列生成部１１のフローチャートと同様である。
　パイロット生成部２２は、受信装置で既知の固定シンボルであるパイロットシンボルを生成し、生成したパイロットシンボルを多重部２３へ出力するパイロットブロック用パイロット生成部である。パイロット生成部２２は、ここでは、ＮD－Ｍ個のパイロットシンボルｐ0，…，ｐND-M-1（添え字ではＮDをNDと表記）を生成する。図１３は、実施の形態１にかかる送信装置１０のパイロット生成部２２の動作を示すフローチャートである。パイロット生成部２２は、パイロットシンボルを生成すると（ステップＳ９１）、パイロットシンボルを多重部２３へ出力する（ステップＳ９２）。
　多重部２３は、固定系列生成部２１から入力された固定系列シンボルと、パイロット生成部２２から入力されたパイロットシンボルとを時間領域で多重して補間前パイロットブロックを生成し、生成した補間前パイロットブロックをＤＦＴ部２４へ出力する補間前パイロットブロック生成部である。ここでは、補間前パイロットブロックのシンボル数はＮD個とし、補間前パイロットブロックに含まれる固定系列シンボルのシンボル数はＭ個、パイロットシンボルのシンボル数はＮD－Ｍ個とする。また、多重部２３では、ＮD－Ｍ個のパイロットシンボルを補間前パイロットブロックの中央に配置する。多重部２３は、Ｍ個の固定系列シンボルを半分に分割し、補間前パイロットブロック内の固定系列シンボルの配置として、補間前パイロットブロックの中央に配置したＮD－Ｍ個のパイロットシンボルより前の補間前パイロットブロックの先頭部分に固定系列シンボルの後半のＭ／２個のシンボルを配置し、ＮD－Ｍ個のパイロットシンボルより後の補間前パイロットブロックの後尾部分に固定系列シンボルの前半のＭ／２個のシンボルを配置する。固定系列シンボルの後半のＭ／２個のシンボルが固定系列シンボルの後半部分であり、固定系列シンボルの前半のＭ／２個のシンボルが固定系列シンボルの前半部分である。なお、補間前パイロットブロックに配置する固定系列シンボルについて、先頭部分と後尾部分で異なるシンボル数にしても良い。例えば、先頭部分の固定系列シンボルのシンボル数をＭ′とし、後尾部分の固定系列シンボルのシンボル数をＭ″として偏った配置にしても良い。ただし、Ｍ＝Ｍ′＋Ｍ″、Ｍ′≠Ｍ″とする。以降の説明では、説明の簡略化のため、補間前パイロットブロックに配置される固定系列シンボルのシンボル数は、先頭部分および後尾部分ともにＭ／２個のシンボルの場合を想定する。図１４は、実施の形態１にかかる送信装置１０の多重部２３の動作を示すフローチャートである。多重部２３は、固定系列生成部２１から固定系列シンボルが入力され（ステップＳ１０１）、パイロット生成部２２からパイロットシンボルが入力される（ステップＳ１０２）。多重部２３は、固定系列シンボルを分割し（ステップＳ１０３）、パイロットシンボルを補間前パイロットブロックの中央に配置し、分割した固定系列シンボルの後半のＭ／２個のシンボルを補間前パイロットブロックの先頭部分に配置し、分割した固定系列シンボルの前半のＭ／２個のシンボルを補間前パイロットブロックの後尾部分に配置する（ステップＳ１０４）。
　ＤＦＴ部２４は、多重部２３から入力されたＮD個のシンボルからなる補間前パイロットブロックを時間領域の信号から周波数領域の信号に変換するフーリエ変換処理を行うフーリエ変換部である。ＤＦＴ部２４は、変換後の周波数領域の信号である補間前パイロットブロックを補間処理部２５へ出力する。図１５は、実施の形態１にかかる送信装置１０のＤＦＴ部２４の動作を示すフローチャートである。ＤＦＴ部２４は、多重部２３から時間領域の信号の補間前パイロットブロックが入力されると（ステップＳ１１１）、時間領域の信号の補間前パイロットブロックにフーリエ変換処理を行って時間領域の信号から周波数領域の信号に変換し（ステップＳ１１２）、周波数領域の信号の補間前パイロットブロックを出力する（ステップＳ１１３）。
　補間処理部２５は、オーバサンプリングレートをＬ倍とし、ＤＦＴ部２４から入力されたＮD個のシンボルからなる周波数領域の信号の補間前パイロットブロックに対して、補間処理、例えば、周波数領域でゼロ挿入などのオーバサンプリングを行い、ＬＮ個のシンボルからなる周波数領域の信号のパイロットブロックを生成して出力する。補間処理部２５は、ゼロ挿入する場合、ＬＮ－ＮD個のゼロを挿入する。図１６は、実施の形態１にかかる送信装置１０の補間処理部２５の動作を示すフローチャートである。補間処理部２５は、ＮD個のシンボルからなる周波数領域の信号の補間前パイロットブロックが入力されると（ステップＳ１２１）、周波数領域の信号に変換された補間前パイロットブロックに補間処理を行って（ステップＳ１２２）、ＬＮ個のシンボルからなる周波数領域の信号のパイロットブロックを生成して出力する（ステップＳ１２３）。
　ＩＤＦＴ部２６は、補間処理部２５から入力されたＬＮ個のシンボルからなるパイロットブロックを周波数領域の信号から時間領域の信号に変換する逆フーリエ変換を行う逆フーリエ変換部である。ＩＤＦＴ部２６は、変換後の時間領域の信号であって、ＬＮ個のサンプルからなる補間処理後のパイロットブロックを出力する。図１７は、実施の形態１にかかる送信装置１０のＩＤＦＴ部２６の動作を示すフローチャートである。ＩＤＦＴ部２６は、補間処理部２５から周波数領域の信号のパイロットブロックが入力されると（ステップＳ１３１）、周波数領域の信号のパイロットブロックに逆フーリエ変換処理を行って周波数領域の信号から時間領域の信号に変換し（ステップＳ１３２）、時間領域の信号のパイロットブロックを出力する（ステップＳ１３３）。
　パイロットブロック生成部２の基本的な処理の流れについて説明する。図１８は、実施の形態１にかかる送信装置１０のパイロットブロック生成部２がパイロットブロックを生成して出力する動作を示すフローチャートである。まず、パイロットブロック生成部２では、固定系列生成部２１が固定系列シンボルを生成して出力し（ステップＳ１４１）、パイロット生成部２２がパイロットシンボルを生成して出力する（ステップＳ１４２）。多重部２３は、固定系列生成部２１から入力された固定系列シンボルと、パイロット生成部２２から入力されたパイロットシンボルとを多重する（ステップＳ１４３）。パイロットブロック生成部２では、ＤＦＴ部２４が多重により生成された補間前パイロットブロックを周波数領域の信号に変換し（ステップＳ１４４）、補間処理部２５が補間処理を行い（ステップＳ１４５）、ＩＤＦＴ部２６が時間領域の信号に変換する（ステップＳ１４６）。なお、各構成の詳細な動作については、各構成のフローチャートに基づく。
　ここで、多重部２３からＤＦＴ部２４へ出力される補間前パイロットブロックの構成について説明する。図１９は、実施の形態１にかかる送信装置１０の多重部２３からＤＦＴ部２４へ出力される、パイロットシンボルを含む補間前パイロットブロックの構成の例を示す図である。図１１に示すデータシンボルを含む補間前データブロックに対して、データシンボルの部分をパイロットシンボルに置き換えた構成である。パイロットシンボルを含むパイロットブロックがデータシンボルを含むデータブロックに隣接する場合であっても、各ブロックにおいて固定系列シンボルの配置が同じである。そのため、図１１の場合と同様、ＤＦＴ部２４によるＤＦＴ処理、補間処理部２５による補間処理、およびＩＤＦＴ部２６によるＩＤＦＴ処理が施されたパイロットブロックでは、他のブロック、例えば、データブロックとの間の位相が繋がり、ブロック間の位相不連続性が解消される。これにより、送信装置１０では、帯域外スペクトルの増加を抑制しつつ、送信するＳＣブロック内にパイロットシンボルを挿入することが可能となる。
　図２０は、実施の形態１の送信装置１０の出力制御部３から出力される、時間領域で多重されたＳＣブロックを示す図である。図１に示すように、出力制御部３には、データブロック生成部１からデータブロック、すなわちｙ0，…，ｙLN-1のＬＮ個のサンプルが入力されている。また、出力制御部３には、パイロットブロック生成部２からパイロットブロック、すなわちｚ0，…，ｚLN-1のＬＮ個のサンプルが入力されている。送信装置１０は、データブロックを送信中において、パイロットブロックを定期的に送信する。データブロックに対するパイロットブロックの送信頻度は、出力制御部３の制御部３１から出力される制御情報の内容に基づくことになる。なお、送信装置１０において、パイロットブロックを定期的に送信するのは一例であり、パイロットブロックを不定期に送信しても良い。この場合、出力制御部３の制御部３１は、パイロットブロック生成部２で生成されたパイロットブロックを不定期に出力するような制御情報を生成して、出力部３２へ出力する。出力制御部３は、定期的にパイロットブロック生成部２からパイロットブロックを出力する。
　ここで、データブロックおよびパイロットブロック間の位相不連続性が解消される原理を説明する。出力制御部３すなわち送信装置１０から送信されるｋ番目のＳＣブロックについて、ｋ番目のＳＣブロックがデータブロックの場合はｋ番目のブロックのｎ番目のサンプルの出力信号をｙk,nとし、ｋ番目のＳＣブロックがパイロットブロックの場合はｋ番目のブロックのｎ番目のサンプルの出力信号をｚk,nとする。この場合、時間領域で多重されたＳＣブロックのサンプルの出力信号は、以下の（１）に示すように表すことができる。なお、ｙk,n+1はｋ番目のＳＣブロックであるデータブロックのｎ＋１番目のサンプルを示し、ｚk+1,1はｋ＋１番目のＳＣブロックであるパイロットブロックの１番目のサンプルを示し、ｙk+2,1はｋ＋２番目のＳＣブロックであるデータブロックの１番目のサンプルを示すものとする。
　…，ｙk,n，…，ｙk,LN-1，ｚk+1,0，…，ｚk+1,LN-1，ｙk+2,0，…，ｙk+2,n，…　（１）
　本実施の形態では、ＳＣブロック間の位相が滑らかに繋がるようにすることを目的としている。具体的には、前述の（１）において、ｙk,LN-1とｚk+1,0との間で位相を滑らかに繋ぐこと、ｚk+1,LN-1とｙk+2,0との間で位相を滑らかに繋ぐことである。前述のように、本実施の形態では、パイロットブロック生成部２は、データブロック生成部１において補間前データブロックに固定系列シンボルを挿入する方法と同じ方法で、具体的には、図１９に示すように、補間前パイロットブロックの先頭からＭ／２個および後尾からＭ／２個の位置に、データブロック生成部１で挿入される固定系列シンボルと同じ固定系列シンボルを挿入する。パイロットブロック生成部２は、データブロック生成部１で生成される固定系列シンボルと同じ固定系列シンボルを、補間前データブロックと同じ個所に挿入して補間前パイロットブロックを生成することで、ＳＣブロック間を滑らかに繋ぐことができる。
　図２１は、実施の形態１にかかる送信装置１０から送信されるパイロットブロックおよびデータブロックの波形の例を示す図である。図２１では、データシンボルの変調方式の一例としてＱＰＳＫ（Quadrature　Phase　Shift　Keying）を想定し、ＩＤＦＴ部からの出力の実数部のみを示す。具体的に、パイロットブロックは、パイロットブロック生成部２のＩＤＦＴ部２６から出力制御部３経由で出力されたものであり、データブロックは、データブロック生成部１のＩＤＦＴ部１６から出力制御部３経由で出力されたものである。送信装置１０では、パイロットブロックおよびデータブロックについて、各ＳＣブロックの先頭および後尾の同じ位置に同じ固定系列シンボルを挿入することで、パイロットブロックおよびデータブロックの境界において位相の連続性を確保することができる。
　なお、図１９において、パイロットシンボルを含む補間前パイロットブロックの長さ、すなわちシンボル数を、図１１に示すデータシンボルを含む補間前データブロックと同じＮD個としたが、一例であり、これに限定されるものではない。例えば、パイロットシンボルを含む補間前パイロットブロックの長さを、データシンボルを含む補間前データブロックよりも長く、すなわちシンボル数をＮD個より多くしてもよい。なお、パイロットシンボルを含む補間前パイロットブロックの長さを、データシンボルを含む補間前データブロックの長さより長くする場合であっても、帯域外スペクトルを抑圧するため、固定系列の長さ、すなわちシンボル数はＭ個に固定することが望ましい。
　送信装置１０の基本的な処理の流れについて説明する。図２２は、実施の形態１にかかる送信装置１０がデータブロックおよびパイロットブロックを生成して出力する動作を示すフローチャートである。まず、送信装置１０では、データブロック生成部１がデータブロックを生成して出力し（ステップＳ１５１）、パイロットブロック生成部２がパイロットブロックを生成して出力する（ステップＳ１５２）。出力制御部３は、データブロック生成部１から入力されたデータブロックまたはパイロットブロック生成部２から入力されたパイロットブロックを出力する（ステップＳ１５３）。なお、各構成の詳細な動作については、各構成のフローチャートに基づく。
　ここで、図１２に示すパイロットブロック生成部２において、多重部２３からＤＦＴ部２４に入力されるパイロットシンボルおよび固定系列シンボルは固定なので、ＤＦＴ処理、補間処理およびＩＤＦＴ処理を毎ブロック行う必要が無い。そのため、演算量削減および計算時間短縮のため、図１２においてＩＤＦＴ部２６から出力されるＬＮ個のサンプルｚ0，…，ｚLN-1からなるパイロットブロックを記憶部に保存して利用しても良い。図示は省略するが、説明の便宜上、このときの送信装置を送信装置１０’とし、パイロットブロック生成部をパイロットブロック生成部２’とする。なお、送信装置１０’においてデータブロック生成部１の構成は図１と同じである。
　図２３は、実施の形態１にかかる送信装置１０’のパイロットブロック生成部２’の構成例を示すブロック図である。パイロットブロック生成部２’は、記憶部２８を備える。記憶部２８は、図１２に示すパイロットブロック生成部２において、固定系列生成部２１で生成された固定系列、およびパイロット生成部２２で生成されたパイロットシンボルが多重部２３で多重され、図１９に示す多重後のＮD個のシンボルからなる補正前パイロットブロックに対してＤＦＴ部２４でＤＦＴ処理が施され、補間処理部２５で補間処理が施され、ＩＤＦＴ部２６でＩＤＦＴ処理が施されたＬＮ個のサンプルｚ0，…，ｚLN-1からなるパイロットブロックと同じＬＮ個のサンプルｚ0，…，ｚLN-1のパイロットブロックを記憶する。記憶部２８は、出力制御部３からの読み出しにより、ＬＮ個のサンプルからなるパイロットブロックを出力する。
　図２３に示すパイロットブロック生成部２’の構成においても、図１２に示すパイロットブロック生成部２と同様の効果を得ることができる。
　パイロットブロック生成部２’が記憶部２８を備える場合の送信装置１０’の基本的な処理の流れについて説明する。図２４は、実施の形態１にかかる送信装置１０’がデータブロックおよびパイロットブロックを生成して出力する動作を示すフローチャートである。まず、送信装置１０’では、データブロック生成部１がデータブロックを生成して出力し（ステップＳ１６１）、出力制御部３がパイロットブロック生成部２’に記憶されているパイロットブロックを読み出す（ステップＳ１６２）。出力制御部３は、データブロック生成部１から入力されたデータブロックまたはパイロットブロック生成部２’に記憶されているパイロットブロックを出力する（ステップＳ１６３）。なお、上記の動作は一例であって、これに限定されるものではない。例えば、出力制御部３では、事前にパイロットブロック生成部２’からパイロットブロックを読み出しせず、パイロットブロックを出力する場合に、パイロットブロック生成部２’に記憶されているパイロットブロックをパイロットブロック生成部２’から読み出して出力しても良い。各構成の詳細な動作については、各構成のフローチャートに基づく。
　つづいて、送信装置１０のハードウェア構成について説明する。送信装置１０において、データブロック生成部１のデータ生成部１２はモジュレータ、データブロック生成部１のＤＦＴ部１４およびパイロットブロック生成部２のＤＦＴ部２４はＤＦＴ回路、データブロック生成部１の補間処理部１５およびパイロットブロック生成部２の補間処理部２５は補間回路、データブロック生成部１のＩＤＦＴ部１６およびパイロットブロック生成部２のＩＤＦＴ部２６はＩＤＦＴ回路によって実現される。なお、パイロットブロック生成部２’を記憶部２８で構成する場合には記憶部２８はメモリによって実現される。そのため、以降の説明では、図１および図１２に示す送信装置１０の構成のうち、固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３、出力制御部３の部分について説明する。
　図２５および図２６は、実施の形態１にかかる送信装置１０のハードウェア構成の例を示す図である。送信装置１０において、固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３、出力制御部３の各機能は、処理回路９１により実現される。すなわち、送信装置１０は、固定系列シンボルを生成し、パイロットシンボルを生成し、複数種類のシンボルを多重し、２つのブロックのうち１つのブロックを出力するための処理装置を備える。処理回路９１は、専用のハードウェアであってもよいし、メモリ９３に格納されるプログラムを実行するＣＰＵ（Central　Processing　Unit）９２およびメモリ９３であってもよい。ＣＰＵ９２は、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、またはＤＳＰ（Digital　Signal　Processor）などであってもよい。
　処理回路９１が専用のハードウェアである場合、処理回路９１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field　Programmable　Gate　Array）、またはこれらを組み合わせたものが該当する。固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３、出力制御部３の各部の機能各々を処理回路９１で実現してもよいし、各部の機能をまとめて処理回路９１で実現してもよい。
　処理回路９１がＣＰＵ９２およびメモリ９３の場合、固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３、出力制御部３の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリ９３に格納される。処理回路９１では、メモリ９３に記憶されたプログラムをＣＰＵ９２が読み出して実行することにより、各部の機能を実現する。すなわち、送信装置１０は、処理回路９１により実行されるときに、固定系列シンボルを生成するステップ、パイロットシンボルを生成するステップ、複数種類のシンボルを多重するステップ、２つのブロックのうち１つのブロックを出力するステップが結果的に実行されることになるプログラムを格納するためのメモリ９３を備える。また、これらのプログラムは、固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３、出力制御部３の手順および方法をコンピュータに実行させるものであるともいえる。ここで、メモリ９３とは、例えば、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable　Programmable　ROM）、ＥＥＰＲＯＭ（Electrically　EPROM）などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはＤＶＤ（Digital　Versatile　Disc）などが該当する。
　なお、固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３、出力制御部３の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、固定系列生成部１１，２１、パイロット生成部２２、多重部１３，２３については専用のハードウェアとしての処理回路９１でその機能を実現し、出力制御部３については処理回路９１においてＣＰＵ９２がメモリ９３に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
　このように、処理回路９１は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。なお、固定系列生成部１１，２１およびパイロット生成部２２については、上述の構成に限定されず、データ生成部１２と同様、モジュレータにより構成しても良い。
　以上説明したように、本実施の形態によれば、送信装置１０，１０’は、データシンボルを含むデータブロックおよびパイロットシンボルを含むパイロットブロックの各ＳＣブロックを生成する場合、ＤＦＴ処理、補間処理およびＩＤＦＴ処理前の補間前ＳＣブロックにおいて、データシンボルを含む補間前データブロックおよびパイロットシンボルを含む補間前パイロットブロックの同じ位置に固定系列シンボルを挿入することとした。これにより、送信装置１０，１０’では、送信する信号にパイロットシンボルを挿入する場合でも、ＳＣブロック間の位相の不連続性が解消されるため、帯域外スペクトルの増加を抑制することができる。
実施の形態２．
　実施の形態１では、送信装置１０において、ＳＣブロック間の位相連続性を確保しつつ、データブロックおよびパイロットブロックを時間多重して出力した。本実施の形態では、送信装置は、ＳＣブロック間の位相連続性を確保しつつ、データブロックに、データシンボルおよびパイロットシンボルが周波数多重されたＳＣブロックである多重ブロックを時間多重して出力する方法について説明する。なお、本実施の形態では、全てのＳＣブロックでデータシンボルおよびパイロットシンボルを周波数多重することは想定しない。以降の実施の形態についても同様とする。
　実施の形態２において、送信装置１０の構成は、図１に示す実施の形態１と同様とする。ただし、実施の形態２では、パイロットブロック生成部２をパイロットブロック生成部２ａに置き換える。パイロットブロック生成部２ａは、パイロットシンボルを含むパイロットブロックの一種であり、パイロットシンボルおよびデータシンボルが周波数領域で多重されたＳＣブロックである多重ブロックを生成して出力する。図示は省略するが、説明の便宜上、実施の形態２における送信装置を送信装置１０ａとする。
　図２７は、実施の形態２にかかる送信装置１０ａのパイロットブロック生成部２ａの構成例を示すブロック図である。パイロットブロック生成部２ａは、データシンボル処理部４１と、パイロットシンボル処理部４２と、多重部４３と、補間処理部２５と、ＩＤＦＴ部２６と、を備える。また、補間処理部２５およびＩＤＦＴ部２６により信号変換部２７を構成する。
　データシンボル処理部４１は、データシンボルを含む第１の多重シンボルを生成し、第１の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換して多重部４３へ出力する。データシンボル処理部４１は、固定系列生成部４１１と、データ生成部４１２と、多重部４１３と、ＤＦＴ部４１４と、を備える。
　固定系列生成部４１１は、実施の形態１の固定系列生成部１１と同様、Ｍ個のシンボルＦ-M/2，Ｆ-M/2+1，…，Ｆ-1，Ｆ0，Ｆ1，…，ＦM/2-2，ＦM/2-1からなる固定系列シンボルを生成する第１の多重シンボル用固定系列生成部である。固定系列生成部４１１は、生成した固定系列シンボルを多重部４１３へ出力する。固定系列生成部４１１における動作のフローチャートは、図４に示す固定系列生成部１１のフローチャートと同様である。
　データ生成部４１２は、実施の形態１のデータ生成部１２と同様、ＰＳＫまたはＱＡＭなどの変調方式によるデータシンボルを生成し、生成したデータシンボルを多重部４１３へ出力する第１の多重シンボル用データ生成部である。なお、ＰＳＫおよびＱＡＭなどは一例であって、これらとは異なる変調方式であっても良い。変調方式は、データ生成部１２と同じ方式とする。データ生成部１２は、１つのデータブロック分のデータシンボルとして、シンボル数がＮD－Ｍ個のデータシンボルを生成している。データ生成部４１２では、１つの多重ブロック分のデータシンボルとして、シンボル数がＮD／２－Ｍ個のデータシンボルを生成する。生成するシンボル数が異なるが、データ生成部４１２における動作のフローチャートは、図５に示すデータ生成部１２のフローチャートと同様である。
　多重部４１３は、固定系列生成部４１１から入力された固定系列シンボルと、データ生成部４１２から入力されたデータシンボルとを時間領域で多重してデータシンボルを含む第１の多重シンボルを生成し、生成した第１の多重シンボルをＤＦＴ部４１４へ出力する第１の多重シンボル生成部である。ここでは、第１の多重シンボルのシンボル数はＮD／２個とし、第１の多重シンボルに含まれる固定系列シンボルのシンボル数はＭ個、データシンボルのシンボル数はＮD／２－Ｍ個とする。また、多重部４１３では、ＮD／２－Ｍ個のデータシンボルを第１の多重シンボルの中央に配置する。多重部４１３は、Ｍ個の固定系列シンボルを半分に分割し、第１の多重シンボル内の固定系列シンボルの配置として、第１の多重シンボルの中央に配置したＮD／２－Ｍ個のデータシンボルより前の第１の多重シンボルの先頭部分に固定系列シンボルの後半のＭ／２個のシンボルを配置し、ＮD／２－Ｍ個のデータシンボルより後の第１の多重シンボルの後尾部分に固定系列シンボルの前半のＭ／２個のシンボルを配置する。固定系列シンボルの後半のＭ／２個のシンボルが固定系列シンボルの後半部分であり、固定系列シンボルの前半のＭ／２個のシンボルが固定系列シンボルの前半部分である。なお、第１の多重シンボルに配置する固定系列シンボルについて、先頭部分と後尾部分で異なるシンボル数にしても良い。例えば、先頭部分の固定系列シンボルのシンボル数をＭ′とし、後尾部分の固定系列シンボルのシンボル数をＭ″として偏った配置にしても良い。ただし、Ｍ＝Ｍ′＋Ｍ″、Ｍ′≠Ｍ″とする。以降の説明では、説明の簡略化のため、第１の多重シンボルに配置される固定系列シンボルのシンボル数は、先頭部分および後尾部分ともにＭ／２個の場合を想定する。扱うデータシンボルのシンボル数および多重後の信号の名称が異なるが、多重部４１３における動作のフローチャートは、図６に示す多重部１３のフローチャートと同様である。
　ＤＦＴ部４１４は、多重部４１３から入力されたＮD／２個のシンボルからなる第１の多重シンボルを時間領域の信号から周波数領域の信号に変換するフーリエ変換処理を行うフーリエ変換部である。ＤＦＴ部４１４は、変換後の周波数領域の信号である第１の多重シンボルを多重部４３へ出力する。図２８は、実施の形態２にかかる送信装置１０ａのＤＦＴ部４１４の動作を示すフローチャートである。ＤＦＴ部４１４は、多重部４１３から時間領域の信号の第１の多重シンボルが入力されると（ステップＳ１７１）、時間領域の信号の第１の多重シンボルにフーリエ変換処理を行って時間領域の信号から周波数領域の信号に変換し（ステップＳ１７２）、周波数領域の信号の第１の多重シンボルを出力する（ステップＳ１７３）。
　図２９は、実施の形態２にかかる送信装置１０ａのデータシンボル処理部４１の動作を示すフローチャートである。データシンボル処理部４１では、固定系列生成部４１１が固定系列シンボルを生成して出力し（ステップＳ１８１）、データ生成部４１２がデータシンボルを生成して出力する（ステップＳ１８２）。多重部４１３は、固定系列生成部４１１から入力された固定系列シンボルと、データ生成部４１２から入力されたデータシンボルとを多重する（ステップＳ１８３）。そして、ＤＦＴ部４１４は、多重により生成された第１の多重シンボルを周波数領域の信号に変換するＤＦＴ処理を行う（ステップＳ１８４）。
　図３０は、実施の形態２にかかる送信装置１０ａの多重部４１３からＤＦＴ部４１４へ出力される、データシンボルを含む第１の多重シンボルの構成の例を示す図である。ここでは、第１の多重シンボル内のｍ個目のデータシンボルをｄmとする。図１１に示す実施の形態１のデータブロックの構成と比較して、データシンボルのシンボル数が異なっているが、固定系列シンボルの配置は同じである。
　つぎに、パイロットシンボル処理部４２の構成について説明する。パイロットシンボル処理部４２は、パイロットシンボルを含む第２の多重シンボルを生成し、第２の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換して多重部４３へ出力する。パイロットシンボル処理部４２は、ゼロ生成部４２１と、パイロット生成部４２２と、多重部４２３と、ＤＦＴ部４２４と、を備える。
　ゼロ生成部４２１は、信号値がゼロ値のシンボルであるゼロシンボルを生成し、生成したゼロシンボルを多重部４２３へ出力する第２の多重シンボル用ゼロ生成部である。ゼロ生成部４２１は、前述の固定系列シンボルと同じシンボル数のＭ個のゼロシンボルを生成する。図３１は、実施の形態２にかかる送信装置１０ａのゼロ生成部４２１の動作を示すフローチャートである。ゼロ生成部４２１は、ゼロシンボルを生成すると（ステップＳ１９１）、ゼロシンボルを多重部４２３へ出力する（ステップＳ１９２）。
　パイロット生成部４２２は、実施の形態１のパイロット生成部２２と同様、受信装置で既知の固定シンボルであるパイロットシンボルを生成し、生成したパイロットシンボルを多重部４２３へ出力する第２の多重シンボル用パイロット生成部である。パイロット生成部４２２は、ここでは、ＮD／２－Ｍ個のパイロットシンボルｐ0，…，ｐND/2-M-1（添え字ではＮDをNDと表記）を生成する。生成するシンボル数が異なるが、パイロット生成部４２２における動作のフローチャートは、図１３に示すパイロット生成部２２のフローチャートと同様である。
　多重部４２３は、ゼロ生成部４２１から入力されたゼロシンボルと、パイロット生成部４２２から入力されたパイロットシンボルとを時間領域で多重してパイロットシンボルを含む第２の多重シンボルを生成し、生成した第２の多重シンボルをＤＦＴ部４２４へ出力する第２の多重シンボル生成部である。ここでは、第２の多重シンボルのシンボル数はＮD／２個とし、第２の多重シンボルに含まれるゼロシンボルのシンボル数はＭ個、パイロットシンボルのシンボル数はＮD／２－Ｍ個とする。また、多重部４２３では、ＮD／２－Ｍ個のパイロットシンボルを第２の多重シンボルの中央に配置する。多重部４２３は、Ｍ個のゼロシンボルを半分に分割し、第２の多重シンボル内のゼロシンボルの配置として、第２の多重シンボルの中央に配置したＮD／２－Ｍ個のパイロットシンボルより前の第２の多重シンボルの先頭部分にＭ／２個のゼロシンボルを配置し、ＮD／２－Ｍ個のパイロットシンボルより後の第２の多重シンボルの後尾部分にＭ／２個のゼロシンボルを配置する。なお、第２の多重シンボルに配置するゼロシンボルについて、先頭部分と後尾部分で異なるサンプル数にしても良い。例えば、先頭部分のゼロシンボルのシンボル数をＭ′とし、後尾部分のゼロシンボルのシンボル数をＭ″として偏った配置にしても良い。ただし、Ｍ＝Ｍ′＋Ｍ″、Ｍ′≠Ｍ″とする。以降の説明では、説明の簡略化のため、第２の多重シンボルに配置されるゼロシンボルのシンボル数は、先頭部分および後尾部分ともにＭ／２個の場合を想定する。図３２は、実施の形態２にかかる送信装置１０ａの多重部４２３の動作を示すフローチャートである。多重部４２３は、ゼロ生成部４２１からゼロシンボルが入力され（ステップＳ２０１）、パイロット生成部４２２からパイロットシンボルが入力される（ステップＳ２０２）。多重部４２３は、ゼロシンボルを分割し（ステップＳ２０３）、パイロットシンボルを中央に配置し、分割したゼロシンボルをパイロットシンボルの両端に配置する（ステップＳ２０４）。
　ＤＦＴ部４２４は、多重部４２３から入力されたＮD／２個のシンボルからなる第２の多重シンボルを時間領域の信号から周波数領域の信号に変換するフーリエ変換処理を行うフーリエ変換部である。ＤＦＴ部４２４は、変換後の周波数領域の信号である第２の多重シンボルを多重部４３へ出力する。図３３は、実施の形態２にかかる送信装置１０ａのＤＦＴ部４２４の動作を示すフローチャートである。ＤＦＴ部４２４は、多重部４２３から時間領域の信号の第２の多重シンボルが入力されると（ステップＳ２１１）、時間領域の信号の第２の多重シンボルにフーリエ変換処理を行って時間領域の信号から周波数領域の信号に変換し（ステップＳ２１２）、周波数領域の信号の第２の多重シンボルを出力する（ステップＳ２１３）。
　図３４は、実施の形態２にかかる送信装置１０ａのパイロットシンボル処理部４２の動作を示すフローチャートである。パイロットシンボル処理部４２では、ゼロ生成部４２１がゼロシンボルを生成して出力し（ステップＳ２２１）、パイロット生成部４２２がパイロットシンボルを生成して出力する（ステップＳ２２２）。多重部４２３は、ゼロ生成部４２１から入力されたゼロシンボルと、パイロット生成部４２２から入力されたパイロットシンボルとを多重する（ステップＳ２２３）。そして、ＤＦＴ部４２４が多重により生成された第２の多重シンボルを周波数領域の信号に変換するＤＦＴ処理を行う（ステップＳ２２４）。
　図３５は、実施の形態２にかかる送信装置１０ａの多重部４２３からＤＦＴ部４２４へ出力される、パイロットシンボルを含むパイロットブロックの構成の例を示す図である。図１９に示す実施の形態１のパイロットブロックの構成と比較して、固定系列の部分をゼロに置き換えている。また、パイロットシンボルのシンボル数が異なっている。
　多重部４３は、データシンボル処理部４１から入力された周波数領域の信号に変換後の第１の多重シンボルと、パイロットシンボル処理部４２から入力された周波数領域の信号に変換後の第２の多重シンボルとを周波数領域で多重して、データシンボルおよびパイロットシンボルを含むＳＣブロックである補間前多重ブロックを生成する補間前多重ブロック生成部である。多重部４３は、生成した補間前多重ブロックを補間処理部２５へ出力する。補間前多重ブロックは、補間処理部２５による補間処理が施される前のブロックである。なお、多重ブロックは、補間処理部２５による補間処理が施された、ＩＤＦＴ部２６から出力されるブロックである。ここで、データシンボル処理部４１から入力された第１の多重シンボルのＮD／２個のシンボルをシンボルｓ0，…，ｓND/2-1（添え字ではＮDをNDと表記）とし、パイロットシンボル処理部４２から入力された第２の多重シンボルのＮD／２個のシンボルをシンボルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）とすると、多重部４３から出力される多重ブロックは、図３６のように表すことができる。図３６は、実施の形態２にかかる送信装置１０ａの多重部４３から補間処理部２５へ出力される、多重ブロックの構成の例を示す図である。なお、多重部４３において、第１の多重シンボルおよび第２の多重シンボルを構成する各シンボルを周波数上で交互に配置するのは一例であって、各シンボルの配置は図３６の例に限定されるものではない。
　補間処理部２５およびＩＤＦＴ部２６では、入力されるＳＣブロックの種類が実施の形態１と異なるが、各構成における動作そのものは実施の形態１と同様である。
　なお、本実施の形態では、多重部４３でＮD個のシンボルから補間前多重ブロックを生成するため、データシンボル処理部４１からＮD／２個のシンボル数からなる第１の多重シンボルを出力し、パイロットシンボル処理部４２からＮD／２個のシンボル数からなる第２の多重シンボルを出力しているが、一例であり、これに限定されるものではない。データシンボル処理部４１から出力される第１の多重シンボルのシンボル数、およびパイロットシンボル処理部４２から出力される第２の多重シンボルのシンボル数について、異なるシンボル数にしても良い。本実施の形態では、説明の簡易化のため、データシンボル処理部４１がＮD／２個のシンボル数からなる第１の多重シンボルを生成して出力し、パイロットシンボル処理部４２がＮD／２個のシンボル数からなる第２の多重シンボルを生成して出力する場合を想定する。
　図３７は、実施の形態２にかかる送信装置１０ａの出力制御部３から出力される、時間領域で多重されたＳＣブロックを示す図である。実施の形態１における図２０に対応するものである。出力制御部３には、データブロック生成部１からデータブロック、およびパイロットブロック生成部２からパイロットブロックの一種である多重ブロックが入力されている。送信装置１０ａは、データブロックを送信中において、多重ブロックを定期的に送信する。データブロックに対する多重ブロックの送信頻度は、出力制御部３の制御部３１から出力される制御情報の内容に基づくことになる。なお、送信装置１０ａにおいて、多重ブロックを定期的に送信するのは一例であり、多重ブロックを不定期に送信しても良い。この場合、出力制御部３の制御部３１は、パイロットブロック生成部２で生成された多重ブロックを不定期に出力するような制御情報を生成して、出力部３２へ出力する。
　図３８は、実施の形態２にかかる送信装置１０ａから送信される多重ブロックおよびデータブロックの波形の例を示す図である。実施の形態１における図２１に対応するものである。送信装置１０ａにおいて、前述のようにパイロットブロックおよびデータブロックが多重された多重ブロックについても、データブロックとの境界において位相の連続性を確保することができる。
　図３９は、実施の形態２にかかる送信装置１０ａのパイロットブロック生成部２ａの動作を示すフローチャートである。パイロットブロック生成部２ａでは、データシンボル処理部４１が第１の多重シンボルを生成して出力し（ステップＳ２３１）、パイロットシンボル処理部４２が第２の多重シンボルを生成して出力する（ステップＳ２３２）。多重部４３は、データシンボル処理部４１から入力された第１の多重シンボルと、パイロットシンボル処理部４２から入力された第２の多重シンボルとを多重する（ステップＳ２３３）。そして、補間処理部２５が多重により生成された補間前多重ブロックに対して補間処理を行い（ステップＳ２３４）、ＩＤＦＴ部２６が時間領域の信号に変換する（ステップＳ２３５）。なお、各構成の詳細な動作については、各構成のフローチャートに基づく。
　なお、本実施の形態では、送信装置１０ａのパイロットブロック生成部２ａにおいて、多重部４３に入力されるデータシンボル処理部４１およびパイロットシンボル処理部４２からのシンボル数は、合計するとＮD個となり、データブロック生成部１の多重部１３に入力されるシンボル数と同じであるが、これに限定されるものではない。多重部４３に入力されるシンボル数をＮ′D≠ＮDであるＮ′D個にしても良いが、Ｎ′Dを偶数とした場合にはＮ′D／２≧Ｍとする。
　また、送信装置１０ａのパイロットシンボル処理部４２では、ＤＦＴ部４２４の入力前の多重部４２３において、パイロットシンボルおよびゼロシンボルの多重、すなわち、パイロットシンボルにゼロ挿入を行う。送信電力調整のため、多重部４２３は、ＤＦＴ部４２４に入力前のパイロットシンボルに対して正規化処理を実施しても良い。
　ここで、図２７に示すパイロットブロック生成部２ａのパイロットシンボル処理部４２において、ゼロ生成部４２１で生成されるゼロシンボルおよびパイロット生成部４２２で生成されるパイロットシンボルは固定なので、多重処理およびＤＦＴ処理を毎ブロック行う必要が無い。そのため、演算量削減および計算時間短縮のため、図２７においてＤＦＴ部４２４から出力されるＮD／２個のサンプルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）からなる第２の多重シンボルを記憶部で保持して利用しても良い。図示は省略するが、説明の便宜上、このときの送信装置を送信装置１０ａ’とする。また、パイロットブロック生成部をパイロットブロック生成部２ａ’とし、パイロットシンボル処理部をパイロットシンボル処理部４２’とする。
　図４０は、実施の形態２にかかる送信装置１０ａ’のパイロットブロック生成部２ａ’の構成例を示すブロック図である。パイロットシンボル処理部４２’は、記憶部４２５を備える。記憶部４２５は、図２７に示すパイロットシンボル処理部４２において、ゼロ生成部４２１で生成されたゼロシンボル、およびパイロット生成部４２２で生成されたパイロットシンボルが多重部４２３で多重され、図３５に示す多重後のＮD／２個のシンボルからなる第２の多重シンボルに対してＤＦＴ部４２４でＤＦＴ処理が施されたＮD／２個のシンボルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）からなる周波数領域の信号の第２の多重シンボルと同じＮD／２個のシンボルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）からなる周波数領域の信号の第２の多重シンボルを記憶する。記憶部４２５は、多重部４３からの読み出しにより、ＮD／２個のシンボルからなる周波数領域信号の第２の多重シンボルを出力する。
　パイロットシンボル処理部４２’が記憶部４２５を備える場合のパイロットブロック生成部２ａ’の動作について説明する。図４１は、実施の形態２にかかる送信装置１０ａ’のパイロットブロック生成部２ａ’の動作を示すフローチャートである。パイロットブロック生成部２ａ’では、データシンボル処理部４１が第１の多重シンボルを生成して出力し（ステップＳ２４１）、多重部４３がパイロットシンボル処理部４２’に記憶されている第２の多重シンボルを読み出す（ステップＳ２４２）。多重部４３は、データシンボル処理部４１で生成された第１の多重シンボルと、パイロットシンボル処理部４２’に記憶されている第２の多重シンボルとを多重する（ステップＳ２４３）。そして、補間処理部２５が多重により生成された補間前多重ブロックに対して補間処理を行い（ステップＳ２４４）、ＩＤＦＴ部２６が時間領域の信号に変換する（ステップＳ２４５）。なお、各構成の詳細な動作については、各構成のフローチャートに基づく。
　送信装置１０ａのハードウェア構成については、実施の形態１の送信装置１０の構成と同様である。例えば、固定系列生成部４１１は固定系列生成部１１と同様の構成であり、データ生成部４１２はデータ生成部１２と同様の構成であり、多重部４３，４１３，４２３は多重部１３，２３と同様の構成であり、ＤＦＴ部４１４はＤＦＴ部１４，２４と同様の構成であり、パイロット生成部４２２はパイロット生成部２２と同様の構成である。なお、ゼロ生成部４２１は、処理回路９１またはＣＰＵ９２およびメモリ９３で実現しても良いし、モジュレータによって実現しても良い。また、記憶部４２５は、例えば、メモリによって実現される。
　以上説明したように、本実施の形態によれば、送信装置１０ａ，１０ａ’は、パイロットシンボルを含むＳＣブロックを生成する場合において、固定系列シンボルとデータシンボルとを時間領域で多重した第１の多重シンボルと、ゼロシンボルとパイロットシンボルとを時間領域で多重した第２の多重シンボルとを、周波数上で多重することとした。これにより、送信装置１０ａ，１０ａ’では、ＳＣブロック間の位相不連続性を解消しつつ、実施の形態１と比較して、送信するデータ量を増加させることが可能となる。
実施の形態３．
　本実施の形態では、データシンボルおよびパイロットシンボルが周波数多重されたＳＣブロックである多重ブロックを生成する場合において、実施の形態２と異なる方法について説明する。具体的に、本実施の形態では、ゼロシンボルとデータシンボルとを多重したものを第１の多重シンボルとし、固定系列シンボルとパイロットシンボルとを多重したものを第２のシンボルとする。
　実施の形態３において、送信装置１０の構成は、図１に示す実施の形態１と同様とする。ただし、実施の形態３では、パイロットブロック生成部２をパイロットブロック生成部２ｂに置き換える。パイロットブロック生成部２ｂは、実施の形態２のパイロットブロック生成部２ａと同様、パイロットシンボルを含むパイロットブロックの一種であり、パイロットシンボルおよびデータシンボルが周波数領域で多重されたＳＣブロックである多重ブロックを生成して出力する。図示は省略するが、説明の便宜上、実施の形態３における送信装置を送信装置１０ｂとする。
　図４２は、実施の形態３にかかる送信装置１０ｂのパイロットブロック生成部２ｂの構成例を示すブロック図である。パイロットブロック生成部２ｂは、データシンボル処理部４１ａと、パイロットシンボル処理部４２ａと、多重部４３と、補間処理部２５と、ＩＤＦＴ部２６と、を備える。また、補間処理部２５およびＩＤＦＴ部２６により信号変換部２７を構成する。
　データシンボル処理部４１ａは、ゼロ生成部４１５と、データ生成部４１２と、多重部４１３ａと、ＤＦＴ部４１４と、を備える。
　ゼロ生成部４１５は、信号値がゼロ値のシンボルであるゼロシンボルを生成し、生成したゼロシンボルを多重部４１３ａへ出力する第１の多重シンボル用ゼロ生成部である。ゼロ生成部４１５の構成は、前述のゼロ生成部４２１と同様の構成である。ゼロ生成部４１５における動作のフローチャートは、図３１に示すゼロ生成部４２１のフローチャートと同様である。
　多重部４１３ａは、ゼロ生成部４１５から入力されたゼロシンボルと、データ生成部４１２から入力されたデータシンボルとを時間領域で多重してデータシンボルを含む第１の多重シンボルを生成し、生成した第１の多重シンボルをＤＦＴ部４１４へ出力する第１の多重シンボル生成部である。ここでは、第１の多重シンボルのシンボル数はＮD／２個とし、第１の多重シンボルに含まれるゼロシンボルのシンボル数はＭ個、データシンボルのシンボル数はＮD／２－Ｍ個とする。また、多重部４１３ａでは、ＮD／２－Ｍ個のデータシンボルを第１の多重シンボルの中央に配置する。多重部４１３は、Ｍ個のゼロシンボルを半分に分割し、第１の多重シンボル内のゼロシンボルの配置として、第１の多重シンボルの中央に配置したＮD／２－Ｍ個のデータシンボルより前の第１の多重シンボルの先頭部分にＭ／２個のゼロシンボルを配置し、ＮD／２－Ｍ個のデータシンボルより後の第１の多重シンボルの後尾部分にＭ／２個のゼロシンボルを配置する。なお、第１の多重シンボルに配置するゼロシンボルについて、先頭部分と後尾部分で異なるシンボル数にしても良い。例えば、先頭部分のゼロシンボルのシンボル数をＭ′とし、後尾部分のゼロシンボルのシンボル数をＭ″として偏った配置にしても良い。ただし、Ｍ＝Ｍ′＋Ｍ″、Ｍ′≠Ｍ″とする。以降の説明では、説明の簡略化のため、第１の多重シンボルに配置されるゼロシンボルのシンボル数は、先頭部分および後尾部分ともにＭ／２個の場合を想定する。図４３は、実施の形態３にかかる送信装置１０ｂの多重部４１３ａの動作を示すフローチャートである。多重部４１３ａは、ゼロ生成部４１５からゼロシンボルが入力され（ステップＳ２５１）、データ生成部４１２からデータシンボルが入力される（ステップＳ２５２）。多重部４１３ａは、ゼロシンボルを分割し（ステップＳ２５３）、データシンボルを中央に配置し、分割したゼロシンボルをデータシンボルの両端に配置する（ステップＳ２５４）。
　図４４は、実施の形態３にかかる送信装置１０ｂのデータシンボル処理部４１ａの動作を示すフローチャートである。データシンボル処理部４１ａでは、ゼロ生成部４１５がゼロシンボルを生成して出力し（ステップＳ２６１）、データ生成部４１２がデータシンボルを生成して出力する（ステップＳ２６２）。多重部４１３ａは、ゼロ生成部４１５から入力されたゼロシンボルと、データ生成部４１２から入力されたデータシンボルとを多重する（ステップＳ２６３）。そして、ＤＦＴ部４１４が多重により生成された第１の多重シンボルを周波数領域の信号に変換するＤＦＴ処理を行う（ステップＳ２６４）。
　図４５は、実施の形態３にかかる送信装置１０ｂの多重部４１３ａからＤＦＴ部４１４へ出力される、データシンボルを含む第１の多重シンボルの構成の例を示す図である。ここでは、第１の多重シンボル内のｍ個目のデータシンボルをｄmとする。図３０に示す実施の形態２の第１の多重シンボルの構成と比較して、固定系列シンボルの部分をゼロシンボルに置き換えている。
　つぎに、パイロットシンボル処理部４２ａの構成について説明する。パイロットシンボル処理部４２ａは、固定系列生成部４２６と、パイロット生成部４２２と、多重部４２３ａと、ＤＦＴ部４２４と、を備える。
　固定系列生成部４２６は、信号値がゼロ値のシンボルであるゼロシンボルを生成し、生成したゼロシンボルを多重部４２３ａへ出力する第２の多重シンボル用固定系列生成部である。固定系列生成部４２６の構成は、前述の固定系列生成部２１，４１１と同様の構成である。固定系列生成部４２６における動作のフローチャートは、図４に示す固定系列生成部２１，４１１のフローチャートと同様である。
　多重部４２３ａは、固定系列生成部４２６から入力された固定系列シンボルと、パイロット生成部４２２から入力されたパイロットシンボルとを時間領域で多重してパイロットシンボルを含む第２の多重シンボルを生成し、生成した第２の多重シンボルをＤＦＴ部４２４へ出力する第２の多重シンボル生成部である。ここでは、第２の多重シンボルのシンボル数はＮD／２個とし、第２の多重シンボルに含まれる固定系列シンボルのシンボル数はＭ個、パイロットシンボルのシンボル数はＮD／２－Ｍ個とする。また、多重部４２３ａでは、ＮD／２－Ｍ個のパイロットシンボルを第２の多重シンボルの中央に配置する。多重部４２３ａは、Ｍ個の固定系列シンボルを半分に分割し、第２の多重シンボル内の固定系列シンボルの配置として、第２の多重シンボルの中央に配置したＮD／２－Ｍ個のパイロットシンボルより前の第２の多重シンボルの先頭部分に固定系列シンボルの後半のＭ／２個のシンボルを配置し、ＮD／２－Ｍ個のパイロットシンボルより後の第２の多重シンボルの後尾部分に固定系列シンボルの前半のＭ／２個のシンボルを配置する。固定系列シンボルの後半のＭ／２個のシンボルが固定系列シンボルの後半部分であり、固定系列シンボルの前半のＭ／２個のシンボルが固定系列シンボルの前半部分である。なお、第２の多重シンボルに配置する固定系列シンボルについて、先頭部分と後尾部分で異なるシンボル数にしても良い。例えば、先頭部分の固定系列シンボルのシンボル数をＭ′とし、後尾部分の固定系列シンボルのシンボル数をＭ″として偏った配置にしても良い。ただし、Ｍ＝Ｍ′＋Ｍ″、Ｍ′≠Ｍ″とする。以降の説明では、説明の簡略化のため、第２の多重シンボルに配置される固定系列シンボルのシンボル数は、先頭部分および後尾部分ともにＭ／２個のシンボルの場合を想定する。扱うパイロットシンボルのシンボル数および多重後の信号の名称が異なるが、多重部４２３ａにおける動作のフローチャートは、図１４に示す多重部２３のフローチャートと同様である。
　図４６は、実施の形態３にかかる送信装置１０ｂのパイロットシンボル処理部４２ａの動作を示すフローチャートである。パイロットシンボル処理部４２ａでは、固定系列生成部４２６が固定系列シンボルを生成して出力し（ステップＳ２７１）、パイロット生成部４２２がパイロットシンボルを生成して出力する（ステップＳ２７２）。多重部４２３ａは、固定系列生成部４２６から入力された固定系列シンボルと、パイロット生成部４２２から入力されたパイロットシンボルとを多重する（ステップＳ２７３）。そして、ＤＦＴ部４２４が多重により生成された第２の多重シンボルを周波数領域の信号に変換するＤＦＴ処理を行う（ステップＳ２７４）。
　図４７は、実施の形態３にかかる送信装置１０ｂの多重部４２３ａからＤＦＴ部４２４へ出力される、パイロットシンボルを含む第２の多重シンボルの構成の例を示す図である。図３５に示す実施の形態２の第２の多重シンボルの構成と比較して、ゼロシンボルの部分が固定系列シンボルに置き換えている。
　多重部４３、補間処理部２５およびＩＤＦＴ部２６における動作は、実施の形態２と同様である。また、パイロットブロック生成部２ｂにおける動作のフローチャートは、図３９に示すパイロットブロック生成部２ａのフローチャートと同様である。
　なお、本実施の形態にて、送信装置１０ｂのパイロットブロック生成部２ｂにおいて、多重部４３に入力されるデータシンボル処理部４１ａおよびパイロットシンボル処理部４２ａからのシンボル数は、合計するとＮD個となり、データブロック生成部１の多重部１３に入力されるシンボル数と同じであるが、これに限定されるものではない。多重部４３に入力されるシンボル数をＮ′D≠ＮDであるＮ′D個にしても良いが、Ｎ′Dを偶数とした場合にはＮ′D／２≧Ｍとする。
　また、送信装置１０ｂのデータシンボル処理部４１ａでは、ＤＦＴ部４１４の入力前の多重部４１３ａにおいて、ゼロシンボルおよびデータシンボルの多重、すなわち、データシンボルにゼロ挿入を行う。送信電力調整のため、多重部４１３ａは、ＤＦＴ部４１４に入力前のデータシンボルに対して正規化処理を実施しても良い。
　ここで、図４２に示すパイロットブロック生成部２ｂのパイロットシンボル処理部４２ａにおいて、固定系列生成部４２６で生成される固定系列シンボルおよびパイロット生成部４２２で生成されるパイロットシンボルは固定なので、多重処理およびＤＦＴ処理を毎ブロック行う必要が無い。そのため、演算量削減および計算時間短縮のため、図４２においてＤＦＴ部４２４から出力されるＮD／２個のサンプルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）からなる第２の多重シンボルを記憶部で保持して利用しても良い。図示は省略するが、説明の便宜上、このときの送信装置を送信装置１０ｂ’とする。また、パイロットブロック生成部をパイロットブロック生成部２ｂ’とし、パイロットシンボル処理部をパイロットシンボル処理部４２ａ’とする。
　図４８は、実施の形態３にかかる送信装置１０ｂ’のパイロットブロック生成部２ｂ’の構成例を示すブロック図である。パイロットシンボル処理部４２ａ’は、記憶部４２７を備える。記憶部４２７は、図４２に示すパイロットシンボル処理部４２ａの構成において、固定系列生成部４２６で生成された固定系列シンボル、およびパイロット生成部４２２で生成されたパイロットシンボルが多重部４２３ａで多重され、図４７に示す多重後のＮD／２個のシンボルからなる第２の多重シンボルに対してＤＦＴ部４２４でＤＦＴ処理が施されたＮD／２個のシンボルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）からなる周波数領域信号の第２の多重シンボルと同じＮD／２個のシンボルｑ0，…，ｑND/2-1（添え字ではＮDをNDと表記）からなる周波数領域信号の第２の多重シンボルを記憶する。記憶部４２７は、多重部４３からの読み出しにより、ＮD／２個のシンボルからなる周波数領域信号の第２の多重シンボルを出力する。
　パイロットシンボル処理部４２ａ’が記憶部４２７を備える場合のパイロットブロック生成部２ｂ’の動作のフローチャートは、図４１に示すパイロットシンボル処理部４２’のフローチャートと同様である。
　送信装置１０ｂのハードウェア構成については、実施の形態１の送信装置１０の構成と同様である。例えば、固定系列生成部４２６は固定系列生成部１１と同様の構成であり、データ生成部４１２はデータ生成部１２と同様の構成であり、多重部４３，４１３ａ，４２３ａは多重部１３，２３と同様の構成であり、ＤＦＴ部４１４，４２４はＤＦＴ部１４，２４と同様の構成であり、パイロット生成部４２２はパイロット生成部２２と同様の構成である。なお、ゼロ生成部４１５は、処理回路９１またはＣＰＵ９２およびメモリ９３で実現しても良いし、モジュレータによって実現しても良い。また、記憶部４２７は、例えば、メモリによって実現される。
　以上説明したように、本実施の形態によれば、送信装置１０ｂ，１０ｂ’は、パイロットシンボルを含むＳＣブロックを生成する場合において、ゼロシンボルとデータシンボルとを時間領域で多重した第１の多重シンボルと、固定系列シンボルとパイロットシンボルとを時間領域で多重した第２の多重シンボルとを、周波数上で多重することとした。これにより、送信装置１０ｂ，１０ｂ’では、実施の形態２と同様、ＳＣブロック間の位相不連続性を解消しつつ、実施の形態１と比較して、送信するデータ量を増加させることが可能となる。
実施の形態４．
　本実施の形態では、データシンボルおよびパイロットシンボルが周波数多重されたＳＣブロックである多重ブロックを生成する場合において、実施の形態２および３と異なる方法について説明する。具体的に、本実施の形態では、固定系列シンボルとデータシンボルとを多重したものを第１の多重シンボルとし、固定系列シンボルとパイロットシンボルとを多重したものを第２のシンボルとする。
　実施の形態４において、送信装置１０の構成は、図１に示す実施の形態１と同様とする。ただし、実施の形態４では、パイロットブロック生成部２をパイロットブロック生成部２ｃに置き換える。パイロットブロック生成部２ｃは、実施の形態２および３のパイロットブロック生成部２ａ，２ｂと同様、パイロットシンボルを含むパイロットブロックの一種であり、パイロットシンボルおよびデータシンボルが周波数領域で多重されたＳＣブロックである多重ブロックを生成して出力する。図示は省略するが、説明の便宜上、実施の形態４における送信装置を送信装置１０ｃとする。
　図４９は、実施の形態４にかかる送信装置１０ｃのパイロットブロック生成部２ｃの構成例を示すブロック図である。パイロットブロック生成部２ｃは、データシンボル処理部４１と、パイロットシンボル処理部４２ａと、多重部４３と、補間処理部２５と、ＩＤＦＴ部２６と、を備える。パイロットシンボル処理部４２ａは、実施の形態３と同様、パイロットシンボル処理部４２ａ’に置き換えることができる。図示は省略するが、説明の便宜上、このときの送信装置を送信装置１０ｃ’とする。また、パイロットブロック生成部をパイロットブロック生成部２ｃ’とし、パイロットシンボル処理部をパイロットシンボル処理部４２ａ’とする。図５０は、実施の形態４にかかる送信装置１０ｃ’のパイロットブロック生成部２ｃ’の構成例を示すブロック図である。パイロットブロック生成部２ｃ’は、データシンボル処理部４１と、パイロットシンボル処理部４２ａ’と、多重部４３と、補間処理部２５と、ＩＤＦＴ部２６と、を備える。
　データシンボル処理部４１は実施の形態２で使用されたものであり、パイロットシンボル処理部４２ａ，４２ａ’は実施の形態３で使用されたものである。すなわち、パイロットブロック生成部２ｃ，２ｃ’では、生成する第１の多重シンボルおよび第２の多重シンボルの両方で固定系列シンボルを使用する。本実施の形態の送信装置１０ｃ，１０ｃ’の各構成は、実施の形態１から実施の形態３までで使用されているものと同様のため、詳細な説明については省略する。
　以上説明したように、本実施の形態によれば、送信装置１０ｃ，１０ｃ’は、パイロットシンボルを含むＳＣブロックを生成する場合において、固定系列シンボルとデータシンボルとを時間領域で多重した第１の多重シンボルと、固定系列シンボルとパイロットシンボルとを時間領域で多重した第２の多重シンボルとを、周波数上で多重することとした。これにより、送信装置１０ｃ，１０ｃ’では、実施の形態２および３と同様、ＳＣブロック間の位相不連続性を解消しつつ、実施の形態１と比較して、送信するデータ量を増加させることが可能となる。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　データブロック生成部、２，２’，２ａ，２ａ’，２ｂ，２ｂ’，２ｃ，２ｃ’　パイロットブロック生成部、３　出力制御部、１０　送信装置、１１，２１，４１１，４２６　固定系列生成部、１２，４１２　データ生成部、１３，２３，４３，４１３，４１３ａ，４２３，４２３ａ　多重部、１４，２４，４１４，４２４　ＤＦＴ部、１５，２５　補間処理部、１６，２６　ＩＤＦＴ部、１７，２７　信号変換部、２２，４２２　パイロット生成部、２８，４２５，４２７　記憶部、３１　制御部、３２　出力部、４１，４１ａ　データシンボル処理部、４２，４２’，４２ａ，４２ａ’　パイロットシンボル処理部、４１５，４２１　ゼロ生成部。

Claims (27)

  1. 　信号値が固定系列からなる固定系列シンボルおよびデータシンボルを含み、分割された固定系列シンボルが先頭部分および後尾部分に配置されたブロックであるデータブロックを生成するデータブロック生成部と、
    　前記固定系列シンボルおよび受信側で既知の固定シンボルであるパイロットシンボルを含むパイロットブロックを生成するパイロットブロック生成部と、
    　前記データブロックおよび前記パイロットブロックが入力され、出力するブロックを制御する出力制御部と、
    　を備えることを特徴とする送信装置。
  2. 　前記データブロック生成部は、
    　前記固定系列シンボルを生成するデータブロック用固定系列生成部と、
    　前記データシンボルを生成するデータ生成部と、
    　前記データブロック用固定系列生成部で生成された前記固定系列シンボルを分割し、補間処理前のブロックである補間前データブロックにおいて、前記データシンボルよりも前記補間前データブロックの先頭部分および後尾部分に、分割した固定系列シンボルを配置して前記補間前データブロックを生成する補間前データブロック生成部と、
    　前記補間前データブロックにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するフーリエ変換部と、
    　周波数領域の信号に変換された補間前データブロックに補間処理および逆フーリエ変換処理を行い、補間処理後の前記データブロックを出力する信号変換部と、
    　を備えることを特徴とする請求項１に記載の送信装置。
  3. 　前記補間前データブロック生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で同じシンボル数にする、
    　ことを特徴とする請求項２に記載の送信装置。
  4. 　前記補間前データブロック生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で異なるシンボル数にする、
    　ことを特徴とする請求項２に記載の送信装置。
  5. 　前記補間前データブロック生成部は、前記補間前データブロックの先頭部分に分割した固定系列シンボルの後半部分を配置し、前記補間前データブロックの後尾部分に分割した固定系列シンボルの前半部分を配置する、
    　ことを特徴とする請求項２，３または４に記載の送信装置。
  6. 　前記パイロットブロック生成部は、
    　前記固定系列シンボルを生成するパイロットブロック用固定系列生成部と、
    　前記パイロットシンボルを生成するパイロット生成部と、
    　前記パイロットブロック用固定系列生成部で生成された固定系列シンボルを分割し、補間処理前のブロックである補間前パイロットブロックにおいて、前記パイロットシンボルよりも前記補間前パイロットブロックの先頭部分および後尾部分に、分割した固定系列シンボルを配置して前記補間前パイロットブロックを生成する補間前パイロットブロック生成部と、
    　前記補間前パイロットブロックにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するフーリエ変換部と、
    　周波数領域の信号に変換された補間前パイロットブロックの補間処理および逆フーリエ変換処理を行い、補間処理後の前記パイロットブロックを出力する信号変換部と、
    　を備えることを特徴とする請求項１から５のいずれか１つに記載の送信装置。
  7. 　前記補間前パイロットブロック生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で同じシンボル数にする、
    　ことを特徴とする請求項６に記載の送信装置。
  8. 　前記補間前パイロットブロック生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で異なるシンボル数にする、
    　ことを特徴とする請求項６に記載の送信装置。
  9. 　前記補間前パイロットブロック生成部は、前記補間前パイロットブロックの先頭部分に分割した固定系列シンボルの後半部分を配置し、前記補間前パイロットブロックの後尾部分に分割した固定系列シンボルの前半部分を配置する、
    　ことを特徴とする請求項６，７または８に記載の送信装置。
  10. 　前記パイロットブロック生成部は、
    　補間前パイロットブロック内において前記パイロットシンボルよりも先頭部分および後尾部分に固定系列シンボルが配置された前記補間前パイロットブロックに、フーリエ変換処理、補間処理、および逆フーリエ変換処理が施された前記パイロットブロックを記憶する記憶部、
    　を備えることを特徴とする請求項１から５のいずれか１つに記載の送信装置。
  11. 　前記パイロットブロック生成部は、
    　前記データシンボルを含む第１の多重シンボルを生成し、前記第１の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するデータシンボル処理部と、
    　前記パイロットシンボルを含む第２の多重シンボルを生成し、前記第２の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するパイロットシンボル処理部と、
    　周波数領域の信号に変換された第１の多重シンボルおよび周波数領域の信号に変換された第２の多重シンボルを多重して、データシンボルおよびパイロットシンボルを含む補間前多重ブロックを生成する補間前多重ブロック生成部と、
    　周波数領域の信号に変換された補間前多重ブロックに補間処理および逆フーリエ変換処理を行い、補間処理後の多重ブロックを出力する信号変換部と、
    　を備えることを特徴とする請求項１から５のいずれか１つに記載の送信装置。
  12. 　前記データシンボル処理部は、
    　前記固定系列シンボルを生成する第１の多重シンボル用固定系列生成部と、
    　前記データシンボルを生成する第１の多重シンボル用データ生成部と、
    　前記第１の多重シンボル用固定系列生成部で生成された固定系列シンボルを分割し、前記第１の多重シンボル用データ生成部で生成されたデータシンボルよりも前記第１の多重シンボルの先頭部分および後尾部分に、分割した固定系列シンボルを配置して前記第１の多重シンボルを生成する第１の多重シンボル生成部と、
    　前記第１の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するフーリエ変換部と、
    　を備えることを特徴とする請求項１１に記載の送信装置。
  13. 　前記第１の多重シンボル生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で同じシンボル数にする、
    　ことを特徴とする請求項１２に記載の送信装置。
  14. 　前記第１の多重シンボル生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で異なるシンボル数にする、
    　ことを特徴とする請求項１２に記載の送信装置。
  15. 　前記第１の多重シンボル生成部は、前記第１の多重シンボルの先頭部分に分割した固定系列シンボルの後半部分を配置し、前記第１の多重シンボルの後尾部分に分割した固定系列シンボルの前半部分を配置する、
    　ことを特徴とする請求項１２，１３または１４に記載の送信装置。
  16. 　前記パイロットシンボル処理部は、
    　信号値がゼロ値のシンボルであるゼロシンボルを生成するゼロ生成部と、
    　前記パイロットシンボルを生成するパイロット生成部と、
    　前記ゼロシンボルを分割し、前記パイロットシンボルよりも前記第２の多重シンボルの先頭部分および後尾部分に、分割したゼロシンボルを配置して前記第２の多重シンボルを生成する第２の多重シンボル生成部と、
    　前記第２の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するフーリエ変換部と、
    　を備えることを特徴とする請求項１１に記載の送信装置。
  17. 　前記第２の多重シンボル生成部は、前記分割したゼロシンボルのシンボル数を前記先頭部分および前記後尾部分で同じシンボル数にする、
    　ことを特徴とする請求項１６に記載の送信装置。
  18. 　前記第２の多重シンボル生成部は、前記分割したゼロシンボルのシンボル数を前記先頭部分および前記後尾部分で異なるシンボル数にする、
    　ことを特徴とする請求項１６に記載の送信装置。
  19. 　前記パイロットシンボル処理部は、
    　第２の多重シンボル内において前記パイロットシンボルよりも先頭部分および後尾部分に信号値がゼロ値のシンボルであるゼロシンボルが配置された前記第２の多重シンボルに、フーリエ変換処理が施された前記周波数領域の信号に変換された第２の多重シンボルを記憶する記憶部、
    　を備えることを特徴とする請求項１１に記載の送信装置。
  20. 　前記データシンボル処理部は、
    　信号値がゼロ値のシンボルであるゼロシンボルを生成するゼロ生成部と、
    　前記データシンボルを生成する第１の多重シンボル用データ生成部と、
    　前記ゼロシンボルを分割し、前記第１の多重シンボル用データ生成部で生成されたデータシンボルよりも前記第１の多重シンボルの先頭部分および後尾部分に、分割したゼロシンボルを配置して前記第１の多重シンボルを生成する第１の多重シンボル生成部と、
    　前記第１の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するフーリエ変換部と、
    　を備えることを特徴とする請求項１１に記載の送信装置。
  21. 　前記第１の多重シンボル生成部は、前記分割したゼロシンボルのシンボル数を前記先頭部分および前記後尾部分で同じシンボル数にする、
    　ことを特徴とする請求項２０に記載の送信装置。
  22. 　前記第１の多重シンボル生成部は、前記分割したゼロシンボルのシンボル数を前記先頭部分および前記後尾部分で異なるシンボル数にする、
    　ことを特徴とする請求項２０に記載の送信装置。
  23. 　前記パイロットシンボル処理部は、
    　前記固定系列シンボルを生成する第２の多重シンボル用固定系列生成部と、
    　前記パイロットシンボルを生成するパイロット生成部と、
    　前記第２の多重シンボル用で生成された固定系列シンボルを分割し、前記パイロットシンボルよりも前記第２の多重シンボルの先頭部分および後尾部分に、分割した固定系列シンボルを配置して前記第２の多重シンボルを生成する第２の多重シンボル生成部と、
    　前記第２の多重シンボルにフーリエ変換処理を行って、時間領域の信号から周波数領域の信号に変換するフーリエ変換部と、
    　を備えることを特徴とする請求項１１に記載の送信装置。
  24. 　前記第２の多重シンボル生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で同じシンボル数にする、
    　ことを特徴とする請求項２３に記載の送信装置。
  25. 　前記第２の多重シンボル生成部は、前記分割した固定系列シンボルのシンボル数を前記先頭部分および前記後尾部分で異なるシンボル数にする、
    　ことを特徴とする請求項２３に記載の送信装置。
  26. 　前記第２の多重シンボル生成部は、前記第２の多重シンボルの先頭部分に分割した固定系列シンボルの後半部分を配置し、前記第２の多重シンボルの後尾部分に分割した固定系列シンボルの前半部分を配置する、
    　ことを特徴とする請求項２３，２４または２５に記載の送信装置。
  27. 　前記パイロットシンボル処理部は、
    　第２の多重シンボル内において前記パイロットシンボルよりも先頭部分および後尾部分に前記固定系列シンボルが配置された前記第２の多重シンボルに、フーリエ変換処理が施された前記周波数領域の信号に変換された第２の多重シンボルを記憶する記憶部、
    　を備えることを特徴とする請求項１１に記載の送信装置。
PCT/JP2015/071983 2015-08-03 2015-08-03 送信装置 WO2017022059A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/559,114 US10164813B2 (en) 2015-08-03 2015-08-03 Transmission apparatus
PCT/JP2015/071983 WO2017022059A1 (ja) 2015-08-03 2015-08-03 送信装置
JP2017532283A JP6362786B2 (ja) 2015-08-03 2015-08-03 送信装置
EP15900372.2A EP3252972B1 (en) 2015-08-03 2015-08-03 Transmission device
CN201580078345.1A CN107431547B (zh) 2015-08-03 2015-08-03 发送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/071983 WO2017022059A1 (ja) 2015-08-03 2015-08-03 送信装置

Publications (1)

Publication Number Publication Date
WO2017022059A1 true WO2017022059A1 (ja) 2017-02-09

Family

ID=57942647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/071983 WO2017022059A1 (ja) 2015-08-03 2015-08-03 送信装置

Country Status (5)

Country Link
US (1) US10164813B2 (ja)
EP (1) EP3252972B1 (ja)
JP (1) JP6362786B2 (ja)
CN (1) CN107431547B (ja)
WO (1) WO2017022059A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018163359A1 (ja) * 2017-03-09 2018-09-13 三菱電機株式会社 送信装置、受信装置、通信システムおよび送信方法
WO2019012595A1 (ja) * 2017-07-10 2019-01-17 株式会社Ｎｔｔドコモ ユーザ端末及び無線通信方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111901278A (zh) * 2020-07-07 2020-11-06 中兴通讯股份有限公司 一种数据调制方法、设备及储存介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091590A1 (ja) * 2006-02-08 2007-08-16 Nec Corporation シングルキャリア伝送システム、通信装置及びそれらに用いるシングルキャリア伝送方法
WO2010079757A1 (ja) * 2009-01-08 2010-07-15 シャープ株式会社 送信装置、送信方法、通信システムおよび通信方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4284813B2 (ja) * 2000-02-18 2009-06-24 株式会社デンソー Ｏｆｄｍ用受信装置
EP3457615B1 (en) * 2005-08-23 2021-09-22 Apple Inc. Methods and systems for ofdm multiple zone partitioning
WO2007043477A1 (ja) * 2005-10-07 2007-04-19 Matsushita Electric Industrial Co., Ltd. 無線通信基地局装置およびパイロット送信方法
JP4964234B2 (ja) * 2006-05-02 2012-06-27 パナソニック株式会社 マルチキャリア通信における無線通信基地局装置および無線通信方法
JP2007329588A (ja) * 2006-06-06 2007-12-20 Fujitsu Ltd 送信機及び送信方法
CN101536379A (zh) * 2006-11-10 2009-09-16 夏普株式会社 无线通信方法、接收方法和无线通信装置
CN101247376A (zh) * 2007-02-15 2008-08-20 北京三星通信技术研究有限公司 结合小波变换域去噪的ofdm信道估计方法
US20100054211A1 (en) * 2008-08-27 2010-03-04 Qualcomm Incorporated Frequency domain pn sequence
CN101394385B (zh) * 2008-11-10 2011-06-22 哈尔滨工业大学 基于时域处理联合信道估计的提高正交频分复用系统性能的方法
JP2010192977A (ja) 2009-02-16 2010-09-02 Nagoya Institute Of Technology Ｆｆｔを用いたｓｃ−ｆｄｅ用フェージング推定・等化方法
CN101989971B (zh) 2009-08-05 2013-03-20 华为技术有限公司 一种带外功率抑制方法及装置
CN102111367B (zh) * 2009-12-24 2013-04-03 中国科学院微电子研究所 一种单时钟多速率的ofdm发射装置结构
US9236927B2 (en) * 2010-02-25 2016-01-12 Sony Corporation Transmission apparatus and method for transmission of data in a multi-carrier broadcast system
US8976887B2 (en) * 2013-03-19 2015-03-10 Broadcom Corporation Phase noise estimation for MIMO communication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091590A1 (ja) * 2006-02-08 2007-08-16 Nec Corporation シングルキャリア伝送システム、通信装置及びそれらに用いるシングルキャリア伝送方法
WO2010079757A1 (ja) * 2009-01-08 2010-07-15 シャープ株式会社 送信装置、送信方法、通信システムおよび通信方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FUMIHIRO HASEGAWA ET AL.: "Static Sequence Embedded DFT s-OFDM", IEICE TECHNICAL REPORT, vol. 114, no. 490, February 2015 (2015-02-01), pages 147 - 152, XP009504767 *
HASEGAWA, F. ET AL.: "Novel Dynamic and Static Methods for Out-of-Band Power Suppression in SC-OFDM, Wireless Communications Letters", EEE WIRELESS COMMUNICATIONS LETTERS, vol. 4, no. 3, June 2015 (2015-06-01), pages 313 - 316, XP011585410 *
See also references of EP3252972A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018163359A1 (ja) * 2017-03-09 2018-09-13 三菱電機株式会社 送信装置、受信装置、通信システムおよび送信方法
WO2019012595A1 (ja) * 2017-07-10 2019-01-17 株式会社Ｎｔｔドコモ ユーザ端末及び無線通信方法

Also Published As

Publication number Publication date
EP3252972A4 (en) 2019-01-09
JP6362786B2 (ja) 2018-07-25
JPWO2017022059A1 (ja) 2017-10-12
EP3252972A1 (en) 2017-12-06
US10164813B2 (en) 2018-12-25
CN107431547A (zh) 2017-12-01
CN107431547B (zh) 2019-02-12
US20180248733A1 (en) 2018-08-30
EP3252972B1 (en) 2024-05-08

Similar Documents

Publication Publication Date Title
JP6657277B2 (ja) 送信装置
US10299136B2 (en) Transmission apparatus, reception apparatus, and communication system
WO2015019964A1 (ja) 送信装置、受信装置および通信システム
JP6362786B2 (ja) 送信装置
WO2014136726A1 (ja) 送信装置、受信装置および通信システム
Lixia et al. Peak-to-average power ratio reduction in multi-carrier system using genetic algorithms
JP6391840B2 (ja) 送信装置
JP2019523602A (ja) 送信機及び対応する方法
JP6266169B2 (ja) 送信装置、受信装置および通信システム
JP6214822B2 (ja) 送信装置、受信装置および通信システム
Mondal Approach to reduce PAPR in Orthogonal Frequency Division Multiplexing Technique
JP5195906B2 (ja) 無線通信システム、無線通信装置、無線通信方法、プログラム
JP6165347B2 (ja) 送信装置、送信方法、受信装置、および受信方法
JP6486570B2 (ja) 受信装置、通信装置および復調方法
WO2017081980A1 (ja) 送信装置、通信装置、送信信号生成方法、受信装置および復調方法
JP6400033B2 (ja) 送信装置、受信装置および通信システム
Rushdi et al. An SDP approach for PAPR reduction in OFDM systems using partial transmit sequences
JP6656019B2 (ja) 送信装置、受信装置、通信システム、制御回路およびプログラム
JP2008244851A (ja) 無線送信方法及び装置
CN107113257A (zh) 数据处理的方法和装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15900372

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017532283

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015900372

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15559114

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE