CN102111367B

CN102111367B - 一种单时钟多速率的ofdm发射装置结构

Info

Publication number: CN102111367B
Application number: CN 200910312115
Authority: CN
Inventors: 张振东; 吴斌; 周玉梅
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2009-12-24
Filing date: 2009-12-24
Publication date: 2013-04-03
Anticipated expiration: 2029-12-24
Also published as: CN102111367A

Abstract

本发明涉及一种单时钟多速率的OFDM发射装置结构，属于无线通信技术领域。所述OFDM发射装置结构包括发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块；除射频发射模块外，其他模块均共用同一时钟。本发明OFDM发射装置结构是利用单时钟实现了无数据冲突的多数据速率处理，避免了多时钟域处理的问题，并且采用并行处理的方式实现了发射装置发射过程零时间延迟，结构简单；同时相对于传统的设计方法，本发明在更少的硬件开销下增强了多速率OFDM发射装置的稳定性。

Description

一种单时钟多速率的OFDM发射装置结构

技术领域

本发明涉及一种OFDM发射装置结构，尤其涉及一种单时钟多速率的OFDM发射装置结构，属于无线通信技术领域。

背景技术

OFDM(正交频分复用)是一种用并行窄带数据流传输宽带数据的多载波调制的形式。由于OFDM调制解调器能够将色散的宽带信道转化为并行的窄带子信道，因此极大的简化了系统接收端的均衡。此外，OFDM技术还能大大提高频谱的利用率，增强系统的抗多径能力。鉴于OFDM在高速通信中的众多优势，其目前已经成为了很多高速无线通信系统标准的调制解调器的解决方案，例如：IEEE 802.11a/g/n，IEEE 802.16d/e，HiperLAN/2等。

在OFDM通信系统中，为了使系统能够适应不同的信道环境，通常OFDM发射装置采用多种不同的映射方式以及编码码率，比如常见的IEEE 802.11a/g/n标准中采用的映射方式包括BPSK，QPSK，16QAM，64QAM四种，编码码率包括1/2，2/3，3/4以及5/6四种。不同的映射方式以及编码码率使得发射装置在不同工作模式下有多种不同的数据速率。对于多速率系统通常需要多处理时钟，而这将带来多时钟域的问题。为了保持系统各模块在不同时钟域间能够工作稳定，需要在模块间加入FIFO(先入先出)或者双端口RAM进行数据缓冲，而且多时钟系统稳定性较差，设计结构较为复杂，会导致硬件资源开销增加。

发明内容

本发明针对现有技术的OFDM发射装置在不同工作模式下有多种不同的数据速率，因而需要多时钟处理，为了保持系统各模块在不同时钟域间能够工作稳定，需要在模块间加入FIFO(先入先出)或者双端口RAM进行数据缓冲，而且多时钟系统稳定性较差，设计结构较为复杂，会导致硬件资源开销增加的不足，提供了一种单时钟多速率的OFDM发射装置结构。

本发明解决上述技术问题的技术方案如下：一种单时钟多速率的OFDM发射装置结构，包括发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块；所述发射控制状态机模块和扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、加保护间隔与加窗模块、成帧插值模块分别相连；所述扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块依次相连；所述只读存储器模块和成帧插值模块相连；所述发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块和数模转换模块共用同一时钟。

进一步，所述OFDM发射装置结构中的每一个模块根据与其相连的前一模块发送的有效信号进行数据处理，并将处理后的数据连同数据处理时产生的有效信号一起发送给下一模块。

进一步，采用的时钟频率大于或者等于通过所述加保护间隔与加窗模块后的基带符号速率的过采样奈奎斯特速率以及OFDM发射装置结构中各模块的最高数据处理速率。

进一步，所述OFDM发射装置结构速率为6Mbps至54Mbps时，所述双端口随机存储器模块的深度大于或等于3个OFDM符号的数据数。

进一步，所述成帧插值模块在发射控制状态机模块的作用下进行组帧后，所述OFDM发射装置结构中对帧前导序列与帧信标以及帧数据的处理是同时进行的。

本发明的有益效果是：本发明单时钟多速率的OFDM发射装置结构是利用单时钟实现了无数据冲突的多数据速率处理，避免了多时钟域处理的问题，并且采用并行处理的方式实现了发射装置发射过程零时间延迟，结构简单；同时相对于传统的设计方法，本发明在更少的硬件开销下增强了多速率OFDM发射装置的稳定性，具有实现简单，节约硬件资源等特点，可用于IEEE 802.11a/g/n，802.16d/e以及HiperLAN/2等标准中的多速率发射机设计。

附图说明

图1为本发明实施例实施例提供单时钟多速率的OFDM发射装置结构的结构示意图；

图2是本发明实施例提供的发射控制状态机状态转换图；

图3是本发明实施例提供的成帧插值模块状态转换图；

图4是本发明实施例提供的单时钟多速率的OFDM发射装置结构的数据处理时序关系图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1给出了本发明实施例提供的多速率的OFDM发射装置结构的结构示意图，包括：发射控制状态机101，用于产生控制信号控制发射装置中各模块协调工作，发射控制状态机的合理设计是实现单时钟处理多速率的关键；扰码模块102，用于避免发射数据中出现长串的0，1序列，可降低OFDM系统的均峰功率比；编码模块103，用于增强多速率的OFDM发射装置在衰落信道中的性能，在本实施例中编码码率包括1/2，2/3，3/4以及5/6四种；交织模块104，用于打乱数据顺序以分散突发错误，增强多速率的OFDM发射装置抗突发错误性能，共有4种不同的交织模式；映射模块105，完成星座映射操作，包括BPSK，QPSK，16QAM，64QAM四种映射方式；插导频模块106，用于在信标以及数据符号中插入导频子载波，用于接收机进行频偏估计、相位跟踪等；快速傅立叶逆变换IFFT 107，实现OFDM调制的核心模块，使数据由频域变换为时域，本实施例中IFFT的点数为64；只读存储器ROM 108，用于存储前导序列，包括长度为16的短训练序列以及长度为64的长训练序列；加保护间隔GI与加窗109，用于抵抗多径的影响，采用OFDM数据中加入冗余保护间隔的方式，即将IFFT模块106输出的64个复数的最后16个复制粘贴到最前面，使一个OFDM符号的数据变为80个；双端口RAM 110，用于缓存经过OFDM调制的信标以及数据符号，使发射装置在不同速率模式下数据无冲突传输；成帧插值模块111，用于将前导序列，信标以及数据OFDM符号组成完整的OFDM帧，并完成零阶插值操作；滤波模块112，用于成形滤波以及上采样的插值后滤波；数模转换模块113，用于实现基带数字信号到基带模拟信号的变换；RF发射114，用于将基带模拟信号上变频到射频并通过天线发射到空中传输。为了方便测试实施结果，本实施例中产生的OFDM帧格式符合IEEE802.11a/g标准要求，实际上本发明提出的单时钟多速率发射装置可用于进行IEEE802.11a/g/n，IEEE 802.16d/e，HiperLAN/2等多种标准的发射机实现。

本实施例中各模块在不同数据速率模式下均采用同一时钟，模块间通信避免了处理多时钟域的问题。当前模块在收到上一模块的输出有效信号(或者数据使能信号)时才对输入数据进行采样，同时，当前模块在正确输出时同步产生输出有效信号给下一模块。例如，交织模块104在检测到编码模块103输出的数据使能信号有效时，开始采样输入数据进行交织置换，并在输出交织数据时同步产生数据使能信号给映射模块105。由于不同速率模式下，各模块延时不同，信标以及数据OFDM符号在到达成帧插值111的总延时不同，在IEEE 802.11a/g标准中定义的速率为6Mbps～54Mbps的8种不同模式下，设置深度为3个OFDM符号数据数的双端口RAM即可使所有8种速率模式下数据无冲突传输。

图2给出了本发明实施例提供中发射控制状态机101的状态转换图。由于完整的OFDM数据帧中包括长、短训练序列，信标，服务，数据，尾比特，以及Pad比特7部分，因而发射控制状态机控制非常复杂，而且采用单时钟来实现多种速率数据处理，控制状态机的状态转换及转换条件的设计非常关键。本实施例的发射控制状态机状态转换过程如下：发射装置在未收到发射请求时处于空闲状态201，当收到媒体接入控制层的发射请求时转入到初始化状态202，对状态机中信标控制命令字进行初始化操作。下一个时钟沿到来时，状态无条件跳转至发射前导序列状态203，控制成帧插值模块111开始处理前导序列。经过一个时钟周期，状态继续无条件跳转至发射信标状态模块204，产生相应的模式控制信号，并向以扰码模块102开始的数据输入链路输入信标数据。待两个OFDM符号时间后，信标数据处理完毕，状态再跳转至发射数据状态205，各模块的控制信号按照媒体接入控制层的要求改变。发射数据状态205下又分为六个子状态，分别为空闲状态207，初始化状态208，发射服务比特状态209，发射PSDU比特状态210，尾比特状态211，Pad比特状态212。待发射Pad比特状态212结束后，主状态机跳转至保持状态206。最后发射过程结束状态机回到空闲状态201。当状态机收到媒体接入控制层的终止请求时，发射装置从任意状态跳回至空闲状态201。

图3给出了本发明实施例提供成帧插值模块111的状态转换图。发射装置在发射控制状态机模块101给出的发射开始信号为假时处于空闲状态301，当收到的发射开始信号为真时状态跳转至读短训练符号1状态302，成帧插值模块111产生相应的读地址以及使能信号，循环读取只读存储ROM 108中的短训练序列；当一个OFDM符号数据读取完后，状态跳转至读取短训练符号2状态303，成帧插值模块111产生相应的读地址以及使能信号，继续循环读取只读存储ROM 108中的短训练序列；当第二个短训练OFDM符号读出后，状态跳转至读取长训练符号1状态304，成帧插值模块111产生相应的读地址以及使能信号，依次读取只读存储ROM 108中的长训练序列；经过一个OFDM符号时间后，状态跳转至读取长训练符号2状态305，成帧插值模块111产生相应的读地址以及使能信号，继续读取只读存储ROM 108中的长训练序列；当第二个OFDM符号的长训练序列读取完后，状态跳转至读取信标与数据符号306，经过4个OFDM符号时间的前导训练序列读取，此时发射装置从扰码模块至加保护间隔与加窗模块的数据链路生成的信标以及1～2个数据OFDM符号数据已经连续存储在双端口RAM 110中，此时成帧插值模块111产生循环读地址依次读取双端口RAM 110中的OFDM符号数据，最后直到发射开始信号为假时，状态跳回至空闲状态301并结束数据读取。当检测到发射开始信号为假时，成帧插值模块111从任意状态跳回至空闲状态301。

图4是本发明中实施例的数据处理时序图，图中包括：发射请求时间轴401，由媒体接入控制层(MAC)向发射装置发出；请求确认时间轴402，由发射装置发向媒体接入控制层；发射开始时间轴403，由发射控制状态机模块101发给成帧插值模块111，用于开始组帧；处理信标时间轴404，表示本实施例数据链路处理信标数据的时间；处理数据时间轴405，表示本实施例数据链路处理数据部分的时间；读取前导序列符号时间轴406，表示本实施例中成帧插值模块111读取前导序列的时间；读取信标及数据符号时间轴407，表示实施例中成帧插值模块111读取信标以及数据OFDM符号的时间。本发明中提出帧前导序列与信标以及数据采用并行处理的方式，即图中标示的T4与T2全部以及T3的一部分重合。在本实施例中T1表示一帧数据的总时间长度，由发射控制状态机101进行控制。成帧插值模块111产生的帧时间长度为T4+T5，满足T4+T5＝T1的关系。图中T4为16微秒，通过设置T2的长度为8微秒用于处理信标，确保信标OFDM符号存储至双端口RAM 110中后才开始处理数据部分。由于数据部分通常与信标采用不同的调制编码方式，且在不同速率模式下采用单时钟使得各模块的延时不同，利用上述时序安排可以统一变化数据处理链路中各模块的控制信号。不仅可以满足单时钟多速率的时序要求，而且简化了发射控制状态机的设计。

对本实施例采用Verilog HDL描述，并进行了FPGA实现。在Quartus II 8.0中使用Stratix IIEP2S180F1020C3器件综合的最大时钟频率fmax为131.58MHz，整个发射装置占用该FPGA的组合逻辑资源为6471(5％)，寄存器资源为4509(3％)，块存储器资源为21225(＜1％)。最后，采用LitePoint公司生产的专业WLAN测试设备IQview对本实施例速率为6Mbps～54Mbps的8种不同模式进行了射频信号测试。当采用64QAM调制方式，发射功率为15dBm时，发射装置的EVM为-28.92dB，满足标准要求的低于-25dB的要求。射频信号测试结果说明该实施的多速率的OFDM发射装置满足IEEE 802.11g标准要求，在单时钟下所有8种数据速率模式均工作正常。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种单时钟多速率的OFDM发射装置结构，包括发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块；所述发射控制状态机模块和扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、加保护间隔与加窗模块、成帧插值模块分别相连；所述扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块依次相连；所述只读存储器模块和成帧插值模块相连；其特征在于，所述发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块和数模转换模块共用同一时钟，

其中，所述发射控制状态机用于产生控制信号控制发射装置中各模块协调工作，发射控制状态机的合理设计是实现单时钟处理多速率的关键；所述扰码模块用于避免发射数据中出现长串的0,1序列，并降低OFDM系统的均峰功率比；所述编码模块用于增强多速率的OFDM发射装置在衰落信道中的性能；所述交织模块用于打乱数据顺序以分散突发错误，增强多速率的OFDM发射装置抗突发错误性能；所述映射模块完成星座映射操作；所述插导频模块用于在信标以及数据符号中插入导频子载波；所述快速傅立叶逆变换模块实现OFDM调制的核心模块，使数据由频域变换为时域；所述只读存储器模块用于存储前导序列；所述加保护间隔与加窗模块用于抵抗多径的影响；所述双端口随机存储器模块用于缓存经过OFDM调制的信标以及数据符号，使发射装置在不同速率模式下数据无冲突传输；所述成帧插值模块用于将前导序列，信标以及数据OFDM符号组成完整的OFDM帧，并完成零阶插值操作；所述滤波模块用于成形滤波以及上采样的插值后滤波；所述数模转换模块用于实现基带数字信号到基带模拟信号的变换；所述射频发射模块用于将基带模拟信号上变频到射频并通过天线发射到空中传输，

所述OFDM发射装置结构中的每一个模块根据与其相连的前一模块发送的有效信号进行数据处理，并将处理后的数据连同数据处理时产生的有效信号一起发送给下一模块，所述成帧插值模块在发射控制状态机模块的作用下进行组帧后，所述OFDM发射装置结构中对帧前导序列与帧信标以及帧数据的处理是同时进行的。

2.根据权利要求1所述的单时钟多速率的OFDM发射装置结构，其特征在于，采用的时钟频率大于或者等于通过所述加保护间隔与加窗模块后的基带符号速率的过采样奈奎斯特速率以及OFDM发射装置结构中各模块的最高数据处理速率。

3.根据权利要求3所述的单时钟多速率的OFDM发射装置结构，其特征在于，采用的时钟频率等于所述数模转换模块的采用频率。

4.根据权利要求1所述的单时钟多速率的OFDM发射装置结构，其特征在于，所述OFDM发射装置结构速率为6Mbps至54Mbps时，所述双端口随机存储器模块的深度大于或等于3个OFDM符号的数据数。