WO2017018600A1 - 도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법 - Google Patents

도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법 Download PDF

Info

Publication number
WO2017018600A1
WO2017018600A1 PCT/KR2015/011003 KR2015011003W WO2017018600A1 WO 2017018600 A1 WO2017018600 A1 WO 2017018600A1 KR 2015011003 W KR2015011003 W KR 2015011003W WO 2017018600 A1 WO2017018600 A1 WO 2017018600A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive material
polymer layer
polymer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/011003
Other languages
English (en)
French (fr)
Inventor
김용진
이재학
이주용
송준엽
김승만
이창우
하태호
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Institute of Machinery and Materials KIMM
Original Assignee
Korea Institute of Machinery and Materials KIMM
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Institute of Machinery and Materials KIMM filed Critical Korea Institute of Machinery and Materials KIMM
Priority to US15/323,916 priority Critical patent/US10034381B2/en
Publication of WO2017018600A1 publication Critical patent/WO2017018600A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring

Definitions

  • the present invention relates to a flexible substrate having a through hole and a method of manufacturing the same, and more particularly, to a flexible, low dielectric constant having a vertical through hole in which a conductive material is embedded for electrical connection. It relates to a flexible substrate having a) and a method of manufacturing the same.
  • SiP system in package
  • This SiP technology has the advantage that the semiconductor device can be miniaturized by stacking several chips vertically.
  • the core technology of this SiP is the technology of forming vias for interconnection between chips.
  • TSV through-through via
  • Conventional vertical through-via technology typically uses a Via Formation step, a dielectric layer, and an enlargement to form a vertical via hole having a high aspect ratio through deep reactive ion etching. Formation of Diffusion Barrier Layer, Seed Layer, and then Via Filling to fill the vias through Electroplating and Flattening through Chemical Mechanical Polishing (CMP) It consists of the steps of Planarization.
  • CMP Chemical Mechanical Polishing
  • Korean Patent Publication No. 2005-0122630 (published on Dec. 29, 2005, name: electroplating method) as a related prior art discloses an electroplating method capable of depositing a thick metal film.
  • the present invention has been made to solve the problems of the prior art as described above, and an object of the present invention is to provide a flexible and low dielectric constant with a substrate vertical through hole filled with a conductive material for electrical connection. It is to provide a flexible substrate having a Low Dielectric Constant.
  • Another object of the present invention is to provide a method for producing the flexible substrate.
  • a flexible substrate includes a polymer substrate, a through conductive material, an upper conductive material, and a lower conductive material.
  • the polymer substrate has through holes penetrating according to a predetermined pattern formed through photolithography.
  • the through conductive material is formed by filling a through hole of the polymer substrate.
  • the top conductor is planarized and patterned such that the top surface of the polymer substrate and the top surface of the through conductor are planar.
  • the lower conductive material is planarized and patterned such that the lower surface of the polymer substrate and the lower surface of the through conductive material are planar.
  • the polymer substrate may include polyimide or polyamic acid.
  • each of the through conductive material, the upper conductive material, and the lower conductive material may include any one of nickel, copper, silver, carbon naotube (CNT), and graphene. have.
  • a polymer layer is formed on a silicon substrate on which a seed layer is deposited so that a conductive material is embedded in a through hole of a polymer layer.
  • the polymer layer in which the conductive material is embedded is planarized by a chemical mechanical polishing (CMP) process.
  • CMP chemical mechanical polishing
  • the top of the planarized polymer layer is patterned.
  • the surface is cleaned to etch the silicon substrate on which the seed layer under the polymer layer is deposited.
  • the lower portion of the polymer layer from which the silicon substrate on which the seed layer is deposited is removed is patterned.
  • the polymer layer may include polyimide or polyamic acid.
  • the polymer layer in the step of forming the polymer layer, may be formed by coating using any one of bar coating, slit coating, molding and spin coating.
  • the conductive material may include any one of nickel, copper, silver, carbon nanotubes (CNT), and graphene.
  • a buffered oxide etchant (BOE) may be used, or a laser temporary bonding / debonding method may be used.
  • the polymer layer in the forming of the polymer layer, may be coated in multiple layers, and the thickness of the polymer layer may be controlled by adding a solvent for improving viscosity.
  • the forming of the polymer layer may include forming a photoresist layer having a predetermined pattern on the silicon substrate on which the seed layer is deposited to have a space through an exposure process, and plating the space on the PR layer. Embedding a conductive material through a process, removing the PR layer, and coating a polymer layer to embed the conductive material on the silicon substrate from which the PR layer has been removed.
  • the forming of the polymer layer may include forming a photoresist layer having a predetermined pattern spaced apart from each other through an exposure process on the silicon substrate on which the seed layer is deposited, and the silicon substrate on which the PR layer is formed. Coating the polymer layer on the upper portion, removing the PR layer, and filling the conductive material through the plating process in the space of the polymer layer formed by removing the PR layer.
  • a flexible substrate made of a polymer material having a substrate through-hole filled with a conductive material for electrical connection, the hole is formed through the polymer layer vertically and the conductive material in the through-hole
  • flexible and low dielectric constant Low Dielectric Constant
  • FIG. 1 is a side view showing a flexible substrate according to an embodiment of the present invention.
  • FIG. 2 is a flowchart illustrating an example of a method of manufacturing the flexible substrate of FIG. 1.
  • 3A to 3H are process diagrams illustrating respective processes of the method of manufacturing the flexible substrate of FIG. 2.
  • FIG. 4 is a flowchart illustrating another example of a method of manufacturing the flexible substrate of FIG. 1.
  • 5A to 5H are process diagrams illustrating respective processes of the method of manufacturing the flexible substrate of FIG. 4.
  • FIG. 1 is a side view showing a flexible substrate according to an embodiment of the present invention.
  • the flexible substrate according to the present exemplary embodiment is a polymer substrate 100 having a plurality of through holes according to a predetermined pattern formed through photolithography, and the plating process.
  • Through-conductor 200 is formed in the through-hole of the polymer substrate 100, a conductive material layer located on the polymer substrate 100, the upper surface of the polymer substrate 100 and the through-conductor ( An upper conductive material 300 planarized and patterned so that the upper surface of the substrate 200 is planar, and a conductive layer positioned below the polymer substrate, wherein the through conductive material 200 is formed on the lower surface of the polymer substrate 100.
  • a lower conductive material 400 flattened and patterned such that the lower surface is planar.
  • the flexible substrate is manufactured according to the flexible substrate manufacturing method described below, which will be described in detail below.
  • the polymer substrate 100 may preferably use polyimide or polyamic acid, and the polyimide may be variously used, such as colorless or yellow, depending on the type thereof.
  • the conductive material of the flexible substrate it is preferable to use one of nickel, copper, gold, silver, carbon nanotubes (CNT) and graphene (Graphene).
  • CNT carbon nanotubes
  • Graphene graphene
  • the flexible substrate of the present invention is a polymer substrate having a plurality of through holes filled with a conductive material.
  • the flexible substrate has excellent electrical properties due to flexible and low dielectric constant, and has high water resistance due to low moisture permeability. (Water-proof) has a feature.
  • FIG. 2 is a flowchart illustrating an example of a method of manufacturing the flexible substrate of FIG. 1.
  • 3A to 3H are process diagrams illustrating respective processes of the method of manufacturing the flexible substrate of FIG. 2.
  • a PR forming step (S100), a conductive material filling step (S200), a PR removing step (S300), and a polymer may be used. It includes a coating step (S400), a flattening step (S500), an upper patterning step (S600), an etching step (S700) and a lower patterning step (S800).
  • a PR (Photoresist) layer having a predetermined pattern may be formed on a silicon (Si) substrate on which a seed layer is deposited through an exposure process.
  • a PR pattern having a predetermined pattern may be formed through an exposure process.
  • the formation of the PR layer through the exposure process and the exposure process is only a known technique widely used.
  • the conductive material may be buried in a predetermined pattern of space formed by the PR layer formed by the PR forming step S100.
  • the conductive material is preferably any one of nickel, copper, gold, silver, carbon nanotubes (CNT) and graphene (Graphene).
  • the conductive material in the filling of the conductive material (S200), the conductive material may be buried in a predetermined pattern of space formed by the PR layer formed on the silicon substrate, and the bottom-up filling method may be performed in the plating process. It is preferable to use. This has the advantage of eliminating the problem of voids in the through-holes.
  • the PR layer formed in the PR forming step S100 may be removed.
  • the removal of the PR layer is also a well-known technique widely used.
  • the polymer layer may be coated on the silicon substrate on which the PR layer is removed by the PR removing step S300.
  • the polymer coating step (S400) is a conductive material is formed in the form of a plurality of pillars according to a predetermined pattern on the silicon substrate, the polymer layer is coated on the silicon substrate.
  • polyimide or polyamic acid it is preferable to use polyimide or polyamic acid as the polymer layer, and polyimide can be used in both colorless and yellow types.
  • the polymer coating step (S400) may use any one of a bar coating method, a slit coating method, a molding method, and a spin coating method, to coat the polymer layer on the silicon substrate, through which a large area coating There are possible advantages.
  • the thickness of the polymer layer is coated through the polymer coating step (S400).
  • the thickness of the polymer layer may be increased by coating the multilayer, or the viscosity may be increased by adding a solvent to increase the thickness.
  • the planarization step S500 may planarize the polymer layer coated by the polymer coating step S400 to expose the conductive material. At this time, the planarization step (S500) it is preferable to planarize the upper portion of the polymer layer using a chemical mechanical polishing (CMP) method.
  • CMP chemical mechanical polishing
  • the upper patterning step S600 may be line patterned on the polymer layer flattened by the planarization step S500.
  • the upper portion of the polymer layer and the upper portion of the exposed conductive material form a plane, and there is an advantage that the height can be controlled.
  • the silicon substrate on which the seed layer under the polymer layer is deposited may be etched through surface cleaning.
  • a flexible substrate is formed in which the polymer layer and the polymer layer completely penetrate in the up and down directions and leave only the embedded conductive material.
  • the etching step (S700) may use a buffered oxide etchant (BOE) or laser temporary bonding / debonding technology, to etch the silicon substrate including the seed layer under the polymer layer.
  • BOE buffered oxide etchant
  • the method of etching the silicon substrate under the polymer layer using the BOE is preferably used when the substrate size is small, and the method of etching the silicon substrate under the polymer layer using the laser temporary bonding / debonding technique is facing It is preferred to use for size and mass production applications.
  • the lower patterning step S800 may be line patterned on the lower part of the polymer layer from which the silicon substrate on which the seed layer is deposited is removed by the etching step S700.
  • the lower part of the polymer layer and the lower part of the exposed conductive material form a plane, and there is an advantage that the height can be controlled.
  • the manufactured flexible substrate is made of a conductive material that is completely penetrated in the up and down direction of the polymer layer and the polymer layer, as shown in FIG. It is flexible and has excellent electrical characteristics due to low dielectric constant (Low Dielectric Constant), and it has a feature of having high water-proof due to low moisture permeability.
  • Low Dielectric Constant Low Dielectric Constant
  • FIG. 4 is a flowchart illustrating another example of a method of manufacturing the flexible substrate of FIG. 1.
  • 5A to 5H are process diagrams illustrating respective processes of the method of manufacturing the flexible substrate of FIG. 4.
  • a method of manufacturing a flexible substrate may include a PR forming step (S1000), a polymer coating step (S2000), a PR removing step (S3000), and a conductive material as shown in FIG. 4.
  • a buried step S4000, a planarization step S5000, an upper patterning step S6000, an etching step S7000, and a lower patterning step S8000 are included.
  • a PR layer having a predetermined pattern may be formed on a silicon substrate on which a seed layer is deposited through an exposure process.
  • a PR pattern having a predetermined pattern may be formed through an exposure process.
  • the formation of the PR layer through the exposure process and the exposure process is only a known technique widely used.
  • the PR layers formed in the PR forming step S100 (FIG. 3B) of the previous embodiment and the PR forming step S1000 (FIG. 5B) of the present embodiment each show a different pattern form.
  • the flexible substrate manufacturing method after performing the PR forming step (S1000), it is preferable to perform the polymer coating step (S2000).
  • a polymer layer may be coated on the silicon substrate on which a predetermined pattern is formed by the PR forming step S1000.
  • a polymer layer and a plurality of pillar-shaped PR layers are formed on the silicon substrate, wherein the polymer layer is preferably made of polyimide or polyamic acid, and the polyimide is colorless and yellow. Both types are available.
  • the polymer coating step (S2000) may use any one of a bar coating method, a slit coating method, a molding method and a spin coating method, to coat the polymer layer on top of the silicon substrate, whereby a large area coating There are possible advantages.
  • the thickness of the polymer layer may be increased by coating the multilayer, or the viscosity may be increased by adding a solvent to increase the thickness.
  • the PR layer formed in the PR forming step S1000 may be removed. Accordingly, the through-hole is formed in the polymer layer coated in the polymer coating step (S2000).
  • the removal of the PR layer is also a well-known technique widely used.
  • the PR layer is removed by the PR removing step S3000 to fill the conductive material through a plating process in a polymer layer having a space in a predetermined pattern shape.
  • the conductive material is preferably any one of nickel, copper, gold, silver, carbon nanotubes (CNT) and graphene (Graphene).
  • the conductive material filling step (S4000) has an advantage of eliminating the disadvantage that the void is formed in the through-hole by performing the plating process through the bottom-up filling method.
  • the planarization step S5000 may planarize the polymer layer in which the conductive material is embedded by the conductive material filling step S4000.
  • the polymer layer may be formed by using a chemical mechanical polishing (CMP) method. It is preferable to flatten the top of the.
  • CMP chemical mechanical polishing
  • the upper patterning step S6000 may pattern the upper portion of the polymer layer planarized by the planarization step S5000. Through this, the upper portion of the polymer layer and the upper portion of the exposed conductive material forms a plane, there is an advantage that the height can be controlled.
  • the silicon substrate on which the seed layer under the polymer layer is deposited may be etched through surface cleaning.
  • a flexible substrate is formed in which the polymer layer and the polymer layer completely penetrate in the up and down directions and leave only the embedded conductive material.
  • the etching step (S7000) may use a buffered oxide etchant (BOE) or laser temporary bonding / debonding technology, to etch the silicon substrate including the seed layer under the polymer layer.
  • BOE buffered oxide etchant
  • the method of etching the silicon substrate under the polymer layer using the BOE is preferably used when the substrate size is small, and the method of etching the silicon substrate under the polymer layer using the laser temporary bonding / debonding technique is facing It is preferred to use for size and mass production applications.
  • the lower patterning step S8000 may be line patterned on the lower part of the polymer layer from which the silicon substrate on which the seed layer is deposited is removed by the etching step S7000.
  • the lower part of the polymer layer and the lower part of the exposed conductive material form a plane, and there is an advantage that the height can be controlled.
  • the flexible substrate in this embodiment is a polymer substrate through structure, and is a structure formed by embedding a conductive material in the through hole of the polymer substrate. That is, the flexible substrate has excellent electrical characteristics due to a flexible low dielectric constant (Flexible) and low dielectric constant (Low Dielectric Constant) for use as a structure through a vertical through structure, and has a high water-proof with low moisture permeability It can be applied to various fields.
  • a flexible low dielectric constant Flexible
  • Low Dielectric Constant Low Dielectric Constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

유연기판 및 이의 제조방법에서, 상기 유연기판은 폴리머 기판, 관통 도전물, 상부 도전물 및 하부 도전물을 포함한다. 상기 폴리머 기판은 노광공정(photolithography)을 통해 형성된 일정 패턴에 따라 관통하는 관통홀을 가진다. 상기 관통 도전물을 상기 폴리머 기판의 관통홀을 매립하며 형성된다. 상기 상부 도전물은 상기 폴리머 기판의 상부 표면과 상기 관통 도전물의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된다. 상기 하부 도전물은 상기 폴리머 기판의 하부 표면과 상기 관통 도전물의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된다.

Description

도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법
본 발명은 관통홀을 갖는 유연 기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 전기적인 연결을 위한 도전물이 매립된 기판 수직 관통홀을 가지며 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)을 갖는 유연 기판 및 이의 제조 방법에 관한 것이다.
최근 반도체 기술에 있어 복잡한 회로구성을 재현하기 위하여, 반도체 공정의 미세 회로 제조기술 뿐만 아니라, 여러 반도체 칩들의 수직 적층을 통한 반도체 소자 제조방법이 활발히 개발 중이다.
이 때, 여러 종류의 반도체 소자를 칩 또는 웨이퍼 상태로 수직 적층하고 비아(Via, 관통홀)로 연결하여 구성하는 방법을 시스템인 패키지(System in Package, 이하 SiP)라 명명한다.
이러한 SiP 기술은 여러 칩들을 수직으로 적층함으로써, 반도체 소자의 소형화가 가능한 장점을 가지고 있다. 이러한 SiP의 핵심기술은 칩들 간의 상호 연결을 위한 비아의 형성 기술이다.
최근 개발되고 있는 여러 반도체 소자들에 있어, 유연(Flexible) 소자에 대한 필요성이 크게 대두되고 있다. 기존 실리콘 기반의 반도체 기술과는 달리 유연 소자는 폴리이미드(Polyimide), PET(Polyethylene phthalate), PDMS(Polydimethylsiloxane), Ecoflex와 같은 폴리머 기반의 기판 위에서 공정이 이루어지거나 매우 얇은 두께로 폴리싱된 실리콘 기반의 소자가 폴리머 기판 위에 마운팅된다.
실리콘 기반의 소자들을 전기적으로 배선하는데 있어, 집적도를 향상시키기 위해 여러 기판을 적층하고 각 기판들을 수직 관통하는 비아를 통해 기판 간의 전기적 연결을 이루는 수직 관통형 비아(TSV, Through Silicon Via) 기술이 많은 각광을 받고 있다.
종래의 수직 관통형 비아 기술은 일반적으로 딥 반응성 이온 식각(Deep Reactive Ion Etching)을 통해 고종횡비를 갖는 수직한 비아 홀을 형성하는 비아 형성(Via Formation) 단계와 절연층(Dielectric Layer), 확상방지층(Diffusion Barrier Layer), 씨드층(Seed Layer)을 형성한 후, 전해 도금(Electroplating)을 통해 비아를 채우는 비아 채움(Via Filling) 단계, 그리고 화학적 기계적 폴리싱(CMP, Chemical Mechanical Polishing)을 통해 평탄화(Planarization)하는 단계로 구성되어 있다.
하지만, 유연 기판에 종래의 수직한 관통 비아를 형성할 경우, 절연층과 확상방지층을 형성할 필요가 없기 때문에, 공정이 단순해지는 장점이 있다. 그렇지만, 비아 형성을 위한 딥 반응성 이온 식각과 같은 방법을 사용할 경우, 실리콘과는 달리 고종횡비를 갖는 수직한 비아를 형성할 수 없을 뿐 아니라, 플라즈마 형성시 발생하는 열에 의해 폴리이미드 기판의 변형이 일어나는 단점이 있다.
또한, 전해 도금을 진행하는데 있어, 공동(Void)이 형성될 가능성이 있기 때문에 전기적인 특성이 떨어질 우려가 있다.
한편, 관련 선행기술로 국내공개특허 제2005-0122630호(공개일 2005.12.29, 명칭 : 전기도금 방법)에는 두꺼운 금속막을 증착할 수 있는 전기도금 방법에 대해 개시되어 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전기적인 연결을 위한 도전물이 매립된 기판 수직 관통홀을 가지며 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)을 갖는 유연 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 유연 기판의 제조 방법을 제공하는 것이다.
본 발명의 목적을 실시하기 위한 일 실시예에 의한 유연기판은 폴리머 기판, 관통 도전물, 상부 도전물 및 하부 도전물을 포함한다. 상기 폴리머 기판은 노광공정(photolithography)을 통해 형성된 일정 패턴에 따라 관통하는 관통홀을 가진다. 상기 관통 도전물을 상기 폴리머 기판의 관통홀을 매립하며 형성된다. 상기 상부 도전물은 상기 폴리머 기판의 상부 표면과 상기 관통 도전물의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된다. 상기 하부 도전물은 상기 폴리머 기판의 하부 표면과 상기 관통 도전물의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된다.
일 실시예에서, 상기 폴리머 기판은, 폴리이미드(polyimide) 또는 폴리아믹산(polyamic acid)을 포함할 수 있다.
일 실시예에서, 상기 관통 도전물, 상기 상부 도전물 및 상기 하부 도전물 각각은, 니켈, 구리, 은, 탄소 나노 튜브(carbon naotube: CNT) 및 그라핀(graphene) 중 어느 하나를 포함할 수 있다.
본 발명의 다른 목적을 실시하기 위한 일 실시예에 의한 유연기판의 제조방법에서, 씨드(seed)층이 증착된 실리콘 기판 상에 도전물이 폴리머층의 관통홀에 매립되도록 폴리머층을 형성한다. 상기 도전물이 매립된 폴리머층을 CMP(chemical mechanical polishing) 공정으로 평탄화한다. 상기 평탄화된 폴리머층의 상부를 패터닝한다. 표면을 세척하여 상기 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각한다. 상기 씨드층이 증착된 실리콘 기판이 제거된 폴리머층의 하부를 패터닝한다.
일 실시예에서, 상기 폴리머층은, 폴리이미드(polyimide) 또는 폴리아믹산(polyamic acid)을 포함할 수 있다.
일 실시예에서, 상기 폴리머층을 형성하는 단계에서, 상기 폴리머층은 바 코팅, 슬릿 코팅, 몰딩 및 스핀 코팅 중 어느 하나를 이용하여 코팅 형성될 수 있다.
일 실시예에서, 상기 도전물은, 니켈, 구리, 은, 탄소 나노 튜브(carbon naotube: CNT) 및 그라핀(graphene) 중 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 실리콘 기판을 식각하는 단계에서, BOE(buffered oxide etchant)를 이용하거나, 레이저 temporary bonding/debonding 법을 이용할 수 있다.
일 실시예에서, 상기 폴리머층을 형성하는 단계에서, 상기 폴리머층은 다층으로 코팅되고, 점도 향상을 위한 용매를 추가하여 상기 폴리머층의 두께를 제어할 수 있다.
일 실시예에서, 상기 폴리머층을 형성하는 단계는, 상기 씨드층이 증착된 실리콘 기판에 노광공정을 통해 공간을 갖도록 일정 패턴의 PR(photoresist)층을 형성하는 단계, 상기 PR층의 공간에 도금 공정을 통해 도전물을 매립하는 단계, 상기 PR층을 제거하는 단계, 및 상기 PR층이 제거된 실리콘 기판 상에 상기 도전물이 매립되도록 폴리머층을 코팅하는 단계를 포함할 수 있다.
일 실시예에서, 상기 폴리머층을 형성하는 단계는, 상기 씨드층이 증착된 실리콘 기판에 노광공정을 통해 서로 이격되는 일정 패턴의 PR(photoresist)층을 형성하는 단계, 상기 PR층이 형성된 실리콘 기판의 상부에 폴리머층을 코팅하는 단계, 상기 PR층을 제거하는 단계, 및 상기 PR층이 제거되어 형성된 상기 폴리머층의 공간에 도금 공정을 통해 도전물을 매립하는 단계를 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 의하면, 전기적인 연결을 위한 도전물이 매립된 기판 관통홀을 갖는 폴리머 재질의 유연 기판으로서, 폴리머층을 수직으로 관통하여 홀이 형성되고 관통홀에 도전물이 매립됨으로써, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어난 장점이 있다.
또한, 폴리머층을 코팅하는 과정에서, 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용함으로써, 균일한 코팅면을 갖는 대면적 코팅이 가능하다는 장점이 있다.
도 1은 본 발명의 일 실시예에 의한 유연 기판을 도시한 측면도이다.
도 2는 도 1의 유연 기판의 제조 방법의 일 예를 나타낸 순서도이다.
도 3a 내지 도 3h는 도 2의 유연 기판의 제조방법의 각 공정을 도시한 공정도들이다.
도 4는 도 1의 유연 기판의 제조 방법의 다른 예를 나타낸 순서도이다.
도 5a 내지 도 5h는 도 4의 유연 기판의 제조방법의 각 공정을 도시한 공정도들이다.
이하 첨부한 도면들을 참조하여 본 발명의 유연 접속 및 그 제조 방법을 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이 때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 의한 유연 기판을 도시한 측면도이다.
도 1을 참조하면, 본 실시예에 따른 유연 기판은 도시된 바와 같이, 노광공정(Photolithography)을 통해 형성된 일정 패턴에 따른 다수 개의 관통홀을 갖는 폴리머 재질의 기판(100), 도금 공정을 통해 상기 폴리머 기판(100)의 관통홀에 매립되어 형성되는 관통 도전물(200), 상기 폴리머 기판(100)의 상부에 위치하는 도전물층으로서, 상기 폴리머 기판(100)의 상부 표면과 상기 관통 도전물(200)의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된 상부 도전물(300) 및 상기 폴리머 기판의 하부에 위치하는 도전물층으로서, 상기 폴리머 기판(100)의 하부 표면에 상기 관통 도전물(200)의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된 하부 도전물(400)을 포함하여 구성될 수 있다.
상기 유연 기판은 하기에 서술될 유연 기판 제조 방법에 따라 제조되며, 이는 하기에서 상세히 설명하도록 한다.
이 때, 상기 폴리머 기판(100)은 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것이 바람직하며, 폴리이미드는 그 종류에 따라 colorless, yellow 등 다양하게 이용할 수 있다.
상기 유연 기판의 도전물로는 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나를 이용하는 것이 바람직하다.
이러한 본 발명의 유연 기판은 도전물로 채워진 다수 개의 관통홀을 갖는 폴리머 재질의 기판으로서, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어나며, 수분 투과율이 낮아 높은 방수성(Water-proof)을 갖는 특징이 있다.
도 2는 도 1의 유연 기판의 제조 방법의 일 예를 나타낸 순서도이다. 도 3a 내지 도 3h는 도 2의 유연 기판의 제조방법의 각 공정을 도시한 공정도들이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 유연 기판 제조 방법은 도 2에 도시된 바와 같이, PR 형성 단계(S100), 도전물 매립 단계(S200), PR 제거 단계(S300), 폴리머 코팅 단계(S400), 평판화 단계(S500), 상부 패터닝 단계(S600), 식각 단계(S700) 및 하부 패터닝 단계(S800)를 포함한다.
도 3a 내지 도 3h를 동시에 참조하여 각 단계에 대해서 자세히 설명하면 하기와 같다.
상기 PR 형성 단계(S100)는 씨드(Seed)층이 증착된 실리콘(Si) 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성할 수 있다.
상세하게는, 도 3a에 도시된 바와 같이, 실리콘 기판에 SiO2층과 씨드층을 증착한 후, 도 3b에 도시된 바와 같이, 노광공정을 통해 일정 패턴의 PR층을 형성할 수 있다. 여기서, 노광공정 및 노광공정을 통한 PR층 형성은 널리 이용되고 있는 공지기술에 불과하다.
상기 도전물 매립 단계(S200)는 도 3c에 도시된 바와 같이, 상기 PR 형성 단계(S100)에 의해 형성된 PR층으로 인해 형성된 일정 패턴의 공간에 도금 공정을 통해 도전물을 매립할 수 있다.
상기 도전물로는, 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나인 것이 바람직하다.
상세하게는, 상기 도전물 매립 단계(S200)는 상기 실리콘 기판의 상부에 형성된 PR층으로 인해 형성된 일정 패턴의 공간에 상기 도전물을 매립할 수 있으며, 도금 공정을 수행함에 있어 Bottom-up Filling 방법을 이용하는 것이 바람직하다. 이를 통해서 관통홀에 Void가 생기는 문제점을 해소하는 장점이 있다.
상기 PR 제거 단계(S300)는 도 3d에 도시된 바와 같이, 상기 PR 형성 단계(S100)에서 형성된 PR층을 제거할 수 있다. 이 때, 상기 PR층 제거 역시 널리 이용되고 있는 공지기술에 불과하다.
상기 폴리머 코팅 단계(S400)는 도 3e에 도시된 바와 같이, 상기 PR 제거 단계(S300)에 의해 PR층이 제거된 실리콘 기판 상부에 폴리머층을 코팅할 수 있다.
상세하게는, 상기 폴리머 코팅 단계(S400)는 상기 실리콘 기판의 상부에 일정 패턴에 따라 도전물이 다수 개의 기둥 형태로 형성되어 있으며, 이러한 상기 실리콘 기판의 상부에 폴리머층이 코팅되도록 한다.
이 때, 상기 폴리머층으로는 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것이 바람직하며, 폴리이미드는 Colorless 타입과 Yellow 타입 모두 이용할 수 있다.
또한, 상기 폴리머 코팅 단계(S400)는 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용하여, 실리콘 기판의 상부에 폴리머층을 코팅시킬 수 있으며, 이를 통해서 대면적 코팅이 가능한 장점이 있다.
본 실시예에 따른 유연 기판 제조 방법은, 상기 폴리머 코팅 단계(S400)를 통해서 폴리머층이 코팅되는 두께를 제어할 수 있다.
상세하게는, 다층으로 코팅하여 폴리머층의 두께를 높게 형성하거나, 용매를 추가하여 점도를 향상시켜 두께를 높게 형성할 수 있다.
이와 반대로, 폴리머층의 두께는 낮게 형성하는 것 또한 용이하게 제어할 수 있다.
상기 평탄화 단계(S500)는 도 3f에 도시된 바와 같이, 상기 폴리머 코팅 단계(S400)에 의해 코팅된 폴리머층을 상기 도전물이 노출되도록 평탄화할 수 있다. 이 때, 상기 평탄화 단계(S500)는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 폴리머층의 상부를 평탄화하는 것이 바람직하다.
상기 상부 패터닝 단계(S600)는 상기 평탄화 단계(S500)에 의해 평탄화한 폴리머층 상부를 라인 패터닝할 수 있다.
이에 따라, 폴리머층의 상부와 노출된 도전물의 상부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
상기 식각 단계(S700)는 도 3g에 도시된 바와 같이, 표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각할 수 있다. 이를 통해서, 폴리머층 및 폴리머층의 상, 하 방향으로 완전히 관통하며 매립된 도전물만 남는 유연 기판이 형성된다.
이 때, 상기 식각 단계(S700)는 BOE(Buffered Oxide Etchant)을 이용하거나, 레이저 Temporary Bonding/Debonding 기술을 이용하여, 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각할 수 있다. 여기서, BOE를 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 기판 사이즈가 작을 경우에 사용하는 것이 바람직하며, 레이저 Temporary Bonding/Debonding 기술을 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 대면 사이즈 및 양산 적용을 위해 사용하는 것이 바람직하다.
상기 하부 패터닝 단계(S800)는 도 3h에 도시된 바와 같이, 상기 식각 단계(S700)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 라인 패터닝할 수 있다.
이에 따라, 폴리머층의 하부와 노출된 도전물의 하부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
이러한 본 실시예에 의한 유연 기판 제조 방법의 각 단계를 통해, 제조된 유연 기판은 도 1에 도시된 바와 같이, 폴리머층 및 폴리머층의 상, 하 방향으로 완전히 관통하며 매립된 도전물로 이루어지며, 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어나며, 수분 투과율이 낮아 높은 방수성(Water-proof)을 갖는 특징이 있다.
도 4는 도 1의 유연 기판의 제조 방법의 다른 예를 나타낸 순서도이다. 도 5a 내지 도 5h는 도 4의 유연 기판의 제조방법의 각 공정을 도시한 공정도들이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 유연 기판 제조 방법은 도 4에 도시된 바와 같이, PR 형성 단계(S1000), 폴리머 코팅 단계(S2000), PR 제거 단계(S3000), 도전물 매립 단계(S4000), 평탄화 단계(S5000), 상부 패터닝 단계(S6000), 식각 단계(S7000) 및 하부 패터닝 단계(S8000)를 포함한다.
도 5a 내지 도 5h를 참조하여 상기 유연 기판 제조 방법의 각 단계에 대해서 상세히 설명하면 하기와 같다.
상기 PR 형성 단계(S1000)는 씨드(Seed)층이 증착된 실리콘(Si) 기판에 노광공정(Photolithography)을 통해 일정 패턴의 PR(Photoresist)층을 형성할 수 있다.
상세하게는, 도 5a에 도시된 바와 같이, 실리콘 기판에 SiO2층과 씨드층을 증착한 후, 도 5b에 도시된 바와 같이, 노광공정을 통해 일정 패턴의 PR층을 형성할 수 있다. 여기서, 노광공정 및 노광공정을 통한 PR층 형성은 널리 이용되고 있는 공지기술에 불과하다.
이 때, 이전 실시예에서의 PR 형성 단계(S100)(도 3b)와 본 실시예에서의 PR 형성 단계(S1000)(도 5b)에서 형성된 PR층은 각각 상이한 패턴 형태를 나타낸다.
이에 따라, 본 실시예에 따른 유연 기판 제조 방법은 상기 PR 형성 단계(S1000)를 수행한 후, 폴리머 코팅 단계(S2000)를 수행하는 것이 바람직하다.
상기 폴리머 코팅 단계(S2000)는 도 5c에 도시된 바와 같이, 상기 PR 형성 단계(S1000)에 의해 일정 패턴이 형성된 실리콘 기판 상부에 폴리머층을 코팅할 수 있다.
즉, 실리콘 기판 상부에 폴리머층과 다수 개의 기둥 형태의 PR층이 형성되어 있으며, 여기서 폴리머층은 폴리이미드(Polyimide) 또는 폴리아믹산(Polyamic Acid)을 이용하는 것이 바람직하며, 폴리이미드는 Colorless 타입과 Yellow 타입 모두 이용할 수 있다.
또한, 상기 폴리머 코팅 단계(S2000)는 바 코팅 방법, 슬릿 코팅 방법, 몰딩 방법 및 스핀 코팅 방법 중 어느 하나를 이용하여, 실리콘 기판의 상부에 폴리머층을 코팅시킬 수 있으며, 이를 통해서 대면적 코팅이 가능한 장점이 있다.
본 실시예에 따른 유연 기판 제조 방법은, 상기 폴리머 코팅 단계(S2000)를 통해서 폴리머층이 코팅되는 두께를 제어할 수 있다.
상세하게는, 다층으로 코팅하여 폴리머층의 두께를 높게 형성하거나, 용매를 추가하여 점도를 향상시켜 두께를 높게 형성할 수 있다.
이와 반대로, 폴리머층의 두께는 낮게 형성하는 것 또한 용이하게 제어할 수 있다.
상기 PR 제거 단계(S3000)는 도 5d에 도시된 바와 같이, 상기 PR 형성 단계(S1000)에서 형성된 PR층을 제거할 수 있다. 이에 따라, 상기 폴리머 코팅 단계(S2000)에서 코팅된 폴리머층에 관통홀이 형성되게 된다.
이 때, 상기 PR층 제거 역시 널리 이용되고 있는 공지기술에 불과하다.
상기 도전물 매립 단계(S4000)는 도 5e에 도시된 바와 같이, 상기 PR 제거 단계(S3000)에 의해 PR층이 제거되어 일정 패턴 형태로 공간이 형성된 폴리머층에 도금 공정을 통해 도전물을 매립할 수 있다.
상기 도전물로는, 니켈, 구리, 금, 은, 탄소 나노 튜브(CNT, Carbon Nanotube) 및 그라핀(Graphene) 중 어느 하나인 것이 바람직하다.
상기 도전물 매립 단계(S4000)는 Bottom-up Filling 방법을 통해 도금 공정을 수행함으로써, 관통홀에 Void가 생기는 단점을 해소하는 장점이 있다.
상기 평탄화 단계(S5000)는 도 5f에 도시된 바와 같이, 상기 도전물 매립 단계(S4000)에 의해 도전물이 매립된 폴리머층을 평탄화할 수 있으며, CMP(Chemical Mechanical Polishing) 방법을 이용하여 폴리머층의 상부를 평탄화하는 것이 바람직하다.
상기 상부 패터닝 단계(S6000)는 상기 평탄화 단계(S5000)에 의해 평탄화한 폴리머층 상부를 패터닝할 수 있다. 이를 통해서, 폴리머층의 상부와 노출된 도전물의 상부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
상기 식각 단계(S7000)는 도 5g에 도시된 바와 같이, 표면 세척을 통해 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각할 수 있다. 이를 통해서, 폴리머층 및 폴리머층의 상, 하 방향으로 완전히 관통하며 매립된 도전물만 남는 유연 기판이 형성된다.
이 때, 상기 식각 단계(S7000)는 BOE(Buffered Oxide Etchant)을 이용하거나, 레이저 Temporary Bonding/Debonding 기술을 이용하여, 폴리머층 하부의 씨드층이 포함된 실리콘 기판을 식각할 수 있다. 여기서, BOE를 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 기판 사이즈가 작을 경우에 사용하는 것이 바람직하며, 레이저 Temporary Bonding/Debonding 기술을 이용하여 폴리머층 하부의 실리콘 기판을 식각하는 방법은 대면 사이즈 및 양산 적용을 위해 사용하는 것이 바람직하다.
상기 하부 패터닝 단계(S8000)는 도 5h에 도시된 바와 같이, 상기 식각 단계(S7000)에 의해 씨드층이 증착된 실리콘 기판이 제거된 폴리머층 하부를 라인 패터닝할 수 있다.
이에 따라, 폴리머층의 하부와 노출된 도전물의 하부가 평면을 이루며, 높이 제어가 가능한 장점이 있다.
즉, 다시 말하자면, 본 실시예에서의 유연 기판은, 폴리머 재질의 기판 관통 구조물로서, 폴리머 재질의 기판의 관통홀에 도전성 물질을 매립하여 형성된 구조물이다. 즉, 상기 유연 기판은 수직 관통 구조를 통해 하나의 구조체로 쓰기 위한 유연(Flexible)하면서도 낮은 유전상수율(Low Dielectric Constant)로 인해 전기적 특성이 뛰어나며, 수분 투과율이 낮아 높은 방수성(Water-proof)을 이용하여 다양한 분야에 적용할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한정된 실시예 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것 일 뿐, 본 발명은 상기의 일 실시예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허 청구 범위뿐 아니라 이 특허 청구 범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (11)

  1. 노광공정(photolithography)을 통해 형성된 일정 패턴에 따라 관통하는 관통홀을 가지는 폴리머 기판;
    상기 폴리머 기판의 관통홀을 매립하며 형성되는 관통 도전물;
    상기 폴리머 기판의 상부 표면과 상기 관통 도전물의 상부 표면이 평면을 이루도록 평탄화 및 패터닝된 상부 도전물; 및
    상기 폴리머 기판의 하부 표면과 상기 관통 도전물의 하부 표면이 평면을 이루도록 평탄화 및 패터닝된 하부 도전물을 포함하는 유연 기판.
  2. 제1항에 있어서, 상기 폴리머 기판은,
    폴리이미드(polyimide) 또는 폴리아믹산(polyamic acid)을 포함하는 것을 특징으로 하는 유연 기판.
  3. 제1항에 있어서,
    상기 관통 도전물, 상기 상부 도전물 및 상기 하부 도전물 각각은,
    니켈, 구리, 은, 탄소 나노 튜브(carbon naotube: CNT) 및 그라핀(graphene) 중 어느 하나를 포함하는 것을 특징으로 하는 유연 기판.
  4. 씨드(seed)층이 증착된 실리콘 기판 상에 도전물이 폴리머층의 관통홀에 매립되도록 폴리머층을 형성하는 단계;
    상기 도전물이 매립된 폴리머층을 CMP(chemical mechanical polishing) 공정으로 평탄화하는 단계;
    상기 평탄화된 폴리머층의 상부를 패터닝하는 단계;
    표면을 세척하여 상기 폴리머층 하부의 씨드층이 증착된 실리콘 기판을 식각하는 단계; 및
    상기 씨드층이 증착된 실리콘 기판이 제거된 폴리머층의 하부를 패터닝하는 단계를 포함하는 유연 기판의 제조방법.
  5. 제4항에 있어서, 상기 폴리머층은,
    폴리이미드(polyimide) 또는 폴리아믹산(polyamic acid)을 포함하는 것을 특징으로 하는 유연 기판의 제조방법.
  6. 제4항에 있어서, 상기 폴리머층을 형성하는 단계에서,
    상기 폴리머층은 바 코팅, 슬릿 코팅, 몰딩 및 스핀 코팅 중 어느 하나를 이용하여 코팅 형성되는 것을 특징으로 하는 유연 기판의 제조방법.
  7. 제4항에 있어서, 상기 도전물은,
    니켈, 구리, 은, 탄소 나노 튜브(carbon naotube: CNT) 및 그라핀(graphene) 중 어느 하나를 포함하는 것을 특징으로 하는 유연 기판의 제조방법.
  8. 제4항에 있어서, 상기 실리콘 기판을 식각하는 단계에서,
    BOE(buffered oxide etchant)를 이용하거나, 레이저 temporary bonding/debonding 법을 이용하는 것을 특징으로 하는 유연 기판의 제조방법.
  9. 제4항에 있어서, 상기 폴리머층을 형성하는 단계에서,
    상기 폴리머층은 다층으로 코팅되고,
    점도 향상을 위한 용매를 추가하여 상기 폴리머층의 두께를 제어하는 것을 특징으로 하는 유연 기판의 제조방법.
  10. 제4항에 있어서, 상기 폴리머층을 형성하는 단계는,
    상기 씨드층이 증착된 실리콘 기판에 노광공정을 통해 공간을 갖도록 일정 패턴의 PR(photoresist)층을 형성하는 단계;
    상기 PR층의 공간에 도금 공정을 통해 도전물을 매립하는 단계;
    상기 PR층을 제거하는 단계; 및
    상기 PR층이 제거된 실리콘 기판 상에 상기 도전물이 매립되도록 폴리머층을 코팅하는 단계를 포함하는 것을 특징으로 하는 유연 기판의 제조방법.
  11. 제4항에 있어서, 상기 폴리머층을 형성하는 단계는,
    상기 씨드층이 증착된 실리콘 기판에 노광공정을 통해 서로 이격되는 일정 패턴의 PR(photoresist)층을 형성하는 단계;
    상기 PR층이 형성된 실리콘 기판의 상부에 폴리머층을 코팅하는 단계;
    상기 PR층을 제거하는 단계; 및
    상기 PR층이 제거되어 형성된 상기 폴리머층의 공간에 도금 공정을 통해 도전물을 매립하는 단계를 포함하는 것을 특징으로 하는 유연 기판의 제조방법.
PCT/KR2015/011003 2015-07-24 2015-10-19 도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법 Ceased WO2017018600A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/323,916 US10034381B2 (en) 2015-07-24 2015-10-19 Flexible substrate having a via-hole with a conductive material and a method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0104835 2015-07-24
KR1020150104835A KR101567580B1 (ko) 2015-07-24 2015-07-24 유연 접속 구조물 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2017018600A1 true WO2017018600A1 (ko) 2017-02-02

Family

ID=54610002

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/011003 Ceased WO2017018600A1 (ko) 2015-07-24 2015-10-19 도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법

Country Status (3)

Country Link
US (1) US10034381B2 (ko)
KR (1) KR101567580B1 (ko)
WO (1) WO2017018600A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100109698A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR20100129968A (ko) * 2009-06-02 2010-12-10 삼성전기주식회사 세라믹 기판의 전극패턴 형성방법
KR20110076606A (ko) * 2009-12-29 2011-07-06 하나 마이크론(주) 반도체 패키지 제조방법
US20120217648A1 (en) * 2011-02-24 2012-08-30 Industry-Academic Cooperation Foundation, Dankook University Through substrate structure, device package having the same, and methods for manufacturing the same
KR20120097310A (ko) * 2011-02-24 2012-09-03 단국대학교 산학협력단 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
KR20130132162A (ko) * 2012-05-25 2013-12-04 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122630A (ko) 2004-06-25 2005-12-29 매그나칩 반도체 유한회사 전기도금 방법
CN104364902B (zh) 2012-05-25 2017-07-07 Nepes 株式会社 半导体封装、其制造方法及封装体叠层

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100109698A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR20100129968A (ko) * 2009-06-02 2010-12-10 삼성전기주식회사 세라믹 기판의 전극패턴 형성방법
KR20110076606A (ko) * 2009-12-29 2011-07-06 하나 마이크론(주) 반도체 패키지 제조방법
US20120217648A1 (en) * 2011-02-24 2012-08-30 Industry-Academic Cooperation Foundation, Dankook University Through substrate structure, device package having the same, and methods for manufacturing the same
KR20120097310A (ko) * 2011-02-24 2012-09-03 단국대학교 산학협력단 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
KR20130132162A (ko) * 2012-05-25 2013-12-04 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Also Published As

Publication number Publication date
US10034381B2 (en) 2018-07-24
US20170207171A1 (en) 2017-07-20
KR101567580B1 (ko) 2015-11-12

Similar Documents

Publication Publication Date Title
US11217530B2 (en) Line structure and a method for producing the same
WO2014104516A1 (ko) 인터포저가 임베디드 되는 회로 보드, 이를 이용하는 전자 모듈 및 그 제조방법
US7671460B2 (en) Buried via technology for three dimensional integrated circuits
US8242604B2 (en) Coaxial through-silicon via
US6399897B1 (en) Multi-layer wiring substrate
CN104752378B (zh) 半导体器件及其制造方法
SG121104A1 (en) A method of stacking thin substrates by transfer bonding
TW201733058A (zh) 重佈線路結構
US20200075457A1 (en) Semiconductor device and fabrication method thereof
WO2016182395A1 (ko) 센서 패키징 및 그 제조 방법
WO2017018600A1 (ko) 도전물이 매립된 관통홀을 갖는 유연 기판 및 이의 제조방법
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
CN209071319U (zh) 硅穿孔互连结构
CN108511473B (zh) 一种晶圆间金属层互联工艺
EP1465246B1 (en) Method for producing electrical through hole interconnects
WO2014178638A1 (ko) 관통 실리콘 비아 제조방법
JP2006517342A (ja) 半導体装置の製造方法とそのような方法により得られる半導体装置
KR100639073B1 (ko) 선택적 다마신을 이용한 반도체 금속 배선의 형성방법
JP2001284354A (ja) 半導体装置の製造方法
CN115966511B (zh) 半导体器件及其制造方法
US7763521B2 (en) Metal wiring and method for forming the same
JPH10294366A (ja) 半導体装置及びその製造方法
JP4488664B2 (ja) 印刷回路板の表面を平らにする方法
CN119255479A (zh) 一种多层rdl互连结构及其制造方法
WO2023211242A1 (ko) 컨택 저항 감소를 위한 다층 배선 연결 구조 및 이의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15323916

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15899744

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15899744

Country of ref document: EP

Kind code of ref document: A1