WO2017017209A1 - Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2017017209A1
WO2017017209A1 PCT/EP2016/068043 EP2016068043W WO2017017209A1 WO 2017017209 A1 WO2017017209 A1 WO 2017017209A1 EP 2016068043 W EP2016068043 W EP 2016068043W WO 2017017209 A1 WO2017017209 A1 WO 2017017209A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor body
semiconductor
metallic
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/068043
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Anna Kasprzak-Zablocka
Christine RAFAEL
Christian LEIRER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US15/741,876 priority Critical patent/US10418535B2/en
Publication of WO2017017209A1 publication Critical patent/WO2017017209A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means

Definitions

  • the application relates to an optoelectronic component and to a method for producing one or a plurality of optoelectronic components.
  • a light-emitting component with a carrier made of a potting material short-wave electromagnetic radiation can enter the carrier and damage the carrier due to the photosensitive potting material. Furthermore, electromagnetic radiation can escape laterally, causing light losses and possibly too inhomogeneous
  • An object is to provide an optoelectronic device with a high efficiency. Furthermore, it is another task, a cost-effective and simplified
  • Optoelectronic component this has a carrier and a semiconductor body arranged on the carrier.
  • the carrier has a front side facing the semiconductor body and a rear side facing away from the semiconductor body.
  • the carrier is produced directly on the semiconductor body. This means that the carrier is not produced, for example, in a production step separate from the semiconductor body and subsequently on the semiconductor body
  • the carrier does not directly to the
  • Semiconductor bodies can be further layers about to
  • the carrier has, in particular, an electrically insulating shaped body, which is preferably designed as a molded body.
  • the shaped body formed as a molding is formed by a casting process, in particular under pressure.
  • the semiconductor body is at least partially surrounded by a material of the shaped body.
  • the molded body is preferably formed of a plastic material, for example of a castable polymer, for example of a cast resin such as epoxy resin or of silicone.
  • Plastic material may be filled with silicon oxide, for example SiO 2, to adjust the thermal expansion coefficient (CTE).
  • the semiconductor body has a first main area facing away from the carrier and a second main area facing the carrier.
  • the main surfaces bound the semiconductor body
  • a vertical direction is understood to mean a direction that is in particular perpendicular to a main extension surface of the
  • a lateral direction is understood as meaning a direction which runs approximately parallel to the main extension surface of the semiconductor body.
  • the vertical direction and the lateral direction are transverse, approximately perpendicular to each other.
  • the semiconductor body has a first semiconductor layer facing away from the front side of the carrier, a second semiconductor layer facing the front side of the carrier and an active layer arranged in the vertical direction between the first and the second semiconductor layer.
  • the active layer is preferred for generating electromagnetic radiation
  • the active one is
  • Layer a pn junction zone which may be formed as a layer or as a layer sequence of multiple layers.
  • the semiconductor body is preferably stratified on a growth substrate by means of an epitaxial process
  • the growth substrate can be removed from the semiconductor body in a subsequent method step, so that the component is in particular free of a growth substrate.
  • the semiconductor body is enclosed at least in regions laterally by the shaped body. In the vertical direction, the shaped body protrudes approximately over the second main surface of the
  • the semiconductor body is surmounted.
  • the semiconductor body has a side surface extending in the lateral direction from the
  • Shaped body can be partially or completely covered.
  • the shaped body can completely surround the semiconductor body laterally.
  • this has a multi-layer structure.
  • the multi-layer structure is at least in the lateral direction, at least
  • the multilayer structure is preferably configured to absorb the electromagnetic radiation emitted during operation of the component, which can emerge from the semiconductor body via the side surface of the semiconductor body, or preferably to reflect back into the semiconductor body.
  • the multilayer structure may be a non-metallic one
  • the boundary layer is arranged in the lateral direction between the semiconductor body and the metallic layer.
  • the boundary layer can adjoin the semiconductor body. It is possible that between the
  • Boundary layer and the semiconductor body a thin
  • Connecting layer such as an adhesive layer, is arranged, wherein the compound layer has a layer thickness of at most 50 nm, preferably at most 30 nm or at most 10 nm
  • the boundary layer is in particular
  • the semiconductor body is arranged to favor the total reflection at the side surface of the semiconductor body.
  • Boundary layer compared to the semiconductor body to a lower refractive index.
  • Boundary layer a radiation-transmissive
  • the refractive index of the barrier layer is between 1 and 2 inclusive, between about 1 and 1.6, for example, between 1 and 1.4 inclusive.
  • the refractive index of the barrier layer is between 1 and 2 inclusive, between about 1 and 1.6, for example, between 1 and 1.4 inclusive.
  • Transparent boundary layer in particular for the radiation generated during operation of the device, formed.
  • the metallic layer is arranged in the lateral direction approximately between the boundary layer and the molded body.
  • the metallic layer is configured to impinge the electromagnetic radiation generated during operation of the component on the molded body
  • the metallic layer may be formed such that it absorbs or preferably reflects the electromagnetic radiation emitted during operation of the component.
  • the metallic layer can be attached to the
  • the multilayer structure may be formed such that it is bounded laterally at least in regions by the boundary layer and the metallic layer. That means that the metallic layer and the
  • Multilayer structure can be formed.
  • an optoelectronic component has a carrier with an electrically insulating shaped body, a semiconductor body with an active layer established during operation of the component for generating electromagnetic radiation, and a
  • the shaped body encloses the semiconductor body at least in regions.
  • the multilayer structure is in the lateral direction
  • the multilayer structure comprises a metallic layer and a non-metallic barrier layer, the barrier layer being in the lateral direction
  • Semiconductor body adjacent, the active layer laterally covered and compared to the semiconductor body has a smaller refractive index.
  • the metallic layer is to set up, an impact of the generated during operation of the device, passing through the boundary layer
  • the reflectivity at the side surface of the semiconductor body can be increased in particular by total reflection at the boundary layer and reflection at the metallic layer.
  • irradiation of the carrier, in particular of the shaped body, with the aid of the multilayer structure can be prevented.
  • Photosensitive material of the molding can before
  • Potting material the molding is avoided by irradiation with blue light or with UV light.
  • a layer thickness of the boundary layer is selected such that an amplitude of an evanescent wave which is at a
  • Total reflection occurs at an interface between the boundary layer and the semiconductor body, within the boundary layer to less than 37%, that is less than 1 / e, where e is the Euler number, is reduced to its original value.
  • a product of the refractive index and the layer thickness of the boundary layer is greater than a peak wavelength of the electromagnetic radiation generated by the active layer during operation of the device.
  • the product is greater than or equal to 400 nm, greater than or equal to 800 nm, or greater than or equal to 1 ym.
  • the evanescent wave can occur in or behind an interface where waves are reflected, such as at a total reflection. If the evanescent wave can not propagate in a medium, its amplitude behind the interface does not drop to zero, but sounds
  • the layer thickness of the boundary layer can be chosen such that the evanescent wave is sufficiently suppressed within the boundary layer.
  • the layer thickness of the boundary layer can be chosen such that the evanescent wave is sufficiently suppressed within the boundary layer.
  • Boundary layer greater than the penetration depth of the evanescent wave, wherein the amplitude of the evanescent wave is reduced at the penetration depth to about 37% of its original value.
  • Boundary layer selected such that an amplitude of an evanescent wave within the boundary layer is reduced to less than 30%, to less than 20%, in particular to less than 5% of its original value.
  • the boundary layer is formed from a radiation-transmissive dielectric having a refractive index between 1 and 2 inclusive.
  • the layer thickness is the
  • Boundary layer at least 400 nm, approximately between 400 nm and 1 ym inclusive, or between 400 nm and 3 ym inclusive, approximately between 400 nm and 5 ym inclusive. At a such layer thickness can be ensured that the evanescent wave is sufficiently suppressed with respect to wavelengths in the infrared, visible and ultraviolet spectral range of the emitted during operation of the device electromagnetic radiation in the boundary layer, so that prevented total reflection does not or hardly occurs and the intensity of reflected at the interface
  • the boundary layer may have a first subregion and a second subregion, wherein the first subregion adjoins the semiconductor body and the second subregion adjoins the interspace, so that the interspace in the
  • both the boundary layer and the gap can be partially adjacent to the semiconductor body.
  • the boundary layer for example the first subregion of the boundary layer, completely laterally covers the active layer of the semiconductor body.
  • the gap and the active layer may be free of overlap along the vertical and / or along the lateral direction.
  • the intermediate space can be a gas-empty space or a space filled with a gaseous medium, such as air.
  • the intermediate space may have an opening to the outside at a side surface of the component Have the environment of the device or from the outside
  • Vacuum and air have a particularly low refractive index, so that the total reflection at an interface between the semiconductor body and air or vacuum is particularly favored.
  • the metallic layer contains a metal or consists of a metal. It is also possible that the metallic layer of a plurality of metals, such as in the form of a
  • the metallic layer has a layer thickness of at least 100 nm, approximately at least 200 nm or at least 400 nm.
  • the metallic layer may be thicker than 1 ym, 3 ym or 5 ym.
  • the layer thickness and the materials of the metallic layer may be selected such that the metallic layer for the generated during operation of the device of the active layer
  • the multi-layer structure has a radiation-reflecting element
  • the dielectric layers may be different layer thicknesses and / or different
  • the layer stack is preferably arranged in the lateral direction between the metallic layer and the boundary layer.
  • the layer stack is formed as a dielectric mirror, for example in the form of a DBR mirror (English: distributed bragg reflector).
  • the layer stack can be used as DBR mirror in be formed reduced form.
  • the layer stack has two, three or more dielectric layers.
  • the dielectric layer stack is preferably set up, for example through the boundary layer
  • the multilayer structure can be free of such a radiation-reflecting layer stack. In this case, the reflection can be approximately through the boundary layer
  • passing electromagnetic radiation can be realized on the metallic layer.
  • the boundary layer completely covers the second semiconductor layer and the active layer in the lateral direction and at least partially covers the first semiconductor layer. This is intended to ensure electrical insulation of various semiconductor layers of the semiconductor body on its side surface. It is possible that the side surface of the
  • Multilayer structure in particular of the boundary layer, is completely covered. It is also conceivable that all
  • the semiconductor body may thus be in lateral directions of the multilayer structure
  • the side surface has a step.
  • the step has a plane extending in lateral directions.
  • the plane may run parallel to the first main surface and / or the second main surface of the semiconductor body. It is also possible that the plane extends obliquely to the first main surface and / or to the second main surface.
  • the plane of the step is formed exclusively by a surface of the first semiconductor layer of the semiconductor body.
  • the first semiconductor layer is arranged in the vertical direction between the first main surface and the active layer.
  • the step may have vertical flanks each adjacent to the lateral plane of the step. The flanks can be formed perpendicular or oblique to the first and / or the second main surface.
  • flanks of the step each form an angle with a perpendicular perpendicular to the plane
  • the multilayer structure can be applied in a simplified manner to the semiconductor body.
  • the carrier has at least one through contact for electrical contacting of the semiconductor body.
  • the through-contact extends in the vertical direction, in particular through the molded body. In this case, the through-contact can be completely surrounded by the shaped body in lateral directions.
  • the carrier may be a plurality of such
  • the carrier has a first via and an electrically insulated second via from the first via, wherein the first via and the second via are different associated electrical polarities of the device.
  • the vias are preferably formed such that they are electrically contacted at about a back of the molding or the carrier.
  • the component can have contact layers, which are each electrically conductively connected to one of the through contacts.
  • the vias can be electrically connected to an external power source, for example.
  • the front side and / or the back side of the carrier can each be at least partially through surfaces of the molded body and partially through surfaces of the
  • the component is preferably set up by the design of the carrier in such a way that it is above the latter
  • Component about at least 50%, preferably at least 70% or at least 80% cover the back of the device.
  • the rear side of the component can thus be formed in regions by surfaces of the contact layers, wherein the back with the surfaces of the contact layers as
  • Mounting surface in particular as a solderable mounting surface, may be formed.
  • the latter has a mirror layer on a main surface of the semiconductor body facing the carrier.
  • the mirror layer protrudes laterally in the lateral direction beyond the main surface and / or beyond the active layer.
  • the mirror layer a majority, about at least 70%, in particular at least 80%, preferred Cover at least 90% of the second major surface and / or the active layer.
  • the mirror layer can as
  • the wiring structure is in the
  • Wiring structure may include partial layers that are approximately directly with different semiconductor layers of
  • the wiring structure has a connection layer via which a semiconductor layer of the semiconductor body is electrically conductively connected to a via contact.
  • the wiring structure may also have a via, via which a further semiconductor layer of the
  • Semiconductor body is connected to a further through contact of the carrier about electrically conductive. It is also possible that the mirror layer is only in the range of
  • connection and / or the connection layer is formed so that the mirror layer not contiguous
  • the mirror layer can have a
  • the mirror layer may cover less than 70% or less than 50% of the second major surface and / or the active layer.
  • the via of the wiring structure may be in the vertical direction from the second main surface of the
  • the via can be in direct electrical contact with the first semiconductor layer. It is also possible that the wiring structure for Current spreading in the first semiconductor layer having a plurality of such vias.
  • the mirror layer arranged between the semiconductor body and the carrier may be designed to be electrically conductive. For example, the mirror layer is electrically conductively connected to the connection layer or to the through-connection.
  • Component is increased. At the same time, it is possible to prevent, for example, short-wave electromagnetic radiation from passing via the second main surface of the semiconductor body to the shaped body of the carrier and from damaging the shaped body.
  • a composite for example a wafer composite, having a growth substrate and a semiconductor composite arranged on the growth substrate.
  • the semiconductor compound can by a
  • Coating process preferably by an epitaxial process, are applied to the growth substrate.
  • a plurality of isolation trenches may be formed in the semiconductor composite.
  • the isolation trenches may be in the vertical direction through a semiconductor layer, such as through the second semiconductor layer, and through the active Layer be formed therethrough.
  • the separation trenches may each have a bottom surface formed approximately by a surface of another semiconductor layer, such as the first semiconductor layer of the semiconductor body.
  • the semiconductor bodies can be connected to one another, for example, through the first semiconductor layer of the semiconductor composite
  • Semiconductor composite are produced through to the growth substrate.
  • a multilayer composite is formed at least in regions of the separation trenches.
  • the multi-layer composite can partially or completely cover inner walls of the separation trenches or side surfaces of the semiconductor body.
  • An electrically insulating composite body is formed approximately on the semiconductor bodies and in the regions of the separation trenches, for instance by means of a casting process.
  • the composite is then singulated along the separation trenches into a plurality of components, so that the components each have a support with a shaped body as part of the molding composite, a
  • Semiconductor body having an activated during operation of the device for generating electromagnetic radiation active layer and a multi-layer structure as part of the multi-layer composite.
  • the method described here is particularly suitable for the production of one or a plurality of the components described here.
  • the related to the device described features can therefore also be used for the process and vice versa.
  • the formation of the isolation trenches in the semiconductor compound takes place in at least two stages, so that the isolation trenches each have an inner wall with a step.
  • the step preferably includes a plane extending in lateral directions, the plane being formed approximately by a first step before a second step.
  • Dividing trenches are simplified. Alternatively, it is also possible to form the separation trenches only in a single method step such that the separation trenches to the growth substrate have vertical or oblique inner walls.
  • a sacrificial layer is formed at least in the region of one or more
  • the sacrificial layer can adjoin the semiconductor body.
  • the semiconductor body applied.
  • the sacrificial layer can adjoin the semiconductor body.
  • Sacrificial layer formed such that these in the lateral direction, only a semiconductor layer of the
  • Semiconductor body such as the first semiconductor layer
  • the sacrificial layer is free in particular from a lateral overlap with the active layer.
  • the sacrificial layer is formed before the boundary layer.
  • the boundary layer can be applied to the sacrificial layer in a subsequent method step and thereby approximately the second semiconductor layer and the active
  • the gap can be formed as an air gap. It is possible that a layer, such as a converter layer or a termination layer, on the semiconductor body
  • the converter layer is applied to the prior to application
  • the converter film can be laminated to approximately the semiconductor body.
  • the gap can be closed airtight in particular by the converter film, without being affected by a
  • Converter material or to be filled by a liquid medium. If the converter layer in the vacuum on the
  • the gap may be a gas-empty space.
  • the converter layer is preferably applied to the semiconductor body after the formation of the gap.
  • the intermediate space only after the application of the converter layer. This can take place, for example, after the singulation of the composite into a plurality of components, the sacrificial layer becoming accessible from the side surface of the component approximately after singulation.
  • the gap on the side surface of the device may have an opening.
  • this opening can be covered by a cover layer, so that about moisture or harmful gases from the
  • FIGS 1 to 4 are schematic representations of various components
  • Figures 5A to 5E are schematic representations of various components
  • the component 100 has a carrier 1 and a
  • the semiconductor body 2 has a first main surface 201 facing away from the carrier 1 and a carrier
  • the semiconductor body 2 has an approximately p-conducting first semiconductor layer 21, a second approximately n-conductive semiconductor layer 22 and an active layer 23 arranged between the semiconductor layers.
  • the first semiconductor layer 21 may be n-type and the second semiconductor layer 22 may be p-type.
  • the semiconductor body 2 may be formed of a III / V compound semiconductor material.
  • a III / V compound semiconductor material has one element of the third
  • Main group such as B, Al, Ga, In, and a fifth main group element such as N, P, As.
  • I I / V compound semiconductor material includes the group of binary, ternary or quaternary
  • Main group for example, nitride and phosphide compound semiconductors.
  • Such a binary, ternary or quaternary compound may also include, for example, one or more dopants as well as additional ingredients
  • the semiconductor body 2 can be formed from a II / VI compound semiconductor material.
  • the component 100 has a radiation exit surface 101 and a rear side 102 facing away from the radiation exit surface.
  • the radiation exit surface 101 is formed according to FIG. 1 through a surface of a converter layer 7.
  • the converter layer 7 may contain a converter material which is suitable for converting electromagnetic radiation of a first peak wavelength into electromagnetic radiation of a second peak wavelength.
  • the active layer 23 emits electromagnetic radiation having the first peak wavelength, wherein the first peak wavelength is smaller than the second peak wavelength of the radiation converted by the converter layer 7.
  • the converter material can be in one
  • Final passivation between the converter layer 7 and the semiconductor body 2 is arranged. Also, the device 100 may be free of the converter layer 7 and / or free from the final passivation.
  • the carrier 1 has a shaped body 5.
  • the molded body 5 is in particular a molded body.
  • the molded body 5 is in particular a molded body.
  • Shaped body 5 a coherent, in particular integrally formed mold body.
  • the molded body 5 may be formed in a single process step, such as by a casting process. In this case, it is possible for a shaped-body composite 50 to be initially on a semiconductor composite 20
  • a plurality of components 100 can be produced, each having an approximately contiguous and integrally formed molded body 5, wherein the shaped body 5 of the respective component 100 in the separation of the
  • Molded body composite 50 emerges.
  • the carrier 1 For electrical contacting of the semiconductor body 2, the carrier 1 has a first through-contact 41 and a second through-contact 42.
  • the first through-contact 41 and the second through-contact 42 each extend in the vertical
  • the carrier 1 in particular has a semiconductor body 2 facing
  • the front 11 and the back 12 of the carrier 1 are each partially through surfaces of the shaped body 5 and partially through surfaces of the
  • Vias 41 and 42 formed. In the vertical direction, the vias 41 and 42 thus extend approximately from the rear side 12 of the carrier 1 to the front side 11 of the carrier 1.
  • the back side 102 of the component is at least partially formed by the back 12 of the carrier 1.
  • the vias 41 and 42 are at the
  • contacts 41 and 42 each covered by a contact layer 410 or 420, in particular as a solder layer or
  • first through-contact 41 and the second through-contact 42 are each, for example, of a first contact layer 410
  • the contact layer 410 or 420 may include, for example, Au, Pd, Ag, Sn, Cu, Ni, and / or Pt.
  • the contact layer is a CuSn, NiSn,
  • the contact layer a CuNiSn, TiAu, TiPtAu, NiAu, TiAuSn, TiPtAuSn, NiAuSn or NiPdAu layers. Also, the contact layer a
  • SnAgCu layer SAC solder layer
  • AuSn AuSn
  • CuAgNi layer a pure Ag, Cu or Au layer.
  • the device 100 For electrical contacting of the semiconductor body 2, the device 100 has a wiring structure 8.
  • Wiring structure 8 may be one or a plurality of
  • the first via 41 is electrically connected via the via 81 to the first semiconductor layer 21.
  • the via 81 extends in the vertical direction, in particular through the second Semiconductor layer 22 and the active layer 23 into the first semiconductor layer 21.
  • the second via 42 is approximately over the connection layer 82 with the second
  • the device 100 has an insulation structure 9.
  • the insulation structure 9 is arranged at least in regions between the semiconductor body 2 and the carrier 1.
  • Insulation structure 9 in this case has a passivation layer 91, which extends in the vertical direction in some areas in the semiconductor body 2 in, and the
  • the insulation structure 9 has an insulation layer 92 with a plurality of openings for partially exposing the connection layer 82 or the through-connection 81, wherein the connection layer 82 and the through-connection 81 are each electrically connected through one of the openings to one of the through-contacts 41 and 42 ,
  • the insulating layer 92 is adjacent to the
  • Passivation layer 91 may be contiguous or contiguous, and more particularly integrally formed.
  • the carrier 1 according to FIG. 1 has side surfaces 10 which can be formed exclusively by surfaces of the shaped body 5.
  • the device 100 has side surfaces 110, which are partially formed by side surfaces 10 of the carrier 1.
  • the molded body 5 is formed such that it projects beyond the second semiconductor layer 22 and the active layer 23 in the vertical direction.
  • the component 100 has a multilayer structure 3. In lateral directions, the semiconductor body 2 is in particular completely surrounded by the multilayer structure 3.
  • the semiconductor body 2 has a side surface 203 which is completely covered in particular in the lateral direction by the multilayer structure 3.
  • all side surfaces 203 of the semiconductor body 2 are of the
  • Multilayer structure 3 partially or completely covered.
  • the multilayer structure 3 is set up on the one hand to promote or promote the total reflection on side surfaces 203 of the semiconductor body 2 and on the other hand to prevent passage of the electromagnetic radiation generated during operation of the component via the side surfaces 203 into the molded body 5.
  • the multilayer structure 3 has a non-metallic
  • Boundary layer 32 on.
  • the boundary layer 32 may be connected to the
  • the adhesive layer may have a layer thickness of at most 50 nm, for example at most 30 nm or at most 10 nm or at most 3 nm.
  • a layer thickness of at most 50 nm for example at most 30 nm or at most 10 nm or at most 3 nm.
  • Boundary layer 32 has a smaller refractive index compared to the semiconductor body 2.
  • the semiconductor body 2 Preferably, the
  • the side surface 203 of the semiconductor body is, for example, with a transparent dielectric, such as SiO 2, for example.
  • the boundary layer 32 has a layer thickness of approximately 400 nm. It is possible that the adhesive layer with a layer thickness of about 10 nm and with a higher compared to the boundary layer refractive index between the
  • the thin adhesive layer may be, for example, a SiN layer, such as a Si 3 N 4 layer. According to Figure 1, the side surface 203 of the
  • the step has a plane 230 extending in lateral directions.
  • the plane 230 is exclusively through a surface of the first
  • Semiconductor layer 21 is formed.
  • the step is further formed by a first partial surface 210 and a second partial surface 220 of the side surface 203.
  • the first partial area 210 is likewise formed exclusively by a surface of the first semiconductor layer 21.
  • the second subarea 220 is partially through a surface of the first
  • the plane 230 of the side surface 203 connects the first partial surface 210 with the second partial surface 220 and thus forms, together with the partial surfaces 210 and 220, the step of the side surface 203.
  • the plane 230 extends substantially parallel to the second main surface 202 of the semiconductor body 2.
  • the partial surfaces 210 and 220 each extend obliquely to the second main surface 202. Due to the step, the
  • Multi-layer structure simplified to be applied to the side surface 203.
  • the multilayer structure 3 has a shaped body 5
  • the metallic layer 30 may contain a metal or consist of one or more metals.
  • the material of the metallic layer 30 may be selected such that the metallic layer is designed to be radiation-reflecting, preferably highly reflective.
  • the metallic layer 30 comprises a metal such as silver, aluminum or gold.
  • Other reflective materials such as titanium, platinum, tantalum, nickel, copper or chrome are also suitable.
  • the metallic layer 30 is also possible for the metallic layer 30 to be radiation-absorbing.
  • the metallic layer 30 is configured to prevent impact of the electromagnetic radiation generated during operation of the component on the molded body 5.
  • the metallic layer may have a layer thickness of at least 100 nm, for example at least 300 nm or at least 500 nm.
  • the metallic layer 30 can be applied to the side surface 203 of the semiconductor body 2 by means of an adhesive layer or by means of a seed layer, for example, by means of a galvanic process. In this case, the metallic layer 30 approximately simulate the step of the side surface 203.
  • the shaped body 5 is preferably applied to the metallic layer 30 by a casting process. Under a
  • Casting is generally understood a method by which a molding composition according to a predetermined shape can preferably be configured under pressure and cured if necessary.
  • the term "casting method” includes molding, film assisted molding, injection molding, Transfer molding and compression molding.
  • the molded body 5 can be a the
  • Semiconductor body 2 facing side surface which can approximately simulate a contour of the metallic layer 30 and the side surface 203 with the step.
  • the side surface of the shaped body 5 facing the semiconductor body 2 forms, in particular regions, the front side 11 of the carrier 1.
  • This side face of the shaped body 5 can be formed by the multi-layer structure 3, in particular by the
  • the multi-layer structure 3 has a
  • the dielectric mirror 31 may be formed as a dielectric layer stack of a plurality of dielectric layers of different refractive indices. In the lateral direction is the as
  • the dielectric mirror 31 may comprise a plurality of dielectric layers of different materials, such as a layer sequence of titanium dioxide and silicon dioxide.
  • the titanium oxide and silicon oxide layers may be arranged alternately.
  • the dielectric mirror 31 may be optional, for example, when the metallic layer 30 is reflective or highly reflective.
  • the exemplary embodiment of a component 100 shown in FIG. 2 essentially corresponds to the exemplary embodiment illustrated in FIG. In contrast to this, the component 100 has a gap 33.
  • Space 33 is arranged in the lateral direction between the semiconductor body 2 and the boundary layer 32.
  • the intermediate space 33 extends approximately from the first main surface 201 approximately to the plane 230.
  • the intermediate space 33 adjoins, in particular, the first partial surface 210 and the plane 230 of the step of the side surface 203 of the semiconductor body 2.
  • the figure 2 covers the
  • the intermediate space 33 is formed in particular by undercutting a sacrificial layer.
  • the intermediate space may thus contain regions of the sacrificial layer in some areas.
  • the sacrificial layer is formed of a selectively etchable material, such as SiO 2 or ZnO.
  • the sacrificial layer is formed from an easily etchable or easily dissolvable material.
  • the sacrificial layer is formed from an easily etchable or easily dissolvable material.
  • Sacrificial layer a lacquer layer, such as a photostructurable lacquer layer.
  • boundary layer 32 can adjoin both the semiconductor body 2 and the gap 33. In particular, boundary layer 32 completely covers second subarea 220.
  • the boundary layer 32 is preferably electrically insulating
  • the gap 33 shown in FIG. 2 is
  • the side surface 110 of the device 100 may have an opening to the gap 33. In the vertical direction extends the
  • Wiring structure 8 on a mirror layer 80 The
  • Mirror layer 80 is disposed in the vertical direction between the semiconductor body 2 and the carrier 1.
  • the mirror layer 80 is formed of an electrically conductive and highly reflective metal.
  • the mirror layer 80 is electrically conductively connected to the plated-through hole 81 and the first through-contact 41.
  • the mirror layer 80 is in this case through the insulation structure 9, in particular through the insulation layer 92 and a
  • connection 81 is electrically isolated.
  • the mirror layer 80 can protrude laterally beyond the second main surface 202 and over the active layer 23 of the semiconductor body. However, it is also possible that the active layer 23 completely covers the mirror layer 80. In plan view, the mirror layer 80 may cover at least 70%, at least 80%, preferably at least 90% of a total area of the second major surface 202 and / or the active layer 23. Together with the
  • Terminal layer 82 which may also be formed to reflect radiation, the mirror layer 80, the second major surface 202 and / or the active layer 23 completely cover. It is also possible that the mirror layer has a reflectance of less than 50% and thereby as a reinforcing layer with a layer thickness of
  • Mirror layer 80 is not formed contiguous, a Have a plurality of spatially spaced portions and less than 70% or less than 50% of the total area of the second major surface 202 and / or the active layer 23 covered.
  • the exemplary embodiment for a component 100 shown in FIG. 3 substantially corresponds to the exemplary embodiment illustrated in FIG. In contrast, the gap 33 through the converter layer 7 is about
  • the side surface 110 of the device 100 is thus free from an opening to the
  • Interspace 33 By means of a closure of the intermediate space 33, it is possible to prevent, for example, noxious gases or moisture or radiation-absorbing particles from penetrating into the intermediate space 33 and possibly damaging the semiconductor body 2.
  • Component 100 extends, the side surface 110 of the
  • Layer stack 31 may extend. Notwithstanding Figure 4, it is also possible that the side surface 110 of
  • Component is free of the multi-layer structure 3.
  • the molded body 5 may extend to the converter layer 7.
  • Insulation structure 9 can be combined.
  • the barrier layer 32 and the insulating layer 92 of the insulating structure 9 may be continuous or integral
  • Process step can be produced. It is also possible for the boundary layer 32 and the insulation layer 92 to be produced by different method steps, the boundary layer 32 and the insulation layer 92 adjoining each other at least in certain areas.
  • Boundary layer 32 and insulating layer 92 may be formed of the same material. Also, the
  • metallic layer 30 may be combined with the mirror layer 80, for example.
  • the metallic layer 30 may be combined with the mirror layer 80, for example.
  • the metallic layer 30 may be combined with the mirror layer 80, for example.
  • the metallic layer 30 may be combined with the mirror layer 80, for example.
  • the metallic layer 30 may be combined with the mirror layer 80, for example.
  • Mirror layer 80 can be made of the same material
  • the metallic layer 30 and the mirror layer 80 may be formed integrally or integrally.
  • Mirror layer 80 acts as a reinforcing layer, which additionally mechanically stabilizes the device 100.
  • the mirror layer 80 covers one between the arranged in the lateral direction between the vias 41 and 42 area. Is the mirror layer 80 as
  • this area between the vias 41 and 42 can be mechanically stabilized. Furthermore, it is also possible that the component 100 has a further stabilizing layer approximately with a
  • the stabilization layer can bridge the area located between the vias 41 and 42. It is also conceivable that the metallic layer 30 with the
  • Stabilization layer can be combined at least partially.
  • FIG. 5A shows a composite 200 with a growth substrate 70 and one arranged on the growth substrate 70
  • the semiconductor composite 20 can be divided into a plurality of semiconductor bodies 2 by forming a plurality of isolation trenches 60.
  • the separation trenches 60 can each be formed as a two-step recess.
  • the two-stage recess has an inner wall which contains a plane 230 which extends in particular parallel to the first main surface 201 and / or the second main surface 202 of the semiconductor composite 20.
  • the plane 230 forms approximately an interface between a first portion and a second portion of the
  • the first and second portions of the two-step recess may be divided into two separate ones
  • Process steps are generated, such as by etching.
  • the first subregion has a larger one
  • Part of the region may be formed so that it from the second main surface 202 through the second
  • the first subregion has a bottom surface, which is formed exclusively by a surface of the first semiconductor layer 21.
  • the second subregion of the two-step recess can be produced on the bottom surface of the first subregion by etching, for example, wherein a part of the bottom surface of the first subregion forms the plane 230 of the two-part recess after the second subregion has been produced.
  • the second portion of the two-step recess may extend in the vertical direction from the plane 230 to
  • the possibly remaining first semiconductor layer 21 can be completely cut through, for example, during the removal of the growth substrate 70 or during the roughening of the first main surface 201.
  • the growth substrate 70 can by means of a chemical or a mechanical, a thermal Process or by means of a Laserabhebevons be partially or completely removed from the semiconductor body 2.
  • a multilayer composite 300 may be formed at least in the regions of the isolation trenches 60.
  • the multi-layer composite 300 can completely cover inner walls and / or bottom surfaces of the separation trenches 60. If the separation trenches 60 each as a two-stage recess with the plane 230th
  • the multi-layer composite 300 can be simplified applied to the inner walls of the separation trenches 60.
  • a plurality of through-contacts 41 and 42 as well as a plurality of wiring structures 8 with a plurality of connection layers 82 as well as plated-through holes 81 are formed.
  • An electrically insulating molding composite 50 is formed on the semiconductor bodies 2 and in the regions of the isolation trenches 60. In particular, the
  • Separation trenches 60 of the molding composite 50 completely filled.
  • the areas located between the through-contacts 41 and 42 can also be completely filled up by the shaped-body composite 50.
  • the growth substrate 70 is removed.
  • the first major surface 201 exposed after the removal of the growth substrate 70 may be patterned.
  • Semiconductor body 2 may be roughened such that it is surmounted in the vertical direction by multilayer composite 300 and / or by composite body 50.
  • a gap 33 or a plurality of intermediate spaces 33 is produced after the removal of the growth substrate 70, for example during the roughening of the semiconductor body 2.
  • the intermediate space 33 or the plurality of Interspaces 33 in FIG. 5B can be achieved by removing a sacrificial layer, for example a lacquer layer, a SiO 2 or a ZnO layer, for example in the region of the separation trench 60 or in the regions of the separation trenches 60
  • the sacrificial layer may be in front of the
  • Growth substrate 70 extend to the plane 230. At level 230 or at level 230, the
  • Multi-layer composite 300 adjacent It can thereby be ensured that the active layer 23 is completely covered by the boundary layer 32 in the lateral direction.
  • the sacrificial layer can be partially or completely removed by, for example, undercutting.
  • the gap 33 is formed as an air gap.
  • a gap is created between the semiconductor body 2 and, for example, the boundary layer 32, wherein the gap 33 can be filled with air.
  • a converter layer 7 for example in the form of a
  • Converter layer film are applied to the semiconductor body 2 ( Figure 5D).
  • the gap 33 is in particular by the formation of the converter layer 7 on the
  • Applying the converter layer 7 is about filled with a liquid medium or with a material having a refractive index greater than 1 or greater than 1.3 or 1.4.
  • the composite 200 is then singulated along the isolation trenches 60 into a plurality of devices 100.
  • the after the components 100 resulting from the singulation correspond to the composite 200 shown in FIG. 5D in FIG.
  • Converter layer 7 is removed, for example after the separation of the components 100, when the sacrificial layer is accessible, for example, from the side surface 110 of the device 100 ago.
  • Multilayer composite 300 formed in areas of the separation trenches 60 structured.
  • the bottom surface of the separation trenches 60 is partially free of the
  • Multi-layer composite 300 This simplifies the separation of the composite 200, since the composite 200 in areas of the separation trenches 60 only by the molding composite 50 and
  • Layers of the multi-layer composite 300 such as the boundary layer 32 or the dielectric layer stack 31 are formed contiguous and unstructured.
  • the bottom surface of the separation trench 60 may be free of a thicker electroplating layer in this case, but may have a thin starting layer with a layer thickness less than 1 ym.
  • a component manufactured in accordance with FIG. 5E may have a shaped body 5 which extends in the vertical direction over the entire length Semiconductor body 2 surmounted and in particular to the
  • the multilayer structure has an electrically insulating, radiation-transmissive and
  • Semiconductor body can be favored and on the other hand, a reflection of passing through the boundary layer
  • Radiation can be increased, whereby a lateral leakage of the electromagnetic radiation generated during operation of the device is suppressed.

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Bauelement (100) angegeben, das einen Träger (1) mit einem elektrisch isolierenden Formkörper (5), einen Halbleiterkörper (2) und eine Mehrschichtstruktur (3) aufweist, wobei der Formkörper (5) den Halbleiterkörper (2) zumindest bereichsweise lateral umschließt. Die Mehrschichtstruktur (3) ist in lateraler Richtung zumindest bereichsweise zwischen dem Halbleiterkörper (2) und dem Formkörper (5) angeordnet, wobei die Mehrschichtstruktur zumindest eine metallische Schicht (30) und eine nichtmetallische Grenzschicht (32) aufweist, wobei - die Grenzschicht (32) in der lateralen Richtung zwischen dem Halbleiterkörper (2) und der metallischen Schicht (30) angeordnet ist, zumindest bereichsweise an den Halbleiterkörper (2) angrenzt, die aktive Schicht (23) lateral bedeckt und im Vergleich zu dem Halbleiterkörper (2) einen kleineren Brechungsindex aufweist, und - die metallische Schicht (30) dazu eingerichtet ist, ein Auftreffen der im Betrieb des Bauelements erzeugten und durch die Grenzschicht hindurchtretenden elektromagnetischen Strahlung auf den Formkörper (5) zu verhindern. Des Weiteren wird ein Verfahren zur Herstellung eines oder einer Mehrzahl solcher Bauelemente angegeben.

Description

Beschreibung
Optoelektronisches Bauelement und ein Verfahren zur
Herstellung eines optoelektronischen Bauelements
Die Anmeldung betrifft ein optoelektronisches Bauelement sowie ein Verfahren zur Herstellung eines oder einer Mehrzahl von optoelektronischen Bauelementen. Bei einem lichtemittierenden Bauelement mit einem Träger aus einem Vergussmaterial kann kurzwellige elektromagnetische Strahlung in den Träger gelangen und den Träger aufgrund des lichtempfindlichen Vergussmaterials schädigen. Des Weiteren kann elektromagnetische Strahlung seitlich austreten, wodurch es zu Lichtverlusten und eventuell zu inhomogener
Farbverteilung des emittierten Lichts führt.
Eine Aufgabe ist es, ein optoelektronisches Bauelement mit einer hohen Effizienz anzugeben. Des Weiteren ist es eine weitere Aufgabe, ein kostengünstiges und vereinfachtes
Verfahren zur Herstellung eines oder einer Mehrzahl von solchen Bauelementen anzugeben.
Gemäß zumindest einer Ausführungsform eines
optoelektronischen Bauelements weist dieses einen Träger und einen auf dem Träger angeordneten Halbleiterkörper auf. Der Träger weist eine dem Halbleiterkörper zugewandte Vorderseite und eine dem Halbleiterkörper abgewandte Rückseite auf.
Insbesondere ist der Träger unmittelbar am Halbleiterkörper hergestellt. Das bedeutet, dass der Träger etwa nicht in einem von dem Halbleiterkörper separaten Produktionsschritt hergestellt und anschließend an dem Halbleiterkörper
befestigt wird, sondern direkt auf den Halbleiterkörper aufgebracht und somit direkt am Halbleiterkörper ausgebildet ist. Dabei muss der Träger nicht unmittelbar an den
Halbleiterkörper angrenzen. Zwischen dem Träger und dem
Halbleiterkörper können weitere Schichten etwa zur
elektrischen Kontaktierung des Halbleiterkörpers angeordnet sein .
Der Träger weist insbesondere einen elektrisch isolierenden Formkörper auf, der bevorzugt als Moldkörper ausgebildet ist. Zum Beispiel ist der als Moldkörper ausgebildete Formkörper durch ein Gießverfahren insbesondere unter Druckeinwirkung ausgebildet. Der Halbleiterkörper wird dabei etwa von einem Material des Formkörpers zumindest bereichsweise umgössen. Bevorzugt ist der Formkörper aus einem Kunststoffmaterial ausgebildet, etwa aus einem gießbaren Polymer, zum Beispiel aus einem Gießharz wie Epoxidharz oder aus Silikon. Das
Kunststoffmaterial kann mit Siliziumoxid, zum Beispiel mit Si02, zur Anpassung des thermischen Ausdehnungskoeffizienten (CTE) gefüllt sein.
Der Halbleiterkörper weist eine dem Träger abgewandte erste Hauptfläche und eine dem Träger zugewandte zweite Hauptfläche auf. Die Hauptflächen begrenzen den Halbleiterkörper
insbesondere in vertikaler Richtung. Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu einer Haupterstreckungsfläche des
Halbleiterkörpers gerichtet ist. Insbesondere ist die
vertikale Richtung die Wachstumsrichtung der
Halbleiterschichten des Halbleiterkörpers. Unter einer lateralen Richtung wird eine Richtung verstanden, die etwa parallel zu der Haupterstreckungsfläche des Halbleiterkörpers verläuft. Insbesondere sind die vertikale Richtung und die laterale Richtung quer, etwa senkrecht zueinander gerichtet. Der Halbleiterkörper weist insbesondere eine der Vorderseite des Trägers abgewandte erste Halbleiterschicht, eine der Vorderseite des Trägers zugewandte zweite Halbleiterschicht und eine in der vertikalen Richtung zwischen der ersten und der zweiten Halbleiterschicht angeordnete aktive Schicht auf. Im Betrieb des Bauelements ist die aktive Schicht bevorzugt zur Erzeugung einer elektromagnetischen Strahlung
eingerichtet, etwa im sichtbaren, ultravioletten oder im infraroten Spektralbereich. Zum Beispiel ist die aktive
Schicht eine pn-Übergangszone, die als eine Schicht oder als eine Schichtenfolge mehrerer Schichten ausgebildet sein kann. Der Halbleiterkörper wird bevorzugt mittels eines Epitaxie- Verfahrens schichtenweise auf ein Aufwachssubstrat
aufgebracht. Das Aufwachssubstrat kann jedoch in einem nachfolgenden Verfahrensschritt von dem Halbleiterkörper entfernt werden, sodass das Bauelement insbesondere frei von einem Aufwachssubstrat ist.
Gemäß zumindest einer Ausführungsform des Bauelements ist der Halbleiterkörper zumindest bereichsweise von dem Formkörper lateral umschlossen. In der vertikalen Richtung ragt der Formkörper etwa über die zweite Hauptfläche des
Halbleiterkörpers hinaus. Es ist auch denkbar, dass der
Formkörper in der vertikalen Richtung über die zweite und über die erste Hauptfläche, also über den gesamten
Halbleiterkörper, überragt. Der Halbleiterkörper weist eine Seitenfläche auf, die in der lateralen Richtung von dem
Formkörper teilweise oder vollständig bedeckt werden kann. Der Formkörper kann den Halbleiterkörper lateral vollständig umschließen.
Gemäß zumindest einer Ausführungsform des Bauelements weist dieses eine Mehrschichtstruktur auf. Die Mehrschichtstruktur ist insbesondere in der lateralen Richtung zumindest
bereichsweise zwischen dem Halbleiterkörper und dem
Formkörper angeordnet. Die Mehrschichtstruktur ist bevorzugt dazu eingerichtet, die im Betrieb des Bauelements emittierte elektromagnetische Strahlung, welche über die Seitenfläche des Halbleiterkörpers aus dem Halbleiterkörper austreten kann, zu absorbieren oder bevorzugt in den Halbleiterkörper zurück zu reflektieren. Die Mehrschichtstruktur kann eine nicht-metallische
Grenzschicht und eine metallische Schicht aufweisen.
Insbesondere ist die Grenzschicht in der lateralen Richtung zwischen dem Halbleiterkörper und der metallischen Schicht angeordnet. Die Grenzschicht kann an den Halbleiterkörper angrenzen. Dabei ist es möglich, dass zwischen der
Grenzschicht und dem Halbleiterkörper eine dünne
Verbindungsschicht, etwa eine Haftschicht, angeordnet ist, wobei die Verbindungsschicht eine Schichtdicke von höchstens 50 nm, bevorzugt höchstens 30 nm oder höchstens 10 nm
aufweist. Die Grenzschicht ist insbesondere dazu
eingerichtet, die Totalreflexion an der Seitenfläche des Halbleiterkörpers zu begünstigen. Zweckmäßig weist die
Grenzschicht im Vergleich zu dem Halbleiterkörper einen geringeren Brechungsindex auf. Insbesondere weist die
Grenzschicht ein strahlungsdurchlässiges und
niedrigbrechendes Material auf. Zum Beispiel beträgt der Brechungsindex der Grenzschicht zwischen einschließlich 1 und 2, etwa zwischen einschließlich 1 und 1,6, zum Beispiel zwischen einschließlich 1 und 1,4. Bevorzugt ist die
Grenzschicht transparent, insbesondere für die im Betrieb des Bauelements erzeugte Strahlung durchlässig, ausgebildet. Die metallische Schicht ist in der lateralen Richtung etwa zwischen der Grenzschicht und dem Formkörper angeordnet.
Insbesondere ist die metallische Schicht dazu eingerichtet, ein Auftreffen der im Betrieb des Bauelements erzeugten elektromagnetischen Strahlung auf den Formkörper zu
verhindern. Dabei kann die metallische Schicht so ausgebildet sein, dass diese die im Betrieb des Bauelements emittierte elektromagnetische Strahlung absorbiert oder bevorzugt reflektiert. Die metallische Schicht kann dabei an den
Formkörper angrenzen. Die Mehrschichtstruktur kann derart ausgebildet sein, dass sie zumindest bereichsweise durch die Grenzschicht und die metallische Schicht lateral begrenzt ist. Das heißt, dass die metallische Schicht und die
Grenzschicht bereichsweise als äußerste Schichten der
Mehrschichtstruktur ausgebildet sein können.
In mindestens einer Ausführungsform eines optoelektronischen Bauelements weist dieses einen Träger mit einem elektrisch isolierenden Formkörper, einem Halbleiterkörper mit einer im Betrieb des Bauelements zur Erzeugung elektromagnetischer Strahlung eingerichteten aktiven Schicht und eine
Mehrschichtstruktur auf. In lateralen Richtungen umschließt der Formkörper den Halbleiterkörper zumindest bereichsweise. Die Mehrschichtstruktur ist in der lateralen Richtung
zumindest bereichsweise zwischen dem Halbleiterkörper und dem Formkörper angeordnet. Die Mehrschichtstruktur weist eine metallische Schicht und eine nicht-metallische Grenzschicht auf, wobei die Grenzschicht in der lateralen Richtung
zwischen dem Halbleiterkörper und der metallischen Schicht angeordnet ist, zumindest bereichsweise an den
Halbleiterkörper angrenzt, die aktive Schicht lateral bedeckt und im Vergleich zu dem Halbleiterkörper einen kleineren Brechungsindex aufweist. Die metallische Schicht ist dazu eingerichtet, ein Auftreffen der im Betrieb des Bauelements erzeugten, durch die Grenzschicht hindurchtretenden
elektromagnetischen Strahlung auf den Formkörper zu
verhindern .
Mit Hilfe der Mehrschichtstruktur kann die Reflektivität an der Seitenfläche des Halbleiterkörpers insbesondere durch Totalreflexion an der Grenzschicht und Reflexion an der metallischen Schicht gesteigert werden. Gleichzeitig kann eine Bestrahlung des Trägers, insbesondere des Formkörpers, mit Hilfe der Mehrschichtstruktur verhindert werden.
Lichtempfindliches Material des Formkörpers kann vor
kurzwelligen Strahlungsanteilen geschützt werden, sodass eine mögliche Degradation des Materials, etwa eines
Vergussmaterials, des Formkörpers durch Bestrahlung mit blauem Licht oder mit UV-Licht vermieden wird.
Gemäß zumindest einer Ausführungsform des Bauelements ist eine Schichtdicke der Grenzschicht derart gewählt, dass eine Amplitude einer evaneszenten Welle, die bei einer
Totalreflexion an einer Grenzfläche zwischen der Grenzschicht und dem Halbleiterkörper entsteht, innerhalb der Grenzschicht auf weniger als 37 %, das heißt weniger als 1/e, wobei e die eulersche Zahl ist, ihres ursprünglichen Wertes reduziert wird. Zum Beispiel ist ein Produkt aus dem Brechungsindex und aus der Schichtdicke der Grenzschicht größer als eine Peak- Wellenlänge der im Betrieb des Bauelements von der aktiven Schicht erzeugten elektromagnetischen Strahlung. Insbesondere ist das Produkt größer oder gleich 400 nm, größer oder gleich 800 nm oder größer oder gleich 1 ym.
Die evaneszente Welle kann in oder hinter einer Grenzfläche auftreten, an der Wellen reflektiert werden, wie zum Beispiel bei einer Totalreflexion. Kann sich die evaneszente Welle in einem Medium nicht ausbreiten, fällt ihre Amplitude hinter der Grenzfläche nicht auf Null ab, sondern klingt
exponentiell ab. Befindet sich die Grenzschicht zwischen dem Halbleiterkörper und einer weiteren Schicht aus einem im
Vergleich zur Grenzschicht optisch dichteren Medium, können Teile der auf die Grenzschicht auftreffenden Strahlung - auch bei einer Totalreflexion - aufgrund eines evaneszenten Feldes in die weitere Schicht transmittiert werden, wodurch eine Intensität der an der Grenzfläche totalreflektierten
Strahlung abgeschwächt wird. Dieser Effekt wird als
verhinderte Totalreflexion bezeichnet. Um die verhinderte Totalreflexion zu vermeiden und somit zur Verhinderung einer möglichen abgeschwächten reflektierten Strahlung kann die Schichtdicke der Grenzschicht derart gewählt sein, dass die evaneszente Welle innerhalb der Grenzschicht ausreichend unterdrückt wird. Insbesondere ist die Schichtdicke der
Grenzschicht größer als die Eindringtiefe der evaneszenten Welle, wobei die Amplitude der evaneszenten Welle bei der Eindringtiefe auf zirka 37 % ihres ursprünglichen Wertes reduziert ist. Insbesondere ist die Schichtdicke der
Grenzschicht derart gewählt, dass eine Amplitude einer evaneszenten Welle innerhalb der Grenzschicht auf weniger als 30 %, etwa auf weniger als 20 %, insbesondere auf weniger als 5 % ihres ursprünglichen Wertes reduziert wird.
Gemäß zumindest einer Ausführungsform des Bauelements ist die Grenzschicht aus einem strahlungsdurchlässigen Dielektrikum mit einem Brechungsindex zwischen 1 und einschließlich 2 gebildet. Insbesondere beträgt die Schichtdicke der
Grenzschicht mindestens 400 nm, etwa zwischen einschließlich 400 nm und 1 ym oder zwischen einschließlich 400 nm und 3 ym, etwa zwischen einschließlich 400 nm und 5 ym. Bei einer solchen Schichtdicke kann sichergestellt werden, dass die evaneszente Welle bezüglich Wellenlängen im infraroten, sichtbaren und ultravioletten Spektralbereich der im Betrieb des Bauelements emittierten elektromagnetischen Strahlung in der Grenzschicht ausreichend unterdrückt wird, sodass eine verhinderte Totalreflexion nicht oder kaum auftritt und die Intensität der an der Grenzfläche reflektierten
elektromagnetischen Strahlung kaum oder nicht abgeschwächt wird. Aufgrund der Grenzschicht mit einem niedrigen
Brechungsindex wird die Totalreflexion an der Seitenfläche des Halbleiterkörpers begünstigt und kann ohne nennenswerte Verluste an der Strahlungsintensität der totalreflektierten elektromagnetischen Strahlung realisiert werden. Gemäß zumindest einer Ausführungsform des Bauelements ist ein Zwischenraum in der lateralen Richtung zwischen dem
Halbleiterkörper und der Grenzschicht angeordnet. Dabei kann die Grenzschicht einen ersten Teilbereich und einen zweiten Teilbereich aufweisen, wobei der erste Teilbereich an den Halbleiterkörper angrenzt und der zweite Teilbereich an den Zwischenraum angrenzt, sodass der Zwischenraum in der
lateralen Richtung zwischen dem Halbleiterkörper und dem zweiten Teilbereich der Grenzschicht angeordnet ist. Somit können sowohl die Grenzschicht als auch der Zwischenraum bereichsweise an den Halbleiterkörper angrenzen. Insbesondere bedeckt die Grenzschicht, etwa der erste Teilbereich der Grenzschicht, die aktive Schicht des Halbleiterkörpers lateral vollständig. Der Zwischenraum und die aktive Schicht können entlang der vertikalen und/oder entlang der lateralen Richtung überlappungsfrei sein. Der Zwischenraum kann ein gasleerer Raum oder ein mit einem gasförmigen Medium, etwa mit Luft, gefüllter Raum sein. Der Zwischenraum kann an einer Seitenfläche des Bauelements eine Öffnung zur äußeren Umgebung des Bauelements aufweisen oder von der äußeren
Umgebung insbesondere luftdicht abgeschlossen sein. Vakuum und Luft weisen einen besonders geringen Brechungsindex auf, sodass die Totalreflexion an einer Grenzfläche zwischen dem Halbleiterkörper und Luft oder Vakuum besonders begünstigt wird .
Gemäß zumindest einer Ausführungsform des Bauelements enthält die metallische Schicht ein Metall oder besteht aus einem Metall. Es ist auch möglich, dass die metallische Schicht aus einer Mehrzahl von Metallen, etwa in Form einer
Metalllegierung oder eines Metallschichtenstapels,
ausgebildet ist. Insbesondere weist die metallische Schicht eine Schichtdicke von mindestens 100 nm, etwa mindestens 200 nm oder mindestens 400 nm auf. Die metallische Schicht kann dicker als 1 ym, 3 ym oder 5 ym sein. Die Schichtdicke sowie die Materialien der metallischen Schicht können derart gewählt sein, dass die metallische Schicht für die im Betrieb des Bauelements von der aktiven Schicht erzeugten
elektromagnetischen Strahlung absorbierend oder reflektierend wirkt .
Gemäß zumindest einer Ausführungsform des Bauelements weist die Mehrschichtstruktur einen Strahlungsreflektierenden
Schichtenstapel aus einer Mehrzahl von dielektrischen
Schichten auf. Die dielektrischen Schichten können dabei verschiedene Schichtdicken und/oder verschiedene
Brechungsindizes aufweisen. Der Schichtenstapel ist dabei bevorzugt in der lateralen Richtung zwischen der metallischen Schicht und der Grenzschicht angeordnet. Insbesondere ist der Schichtenstapel als dielektrischer Spiegel, etwa in Form eines DBR-Spiegels (englisch: distributed bragg reflector) ausgebildet. Der Schichtenstapel kann als DBR-Spiegel in reduzierter Form ausgebildet sein. Zum Beispiel weist der Schichtenstapel zwei, drei oder mehr dielektrische Schichten auf. Der dielektrische Schichtenstapel ist bevorzugt dazu eingerichtet, die etwa durch die Grenzschicht
hindurchtretende elektromagnetische Strahlung in Richtung des Halbleiterkörpers zurück zu reflektieren. Es ist jedoch auch möglich, dass die Mehrschichtstruktur frei von einem solchen Strahlungsreflektierenden Schichtenstapel ist. In diesem Fall kann die Reflexion der etwa durch die Grenzschicht
hindurchtretenden elektromagnetischen Strahlung an der metallischen Schicht realisiert werden.
Gemäß zumindest einer Ausführungsform des Bauelements bedeckt die Grenzschicht die zweite Halbleiterschicht und die aktive Schicht in der lateralen Richtung vollständig und die erste Halbleiterschicht zumindest bereichsweise. Dadurch soll eine elektrische Isolierung verschiedener Halbleiterschichten des Halbleiterkörpers an dessen Seitenfläche sichergestellt werden. Es ist möglich, dass die Seitenfläche des
Halbleiterkörpers in der lateralen Richtung von der
Mehrschichtstruktur, insbesondere von der Grenzschicht, vollständig bedeckt ist. Es ist auch denkbar, dass alle
Seitenflächen des Halbleiterkörpers in der lateralen Richtung von der Mehrschichtstruktur zumindest teilweise oder
vollständig bedeckt sind. Der Halbleiterkörper kann somit in lateralen Richtungen von der Mehrschichtstruktur
vollumfänglich und vollständig umschlossen sein. Alternativ ist es auch möglich, dass mindestens 90 % der Seitenfläche von der Mehrschichtstruktur bedeckt ist, wobei ein Teil der Seitenfläche von der Mehrschichtstruktur unbedeckt bleiben kann . Gemäß zumindest einer Ausführungsform des Bauelements weist die Seitenfläche eine Stufe auf. Die Stufe weist eine sich in lateralen Richtungen erstreckende Ebene auf. Die Ebene kann dabei parallel zu der ersten Hauptfläche und/oder der zweiten Hauptfläche des Halbleiterkörpers verlaufen. Es ist auch möglich, dass die Ebene schräg zu der ersten Hauptfläche und/oder zu der zweiten Hauptfläche verläuft. Insbesondre ist die Ebene der Stufe ausschließlich durch eine Oberfläche der ersten Halbleiterschicht des Halbleiterkörpers gebildet. Die erste Halbleiterschicht ist dabei in der vertikalen Richtung zwischen der ersten Hauptfläche und der aktiven Schicht angeordnet. Die Stufe kann vertikale Flanken aufweisen, die jeweils etwa an die laterale Ebene der Stufe angrenzen. Die Flanken können dabei senkrecht oder schräg zu der ersten und/oder der zweiten Hauptfläche ausgebildet sein.
Insbesondere bilden die Flanken der Stufe jeweils mit einem zu der Ebene senkrechten Lot einen Winkel zwischen
einschließlich 20° und 80°, etwa zwischen 20° und 70° oder zwischen einschließlich 30° und 60°. Mit einer Stufe auf der Seitenfläche kann die Mehrschichtstruktur vereinfacht auf den Halbleiterkörper aufgebracht werden.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Träger zumindest einen Durchkontakt zur elektrischen Kontaktierung des Halbleiterkörpers auf. Der Durchkontakt erstreckt sich in der vertikalen Richtung insbesondere durch den Formkörper hindurch. Dabei kann der Durchkontakt in lateralen Richtungen von dem Formkörper vollumfänglich umgeben sein. Der Träger kann eine Mehrzahl von solchen
Durchkontakten aufweisen. Zum Beispiel weist der Träger einen ersten Durchkontakt und einen von dem ersten Durchkontakt elektrisch isolierten zweiten Durchkontakt auf, wobei der erste Durchkontakt und der zweite Durchkontakt verschiedenen elektrischen Polaritäten des Bauelements zugeordnet sind. Die Durchkontakte sind bevorzugt derart ausgebildet, dass sie etwa an einer Rückseite des Formkörpers beziehungsweise des Trägers elektrisch kontaktierbar sind. Auf dessen Rückseite kann das Bauelement Kontaktschichten aufweisen, die jeweils mit einem der Durchkontakte elektrisch leitend verbunden sind. Über die Kontaktschichten können die Durchkontakte etwa mit einer externen Spannungsquelle elektrisch verbunden werden. Die Vorderseite und/oder die Rückseite des Trägers können jeweils zumindest bereichsweise durch Oberflächen des Formkörpers und bereichsweise durch Oberflächen der
Durchkontakte gebildet sein.
Das Bauelement ist bevorzugt durch die Ausgestaltung des Trägers derart eingerichtet, dass dieses über dessen
Rückseite extern elektrisch kontaktierbar und
oberflächenmontierbar ist. In Draufsicht können die
Kontaktschichten einen Großteil der Rückseite des
Bauelements, etwa mindestens 50 %, bevorzugt mindestens 70 % oder mindestens 80 % der Rückseite des Bauelements bedecken. Die Rückseite des Bauelements kann somit bereichsweise durch Oberflächen der Kontaktschichten ausgebildet sein, wobei die Rückseite mit den Oberflächen der Kontaktschichten als
Montagefläche, insbesondere als lötfähige Montagefläche, ausgebildet sein kann.
Gemäß zumindest einer Ausführungsform des Bauelements weist dieses eine Spiegelschicht auf einer dem Träger zugewandten Hauptfläche des Halbleiterkörpers auf. Insbesondere ragt die Spiegelschicht seitlich in der lateralen Richtung über die Hauptfläche und/oder über die aktive Schicht hinaus. In
Draufsicht kann die Spiegelschicht einen Großteil, etwa mindestens 70 %, insbesondere mindestens 80 %, bevorzugt mindestens 90 % der zweiten Hauptfläche und/oder der aktiven Schicht bedecken. Die Spiegelschicht kann dabei als
Bestandteil einer Verdrahtungsstruktur des Bauelements ausgebildet sein. Die Verdrahtungsstruktur ist in der
vertikalen Richtung insbesondere zwischen dem
Halbleiterkörper und dem Träger angeordnet. Die
Verdrahtungsstruktur kann Teilschichten aufweisen, die etwa direkt mit verschiedenen Halbleiterschichten des
Halbleiterkörpers elektrisch leitend verbunden sind. Zum Beispiel weist die Verdrahtungsstruktur eine Anschlussschicht auf, über die eine Halbleiterschicht des Halbleiterkörpers mit einem Durchkontakt elektrisch leitend verbunden ist. Die Verdrahtungsstruktur kann außerdem eine Durchkontaktierung aufweisen, über die eine weitere Halbleiterschicht des
Halbleiterkörpers mit einem weiteren Durchkontakt des Trägers etwa elektrisch leitend verbunden ist. Es ist auch möglich, dass die Spiegelschicht lediglich im Bereich der
Durchkontaktierung und/oder der Anschlussschicht ausgebildet ist, sodass die Spiegelschicht nicht zusammenhängende
Teilbereiche aufweist. Die Spiegelschicht kann einen
Teilbereich aufweisen, der etwa rahmenförmig ausgebildet ist und etwa die Durchkontaktierung und/oder die Anschlussschicht umschließt. In diesem Fall kann die Spiegelschicht weniger als 70 % oder weniger als 50 % der zweiten Hauptfläche und/oder der aktiven Schicht bedecken.
Die Durchkontaktierung der Verdrahtungsstruktur kann sich in der vertikalen Richtung von der zweiten Hauptfläche des
Halbleiterkörpers durch die zweite Halbleiterschicht und die aktive Schicht hindurch zu der ersten Halbleiterschicht erstrecken. Die Durchkontaktierung kann dabei im direkten elektrischen Kontakt mit der ersten Halbleiterschicht stehen. Es ist auch möglich, dass die Verdrahtungsstruktur zur Stromaufweitung in der ersten Halbleiterschicht eine Mehrzahl von solchen Durchkontaktierungen aufweist. Die zwischen dem Halbleiterkörper und dem Träger angeordnete Spiegelschicht kann elektrisch leitfähig ausgebildet sein. Zum Beispiel ist die Spiegelschicht mit der Anschlussschicht oder mit der Durchkontaktierung elektrisch leitend verbunden. In
Draufsicht können die Spiegelschicht zusammen mit der
Anschlussschicht beziehungsweise mit den Anschlussschichten die zweite Hauptfläche und/oder die aktive Schicht
vollständig bedecken. Die im Betrieb des Bauelements
emittierte Strahlung, die durch die zweite Hauptfläche des Halbleiterkörpers hindurchtritt, kann an der Spiegelschicht beziehungsweise an der Anschlussschicht in Richtung der ersten Hauptfläche des Halbleiterkörpers beziehungsweise in Richtung der Strahlungsaustrittsfläche des Bauelements zurückreflektiert werden, wodurch die Effizienz des
Bauelements erhöht ist. Gleichzeitig kann verhindert werden, dass etwa kurzwellige elektromagnetische Strahlung über die zweite Hauptfläche des Halbleiterkörpers zum Formkörper des Trägers gelangt und den Formkörper beschädigt.
In mindestens einer Ausführungsform eines Verfahrens zur Herstellung einer Mehrzahl von Bauelementen wird ein Verbund, etwa ein Waferverbund, mit einem Aufwachssubstrat und einem auf dem Aufwachssubstrat angeordneten Halbleiterverbund bereitgestellt. Der Halbleiterverbund kann durch ein
Beschichtungsverfahren, bevorzugt durch ein Epitaxie- Verfahren, auf das Aufwachssubstrat aufgebracht werden. Zur Zertrennung des Halbleiterverbunds in eine Mehrzahl von
Halbleiterkörpern kann eine Mehrzahl von Trenngräben in dem Halbleiterverbund ausgebildet werden. Die Trenngräben können sich in der vertikalen Richtung durch eine Halbleiterschicht, etwa durch die zweite Halbleiterschicht, und durch die aktive Schicht hindurch ausgebildet sein. Die Trenngräben können dabei jeweils eine Bodenfläche aufweisen, die etwa durch eine Oberfläche einer weiteren Halbleiterschicht, etwa der ersten Halbleiterschicht des Halbleiterkörpers, gebildet ist. In diesem Fall können die Halbleiterkörper etwa durch die erste Halbleiterschicht des Halbleiterverbunds miteinander
mechanisch verbunden sein. Es ist möglich, dass die
Trenngräben in der vertikalen Richtung durch den
Halbleiterverbund hindurch zum Aufwachssubstrat erzeugt werden.
Es wird ein Mehrschichtverbund zumindest in Bereichen der Trenngräben ausgebildet. Der Mehrschichtverbund kann dabei Innenwände der Trenngräben beziehungsweise Seitenflächen der Halbleiterkörper teilweise oder vollständig bedecken. Ein elektrisch isolierender Formkörperverbund wird etwa auf den Halbleiterkörpern und in den Bereichen der Trenngräben ausgebildet, etwa mittels eines Gießverfahrens. In einem nachfolgenden Verfahrensschritt wird das Aufwachssubstrat von dem Halbleiterverbund beziehungsweise von den
Halbleiterkörpern entfernt. Der Verbund wird anschließend entlang der Trenngräben in eine Mehrzahl von Bauelementen vereinzelt, sodass die Bauelemente jeweils einen Träger mit einem Formkörper als Teil des Formkörperverbunds, einen
Halbleiterkörper mit einer im Betrieb des Bauelements zur Erzeugung elektromagnetischer Strahlung eingerichteten aktiven Schicht und eine Mehrschichtstruktur als Teil des Mehrschichtverbunds aufweisen. Das hier beschriebene Verfahren ist für die Herstellung eines oder einer Mehrzahl der hier beschriebenen Bauelemente besonders geeignet. Die im Zusammenhang mit dem Bauelement beschriebenen Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Ausbilden der Trenngräben in dem Halbleiterverbund zumindest zweistufig, sodass die Trenngräben jeweils eine Innenwand mit einer Stufe aufweisen. Die Stufe enthält bevorzugt eine sich in lateralen Richtungen erstreckende Ebene, wobei die Ebene etwa durch einen ersten Schritt vor einem zweiten Schritt ausgebildet wird. In Anwesenheit der Stufe kann der Mehrschichtverbund in Bereichen der
Trenngräben vereinfacht ausgebildet werden. Alternativ ist es auch möglich, die Trenngräben lediglich in einem einzigen Verfahrensschritt derart auszubilden, dass die Trenngräben zum Aufwachssubstrat senkrechte oder schräge Innenwände aufweisen .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Opferschicht zumindest im Bereich eines oder einer
Mehrzahl von Trenngräben auf Seitenflächen des
Halbleiterkörpers aufgebracht. Die Opferschicht kann dabei an den Halbleiterkörper angrenzen. Insbesondere wird die
Opferschicht derart ausgebildet, dass diese in lateraler Richtung lediglich eine Halbleiterschicht des
Halbleiterkörpers, etwa die erste Halbleiterschicht,
bereichsweise bedeckt. Die Opferschicht ist insbesondere frei von einer lateralen Überlappung mit der aktiven Schicht.
Insbesondere wird die Opferschicht vor der Grenzschicht ausgebildet. Die Grenzschicht kann in einem nachfolgenden Verfahrensschritt auf die Opferschicht aufgebracht werden und dabei etwa die zweite Halbleiterschicht und die aktive
Schicht lateral vollständig bedecken und die erste Halbleiterschicht und/oder die Opferschicht zumindest
bereichsweise lateral bedecken.
Nach dem Entfernen des Aufwachssubstrats kann die
Opferschicht zur Ausbildung des Zwischenraums teilweise oder vollständig, zum Beispiel durch Unterätzung, entfernt werden. Der Zwischenraum kann dabei als Luftspalt ausgebildet werden. Es ist möglich, dass eine Schicht, etwa eine Konverterschicht oder eine Abschlussschicht, auf den Halbleiterkörper
aufgebracht wird, sodass der Zwischenraum durch diese Schicht insbesondere luftdicht abgeschlossen wird. Bevorzugt liegt die Konverterschicht vor dem Aufbringen auf den
Halbleiterkörper in Form einer Folie vor. Die Konverterfolie kann etwa auf den Halbleiterkörper auflaminiert werden. Der Zwischenraum kann durch die Konverterfolie insbesondere luftdicht abgeschlossen werden, ohne dabei von einem
Konvertermaterial oder von einem flüssigen Medium befüllt zu werden. Wird die Konverterschicht im Vakuum auf den
Halbleiterkörper aufgebracht, kann der Zwischenraum ein gasleerer Raum sein.
Die Konverterschicht wird bevorzugt nach dem Ausbilden des Zwischenraums auf den Halbleiterkörper aufgebracht.
Alternativ ist es möglich, den Zwischenraum erst nach dem Aufbringen der Konverterschicht auszubilden. Dies kann zum Beispiel nach der Vereinzelung des Verbunds in eine Mehrzahl von Bauelementen erfolgen, wobei die Opferschicht etwa nach der Vereinzelung von der Seitenfläche des Bauelements her zugänglich wird. In diesem Fall kann der Zwischenraum an der Seitenfläche des Bauelements eine Öffnung aufweisen. Diese Öffnung kann jedoch durch eine Abschlussschicht bedeckt werden, sodass etwa Feuchtigkeit oder Schadgase von dem
Zwischenraum ferngehalten werden. Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen des Bauelements sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 5E erläuterten Ausführungsbeispielen.
Es zeigen:
Figuren 1 bis 4 schematische Darstellungen verschiedener
Ausführungsbeispiele für ein Bauelement in Schnittansichten, und
Figuren 5A bis 5E schematische Darstellungen verschiedener
Verfahrensstadien mehrerer Ausführungsbeispielen zur Herstellung einer Mehrzahl von Bauelementen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur
Verdeutlichung übertrieben groß dargestellt werden.
Figur 1 zeigt ein Ausführungsbeispiel für ein Bauelement 100. Das Bauelement 100 weist einen Träger 1 und einen
Halbleiterkörper 2 auf. Der Halbleiterkörper 2 weist eine dem Träger 1 abgewandte erste Hauptfläche 201 und eine dem Träger
1 zugewandte zweite Hauptfläche 202 auf. Der Halbleiterkörper
2 weist eine etwa p-leitende erste Halbleiterschicht 21, eine zweite etwa n-leitende Halbleiterschicht 22 und eine zwischen den Halbleiterschichten angeordnete aktive Schicht 23 auf. Alternativ kann die erste Halbleiterschicht 21 n-leitend und die zweite Halbleiterschicht 22 p-leitend ausgebildet sein. Der Halbleiterkörper 2 kann aus einem I I I /V-Verbindungs- Halbleitermaterial gebildet sein. Ein I I I /V-Verbindungs- Halbleitermaterial weist ein Element aus der dritten
Hauptgruppe, wie etwa B, AI, Ga, In, und ein Element aus der fünften Hauptgruppe, wie etwa N, P, As, auf. Insbesondere umfasst der Begriff " I I I /V-Verbindungs-Halbleitermaterial " die Gruppe der binären, ternären oder quaternären
Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften
Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid- Verbindungshalbleiter . Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile
aufweisen. Abweichend davon kann der Halbleiterkörper 2 aus einem II/VI-Verbindungs-Halbleitermaterial gebildet sein.
Das Bauelement 100 weist eine Strahlungsaustrittsfläche 101 und eine der Strahlungsaustrittsfläche abgewandte Rückseite 102 auf. Die Strahlungsaustrittsfläche 101 ist gemäß Figur 1 durch eine Oberfläche einer Konverterschicht 7 gebildet. Die Konverterschicht 7 kann ein Konvertermaterial enthalten, welches dazu geeignet ist, elektromagnetische Strahlung einer ersten Peak-Wellenlänge in elektromagnetische Strahlung einer zweiten Peak-Wellenlänge umzuwandeln. Insbesondere emittiert die aktive Schicht 23 im Betrieb des Bauelements 100 eine elektromagnetische Strahlung mit der ersten Peak-Wellenlänge, wobei die erste Peak-Wellenlänge kleiner ist als die zweite Peak-Wellenlänge der von der Konverterschicht 7 umgewandelten Strahlung. Das Konvertermaterial kann in einem
Matrixmaterial, etwa im Silikon, eingebettet sein. Abweichend von Figur 1 kann die Strahlungsaustrittsfläche 101
strukturiert sein oder durch eine Oberfläche der ersten
Halbleiterschicht 21, etwa durch die erste Hauptfläche 201 gebildet sein. Es ist auch möglich, dass eine
Abschlusspassivierung zwischen der Konverterschicht 7 und dem Halbleiterkörper 2 angeordnet ist. Auch kann das Bauelement 100 frei von der Konverterschicht 7 und/oder frei von der Abschlusspassivierung sein.
Der Träger 1 weist einen Formkörper 5 auf. Der Formkörper 5 ist insbesondere ein Moldkörper. Insbesondere ist der
Formkörper 5 ein zusammenhängender, insbesondere einstückig ausgebildeter Moldkörper. Der Formkörper 5 kann dabei in einem einzigen Verfahrensschritt ausgebildet sein, etwa durch ein Gießverfahren. Dabei ist es möglich, dass zunächst ein Formkörperverbund 50 auf einem Halbleiterverbund 20
beziehungsweise auf eine Mehrzahl von Halbleiterkörpern 2 ausgebildet wird. Nach einem Vereinzelungsschritt kann eine Mehrzahl von Bauelementen 100 hergestellt werden, die jeweils einen etwa zusammenhängenden und einstückig ausgebildeten Formkörper 5 aufweisen, wobei der Formkörper 5 des jeweiligen Bauelements 100 bei der Vereinzelung aus dem
Formkörperverbund 50 hervorgeht.
Zur elektrischen Kontaktierung des Halbleiterkörpers 2 weist der Träger 1 einen ersten Durchkontakt 41 sowie einen zweiten Durchkontakt 42 auf. Der erste Durchkontakt 41 und der zweite Durchkontakt 42 erstrecken sich jeweils in der vertikalen
Richtung durch den Formkörper 5 hindurch. Der Träger 1 weist insbesondere eine dem Halbleiterkörper 2 zugewandte
Vorderseite 11 und eine dem Halbleiterkörper 2 abgewandte Rückseite 12 auf. Die Vorderseite 11 und die Rückseite 12 des Trägers 1 sind jeweils bereichsweise durch Oberflächen des Formkörpers 5 und bereichsweise durch Oberflächen der
Durchkontakte 41 und 42 gebildet. In der vertikalen Richtung erstrecken sich die Durchkontakte 41 und 42 somit etwa von der Rückseite 12 des Trägers 1 bis zur Vorderseite 11 des Trägers 1. Die Rückseite 102 des Bauelements ist zumindest bereichsweise durch die Rückseite 12 des Trägers 1 gebildet. Zum Beispiel sind die Durchkontakte 41 und 42 an der
Rückseite 102 des Bauelements 100 beziehungsweise an der Rückseite 12 des Trägers 1 elektrisch kontaktierbar
ausgebildet. Das bedeutet, dass die Durchkontakte 41 und 42 an der Rückseite 102 etwa mittelbar oder unmittelbar mit einer externen elektrischen Spannungsquelle elektrisch kontaktiert werden können. In der Figur 1 sind die
Durchkontakte 41 und 42 jeweils von einer Kontaktschicht 410 oder 420 bedeckt, die insbesondere als Lötschicht oder
Schutzschicht ausgebildet ist. An der Rückseite 102 sind der erste Durchkontakt 41 und der zweite Durchkontakt 42 zum Beispiel jeweils von einer ersten Kontaktschicht 410
beziehungsweise von einer zweiten Kontaktschicht 420
vollständig bedeckt. Die Kontaktschicht 410 oder 420 kann zum Beispiel Au, Pd, Ag, Sn, Cu, Ni und/oder Pt enthalten.
Insbesondere ist die Kontaktschicht eine CuSn-, NiSn-,
CuNiSn-, TiAu-, TiPtAu-, NiAu-, TiAuSn-, TiPtAuSn-, NiAuSn- oder NiPdAu-Schicht . Auch kann die Kontaktschicht eine
SnAgCu-Schicht (SAC-Lotschicht) , AuSn-, CuAgNi-Schicht oder eine reine Ag-, Cu- oder Au-Schicht sein.
Zur elektrischen Kontaktierung des Halbleiterkörpers 2 weist das Bauelement 100 eine Verdrahtungsstruktur 8 auf. Die
Verdrahtungsstruktur 8 kann eine oder eine Mehrzahl von
Durchkontaktierungen 81 und zumindest eine Anschlussschicht 82 aufweisen. Insbesondere ist der erste Durchkontakt 41 über die Durchkontaktierung 81 mit der ersten Halbleiterschicht 21 elektrisch verbunden. Die Durchkontaktierung 81 erstreckt sich in der vertikalen Richtung insbesondere durch die zweite Halbleiterschicht 22 und die aktive Schicht 23 hindurch in die erste Halbleiterschicht 21. Der zweite Durchkontakt 42 ist etwa über die Anschlussschicht 82 mit der zweiten
Halbleiterschicht 22 elektrisch leitend verbunden.
Das Bauelement 100 weist eine Isolierungsstruktur 9 auf. Die Isolierungsstruktur 9 ist zumindest bereichsweise zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet. Die
Isolierungsstruktur 9 weist dabei eine Passivierungsschicht 91 auf, die sich in der vertikalen Richtung bereichsweise in den Halbleiterkörper 2 hinein erstreckt, und die
Durchkontaktierung 81 in lateralen Richtungen von der zweiten Halbleiterschicht 22 und von der aktiven Schicht 23
elektrisch isoliert. In Figur 1 weist die Isolierungsstruktur 9 eine Isolationsschicht 92 mit einer Mehrzahl von Öffnungen zur teilweisen Freilegung der Anschlussschicht 82 oder der Durchkontaktierung 81 auf, wobei die Anschlussschicht 82 und die Durchkontaktierung 81 jeweils durch eine der Öffnungen mit einem der Durchkontakte 41 und 42 elektrisch verbunden sind. Die Isolationsschicht 92 grenzt etwa an den
Halbleiterkörper 2 an. Die Isolationsschicht 92 und die
Passivierungsschicht 91 können aneinander angrenzen oder zusammenhängend und insbesondere einstückig ausgebildet sein. Der Träger 1 gemäß Figur 1 weist Seitenflächen 10 auf, die ausschließlich durch Oberflächen des Formkörpers 5 gebildet sein können. Das Bauelement 100 weist Seitenflächen 110 auf, die teilweise durch Seitenflächen 10 des Trägers 1 gebildet sind. Der Formkörper 5 ist derart ausgebildet, dass dieser in der vertikalen Richtung über die zweite Halbleiterschicht 22 und die aktive Schicht 23 hinausragt. Das Bauelement 100 weist eine Mehrschichtstruktur 3 auf. In lateralen Richtungen ist der Halbleiterkörper 2 von der Mehrschichtstruktur 3 insbesondere vollumfänglich umgeben. Der Halbleiterkörper 2 weist eine Seitenfläche 203 auf, die in der lateralen Richtung von der Mehrschichtstruktur 3 insbesondere vollständig bedeckt ist. Bevorzugt sind alle Seitenflächen 203 des Halbleiterkörpers 2 von der
Mehrschichtstruktur 3 teilweise oder vollständig bedeckt. Die Mehrschichtstruktur 3 ist dazu eingerichtet, einerseits die Totalreflexion an Seitenflächen 203 des Halbleiterkörpers 2 zu begünstigen beziehungsweise zu fördern und andererseits einen Durchgang der im Betrieb des Bauelements erzeugten elektromagnetischen Strahlung über die Seitenflächen 203 in den Formkörper 5 zu unterbinden.
Die Mehrschichtstruktur 3 weist eine nicht-metallische
Grenzschicht 32 auf. Die Grenzschicht 32 kann an die
Seitenflächen 203 des Halbleiterkörpers 2 angrenzen. Es ist auch denkbar, dass zwischen der Grenzschicht 32 und dem
Halbleiterkörper 2 eine dünne Haftschicht angeordnet ist. Die Haftschicht kann eine Schichtdicke etwa von höchstens 50 nm, zum Beispiel höchstens 30 nm oder höchstens 10 nm oder höchstens 3 nm aufweisen. Zur Begünstigung der Totalreflexion an der Seitenfläche 203 des Halbleiterkörpers 2 ist ein
Material der Grenzschicht 32 derart ausgewählt, dass die
Grenzschicht 32 im Vergleich zu dem Halbleiterkörper 2 einen kleineren Brechungsindex aufweist. Bevorzugt ist der
Brechungsindex der Grenzschicht zwischen einschließlich 1 und 2, etwa zwischen einschließlich 1 und 1,6 oder zwischen einschließlich 1 und 1,4. Zur Ausbildung der Grenzschicht 32 ist die Seitenfläche 203 des Halbleiterkörpers beispielsweise mit einem transparenten Dielektrikum, etwa mit Si02,
beschichtet. Zur Unterdrückung der evaneszenten Welle kann die Grenzschicht 32 eine Schichtdicke von zirka 400 nm aufweisen. Es ist dabei möglich, dass die Haftschicht mit einer Schichtdicke von etwa 10 nm und mit einem im Vergleich zu der Grenzschicht höheren Brechungsindex zwischen dem
Halbleiterkörper 2 und der Grenzschicht 32 angeordnet ist, ohne dass der Effekt hinsichtlich der Unterdrückung der evaneszenten Welle verloren geht. Die dünne Haftschicht kann zum Beispiel eine SiN-Schicht, etwa eine Si3N4-Schicht , sein. Gemäß Figur 1 weist die Seitenfläche 203 des
Halbleiterkörpers eine Stufe auf. Die Stufe weist eine sich in lateralen Richtungen erstreckende Ebene 230 auf. Die Ebene 230 ist ausschließlich durch eine Oberfläche der ersten
Halbleiterschicht 21 gebildet. Die Stufe ist des Weiteren durch eine erste Teilfläche 210 und eine zweite Teilfläche 220 der Seitenfläche 203 gebildet. Die erste Teilfläche 210 ist ebenfalls ausschließlich durch eine Oberfläche der ersten Halbleiterschicht 21 gebildet. Die zweite Teilfläche 220 ist bereichsweise durch eine Oberfläche der ersten
Halbleiterschicht 21 und bereichsweise durch eine Oberfläche der zweiten Halbleiterschicht 22 gebildet. Die Ebene 230 der Seitenfläche 203 verbindet die erste Teilfläche 210 mit der zweiten Teilfläche 220 und bildet somit zusammen mit den Teilflächen 210 und 220 die Stufe der Seitenfläche 203. In der Figur 1 verläuft die Ebene 230 im Wesentlichen parallel zu der zweiten Hauptfläche 202 des Halbleiterkörpers 2. Die Teilflächen 210 und 220 verlaufen jeweils schräg zu der zweiten Hauptfläche 202. Aufgrund der Stufe kann die
Mehrschichtstruktur vereinfacht auf die Seitenfläche 203 aufgebracht werden.
Die Mehrschichtstruktur 3 weist eine dem Formkörper 5
zugewandte metallische Schicht 30 auf. Insbesondere kann die metallische Schicht an den Formkörper 5 angrenzen. Dabei ist es möglich, dass eine dünne Haftvermittlerschicht zwischen der metallischen Schicht 30 und dem Formkörper 5 angeordnet ist. Die metallische Schicht 30 kann ein Metall enthalten oder aus einem oder mehreren Metallen bestehen. Das Material der metallischen Schicht 30 kann derart gewählt werden, dass die metallische Schicht insgesamt strahlungsreflektierend, bevorzugt hochreflektierend ausgebildet ist. Zum Beispiel weist die metallische Schicht 30 ein Metall wie Silber, Aluminium oder Gold auf. Weitere reflektierende Materialien wie Titan, Platin, Tantal, Nickel, Kupfer oder Chrom sind ebenfalls geeignet. Es ist auch möglich, dass die metallische Schicht 30 strahlungsabsorbierend ausgebildet ist. Die metallische Schicht 30 ist dazu eingerichtet, ein Auftreffen der im Betrieb des Bauelements erzeugten elektromagnetischen Strahlung auf den Formkörper 5 zu verhindern. Dabei kann die metallische Schicht eine Schichtdicke von mindestens 100 nm, etwa mindestens 300 nm oder mindestens 500 nm aufweisen. Die metallische Schicht 30 kann etwa mittels einer Haftschicht oder mittels einer Startschicht (englisch: seed layer) durch ein galvanisches Verfahren auf die Seitenfläche 203 des Halbleiterkörpers 2 aufgebracht werden. Dabei kann die metallische Schicht 30 etwa die Stufe der Seitenfläche 203 nachbilden .
Der Formkörper 5 wird bevorzugt durch ein Gießverfahren auf die metallische Schicht 30 aufgebracht. Unter einem
Gießverfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse gemäß einer vorgegebenen Form bevorzugt unter Druckeinwirkung ausgestaltet und erforderlichenfalls ausgehärtet werden kann. Insbesondere umfasst der Begriff „Gießverfahren" Gießen (molding) , Folien assistiertes Gießen (film assisted molding), Spritzgießen (injection molding), Spritzpressen (transfer molding) und Formpressen (compression molding) . Der Formkörper 5 kann dabei eine dem
Halbleiterkörper 2 zugewandte Seitenfläche aufweisen, die etwa einer Kontur der metallischen Schicht 30 beziehungsweise der Seitenfläche 203 mit der Stufe nachbilden kann. Die dem Halbleiterkörper 2 zugewandte Seitenfläche des Formkörpers 5 bildet insbesondere bereichsweise die Vorderseite 11 des Trägers 1. Diese Seitenfläche des Formkörpers 5 kann dabei von der Mehrschichtstruktur 3, insbesondere von der
metallischen Schicht 30, vollständig bedeckt sein.
Gemäß Figur 1 weist die Mehrschichtstruktur 3 einen
dielektrischen Spiegel 31 auf. Der dielektrische Spiegel 31 kann als dielektrischer Schichtenstapel aus einer Mehrzahl von dielektrischen Schichten verschiedener Brechungsindizes gebildet sein. In der lateralen Richtung ist der als
dielektrischer Spiegel ausgestaltete Schichtenstapel 31 zwischen der metallischen Schicht 30 und der Grenzschicht 32 angeordnet. Der dielektrische Spiegel 31 kann eine Mehrzahl von dielektrischen Schichten verschiedener Materialien, etwa eine Schichtenfolge aus Titandioxid und Siliziumdioxid aufweisen. Die Titanoxid- und Siliziumoxid-Schichten können abwechselnd angeordnet sein. Der dielektrische Spiegel 31 kann jedoch optional sein, zum Beispiel wenn die metallische Schicht 30 reflektierend oder hochreflektierend ausgebildet ist .
Das in der Figur 2 dargestellte Ausführungsbeispiel für ein Bauelement 100 entspricht im Wesentlichen dem in der Figur 1 dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das Bauelement 100 einen Zwischenraum 33 auf. Der
Zwischenraum 33 ist in der lateralen Richtung zwischen dem Halbleiterkörper 2 und der Grenzschicht 32 angeordnet. In der vertikalen Richtung erstreckt sich der Zwischenraum 33 etwa von der ersten Hauptfläche 201 etwa bis zur Ebene 230. Der Zwischenraum 33 grenzt insbesondere an die erste Teilfläche 210 sowie an die Ebene 230 der Stufe der Seitenfläche 203 des Halbleiterkörpers 2 an . In der Figur 2 bedeckt der
Zwischenraum 33 die erste Teilfläche 210 und die Ebene 230, wobei die zweite Teilfläche 220 der Seitenfläche 203
zumindest bereichsweise frei von dem Zwischenraum 33 ist. Der Zwischenraum 33 ist insbesondere durch Unterätzung einer Opferschicht ausgebildet. Der Zwischenraum kann 33 somit bereichsweise Überreste der Opferschicht enthalten. Bevorzugt ist die Opferschicht aus einem selektiv ätzbaren Material, etwa aus Si02 oder ZnO ausgebildet. Besonders bevorzugt ist die Opferschicht aus einem leicht ätzbaren oder leicht auflösbaren Material ausgebildet. Zum Beispiel ist die
Opferschicht eine Lackschicht, etwa eine photostrukturierbare Lackschicht .
Die Grenzschicht 32 kann sowohl an den Halbleiterkörper 2 als auch an den Zwischenraum 33 angrenzen. Insbesondere bedeckt Grenzschicht 32 die zweite Teilfläche 220 vollständig. Die Grenzschicht 32 ist bevorzugt elektrisch isolierend
ausgebildet, sodass eine elektrische Isolierung insbesondere im Bereich der aktiven Schicht 23, also im Bereich eines pn- Übergangs sichergestellt ist.
Der in der Figur 2 dargestellte Zwischenraum 33 ist
insbesondere als Luftspalt ausgebildet. Die Seitenfläche 110 des Bauelements 100 kann eine Öffnung zu dem Zwischenraum 33 aufweisen. In der vertikalen Richtung erstreckt sich der
Zwischenraum von der Konverterschicht 7 entlang der ersten Teilfläche 210 bis unterhalb der Ebene 230, wobei die Ebene 230 den Zwischenraum 33 in Draufsicht teilweise bedeckt. Im weiteren Unterschied zu Figur 1 weist die
Verdrahtungsstruktur 8 eine Spiegelschicht 80 auf. Die
Spiegelschicht 80 ist in der vertikalen Richtung zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet. Insbesondere ist die Spiegelschicht 80 aus einem elektrisch leitfähigen und hoch reflektierenden Metall ausgebildet. Gemäß Figur 2 ist die Spiegelschicht 80 mit der Durchkontaktierung 81 und dem ersten Durchkontakt 41 elektrisch leitend verbunden. Die Spiegelschicht 80 ist dabei durch die Isolierungsstruktur 9, insbesondere durch die Isolationsschicht 92 und eine
Zwischenisolationsschicht 93 von dem zweiten Durchkontakt 42 und der Anschlussschicht 82 elektrisch isoliert. Es ist jedoch auch denkbar, dass die Spiegelschicht 80 im
elektrischen Kontakt mit dem zweiten Durchkontakt 42 steht und von dem ersten Durchkontakt 41 sowie von der
Durchkontaktierung 81 elektrisch isoliert ist.
In der lateralen Richtung kann die Spiegelschicht 80 seitlich über die zweite Hauptfläche 202 und über die aktive Schicht 23 des Halbleiterkörpers hinausragen. Es ist jedoch auch möglich, dass die aktive Schicht 23 die Spiegelschicht 80 vollständig bedeckt. In Draufsicht kann die Spiegelschicht 80 mindestens 70%, mindestens 80 %, bevorzugt mindestens 90 % einer Gesamtfläche der zweiten Hauptfläche 202 und/oder der aktiven Schicht 23 bedecken. Zusammen mit der
Anschlussschicht 82, die ebenfalls Strahlungsreflektierend ausgebildet sein kann, kann die Spiegelschicht 80 die zweite Hauptfläche 202 und/oder die aktive Schicht 23 vollständig bedecken. Es ist auch möglich, dass die Spiegelschicht einen Reflexionsgrad von weniger als 50 % aufweist und dabei als eine Verstärkungsschicht mit einer Schichtdicke von
mindestens 5 ym aufweist. Auch ist es möglich, dass die
Spiegelschicht 80 nicht zusammenhängend ausgebildet ist, eine Mehrzahl von räumlich beabstandeten Teilbereichen aufweist und weniger als 70% oder weniger als 50 % der Gesamtfläche der zweiten Hauptfläche 202 und/oder der aktiven Schicht 23 bedeckt .
Das in der Figur 3 dargestellte Ausführungsbeispiel für ein Bauelement 100 entspricht im Wesentlichen dem in der Figur 2 dargestellten Ausführungsbeispiel. Im Unterschied hierzu ist der Zwischenraum 33 durch die Konverterschicht 7 etwa
luftdicht abgeschlossen oder derart abgeschlossen, dass
Strahlungsabsorbierende Fremdpartikel nicht in den
Zwischenraum eindringen können. Die Seitenfläche 110 des Bauelements 100 ist somit frei von einer Öffnung zu dem
Zwischenraum 33. Durch einen Verschluss des Zwischenraums 33 kann verhindert werden, dass etwa Schadgase oder Feuchtigkeit oder Strahlungsabsorbierende Partikel in den Zwischenraum 33 eindringen und den Halbleiterkörper 2 eventuell schädigen.
Das in der Figur 4 dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 3 beschriebenen Ausführungsbeispiel. Anders als in der Figur 3, bei der sich die metallische Schicht 30 bis zur Seitenfläche 110 des
Bauelements 100 erstreckt, ist die Seitenfläche 110 des
Bauelements 100 in der Figur 4 frei von einer Oberfläche der metallischen Schicht 30. Insbesondere kann ein lateraler
Abstand zwischen der Seitenfläche 110 des Bauelements 100 und der metallischen Schicht 30 mindestens 3 ym, etwa mindestens 5 ym oder mindestens 10 ym betragen. Bei einer derartigen Ausgestaltung der metallischen Schicht 30 wird diese etwa bei der Vereinzelung des Bauelements 100 nicht durchtrennt, wodurch der Vereinzelungsprozess vereinfacht wird. Abweichend von der Figur 4 ist es denkbar, dass die metallische Schicht 30 aufgrund der Stufe 210, 220 und 230 derart ausgebildet werden, dass diese eine Kontur der Stufe nachahmt, wobei sich die metallische Schicht 30, anders als in der Figur 4
dargestellt, in der vertikalen Richtung bis zu einem der Konverterschicht 7 zugewandten und waagrecht verlaufenden Teilbereich der Grenzschicht 32 oder des dielektrischen
Schichtenstapels 31 erstrecken kann. Abweichend von der Figur 4 ist es auch möglich, dass die Seitenfläche 110 des
Bauelements frei von der Mehrschichtstruktur 3 ist. In diesem Fall kann sich der Formkörper 5 bis zu der Konverterschicht 7 erstrecken.
Abgesehen von den Figuren 1 bis 4 ist es auch möglich, dass die Grenzschicht 32 der Mehrschichtstruktur 3 mit der
Isolierungsstruktur 9 kombiniert werden kann. Zum Beispiel können die Grenzschicht 32 und die Isolationsschicht 92 der Isolierungsstruktur 9 zusammenhängend oder einstückig
ausgebildet sein. Das bedeutet, dass die Grenzschicht 32 und etwa die Isolationsschicht 92 in einem gemeinsamen
Verfahrensschritt hergestellt werden können. Auch ist es möglich, dass die Grenzschicht 32 und die Isolationsschicht 92 durch verschiedene Verfahrensschritte hergestellt werden, wobei die Grenzschicht 32 und die Isolationsschicht 92 zumindest bereichsweise aneinander angrenzen. Die
Grenzschicht 32 und die Isolationsschicht 92 können aus demselben Material ausgebildet sein. Auch kann die
metallische Schicht 30 etwa mit der Spiegelschicht 80 kombiniert werden. Zum Beispiel können die metallische
Schicht 30 und die Spiegelschicht 80 in einem gemeinsamen Verfahrensschritt, etwa mittels eines galvanischen
Beschichtungsverfahrens , auf den Halbleiterkörper 2
aufgebracht werden. Die metallische Schicht 30 und die
Spiegelschicht 80 können dabei aus demselben Material
ausgebildet sein. Insbesondere können die metallische Schicht 30 und die Spiegelschicht 80 zusammenhängend oder einstückig ausgebildet sein.
Es ist auch denkbar, dass die Spiegelschicht 80 eine
ausreichend große Schichtdicke aufweist, sodass die
Spiegelschicht 80 etwa als Verstärkungsschicht wirkt, welche das Bauelement 100 zusätzlich mechanisch stabilisiert. In Draufsicht bedeckt die Spiegelschicht 80 einen zwischen dem in der lateralen Richtung zwischen den Durchkontakten 41 und 42 angeordneten Bereich. Ist die Spiegelschicht 80 als
Verstärkungsschicht ausgebildet, kann dieser Bereich zwischen den Durchkontakten 41 und 42 mechanisch stabilisiert werden. Des Weiteren ist es auch möglich, dass das Bauelement 100 eine weitere Stabilisierungsschicht etwa mit einer
Mindestschichtdicke von zirka 5 ym aufweist, die etwa
zwischen dem Träger 1 und dem Halbleiterkörper 2 oder der Spiegelschicht 80 ausgebildet ist. In Draufsicht kann die Stabilisierungsschicht den zwischen den Durchkontakten 41 und 42 befindlichen Bereich überbrücken. Es ist auch denkbar, dass die metallische Schicht 30 mit der
Stabilisierungsschicht zumindest bereichsweise kombiniert werden kann.
Es werden in den Figuren 5A bis 5E verschiedene
Verfahrensstadien verschiedener Ausführungsbeispiele für ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen dargestellt .
Figur 5A zeigt einen Verbund 200 mit einem Aufwachssubstrat 70 und einem auf dem Aufwachssubstrat 70 angeordneten
Halbleiterverbund 20. Der Halbleiterverbund 20 kann durch Ausbildung einer Mehrzahl von Trenngräben 60 in eine Mehrzahl von Halbleiterkörpern 2 zertrennt werden. Die Trenngräben 60 können jeweils als zweistufige Ausnehmung ausgebildet werden. Die zweistufige Ausnehmung weist eine Innenwand auf, die eine Ebene 230 enthält, die insbesondere parallel zu der ersten Hauptfläche 201 und/oder der zweiten Hauptfläche 202 des Halbleiterverbunds 20 verläuft.
Die Ebene 230 bildet etwa eine Grenzfläche zwischen einem ersten Teilbereich und einem zweiten Teilbereich der
zweistufigen Ausnehmung. Der erste und der zweite Teilbereich der zweistufigen Ausnehmung können in zwei separaten
Verfahrensschritten erzeugt werden, etwa durch Ätzung.
Insbesondere weist der erste Teilbereich einen größeren
Querschnitt auf als der zweite Teilbereich. Der erste
Teilbereich kann so ausgebildet sein, dass dieser sich von der zweiten Hauptfläche 202 durch die zweite
Halbleiterschicht 22 und die aktive Schicht 23 in die erste Halbleiterschicht 21 erstreckt. Insbesondere weist der erste Teilbereich eine Bodenfläche auf, die ausschließlich durch eine Oberfläche der ersten Halbleiterschicht 21 gebildet ist. Der zweite Teilbereich der zweistufigen Ausnehmung kann an der Bodenfläche des ersten Teilbereichs etwa durch Ätzung erzeugt werden, wobei ein Teil der Bodenfläche des ersten Teilbereiches nach der Erzeugung des zweiten Teilbereiches die Ebene 230 der zweistufigen Ausnehmung bildet. Der zweite Teilbereich der zweistufigen Ausnehmung kann sich in der vertikalen Richtung von der Ebene 230 bis zum
Aufwachssubstrat 70 oder bis kurz davor erstrecken. Die möglicherweise verbleibende erste Halbleiterschicht 21 kann etwa bei der Entfernung des Aufwachssubstrats 70 oder bei der Aufrauung der ersten Hauptfläche 201 komplett durchtrennt werden. Das Aufwachssubstrat 70 kann dabei mittels eines chemischen oder eines mechanischen, eines thermischen Verfahrens oder mittels eines Laserabhebeverfahrens teilweise oder vollständig von dem Halbleiterkörper 2 entfernt werden.
Ein Mehrschichtverbund 300 kann zumindest in den Bereichen der Trenngräben 60 ausgebildet werden. Insbesondere kann der Mehrschichtverbund 300 Innenwände und/oder Bodenflächen der Trenngräben 60 vollständig bedecken. Sind die Trenngräben 60 jeweils als zweistufige Ausnehmung mit der Ebene 230
ausgebildet, kann der Mehrschichtverbund 300 vereinfacht auf die Innenwände der Trenngräben 60 aufgebracht werden.
Es werden eine Mehrzahl von Durchkontakten 41 und 42 sowie eine Mehrzahl von Verdrahtungsstrukturen 8 mit einer Mehrzahl von Anschlussschichten 82 sowie Durchkontaktierungen 81 ausgebildet. Ein elektrisch isolierender Formkörperverbund 50 wird auf den Halbleiterkörpern 2 und in den Bereichen der Trenngräben 60 ausgebildet. Insbesondere werden die
Trenngräben 60 von dem Formkörperverbund 50 vollständig aufgefüllt. Auch können die zwischen den Durchkontakten 41 und 42 befindlichen Bereiche von dem Formkörperverbund 50 vollständig aufgefüllt werden.
Es wird in der Figur 5B das Aufwachssubstrat 70 entfernt. Die nach der Entfernung des Aufwachssubstrats 70 freigelegte erste Hauptfläche 201 kann strukturiert werden. Der
Halbleiterkörper 2 kann derart aufgeraut sein, dass dieser in der vertikalen Richtung von der Mehrschichtverbund 300 und/oder von dem Formkörperverbund 50 überragt wird. Insbesondere wird ein Zwischenraum 33 oder eine Mehrzahl von Zwischenräumen 33 nach dem Entfernen des Aufwachssubstrats 70, etwa während der Aufrauung des Halbleiterkörpers 2 erzeugt. Der Zwischenraum 33 beziehungsweise die Mehrzahl von Zwischenräumen 33 in der Figur 5B kann durch Entfernen einer Opferschicht, zum Beispiel einer Lackschicht, einer Si02- oder einer ZnO-Schicht, etwa im Bereich des Trenngrabens 60 beziehungsweise in den Bereichen der Trenngräben 60
ausgebildet sein. Die Opferschicht kann sich vor der
Entfernung in der vertikalen Richtung etwa von dem
Aufwachssubstrat 70 bis zur Ebene 230 erstrecken. An der Ebene 230 beziehungsweise auf der Ebene 230 kann die
Opferschicht etwa an die Grenzschicht 32 des
Mehrschichtverbunds 300 angrenzen. Damit kann sichergestellt werden, dass die aktive Schicht 23 in der lateralen Richtung etwa von der Grenzschicht 32 vollständig bedeckt wird.
Die Opferschicht kann, wie in der Figur 5C dargestellt, teilweise oder vollständig etwa durch Unterätzung entfernt werden. Dadurch wird der Zwischenraum 33 als Luftspalt gebildet. Mit anderen Worten entsteht nach dem Entfernen der Opferschicht ein Zwischenraum zwischen dem Halbleiterkörper 2 und etwa der Grenzschicht 32, wobei der Zwischenraum 33 mit Luft gefüllt sein kann. Nach der Entfernung der Opferschicht kann eine Konverterschicht 7, etwa in Form einer
Konverterschichtfolie, auf den Halbleiterkörper 2 aufgebracht werden (Figur 5D) . Der Zwischenraum 33 wird insbesondere durch die Ausbildung der Konverterschicht 7 auf dem
Halbleiterkörper 2 luftdicht abgeschlossen. Die Verwendung einer Konverterfolie ist besonders vorteilhaft, weil dadurch verhindert werden kann, dass der Zwischenraum 33 beim
Aufbringen der Konverterschicht 7 etwa mit einem flüssigen Medium oder mit einem Material mit einem Brechungsindex größer als 1 oder größer als 1,3 oder 1,4 verfüllt wird.
Der Verbund 200 wird anschließend entlang der Trenngräben 60 in eine Mehrzahl von Bauelementen 100 vereinzelt. Die nach der Vereinzelung entstehenden Bauelemente 100 aus dem in der Figur 5D dargestellten Verbund 200 entsprechen im
Wesentlichen dem in der Figur 3 dargestellten Bauelement 100. Im Unterschied hierzu sind in der Figur 5D die Spiegelschicht 80 und die Zwischenisolierungsschicht 93 nicht dargestellt. Abweichend von den Figuren 5C und 5D ist es auch möglich, dass die Opferschicht erst nach dem Aufbringen der
Konverterschicht 7 entfernt wird, etwa nach der Vereinzelung der Bauelemente 100, wenn die Opferschicht beispielsweise von der Seitenfläche 110 des Bauelements 100 her zugänglich wird.
Das in der Figur 5E dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 5D dargestellten Ausführungsbeispiel. Im Unterschied hierzu ist der
Mehrschichtverbund 300 in Bereichen der Trenngräben 60 strukturiert ausgebildet. Insbesondere ist die Bodenfläche der Trenngräben 60 bereichsweise frei von dem
Mehrschichtverbund 300. Dies vereinfacht die Vereinzelung des Verbunds 200, da der Verbund 200 in Bereichen der Trenngräben 60 lediglich durch den Formkörperverbund 50 und
gegebenenfalls durch die Konverterschicht 7 durchtrennt werden muss. Abweichend von der Figur 5E ist es auch möglich, dass in den Bereichen der Trenngräben 60 lediglich die metallische Schicht 30 strukturiert ausgebildet ist, so wie sie etwa in der Figur 4 dargestellt ist, und die weiteren
Schichten des Mehrschichtverbunds 300, etwa die Grenzschicht 32 oder der dielektrische Schichtenstapel 31 zusammenhängend und unstrukturiert ausgebildet sind. Die Bodenfläche des Trenngrabens 60 kann in diesem Fall frei von einem dickeren Galvanikschicht sein, kann jedoch eine dünne Startschicht mit einer Schichtdicke kleiner als 1 ym aufweisen. Ein gemäß Figur 5E hergestelltes Bauelement kann einen Formkörper 5 aufweisen, der in der vertikalen Richtung über den gesamten Halbleiterkörper 2 überragt und insbesondere an die
Konverterschicht 7 angrenzt.
Mit Hilfe einer Mehrschichtstruktur auf einer Seitenfläche eines Halbleiterkörpers, wobei die Mehrschichtstruktur eine elektrisch isolierende, strahlungsdurchlässige und
niedrigbrechende Grenzschicht sowie eine bevorzugt
Strahlungsreflektierende metallische Schicht aufweist, kann einerseits die Totalreflexion an der Seitenfläche des
Halbleiterkörpers begünstigt werden und andererseits eine Reflexion der durch die Grenzschicht hindurchtretende
Strahlung erhöht werden, wodurch auch ein seitlicher Austritt der im Betrieb des Bauelements erzeugten elektromagnetischen Strahlung unterbunden wird.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2015 112 538.2, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugs zeichenliste
100 Bauelement
101 Strahlungsdurchtrittsflache/
Strahlungsaustrittsfläche
102 Rückseite des Bauelements
110 Seitenfläche des Bauelements
1 Träger
10 Seitenfläche des Trägers
11 Vorderseite des Trägers
12 Rückseite des Trägers
2 Halbleiterkörper
20 Halbleiterverbund
200 Verbund/ Waferverbund
201 erste Hauptfläche des Halbleiterkörpers
202 zweite Hauptfläche des Halbleiterkörpers 21 erste Halbleiterschicht
22 zweite Halbleiterschicht
23 aktive Schicht
203 Seitenfläche des Halbleiterkörpers
210 erste Teilfläche der Seitenfläche
220 zweite Teilfläche der Seitenfläche
230 Ebene der Seitenfläche
3 Mehrschichtstruktur
300 Mehrschichtverbund
30 metallische Schicht
31 dielektrischer Schichtenstapel
32 Grenzschicht/ niedrigbrechende Schicht
33 Opferschicht/ Zwischenraum erster Durchkontakt
zweiter Durchkontakt
erste Kontaktschicht
zweite Kontaktschicht Formkörper
Formkörperverbund Trenngraben/ Mesagraben Konverterschicht
Substrat/ Aufwachssubstrat Verdrahtungsstruktur
Spiegelschicht/ Combospiegel Durchkontaktierung
Anschlussschicht Isolierungsstruktur
Passivierungsschicht
Isolationsschicht
Zwischenisolationsschicht

Claims

Patentansprüche
1. Optoelektronisches Bauelement (100), das einen Träger (1) mit einem elektrisch isolierenden Formkörper (5), einen Halbleiterkörper (2) mit einer im Betrieb des Bauelements zur Erzeugung elektromagnetischer Strahlung eingerichteten aktiven Schicht (23) und eine Mehrschichtstruktur (3) aufweist, wobei
- der Formkörper (5) den Halbleiterkörper (2) zumindest
bereichsweise lateral umschließt,
- die Mehrschichtstruktur (3) in lateraler Richtung zumindest bereichsweise zwischen dem Halbleiterkörper (2) und dem Formkörper (5) angeordnet ist, und
- die Mehrschichtstruktur zumindest eine metallische Schicht (30) und eine nicht-metallische Grenzschicht (32) aufweist, wobei
- die Grenzschicht (32) in der lateralen Richtung
zwischen dem Halbleiterkörper (2) und der metallischen Schicht (30) angeordnet ist, zumindest bereichsweise an den Halbleiterkörper (2) angrenzt, die aktive
Schicht (23) lateral bedeckt und im Vergleich zu dem Halbleiterkörper (2) einen kleineren Brechungsindex aufweist, und
- die metallische Schicht (30) dazu eingerichtet ist,
ein Auftreffen der im Betrieb des Bauelements
erzeugten und durch die Grenzschicht hindurchtretenden elektromagnetischen Strahlung auf den Formkörper (5) zu verhindern.
2. Bauelement nach Anspruch 1,
bei dem eine Schichtdicke der Grenzschicht (32) derart gewählt ist, dass eine Amplitude einer evaneszenten Welle, die bei einer Totalreflexion an einer Grenzfläche zwischen der Grenzschicht und dem Halbleiterkörper (2) entsteht, innerhalb der Grenzschicht auf weniger als 37 % ihres
ursprünglichen Wertes reduziert wird.
3. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Grenzschicht (32) aus einem
strahlungsdurchlässigen Dielektrikum mit einem Brechungsindex zwischen 1 und einschließlich 2 gebildet ist und eine
Schichtdicke der Grenzschicht mindestens 400 nm beträgt.
4. Bauelement nach einem der vorhergehenden Ansprüche, das einen Zwischenraum (33) in der lateralen Richtung
zwischen dem Halbleiterkörper (2) und der Grenzschicht (32) aufweist, wobei der Zwischenraum ein gasleerer Raum ist oder mit einem gasförmigen Medium gefüllt ist.
5. Bauelement nach dem vorhergehenden Anspruch,
bei dem sowohl die Grenzschicht (32) als auch der
Zwischenraum (33) bereichsweise an den Halbleiterkörper (2) angrenzen, wobei der Zwischenraum und die aktive Schicht (23) entlang der vertikalen Richtung überlappungsfrei sind.
6. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die metallische Schicht (30) eine Schichtdicke von mindestens 100 nm aufweist und ein Metall enthält oder aus einem Metall besteht, sodass die metallische Schicht (30) für die im Betrieb des Bauelements von der aktiven Schicht (23) erzeugte elektromagnetische Strahlung absorbierend oder reflektierend wirkt.
7. Bauelement nach einem der vorhergehenden Ansprüche, bei dem die Mehrschichtstruktur (3) einen
Strahlungsreflektierenden Schichtenstapel (31) aus einer Mehrzahl von dielektrischen Schichten verschiedener
Brechungsindices aufweist, wobei der Schichtenstapel (31) in der lateralen Richtung zwischen der metallischen Schicht (30) und der Grenzschicht (32) angeordnet ist.
8. Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (2) eine dem Träger (1)
abgewandte erste Hauptfläche (201), eine dem Träger (1) zugewandte zweite Hauptfläche (202) und eine Seitenfläche (203) aufweist, wobei die Seitenfläche entlang vertikaler Richtung die erste Hauptfläche mit der zweiten Hauptfläche verbindet und wobei mindestens 90 % der Seitenfläche oder die komplette Seitenfläche in der lateralen Richtung von der Mehrschichtstruktur (3) bedeckt ist.
9. Bauelement nach einem der Ansprüche 1 bis 7,
bei dem der Halbleiterkörper (2) eine dem Träger (1)
abgewandte erste Hauptfläche (201), eine dem Träger (1) zugewandte zweite Hauptfläche (202) und eine Seitenfläche (203) aufweist, wobei
- die Seitenfläche entlang vertikaler Richtung die erste
Hauptfläche mit der zweiten Hauptfläche verbindet,
- die Seitenfläche eine Stufe (210, 220, 230) mit einer sich in lateralen Richtungen erstreckenden Ebene (230) aufweist, - die Ebene der Stufe ausschließlich durch eine Oberfläche einer ersten Halbleiterschicht (21) des Halbleiterkörpers (2) gebildet ist, und
- die erste Halbleiterschicht zwischen der ersten Hauptfläche (201) und der aktiven Schicht (23) angeordnet ist.
10. Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Träger (1) zur elektrischen Kontaktierung des Halbleiterkörpers (2) zumindest einen Durchkontakt (41, 42) aufweist, der sich in der vertikalen Richtung durch den
Formkörper (5) hindurch erstreckt und in lateralen Richtungen von dem Formkörper (5) vollumfänglich umgeben ist.
11. Bauelement nach einem der vorhergehenden Ansprüche, das eine Spiegelschicht (80) auf einer dem Träger (1) zugewandten Hauptfläche (202) des Halbleiterkörpers (2) aufweist, wobei die Spiegelschicht (80) seitlich in der lateralen Richtung über die Hauptfläche (202) und/oder über die aktive Schicht (23) hinausragt.
12. Bauelement nach einem der vorhergehenden Ansprüche, das eine Stabilisierungsschicht mit einer Schichtdicke größer oder gleich 5 Mikrometer aufweist, wobei die
Stabilisierungsschicht zwischen dem Träger (1) und dem
Halbleiterkörper (2) angeordnet ist.
13. Verfahren zur Herstellung einer Mehrzahl von
Bauelementen (100) mit folgenden Schritten:
A) Bereitstellen eines Verbunds (200) mit einem
Aufwachssubstrat (70) und einem auf dem Aufwachssusbtrat angeordneten Halbleiterverbund (20);
B) Ausbilden einer Mehrzahl von Trenngräben (60) zur
Zertrennung des Halbleiterverbunds (20) in eine Mehrzahl von Halbleiterkörpern (2);
C) Ausbilden eines Mehrschichtverbunds (300) zumindest in
Bereichen der Trenngräben (60);
D) Ausbilden eines elektrisch isolierenden Formkörperverbunds (50) auf den Halbleiterkörpern (2) und in den Bereichen der Trenngräben (60);
E) Entfernen des Aufwachssubstrats (70); und
F) Vereinzeln des Verbunds (200) entlang der Trenngräben in eine Mehrzahl von Bauelementen (100), sodass die Bauelemente (100) jeweils einen Träger (1) mit einem elektrisch isolierenden Formkörper (5) als Teil des
Formkörperverbunds (50), einen Halbleiterkörper (2) mit einer im Betrieb des zugehörigen Bauelements zur Erzeugung elektromagnetischer Strahlung eingerichteten aktiven
Schicht (23) und eine Mehrschichtstruktur (3) als Teil des Mehrschichtverbunds (300) aufweisen, wobei
der Formkörper (5) den Halbleiterkörper (2) zumindest bereichsweise lateral umschließt,
die Mehrschichtstruktur (3) in der lateralen Richtung zumindest bereichsweise zwischen dem Halbleiterkörper (2) und dem Formkörper (5) angeordnet ist,
die Mehrschichtstruktur eine metallische Schicht (30) und eine nicht-metallische Grenzschicht (32) aufweist, wobei
- die Grenzschicht (32) in der lateralen Richtung
zwischen dem Halbleiterkörper (2) und der metallischen Schicht (30) angeordnet ist, zumindest bereichsweise an den Halbleiterkörper (2) angrenzt, die aktive
Schicht (23) lateral bedeckt und im Vergleich zu dem Halbleiterkörper (2) einen kleineren Brechungsindex aufweist, und
- die metallische Schicht (30) dazu eingerichtet ist, ein Auftreffen der im Betrieb des Bauelements
erzeugten und durch die Grenzschicht hindurchtretenden elektromagnetischen Strahlung auf den Formkörper (5) zu verhindern.
14. Verfahren nach Anspruch 13,
bei dem das Ausbilden der Trenngräben (60) in dem
Halbleiterverbund (20) durch einen ersten Schritt und einen zweiten nachfolgenden Schritt erfolgt, sodass die Trenngräben
(60) jeweils eine Innenwand mit einer Stufe (210, 220, 230) aufweisen, wobei die Stufe eine sich in lateralen Richtungen erstreckende Ebene (230) enthält, welche durch den ersten Schritt und vor dem zweiten Schritt ausgebildet wird.
15. Verfahren nach einem der Ansprüche 13 bis 14,
bei dem eine Opferschicht zumindest im Bereich eines der Trenngräben (60) auf eine Seitenfläche (203) des
Halbleiterkörpers (2) aufgebracht wird, wobei die
Opferschicht zur Ausbildung eines Zwischenraums (33) zwischen dem Halbleiterkörper (2) und der metallischen Schicht (30) nach dem Entfernen des Aufwachssubstrats (70) zumindest teilweise entfernt wird.
16. Verfahren nach dem vorhergehenden Anspruch,
bei dem eine Konverterschicht (7) nach dem Ausbilden des Zwischenraums (33) auf den Halbleiterkörper (2) aufgebracht wird, sodass der Zwischenraum (33) durch das Ausbilden der Konverterschicht (7) abgeschlossen wird.
PCT/EP2016/068043 2015-07-30 2016-07-28 Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements Ceased WO2017017209A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/741,876 US10418535B2 (en) 2015-07-30 2016-07-28 Optoelectronic component and a method of producing an optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015112538.2A DE102015112538B4 (de) 2015-07-30 2015-07-30 Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015112538.2 2015-07-30

Publications (1)

Publication Number Publication Date
WO2017017209A1 true WO2017017209A1 (de) 2017-02-02

Family

ID=56571312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/068043 Ceased WO2017017209A1 (de) 2015-07-30 2016-07-28 Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements

Country Status (4)

Country Link
US (1) US10418535B2 (de)
DE (1) DE102015112538B4 (de)
TW (1) TWI589029B (de)
WO (1) WO2017017209A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106508A1 (de) 2017-03-27 2018-09-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren
US10468395B2 (en) 2015-11-27 2019-11-05 Osram Opto Semiconductors Gmbh Device including at least one optoelectronic semiconductor component
CN118805265A (zh) * 2022-03-03 2024-10-18 上海显耀显示科技有限公司 微型led、微型led面板和微型led芯片

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367171B2 (en) * 2016-12-29 2019-07-30 Research & Business Foundation Sungkyunkwan University Low reflective display device
DE102017104752B4 (de) * 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102302592B1 (ko) * 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
KR102539444B1 (ko) * 2018-05-16 2023-06-02 엘지전자 주식회사 반도체 발광 소자를 이용한 램프 및 그 제조 방법
DE102018127201A1 (de) * 2018-10-31 2020-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN109860432B (zh) * 2018-12-17 2021-01-15 深圳市华星光电技术有限公司 显示器封装结构及其制造方法
DE102019122460A1 (de) * 2019-08-21 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
TWI779242B (zh) * 2019-10-28 2022-10-01 錼創顯示科技股份有限公司 微型發光二極體裝置
TWI891775B (zh) * 2020-05-04 2025-08-01 晶元光電股份有限公司 發光元件
DE102020123386A1 (de) * 2020-09-08 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter anschlussstruktur und verfahren zur herstellung eines bauelements
CN113066910B (zh) * 2021-03-22 2022-05-31 华南师范大学 蓝光半导体器件及其制备方法
US12376428B2 (en) * 2021-05-10 2025-07-29 Xiamen San'an Optoelectronics Co., Ltd. Micro light-emitting diode and micro light-emitting device with rough surface and protection layer
TWI777733B (zh) * 2021-08-18 2022-09-11 隆達電子股份有限公司 發光二極體晶片與發光二極體晶片裝置
US12254906B1 (en) * 2022-06-24 2025-03-18 Seagate Technology Llc Planarization strategy in nano-sized fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960601B (zh) * 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102009047888A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102011010503A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US8785952B2 (en) 2011-10-10 2014-07-22 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
KR101888604B1 (ko) 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
DE102012217776A1 (de) 2012-09-28 2014-06-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5368620B1 (ja) 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP2014139998A (ja) 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
JP6045999B2 (ja) 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
DE102015111558B4 (de) 2015-07-16 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468395B2 (en) 2015-11-27 2019-11-05 Osram Opto Semiconductors Gmbh Device including at least one optoelectronic semiconductor component
DE102017106508A1 (de) 2017-03-27 2018-09-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren
WO2018177807A1 (de) 2017-03-27 2018-10-04 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren
CN118805265A (zh) * 2022-03-03 2024-10-18 上海显耀显示科技有限公司 微型led、微型led面板和微型led芯片

Also Published As

Publication number Publication date
DE102015112538A1 (de) 2017-02-02
TWI589029B (zh) 2017-06-21
TW201712895A (zh) 2017-04-01
US20180198045A1 (en) 2018-07-12
US10418535B2 (en) 2019-09-17
DE102015112538B4 (de) 2023-08-03

Similar Documents

Publication Publication Date Title
DE102015112538B4 (de) Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2149160B1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
DE102007019775B4 (de) Optoelektronisches Bauelement
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE112019001354B4 (de) Optoelektronischer halbleiterchip und herstellungsverfahren für einen optoelektronischen halbleiterchip
EP2612372B1 (de) Leuchtdiodenchip
WO2012007245A1 (de) Optoelektronisches halbleiterbauteil
DE102011016302A1 (de) Optoelektronischer Halbleiterchip
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2016113032A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2012123410A1 (de) Verfahren zur herstellung zumindest eines optoelektronischen halbleiterchips
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102013112886A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2018220062A2 (de) Laserdiode und verfahren zum herstellen einer laserdiode
DE102018118697A1 (de) Bauelement mit Begrenzungselement
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
WO2015177164A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip
WO2017144451A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2017089349A1 (de) Vorrichtung mit zumindest einem optoelektronischen halbleiterbauelement
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2017012945A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16747762

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16747762

Country of ref document: EP

Kind code of ref document: A1