WO2016202978A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2016202978A1
WO2016202978A1 PCT/EP2016/064002 EP2016064002W WO2016202978A1 WO 2016202978 A1 WO2016202978 A1 WO 2016202978A1 EP 2016064002 W EP2016064002 W EP 2016064002W WO 2016202978 A1 WO2016202978 A1 WO 2016202978A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
carrier
semiconductor chip
photoresist
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/064002
Other languages
English (en)
French (fr)
Inventor
Anna Kasprzak-Zablocka
Korbinian Perzlmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2016202978A1 publication Critical patent/WO2016202978A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01908—Manufacture or treatment of bond pads using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01921—Manufacture or treatment of bond pads using local deposition
    • H10W72/01923—Manufacture or treatment of bond pads using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01961—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/925—Bond pads having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids

Definitions

  • the invention relates to an optoelectronic
  • the invention relates to a method for producing an optoelectronic semiconductor chip.
  • Optoelectronic semiconductor chips for stabilization by means of a molding process with epoxies, silicones or other plastics processed are disadvantages of this molding process.
  • the back side contacts must be freed, which have been previously applied usually galvanic.
  • An object of the invention is to provide an optoelectronic semiconductor chip which is simple and / or
  • the exposure of the galvanic avoids applied contact layers. Furthermore, the method avoids a so-called molding process.
  • the optoelectronic semiconductor chip on a main radiation side.
  • the optoelectronic semiconductor chip comprises a
  • Semiconductor layer and between the at least one n-doped semiconductor layer and the at least one p-type semiconductor layer arranged active layer comprises.
  • the main radiation side is oriented perpendicular to a growth direction of the semiconductor layer sequence of the optoelectronic semiconductor chip.
  • radiation is emitted via the main radiation side.
  • the active layer is for emission of radiation
  • the optoelectronic semiconductor chip has a structured carrier which is located on or on the
  • Radiation main side facing away from the semiconductor chip is arranged.
  • the p-doped semiconductor layer is electrically contacted by means of a first connection layer.
  • the n-doped Semiconductor layer is electrically contacted by means of a second connection layer.
  • the first connection layer is electrically contacted by means of a first contact layer.
  • the second connection layer is by means of a second
  • the first and second contact layers completely penetrate the carrier.
  • the first contact layer is laterally spaced from the second
  • the carrier includes a
  • stabilizing material selected from the group consisting of a photoresist, an inorganic-organic
  • Hybrid material a spin-on material, a means of
  • Screen printing applied insulating material and dielectric material comprises or consists of.
  • Semiconductor chips are preferably based on a III-V compound semiconductor material.
  • the semiconductor material can preferably be applied to a nitride compound semiconductor material, such as Al n In ] __ n _ m Ga m N or to a phosphide
  • Compound semiconductor material such as Al n In ] __ n _ m Ga m P or on an arsenide compound semiconductor material, such as Al n In ] __ n _ m Ga m As are based, wherein each 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and m + n -S 1. "On a nitride compound semiconductor material
  • the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably In x AlyGa ] __ x _yN, where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1
  • This material does not necessarily have a
  • the semiconductor layer sequence includes an active layer with at least one pn junction and / or with one or more quantum well structures.
  • the active layer is especially adapted to emit radiation.
  • a wavelength or a wavelength maximum of the radiation is preferably in the ultraviolet and / or visible and / or infrared spectral range, in particular at wavelengths between 420 nm and 800 nm inclusive, for example between 420 nm and 480 nm inclusive.
  • the optoelectronic semiconductor chip is a light-emitting diode chip, or LED for short.
  • the semiconductor chip is then preferred
  • the optoelectronic semiconductor chip is a
  • Thin-film semiconductor chip in particular a
  • the p-doped semiconductor layer is electrically contacted by means of a first connection layer.
  • the first connection layer forms the p-contact of the optoelectronic
  • the first connection layer can in particular be arranged on the side facing away from the radiation main side of the optoelectronic semiconductor chip.
  • the first connection layer may consist of or comprise a metal.
  • the first connection layer may have a layer structure.
  • the first connection layer may have a layer structure.
  • Terminal layer comprise a first layer of a first metal or alloy and a second layer of a second metal or a second alloy.
  • the first metal is different from the second metal.
  • Semiconductor layer be contacted by a second connection layer electrically.
  • the second connection layer then forms the n-contact of the
  • Connection layer can in particular at the of
  • Connection layer may have a layer sequence.
  • the second connection layer may comprise or consist of a first metal layer, an adhesion-promoting layer and a metal.
  • the second connection layer may comprise a conductive oxide.
  • the second connection layer then has the conductive oxide in conjunction with a metal layer.
  • the first contact layer allows a current flow via the p-contact of the optoelectronic semiconductor chip.
  • the second one is a current flow via the p-contact of the optoelectronic semiconductor chip.
  • the second contact layer is configured to transport current or charge carriers from the n-contact.
  • connection layer in each case at least one
  • the first and / or second contact layer in each case at least one metal from the above
  • Metals or a combination of these metals or alloys thereof.
  • the first and / or second contact layer completely penetrates the structured carrier.
  • the carrier is structured directly or indirectly on or on the second connection layer
  • first and / or second contact layer penetrate the Carrier, thus extending from the bottom of the carrier by the carrier to its top of the carrier.
  • the first contact layer may be arranged laterally spaced from the second contact layer. That is, in a direction which runs, for example, parallel to the surface of the carrier or runs parallel to the main radiation side, a second contact layer is produced at a distance from the first contact layer.
  • the first and / or second contact layer is in the carrier
  • the first and / or second contact layer projects in side view or in cross-section onto the optoelectronic semiconductor chip beyond the carrier in the direction away from the main radiation side.
  • an optoelectronic semiconductor chip is produced here, the contact layers of which do not terminate flush with the surface of the carrier facing away from the main radiation side, but instead have edges which protrude beyond the surface of the carrier. This is the first and second
  • Contact layer can be produced by a two-layer photoresist and / or by a two-layered dielectric.
  • the two-layered photoresist and / or the two-layered dielectric comprise the support and a photoresist layer or metal layer.
  • the carrier can be structured. Subsequently, the application of the photoresist layer or the metal layer
  • the metal layer may be a template or mask.
  • the photoresist layer or metal layer can be selectively removed.
  • the selective detachment of the Photoresist layer or metal layer after sintering of the first and / or second contact layer is raised relative to the surface of the carrier.
  • the first and / or second contact layer may comprise a paste solder.
  • paste solder or solder paste is here in particular a pasty mixture of a
  • Lot metal powder for example, understood from tin, silver, copper, gold, indium, lead, nickel, germanium, bismuth, antimony, and a flux.
  • the first and / or second contact layer may be a metal powder
  • Metal powder may additionally be mixed with auxiliaries.
  • the metal powder can be sintered in one process step. In particular, the sintering takes place at low
  • sintering of the metal powder may also be selective, for example by laser sintering.
  • the carrier comprises or consists of a stabilizing material
  • the stabilizing material may be selected from a group comprising a photoresist, an inorganic-organic hybrid material, a spin-on material, a screen-printed material
  • Insulating material and a dielectric material comprises.
  • the stabilizing material is a photoresist.
  • the photoresist is a photoresist.
  • photo-structurable and / or thermally structurable are photo-structurable and / or thermally structurable.
  • the photoresist is stabilized by overloading and / or overexposing.
  • the photoresist (English:
  • photoresist may be a negative or a positive.
  • the negative resist polymerizes by exposure and a subsequent optional annealing step for stabilization. This means that after the development, the exposed areas remain.
  • the already solidified varnish becomes soluble again by exposure for corresponding developer solutions. This means that after development, only the areas remain which are protected by a mask from irradiation and thus are not exposed.
  • resins such as novalac resins, together with a photoactive component, for example, polymeric diazo compounds and a solvent are used as the positive varnish. These can be applied to a first and / or second connection layer by a spin coating of a liquid phase.
  • the positive varnishes are subjected to a baking step, wherein the solvent and the varnish cure. Subsequently, the paint can be exposed depending on the desired structure with UV light. The photoactive component breaks with the help of light and the paint becomes soluble at the exposed areas. After exposure, these parts can be rinsed away with a suitable developer solution and the unexposed portions of the photoresist remain. After the development can alternatively or additionally one
  • photoresist Any type of photoresist can be used.
  • the photoresist may be a permanent photoresist.
  • the photoresist can be made from one
  • Group can be selected using an epoxy-based photoresist, a siloxane-based photoresist, polyimide materials, BCB (Bisbenzocyclobutene) and bisbenzocyclobutene fluorinated polymer.
  • the photoresist is a permanent photoresist, for example a permanent epoxy negative photoresist.
  • Hybrid polymer has organic and inorganic regions which are covalently bonded together.
  • the hybrid polymer has strong covalent bonds between inorganic and organic regions.
  • the properties of very contrasting materials, such as glass or ceramic are combined with those of organic polymers or silicones at the molecular level.
  • the hybrid polymer has a high mechanical stability.
  • hybrid polymers
  • the hybrid polymer consists of an inorganic-based network, for example of silicone, Si-O-Si backbone plus organic areas or proportions or
  • the hybrid polymer can also be used, for example, as Ormocer®
  • the stabilizing material of the carrier is a spin-on material or the carrier has this spin-on material.
  • the spin-on material can for example, be a spin-on glass.
  • Spin-on materials can, for example, by spin coating,
  • the stabilizing material may comprise or consist of a glass, wherein the glass is produced by physical vapor deposition, PVD for short, in particular plasma-enhanced PVD.
  • stabilizing material of the carrier on or consists of an insulating material In particular, that is
  • Insulation material applied by screen printing is for example a
  • polyester-based material or polymer material polyester-based material or polymer material.
  • the stabilizing material is dielectric and selected from a group comprising silicon oxide, silicon nitride, aluminum oxide, aluminum nitride, titanium oxide, titanium nitride and parylene.
  • dielectric stabilizing material can be doped
  • the dielectric stabilizing material can be prepared by means of chemical
  • the carrier can first be applied over the entire surface and be patterned in a subsequent process step by means of a photographic technique and / or an etching process.
  • the carrier has a maximum thickness that is at least or exactly three times, four times, five times, six times, seven times, eight times, nine times, ten times or thirty times greater than the maximum thickness of the Hableiter harshengol is.
  • the maximum thickness is at least or exactly three times, four times, five times, six times, seven times, eight times, nine times, ten times or thirty times greater than the maximum thickness of the Hableiter harshengol is.
  • the support has a thickness greater than 20 ⁇ m, 30 ⁇ m, 40 ⁇ m, 50 ⁇ m, 60 ⁇ m, 70 ⁇ m, 80 ⁇ m, 90 ⁇ m, 100 ⁇ m, 110 ⁇ m, 120 ⁇ m, 130 ⁇ m, 140 ⁇ m or 200 ym is.
  • the carrier is formed as a layer and has a layer thickness of at least 100 ym.
  • Structured carrier thus has areas which is penetrated by the first and / or second contact layer.
  • the layer may have a homogeneous or an inhomogeneous layer thickness.
  • the carrier is an inhomogeneous
  • Layer thickness means with a layer thickness of at least 100 ym that the thickest or the largest thickness of the support is at least 100 ym.
  • the carrier is formed as a structured layer and has a layer thickness of at least 100 ⁇ m.
  • the inventors have recognized that by a
  • inventive carrier is used. Furthermore, can
  • the method for producing the optoelectronic semiconductor chip preferably produces an optoelectronic semiconductor chip. That is, all features disclosed for the method are also disclosed for the optoelectronic semiconductor chip and vice versa.
  • the method for producing an optoelectronic semiconductor chip having a radiation main side comprises the following steps:
  • the active layer is especially adapted to emit radiation.
  • the active layer emits radiation during operation of the optoelectronic semiconductor chip.
  • the carrier comprises
  • a group comprising a photoresist, an inorganic-organic hybrid material, a spin-on material, a screen-printed insulating material and a dielectric material is selected.
  • the carrier is applied by means of spin-on or photolithography.
  • the carrier in step D) is applied over the entire area to the first and / or second
  • the structuring can be done by means of a mask and by selective application. In the case of a photoresist, a development of the photoresist can then take place. This will be a
  • Fixation allows.
  • the fixation can be done by a
  • subsequent hardening step (English: hard bake) take place. This leads to a chemical stabilization of the structure.
  • the development can, for example, with oxides, carbonates or hydroxides of potassium or sodium.
  • the subsequent hardening (hard bake) can be carried out at temperatures of> 150 ° C, for example 250 ° C.
  • the first and / or second contact layer is produced in step E) from a paste of a powder or from balls of at least one metal or an alloy.
  • Suitable metals are the metals or alloys of the metals already described above for the first and / or second contact layer.
  • sintering by means of a laser can take place.
  • the paste, the powder and / or the balls may contain other additives, for example a solder paste, or
  • the first and / or second contact layer can be applied by screen printing, stencil process or doctor blade processes.
  • the introduced metals of the first and / or second contact layer can be reflowed,
  • the paste may be a solder paste.
  • the first and / or second contact layer may alternatively be produced lithographically.
  • step D a photoresist layer or metal layer on the
  • the application of the photoresist layer or metal layer takes place directly on the structured support.
  • the photoresist layer or metal layer takes place directly on the structured support.
  • Metal layer can be applied to the structured support at least partially, so that the side surfaces of the carrier project beyond the photoresist layer or metal layer.
  • the photoresist layer or metal layer completely covers the structured support.
  • the photoresist layer or metal layer may additionally project beyond the carrier.
  • the photoresist layer or metal layer can be removed, so that the first and / or the second
  • Radiation main side protrude beyond the carrier.
  • a layer, in particular of photoresist or metal, used which is temporarily applied to the structured support. After application of the first and / or second contact layer in process step E), this temporary layer is removed again. As a result, different structural heights of the first and / or second contact layer can be generated in comparison to the surface of the carrier.
  • Photoresist layer a photoresist that is soluble and removed after step E).
  • a photoresist is provided here that is not permanently present in the optoelectronic semiconductor chip in comparison to the carrier.
  • the photoresist layer has the task of creating an edge, that is to say a different height profile between contact layers and the surface of the carrier. This can be a light attachment of the first and / or second
  • the photoresist of the photoresist layer and the support may have a same material, which differ only by the solubility of each other. So can
  • the photoresist of the carrier insoluble and the same photoresist of the photoresist layer by over-exposure or thermal treatment be soluble in a corresponding solvent.
  • Figures 1A and 1B are each a side view of a
  • Optoelectronic semiconductor chip 100 according to an embodiment, Figures 2A to 2C, a method for producing an optoelectronic semiconductor chip 100 according to an embodiment, and Figures 3A to 3D, a method of manufacturing an optoelectronic semiconductor chip 100 according to one embodiment.
  • FIGS. 1A and 1B each show a schematic
  • Semiconductor chip has a semiconductor layer sequence 2.
  • the semiconductor layer sequence 2 has an n-doped
  • n-doped semiconductor layer 21 is connected by means of a second
  • Terminal layer 4 contacted electrically.
  • Terminal layer 4 may comprise a layer system 41, 42, 43 of different metals or alloys.
  • the p-doped semiconductor layer 23 is connected by means of a first
  • Terminal layer 3 contacted electrically.
  • Terminal layer 3 may be a layer system 31, 32 of
  • the optoelectronic semiconductor chip 100 has a
  • the main radiation side 101 is in particular perpendicular to a growth direction of a semiconductor layer sequence 2 of the semiconductor chip 100
  • the semiconductor chip 100 is set up in operation for ultraviolet, visible and / or near-infrared light over the main radiation side,
  • the semiconductor chip 100 emits blue light, for example in the spectral range between 430 and 480 nm inclusive.
  • the first and second connection layers 3, 4 are
  • the second connection layer 4 is a second contact layer 6 arranged directly downstream.
  • the second contact layer 6 serves for
  • the first connection layer 3 is directly downstream of a first contact layer 5.
  • the first contact layer allows a electrical contact and thus a current flow.
  • the first and second contact layers are within one
  • the structured carrier 1 comprises or consists of at least one stabilizing material.
  • the stabilizing material is in particular a photoresist, an inorganic-organic hybrid material, a spin-on material or by means of a screen printing process
  • applied insulation material may also be a dielectric material.
  • dielectric material In particular, that is
  • stabilizing material is a photoresist, in particular a photo-structurable photoresist which is permanently in the
  • the structured carrier 1 serves to stabilize the
  • the first and second contact layers 5, 6 completely penetrate the carrier 1.
  • FIG. 1B shows a schematic side view of an optoelectronic semiconductor chip 100 in accordance with FIG.
  • the optoelectronic semiconductor chip 100 of FIG. 1B differs from the optoelectronic one
  • the semiconductor chip of FIG. 1A in that the first and second contact layers 5, 6 protrude in a side view beyond the carrier in the direction away from the main radiation side 101.
  • the structured carrier 1 and the first and second contact layers 5, 6 do not form a uniform one
  • first and second contact layer 5, 6 are raised relative to the surface of the carrier 1. This is a lighter soldering of the first and second
  • FIGS. 2A to 2C show a method for producing an optoelectronic semiconductor chip 100 according to FIG Embodiment.
  • Figure 2A shows the provision
  • FIG. 2A shows the completed method step B), in which a first
  • FIG. 2A already shows the completed process step C), in which the second
  • Terminal layer 4 was applied to the radiation main side 101 facing away from an n-doped semiconductor layer 21 for electrical contacting.
  • the optoelectronic semiconductor chip 100 is a flip chip, that is to say a chip which is electrically contacted from one side, in particular the rear side of the semiconductor layer sequence 2.
  • the carrier 1 has been applied over the whole area.
  • the carrier 1 in particular comprises a stabilizing material.
  • the stabilizing material is by means of
  • the stabilizing material may be liquid.
  • the carrier 1 is thus applied over the entire area to the first and second connection layer 3, 4. In other words, the carrier 1
  • first and / or second connection layer 3, 4 and the carrier 1 can further Insulation layers, shown here on the example of the insulating layer 9, be arranged.
  • the carrier can be structured.
  • the carrier 1 may have a photoimageable photoresist.
  • the photoresist is stabilized by overexposure or thermal treatment.
  • the full-surface molded carrier 1 can ansch manend be exposed.
  • masks can be used.
  • the support 1 can be patterned by the corresponding exposure.
  • the development of the photoresist can take place.
  • the photoresist can be cured so that it receives its mechanical stability.
  • the first and / or second contact layer are applied.
  • the first and second contact layer is introduced or filled in the structured carrier 1.
  • the first and / or second contact layer may comprise a metal and / or paste solder and / or metal powder.
  • the first and / or second contact layer may comprise a metal and / or paste solder and / or metal powder.
  • FIGS. 3A to 3D show a method for producing an optoelectronic component according to FIG.
  • FIG. 3A essentially corresponds to FIG. 2A.
  • FIG. 3B essentially corresponds to the figure 2B except that in addition to the structured
  • Carrier 1 structured a photoresist layer or metal layer 7 are applied.
  • the photoresist layer 7 is a non-permanent photoresist layer or can be
  • the method step E) is carried out by producing the first and / or second contact layer.
  • the first and / or second contact layer 5, 6 penetrate both the structured support 1 and the structured one
  • structured means that the layer in each case has subregions of smaller layers, with smaller regions of the sublayer forming a structured photoresist layer or metal layer.
  • the photoresist layer or metal layer 7 is removed again. In other words, it is in the
  • the metal layer 7 may be, for example, a stencil or mask.
  • an optoelectronic semiconductor chip 100 can be produced, as shown in FIG. 3D, which has a first and second contact layer 5, 6, which projects in a side view in the direction away from the main radiation side 101 over the carrier 1. This can lead to a slight connection of the first and second contact layer in another
  • Lead process step for example by soldering.
  • the carrier it is possible for the carrier to be applied over the whole area, to be patterned, to be exposed, then the photoresist layer or metal layer 7 can be applied, exposed and subsequently developed.
  • the structured carrier 1 can then be developed.
  • the structured support may be applied, exposed and developed, and in a subsequent process, the photoresist layer or metal layer may be applied, exposed and developed.
  • the photoresist layer or metal layer 7 can be applied for example by means of spray coating or by a photographic technique.
  • the inventors have recognized that no electroplating is achieved by the optoelectronic semiconductor chip 100 according to the invention
  • Semiconductor chip can not be molded, that is to be potted with a silicone or epoxy. A grinding of the mold or a molded support is also not required to expose the first and / or second contact layer.
  • the structured carrier 1 can be removed.
  • the removal can be done, for example, mechanically and / or chemically. This can be a first and second
  • Embodiments and their features can also be combined with each other according to further embodiments, even if such combinations are not explicitly shown in the figures.
  • the embodiments described in connection with the figures may have additional or alternative features as described in the general part.
  • the invention is not limited by the description based on the embodiments of these. Rather, the invention encompasses every new feature as well as every combination of features, which in particular includes any combination of features in the patent claims, even if this feature or combination itself is not explicitly described in the claims

Landscapes

  • Led Device Packages (AREA)

Abstract

Optoelektronischer Halbleiterchip (100) mit einer Strahlungshauptseite (101), umfassend eine Halbleiterschichtenfolge (2), die zur Emission von Strahlung eingerichtet ist, und einen strukturierten Träger (1), der an der Strahlungshauptseite (101) abgewandten Seite des Halbleiterchips (100) angeordnet ist, wobei eine p-dotierte Halbleiterschicht (23) der Halbleiterschichtenfolge (2) mittels einer ersten Anschlussschicht (3) elektrisch kontaktiert ist und eine n-dotierte Halbleiterschicht (21) der Halbleiterschichtenfolge (2) mittels einer zweiten Anschlussschicht (4) elektrisch kontaktiert ist, und wobei die erste Anschlussschicht (3) mittels einer ersten Kontaktschicht (5) elektrisch kontaktiert ist und die zweite Anschlussschicht (4) mittels einer zweiten Kontaktschicht (6) elektrisch kontaktiert ist, wobei die erste Kontaktschicht (5) und die zweite Kontaktschicht (6) den strukturierten Träger (1) vollständig durchdringen und die erste Kontaktschicht (5) lateral beabstandet zur zweiten Kontaktschicht (6) angeordnet ist, und wobei der strukturierte Träger (1) ein stabilisierendes Material umfasst, das aus der Gruppe ausgewählt ist, die einen Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial, und ein dielektrisches Material umfasst.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zur
Herstellung eines optoelektronischen Halbleiterchips
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 211 185.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung betrifft einen optoelektronischen
Halbleiterchip. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips.
In optoelektronischen Halbleiterchips werden in der Regel Träger verwendet, um nach dem Ablösen einer
Halbleiterschichtenfolge von dem Aufwachssubstrat eine ausreichende Stabilität für den optoelektronischen
Halbleiterchip zu gewährleisten. Bisher werden
optoelektronische Halbleiterchips zur Stabilisierung mittels eines Moldprozesses mit Epoxiden, Silikonen oder sonstigen Kunststoffen verarbeitet. Ein Nachteil dieses Moldprozesses ist, dass nach dem Vergießen die Kontaktschichten,
insbesondere die Rückseitenkontakte, freigeschliffen werden müssen, die zuvor üblicherweise galvanisch aufgebracht worden sind .
Eine Aufgabe der Erfindung ist es, einen optoelektronischen Halbleiterchip bereitzustellen, der einfach und/oder
kostengünstig hergestellt werden kann. Ferner ist eine
Aufgabe der Erfindung, ein kostengünstiges Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
bereitzustellen. Insbesondere wird ein Verfahren
bereitgestellt, das die Freilegung der galvanisch aufgebrachten Kontaktschichten vermeidet. Ferner vermeidet das Verfahren einen sogenannten Moldprozess.
Diese Aufgaben werden durch einen optoelektronischen
Halbleiterchip gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung sind Gegenstand der abhängigen Ansprüche. Ferner werden diese Aufgaben durch ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß dem
unabhängigen Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens sind Gegenstand der abhängigen Ansprüche 10 bis 13.
In zumindest einer Ausführungsform weist der
optoelektronische Halbleiterchip eine Strahlungshauptseite auf. Der optoelektronische Halbleiterchip umfasst eine
Halbleiterschichtenfolge, die mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte
Halbleiterschicht und eine zwischen der mindestens einen n- dotierten Halbleiterschicht und der mindestens einen p- dotierten Halbleiterschicht angeordnete aktive Schicht umfasst. Insbesondere ist die Strahlungshauptseite senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge des optoelektronischen Halbleiterchips orientiert. Insbesondere wird über die Strahlungshauptseite Strahlung emittiert.
Die aktive Schicht ist zur Emission von Strahlung
eingerichtet. Der optoelektronische Halbleiterchip weist einen strukturierten Träger auf, der an oder auf der
Strahlungshauptseite abgewandten Seite des Halbleiterchips angeordnet ist.
Die p-dotierte Halbleiterschicht ist mittels einer ersten Anschlussschicht elektrisch kontaktiert. Die n-dotierte Halbleiterschicht ist mittels einer zweiten Anschlussschicht elektrisch kontaktiert. Die erste Anschlussschicht ist mittels einer ersten Kontaktschicht elektrisch kontaktiert. Die zweite Anschlussschicht ist mittels einer zweiten
Kontaktschicht elektrisch kontaktiert. Die erste und zweite Kontaktschicht durchdringen den Träger vollständig. Die erste Kontaktschicht ist lateral beabstandet zur zweiten
Kontaktschicht angeordnet. Der Träger umfasst ein
stabilisierendes Material, das aus der Gruppe ausgewählt ist, die einen Fotolack, ein anorganisch-organisches
Hybridmaterial, ein spin-on Material, ein mittels
Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst oder daraus besteht.
Die Halbleiterschichtenfolge des optoelektronischen
Halbleiterchips basiert bevorzugt auf einem III-V- Verbindungshalbleitermaterial . Das Halbleitermaterial kann bevorzugt auf ein Nitridverbindungshalbleitermaterial , wie AlnIn]__n_mGamN oder auf ein Phosphid-
Verbindungshalbleitermaterial , wie AlnIn]__n_mGamP oder auch auf ein Arsenid-Verbindungshalbleitermaterial , wie AlnIn]__n_ mGamAs basieren, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und m + n -S 1 ist. "Auf ein Nitridverbindungshalbleitermaterial
basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise InxAlyGa]__x_yN umfasst, wobei 0 < x < 1, 0 < y < 1 und x + y < 1. Dabei muss dieses Material nicht zwingend eine
mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die
charakteristischen physikalischen Eigenschaften des
InxAlyGa]__x_yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, AI, Ga, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen . Im Betrieb des
Halbleiterchips wird in der aktiven Schicht eine
elektromagnetische Strahlung erzeugt. Die aktive Schicht ist insbesondere zur Emission von Strahlung eingerichtet. Eine Wellenlänge oder ein Wellenlängenmaximum der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren und/oder infraroten Spektralbereich, insbesondere bei Wellenlängen zwischen einschließlich 420 nm und 800 nm, zum Beispiel zwischen einschließlich 420 nm und 480 nm.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem optoelektronischen Halbleiterchip um einen Leuchtdiodenchip, kurz LED. Der Halbleiterchip ist dann bevorzugt dazu
eingerichtet, blaues Licht, grünes Licht, rotes Licht, gelbes Licht oder weißes Licht zu emittieren.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem optoelektronischen Halbleiterchip um einen
Dünnfilmhalbleiterchip, insbesondere ein
Dünnfilmleuchtdiodenchip .
Gemäß zumindest einer Ausführungsform ist die p-dotierte Halbleiterschicht mittels einer ersten Anschlussschicht elektrisch kontaktiert. Die erste Anschlussschicht bildet mit anderen Worten den p-Kontakt des optoelektronischen
Halbleiterchips aus. Die erste Anschlussschicht kann insbesondere an der der Strahlungshauptseite abgewandten Seite des optoelektronischen Halbleiterchips angeordnet sein. Die erste Anschlussschicht kann aus einem Metall bestehen oder dieses umfassen. Die erste Anschlussschicht kann einen Schichtaufbau aufweisen. Beispielsweise kann die erste
Anschlussschicht eine erste Schicht aus einem ersten Metall oder Legierung und eine zweite Schicht aus einem zweiten Metall oder einer zweiten Legierung umfassen. Insbesondere ist das erste Metall von dem zweiten Metall verschieden.
Alternativ oder zusätzlich kann die n-dotierte
Halbleiterschicht mittels einer zweiten Anschlussschicht elektrisch kontaktiert sein. Die zweite Anschlussschicht bildet dann mit anderen Worten den n-Kontakt des
optoelektronischen Halbleiterchips aus. Die zweite
Anschlussschicht kann insbesondere an der der
Strahlungshauptseite des optoelektronischen Halbleiterchips abgewandten Seite angeordnet sein. Die zweite
Anschlussschicht kann eine Schichtenfolge aufweisen.
Beispielsweise kann die zweite Anschlussschicht eine erste Metallschicht, eine Haftvermittlungsschicht und ein Metall umfassen oder daraus bestehen. Die zweite Anschlussschicht kann ein leitfähiges Oxid aufweisen. Insbesondere weist dann die zweite Anschlussschicht das leitfähige Oxid in Verbindung mit einer Metallschicht auf.
Gemäß zumindest einer Ausführungsform ist die erste
Anschlussschicht mittels einer ersten Kontaktschicht
elektrisch kontaktiert. Mit anderen Worten ermöglicht die erste Kontaktschicht einen Stromfluss über den p-Kontakt des optoelektronischen Halbleiterchips . Gemäß zumindest einer Ausführungsform ist die zweite
Anschlussschicht mittels einer zweiten Kontaktschicht
elektrisch kontaktiert. Mit anderen Worten ist die zweite Kontaktschicht dazu eingerichtet, Strom oder Ladungsträger von dem n-Kontakt zu transportieren.
Gemäß zumindest einer Ausführungsform weist die erste
und/oder zweite Anschlussschicht jeweils mindestens ein
Material aus Gold (Au), Silber (Ag) , Titan (Ti) , Platin (Pt) , Palladium (Pd) , Kupfer (Cu) , Nickel (Ni) , Indium (In),
Rhenium (Rh) , Chrom (Cr) , Aluminium (AI) , Wolfram (W) , Zinn (Sn) , Blei (Pb) , Germanium (Ge) , Bismut (Bi) , Antimon (Sb) , Zink (Zn) Kombinationen oder Legierungen oder Oxide oder Nitride davon auf oder besteht daraus. Alternativ oder zusätzlich weist die erste und/oder zweite Kontaktschicht jeweils mindestens ein Metall aus den oben genannten
Metallen, eine Kombination dieser Metalle oder Legierungen davon auf oder besteht daraus.
Gemäß zumindest einer Ausführungsform durchdringt die erste und/oder zweite Kontaktschicht den strukturierten Träger vollständig. Insbesondere ist der Träger direkt oder indirekt an oder auf der zweiten Anschlussschicht strukturiert
aufgebracht. Mit "direkt" wird hier und im Folgenden direkter mechanischer und/oder elektrischer Kontakt verstanden.
Insbesondere sind dann keine weiteren Elemente oder Schichten zwischen dem Träger und der zweiten Anschlussschicht
angeordnet. Mit "indirekt" wird hier und im Folgenden
unmittelbarer mechanischer und/oder elektrischer Kontakt verstanden. Insbesondere ist dann zwischen dem Träger und der zweiten Anschlussschicht zumindest ein Element oder eine Schicht, beispielsweise eine Isolationsschicht, angeordnet. Die erste und/oder zweite Kontaktschicht durchdringen den Träger, erstrecken sich also von der Unterseite des Trägers durch den Träger bis zu seiner Oberseite des Trägers. Die erste Kontaktschicht kann dabei lateral beabstandet zur zweiten Kontaktschicht angeordnet sein. Das heißt, in einer Richtung, die beispielsweise parallel zur Oberfläche des Trägers verläuft oder parallel zur Strahlungshauptseite verläuft, wird im Abstand zur ersten Kontaktschicht eine zweite Kontaktschicht erzeugt. Mit anderen Worten ist die erste und/oder zweite Kontaktschicht in dem Träger
eingebettet .
Gemäß zumindest einer Ausführungsform ragt die erste und/oder zweite Kontaktschicht in Seitenansicht oder im Querschnitt auf den optoelektronischen Halbleiterchip über den Träger in Richtung weg von der Strahlungshauptseite hinaus. Mit anderen Worten wird hier ein optoelektronischer Halbleiterchip erzeugt, dessen Kontaktschichten nicht bündig mit der der Strahlungshauptseite abgewandten Oberfläche des Trägers abschließt, sondern Kanten aufweist, die über die Oberfläche des Trägers hinausragen. Damit sind erste und zweite
Kontaktschicht leichter in einem folgenden Prozessschritt lötbar. Diese hinausragende erste und/oder zweite
Kontaktschicht kann durch einen zweischichtigen Fotolack und/oder durch ein zweischichtiges Dielektrikum erzeugt werden. Insbesondere umfassen der zweischichtige Fotolack und/oder das zweischichtige Dielektrikum den Träger und eine Fotolackschicht oder Metallschicht. In einem ersten Schritt kann der Träger strukturiert werden. Anschließend kann das Aufbringen der Fotolackschicht oder der Metallschicht
erfolgen. Die Metallschicht kann eine Schablone oder Maske sein. In einem anschließenden Verfahrensschritt kann die Fotolackschicht oder Metallschicht selektiv abgelöst werden. Insbesondere erfolgt das selektive Ablösen der Fotolackschicht oder Metallschicht nach dem Sintern der ersten und/oder zweiten Kontaktschicht. Damit ist die erste und/oder zweite Kontaktschicht gegenüber der Oberfläche des Trägers erhaben.
Gemäß zumindest einer Ausführungsform weist die erste
und/oder zweite Kontaktschicht ein Metall auf. Alternativ oder zusätzlich kann die erste und/oder zweite Kontaktschicht ein Pastenlot aufweisen. Mit Pastenlot oder Lötpaste wird hier insbesondere eine pastöse Mischung aus einem
Lotmetallpulver, zum Beispiel aus Zinn, Silber, Kupfer, Gold, Indium, Blei, Nickel, Germanium, Bismut, Antimon, und einem Flussmittel verstanden. Alternativ oder zusätzlich kann die erste und/oder zweite Kontaktschicht ein Metallpulver
aufweisen oder aus einem Metallpulver bestehen. Das
Metallpulver kann zusätzlich mit Hilfsstoffen versetzt sein. Das Metallpulver kann in einem Verfahrensschritt gesintert werden. Insbesondere erfolgt das Sintern bei niedrigen
Temperaturen, also bei Temperaturen von < 400 °C, < 450 °C oder < 500 °C. Alternativ kann das Sintern des Metallpulvers auch selektiv, zum Beispiel über Lasersintern, erfolgen.
Gemäß zumindest einer Ausführungsform weist der Träger ein stabilisierendes Material auf oder besteht aus diesem
stabilisierenden Material. Das stabilisierende Material kann aus einer Gruppe ausgewählt sein, die ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes
Isolationsmaterial und ein dielektrisches Material umfasst.
Gemäß zumindest einer Ausführungsform ist das stabilisierende Material ein Fotolack. Insbesondere ist der Fotolack
fotostrukturierbar und/oder thermisch strukturierbar. Insbesondere ist der Fotolack durch Überlastung und/oder Überbelichtung stabilisiert. Bei dem Fotolack (englisch:
photoresist) kann es sich um einen Negativlack oder einen Positivlack handeln. Der Negativlack polymerisiert durch Belichtung und einem nachfolgenden optionalen Ausheizschritt zur Stabilisierung. Das heißt nach der Entwicklung bleiben die belichteten Bereiche stehen. Bei einem Positivlack wird der bereits verfestigte Lack durch Belichtung wieder löslich für entsprechende Entwicklerlösungen. Das heißt nach der Entwicklung bleiben nur die Bereiche übrig, welche durch eine Maske vor der Bestrahlung geschützt sind und somit nicht belichtet werden. Insbesondere werden als Positivlacke Harze, beispielsweise Novalackharze, zusammen mit einer fotoaktiven Komponente, beispielsweise von polymeren Diazoverbindungen und einem Lösungsmittel, verwendet. Diese können durch eine Rotationsbeschichtung aus einer flüssigen Phase auf eine erste und/oder zweite Anschlussschicht aufgebracht werden. Die Positivlacke werden einem Ausheizschritt unterzogen, wobei das Lösungsmittel und der Lack aushärten. Anschließend kann der Lack je nach gewünschter Struktur mit UV-Licht belichtet werden. Dabei bricht die fotoaktive Komponente mit Hilfe des Lichts auf und der Lack wird an den belichteten Stellen löslich. Nach der Belichtung können diese Teile mit einer geeigneten Entwicklerlösung weggespült werden und es bleiben die unbelichteten Teile des Fotolacks übrig. Nach der Entwicklung kann alternativ oder zusätzlich ein
Ausheizschritt zur Stabilisierung des Fotolacks erfolgen.
Es kann jeder beliebige Fotolack verwendet werden.
Gemäß zumindest einer Ausführungsform kann der Fotolack ein permanenter Fotoloack sein. Der Fotolack kann aus einer
Gruppe ausgewählt werden, die ein epoxybasierten Fotolack, ein siloxanbasierten Fotolack, Polyimid Materialien, BCB (Bisbenzocyclobuten) und Bisbenzocyclobuten fluoriniertes Polymer umfasst.
Gemäß zumindest einer Ausführungsform ist der Fotolack ein permanenter Fotolack, beispielsweise ein permanenter Epoxy Negativfotolack.
Gemäß zumindest einer Ausführungsform weist das
stabilisierende Material des Trägers ein anorganisch¬ organisches Hybridmaterial auf oder besteht daraus. Das
Hybridpolymer weist organische und anorganische Bereiche auf, die kovalent miteinander verbunden sind. Das Hybridpolymer weist insbesondere starke kovalente Bindungen zwischen anorganischen und organischen Bereichen auf. Auf diese Weise werden die Eigenschaften sehr gegensätzlicher Materialien, wie beispielsweise Glas oder Keramik, mit denen organischer Polymere oder Silikone auf molekularer Ebene verbunden.
Insbesondere weist das Hybridpolymer eine hohe mechanische Stabilität auf. Insbesondere sind Hybridpolymere
Verbindungen, die durch Vernetzung von funktionellen
organischen Bereichen mit anorganischen Bereichen mittels chemischer Nanotechnologie hergestellt wurden. Insbesondere besteht das Hybridpolymer aus einem anorganisch basierenden Netzwerk, beispielsweise aus Silikon, Si-O-Si-Backbone plus zusätzlich organischen Bereichen oder Anteilen oder
Netzwerken .
Das Hybridpolymer kann beispielsweise auch als Ormocer®
(Organic Modified Ceramics) bezeichnet werden.
Gemäß zumindest einer Ausführungsform ist das stabilisierende Material des Trägers ein spin-on Material oder der Träger weist dieses spin-on Material auf. Das spin-on Material kann beispielsweise ein spin-on Glas sein. Spin-on Materialien können beispielsweise mittels Rotationsbeschichtung,
insbesondere durch spin coating oder auch spin-on aufgebracht werden. Das stabilisierende Material kann ein Glas aufweisen oder daraus bestehen, wobei das Glas mittels physikalischer Gasphasenabscheidung, kurz PVD, insbesondere Plasma-enhanced PVD, erzeugt ist.
Gemäß zumindest einer Ausführungsform weist das
stabilisierende Material des Trägers ein Isolationsmaterial auf oder besteht daraus. Insbesondere ist das
Isolationsmaterial mittels Siebdruckverfahren aufgebracht. Das Isolationsmaterial ist beispielsweise ein
polyesterbasiertes Material oder Polymermaterial.
Gemäß zumindest einer Ausführungsform ist das stabilisierende Material dielektrisch und aus einer Gruppe ausgewählt, die Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Titanoxid, Titannitrid und Parylene umfasst. Das
dielektrische stabilisierende Material kann dotiert,
beispielsweise mit Bor oder Phosphor, sein. Das dielektrische stabilisierende Material kann mittels chemischer
Gasphasenabscheidung, kurz CVD, oder als spin-on Glas
aufgebracht werden.
Der Träger kann zunächst ganzflächig aufgebracht werden und in einem folgenden Prozessschritt mittels einer Fototechnik und/oder eines Ätzprozesses strukturiert werden. Es
resultiert ein strukturierter Träger.
Gemäß zumindest einer Ausführungsform weist der Träger eine maximale Dicke auf, die mindestens oder genau dreimal, viermal, fünfmal, sechsmal, siebenmal, achtmal, neunmal, zehnmal oder dreißigmal größer als die maximale Dicke der Hableiterschichtenfolge ist. Insbesondere umfasst die
Halbleiterschichtenfolge mindestens die n-dotierte
Halbleiterschicht, mindestens die p-dotierte
Halbleiterschicht und die aktive Schicht. Insbesondere weist der Träger eine Dicke auf, die größer als 20 ym, 30 ym, 40 ym, 50 ym, 60 ym, 70 ym, 80 ym, 90 ym, 100 ym, 110 ym, 120 ym, 130 ym, 140 ym oder 200 ym ist. Insbesondere ist der Träger als Schicht ausgeformt und weist eine Schichtdicke von mindestens 100 ym auf. Insbesondere ist die Schicht des
Trägers strukturiert, weist also Bereiche auf, die von der ersten und/oder zweiten Kontaktschicht durchdrungen ist. Die Schicht kann eine homogene oder eine inhomogene Schichtdicke aufweisen. Im Fall, dass der Träger eine inhomogene
Schichtdicke aufweist, meint mit einer Schichtdicke von mindestens 100 ym, dass die dickste oder die größte Dicke des Trägers mindestens 100 ym ist.
Gemäß zumindest einer Ausführungsform ist der Träger als strukturierte Schicht ausgeformt und weist eine Schichtdicke von mindestens 100 ym auf.
Die Erfinder haben erkannt, dass durch einen
erfindungsgemäßen optoelektronischen Halbleiterchip im
Vergleich zu konventionellen Halbleiterchips
Verfahrensschritte während der Herstellung eingespart werden können, was zu einer Vereinfachung des Verfahrens und
Herstellungsprozesses und damit zu einer Kostensenkung führt. Insbesondere müssen die galvanisch aufgebrachten
Kontaktschichten mittels eines Dünnprozesses nicht mehr freigelegt werden, wenn ein hier beschriebener
erfindungsgemäßer Träger verwendet wird. Ferner können
Moldprozesse zur Stabilisierung des optoelektronischen Halbleiterchips vermieden werden, da der Träger eine
ausreichende Stabilität aufweist. Ferner können dicke
Kontaktschichten zur galvanischen Aufbringung vermieden werden. Dies spart Kosten und Material. Ferner kann die
Vermeidung der Prozessierung von Moldmaterial im Frontend ermöglicht werden, was eine mögliche Quelle von
Partikelkontamination darstellt.
Es wird weiterhin ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Das Verfahren zur Herstellung des optoelektronischen Halbleiterchips stellt vorzugsweise einen optoelektronischen Halbleiterchip her. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für den optoelektronischen Halbleiterchip offenbart und umgekehrt .
Gemäß zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips mit einer Strahlungshauptseite die folgenden Schritte auf:
A) Bereitstellen mindestens einer n-dotierten
Halbleiterschicht, mindestens einer p-dotierten
Halbleiterschicht und eine zwischen der mindestens einen n- dotierten Halbleiterschicht und der mindestens einen p- dotierten Halbleiterschicht angeordneten aktiven Schicht. Die aktive Schicht ist insbesondere zur Emission von Strahlung eingerichtet. Insbesondere emittiert die aktive Schicht im Betrieb des optoelektronischen Halbleiterchips Strahlung.
B) Aufbringen einer ersten Anschlussschicht auf die der
Strahlungshauptseite abgewandte Seite einer p-dotierten
Halbleiterschicht zur elektrischen Kontaktierung . C) Aufbringen einer zweiten Anschlussschicht auf die der Strahlungshauptseite abgewandten Seite einer n-dotierten Halbleiterschicht zur elektrischen Kontaktierung .
D) Aufbringen eines strukturierten Trägers auf die erste und/oder zweite Anschlussschicht. Der Träger umfasst
insbesondere ein stabilisierendes Material, das aus der
Gruppe ausgewählt ist, die ein Fotolack, ein anorganischorganisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und ein dielektrisches Material umfasst.
E) Aufbringen einer ersten und/oder zweiten Kontaktschicht, sodass die erste und/oder zweite Kontaktschicht den Träger vollständig durchdringen, wobei die erste Kontaktschicht lateral zur zweiten Kontaktschicht beabstandet angeordnet ist .
Insbesondere erfolgt das Aufbringen des Trägers mittels
Sprühen, Schleudern oder Laminieren. Insbesondere wird der Träger mittels spin-on oder Fotolithografie aufgebracht.
Gemäß zumindest einer Ausführungsform wird der Träger im Schritt D) ganzflächig auf die erste und/oder zweite
Anschlussschicht aufgebracht. Insbesondere erfolgt
anschließend das Strukturieren des Trägers. Das Strukturieren kann mittels einer Maske und durch selektives Aufbringen erfolgen. Im Falle eines Fotolacks kann anschließend eine Entwicklung des Fotolacks erfolgen. Dadurch wird eine
Fixierung ermöglicht. Die Fixierung kann durch einen
anschließenden Aushärtschritt (englisch: hard bake) erfolgen. Dies führt zu einer chemischen Stabilisierung der Struktur. Die Entwicklung kann beispielsweise mit Oxiden, Carbonaten oder Hydroxiden von Kalium oder Natrium durchgeführt werden. Das anschließende Aushärten (hard bake) kann bei Temperaturen von > 150 °C, beispielsweise 250 °C, durchgeführt werden.
Gemäß zumindest einer Ausführungsform wird die erste und/oder zweite Kontaktschicht im Schritt E) aus einer Paste eines Pulvers oder aus Kugeln zumindest eines Metalls oder einer Legierung erzeugt. Als Metall kommen die oben bereits für die erste und/oder zweite Kontaktschicht beschriebenen Metalle oder Legierungen aus den Metallen in Frage. Im Falle eines Pulvers kann eine anschließende Sinterung des Pulvers bei Temperaturen von < 500 °C, beispielsweise bei 450 °C, erfolgen. Alternativ kann eine Sinterung mittels eines Lasers erfolgen. Die Paste, das Pulver und/oder die Kugeln können weitere Additive, beispielsweise eine Lotpaste, oder
Lotkugeln umfassen. Die erste und/oder zweite Kontaktschicht können über Siebdruck, Stencil Process oder Rakelprozesse aufgebracht werden. Die eingebrachten Metalle der ersten und/oder zweiten Kontaktschicht können mittels Reflow,
Sintern, chemische Behandlung, selektives Lasern und/oder selektives Laserschmelzen verfestigt werden. Insbesondere kann die Paste eine Lötpaste sein.
Die erste und/oder zweite Kontaktschicht können alternativ lithografisch erzeugt werden.
Gemäß zumindest einer Ausführungsform wird nach Schritt D) eine Fotolackschicht oder Metallschicht auf den
strukturierten Träger aufgebracht. Insbesondere erfolgt das Aufbringen der Fotolackschicht oder Metallschicht direkt auf dem strukturierten Träger. Die Fotolackschicht oder
Metallschicht kann auf dem strukturierten Träger zumindest bereichsweise aufgebracht werden, so dass die Seitenflächen des Trägers die Fotolackschicht oder Metallschicht überragen. Alternativ bedeckt die Fotolackschicht oder Metallschicht den strukturierten Träger vollständig. Die Fotolackschicht oder Metallschicht kann zusätzlich den Träger überragen. Nach Schritt E) kann die Fotolackschicht oder Metallschicht entfernt werden, sodass die erste und/oder die zweite
Kontaktschicht in Seitenansicht in Richtung weg von der
Strahlungshauptseite über den Träger hinausragen. Mit anderen Worten wird hier eine Schicht, insbesondere aus Fotolack oder Metall, verwendet, die temporär auf den strukturierten Träger aufgebracht wird. Nach Aufbringen der ersten und/oder zweiten Kontaktschicht im Verfahrensschritt E) wird diese temporäre Schicht wieder entfernt. Dadurch können unterschiedliche Strukturhöhen der ersten und/oder zweiten Kontaktschicht im Vergleich zur Oberfläche des Trägers erzeugt werden.
Insbesondere überragt die erste und/oder zweite
Kontaktschicht den Träger in Richtung weg von der
Strahlungshauptseite .
Gemäß zumindest einer Ausführungsform umfasst die
Fotolackschicht einen Fotolack, der löslich ist und nach Schritt E) entfernt wird. Mit anderen Worten wird hier ein Fotolack bereitgestellt, der im Vergleich zum Träger nicht permanent im optoelektronischen Halbleiterchip vorhanden ist. Die Fotolackschicht hat die Aufgabe, eine Kante, das heißt ein unterschiedliches Höhenprofil zwischen Kontaktschichten und Oberfläche des Trägers, zu erzeugen. Damit kann eine leichte Anbringung der ersten und/oder zweiten
Kontaktschicht, beispielsweise mittels Löten, erreicht werden. Der Fotolack der Fotolackschicht und des Trägers können ein gleiches Material aufweisen, die sich nur durch die Löslichkeit voneinander unterscheiden. So kann
beispielsweise der Fotolack des Trägers unlöslich und der gleiche Fotolack der Fotolackschicht durch Überbelichtung oder thermische Behandlung löslich in einem entsprechenden Lösungsmittel sein.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Es zeigen:
Die Figuren 1A und 1B jeweils eine Seitenansicht eines
optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform, die Figuren 2A bis 2C ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform, und die Figuren 3A bis 3D ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform.
In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden. Die Figuren 1A und 1B zeigen jeweils eine schematische
Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Der optoelektronische
Halbleiterchip weist eine Halbleiterschichtenfolge 2 auf. Die Halbleiterschichtenfolge 2 weist eine n-dotierte
Halbleiterschicht 21, eine aktive Schicht 22 und nachgeordnet eine p-dotierte Halbleiterschicht 23 auf. Die n-dotierte Halbleiterschicht 21 ist mittels einer zweiten
Anschlussschicht 4 elektrisch kontaktiert. Die zweite
Anschlussschicht 4 kann ein Schichtsystem 41, 42, 43 aus unterschiedlichen Metallen oder Legierungen aufweisen. Die p- dotierte Halbleiterschicht 23 ist mittels einer ersten
Anschlussschicht 3 elektrisch kontaktiert. Die erste
Anschlussschicht 3 kann ein Schichtsystem 31, 32 aus
unterschiedlichen oder gleichen Metallen aufweisen. Der optoelektronische Halbleiterchip 100 weist eine
Strahlungshauptseite 101 auf. Die Strahlungshauptseite 101 ist insbesondere senkrecht zu einer Wachstumsrichtung einer Halbleiterschichtenfolge 2 des Halbleiterchips 100
orientiert. Der Halbleiterchip 100 ist insbesondere dazu eingerichtet, im Betrieb ultraviolettes, sichtbares und/oder nahinfrarotes Licht über die Strahlungshauptseite,
insbesondere in Richtung weg von dem Träger 1, zu emittieren. Zum Beispiel emittiert der Halbleiterchip 100 blaues Licht, etwa im Spektralbereich zwischen einschließlich 430 und 480 nm. Die erste und zweite Anschlussschicht 3, 4 sind
insbesondere auf der der Strahlungshauptseite 101 abgewandten Seite der Halbleiterschichtenfolge 2 angeordnet. Der zweiten Anschlussschicht 4 ist eine zweite Kontaktschicht 6 direkt nachgeordnet. Die zweite Kontaktschicht 6 dient zur
elektrischen Kontaktierung und ermöglicht einen Stromfluss. Der ersten Anschlussschicht 3 ist eine erste Kontaktschicht 5 direkt nachgeordnet. Die erste Kontaktschicht ermöglicht eine elektrische Kontaktierung und damit einen Stromfluss. Die erste und zweite Kontaktschicht sind innerhalb eines
strukturierten Trägers 1 angeordnet. Der strukturierte Träger 1 umfasst oder besteht zumindest aus einem stabilisierenden Material. Das stabilisierende Material ist insbesondere ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material oder ein mittels Siebdruckverfahren
aufgebrachtes Isolationsmaterial. Alternativ kann es auch ein dielektrisches Material sein. Insbesondere ist das
stabilisierende Material ein Fotolack, insbesondere ein fotostrukturierbarer Fotolack, der permanent im
optoelektronischen Halbleiterchip 100 angeordnet ist. Der strukturierte Träger 1 dient zur Stabilisierung des
optoelektronischen Halbleiterchips 100. Insbesondere
durchdringen die erste und zweite Kontaktschicht 5, 6 den Träger 1 vollständig.
Die Figur 1B zeigt eine schematische Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer
Ausführungsform. Der optoelektronische Halbleiterchip 100 der Figur 1B unterscheidet sich von dem optoelektronischen
Halbleiterchip der Figur 1A dadurch, dass die erste und zweite Kontaktschicht 5, 6 in Seitenansicht über den Träger in Richtung weg von der Strahlungshauptseite 101 hinausragen. Mit anderen Worten bilden der strukturierte Träger 1 und die erste und zweite Kontaktschicht 5, 6 keine einheitliche
Oberfläche, sondern die erste und zweite Kontaktschicht 5, 6 sind gegenüber der Oberfläche des Trägers 1 erhaben. Damit ist ein leichteres Löten der ersten und zweiten
Kontaktschicht 5, 6 in einem weiteren Prozessschritt möglich.
Die Figuren 2A bis 2C zeigen ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Die Figur 2A zeigt das Bereitstellen
mindestens einer n-dotierten Halbleiterschicht 21, mindestens einer p-dotierten Halbleiterschicht 23 und eine zwischen der mindestens einen n-dotierten Halbleiterschicht 21 und der mindestens einen p-dotierten Halbleiterschicht 23
angeordneten aktiven Schicht 22. Diese Schichten 21, 22, 23 bilden die Halbleiterschichtenfolge 2. Die aktive Schicht 22 ist zur Emission von Strahlung, insbesondere im Betrieb des Halbleiterchips, eingerichtet. Ferner zeigt die Figur 2A den erfolgten Verfahrensschritt B) , in dem eine erste
Anschlussschicht 3 auf die der Strahlungshauptseite 101 abgewandten Seite einer p-dotierten Halbleiterschicht 23 aufgebracht wurde. Ferner zeigt die Figur 2A bereits den erfolgten Verfahrensschritt C) , in dem die zweite
Anschlussschicht 4 auf die der Strahlungshauptseite 101 abgewandten Seite einer n-dotierten Halbleiterschicht 21 zur elektrischen Kontaktierung aufgebracht wurde. Insbesondere handelt es sich bei dem optoelektronischen Halbleiterchip 100 um einen Flip-Chip, also um einen Chip, der von einer Seite, insbesondere der Rückseite der Halbleiterschichtenfolge 2, elektrisch kontaktiert ist.
Bei dem optoelektronischen Halbleiterchip 100 der Figur 2A wurde der Träger 1 ganzflächig aufgebracht. Der Träger 1 umfasst insbesondere ein stabilisierendes Material.
Insbesondere wird das stabilisierende Material mittels
Sprühen, Schleudern, Laminieren oder Drucken aufgebracht. Das stabilisierende Material kann flüssig sein. Der Träger 1 wird also ganzflächig auf die erste und zweite Anschlussschicht 3, 4 aufgebracht. Mit anderen Worten steht der Träger 1
zumindest teilweise in direktem Kontakt mit der zweiten und ersten Anschlussschicht 3, 4. Zwischen der ersten und/oder zweiten Anschlussschicht 3, 4 und dem Träger 1 können weitere Isolationsschichten, hier am Beispiel der Isolationsschicht 9 gezeigt, angeordnet sein. Die Isolationsschichten 9
verhindern einen Kurzschluss. Im anschließenden
Verfahrensschritt, hier in Figur 2B gezeigt, kann der Träger strukturiert werden. Beispielsweise kann der Träger 1 einen fotostrukturierbaren Fotolack aufweisen. Insbesondere wird der Fotolack durch Überbelichtung oder thermische Behandlung stabilisiert. Der ganzflächig ausgeformte Träger 1 kann anschießend belichtet werden. Insbesondere können Masken verwendet werden. Je nachdem, ob es sich um einen positiven oder negativen Fotolack handelt, kann durch die entsprechende Belichtung der Träger 1 strukturiert werden. Anschließend kann das Entwickeln des Fotolacks erfolgen. In einem weiteren Schritt kann der Fotolack ausgehärtet werden, sodass er seine mechanische Stabilität erhält. Nach dem Verfahrensschritt des Strukturierens des Trägers kann in einem weiteren
Verfahrensschritt, hier in Figur 2C, die erste und/oder zweite Kontaktschicht aufgebracht werden. Insbesondere wird die erste und zweite Kontaktschicht in den strukturierten Träger 1 eingebracht oder gefüllt. Die erste und/oder zweite Kontaktschicht kann ein Metall und/oder Pastenlot und/oder Metallpulver aufweisen. Beispielsweise kann die erste
und/oder zweite Kontaktschicht dadurch erzeugt werden, dass Metallkugeln in den strukturierten Träger 1 gefüllt werden, anschließend erfolgt ein Erhitzen, sodass die Metallkugeln schmelzen und sich die erste und/oder zweite Kontaktschicht bildet. Es wird damit ein optoelektronischer Halbleiterchip 100 erzeugt, der dem der Figur 1A identisch ist.
Die Figuren 3A bis 3D zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer
Ausführungsform. Die Figur 3A entspricht im Wesentlichen der Figur 2A. Die Figur 3B entspricht im Wesentlichen der Figur 2B mit Ausnahme, dass zusätzlich auf den strukturierten
Träger 1 strukturiert eine Fotolackschicht oder Metallschicht 7 aufgebracht werden. Insbesondere ist die Fotolackschicht 7 eine nicht permanente Fotolackschicht oder lässt sich
insbesondere wieder nach dem Verfahrensschritt E) entfernen. Nach Aufbringen der Fotolackschicht oder Metallschicht 7 wird der Verfahrensschritt E) durchgeführt, indem die erste und/oder zweite Kontaktschicht erzeugt werden. Die erste und/oder zweite Kontaktschicht 5, 6 durchdringen sowohl den strukturierten Träger 1 als auch die strukturierte
Fotolackschicht oder Metallschicht 7. Strukturiert bedeutet hier, dass die Schicht jeweils Teilbereiche aus kleineren Schichten aufweist, wobei kleinere Bereiche der Teilschicht eine strukturierte Fotolackschicht oder Metallschicht bilden. In einem anschließenden Verfahrensschritt, wie in Figur 3D gezeigt, wird die Fotolackschicht oder Metallschicht 7 wieder entfernt. Mit anderen Worten handelt es sich bei der
Fotolackschicht oder Metallschicht um eine temporäre Schicht. Die Metallschicht 7 kann beispielsweise eine Schablone oder Maske sein. Damit kann ein optoelektronischer Halbleiterchip 100 erzeugt werden, wie in Figur 3D gezeigt, der eine erste und zweite Kontaktschicht 5, 6 aufweist, die in Seitenansicht in Richtung weg von der Strahlungshauptseite 101 über den Träger 1 hinausragt. Dies kann zu einer leichten Anbindung der ersten und zweiten Kontaktschicht in einem weiteren
Prozessschritt führen, beispielsweise durch Löten.
Gemäß zumindest einer Ausführungsform ist es möglich, dass der Träger ganzflächig aufgebracht wird, strukturiert wird, belichtet wird, anschließend kann die Fotolackschicht oder Metallschicht 7 aufgebracht, belichtet und anschließend entwickelt werden. In einem weiteren Verfahrensschritt kann dann der strukturierte Träger 1 entwickelt werden. Alternativ kann der strukturierte Träger aufgebracht, belichtet und entwickelt werden und in einem nachfolgenden Prozess die Fotolackschicht oder Metallschicht aufgebracht werden, belichtet und entwickelt werden. Die Fotolackschicht oder Metallschicht 7 kann beispielsweise mittels Spraycoating oder durch eine Fototechnik aufgebracht werden.
Die Erfinder haben erkannt, dass durch den erfindungsgemäßen optoelektronischen Halbleiterchip 100 keine Galvanik
erforderlich ist. Ferner muss der optoelektronische
Halbleiterchip nicht gemoldet werden, das heißt mit einem Silikon oder Epoxy vergossen werden. Ein Abschleifen des Molds oder eines gemoldeten Trägers ist außerdem nicht erforderlich, um die erste und/oder zweite Kontaktschicht frei zulegen .
Gemäß einer Ausführungsform kann statt einer Fotolackschicht oder Metallschicht 7 der strukturierte Träger 1 abgetragen werden. Die Abtragung kann beispielsweise mechanisch und/oder chemisch erfolgen. Dadurch kann eine erste und zweite
Kontaktschicht erzeugt werden, die in Seitenansicht in
Richtung weg von der Strahlungshauptseite über den Träger hinausragen .
Die in Verbindung mit den Figuren beschriebenen
Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (100) mit einer
Strahlungshauptseite (101), umfassend
- mindestens eine n-dotierte Halbleiterschicht (21),
- mindestens eine p-dotierte Halbleiterschicht (23) und
- eine zwischen der mindestens einen n-dotierten
Halbleiterschicht (21) und der mindestens einen p-dotierten Halbleiterschicht (23) angeordnete aktive Schicht (22), die zur Emission von Strahlung eingerichtet ist,
- einen strukturierten Träger (1), der an der
Strahlungshauptseite (101) abgewandten Seite des
Halbleiterchips (100) angeordnet ist,
- wobei die p-dotierte Halbleiterschicht (23) mittels einer ersten Anschlussschicht (3) elektrisch kontaktiert ist und die n-dotierte Halbleiterschicht (21) mittels einer zweiten Anschlussschicht (4) elektrisch kontaktiert ist,
- wobei die erste Anschlussschicht (3) mittels einer ersten Kontaktschicht (5) elektrisch kontaktiert ist und die zweite Anschlussschicht (4) mittels einer zweiten Kontaktschicht (6) elektrisch kontaktiert ist, wobei die erste und zweite
Kontaktschicht (5, 6) den Träger (1) vollständig durchdringen und die erste Kontaktschicht (5) lateral beabstandet zur zweiten Kontaktschicht (6) angeordnet ist, und wobei der Träger (1) ein stabilisierendes Material umfasst, das aus der Gruppe ausgewählt ist, die einen Fotolack, ein anorganischorganisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst.
2. Optoelektronischer Halbleiterchip (100) nach Anspruch 1, wobei das stabilisierende Material ein fotostrukturierbarer oder thermisch strukturierbarer Fotolack ist.
3. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen,
wobei der Träger (1) eine maximale Dicke aufweist, die mindestens sechsmal größer als die maximale Dicke einer Halbleiterschichtenfolge (2) ist, wobei die
Halbleiterschichtenfolge (2) mindestens die n-dotierte
Halbleiterschicht (21), mindestens die p-dotierte
Halbleiterschicht (23) und die aktive Schicht (22) umfasst.
4. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen,
wobei die Anschlussschichten (3, 4) und/oder die
Kontaktschichten (5, 6) jeweils mindestens ein Material aus Au, Ag, Ti, Pt, Pd, Cu, Ni, In, Rh, Cr, AI, W, Sn, Pb, Ge, Bi, Sb, Zn, Kombinationen oder Legierungen oder Oxide davon, aufweist .
5. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen,
wobei der Träger (1) als Schicht ausgeformt ist und eine Schichtdicke von mindestens 80 ym aufweist.
6. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen,
wobei das stabilisierende Material des Trägers (1) ein anorganisch-organisches Hybridmaterial oder ein spin-on Material ist.
7. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen,
wobei das stabilisierende Material dielektrisch ist und aus einer Gruppe ausgewählt ist, die Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Titanoxid und Titannitrid umfasst.
8. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüchen,
wobei die erste und zweite Kontaktschicht (5, 6) in
Seitensicht über den Träger in Richtung weg von der
Strahlungshauptseite (101) hinausragt.
9. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (100) mit einer Strahlungshauptseite (101) mit den Schritten:
A) Bereitstellen mindestens einer n-dotierten
Halbleiterschicht (21), mindestens einer p-dotierten
Halbleiterschicht (23) und eine zwischen der mindestens einen n-dotierten Halbleiterschicht (21) und der mindestens einen p-dotierten Halbleiterschicht (23) angeordneten aktiven
Schicht (22), die zur Emission von Strahlung eingerichtet ist,
B) Aufbringen einer ersten Anschlussschicht (3) auf die der Strahlungshauptseite (101) abgewandten Seite einer p- dotierten Halbleiterschicht (23) zur elektrischen
Kontaktierung,
C) Aufbringen einer zweiten Anschlussschicht (4) auf die der Strahlungshauptseite (101) abgewandten Seite einer n- dotierten Halbleiterschicht (21) zur elektrischen
Kontaktierung,
D) Aufbringen eines strukturierten Trägers (1) auf die erste und/oder zweite Anschlussschicht (3, 4), wobei der Träger (1) ein stabilisierendes Material umfasst, das aus der Gruppe ausgewählt ist, die ein Fotolack, ein anorganisch-organisches Hybridmaterial, ein spin-on Material, ein mittels Siebdruckverfahren aufgebrachtes Isolationsmaterial und dielektrisches Material umfasst, und
E) Aufbringen einer ersten und zweiten Kontaktschicht (5, 6) , so dass die erste und zweite Kontaktschicht (5, 6) den Träger (1) vollständig durchdringen, wobei die erste Kontaktschicht (5) lateral zur zweiten Kontaktschicht (6) beabstandet angeordnet ist.
10. Verfahren nach Anspruch 9,
wobei im Schritt D) der Träger (1) ganzflächig auf die erste und zweite Anschlussschicht (3, 4) aufgebracht wird und anschließend der Träger (1) strukturiert wird.
11. Verfahren nach Anspruch 9,
wobei nach Schritt D) eine Fotolackschicht oder Metallschicht (7) auf den strukturierten Träger (1) aufgebracht wird und nach Schritt E) die Fotolackschicht oder Metallschicht (7) entfernt wird, so dass die erste und die zweite
Kontaktschicht (5, 6) in Seitensicht in Richtung weg von der Strahlungshauptseite (101) über den Träger (1) hinausragen.
12. Verfahren nach zumindest einem der Ansprüche 10 bis 11, wobei die Fotolackschicht (7) einen Fotolack umfasst, der löslich ist und nach Schritt E) entfernt wird.
13. Verfahren nach zumindest einem der Ansprüche 9 bis 12, wobei die erste und zweite Kontaktschicht (5, 6) im Schritt E) aus einer Paste, eines Pulvers oder Kugeln zumindest eines Metalls oder einer Legierung erzeugt wird, wobei im Falle eines Pulvers eine anschließende Sinterung des Pulvers bei Temperaturen von kleiner 500 °C oder eine Sinterung mittels eines Lasers erfolgt.
PCT/EP2016/064002 2015-06-18 2016-06-17 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Ceased WO2016202978A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015211185.7 2015-06-18
DE102015211185.7A DE102015211185A1 (de) 2015-06-18 2015-06-18 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Publications (1)

Publication Number Publication Date
WO2016202978A1 true WO2016202978A1 (de) 2016-12-22

Family

ID=56203345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/064002 Ceased WO2016202978A1 (de) 2015-06-18 2016-06-17 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (2)

Country Link
DE (1) DE102015211185A1 (de)
WO (1) WO2016202978A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178220A (zh) * 2017-01-17 2019-08-27 欧司朗光电半导体有限公司 用于制造光电子半导体器件的方法和光电子半导体器件
US10910513B2 (en) 2016-08-05 2021-02-02 Osram Oled Gmbh Component having metal carrier layer and reduced overall height

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111574A1 (de) 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102021118706A1 (de) 2021-07-20 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und herstellungsverfahren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
DE102005041064A1 (de) * 2005-08-30 2007-03-01 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
US20110090656A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Terminal structure, electronic device, and manufacturing method thereof
WO2011090269A2 (en) * 2010-01-19 2011-07-28 Lg Innotek Co., Ltd. Package and manufacturing method of the same
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012112988A1 (de) * 2012-12-21 2014-07-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
DE102005041064A1 (de) * 2005-08-30 2007-03-01 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20110090656A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Terminal structure, electronic device, and manufacturing method thereof
WO2011090269A2 (en) * 2010-01-19 2011-07-28 Lg Innotek Co., Ltd. Package and manufacturing method of the same
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910513B2 (en) 2016-08-05 2021-02-02 Osram Oled Gmbh Component having metal carrier layer and reduced overall height
US11437540B2 (en) 2016-08-05 2022-09-06 Osram Oled Gmbh Component having metal carrier layer and layer that compensates for internal mechanical strains
CN110178220A (zh) * 2017-01-17 2019-08-27 欧司朗光电半导体有限公司 用于制造光电子半导体器件的方法和光电子半导体器件

Also Published As

Publication number Publication date
DE102015211185A1 (de) 2016-12-22

Similar Documents

Publication Publication Date Title
DE102010025320B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010044559A1 (de) Licht emittierendes Halbleiterbauelement, Verfahren zu seiner Herstellung, Bildanzeigevorrichtung und elektronisches Gerät
DE112017003086T5 (de) LED-Package
WO2009146689A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102005007601A1 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
WO2011006719A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils
WO2017036841A1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102005040527A1 (de) Halbleitervorrichtung, ihr Herstellungsverfahren und Elektronikkomponenteneinheit
WO2016202978A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102009051129A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE112018001205B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
DE102011055549A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE112018001563B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
EP3349260A1 (de) Strahlungsemittierender halbleiterkörper, verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers und strahlungsemittierendes halbleiterbauelement
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102006035485B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013101598B9 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
DE102022108571A1 (de) Zusammensetzung, verfahren zum verbinden eines trägers und einer elektronischen komponente und elektronisches bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16731845

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16731845

Country of ref document: EP

Kind code of ref document: A1