WO2016154824A1 - 基于阻容加固的静态随机访问存储器的存储单元 - Google Patents

基于阻容加固的静态随机访问存储器的存储单元 Download PDF

Info

Publication number
WO2016154824A1
WO2016154824A1 PCT/CN2015/075319 CN2015075319W WO2016154824A1 WO 2016154824 A1 WO2016154824 A1 WO 2016154824A1 CN 2015075319 W CN2015075319 W CN 2015075319W WO 2016154824 A1 WO2016154824 A1 WO 2016154824A1
Authority
WO
WIPO (PCT)
Prior art keywords
drain
source
network
gate
random access
Prior art date
Application number
PCT/CN2015/075319
Other languages
English (en)
French (fr)
Inventor
王静秋
陈亮
刘丽
Original Assignee
中国科学院自动化研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院自动化研究所 filed Critical 中国科学院自动化研究所
Priority to PCT/CN2015/075319 priority Critical patent/WO2016154824A1/zh
Priority to US15/551,008 priority patent/US10121535B2/en
Publication of WO2016154824A1 publication Critical patent/WO2016154824A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出了一种基于阻容加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B，在其中一对互补数据存储点之间设置耦合电容C；相对于传统6T结构存储单元，添加了阻容网络和耦合电容，在不改变原读操作通路，在不增加明显复杂性情况下，以增加少量面积为代价，保证存储单元不发生单粒子翻转，保证数据正确。

Description

基于阻容加固的静态随机访问存储器的存储单元 技术领域
本发明属于集成电路设计与制造技术，涉及静态随机访问存储器，特别是涉及基于阻容加固的静态随机访问存储器的存储单元，可应用于军事领域、民用领域以及商用太空领域，尤其适用于高性能高密度抗辐射应用。
背景技术
单粒子翻转是辐射加固的重要参数。一次单粒子翻转或称软错误，是指数据存储位上的一次非破坏性的数据转变。带电粒子(如宇宙射线或捕获质子)射入半导体器件，通过与半导体材料相互作用，很快地损失掉能量。损失的能量使电子从价带跳到导带上去。于是，在导带中有了电子，在价带中留下空穴，形成电子空穴对，引入非平衡载流子。无电场时，非平衡载流子将发生扩散、复合，最后消失。有电场时，非平衡载流子(电子空穴对)将分离被电极收集，形成瞬态电流。瞬态电流会使节点电势变化，引起器件逻辑状态翻转；或者沿着信号传输路径传播，从而干扰电路正常功能。对于CMOS SRAM的存储单元，截止管的漏区反偏PN结的空间电荷区构成器件单粒子翻转灵敏区，其电场足以使电子空穴对分离，并被电极收集。
现在典型的存储单元具有6T结构。如图1所示，6T SRAM单元包括两个相同的交叉连接的反相器，形成锁存电路，即一个反相器的输出连接至另一个反相器的输入。锁存电路连接于电源和地电位之间。每个反相器均分别包括NMOS下拉晶体管N1或N2和PMOS上拉晶体管P1或P2。反相器的输出为两个存储节点Q和QB。当存储节点之一被拉低到低电压时，另一个存储节点被拉到高电压，形成互补对。互补位线对BL和BLB分别经由一对传输门晶体管N3和N4连接至存储节点Q和QB。传输门晶体管N3和N4的栅极连接至字线WL。
假设该存储单元的状态为“1”，即Q为高电压，QB为低电压，P1和N2管导通，N1和P2管截止，N1和P2管漏区的反偏PN结空间电荷区就是器件的单粒子翻转灵敏区。对于N1管，瞬态电流使漏极(即Q存储点)电压降低，耦合到P2和N2的栅极，使N2管截止、P2管导通，N2管漏极(即QB存储点)电压升高，反馈到P1、N1管的栅极，使P1管截止，N1管导通，存储单元状态彻底由“1”变为“0”。也就是说在辐射环境下，6T结构存储单元易发生单粒子翻转。使存储内容受到干扰，该错误的值将保持到该存储单元下一次被改写。
为了解决高能粒子(高能质子、重离子)击中存储节点后，引起存储单元发生的单粒子翻转现象，通常采用工艺加固和电路设计加固两种手段。电路设计加固通常有三种解决方法。方法一是在存储单元的存储节点加电容或电阻延时元件，如图2和图3所示。在带电粒子入射，使N1管漏极电位降到低电压，但P1管仍然导通时，存储单元状态时不稳定的，存在两个过程的竞争。一方面，电源通过P1对N2管的栅电容充电，使N1 管漏极电压上升，恢复到初始状态；另一方面，N1管漏极电压降低，耦合到另一个反相器栅极，再反馈回来，使得N1管导通，P1管截止，存储单元状态翻转。通过增加RC延时，瞬态电流使逻辑电路翻转的时间被延迟，进而使得有时间令这个尖峰瞬态电流造成节点电压变化恢复到初始值。这种方法的缺点是芯片上所需的电阻电容值较大，电阻电容面积过大，且写入时间大大增加。方法二是在两个存储节点之间加耦合电容，如图4所示。这种方法的原理是当其中一个节点被高能粒子击中后，产生瞬态电流使得其中一个节点的电压发生跳变，另一个节点的电压受耦合电容的影响也发生同一方向的跳变，从而使存储单元无法发生翻转。这种方法同样受到制造电容的难度和面积限制，以及写入时间的限制。方法三是采用多管单元对存储信息进行冗余保存，如图5所示的12T DICE结构。通过将4个反相器首尾相接，其中存储节点分别与前一级NMOS和后一级的PMOS相连接，使得正反存储数据都被冗余保存，一旦某个存储节点发生单粒子翻转，其连接的节点电压只会影响前一级或者后一级的存储节点，未被影响的那一级对跳变的存储节点的信息进行恢复。该方法的缺点是晶体管个数太多，面积过大。
发明内容
本发明的目的是提供一种基于阻容加固的静态随机访问存储器的存储单元，不增加复杂性，使得存储单元受到粒子轰击时不发生状态翻转，保证数据正确。
本发明提供的基于阻容加固的静态随机访问存储器的存储单元，包 括锁存电路和位选择电路，锁存电路包括多个数据存储点，在其中一对互补数据存储点之间设置耦合电容。
本发明的锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B，在其中一对互补数据存储点之间设置耦合电容C；
P1的漏极连接X1，其源极连接电源，其栅极连接X1B；第一阻容网络的输入端和输出端分别与X1和X2连接；N1的漏极连接X2，其源极接地，其栅极连接X2B；
P2的漏极连接X1B，其源极连接电源，其栅极连接X1；第二阻容网络的输入端和输出端分别与X1B和X2B连接；N2的漏极连接X2B，其源极接地，其栅极接X2；
N5的漏极接X2或X1，N6漏极对应接X2B或X1B；N5的源极接位线BL；N6的源极接互补位线BLB；N5和N6的栅极连接在一起，接在字线WL上。
本发明在6T结构存储单元中添加阻容网络以及耦合电容，电路的访问延时不受影响，面积开销小，抗单粒子翻转性能优良，且可兼容通用工艺。
附图说明
图1是传统6TSRAM存储单元；
图2是存储节点加电阻电容的存储单元；
图3是以mos电容代替电阻电容的存储单元；
图4是存储节点加耦合电容的存储单元；
图5是DICE结构存储单元；
图6是本发明的第一实施例电路图；
图7是本发明的第二实施例电路图；
图8是本发明的第三实施例电路图；
图9是本发明的第四实施例电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
实施例一
如图6所示，本实施例的基于阻容加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B，在互补数据存储点X1和X1B之间设置耦合电容C；
P1的漏极连接X1，其源极连接电源，其栅极连接X1B；第一阻容网络的输入端和输出端分别与X1和X2连接；N1的漏极连接X2，其源极接地，其栅极连接X2B；
P2的漏极连接X1B，其源极连接电源，其栅极连接X1；第二阻容网络的输入端和输出端分别与X1B和X2B连接；N2的漏极连接X2B，其源极 接地，其栅极接X2；
N5的漏极接X2或X1，N6漏极对应接X2B或X1B；N5的源极接位线BL；N6的源极接互补位线BLB；N5和N6的栅极连接在一起，接在字线WL上。
若高能粒子通过该存储单元，MOS管敏感节点收集电荷，形成瞬态电流引起电压变化，那么该变化一方面使得互补反相器中的相应MOS管关断，另一方面，该变化经过RC延时后，耦合到互补反相器的栅极才能使反相器状态翻转。假设图6中存储器存储高电平，即X1＝“1”，X2＝“1”，而X1B＝“0”，X2B＝“0”，则该单元的敏感节点为N1管漏极，即X2处，以及P1管漏极，即X1B处。粒子只有轰击X2处或者X1B处时会产生瞬态电流引起电压的变化。若粒子通过X2处，则X2由“1”变为“0”，关断原本开启的N2管，使得X2B的“0”浮空；另一方面，X2处的电压变化，需经过阻容网络的RC延时，使得X1也由“1”变为“0”，打开原本关闭的P2管，使得X1B由“0”变“1”，完全关断P1管，使得存储单元翻转。若该RC延时够长，在打开P2管之前，P1管有时间维持X1为“1”，阻止单元翻转。由于X1和X1B之间耦合电容的作用，X2处
由“1”成为“0”的变化要使X1发生变化，所需时间更长，即P1管有更长的时间对X1充电，使其恢复原状态，防止翻转。另外，由于位选择信号连接在X2和X2B，单元的读操作延时不受影响。
实施例二
该实施例与实施例一的区别在于第一阻容网络和第二阻容网络的电路设计不同，以及耦合电容C的位置不同，其它部分均与实施例一相 同。
如图7所示，所述第一阻容网络由始终开启以充当阻容隔离点的PMOS管P3和NMOS管组成N3组成，所述第二阻容网络由始终开启以充当阻容隔离点的PMOS管P4和NMOS管组成N4组成；始终开启的P3、P4、N3、N4对存储节点信息冗余保存，形成X1、X1B、X2、X2B、X3、X3B六个存储点，在互补数据存储点X3和X3B之间设置耦合电容C。
P3的源极连接X1，其漏极连接X3，其栅极接地，其衬底接电源，以保持始终开启；N3的漏极连接X3，其源极连接X2，其栅极接电源，其衬底接地，以保持始终开启。
P4的源极连接X1B，其漏极连接X3B，其栅极接地，其衬底接电源，以保持始终开启；N3的漏极连接X3B，其源极连接X2B，其栅极接电源，其衬底接地，以保持始终开启。
位选择电路N5和N6分别连接X2和X2B存储点。
如果一个存储节点的电压发生跳变，始终开启的两个传输管充当了电阻和电容作用，对跳变信号进行RC延时，另外耦合电容有阻碍翻转的作用，翻转延时进一步被加长，使得上拉PMOS或者下拉NMOS有时间令这个跳变信号恢复初始值。
电荷收集敏感区是MOS管中PN结反偏导致有强电场的区域，当粒子轰击这些区域时，电离出的电子空穴对在电场作用下被分离，被电极收集，形成瞬时电流。如图7结构，若存储单元存储低电平，即X1＝“0”，X2＝“0”，X3＝“0”，X1B＝“1”，X2B＝“1”，X3B＝“1”。P3的源体PN结反偏，漏体PN结反偏，P1的漏体PN结反偏。因此粒子轰击器件时， 只有打在P3的源极X1、P3的漏极X3或者P1的漏极X1时会产生瞬时电流。同理，只有打在X3和X2B会产生瞬态电流。即该结构的敏感节点是X1(由“0”翻转为“1”)、X3(由“0”翻转为“1”)、X3B(由“1”翻转为“0”)、X2B点(由“1”翻转为“0”)。
存储单元被高能粒子轰击后，相较于使得原本打开的MOS管关闭，使得原本关断的MOS管打开，整个存储单元状态翻转的可能性更大。上述分析中，敏感点有4个，X1(由“0”翻转为“1”)、X3(由“0”翻转为“1”)、X3B(由“1”翻转为“0”)、X2B点(由“1”翻转为“0”)；其中X1点由“0”翻转为“1”的变化需要经过两个电阻的RC延时以及耦合电容翻转延时才能使得N2开启，而X3由“0”翻转为“1”的变化只需要经过一个RC延时以及耦合电容翻转延时就开启N1；其中X2B点由“1”翻转为“0”的变化需要经过两个电阻的RC延时以及耦合电容翻转延时才能使得P1开启，而X3B由“1”翻转为“0”的变化只需要经过一个RC延时以及耦合电容翻转延时就开启P1，因此X3由“0”翻转为“1”的变化或者X3B由“1”翻转为“0”的变化更“危险”。当X3由“0”翻转为“1”，由于N3带来的RC延时以及耦合电容翻转延时，该单元可利用这个时间通过一直开启的N1将X3处由“0”到“1”的跳变信号恢复为初始值；当X3B由“1”翻转为“0”，由于P4带来的RC延时以及耦合电容翻转延时，该单元可利用这个时间通过一直开启的P2将X3B处由“1”到“0”的跳变信号恢复为初始值。
实施例三
该实施例与实施例二的区别在于位选择电路所连接的存储点不同， 其它部分均与实施例二相同。
如图8所示，N5的漏极接X2，N6漏极对应接X2B；N5的源极接位线BL；N6的源极接互补位线BLB；N5和N6的栅极连接在一起，接在字线WL上。
实施例三
该实施例与实施例二的区别在于位选择电路所连接的存储点不同，其它部分均与实施例二相同。
如图8所示，N5的漏极接X1，N6漏极对应接X1B；N5的源极接位线BL；N6的源极接互补位线BLB；N5和N6的栅极连接在一起，接在字线WL上。
通过本发明的实施例可以在不增加明显复杂性情况下，使静态随机存储器的存储单元在辐射环境下不发生单粒子翻转，该单元的读操作延时不受影响，兼容通用CMOS工艺，容易实现。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

  1. 基于阻容加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，其特征在于，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B，在其中一对互补数据存储点之间设置耦合电容C；
    P1的漏极连接X1，其源极连接电源，其栅极连接X1B；第一阻容网络的输入端和输出端分别与X1和X2连接；N1的漏极连接X2，其源极接地，其栅极连接X2B；
    P2的漏极连接X1B，其源极连接电源，其栅极连接X1；第二阻容网络的输入端和输出端分别与X1B和X2B连接；N2的漏极连接X2B，其源极接地，其栅极接X2；
    N5的漏极接X2或X1，N6漏极对应接X2B或X1B；N5的源极接位线BL；N6的源极接互补位线BLB；N5和N6的栅极连接在一起，接在字线WL上。
  2. 如权利要求1所述的基于阻容加固的静态随机访问存储器的存储单元，其特征在于，所述第一阻容网络由R1和C1构成，所述第二阻容网络由R2和C2构成；
    R1的两端分别与X1、X2连接；C1的一端与X1连接，另一端接地；
    R2的两端分别与X1B、X2B连接；C2的一端与X1B连接，另一端接地。
  3. 如权利要求2所述的基于阻容加固的静态随机访问存储器的存储单元，其特征在于，所述的耦合电容C两端分别与X1和X1B相连接。
  4. 如权利要求1所述的基于阻容加固的静态随机访问存储器的存储单元，其特征在于，所述第一阻容网络由始终开启以充当阻容隔离点的PMOS管P3和NMOS管组成N3组成，所述第二阻容网络由始终开启以充当阻容隔离点的PMOS管P4和NMOS管组成N4组成；
    P3和N3之间形成存储点X3；P4和N4之间形成存储点X3B；
    P3的源极连接X1，其漏极连接X3，其栅极接地，其衬底接电源，以保持始终开启；N3的漏极连接X3，其源极连接X2，其栅极接电源，其衬底接地，以保持始终开启；
    P4的源极连接X1B，其漏极连接X3B，其栅极接地，其衬底接电源，以保持始终开启；N3的漏极连接X3B，其源极连接X2B，其栅极接电源，其衬底接地，以保持始终开启。
  5. 如权利要求4所述的基于阻容加固的静态随机访问存储器的存储单元，其特征在于，所述的耦合电容C两端分别与X1和X1B相连接。
  6. 如权利要求4所述的基于阻容加固的静态随机访问存储器的存储单元，其特征在于，所述的耦合电容C两端分别与X2和X2B相连接。
  7. 如权利要求4所述的基于阻容加固的静态随机访问存储器的存储单元，其特征在于，所述的耦合电容C两端分别与X3和X3B相连接。
PCT/CN2015/075319 2015-03-27 2015-03-27 基于阻容加固的静态随机访问存储器的存储单元 WO2016154824A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2015/075319 WO2016154824A1 (zh) 2015-03-27 2015-03-27 基于阻容加固的静态随机访问存储器的存储单元
US15/551,008 US10121535B2 (en) 2015-03-27 2015-03-27 Memory cell of static random access memory based on resistance and capacitance hardening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/075319 WO2016154824A1 (zh) 2015-03-27 2015-03-27 基于阻容加固的静态随机访问存储器的存储单元

Publications (1)

Publication Number Publication Date
WO2016154824A1 true WO2016154824A1 (zh) 2016-10-06

Family

ID=57003824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/075319 WO2016154824A1 (zh) 2015-03-27 2015-03-27 基于阻容加固的静态随机访问存储器的存储单元

Country Status (2)

Country Link
US (1) US10121535B2 (zh)
WO (1) WO2016154824A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106657834A (zh) * 2016-12-30 2017-05-10 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
CN112562756A (zh) * 2020-12-15 2021-03-26 中国科学院上海微系统与信息技术研究所 抗辐射的静态随机存储器单元以及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074064A1 (en) * 1999-05-28 2000-12-07 Lockheed Martin Corporation Single event upset (seu) hardened static random access memory cell
WO2008118553A2 (en) * 2007-02-23 2008-10-02 Bae Systems Information And Electronic Systems Integration Inc. Single event upset hardened static random access memory cell
CN104157304A (zh) * 2014-08-01 2014-11-19 中国科学院微电子研究所 抗干扰存储元件
CN104157303A (zh) * 2014-07-15 2014-11-19 中国科学院微电子研究所 静态随机存储器单元的抗干扰电路和存储元件
CN104318953A (zh) * 2014-10-29 2015-01-28 中国科学院微电子研究所 静态随机存取存储器单元
CN104464796A (zh) * 2014-12-04 2015-03-25 中国科学院微电子研究所 一种十管抗瞬态效应sram存储单元

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621727B2 (en) * 2002-01-04 2003-09-16 Kuo-Tso Chen Three-transistor SRAM device
US7092281B1 (en) * 2005-04-28 2006-08-15 International Business Machines Corporation Method and apparatus for reducing soft error rate in SRAM arrays using elevated SRAM voltage during periods of low activity
US8964452B2 (en) * 2012-12-26 2015-02-24 Applied Micro Circuits Corporation Programmable resistance-modulated write assist for a memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074064A1 (en) * 1999-05-28 2000-12-07 Lockheed Martin Corporation Single event upset (seu) hardened static random access memory cell
WO2008118553A2 (en) * 2007-02-23 2008-10-02 Bae Systems Information And Electronic Systems Integration Inc. Single event upset hardened static random access memory cell
CN104157303A (zh) * 2014-07-15 2014-11-19 中国科学院微电子研究所 静态随机存储器单元的抗干扰电路和存储元件
CN104157304A (zh) * 2014-08-01 2014-11-19 中国科学院微电子研究所 抗干扰存储元件
CN104318953A (zh) * 2014-10-29 2015-01-28 中国科学院微电子研究所 静态随机存取存储器单元
CN104464796A (zh) * 2014-12-04 2015-03-25 中国科学院微电子研究所 一种十管抗瞬态效应sram存储单元

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106657834A (zh) * 2016-12-30 2017-05-10 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
CN112562756A (zh) * 2020-12-15 2021-03-26 中国科学院上海微系统与信息技术研究所 抗辐射的静态随机存储器单元以及存储器
CN112562756B (zh) * 2020-12-15 2024-03-08 中国科学院上海微系统与信息技术研究所 抗辐射的静态随机存储器单元以及存储器

Also Published As

Publication number Publication date
US10121535B2 (en) 2018-11-06
US20180166125A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
CN103778954B (zh) 抗多节点翻转的存储器
US8604825B2 (en) Radiation hardened circuit design for multinode upsets
CN108766492B (zh) 一种低单粒子敏感性的抗seu存储单元电路
WO2015172412A1 (zh) 一种基于dice结构的改进sram存储单元
CN104700889B (zh) 基于dice结构的静态随机访问存储器的存储单元
WO2016154826A1 (zh) 基于电阻加固的静态随机访问存储器的存储单元
Hu et al. Design of a novel 12T radiation hardened memory cell tolerant to single event upsets (SEU)
CN104637530B (zh) 一种冗余结构随机访问存储器
Pal et al. Radiation‐hardened read‐decoupled low‐power 12T SRAM for space applications
Prasad et al. Double-node-upset aware SRAM bit-cell for aerospace applications
WO2016154824A1 (zh) 基于阻容加固的静态随机访问存储器的存储单元
WO2016154825A1 (zh) 基于dice结构的静态随机访问存储器的存储单元
Mukku et al. Design and analysis of radiation hardened 10 T SRAM cell for space and terrestrial applications
Sharma et al. Radiation hardened 12T SRAM cell with improved writing capability for space applications
CN104851450A (zh) 基于阻容加固的静态随机访问存储器的存储单元
Atias et al. Single event upset mitigation in low power SRAM design
CN111128271A (zh) 一种rhpd-12t抗辐照sram存储单元电路
CN113764009B (zh) 一种14t抗辐照sram存储单元电路
US9564208B2 (en) Low power radiation hardened memory cell
Lin et al. A novel SEU tolerant memory cell for space applications
Liu et al. A highly stable and low‐cost 12T radiation hardened SRAM cell design for aerospace application
Bai et al. A 14T radiation hardened SRAM for space applications with high reliability
Shah et al. A soft error robust 32kb SRAM macro featuring access transistor-less 8T cell in 65-nm
CN104851451B (zh) 基于电阻加固的静态随机访问存储器的存储单元
US11177795B1 (en) Master latch design for single event upset flip-flop

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15886811

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15551008

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15886811

Country of ref document: EP

Kind code of ref document: A1