WO2016146297A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement Download PDF

Info

Publication number
WO2016146297A1
WO2016146297A1 PCT/EP2016/051986 EP2016051986W WO2016146297A1 WO 2016146297 A1 WO2016146297 A1 WO 2016146297A1 EP 2016051986 W EP2016051986 W EP 2016051986W WO 2016146297 A1 WO2016146297 A1 WO 2016146297A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
carrier
housing body
semiconductor chips
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/051986
Other languages
English (en)
French (fr)
Inventor
Christian LEIRER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2016146297A1 publication Critical patent/WO2016146297A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations

Definitions

  • Semiconductor chips is arranged.
  • the semiconductor chips have in particular a arranged on a carrier body
  • Semiconductor body with a provided for generating and / or receiving radiation active area.
  • Housing body composite can for example by means of a
  • Casting process can be produced.
  • the housing body composite in a subsequent process step the housing body composite in a
  • a plurality of optoelectronic semiconductor devices isolated, so that each individual semiconductor device at least one semiconductor chip and a part of the
  • Housing body composite has as housing body.
  • such a manufacturing method comprises a step in which the plurality of semiconductor chips is attached to a subcarrier, wherein the semiconductor body facing the carrier body seen from the support body.
  • the housing body assembly must be subsequently thinned, for example by a grinding process, whereby on the one hand a thickness of the
  • Semiconductor chips is reduced, which can lead to a loss of mechanical stability, and on the other hand applied to a back side of the semiconductor chips
  • Metallizations are damaged or removed. The latter requires an additional process step, in which metallizations are newly formed on the rear sides of the semiconductor chips, more precisely on the rear sides of the carrier bodies. Since the positioning of the metallizations can not be guaranteed with the required precision, the metallizations usually also cover a portion of the back side of the package body assembly. This requires that the metallizations must additionally have good adhesion to the housing body composite. Another one
  • Manufacturing method is that to ensure the mechanical stability of the semiconductor chips
  • An object is to provide a method of manufacturing, can be produced by the optoelectronic semiconductor devices with a compact design. Furthermore, such a semiconductor device should be specified.
  • a method for producing a plurality of optoelectronic semiconductor components is specified.
  • the method has a step in which an auxiliary carrier
  • the subcarrier can be flexible,
  • the method has a step in which a plurality of semiconductor chips is provided.
  • the semiconductor chips have a semiconductor body with an active region provided for generating and / or receiving radiation.
  • the semiconductor body, in particular the active region contains, for example, a III-V compound semiconductor material.
  • Semiconductor chip a carrier body, on the upper side of the semiconductor body is arranged. With top of the
  • Carrier body is always the side of the
  • Carrier body denotes, on which the semiconductor body is arranged.
  • the rear side of the carrier body is referred to below as the side of the carrier body which faces away from the semiconductor body.
  • a layer or an element is arranged or applied "on” or “above” another layer or another element may here and in the following mean that the one layer or the one element directly in the arranged direct mechanical and / or electrical contact on the other layer or the other element.
  • the one layer or the one element is arranged indirectly on or above the other layer or the other element.
  • the carrier body is a growth substrate for the semiconductor layers of the semiconductor body.
  • Growth substrate is not required and can be removed.
  • a semiconductor chip with the growth substrate removed is also called a thin-film semiconductor chip
  • the carrier body is designated.
  • the carrier body is designated.
  • the carrier body is designated.
  • the method has a step in which the plurality of semiconductor chips is mounted on the auxiliary carrier, the semiconductor bodies being remote from the auxiliary carrier viewed from the carrier body.
  • Semiconductor chips are spaced apart in a lateral direction. Under a lateral direction, here and below, a direction becomes parallel to one
  • Subcarrier be designed as an adhesive film on which adhere the semiconductor chips.
  • the plurality of semiconductor chips need not necessarily be located directly on the
  • Subcarrier be arranged. It is sufficient that the semiconductor chips are arranged, for example, on an adhesive layer which covers the auxiliary carrier, so that they are at least indirectly fixed on the auxiliary carrier.
  • the method comprises a step in which a housing body composite is formed, which is arranged at least in regions between the carrier bodies of adjacent semiconductor chips.
  • the housing body composite has a greater thickness than the semiconductor chips. That the housing body composite has a greater extent in the vertical direction than that
  • the housing body composite overmoulded.
  • Housing body composite larger than 50 ym.
  • the housing body composite can be produced in particular by means of a casting process. Under the term
  • Casting fall here all manufacturing processes in which a molding material is introduced into a predetermined shape and in particular subsequently hardened.
  • the term casting comprises casting
  • the housing body composite is by compression molding or by a film-assisted transfer molding process.
  • the housing body composite can be filled or unfilled
  • the package body composite may have a thickness between 50 ym and 500 ym, preferably between 100 ym and 200 ym, typically around 150 ym.
  • the housing body composite is formed by a black material.
  • the housing body composite is formed by a black material.
  • Housing body composite contain or consist of a black epoxy material ("black epoxy”)
  • An epoxy material may furthermore have the advantage that its thermal expansion coefficient differs only slightly from that of the material of the carrier body.
  • the housing body composite is formed by a white or reflective material.
  • a transparent matrix material can be used in which scattering particles (for example made of titanium oxide) are embedded.
  • the method comprises a step in which the auxiliary carrier is removed, for example by being delaminated.
  • the method comprises a step in which the housing body composite is thinned, for example by means of a mechanical Process such as grinding or polishing.
  • the thinning of the housing body composite can be done before or after the removal of the subcarrier.
  • Housing body composite are thinned from the side facing away from the auxiliary carrier.
  • the method comprises a step in which the housing body assembly is divided into a plurality of optoelectronic
  • Semiconductor device has at least one semiconductor chip and a part of the housing body composite as a housing body.
  • the housing body arise from the housing body composite thus only when singulating and thus at a time when the semiconductor chips are already in the housing body.
  • Semiconductor devices have at least in the area of the housing body singulation tracks.
  • the semiconductor chips each have a metallization formed on a rear side of the carrier body, which is exposed upon removal of the auxiliary carrier or at least in one of the following method steps, so that it is freely accessible from the outside. It is preferred here that the metallization terminates laterally flush with the carrier body. Likewise, it is preferred that the metallizations are already formed when the plurality of semiconductor chips are mounted on the auxiliary carrier, ie the semiconductor chips are already provided with the metallizations on the rear sides of the carrier bodies. Characterized in that the metallizations are arranged on a rear side of the housing body composite and the latter
  • a contact layer is formed on each of the metallizations formed on the rear sides of the carrier bodies in a subsequent step of the removal of the auxiliary carrier
  • the contact layer has in particular a good solderable material and is used for external contacting of the finished optoelectronic
  • the contact layer is preferably at least partially (in particular directly) also on the back of the
  • the method comprises a step in which after the removal of the auxiliary carrier a conversion layer is formed and each of the singulated semiconductor components has a part of the conversion layer.
  • the conversion layer is in particular designed to be in the semiconductor chips
  • the semiconductor component is intended to produce mixed light, in particular that which appears white to the human eye Mixed light, provided.
  • the conversion layer has a thickness between 20 ym and 150 ym, more preferably between 40 ym and 100 ym.
  • the conversion layer is formed by spray coating and contains, for example, a silicone with a suitable solvent
  • the semiconductor bodies after thinning of the semiconductor bodies after thinning of the semiconductor bodies
  • Housing body composite at least partially, preferably completely, exposed.
  • each of the semiconductor chips has a sacrificial layer which covers the semiconductor body, wherein the sacrificial layer is partially removed during thinning of the housing body assembly.
  • the housing body composite For example, during thinning of the housing body composite, it is ground into the sacrificial layer so that it is likewise thinned.
  • the sacrificial layers act as spacers and, in particular, allow a grinding process or similar process on the package body assembly
  • the use of the sacrificial layers may result in that the housing body projects beyond the semiconductor body in the finished semiconductor component in a vertical direction and thus surrounds the semiconductor body
  • Sacrificial layers before thinning the housing body composite each have a thickness of at least 5 ym, more preferably of at least 30 ym on. Alternatively or additionally they each have a thickness of at most 150 ym, more preferably of at most 60 ym.
  • the semiconductor chips provided on the subcarrier prior to attachment already have in each case the sacrificial layer, which is preferably arranged on the upper side of the carrier body and a side of the carrier body facing away from
  • Carrier body and such that they each one of the
  • the sacrificial layer in this case is preferably made of a material which can be easily removed by a chemical or physical process.
  • the sacrificial layer can consist of a photoresist, which can be conveniently dissolved by the action of a suitable solvent, such as water.
  • a part of the sacrificial layer covering the semiconductor body remains on the semiconductor body even after the thinning of the semiconductor body
  • Housing body composite arranged.
  • the sacrificial layers remain So at least partially preserved and are part of
  • the sacrificial layers may have a conversion material so that the part remaining in the finished semiconductor components can act as the conversion layer.
  • a photopatternable material is applied to and from the semiconductor chips
  • Subcarrier is exposed through and the semiconductor chips shadow the photo-structurable material partially.
  • the semiconductor chips thus act as a mask in one
  • An optoelectronic semiconductor component has, according to at least one embodiment, a semiconductor chip provided for generating and / or receiving radiation with a semiconductor body arranged on an upper side of a carrier body.
  • the semiconductor component has a housing body which forms the carrier body of the semiconductor chip in a lateral direction partially surrounds, wherein side surfaces of the housing body singulation tracks
  • Metallization formed a contact layer.
  • the metallization ends laterally flush with the carrier body.
  • a rear side of the housing body is free of the metallization.
  • the contact layer is at least partially on the rear side of the housing body
  • the housing body projects beyond the housing body
  • Semiconductor body viewed from the carrier body vertically, i. the housing body forms a frame surrounding the semiconductor body.
  • Semiconductor device can be used or vice versa.
  • Figures 1A to 1J and 2A to 21 a method for
  • FIGS. 3A to 3D show a possible production of
  • FIGS. 1A to 1J show an exemplary embodiment of a method for producing a plurality of
  • a plurality of semiconductor chips 6 are fastened on an auxiliary carrier 2 and an adhesive layer 4 arranged above the auxiliary carrier 2.
  • Each of the semiconductor chips 6 includes a
  • Carrier body 10 having a top 12 and a back 14, a arranged on the upper side 12 of the carrier body semiconductor body 16, a top contact 20 and one formed on the back 14 of the carrier body
  • Semiconductor chips 6 are, for example
  • Luminescence diode semiconductor chips for example
  • the semiconductor components can also be provided for receiving radiation and, for example, have a semiconductor chip designed as a photodiode.
  • the semiconductor chips 6 are arranged on the subcarrier 2 so as to be L in a lateral direction
  • the subcarrier 2 can also be used as a
  • the semiconductor chips 6 are arranged like a matrix and in a lateral direction L, that is in a direction parallel to the Main extension plane of the subcarrier 2 from each other
  • a plurality of through-connection elements 8 are arranged on the auxiliary carrier 2, which each have a contact element 22, for example made of doped silicon, as well as further metallizations 24, 26 on the upper side and the rear side.
  • a plurality of ESD protection elements can be arranged on the subcarrier 2
  • Housing body composite 28 generated for example by compression molding, which areas between adjacent
  • the housing body assembly 28 thus has a greater extent in the vertical direction V than the semiconductor chips 6.
  • An upper side 30 of the housing body assembly 28 may be spaced apart, for example, from the semiconductor body 16 and / or from the upper side 12 of the carrier body of a semiconductor chip 6 by more than 200 ym. preferably more than 500 ym, for example more than 1 mm.
  • IC is the
  • Subcarrier 2 removed by delamination.
  • the metallizations 18 are exposed on the backs of the carrier body 10 of the semiconductor chips 6 and are now from the outside accessible. The same applies to the back side metallizations 26 of the via elements 8.
  • contact layers 32 are respectively formed on the metallizations 18 on the rear sides 14 of the carrier bodies 10
  • Carrier body 10 is completed, the contact layer 32 of each semiconductor chip projects beyond the carrier body 10 in a lateral direction and thus covers at least a part of a
  • the housing body composite 28 is thinned from the upper side 30, for example by means of a mechanical method such as grinding, so that the upper side 30 of the
  • Gestone stresses 28 a smaller distance (for example, up to 1 ym) from an upper side of the
  • Semiconductor body 16 has. The distance may be up to several millimeters in other embodiments.
  • an insulating layer 36 is formed on the upper side exposed contacts 20, 24, on the
  • a conversion layer 40 is formed by spray coating which covers the entire composite over its entire surface over a large area.
  • Each semiconductor device 100 has a carrier body 10, a semiconductor body 16, a part of the conversion layer 40 and a part of the housing body assembly 28 as
  • Housing body on. On side surfaces 44 of the housing body are singling tracks available.
  • FIGS. 2A to 21 show a further exemplary embodiment of a method for producing a plurality of
  • the housing body composite 28 is formed such that it has no direct contact with the semiconductor bodies 16 of the semiconductor chips 6.
  • Through-connection elements 8 have on their tops Sacrificial layers 46, 48, which act as spacers and a protection of the semiconductor body 16 and the
  • FIGS. 2B and 2C illustrate method steps corresponding to the steps shown in FIGS.
  • Embodiment correspond.
  • Sacrificial layers 46, 48 are already partially removed.
  • a grinding process is used and ground into sacrificial layers 46, 48.
  • the use of sacrificial layers 46, 48 allows the grinding process to be performed with less precision requirement; the housing body composite 28 is above the semiconductor chips 6, in particular the semiconductor body 16, and the
  • the sacrificial layers 46, 48 are removed, for example by
  • Housing body assembly 28 projects beyond the semiconductor bodies 16 in a vertical direction and thus forms a frame around each of them. In the region of the semiconductor body 16 cavities are thereby produced, which improve the optical properties of the finished components.
  • the sacrificial layers 46, 48 may consist of a
  • photoimageable material such as a
  • the sacrificial layers 46, 48 can be conversion materials
  • luminescence conversion materials for example, luminescence conversion materials
  • Quantum dots or other materials for controlling a light outcoupling such as scattering particles
  • the sacrificial layers 46 can be retained in the region of the semiconductor body 16 according to a further exemplary embodiment (not illustrated) and form a conversion layer there.
  • an opening of the sacrificial layers 46, 48 may occur only in the area of the
  • FIGS. 3A to 3D show a possible production of the sacrificial layers shown in the preceding exemplary embodiment. After the attachment shown in Figure 3A
  • Semiconductor chips 6 and the via elements 8 on the subcarrier 2 is a photo-structurable material 50 over a large area on the entire composite, that is, in particular on the upper sides of the semiconductor chip 6 and the
  • the photostructurable material 50 is at least in the areas left free by the semiconductor chips 6 and the via elements 8 so that the non-removed photoimageable material is maintained on and covers the tops of the semiconductor chips 6 and the via elements 8.
  • the sacrificial layers 46, 48 are at least in the areas left free by the semiconductor chips 6 and the via elements 8 so that the non-removed photoimageable material is maintained on and covers the tops of the semiconductor chips 6 and the via elements 8.
  • the sacrificial layers 46, 48 can also be formed by a photolithographic process in which an external mask is arranged in the region of the upper side 30 of the housing body assembly 28 (not shown).
  • the sacrificial layers 46, 48 may also be replaced by another
  • Placement method are formed, in which the material is applied only on the upper sides of the semiconductor chips 6 and the feedthrough elements 8, but not in the released from the elements 6, 8 areas of the subcarrier 2.
  • Contact layers 32 are arranged on an additional auxiliary carrier or on two or more superimposed additional auxiliary carrier; This will cause the
  • auxiliary carriers or the additional auxiliary carriers can also be provided in the separating step. More precisely, a singulation can take place in that the housing body composite along the singulation lines
  • the isolated optoelectronic semiconductor components separated from the additional auxiliary carrier for example, be detached.

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen (100) angegeben, das folgende Schritte aufweist: a) Bereitstellen eines Hilfsträgers (2); b) Bereitstellen einer Mehrzahl von Halbleiterchips (6), wobei jeder der Halbleiterchips einen Trägerkörper (10) und einen auf einer Oberseite (12) des Trägerkörpers angeordneten Halbleiterkörper (16) aufweist; c) Befestigen der Mehrzahl von Halbleiterchips (6) auf dem Hilfsträger (2), wobei die Halbleiterchips (6) in einer lateralen Richtung (L) voneinander beabstandet sind und wobei die Halbleiterkörper (16) vom Trägerkörper (10) aus gesehen von dem Hilfsträger (2) abgewandt sind; d) Ausbilden eines Gehäusekörperverbunds (28) zumindest in Bereichen zwischen den Trägerkörpern (10) benachbarter Halbleiterchips (6), wobei die Halbleiterchips überformt werden; e) Entfernen des Hilfsträgers (2); f) Dünnen des Gehäusekörperverbunds (28); und g) Vereinzeln des Gehäusekörperverbunds (28) in eine Mehrzahl von optoelektronischen Halbleiterbauelementen (100), wobei jedes Halbleiterbauelement zumindest einen Halbleiterchip (6) und einen Teil des Gehäusekörperverbunds als Gehäusekörper aufweist.

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauelementen und optoelektronisches
Halbleiterbauelement
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102015104138.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Für Halbleiterbauelemente wie Leuchtdioden sind Bauformen bekannt, bei denen die zur Erzeugung von Strahlung
vorgesehenen Halbleiterchips in vorgefertigte Gehäuse
montiert werden. Solche Bauformen sind zur Herstellung besonders kompakter Leuchtdioden nur schwer miniaturisierbar.
Eine aus dem Stand der Technik bekannte Lösung dieses
Problems besteht darin, einen Gehäusekörperverbund
auszubilden, welcher zwischen matrixartig angeordneten
Halbleiterchips angeordnet ist. Die Halbleiterchips weisen insbesondere einen auf einen Trägerkörper angeordneten
Halbleiterkörper mit einem zur Erzeugung und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich auf. Der
Gehäusekörperverbund kann beispielsweise mittels eines
Gießverfahrens hergestellt werden. In einem nachfolgenden Verfahrensschritt wird der Gehäusekörperverbund in eine
Mehrzahl von optoelektronischen Halbleiterbauelementen vereinzelt, sodass jedes vereinzelte Halbleiterbauelement zumindest einen Halbleiterchip und einen Teil des
Gehäusekörperverbunds als Gehäusekörper aufweist.
Typischerweise weist ein solches Herstellungsverfahren einen Schritt auf, in dem die Mehrzahl von Halbleiterchips auf einem Hilfsträger befestigt wird, wobei die Halbleiterkörper vom Trägerkörper aus gesehen dem Hilfsträger zugewandt sind.
Hierbei tritt das Problem auf, dass der Gehäusekörperverbund nachfolgend gedünnt werden muss, beispielsweise durch einen Schleifprozess , wodurch einerseits eine Dicke der
Halbleiterchips verringert wird, was zu einem Verlust an mechanischer Stabilität führen kann, und andererseits an einer Rückseite der Halbleiterchips aufgebrachte
Metallisierungen beschädigt bzw. entfernt werden. Letzteres erfordert einen zusätzlichen Verfahrensschritt, in welchem Metallisierungen an den Rückseiten der Halbleiterchips, genauer an den Rückseiten der Trägerkörper neu ausgebildet werden. Da die Positionierung der Metallisierungen nicht mit der erforderlichen Präzision gewährleistet werden kann, bedecken die Metallisierungen gewöhnlicherweise auch einen Teil der Rückseite des Gehäusekörperverbunds. Dies erfordert, dass die Metallisierungen zusätzlich eine gute Haftung auf den Gehäusekörperverbund aufweisen müssen. Ein weiteres
Problem bei dem aus dem Stand der Technik bekannten
Herstellungsverfahren liegt darin, dass zur Gewährleistung der mechanischen Stabilität der Halbleiterchips ein
Polierprozess ausgeführt werden muss, welcher mit erheblichen Kosten verbunden ist.
Eine Aufgabe ist es, ein Verfahren zur Herstellung anzugeben, durch das optoelektronische Halbleiterbauelemente mit einer kompakten Bauform hergestellt werden können. Weiterhin soll ein solches Halbleiterbauelement angegeben werden.
Insbesondere ist es eine Aufgabe, die oben genannten Probleme in Verbindung mit der Rückseitenkontaktierung der
Halbleiterchips weitestgehend zu unterbinden. Diese Aufgaben werden unter anderem durch ein Verfahren beziehungsweise ein Halbleiterbauelement gemäß den
unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen
Patentansprüche.
Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterbauelementen angegeben. Gemäß zumindest einer Ausführungsform des Verfahrens weist das Verfahren einen Schritt auf, in dem ein Hilfsträger
bereitgestellt wird. Der Hilfsträger kann flexibel,
beispielsweise als Folie, oder starr ausgebildet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens weist das Verfahren einen Schritt auf, in dem eine Mehrzahl von Halbleiterchips bereitgestellt wird. Die Halbleiterchips weisen insbesondere einen Halbleiterkörper mit einem zur Erzeugung und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich auf. Der Halbleiterkörper, insbesondere der aktive Bereich enthält beispielsweise ein III-V- Verbindungshalbleitermaterial . Weiterhin umfasst der
Halbleiterchip einen Trägerkörper, auf dessen Oberseite der Halbleiterkörper angeordnet ist. Mit Oberseite des
Trägerkörpers wird im Folgenden stets die Seite des
Trägerkörpers bezeichnet, auf welcher der Halbleiterkörper angeordnet ist. Analog wird mit Rückseite des Trägerkörpers im Folgenden die Seite des Trägerkörpers bezeichnet, welche vom Halbleiterkörper abgewandt ist. Dass eine Schicht oder ein Element „auf" oder „über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht ist, kann dabei hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar im direkten mechanischen und/oder elektrischen Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist.
Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist.
Dabei können dann weitere Schichten und/oder Elemente
zwischen der einen und der anderen Schicht angeordnet sein.
Beispielsweise ist der Trägerkörper ein Aufwachssubstrat für die Halbleiterschichten des Halbleiterkörpers. Alternativ ist der Trägerkörper von einem Aufwachssubstrat für die
Halbleiterschichten des Halbleiterkörpers verschieden. In diesem Fall dient der Trägerkörper der mechanischen
Stabilisierung des Halbleiterkörpers, sodass das
Aufwachssubstrat hierfür nicht erforderlich ist und entfernt werden kann. Ein Halbleiterchip, bei dem das Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterchip
bezeichnet. Beispielsweise kann der Trägerkörper
(insbesondere dotiertes) Silizium, (insbesondere dotiertes) Germanium oder ein Metall enthalten oder daraus bestehen.
Gemäß zumindest einer Ausführungsform des Verfahrens weist das Verfahren einen Schritt auf, in dem die Mehrzahl von Halbleiterchips auf dem Hilfsträger befestigt wird, wobei die Halbleiterkörper vom Trägerkörper aus gesehen vom Hilfsträger abgewandt sind. Die bevorzugt optoelektronischen
Halbleiterchips sind dabei in einer lateralen Richtung voneinander beabstandet. Unter einer lateralen Richtung wird hier und im Folgenden eine Richtung parallel zu einer
Haupterstreckungsebene des Hilfsträgers und/oder des
Halbleiterkörpers verstanden. Unter einer vertikalen Richtung wird hier und im Folgenden analog eine Richtung senkrecht zu einer Haupterstreckungsebene des Hilfsträgers und/oder des Halbleiterkörpers verstanden. Beispielsweise kann der
Hilfsträger als Klebefolie ausgebildet sein, auf welcher die Halbleiterchips haften. Die Mehrzahl von Halbleiterchips muss allerdings nicht notwendigerweise unmittelbar auf dem
Hilfsträger angeordnet sein. Es ist ausreichend, dass die Halbleiterchips beispielsweise auf einer haftenden Schicht, welche den Hilfsträger bedeckt, angeordnet sind, sodass sie zumindest mittelbar auf dem Hilfsträger befestigt sind. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem ein Gehäusekörperverbund ausgebildet wird, der zumindest bereichsweise zwischen den Trägerkörpern benachbarter Halbleiterchips angeordnet ist. Der Gehäusekörperverbund weist eine größere Dicke auf als die Halbleiterchips. D.h. der Gehäusekörperverbund weist in vertikaler Richtung eine größere Ausdehnung auf als die
Halbleiterchips. Somit werden die Halbleiterchips beim
Ausbilden des Gehäusekörperverbunds überformt. Bevorzugt ist ein vertikaler Abstand zwischen den Oberseiten der Trägerkörper und einer Oberseite des
Gehäusekörperverbunds größer als 50 ym.
Der Gehäusekörperverbund kann insbesondere mittels eines Gießverfahrens hergestellt werden. Unter dem Begriff
Gießverfahren fallen hierbei alle Herstellungsverfahren, bei denen eine Formmasse in eine vorgegebene Form eingebracht wird und insbesondere nachfolgend gehärtet wird. Insbesondere umfasst der Begriff Gießverfahren Gießen (Casting) ,
Spritzgießen (Injection Molding) , Spritzpressen (Transfer Molding) und Formpressen (Compression Molding) . Bevorzugt wird der Gehäusekörperverbund durch Formpressen oder durch ein folienassistiertes Gießverfahren (Film Assisted Transfer Molding) ausgebildet.
Der Gehäusekörperverbund kann gefüllte oder ungefüllte
Gießharze (z. B. Epoxydharze oder Silikone) aufweisen. Der Gehäusekörperverbund kann eine Dicke zwischen 50 ym und 500 ym, bevorzugt zwischen 100 ym und 200 ym, typischerweise um die 150 ym aufweisen. Beispielsweise wird der Gehäusekörperverbund durch ein schwarzes Material gebildet. Beispielsweise kann der
Gehäusekörperverbund ein schwarzes Epoxid-Material („black epoxy") enthalten oder aus diesem bestehen. Ein solches
Material ist aufgrund seiner weiten Verbreitung in der
Elektronik besonders kostengünstig verfügbar und zeichnet sich durch eine gute Verarbeitbarkeit aus. Ein Epoxid- Material kann weiterhin den Vorteil haben, dass sich sein thermischer Ausdehnungskoeffizient von dem des Materials des Trägerkörpers nur wenig unterscheidet.
Alternativ wird der Gehäusekörperverbund durch ein weißes oder reflektierendes Material gebildet. Beispielsweise kann ein transparentes Matrixmaterial verwendet werden, in welches Streupartikel (beispielsweise aus Titanoxid) eingebettet sind.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Hilfsträger entfernt wird, beispielsweise indem er delaminiert wird.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Gehäusekörperverbund gedünnt wird, beispielsweise mittels eines mechanischen Verfahrens wie Schleifens oder Polierens. Das Dünnen des Gehäusekörperverbunds kann vor oder nach der Entfernung des Hilfsträgers erfolgen. Beispielsweise kann der
Gehäusekörperverbund von der dem Hilfsträger abgewandten Seite her gedünnt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Gehäusekörperverbund in eine Mehrzahl von optoelektronischen
Halbleiterbauelementen vereinzelt wird, wobei jedes
Halbleiterbauelement zumindest einen Halbleiterchip und einen Teil des Gehäusekörperverbunds als Gehäusekörper aufweist. Die Gehäusekörper entstehen aus dem Gehäusekörperverbund also erst beim Vereinzeln und somit zu einem Zeitpunkt, zudem sich die Halbleiterchips bereits in dem Gehäusekörper befinden.
Folge der Vereinzelung des Gehäusekörperverbunds ist es, dass Seitenflächen der entstehenden optoelektronischen
Halbleiterbauelemente zumindest im Bereich der Gehäusekörper Vereinzelungsspuren aufweisen.
Gemäß zumindest einer Ausführungsform des Verfahrens weisen die Halbleiterchips jeweils eine auf einer Rückseite des Trägerkörpers ausgebildete Metallisierung auf, welche beim Entfernen des Hilfsträgers oder zumindest in einem der nachfolgenden Verfahrensschritte freigelegt wird, so dass sie von außen frei zugänglich ist. Bevorzugt ist hierbei, dass die Metallisierung mit dem Trägerkörper lateral bündig abschließt. Ebenso ist bevorzugt, dass die Metallisierungen bereits beim Befestigen der Mehrzahl von Halbleiterchips auf dem Hilfsträger ausgebildet sind, d.h. die Halbleiterchips werden bereits mit den Metallisierungen auf den Rückseiten der Trägerkörper bereitgestellt. Dadurch, dass die Metallisierungen auf einer Rückseite des Gehäusekörperverbunds angeordnet sind und letzterer
typischerweise von seiner Oberseite her gedünnt wird, bleiben die Metallisierungen beim Dünnen erhalten, insbesondere unbeschädigt. Hierdurch entfällt die Notwendigkeit, die
Metallisierungen in einem zusätzlichen Verfahrensschritt erneut an den Rückseiten der Trägerkörper auszubilden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird auf jeder der auf den Rückseiten der Trägerkörper ausgebildeten Metallisierungen in einem der Entfernung des Hilfsträgers nachfolgenden Verfahrensschritt eine Kontaktschicht
ausgebildet. Die Kontaktschicht weist insbesondere ein gut lötbares Material auf und dient der externen Kontaktierung des fertig gestellten optoelektronischen
Halbleiterbauelements. Im Gegensatz zu der Metallisierung wird die Kontaktschicht bevorzugt zumindest bereichsweise (insbesondere unmittelbar) auch auf die Rückseite des
Gehäusekörperverbunds aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem nach dem Entfernen des Hilfsträgers eine Konversionsschicht ausgebildet wird und jedes der vereinzelten Halbleiterbauelemente einen Teil der Konversionsschicht aufweist. Die Konversionsschicht ist insbesondere dazu ausgebildet, in den Halbleiterchips
erzeugte Primärstrahlung mit einer ersten Wellenlänge
(beispielsweise aus dem blauen Spektralbereich) in
Sekundärstrahlung mit einer von der ersten Wellenlänge verschiedenen längeren Wellenlänge (beispielsweise aus dem gelben Spektralbereich) zu konvertieren. Beispielsweise ist das Halbleiterbauelement zur Erzeugung von Mischlicht, insbesondere von für das menschliche Auge weiß erscheinendem Mischlicht, vorgesehen. Beispielsweise weist die Konversionsschicht eine Dicke zwischen 20 ym und 150 ym, besonders bevorzugt zwischen 40 ym und 100 ym auf.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Konversionsschicht durch Sprühbeschichtung ausgebildet und enthält beispielsweise ein Silikon mit einer geeigneten
Viskosität, so dass es sich leicht sprühen lässt. Außerdem können in das Silikon geeignete Konversionspartikel
eingebettet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterkörper nach dem Dünnen des
Gehäusekörperverbunds zumindest bereichsweise, bevorzugt vollständig, freigelegt.
Gemäß zumindest einer Ausführungsform des Verfahrens weist jeder der Halbleiterchips eine Opferschicht auf, welche den Halbleiterkörper bedeckt, wobei die Opferschicht beim Dünnen des Gehäusekörperverbunds teilweise entfernt wird.
Beispielsweise wird beim Dünnen des Gehäusekörperverbunds in die Opferschicht hineingeschliffen, so dass sie ebenfalls gedünnt wird. Die Opferschichten wirken als Abstandshalter und ermöglichen es insbesondere, einen Schleifprozess oder ein ähnliches Verfahren am Gehäusekörperverbund
durchzuführen, ohne dass hierbei die Halbleiterkörper
beschädigt werden. Die Verwendung der Opferschichten kann zur Folge haben, dass der Gehäusekörper den Halbleiterkörper im fertigen Halbleiterbauelement in einer vertikalen Richtung überragt und somit einen den Halbleiterkörper ringsum
umgebenden Rahmen ausbildet. Bevorzugt weisen die
Opferschichten vor dem Dünnen des Gehäusekörperverbunds jeweils eine Dicke von mindestens 5 ym, besonders bevorzugt von mindestens 30 ym auf. Alternativ oder zusätzlich weisen sie jeweils eine Dicke von höchstens 150 ym, besonders bevorzugt von höchstens 60 ym auf.
Gemäß zumindest einer Ausführungsform des Verfahrens weisen die vor der Befestigung auf dem Hilfsträger bereitgestellten Halbleiterchips bereits jeweils die Opferschicht auf, welche bevorzugt auf der Oberseite des Trägerkörpers angeordnet ist und eine vom Trägerkörper abgewandte Seite des
Halbleiterkörpers bedeckt.
Alternativ werden die Opferschichten erst nach der
Befestigung der Halbleiterchips auf dem Hilfsträger
ausgebildet, wiederum bevorzugt auf der Oberseite des
Trägerkörpers und derart, dass sie jeweils eine vom
Trägerkörper abgewandte Seite des Halbleiterkörpers bedecken.
Gemäß zumindest einer Ausführungsform des Verfahrens wird jede der Opferschichten nach dem Dünnen des
Gehäusekörperverbunds vollständig entfernt. Vor dem
Vereinzelungsschritt wird somit jede der Opferschichten vollständig entfernt, sodass die fertiggestellten
Halbleiterbauelemente frei von dem Material der Opferschicht sind. Die Opferschicht besteht in diesem Fall bevorzugt aus einem Material, welches einfach durch ein chemisches oder physikalisches Verfahren entfernt werden kann. Beispielsweise kann die Opferschicht aus einem Fotolack bestehen, welcher bequem durch Einwirkung eines geeigneten Lösemittels, wie beispielsweise von Wasser, aufgelöst werden kann. Gemäß zumindest einer Ausführungsform des Verfahrens bleibt ein den Halbleiterkörper bedeckender Teil der Opferschicht auf dem Halbleiterkörper auch nach dem Dünnen des
Gehäusekörperverbunds angeordnet. Die Opferschichten bleiben also zumindest teilweise erhalten und sind Teil der
fertiggestellten Halbleiterbauelemente. Beispielsweise können die Opferschichten ein Konversionsmaterial aufweisen, so dass der jeweils in den fertig gestellten Halbleiterbauelementen verbleibende Teil als Konversionsschicht wirken kann.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zwischen dem Bereitstellen der Halbleiterchips und deren Befestigung auf dem Hilfsträger ein fotostrukturierbares Material auf die Halbleiterchips und in von den
Halbleiterchips freigelassenen Bereichen des Hilfsträgers aufgebracht, das fotostrukturierbare Material durch den
Hilfsträger hindurch belichtet und das fotostrukturierbare Material zumindest in den von den Halbleiterchips
freigelassenen Bereichen entfernt, wobei das nicht entfernte und die Halbleiterkörper bedeckende fotostrukturierbare
Material eine Vielzahl von Opferschichten bildet. Hierdurch wird ein selbstj ustierender Prozess zur Ausbildung der
Opferschichten bereitgestellt, in welchem durch den
Hilfsträger hindurch belichtet wird und die Halbleiterchips das fotostrukturierbare Material bereichsweise abschatten. Die Halbleiterchips wirken somit als Maske in einem
fotolithografischen Prozess, wodurch die Verwendung einer zusätzlichen externen Maske nicht erforderlich ist. Ein optoelektronisches Halbleiterbauelement weist gemäß zumindest einer Ausführungsform einen zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen Halbleiterchip mit einem auf einer Oberseite eines Trägerkörpers angeordneten Halbleiterkörper auf.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das Halbleiterbauelement einen Gehäusekörper auf, der den Trägerkörper des Halbleiterchips in einer lateralen Richtung bereichsweise umgibt, wobei Seitenflächen des Gehäusekörpers Vereinzelungsspuren
aufweisen .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist auf einer Rückseite des
Trägerkörpers eine Metallisierung und bevorzugt auf der
Metallisierung eine Kontaktschicht ausgebildet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements schließt die Metallisierung mit dem Trägerkörper lateral bündig ab.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist eine Rückseite des Gehäusekörpers frei von der Metallisierung.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist die Kontaktschicht zumindest bereichsweise auf die Rückseite des Gehäusekörpers
aufgebracht .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements überragt der Gehäusekörper den
Halbleiterkörper vom Trägerkörper aus gesehen vertikal, d.h. der Gehäusekörper bildet einen den Halbleiterkörper ringsum umgebenden Rahmen aus .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements ist ein vertikaler Abstand zwischen der Oberseite des Trägerkörpers und einer Oberseite des
Gehäusekörpers größer als 5 ym. Das vorstehend beschriebene Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen ist für die
Herstellung des optoelektronischen Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Verfahren angeführte Merkmale können daher auch für das
Halbleiterbauelement herangezogen werden oder umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente und insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß
dargestellt sein.
Es zeigen:
Die Figuren 1A bis 1J und 2A bis 21 ein Verfahren zur
Herstellung von optoelektronischen
Halbleiterbauelementen gemäß verschiedener
Ausführungsbeispiele anhand von jeweils in schematischer Schnittansicht dargestellten
Zwischenschritten; und
Die Figuren 3A bis 3D eine mögliche Herstellung von
Opferschichten . In den Figuren 1A bis 1J ist ein Ausführungsbeispiel für ein Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterbauelementen gezeigt. In dem in Figur 1A dargestellten Verfahrensschritt wird eine Mehrzahl von Halbleiterchips 6 auf einem Hilfsträger 2 und einer über dem Hilfsträger 2 angeordneten Klebeschicht 4 befestigt. Jeder der Halbleiterchips 6 umfasst einen
Trägerkörper 10 mit einer Oberseite 12 und einer Rückseite 14, einen auf der Oberseite 12 des Trägerkörpers angeordneten Halbleiterkörper 16, einen Oberseitenkontakt 20 sowie eine auf der Rückseite 14 des Trägerkörpers ausgebildete
Metallisierung 18. Die nachfolgende Beschreibung erfolgt exemplarisch für
Strahlungsemittierende Halbleiterbauelemente. Die
Halbleiterchips 6 sind beispielsweise
Lumineszenzdiodenhalbleiterchips , etwa
Leuchtdiodenhalbleiterchips . Davon abweichend können die Halbleiterbauelemente aber auch zum Empfangen von Strahlung vorgesehen sein und beispielsweise einen als Fotodiode ausgebildeten Halbleiterchip aufweisen.
Die Halbleiterchips 6 werden derart auf den Hilfsträger 2 angeordnet, dass sie in einer lateralen Richtung L
voneinander beabstandet sind und die Halbleiterkörper 16 von den Trägerkörpern 10 aus gesehen von dem Hilfsträger 2 abgewandt sind. Der Hilfsträger 2 kann auch als eine
selbsthaftende Folie ausgebildet sein, sodass keine separate Klebeschicht 4 vorgesehen sein muss. Die Halbleiterchips 6 sind matrixartig angeordnet und in einer lateralen Richtung L, das heißt in einer Richtung parallel zur Haupterstreckungsebene des Hilfsträgers 2 voneinander
beabstandet .
Des Weiteren werden auf dem Hilfsträger 2 eine Vielzahl von Durchkontaktierungselementen 8 angeordnet, welche jeweils ein Kontaktelement 22, beispielsweise aus dotiertem Silizium, sowie weitere Metallisierungen 24, 26 an der Oberseite und der Rückseite aufweisen. Analog kann eine Vielzahl von ESD- Schutzelementen auf dem Hilfsträger 2 angeordnet werden
(nicht dargestellt) .
In dem in Figur 1B gezeigten Verfahrensschritt wird ein
Gehäusekörperverbund 28 beispielsweise durch Formpressen erzeugt, welcher Bereiche zwischen benachbarten
Halbleiterchips 6 und Durchkontaktierungselementen 8
zumindest bereichsweise ausfüllt und welche die genannten Elemente überformt. Dies bedeutet, dass der
Gehäusekörperverbund 28 die Halbleiterchips 6 und die
Durchkontaktierungselemente 8 auf einer von dem Hilfsträger 2 abgewandten Seite vollflächig überdeckt und in dem
vorliegenden Ausführungsbeispiel unmittelbar bedeckt. Der Gehäusekörperverbund 28 weist somit eine größere Ausdehnung in vertikaler Richtung V auf als die Halbleiterchips 6. Eine Oberseite 30 des Gehäusekörperverbunds 28 kann beispielsweise von dem Halbleiterkörper 16 und/oder von der Oberseite 12 des Trägerkörpers eines Halbleiterchips 6 einen Abstand von mehr als 200 ym, bevorzugt mehr als 500 ym, beispielsweise mehr als 1 mm, aufweisen. In dem in Figur IC dargestellten Verfahrensschritt wird der
Hilfsträger 2 durch Delaminieren entfernt. Hierbei werden die Metallisierungen 18 auf den Rückseiten der Trägerkörper 10 der Halbleiterchips 6 freigelegt und sind nunmehr von außen zugänglich. Analoges gilt für die Rückseitenmetallisierungen 26 der Durchkontaktierungselemente 8.
In dem in Figur 1D gezeigten Verfahrensschritt werden auf den Metallisierungen 18 auf den Rückseiten 14 der Trägerkörper 10 jeweils Kontaktschichten 32 ausgebildet, welche
beispielsweise aus einem gut lötbaren Material bestehen und eine externe Kontaktierung gewährleisten sollen. Im Gegensatz zu der Metallisierung 18, welche lateral bündig mit dem
Trägerkörper 10 abschließt, überragt die Kontaktschicht 32 jedes Halbleiterchips den Trägerkörper 10 in einer lateralen Richtung und bedeckt somit zumindest einen Teil einer
Rückseite 31 des Gehäusekörperverbundes 28. Analoges gilt für einen auf der Rückseitenmetallisierung 26 des
Durchkontaktierungselements 8 ausgebildeten Lötkontakt 34.
In dem nachfolgenden, in Figur IE gezeigten Verfahrensschritt wird der Gehäusekörperverbund 28 von der Oberseite 30 her gedünnt, beispielsweise mittels eines mechanischen Verfahrens wie Schleifens, sodass die Oberseite 30 des
Gehäusekörperverbunds 28 einen geringeren Abstand (von beispielsweise bis zu 1 ym) von einer Oberseite des
Halbleiterkörpers 16 aufweist. Der Abstand kann in weiteren Ausführungsbeispielen bis zu mehreren Millimetern betragen.
In dem in Figur 1F gezeigten Verfahrensschritt wird weiteres Material des Gehäusekörperverbunds 28 von der Oberseite 30 her abgetragen, beispielsweise durch Lösen des Materials des Gehäusekörperverbundes durch chemische Lösungsmittel oder ein Plasma, sodass die Halbleiterkörper 16 (insbesondere deren
Strahlungsemittierende oder -empfangende Oberfläche) und die oberseitigen Kontakte 20, 24 freiliegen. In dem
nachfolgenden, in Figur IG dargestellten Verfahrensschritt wird eine Isolierungsschicht 36 auf den oberseitig freiliegenden Kontakten 20, 24 ausgebildet, auf die
nachfolgend (Figur 1H) ein planares Kontaktelement 38
aufgebracht wird, welches eine elektrische Verbindung
zwischen dem Oberseitenkontakt 20 des Halbleiterchips 6 und der Vorderseitenmetallisierung 24 des
Durchkontaktierungselements 8 herstellt.
In dem in Figur II gezeigten Verfahrensschritt wird durch Sprühbeschichtung eine Konversionsschicht 40 ausgebildet, welche den gesamten Verbund auf dessen Oberseite großflächig bedeckt .
Zum Vereinzeln in Halbleiterbauelemente 100 wird der
Gehäusekörperverbund 28 sowie die Konversionsschicht 40 entlang von Vereinzelungslinien 42 durchtrennt. Dies kann beispielsweise mechanisch, etwa mittels Sägens oder Stanzens, chemisch, beispielsweise mittels Ätzens, und/oder mittels kohärenter Strahlung, etwa durch Laserablation, erfolgen. Jedes Halbleiterbauelement 100 weist einen Trägerkörper 10, einen Halbleiterkörper 16, einen Teil der Konversionsschicht 40 und einen Teil des Gehäusekörperverbunds 28 als
Gehäusekörper auf. An Seitenflächen 44 des Gehäusekörpers sind Vereinzelungsspuren vorhanden.
In den Figuren 2A bis 21 ist ein weiteres Ausführungsbeispiel für ein Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterbauelementen dargestellt. In diesem Ausführungsbeispiel wird der Gehäusekörperverbund 28 derart ausgebildet, dass er keinen unmittelbaren Kontakt mit den Halbleiterkörpern 16 der Halbleiterchips 6 aufweist.
Sowohl die Halbleiterchips 6 als auch die
Durchkontaktierungselemente 8 weisen auf deren Oberseiten Opferschichten 46, 48 auf, welche als Abstandshalter wirken und einen Schutz der Halbleiterkörper 16 sowie der
oberseitigen Kontakte 20, 24 gewährleisten. Die Figuren 2B und 2C stellen Verfahrensschritte dar, welche den in den Figuren IC und 1D gezeigten Schritten gemäß dem ersten
Ausführungsbeispiel entsprechen.
In dem in Figur 2D gezeigten Verfahrensschritt wird der
Gehäusekörperverbund 28 wiederum gedünnt, wobei die
Opferschichten 46, 48 bereits teilweise entfernt werden.
Beispielsweise wird ein Schleifprozess verwendet und in die Opferschichten 46, 48 hineingeschliffen. Die Verwendung der Opferschichten 46, 48 erlaubt es, den Schleifprozess mit einer geringeren Anforderung an die Präzision durchzuführen; der Gehäusekörperverbund 28 wird oberhalb der Halbleiterchips 6, insbesondere der Halbleiterkörper 16, und der
Durchkontaktierungselemente 8 entfernt, ohne dass hierbei die Oberseiten der genannten Elemente beschädigt werden. Die Ausführung eines aufwändigen Polierprozesses entfällt
hierdurch .
In dem in Figur 2E gezeigten Verfahrensschritt werden die Opferschichten 46, 48 entfernt, beispielsweise durch
Verwendung eines Lösungsmittels, welches selektiv gegenüber dem Material des Gehäusekörperverbunds 28 ist. Der
Gehäusekörperverbund 28 überragt die Halbleiterkörper 16 in einer vertikalen Richtung und bildet somit jeweils einen Rahmen um diese herum aus. Im Bereich der Halbleiterkörper 16 werden hierdurch Kavitäten erzeugt, welche die optischen Eigenschaften der fertiggestellten Bauteile verbessern. Die nachfolgenden, in den Figuren 2F bis 21 gezeigten
Verfahrensschritte verlaufen analog zu dem in den Figuren 1A bis 1J gezeigten Ausführungsbeispiel. Die Opferschichten 46, 48 können aus einem
fotostrukturierbaren Material, beispielsweise einem
(insbesondere silikonbasierten) Fotolack bestehen oder aus einem keramischen Material, Silikon, Epoxid, Glas, Aerogelen oder einer weiteren glasartigen Substanz. Des Weiteren können die Opferschichten 46, 48 Konversionsmaterialien,
beispielsweise Lumineszenzkonversionsmaterialien,
Quantenpunkte oder andere Materialien zur Steuerung einer Lichtauskopplung, wie beispielsweise Streupartikel,
enthalten. In diesem Falle können die Opferschichten 46 gemäß eines weiteren, nicht dargestellten Ausführungsbeispiel im Bereich der Halbleiterkörper 16 erhalten bleiben und dort eine Konversionsschicht bilden. Beispielsweise kann in dem in Figur 2E dargestellten Verfahrensschritt eine Öffnung der Opferschichten 46,48 lediglich im Bereich der
Oberseitenkontakte 20, 24 erfolgen.
Die Figuren 3A bis 3D zeigen eine mögliche Herstellung der im vorangegangenen Ausführungsbeispiel gezeigten Opferschichten. Nach der in Figur 3A gezeigten Befestigung der
Halbleiterchips 6 und der Durchkontaktierungselemente 8 auf dem Hilfsträger 2 wird ein fotostrukturierbares Material 50 großflächig auf dem gesamten Verbund, das heißt insbesondere auf die Oberseiten der Halbleiterchips 6 und der
Durchkontaktierungselemente 8, sowie in den von den genannten Elementen freigelassenen Bereichen des Hilfsträgers
aufgebracht. Nachfolgend wird das fotostrukturierbare
Material 50 durch den Hilfsträger 2 und die Klebeschicht 4 hindurch belichtet (angedeutet durch Pfeile in Figur 3C) und hierdurch entwickelt. Im nachfolgenden, in Figur 3D
dargestellten Verfahrensschritt wird das fotostrukturierbare Material 50 zumindest in den von den Halbleiterchips 6 und den Durchkontaktierungselementen 8 freigelassenen Bereichen entfernt, sodass das nicht entfernte fotostrukturierbare Material auf den Oberseiten der Halbleiterchips 6 und der Durchkontaktierungselemente 8 erhalten bleibt und diese bedeckt. Hierdurch werden die Opferschichten 46, 48
ausgebildet.
Anders als in den Figuren 3A bis 3D dargestellt, können die Opferschichten 46, 48 auch durch einen fotolithografischen Prozess ausgebildet werden, bei welchem eine externe Maske im Bereich der Oberseite 30 des Gehäusekörperverbunds 28 angeordnet wird (nicht dargestellt) . Alternativ können die Opferschichten 46, 48 auch durch eine andere
Platzierungsmethode ausgebildet werden, bei welcher das Material lediglich auf den Oberseiten der Halbleiterchips 6 und der Durchkontaktierungselemente 8, aber nicht in die von den Elementen 6, 8 freigelassenen Bereiche des Hilfsträgers 2 aufgebracht wird.
In einem weiteren, nicht dargestellten Ausführungsbeispiel wird der Gehäusekörperverbund 28 nach Ausbildung der
Kontaktschichten 32 (also nach Ausführung der in Figur 1D oder 2C gezeigten Verfahrensschritte) auf einen zusätzlichen Hilfsträger oder auf zwei oder mehr übereinander angeordnete zusätzliche Hilfsträger angeordnet; hierdurch wird die
Ausführung der nachfolgenden Verfahrensschritte durch
Erhöhung der mechanischen Stabilität erleichtert. Der
zusätzliche Hilfsträger oder die zusätzlichen Hilfsträger können auch noch im Vereinzelungsschritt vorgesehen sein. Genauer kann eine Vereinzelung dadurch erfolgen, dass der Gehäusekörperverbund entlang der Vereinzelungslinien
aufgesägt bis in den zusätzlichen Hilfsträger oder zumindest bis in einen der zusätzlichen Hilfsträger hinein. In einem nachfolgenden Verfahrensschritte können die vereinzelten optoelektronischen Halbleiterbauelemente von dem zusätzlichen Hilfsträger abgetrennt, beispielsweise abgelöst werden.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Viel mehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterbauelementen (100) mit den Schritten :
a) Bereitstellen eines Hilfsträgers (2);
b) Bereitstellen einer Mehrzahl von Halbleiterchips (6) wobei jeder der Halbleiterchips einen Trägerkörper (10) und einen auf einer Oberseite (12) des Trägerkörpers angeordneten Halbleiterkörper (16) aufweist;
c) Befestigen der Mehrzahl von Halbleiterchips (6) auf dem Hilfsträger (2), wobei die Halbleiterchips (6) in einer lateralen Richtung (L) voneinander beabstandet sind und wobei die Halbleiterkörper (16) vom
Trägerkörper (10) aus gesehen von dem Hilfsträger (2) abgewandt sind;
d) Ausbilden eines Gehäusekörperverbunds (28) zumindest in Bereichen zwischen den Trägerkörpern (10)
benachbarter Halbleiterchips (6), wobei die
Halbleiterchips überformt werden;
e) Entfernen des Hilfsträgers (2);
f) Dünnen des Gehäusekörperverbunds (28); und
g) Vereinzeln des Gehäusekörperverbunds (28) in eine Mehrzahl von optoelektronischen Halbleiterbauelementen (100), wobei jedes Halbleiterbauelement zumindest einen Halbleiterchip (6) und einen Teil des
Gehäusekörperverbunds als Gehäusekörper aufweist.
Verfahren nach Anspruch 1, bei dem jeder der in Schritt b) bereitgestellten Halbleiterchips (6) eine auf einer Rückseite (14) des Trägerkörpers ausgebildete
Metallisierung (18) aufweist, welche in Schritt e) oder in einem nachfolgenden Schritt freigelegt wird.
3. Verfahren nach Anspruch 2, bei dem auf jeder der auf der Rückseite (14) des Trägerkörpers (10) ausgebildeten Metallisierungen (18) nach Schritt e) eine
Kontaktschicht (32) ausgebildet wird.
4. Verfahren nach einem der vorangehenden Ansprüche, bei dem eine Konversionsschicht (40) ausgebildet wird und jedes der in Schritt g) vereinzelten
Halbleiterbauelemente einen Teil der Konversionsschicht aufweist .
5. Verfahren nach Anspruch 4,
bei dem die Konversionsschicht (40) durch
Sprühbeschichtung ausgebildet wird.
6. Verfahren nach einem der vorangehenden Ansprüche,
bei dem die Halbleiterkörper (16) nach dem Dünnen des Gehäusekörperverbunds (28) zumindest bereichsweise freigelegt werden.
7. Verfahren nach einem der vorangehenden Ansprüche, bei dem jeder der Halbleiterchips (6) eine Opferschicht (46) aufweist, welche den Halbleiterkörper (16) bedeckt, und bei dem die Opferschicht (46) im Schritt f) teilweise entfernt wird.
8. Verfahren nach Anspruch 7,
die Opferschicht (46) nach Schritt f) vollständig entfernt wird.
9. Verfahren nach Anspruch 7,
ein den Halbleiterkörper (16) bedeckender Teil der Opferschicht (46) nach Schritt f) auf diesem angeordnet bleibt .
Verfahren nach Anspruch 7,
bei dem der den Halbleiterkörper (16) bedeckende Teil der Opferschicht (46) ein Konversionsmaterial aufweist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem zwischen Schritt b) und c) ein fotostrukturierbares Material (50) auf die Halbleiterchips und in von den Halbleiterchips freigelassenen Bereichen des
Hilfsträgers (2) aufgebracht, das fotostrukturierbare Material durch den Hilfsträger hindurch belichtet und das fotostrukturierbare Material zumindest in den von den Halbleiterchips freigelassenen Bereichen entfernt wird, wobei das nicht entfernte und die Halbleiterkörper bedeckende fotostrukturierbare Material eine Vielzahl von Opferschichten (46) bildet.
Optoelektronisches Halbleiterbauelement (100), wobei das Halbleiterbauelement einen zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen Halbleiterchip (6) mit einem auf einer Oberseite (12) eines
Trägerkörpers (10) angeordneten Halbleiterkörper (16) aufweist ;
das Halbleiterbauelement einen Gehäusekörper aufweist, der den Trägerkörper des Halbleiterchips in einer lateralen Richtung (L) zumindest bereichsweise umgibt, wobei Seitenflächen (44) des Gehäusekörpers
Vereinzelungsspuren aufweisen;
auf einer Rückseite (14) des Trägerkörpers (10) eine Metallisierung (18) und auf der Metallisierung eine Kontaktschicht (32) ausgebildet ist; und die Metallisierung (18) mit dem Trägerkörper lateral bündig abschließt.
13. Optoelektronisches Halbleiterbauelement (100) nach
Anspruch 12, wobei eine Rückseite (31) des
Gehäusekörpers frei von der Metallisierung (18) ist.
14. Optoelektronisches Halbleiterbauelement (100) nach
Anspruch 12 oder 13, wobei die Kontaktschicht (32) zumindest bereichsweise auf der Rückseite (31) des Gehäusekörpers angeordnet ist.
15. Optoelektronisches Halbleiterbauelement (100) nach einem der Ansprüche 12 bis 14, wobei der Gehäusekörper den Halbleiterkörper (16) vom Trägerkörper (10) aus gesehen vertikal überragt.
16. Optoelektronisches Halbleiterbauelement (100) nach einem der Ansprüche 12 bis 15, wobei ein vertikaler Abstand zwischen der Oberseite (12) des Trägerkörpers (10) und einer Oberseite (30) des Gehäusekörpers größer als 5 ym ist .
17. Optoelektronisches Halbleiterbauelement (100) nach einem der Ansprüche 12 bis 16, wobei das optoelektronische Halbleiterbauelement (100) eine Konversionsschicht (40) aufweist .
PCT/EP2016/051986 2015-03-19 2016-01-29 Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement Ceased WO2016146297A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015104138.3A DE102015104138A1 (de) 2015-03-19 2015-03-19 Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102015104138.3 2015-03-19

Publications (1)

Publication Number Publication Date
WO2016146297A1 true WO2016146297A1 (de) 2016-09-22

Family

ID=55272488

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/051986 Ceased WO2016146297A1 (de) 2015-03-19 2016-01-29 Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102015104138A1 (de)
WO (1) WO2016146297A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12266744B2 (en) 2018-10-22 2025-04-01 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018127521B4 (de) * 2018-11-05 2026-03-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102024124018A1 (de) * 2024-08-22 2026-02-26 Ams-Osram International Gmbh Verfahren zur herstellung eines bauelements und anordnung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099843A1 (en) * 2006-10-26 2008-05-01 Industrial Technology Research Institute Structure of thin film transistor
WO2010132552A1 (en) * 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
EP2262012A2 (de) * 2008-04-02 2010-12-15 June O. Song Lichtemittierendes element und herstellungsverfahren dafür
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
WO2012131288A1 (en) * 2011-03-30 2012-10-04 Cambridge Display Technology Limited Surface planarisation
DE102012102420A1 (de) * 2012-03-21 2013-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines solchen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010046257A1 (de) * 2010-09-22 2012-03-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102013202910A1 (de) * 2013-02-22 2014-09-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099843A1 (en) * 2006-10-26 2008-05-01 Industrial Technology Research Institute Structure of thin film transistor
EP2262012A2 (de) * 2008-04-02 2010-12-15 June O. Song Lichtemittierendes element und herstellungsverfahren dafür
WO2010132552A1 (en) * 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
WO2012131288A1 (en) * 2011-03-30 2012-10-04 Cambridge Display Technology Limited Surface planarisation
DE102012102420A1 (de) * 2012-03-21 2013-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines solchen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12266744B2 (en) 2018-10-22 2025-04-01 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device

Also Published As

Publication number Publication date
DE102015104138A1 (de) 2016-09-22

Similar Documents

Publication Publication Date Title
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014114372B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013110853B4 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013112886A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2012123410A1 (de) Verfahren zur herstellung zumindest eines optoelektronischen halbleiterchips
DE102013103226A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2016087656A1 (de) Konversionselement, optoelektronisches halbleiterbauelement und verfahren zur herstellung von konversionselementen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102016118990A1 (de) Sensor
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015105509A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
WO2016146297A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2017036918A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE112016000360B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014103034A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16702119

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16702119

Country of ref document: EP

Kind code of ref document: A1