WO2016137227A1 - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
WO2016137227A1
WO2016137227A1 PCT/KR2016/001805 KR2016001805W WO2016137227A1 WO 2016137227 A1 WO2016137227 A1 WO 2016137227A1 KR 2016001805 W KR2016001805 W KR 2016001805W WO 2016137227 A1 WO2016137227 A1 WO 2016137227A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
encapsulant
wall
emitting chip
Prior art date
Application number
PCT/KR2016/001805
Other languages
English (en)
French (fr)
Inventor
전수근
백승호
이혜지
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150025809A external-priority patent/KR101694374B1/ko
Priority claimed from KR1020150025810A external-priority patent/KR101663128B1/ko
Priority claimed from KR1020150046926A external-priority patent/KR101689342B1/ko
Priority claimed from KR1020150050374A external-priority patent/KR101743087B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2016137227A1 publication Critical patent/WO2016137227A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Definitions

  • the present disclosure relates to a semiconductor light emitting device and a manufacturing method thereof, and more particularly to a semiconductor light emitting device having a reduced size of a light emitting device and a method of manufacturing the same.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • the group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • Semiconductor light emitting devices are manufactured through an epitaxial process, a chip formation process, and a package process.
  • FIG. 1 is a view showing an example of the LED shown in US Patent No. 6,650,044, a plurality of semiconductor layers (300, 400, 500) are sequentially deposited on the growth substrate (100).
  • the metal reflective film 950 is formed on the second semiconductor layer 500, and the electrode 800 is formed on the etched and exposed first semiconductor layer 300.
  • the encapsulant 1000 contains phosphors and is formed to surround the growth substrate 100 and the semiconductor layers 300, 400, and 500. LEDs are bonded by conductive adhesives 830 and 970 to substrates 1200 provided with electrical contacts 820 and 960.
  • FIG. 2 is a diagram illustrating an example of a method of manufacturing a semiconductor light emitting device shown in US Patent No. 6,650,044.
  • a plurality of LEDs 2A-2F are disposed on a substrate 1200.
  • the substrate 1200 is made of silicon, and the growth substrate 100 (see FIG. 1) of each LED is made of sapphire or silicon carbide. Electrical contacts 820 and 960 (refer to FIG. 1) are formed in the substrate 1200, and each LED is bonded to the electrical contacts 820 and 960.
  • the substrate 1200 includes a stencil 6 having openings 8A-8F corresponding to each LED, and then forms an encapsulant 1000 (see FIG. 1) to expose a portion of the electrical contacts 820 and 960. do. Thereafter, after the stencil 6 is removed and the curing process is performed, the substrate 1200 is sawed or scribed to be separated into individual semiconductor light emitting devices.
  • FIG. 26 is a diagram illustrating an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436, wherein a semiconductor light emitting device is grown on a substrate 100 and on the substrate 100. It functions as a reflective film formed on the semiconductor layer 300, the active layer 400 grown on the n-type semiconductor layer 300, the p-type semiconductor layer 500 grown on the active layer 400, and the p-type semiconductor layer 500. Electrodes 901, 902, 903 and n-side bonding pads 800 formed on the etched and exposed n-type semiconductor layer 300.
  • a chip having such a structure that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100, and the electrodes 901, 902, 903 function as a reflective film is called a flip chip.
  • the electrodes 901, 902 and 903 may include a high reflectance electrode 901 (eg Ag), an electrode 903 (eg Au) for bonding, and an electrode 902 which prevents diffusion between the electrode 901 material and the electrode 903 material; Example: Ni).
  • This metal reflective film structure has a high reflectance and has an advantage in current spreading, but has a disadvantage of light absorption by metal.
  • a plurality of semiconductor layers generating light by recombination of electrons and holes, and electrically connected to the plurality of semiconductor layers
  • a semiconductor light emitting chip having an electrode;
  • a first encapsulation material formed in a cavity formed at an upper end of a wall to cover the semiconductor light emitting chip;
  • a second encapsulation material interposed between at least the wall and the semiconductor light emitting chip.
  • a dam having an opening formed on the base and a plurality of semiconductor layers and electrodes electrically connected to the plurality of semiconductor layers on the exposed base are provided.
  • a semiconductor light emitting device comprising a semiconductor light emitting chip, and formed by forming a wall having an upper end raised by surface tension between a side surface of a dam and a semiconductor light emitting chip, wherein the plurality of light emitting devices generate light by recombination of electrons and holes.
  • a semiconductor light emitting chip having a semiconductor layer, and an electrode electrically connected to the plurality of semiconductor layers; An encapsulant formed between the wall and the semiconductor light emitting chip and on an upper surface of the semiconductor light emitting chip; And an additional encapsulant formed integrally with the encapsulant on the opposite side of the electrode, having a side surface connected to the encapsulant.
  • the outer end of the side is formed higher relative to the electrode than the inner end of the encapsulant and the side is formed along the shape of the top of the wall elevated by the surface tension, with an additional convex side down.
  • a method of manufacturing a semiconductor light emitting device comprising: a dam having an opening formed on a base and a semiconductor light emitting chip on a base exposed by the opening;
  • a semiconductor light emitting chip comprising: a semiconductor light emitting chip having a plurality of semiconductor layers for generating light by recombination of electrons and holes and electrodes electrically connected to the plurality of semiconductor layers; Forming a wall between the side of the dam due to the opening and the semiconductor light emitting chip, wherein the top of the wall is elevated along the side of the dam by surface tension, and at least the top of the wall is separated from the semiconductor light emitting chip. Forming a wall; And forming a first encapsulant in a cavity formed at an upper end of a wall to cover the semiconductor light emitting chip.
  • FIG. 1 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 2 is a view showing an example of a method of manufacturing a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 4 is a view for explaining examples of a cross section taken along cutting lines A-A and B-B in FIG. 3;
  • 5 and 6 are diagrams for explaining an example of a dam, and an example of a method of providing a semiconductor light emitting device in an opening of the dam.
  • FIG. 7 and 8 illustrate an example of a method of forming a wall.
  • 9 and 10 illustrate an example of a method of forming an encapsulant.
  • FIG. 11 is a view for explaining an example of a method of separating into individual semiconductor light emitting devices
  • FIG. 13 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 14 and 15 are views for explaining an example of a light source module according to the present disclosure.
  • 16 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 17 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 18 is a view for explaining still another example of the semiconductor light emitting device 100 according to the present disclosure.
  • 19 to 21 are views for explaining examples of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 22 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 23 and 24 are views for explaining still another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 26 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436;
  • FIG. 27 is a view for explaining examples of a semiconductor light emitting device according to the present disclosure.
  • 29 and 30 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 31 and 32 are views for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 33 and 34 are views for explaining an example of a method of including a semiconductor light emitting chip in a base by using a dam;
  • 35 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 36 is a view for explaining other examples of the semiconductor light emitting device according to the present disclosure.
  • FIG. 37 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • 39 is a view for explaining other examples of the semiconductor light emitting device according to the present disclosure.
  • 41 and 42 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 43 and 44 are views for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 45 and 46 are views for explaining an example of a method of including a semiconductor light emitting chip in a base by using a dam;
  • 49 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 100 is a semiconductor light emitting chip 101, a wall 170, and an encapsulant ( 180).
  • the semiconductor light emitting chip 101 includes a semiconductor light emitting unit 105 (see FIG. 4) that generates light by recombination of electrons and holes, and at least one electrode 80 and 70 electrically connected to the semiconductor light emitting unit 105.
  • the wall 170 is positioned around the semiconductor light emitting portion 105 and includes a first portion 171 having a first height and a second portion 175 having a second height lower than the first height.
  • the encapsulant 180 covers the semiconductor light emitting chip 101 exposed from the wall 170 to expose the at least one electrode 80, 70, and the opposite side of the at least one electrode 80, 70, and 2 parts 175 are exposed to the side.
  • the semiconductor light emitting chip 101 may be a chip such as a blue LED chip (eg, 450 nm), an NUV LED chip, a green LED chip, or a red LED chip.
  • the encapsulant 180 may contain a phosphor, and the type of the phosphor may be selected to correspond to the semiconductor light emitting chip 101 according to required light from the semiconductor light emitting chip 101.
  • the semiconductor light emitting chip 101 is a flip chip element, which includes a growth substrate 10, a plurality of semiconductor layers 30, 40, 50, a light reflection layer R, and two electrodes 80, 70. It includes.
  • the semiconductor light emitting chip 101 is not limited to a flip chip, and a lateral chip or a vertical chip may be applied.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the electrodes 70 and 80, and a light transmissive conductive film is between the second semiconductor layer 50 and the light reflection layer R. 60 may be interposed.
  • the light reflection layer R may have a multilayer structure including an insulating layer such as SiO 2 , a distributed bragg reflector (DBR), or an omni-directional reflector (ODR).
  • a metal reflective film may be provided on the second semiconductor layer 50, an electrode 70 may be provided on the metal reflective film, and the first semiconductor layer 50 exposed by mesa etching may be in communication with another electrode 80. .
  • the wall 170 is formed to cover the side surface of the semiconductor light emitting chip 101 (see FIG. 3B), and the two first portions 171 facing each other and the direction different from the two first portions 171 are opposite. And two second portions 175 facing each other. As shown in FIG. 4A, the first portion 171 of the wall 170 is higher than the semiconductor light emitting portion 105 with respect to the electrodes 80 and 70, and as shown in FIG. 4B, the wall 170. The second portion 175 is equal to or less than the height of the semiconductor light emitting portion 105. An upper end of the first portion 171 and an upper end of the second portion 175 in contact with the encapsulant 180 may have an elevated shape by surface tension.
  • the first portion 171 of the wall 170 has a height higher than that of the portion closer to the semiconductor light emitting portion 105 than the portion of the semiconductor light emitting portion 105 and the second portion 175 of the wall 170. ) Is lower in height than the portion near the semiconductor light emitting portion 105.
  • the encapsulant 180 is formed to cover the semiconductor light emitting chip 101, and the light from the semiconductor light emitting unit 105 is converted in wavelength by the phosphor contained in the encapsulant 180.
  • the encapsulant 180 is exposed to the opposite side of the electrodes 80 and 70 as shown in FIG. 4A, and as shown in FIG. 4B, the encapsulant 180 is formed higher than the second portion 175 so that the second portion is formed. Is exposed in the (175) direction.
  • the encapsulant 180 is not exposed to the first portion 171 side.
  • the electrodes 80 and 70 are arranged in the directions in which the second second portions 175 face each other, but an example in which the two first portions 171 are arranged in the directions facing each other may be considered.
  • FIG. 5 and 6 are diagrams for explaining an example of a dam and an example of a method of providing a semiconductor light emitting device in an opening of the dam.
  • a dam 301 (mask) having an opening 305 is formed above the base 201.
  • the base 201 may be a flexible tape, film or rigid plate.
  • As the dam 301 Al, Cu, Ag, Cu-Al alloy, Cu-Ag alloy, Cu-Au alloy, SUS (stainless steel), etc. may be used, and of course, a plated member or a member having a film formed on its surface may also be used. It is possible.
  • the dam 301 may be nonmetallic, for example, plastic may be used, and various colors or light reflectances may be selected.
  • the opening 305 formed in the dam 301 can be variously changed. In this example, the openings 305 are formed to extend to one side as shown in FIG. 5A, and a plurality of such openings 305 are formed.
  • a hole 309 is formed in the dam 301 to guide the position when the semiconductor light emitting chip 101 is placed on the base 201.
  • the base 201 itself may be adhered to the dam 301 as a tape having adhesiveness or adhesion.
  • the clamp 503 may be used to easily contact and separate the base 201 and the dam 301 by external force.
  • the device transfer device 501 may be configured to electrically or vacuum suck each semiconductor light emitting chip 101 on the fixing part 13 (for example, a tape). Pick-up is placed on the base 201 exposed to the opening 305 of the dam 301.
  • the element transfer device 501 may recognize the space 14 and may pick up the semiconductor light emitting chip 101 at a next position.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object, similar to a die bonder may be used regardless of its name.
  • the base 201 and the dam 301 may be selected from a material or a color or a surface may be treated to have a difference in light reflectance, and the device transfer device 501 may use a camera or an optical sensor. Detects the difference in contrast between the dam 301 and the base 201, the difference in light reflectance, or the reflected light, or detects patterns of the electrodes 80 and 70 (eg, electrode separation lines), openings 305 and / or holes ( The shape and position of the 309 can be recognized. As a result, the element transfer device 501 can correct the position or angle on the base 201 exposed by the opening 305, and from at least one of the dam 301 face, edge, and point due to the opening 305.
  • the semiconductor light emitting chip 101 may be placed at a position on the base 201 corresponding to the indicated distance or coordinates.
  • FIG. 7 and 8 are diagrams illustrating an example of a method of forming the wall 170
  • FIG. 8A is a diagram illustrating an example of a cross section taken along a line CC in FIG. 7
  • FIG. 8B is a diagram in FIG. 7. It is a figure which shows an example of the cross section cut along the DD line.
  • the wall 170 provided on the side surface of the semiconductor light emitting unit 105 is formed.
  • the side 307 due to the opening 305 is an inclined surface that is inclined relative to the base 201.
  • the non-transmissive material may be formed on the side surface 307 of the dam 301 and the semiconductor light emitting part 105.
  • a wall 170 is formed while naturally spreading through the opening 305 along the side of the).
  • the wall 170 may be made of various materials such as resin (silicone, epoxy, etc.), and may be used as a reflector when the reflectance of the material is 50% or more. Meanwhile, the wall 170 may be made of an electro magnetic compatibility (EMC) material to prevent electromagnetic interference. It is not excluded that the material of the wall 170 is light transmissive.
  • resin silicon, epoxy, etc.
  • EMC electro magnetic compatibility
  • a non-translucent material supplied between the side surface 307 of the dam 301 and the side surface of the semiconductor light emitting portion 105 rises along the side surface 307 of the dam 301 by surface tension.
  • the first portion 171 of the wall 170 is formed higher than the semiconductor light emitting chip 101.
  • a non-translucent material is formed between the semiconductor light emitting chips 101 as shown in FIG. 8B by surface tension, and a second portion 175 below the height of the semiconductor light emitting chip 101 is formed.
  • the non-translucent material is preferably low in viscosity so as to rise by surface tension.
  • the dam may have a vertical face rather than a slope as shown in FIG. 8C.
  • FIG. 9 and 10 are diagrams illustrating an example of a method of forming an encapsulant
  • FIG. 10A is a diagram illustrating an example of a cross section taken along line EE in FIG. 9, and FIG. 10B is a line FF in FIG. 9. It is a figure which shows an example of the cross section cut along.
  • the resin used as the wall 170 is soft cured or cured, and then, for example, contains a phosphor so as to cover the semiconductor light emitting portion 105 exposed from the wall 170.
  • the encapsulant 180 is formed by doping or printing resin or silicone into the opening 305.
  • the encapsulant 180 is exposed to the opposite side of the electrodes 80, 70, as shown in FIG. 10A, and as shown in FIG.
  • the second portion of the wall 170 having a height lower than the first portion 171 ( 175) to the side. Accordingly, light from the semiconductor light emitting unit 105 may be emitted through the encapsulant 180 to the opposite side of the electrodes 80 and 70 and the second portion 175 of the wall 170.
  • FIG. 11 is a view illustrating an example of a method of separating an individual semiconductor light emitting device.
  • the semiconductor including the semiconductor light emitting chip 101, the wall 170, and the encapsulant 180 after the encapsulant 180 is formed.
  • the light emitting device 100 may be separated from the base 201 and the dam 301.
  • the semiconductor light emitting device 100 is pushed out from the electrodes 80 and 70 by a bar, or as shown in FIG. 11A.
  • the semiconductor light emitting device 100 may be separated from the dam 301.
  • a release coating layer may be formed on the side surface 307 of the dam 301 to facilitate separation.
  • FIG. 11B it is cut and separated into individual semiconductor light emitting devices 100, as shown in FIG. 11C. Accordingly, the outer surface of the second portion 175 of the wall 170 and the surface of the encapsulant 180 exposed toward the second portion 175 side are connected to each other as a cut surface.
  • the semiconductor light emitting device 100 has a structure which is very advantageous in reducing its size, and uses the dam 301 to circumscribe the semiconductor light emitting chip 101. Since the wall 170 can be formed compactly, it is not significantly larger than the semiconductor light emitting chip 101 and becomes a chip scale package (CSP). In addition, since the phosphor is formed only in an amount necessary to cover the semiconductor light emitting portion 105 exposed from the wall 170, the cost is saved. In addition, in the semiconductor light emitting device 100, the first electrode 80 and the second electrode 70 are exposed to the lower end of the wall 170, so that the SMD is mounted directly on a circuit board such as a PCB (eg, COB). It is also very efficient as a surface mount device. In addition, by varying the heights of the first portion 171 and the second portion 175 of the wall 170, it is possible to adjust the direction and the amount of light emitted to the side.
  • a PCB eg, COB
  • FIG. 12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the first conductive portion 141 and the second conductive portion 142 are formed by deposition, plating, or the like for increasing the electrical contact area, the junction area, and the heat dissipation area. Process may be added.
  • 12B illustrates a semiconductor light emitting device separated from a dam as an example of a cross section taken along a line G-G in FIG. 12A.
  • FIG. 12C shows an example of a cross section cut along the H-H line in FIG.
  • FIG. 12A shows an example of an individual element with a cut dam 301 attached to the first portion 171 of the wall 170.
  • the first conductive portion 141 and the second conductive portion 142 may extend to the bottom surface of the wall 170 as shown in FIG. 12B or to the bottom surface of the dam 301 as shown in 12C. It is possible.
  • the height of the first portion 171 of the wall 170 is lower than the above-described examples so that the encapsulant 180 is also exposed to the first portion 171 side, and the first portion 171 is provided.
  • a semiconductor light emitting device 100 having a groove 177 corresponding to 315 may be manufactured.
  • the groove 177 may distinguish the directions of the first electrode 80 and the second electrode 70 from the appearance of the semiconductor light emitting device.
  • FIG. 13 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • the plurality of semiconductor light emitting chips 101 are not cut by individual elements, but the walls ( 170 and the encapsulant 180 may be used in a bonded state.
  • a flip chip type functional element 401 is disposed between the dam 301 and the semiconductor light emitting chip 101.
  • the electrodes 480 and 470 are exposed and the wall 170 is exposed.
  • a functional element 401 may be buried in the first portion 171 of FIG. 2, and the semiconductor light emitting chip 101 and the functional element 401 may be electrically connected by the conductive parts 141 and 142.
  • the functional element 401 is, for example, a protecting element (eg, a zener diode) that protects the semiconductor light emitting unit 105 from ESD (Electrostatic Discharge) and / or Electrical Over-Stress (EOS).
  • a protecting element eg, a zener diode
  • ESD Electrostatic Discharge
  • EOS Electrical Over-Stress
  • the plurality of semiconductor light emitting chips 101 may be connected in series by the conductive parts 141 and 142.
  • the second portion 175 of the wall between the semiconductor light emitting chips 101 may be cut to form an inclined surface.
  • the light source module 800 may be used in a backlight assembly such as a display device, and a light guide plate hollowed on a rear surface of the display panel 1 may be used. It is provided in the side surface 3a of (3), and can be used as a light source which radiates light to the side surface 3a of the light guide plate 3.
  • the light source module 800 includes a circuit board 810 and a plurality of semiconductor light emitting devices 100.
  • the circuit board 800 may be a PCB, and the semiconductor light emitting device 100 may be mounted as a COB type on the circuit board 810 as the semiconductor light emitting device 100 described with reference to FIGS. 3 to 13.
  • FIG. 15A is a view illustrating an example of a cross section taken along line II in FIG. 14, and the encapsulant 180 is disposed to face the side surface 3a of the light guide plate 3, and the first portion of the wall 170. 171 is located on the upper surface 3b side of the light guide plate 3 and on the lower surface 3c side of the light guide plate 3. Thus, the light emitted from the encapsulant 180 is suppressed by the first portion 171 to spread in the vertical direction.
  • FIG. 15B is a diagram illustrating an example of a cross section taken along the line JJ in FIG.
  • the plurality of semiconductor light emitting devices 100 are arranged along the side surface 3a of the light guide plate 3, and each semiconductor light emitting device ( The second portion 175 and the encapsulant 180 exposed to the second portion 175 side are provided to face each other.
  • light is also emitted to the second portion 175. Therefore, the difference in the amount of light incident on the light guide plate 3 between the region 3d corresponding to the semiconductor light emitting device 100 and the region 3e between the semiconductor light emitting devices 100 is reduced, thereby suppressing occurrence of hot spots or patterns. do.
  • FIG. 16 illustrates an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 100 includes a semiconductor light emitting chip 101 and an encapsulant 180.
  • the semiconductor light emitting chip 101 includes a semiconductor light emitting unit 105 (see FIG. 16C) that generates light by recombination of electrons and holes, and at least one electrode 80 and 70 electrically connected to the semiconductor light emitting unit 105. Include.
  • the encapsulant 180 surrounds the semiconductor light emitting unit 105 to expose at least one electrode 80 and 70.
  • the identification parts C1, C2, C11, and C22 are formed in the encapsulant 180 so as to distinguish the directions of the semiconductor light emitting chip 101.
  • the identification parts C1, C2, C11 and C22 are part of the outline of the encapsulant 180, and the identification parts C1, C2, C11 and C22 are different from the rest of the outline of the encapsulant 180.
  • the encapsulant 180 may be a transparent material (eg, silicon) or phosphor may be contained in the transparent material.
  • the semiconductor light emitting chip 101 is a flip chip element (see FIG. 16C), and the semiconductor light emitting unit 105 is a growth substrate 10, a plurality of semiconductor layers 30, 40, 50, and a light reflecting layer ( R), and the two electrodes 80 and 70 are positioned on the light reflection layer R.
  • the semiconductor light emitting chip 101 is not limited to a flip chip, and a lateral chip or a vertical chip may be used.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the electrodes 70 and 80, and a light transmissive conductive film is between the second semiconductor layer 50 and the light reflection layer R. 60 may be interposed.
  • the light reflection layer R may have a multilayer structure including an insulating layer such as SiO 2 , a distributed bragg reflector (DBR), or an omni-directional reflector (ODR).
  • a metal reflective film may be provided on the second semiconductor layer 50, an electrode 70 may be provided on the metal reflective film, and the first semiconductor layer 50 exposed by mesa etching may be in communication with another electrode 80. Can be.
  • the semiconductor light emitting device 100 may distinguish the first electrode 80 side and the second electrode 70 side from the identification units C1, C2, C11, and C22 formed in the encapsulant 180.
  • the encapsulant 180 has a plurality of corners (C1, C2, C3, C4).
  • the identification units C1, C2, C11, and C22 are at least one corner C1, C2, C11, and C22, so that the first electrode 80 and the second electrode 70 may be distinguished from each other.
  • the two corners C1 and C2 are formed to have different contours from the other two corners C3 and C4.
  • the two corners C1 and C2 have rounded contours, and the other corners C3 and C4 have angulated contours.
  • Rounded corners C1 and C2 correspond to the first electrode 80 side
  • angled corners C3 and C4 correspond to the second electrode 70 side. Therefore, when viewed in plan view as shown in FIG. 16B, the directions of the first electrode 80 and the second electrode 70 may be distinguished only by the shape or contour of the encapsulant 180.
  • the encapsulant 180 also has two rounded corners C11 and C22 and two angled corners C33 and C44 even when viewed from the electrode 80, 70 side. . Therefore, only the shape or the contour of the encapsulant 180 can distinguish the directions of the first electrode 80 side and the second electrode 70 side.
  • the semiconductor light emitting device 100 includes a semiconductor light emitting unit 105, electrodes 80 and 70, and an encapsulant 180.
  • the identification unit 181 is at least one groove 181 formed in the encapsulant 180. At least one groove in the encapsulant 180 when viewed from the opposite side of the first electrode 80 and the second electrode 70 so as to distinguish the first electrode 80 side and the second electrode 70 side. 181 is formed.
  • the encapsulant 180 has a plurality of sides, and the groove 181 is formed on at least one side of the plurality of sides.
  • a groove 181 is formed at one side, and the groove 181 extends along the side surface.
  • the groove 181 is formed closer to either one of the first electrode 80 and the second electrode 70.
  • FIG. 17E when the encapsulant 180 of the plurality of semiconductor light emitting devices 100 mounted on the substrate 1 is viewed, the first electrode 80 and the second electrode 70 are correctly mounted. It is easy to check whether the external electrode or the inspection electrode is in the correct direction.
  • the semiconductor light emitting device 100 indicated by the dotted circle in FIG. 17E can be seen by looking at the shape of the encapsulant 180 in which the first electrode 80 and the second electrode 70 are mounted oppositely.
  • FIG. 18 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • a plurality of edges of the encapsulant 180 are illustrated.
  • only one corner C2 (identification part) has a rounded shape as shown in FIG. 18A, or one corner C2 (identification part) is formed in a linear shape with an adjacent side as shown in FIG. 18B, or FIG. 18C.
  • one corner C2 (identification part) may have a concave contour and the other corners may have an angular shape.
  • FIG. 18A a rounded shape
  • FIG. 18C As shown in, one corner C2 (identification part) may have a concave contour and the other corners may have an angular shape.
  • a rounded groove 181 (identifier) and a protrusion 183 (identifier) are formed at one long side, or a rounded groove 181 (identifier) at one short side as shown in FIG. 18E. ) May be formed, or as shown in FIG. 18F, a convex protrusion 183 (identification part) may be formed on the long side.
  • FIG. 19 to 21 are views for explaining examples of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the base 201 is illustrated. It is provided with a dam 301 (mask) in which the opening 305 is formed.
  • the base 201 may be a flexible tape, film or rigid plate.
  • As the dam 301 Al, Cu, Ag, Cu-Al alloy, Cu-Ag alloy, Cu-Au alloy, SUS (stainless steel), etc. may be used, and of course, a plated member or a member having a film formed on its surface may also be used. It is possible.
  • the dam 301 may be nonmetallic, for example, plastic may be used, and various colors or light reflectances may be selected.
  • the opening 305 formed in the dam 301 can be variously changed. That is, the opening 305 may be formed to correspond to the outline or shape of the encapsulant 180 described with reference to FIGS. 16 to 18.
  • the base 201 itself may be adhered to the dam 301 as a tape having adhesiveness or adhesion.
  • the clamp 503 may be used to easily contact and separate the base 201 and the dam 301 by external force.
  • the semiconductor light emitting chip 101 is provided on the base 201 exposed through the opening 305 so that the first electrode 80 and the second electrode 70 face the base 201.
  • the device transfer device 501 picks up each semiconductor light emitting chip 101 on the fixing part 13 (for example, a tape) by an electrical adsorption or vacuum adsorption method. 19B and 20D, it is placed on the base 201 exposed through the opening 305 of the dam 301.
  • the element transfer device 501 may recognize the space 14 (see FIG. 20C) and may pick up the semiconductor light emitting chip 101 at a next position.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object, similar to a die bonder may be used regardless of its name.
  • the base 201 and the dam 301 may be selected from a material or a color such that the light reflectance is different, or the surface may be treated.
  • the element transfer device 501 detects a difference in contrast between the dam 301 and the base 201, a difference in light reflectance, or a difference in reflected light by using a camera or an optical sensor, or patterns of the electrodes 80 and 70. (Eg, electrode separation line) and the shape and position of the opening 305 can be recognized.
  • the element transfer device 501 can correct the position or angle of the semiconductor light emitting chip 1, and the distance or distance indicated from at least one of the surface, the edge, and the point of the dam 301 due to the opening 305;
  • the semiconductor light emitting unit 105 may be placed at a position on the base 201 corresponding to the coordinates.
  • some of the corners of the opening 305 (for example, C1, C2) have a different shape from the rest (for example, C3, C4), so that the element transfer device 501 opens 305.
  • the corner shape of the semiconductor light emitting chip 101 can be placed on the base 201.
  • FIG. 21 is a view for explaining other examples of the opening of the dam, and as shown in FIG. 21A, the groove 181 of the encapsulant 180 in the side surface 307 of the dam 301 due to the opening 305; Protrusions 308 may be formed. Alternatively, as shown in FIG. 21B, the corner C2 of the opening may be formed linearly. As such, since the shape of the encapsulant 180 is determined according to the shape of the opening, the shape of the encapsulant 180 may be made by variously changing the shape of the opening. Of course, the protrusion 308 or the corner shape (eg, C2) of the opening 305 may be used to guide the direction, angle, position, etc. of the semiconductor light emitting chip 101.
  • the protrusion 308 or the corner shape (eg, C2) of the opening 305 may be used to guide the direction, angle, position, etc. of the semiconductor light emitting chip 101.
  • the encapsulant 180 is formed by doping or printing a resin or silicone containing transparent silicon or phosphor in the opening 305 in the opening 305. Thereafter, the semiconductor light emitting device 100 may be separated from the dam 301.
  • FIG. 22 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • the opening 305 is provided after the semiconductor light emitting chip 101 is provided in the opening 305.
  • the shape of the opening 305 may correspond to the shape in plan view of the encapsulant 180 described with reference to FIGS. 16-5.
  • the lower end of the side 307 due to the opening 305 has a rounded shape so that the corners C11 and C22 of the encapsulant 180 to be formed in the opening 305 are formed. It is formed to be round so that the side of the first electrode 80 and the second electrode 70 can be distinguished.
  • the encapsulant 180 surrounds the semiconductor light emitting portion 105 to expose the electrodes 80 and 70, as shown in FIG. 22B. Subsequently, after curing the encapsulant 180, as shown in FIG. 22D, the semiconductor light emitting device 100 including the semiconductor light emitting unit 105, the electrodes 80 and 70, and the encapsulant 180 is formed on the base. 201 and the dam 301 can be separated. Push the semiconductor light emitting device 100 from the electrode 80, 70 side with a bar, or push the semiconductor light emitting device 100 to the plate 1005 on which the relief pattern 1007 is formed, as shown in FIG. 22D. The semiconductor light emitting device 100 can be separated from the dam 301 by the method of cutting.
  • a release coating layer may be formed on the side of the dam 301.
  • conductive portions 141 and 142 contacting the electrodes 80 and 70 may be formed to increase the contact area and the heat dissipation area. have.
  • the semiconductor light emitting device 100 includes a semiconductor light emitting chip 101, a wall 170, And an encapsulant 180.
  • the side 307 due to the opening 305 is an inclined surface that is inclined relative to the base 201.
  • the non-transmissive material may be formed on the side surface 307 of the dam 301 and the semiconductor light emitting part 105.
  • a wall 170 is formed while naturally spreading through the opening 305 along the side of the).
  • the wall 170 may be made of various materials such as resin (silicone, epoxy, etc.), and may be used as a reflector when the reflectance of the material is 50% or more. Meanwhile, the wall 170 may be made of an electro magnetic compatibility (EMC) material to prevent electromagnetic interference. It is not excluded that the material of the wall 170 is light transmissive.
  • resin silicon, epoxy, etc.
  • EMC electro magnetic compatibility
  • a non-translucent material supplied between the side surface 307 of the dam 301 and the side surface of the semiconductor light emitting portion 105 rises along the side surface 307 of the dam 301 by surface tension.
  • the upper end of the wall 170 is formed higher than the semiconductor light emitting chip 101.
  • the non-translucent material is preferably low in viscosity so as to rise by surface tension. If the viscosity of the non-transparent material is properly selected, the shape of the top of the wall 170 can be adjusted. Meanwhile, as shown in FIG. 23B, the protrusion 315 is formed at the side surface 307 due to the opening 305.
  • an encapsulant 180 is formed in a bowl formed by the wall 170 and the semiconductor light emitting chip 101. Thereafter, the semiconductor light emitting device 100 is separated from the dam 301 and the base 201.
  • the protrusion 315 allows the groove 183 to be formed on the outer side of the wall 170 as shown in FIG. 24B.
  • grooves 183 and 181 may be formed together with the wall 170 and the encapsulant 180 as shown in FIG. 24C. Can be.
  • FIG. 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the encapsulant 180 is formed in a circular shape as shown in FIG. 25A, and the identification unit 181 is provided on a side surface of the encapsulant 180.
  • the encapsulant 180 is formed in a triangle as shown in FIG. 25B, and one corner of the encapsulant 180 has a shape in which a vertex is cut out unlike the other corner as the identification portion 181.
  • the shape of the opening 305 of the dam 301 may be changed to correspond to the shape of the encapsulant to form encapsulants having various shapes such as polygons and form an identification part.
  • the semiconductor light emitting device 100 may include a semiconductor light emitting chip 101, an encapsulant 180, and a junction 145. Include.
  • the semiconductor light emitting chip 101 is electrically connected to a plurality of semiconductor layers 30, 40, 50 (see FIG. 28C) that generate light by recombination of electrons and holes, and a plurality of semiconductor layers 30, 40, 50. It has at least one electrode 80, 70.
  • the semiconductor light emitting chip 101 may be a chip such as a blue semiconductor light emitting chip (eg, 450 nm), an NUV semiconductor light emitting chip, a green semiconductor light emitting chip, or a red semiconductor light emitting chip.
  • the encapsulant 180 covers at least a portion of the semiconductor light emitting chip 101 to expose the electrodes 80 and 70.
  • the junction 145 is positioned around the electrodes 80 and 70 so as to be electrically separated from the electrodes 80 and 70 on the surface where the electrodes 80 and 70 are exposed.
  • the junction part 145 is bonded to the substrate 500.
  • the junction portion 145 allows the semiconductor light emitting device 100 to be firmly bonded to the substrate 500, and may support the encapsulant 180.
  • the junction 145 is separated from the electrodes 80 and 70 and is electrically separated from each other.
  • the junction part 145 may be a heat dissipation passage from the encapsulant 180 or the like.
  • the encapsulant 180 may be formed in a bar shape.
  • the semiconductor light emitting device 100 may include a wall 170 around the semiconductor light emitting chip 101.
  • FIG. 27D shows an example in the form of the back side or the bottom side of the examples shown in FIGS. 27A, 27B, and 27C.
  • the encapsulant 180 may be formed to cover the plurality of semiconductor light emitting chips 101, and the plurality of junctions 145 may be formed on the bottom surface 184 of the encapsulant 180 around the semiconductor light emitting chip 101. , May be formed on the bottom surface 174 of the wall 170.
  • the semiconductor light emitting device 100 includes the junction part 145 as in the present disclosure, Bonding and / or bearing force improvement is improved.
  • FIG. 28 is a view for explaining examples of a cross-section of a semiconductor light emitting device according to the present disclosure.
  • FIG. 28A shows an example of a cut plane along the line AA in FIG. 27A
  • FIG. 28B shows a cut plane along the BB line in FIG. 27B.
  • An example is shown
  • FIG. 28C illustrates an example of the semiconductor light emitting chip 101.
  • the encapsulant 180 is formed to cover the top and side surfaces of the semiconductor light emitting chip 101 except for the electrodes 80 and 70.
  • the semiconductor light emitting chip 101 may be formed to cover the bottom surface of the semiconductor light emitting chip 101.
  • the encapsulant 180 may be made of a transparent material (eg, silicon, etc.) containing phosphors or no phosphors. As shown in FIG. 28B, the upper end 173 of the wall 170 may have a curved shape elevated by surface tension.
  • the wall 170 is preferably formed of a material with low light transmission, or a non-transmissive material (eg, a light reflective material).
  • the semiconductor light emitting chip 101 is a flip chip device and includes a growth substrate 10, a plurality of semiconductor layers 30, 40, and 50, a light reflection layer R, and a first electrode 80. , And the second electrode 70.
  • the semiconductor light emitting chip 101 is not limited to such a flip chip, and a lateral chip or a vertical chip is also applicable.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 through an electrical connection 81 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 through the electrical connection 71 to supply holes.
  • the light reflection layer R may be interposed between the second semiconductor layer 50 and the electrodes 70 and 80, and the light transmissive conductive layer 60 may be interposed between the second semiconductor layer 50 and the light reflection layer R. Can be.
  • the light reflection layer R may have a multilayer structure including an insulating layer such as SiO 2 , a distributed bragg reflector (DBR), or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • the metal reflective film is provided on the second semiconductor layer 50
  • the second electrode 70 is provided on the metal reflective film
  • 29 and 30 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 having an opening 305 on a base 201
  • a mask is provided and one or more semiconductor light emitting chips 101 are placed on the base 201 exposed through the opening 305 with the holes 309 as marks (see FIGS. 29A and 29B).
  • an encapsulant 180 is formed in the opening 305 by dispensing, printing, or the like (see FIG. 29C).
  • the encapsulant 180 may be cured, and the base 201 may be removed to expose the electrodes 80 and 70 (see FIG. 29D).
  • the junction part 145 is formed on the bottom surface 184 of the encapsulant 180 exposed by removing the base 201.
  • the encapsulant 180 may cover a part of the electrodes 80 and 70, or the electrodes 80 and 70 may be contaminated with the encapsulant 180.
  • a portion of the encapsulant 180 may be removed to better expose the electrodes 80 and 70, or an additional process of removing contamination may be added.
  • the bottom surface 184 of the encapsulant 180 may be formed as shown in FIG. 30A through plasma etching, mechanical brushing, or polishing. have.
  • the junction part 145 may be formed by plating and depositing a metal on the lower surface 184 of the encapsulant 180 to avoid the electrodes 80 and 70.
  • the joint 145 may be formed by printing or doping a non-metal material, for example, plastic, resin, or the same material as the encapsulation material 180 on the lower surface 184 of the encapsulation material 180.
  • the junction part 145 may be formed on the lower surface 184 of the encapsulant 180 as it is.
  • a groove 187 may be formed in the lower surface 184 of the encapsulant 180, and a junction 145 may be formed in the groove 187.
  • the groove may be formed by removing a portion of the encapsulant 180, or may be formed using a base having an embossed pattern corresponding to the groove 187.
  • FIG. 30D an example in which the conductive portions 141 and 142 are formed on the electrodes 80 and 70 when the junction portion 145 is formed may also be considered.
  • the semiconductor light emitting chip 101 is separated from the dam 301.
  • the semiconductor light emitting chip 101 can be pushed out of the dam 301 by being pushed by the uneven plate 1005 (see FIG. 36A) or a rod.
  • the cut dam 301 is attached to the encapsulant 180 as shown in FIG. 30D is also possible.
  • FIG. 31 and 32 are views for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 having an opening 305 on a base 201, Alternatively, a mask is provided and the semiconductor light emitting chip 101 is placed on the base 201 exposed through the opening 305 (see FIG. 31A).
  • Side 307 due to opening 305 of dam 301 may be an inclined surface inclined with respect to base 201.
  • a wall 170 is formed between the side surface 307 of the dam 301 and the semiconductor light emitting chip 101.
  • the non-transmissive material may be formed on the side surface 307 of the dam 301 and the semiconductor light emitting chip 101.
  • a wall 170 is formed while naturally spreading through the opening 305 along the side of ().
  • various materials such as resin (silicone, epoxy, etc.) may be used.
  • the reflectance of the material is 50% or more, the wall 170 may be used as a reflector.
  • the wall 170 may be formed of an electro magnetic compatibility (EMC) material to prevent electromagnetic interference. It is not excluded that the material of the wall 170 is light transmissive.
  • EMC electro magnetic compatibility
  • the wall 170 is formed between the side surface 307 of the dam 301 and the semiconductor light emitting chip 101, and the upper end 173 of the wall 170 has the side surface 307 and the encapsulation of the dam 301. It rises by surface tension along the ash 180. Since the side surface 307 of the dam 301 is an inclined surface, the upper end 173b of the side wall 170 of the side wall 307 of the dam 301 (the outer top side of the wall) is the upper side of the side wall 170 of the semiconductor light emitting chip 101. (173a; inner top of the wall). Thus, the top 173 of the wall 170 is recessed toward the bottom. In addition, a wall 170 is formed between neighboring semiconductor light emitting chips 101.
  • the non-translucent material may be selected as a material having a low viscosity. Even though the side surface 307 of the dam 301 is perpendicular to the base 201, the upper end 173 of the wall 170 may have a raised shape due to the surface tension. However, if the side 307 of the dam 301 is an inclined surface and the viscosity of the non-translucent material is properly selected, it would be more advantageous to form the shape of the top 173 of the wall 170 as described above.
  • the encapsulant 180 is formed in the cavity 175 formed by the upper end 173 of the wall 170 to cover the semiconductor light emitting chip 101.
  • the resin 1 is formed on the upper end 173 of the wall 170 and the cavity formed by the semiconductor light emitting chip 101.
  • the encapsulant 180 is formed in such a way that silicon is doped or printed.
  • the base 201 is removed and a portion of the lower surface 174 of the wall 170 is removed by a method such as plasma etching, mechanical brushing, or polishing. May be added (see FIG. 31D).
  • a junction 145 may be formed on the bottom surface 174 of the exposed wall 170.
  • the junction part 145 may be formed on the lower surface without a process of partially etching the lower surface 184 of the encapsulant 180.
  • a groove 177 may be formed in the lower surface 174 of the wall 170, and a junction 145 may be formed in the groove 177.
  • FIG. 32D an example in which the conductive portions 141 and 142 are formed on the electrodes 80 and 70 when the junction portion 145 is formed may also be considered.
  • a release coating layer may be formed on the side surface 307 of the dam 301 to facilitate separation.
  • the cut dam 301 is attached to the wall 170 as shown in FIG. 32B is also possible.
  • the upper end 173 of the wall 170 may be raised by the surface tension to have a special shape to help improve light extraction.
  • the first electrode 80 and the second electrode 70 are exposed to the lower side, and thus a surface mount device (SMD) directly mounted (eg, COB) on a circuit board such as a PCB.
  • SMD surface mount device
  • COB circuit board
  • the junction part 145 may be used. This can be supplemented or supplemented.
  • junction 145 Since the junction 145 is separated from the electrodes 80 and 70, and there is no heat generation due to the flow of current, a defect such that the junction 145 falls from the encapsulant 180 or the wall 170 even if used for a long time is suppressed.
  • FIGS. 33 and 34 are diagrams for describing an example of a method of providing a semiconductor light emitting chip to a base by using a dam.
  • the method of manufacturing the semiconductor light emitting device 100 first, an opening on the base 201 is formed.
  • a dam 301 (mask) is formed.
  • the base 201 may be a flexible tape, film or rigid plate.
  • As the dam 301 Al, Cu, Ag, Cu-Al alloy, Cu-Ag alloy, Cu-Au alloy, SUS (stainless steel), etc. may be used, and of course, a plated member or a member having a film formed on its surface may also be used. Can be.
  • Dam 301 may be a non-metal, for example, may be a plastic, dams of various colors or light reflectivity may be selected.
  • the opening 305 formed in the dam 301 may be changed in various ways.
  • the opening 305 may be elongated as shown in FIG. 29A or 33A, and a plurality of semiconductor light emitting chips 101 may be disposed in the opening 305.
  • Each semiconductor light emitting device 100 may be removed from each opening 305 (see FIG. 29A), or the long encapsulation material 180 may be cut to form each semiconductor light emitting device 100 (see FIG. 33A).
  • holes 309 may be formed in the dam 301 to guide the position (see FIGS. 33B and 33D).
  • the base 201 may itself be adhered to the dam 301 as a tape having adhesiveness or adhesion.
  • the base 201 and the dam 301 may be easily contacted and separated by the clamp 503.
  • the device transfer device 501 picks up each semiconductor light emitting chip 101 on the fixing part 13 (for example, a tape) by an electrical adsorption or vacuum adsorption method. up) and overlie the base 201 exposed by the opening 305 of the dam 301, as shown in FIG. 34D.
  • the element transfer device 501 may recognize the space 14 and may pick up the semiconductor light emitting chip 101 at a next position.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object, similar to a die bonder, may be used regardless of its name.
  • the base 201 and the dam 301 may be selected from a material or a color or a surface may be treated to have a difference in light reflectance, and the device transfer device 501 may use a camera or an optical sensor. Detects the difference in contrast between the dam 301 and the base 201, the difference in light reflectance, or the reflected light, or detects patterns of the electrodes 80 and 70 (eg, electrode separation lines), openings 305 and / or holes ( The shape and position of the 309 can be recognized. As a result, the element transfer device 501 can correct the position or angle on the base 201 exposed by the opening 305, as shown in FIG. 33B, and the dam 301 face and edge due to the opening 305.
  • the semiconductor light emitting chip 101 may be placed at a position on the base 201 corresponding to the distance or coordinates indicated from at least one of, and.
  • the semiconductor light emitting device 100 may have one semiconductor light emitting chip 101, and two electrodes of the semiconductor light emitting chip 101 may be used.
  • a junction 145 may be formed on the outside between the 80 and 70 (see FIGS. 35A, 35B, and 35C).
  • an additional encapsulant 180 is formed to surround the semiconductor light emitting chip 101 in advance, and the wall 170 is an additional encapsulant 180. It may be formed to contact (see Fig. 35D). Meanwhile, as shown in FIG.
  • a flip chip type functional element 401 is disposed between the dam 301 and the semiconductor light emitting chip 101 or between the plurality of semiconductor light emitting chips 101, and the wall 170 is disposed. Can be formed. Preferably, the electrode of the functional element 401 is exposed and the functional element 401 is buried in the wall 170.
  • the functional element 401 is, for example, a protecting element (eg, a zener diode) that protects the semiconductor light emitting chip 101 from ESD (Electrostatic Discharge) and / or Electrical Over-Stress (EOS).
  • ESD Electrostatic Discharge
  • EOS Electrical Over-Stress
  • FIG. 36 is a view for explaining other examples of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 100 may be formed in a bar or bar shape, but as shown in FIG. 36A, horizontally and vertically. May be formed in a shape without a large difference.
  • the joint 145 may be formed at the center and the edge of the lower surface 184 of the encapsulant 180 or the lower surface 174 of the wall 170.
  • the plurality of semiconductor light emitting chips 101 may be arranged between the junction portion 145 of the center and the bedrooms, for example, may be arranged in a plurality of rows and columns.
  • the semiconductor light emitting device includes a semiconductor light emitting chip 101, a light reflecting body 170, an encapsulant 180, and an outer portion 301.
  • the light reflector 170 covers a portion of the semiconductor light emitting chip 101 such that the electrodes 80 and 70 of the semiconductor light emitting chip and the semiconductor light emitting chip 101 opposite to the electrodes 80 and 7 are exposed.
  • the aforementioned wall 170 may be used (see, eg, FIGS. 31C, 32B, and 30D).
  • the light reflector 170 has an upper end raised along the outer portion 301 by surface tension.
  • the encapsulant 180 may be used as the encapsulant 180.
  • the encapsulant 180 is formed at an upper end of the light reflector 170 and a cavity formed by the semiconductor light emitting chip 101.
  • the outer portion 301 is fixed to an outer surface of the light reflector 170.
  • the dam 301 described above may be used as the outer portion 301.
  • the outer portion 301 may be both metal and nonmetal.
  • the light reflector 170 is not separated from the dam 301, but the dam 301 is cut and remains on the outer surface of the light reflector 170 (see FIGS. 36B, 32B, and 30D).
  • the outer portion 301 may be formed on an outer surface of the light reflector 170 and bonded to the substrate.
  • the outer portion 301 is electrically separated from the electrodes 80 and 70 of the semiconductor light emitting chip 101 and may function as a bonding member without current flow.
  • the semiconductor light emitting device is positioned to be electrically separated from the electrodes 80 and 70 for bonding or support, and may further include a bonding portion 145 bonded to the substrate (see FIGS. 36B, 32B, and 30D). ).
  • the junction portion 145 is positioned on at least one of the lower surface of the light reflector 170 around the electrodes 80 and 70 and the lower surface of the outer portion 301.
  • FIG. 37 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the dam 307 and the semiconductor light emitting device (S) are pushed to the plate 1005 having the uneven portion 1007 formed therein. 100) can be separated.
  • a plurality of semiconductor light emitting chips 101 coated with an additional encapsulant 190 are placed in the opening 305 of the dam 301, a wall 170 is formed, and the encapsulant 180 ) Is formed.
  • FIG. 37B the base 201 is removed and the junction 145 is formed.
  • the semiconductor light emitting device 100 may be removed from the dam 301 or the wall 170 may be cut to manufacture the semiconductor light emitting device 100.
  • the substrate 500 may have conductive patterns 511 and 512, and a fixing part 513.
  • the electrodes 80 and 70 and the junction portion 145 may be bonded to the conductive patterns 511 and 512 and the fixing portion 513 of the substrate 500 by solder 7 or by eutectic bonding or the like, respectively.
  • the fixing part 513 may be formed of a metal as well as a non-metal.
  • the semiconductor light emitting device 100 may include a semiconductor light emitting chip 101, a wall 170, and a first encapsulant ( 180, and a second encapsulant 190.
  • the semiconductor light emitting chip 101 is electrically connected to a plurality of semiconductor layers 30, 40, 50 (see FIG. 40D) that generate light by recombination of electrons and holes, and a plurality of semiconductor layers 30, 40, 50. It has at least one electrode 80, 70.
  • the semiconductor light emitting chip 101 may be a chip such as a blue semiconductor light emitting chip (eg, 450 nm), an NUV semiconductor light emitting chip, a green semiconductor light emitting chip, or a red semiconductor light emitting chip.
  • the wall 170 is positioned around the semiconductor light emitting chip 101 and has a top 173 elevated by the surface tension.
  • the first encapsulant 180 is formed in a cavity 175 formed by the upper end 173 of the wall 170, and covers the semiconductor light emitting chip 101.
  • the second encapsulant 190 is formed to be interposed between at least the wall 170 and the semiconductor light emitting chip 101.
  • the second encapsulation material 190 encloses the semiconductor light emitting chip 101 so that the electrodes 80 and 70 are exposed, and the first encapsulation material 180 is the second encapsulation material.
  • the semiconductor light emitting chip 101 is formed to cover the encapsulant 190.
  • the second encapsulant 190 does not cover the opposite sides (upper surface of the semiconductor light emitting chip) of the electrodes 80 and 70 of the semiconductor light emitting chip 101, and the first encapsulant 180 is formed of the semiconductor light emitting chip ( An example of covering while contacting the opposite side of the electrodes 80 and 70 of the 101 may also be considered.
  • At least one of the first encapsulation member 180 and the second encapsulation member 190 is made of a transparent material (eg, silicon, etc.) containing no phosphor.
  • the first encapsulation member 180 and the second encapsulation member 190 may be formed of a material having excellent light transmittance without containing phosphors (eg, silicon, resin, etc.), and the semiconductor light emitting chip 101 may be blue. It may be a semiconductor light emitting chip 101.
  • the refractive index of the first encapsulant 180 may be different from the refractive index of the second encapsulant 190.
  • the refractive index of the first encapsulant may be 1.4, and the refractive index of the second encapsulant may be 1.5.
  • the first encapsulation member 180 and the second encapsulation member 190 may be formed of the same material or may have the same refractive index.
  • the wall 170 is preferably formed of a material with low light transmission, or a non-transmissive material (eg, a light reflective material).
  • the top 173 of the wall 170 has a higher outer edge 173b than the side edge 173a of the second encapsulant 190, and the top 173 of the wall 170 is a wall ( Concave toward the bottom of 170).
  • the wall 170 is in contact with the second encapsulant 190 and has an inner side 172 leading to an upper edge 173 inner edge 173a of the wall 170.
  • the inner side surface 172 may be parallel to the side surface of the semiconductor light emitting chip 101 (see FIG. 38A).
  • the distance from the inner edge 173a of the upper end 173 of the wall 170 to the semiconductor light emitting chip 101 may be greater than the distance from the inner edge of the lower end of the wall 170 to the semiconductor light emitting chip 101.
  • Side 172 of 170 may be formed.
  • the wall 170 is preferably formed to cover the bottom surface of the second encapsulant 190 (the surface of the semiconductor light emitting chip around the electrode) so as to prevent the leakage of light.
  • the wall 170 is formed of the electrode 80. It is formed so as to cover the lower surface of the semiconductor light emitting chip 101 except for (70) (see Figs. 38A and 38B).
  • the lower surface of the semiconductor light emitting chip 101 except for the electrodes 80 and 70 may be covered by the second encapsulant 190 and also by the wall 190.
  • the lower surface of the semiconductor light emitting chip 101 except for the electrodes 80 and 70 may be covered by the wall 190 instead of being covered by the second encapsulant 190.
  • an example in which a separate reflective film 130 is provided on the lower surface of the second encapsulant 190 may also be considered (see FIG. 38C).
  • FIG. 39 is a diagram for describing other examples of the semiconductor light emitting device according to the present disclosure. As illustrated in FIG. 39, examples in which a wall does not cover the bottom surface of the second encapsulant may also be considered.
  • the semiconductor light emitting chip 101 is a flip chip element, which includes a growth substrate 10 and a plurality of light extraction elements.
  • the semiconductor layers 30, 40, and 50 may include the light reflection layer R, the first electrode 80, and the second electrode 70.
  • the semiconductor light emitting chip 101 is not limited to such a flip chip, and a lateral chip or a vertical chip is also applicable.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 through an electrical connection 81 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 through the electrical connection 71 to supply holes.
  • the light reflection layer R may be interposed between the second semiconductor layer 50 and the electrodes 70 and 80, and the light transmissive conductive layer 60 may be interposed between the second semiconductor layer 50 and the light reflection layer R.
  • the light reflection layer R may have a multilayer structure including an insulating layer such as SiO 2 , a distributed bragg reflector (DBR), or an omni-directional reflector (ODR).
  • a metal reflective film is provided on the second semiconductor layer 50
  • a second electrode 70 is provided on the metal reflective film
  • the first semiconductor layer 30 and the first electrode 80 exposed by mesa etching communicate with each other. Can be.
  • the side surface 172 of the wall 170 and the semiconductor light emitting chip 101 are formed to be in contact with each other, and the phosphor 181 is contained in the encapsulant 180. Therefore, part of the light emitted from the side surface of the semiconductor light emitting chip 101 is absorbed by the wall 170 and part is reflected. When the reflected light proceeds in the semiconductor light emitting chip 101 again, it disappears or exits to the encapsulant 180.
  • the phosphor 181 contained in the encapsulant 180 is excited by light (for example, blue light) from the semiconductor light emitting chip 101 to emit light whose wavelength is converted in all directions. Some of the light emitted from the phosphor 181 comes out of the encapsulant 180, and another portion of the light is reflected and absorbed at the top 173 of the wall 170.
  • the second encapsulation member 190 is interposed between the side surface 172 of the wall 170 and the semiconductor light emitting chip 101. Therefore, a part of the light emitted from the side surface of the semiconductor light emitting chip 101 enters the first encapsulant 180 without being reflected by the wall 170, and part of the light is reflected and absorbed by the wall 170. Some of the light reflected by the wall 170 enters the first encapsulant 180, and some enters the semiconductor light emitting chip 101. Thus, the amount of light lost can be reduced compared to the example shown in FIG. 40B. In addition, in the example shown in FIG.
  • the first encapsulation member 180 and the second encapsulation member 190 do not contain a light scattering agent such as the phosphor 181, light is not scattered in all directions. Therefore, the amount of light incident on the wall 170 is relatively small, so that absorption loss due to the wall 170 may be reduced.
  • the upper end 173 of the wall 170 is raised by the surface tension to have the shape as described above. Comparing the reflection of the light by the upper end 173 of the wall 170 and the reflection of the light by the vertical planes V11 and V12, the surfaces V11 and V12 reflected from the upper surface of the encapsulant 180 to be perpendicular to each other. The reflected light L2 may continue to be internally reflected to increase loss. In contrast, the light L1 reflected at the top 173 of the wall 170 may be better emitted from the first encapsulant 180, as shown in FIG. 40C.
  • FIG. 41 and 42 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 having an opening 305 on a base 201
  • a mask is provided and the semiconductor light emitting chip 101 is placed on the base 201 exposed through the opening 305 (see FIG. 41A).
  • a second encapsulant 190 is formed in the opening 305 (see FIG. 41B).
  • the second encapsulant 190 is cured, and the semiconductor light emitting chip 101 on which the second encapsulant 190 is formed is separated from the dam 301 (see FIG. 41C).
  • the semiconductor light emitting chip 101 may be pushed out of the dam 301 by being pushed by the uneven plate 1005 or the rod. As a result, an assembly including a semiconductor light emitting chip 101, a first encapsulant 180 exposing the first electrode 80 and the second electrode 70 and surrounding the semiconductor light emitting chip 101 is formed.
  • the second encapsulant 190 may be made of a material that transmits light while sealing such as a translucent resin or silicon.
  • the second encapsulant 190 is selected as a material having a high viscosity, when the second encapsulant 190 is formed in the opening 305 of the dam 301, the lower surface 191 and the base of the second encapsulant 190 are formed. Some gaps may be formed between the 201, or the side surfaces of the electrodes 70 and 80 may be slightly exposed without covering the second encapsulant 190 to the sides of the electrodes 70 and 80 (FIG. 41B). Reference).
  • the second encapsulant 190 when the second encapsulant 190 has a low viscosity to completely fill the corner of the opening 305, or as shown in FIG. 41B, even if there is a slight gap, the second encapsulant 190 may be intentionally removed.
  • the etched bottom surface 192 of the second encapsulant 190 may be formed by etching or brushing the bottom surface, thereby removing contamination and exposing the electrodes 70 and 80 sufficiently further ( See FIG. 41D).
  • the combination of the semiconductor light emitting chip 101 and the second encapsulant 190 shown in FIG. 41C or 41D may be used in subsequent processes.
  • a process of separately forming the reflective film 130 on the lower surfaces 191 and 192 of the second encapsulant 190 described with reference to FIG. 41B or 41D may be added.
  • the dam 301 and the combination are placed on a base 201 different from or identical to the base 201 described in FIG. 41.
  • Side 307 due to opening 305 of dam 301 may be an inclined surface inclined with respect to base 201.
  • a wall 170 is formed between the side surface 307 of the dam 301 and the semiconductor light emitting chip 101.
  • the dispenser supplies a material with low light transmittance or a non-transparent material (eg, a light reflective material) to the opening 305
  • the non-transmissive material may be formed on the side 307 of the dam 301 and the second encapsulant ( A wall 170 is formed while naturally spreading through the opening 305 along the side of 190.
  • the non-translucent portion is formed into a gap between the bottom surface of the base 201 and the second encapsulant 190.
  • the material enters and is formed as shown in FIG. 42B.
  • various materials such as resin (silicone, epoxy, etc.) may be used.
  • the reflectance of the material is 50% or more, the wall 170 may be used as a reflector.
  • the wall 170 may be formed of an electro magnetic compatibility (EMC) material to prevent electromagnetic interference. It is not excluded that the material of the wall 170 is light transmissive.
  • EMC electro magnetic compatibility
  • the wall 170 is elevated at the top 173 along the side 307 of the dam 301 by surface tension, and at least the top 173 of the wall 170 is separated from the semiconductor light emitting chip 101. It is formed to.
  • the wall 170 since the second encapsulation member 190 surrounds the semiconductor light emitting chip 101, the wall 170 is formed between the side surface 307 of the dam 301 and the second encapsulation member 190.
  • the upper end 173 of the 170 is raised by the surface tension along the side 307 and the second encapsulant 190 of the dam 301.
  • the non-translucent material may be selected as a material having a low viscosity.
  • the semiconductor light emitting chip except between the base 201 and the lower surfaces 191 and 192 of the second encapsulant 190 (refer to FIG. 41) or the electrodes 70 and 80 of the semiconductor light emitting chip 101 is used. It would be advantageous to be formed to penetrate or cover the non-transparent material to the bottom of 101.
  • the side surface 307 of the dam 301 is not a slope but is perpendicular to the base 201, the upper end 173 of the wall 170 may have a raised shape by surface tension. However, if the side 307 of the dam 301 is an inclined surface and the viscosity of the non-translucent material is properly selected, it would be more advantageous to form the shape of the top 173 of the wall 170 as described above. Top 173 of wall 170 may have a dotted line shape as shown in FIG. 42B.
  • the first encapsulant 180 is disposed in a cavity 175 formed by the upper end 173 of the wall 170 so that the first encapsulant 180 covers the semiconductor light emitting chip 101. Is formed.
  • the resin used as the wall 170 is soft cured or cured, the resin is formed in the cavity formed by the upper end 173 of the wall 170 and the second encapsulant 190.
  • the first encapsulant 180 is formed in a manner in which silicon is doped or printed.
  • the first encapsulation member 180 is formed on the second encapsulation member 190 and is separated from the semiconductor light emitting chip 101. 101 cover.
  • the second encapsulant 190 covers only the side surface of the semiconductor light emitting chip 101
  • the first encapsulant 180 covers the semiconductor light emitting chip 101 while being in contact with the semiconductor light emitting chip 101. May be. Thereafter, the assembly of the semiconductor light emitting chip 101, the first encapsulant 180, and the second encapsulant 190 is separated from the dam 301.
  • a method of pushing the semiconductor light emitting device 100 from the electrodes 80 and 70 with a bar or pushing the semiconductor light emitting device 100 to a plate having an embossed pattern may be used.
  • a release coating layer may be formed on the side surface 307 of the dam 301 to facilitate separation.
  • At least one of the first encapsulation member 180 and the second encapsulation member 190 may be made of a transparent material (eg, silicone, resin, etc.) containing no phosphor, and the refractive index of the first encapsulation member 180 may be The refractive index of the encapsulant 190 may be different.
  • the refractive index of the first encapsulation member 180 and the second encapsulation member 190 may be the same, or the first encapsulation member 180 and the second encapsulation member 190 may be made of the same material.
  • the semiconductor light emitting device 100 has a structure which is very advantageous in reducing its size, and uses the dam 301 to circumscribe the semiconductor light emitting chip 101. Since the wall 170 can be compactly formed, the wall 170 is not significantly larger than the semiconductor light emitting chip 101 and can be almost a chip scale package (CSP). In addition, in the semiconductor light emitting device 100, the first electrode 80 and the second electrode 70 are exposed to the lower side, and thus a surface mount device (SMD) directly mounted (eg, COB) on a circuit board such as a PCB. As a very efficient structure.
  • SMD surface mount device
  • FIG. 43 and 44 are views for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 is first placed on a base 201 and a semiconductor light emitting chip ( 101 overlies base 201 exposed to opening 305 of dam 301.
  • Side 307 due to opening 305 of dam 301 is an inclined surface that is inclined with respect to base 201.
  • the inclined surface may be flat, but the inclined surface is concave in this example.
  • the second encapsulation member 190 is formed in the opening 305 and cured, a combination of the semiconductor light emitting chip 101 and the second encapsulation member 190 is formed from the dam 301 and the base 201.
  • the side surface of the second encapsulant 190 is formed along the shape of the side surface 307 of the dam 301, it is slightly convex as shown in FIG. 43D.
  • the dam 301 is again provided on the base 201, and the combination is placed in the opening 305 of the dam 301. Thereafter, a white resin or a light reflecting material is supplied between the side surface 307 of the dam 301 and the first encapsulant 180 to form a wall 170.
  • the upper end 173 of the wall 170 has a raised shape by surface tension.
  • the wall 170 is cured, and the first encapsulant 180 is formed in the cavity formed by the upper end 173 of the wall 170 and the second encapsulant 190.
  • the assembly of the semiconductor light emitting chip 101, the first encapsulant 180, and the second encapsulant 190 is separated from the dam 301.
  • the inner side 172 of the wall 170 may be concave because it contacts the side of the second encapsulant 190. Therefore, the side surface 172 and the top 173 of the wall 170 has a shape that is advantageous to reflect the light upwards, and the light reflected internally in the first encapsulant 180 and the second encapsulant 190. This can escape to the outside better.
  • 45 and 46 illustrate an example of a method of providing a semiconductor light emitting chip to a base using a dam.
  • an opening 305 is first formed on a base 201.
  • a dam 301 (mask) formed.
  • the base 201 may be a flexible tape, film or rigid plate.
  • As the dam 301 Al, Cu, Ag, Cu-Al alloy, Cu-Ag alloy, Cu-Au alloy, SUS (stainless steel), etc. may be used, and of course, a plated member or a member having a film formed on its surface may also be used. It is possible.
  • the dam 301 may be nonmetallic, for example, plastic may be used, and various colors or light reflectances may be selected.
  • the opening 305 formed in the dam 301 can be variously changed.
  • the opening 305 may be formed as a rectangle with no significant difference between approximately horizontal and vertical as shown in FIG. 45A, or may be formed long as shown in FIG. 45B.
  • FIG. 45C one semiconductor light emitting chip 101 is disposed in each opening 305, or as shown in FIGS. 45B and 45D, a plurality of semiconductor light emitting chips 101 are disposed in one opening 305.
  • a hole 309 may be formed in the dam 301 to guide the position when the semiconductor light emitting chip 101 is placed on the base 201 (see FIGS. 45B and 45D).
  • the base 201 itself may be adhered to the dam 301 as a tape having adhesiveness or adhesion.
  • the clamp 503 may be used to easily contact and separate the base 201 and the dam 301 by external force.
  • the device transfer device 501 picks up each semiconductor light emitting chip 101 on the fixing part 13 (eg, a tape) by an electrosorption or vacuum adsorption method. up) and overlie the base 201 exposed by the opening 305 of the dam 301, as shown in FIG. 46D.
  • the element transfer device 501 may recognize the space 14 and may pick up the semiconductor light emitting chip 101 at a next position.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object, similar to a die bonder may be used regardless of its name.
  • the base 201 and the dam 301 may be selected from a material or a color or a surface may be treated to have a difference in light reflectance, and the device transfer device 501 may use a camera or an optical sensor. Detects the difference in contrast between the dam 301 and the base 201, the difference in light reflectance, or the reflected light, or detects patterns of the electrodes 80 and 70 (eg, electrode separation lines), openings 305 and / or holes ( The shape and position of the 309 can be recognized. As a result, the element transfer device 501 can correct the position or angle on the base 201 exposed by the opening 305, as shown in FIG. 45C or 45D, and the dam 301 due to the opening 305.
  • the semiconductor light emitting chip 101 may be placed at a position on the base 201 corresponding to the distance or coordinates indicated from at least one of the surface, the edge, and the point.
  • FIG. 47 is a diagram for describing still another example of the semiconductor light emitting device according to the present disclosure, in which the second encapsulant 190 contains a phosphor and the first encapsulant 180 does not contain a phosphor (FIG. 47a, see FIG. 47B) may be considered.
  • the semiconductor light emitting chip 101 is a blue chip
  • the phosphor may be selected to produce white light.
  • White light may enter the first encapsulant 180 due to the phosphor in the second encapsulant 190, and light is emitted in the first encapsulant 180 without scattering of light by the phosphor.
  • the amount of light extraction can be improved due to the special shape of the top 173 of the wall 170.
  • the first encapsulant 180 contains a phosphor and the second encapsulant 190 does not contain a phosphor (see FIGS. 47C and 47D) may also be considered.
  • the first encapsulant 180 and the second encapsulant 190 may also be considered.
  • both the first encapsulant 180 and the second encapsulant 190 may be considered.
  • first conductive portion 141 and the second conductive portion 142 contacting the exposed first electrode 80 and the second electrode 70 may be the second encapsulant 190 and / or the wall.
  • the junction 145 formed on the lower surface of the 170 and increasing the area of contact or junction (see FIG. 47E) or separated from the first electrode 80 and the second electrode 70 has a lower surface of the wall 170. May be considered (see FIG. 47F).
  • FIG. 48 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • a flip chip type functional device 401 is provided between a dam 301 and a semiconductor light emitting chip 101. May be disposed and walls 170 may be formed.
  • the electrode of the functional element 401 is exposed and the functional element 401 is formed in the wall 170 may be considered.
  • the functional element 401 is, for example, a protecting element (eg, a zener diode) that protects the semiconductor light emitting chip 101 from ESD (Electrostatic Discharge) and / or Electrical Over-Stress (EOS).
  • ESD Electrostatic Discharge
  • EOS Electrical Over-Stress
  • FIG. 48B an example in which the cut dam 301 is stuck to the wall 170 may be considered.
  • the upper end 173 of the wall 170 is formed by the surface tension, depending on the material of the wall 170, the material of the dam 301 and the material of the encapsulant It is also possible for the top 173 of the wall 170 to have a convex shape upward.
  • the wall 170 can be cut to produce the example shown in FIG. 48D.
  • FIGS. 48E and 48F an example in which the wall 170 is removed (see FIGS. 48E and 48F) may be considered.
  • the wall 170 when the wall 170 is separated from the dam 301, the wall 170 remains in the dam 301, and a combination of the semiconductor light emitting chip 101, the first encapsulation material 180, and the second encapsulation material 190 is provided. Can be separated from the wall 170.
  • the boundary between the first encapsulation member 180 and the second encapsulation member 190 may disappear (see FIG. 48E).
  • the reflective film 130 may be further formed on the side surfaces of the first encapsulant 180, the side and bottom surfaces of the second encapsulant 190, and the lower surface of the semiconductor light emitting chip 101 (see FIG. 48F).
  • FIG. 49 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • a plurality of semiconductor light emitting chips 101 may be formed in the opening 305 of the dam 301 as shown in FIG. 45B. And each semiconductor light emitting chip 101 is surrounded by a second encapsulant 190.
  • the base 201 is removed and the conductive portions 141 and 142 (see FIG. 49A) or the junction 145 (see FIGS. 49B and 49C) are removed. Is formed.
  • the semiconductor light emitting device 100 may be removed from the dam 301 (see FIG. 41C), or the wall 170 may be cut as shown in FIG.
  • the conductive portions 141 and 142 are bonded to the conductive patterns 511 and 512 formed on the substrate 500 (see FIG. 49A), or the electrodes 80 and 70 and the bonding portion 145 are bonded to the solder 7.
  • the conductive patterns may be bonded to the conductive patterns 511 and 512 and the fixing unit 513 of the base 200, respectively, or by eutectic bonding (see FIG. 49C).
  • a semiconductor light emitting device comprising: a semiconductor light emitting chip having a semiconductor light emitting part for generating light by recombination of electrons and holes and at least one electrode electrically connected to the semiconductor light emitting part; A wall positioned around the semiconductor light emitting part, the wall including a first portion having a first height and a second portion having a second height lower than the first height; And an encapsulation material covering the semiconductor light emitting chip exposed from the wall and transmitting light, the encapsulation material exposed to the opposite side of the at least one electrode and the second portion side; Semiconductor light emitting device comprising a.
  • a wall is formed to surround the side surface of the semiconductor light emitting chip, and two first portions facing each other; And two second portions facing each other in a different direction from the two first portions.
  • An outer surface of the second portion of the wall and a surface of the encapsulant exposed to the second portion side are cut surfaces and are connected to each other.
  • the first portion of the wall is higher in height than the portion closer to the semiconductor light emitting portion than the portion that is far away from the semiconductor light emitting portion, and the second portion of the wall is lower in height than the portion near the semiconductor light emitting portion.
  • the semiconductor light emitting portion is: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes And a plurality of semiconductor layers having an active layer that generates light by recombination of at least one electrode, wherein the at least one electrode is located on an opposite side of the encapsulant relative to the plurality of semiconductor layers, A first electrode supplying one; And a second electrode positioned on an opposite side of the encapsulant based on the plurality of semiconductor layers, the second electrode supplying the other one of electrons and holes to the second semiconductor layer.
  • opposite sides of the encapsulant are blocked from being exposed by the two first portions, and are respectively exposed to opposite sides of the first electrode and the second electrode and to the two second portions, respectively.
  • Semiconductor light emitting device (8) opposite sides of the encapsulant are blocked from being exposed by the two first portions, and are respectively exposed to opposite sides of the first electrode and the second electrode and to the two second portions, respectively.
  • a method of manufacturing a semiconductor light emitting device comprising the steps of: providing a dam with an opening formed on a base and a semiconductor light emitting chip on a base exposed by the opening; a semiconductor light emitting portion for generating light by recombination of electrons and holes; Providing a semiconductor light emitting chip having at least one electrode electrically connected to the semiconductor light emitting part in the opening; Forming a wall between the side of the dam and the side of the semiconductor light emitting portion, the first portion having a first height relative to one side of the semiconductor light emitting portion, and a lower portion than the first height, when viewed from the side of the semiconductor light emitting portion; Forming a wall comprising a second portion having two heights; Forming an encapsulant covering the semiconductor light emitting chip exposed from the wall, the encapsulant covering the semiconductor light emitting chip so that the at least one electrode is exposed and being exposed to the opposite side of the at least one electrode and the second part side; Forming step; manufacturing method of a semiconductor light emitting device comprising
  • the plurality of semiconductor light emitting chip is provided adjacent to each other, and in the step of forming the wall, between the side of the dam and the side of the semiconductor light emitting portion, the top of the wall along the wall Elevated by the surface tension (elevated) to form a first portion, between the plurality of semiconductor light emitting chip, the upper end of the wall is raised by the surface tension along the side of the semiconductor light emitting chip to form a second portion
  • a method of manufacturing a semiconductor light emitting element is
  • the first portion is formed so that the height is higher than the semiconductor light emitting portion
  • the second portion is a method of manufacturing a semiconductor light emitting element, characterized in that formed below the height of the semiconductor light emitting portion.
  • a method for manufacturing a semiconductor light emitting element characterized in that the side surface of the dam due to the opening is an inclined surface which is inclined with respect to the base.
  • a light source module provided on the side of the light guide plate, comprising: a substrate provided on the side of the light guide plate; And a semiconductor light emitting device provided on the substrate and emitting light to the side surface of the light guide plate, wherein the semiconductor light emitting device includes: a semiconductor light emitting part that generates light by recombination of electrons and holes, and is electrically connected to the semiconductor light emitting part; A semiconductor light emitting chip having at least one electrode provided on an opposite side of the light guide plate based on the semiconductor light emitting part, and mounted on a substrate; A wall positioned around the semiconductor light emitting part, the first part having a first height toward the side surface of the light guide plate with respect to the at least one electrode side, and the second part having a second height lower than the first height; A first portion provided in a thickness direction of the light guide plate, and a second portion provided in a length direction of a side surface of the light guide plate; And an encapsulation material covering the semiconductor light emitting chip and facing the side surface of the light
  • a light source module characterized in that a plurality of semiconductor light emitting elements are provided on the substrate along the side of the light guide plate, and the second portion of each semiconductor light emitting element and the encapsulant exposed toward the second portion face each other.
  • a semiconductor light emitting device comprising: a semiconductor light emitting unit for generating light by recombination of electrons and holes; At least one electrode electrically connected to the semiconductor light emitting unit; And an encapsulation material enclosing the semiconductor light emitting part so that at least one electrode is exposed and transmitting light, and an encapsulation material formed with an identification part so as to distinguish the direction of the semiconductor light emitting part.
  • the semiconductor light emitting portion includes: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes And a plurality of semiconductor layers having an active layer that generates light by recombination of the at least one electrode, wherein the at least one electrode is provided on one side of the plurality of semiconductor layers and supplies one of electrons and holes to the first semiconductor layer.
  • the encapsulant has a plurality of corners, and the identification portion is at least one corner of the plurality of corners, the first electrode side and the second electrode. At least one corner has a contour different from the remaining corners so that the sides can be distinguished.
  • the identification portion is at least one groove or protrusion formed in the encapsulant so as to distinguish the first electrode side and the second electrode side when viewed from opposite sides of the first electrode and the second electrode. device.
  • a semiconductor light emitting device characterized in that at least one corner has one of a rounded contour, a concave contour, and a linear contour, and the remaining corners have an angulated contour.
  • An encapsulant has a plurality of sides, and the groove or the protrusion is formed on at least one of the plurality of sides.
  • the encapsulant From the side of the encapsulant, the encapsulant has a plurality of corners, and the identification portion is at least one corner of the plurality of corners, so that the first electrode side and the second electrode side can be distinguished from each other. And at least one corner has an outline line different from the remaining corners.
  • a wall positioned on the side of the semiconductor light emitting portion, wherein the top of the wall is elevated by surface tension; and the encapsulant includes a bowl formed by the top of the wall and the semiconductor light emitting portion.
  • the semiconductor light emitting device characterized in that formed in).
  • a method of manufacturing a semiconductor light emitting device comprising: providing a semiconductor light emitting chip on a base having a dam and an opening formed on the base, the semiconductor light emitting chip being formed by recombination of electrons and holes; Providing a semiconductor light emitting chip having a semiconductor light emitting part for generating a light emitting element and a first electrode and a second electrode electrically connected to the semiconductor light emitting part, respectively; And forming an encapsulant enclosing the semiconductor light emitting part so that the first electrode and the second electrode are exposed in the opening, and forming an encapsulant formed with an identification part so as to distinguish the first electrode side and the second electrode side.
  • Method for manufacturing a semiconductor light emitting device comprising a.
  • the contour of the opening has a plurality of corners, and at least one corner of the plurality of corners has a shape different from the remaining corners
  • the encapsulant has a plurality of corners along the contour of the dam, and the identification portion is at least one corner of the plurality of corners, and has a shape different from the remaining corners.
  • the outline of the opening has at least one protrusion or groove
  • the identification portion corresponds to at least one protrusion or groove of the dam. At least one groove or protrusion formed in the encapsulant.
  • a semiconductor light emitting device mounted on a substrate comprising: a semiconductor light emitting chip having a plurality of semiconductor layers for generating light by recombination of electrons and holes, and electrodes electrically connected to the plurality of semiconductor layers ; An encapsulant covering at least a portion of the semiconductor light emitting chip to expose the electrode; And a junction part positioned to be electrically separated from the electrode around the electrode and bonded to the substrate.
  • junction part is positioned so as not to overlap with the semiconductor light emitting chip on the surface where the electrode is exposed.
  • a semiconductor light emitting element wherein the junction portion is made of metal.
  • a semiconductor light emitting element comprising a joining portion formed on a lower surface of an encapsulant around an electrode.
  • a wall (wall) located around the semiconductor light emitting chip includes, the encapsulant is formed on the top of the wall to cover the semiconductor light emitting chip, the junction is formed on the lower surface of the wall around the electrode A semiconductor light emitting element.
  • (33) a plurality of semiconductor light emitting chips covered by an encapsulant; a plurality of support parts provided corresponding to the encapsulant between the plurality of semiconductor light emitting chips.
  • the semiconductor light emitting device characterized in that the encapsulant has a bar (bar) shape.
  • junction portion is formed at least on the bottom surface or the edge of the wall of the encapsulant.
  • the plurality of semiconductor layers include: a first semiconductor layer having a first conductivity; A second semiconductor layer having a second conductivity different from the first conductivity; And an active layer interposed between the first semiconductor layer and the second semiconductor layer, the active layer generating light by recombination of electrons and holes, including an additional electrode, wherein one of the electrode and the additional electrode is a first semiconductor. Supplying one of electrons and holes to the layer, the other of the electrode and the additional electrode supplies the other of electrons and holes to the second semiconductor layer, and the support is located outside between the electrode and the additional electrode A semiconductor light emitting element.
  • the electrode may correspond to the first electrode in the above description, and the additional electrode may correspond to the second electrode in the above description. Conversely, the electrode may correspond to the second electrode in the above description, and the additional electrode may correspond to the first electrode in the above description.
  • the substrate has a first conductive portion and a second conductive portion, and a fixing portion electrically separated from the first conductive portion and the second conductive portion, wherein the first electrode and the second electrode comprise a first conductive portion, And a bonding portion bonded to the second conductive portion, and the bonding portion is bonded to the fixed portion.
  • a semiconductor light emitting device mounted on a substrate comprising: a semiconductor light emitting chip having a plurality of semiconductor layers for generating light by recombination of electrons and holes, and electrodes electrically connected to the plurality of semiconductor layers ); A light reflecting body covering a portion of the semiconductor light emitting chip to expose the electrode and the semiconductor light emitting chip opposite the electrode; An encapsulant formed on the light reflector and on the semiconductor light emitting chip opposite the electrode; And an outside portion fixed to an outer surface of the light reflection body.
  • a semiconductor light emitting device comprising a; bonding portion bonded to the substrate and positioned to be electrically separated from the electrode on the lower surface of the light reflector around the electrode.
  • a semiconductor light emitting element characterized in that the outer portion is formed on an outer surface of the light reflector and bonded to the substrate.
  • a semiconductor light emitting device characterized in that the light reflector has an upper end raised along the outer portion by surface tension, and the encapsulation material is formed in an upper end of the light reflector and a cavity formed by the semiconductor light emitting chip.
  • a semiconductor light emitting device comprising: a semiconductor light emitting chip having a plurality of semiconductor layers for generating light by recombination of electrons and holes, and electrodes electrically connected to the plurality of semiconductor layers; A wall located around the semiconductor light emitting chip, the wall having an upper end elevated by surface tension; A first encapsulation material formed in a cavity formed at an upper end of a wall to cover the semiconductor light emitting chip; And a second encapsulation material interposed between at least a wall and the semiconductor light emitting chip.
  • At least one of the first encapsulation material and the second encapsulation material is a semiconductor light emitting device, characterized in that made of a transparent material containing no phosphor.
  • a refractive index of the first encapsulant is different from that of the second encapsulant.
  • the second encapsulant is formed to cover at least an upper surface of the semiconductor light emitting chip on which the electrode is formed, and a side surface of the semiconductor light emitting chip, and the first encapsulant is formed on the upper end of the wall and the cavity formed by the second encapsulant.
  • a semiconductor light emitting device characterized in that.
  • the plurality of semiconductor layers include: a first semiconductor layer having a first conductivity; A second semiconductor layer having a second conductivity different from the first conductivity; And an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, wherein the active layer includes an additional electrode, wherein the electrode and the additional electrode include a plurality of semiconductor layers.
  • the electrode and the additional electrode On the opposite side of the first encapsulant as a reference, one of the electrode and the additional electrode supplies one of electrons and holes to the first semiconductor layer, and the other of the electrode and the additional electrode is connected to the second semiconductor layer. And supplying the other one of the holes, wherein the second encapsulant surrounds the semiconductor light emitting chip to expose the electrode and the additional electrode.
  • the electrode may correspond to the first electrode in the above description, and the additional electrode may correspond to the second electrode in the above description. Conversely, the electrode may correspond to the second electrode in the above description, and the additional electrode may correspond to the first electrode in the above description.
  • a semiconductor light emitting element characterized in that the wall is formed to cover the lower surface of the second encapsulant around the electrode.
  • a semiconductor light emitting element wherein the wall is formed so as to cover the lower surface of the semiconductor light emitting chip excluding the electrode and the additional electrode, and the lower surface of the second encapsulant.
  • a semiconductor light emitting chip having a dam having an opening formed on the base and an electrode electrically connected to the plurality of semiconductor layers and the plurality of semiconductor layers on the base exposed through the opening, the surface being disposed between the side of the dam and the semiconductor light emitting chip.
  • a semiconductor light emitting device manufactured by forming a wall having an upper end raised by tension comprising: a semiconductor light emitting device having a plurality of semiconductor layers generating light by recombination of electrons and holes, and electrodes electrically connected to the plurality of semiconductor layers Chips (semiconductor light emitting chip); An encapsulant formed between the wall and the semiconductor light emitting chip and on an upper surface of the semiconductor light emitting chip; And an additional encapsulant formed integrally with the encapsulant on the opposite side of the electrode, having a side surface connected to the encapsulant.
  • Chips semiconductor light emitting chip
  • the outer end of the side is formed higher relative to the electrode than the inner end of the encapsulant and the side is formed along the shape of the top of the wall elevated by the surface tension, with an additional convex side down.
  • Encapsulation material; semiconductor light emitting device comprising a.
  • the encapsulant may correspond to the second encapsulant in the above description, and the additional encapsulant may correspond to the first encapsulant in the above description.
  • a semiconductor light emitting device characterized in that the upper end of the side of the encapsulant is formed farther from the semiconductor light emitting chip than the lower end of the side of the encapsulant.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a dam with an opening formed on a base and a semiconductor light emitting chip on a base exposed by the opening; a plurality of semiconductor layers generating light by recombination of electrons and holes And a semiconductor light emitting chip having an electrode electrically connected to the plurality of semiconductor layers in the opening; Forming a wall between the side of the dam and the semiconductor light emitting chip, wherein the top of the wall is elevated along the side of the dam by surface tension, and at least the top of the wall forms a wall away from the semiconductor light emitting chip.
  • the semiconductor light emitting chip having a second encapsulant covering the semiconductor light emitting chip is formed in the opening.
  • a method for manufacturing a semiconductor light emitting device characterized in that at least one of the first encapsulating material and the second encapsulating material is made of a transparent material containing no phosphor.
  • the plurality of semiconductor layers include: a first semiconductor layer having a first conductivity; A second semiconductor layer having a second conductivity different from the first conductivity; And an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, wherein the active layer includes an additional electrode, wherein the electrode and the additional electrode include a plurality of semiconductor layers.
  • the electrode and the additional electrode On the opposite side of the first encapsulant as a reference, one of the electrode and the additional electrode supplies one of electrons and holes to the first semiconductor layer, and the other of the electrode and the additional electrode is connected to the second semiconductor layer. Supplying the other one of the holes, and in the step of providing the semiconductor light emitting chip in the opening, the electrode and the additional electrode are placed so as to face the base.
  • the material forming the wall extends between the base and the lower surface of the second encapsulant, so that the wall is formed to cover the lower surface of the second encapsulant.
  • the top of the wall is raised by the surface tension along the side of the dam and the second encapsulant, and the wall is formed such that the outer end is higher in height than the second encapsulant side.
  • step (59) prior to the step of providing the semiconductor light emitting chip in the opening, the step of providing a semiconductor light emitting chip on the additional base, on the additional dam with the opening, and on the additional base exposed by the opening; Forming a second encapsulant in the opening of the additional dam so as to cover the semiconductor light emitting chip; And separating the semiconductor light emitting chip and the second encapsulation material from the additional dam and the base.
  • (61) separating the semiconductor light emitting chip, the first encapsulation material, the wall, and the second encapsulation material from the dam by a sieve combined with each other.
  • (62) separating the semiconductor light emitting chip, the first encapsulation material, and the second encapsulation material from the wall and the dam by a sieve combined with each other.
  • a semiconductor light emitting device having a chip scale package (CSP) that is not significantly larger in size than a semiconductor light emitting chip is provided.
  • CSP chip scale package
  • the phosphor is formed only in an amount necessary to cover the semiconductor light emitting portion exposed from the wall, the cost is saved.
  • the first electrode and the second electrode are exposed to the lower end of the wall, it has a very efficient structure as a SMD (surface mount device) directly mounted on a circuit board such as a PCB.
  • SMD surface mount device
  • the direction of the first electrode and the second electrode of the semiconductor light emitting device it is possible to know the direction of the first electrode and the second electrode of the semiconductor light emitting device only by looking at the appearance of the encapsulant. There is a merit that the mounting direction is reversed, or a misalignment can be easily found in the inspection process.
  • the bonding force and the supporting force are compensated, and there is no heat generation due to the current flow.
  • the junction improves reliability.
  • an encapsulant is interposed between the semiconductor light emitting chip and the wall to reduce light absorption loss, and the light extraction efficiency is improved due to the special shape of the top of the wall.
  • At least one of the first encapsulation portion and the second encapsulation portion does not contain a phosphor, so that the light absorption loss by the wall can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩; 반도체 발광칩 주변에 위치하는 벽(wall);으로서, 표면장력에 의해 상승된(elevated) 상단을 가지는 벽; 반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 형성된 제1 봉지재; 그리고 적어도 벽과 반도체 발광칩의 사이에 개재된 제2 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자 및 이의 제조방법(SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME)에 관한 것이다.

Description

반도체 발광소자 및 이의 제조방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조방법(SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME)에 관한 것으로, 특히 발광소자의 크기를 줄인 반도체 발광소자 및 이의 제조방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
반도체 발광소자(semiconductor light emitting device)는 에피(EPI) 공정, 칩 형성(Fabrication) 공정 및 패키지(Package) 공정 등을 거쳐 제조된다.
도 1은 미국 등록특허공보 제6,650,044호에 도시된 LED의 일 예를 나타내는 도면으로서, LED는 성장 기판(100)에 복수의 반도체층(300,400,500)이 순차로 증착되어 있다. 제2 반도체층(500) 위에 금속 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 전극(800)이 형성되어 있다. 봉지재(1000)는 형광체를 함유하며, 성장 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 형성된다. LED는 전기적 콘택(820,960)이 구비된 기판(1200)에 도전성 접착제(830,970)에 의해 접합된다.
도 2는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저, 기판(1200) 위에 복수의 LED(2A-2F)를 배치한다. 기판(1200)은 실리콘으로 이루어지며, 각 LED의 성장 기판(100; 도 1 참조)은 사파이어 또는 실리콘 카바이드로 이루어진다. 기판(1200)에는 전기적 콘택(820,960; 도 1 참조)이 형성되어 있고, 각 LED는 전기적 콘택(820,960)에 접합된다. 이후, 각 LED에 대응하는 개구(8A-8F)가 형성된 스텐실(6)을 기판(1200)에 구비한 후, 전기적 콘택(820,960)의 일부가 노출되도록 봉지재(1000; 도 1 참조)를 형성한다. 이후, 스텐실(6)을 제거하고, 큐어링 공정을 수행한 후에, 기판(1200)을 쏘잉(sawing) 또는, 스크라이빙(scribing)해서 개별 반도체 발광소자로 분리한다.
도 26은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자(semiconductor light emitting device)는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 반도체 발광칩 주변에 위치하는 벽(wall);으로서, 표면장력에 의해 상승된(elevated) 상단을 가지는 벽; 반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 형성된 제1 봉지재; 그리고 적어도 벽과 반도체 발광칩의 사이에 개재된 제2 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 복수의 반도체층과 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩을 구비하고, 댐의 측면과 반도체 발광칩의 사이에 표면 장력에 의해 상승된 상단을 가지는 벽을 형성하여 제조되는 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 벽과 반도체 발광칩 사이, 및 반도체 발광칩의 상면에 형성된 봉지재; 그리고 전극의 반대 측에서 봉지재에 일체로 형성된 추가의 봉지재;로서, 봉지재와 이어진 측면을 가지며. 봉지재와 이어진 측면의 내측 끝보다 측면의 외측 끝이 전극을 기준으로 더 높게 형성되며, 측면은 표면장력에 의해 상승된(elevated) 벽의 상단의 형상을 따라 형성되어 아래로 볼록한 측면을 가지는 추가의 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계; 개구로 인한 댐의 측면과 반도체 발광칩의 사이에 벽을 형성하는 단계;로서, 벽의 상단이 표면장력에 의해 댐의 측면을 따라 상승되며(elevated), 적어도 벽의 상단이 반도체 발광칩으로부터 떨어진 벽을 형성하는 단계; 그리고 반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 제1 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 4는 도 3에서 절단선 A-A, 및 B-B를 따라 절단한 단면의 예들을 설명하기 위한 도면,
도 5, 및 도 6은 댐의 일 예, 및 댐의 개구에 반도체 발광소자를 구비하는 방법의 일 예를 설명하기 위한 도면들
도 7 및 도 8은 벽을 형성하는 방법의 일 예를 설명하는 도면들
도 9 및 도 10은 봉지재를 형성하는 방법의 일 예를 설명하는 도면들
도 11은 개별 반도체 발광소자로 분리하는 방법의 일 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 다른 예들을 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 14 및 도 15는 본 개시에 따른 광원모듈의 일 예를 설명하기 위한 도면들,
도 16은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 17는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 18는 본 개시에 따른 반도체 발광소자(100)의 또 다른 예들을 설명하기 위한 도면,
도 19 내지 도 21은 본 개시에 따른 반도체 발광소자의 제조방법의 예들을 설명하기 위한 도면들,
도 22는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 23 및 도 24은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예들을 설명하기 위한 도면들,
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 26은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 예들을 설명하기 위한 도면,
도 28는 본 개시에 따른 반도체 발광소자의 단면의 예들을 설명하기 위한 도면,
도 29 및 도 30은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들,
도 31 및 도 32은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하기 위한 도면들,
도 33 및 도 34은 댐을 사용하여 반도체 발광칩을 베이스에 구비하는 방법의 일 예를 설명하기 위한 도면들,
도 35은 본 개시에 따른 반도체 발광소자의 다른 예들을 설여하기 위한 도면,
도 36는 본 개시에 따른 반도체 발광소자의 다른 예들을 설여하기 위한 도면,
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설여하기 위한 도면,
도 38은 본 개시에 따른 반도체 발광소자의 예들을 설명하기 위한 도면,
도 39는 본 개시에 따른 반도체 발광소자의 다른 예들을 설명하기 위한 도면,
도 40는 벽의 상단의 형상과 빛추출의 관계의 일 예를 설명하기 위한 도면,
도 41 및 도 42은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들,
도 43 및 도 44는 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하기 위한 도면들,
도 45 및 도 46은 댐을 사용하여 반도체 발광칩을 베이스에 구비하는 방법의 일 예를 설명하기 위한 도면들,
도 47는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설여하기 위한 도면,
도 48은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설여하기 위한 도면,
도 49는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자(100)는 반도체 발광칩(101; semiconductor light emitting chip), 벽(170; wall), 및 봉지재(180)를 포함한다. 반도체 발광칩(101)은 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부(105; 도 4 참조)와, 반도체 발광부(105)에 전기적으로 연결된 적어도 하나의 전극(80,70)을 가진다. 벽(170)은 반도체 발광부(105)의 주변에 위치하며, 제1 높이를 가지는 제1 부분(171)과, 제1 높이보다 낮은 제2 높이를 가지는 제2 부분(175)을 포함한다. 봉지재(180)는 적어도 하나의 전극(80,70)이 노출되도록 벽(170)으로부터 노출된 반도체 발광칩(101)을 덮으며, 적어도 하나의 전극(80,70)의 반대 측, 및 제2 부분(175) 측으로 노출된다. 반도체 발광칩(101)은 청색 LED 칩(예: 450 nm), NUV LED 칩, 녹색 LED 칩, 적색 LED 칩 등의 칩일 수 있다. 봉지재(180)에는 형광체가 함유될 수 있으며, 형광체의 종류는 반도체 발광칩(101)으로부터의 요구되는 빛에 따라 반도체 발광칩(101)에 대응하게 선택될 수 있다.
도 4a는 도 3에서 A-A 선을 따라 절단한 단면의 일 예를 설명하기 위한 도면이고, 도 4b는 도 3에서 B-B 선을 따라 절단한 단면의 일 예를 설명하기 위한 도면이다. 본 예에서, 반도체 발광칩(101)으로는 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 및 2개의 전극(80,70)을 포함한다. 본 개시에서 반도체 발광칩(101)은 플립칩에 한정되지 않으며, 레터럴칩(lateral chip)이나 수직형칩(vertical chip)도 적용가능하다.
3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 도 4a에 제시된 바와 같이, 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(60)이 개재될 수 있다. 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 또는, 제2 반도체층(50) 위에 금속 반사막이 구비되고, 전극(70)이 금속 반사막 위에 구비되며, 메사식각으로 노출된 제1 반도체층(50)과 다른 전극(80)이 연통될 수 있다.
벽(170)은 반도체 발광칩(101)의 측면을 두르도록 형성되며(도 3b 참조), 서로 대향하는 2개의 제1 부분(171)들과, 2개의 제1 부분(171)들과 다른 방향으로 서로 대향하는 2개의 제2 부분(175)들을 포함한다. 도 4a에 제시된 바와 같이, 벽(170)의 제1 부분(171)은 전극(80,70) 측을 기준으로 반도체 발광부(105)보다 높이가 높고, 도 4b에 제시된 바와 같이, 벽(170)의 제2 부분(175)은 반도체 발광부(105)의 높이 이하이다. 봉지재(180)와 접촉하는 제1 부분(171)의 상단, 및 제2 부분(175)의 상단은 표면장력에 의해 상승된(elevated)된 형상을 가질 수 있다. 예를 들어, 벽(170)의 제1 부분(171)은 반도체 발광부(105)로부터 먼 부분이 반도체 발광부(105)에 가까운 부분보다 높이가 높고, 벽(170)의 제2 부분(175)은 반도체 발광부(105)로부터 먼 부분이 반도체 발광부(105)에 가까운 부분보다 높이가 낮다.
봉지재(180)는 반도체 발광칩(101)을 덮도록 형성되며, 반도체 발광부(105)로부터의 빛은 봉지재(180)에 함유된 형광체에 의해 파장이 변환된다. 봉지재(180)는 도 4a에 제시된 바와 같이 전극(80,70)의 반대 측으로 노출되며, 도 4b에 제시된 바와 같이, 봉지재(180)는 제2 부분(175)보다는 높게 형성되어 제2 부분(175) 방향으로 노출된다. 따라서, 빛은 전극(80,70)의 반대 측뿐만 아니라 벽(170)의 제2 부분(175) 측으로도 방사된다. 본 예에서, 봉지재(180)는 제1 부분(171) 측으로는 노출되지 않는다. 본 예에서 전극(80,70)은 2개의 제2 부분(175)들이 서로 대향하는 방향으로 배열되어 있지만, 2개의 제1 부분(171)들이 서로 대향하는 방향으로 배열되는 예도 고려할 수 있다.
이하, 도 5 내지 도 11를 참조하여 반도체 발광소자(100)의 제조방법의 일 예를 설명한다.
도 5, 및 도 6은 댐의 일 예, 및 댐의 개구에 반도체 발광소자를 구비하는 방법의 일 예를 설명하기 위한 도면들로서, 반도체 발광소자(100)의 제조 방법에 있어서, 먼저, 도 5a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301; 마스크)을 구비한다. 베이스(201)는 플렉시블한 테이프이거나 필름이거나 딱딱한 플레이트일 수 있다. 댐(301)으로는 Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 부재 또는 표면에 막이 형성된 부재도 물론 사용 가능하다. 댐(301)은 비금속일 수도 있으며, 예를 들어, 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 댐(301)에 형성되는 개구(305)는 다양하게 변경이 가능하다. 본 예에서, 개구(305)는 도 5a에 제시된 바와 같이, 일 측으로 길게 뻗도록 형성되어 있고, 이러한 개구(305)가 복수 개가 형성되어 있다. 댐(301)에는 반도체 발광칩(101)을 베이스(201)에 놓을 때, 위치를 가이드하기 위해 홀(309)이 형성되어 있다.
베이스(201) 자체로 접착성 또는 점착성을 가지는 테이프로서 댐(301)에 접착될 수 있다. 또는, 도 6a 및 도 6b에 제시된 바와 같이, 클램프(503)를 사용하여 외력에 의해 베이스(201)와 댐(301)을 간편하게 접촉 및 분리시킬 수 있다.
이후, 개구(305)로 노출된 베이스(201) 위에 제1 전극(80) 및 제2 전극(70)이 베이스(201)를 향하도록 복수의 반도체 발광칩(101)을 구비한다. 예를 들어, 도 5b, 도 6c 및 도 6d에 제시된 바와 같이, 소자 이송장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착 방식으로 픽업(pick-up)하여 댐(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 소자 이송장치(501)는 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
예를 들어, 베이스(201)와 댐(301)은 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있으며, 소자 이송장치(501)는 카메라나 광학센서 등을 이용하여, 댐(301)과 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나, 전극(80,70)의 패턴(예: 전극 분리선), 개구(305) 및/또는 홀(309)의 형상 및 위치를 인식할 수 있다. 이에 의해 소자 이송장치(501)는 개구(305)로 노출된 베이스(201) 위에 위치나 각도를 보정할 수 있고, 개구(305)로 인한 댐(301) 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓을 수 있다.
도 7 및 도 8은 벽(170)을 형성하는 방법의 일 예를 설명하는 도면들로서, 도 8a는 도 7에서 C-C 선을 따라 절단한 단면의 일 예를 나타내는 도면이고, 도 8b는 도 7에서 D-D 선을 따라 절단한 단면의 일 예를 나타내는 도면이다. 도 7에 제시된 바와 같이, 반도체 발광부(105)의 측면에 구비되는 벽(170)을 형성한다. 예를 들어, 도 8a에 제시된 바와 같이, 개구(305)로 인한 측면(307)은 베이스(201)에 대해 기울어진 경사면이다. 바람직하게는 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)을 디스펜서로 개구(305)에 공급하면, 비투광성 물질은 댐(301)의 측면(307)과 반도체 발광부(105)의 측면을 따라 자연스럽게 개구(305)에 퍼지면서 벽(170)이 형성된다.
벽(170)은 수지(실리콘계, 에폭시계 등) 등 다양한 물질이 사용될 수 있으며, 그 물질의 반사율이 50% 이상인 경우에는 리플렉터(reflector)로 사용이 가능하다. 한편, 벽(170)은 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 이루어질 수 있다. 벽(170)의 재질이 투광성인 경우를 배제하는 것은 아니다.
도 8a에 제시된 바와 같이, 댐(301)의 측면(307)과 반도체 발광부(105)의 측면 사이에 공급된 비투광성 물질이 표면장력에 의해 댐(301)의 측면(307)을 따라 상승하여 반도체 발광칩(101)보다 높이가 높게 벽(170)의 제1 부분(171)이 형성된다. 한편, 반도체 발광칩(101) 사이에서는 비투광성 물질이 표면장력에 의해 도 8b에 제시된 바와 같이 형성되며, 반도체 발광칩(101)의 높이 이하의 제2 부분(175)이 형성된다. 표면장력에 의해 상승하도록, 비투광성 물질은 점성이 낮은 것이 바람직하다. 비투광성 물질의 점성을 적절히 선택하면, 벽(170)의 제1 부분(171), 및 제2 부분(175)의 상단의 형상을 조절할 수 있다. 댐은 도 8c에 제시된 바와 같이 경사면이 아니라 수직으로 된 면을 가지는 것도 가능하다.
도 9 및 도 10은 봉지재를 형성하는 방법의 일 예를 설명하는 도면들로서, 도 10a는 도 9에서 E-E 선을 따라 절단한 단면의 일 예를 나타내는 도면이고, 도 10b는 도 9에서 F-F 선을 따라 절단한 단면의 일 예를 나타내는 도면이다. 다음으로, 벽(170)으로 사용된 수지를 소프트 큐어링(curing) 또는, 큐어링한 후, 벽(170)으로부터 노출된 반도체 발광부(105)를 덮도록, 예를 들어, 형광체를 함유한 수지 또는 실리콘을 개구(305)에 도팅하거나 프린팅하는 방법으로 봉지재(180)를 형성한다. 봉지재(180)는 도 10a에 제시된 바와 같이, 전극(80,70)의 반대 측으로 노출되며, 도 10b에 제시된 바와 같이 제1 부분(171)보다 높이가 낮은 벽(170)의 제2 부분(175) 측으로 노출된다. 따라서, 반도체 발광부(105)로부터의 빛은 봉지재(180)를 통해 전극(80,70)의 반대측, 및 벽(170)의 제2 부분(175) 측으로 방사될 수 있다.
도 11은 개별 반도체 발광소자로 분리하는 방법의 일 예를 설명하는 도면으로서, 봉지재(180) 형성 이후, 반도체 발광칩(101), 벽(170), 및 봉지재(180)를 포함하는 반도체 발광소자(100)를 베이스(201) 및 댐(301)과 분리할 수 있다. 바(bar)로 전극(80,70) 측으로부터 반도체 발광소자(100)를 밀어내거나, 도 11a에 제시된 바와 같이, 양각 패턴이 형성된 판(1005)으로 반도체 발광소자(100)를 밀어내는 방법으로 댐(301)으로부터의 반도체 발광소자(100)를 분리할 수 있다. 분리를 용이하게 하기 위해 댐(301)의 측면(307)에 이형코팅층(release coating layer)을 형성할 수 있다. 이후, 도 11b에 제시된 바와 같이, 절단하여 도 11c에 제시된 바와 같이, 개별 반도체 발광소자(100)로 분리한다. 따라서, 벽(170)의 제2 부분(175)의 외측면, 및 제2 부분(175) 측으로 노출된 봉지재(180)의 면은 절단면으로서, 서로 이어져 있다.
이와 같은 반도체 발광소자(100), 및 이의 제조방법에 의하면, 반도체 발광소자(100)는 그 사이즈를 작게 하는 데에 매우 유리한 구조를 가지며, 댐(301)을 사용하여 반도체 발광칩(101) 둘레에 벽(170)을 콤팩트하게 형성할 수 있어서, 반도체 발광칩(101)에 비해 현저히 크지 않고, 거의 칩스케일의 패키지(CSP; chip scale package)가 된다. 또한, 형광체는 벽(170)으로부터 노출된 반도체 발광부(105)를 덮도록 필요한 양만큼만 형성되므로 비용이 절약된다. 또한, 이러한 반도체 발광소자(100)는 제1 전극(80) 및 제2 전극(70)이 벽(170)의 하단으로 노출되어 있어서, PCB 등의 회로기판에 직접 실장(예: COB)되는 SMD(surface mount device)로서도 매우 효율적인 구조를 가진다. 또한, 벽(170)의 제1 부분(171)과 제2 부분(175)의 높이를 다르게 하여 측방으로의 빛이 방사되는 방향 및 그 양을 조절할 수 있다.
도 12는 본 개시에 따른 반도체 발광소자의 다른 예들을 설명하기 위한 도면으로서, 반도체 발광칩(101), 벽(170), 및 봉지재(180)를 형성하는 공정 이후, 도 12a에 제시된 바와 같이, 베이스(201)를 제거한 후에 전기적 접촉 면적 증가, 접합의 면적 증가, 및 방열 면적 증가 등을 위해 증착, 도금 등의 방법으로 제1 도전부(141) 및 제2 도전부(142)를 형성하는 공정이 추가될 수 있다. 도 12b는 도 12a에서 G-G 선을 따라 절단한 단면의 일 예로서, 댐으로부터 분리된 반도체 발광소자를 나타낸다. 도 12c는 도 12a에서 H-H 선을 따라 절단한 단면의 일 예를 나타내며, 벽(170)의 제1 부분(171)에 절단된 댐(301)이 붙어 있는 개별 소자의 예를 나타낸다. 제1 도전부(141) 및 제2 도전부(142)는 도 12b에 제시된 바와 같이 벽(170)의 하면까지 연장되거나, 12c에 제시된 바와 같이, 댐(301)의 하면까지 연장되도록 형성되는 것도 가능하다. 도 12d에 제시된 바와 같이, 벽(170)의 제1 부분(171)의 높이를 전술된 예들보다는 낮추어 제1 부분(171) 측으로도 봉지재(180)가 노출되게 하고, 제1 부분(171) 측으로도 빛이 방사되는 예를 고려할 수 있다. 한편, 도 12e에 제시된 바와 같이, 측면(307)에 돌기(315)가 형성된 댐(301)을 사용하면 도 12f에 제시된 바와 같이, 벽(170)의 제1 부분(171)의 외측면에 돌기(315)에 대응하는 홈(177)이 형성된 반도체 발광소자(100)가 제조될 수 있다. 홈(177)으로 인해 반도체 발광소자의 외관을 보고 제1 전극(80)과 제2 전극(70)의 방향을 구분할 수 있다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 댐으로부터 도 13a와 같이 분리한 이후, 개별 소자별로 절단하지 않고, 그대로 복수의 반도체 발광칩(101)이 벽(170)과 봉지재(180)에 결합된 상태로 사용할 수 있다. 또한, 도 13b에 제시된 바와 같이, 댐(301)과 반도체 발광칩(101) 사이에 플립칩 타입의 기능성 소자(401)를 배치하되, 바람직하게는, 전극(480,470)이 노출되며 벽(170)의 제1 부분(171)에 내에 기능성 소자(401)가 묻히도록 하고, 도전부(141,142)에 의해 반도체 발광칩(101)과 기능성 소자(401)를 전기적으로 연결하는 예도 고려할 수 있다. 기능성 소자(401)는 예를 들어, ESD(ElectroStatic Discharge) 및/또는 EOS(Electrical Over-Stress)로부터 반도체 발광부(105)를 보호하는 보호 소자(protecting element: 예: zener diode)이다. 또한, 도 13c에 제시된 바와 같이, 도전부(141,142)에 의해 복수의 반도체 발광칩(101)이 직렬연결되도록 할 수 있다. 또 다른 예로, 도 13d에 제시된 바와 같이, 반도체 발광칩(101) 사이의 벽의 제2 부분(175)를 절단하여 경사면을 가지도록 형성할 수도 있다.
도 14 및 도 15는 본 개시에 따른 광원모듈의 일 예를 설명하기 위한 도면들로서, 광원모듈(800)은 표시장치 등의 백라이트 어셈블리에 사용될 수 있으며, 표시패널(1)의 배면에 구빈된 도광판(3)의 측면(3a)에 구비되어, 도광판(3)의 측면(3a)에 광을 방사하는 광원으로 사용될 수 있다. 광원모듈(800)은 회로기판(810), 및 복수의 반도체 발광소자(100)를 포함한다. 회로기판(800)은 PCB일 수 있고, 반도체 발광소자(100)는 도 3 내지 도 13에서 설명된 반도체 발광소자(100)로서, 회로기판(810)에 COB 타입으로 실장될 수 있다.
도 15a는 도 14에서 I-I 선을 따라 절단한 단면의 일 예를 나타내는 도면으로서, 봉지재(180)는 도광판(3)의 측면(3a)과 마주하도록 배치되며, 벽(170)의 제1 부분(171)은 도광판(3)의 상면(3b) 측에, 및 도광판(3)의 하면(3c) 측에 위치한다. 따라서, 봉지재(180)로부터 나온 빛이 상하 방향으로 퍼지는 것이 제1 부분(171)에 의해 억제된다. 도 15b는 도 14에서 J-J 선을 따라 절단한 단면의 일 예를 나타내는 도면으로서, 복수의 반도체 발광소자(100)는 도광판(3)의 측면(3a)을 따라 배열되어 있고, 각 반도체 발광소자(100)의 제2 부분(175), 및 제2 부분(175) 측으로 노출된 봉지재(180)는 서로 마주보도록 구비된다. 따라서, 제2 부분(175)으로도 광이 방사된다. 따라서, 도광판(3)에서 반도체 발광소자(100)와 대응하는 영역(3d)과 반도체 발광소자(100)들의 사이 영역(3e)에서 입사하는 광량의 차이가 감소하여 핫스팟이나 무늬가 발생하는 것이 억제된다.
도 16은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자(100)는 반도체 발광칩(101), 및 봉지재(180)를 포함한다. 반도체 발광칩(101)은 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부(105; 도 16c 참조)와, 반도체 발광부(105)에 전기적으로 연결된 적어도 하나의 전극(80,70)을 포함한다. 봉지재(180)는 적어도 하나의 전극(80,70)이 노출되도록 반도체 발광부(105)를 둘러싼다. 반도체 발광칩(101)의 방향을 구분할 수 있도록, 봉지재(180)에는 식별부(C1,C2,C11,C22)가 형성되어 있다. 식별부(C1,C2,C11,C22)는 봉지재(180)의 윤곽(outline)의 일부로서, 식별부(C1,C2,C11,C22)는 봉지재(180)의 윤곽의 나머지와 다른 형상을 가진다. 봉지재(180)는 투명한 재질(예: 실리콘)이거나, 투명한 재질에 형광체가 함유될 수 있다.
본 예에서, 반도체 발광칩(101)은 플립 칩 소자(도 16c 참조)로서, 반도체 발광부(105)는 성장 기판(10), 복수의 반도체층(30,40,50), 및 광반사층(R)을 포함하며, 2개의 전극(80,70)은 광반사층(R) 위에 위치한다. 본 개시에서 반도체 발광칩(101)은 플립칩에 한정되지 않으며, 레터럴칩(lateral chip)이나 수직형칩(vertical chip)도 사용가능하다.
3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 도 17a에 제시된 바와 같이, 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(60)이 개재될 수 있다. 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 다른 예로서, 제2 반도체층(50) 위에 금속 반사막이 구비되고, 전극(70)이 금속 반사막 위에 구비되며, 메사식각으로 노출된 제1 반도체층(50)과 다른 전극(80)이 연통될 수 있다.
본 예에서, 반도체 발광소자(100)는 봉지재(180)에 형성된 식별부(C1,C2,C11,C22)로부터 제1 전극(80) 측과 제2 전극(70) 측을 구분할 수 있다. 제1 전극(80) 및 제2 전극(70)의 반대 측에서 볼 때, 도 16b에 제시된 바와 같이, 봉지재(180)는 4개의 모퉁이(a plurality of corners; C1,C2,C3,C4)를 가진다.
본 예에서 식별부(C1,C2,C11,C22)는 적어도 하나의 모퉁이(C1,C2,C11,C22)로서, 제1 전극(80) 측 및 제2 전극(70) 측을 구분할 수 있도록, 2개의 모퉁이(C1,C2)가 나머지 2개의 모퉁이(C3,C4)와 다른 윤곽을 가지도록 형성된다. 2개의 모퉁이(C1,C2)는 라운드진(rounded) 윤곽을 가지며, 나머지 모퉁이(C3,C4)는 각진(angulated) 윤곽을 가진다. 라운드진 모퉁이(C1,C2)는 제1 전극(80) 측에 대응하고, 각진 모퉁이(C3,C4)는 제2 전극(70) 측에 대응한다. 따라서 도 16b와 같이 평면도로 볼 때, 봉지재(180)의 형상 또는 윤곽만으로 제1 전극(80)과 제2 전극(70)의 방향을 구분할 수 있다. 본 예에서, 도 16d에 제시된 바와 같이, 전극(80,70) 측에서 볼 때에도 봉지재(180)는 2개의 라운드진 모퉁이(C11,C22)와, 2개의 각진 모퉁이(C33,C44)를 가진다. 따라서, 봉지재(180)의 형상 또는 윤곽만으로도 제1 전극(80) 측 및 제2 전극(70) 측의 방향을 구분할 수 있다.
도 17는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자(100)는 반도체 발광부(105), 전극(80,70), 및 봉지재(180)를 포함한다. 본 예에서, 식별부(181)는 봉지재(180)에 형성된 적어도 하나의 홈(181)이다. 제1 전극(80) 측 및 제2 전극(70) 측을 구분할 수 있도록, 제1 전극(80) 및 제2 전극(70)의 반대 측에서 볼 때, 봉지재(180)에는 적어도 하나의 홈(181)이 형성된다. 전극(80,70)의 반대 측에서 볼 때, 봉지재(180)는 복수의 변을 가지며, 홈(181)은 복수의 변 중 적어도 하나의 변에 형성된다. 본 예에서, 도 17b에 제시된 바와 같이, 하나의 변에 홈(181)이 형성되어 있고, 측면을 따라 홈(181)이 연장되어 있다. 도 17d에 제시된 바와 같이, 홈(181)은 제1 전극(80)과 제2 전극(70) 중 어느 하나에 더 가깝게 형성된다.
따라서, 도 17e를 참조하면, 기판(1)에 실장된 복수의 반도체 발광소자(100)의 봉지재(180)의 형상을 보면 제1 전극(80)과 제2 전극(70)이 올바르게 실장되었는지, 또는 외부 전극이나 검사용 전극에 올바른 방향으로 접촉되었는지 쉽게 확인할 수 있다. 도 17e에서 점선 원으로 표시된 반도체 발광소자(100)는 제1 전극(80)과 제2 전극(70)이 반대로 실장된 것을 봉지재(180) 형상을 보고 알 수 있다.
도 18는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 제1 전극(80) 측과 제2 전극(70) 측을 구분하기 위해, 봉지재(180)의 복수의 모서리 중에서 도 18a와 같이 하나의 모퉁이(C2; 식별부)만 라운드진 형상을 가지거나, 도 18b와 같이 하나의 모퉁이(C2; 식별부)가 인근의 변과 각도를 이루는 선형으로 형성되거나, 도 18c에 제시된 바와 같이, 하나의 모퉁이(C2; 식별부)가 오목한 윤곽을 가지고 나머지 모퉁이들이 각진 형상을 가질 수 있다. 또한, 도 18d에 제시된 바와 같이, 하나의 장변에 라운드진 홈(181; 식별부) 및 돌기(183; 식별부)가 형성되거나, 도 18e와 같이 하나의 단변에 라운드진 홈(181; 식별부)이 형성되거나, 도 18f에 제시된 바와 같이, 장변에 볼록한 돌기(183; 식별부)가 형성될 수 있다.
도 19 내지 도 21은 본 개시에 따른 반도체 발광소자의 제조방법의 예들을 설명하기 위한 도면들로서, 반도체 발광소자(100)의 제조방법에 있어서, 먼저, 도 19a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301; 마스크)을 구비한다. 베이스(201)는 플렉시블한 테이프이거나 필름이거나 딱딱한 플레이트일 수 있다. 댐(301)으로는 Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 부재 또는 표면에 막이 형성된 부재도 물론 사용 가능하다. 댐(301)은 비금속일 수도 있으며, 예를 들어, 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 댐(301)에 형성되는 개구(305)는 다양하게 변경이 가능하다. 즉, 도 16 내지 도 18에서 설명된 봉지재(180)의 윤곽 또는 형상에 대응하도록 개구(305)가 형성될 수 있다.
베이스(201) 자체로 접착성 또는 점착성을 가지는 테이프로서 댐(301)에 접착될 수 있다. 또는, 도 20b에 제시된 바와 같이, 클램프(503)를 사용하여 외력에 의해 베이스(201)와 댐(301)을 간편하게 접촉 및 분리시킬 수 있다.
이후, 개구(305)로 노출된 베이스(201) 위에 제1 전극(80) 및 제2 전극(70)이 베이스(201)를 향하도록 반도체 발광칩(101)을 구비한다. 예를 들어, 도 20c에 제시된 바와 같이, 소자 이송장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착 방식으로 픽업(pick-up)하여, 도 19b, 및 도 20d와 같이, 댐(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 소자 이송장치(501)는 빈 곳(14; 도 20c 참조)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
예를 들어, 베이스(201)와 댐(301)은 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있다. 소자 이송장치(501)는 카메라나 광학센서 등을 이용하여, 댐(301)과 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나, 전극(80,70)의 패턴(예: 전극 분리선), 개구(305)의 형상 및 위치를 인식할 수 있다. 이에 의해 소자 이송장치(501)는 반도체 발광칩(1)의 위치나 각도를 보정할 수 있고, 개구(305)로 인한 댐(301)의 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광부(105)를 놓을 수 있다. 특히, 도 19에 제시된 예에서는 개구(305)의 모퉁이들 중 일부(예: C1, C2)가 나머지(예: C3,C4)와 다른 형상을 가지므로, 소자 이송장치(501)개구(305)의 모퉁이 형상을 인식하여 반도체 발광칩(101)의 각도나 위치를 보정하여 베이스(201)에 놓을 수 있다.
도 21은 댐의 개구의 다른 예들을 설명하기 위한 도면으로서, 도 21a에 제시된 바와 같이, 개구(305)로 인한 댐(301)의 측면(307)에 봉지재(180)의 홈(181; 도 17a 참조)에 대응하는 돌기(308)가 형성될 수 있다. 또는, 도 21b에 제시된 바와 같이, 개구의 모퉁이(C2)가 선형으로 형성될 수도 있다. 이와 같이, 개구의 형상을 따라 봉지재(180)의 형상이 결정되므로 개구의 형상을 다양하게 변경하여 봉지재(180)의 형상을 만들 수 있다. 개구(305)의 돌기(308)나 모퉁이 형상(예: C2)이 반도체 발광칩(101)의 방향, 각도, 위치 등을 가이드하는 데에 사용될 수 있음은 물론이다.
개구(305)에 투명 실리콘 또는 형광체를 함유한 수지 또는 실리콘을 개구(305)에 도팅하거나 프린팅하는 방법으로 봉지재(180)를 형성한다. 이후, 댐(301)으로부터 반도체 발광소자(100)를 분리할 수 있다.
도 22는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 22a에 제시된 바와 같이, 개구(305)에 반도체 발광칩(101)을 구비한 후에 개구(305)에 봉지재(180)를 형성한다. 평면도로 볼 때, 개구(305)의 형상은 도 16 내지 도5에서 설명된 봉지재(180)의 평면도로 볼 때 형상과 대응할 수 있다. 측면으로 볼 때 도 22에 제시된 바와 같이, 개구(305)로 인한 측면(307)의 하단은 라운드진 형상을 가져서 이후 개구(305)에 형성될 봉지재(180)의 모퉁이(C11,C22)가 라운드지게 형성되어 측면에서도 제1 전극(80) 측과 제2 전극(70) 측을 구분할 수 있다.
봉지재(180)는 도 22b에 제시된 바와 같이, 전극(80,70)을 노출하도록 반도체 발광부(105)를 둘러싼다. 이후, 봉지재(180)를 큐어링한 후에 도 22d에 제시된 바와 같이, 반도체 발광부(105), 전극(80,70), 및 봉지재(180)를 포함하는 반도체 발광소자(100)를 베이스(201) 및 댐(301)과 분리할 수 있다. 바(bar)로 전극(80,70) 측으로부터 반도체 발광소자(100)를 밀어내거나, 도 22d에 제시된 바와 같이, 양각 패턴(1007)이 형성된 판(1005)으로 반도체 발광소자(100)를 밀어내는 방법으로 댐(301)으로부터의 반도체 발광소자(100)를 분리할 수 있다. 분리를 용이하게 하기 위해 댐(301)의 측면에 이형코팅층(release coating layer)을 형성할 수 있다. 댐(301)으로부터 반도체 발광소자(100)를 분리하기 전에 도 22c에 제시된 바와 같이, 전극(80,70)에 각각 접촉하는 도전부(141,142)를 형성하여 접촉면적, 및 방열면적을 증가시킬 수도 있다.
도 23 및 도 24은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예들을 설명하기 위한 도면들로서, 본 예에서 반도체 발광소자(100)는 반도체 발광칩(101), 벽(170), 및 봉지재(180)를 포함한다. 예를 들어, 도 23a에 제시된 바와 같이, 개구(305)로 인한 측면(307)은 베이스(201)에 대해 기울어진 경사면이다. 바람직하게는 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)을 디스펜서로 개구(305)에 공급하면, 비투광성 물질은 댐(301)의 측면(307)과 반도체 발광부(105)의 측면을 따라 자연스럽게 개구(305)에 퍼지면서 벽(170)이 형성된다.
벽(170)은 수지(실리콘계, 에폭시계 등) 등 다양한 물질이 사용될 수 있으며, 그 물질의 반사율이 50% 이상인 경우에는 리플렉터(reflector)로 사용이 가능하다. 한편, 벽(170)은 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 이루어질 수 있다. 벽(170)의 재질이 투광성인 경우를 배제하는 것은 아니다.
도 23a에 제시된 바와 같이, 댐(301)의 측면(307)과 반도체 발광부(105)의 측면 사이에 공급된 비투광성 물질이 표면장력에 의해 댐(301)의 측면(307)을 따라 상승하여 반도체 발광칩(101)보다 높이가 높게 벽(170)의 상단이 형성된다. 표면장력에 의해 상승하도록, 비투광성 물질은 점성이 낮은 것이 바람직하다. 비투광성 물질의 점성을 적절히 선택하면, 벽(170)의 상단의 형상을 조절할 수 있다. 한편, 도 23b에 제시된 바와 같이 개구(305)로 인한 측면(307)에는 돌출부(315)가 형성되어 있다.
벽(170)을 형성한 이후, 도 24a에 제시된 바와 같이, 벽(170)과 반도체 발광칩(101)이 형성하는 보울(bowl)에 봉지재(180)를 형성한다. 이후, 댐(301) 및 베이스(201)로부터 반도체 발광소자(100)를 분리한다. 돌출부(315)로 인해 벽(170)의 외측면에 도 24b에 제시된 바와 같이 홈(183)이 형성될 수 있다. 또는, 돌출부(315)로 인해 봉지재(180)의 일부가 돌출부(315)와 직접 접촉하도록 형성되는 경우 도 24c와 같이 벽(170)과 봉지재(180)에 함께 홈(183,181)이 형성될 수 있다.
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 봉지재(180)는 도 25a에 제시된 바와 같이 원형으로 형성되고, 봉지재(180)의 측면에 식별부(181)가 형성되거나, 봉지재(180)는 도 25b에 제시된 바와 같이 삼각형으로 형성되고, 봉지재(180)의 하나의 모퉁이가 식별부(181)로서 다른 모퉁이와 달리 꼭지점이 잘려나간 형상을 가진다. 이외에도 봉지재의 형상에 대응하도록 댐(301)의 개구(305)의 형상을 변경하여 다각형 등 다양한 형상의 봉지재를 형성하고 식별부를 형성할 수 있다.
도 27은 본 개시에 따른 반도체 발광소자의 예들을 설명하기 위한 도면으로서, 반도체 발광소자(100)는 반도체 발광칩(101; semiconductor light emitting chip), 봉지재(180), 및 접합부(145)를 포함한다. 반도체 발광칩(101)은 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층(30,40,50; 도 28c 참조), 및 복수의 반도체층(30,40,50)에 전기적으로 연결된 적어도 하나의 전극(80,70)을 가진다. 반도체 발광칩(101)은 청색 반도체 발광칩(예: 450 nm), NUV 반도체 발광칩, 녹색 반도체 발광칩, 적색 반도체 발광칩 등의 칩일 수 있다. 봉지재(180)는 전극(80,70)이 노출되도록 반도체 발광칩(101)의 적어도 일부를 덮는다(cover). 접합부(145)는 전극(80,70)의 주변에 바람직하게는 전극(80,70)이 노출되는 면에 전극(80,70)과 전기적으로 분리되도록 위치한다. 반도체 발광소자(100)가 기판(500; 도 36 참조)에 실장될 때, 접합부(145)는 기판(500)에 본딩된다. 접합부(145)는 반도체 발광소자(100)가 기판(500)에 견고하게 접합되도록 하며, 봉지재(180)를 지지할 수 있다. 접합부(145)는 전극(80,70)과는 떨어져 있고, 전기적으로 분리되어 있다. 따라서 접합부(145)로의 전류의 흐름에 의한 열 발생이 없어서, 장시간 사용되어도, 접합부(145)와 봉지재(180) 또는 벽(170) 사이에 열에 의한 필링 등의 불량이 억제되어 신뢰성이 향상된다. 다만, 접합부(145)는 봉지재(180) 등으로부터의 방열 통로가 될 수는 있다.
도 27a에 제시된 바와 같이, 봉지재(180)는 바 형태로 형성될 수 있다. 도 27b 및 27c에 제시된 예들에서, 반도체 발광소자(100)는 반도체 발광칩(101) 주변에 벽(170)을 포함할 수 있다. 도 27d는 도 27a, 도 27b, 및 도 27c에 제시된 예들의 배면 또는 하면의 형태의 일 예를 나타낸다. 봉지재(180)는 복수의 반도체 발광칩(101)을 덮도록 형성될 수 있고, 복수의 접합부(145)가 반도체 발광칩(101) 주변의 봉지재(180)의 하면(184)에 형성되거나, 벽(170)의 하면(174)에 형성될 수 있다. 이와 같이, 반도체 발광칩(101)의 사이즈에 비하여 봉지재(180)나 벽(170)의 사이즈가 상당히 크게 형성되는 경우, 본 개시와 같이 반도체 발광소자(100)가 접합부(145)를 구비하면 접합력 및/또는 지지력 향상이 향상된다.
도 28는 본 개시에 따른 반도체 발광소자의 단면의 예들을 설명하기 위한 도면으로서, 도 28a는 도 27a에서 A-A 선을 따른 절단면의 일 예를 나타내고, 도 28b는 도 27b에서 B-B 선을 따른 절단면의 일 예를 나타내고, 도 28c는 반도체 발광칩(101)의 일 예를 나타낸다. 도 28a에 제시된 바와 같이, 봉지재(180)는 전극(80,70)을 제외하고 반도체 발광칩(101)의 상면, 및 측면을 덮도록 형성되며, 필요한 경우, 전극(80,70) 주변의 반도체 발광칩(101)의 하면까지 덮도록 형성될 수 있다. 봉지재(180)는 형광체를 함유하거나, 형광체를 함유하지 않는 투명한 재질(예: 실리콘 등)로 이루어질 수 있다. 도 28b에 제시된 바와 같이 벽(170)의 상단(173)은 표면장력에 의해 상승되어(elevated) 곡면 형상을 가질 수 있다. 벽(170)은 바람직하게는 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)로 형성된다.
도 28c에 제시된 바와 같이, 반도체 발광칩(101)은, 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 제1 전극(80), 및 제2 전극(70)을 포함할 수 있다. 본 개시에서 반도체 발광칩(101)은 이러한 플립칩에 한정되지 않으며, 레터럴칩(lateral chip)이나 수직형칩(vertical chip)도 적용가능하다.
3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 전기적 연결(81)을 통해 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 전기적 연결(71)을 통해 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재될 수 있으며, 제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(60)이 개재될 수 있다. 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 이와 다를 예로서, 제2 반도체층(50) 위에 금속 반사막이 구비되고, 제2 전극(70)이 금속 반사막 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 제1 전극(80)이 연통될 수 있다.
도 29 및 도 30은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들로서, 도 29를 참조하면, 먼저, 베이스(201) 위에 개구(305)를 가지는 댐(301), 또는 마스크가 구비되고, 개구(305)로 노출된 베이스(201) 위에 홀(309)를 마크로 하여 하나 이상의 반도체 발광칩(101)이 놓인다(도 29a, 도 29b 참조). 이후, 디스펜싱, 프린팅 등의 방식으로 개구(305)에 봉지재(180)가 형성된다(도 29c 참조). 다음으로, 봉지재(180)가 경화되고, 베이스(201)가 제거되어 전극(80,70)이 노출될 수 있다(도 29d 참조).
도 30을 참조하면, 베이스(201)가 제거되어 노출된 봉지재(180)의 하면(184)에 접합부(145)가 형성된다. 경우에 따라서는 봉지재(180)가 전극(80,70)의 일부를 덮거나 전극(80,70)이 봉지재(180)로 오염되는 경우도 있을 수 있다. 따라서, 도 30a에 제시된 바와 같이, 봉지재(180)가 일부 제거되어 전극(80,70)을 더 잘 노출되거나, 오염이 제거되는 과정이 추가될 수 있다. 예를 들어, 플라즈마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 등의 방법을 통해 도 30a에 제시된 바와 같이, 봉지재(180)의 하면(184)이 형성될 수 있다. 이후, 전극(80,70)을 피하여 봉지재(180)의 하면(184)에 금속을 도금, 증착하여 접합부(145)가 형성될 수 있다. 비금속 물질, 예를 들어, 플라스틱이나, 수지, 또는 봉지재(180)와 동일 물질을 봉지재(180)의 하면(184)에 프린팅하거나 도팅하여 접합부(145)가 형성될 수도 있다.
이와 다르게, 도 30b에 제시된 바와 같이, 봉지재(180)의 하면(184)에 그대로 접합부(145)가 형성될 수 있다. 또한, 도 30c에 제시된 바와 같이 봉지재(180)의 하면(184)에 홈(187)을 형성하고 홈(187)에 접합부(145)가 형성될 수 있다. 홈은 봉지재(180)의 일부가 제거되어 형성되거나, 홈(187)에 대응하는 양각 패턴이 형성된 베이스를 사용하여 형성될 수도 있다. 또한, 도 30d에 제시된 바와 같이, 접합부(145)가 형성될 때, 전극(80,70)에 도전부(141,142)를 형성하는 예도 고려할 수 있다.
이후, 반도체 발광칩(101)이 댐(301)으로부터 분리된다. 분리의 방법으로는 반도체 발광칩(101)이 요철 판(1005; 도 36a 참조)이나 봉에 의해 밀려서 댐(301)으로부터 빼내어 질 수 있다. 이와 다르게 도 30d에 제시된 바와 같이 절단된 댐(301)이 봉지재(180)에 붙어 있는 예도 가능하다.
도 31 및 도 32은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하기 위한 도면들로서, 도 31을 참조하면, 먼저, 베이스(201) 위에 개구(305)를 가지는 댐(301), 또는 마스크가 구비되고, 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)이 놓인다(도 31a 참조). 댐(301)의 개구(305)로 인한 측면(307)은 베이스(201)에 대해 기울어진 경사면일 수 있다. 이후, 댐(301)의 측면(307)과 반도체 발광칩(101)의 사이에 벽(170)이 형성된다. 바람직하게는 디스펜서가 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)을 개구(305)에 공급하면, 비투광성 물질은 댐(301)의 측면(307)과 반도체 발광칩(101)의 측면을 따라 자연스럽게 개구(305)에 퍼지면서 벽(170)이 형성된다(도 31b 참조). 벽(170)의 재질로는 수지(실리콘계, 에폭시계 등) 등 다양한 물질이 사용될 수 있으며, 그 물질의 반사율이 50% 이상인 경우에는 벽(170)이 리플렉터(reflector)로 사용될 수 있다. 한편, 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 벽(170)이 이루어질 수 있다. 벽(170)의 재질이 투광성인 경우를 배제하는 것은 아니다.
본 예에서는 벽(170)은 댐(301)의 측면(307)과 반도체 발광칩(101) 사이에 형성되며, 벽(170)의 상단(173)은 댐(301)의 측면(307) 및 봉지재(180)를 따라 표면장력에 의해 상승한다. 댐(301)의 측면(307)이 경사면이므로 댐(301)의 측면(307) 측 벽(170)의 상단(173b; 벽의 외측 상단)이 반도체 발광칩(101) 측 벽(170)의 상단(173a; 벽의 내측 상단)보다 더 높게 형성된다. 따라서 벽(170)의 상단(173)은 하단을 향하여 오목하게 형성된다. 또한, 이웃한 반도체 발광칩(101) 사이에도 벽(170)이 형성된다. 반도체 발광칩(101)을 둘러싸는 추가의 봉지재(190)가 미리 형성된 후에, 벽이 형성되는 예도 고려할 있다(도 35d 참조). 표면장력에 의해 상승하도록, 비투광성 물질은 점성이 낮은 물질로 선택할 수 있다. 댐(301)의 측면(307)이 베이스(201)에 대해 수직면이어도 벽(170)의 상단(173)은 표면장력에 의해 상승된 형상을 가질 수 있다. 그러나, 댐(301)의 측면(307)이 경사면이고, 비투광성 물질의 점성이 적절히 선택되면, 벽(170)의 상단(173)의 형상을 전술된 바와 같이 형성하는 데에 더 유리할 것이다.
이후, 봉지재(180)가 반도체 발광칩(101)을 덮도록(cover), 벽(170)의 상단(173)이 형성하는 캐비티(175; cavity)에 형성된다. 예를 들어, 벽(170)으로 사용된 수지가 소프트 큐어링(curing) 또는, 큐어링된 후, 벽(170)의 상단(173), 및 반도체 발광칩(101)이 형성하는 캐비티에 수지 또는 실리콘이 도팅되거나 프린팅되는 방법으로 봉지재(180)가 형성된다.
다음으로, 베이스(201)가 제거되고 플라즈마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 등의 방법을 통해 벽(170)의 하면(174)의 일부가 제거되는 공정이 추가될 수도 있다(도 31d 참조)
계속해서 도 32을 참조하면, 도 32a에 제시된 바와 같이, 노출된 벽(170)의 하면(174)에 접합부(145)가 형성될 수 있다. 이와 다르게, 도 32b에 제시된 바와 같이, 봉지재(180)의 하면(184)이 일부 식각되는 공정 없이 하면에 그대로 접합부(145)가 형성될 수 잇다. 또한, 도 32c에 제시된 바와 같이 벽(170)의 하면(174)에 홈(177)을 형성하고 홈(177)에 접합부(145)가 형성될 수 있다. 또한, 도 32d에 제시된 바와 같이, 접합부(145)가 형성될 때, 전극(80,70)에 도전부(141,142)를 형성하는 예도 고려할 수 있다.
이후, 댐(301)으로부터 반도체 발광칩(101), 벽(170), 및 봉지재(180)로된 결합체가 분리된다. 분리가 용이하도록 댐(301)의 측면(307)에 이형코팅층(release coating layer)이 형성될 수 있다. 이와 다르게 도 32b에 제시된 바와 같이 절단된 댐(301)이 벽(170)에 붙어 있는 예도 가능하다.
이와 같은 반도체 발광소자(100), 및 이의 제조방법에 의하면, 벽(170)의 상단(173)이 표면장력에 의해 상승되어 특수한 형상을 가져서 빛추출 향상에 도움이될 수 있다. 또한, 이러한 반도체 발광소자(100)는 제1 전극(80) 및 제2 전극(70)이 하측으로 노출되어 있어서, PCB 등의 회로기판에 직접 실장(예: COB)되는 SMD(surface mount device)로서도 매우 효율적인 구조를 가진다. 또한, 반도체 발광칩(101)에 비해 봉지재(180)나 벽(170)의 사이즈가 비교적 크고, 반도체 발광칩(101)의 전극(80,70) 만으로 접합력이나 지지력이 부족한 경우 접합부(145)가 이를 보충 또는 보완할 수 있다. 접합부(145)는 전극(80,70)과 떨어져 있고, 전류 흐름에 의한 열 발생이 없으므로 장시간 사용되어도 봉지재(180)나 벽(170)으로부터 접합부(145)가 떨어지는 불량 등이 억제된다.
도 33 및 도 34은 댐을 사용하여 반도체 발광칩을 베이스에 구비하는 방법의 일 예를 설명하기 위한 도면들로서, 반도체 발광소자(100)의 제조 방법에 있어서, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301; 마스크)이 구비된다. 베이스(201)는 플렉시블한 테이프이거나 필름이거나 딱딱한 플레이트일 수 있다. 댐(301)으로는 Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 부재 또는 표면에 막이 형성된 부재도 물론 사용 될 수 있다. 댐(301)은 비금속일 수도 있으며, 예를 들어, 플라스틱일 수도 있으며, 다양한 색상이나 광반사율의 댐이 선택될 수 있다. 댐(301)에 형성되는 개구(305)는 다양하게 변경돌 수 있다. 개구(305)는 도 29a 또는, 도 33a에 제시된 바와 같이 길게 형성될 수 있고 복수의 반도체 발광칩(101)이 개구(305)에 놓일 수 있다. 각 개구(305)로부터 각 반도체 발광소자(100)가 빼내어 지거나(도 29a 참조), 길게 형성된 봉지재(180)가 절단되어 각 반도체 발광소자(100)가 형성될 수 있다(도 33a 참조). 물론, 가로 및 세로가 큰 차이가 없는 개구(305)에 하나의 반도체 발광칩(101)이 놓이고 반도체 발광소자(100)가 제조되는 예도 가능하다.
반도체 발광칩(101)이 베이스(201)에 놓일 때, 위치를 가이드하기 위해 댐(301)에 홀(309)이 형성될 수 있다(도 33b, 도 33d 참조). 베이스(201)는 자체로 접착성 또는 점착성을 가지는 테이프로서 댐(301)에 접착될 수 있다. 또는, 도 34a 및 도 34b에 제시된 바와 같이, 클램프(503)에 의해 베이스(201)와 댐(301)이 간편하게 접촉 및 분리될 수 있다. 이후, 예를 들어, 도 34c에 제시된 바와 같이, 소자 이송장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착 방식으로 픽업(pick-up)하여 도 34d에 제시된 바와 같이, 댐(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 소자 이송장치(501)는 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
예를 들어, 베이스(201)와 댐(301)은 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있으며, 소자 이송장치(501)는 카메라나 광학센서 등을 이용하여, 댐(301)과 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나, 전극(80,70)의 패턴(예: 전극 분리선), 개구(305) 및/또는 홀(309)의 형상 및 위치를 인식할 수 있다. 이에 의해 소자 이송장치(501)는 도 33b에 제시된 바와 같이, 개구(305)로 노출된 베이스(201) 위에 위치나 각도를 보정할 수 있고, 개구(305)로 인한 댐(301) 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓을 수 있다.
도 35은 본 개시에 따른 반도체 발광소자의 다른 예들을 설여하기 위한 도면으로서, 반도체 발광소자(100)는 하나의 반도체 발광칩(101)을 가질 수 있고, 반도체 발광칩(101)의 2개의 전극(80,70) 사이 외측에 접합부(145)가 형성될 수 있다(도 35a, 도 35b, 도 35c 참조). 한편, 반도체 발광칩(101)이 베이스(201)에 놓이기 전에, 미리 추가의 봉지재(180)가 반도체 발광칩(101)을 둘러싸도록 형성되고, 벽(170)이 추가의 봉지재(180)에 접하도록 형성될 수 있다(도 35d 참조). 한편, 도 35d에 제시된 바와 같이, 댐(301)과 반도체 발광칩(101) 사이, 또는 복수의 반도체 발광칩(101) 사이에 플립칩 타입의 기능성 소자(401)가 배치되고 벽(170)이 형성될 수 있다. 바람직하게는, 기능성 소자(401)의 전극이 노출되며 벽(170) 내에 기능성 소자(401)가 묻힌다. 기능성 소자(401)는 예를 들어, ESD(ElectroStatic Discharge) 및/또는 EOS(Electrical Over-Stress)로부터 반도체 발광칩(101)을 보호하는 보호 소자(protecting element: 예: zener diode)이다.
도 36는 본 개시에 따른 반도체 발광소자의 다른 예들을 설여하기 위한 도면으로서, 한편, 반도체 발광소자(100)는 바 또는, 막대 형상으로 형성될 수도 있지만, 도 36a에 제시된 바와 같이, 가로 및 세로가 큰 차이가 없는 형상으로 형성될 수도 있다. 이 경우, 접합부(145)가 봉지재(180)의 하면(184) 또는, 벽(170)의 하면(174)의 가운데 및 가장자리에 형성될 수 있다. 이때, 복수의 반도체 발광칩(101)이 가운데 및 가자자리의 접합부(145)의 사이에 배열될 수 있고, 예를 들어, 복수의 행 및 열로 배열될 수 있다.
도 36b에 제시된 예를 참조하면, 반도체 발광소자는 반도체 발광칩(101), 광반사체(170; a light reflecting body), 봉지재(180), 및 외측부(301; outside portion)를 포함한다. 광반사체(170)는 반도체 발광칩의 전극(80,70), 및 전극(80,7)의 반대 측 반도체 발광칩(101)이 노출되도록 반도체 발광칩(101)의 일부를 덮는다. 광반사체(170)로는, 예를 들어, 전술된 벽(170)이 사용될 수 있다(170; 예: 도 31c, 도 32b, 도 30d 참조). 이 경우, 광반사체(170)는 표면장력에 의해 외측부(301)를 따라 상승된 상단을 가진다. 봉지재(180)로는 전술된 봉지재(180)가 사용될 수 있다. 봉지재(180)는 광반사체(170)의 상단, 및 반도체 발광칩(101)이 형성하는 캐비티(cavity)에 형성된다. 외측부(301)는 광반사체(170)의 외면(an outer surface)에 고정된다. 외측부(301)로는 전술된 댐(301)이 사용될 수 있다. 외측부(301)는 금속 및 비금속 모두 가능하다. 댐(301)에서 광반사체(170)가 분리되는 것이 아니라, 댐(301)을 절단하여 광반사체(170)의 외면에 절단된 댐이 잔류한다(도 36b, 도 32b, 도 30d 참조). 본 예에서는 외측부(301)는 광반사체(170)의 외측면(outside surface)에 형성되어 기판에 본딩될 수 있다. 따라서, 이러한 외측부(301)는 반도체 발광칩(101)의 전극(80,70)과 전기적으로 분리되어 있고, 전류 흐름이 없는 접합부재로 기능할 수 있다. 한편, 반도체 발광소자는 접합 또는 지지를 위해 전극(80,70)과 전기적으로 분리되도록 위치하며, 기판에 본딩되는 접합부(145)를 추가로 포함할 수 있다(도 36b, 도 32b, 도 30d 참조). 접합부(145)는 전극(80,70)의 주변의 광반사체(170)의 하면, 및 외측부(301)의 하면 중 적어도 하나에 위치한다.
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설여하기 위한 도면으로서, 도 37a에 제시된 바와 같이, 요철부(1007)가 형성된 판(1005)으로 밀어서 댐(307)과 반도체 발광소자(100)가 분리될 수 있다. 한편, 예를 들어, 댐(301)의 개구(305)에 추가의 봉지재(190)로 코팅된 복수의 반도체 발광칩(101)이 놓이고, 벽(170)이 형성되고, 봉지재(180)가 형성된다. 이후, 도 37b에 제시된 바와 같이, 베이스(201)가 제거되고 접합부(145)가 형성된다. 이후, 댐(301)으로부터 반도체 발광소자(100)가 빼내어 지거나, 벽(170)이 절단되어 반도체 발광소자(100)가 제조될 수 있다. 도 37c, 및 도 37d에 제시된 바와 같이, 기판(500)은 도전 패턴(511,512), 및 고정부(513)를 가질 수 있다. 전극(80,70) 및 접합부(145)가 납땜(7)에 의해 또는 유테틱 본딩 등에 의해 기판(500)의 도전 패턴(511,512) 및 고정부(513)에 각각 본딩될 수 있다. 고정부(513)는 금속은 물론 비금속으로도 형성될 수 있다.
도 38은 본 개시에 따른 반도체 발광소자의 예들을 설명하기 위한 도면으로서, 반도체 발광소자(100)는 반도체 발광칩(101; semiconductor light emitting chip), 벽(170; wall), 제1 봉지재(180), 및 제2 봉지재(190)를 포함한다. 반도체 발광칩(101)은 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층(30,40,50; 도 40d 참조), 및 복수의 반도체층(30,40,50)에 전기적으로 연결된 적어도 하나의 전극(80,70)을 가진다. 반도체 발광칩(101)은 청색 반도체 발광칩(예: 450 nm), NUV 반도체 발광칩, 녹색 반도체 발광칩, 적색 반도체 발광칩 등의 칩일 수 있다. 벽(170)은 반도체 발광칩(101) 주변에 위치하며, 표면장력에 의해 상승된(elevated) 상단(173)을 가진다. 제1 봉지재(180)는 벽(170)의 상단(173)이 형성하는 캐비티(175; cavity; 도 42b 참조)에 형성되되, 반도체 발광칩(101)을 덮도록(cover)형성된다. 제2 봉지재(190)는 적어도 벽(170)과 반도체 발광칩(101)의 사이에 개재되도록 형성된다.
도 38에 제시된 반도체 발광소자(100)의 예들에서, 제2 봉지재(190)는 전극(80,70)이 노출되도록 반도체 발광칩(101)을 감싸며, 제1 봉지재(180)는 제2 봉지재(190) 위에서 반도체 발광칩(101)을 덮도록(cover) 형성되어 있다. 이와 다르게, 제2 봉지재(190)가 반도체 발광칩(101)의 전극(80,70)의 반대 측(반도체 발광칩의 상면)을 덮지 않고, 제1 봉지재(180)가 반도체 발광칩(101)의 전극(80,70)의 반대 측에 접하면서 덮는(cover) 예도 고려할 수 있다. 본 예에서, 제1 봉지재(180) 및 제2 봉지재(190) 중 적어도 하나는 형광체를 함유하지 않는 투명한 재질(예: 실리콘 등)로 이루어진다. 일 예로, 제1 봉지재(180), 및 제2 봉지재(190)가 형광체를 함유하지 않고 투광성이 우수한 재질(예; 실리콘, 수지 등)로 이루어질 수 있고, 반도체 발광칩(101)은 청색 반도체 발광칩(101)일 수 있다. 제1 봉지재(180)의 굴절률은 제2 봉지재(190)의 굴절률과 다를 수 있다. 예를 들어, 제1 봉지재의 굴절률이 1.4이고, 제2 봉지재의 굴절률이 1.5일 수 있다. 이와 다르게, 제1 봉지재(180) 및 제2 봉지재(190)는 동일 재질로 형성되거나, 또는 동일한 굴절률을 가질 수 있다.
벽(170)은 바람직하게는 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)로 형성된다. 본 예에서, 벽(170)의 상단(173)은 제2 봉지재(190) 측 에지(173a)보다 외측 에지(173b)가 더 높게 형성되며, 벽(170)의 상단(173)은 벽(170)의 하단을 향하여 오목하게 형성된다. 벽(170)은 제2 봉지재(190)와 접촉하며, 벽(170)의 상단(173) 내측 에지(173a)와 이어지는 내측면(172)을 가진다. 내측면(172)은 반도체 발광칩(101)의 측면과 나란할 수 있다(도 38a 참조). 또는, 벽(170)의 상단(173) 내측 에지(173a)에서 반도체 발광칩(101)까지 거리가 벽(170)의 하단의 내측 에지에서 반도체 발광칩(101)까지 거리보다 더 멀도록 벽(170)의 측면(172)이 형성될 수 있다. 벽(170)은 빛의 누설을 막도록 제2 봉지재(190)의 하면(전극 주변의 반도체 발광칩의 면)을 커버하도록 형성되는 것이 바람직하며, 경우에 따라 벽(170)은 전극(80,70)을 제외한 반도체 발광칩(101)의 하면까지 덮도록 형성된다(도 38a, 및 도 38b 참조). 전극(80,70)을 제외한 반도체 발광칩(101)의 하면은 제2 봉지재(190)에 의해 덮이고 또한 벽(190)에 의해 덮일 수 있다. 이와 다르게, 전극(80,70)을 제외한 반도체 발광칩(101)의 하면은 제2 봉지재(190)에 의해 덮이지 않고, 벽(190)에 의해 덮일 수 있다. 한편, 제2 봉지재(190)의 하면에 별도의 반사막(130)이 구비되는 예도 고려할 있다(도 38c 참조)
도 39는 본 개시에 따른 반도체 발광소자의 다른 예들을 설명하기 위한 도면으로서, 도 39에 제시된 바와 같이, 벽이 제2 봉지재의 하면을 덮지 않는 예들도 물론 고려할 수 있다.
도 40는 벽의 상단의 형상과 빛추출의 관계의 일 예를 설명하기 위한 도면으로서, 도 40d를 참조하면, 반도체 발광칩(101)은, 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 제1 전극(80), 및 제2 전극(70)을 포함할 수 있다. 본 개시에서 반도체 발광칩(101)은 이러한 플립칩에 한정되지 않으며, 레터럴칩(lateral chip)이나 수직형칩(vertical chip)도 적용가능하다.
3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 전기적 연결(81)을 통해 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 전기적 연결(71)을 통해 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재될 수 있으며, 제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(60)이 개재될 수 있다. 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 또는, 제2 반도체층(50) 위에 금속 반사막이 구비되고, 제2 전극(70)이 금속 반사막 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 제1 전극(80)이 연통될 수 있다.
도 40b에 제시된 예에 있어서, 벽(170)의 측면(172)과 반도체 발광칩(101)이 서로 접하도록 형성되어 있고, 형광체(181)가 봉지재(180)에 함유되어 있다. 따라서 반도체 발광칩(101)의 측면으로부터 나온 빛은 벽(170)에 의해 일부가 흡수되고 일부가 반사된다. 반사된 빛은 다시 반도체 발광칩(101) 내에서 진행하면 소멸되거나 봉지재(180) 측으로 나온다. 또한, 봉지재(180)에 함유된 형광체(181)는 반도체 발광칩(101)으로부터의 빛(예: 청색광)에 의해 여기되어 전방향으로 파장이 변환된 빛을 방사한다. 형광체(181)로부터 방사된 빛의 일부는 봉지재(180) 밖으로 나오며, 빛의 다른 일부는 벽(170)의 상단(173)에서 반사 및 흡수된다.
한편, 도 40a에 제시된 예에 있어서, 제2 봉지재(190)가 벽(170)의 측면(172)과 반도체 발광칩(101) 사이에 개재되어 있다. 따라서, 반도체 발광칩(101)의 측면으로부터 나온 빛의 일부는 벽(170)에 의한 반사 없이 제1 봉지재(180)로 진입하며, 일부는 벽(170)에 의해 반사 및 흡수된다. 벽(170)에 의해 반사된 빛도 일부는 제1 봉지재(180)로 진입하며, 일부는 반도체 발광칩(101)으로 진입한다. 따라서, 도 40b에 제시된 예에 비하여 손실되는 광량이 감소할 수 있다. 또한, 도 40a에 제시된 예에서 제1 봉지재(180) 및 제2 봉지재(190)는 형광체(181)와 같은 광산란제를 함유하지 않으므로 전방향으로 빛이 산란되지 않는다. 따라서 벽(170)에 부딧히는 광량이 상대적으로 작아서 벽(170)에 의한 흡수 손실이 감소할 수 있다. 한편, 도 40c를 참조하면, 본 예에서 벽(170)의 상단(173)은 표면장력에 의해 상승하여 전술된 바와 같은 형상을 가진다. 벽(170)의 상단(173)에 의한 빛의 반사와 수직면들(V11,V12)에 의한 빛의 반사를 비교하면, 봉지재(180)의 상면에서 반사되어 수직을 이루는 면(V11,V12)에서 반사된 빛(L2)은 내부 반사가 계속되어 손실이 증가할 수 있다. 이에 비하여, 벽(170)의 상단(173)에서 반사된 빛(L1)은 도 40c에 제시된 바와 같이, 제1 봉지재(180)로부터 더 잘 방출될 수 있다.
도 41 및 도 42은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들로서, 도 41을 참조하면, 먼저, 베이스(201) 위에 개구(305)를 가지는 댐(301), 또는 마스크가 구비되고, 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)이 놓인다(도 41a 참조). 이후, 개구(305)에 제2 봉지재(190)가 형성된다(도 41b 참조). 제2 봉지재(190)가 경화되고, 제2 봉지재(190)가 형성된 반도체 발광칩(101)이 댐(301)으로부터 분리된다(도 41c 참조). 분리의 방법으로는 반도체 발광칩(101)이 요철 판(1005)이나 봉에 의해 밀려서 댐(301)으로부터 빼내어 질 수 있다. 그 결과 반도체 발광칩(101)과, 제1 전극(80) 및 제2 전극(70)을 노출하며 반도체 발광칩(101)을 둘러싸는 제1 봉지재(180)를 가지는 결합체가 형성된다.
제2 봉지재(190)은 투광성 수지 또는 실리콘과 같이 밀봉하면서 빛을 투과시키는 물질로 이루어질 수 있다. 제2 봉지재(190)를 점도가 높은 재질로 선택하면, 댐(301)의 개구(305)에 제2 봉지재(190)를 형성시 제2 봉지재(190)의 하면(191)과 베이스(201) 사이에는 약간의 틈이 형성되거나, 제2 봉지재(190)가 전극(70,80)의 측면까지 전부 덮지 않고 전극(70,80)의 측면이 약간 노출되는 것도 가능하다(도 41b 참조).
또는, 제2 봉지재(190)를 점도가 낮아서 개구(305)의 코너를 완전히 매우는 경우, 또는 도 41b에 제시된 바와 같이, 약간의 틈이 있는 경우에도 의도적으로 제2 봉지재(190)의 하면을 식각하거나 브러싱하는 등의 방법으로 제2 봉지재(190)의 식각된 하면(192)을 형성할 수 있고, 이로 인해 오염이 제거되고 전극(70,80)이 충분히 더 노출될 수 있다(도 41d 참조). 도 41c 또는 도 41d에 제시된 반도체 발광칩(101)과 제2 봉지재(190)의 결합체를 후속 공정에 사용할 수 있다. 또 다른 예로, 도 41b 또는 도 41d에서 설명된 제2 봉지재(190)의 하면(191,192)에 반사막(130)을 별도로 형성하는 공정을 추가할 수 있다.
이후, 도 42에 제시된 바와 같이, 도 41에서 설명된 베이스(201)와 다른 또는 동일한 베이스(201) 위에 댐(301) 및 상기 결합체가 놓인다. 댐(301)의 개구(305)로 인한 측면(307)은 베이스(201)에 대해 기울어진 경사면일 수 있다. 이후, 댐(301)의 측면(307)과 반도체 발광칩(101)의 사이에 벽(170)이 형성된다. 바람직하게는 디스펜서가 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)을 개구(305)에 공급하면, 비투광성 물질은 댐(301)의 측면(307)과 제2 봉지재(190)의 측면을 따라 자연스럽게 개구(305)에 퍼지면서 벽(170)이 형성된다. 이때, 도 41b 또는 도 41d에서 설명된 반도체 발광칩(101)과 제2 봉지재(190)의 결합체가 사용되는 경우, 베이스(201)와 제2 봉지재(190)의 하면 사이 틈으로 비투광성 물질이 들어가서 도 42b와 같이 형성된다. 벽(170)의 재질로는 수지(실리콘계, 에폭시계 등) 등 다양한 물질이 사용될 수 있으며, 그 물질의 반사율이 50% 이상인 경우에는 벽(170)이 리플렉터(reflector)로 사용될 수 있다. 한편, 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 벽(170)이 이루어질 수 있다. 벽(170)의 재질이 투광성인 경우를 배제하는 것은 아니다.
벽(170)은 상단(173)이 표면장력에 의해 댐(301)의 측면(307)을 따라 상승되며(elevated), 적어도 벽(170)의 상단(173)이 반도체 발광칩(101)으로부터 떨어지도록 형성된다. 본 예에서는 제2 봉지재(190)가 반도체 발광칩(101)을 감싸고 있으므로, 벽(170)은 댐(301)의 측면(307)과 제2 봉지재(190) 사이에 형성되며, 벽(170)의 상단(173)은 댐(301)의 측면(307) 및 제2 봉지재(190)를 따라 표면장력에 의해 상승한다. 댐(301)의 측면(307)이 경사면이므로 댐(301)의 측면(307) 측 벽(170)의 상단(173b; 벽의 외측 상단)이 제2 봉지재(190) 측 벽(170)의 상단(173a; 벽의 내측 상단)보다 더 높게 형성된다. 따라서 벽(170)의 상단(173)은 하단을 향하여 오목하게 형성된다. 표면장력에 의해 상승하도록, 비투광성 물질은 점성이 낮은 물질로 선택할 수 있다. 비투광성 물질의 점성이 낮은 경우, 베이스(201)와 제2 봉지재(190)의 하면(191,192; 도 41 참조) 사이 또는 반도체 발광칩(101)의 전극(70,80)을 제외한 반도체 발광칩(101)의 하면까지 비투광성 물질이 침투하거난 덮도록 형성되는 데에 유리할 것이다.
댐(301)의 측면(307)은 경사면이 아니라 베이스(201)에 대해 수직면이어도 벽(170)의 상단(173)은 표면장력에 의해 상승된 형상을 가질 수 있다. 그러나, 댐(301)의 측면(307)이 경사면이고, 비투광성 물질의 점성이 적적히 선택되면, 벽(170)의 상단(173)의 형상을 전술된 바와 같이 형성하는 데에 더 유리할 것이다. 벽(170)의 상단(173)은 도 42b에 제시된 점선 형상을 가질 수도 있다.
이후, 제1 봉지재(180)가 반도체 발광칩(101)을 덮도록(cover), 벽(170)의 상단(173)이 형성하는 캐비티(175; cavity)에 제1 봉지재(180)가 형성된다. 예를 들어, 벽(170)으로 사용된 수지가 소프트 큐어링(curing) 또는, 큐어링된 후, 벽(170)의 상단(173), 및 제2 봉지재(190)가 형성하는 캐비티에 수지 또는 실리콘이 도팅되거나 프린팅되는 방법으로 제1 봉지재(180)가 형성된다.
본 예에서 제2 봉지재(190)가 반도체 발광칩(101)을 감싸고 있으므로 제1 봉지재(180)는 제2 봉지재(190) 위에 형성되며 반도체 발광칩(101)으로부터 떨어져서 반도체 발광칩(101)을 덮는다(cover). 이와 다르게, 제2 봉지재(190)가 반도체 발광칩(101)의 측면만 감싸는 경우, 제1 봉지재(180)는 반도체 발광칩(101)에 접하면서 반도체 발광칩(101)을 덮을(cover) 수도 있다. 이후, 댐(301)으로부터 반도체 발광칩(101), 제1 봉지재(180), 및 제2 봉지재(190)로된 결합체를 분리한다. 바(bar)로 전극(80,70) 측으로부터 반도체 발광소자(100)를 밀어내거나, 양각 패턴이 형성된 판으로 반도체 발광소자(100)를 밀어내는 방법이 사용될 수 있다. 분리가 용이하도록 댐(301)의 측면(307)에 이형코팅층(release coating layer)이 형성될 수 있다.
제1 봉지재(180) 및 제2 봉지재(190) 중 적어도 하나는 형광체를 함유하지 않는 투명한 재질(예: 실리콘, 수지 등)로 이루어질 수 있으며, 제1 봉지재(180)의 굴절률은 제2 봉지재(190)의 굴절률과 다를 수 있다. 물론 제1 봉지재(180)의 굴절률과 제2 봉지재(190)의 굴절률이 동일하거나, 제1 봉지재(180), 및 제2 봉지재(190)가 동일 재질로 이루어질 수도 있다.
이와 같은 반도체 발광소자(100), 및 이의 제조방법에 의하면, 반도체 발광소자(100)는 그 사이즈를 작게 하는 데에 매우 유리한 구조를 가지며, 댐(301)을 사용하여 반도체 발광칩(101) 둘레에 벽(170)을 콤팩트하게 형성할 수 있어서, 반도체 발광칩(101)에 비해 현저히 크지 않고, 거의 칩스케일의 패키지(CSP; chip scale package)가 될 수 있다. 또한, 이러한 반도체 발광소자(100)는 제1 전극(80) 및 제2 전극(70)이 하측으로 노출되어 있어서, PCB 등의 회로기판에 직접 실장(예: COB)되는 SMD(surface mount device)로서도 매우 효율적인 구조를 가진다.
도 43 및 도 44는 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하기 위한 도면들로서, 도 43을 참조하면, 먼저, 베이스(201) 위에 댐(301)이 놓이고 반도체 발광칩(101)이 댐(301)의 개구(305)로 노출된 베이스(201) 위에 놓인다. 댐(301)의 개구(305)로 인한 측면(307)은 베이스(201)에 대해 기울어진 경사면이다. 경사면은 평탄할 수도 있지만, 본 예에서 경사면은 오목하게 형성되어 있다. 이후, 개구(305)에 제2 봉지재(190)를 형성하고, 경화한 후, 반도체 발광칩(101) 및 제2 봉지재(190)로된 결합체가 댐(301) 및 베이스(201)로부터 분리된다. 제2 봉지재(190)의 측면은 댐(301)의 측면(307)의 형상을 따라 형성되므로 도 43d에 제시된 바와 같이 약간 볼록하게 형성된다.
계속해서, 도 44을 참조하면, 다시 베이스(201) 위에 댐(301)이 구비되며, 댐(301)의 개구(305)에 상기 결합체가 놓이다. 이후, 댐(301)의 측면(307)과 제1 봉지재(180)의 사이에 화이트 수지나 광반사 물질이 공급되어 벽(170)이 형성된다. 벽(170)의 상단(173)은 표면장력에 의해 상승된 형상을 가진다. 이후, 벽(170)을 경화하고, 벽(170)의 상단(173), 및 제2 봉지재(190)가 형성하는 캐비티에 제1 봉지재(180)가 형성된다. 다음으로, 댐(301)으로부터 반도체 발광칩(101), 제1 봉지재(180), 및 제2 봉지재(190)로된 결합체가 분리된다. 벽(170)의 내측면(172)은 제2 봉지재(190)의 측면과 접하므로 오목하게 형성될 수 있다. 따라서 벽(170)의 측면(172)과 상단(173)이 빛을 상측으로 반사하기에 유리한 형상을 가지며, 제1 봉지재(180) 및 제2 봉지재(190)의 내에서 내부 반사되는 빛이 더 잘 외부로 탈출될 수 있다.
도 45 및 도 46은 댐을 사용하여 반도체 발광칩을 베이스에 구비하는 방법의 일 예를 설명하기 위한 도면들로서, 반도체 발광소자의 제조 방법에 있어서, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301; 마스크)을 구비한다. 베이스(201)는 플렉시블한 테이프이거나 필름이거나 딱딱한 플레이트일 수 있다. 댐(301)으로는 Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 부재 또는 표면에 막이 형성된 부재도 물론 사용 가능하다. 댐(301)은 비금속일 수도 있으며, 예를 들어, 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 댐(301)에 형성되는 개구(305)는 다양하게 변경이 가능하다. 개구(305)는 도 45a에 제시된 바와 같이 대략 가로 및 세로가 큰 차이가 없는 사각형으로 형성되거나, 도 45b에 제시된 바와 같이 길게 형성될 수 있다. 도 45c에 제시된 바와 같이, 반도체 발광칩(101)은 각 개구(305)에 1개씩 놓이거나, 도 45b, 도 45d에 제시된 바와 같이 1개의 개구(305)에 복수의 반도체 발광칩(101)이 놓일 수 있다. 댐(301)에는 반도체 발광칩(101)을 베이스(201)에 놓을 때, 위치를 가이드하기 위해 홀(309)이 형성될 수 있다(도 45b, 도 45d 참조).
베이스(201) 자체로 접착성 또는 점착성을 가지는 테이프로서 댐(301)에 접착될 수 있다. 또는, 도 46a 및 도 46b에 제시된 바와 같이, 클램프(503)를 사용하여 외력에 의해 베이스(201)와 댐(301)을 간편하게 접촉 및 분리시킬 수 있다.
이후, 예를 들어, 도 46c에 제시된 바와 같이, 소자 이송장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착 방식으로 픽업(pick-up)하여 도 46d에 제시된 바와 같이, 댐(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 소자 이송장치(501)는 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
예를 들어, 베이스(201)와 댐(301)은 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있으며, 소자 이송장치(501)는 카메라나 광학센서 등을 이용하여, 댐(301)과 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나, 전극(80,70)의 패턴(예: 전극 분리선), 개구(305) 및/또는 홀(309)의 형상 및 위치를 인식할 수 있다. 이에 의해 소자 이송장치(501)는 도 45c 또는 도 45d에 제시된 바와 같이, 개구(305)로 노출된 베이스(201) 위에 위치나 각도를 보정할 수 있고, 개구(305)로 인한 댐(301) 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓을 수 있다.
도 47는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 제2 봉지재(190)는 형광체를 함유하고, 제1 봉지재(180)는 형광체를 함유하지 않는 예(도 47a, 도 47b 참조)가 고려될 수 있다. 반도체 발광칩(101)이 청색칩인 경우, 백색광을 만들도록 형광체를 선택할 수 있다. 제2 봉지재(190)에서 형광체로 인해 백색광이 제1 봉지재(180)로 진입될 수 있고, 제1 봉지재(180) 내에서는 형광체에 의한 빛의 산란 없이 빛이 방출되며, 도 40c에서 설명된 바와 같이 벽(170)의 상단(173)의 특수한 형상으로 인해 광추출량이 향상될 수 있다. 한편, 제1 봉지재(180)는 형광체를 함유하고, 제2 봉지재(190)는 형광체를 함유하지 않는 예(도 47c, 도 47d 참조)도 고려할 수 있다. 이 경우, 반도체 발광칩(101)에 근접해 있는 벽(170)의 측면(172) 인근에서 형광체에 의한 광산란이 없으므로 벽(170)에 의한 광흡수 손실이 감소되는 효과가 있다. 물론 제1 봉지재(180), 및 제2 봉지재(190)가 모두 형광체를 함유하는 예도 고려할 수 있다.
다른 예로서, 노출된 제1 전극(80) 및 제2 전극(70)에 각각 접촉하는 제1 도전부(141) 및 제2 도전부(142)가 제2 봉지재(190) 및/또는 벽(170)의 하면에 형성되어, 접촉 또는 접합의 면적이 증가하거나(도 47e 참조), 제1 전극(80) 및 제2 전극(70)과 분리된 접합부(145)가 벽(170)의 하면에 형성된 예를 고려할 수 있다(도 47f 참조).
도 48은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 48a에 제시된 바와 같이, 댐(301)과 반도체 발광칩(101) 사이에 플립칩 타입의 기능성 소자(401)가 배치되고 벽(170)이 형성될 수 있다. 바람직하게는, 기능성 소자(401)의 전극이 노출되며 벽(170) 내에 기능성 소자(401)가 묻히도록 형성되는 예도 고려할 수 있다. 기능성 소자(401)는 예를 들어, ESD(ElectroStatic Discharge) 및/또는 EOS(Electrical Over-Stress)로부터 반도체 발광칩(101)을 보호하는 보호 소자(protecting element: 예: zener diode)이다. 한편, 도 48b에 제시된 바와 같이, 절단된 댐(301)이 벽(170)에 붙어 잔류하는 예도 고려할 수 있다. 한편, 도 48c, 및 도 48d에 제시된 바와 같이, 표면장력에 의해 벽(170)의 상단(173)이 형성되되, 벽(170)의 재질과 댐(301)의 재질 및 봉지재의 재질에 따라서는 벽(170)의 상단(173)이 위로 볼록한 형상을 가지는 것도 가능하다. 도 48c에서 벽(170)이 절단되어 도 48d에 제시된 예가 제조될 수 있다. 또 다른 예로, 벽(170)이 제거된 예(도 48e, 도 48f 참조)도 고려할 수 있다. 예를 들어, 댐(301)으로부터 분리시에 벽(170)이 댐(301)에 잔류하며, 반도체 발광칩(101), 제1 봉지재(180), 및 제2 봉지재(190)의 결합체가 벽(170)으로부터 분리될 수 있다. 제1 봉지재(180)와 제2 봉지재(190)가 동일 물질인 경우 제1 봉지재(180)와 제2 봉지재(190) 간의 경계가 없어질 수 있다(도 48e 참조). 한편, 제1 봉지재(180)의 측면, 제2 봉지재(190)의 측면 및 하면, 및 반도체 발광칩(101)의 하면에 반사막(130)을 추가로 형성할 수 있다(도 48f 참조)
도 49는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 예를 들어, 도 45b에 제시된 바와 같은 댐(301)의 개구(305)에 복수의 반도체 발광칩(101)이 놓이고, 각 반도체 발광칩(101)은 제2 봉지재(190)로 둘러싸여 있다. 이후, 벽(170)이 형성되고, 제1 봉지재(180)가 형성된 후, 베이스(201)가 제거되고 도전부(141,142; 도 49a 참조) 또는 접합부(145; 도 49b, 도 49c 참조)가 형성된다. 이후, 댐(301)으로부터 반도체 발광소자(100)가 빼내어 지거나(도 41c 참조), 도 49b와 같이 벽(170)이 절단되어 도 49c에 제시된 반도체 발광소자(100)가 제조될 수 있다. 반도체 발광소자(100)는 기판(500)에 형성된 도전 패턴(511,512)에 도전부(141,142)가 접합되거나(도 49a 참조), 전극(80,70) 및 접합부(145)가 납땜(7)에 의해 또는 유테틱 본딩 등에 의해 각각 베이스(200)의 도전 패턴(511,512) 및 고정부(513)에 각각 본딩될 수 있다(도 49c 참조).
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 반도체 발광부의 주변에 위치하는 벽(wall);으로서, 제1 높이를 가지는 제1 부분과, 제1 높이보다 낮은 제2 높이를 가지는 제2 부분을 포함하는 벽; 그리고 벽으로부터 노출된 반도체 발광칩을 덮으며, 빛이 투과하는 봉지재;로서, 적어도 하나의 전극의 반대 측, 및 제2 부분 측으로 노출된 봉지재; 를 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 제1 부분은 반도체 발광부보다 높이가 높고, 제2 부분은 반도체 발광부의 높이 이하인 것을 특징으로 하는 반도체 발광소자.
(3) 벽은 반도체 발광칩의 측면을 두르도록 형성되며, 서로 대향하는 2개의 제1 부분들; 그리고 2개의 제1 부분들과 다른 방향으로 서로 대향하는 2개의 제2 부분들;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(4) 벽의 제2 부분의 외측면, 및 제2 부분 측으로 노출된 봉지재의 면은 절단된 면이며, 서로 이어진 것을 특징으로 하는 반도체 발광소자.
(5) 제1 부분의 상단, 및 제2 부분의 상단은 표면장력에 의해 상승된(elevated) 것을 특징으로 하는 반도체 발광소자.
(6) 벽의 제1 부분은 반도체 발광부로부터 먼 부분이 반도체 발광부에 가까운 부분보다 높이가 높고, 벽의 제2 부분은 발광부로부터 먼 부분이 반도체 발광부에 가까운 부분보다 높이가 낮은 것을 특징으로 하는 반도체 발광소자.
(7) 반도체 발광부는: 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;을 포함하며, 적어도 하나의 전극은: 복수의 반도체층을 기준으로 봉지재의 반대 측에 위치하며, 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 복수의 반도체층을 기준으로 봉지재의 반대 측에 위치하며, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 봉지재의 서로 대향하는 측면들은 2개의 제1 부분들에 의해 노출되지 않도록 막혀 있고, 제1 전극 및 제2 전극의 반대 측과, 2개의 제2 부분들 측으로 각각 노출된 것을 특징으로 하는 반도체 발광소자.
(9) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계; 댐의 측면과 반도체 발광부의 측면 사이에 벽을 형성하는 단계;로서, 반도체 발광부의 측면 방향에서 볼때, 반도체 발광부의 일 측을 기준으로 제1 높이를 가지는 제1 부분과, 제1 높이보다 낮은 제2 높이를 가지는 제2 부분을 포함하는 벽;을 형성하는 단계; 벽으로부터 노출된 반도체 발광칩을 덮는 봉지재를 형성하는 단계;로서, 적어도 하나의 전극이 노출되도록 반도체 발광칩을 덮고, 적어도 하나의 전극의 반대 측, 및 제2 부분 측으로 노출되는 봉지재;를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(10) 반도체 발광칩을 개구에 구비하는 단계에서, 복수의 반도체 발광칩이 이웃하게 구비되며, 벽을 형성하는 단계에서, 댐의 측면과 반도체 발광부의 측면 사이에서, 벽의 상단은 벽을 따라 표면장력에 의해 상승되어(elevated)되어 제1 부분이 형성되고, 복수의 반도체 발광칩 사이에서, 벽의 상단은 반도체 발광칩의 측면을 따라 표면장력에 의해 상승되어 제2 부분이 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(11) 벽을 형성하는 단계에서, 제1 부분은 반도체 발광부보다 높이가 높도록 형성되고, 제2 부분은 반도체 발광부의 높이 이하로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(12) 개구로 인한 댐의 측면은 베이스에 대해 경사를 이루는 경사면인 것을 특징으로 하는 반도체 발광소자의 제조방법.
(13) 복수의 반도체 발광부, 및 봉지재를 댐으로부터 분리하는 단계; 그리고 복수의 반도체 발광부 사이에서 봉지재, 및 벽의 제2 부분을 절단하여 개별 반도체 발광소자로 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(14) 도광판의 측면에 구비되는 광원모듈에 있어서, 도광판의 측면 측에 구비되는 기판; 그리고 기판에 구비되어 도광판의 측면에 광을 방사하는 반도체 발광소자;를 포함하며, 반도체 발광소자는: 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결되며, 반도체 발광부를 기준으로 도광판의 반대 측에 구비되는 적어도 하나의 전극을 가지며, 기판에 실장된 반도체 발광칩(semiconductor light emitting chip); 반도체 발광부의 주변에 위치하는 벽(wall);으로서, 적어도 하나의 전극 측을 기준으로 도광판의 측면을 향하여 제1 높이를 가지는 제1 부분과, 제1 높이보다 낮은 제2 높이를 가지는 제2 부분을 포함하며, 제1 부분은 도광판의 두께 방향에 구비되고, 제2 부분은 도광판의 측면의 길이 방향에 구비되는 벽; 그리고 반도체 발광칩을 덮으며, 도광팡의 측면과 마주보는 봉지재;로서, 제2 부분 측으로 노출된 봉지재;를 포함하는 것을 특징으로 하는 광원모듈.
(15) 복수의 반도체 발광소자가 도광판의 측면을 따라 기판에 구비되며, 각 반도체 발광소자의 제2 부분, 및 제2 부분 측으로 노출된 봉지재가 서로 마주보도록 구비된 것을 특징으로 하는 광원모듈.
(16) 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부; 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극; 그리고 적어도 하나의 전극이 노출되도록 반도체 발광부를 둘러싸며, 빛이 투과하는 봉지재;로서, 반도체 발광부의 방향을 구분할 수 있도록 식별부가 형성된 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(17) 반도체 발광부는: 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;을 포함하며, 적어도 하나의 전극은: 복수의 반도체층의 일 측에 구비되며, 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 복수의 반도체층의 일 측에 구비되며, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(18) 제1 전극 및 제2 전극의 반대 측에서 볼 때, 봉지재는 복수의 모퉁이(a plurality of corners)를 가지며, 식별부는 복수의 모퉁이 적어도 하나의 모퉁이로서, 제1 전극 측 및 제2 전극 측을 구분할 수 있도록, 적어도 하나의 모퉁이가 나머지 모퉁이와 다른 윤곽을 가지는 것을 특징으로 하는 반도체 발광소자.
(19) 식별부는 제1 전극 및 제2 전극의 반대 측에서 볼 때, 제1 전극 측 및 제2 전극 측을 구분할 수 있도록, 봉지재에 형성된 적어도 하나의 홈 또는 돌기인 것을 특징으로 하는 반도체 발광소자.
(20) 적어도 하나의 모퉁이는 라운드진(rounded) 윤곽, 오목한 윤곽, 및 선형 윤곽 중 하나를 가지며, 나머지 모퉁이는 각진(angulated) 윤곽을 가지는 것을 특징으로 하는 반도체 발광소자.
(21) 봉지재는 복수의 변을 가지며, 홈 또는 돌기는 복수의 변 중 적어도 하나의 변에 형성된 것을 특징으로 하는 반도체 발광소자.
(22) 복수의 반도체층과 제1 전극 및 제2 전극의 사이에 개재된 절연성 반사막; 절연성 반사막을 관통하여 제1 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결; 그리고 절연성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결;을 포함하며, 봉지재는 제1 전극 및 제2 전극 주변의 절연성 반사막까지 덮는 것을 특징으로 하는 반도체 발광소자.
(23) 봉지재의 측면에서 볼 때, 봉지재는 복수의 모퉁이(a plurality of corners)를 가지며, 식별부는 복수의 모퉁이 중 적어도 하나의 모퉁이로서, 제1 전극 측 및 제2 전극 측을 구분할 수 있도록, 적어도 하나의 모퉁이가 나머지 모퉁이와 다른 윤곽(outline line)을 가지는 것을 특징으로 하는 반도체 발광소자.
(24) 반도체 발광부의 측면에 위치하는 벽(wall);으로서, 벽의 상단이 표면장력에 의해 상승된(elevated) 벽;을 포함하며, 봉지재는 벽의 상단과 반도체 발광부가 형성하는 보울(bowl)에 형성된 것을 특징으로 하는 반도체 발광소자.
(25) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에, 반도체 발광칩(semiconductor light emitting chip)을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 각각 전기적으로 연결된 제1 전극 및 제2 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계; 그리고 제1 전극 및 제2 전극이 노출되도록 반도체 발광부를 둘러싸는 봉지재를 개구에 형성하는 단계;로서, 제1 전극 측 및 제2 전극 측을 구분할 수 있도록, 식별부가 형성된 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(26) 반도체 발광칩을 구비하는 단계에서, 평면도로 볼 때, 개구의 윤곽은 복수의 모퉁이(a plurality of corners)를 가지며, 복수의 모퉁이 중 적어도 하나의 모퉁이가 나머지 모퉁이와 다른 형상을 가지고, 봉지재를 형성하는 단계에서, 봉지재는 댐의 윤곽을 따라 복수의 모퉁이(a plurality of corners)를 가지며, 식별부는 복수의 모퉁이 중 적어도 하나의 모퉁이로서, 나머지 모퉁이와 다른 형상을 가지는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(27) 반도체 발광칩을 구비하는 단계에서, 평면도로 볼 때, 개구의 윤곽은 적어도 하나의 돌출부 또는 홈을 가지며, 봉지재를 형성하는 단계에서, 식별부는 댐의 적어도 하나의 돌출부 또는 홈에 대응하여 봉지재에 형성된 적어도 하나의 홈 또는 돌출부인 것을 특징으로 하는 반도체 발광소자의 제조방법.
(28) 기판에 실장되는 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 전극이 노출되도록 반도체 발광칩의 적어도 일부를 덮는(cover) 봉지재; 그리고 전극의 주변에 전극과 전기적으로 분리되도록 위치하며, 기판에 본딩되는 접합부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(29) 접합부는 전극이 노출되는 면에 반도체 발광칩과 중첩되지 않게 위치하는 것을 특징으로 하는 반도체 발광소자.
(30) 접합부는 금속으로 이루어진 것을 특징으로 하는 반도체 발광소자.
(31) 접합부는 전극 주변의 봉지재의 하면에 형성된 것을 특징으로 하는 반도체 발광소자.
(32) 반도체 발광칩의 주변에 위치하는 벽(wall);을 포함하며, 봉지재는 반도체 발광칩을 덮도록(cover) 벽의 상단에 형성되며, 접합부는 전극 주변의 벽의 하면에 형성된 것을 특징으로 하는 반도체 발광소자.
(33) 봉지재에 의해 덮인 복수의 반도체 발광칩;을 포함하며, 복수의 반도체 발광칩 사이 봉지재에 대응하여 구비된 복수의 지지부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(34) 봉지재는 바(bar) 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
(35) 복수의 행 및 열로 배열된 복수의 반도체 발광칩;을 포함하며, 접합부는 적어도 봉지재의 하면 또는 벽의 가장자리에 형성된 것을 특징으로 하는 반도체 발광소자.
(36) 복수의 반도체층은: 제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 그리고 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층;을 포함하며, 추가의 전극을 포함하고, 전극과 추가의 전극 중 하나는 제1 반도체층에 전자와 정공 중 하나를 공급하고, 전극과 추가의 전극 중 나머지 하나는 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하며, 지지부는 전극과 추가의 전극의 사이 바깥에 위치하는 것을 특징으로 하는 반도체 발광소자.
전극은 상기 설명에서 제1 전극에 대응하고, 추가의 전극은 상기 설명에서 제2 전극에 대응할 수 있다. 반대로 전극은 상기 설명에서 제2 전극에 대응하고, 추가의 전극은 상기 설명에서 제1 전극에 대응할 수 있다.
(37) 기판에는 제1 도전부, 및 제2 도전부와, 제1 도전부 및 제2 도전부와 전기적으로 분리된 고정부를 가지며, 제1 전극, 및 제2 전극은 제1 도전부, 및 제2 도전부에 각각 본딩되며, 접합부는 고정부에 접합되는 것을 특징으로 하는 반도체 발광소자.
(38) 기판에 실장되는 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(a semiconductor light emitting chip); 전극, 및 전극의 반대 측 반도체 발광칩이 노출되도록 반도체 발광칩의 일부를 덮는 광반사체(a light reflecting body); 광반사체 위, 및 전극의 반대 측 반도체 발광칩 위에 형성된 봉지재; 그리고 광반사체의 외면(an outer surface)에 고정된 외측부(an outside portion);를 포함하는 것을 특징으로 하는 반도체 발광소자.
(39) 전극의 주변의 광반사체의 하면에 전극과 전기적으로 분리되도록 위치하며, 기판에 본딩되는 접합부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(40) 외측부는 광반사체의 외측면(outside surface)에 형성되어 기판에 본딩되는 것을 특징으로 하는 반도체 발광소자.
(41) 외측부는 광반사체의 외측면(outside surface)에 형성되며, 전극의 주변의 광반사체의 하면, 및 외측부의 하면 중 적어도 하나에 전극과 전기적으로 분리되도록 위치하며, 기판에 본딩되는 접합부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(42) 광반사체는 표면장력에 의해 외측부를 따라 상승된 상단을 가지며, 봉지재는 광반사체의 상단, 및 반도체 발광칩이 형성하는 캐비티(cavity)에 형성된 것을 특징으로 하는 반도체 발광소자.
(43) 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 반도체 발광칩 주변에 위치하는 벽(wall);으로서, 표면장력에 의해 상승된(elevated) 상단을 가지는 벽; 반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 형성된 제1 봉지재; 그리고 적어도 벽과 반도체 발광칩의 사이에 개재된 제2 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(44) 제1 봉지재 및 제2 봉지재 중 적어도 하나는 형광체를 함유하지 않는 투명한 재질로 이루어진 것을 특징으로 하는 반도체 발광소자.
(45) 제1 봉지재의 굴절률은 제2 봉지재의 굴절률과 다른 것을 특징으로 하는 반도체 발광소자.
(46) 제2 봉지재는 적어도 전극이 형성된 반도체 발광칩의 하면과 대향하는 상면, 및 반도체 발광칩의 측면을 덮도록 형성되며, 제1 봉지재는 벽의 상단 및 제2 봉지재가 형성하는 캐비티에 형성된 것을 특징으로 하는 반도체 발광소자.
(47) 복수의 반도체층은: 제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 그리고 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층;을 포함하며, 추가의 전극을 포함하고, 전극 및 추가의 전극은 복수의 반도체층을 기준으로 제1 봉지재의 반대 측에 위치하며, 전극과 추가의 전극 중 하나는 제1 반도체층에 전자와 정공 중 하나를 공급하고, 전극과 추가의 전극 중 나머지 하나는 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하며, 제2 봉지재는 전극 및 추가의 전극을 노출하도록 반도체 발광칩을 감싸는 것을 특징으로 하는 반도체 발광소자.
전극은 상기 설명에서 제1 전극에 대응하고, 추가의 전극은 상기 설명에서 제2 전극에 대응할 수 있다. 반대로 전극은 상기 설명에서 제2 전극에 대응하고, 추가의 전극은 상기 설명에서 제1 전극에 대응할 수 있다.
(48) 벽의 상단은 제2 봉지재 측보다 외측 끝이 높이가 더 높은 것을 특징으로 하는 반도체 발광소자.
(49) 벽은 전극 주변의 제2 봉지재의 하면을 덮도록 형성된 것을 특징으로 하는 반도체 발광소자.
(50) 벽은 전극 및 추가의 전극을 제외한 반도체 발광칩의 하면, 그리고 제2 봉지재의 하면을 덮도록 형성된 것을 특징으로 하는 반도체 발광소자.
(51) 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 복수의 반도체층과 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩을 구비하고, 댐의 측면과 반도체 발광칩의 사이에 표면 장력에 의해 상승된 상단을 가지는 벽을 형성하여 제조되는 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 벽과 반도체 발광칩 사이, 및 반도체 발광칩의 상면에 형성된 봉지재; 그리고 전극의 반대 측에서 봉지재에 일체로 형성된 추가의 봉지재;로서, 봉지재와 이어진 측면을 가지며. 봉지재와 이어진 측면의 내측 끝보다 측면의 외측 끝이 전극을 기준으로 더 높게 형성되며, 측면은 표면장력에 의해 상승된(elevated) 벽의 상단의 형상을 따라 형성되어 아래로 볼록한 측면을 가지는 추가의 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
봉지재는 상기 설명에서 제2 봉지재에 대응하고, 추가의 봉지재는 상기 설명에서 제1 봉지재에 대응할 수 있다.
(52) 봉지재의 측면의 상단은 봉지재의 측면의 하단보다 반도체 발광칩으로부터 거리보다 더 멀도록 형성된 것을 특징으로 하는 반도체 발광소자.
(53) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계; 댐의 측면과 반도체 발광칩의 사이에 벽을 형성하는 단계;로서, 벽의 상단이 표면장력에 의해 댐의 측면을 따라 상승되며(elevated), 적어도 벽의 상단이 반도체 발광칩으로부터 떨어진 벽을 형성하는 단계; 그리고 반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 제1 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(54) 반도체 발광칩을 개구에 구비하는 단계에서, 반도체 발광칩을 감싸는 제2 봉지재가 형성된 반도체 발광칩을 개구에 구비하며, 벽을 형성하는 단계에서, 벽은 댐의 측면과 제2 봉지재 사이에 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(55) 제1 봉지재 및 제2 봉지재 중 적어도 하나는 형광체를 함유하지 않는 투명한 재질로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(56) 복수의 반도체층은: 제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 그리고 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층;을 포함하며, 추가의 전극을 포함하고, 전극 및 추가의 전극은 복수의 반도체층을 기준으로 제1 봉지재의 반대 측에 위치하며, 전극과 추가의 전극 중 하나는 제1 반도체층에 전자와 정공 중 하나를 공급하고, 전극과 추가의 전극 중 나머지 하나는 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하며, 반도체 발광칩을 개구에 구비하는 단계에서, 전극 및 추가의 전극이 베이스를 향하도록 놓이는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(57) 벽을 형성하는 단계에서, 벽을 형성하는 물질이 베이스와 제2 봉지재의 하면 사이로 연장되어, 제2 봉지재의 하면을 덮도록 벽이 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(58) 벽을 형성하는 단계에서, 벽의 상단은 댐의 측면 및 제2 봉지재를 따라 표면장력에 의해 상승하며, 벽은 제2 봉지재 측보다 외측 끝이 높이가 더 높도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(59) 반도체 발광칩을 개구에 구비하는 단계 전에, 추가의 베이스 위에, 개구가 형성된 추가의 댐, 및 개구로 노출된 추가의 베이스 위에 반도체 발광칩을 구비하는 단계; 반도체 발광칩를 덮도록 추가의 댐의 개구에 제2 봉지재를 형성하는 단계; 그리고 추가의 댐 및 베이스로부터 반도체 발광칩 및 제2 봉지재를 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(60) 제2 봉지재를 형성하는 단계 이후, 분리하는 단계 전에, 베이스를 제거하고 제2 봉지재의 하면에 반사막을 형성하는 과정; 그리고 베이스를 제거하고 제2 봉지재의 하면을 일부 식각하는 과정; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(61) 반도체 발광칩, 제1 봉지재, 벽, 및 제2 봉지재가 결합된 체로 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(62) 반도체 발광칩, 제1 봉지재, 및 제2 봉지재가 결합된 체로 벽, 및 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
본 개시에 따른 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈에 의하면, 사이즈를 반도체 발광칩에 비해 현저히 크지 않고, 거의 칩스케일 패키지(CSP; chip scale package)를 가지는 반도체 발광소자가 제공된다.
또한, 형광체는 벽으로부터 노출된 반도체 발광부를 덮도록 필요한 양만큼만 형성되므로 비용이 절약된다.
또한, 제1 전극 및 제2 전극이 벽의 하단으로 노출되어 있어서, PCB 등의 회로기판에 직접 실장되는 SMD(surface mount device)로서도 매우 효율적인 구조를 가진다.
또한, 벽의 제1 부분과 제2 부분의 높이를 다르게 하여 측방으로의 빛이 방사되는 방향 및 그 양을 조절할 수 있다.
본 개시에 따른 반도체 또 다른 발광소자 및 이의 제조방법에 의하면, 봉지재의 외관만 보고 반도체 발광소자의 제1 전극 및 제2 전극의 방향을 알 수 있고, 이를 활용하면 제1 전극 및 제2 전극의 방향이 반대로 실장되는 불량이나, 검사 공정에서 잘못된 배열을 쉽게 찾을 수 있는 장점이 있다.
본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조방법에 의하면, 반도체 발광칩의 전극에 의한 접합력, 및 지지력이 부족한 반도체 발광소자에 있어서, 접합력 및 지지력이 보완되며, 전류 흐름에 의한 열 발생이 없는 접합부로 인해 신뢰성이 향상된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자 및 이의 제조방법에 의하면, 반도체 발광칩과 벽 사이에 봉지재가 개재되어 빛흡수 손실이 감소하며, 벽의 상단의 특수한 형상으로 인해 광추출 효율이 향상된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자 및 이의 제조방법에 의하면, 제1 봉지부 및 제2 봉지부 중 적어도 하나는 형광체를 함유하지 않아서, 벽에 의한 빛흡수 손실을 감소할 수 있다.

Claims (20)

  1. 반도체 발광소자에 있어서,
    전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip);
    반도체 발광칩 주변에 위치하는 벽(wall);으로서, 표면장력에 의해 상승된(elevated) 상단을 가지는 벽;
    반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 형성된 제1 봉지재; 그리고
    적어도 벽과 반도체 발광칩의 사이에 개재된 제2 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    제1 봉지재 및 제2 봉지재 중 적어도 하나는 형광체를 함유하지 않는 투명한 재질로 이루어진 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    제1 봉지재의 굴절률은 제2 봉지재의 굴절률과 다른 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    제2 봉지재는 적어도 전극이 형성된 반도체 발광칩의 하면과 대향하는 상면, 및 반도체 발광칩의 측면을 덮도록 형성되며,
    제1 봉지재는 벽의 상단 및 제2 봉지재가 형성하는 캐비티에 형성된 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    복수의 반도체층은:
    제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 그리고 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층;을 포함하며,
    추가의 전극을 포함하고, 전극 및 추가의 전극은 복수의 반도체층을 기준으로 제1 봉지재의 반대 측에 위치하며,
    전극과 추가의 전극 중 하나는 제1 반도체층에 전자와 정공 중 하나를 공급하고, 전극과 추가의 전극 중 나머지 하나는 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하며,
    제2 봉지재는 전극 및 추가의 전극을 노출하도록 반도체 발광칩을 감싸는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    벽의 상단은 제2 봉지재 측보다 외측 끝이 높이가 더 높은 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 1에 있어서,
    벽은 전극 주변의 제2 봉지재의 하면을 덮도록 형성된 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 5에 있어서,
    벽은 전극 및 추가의 전극을 제외한 반도체 발광칩의 하면, 그리고 제2 봉지재의 하면을 덮도록 형성된 것을 특징으로 하는 반도체 발광소자.
  9. 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 복수의 반도체층과 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩을 구비하고, 댐의 측면과 반도체 발광칩의 사이에 표면 장력에 의해 상승된 상단을 가지는 벽을 형성하여 제조되는 반도체 발광소자에 있어서,
    전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층, 및 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩(semiconductor light emitting chip);
    벽과 반도체 발광칩 사이, 및 반도체 발광칩의 상면에 형성된 봉지재; 그리고
    전극의 반대 측에서 봉지재에 일체로 형성된 추가의 봉지재;로서, 봉지재와 이어진 측면을 가지며. 봉지재와 이어진 측면의 내측 끝보다 측면의 외측 끝이 전극을 기준으로 더 높게 형성되며, 측면은 표면장력에 의해 상승된(elevated) 벽의 상단의 형상을 따라 형성되어 아래로 볼록한 측면을 가지는 추가의 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 9에 있어서,
    봉지재의 측면의 상단은 봉지재의 측면의 하단보다 반도체 발광칩으로부터 거리보다 더 멀도록 형성된 것을 특징으로 하는 반도체 발광소자.
  11. 반도체 발광소자의 제조 방법에 있어서,
    베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계;
    댐의 측면과 반도체 발광칩의 사이에 벽을 형성하는 단계;로서, 벽의 상단이 표면장력에 의해 댐의 측면을 따라 상승되며(elevated), 적어도 벽의 상단이 반도체 발광칩으로부터 떨어진 벽을 형성하는 단계; 그리고
    반도체 발광칩을 덮도록(cover) 벽의 상단이 형성하는 캐비티(cavity)에 제1 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  12. 청구항 11에 있어서,
    반도체 발광칩을 개구에 구비하는 단계에서,
    반도체 발광칩을 감싸는 제2 봉지재가 형성된 반도체 발광칩을 개구에 구비하며,
    벽을 형성하는 단계에서, 벽은 댐의 측면과 제2 봉지재 사이에 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  13. 청구항 12에 있어서,
    제1 봉지재 및 제2 봉지재 중 적어도 하나는 형광체를 함유하지 않는 투명한 재질로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  14. 청구항 11에 있어서,
    복수의 반도체층은:
    제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 그리고 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층;을 포함하며,
    추가의 전극을 포함하고, 전극 및 추가의 전극은 복수의 반도체층을 기준으로 제1 봉지재의 반대 측에 위치하며,
    전극과 추가의 전극 중 하나는 제1 반도체층에 전자와 정공 중 하나를 공급하고, 전극과 추가의 전극 중 나머지 하나는 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하며,
    반도체 발광칩을 개구에 구비하는 단계에서, 전극 및 추가의 전극이 베이스를 향하도록 놓이는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  15. 청구항 12에 있어서,
    벽을 형성하는 단계에서,
    벽을 형성하는 물질이 베이스와 제2 봉지재의 하면 사이를 채워, 제2 봉지재의 하면을 덮도록 벽이 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  16. 청구항 12에 있어서,
    벽을 형성하는 단계에서,
    벽의 상단은 댐의 측면 및 제2 봉지재를 따라 표면장력에 의해 상승하며, 벽은 제2 봉지재 측보다 외측 끝이 높이가 더 높도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  17. 청구항 12에 있어서,
    반도체 발광칩을 개구에 구비하는 단계 전에,
    추가의 베이스 위에, 개구가 형성된 추가의 댐, 및 개구로 노출된 추가의 베이스 위에 반도체 발광칩을 구비하는 단계;
    반도체 발광칩를 덮도록 추가의 댐의 개구에 제2 봉지재를 형성하는 단계; 그리고
    추가의 댐 및 베이스로부터 반도체 발광칩 및 제2 봉지재를 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  18. 청구항 17에 있어서,
    제2 봉지재를 형성하는 단계 이후, 분리하는 단계 전에,
    베이스를 제거하고 제2 봉지재의 하면에 반사막을 형성하는 과정; 그리고
    베이스를 제거하고 제2 봉지재의 하면을 일부 식각하는 과정; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  19. 청구항 12에 있어서,
    반도체 발광칩, 제1 봉지재, 벽, 및 제2 봉지재가 결합된 체로 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  20. 청구항 12에 있어서,
    반도체 발광칩, 제1 봉지재, 및 제2 봉지재가 결합된 체로 벽, 및 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
PCT/KR2016/001805 2015-02-24 2016-02-24 반도체 발광소자 및 이의 제조방법 WO2016137227A1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2015-0025809 2015-02-24
KR1020150025809A KR101694374B1 (ko) 2015-02-24 2015-02-24 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈
KR10-2015-0025810 2015-02-24
KR1020150025810A KR101663128B1 (ko) 2015-02-24 2015-02-24 반도체 발광소자, 및 이의 제조방법
KR10-2015-0046926 2015-04-02
KR1020150046926A KR101689342B1 (ko) 2015-04-02 2015-04-02 반도체 발광소자 및 이의 제조방법
KR1020150050374A KR101743087B1 (ko) 2015-04-09 2015-04-09 반도체 발광소자, 및 이의 제조방법
KR10-2015-0050374 2015-04-09

Publications (1)

Publication Number Publication Date
WO2016137227A1 true WO2016137227A1 (ko) 2016-09-01

Family

ID=56789723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/001805 WO2016137227A1 (ko) 2015-02-24 2016-02-24 반도체 발광소자 및 이의 제조방법

Country Status (1)

Country Link
WO (1) WO2016137227A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123704A (ja) * 2005-10-31 2007-05-17 Stanley Electric Co Ltd 表面実装型ｌｅｄ
JP2009152482A (ja) * 2007-12-21 2009-07-09 Citizen Electronics Co Ltd 反射枠付表面実装型ｌｅｄ
KR20100004666A (ko) * 2008-07-04 2010-01-13 (주) 아모엘이디 엘이디 패키지
KR20130054635A (ko) * 2011-11-17 2013-05-27 영남대학교 산학협력단 발광 다이오드의 봉지재 충전 방법
KR20140096578A (ko) * 2013-01-28 2014-08-06 엘지이노텍 주식회사 발광소자패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123704A (ja) * 2005-10-31 2007-05-17 Stanley Electric Co Ltd 表面実装型ｌｅｄ
JP2009152482A (ja) * 2007-12-21 2009-07-09 Citizen Electronics Co Ltd 反射枠付表面実装型ｌｅｄ
KR20100004666A (ko) * 2008-07-04 2010-01-13 (주) 아모엘이디 엘이디 패키지
KR20130054635A (ko) * 2011-11-17 2013-05-27 영남대학교 산학협력단 발광 다이오드의 봉지재 충전 방법
KR20140096578A (ko) * 2013-01-28 2014-08-06 엘지이노텍 주식회사 발광소자패키지

Similar Documents

Publication Publication Date Title
WO2016032167A1 (ko) 발광 소자 패키지
WO2016039593A1 (ko) 반도체 발광소자의 제조 방법
WO2017191923A1 (ko) 발광 다이오드
WO2017030396A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2017191966A1 (ko) 반도체 소자 패키지
WO2016117910A1 (ko) 발광 소자
WO2017222341A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2016108636A1 (ko) 반도체 발광소자 및 이의 제조 방법
WO2017078402A1 (ko) 광학 플레이트, 조명 소자 및 광원 모듈
WO2019045167A1 (ko) 발광소자 패키지 및 이를 구비한 광원 장치
WO2016148539A1 (ko) 발광 소자 및 이를 구비한 카메라 모듈
WO2017155282A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2017078441A1 (ko) 반도체 소자
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2015020358A1 (ko) 발광소자
WO2019059703A2 (ko) 발광소자 패키지 및 조명 모듈
WO2021133124A1 (ko) Led 디스플레이 장치
WO2018088851A1 (ko) 반도체 소자
WO2017074035A1 (ko) 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2013172606A1 (ko) 발광소자, 발광소자 페키지 및 라이트 유닛

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16755877

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16755877

Country of ref document: EP

Kind code of ref document: A1