WO2016107735A1 - Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons - Google Patents

Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons Download PDF

Info

Publication number
WO2016107735A1
WO2016107735A1 PCT/EP2015/079833 EP2015079833W WO2016107735A1 WO 2016107735 A1 WO2016107735 A1 WO 2016107735A1 EP 2015079833 W EP2015079833 W EP 2015079833W WO 2016107735 A1 WO2016107735 A1 WO 2016107735A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
multiplication
adjacent
isolated
self
Prior art date
Application number
PCT/EP2015/079833
Other languages
English (en)
Inventor
Pierre Fereyre
Frédéric Mayer
Original Assignee
E2V Semiconductors
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E2V Semiconductors filed Critical E2V Semiconductors
Priority to US15/540,054 priority Critical patent/US20170358616A1/en
Priority to EP15820069.1A priority patent/EP3241235A1/fr
Publication of WO2016107735A1 publication Critical patent/WO2016107735A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain

Definitions

  • the invention relates to active pixel image sensors in CMOS technology with electron multiplication.
  • the basic structure of an active pixel of image sensors in CMOS technology comprises a photosensitive element which collects the photo-generated electrons by light in an integration phase, a photo-generated charge storage element, which allows the reading of the pixel and some transistors which provide in particular functions of initialization, transfer, conversion charges / voltage.
  • the photosensitive element is usually a photodiode, and preferably a self-polarized photodiode, or "pinned".
  • a photodiode if one takes the example of a structure formed in a doped semiconductor substrate P, the diffusion layer N made at the surface of the substrate is covered with a thin heavily doped diffusion layer P + , which allows to set the surface potential to that of the substrate.
  • Such a photodiode then has an equal constant internal potential called a built-in potential, which depends on the dopant concentrations.
  • the so-called electron multiplication sensors additionally integrate, into the active pixel structure itself, an electron multiplication device.
  • the multiplication effect of the electrons is obtained by causing electron displacements in the semiconductor, with acceleration voltages such that secondary electrons are torn off the semiconductor, by effect of ionization by impact. For the same number of photons, the pixel therefore produces more electrons, which are transferred to the storage region.
  • one is more particularly interested in sensors whose multiplication structure comprises at least one insulated gate adjacent to a semiconductor element constructed as a self-biased photodiode, that is to say whose potential internal develops at a fixed value called construction, as previously described.
  • This semiconductor element may be the photosensitive element of the pixel, as described for example in the application FR2961347.
  • the multiplication then takes place at the same time as the photo-generation of electrons, inside the photodiode, the time that the integration phase of the pixel lasts.
  • the set of photo-generated and multiplied electrons is then transferred to the storage node, for the reading phase of the pixel.
  • the semiconductor element may also be an element specific to the multiplication structure, as described for example in Applications EP2503596 and EP2503776.
  • the multiplication structure then comprises two multiplication grids on either side of a self-biased diode, which serves as a transit region for the loads that come and go, during the multiplication phase, between the region under a grid and the region under the other grid, to the rhythm of the alternations of potentials applied to them. More precisely, the movement of the electrons from the region under a gate to the region under the other gate is controlled by applying a "low" potential on the first gate, creating a potential barrier under this gate at a potential level.
  • the multiplication structures make it possible to improve the response of the sensor, especially for low levels of light.
  • the signal level is increased, with a gain for example of the order of 5 to 10, which is in proportion to the number of alternations of high and low potentials applied to the multiplication structure. Since the noise level (so-called floor noise) is constant, the signal-to-noise ratio is improved for low light levels. But in return, we saturate faster.
  • the curve 1 in continuous line shows the number of electrons read at the output as a function of the number of photons received in a standard active pixel, in which the number of electrons produced is equal to the number of electrons photo-generated (if we neglect the noise).
  • Curve 2 in broken lines shows the number of electrons read at the output as a function of the number of photons received in an active pixel with a multiplication structure: the number of electrons produced is equal to the number of electrons photo-generated and multiplied. It can be seen that the multiplication makes it possible to lower the signal detection level of the sensor: it will exceed the floor noise level (the noise of the reading channel) sooner.
  • the present invention aims to propose another solution to this problem.
  • the idea is to obtain, by design, an intrinsic modulation of the gain in the multiplication structure of the pixel. This intrinsic modulation which is exerted in each pixel, makes it possible to increase the dynamics of the sensor, at the same time towards the low levels (one detects earlier) and towards the high levels (one saturates later).
  • the volume of charges in the well tends to lower the internal potential of the well: the electric field decreases. Below a critical value, the electric field is no longer sufficient to allow impact ionization.
  • the idea underlying the invention is to exploit this natural damping effect of the electric field with the amount of charge, by a clever configuration of the "volume" of the well, to gradually reduce the multiplication gain in a pixel and turn it off at a convenient time.
  • the invention proposes for this purpose a clever configuration of the multiplication grid, making it possible to create, by this configuration, a potential well under the gate, which has two parts: a deeper part, adjacent to the self-biased diode, and a shallower part, adjacent or not to this diode.
  • Part A is configured (size in cm 2 , depth in volts) so that the maximum volume of charge that Part A can contain determines the moment of extinction of the impact ionization phenomenon.
  • the electrons coming from the self-polarized diode region are attracted by the part of the deeper well, because it is between this well and the semiconductor element that the strongest field is exerted electric.
  • This deeper part of the well will fill up faster with charges than would a well that would have the same depth under the entire grid surface.
  • the invention proposes an active pixel image sensor in CMOS technology formed in a substrate of a first type of conductivity.
  • Each pixel comprises a photosensitive element producing charges under the effect of light and a charge multiplication structure.
  • the multiplication structure comprises at least one isolated multiplication gate adjacent to a self-biased diode at a fixed internal potential, the insulated gate being adapted to receive a series of alternations of potentials, creating alternately under the insulated gate, a well of collection for loads and a barrier, relative to the internal potential level of the self-biased diode.
  • the insulated gate and the semiconductor region under the insulated gate are configured so that the well created under the gate has two parts, a first portion, adjacent to the self-biased diode, at a potential level further away from the internal photodiode potential level than that of a second portion, this second portion preferably being adjacent to the self-biased diode.
  • the semiconductor region under the insulated gate has two portions, a first portion that is doped with the second conductivity type to establish the first portion of the well, and a second portion that is doped with the first conductivity type for establish the second part of the well.
  • the two well parts are established, by performing a differentiated doping of the grid itself: the grid made of polyconstallin silicon is doped with the second type of conductivity in a first grid portion to establish the first part of the well; it is doped with the first type of conductivity in a second part to establish the second part of the well.
  • the doping difference in the two grid parts leads to the development of a different metal / semiconductor extraction potential in each part, depending on the type of doping: from the same gate voltage, thus establishes the two parts of the well according to the invention.
  • the insulated gate is divided into two sub-grids: a first sub-grid to establish the first part of the well; and a second sub-grid to establish the second part of the well.
  • the two sub-grids are adapted to simultaneously receive different high potentials, so as to fix the semiconductor region under the first sub-grid to a level potential which is further from the internal diode potential level than the potential level of the semiconductor region under the second sub-gate.
  • the invention applies to a multiplication stage active pixel structure that can be realized in the pixel, and in the photosensitive pixel element, or in the pixel, and outside the photosensitive element.
  • FIG. 1 schematically illustrates the response curve of an active pixel, in number of electrons, as a function of the number of photons received, with and without a multiplication stage;
  • FIG. 2 schematically illustrates the general principle of a well in two parts under a multiplication grid according to the invention
  • FIGS. 3 and 4 are views in cross-section and from above of a known active pixel structure with a multiplication stage, in an example where the multiplication stage comprises two multiplication grids on either side of FIG. an intermediate region with fixed potential;
  • FIGS. 5 and 6 are diagrammatic views in cross-section and from above of such a multiplication structure with two grids, according to a first implementation of the principle of the invention
  • FIG. 8 illustrates the barrier and the well created respectively under one grid and under the other during one of the alternations, with such a multiplication structure according to the invention
  • FIGS. 9 and 10 are diagrammatic views in cross-section and from above of a multiplication structure, according to a variant of the first implementation
  • FIGS. 1 1 and 12 are schematic views in cross section and from above of a multiplication structure, according to a second implementation of the principle of the invention
  • FIG. 13 shows the control signals applied to the gates of the preceding structure in the multiplication phase
  • FIG. 14 shows various examples of shapes (surfaces) of the two well parts under a multiplication grid according to the invention for a multiplication structure of which the self-polarized diode is the photodiode of the pixel.
  • the invention is described by taking the example of an image sensor produced in a CMOS technology on a p-type doped semiconductor substrate.
  • the photodiodes of the pixels are formed by heavily doped N-type regions. useful photogenerated and multiplied in the pixels there are electrons. But the invention applies to similar devices in which the payloads would be holes.
  • the conductivity types of the various doped regions indicated below will be reversed and the potentials applied to the different grids for charge transfers will be of opposite signs to those indicated below.
  • a basic structure of a multiplication stage EM of a pixel comprises an insulated gate of multiplication Gm adjacent to a diode D1 self-biased to an internal potential Vbi said potential of construction.
  • the semiconductor regions corresponding to these elements Gm and Dl are very schematically illustrated in top view.
  • the gate Gm is a grid made of polysilicon and isolated from the substrate by a dielectric layer of appropriate thickness (to support the potential difference applied between the gate and the substrate).
  • the diode D1 is formed of an N doped region, surmounted by a thin P-doped surface region which is maintained at a reference potential, which is the reference potential of the substrate (the mass).
  • this diode could be the photodiode of the pixel itself.
  • the diode is specific to the multiplication structure in which it serves as a transit region, and this structure is generally protected from light by an optical mask.
  • the gate Gm and the region under the gate are configured in two parts a and b such that, when (during a multiplication phase) a high potential Vh is applied to this gate, a potential well is created. relative to the fixed internal potential Vbi of the adjacent diode region, D1. And this well is in two parts: a part is deeper than a part b and the part a is adjacent to the diode region Dl.
  • the well is deeper in part a.
  • This portion a being adjacent to the diode region, an electric field is exerted which attracts, accelerating, electrons, from the diode region D1 to the portion a well.
  • This field is large enough to allow impact ionization, releasing electrons from the semiconductor, the electrons thus pulled up increasing the amount of free electrons.
  • the electric field is large enough means that this field is greater than a critical value which is of the order of 100 KV / cm.
  • the portion a of the well delimits a corresponding volume of charges: this volume is delimited by the area (in cm 2 ) of the part a and the potential difference AV- ⁇ between the parts a and b, that is to say the depth (in volts) of part a relative to part b.
  • the diode region D1 is at potential V b i ; the part a is, in the absence of charges, an internal potential V a ; part b is it at an internal potential V b .
  • insulated multiplication gate thus makes it possible, in low light environment, to increase the signal level and thus to detect the signal very early, at point A (FIG. 1); in a strong atmosphere of light, to dampen and extinguish the multiplication so as not to saturate the signal level before point B.
  • This isolated multiplication gate configuration applies to active pixel structures with a multiplication stage, both those in which the multiplication stage is formed within the pixel and with the photosensitive element of the pixel, that those in which the multiplication stage is formed within the pixel but outside the photosensitive element. This is what we will now describe, first taking the case of an active pixel with multiplication stage realized outside the photosensitive element, as taught in EP EP2503596 and EP2503776 applications mentioned above.
  • Figures 3 and 4 show the main elements of such an active pixel, seen from above and in cross section.
  • the pixel is formed in a substrate 10 which preferably comprises a P-type semiconductor active layer 12, which is lightly doped (the P-symbol is used to designate this weak doping), formed on the surface of a more doped (P +) layer.
  • the pixel is isolated from neighboring pixels by an insulating barrier 13 which surround him completely. This barrier may be a superficial insulating trench over a P type box.
  • the pixel comprises a self-polarized photodiode region PHD whose perimeter follows the contour of an N-type semiconductor region implanted in a portion of the depth of the active layer 12.
  • This implanted region is surmounted by a surface region 1 6 of type P +, which is maintained at a reference potential.
  • this reference potential is the mass potential of the P + type substrate situated beneath the active layer; the surface region 166 is maintained at this mass potential by means of a P + type deep diffusion which touches this region 1 6: either this diffusion 15 joins the substrate 10, or an electrical ground contact is provided on this diffusion 15.
  • a charge storage node is provided outside the PHD photodiode region; it is an N-type diffusion 18 in the active layer 12, separated from the photodiode region by a succession of two transfer gates TR1 and TR2 and a multiplication stage EM between these two transfer gates. It is this storage node which then makes it possible to read the pixel, by conversion of charges / voltage: a contact is formed on the diffusion 18, to connect it to the gate of a follower transistor, not shown, which transforms into a voltage level the amount of charge contained in the storage node.
  • Another gate RS called reset gate, allows emptying the loads of the storage node to a drain drain 20 which is an N + type region connected to a positive reset potential Vref.
  • the first transfer gate TR1 makes it possible to allow the transfer of electrons from the photodiode to the multiplication stage at the end of an integration period.
  • the second transfer gate TR2 makes it possible to authorize the transfer of electrons from the multiplication stage to the storage node 18 at the end of a multiplication phase.
  • the multiplication stage EM comprises two multiplication gates G1 and G2 separated by a self-biased diode D1: it is constructed as the photodiode (but not necessarily with the same dopings): one thus has a diffused region 34 of type N in the active layer 12, which is covered by a P + type surface region 36. This region is maintained for example by a deep diffusion (no shown) analogous to region 15, to the reference potential of the active layer 12, which is here the ground potential of the substrate 10.
  • the transfer gates, the multiplication stage and the storage node are protected from light by a protective layer acting as an optical mask (not shown): only the photodiode receives the light.
  • a protective layer acting as an optical mask not shown: only the photodiode receives the light.
  • the constituent elements of the pixel are not represented on the scale: in reality the greater part of the surface of the pixel is devolved to the photodiode.
  • the diode of the multiplication stage is a transit zone for the electrons. This is not a storage area (unlike the regions under the multiplication grids). It can therefore be narrow.
  • the photogenerated electrons in the photodiode are transferred under the multiplication gate G1, by applying appropriate control signals, to the transfer gate TR1 and to the multiplication gate G1.
  • the multiplication phase can begin. During this phase, the transfer gates are maintained at sufficiently low potentials to create impassable barriers for the charges contained in the semiconductor zone corresponding to the multiplication stage.
  • an alternation of high and low potentials is applied in phase opposition to the gates G1 and G2, while the diode region D1 is at the constant potential V b i.
  • a region under a grid thus forms a well of collection of charges (electrons), with a potential higher than the potential V b i of diode Dl, while the region under the other gate forms a barrier to the passage charges (electrons), with a potential lower than the potential V bi .
  • the roles (therefore the potentials) are reversed at each alternation.
  • the electrons are thus alternately accelerated from the gate G1 to the gate G2 and vice versa.
  • the voltages applied to the gates G1 and G2 are sufficient to allow ionization by impact: the electrons accelerated tear other electrons, multiplying the number of electrons by a coefficient a little higher than 1 which depends on the applied voltages.
  • the diode region D1 is traversed by the electron packets which pass alternately from one multiplication grid to the other.
  • the number of alternations can be several hundred or thousands.
  • the overall coefficient of amplification depends on the voltages applied and the number of alternations, and can range from 5 to 10 for example for a cycle of 1000 alternations.
  • the electrons are stored under the gate G2; from there they are transferred to the storage node 18 through the transfer gate TR2.
  • the reading phase of the pixel can begin.
  • the configuration of the grids G1 and G2, including the semiconductor region will be modified under these grids, so that the charge collection well created under FIG. grid has a first part a deeper than a second part b.
  • This configuration can be obtained in different ways.
  • FIGS. 5 to 8 A first example of creation of a two-level well according to the invention is illustrated in FIGS. 5 to 8.
  • the deeper part of the well is obtained by implanting under each multiplication grid, an N-doped region.
  • the surface implanted under the gate (mask size) and the concentration of dopants determine the "volume" of the part a of the well when a high potential Vh is applied to a multiplication grid.
  • each multiplication grid with a partial N implantation below the grid combined with the characteristic parameters of the diode D1 (dopant concentrations) make it possible to set the potential differences ⁇ - ⁇ and ⁇ 2 of FIG. 3 and the threshold " extinction of the impact ionization phenomenon.
  • Figure 5 shows an EM multiplication stage corresponding in top view
  • Figure 6 a cross sectional view along the broken line A1 -B1.
  • the grid G2 the dotted area on this grid corresponds to the region r2 has implanted N, under this grid. It forms a band under the entire length of grid (along the x-axis on the figures) to be adjacent on one edge to the diode region D1, allowing the controlled multiplication effect according to the invention; and adjacent to the edge opposite the semiconductor region under the transfer gate TR2: this then allows the transfer of all the charges under this multiplication gate to the storage node 18 of the pixel ( the transfer gate being brought to a suitable potential to allow this transfer).
  • the region r2 b remaining under the gate is not implanted: if we take again Figure 3, it is a doped region P- (active layer 12).
  • These portions r 2 a and r 2 b make it possible respectively to perform parts a and b of the charge collection well under the gate G 2, when a high potential V h is applied to this gate, according to the principle of the invention (FIG. 2). .
  • the gate G1 may be configured in the same way as shown: Part r1 thus corresponds to a semiconductor region located in the N band-shaped gate G1 across the gate length; and b r1 remaining part is not implanted (P- region active layer 12).
  • Part r1 thus corresponds to a semiconductor region located in the N band-shaped gate G1 across the gate length; and b r1 remaining part is not implanted (P- region active layer 12).
  • This example allows a symmetrical configuration of the two multiplication grids, in bands.
  • the r1 party forms a central band flanked on either side by two lateral bands (in direction y) forming the r1 part b.
  • the r1 part b may include only a single tape.
  • the gate G1 (but not G2 grid) can have a U-shaped configuration such that the part has r1 is adjacent on one side to the diode Dl region (for multiplication effect); and that on the other edges, the part r1 a is surrounded by the part r1 b . I.e. that r1 portion b forms a "U" in plan view around the r1 party.
  • FIG. 7 shows the voltage alternations on the control signals ⁇ 1 (for the gate G1) and ⁇ 2 (for the gate G2) and FIG. 8 shows the potential levels induced in this way in the semiconductor volume of the gate.
  • multiplication stage EM during an alternation in which the gate G1 receives a low potential V
  • FIG. 8 shows that when the low potential VI is applied to the gate G1, a potential barrier is formed under the gate G1 which is also in two parts a 'and b': the first part a 'is at a level V a > deeper (higher in potential) than the level of the part b 'and we have V b > ⁇ V a V b i.
  • the configuration of the volume under the two-part grid is inherent to the grid configuration with differentiated N and P dopant implantation under the gate, which induces a different metal / semiconductor extraction potential in both parts.
  • these configurations of the gates G1 and G2 are formed by ion implantation corresponding impurities into the active layer-1 2, through a mask defining the portions r1 and r2 has a. Deposits of the gate insulator and gate polysilicon are then performed.
  • N-type 1 0 16 atoms / cm 3 for a layer 1 2 (FIG 3 and 1 0) of P-type silicon active " doped 5.10 16 atoms / cm 3.
  • the views from above and in cross-section of figures 9 and 1 0 show another example of creating a potential well at two levels according to the invention. in this example, this n ' is not the semiconductor region under the gate that is implanted in a differentiated manner to create the potential well in two parts a and b, but the gate polysilicon.
  • a g1 part N of gate G1 is implanted type N, and the remaining part g1 p is implanted type P.
  • the parts g2 N , g2 P of the gate G2 In the example we have chosen to represent the case where the two gates G1 are not not configured identically: in top view, the region under the gate G2 has a configuration in ba ndes, and the region under the gate G1 has a configuration in "U".
  • This mode of creation of the two-level potential well is interesting in that the method of implantation of the grids is then completely self-aligned on the grid. There is no dopant diffusion in the diode region D1. The characteristics of the multiplication structure are better controlled.
  • the difference in potential that is obtained in the semiconductor between the part under the implanted gate region N and the implanted gate region P, that is to say the AV- ⁇ of FIG. generally weaker, of the order of 1 volt, which has an impact on the curve of damping of the gain: one arrives more quickly to saturation.
  • the two implementations of the invention which have just been described have in common that the potential difference AV- ⁇ between the two parts a and b of the region under a gate is obtained from the same gate voltage. .
  • This potential difference AV- ⁇ is established at a value which depends on the characteristics of this grid (technology, concentration of the different dopants, thickness and nature of the insulator).
  • the term grid is to be understood in the broad sense, that is to say including the gate (that is to say the gate polysilicon) and the semiconductor region under the gate.
  • FIGS 1 1 to 1 3 illustrate another example of implementation of the invention.
  • differential doping is not carried out, neither of the gate itself nor of the semiconductor under the gate.
  • Example 1 1 A corresponds to a configuration in "U": the first parts g1 g1 and b are each adjacent to one edge to the diode; and each of which is surrounded on the other sides by the second part, respectively g1 and g2 b b, which has a U-shaped
  • Example 1 1B corresponds to a configuration with two juxtaposed strips, each adjacent on one side to the diode D and adjacent on the opposite edge, to the transfer gate (TR1 for G1, TR2 for G2).
  • Each gate G1, G2 corresponds to two synchronous control signals: ⁇ 1 3 and ⁇ > 1 b , respectively applied to the two sub grids g1 a and g1 b ; 3 ⁇ 2 and ⁇ 2 ⁇ applied respectively to the two sub gates G2 a and G2 b.
  • the signal ⁇ 1 3 alternatively imposes a high potential Vh a higher than the high potential Vh b imposed by the signal ⁇ ⁇ ; and a low potential Vl a which may be the same as or different from the low potential Vl b imposed by the signal ⁇ i .
  • Vh a higher than the high potential Vh b imposed by the signal ⁇ ⁇
  • Vl a low potential
  • the practical "realization" of the synchronous signals ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ simpler, because they are just offset in amplitude from one alternation to another.
  • ⁇ 1 3 is a pulse signal evolving between 2 and 6 volts and ⁇ ⁇ is a pulse signal evolving between 0 and 4 volts.
  • the barrier under the grid will be at a uniform level under the entire grid surface, instead of being also in two parts a 'and b' , at two separate potential levels, as shown in FIG. 8.
  • the sub-grid g2 a is not adjacent to the transfer gate TR2.
  • the transfer of charges in the gate G2, to the pixel storage node is obtained (in the transfer phase) by simultaneous application of the two sub-gratings G2 a and G2 b are identical or different potential, selected according to the potential that is established in the semiconductor region under the transfer gate during this transfer phase.
  • this embodiment which makes it possible to divide each multiplication grid into two sub-grids, requires doubling the multiplication grid control lines: it is more particularly intended to to wide-pixel sensors, which provide the necessary space for the additional signal feed lines on each pixel.
  • the invention also applies as already indicated to a multiplication stage which would be integrated in the photodiode of the pixel itself.
  • the self-polarized diode of the multiplication stage is the photodiode itself, which then also constitutes a storage area for the multiplied electrons.
  • the multiplication stage may comprise a single multiplication grid and this multiplication grid may be included entirely in the photodiode region, or have an edge adjacent to an insulated charge transfer gate to a storage node of the pixel.
  • the grid portion which makes it possible to establish the region has deeper wells has an adjacent edge with the photodiode and is surrounded on the other edges by the other grid part which allows to establish the part b less deep.
  • Example 14B there is a configuration in juxtaposed bands, extending under the entire gate length, in the example 3 bands: the central band preferably corresponds to the part which makes it possible to establish the region a deeper wells and the two bands on each side establish the shallower wellb region.
  • Example 14C shows the case where the multiplication gate Gm is adjacent to a transfer gate TRm towards the storage node of the pixel.
  • a band pattern is used whereby the grid portion under which the deeper well region a according to the invention is located is also adjacent to this transfer gate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Dans un capteur d'image à pixels actifs en technologie CMOS formé dans un substrat d'un premier type de conductivité P, chaque pixel comprend un élément photosensible PHD produisant des charges sous l'effet de la lumière et une structure de multiplication de charges EM. La structure de multiplication comprend au moins une grille isolée de multiplication G1, G2 adjacente à une diode auto-polarisée D1 à un potentiel interne fixe Vbi, et la grille isolée est adaptée à recevoir une série d'alternances de potentiels, créant alternativement sous la grille isolée, un puits de recueil des charges et une barrière, relativement au niveau de potentiel interne de la diode D1. La grille isolée et la région semi-conductrice sous la grille isolée sont configurées de manière que le puits de recueil de charges créé sous la grille comporte deux parties, une première partie a, adjacente à la diode auto-polarisée, à un niveau de potentiel plus éloigné du niveau de potentiel interne de photodiode que celui d'une deuxième partie b, cette deuxième partie étant ou non adjacente à la diode auto-polarisée.

Description

CAPTEUR D'IMAGE A PIXELS ACTIFS EN
TECHNOLOGIE CMOS A MULTIPLICATION D'ELECTRONS
DOMAINE TECHNIQUE
L'invention concerne les capteurs d'image à pixels actifs, en technologie CMOS, à multiplication d'électrons.
La structure de base d'un pixel actif de capteurs d'image en technologie CMOS, comprend un élément photosensible qui recueille les électrons photo-générés par la lumière dans une phase d'intégration, un élément de stockage des charges photo-générées, qui permet la lecture du pixel et quelques transistors qui assurent notamment des fonctions d'initialisation, transfert, conversion charges/tension.
L'élément photosensible est habituellement une photodiode, et de préférence une photodiode auto-polarisée, ou « pinned ». Dans une telle photodiode, si on prend l'exemple d'une structure formée dans un substrat semi-conducteur dopé P, la couche de diffusion N réalisée en surface du substrat est recouverte d'une fine couche de diffusion fortement dopée P+, qui permet de fixer le potentiel de surface à celui du substrat. Une telle photodiode a alors un potentiel interne constant égal appelé potentiel de construction (built-in), et qui dépend des concentrations des dopants.
Les capteurs dits à multiplication d'électrons intègrent en plus, dans la structure même de pixel actif, un dispositif de multiplication d'électrons. L'effet de multiplication des électrons est obtenu en provoquant des déplacements d'électrons dans le semi-conducteur, avec des tensions d'accélération telles que des électrons secondaires sont arrachés du semiconducteur, par effet d'ionisation par impact. Pour un même nombre de photons, le pixel produit donc plus d'électrons, qui sont transférés vers la région de stockage.
Dans l'invention, on s'intéresse plus particulièrement à des capteurs dont la structure de multiplication comprend au moins une grille isolée adjacente à un élément semi-conducteur construit comme une photodiode auto-polarisée, c'est-à-dire dont le potentiel interne se développe à une valeur fixe dite de construction, comme décrit précédemment.
Cet élément semi-conducteur peut être l'élément photosensible du pixel, comme décrit par exemple dans la demande FR2961347. La multiplication a alors lieu en même temps que la photo-génération d'électrons, à l'intérieur de la photodiode, le temps que dure la phase d'intégration du pixel. L'ensemble des électrons photo-générés et multipliés est ensuite transféré vers le nœud de stockage, pour la phase de lecture du pixel.
L'élément semi-conducteur peut être aussi un élément propre à la structure de multiplication, comme décrit par exemple dans les demandes EP2503596, EP2503776. La structure de multiplication comporte alors deux grilles de multiplication de part et d'autre d'une diode auto-polarisée, qui sert de région de transit pour les charges qui vont et viennent, pendant la phase de multiplication, entre la région sous une grille et la région sous l'autre grille, au rythme des alternances de potentiels qui leur sont appliquées. Plus précisément, le mouvement des électrons depuis la région sous une grille, vers la région sous l'autre grille, est contrôlé en appliquant sur la première grille un potentiel « bas » créant sous cette grille une barrière de potentiel, à un niveau de potentiel bas par rapport au potentiel fixé de la diode ; et en appliquant sur la seconde grille un potentiel « haut » créant sous cette grille un puits permettant de recueillir les électrons, à un niveau de potentiel suffisamment haut par rapport au potentiel interne fixé de la diode pour permettre le phénomène d'ionisation par impact. A l'alternance suivante on inverse les potentiels « haut » et « bas » appliqués aux grilles. Le nombre d'alternances dépend du facteur de multiplication désiré. A la fin de la phase de multiplication, tous les électrons sont stockés dans le puits de potentiel sous une des grilles et transférés vers le nœud de stockage du pixel. PROBLEME TECHNIQUE
Ces structures de multiplication permettent d'améliorer la réponse du capteur, spécialement pour les bas niveaux de lumière. Le niveau de signal est augmenté, avec un gain par exemple de l'ordre de 5 à 10, qui est en proportion du nombre d'alternances de potentiels haut et bas appliquées à la structure de multiplication. Le niveau de bruit (dit bruit plancher) étant constant, on améliore le rapport signal sur bruit pour les bas niveaux de lumière. Mais en contrepartie, on sature plus vite.
C'est ce qu'illustre schématiquement la figure 1 . La courbe 1 en trait continu montre le nombre d'électrons lus en sortie en fonction du nombre de photons reçus dans un pixel actif standard, dans lequel le nombre d'électrons produits est égal au nombre d'électrons photo-générés (si on néglige le bruit). La courbe 2 en traits discontinus montre le nombre d'électrons lus en sortie en fonction du nombre de photons reçus dans un pixel actif à structure de multiplication : le nombre d'électrons produits est égal au nombre d'électrons photo-générés et multipliés. On voit que la multiplication permet d'abaisser le niveau de détection de signal du capteur : on va dépasser plus tôt le niveau de bruit plancher (le bruit de la chaîne de lecture). Mais on va aussi saturer plus tôt, en B', sauf à prévoir une modulation du gain de multiplication des électrons en fonction du niveau de lumière, comme proposé dans les demandes de brevet EP2503596 et EP2503776 précitées : Il y est proposé de réaliser, pour chaque phase de lecture d'un pixel, plusieurs (deux) cycles d'intégration et lecture de charges, avec un gain de multiplication qui est différent à chaque fois. La variation de gain est obtenue en variant le nombre d'alternances appliquées et/ou la durée de la phase d'intégration. C'est le circuit de lecture qui ensuite détermine pour chaque pixel, par test, quel est le signal à conserver. De cette façon, on sait réaliser des capteurs à large dynamique, capable de fonctionner aussi bien dans des ambiances à très faible lumière ou très forte lumière ; et aussi des capteurs capables de fournir des images qui sont elles- mêmes très contrastées.
Mais ceci est obtenu au prix d'une plus grande complexité de l'électronique pour assurer le séquencement et la répétition des différentes phases de capture/transfert/multiplication dans le pixel, tout en s'accommodant des contraintes d'une lecture par double échantillonnage corrélé (lecture CDS).
RESUME DE L'INVENTION
La présente invention a pour but de proposer une autre solution à cette problématique. L'idée est d'obtenir, par conception, une modulation intrinsèque du gain dans la structure de multiplication du pixel. Cette modulation intrinsèque qui s'exerce dans chaque pixel, permet d'augmenter la dynamique du capteur, à la fois vers les bas niveaux (on détecte plus tôt) et vers les hauts niveaux (on sature plus tard).
On a vu que le principe de multiplication dans le pixel utilise le phénomène d'ionisation par impact. Dans la structure basée sur une grille isolée de multiplication adjacente à une diode auto-polarisée à un potentiel fixé, ce phénomène se produit lorsque l'on créé sous la grille un puits de recueil de charges par application d'un potentiel haut, plus haut que le potentiel fixé de la diode; dès lors que le champ électrique qui s'établit entre ce puits et cette région de diode du fait de leur différence de potentiel est suffisant.
Au fur et à mesure du remplissage du puits, le volume de charges dans le puits tend à abaisser le potentiel interne du puits : le champ électrique diminue. En deçà d'une valeur critique, le champ électrique n'est plus suffisant à permettre une ionisation par impact.
L'idée à la base de l'invention est d'exploiter cet effet naturel d'amortissement du champ électrique avec la quantité de charges, par une configuration astucieuse du « volume » du puits, pour réduire progressivement le gain de multiplication dans un pixel, et l'éteindre à un moment opportun.
Si on reprend la figure 1 , ce que l'on cherche à obtenir dans l'invention, c'est une courbe d'évolution du signal du pixel correspondant à la courbe 3 en pointillé sur la figure : c'est-à-dire détecter très tôt, au point A ou avant, mais saturer très tard, au point B.
L'invention propose à cet effet une configuration astucieuse de la grille de multiplication, permettant de créer, par cette configuration, un puits de potentiel sous la grille, qui présente deux parties : une partie plus profonde, adjacente à la diode auto-polarisée, et une partie moins profonde, adjacente ou non à cette diode. La partie A est configurée (taille en cm2, profondeur en volt) de manière à ce que le volume de charges maximum que peut contenir la partie A détermine le moment d'extinction du phénomène d'ionisation par impact.
Au début de la multiplication, les électrons venant de la région de diode auto-polarisée, sont attirés par la partie du puits plus profonde, car c'est entre ce puits et l'élément semi-conducteur que s'exerce le plus fort champ électrique. Cette partie plus profonde du puits va se remplir plus vite de charges que ne l'aurait fait un puits qui présenterait une même profondeur sous toute la surface de grille.
Lorsque cette partie plus profonde du puits est remplie, les électrons peuvent continuer à se déverser dans le puits, en débordant vers la partie moins profonde. A ce moment l'effet de multiplication s'éteint. Le champ électrique entre la région de diode auto-polarisée et le puits passe sous la valeur critique. La structuration du puits en deux parties, avec une partie plus profonde que l'autre, adjacente à la région de diode auto- polarisée, permet ainsi d'ajuster le seuil qui permet d'éteindre par construction, l'effet d'ionisation par impact.
Plus précisément l'invention propose un capteur d'image à pixels actifs en technologie CMOS formé dans un substrat d'un premier type de conductivité. Chaque pixel comprend un élément photosensible produisant des charges sous l'effet de la lumière et une structure de multiplication de charges. La structure de multiplication comprend au moins une grille isolée de multiplication adjacente à une diode auto-polarisée à un potentiel interne fixe, la grille isolée étant adaptée à recevoir une série d'alternances de potentiels, créant alternativement sous la grille isolée, un puits de recueil pour les charges et une barrière, relativement au niveau de potentiel interne de la diode auto-polarisée. Selon l'invention, la grille isolée et la région semi- conductrice sous la grille isolée sont configurées de manière que le puits créé sous la grille comporte deux parties, une première partie, adjacente à la diode auto-polarisée, à un niveau de potentiel plus éloigné du niveau de potentiel interne de photodiode que celui d"une deuxième partie, cette deuxième partie étant de préférence adjacente à la diode auto-polarisée.
Dans une mise en œuvre, la région semi-conductrice sous la grille isolée comporte deux parties, une première partie qui est dopée du second type conductivité pour établir la première partie du puits, et une deuxième partie qui est dopée du premier type de conductivité pour établir la deuxième partie du puits.
Dans une autre mise en œuvre, les deux parties de puits sont établies, en réalisant un dopage différencié de la grille elle-même : la grille réalisée en silicium polyc stallin est dopée du deuxième type de conductivité dans une première partie de grille pour établir la première partie du puits ; elle est dopée du premier type de conductivité dans une deuxième partie pour établir la deuxième partie du puits. La différence de dopage dans les deux parties de grille conduit au développement d'un potentiel d'extraction métal/semiconducteur différent dans chaque partie, selon le type de dopage : à partir d'une même tension de grille, on établit ainsi les deux parties du puits selon l'invention.
Dans une autre mise en œuvre, la grille isolée est divisée en deux sous-grilles : une première sous-grille pour établir la première partie du puits ; et une deuxième sous-grille pour établir la deuxième partie du puits. Et pendant les alternances prévues pour créer un puits de recueil de charges sous la grille, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels hauts différents, de manière à fixer la région semi-conductrice sous la première sous-grille à un niveau de potentiel qui est plus éloigné du niveau de potentiel interne de diode que le niveau de potentiel de la région semi-conductrice sous la deuxième sous- grille.
L'invention s'applique à une structure de pixel actif à étage de multiplication qui peut être réalisé dans le pixel, et dans l'élément photosensible du pixel, ou bien dans le pixel, et en dehors de l'élément photosensible.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure 1 illustre schématiquement la courbe de réponse d'un pixel actif, en nombre d'électrons, en fonction du nombre de photons reçus, avec et sans étage de multiplication ;
- la figure 2 illustre schématiquement le principe général d'un puits en deux parties sous une grille de multiplication selon l'invention ;
- les figures 3 et 4 sont des vues en coupe transversale et de dessus d'une structure connue de pixel actif à étage de multiplication, dans un exemple où l'étage de multiplication comprend deux grilles de multiplication de part et d'autre d'une région intermédiaire à potentiel fixe ;
- les figures 5 et 6 sont des vues schématiques en coupe transversale et de dessus d'une telle structure de multiplication à deux grilles, selon une première mise en œuvre du principe de l'invention ;
- la figure 7 montre les signaux de commande appliqués à ces deux grilles en phase de multiplication ; - la figure 8 illustre la barrière et le puits créé respectivement sous une grille et sous l'autre pendant une des alternances, avec une telle structure de multiplication selon l'invention ;
- les figures 9 et 10 sont des vues schématiques en coupe transversale et de dessus d'une structure de multiplication, suivant une variante de la première mise en œuvre ;
- les figures 1 1 et 12 sont des vues schématiques en coupe transversale et de dessus d'une structure de multiplication, selon une deuxième mise en œuvre du principe de l'invention ;
- la figure 13 montre les signaux de commande appliqués aux grilles de la structure précédente dans la phase de multiplication ; et
- la figure 14 montre divers exemples de formes (surfaces) des deux parties de puits sous une grille de multiplication selon l'invention pour une structure de multiplication dont la diode auto-polarisée est la photodiode du pixel.
DESCRIPTION DÉTAILLÉE
L'invention est décrite en prenant l'exemple d'un capteur d'image réalisé dans une technologie CMOS sur substrat semi-conducteur dopé de type P. Les photodiodes des pixels y sont formées par des régions fortement dopées de type N. Les charges utiles photogénérées et multipliées dans les pixels y sont des électrons. Mais l'invention s'applique à des dispositifs similaires dans lesquels les charges utiles seraient des trous. Pour cela les types de conductivité des différentes régions dopées indiqués ci-après seront inversés et les potentiels appliqués aux différentes grilles pour les transferts de charge seront de signes opposés à ceux indiqués ci-après.
Une structure de base d'un étage de multiplication EM d'un pixel comprend une grille isolée de multiplication Gm adjacente à une diode Dl auto-polarisée à un potentiel interne Vbi dit potentiel de construction. Sur la figure 2, les régions semi-conductrices correspondant à ces éléments Gm et Dl sont très schématiquement illustrées en vue de dessus. Typiquement, la grille Gm est une grille réalisée en polysilicium et isolée du substrat par une couche de diélectrique d'épaisseur appropriée (pour supporter la différence de potentiel appliquée entre la grille et le substrat). La diode Dl est formée d'une région dopée N, surmontée d'une fine région dopée P en surface qui est maintenue à un potentiel de référence, qui est le potentiel de référence du substrat (la masse). On a vu précédemment en référence à la demande de brevet FR précitée, que cette diode pouvait être la photodiode du pixel elle-même. Dans le cas contraire, la diode est propre à la structure de multiplication dans laquelle elle sert de région de transit, et cette structure est généralement protégée de la lumière par un masque optique.
Selon l'invention, on configure la grille Gm et la région sous la grille, en deux parties a et b telles que, lorsque (pendant une phase de multiplication) on applique un potentiel haut Vh sur cette grille, on crée un puits de potentiel relativement au potentiel interne fixe Vbi de la région de diode adjacente, Dl. Et ce puits est en deux parties : une partie a plus profonde qu'une partie b et la partie a est adjacente à la région de diode Dl.
Ainsi, le puits est plus profond dans la partie a. Cette partie a étant adjacente à la région de diode, un champ électrique s'exerce qui attire, en les accélérant, des électrons, depuis la région de diode Dl vers la partie a de puits. Ce champ est suffisamment grand pour permettre une ionisation par impact, libérant des électrons du semi-conducteur, les électrons ainsi arrachés venant augmenter la quantité d'électrons libres. Dire que le champ électrique est suffisamment grand veut dire que ce champ est supérieur à une valeur critique qui est de l'ordre de 100 KV/cm.
La partie a du puits délimite un volume de charges correspondant : ce volume est délimité par la surface (en cm2) de la partie a et la différence de potentiel AV-ι entre les parties a et b, c'est-à-dire la profondeur (en volts) de la partie a relativement à la partie b.
Plus précisément : la région de diode Dl est au potentiel Vbi ; la partie a est, en l'absence de charges, à un potentiel interne Va ; la partie b est elle à un potentiel interne Vb. Les potentiels vérifient Vbi<Vb<Va ; et Va Vb ne dépendent que de la tension appliquée sur la grille et des caractéristiques de cette grille et de la région semi-conductrice sous la grille ; et Va et Vb sont tels que lorsque le « pseudo » volume défini par la surface (en cm2) de la partie a et sa profondeur (en volts) relativement à la partie b est entièrement rempli de charges, la différence de potentiel entre la région Dl et le puits est réduite à AV2=Vbi-Vb. Cette différence ne permet plus une accélération des électrons suffisante à permettre une ionisation par impact : la multiplication s'éteint. Cela correspond au point B de la courbe 3 de la figure 1 . Avant d'arriver à ce point, la différence de potentiel « réelle » entre la région de diode Dl et la partie a du puits diminue au fur et à mesure des alternances de potentiels appliquées à la grille. On peut dire que le niveau de charges en volume dans la partie a de puits monte progressivement, avec un effet d'amorti, en remplissant cette partie a puis en débordant dans la partie b ; et à un moment correspondant au point B de saturation de la courbe 3 de la figure 1 , il y a extinction intrinsèque du phénomène d'ionisation par impact : le mouvement de va et vient induit aux électrons par les alternances suivantes ne permet plus de les multiplier.
Par l'invention, on peut ainsi amortir jusqu'à éteindre le gain de la structure de multiplication, de manière intrinsèque, en configurant le « volume » de charges que peut contenir la partie a du puits sous la grille. Configurer veut dire choisir des surfaces et profondeurs adaptées des parties a et b du puits créé sous la grille.
La configuration astucieuse de grille isolée de multiplication selon l'invention permet ainsi, en faible ambiance de lumière, d'augmenter le niveau de signal et donc de détecter du signal très tôt, au point A (figure 1 ) ; en forte ambiance de lumière, d'amortir et d'éteindre la multiplication pour ne pas saturer le niveau de signal avant le point B.
Cette configuration de grille isolée de multiplication selon l'invention s'applique aux structures de pixel actif à étage de multiplication, aussi bien celles dans laquelle l'étage de multiplication est réalisé au sein du pixel et avec l'élément photosensible du pixel, que celles dans laquelle l'étage de multiplication est réalisé au sein du pixel mais au dehors de l'élément photosensible. C'est ce que nous allons maintenant décrire, en prenant d'abord le cas d'un pixel actif à étage de multiplication réalisé au dehors de l'élément photosensible, tel qu'enseigné dans les demandes EP EP2503596 et EP2503776 précitées.
Les figures 3 et 4 représentent les éléments principaux d'un tel pixel actif, en vue de dessus et en coupe transversale. Le pixel est formé dans un substrat 10 qui comprend de préférence une couche active semiconductrice 12 de type P, peu dopée (le symbole P- est utilisé pour désigner ce faible dopage), formée à la surface d'une couche plus dopée (P+). Le pixel est isolé des pixels voisins par une barrière isolante 13 qui l'entoure complètement. Cette barrière peut être une tranchée isolante superficielle au-dessus d'un caisson de type P.
Le pixel comprend une région de photodiode auto-polarisée PHD dont le périmètre suit le contour d'une région semiconductrice de type N implantée dans une partie de la profondeur de la couche active 12. Cette région implantée est surmontée par une région superficielle 1 6 de type P+, qui est maintenue à un potentiel de référence. Dans le cas le plus simple, ce potentiel de référence est le potentiel de masse du substrat de type P+ situé sous la couche active ; la région superficielle 1 6 est maintenue à ce potentiel de masse au moyen d'une diffusion profonde 15 de type P+ qui touche cette région 1 6 : soit cette diffusion 15 rejoint le substrat 10, soit on prévoit un contact électrique à la masse sur cette diffusion 15.
Un nœud de stockage de charges est prévu en dehors de la région de photodiode PHD ; c'est une diffusion 18 de type N dans la couche active 12, séparée de la région de photodiode par une succession de deux grilles de transfert TR1 et TR2 et un étage de multiplication EM entre ces deux grilles de transfert. C'est ce nœud de stockage qui permet ensuite la lecture du pixel, par conversion charges/tension : un contact est formé sur la diffusion 18, pour la relier à la grille d'un transistor suiveur non représenté, qui transforme en niveau de tension électrique la quantité de charges contenue dans le nœud de stockage.
Une autre grille RS, appelée grille de réinitialisation, permet de vider les charges du nœud de stockage vers un drain d'évacuation 20 qui est une région de type N+ reliée à un potentiel de réinitialisation positif Vref.
La première grille de transfert TR1 permet d'autoriser le transfert d'électrons de la photodiode vers l'étage de multiplication à la fin d'une durée d'intégration. La deuxième grille de transfert TR2 permet d'autoriser le transfert d'électrons de l'étage de multiplication vers le nœud de stockage 18 à la fin d'une phase de multiplication.
L'étage de multiplication EM comprend deux grilles de multiplication G1 et G2 séparées par une diode auto-polarisée Dl : elle est construite comme la photodiode (mais pas obligatoirement avec les mêmes dopages) : on a ainsi une région diffusée 34 de type N dans la couche active 12, qui est recouverte par une région superficielle 36 de type P+. Cette région est maintenue par exemple par une diffusion profonde (non représentée) analogue à la région 15, au potentiel de référence de la couche active 12, qui est ici le potentiel de masse du substrat 10.
En pratique, les grilles de transfert, l'étage de multiplication et le nœud de stockage sont protégés de la lumière par une couche de protection agissant comme un masque optique (non représentée) : seule la photodiode reçoit la lumière. Dans les diverses figures, les éléments constitutifs du pixel ne sont pas représentés à l'échelle : en réalité la plus grande partie de la surface du pixel est dévolue à la photodiode.
On note aussi que la diode de l'étage de multiplication est une zone de transit pour les électrons. Ce n'est pas une zone de stockage (contrairement aux régions sous les grilles de multiplication). Elle peut donc être étroite.
Le fonctionnement de cette structure de pixel à étage de multiplication va être brièvement expliqué.
A la fin d'une période d'intégration, les électrons photogénérés dans la photodiode sont transférés sous la grille G1 de multiplication, par application de signaux de commande appropriés, sur la grille de transfert TR1 et sur la grille de multiplication G1 .
La phase de multiplication peut commencer. Pendant cette phase, les grilles de transfert sont maintenues à des potentiels suffisamment faibles pour créer des barrières infranchissables pour les charges contenues dans la zone de semi-conducteur correspondant à l'étage de multiplication.
Pendant la phase de multiplication, une alternance de potentiels haut et bas est appliquée en opposition de phase aux grilles G1 et G2, alors que la région de diode Dl est au potentiel constant Vbi. A chaque alternance, une région sous une grille forme ainsi un puits de recueil de charges (électrons), avec un potentiel plus haut que le potentiel Vbi de diode Dl, tandis que la région sous l'autre grille forme une barrière au passage des charges (électrons), avec un potentiel plus bas que le potentiel Vbi. Et les rôles (donc les potentiels) sont inversés à chaque alternance.
Les électrons sont ainsi alternativement accélérés de la grille G1 vers la grille G2 et réciproquement. Les tensions appliquées aux grilles G1 et G2 sont suffisantes pour permettre une ionisation par impact : les électrons accélérés arrachent d'autres électrons, multipliant le nombre d'électrons par un coefficient un peu supérieur à 1 qui dépend des tensions appliquées.
Pendant chaque opération de multiplication, la région de diode Dl est traversée par les paquets d'électrons qui transitent alternativement d'une grille de multiplication vers l'autre. Le nombre d'alternances peut être de plusieurs centaines ou milliers. Le coefficient global d'amplification dépend des tensions appliquées et du nombre d'alternances, et peut aller de 5 à 10 par exemple pour un cycle de 1000 alternances.
A la fin de la phase de multiplication, les électrons sont stockés sous la grille G2 ; de là ils sont transférés vers le nœud de stockage 18 à travers la grille de transfert TR2. La phase de lecture du pixel peut commencer.
En application du principe de l'invention exposé en référence à la figure 2, on va modifier la configuration des grilles G1 et G2 y compris la région de semi-conducteur sous ces grilles, de manière que le puits de recueil de charges créé sous une grille comporte une première partie a plus profonde qu'une deuxième partie b. Cette configuration peut être obtenue de différentes manières.
Un premier exemple de création d'un puits à deux niveaux selon l'invention est illustré sur les figures 5 à 8. La partie a plus profonde de puits est obtenue en implantant sous chaque grille de multiplication, une région dopée N. La taille de la surface implantée sous la grille (taille du masque) et la concentration de dopants déterminent « le volume » de la partie a du puits lorsqu'un potentiel haut Vh est appliqué sur une grille de multiplication.
Les caractéristiques de chaque grille de multiplication avec une implantation N partielle sous la grille combinées aux paramètres caractéristiques de la diode Dl (concentrations de dopants), permettent de fixer les différences de potentiel Δν-ι et Δν2 de la figure 3 et le seuil « d'extinction » du phénomène d'ionisation par impact.
La figure 5 montre un étage de multiplication EM correspondant en vue de dessus, et la figure 6, une vue en coupe transversale le long de la ligne brisée A1 -B1 . Prenons la grille G2 : la surface délimitée en pointillé sur cette grille correspond à la région r2a implantée N, sous cette grille. Elle forme une bande sous toute la longueur de grille (suivant l'axe x sur les figures) pour être adjacente sur un bord à la région de diode Dl, permettant l'effet de multiplication contrôlé selon l'invention ; et adjacente sur le bord opposé à la région semi-conductrice sous la grille de transfert TR2 : c'est ce qui permet ensuite le transfert de toutes les charges qui se trouvent sous cette grille de multiplication, vers le nœud de stockage 18 du pixel (la grille de transfert étant portée à un potentiel adapté pour permettre ce transfert).
La région r2b restante sous la grille n'est pas implantée : si on reprend la figure 3, c'est une région dopée P- (couche active 12). Ces parties r2a et r2b permettent de réaliser respectivement les parties a et b du puits de recueil de charges sous la grille G2, lorsqu'un potentiel haut Vh est appliqué sur cette grille, selon le principe de l'invention (figure 2).
La grille G1 peut être configurée de la même façon, comme illustré : la partie r1 a correspond ainsi à une région semi-conductrice implantée N sous la grille G1 en forme de bande sur toute la longueur de grille ; et la partie r1 b restante n'est pas implantée (région P- de couche active 12). Cet exemple permet une configuration symétrique des deux grilles de multiplication, en bandes. Dans l'exemple, la partie r1 a forme une bande centrale, encadrée de part et d'autre par deux bandes latérales (suivant la direction y) formant la partie r1 b. La partie r1 b pourrait ne comprendre qu'une seule bande.
En variante, la grille G1 (mais pas la grille G2) peut avoir une configuration en U telle que, la partie r1 a est adjacente sur un bord à la région de diode Dl (pour l'effet de multiplication) ; et que sur les autres bords, la partie r1 a est entourée par la partie r1 b. C'est à dire que cette partie r1 b forme un "U" en vue de dessus autour de la partie r1 a.
La figure 7 montre les alternances de tension sur les signaux de commande Φ1 (pour la grille G1 ) et Φ2 (pour la grille G2) et la figure 8 montre les niveaux de potentiel induits de cette façon dans le volume de semi-conducteur de l'étage de multiplication EM, lors d'une alternance lors de laquelle la grille G1 reçoit un potentiel bas V| et la grille G2 un potentiel haut Vh (Figure 7, Φ1 et Φ2 à l'instant t1 ).
Cette figure 8 montre que lorsque l'on applique le potentiel bas VI sur la grille G1 , on forme une barrière de potentiel sous la grille G1 qui est également en deux parties a' et b' : la première partie a' est à un niveau Va> plus profond (plus haut en potentiel) que le niveau de la partie b' et on a Vb> < Va Vbi. La configuration du volume sous la grille en deux parties est inhérente à la configuration de grille avec une implantation de dopants différenciée N et P sous la grille, qui induit un potentiel d'extraction métal/semiconducteur différent dans les deux parties.
On a vu que dans la phase de multiplication, on vient appliquer sur les grilles G1 et G2 une suite d'alternances de potentiels haut Vh et bas VI, pour créer le mouvement de va et vient des électrons, d'une région sous une grille à l'autre, via la région de diode. La forme des signaux Φ1 et Φ2 appliqués respectivement sur les grilles G1 et G2 est illustrée sur la figure 7. Les signaux Φ~\ θΧ Φ2 sont des signaux en opposition de phase. Mais on prend le soin d'éviter que les deux grilles puissent être simultanément au niveau bas VI, pour ne pas perdre de charges. Ceci est évité en prévoyant une durée d'application du potentiel au niveau haut Vh sur une grille qui est plus longue et « englobe » la durée d'application du potentiel au niveau bas VI sur l'autre grille.
Sur le plan pratique, ces configurations des grilles G1 et G2 sont réalisées par implantation ionique des impuretés correspondantes dans la couche active 1 2, au moyen d'un masque délimitant les parties r1 a et r2a. Les dépôts de l'isolant de grille et du polysilicium de grille sont réalisés ensuite.
Pour l'implantation ionique des régions r1 a et r2a, on pourra utiliser une dose de dopants de type N 1 016 atomes/cm3, pour une couche 1 2 (figure 3 et 1 0) de silicium actif de type P" dopé à 5.1016 atomes/cm3. Les vues de dessus et en coupe transversale des figures 9 et 1 0 présentent un autre exemple de création d'un puits de potentiel à deux niveaux selon l'invention. Dans cet exemple, ce n'est pas la région de semiconducteur sous la grille qui est implantée de manière différenciée pour créer le puits de potentiel en deux parties a et b, mais le polysilicium de grille. Ainsi, comme illustré sur ces figures, une partie g1 N de grille G1 est implantée de type N, et la partie restante g1 p est implantée de type P. De même pour les parties g2N, g2P de la grille G2. Dans l'exemple on a choisi de représenter le cas où les deux grilles G1 ne sont pas configurées de manière identique : en vue de dessus, la région sous la grille G2 a une configuration en bandes, et la région sous la grille G1 a une configuration en "U". Ce mode de création du puits de potentiel à deux niveaux est intéressant en ce que le procédé d'implantation des grilles est alors complètement auto-aligné sur la grille. Il n'y a pas de diffusion de dopants dans la région de diode Dl. Les caractéristiques de la structure de multiplication sont mieux maîtrisées.
En contrepartie, la différence de potentiel qui est obtenue dans le semi-conducteur entre la partie sous la région de grille implantée N et la région de grille implantée P, c'est-à-dire le AV-ι de la figure 3, sera généralement plus faible, de l'ordre de 1 volt, ce qui a un impact sur la courbe d'amorti du gain : on arrive plus vite à saturation.
Les deux mises en œuvre de l'invention qui viennent d'être exposées ont en commun que la différence de potentiel AV-ι entre les deux parties a et b de la région sous une grille est obtenue à partir d'une même tension de grille. Cette différence de potentiel AV-ι s'établit à une valeur qui est fonction des caractéristiques de cette grille (technologie, concentration des différents dopants, épaisseur et nature de l'isolant). Le terme grille est à comprendre au sens large, c'est-à-dire incluant la grille (c'est-à-dire le polysilicium de grille) et la région de semi-conducteur sous la grille.
Les figures 1 1 à 1 3, illustrent un autre exemple de mise en œuvre de l'invention. Dans cette mise en œuvre, on ne réalise pas un dopage différentiel, ni de la grille elle-même ni du semi-conducteur sous la grille. Mais on divise la grille elle-même, en deux parties de grille, autrement dit en deux sous-grilles : g1 a et g1 b, pour G1 , g2a et g2b pour G2 ; et on commande les deux sous-grilles d'une grille, avec des signaux de commande synchrones, mais décalés en potentiel, de manière à obtenir dans la phase de multiplication, un puits sous chaque grille qui est en deux parties a et b (ou a' et b') (figure 8) distantes entre elles d'une différence de potentiel qui est maintenant fixée non pas par la technologie (différentiel de dopage) mais par la différence de tension appliquée simultanément sur les deux sous- grilles.
La figure 1 1 montre deux exemples de découpage des grilles G1 et G2. L'exemple 1 1 A correspond à une configuration en "U" : les premières parties g1 a et g1 b sont chacune adjacentes sur un bord à la diode ; et chacune est entourée sur les autres bords par la deuxième partie, respectivement g1 b et g2b, qui a une forme en U. L'exemple 1 1 B correspond à une configuration en deux bandes juxtaposées, chacune adjacente sur un bord à la diode Dl et adjacente sur le bord opposé, à la grille de transfert (TR1 pour G1 , TR2 pour G2).
A chaque grille G1 , G2, correspond deux signaux de commande synchrones : Φ13 et <ï>1 b, appliqués respectivement sur les deux sous grilles g1 a et g1 b ; Φ23 et Φ2ϋ appliqués respectivement sur les deux sous grilles g2a et g2b.
Prenons par exemple les signaux Φ1 a et Φ^ (figure 13) : ils sont synchrones.
Lors des alternances de la phase de multiplication, le signal Φ13 impose alternativement un potentiel haut Vha plus haut que le potentiel haut Vhb imposé par le signal Φ^ ; et un potentiel bas Vla qui peut être identique ou différent du potentiel bas Vlb imposé par le signal Φ^. Dans ce dernier cas, la « réalisation » pratique des signaux synchrones Φ^ θί Φ^ βεί plus simple, car ils sont juste décalés en amplitude d'une alternance à l'autre. Par exemple Φ13 est un signal impulsionnel évoluant entre 2 et 6 volts et Φ^ est un signal impulsionnel évoluant entre 0 et 4 volts. Dans le cas où l'on applique le même niveau bas sur les deux parties de grille, la barrière sous la grille sera à un niveau uniforme sous toute la surface de grille, au lieu d'être également en deux parties a' et b', à deux niveaux de potentiel séparés, comme représenté sur la figure 8.
Ce qui vient d'être dit pour les signaux Φ13 βΐ Φ1 ΐ3 ν3υΐ pour les signaux Φ23 et Φ2
Dans cette mise en œuvre, et dans le cas d'une configuration de grille G2 en "U", la sous-grille g2a n'est pas adjacente à la grille de transfert TR2. Le transfert des charges sous la grille G2, vers le nœud de stockage du pixel, est obtenu (en phase de transfert) par une application simultanée sur les deux sous-grilles g2a et g2b de potentiels identiques ou différents, choisis en fonction du potentiel qui est établi dans la région semi-conductrice sous la grille de transfert pendant cette phase de transfert.
En pratique, cette réalisation qui prévoit de diviser chaque grille de multiplication en deux sous-grilles, nécessite de doubler les lignes de commande de grille de multiplication : elle est plus particulièrement destinée à des capteurs à larges pixels, qui offrent la place nécessaire pour les lignes d'amenée des signaux supplémentaires sur chaque pixel.
L'invention s'applique également comme déjà indiqué à un étage de multiplication qui serait intégré à la photodiode du pixel elle-même. Dans ce cas, la diode auto-polarisée de l'étage de multiplication est la photodiode elle-même, qui constitue alors aussi une zone de stockage pour les électrons multipliés. L'étage de multiplication peut comprendre une seule grille de multiplication et cette grille de multiplication peut être incluse entièrement dans la région de photodiode, ou avoir un bord adjacent à une grille isolée de transfert des charges vers un nœud de stockage du pixel.
Dans le cas où la région sous la grille de multiplication est incluse entièrement dans la région de photodiode, on peut envisager des configuration de grille en "U" ou en bandes selon l'invention, pour obtenir la région de puits plus profonde (a) et moins profonde (b), comme illustré par les exemples 14A et 14B de la figure 14 : la région "a" doit être adjacente sur au moins un bord avec la région de photodiode (DI=photodiode). La région b peut l'être aussi mais ce n'est pas obligatoire.
Dans l'exemple 14A, la partie de grille qui permet d'établir la région a plus profonde de puits a un bord adjacent avec la photodiode et est entourée sur les autres bords par l'autre partie de grille qui permet d'établir la partie b moins profonde.
Dans l'exemple 14B, on a une configuration en bandes juxtaposées, s'étendant sous toute la longueur de grille, dans l'exemple 3 bandes : la bande centrale correspond de préférence à la partie qui permet d'établir la région a plus profonde de puits et les deux bandes de chaque côté établissent la région b de puits moins profonde.
L'exemple 14C montre le cas où la grille de multiplication Gm est adjacente à une grille de transfert TRm vers le nœud de stockage du pixel. On utilise une configuration en bandes par laquelle la partie de grille sous laquelle on trouve la région a de puits plus profonde selon l'invention est également adjacente à cette grille de transfert.
Ces différents exemples de configuration de grille sont de préférence obtenus par dopage différentiel de la grille elle-même ou dans la région sous la grille. La division de la grille en deux sous grilles est moins pertinente à cause du problème d'amenée de deux tensions de polarisation dans la zone de photosensibilité du pixel
D'autres variantes et modifications sont possibles. En particulier comme rappelé en introduction, on peut réaliser des dispositifs similaires dans lesquels les charges seront non pas des électrons, mais des trous. Egalement, l'invention s'applique aussi bien à des capteurs éclairés par l'avant qu'à des capteurs éclairés par l'arrière (substrat aminci).

Claims

REVENDICATIONS
1 . Capteur d'image à pixels actifs en technologie CMOS formé dans un substrat d'un premier type de conductivité (P), dans lequel chaque pixel comprend un élément photosensible (PHD) produisant des charges sous l'effet de la lumière et une structure de multiplication de charges (EM), et dans lequel la structure de multiplication comprend au moins une grille isolée de multiplication (Gm) adjacente à une diode auto-polarisée (Dl) à un potentiel interne fixe (Vbi), la grille isolée étant adaptée à recevoir une série d'alternances de potentiels, créant alternativement sous la grille isolée, un puits de recueil des charges et une barrière, relativement au niveau de potentiel interne de la diode, caractérisé en ce que la grille isolée et la région semi-conductrice sous la grille isolée sont configurées de manière que le puits de recueil de charges créé sous la grille comporte deux parties, une première partie (a), adjacente à la diode auto-polarisée, à un niveau de potentiel plus éloigné du niveau de potentiel interne de la diode que celui d'une deuxième partie (b), cette deuxième partie étant ou non adjacente à la diode auto-polarisée.
2. Capteur d'image selon la revendication 1 , dans lequel la grille isolée de multiplication (G2, Gm) est adjacente à une grille isolée de transfert de charges (TR2, TRm) vers un nœud de stockage du pixel, pour la lecture, caractérisé en ce que ladite première partie (a) est adjacente sur un bord à la diode auto-polarisée (Dl) et adjacente sur un bord opposé à la région sous la grille de transfert vers le nœud de stockage.
3. Capteur d'image selon la revendication 1 ou 2, caractérisé en ce que la région semi-conductrice sous la grille isolée de multiplication (G1 , G2, Gm) comporte deux parties, une première partie (r1 a), qui est dopée du second type conductivité (N) pour établir la première partie (a) du puits, et une deuxième partie (r1 b) qui est dopée du premier type de conductivité (P) pour établir la deuxième partie (b) du puits.
4. Capteur d'image selon la revendication 1 ou 2, caractérisé en ce que la grille isolée de multiplication (G1 , G2, Gm) est réalisée en silicium polycristallin dopé du deuxième type de conductivité (N) dans une première partie (g1 N) de grille pour établir la première partie (a) du puits, et dopé du premier type de conductivité (P) dans une deuxième partie (g1 P) de grille, pour établir la deuxième partie (b) du puits.
5. Capteur d'image selon la revendication 2, caractérisé en ce que la grille isolée de multiplication est divisée en deux sous-grilles (g1 a, g1 t>), une première sous-grille (g1 a) pour établir la première partie (a) du puits et une deuxième sous-grille (g1 b) pour établir la deuxième partie (b) du puits, et en ce que pendant les alternances prévues pour créer un puits de recueil de charges sous la grille pendant une phase de multiplication, les deux sous- grilles sont adaptées pour recevoir simultanément des potentiels hauts différents (Vha, Vhb), de manière à fixer la région semi-conductrice sous la première sous-grille à un niveau de potentiel qui est plus éloigné du niveau de potentiel interne (Vbi) de diode que le niveau de potentiel de la région semi-conductrice sous la deuxième sous-grille.
6. Capteur d'image selon la revendication 1 , dans lequel la grille isolée de multiplication (G2, Gm) est adjacente à une grille isolée de transfert de charges (TR2, TRm) vers un nœud de stockage du pixel, pour la lecture, caractérisé en ce que la grille isolée de multiplication est divisée en deux sous-grilles (g2a, g2b), une première sous-grille (g2a) adjacente sur un bord à la diode auto-polarisée, pour établir la première partie (a) du puits et une deuxième sous-grille (g2b) qui entoure la première sous-grille (g2a) sauf sur le bord adjacent à la diode auto-polarisée, pour établir la deuxième partie (b) du puits, et en ce que pendant les alternances prévues dans une phase de multiplication pour créer un puits de recueil de charges sous la grille, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels hauts différents (Vha, Vhb), de manière à fixer la région semi-conductrice sous la première sous-grille à un niveau de potentiel qui est plus éloigné du niveau de potentiel interne (Vbi) de diode que le niveau de potentiel de la région semi-conductrice sous la deuxième sous-grille et dans une phase de transfert vers le nœud de stockage, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels identiques ou différents fixés en fonction d'un potentiel établi dans la région sous la grille de transfert.
7. Capteur d'image selon l'une quelconque des revendications 1 à 6, comprenant une structure de multiplication dans laquelle la diode auto- polarisée (Dl) est constituée par l'élément photosensible (PHD) du pixel.
8. Capteur d'image selon l'une quelconque des revendications 1 à 5, dans lequel la structure de multiplication comprend deux grilles isolées de multiplication (G1 ) de part et d'autre de la diode auto-polarisée (Dl), avec une première grille isolée de multiplication (G1 ) séparée de l'élément photosensible (PHD) du pixel par une grille isolée de transfert (TR1 ), et une deuxième grille isolée de multiplication (G2) qui est adjacente à la grille isolée de transfert de charges (TR2) vers le nœud de stockage du pixel, caractérisé en ce que la deuxième grille (G2) est configurée telle que la première partie (a) de région sous grille est adjacente sur un bord à la diode auto-polarisée, et est adjacente sur un bord opposé à la grille de transfert (TR2) qui sépare la deuxième grille (G2) du nœud de stockage (18), et la première grille (G1 ) est configurée telle que la première partie (a) de région sous grille est adjacente sur un bord à la diode auto-polarisée, et est adjacente ou non sur un bord opposé, à la grille de transfert (TR1 ) qui sépare la première grille de l'élément photosensible.
9. Capteur d'image selon la revendication 6, dans lequel la structure de multiplication comprend deux grilles isolées de multiplication (G1 ) de part et d'autre de la diode auto-polarisée (Dl), avec une première grille isolée de multiplication (G1 ) séparée de l'élément photosensible (PHD) du pixel par une grille isolée de transfert (TR1 ), et une deuxième grille isolée de multiplication (G2) qui est adjacente à la grille isolée de transfert de charges (TR2) vers le nœud de stockage du pixel, caractérisé en ce que la première et la deuxième grille (G2) sont configurées de manière identique, telle que la première partie (a) de région sous grille est adjacente sur un bord à la diode auto-polarisée (Dl), et la deuxième partie (b) entoure la première partie (a), sauf sur le bord adjacent à la diode auto-polarisée (Dl).
PCT/EP2015/079833 2014-12-29 2015-12-15 Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons WO2016107735A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/540,054 US20170358616A1 (en) 2014-12-29 2015-12-15 Active pixel image sensor based on cmos technology with electron multiplication
EP15820069.1A EP3241235A1 (fr) 2014-12-29 2015-12-15 Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1463367 2014-12-29
FR1463367A FR3031237B1 (fr) 2014-12-29 2014-12-29 Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons

Publications (1)

Publication Number Publication Date
WO2016107735A1 true WO2016107735A1 (fr) 2016-07-07

Family

ID=53200041

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/079833 WO2016107735A1 (fr) 2014-12-29 2015-12-15 Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons

Country Status (5)

Country Link
US (1) US20170358616A1 (fr)
EP (1) EP3241235A1 (fr)
FR (1) FR3031237B1 (fr)
TW (1) TW201635511A (fr)
WO (1) WO2016107735A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048212A1 (en) * 2006-07-31 2008-02-28 Sanyo Electric Co., Ltd. Imaging device
EP2107610A2 (fr) * 2008-04-03 2009-10-07 Sony Corporation Dispositif d'imagerie à l'état solide, procédé de contrôle du dispositif d'imagerie à l'état solide et équipement électronique
EP2503596A1 (fr) * 2011-03-23 2012-09-26 E2V Semiconductors Capteur d'image à multiplication d'electrons

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212623B2 (ja) * 2006-01-31 2009-01-21 三洋電機株式会社 撮像装置
JP5573978B2 (ja) * 2012-02-09 2014-08-20 株式会社デンソー 固体撮像素子およびその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048212A1 (en) * 2006-07-31 2008-02-28 Sanyo Electric Co., Ltd. Imaging device
EP2107610A2 (fr) * 2008-04-03 2009-10-07 Sony Corporation Dispositif d'imagerie à l'état solide, procédé de contrôle du dispositif d'imagerie à l'état solide et équipement électronique
EP2503596A1 (fr) * 2011-03-23 2012-09-26 E2V Semiconductors Capteur d'image à multiplication d'electrons

Also Published As

Publication number Publication date
TW201635511A (zh) 2016-10-01
EP3241235A1 (fr) 2017-11-08
FR3031237A1 (fr) 2016-07-01
US20170358616A1 (en) 2017-12-14
FR3031237B1 (fr) 2016-12-23

Similar Documents

Publication Publication Date Title
EP3188238B1 (fr) Pixel de détection de temps de vol
EP2962330B1 (fr) Capteur d&#39;image avec grille d&#39;anti-eblouissement
FR3039928B1 (fr) Procede de commande d&#39;un capteur d&#39;image a pixels actifs
BE1025050B1 (fr) Démodulateur doté d’une photodiode pincée génératrice de porteurs et procédé de fonctionnement associé
EP2503596B1 (fr) Capteur d&#39;image à multiplication d&#39;electrons
EP2572382B1 (fr) Capteur d&#39;image matriciel a transfert de charges a grille dissymetrique
FR2961347A1 (fr) Capteur d&#39;image a multiplication d&#39;electrons
EP3016141A1 (fr) Capteur d&#39;image à électrodes verticales
EP2510545B1 (fr) Capteur d&#39;image multilineaire a integration de charges
FR2963187A1 (fr) Dispositif d&#39;imagerie a performances ameliorees et procede de commande.
FR3065320A1 (fr) Pixel de detection de temps de vol
EP3155661B1 (fr) Procédé d&#39;acquisition d&#39;images au moyen d&#39;un capteur d&#39;images cmos
FR2971084A1 (fr) Capteur d&#39;image multilineaire a integration de charges
FR2963163A1 (fr) Procede de reinitialisation d&#39;un photosite et photosite correspondant
FR3065836A1 (fr) Zone de stockage pour un pixel d&#39;une matrice d&#39;image
EP3155662B1 (fr) Structure de circuit de lecture à injection de charge
EP2430659A1 (fr) Capteur d&#39;image integre a tres grande sensibilite
WO2016107735A1 (fr) Capteur d&#39;image a pixels actifs en technologie cmos a multiplication d&#39;electrons
WO2013045191A1 (fr) Capteur d&#39;image a multiplication d&#39;electrons par grilles verticales
EP0604281A1 (fr) Registre à décalage à transfert de charges avec dispositif de lecture amélioré
FR2961631A1 (fr) Capteur d&#39;image a pixel a six transistors
WO2017174456A1 (fr) Capteur d&#39;image a pixels actifs en technologie cmos a multiplication d&#39;electrons
WO2016188778A1 (fr) Capteur d&#39;image a transfert de charges a double implantation de grille
EP3058718A1 (fr) Capteur d&#39;image a multiplication d&#39;electrons et a lecture regroupee de pixels

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15820069

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015820069

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15540054

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE