FR3031237A1 - Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons - Google Patents
Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons Download PDFInfo
- Publication number
- FR3031237A1 FR3031237A1 FR1463367A FR1463367A FR3031237A1 FR 3031237 A1 FR3031237 A1 FR 3031237A1 FR 1463367 A FR1463367 A FR 1463367A FR 1463367 A FR1463367 A FR 1463367A FR 3031237 A1 FR3031237 A1 FR 3031237A1
- Authority
- FR
- France
- Prior art keywords
- gate
- multiplication
- adjacent
- self
- isolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000012546 transfer Methods 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/51—Control of the gain
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Dans un capteur d'image à pixels actifs en technologie CMOS formé dans un substrat d'un premier type de conductivité P, chaque pixel comprend un élément photosensible PHD produisant des charges sous l'effet de la lumière et une structure de multiplication de charges EM. La structure de multiplication comprend au moins une grille isolée de multiplication G1, G2 adjacente à une diode auto-polarisée DI à un potentiel interne fixe Vbi, et la grille isolée est adaptée à recevoir une série d'alternances de potentiels, créant alternativement sous la grille isolée, un puits de recueil des charges et une barrière, relativement au niveau de potentiel interne de la diode DI. La grille isolée et la région semi-conductrice sous la grille isolée sont configurées de manière que le puits de recueil de charges créé sous la grille comporte deux parties, une première partie a, adjacente à la diode auto-polarisée, à un niveau de potentiel plus éloigné du niveau de potentiel interne de photodiode que celui d'une deuxième partie b, cette deuxième partie étant ou non adjacente à la diode auto-polarisée.
Description
1 CAPTEUR D'IMAGE A PIXELS ACTIFS EN TECHNOLOGIE CMOS A MULTIPLICATION D'ELECTRONS DOMAINE TECHNIQUE L'invention concerne les capteurs d'image à pixels actifs, en technologie CMOS, à multiplication d'électrons. La structure de base d'un pixel actif de capteurs d'image en technologie CMOS, comprend un élément photosensible qui recueille les électrons photo-générés par la lumière dans une phase d'intégration, un élément de stockage des charges photo-générées, qui permet la lecture du pixel et quelques transistors qui assurent notamment des fonctions d'initialisation, transfert, conversion charges/tension. i.o L'élément photosensible est habituellement une photodiode, et de préférence une photodiode auto-polarisée, ou « pinned ». Dans une telle photodiode, si on prend l'exemple d'une structure formée dans un substrat semi-conducteur dopé P, la couche de diffusion N réalisée en surface du substrat est recouverte d'une fine couche de diffusion fortement dopée P±, 15 qui permet de fixer le potentiel de surface à celui du substrat. Une telle photodiode a alors un potentiel interne constant égal appelé potentiel de construction (built-in), et qui dépend des concentrations des dopants. Les capteurs dits à multiplication d'électrons intègrent en plus, dans la structure même de pixel actif, un dispositif de multiplication 20 d'électrons. L'effet de multiplication des électrons est obtenu en provoquant des déplacements d'électrons dans le semi-conducteur, avec des tensions d'accélération telles que des électrons secondaires sont arrachés du semiconducteur, par effet d'ionisation par impact. Pour un même nombre de photons, le pixel produit donc plus d'électrons, qui sont transférés vers la 25 région de stockage. Dans l'invention, on s'intéresse plus particulièrement à des capteurs dont la structure de multiplication comprend au moins une grille isolée adjacente à un élément semi-conducteur construit comme une photodiode auto-polarisée, c'est-à-dire dont le potentiel interne se développe 30 à une valeur fixe dite de construction, comme décrit précédemment. Cet élément semi-conducteur peut être l'élément photosensible du pixel, comme décrit par exemple dans la demande FR2961347. La multiplication a alors lieu en même temps que la photo-génération d'électrons, à l'intérieur de la 303 1 2 3 7 2 photodiode, le temps que dure la phase d'intégration du pixel. L'ensemble des électrons photo-générés et multipliés est ensuite transféré vers le noeud de stockage, pour la phase de lecture du pixel. Il peut aussi s'agir d'un élément semi-conducteur propre à la 5 structure de multiplication, comme décrit par exemple dans les demandes EP2503596, EP2503776. La structure de multiplication comporte alors deux grilles de multiplication de part et d'autre d'une diode auto-polarisée, qui sert de région de transit pour les charges qui vont et viennent, pendant la phase de multiplication, entre la région sous une grille et la région sous l'autre grille, au rythme des alternances de potentiels qui leur sont appliquées. Plus précisément, le mouvement des électrons depuis la région sous une grille, vers la région sous l'autre grille, est contrôlé en appliquant sur la première grille un potentiel « bas » créant sous cette grille une barrière de potentiel, à un niveau de potentiel bas par rapport au potentiel fixé de la diode ; et en appliquant sur la seconde grille un potentiel « haut » créant sous cette grille un puits permettant de recueillir les électrons, à un niveau de potentiel suffisamment haut par rapport au potentiel interne fixé de la diode pour permettre le phénomène d'ionisation par impact. A l'alternance suivante on inverse les potentiels « haut » et « bas » appliqués aux grilles. Le nombre d'alternances dépend du facteur de multiplication désiré. A la fin de la phase de multiplication, tous les électrons sont stockés dans le puits de potentiel sous une des grilles et transférés vers le noeud de stockage du pixel. PROBLEME TECHNIQUE Ces structures de multiplication permettent d'améliorer la réponse du capteur, spécialement pour les bas niveaux de lumière. Le niveau de signal est augmenté, avec un gain par exemple de l'ordre de 5 à 10, qui est en proportion du nombre d'alternances de potentiels haut et bas appliquées à la structure de multiplication. Le niveau de bruit (dit bruit plancher) étant constant, on améliore le rapport signal sur bruit pour les bas niveaux de lumière. Mais en contrepartie, on sature plus vite. C'est ce qu'illustre schématiquement la figure 1. La courbe 1 en trait continu montre le nombre d'électrons lus en sortie en fonction du nombre de photons reçus dans un pixel actif standard, dans lequel le nombre 35 d'électrons produits est égal au nombre d'électrons photo-générés (si on 3031237 3 néglige le bruit). La courbe 2 en traits discontinus montre le nombre d'électrons lus en sortie en fonction du nombre de photons reçus dans un pixel actif à structure de multiplication : le nombre d'électrons produits est égal au nombre d'électrons photo-générés et multipliés. On voit que la 5 multiplication permet d'abaisser le niveau de détection de signal du capteur : on va dépasser plus tôt le niveau de bruit plancher (le bruit de la chaîne de lecture). Mais on va aussi saturer plus tôt, en B', sauf à prévoir une modulation du gain de multiplication des électrons en fonction du niveau de lumière, comme proposé dans les demandes de brevet EP2503596 et i.o EP2503776 précitées : Il y est proposé de réaliser, pour chaque phase de lecture d'un pixel, plusieurs (deux) cycles d'intégration et lecture de charges, avec un gain de multiplication qui est différent à chaque fois. La variation de gain est obtenue en variant le nombre d'alternances appliquées et/ou la durée de la phase d'intégration. C'est le circuit de lecture qui ensuite 15 détermine pour chaque pixel, par test, quel est le signal à conserver. De cette façon, on sait réaliser des capteurs à large dynamique, capable de fonctionner aussi bien dans des ambiances à très faible lumière ou très forte lumière ; et aussi des capteurs capables de fournir des images qui sont elles-mêmes très contrastées.
20 Mais ceci est obtenu au prix d'une plus grande complexité de l'électronique pour assurer le séquencement et la répétition des différentes phases de capture/transfert/multiplication dans le pixel, tout en s'accommodant des contraintes d'une lecture par double échantillonnage corrélé (lecture CDS).
25 RESUME DE L'INVENTION La présente invention a pour but de proposer une autre solution à cette problématique. L'idée est d'obtenir, par conception, une modulation intrinsèque du gain dans la structure de multiplication du pixel. Cette 30 modulation intrinsèque qui s'exerce dans chaque pixel, permet d'augmenter la dynamique du capteur, à la fois vers les bas niveaux (on détecte plus tôt) et vers les hauts niveaux (on sature plus tard). On a vu que le principe de multiplication dans le pixel utilise le phénomène d'ionisation par impact. Dans la structure basée sur une grille 35 isolée de multiplication adjacente à une diode auto-polarisée à un potentiel 3031237 4 fixé, ce phénomène se produit lorsque l'on créé sous la grille un puits de recueil de charges par application d'un potentiel haut, plus haut que le potentiel fixé de la diode; dès lors que le champ électrique qui s'établit entre ce puits et cette région de diode du fait de leur différence de potentiel est 5 suffisant. Au fur et à mesure du remplissage du puits, le volume de charges dans le puits tend à abaisser le potentiel interne du puits : le champ électrique diminue. En deçà d'une valeur critique, le champ électrique n'est plus suffisant à permettre une ionisation par impact.
10 L'idée à la base de l'invention est d'exploiter cet effet naturel d'amortissement du champ électrique avec la quantité de charges, par une configuration astucieuse du « volume » du puits, pour réduire progressivement le gain de multiplication dans un pixel, et l'éteindre à un moment opportun.
15 Si on reprend la figure 1, ce que l'on cherche à obtenir dans l'invention, c'est une courbe d'évolution du signal du pixel correspondant à la courbe 3 en pointillé sur la figure : c'est-à-dire détecter très tôt, au point A ou avant, mais saturer très tard, au point B. L'invention propose à cet effet une configuration astucieuse de la 20 grille de multiplication, permettant de créer, par cette configuration, un puits de potentiel sous la grille, qui présente deux parties : une partie plus profonde, adjacente à la diode auto-polarisée, et une partie moins profonde, adjacente ou non à cette diode. La partie A est configurée (taille en cm2, profondeur en volt) de manière à ce que le volume de charges maximum que 25 peut contenir la partie A détermine le moment d'extinction du phénomène d'ionisation par impact. Au début de la multiplication, les électrons venant de la région de diode auto-polarisée, sont attirés par la partie du puits plus profonde, car c'est entre ce puits et l'élément semi-conducteur que s'exerce le plus fort 30 champ électrique. Cette partie plus profonde du puits va se remplir plus vite de charges que ne l'aurait fait un puits qui présenterait une même profondeur sous toute la surface de grille. Lorsque cette partie plus profonde du puits est remplie, les électrons peuvent continuer à se déverser dans le puits, en débordant vers la 35 partie moins profonde. A ce moment l'effet de multiplication s'éteint. Le 3031237 5 champ électrique entre la région de diode auto-polarisée et le puits passe sous la valeur critique. La structuration du puits en deux parties, avec une partie plus profonde que l'autre, adjacente à la région de diode auto-polarisée, permet ainsi d'ajuster le seuil qui permet d'éteindre par 5 construction, l'effet d'ionisation par impact. Plus précisément l'invention propose un capteur d'image à pixels actifs en technologie CMOS formé dans un substrat d'un premier type de conductivité. Chaque pixel comprend un élément photosensible produisant 10 des charges sous l'effet de la lumière et une structure de multiplication de charges. La structure de multiplication comprend au moins une grille isolée de multiplication adjacente à une diode auto-polarisée à un potentiel interne fixe, la grille isolée étant adaptée à recevoir une série d'alternances de potentiels, créant alternativement sous la grille isolée, un puits de recueil 15 pour les charges et une barrière, relativement au niveau de potentiel interne de la diode auto-polarisée. Selon l'invention, la grille isolée et la région semiconductrice sous la grille isolée sont configurées de manière que le puits créé sous la grille comporte deux parties, une première partie, adjacente à la diode auto-polarisée, à un niveau de potentiel plus éloigné du niveau de 20 potentiel interne de photodiode que celui d"une deuxième partie, cette deuxième partie étant de préférence adjacente à la diode auto-polarisée. Dans une mise en oeuvre, la région semi-conductrice sous la grille isolée comporte deux parties, une première partie qui est dopée du second type conductivité pour établir la première partie du puits, et une deuxième 25 partie qui est dopée du premier type de conductivité pour établir la deuxième partie du puits. Dans une autre mise en oeuvre, les deux parties de puits sont établies, en réalisant un dopage différencié de la grille elle-même : la grille réalisée en silicium polycristallin est dopée du deuxième type de conductivité 30 dans une première partie de grille pour établir la première partie du puits ; elle est dopée du premier type de conductivité dans une deuxième partie pour établir la deuxième partie du puits. La différence de dopage dans les deux parties de grille conduit au développement d'un potentiel d'extraction métal/semiconducteur différent dans chaque partie, selon le type de dopage : 3031237 6 à partir d'une même tension de grille, on établit ainsi les deux parties du puits selon l'invention. Dans une autre mise en oeuvre, la grille isolée est divisée en deux sous-grilles : une première sous-grille pour établir la première partie du puits 5 ; et une deuxième sous-grille pour établir la deuxième partie du puits. Et pendant les alternances prévues pour créer un puits de recueil de charges sous la grille, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels hauts différents, de manière à fixer la région semi-conductrice sous la première sous-grille à un niveau de potentiel qui est 10 plus éloigné du niveau de potentiel interne de diode que le niveau de potentiel de la région semi-conductrice sous la deuxième sous- grille. L'invention s'applique à une structure de pixel actif à étage de multiplication qui peut être réalisé dans le pixel, et dans l'élément photosensible du pixel, ou bien dans le pixel, et en dehors de l'élément 15 photosensible. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : 20 - la figure 1, illustre schématiquement la courbe de réponse d'un pixel actif, en nombre d'électrons, en fonction du nombre de photons reçus, avec et sans étage de multiplication ; - la figure 2 illustre schématiquement le principe général d'un puits en deux parties sous une grille de multiplication selon l'invention ; 25 - les figures 3 et 4 sont des vues en coupe transversale et de dessus d'une structure connue de pixel actif à étage de multiplication, dans un exemple où l'étage de multiplication comprend deux grilles de multiplication de part et d'autre d'une région intermédiaire à potentiel fixe ; - les figures 5 et 6 sont des vues schématiques en coupe 30 transversale et de dessus d'une telle structure de multiplication à deux grilles, selon une première mise en oeuvre du principe de l'invention ; - la figure 7 montre les signaux de commande appliqués à ces deux grilles en phase de multiplication ; 3031237 7 - la figure 8 illustre la barrière et le puits créé respectivement sous une grille et sous l'autre pendant une des alternances, avec une telle structure de multiplication selon l'invention ; - les figures 9 et 10 sont des vues schématiques en coupe 5 transversale et de dessus d'une structure de multiplication, suivant une variante de la première mise en oeuvre ; - les figures 11 et 12 sont des vues schématiques en coupe transversale et de dessus d'une structure de multiplication, selon une deuxième mise en oeuvre du principe de l'invention ; 10 - la figure 13 montre les signaux de commande appliqués aux grilles de la structure précédente dans la phase de multiplication ; et - la figure 14 montre divers exemples de formes (surfaces) des deux parties de puits sous une grille de multiplication selon l'invention pour une structure de multiplication dont la diode auto-polarisée est la photodiode 15 du pixel. DESCRIPTION DETAILLEE L'invention est décrite en prenant l'exemple d'un capteur d'image réalisé dans une technologie CMOS sur substrat semi-conducteur dopé de 20 type P. Les photodiodes des pixels y sont formées par des régions fortement dopées de type N. Les charges utiles photogénérées et multipliées dans les pixels y sont des électrons. Mais l'invention s'applique à des dispositifs similaires dans lesquels les charges utiles seraient des trous. Pour cela les types de conductivité des différentes régions dopées indiqués ci-après seront 25 inversés et les potentiels appliqués aux différentes grilles pour les transferts de charge seront de signe opposé à ceux indiqués ci-après. Une structure de base d'un étage de multiplication EM d'un pixel comprend une grille isolée de multiplication Gm adjacente à une diode Dl auto-polarisée à un potentiel interne Vbi dit potentiel de construction. Sur la 30 figure 2, les régions semi-conductrices correspondant à ces éléments Gm et Dl sont très schématiquement illustrées en vue de dessus. Typiquement, la grille Gm est une grille réalisée en polysilicium et isolée du substrat par une couche de diélectrique d'épaisseur appropriée (pour supporter la différence de potentiel appliquée entre la grille et le substrat). La diode Dl est formée d'une région dopée N, surmontée d'une fine région dopée P en surface qui 3031237 8 est maintenue à un potentiel de référence, qui est le potentiel de référence du substrat (la masse). On a vu précédemment en référence à la demande de brevet FR précitée, que cette diode pouvait être la photodiode du pixel elle-même. Dans le cas contraire, la diode est propre à la structure de 5 multiplication dans laquelle elle sert de région de transit, et cette structure est généralement protégée par masque optique de la lumière. Selon l'invention, on configure la grille Gm et la région sous la grille, en deux parties a et b, telles que, lorsque (pendant une phase de multiplication) on applique un potentiel haut Vh sur cette grille, on crée un 10 puits de potentiel relativement au potentiel interne fixe Vbi de la région de diode adjacente, Dl. Et ce puits est en deux parties : une partie a qui est plus profonde qu'une partie b et qui est adjacente à la région de diode Dl. Ainsi, le puits est plus profond dans la partie a. Cette partie a étant adjacente à la région de diode, un champ électrique s'exerce qui attire en les 15 accélérant des électrons, depuis la région de diode Dl vers la partie a de puits. Ce champ est suffisamment grand pour permettre une ionisation par impact, libérant des électrons du semi-conducteur, les électrons ainsi arrachés venant augmenter la quantité d'électrons libres. Dire que le champ électrique est suffisamment grand veut dire que ce champ est supérieur à zo une valeur critique qui est de l'ordre de 100 KV/cm. La partie a du puits délimite un volume de charges correspondant : ce volume est délimité par la surface (en cm2) de la partie a et la différence de potentiel AV1 entre les parties a et b, c'est-à-dire la profondeur (en volts) de la partie a relativement à la partie b.
25 Plus précisément : la région de diode Dl est au potentiel Vbi ; la partie a est, en l'absence de charges, à un potentiel interne Va ; la partie b est elle à un potentiel interne Vb. Les potentiels vérifient Vbi<Vb<Va ; et Va, Vb ne dépendent que de la tension appliquée sur la grille et des caractéristiques de cette grille et de la région semi-conductrice sous la grille ; et Va et Vb sont 30 tels que lorsque le « pseudo » volume défini par la surface (en cm2) de la partie a et sa profondeur (en volts) relativement à la partie b est entièrement rempli de charges, la différence de potentiel entre la région Dl et le puits est réduite à AV2=Vbi-Vb. Cette différence ne permet plus une accélération des électrons suffisante à permettre une ionisation par impact : la multiplication 35 s'éteint. Cela correspond au point B de la courbe 3 de la figure 1.
303 1 2 3 7 9 Avant d'arriver à ce point, la différence de potentiel « réelle » entre la région de diode Dl et la partie a du puits diminue au fur et à mesure des alternances de potentiels appliquées à la grille. On peut dire que le niveau de charges en volume dans la partie a de puits monte progressivement, avec un 5 effet d'amorti, en remplissant cette partie a puis en débordant dans la partie b ; et à un moment correspondant au point B de saturation de la courbe 3 de la figure 1, il y a extinction intrinsèque du phénomène d'ionisation par impact : le mouvement de va et vient induit aux électrons par les alternances suivantes ne permet plus de les multiplier.
10 Par l'invention, on peut ainsi amortir jusqu'à éteindre le gain de la structure de multiplication, de manière intrinsèque, en configurant le « volume » de charges que peut contenir la partie a du puits sous la grille. Configurer veut dire choisir des surfaces et profondeurs adaptées des parties a et b du puits créé sous la grille.
15 La configuration astucieuse de grille isolée de multiplication selon l'invention permet ainsi, en faible ambiance de lumière, d'augmenter le niveau de signal et donc de détecter du signal très tôt, au point A (figure 1) ; en forte ambiance de lumière, d'amortir et d'éteindre la multiplication pour ne pas saturer le niveau de signal avant le point B.
20 Cette configuration de grille isolée de multiplication selon l'invention s'applique aux structures de pixel actif à étage de multiplication, aussi bien celles dans laquelle l'étage de multiplication est réalisé au sein du pixel et avec l'élément photosensible du pixel, que celles dans laquelle l'étage de multiplication est réalisé au sein du pixel mais au dehors de 25 l'élément photosensible. C'est ce que nous allons maintenant décrire, en prenant d'abord le cas d'un pixel actif à étage de multiplication réalisé au dehors de l'élément photosensible, tel qu'enseigné dans les demandes EP EP2503596 et EP2503776 précitées. Les figures 3 et 4 représentent les éléments principaux d'un tel 30 pixel actif, en vue de dessus et en coupe transversale. Le pixel est formé dans un substrat 10 qui comprend de préférence une couche active semiconductrice 12 de type P, peu dopée (le symbole P- est utilisé pour désigner ce faible dopage), formée à la surface d'une couche plus dopée (P+). Le pixel est isolé des pixels voisins par une barrière isolante 13 qui 303 1 2 3 7 10 l'entoure complètement. Cette barrière peut être une tranchée isolante superficielle au-dessus d'un caisson de type P. Le pixel comprend une région de photodiode auto-polarisée PHD dont le périmètre suit le contour d'une région semiconductrice de type N 5 implantée dans une partie de la profondeur de la couche active 12. Cette région implantée est surmontée par une région superficielle 16 de type P+, qui est maintenue à un potentiel de référence. Dans le cas le plus simple, ce potentiel de référence est le potentiel de masse du substrat de type P+ situé sous la couche active ; la région superficielle 16 est maintenue à ce potentiel 10 de masse au moyen d'une diffusion profonde 15 de type P+ qui touche cette région 16 : soit cette diffusion 15 rejoint le substrat 10, soit on prévoit un contact électrique à la masse sur cette diffusion 15. Un noeud de stockage de charges est prévu en dehors de la région de photodiode PHD ; c'est une diffusion 18 de type N dans la couche 15 active 12, séparée de la région de photodiode par une succession de deux grilles de transfert TR1 et TR2 et un étage de multiplication EM entre ces deux grilles de transfert. C'est ce noeud de stockage qui permet ensuite la lecture du pixel, par conversion charges/tension : un contact est formé sur la diffusion 18, pour la relier à la grille d'un transistor suiveur non représenté, 20 qui transforme en niveau de tension électrique la quantité de charges contenue dans le noeud de stockage. Une autre grille RS, appelée grille de réinitialisation, permet de vider les charges du noeud de stockage vers un drain d'évacuation 20 qui est une région de type N+ reliée à un potentiel de réinitialisation positif Vref.
25 La première grille de transfert TR1 permet d'autoriser le transfert d'électrons de la photodiode vers l'étage de multiplication à la fin d'une durée d'intégration. La deuxième grille de transfert TR2 permet d'autoriser le transfert d'électrons de l'étage de multiplication vers le noeud de stockage 18 à la fin d'une phase de multiplication.
30 L'étage de multiplication EM comprend deux grilles de multiplication G1 et G2 séparées par une diode auto-polarisée Dl : elle est construite comme la photodiode (mais pas obligatoirement avec les mêmes dopages) : on a ainsi une région diffusée 34 de type N dans la couche active 12, qui est recouverte par une région superficielle 36 de type P+. Cette 35 région est maintenue par exemple par une diffusion profonde (non 3031237 11 représentée) analogue à la région 15, au potentiel de référence de la couche active 12, qui est ici le potentiel de masse du substrat 10. En pratique, les grilles de transfert, l'étage de multiplication et le noeud de stockage sont protégés de la lumière par une couche de protection 5 agissant comme un masque optique (non représentée) : seule la photodiode reçoit la lumière. Dans les diverses figures, les éléments constitutifs du pixel ne sont pas représentés à l'échelle : en réalité la plus grande partie de la surface du pixel est dévolue à la photodiode. On note aussi que la diode de l'étage de multiplication est une 10 zone de transit pour les électrons. Ce n'est pas une zone de stockage (contrairement aux régions sous les grilles de multiplication). Elle peut donc être étroite. Le fonctionnement de cette structure de pixel à étage de 15 multiplication va être brièvement expliqué. A la fin d'une période d'intégration, les électrons photogénérés dans la photodiode sont transférés sous la grille G1 de multiplication, par application de signaux de commande appropriés, sur la grille de transfert TR1 et sur la grille de multiplication G1.
20 La phase de multiplication peut commencer. Pendant cette phase, les grilles de transfert sont maintenues à des potentiels suffisamment faibles pour créer des barrières infranchissables pour les charges contenues dans la zone de semi-conducteur correspondant à l'étage de multiplication. Pendant la phase de multiplication, une alternance de potentiels 25 haut et bas est appliquée en opposition de phase aux grilles G1 et G2, alors que la région de diode Dl est au potentiel constant Vbi. A chaque alternance, une région sous une grille forme ainsi un puits de recueil de charges (électrons), avec un potentiel plus haut que le potentiel Vbi de diode Dl, tandis que la région sous l'autre grille forme une barrière au passage des 30 charges (électrons), avec un potentiel plus bas que le potentiel Vbi. Et les rôles (donc les potentiels) sont inversés à chaque alternance. Les électrons sont ainsi alternativement accélérés de la grille G1 vers la grille G2 et réciproquement. Les tensions appliquées aux grilles G1 et G2 sont suffisantes pour permettre une ionisation par impact : les électrons 3031237 12 accélérés arrachent d'autres électrons, multipliant le nombre d'électrons par un coefficient un peu supérieur à 1 qui dépend des tensions appliquées. Pendant chaque opération de multiplication, la région de diode Dl est traversée par les paquets d'électrons qui transitent alternativement d'une 5 grille de multiplication vers l'autre. Le nombre d'alternances peut être de plusieurs centaines ou milliers. Le coefficient global d'amplification dépend des tensions appliquées et du nombre d'alternances, et peut aller de 5 à 10 par exemple pour un cycle de 1000 alternances. A la fin de la phase de multiplication, les électrons sont stockés 10 sous la grille G2 ; de là ils sont transférés vers le noeud de stockage 18 à travers la grille de transfert TR2. La phase de lecture du pixel peut commencer. En application du principe de l'invention exposé en référence à la 15 figure 2, on va modifier la configuration des grilles G1 et G2 y compris la région de semi-conducteur sous ces grilles, de manière que le puits de recueil de charges créé sous une grille comporte une première partie a plus profonde qu'une deuxième partie b. Cette configuration peut être obtenue de différentes manières.
20 Un premier exemple de création d'un puits à deux niveaux selon l'invention est illustré sur les figures 5 à 8. La partie a plus profonde de puits est obtenue en implantant sous chaque grille de multiplication, une région dopée N. La taille de la surface implantée sous la grille (taille du masque) et la concentration de dopants déterminent « le volume » de la partie a du 25 puits lorsqu'un potentiel haut Vh est appliqué sur une grille de multiplication. Les caractéristiques de chaque grille de multiplication avec une implantation N partielle sous la grille combinées aux paramètres caractéristiques de la diode Dl (concentrations de dopants), permettent de fixer les différences de potentiel Av1 et Av2 de la figure 3 et le seuil 30 « d'extinction » du phénomène d'ionisation par impact. La figure 5 montre un étage de multiplication EM correspondant en vue de dessus, et la figure 6, une vue en coupe transversale le long de la ligne brisée Al -B1. Prenons la grille G2 : la surface délimitée en pointillé sur cette grille correspond à la région r2a implantée N, sous cette grille. Elle 35 forme une bande sous toute la longueur de grille (suivant l'axe x sur les 3031237 13 figures) pour être adjacente sur un bord à la région de diode Dl, permettant l'effet de multiplication contrôlé selon l'invention ; et adjacente sur le bord opposé à la région semi-conductrice sous la grille de transfert TR2 : c'est ce qui permet ensuite le transfert de toutes les charges qui se trouvent sous 5 cette grille de multiplication, vers le noeud de stockage 18 du pixel (la grille de transfert étant portée à un potentiel adapté pour permettre ce transfert). La région r2b restante sous la grille n'est pas implantée : si on reprend la figure 3, c'est une région dopée P- (couche active 12). Ces parties r2a et r2b permettent de réaliser respectivement les parties a et b du puits de 10 recueil de charges sous la grille G2, lorsqu'un potentiel haut Vh est appliqué sur cette grille, selon le principe de l'invention (figure 2). La grille G1 peut être configurée de la même façon, comme illustré : la partie r1a correspond ainsi à une région semi-conductrice implantée N sous la grille G1 en forme de bande sur toute la longueur de 15 grille ; et la partie r1b restante n'est pas implantée (région P- de couche active 12). Cet exemple permet une configuration symétrique des deux grilles de multiplication, en bandes. Dans l'exemple, la partie r1a forme une bande centrale, encadrée de part et d'autre par deux bandes latérales (suivant la direction y) formant la r1b. La partie r1b pourrait ne comprendre qu'une seule zo bande. En variante, la grille G1 (mais pas la grille G2) peut avoir une autre configuration, en U, telle que, la partie r1 a est adjacente sur un bord à la région de diode Dl (pour l'effet de multiplication) ; et que sur les autres bords, la partie r1 a est entourée par la partie r1 b. C'est à dire que cette partie 25 r1 b forme un "U" en vue de dessus autour de la partie r1 a. La figure 7 montre les alternances de tension sur les signaux de commande c1)1 (pour la grille G1) et c1)2 (pour la grille G2) et la figure 8 montre les niveaux de potentiel induits de cette façon dans le volume de semi-conducteur de l'étage de multiplication EM, lors d'une alternance lors 30 de laquelle la grille G1 reçoit un potentiel bas VI et la grille G2 un potentiel haut Vh (Figure 7, c1)1 et c1)2 à l'instant t1). Cette figure 8 montre que lorsque l'on applique le potentiel bas VI sur la grille G1, on forme une barrière de potentiel sous la grille G1 qui est également en deux parties a' et b' : la première partie a' est à un niveau va' 35 plus profond (plus haut en potentiel) que le niveau de la partie b' et on a Vb' < 303 1 2 3 7 14 Va,<Vbi. La configuration du volume sous la grille en deux parties est inhérente à la configuration de grille avec une implantation de dopants différenciée N et P sous la grille, qui induit un potentiel d'extraction métal/semiconducteur différent dans les deux parties.
5 On a vu que dans la phase de multiplication, on vient appliquer sur les grilles G1 et G2 une suite d'alternances de potentiels haut Vh et bas VI, pour créer le mouvement de va et vient des électrons, d'une région sous une grille à l'autre, via la région de diode. La forme des signaux c1)1 et c1)2 10 appliqués respectivement sur les grilles G1 et G2 est illustrée sur la figure 7. Les signaux c1)1et c1)2 sont des signaux en opposition de phase. Mais on prend le soin d'éviter que les deux grilles puissent être simultanément au niveau bas VI, pour ne pas perdre de charges. Ceci est évité en prévoyant une durée d'application du potentiel au niveau haut Vh sur une grille qui est 15 plus longue et « englobe » la durée d'application du potentiel au niveau bas VI sur l'autre grille. Sur le plan pratique, ces configurations des grilles G1 et G2 sont réalisées par implantation ionique dans la couche active 12, des impuretés correspondantes au moyen d'un masque délimitant les parties r1 a et r2a. Les 20 dépôts de l'isolant de grille et du polysilicium de grille sont réalisés ensuite. Pour l'implantation ionique des régions r1 a et r2a, on pourra utiliser une dose de dopants de type N 1016 atomes/cm3, pour une couche 12 (figure 3 et 10) de silicium actif de type P- dopé à 5.1016 atomes/cm3.
25 Les vues de dessus et en coupe transversale des figures 9 et 10 présentent un autre exemple de création d'un puits de potentiel à deux niveaux selon l'invention. Dans cet exemple, ce n'est pas la région de semiconducteur sous la grille qui est implantée de manière différenciée, pour créer le puits de potentiel en deux parties a et b, mais le polysilicium de grille.
30 Ainsi, comme illustré sur ces figures, une partie g1N de grille G1 est implantée de type N, et la partie restante g1p est implantée de type P. De même pour les parties g2N, g2p de la grille G2. Dans l'exemple on a choisi de représenter le cas où les deux grilles G1 ne sont pas configurées de manière identique : en vue de dessus, la région sous la grille G2 a une configuration 35 en bandes, et la région sous la grille G1 a une configuration en "U".
3031237 15 Ce mode de création du puits de potentiel à deux niveaux est intéressant en ce que le procédé d'implantation des grilles est alors complètement auto-aligné sur la grille. Il n'y pas diffusion de dopants dans la région de diode Dl. Les caractéristiques de la structure de multiplication sont 5 mieux maitrisées. En contrepartie, la différence de potentiel qui est obtenue dans le semi-conducteur entre la partie sous la région de grille implantée N et la région de grille implantée P, c'est-à-dire le AV1 de la figure 3, sera généralement plus faible, de l'ordre de 1 volt, ce qui a un impact sur la 10 courbe d'amorti du gain : on arrive plus vite à saturation. Les deux mises en oeuvre de l'invention qui viennent d'être exposées ont en commun que la différence de potentiel AV1 entre les deux parties a et b de la région sous une grille est obtenue à partir d'une même 15 tension de grille. Cette différence de potentiel AV1 s'établit à une valeur qui est fonction des caractéristiques de cette grille (technologie, concentration des différents dopants, épaisseur et nature de l'isolant). Le terme grille est à comprendre au sens large, c'est-à-dire incluant la grille (c'est-à-dire le polysilicium de grille) et la région de semi-conducteur sous la grille.
20 Les figures 11 à 13, illustrent un autre exemple de mise en oeuvre de l'invention. Dans cette mise en oeuvre, on ne réalise pas un dopage différentiel, ni de la grille elle-même ni du semi-conducteur sous la grille. Mais on divise la grille elle-même, en deux parties de grille, autrement dit en 25 deux sous-grilles : g1 a et g1 b, pour G1, g2a et g2b pour G2 ; et on commande les deux sous-grilles d'une grille, avec des signaux de commande synchrones, mais décalés en potentiel, de manière à obtenir dans la phase de multiplication, un puits sous chaque grille qui est en deux parties a et b (ou a' et b') (figure 8) distantes entre elles d'une différence de potentiel qui 30 est maintenant fixée non pas par la technologie (différentiel de dopage) mais par la différence de tension appliquée simultanément sur les deux sous-grilles. La figure 11 montre deux exemples de découpage des grilles G1 et G2. L'exemple 11A correspond à une configuration en "U" : les premières 35 parties g1a et g1b sont chacune adjacentes sur un bord à la diode ; et 3031237 16 chacune est entourée sur les autres bords par la deuxième partie, respectivement g1 b et g2b, qui a une forme en U. L'exemple 11 B correspond à une configuration en deux bandes juxtaposées, chacune adjacente sur un bord à la diode Dl et adjacente sur le bord opposé, à la grille de transfert 5 (TR1 pour G1, TR2 pour G2). A chaque grille G1, G2, correspond deux signaux de commande synchrones : c1)1a et c1)1b, appliqués respectivement sur les deux sous grilles g1 a et g1b ; c1)2a et I2b appliqués respectivement sur les deux sous grilles g2a et g2b.
10 Prenons par exemple les signaux .1)1 a et d) 1 b (figure 13) : ils sont synchrones. Lors des alternances de la phase de multiplication, le signal .1)1 a impose alternativement un potentiel haut Vha plus haut que le potentiel haut Vhb imposé par le signal 11)1 b ; et un potentiel bas Vla qui peut être identique 15 ou différent du potentiel bas Vlb imposé par le signal .1)1 b. Dans ce dernier cas, la « réalisation » pratique des signaux synchrones .1)1 a et d) 1 b est plus simple, car ils sont juste décalés en amplitude d'une alternance à l'autre. Par exemple 4.1 a est un signal impulsionnel évoluant entre 2 et 6 volts et .1)1 b est un signal impulsionnel évoluant entre 0 et 4 volts. Dans le cas où l'on 20 applique le même niveau bas sur les deux parties de grille, la barrière sous la grille sera à un niveau uniforme sous toute la surface de grille, au lieu d'être également en deux parties a' et b', à deux niveaux de potentiel séparés, comme représenté sur la figure 8. Ce qui vient d'être dit pour les signaux .1)1 a et d) 1 b vaut pour les 25 t2a et c1)2b. Dans cette mise en oeuvre, et dans le cas d'une configuration de grille G2 en "U", la sous-grille g2a n'est pas adjacente à la grille de transfert TR2. Le transfert des charges sous la grille G2, vers le noeud de stockage du pixel, est obtenu (en phase de transfert) par une application simultanée sur 30 les deux sous-grilles g2a et g2b de potentiels identiques ou différents, choisis en fonction du potentiel qui est établi dans la région semi-conductrice sous la grille de transfert pendant cette phase de transfert. En pratique, cette réalisation qui prévoit de diviser chaque grille de multiplication en deux sous-grilles, nécessite de doubler les lignes de 35 commande de grille de multiplication : elle est plus particulièrement destinée 3031237 17 à des capteurs à larges pixels, qui offrent la place nécessaire pour les lignes d'amenée des signaux supplémentaires sur chaque pixel. L'invention s'applique également comme déjà indiqué à un étage 5 de multiplication qui serait intégré à la photodiode du pixel elle-même. Dans ce cas, la diode auto-polarisée de l'étage de multiplication est la photodiode elle-même, qui constitue alors aussi une zone de stockage pour les électrons multipliés. L'étage de multiplication peut comprendre une seule grille de multiplication et cette grille de multiplication peut être incluse entièrement 10 dans la région de photodiode, ou avoir un bord adjacent à une grille isolée de transfert des charges vers un noeud de stockage du pixel. Dans le cas où la région sous la grille de multiplication est incluse entièrement dans la région de photodiode, on peut envisager des configuration de grille en "U" ou en bandes selon l'invention, pour obtenir la 15 région de puits plus profonde (a) et moins profonde (b), comme illustré par les exemples 14A et 14B de la figure 14 : la région "a" doit être adjacente sur au moins un bord avec la région de photodiode (Dl=photodiode). La région b peut l'être aussi mais ce n'est pas obligatoire. Dans l'exemple 14A, la partie de grille qui permet d'établir la 20 région a plus profonde de puits a un bord adjacent avec la photodiode et est entourée sur les autres bords par l'autre partie de grille qui permet d'établir la partie b moins profonde. Dans l'exemple 14B, on a une configuration en bandes juxtaposées, s'étendant sous toute la longueur de grille, dans l'exemple 3 25 bandes : la bande centrale correspond de préférence à la partie qui permet d'établir la région a plus profonde de puits et les deux bandes de chaque côté établissent la région b de puits moins profonde. L'exemple 14C montre le cas où la grille de multiplication Gm est adjacente à une grille de transfert TRm vers le noeud de stockage du pixel.
30 On utilise une configuration en bandes par laquelle la partie de grille sous laquelle on trouve la région a de puits plus profonde selon l'invention est également adjacente à cette grille de transfert. Ces différents exemples de configuration de grille sont de préférence obtenus par dopage différentiel de la grille elle-même ou dans la 35 région sous la grille. La division de la grille en deux sous grilles est moins 3031237 18 pertinente à cause du problème d'amenée de deux tensions de polarisation dans la zone de photosensibilité du pixel D'autres variantes et modifications sont possibles. En particulier 5 comme rappelé en introduction, on peut réaliser des dispositifs similaires dans lesquels les charges seront non pas des électrons, mais des trous. Egalement, l'invention s'applique aussi bien à des capteurs éclairés par l'avant qu'à des capteurs éclairés par l'arrière (substrat aminci). 10
Claims (9)
- REVENDICATIONS1. Capteur d'image à pixels actifs en technologie CMOS formé dans un substrat d'un premier type de conductivité (P), dans lequel chaque pixel comprend un élément photosensible (PHD) produisant des charges sous l'effet de la lumière et une structure de multiplication de charges (EM), et dans lequel la structure de multiplication comprend au moins une grille isolée de multiplication (Gm) adjacente à une diode auto-polarisée (Dl) à un potentiel interne fixe (VO, la grille isolée étant adaptée à recevoir une série d'alternances de potentiels, créant alternativement sous la grille isolée, un puits de recueil des charges et une barrière, relativement au niveau de potentiel interne de la diode, caractérisé en ce que la grille isolée et la région semi-conductrice sous la grille isolée sont configurées de manière que le puits de recueil de charges créé sous la grille comporte deux parties, une première partie (a), adjacente à la diode auto-polarisée, à un niveau de potentiel plus éloigné du niveau de potentiel interne de la diode que celui d'une deuxième partie (b), cette deuxième partie étant ou non adjacente à la diode auto-polarisée.
- 2. Capteur d'image selon la revendication 1, dans lequel la grille isolée de multiplication (G2, Gm) est adjacente à une grille isolée de transfert de charges (TR2, TRm) vers un noeud de stockage du pixel, pour la lecture, caractérisé en ce que ladite première partie (a) est adjacente sur un bord à la diode auto-polarisée (Dl) et adjacente sur un bord opposé à la région sous la grille de transfert vers le noeud de stockage.
- 3. Capteur d'image selon la revendication 1 ou 2, caractérisé en ce que la région semi-conductrice sous la grille isolée de multiplication (G1, G2, Gm) comporte deux parties, une première partie (r1 a), qui est dopée du second type conductivité (N) pour établir la première partie (a) du puits, et une deuxième partie (r1b) qui est dopée du premier type de conductivité (P) pour établir la deuxième partie (b) du puits.
- 4. Capteur d'image selon la revendication 1 ou 2, caractérisé en ce que la grille isolée de multiplication (G1, G2, Gm) est réalisée en silicium 3031237 20 polycristallin dopé du deuxième type de conductivité (N) dans une première partie (g1 N) de grille pour établir la première partie (a) du puits, et dopé du premier type de conductivité (P) dans une deuxième partie (g1p) de grille, pour établir la deuxième partie (b) du puits. 5
- 5. Capteur d'image selon la revendication 2, caractérisé en ce que la grille isolée de multiplication est divisée en deux sous-grilles (gi a, gl une première sous-grille (g1a) pour établir la première partie (a) du puits et une deuxième sous-grille (g1b) pour établir la deuxième partie (b) du puits, et en ce que pendant les alternances prévues pour créer un puits de recueil de charges sous la grille pendant une phase de multiplication, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels hauts différents (Vha, Vhb), de manière à fixer la région semi-conductrice sous la première sous-grille à un niveau de potentiel qui est plus éloigné du niveau 15 de potentiel interne (VO de diode que le niveau de potentiel de la région semi-conductrice sous la deuxième sous-grille.
- 6. Capteur d'image selon la revendication 1, dans lequel la grille isolée de multiplication (G2, Gm) est adjacente à une grille isolée de transfert 20 de charges (TR2, TRm) vers un noeud de stockage du pixel, pour la lecture, caractérisé en ce que la grille isolée de multiplication est divisée en deux sous-grilles (g2a, g2b), une première sous-grille (g2a) adjacente sur un bord à la diode auto-polarisée, pour établir la première partie (a) du puits et une deuxième sous-grille (g2b) qui entoure la première sous-grille (g2a) sauf sur 25 le bord adjacent à la diode auto-polarisée, pour établir la deuxième partie (b) du puits, et en ce que pendant les alternances prévues dans une phase de multiplication pour créer un puits de recueil de charges sous la grille, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels hauts différents (Vha, Vhb), de manière à fixer la région semi-conductrice 30 sous la première sous-grille à un niveau de potentiel qui est plus éloigné du niveau de potentiel interne (VO de diode que le niveau de potentiel de la région semi-conductrice sous la deuxième sous-grille et dans une phase de transfert vers le noeud de stockage, les deux sous-grilles sont adaptées pour recevoir simultanément des potentiels identiques ou différents fixés en fonction d'un potentiel établi dans la région sous la grille de transfert. 3031237 21
- 7. Capteur d'image selon l'une quelconque des revendications 1 à 6, comprenant une structure de multiplication dans laquelle la diode auto-polarisée (Dl) est constituée par l'élément photosensible (PHD) du pixel. 5
- 8. Capteur d'image selon l'une quelconque des revendications 1 à 5, dans lequel la structure de multiplication comprend deux grilles isolées de multiplication (G1) de part et d'autre de la diode auto-polarisée (Dl), avec une première grille isolée de multiplication (G1) séparée de l'élément 10 photosensible (PHD) du pixel par une grille isolée de transfert (TR1), et une deuxième grille isolée de multiplication (G2) qui est adjacente à la grille isolée de transfert de charges (TR2) vers le noeud de stockage du pixel, caractérisé en ce que la deuxième grille (G2) est configurée telle que la première partie (a) de région sous grille est adjacente sur un bord à la diode 15 auto-polarisée, et est adjacente sur un bord opposé à la grille de transfert (TR2) qui sépare la deuxième grille (G2) du noeud de stockage (18), et la première grille (G1) est configurée telle que la première partie (a) de région sous grille est adjacente sur un bord à la diode auto-polarisée, et est adjacente ou non sur un bord opposé, à la grille de transfert (TR1) qui sépare 20 la première grille de l'élément photosensible.
- 9. Capteur d'image selon la revendication 6, dans lequel la structure de multiplication comprend deux grilles isolées de multiplication (G1) de part et d'autre de la diode auto-polarisée (Dl), avec une première 25 grille isolée de multiplication (G1) séparée de l'élément photosensible (PHD) du pixel par une grille isolée de transfert (TR1), et une deuxième grille isolée de multiplication (G2) qui est adjacente à la grille isolée de transfert de charges (TR2) vers le noeud de stockage du pixel, caractérisé en ce que la première et la deuxième grille (G2) sont configurées de manière identique, 30 telle que la première partie (a) de région sous grille est adjacente sur un bord à la diode auto-polarisée (Dl), et la deuxième partie (b) entoure la première partie (a), sauf sur le bord adjacent à la diode auto-polarisée (Dl).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1463367A FR3031237B1 (fr) | 2014-12-29 | 2014-12-29 | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons |
| EP15820069.1A EP3241235A1 (fr) | 2014-12-29 | 2015-12-15 | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons |
| PCT/EP2015/079833 WO2016107735A1 (fr) | 2014-12-29 | 2015-12-15 | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons |
| US15/540,054 US20170358616A1 (en) | 2014-12-29 | 2015-12-15 | Active pixel image sensor based on cmos technology with electron multiplication |
| TW104142956A TW201635511A (zh) | 2014-12-29 | 2015-12-21 | 使用ｃｍｏｓ技術之具有電子倍增的主動像素圖像感測器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1463367A FR3031237B1 (fr) | 2014-12-29 | 2014-12-29 | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3031237A1 true FR3031237A1 (fr) | 2016-07-01 |
| FR3031237B1 FR3031237B1 (fr) | 2016-12-23 |
Family
ID=53200041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1463367A Expired - Fee Related FR3031237B1 (fr) | 2014-12-29 | 2014-12-29 | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20170358616A1 (fr) |
| EP (1) | EP3241235A1 (fr) |
| FR (1) | FR3031237B1 (fr) |
| TW (1) | TW201635511A (fr) |
| WO (1) | WO2016107735A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048212A1 (en) * | 2006-07-31 | 2008-02-28 | Sanyo Electric Co., Ltd. | Imaging device |
| EP2107610A2 (fr) * | 2008-04-03 | 2009-10-07 | Sony Corporation | Dispositif d'imagerie à l'état solide, procédé de contrôle du dispositif d'imagerie à l'état solide et équipement électronique |
| EP2503596A1 (fr) * | 2011-03-23 | 2012-09-26 | E2V Semiconductors | Capteur d'image à multiplication d'electrons |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212623B2 (ja) * | 2006-01-31 | 2009-01-21 | 三洋電機株式会社 | 撮像装置 |
| JP5573978B2 (ja) * | 2012-02-09 | 2014-08-20 | 株式会社デンソー | 固体撮像素子およびその駆動方法 |
-
2014
- 2014-12-29 FR FR1463367A patent/FR3031237B1/fr not_active Expired - Fee Related
-
2015
- 2015-12-15 WO PCT/EP2015/079833 patent/WO2016107735A1/fr active Application Filing
- 2015-12-15 EP EP15820069.1A patent/EP3241235A1/fr not_active Withdrawn
- 2015-12-15 US US15/540,054 patent/US20170358616A1/en not_active Abandoned
- 2015-12-21 TW TW104142956A patent/TW201635511A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048212A1 (en) * | 2006-07-31 | 2008-02-28 | Sanyo Electric Co., Ltd. | Imaging device |
| EP2107610A2 (fr) * | 2008-04-03 | 2009-10-07 | Sony Corporation | Dispositif d'imagerie à l'état solide, procédé de contrôle du dispositif d'imagerie à l'état solide et équipement électronique |
| EP2503596A1 (fr) * | 2011-03-23 | 2012-09-26 | E2V Semiconductors | Capteur d'image à multiplication d'electrons |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170358616A1 (en) | 2017-12-14 |
| WO2016107735A1 (fr) | 2016-07-07 |
| TW201635511A (zh) | 2016-10-01 |
| FR3031237B1 (fr) | 2016-12-23 |
| EP3241235A1 (fr) | 2017-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3188238B1 (fr) | Pixel de détection de temps de vol | |
| EP2962330B1 (fr) | Capteur d'image avec grille d'anti-eblouissement | |
| EP3332548B1 (fr) | Procédé de commande d'un capteur d'image à pixels actifs | |
| BE1025050A1 (fr) | Démodulateur doté d’une photodiode pincée génératrice de porteurs et procédé de fonctionnement associé | |
| FR2930676A1 (fr) | Capteur d'image de tres faibles dimensions | |
| FR2961347A1 (fr) | Capteur d'image a multiplication d'electrons | |
| FR2973160A1 (fr) | Capteur d'image a multiplication d'electrons | |
| FR3065320A1 (fr) | Pixel de detection de temps de vol | |
| EP3016141A1 (fr) | Capteur d'image à électrodes verticales | |
| FR3052297A1 (fr) | Capteur d'image de type a obturation globale | |
| FR2963187A1 (fr) | Dispositif d'imagerie a performances ameliorees et procede de commande. | |
| EP2510545A1 (fr) | Capteur d'image multilineaire a integration de charges | |
| EP3155661B1 (fr) | Procédé d'acquisition d'images au moyen d'un capteur d'images cmos | |
| FR2971084A1 (fr) | Capteur d'image multilineaire a integration de charges | |
| FR3008826A1 (fr) | Cellule de capteur d'image a gain de conversion double | |
| FR3065836A1 (fr) | Zone de stockage pour un pixel d'une matrice d'image | |
| EP3406074B1 (fr) | Procédé de commande d'un capteur d'image à pixels actifs | |
| EP3155662A1 (fr) | Structure de circuit de lecture a injection de charge | |
| WO2010130950A1 (fr) | Capteur d'image integre a tres grande sensibilite | |
| FR3031237A1 (fr) | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons | |
| EP0604281B1 (fr) | Registre à décalage à transfert de charges avec dispositif de lecture amélioré | |
| FR2980641A1 (fr) | Capteur d'image a multiplication d'electrons par grilles verticales | |
| FR2961631A1 (fr) | Capteur d'image a pixel a six transistors | |
| WO2017174456A1 (fr) | Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons | |
| FR3011980A1 (fr) | Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20160701 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| CD | Change of name or company name |
Owner name: TELEDYNE E2V SEMICONDUCTORS SAS, FR Effective date: 20180907 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| ST | Notification of lapse |
Effective date: 20220808 |