EP3058718A1 - Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels - Google Patents

Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels

Info

Publication number
EP3058718A1
EP3058718A1 EP14781892.6A EP14781892A EP3058718A1 EP 3058718 A1 EP3058718 A1 EP 3058718A1 EP 14781892 A EP14781892 A EP 14781892A EP 3058718 A1 EP3058718 A1 EP 3058718A1
Authority
EP
European Patent Office
Prior art keywords
multiplication
charges
pixels
grid
grids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP14781892.6A
Other languages
German (de)
English (en)
Inventor
Pierre Fereyre
Frédéric Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of EP3058718A1 publication Critical patent/EP3058718A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the invention relates to image sensors for acquiring electronic images with a very low level of light, in particular for a night vision in which the energy level captured by the pixels is of the same order as the noise, in particular the noise called shot ("noise shot” in English).
  • the number of photons captured by a pixel must be at least 40 photons. If we want to capture an image at a frame rate of 60 frames per second, with F / 1 aperture optics and a signal-to-noise ratio of 10 dB, we need large area pixels, preferably around 100 square microns. ). But then, it is difficult not to saturate the sensor if the light increases significantly, for example in the presence of artificial light sources.
  • An object of the invention is also to allow that at low light level the sensor can operate with a principle of correlated double sampling reducing the kTC noise of the pixels and this even in a global exposure mode (as opposed to an electronic rolling shutter mode of exposure, in English "electronic rolling shutter” or ERS).
  • the invention proposes a matrix image sensor comprising at least two lines of pixels and comprising means for reading the pixels either individually or by grouping the charges coming from a group of four adjacent pixels belonging to two lines. adjacent and two adjacent columns, characterized in that it comprises, for the group of four pixels:
  • a photodiode and a primary transfer gate making it possible to transfer the charges generated by the light in the photodiode to the outside of the photodiode;
  • the first multiplication grid being adjacent to the transfer grids of the two pixels of a first column and the second grid being adjacent to the primary transfer grids of the two other pixels of the group belonging to the second one; column, and means for applying to the two multiplication grids an alternation of potentials in phase opposition;
  • first load reading means comprising a first charge storage region and a first secondary transfer gate interposed between the first electron multiplication gate and the first charge storage region;
  • second charge reading means comprising a second charge storage region and a second secondary transfer gate interposed between the second electron multiplication gate and the second charge storage region; and means for controlling the potentials applied to the transfer gates and the multiplication gates, to execute a simple reading mode and a group reading mode, in which,
  • the charges of the photodiodes of the two pixels of the first line are transferred to the first multiplication grid and to the second multiplication grid, these charges are transferred from the multiplication gates to the first and second regions respectively. storing charges and read by the first and second reading means the charges present in these two regions, then repeat these operations for the two pixels of the second line,
  • the charges of the two pixels of the first column in the first multiplication grid and the charges of the two pixels of the second column are transferred to the second multiplication grid and, subsequently, the charges present under the multiplication grids to one of the storage regions, and read the charges present in this region.
  • the means for applying to the two multiplication grids an alternation of potential in phase opposition can optionally be used in the grouped read mode. They are not used in the simple reading mode.
  • the two multiplication grids are preferably separated by an intermediate region maintained at a fixed potential during the multiplication of electrons.
  • this intermediate region is constructed as a fixed surface potential photodiode (pinned photodiode): the intermediate region comprises an N-type diffusion covered by a P-type surface semiconductor region maintained at a fixed potential.
  • the fixed potential is preferably that of a P-type active layer in which the photodiodes are formed.
  • FIG. 1 represents a conventional electrical pixel diagram for MOS technology
  • FIG. 2 represents a modified diagram incorporating an electron multiplication structure within the pixel
  • FIG. 3 represents a schematic top view of a structure of four adjacent pixels according to the invention, the pixels being able to be read in single reading mode or in group reading mode;
  • FIG. 5 represents another variant allowing a grouping of different groups of four pixels around a chosen pixel
  • FIG. 6 represents a side sectional view of the structure of FIG. 3 along the line A-A of FIG. 3.
  • FIG. 1 the electrical diagram of a conventional active pixel with five transistors of an image sensor in MOS technology and, with reference to FIG. 2, the diagram of FIG. a similar active pixel but further comprising means for multiplying electrons within the pixel.
  • the pixel of FIG. 1 comprises a photodiode PH, a capacitive charge storage node ND (represented by a single point in FIG. 1, and realized in practice by an N-type diffusion in a P-type layer), a transistor T1 charge transfer between the cathode of the photodiode and the storage node, a resetting transistor T2 of the potential of the storage node, a photodiode potential resetting transistor T3, a reading transistor T4 mounted as a voltage follower , a line selection transistor T5.
  • the transfer transistor T1 is controlled by a transfer signal TR.
  • the transistor T2 has its drain connected to a reference potential VREF and it is controlled by a reset control signal RST for resetting the potential of the storage node.
  • the transistor T3 is connected between the cathode of the photodiode and a reference potential which may be a supply potential Vdd. It is controlled by a reset signal GR for resetting the potential of the photodiode.
  • the follower transistor T4 has its drain connected to a fixed potential which may be the supply Vdd, its source connected to the line selection transistor T5, and its gate connected to the storage node ND.
  • the line selection transistor T5 has its gate connected to a line selection conductor which connects all the line selection transistors of the same line of pixels; this conductor is controlled by a line selection signal SEL specific to this line; the drain of the transistor T5 is connected to the source of the follower transistor and its source is connected to a column conductor COL common to all the pixels of the same column of pixels. This conductor transmits a voltage representing the amount of charge of the storage node of a pixel selected by the line conductor SEL.
  • the column conductor is connected to a not shown reading circuit specific to the column of pixels at the foot of this column.
  • the transfer transistor T1 mentioned in this diagram is in practice carried out by a simple isolated transfer gate separating the photodiode from the storage node, this gate being controlled by a transfer signal TR allowing the electrons to pass or, on the contrary, to forbid the passage.
  • a simple isolated transfer gate separating the photodiode from the storage node, this gate being controlled by a transfer signal TR allowing the electrons to pass or, on the contrary, to forbid the passage.
  • FIG. 2 represents a principle electrical diagram of the pixel in the case where the pixel comprises means for multiplying electrons inside the pixel.
  • the photodiode and the charge storage node ND there is not between the photodiode and the charge storage node ND not a single transfer transistor (or a single gate) T1 but two transfer transistors (or gates) T1 and ⁇ and a multiplication structure of MS electrons between these two transistors or grids.
  • the first transfer gate controlled by a control signal TR makes it possible to pass the photogenerated charges from the photodiode to the multiplication structure.
  • the second transfer gate controlled by a control signal TR ', makes it possible to pass the electronic charges from the multiplication structure to the storage node ND.
  • two adjacent pixels of one same column pour the charges collected by their respective photodiodes, through two respective primary transfer grids, to the same first multiplication grid; the charges collected by this multiplication grid can be multiplied by a multiplication structure which comprises at least this multiplication grid and a second multiplication grid; multiplication (or lack of multiplication) ends with intermediate storage under the second multiplication grid; the charges then contained under the second multiplication grid are read by a read structure (a secondary transfer gate for transferring the charges of the second multiplication gate to a charge storage node, a reset transistor of this node, a follower transistor for copying the potential of the storage node, and a pixel selection transistor for returning the potential of the follower transistor on a column conductor).
  • a read structure a secondary transfer gate for transferring the charges of the second multiplication gate to a charge storage node, a reset transistor of this node, a follower transistor for copying the potential of the storage node, and a pixel selection transistor for returning the potential of the follower transistor on a
  • This reading structure is common to the two pixels of the column and located between the two pixels. It is possible to choose to read the pixels in simple mode, thus successively, by controlling only a primary transfer gate, or on the contrary to read in grouped mode by simultaneously or successively controlling the transfer of the charges of the two photodiodes towards the first gate of multiplication. But to group the signals of four adjacent pixels in pairs in rows and columns, it is necessary to digitize the signals from the reading and then perform a numerical summation of the results for the pixels of two neighboring columns.
  • the multiplication of electrons ends with an intermediate storage under the first multiplication grid if we want to read the charges of the first pixel, but it ends with a storage of charges under the second multiplication grid if we want to read the charges of the second pixel. It can end with a storage of charges under one or the other of the multiplication grids if one wants to read in grouped mode.
  • each read structure comprises a secondary transfer gate, a charge storage node, a reset transistor, a voltage follower read transistor, and a line select transistor.
  • grouped read mode the charges from adjacent pixels of the same column are grouped before being read and digitized, but to group the charges of the four pixels the grouping must be completed by a numerical summation of the result with the result of reading the signals of the two pixels of the neighboring column.
  • the multiplication structure is common to four adjacent pixels and can receive charges of these four pixels.
  • FIG. 3 is a top view of a scheme of organization of a group of four adjacent pixels in line and in column, according to the invention making it possible to read the pixels in single reading mode of each pixel or in grouped reading mode.
  • four pixels for improved sensitivity, without the need for a numerical summation operation.
  • Photodiodes, transfer grids, charge storage nodes, etc. are represented by simple rectangles to simplify the figure, but geometric shapes may be more complex to best fill the available space without increasing the pitch of pixels or reduce the optical aperture of the pixels.
  • the electrical connections that appear in the diagram of Figure 2 are not shown.
  • a multiplication structure common to the four adjacent pixels is placed in a free space between the four pixels. This structure makes it possible to perform a multiplication of electrons in the case where makes a grouped reading of the electrons accumulated by the four pixels.
  • Each of the four pixels comprises a respective photodiode, PH1 1, PH12 for the two pixels of a first line, PH21, PH22 for the pixels of the second line.
  • the pixels PH1 1 and PH21 belong to a first column; pixels PH12, PH22 belong to the second column.
  • a primary transfer gate G1 1 (acting as transistor T1 of FIG. 2) is adjacent on one side to the photodiode PH1 1 and on the other side to a first multiplication gate GM1 of the multiplication structure associated with the group. four pixels.
  • the primary transfer gate G1 1 makes it possible to transfer the charges of the first photodiode PH1 1 into the multiplication structure; these charges arrive by the first multiplication grid GM1.
  • a second primary transfer gate G21 is adjacent on one side to the photodiode PH21 and on the other to the same first multiplication gate GM1. It allows the transfer of charges from photodiode PH21 to the first multiplication grid.
  • two other primary transfer gates G12 and G22 are adjacent on one side to these two photodiodes, respectively PH21 and PH22, and on the other side to a second multiplication grid GM2 of the multiplication structure. They allow the charge transfer of these two other photodiodes to the second multiplication grid.
  • the multiplication structure may comprise, in its preferred version, the two grids GM1 and GM2 and potential switching means for alternately passing one of the grids to a high potential while the other gate is at a low potential and reciprocally.
  • the multiplication coefficient of electrons generated by this structure depends on the applied potentials and the number of alternations applied.
  • the multiplication grids are separated by an intermediate semiconducting zone ZS maintained at a constant intermediate potential between the high and low potentials applied to the grids.
  • this intermediate zone is crossed by the packets of electrons that pass alternately from the first multiplication grid to the second and vice versa.
  • the first reading structure comprises a charge storage node ND1, a secondary transfer gate G'1 adjacent to both the first multiplication grid and the storage node ND1.
  • This secondary transfer gate makes it possible to transfer to the storage node the quantity of electrons present under the first multiplication grid and having undergone or having not undergone a multiplication step.
  • the first reading structure also comprises the following elements: a resetting transistor of the potential of the storage node ND1, not shown and constituted as the transistor T2 of a conventional active pixel; a read transistor constituted and connected as a voltage follower, such as the read transistor T4 of a conventional active pixel; a line selection transistor constituted and connected as the selection transistor T5 of a conventional active pixel. All these elements are part of the first reading structure, which is associated with the two pixels of the first column, that is to say the photodiodes PH1 1 and PH21.
  • the second reading structure is associated with the two other pixels belonging to the second column, and therefore with photodiodes PH12 and PH22. It is identical to the first structure and works in the same way. It comprises a charge storage node ND2, a secondary transfer gate G'2 adjacent to the second multiplication gate GM2 and the storage node ND2. It also includes, as the first structure, the following elements not shown: reset transistor the second storage node, read follower transistor, and line select transistor.
  • the line selection transistors of the two structures are simultaneously controlled by the same line conductor.
  • the structure can operate in a single read mode or a clustered read mode.
  • ERS mode electronic rolling shutter
  • the duration of integration of the charges is identical for the different lines but offset in the time of a line to the next;
  • the photodiodes integrate charges since the end of the previous integration cycle, the integration time beginning at the end of a charge transfer out of the photodiode and ending for each line at the end of a new charge transfer out of the photodiode; the transfer instants are shifted from one line to the next;
  • the potential of the storage nodes of the selected line is reset, for example the nodes ND1, ND2 of the first line (photodiodes PH1 1 and PH12);
  • the charges of the pixels of the first line are transferred through the primary transfer gates G1 1 and G12, under the multiplication gates GM1 and GM2. respectively ; for this purpose, the multiplication gates GM1 and GM2 are brought to a sufficiently high potential with respect to the intrinsic potential of the photodiode;
  • the charges stored under the multiplication gate GM1 are transferred to the storage node ND1, through the secondary transfer gate G'1, and, simultaneously or successively, the charges stored under the multiplication gate GM2 towards the node of ND2 storage, through the secondary transfer gate G'2;
  • the intrinsic potential of the ZS zone forms a potential barrier to prevent mixing of the charges present under grids GM1 and GM2;
  • step f) repeating the operations a) to e) for the next line comprising photodiodes PH21 and PH22, by controlling the primary transfer gates G21 and G22 in step c) and using the same multiplication grids, the same grids secondary transfer G'1 and G'2 and the same storage nodes ND1 and ND2 as before;
  • the multiplication grids have been used as simple intermediate storage grids between the photodiodes and the storage nodes.
  • a grouped reading mode the charges of the four photodiodes PH1 1, PH12, PH21, PH22 are collected in the multiplication structure, multiplied, stored under one of the two multiplication gates, and read by reading structure associated with this multiplication grid, for example the reading structure comprising G'1 and ND1 if it is the first multiplication grid GM1.
  • the four photodiodes integrate charges preferably in global exposure mode ("Global Shutter” in English) in which the start time of charge integration and the end time The integration of charges is the same for all photodiodes. ; this time is possibly adjustable if there is a transistor (such as T3, fig.2) for resetting the potential of each photodiode, controlled simultaneously for all the photodiodes;
  • a multiplication of electrons is carried out by applying an alternation of potentials in opposite phase on the GM1 and GM2 multiplication gates; the multiplication or the absence of multiplication is ended by storing the multiplied charges under one of the two multiplication grids, for example the grid GM1; the phase opposition is non-overlapping in that the two grids must not simultaneously be at the low potential; it may be preferable for this to provide a slight recovery of potentials at the high level;
  • both "Global Shutter” operation and a correlated double-sampling read in which the storage node is reset and read before a load transfer to this storage node can be performed. and a reading of this node.
  • ERS spalling shutter
  • FIG. 3 there is a line of multiplication structures and read structures for two lines of photodiodes.
  • FIG. 4 it is possible to provide as many lines of multiplication structures as there are lines of photodiodes, but there is, as in FIG. 3, a single multiplication structure common to two pixels belonging to adjacent lines.
  • FIGS. 3 and 4 it is possible to provide, as is shown for example in FIG. 5, that there is a multiplication structure on each side of the photodiode. So, in a line of multiplication structures, there are as many multiplication structures as there are columns of photodiodes. If this arrangement is combined with that of FIG. 4, there is obtained the arrangement of FIG. 5 in which there are four primary transfer gates for each photodiode making it possible to transfer charges respectively to one of four multiplication structures belonging to two adjacent lines and two adjacent columns.
  • This embodiment allows, in group playback mode, to choose which adjacent pixels are grouped together. This embodiment is also less compact than that of FIG.
  • FIG. 6 represents a technological section of the pixel, showing a way of practically producing the sensor according to the invention.
  • FIG. 6 is a side section along the line AA of FIG. 3. This line AA passes through the photodiode PH1 1, the primary transfer gate G1 1, the multiplication gate GM1, the intermediate semiconductor zone ZS with fixed potential, the secondary transfer gate G'2, the storage node ND2.
  • FIG. 6 also shows elements that do not appear in FIG. 3, namely a reset transistor of the storage node ND2 which is the transistor T2 of FIG. 2;
  • the electrical connection between the storage node ND2 and two transistors T4 and T5 (follower transistor and line selection transistor connected to a column conductor COL) is recalled in accordance with the block diagram of FIG. 2.
  • the reset transistor of the photodiode PH1 1 (transistor T3 in FIG. 2) is not shown; it comprises a control gate for discharging into a not shown drain the charges of the photodiode at the beginning of
  • the pixel is formed in a substrate 10 which preferably comprises a P-type semiconductor active layer 12 with little doping or P- (the P-symbol is used to designate this weak doping) formed on the surface of a more doped layer (P + ).
  • the pixel is isolated from neighboring pixels by an insulating barrier 13 which completely surrounds it. This barrier may be a superficial insulating trench over a P type box.
  • the pixel comprises the photodiode region PH1 1 whose perimeter follows the contour of an N-type semiconductor region 14 implanted in a part of the depth of the active layer 12.
  • This implanted region is surmounted by a surface region 16 of the P + type. which is maintained at a zero reference potential.
  • the zero reference potential is that which is applied to the active layer P-.
  • the charge storage node ND2 is an N-type diffusion in the active layer 12.
  • a contact is formed on the storage node, to enable the potential of this region to be applied to the gate of a follower transistor (T4), in order to convert the amount of charge contained in the storage node into an electric voltage level.
  • the gate of transistor T2 makes it possible to empty the charges from the storage node to a drain drain 20 which is an N + type region connected to a positive reset potential Vref.
  • the multiplication structure MS comprises the isolated grids GM1 and GM2 separated by the semiconductor zone ZS.
  • This zone is constituted as the photodiode (but not necessarily with the same doping), by a diffused region 34 of N type in the active layer 12, this region being covered by a surface region 36 of P + type.
  • This region 36 is maintained at the zero reference potential, for example by touching, which is not seen in FIG. 6, a deep region of P + type joining the substrate, similar to the region 15 which touches the region 16 of the photodiode.
  • the ZS region is at an internal potential known as "buit-in potential", which is fixed by maintaining the region 36 at the reference potential of the active layer 12, in this case that of the substrate 10.
  • the primary transfer gate G1 1 is an insulated gate of the active layer 12; it is located between the photodiode PH1 1 and the multiplication gate GM1 and it allows the charge transfer from the photodiode to the gate GM1.
  • the secondary transfer gate G'2 is an isolated gate located between the multiplication gate GM2 and the storage node ND2.
  • the GM1 and GM2 multiplication grids are also grids isolated from the active layer. They are respectively separated from the gate G1 1 and the gate G'2 by a narrow interval (as narrow as possible in view of the technology used) in which the semiconductor may not be doped specifically, that is to say say can be constituted directly by the active layer 12.
  • Potential switching means are provided for directly applying to the multiplication gates GM1 and GM2 high (greater than zero) or low (less than zero) potentials depending on the transfer or amplification phase concerned. These switching means are not shown because they are not located in the pixel.
  • the potential present under this gate and under the primary transfer gate G1 1 is lowered by raising their potential.
  • ZS zone with fixed potential is a potential barrier that prevents the passage of these charges to the grid GM2.
  • a multiplicity (several tens, hundreds, or even thousands) of alternations of potentials in phase opposition with the gates GM1 and GM2 is applied, leaving the zone ZS at an intermediate potential between a high potential and a potential. bottom of this alternation.
  • the charges stored under the gate GM1 are alternately switched from the gate GM1 to the gate GM2 and vice versa.
  • the electric fields undergone by the electrons are strong enough to accelerate the electrons and then create electron-hole pairs, thus extra electrons at each alternation.
  • the electron gain during an alternation is very small but is multiplied by the number of alternations.
  • the potential of the primary and secondary transfer grids is a low potential during multiplication, creating a potential barrier preventing charges from exiting the multiplication structure and confining these charges alternately under the gate GM1 and under the gate GM2.
  • the charges remain stored under the gate GM2 if we stop the alternation on a high potential of the gate GM2; they could remain stored under the grid GM1 otherwise. If the charges remain under the gate GM2, the secondary transfer gate G'2 is temporarily carried at a high potential allowing the discharging of the charges to the storage node ND2 for the purpose of reading these charges by the transistor T4 and the transistor T5 according to a classical reading process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne les capteurs d'image permettant d'acquérir des images électroniques à très bas niveau de lumière. Le capteur d'image des pixels pouvant être lus individuellement ou par regroupement des charges de quatre pixels adjacents pour plus de sensibilité. Deux photodiodes d'une même colonne (PH21, PH22) peuvent transférer leurs charges dans une même grille de multiplication (GM1 ), les deux pixels de la colonne adjacente transférant leurs charges dans une deuxième grille de multiplication (GM2). Une phase de multiplication peut être effectuée par une alternance de potentiels en opposition de phase appliquée aux grilles de multiplication. Des structures de lecture associées chacune à une des grilles de multiplication permettent de lire les charges de chacune des quatre photodiodes ou les charges réunies des quatre photodiodes.

Description

CAPTEUR D'IMAGE A MULTIPLICATION D'ELECTRONS ET A LECTURE
REGROUPEE DE PIXELS
L'invention concerne les capteurs d'image permettant d'acquérir des images électroniques à très bas niveau de lumière, notamment pour une vision de nuit dans laquelle le niveau d'énergie capté par les pixels est du même ordre que le bruit, en particulier le bruit dit de grenaille ("shot noise" en anglais).
Pour capter une image dans des conditions de nuit étoilée avec un rapport signal/bruit de 10dB, le nombre de photons captés par un pixel doit être d'au moins 40 photons. Si on veut capturer une image à une cadence de 60 images par seconde, avec une optique d'ouverture F/1 et un rapport signal sur bruit de 10 dB, on a besoin de pixels de grande surface, de préférence autour de 100 micromètres carrés). Mais alors, il est difficile de ne pas saturer le capteur si la lumière augmente significativement, par exemple en présence de sources de lumière artificielle.
On a donc déjà proposé d'utiliser des capteurs ayant des pixels plus petits mais ayant un mode de regroupement de pixels de sorte qu'à niveau de lumière important le capteur fournit un point d'image par pixel mais à bas niveau de lumière il fournit un point d'image par groupe de quatre pixels adjacents dont les informations sont sommées analogiquement et/ou numériquement.
On a également proposé d'utiliser dans les capteurs des systèmes de multiplication d'électrons qui augmentent le rapport entre le nombre d'électrons produits par un pixel et le nombre de photons qui ont été reçus par le pixel. Ces systèmes utilisent des déplacements d'électrons dans le semiconducteur dans lequel ils ont été engendrés, avec des tensions d'accélérations telles que des électrons secondaires sont arrachés au semiconducteur et accroissent le nombre initial d'électrons. Le gain de multiplication d'électrons est d'autant plus élevé que les tensions sont plus élevées et que le nombre de transferts (en général des aller-retours multiples entre deux zones semiconductrices) est plus élevé. De tels capteurs sont par exemple décrits dans les demandes de brevet EP2503596A, et US2008/0179495 A1 . L'invention a pour but de proposer une structure de capteur d'image qui autorise à la fois un fonctionnement avec ou sans multiplication d'électrons et un fonctionnement avec ou sans regroupement de pixels. Un but de l'invention est également de permettre qu'à bas niveau de lumière le capteur puisse fonctionner avec un principe de double échantillonnage corrélé réduisant le bruit de type kTC des pixels et ceci même dans un mode d'exposition globale (par opposition à un mode d'exposition à obturation électronique défilante, en anglais "electronic rolling shutter" ou ERS).
Pour atteindre ces buts, l'invention propose un capteur d'image matriciel comportant au moins deux lignes de pixels et comportant des moyens pour lire les pixels soit individuellement soit en regroupant les charges issues d'un groupe de quatre pixels adjacents appartenant à deux lignes adjacentes et deux colonnes adjacentes, caractérisé en ce qu'il comporte, pour le groupe de quatre pixels :
- pour chaque pixel, une photodiode et une grille de transfert primaire permettant de transférer à l'extérieur de la photodiode les charges engendrées par la lumière dans la photodiode ;
- deux grilles de multiplication d'électrons, la première grille de multiplication étant adjacente aux grilles de transfert des deux pixels d'une première colonne et la deuxième grille étant adjacente aux grilles de transfert primaire des deux autres pixels du groupe, appartenant à la deuxième colonne, et des moyens pour appliquer aux deux grilles de multiplication une alternance de potentiels en opposition de phase ;
- des premiers moyens de lecture de charges, comprenant une première région de stockage de charges et une première grille de transfert secondaire interposée entre la première grille de multiplication d'électrons et la première région de stockage de charges ;
- des deuxièmes moyens de lecture de charges, comprenant une deuxième région de stockage de charges et une deuxième grille de transfert secondaire interposée entre la deuxième grille de multiplication d'électrons et la deuxième région de stockage de charges ; - et des moyens de commande des potentiels appliqués aux grilles de transfert et aux grilles de multiplication, pour exécuter un mode de lecture simple et un mode de lecture regroupée, dans lesquels,
- en mode de lecture simple on transfère les charges des photodiodes des deux pixels de la première ligne respectivement vers la première grille de multiplication et vers la deuxième grille de multiplication, on transfère ces charges des grilles de multiplication respectivement vers les première et deuxième région de stockage de charges et on lit par les premiers et deuxièmes moyens de lecture les charges présentes dans ces deux régions, puis on répète ces opérations pour les deux pixels de la deuxième ligne,
- en mode de lecture regroupée, on transfère les charges des deux pixels de la première colonne dans la première grille de multiplication et les charges des deux pixels de la deuxième colonne dans la deuxième grille de multiplication et, ultérieurement, on transfère les charges présentes sous les grilles de multiplication vers l'une des régions de stockage, et on lit les charges présentes dans cette région.
Les moyens pour appliquer aux deux grilles de multiplication une alternance de potentiels en opposition de phase peuvent facultativement être utilisés dans le mode de lecture regroupée. Ils ne sont pas utilisés dans le mode de lecture simple.
Les deux grilles de multiplication sont de préférence séparées par une région intermédiaire maintenue à un potentiel fixe pendant la multiplication d'électrons. De préférence, cette région intermédiaire est construite comme une photodiode à potentiel superficiel fixe (photodiode dite "pinned") : la région intermédiaire comprend une diffusion de type N recouverte par une région semiconductrice superficielle de type P maintenue à un potentiel fixe. Le potentiel fixe est de préférence celui d'une couche active de type P dans laquelle sont formées les photodiodes.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente un schéma électrique classique de pixel actif en technologie MOS ;
- la figure 2 représente un schéma modifié incorporant une structure de multiplication d'électrons au sein du pixel ;
- la figure 3 représente une vue de dessus schématique d'une structure de quatre pixels adjacents selon l'invention, les pixels pouvant être lus en mode de lecture simple ou en mode de lecture regroupée ;
- la figure 4 représente une variante de réalisation ;
- la figure 5 représente une autre variante permettant un regroupement de différents groupes de quatre pixels autour d'un pixel choisi ;
- la figure 6 représente une vue en coupe latérale de la structure de la figure 3, selon la ligne A-A de la figure 3.
Pour mieux faire comprendre l'invention, on rappelle en référence à la figure 1 le schéma électrique d'un pixel actif classique à cinq transistors d'un capteur d'image en technologie MOS et, en référence à la figure 2 le schéma d'un pixel actif semblable mais comportant en outre des moyens de multiplication d'électrons à l'intérieur du pixel.
Le pixel de la figure 1 comporte une photodiode PH, un nœud de stockage de charges capacitif ND (représenté par un simple point sur la figure 1 , et réalisé en pratique par une diffusion de type N dans une couche de type P), un transistor de transfert de charges T1 entre la cathode de la photodiode et le nœud de stockage, un transistor T2 de réinitialisation du potentiel du nœud de stockage, un transistor T3 de réinitialisation du potentiel de la photodiode, un transistor de lecture T4 monté en suiveur de tension, un transistor de sélection de ligne T5.
Le transistor de transfert T1 est commandé par un signal de transfert TR. Le transistor T2 a son drain relié à un potentiel de référence VREF et il est commandé par un signal de commande de réinitialisation RST permettant la réinitialisation du potentiel du nœud de stockage. Le transistor T3 est relié entre la cathode de la photodiode et un potentiel de référence qui peut être un potentiel d'alimentation Vdd. Il est commandé par un signal de réinitialisation GR permettant la réinitialisation du potentiel de la photodiode. Le transistor suiveur T4 a son drain relié à un potentiel fixe qui peut être l'alimentation Vdd, sa source reliée au transistor de sélection de ligne T5, et sa grille reliée au nœud de stockage ND. Enfin, le transistor de sélection de ligne T5 a sa grille reliée à un conducteur de sélection de ligne qui relie tous les transistors de sélection de ligne d'une même ligne de pixels ; ce conducteur est commandé par un signal de sélection de ligne SEL propre à cette ligne ; le drain du transistor T5 est relié à la source du transistor suiveur et sa source est reliée à un conducteur de colonne COL commun à tous les pixels d'une même colonne de pixels. Ce conducteur permet de transmettre une tension représentant la quantité de charges du nœud de stockage d'un pixel sélectionné par le conducteur de ligne SEL.
Le conducteur de colonne est relié à un circuit de lecture non représenté propre à la colonne de pixels, au pied de cette colonne.
Le transistor de transfert T1 mentionné dans ce schéma est en pratique réalisé par une simple grille de transfert isolée séparant la photodiode du nœud de stockage, cette grille étant commandée par un signal de transfert TR permettant de laisser passer les électrons ou au contraire d'interdire le passage. On parlera ci-après indifféremment de transistor de transfert ou de grille de transfert pour ce type de structure.
La figure 2 représente un schéma électrique de principe du pixel dans le cas où le pixel comporte des moyens de multiplication d'électrons à l'intérieur du pixel. Dans ce cas, on trouve entre la photodiode et le nœud de stockage de charges ND non pas un seul transistor (ou une seule grille) de transfert T1 mais deux transistors (ou grilles) de transfert T1 et ΤΊ et une structure de multiplication d'électrons MS entre ces deux transistors ou grilles. La première grille de transfert, commandée par un signal de commande TR permet de faire passer les charges photogénérées depuis la photodiode vers la structure de multiplication. La deuxième grille de transfert, commandée par un signal de commande TR', permet de faire passer les charges électroniques de la structure de multiplication vers le nœud de stockage ND.
Pour réaliser une structure de capteur d'image qui autorise à la fois un fonctionnement avec ou sans multiplication d'électrons et un fonctionnement avec ou sans regroupement de pixels, on a trouvé qu'on pouvait envisager la solutions suivante : deux pixels adjacents d'une même colonne déversent les charges recueillies par leurs photodiodes respectives, à travers deux grilles de transfert primaires respectives, vers une même première grille de multiplication ; les charges recueillies par cette grille de multiplication peuvent être multipliées par une structure de multiplication qui comprend au moins cette grille de multiplication et une deuxième grille de multiplication ; la multiplication (ou l'absence de multiplication) se termine par un stockage intermédiaire sous la deuxième grille de multiplication ; les charges alors contenues sous la deuxième grille de multiplication sont lues par une structure de lecture (une grille de transfert secondaire pour transférer les charges de la deuxième grille de multiplication vers un nœud de stockage de charges, un transistor de réinitialisation de ce nœud, un transistor suiveur pour recopier le potentiel du nœud de stockage, et un transistor de sélection du pixel pour reporter le potentiel du transistor suiveur sur un conducteur de colonne). Cette structure de lecture est commune aux deux pixels de la colonne et située entre les deux pixels. On peut choisir de lire les pixels en mode simple, donc successivement, en ne commandant qu'une grille de transfert primaire, ou au contraire de lire en mode regroupé en commandant simultanément ou successivement le transfert des charges des deux photodiodes vers la première grille de multiplication. Mais pour regrouper les signaux de quatre pixels adjacents deux à deux en ligne et en colonne, il faut numériser les signaux issus de la lecture et effectuer ensuite une sommation numérique des résultats pour les pixels de deux colonnes voisines.
On peut aussi, en partant d'une structure proche de la précédente, prévoir que les charges recueillies par la première photodiode sont transférées par une première grille de transfert primaire vers la première grille de multiplication alors que les charges recueillies par la deuxième photodiode sont transférées par une deuxième grille de transfert primaire vers la deuxième grille de multiplication. L'entrée des charges dans la structure de multiplication se fait donc par deux voies distinctes pour les deux pixels adjacents en colonne. La multiplication d'électrons se termine par un stockage intermédiaire sous la première grille de multiplication si on veut lire les charges du premier pixel, mais elle se termine par un stockage de charges sous la deuxième grille de multiplication si on veut lire les charges du deuxième pixel. Elle peut se terminer par un stockage de charges sous l'une ou l'autre des grilles de multiplication si on veut lire en mode regroupé. Dans le mode regroupé, les charges sont transférées successivement de l'un des pixels vers un côté de la structure de multiplication puis de l'autre pixel vers l'autre côté de la structure de multiplication. Dans cette réalisation, il y a deux structures de lecture distinctes, associées à chacune des grilles de multiplication pour lire respectivement les charges stockées sous la première grille de multiplication ou sous la deuxième grille de multiplication. Chaque structure de lecture comprend une grille de transfert secondaire, un noeud de stockage de charges, un transistor de réinitialisation, un transistor de lecture monté en suiveur de tension et un transistor de sélection de ligne. En mode de lecture simple de chaque pixel, comme en mode de lecture regroupée de deux pixels, une multiplication d'électrons peut être faite. En mode de lecture regroupée, les charges issues de pixels adjacents d'une même colonne sont regroupées avant d'être lues et numérisées, mais pour regrouper les charges des quatre pixels il faut compléter le regroupement par une sommation numérique du résultat avec le résultat de la lecture des signaux des deux pixels de la colonne voisine.
Dans le capteur selon l'invention, la structure de multiplication est commune à quatre pixels adjacents et peut recevoir des charges de ces quatre pixels.
La figure 3 représente en vue de dessus un schéma d'organisation d'un groupe de quatre pixels adjacents en ligne et en colonne, permettant selon l'invention de lire les pixels en mode de lecture simple de chaque pixel ou en mode de lecture regroupée des quatre pixels, pour une sensibilité améliorée, sans nécessiter d'opération de sommation numérique. Les photodiodes, les grilles de transfert, les nœuds de stockage de charges, etc., sont représentés par de simples rectangles pour simplifier la figure, mais les formes géométriques peuvent être plus complexes pour remplir au mieux l'espace disponible sans augmenter le pas des pixels ni réduire l'ouverture optique des pixels. Les connexions électriques qui apparaissent dans le schéma de la figure 2 ne sont pas représentées.
Une structure de multiplication commune aux quatre pixels adjacents est placée dans un espace libre situé entre les quatre pixels. Cette structure permet d'effectuer une multiplication d'électrons dans le cas où on fait une lecture en mode regroupé des électrons accumulés par les quatre pixels.
Chacun des quatre pixels comprend une photodiode respective, PH1 1 , PH12 pour les deux pixels d'une première ligne, PH21 , PH22 pour les pixels de la deuxième ligne. Les pixels PH1 1 et PH21 appartiennent à une première colonne ; les pixels PH12, PH22 appartiennent à la deuxième colonne.
Une grille de transfert primaire G1 1 (jouant le rôle du transistor T1 de la figure 2) est adjacente d'un côté à la photodiode PH1 1 et de l'autre à une première grille de multiplication GM1 de la structure de multiplication associée au groupe de quatre pixels. La grille de transfert primaire G1 1 permet de transférer les charges de la première photodiode PH1 1 dans la structure de multiplication ; ces charges arrivent par la première grille de multiplication GM1 .
Une deuxième grille de transfert primaire G21 est adjacente d'un côté à la photodiode PH21 et de l'autre à la même première grille de multiplication GM1 . Elle permet le transfert de charges de la photodiode PH21 vers la première grille de multiplication.
Symétriquement, pour les deux photodiodes de la deuxième colonne, deux autres grilles de transfert primaires G12 et G22 sont adjacentes d'un côté à ces deux photodiodes, respectivement PH21 et PH22, et de l'autre côté à une deuxième grille de multiplication GM2 de la structure de multiplication. Elles permettent le transfert de charges de ces deux autres photodiodes vers la deuxième grille de multiplication.
La structure de multiplication peut comprendre, dans sa version préférée, les deux grilles GM1 et GM2 et des moyens de commutation de potentiels pour faire passer alternativement l'une des grilles à un potentiel haut pendant que l'autre grille est à un potentiel bas et réciproquement. Le coefficient de multiplication d'électrons engendré par cette structure dépend des potentiels appliqués et du nombre d'alternances appliquées.
De préférence, les grilles de multiplication sont séparées par une zone semiconductrice intermédiaire ZS maintenue à un potentiel constant intermédiaire entre les potentiels haut et bas appliqués aux grilles. Pendant une opération de multiplication, cette zone intermédiaire est traversée par les paquets d'électrons qui transitent alternativement de la première grille de multiplication vers la deuxième et réciproquement. Ce mécanisme de multiplication sous l'effet des alternances de potentiels appliquées aux grilles de multiplication de part et d'autre de la zone intermédiaire ZS est illustré en détail dans la demande européenne précitée EP 2503596, notamment en relation avec sa figure 4.
Dans la structure de quatre pixels selon l'invention, on trouve encore deux structures de lecture de charges, associées respectivement l'une avec la première grille de multiplication GM1 , l'autre avec la deuxième grille de multiplication GM2. Ces structures de lecture servent respectivement à lire les charges stockées sous la première grille de multiplication et les charges stockées sous la deuxième grille de multiplication.
La première structure de lecture comporte un nœud de stockage de charges ND1 , une grille de transfert secondaire G'1 adjacente à la fois à la première grille de multiplication et au nœud de stockage ND1 . Cette grille de transfert secondaire permet de transférer vers le nœud de stockage la quantité d'électrons présente sous la première grille de multiplication et ayant subi ou n'ayant pas subi une étape de multiplication. La première structure de lecture comprend encore les éléments suivants : un transistor de réinitialisation du potentiel du nœud de stockage ND1 , non représenté et constitué comme le transistor T2 d'un pixel actif classique ; un transistor de lecture constitué et connecté en suiveur de tension comme le transistor de lecture T4 d'un pixel actif classique ; un transistor de sélection de ligne constitué et connecté comme le transistor de sélection T5 d'un pixel actif classique. Tous ces éléments font partie de la première structure de lecture, qui est associée aux deux pixels de la première colonne, c'est-à-dire aux photodiodes PH1 1 et PH21 .
La deuxième structure de lecture est associée aux deux autres pixels appartenant à la deuxième colonne, donc aux photodiodes PH12 et PH22. Elle est identique à la première structure et fonctionne de la même manière. Elle comprend un nœud de stockage de charges ND2, une grille de transfert secondaire G'2 adjacente à la deuxième grille de multiplication GM2 et au nœud de stockage ND2. Elle comprend aussi, comme la première structure, les éléments suivants non représentés : transistor de réinitialisation du deuxième nœud de stockage, transistor suiveur de lecture, et transistor de sélection de ligne.
Les transistors de sélection de ligne des deux structures sont commandés simultanément par un même conducteur de ligne.
La structure peut fonctionner selon un mode de lecture simple ou un mode de lecture regroupée.
Dans le mode de lecture simple, on fonctionne en mode dit ERS ("electronic rolling shutter"), c'est-à-dire que la durée d'intégration des charges est identique pour les différentes lignes mais décalée dans le temps d'une ligne à la suivante ; les photodiodes intègrent des charges depuis la fin du cycle d'intégration précédent, la durée d'intégration commençant à la fin d'un transfert de charges hors de la photodiode et se terminant pour chaque ligne à la fin d'un nouveau transfert de charges hors de la photodiode ; les instants de transfert sont décalés d'une ligne à la suivante ;
a) pendant cette intégration, on réinitialise le potentiel des nœuds de stockage de la ligne sélectionnée, par exemple les nœuds ND1 , ND2 de la première ligne (photodiodes PH1 1 et PH12) ;
b) on lit le niveau de réinitialisation de ces noeuds ;
c) à la fin de la durée d'intégration, on transfère les charges des pixels de la première ligne (photodiodes PH1 1 et PH12), à travers les grilles de transfert primaires G1 1 et G12, sous les grilles de multiplication GM1 et GM2 respectivement ; les grilles de multiplication GM1 et GM2 sont à cet effet portées à un potentiel suffisamment élevé par rapport au potentiel intrinsèque de la photodiode ;
d) on transfère les charges stockées sous la grille de multiplication GM1 vers le noeud de stockage ND1 , à travers la grille de transfert secondaire G'1 , et, simultanément ou successivement, les charges stockées sous la grille de multiplication GM2 vers le nœud de stockage ND2, à travers la grille de transfert secondaire G'2 ; le potentiel intrinsèque de la zone ZS forme une barrière de potentiel pour empêcher le mélange des charges présentes sous les grilles GM1 et GM2 ; e) on lit le potentiel des nœuds de stockage ND1 et ND2, représentant le niveau de lumière reçu respectivement par les photodiodes PH1 1 et PH12 ;
f) on répète les opérations a) à e) pour la ligne suivante comportant les photodiodes PH21 et PH22, en commandant les grilles de transfert primaires G21 et G22 à l'étape c) et en utilisant les mêmes grilles de multiplication, les mêmes grilles de transfert secondaire G'1 et G'2 et les mêmes nœuds de stockage ND1 et ND2 que précédemment ;
Puis on effectue ces mêmes opérations pour les paires de lignes de rang suivant.
Alternativement, on pourrait effectuer une lecture par demi-trames en lisant d'abord toutes les lignes de photodiodes de rang impair puis toutes les lignes de rang pair.
Dans ce mode de lecture simple, on a utilisé les grilles de multiplication comme simples grilles de stockage intermédiaire entre les photodiodes et les nœuds de stockage. Dans un mode de lecture regroupée, on recueille dans la structure de multiplication les charges des quatre photodiodes PH1 1 , PH12, PH21 , PH22, on les multiplie, on les stocke sous l'une des deux grilles de multiplication, et on lit par la structure de lecture associée à cette grille de multiplication, par exemple la structure de lecture comprenant G'1 et ND1 si c'est la première grille de multiplication GM1 .
Le procédé de lecture se détaille alors comme suit : les quatre photodiodes intègrent des charges de préférence en mode d'exposition globale ("Global Shutter" en anglais) dans lequel l'instant de début d'intégration de charges et l'instant de fin d'intégration de charges est le même pour toutes les photodiodes. ; ce temps est éventuellement réglable s'il y a un transistor (tel que T3, fig.2) de réinitialisation du potentiel de chaque photodiode, commandé simultanément pour toutes les photodiodes ;
a) pendant cette intégration, on réinitialise le potentiel des nœuds de stockage ND1 et ND2 ; on fait en même temps la réinitialisation pour les autres groupes de quatre pixels ; b) à la fin de la durée d'intégration, on commande le transfert de charges des photodiodes par les grilles de transfert primaires G1 1 , G12, G21 , G22 ; les charges des photodiodes de la première colonne (PH1 1 et PH21 ) sont transférées sous la grille de multiplication GM1 ; les charges des deux autres photodiode (PH12 et
PH22) sont transférées en même temps ou immédiatement après sous la grille de multiplication GM2 ;
c) on effectue éventuellement une multiplication d'électrons par application d'une alternance de potentiels en opposition de phase sur les grilles de multiplication GM1 et GM2 ; on termine la multiplication ou l'absence de multiplication en stockant les charges multipliées sous l'une des deux grilles de multiplication, par exemple la grille GM1 ; l'opposition de phase est non recouvrante en ce sens que les deux grilles ne doivent pas être simultanément au potentiel bas ; il peut être préférable pour cela de prévoir un léger recouvrement des potentiels au niveau haut ;
d) pour un couple de lignes, à partir de la structure de lecture associée à ce couple, on lit le niveau de réinitialisation du noeud de stockage ND1 ou ND2 (celui dans lequel les charges seront transférées) ; puis on transfère les charges stockées sous la multiplication (ici G1 ) vers le nœud de stockage correspondant (ND1 ), et on lit le niveau du potentiel de ce nœud ; on recommence pour les autres couples de lignes.
Dans ce mode, on lit donc la somme des charges de quatre photodiodes, charges qui sont mélangées et multipliées dans la structure de multiplication (GM1 , ZS, GM2).
Dans le mode de lecture regroupée on peut bénéficier à la fois d'un fonctionnement en "Global Shutter" et d'une lecture par double échantillonnage corrélé dans laquelle le nœud de stockage est réinitialisé et lu avant un transfert de charges vers ce nœud de stockage et une lecture de ce nœud. Dans le mode de lecture simple il est nécessaire d'utiliser un fonctionnement ERS (obturateur défilant). Dans la réalisation de la figure 3, il y a une ligne de structures de multiplication et de structures de lecture pour deux lignes de photodiodes. Dans une variante de réalisation représentée à la figure 4, on peut prévoir autant de lignes de structures de multiplication qu'il y a de lignes de photodiodes, mais il y a, comme à la figure 3, une seule structure de multiplication commune à deux pixels appartenant à des lignes adjacentes. Il y a donc dans ce cas pour chaque photodiode deux grilles de transfert primaires permettant de transférer des charges vers l'une ou l'autre de deux structures de multiplication appartenant à deux lignes adjacentes. Cependant, cette réalisation consomme plus de place que celle de la figure 3. On notera que l'on peut faire fonctionner le capteur en mode d'exposition globale ("Global Shutter") en actionnant simultanément toutes les grilles de transfert qui ont la même disposition par rapport à la photodiode. On peut avec cette réalisation de la figure 4 faire une lecture simple sans multiplication, ou une lecture regroupée de quatre pixels avec ou sans multiplication.
En variante des figures 3 et 4, on pourrait prévoir comme cela est représenté par exemple sur la figure 5 qu'il y a une structure de multiplication de chaque côté de la photodiode. Il y a donc alors, dans une ligne de structures de multiplications, autant de structures de multiplication qu'il y a de colonnes de photodiodes. Si on combine cette disposition avec celle de la figure 4, on aboutit à la disposition de la figure 5 dans laquelle il y a pour chaque photodiode quatre grilles de transfert primaires permettant de transférer des charges respectivement vers l'une de quatre structures de multiplication appartenant à deux lignes adjacentes et deux colonnes adjacentes.
Cela permet, en mode de lecture regroupée, de choisir quels sont les pixels adjacents qui sont regroupés. Cette réalisation est également moins compacte que celle de la figure 3.
La figure 6 représente une coupe technologique du pixel, montrant une manière de réaliser pratiquement le capteur selon l'invention. La figure 6 est une coupe latérale selon la ligne A-A de la figure 3. Cette ligne A-A passe à travers la photodiode PH1 1 , la grille de transfert primaire G1 1 , la grille de multiplication GM1 , la zone semiconductrice intermédiaire ZS à potentiel fixe, la grille de transfert secondaire G'2, le nœud de stockage ND2. On a représenté aussi sur la figure 6 des éléments qui n'apparaissent pas sur la figure 3, à savoir un transistor de réinitialisation du nœud de stockage ND2 qui est le transistor T2 de la figure 2 ; enfin on a rappelé la liaison électrique entre le nœud de stockage ND2 et deux transistors T4 et T5 (transistor suiveur et transistor de sélection de ligne relié à un conducteur de colonne COL) conformément au schéma de principe de la figure 2. Le transistor de réinitialisation de la photodiode PH1 1 (transistor T3 sur la figure 2) n'est pas représenté ; il comprend une grille de commande permettant de déverser dans un drain non représenté les charges de la photodiode au début d'une durée d'intégration.
Le pixel est formé dans un substrat 10 qui comprend de préférence une couche active semiconductrice 12 de type P peu dopée ou P- (le symbole P- est utilisé pour désigner ce faible dopage) formée à la surface d'une couche plus dopée (P+). Le pixel est isolé des pixels voisins par une barrière isolante 13 qui l'entoure complètement. Cette barrière peut être une tranchée isolante superficielle au-dessus d'un caisson de type P.
Le pixel comprend la région de photodiode PH1 1 dont le périmètre suit le contour d'une région semiconductrice 14 de type N implantée dans une partie de la profondeur de la couche active 12. Cette région implantée est surmontée par une région superficielle 16 de type P+, qui est maintenue à un potentiel de référence zéro. Il s'agit d'une photodiode dite "pinned" (d'après le mot anglais signifiant "épinglé", qui rappelle que le potentiel de surface de la région superficielle P+ est fixé). Le potentiel de référence zéro est celui qui est appliqué à la couche active P-. Dans le cas le plus simple, c'est le potentiel du substrat de type P+ situé sous la couche active et appliquant son propre potentiel à la couche active ; le maintien de la région superficielle 16 à ce potentiel zéro est réalisé par exemple par le fait que la région 16 touche une diffusion profonde 15 de type P+ qui rejoint le substrat 10. Un contact électrique peut aussi être prévu sur cette diffusion 15 pour appliquer par ce contact un potentiel zéro à la région 16.
Le noeud de stockage de charges ND2 est une diffusion de type N dans la couche active 12. Un contact est formé sur le noeud de stockage, pour permettre d'appliquer le potentiel de cette région sur la grille d'un transistor suiveur (T4), afin de transformer en niveau de tension électrique la quantité de charges contenue dans le noeud de stockage.
La grille du transistor T2 permet de vider les charges du noeud de stockage vers un drain d'évacuation 20 qui est une région de type N+ reliée à un potentiel de réinitialisation positif Vref.
La structure de multiplication MS comprend les grilles isolées GM1 et GM2 séparées par la zone semiconductrice ZS. Cette zone est constituée comme la photodiode (mais pas obligatoirement avec les mêmes dopages), par une région diffusée 34 de type N dans la couche active 12, cette région étant recouverte par une région superficielle 36 de type P+. Cette région 36 est maintenue au potentiel de référence zéro par exemple par le fait qu'elle touche, ce qu'on ne voit pas sur la figure 6, une région profonde de type P+ rejoignant le substrat, analogue à la région 15 qui touche la région 16 de la photodiode. La région ZS est à un potentiel interne dit potentiel de construction (en anglais "buit-in potential") fixé par le maintien de la région 36 au potentiel de référence de la couche active 12, ici celui du substrat 10.
La grille de transfert primaire G1 1 est une grille isolée de la couche active 12 ; elle est située entre la photodiode PH1 1 et la grille de multiplication GM1 et elle permet le transfert de charges de la photodiode vers la grille GM1 .
La grille de transfert secondaire G'2 est une grille isolée située entre la grille de multiplication GM2 et le nœud de stockage ND2.
Les grilles de multiplication GM1 et GM2 sont également des grilles isolées de la couche active. Elles sont séparées respectivement de la grille G1 1 et de la grille G'2 par un intervalle étroit (le plus étroit possible compte-tenu de la technologie utilisée) dans lequel le semiconducteur peut ne pas être dopé spécifiquement, c'est-à-dire peut être constitué directement par la couche active 12.
Des moyens de commutation de potentiel sont prévus pour appliquer directement aux grilles de multiplication GM1 et GM2 des potentiels hauts (supérieur à zéro) ou bas (inférieur à zéro) selon la phase de transfert ou d'amplification concernée. Ces moyens de commutation ne sont pas représentés car ils ne sont pas situés dans le pixel. Pour le transfert de charges de la photodiode vers la grille de multiplication GM1 , on abaisse le potentiel présent sous cette grille et sous la grille de transfert primaire G1 1 en montant leur potentiel. La zone ZS à potentiel fixe constitue une barrière de potentiel qui empêche le passage de ces charges vers la grille GM2.
Pour la multiplication de charges, on applique une multiplicité (plusieurs dizaines, centaines, ou même milliers) d'alternances de potentiels en opposition de phase aux grilles GM1 et GM2 en laissant la zone ZS à un potentiel intermédiaire entre un potentiel haut et un potentiel bas de cette alternance. Les charges stockées sous la grille GM1 sont alternativement basculées de la grille GM1 vers la grille GM2 et réciproquement. Les champs électriques subis par les électrons sont suffisamment forts pour accélérer les électrons et créer alors des paires électron-trou, donc des électrons supplémentaires à chaque alternance. Le gain d'électrons lors d'une alternance est très faible mais est multiplié par le nombre d'alternances. Le potentiel des grilles de transfert primaires et secondaires est un potentiel bas pendant la multiplication, créant une barrière de potentiel empêchant les charges de sortir de la structure de multiplication et confinant ces charges alternativement sous la grille GM1 et sous la grille GM2.
A la fin de la multiplication les charges restent stockées sous la grille GM2 si on arrête l'alternance sur un potentiel haut de la grille GM2 ; elles pourraient rester stockées sous la grille GM1 dans le cas contraire. Si les charges restent sous la grille GM2, on porte la grille de transfert secondaire G'2 temporairement à un potentiel haut permettant le déversement des charges vers le nœud de stockage ND2 en vue de la lecture de ces charges par le transistor T4 et le transistor T5 selon un processus de lecture classique.

Claims

REVENDICATIONS
1 . Capteur d'image matriciel comportant au moins deux lignes de pixels et comportant des moyens pour lire les pixels soit individuellement soit en regroupant les charges issues d'un groupe de quatre pixels adjacents appartenant à deux lignes adjacentes et deux colonnes adjacentes, comportant, pour le groupe de quatre pixels :
- pour chaque pixel, une photodiode (PH1 1 à PH22) et une grille de transfert primaire (G1 1 à G22) permettant de transférer à l'extérieur de la photodiode les charges engendrées par la lumière dans la photodiode ;
- deux grilles de multiplication d'électrons (GM1 , GM2), la première grille de multiplication étant adjacente aux grilles de transfert des deux pixels d'une première colonne et la deuxième grille étant adjacente aux grilles de transfert primaire des deux autres pixels du groupe, appartenant à la deuxième colonne, et des moyens pour appliquer aux deux grilles de multiplication une alternance de potentiels en opposition de phase ;
- des premiers moyens de lecture de charges, comprenant une première région de stockage de charges (ND1 ) et une première grille de transfert secondaire (G'1 ) interposée entre la première grille de multiplication d'électrons et la première région de stockage de charges ;
- des deuxièmes moyens de lecture de charges, comprenant une deuxième région de stockage de charges (ND2) et une deuxième grille de transfert secondaire (G'2) interposée entre la deuxième grille de multiplication d'électrons et la deuxième région de stockage de charges ;
- et des moyens de commande des potentiels appliqués aux grilles de transfert et aux grilles de multiplication, pour exécuter un mode de lecture simple et un mode de lecture regroupée, dans lesquels,
- en mode de lecture simple on transfère les charges des photodiodes des deux pixels de la première ligne respectivement vers la première grille de multiplication et vers la deuxième grille de multiplication, on transfère ensuite ces charges des grilles de multiplication respectivement vers les première et deuxième région de stockage de charges et on lit par les premiers et deuxièmes moyens de lecture les charges présentes dans ces deux régions, puis on répète ces opérations pour les deux pixels de la deuxième ligne,
- en mode de lecture regroupée, on transfère les charges des deux pixels de la première colonne dans la première grille de multiplication et les charges des deux pixels de la deuxième colonne dans la deuxième grille de multiplication et, ultérieurement, on transfère les charges présentes sous les grilles de multiplication vers l'une des régions de stockage, et on lit les charges présentes dans cette région.
2. Capteur d'image selon la revendication 1 , caractérisé en ce que les deux grilles de multiplication sont séparées par une région intermédiaire (ZS) maintenue à un potentiel fixe pendant la multiplication d'électrons.
3. Capteur d'image selon la revendication 2, caractérisé en ce que la région intermédiaire est une diffusion de type N recouverte par une région superficielle de type P maintenue à un potentiel fixe.
4. Capteur d'image selon l'une des revendications 1 à 3, caractérisé en ce qu'il comporte une ligne de structures de multiplication pour chaque ligne de pixels, et en ce qu'il y a pour chaque photodiode deux grilles de transfert primaires (fig.4) permettant de transférer des charges vers l'une ou l'autre de deux structure de multiplication appartenant à deux lignes adjacentes.
5. Capteur d'image selon la revendication 4, caractérisé en ce qu'il comporte une colonne de structures de multiplication pour chaque colonne de pixels, et en ce qu'il y a pour chaque photodiode quatre grilles de transfert primaires (fig.5) permettant de transférer des charges respectivement vers l'une de quatre structures de multiplication appartenant à deux lignes adjacentes et deux colonnes adjacentes.
EP14781892.6A 2013-10-14 2014-10-09 Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels Withdrawn EP3058718A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1359933A FR3011980B1 (fr) 2013-10-14 2013-10-14 Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels
PCT/EP2014/071655 WO2015055501A1 (fr) 2013-10-14 2014-10-09 Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels

Publications (1)

Publication Number Publication Date
EP3058718A1 true EP3058718A1 (fr) 2016-08-24

Family

ID=50478487

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14781892.6A Withdrawn EP3058718A1 (fr) 2013-10-14 2014-10-09 Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels

Country Status (7)

Country Link
US (1) US20160255295A1 (fr)
EP (1) EP3058718A1 (fr)
JP (1) JP2016534596A (fr)
CA (1) CA2927430A1 (fr)
FR (1) FR3011980B1 (fr)
TW (1) TW201532439A (fr)
WO (1) WO2015055501A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734419B2 (en) * 2018-10-31 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Imaging device with uniform photosensitive region array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192648A (ja) * 2007-01-31 2008-08-21 Sanyo Electric Co Ltd 撮像装置
FR2973160B1 (fr) * 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a multiplication d'electrons
FR2973162B1 (fr) * 2011-03-23 2013-11-22 E2V Semiconductors Capteur d'image a tres haute dynamique

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2015055501A1 *

Also Published As

Publication number Publication date
TW201532439A (zh) 2015-08-16
CA2927430A1 (fr) 2015-04-23
FR3011980B1 (fr) 2015-11-13
US20160255295A1 (en) 2016-09-01
WO2015055501A1 (fr) 2015-04-23
FR3011980A1 (fr) 2015-04-17
JP2016534596A (ja) 2016-11-04

Similar Documents

Publication Publication Date Title
EP3188238B1 (fr) Pixel de détection de temps de vol
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
EP2503596B1 (fr) Capteur d'image à multiplication d'electrons
EP2748852B1 (fr) Capteur d'image a regroupement de pixels
EP3117599B1 (fr) Procédé de capture d'image avec réduction de courant d'obscurité et faible consommation
US20070045681A1 (en) Efficient charge transferring in CMOS imagers
EP2962330B1 (fr) Capteur d'image avec grille d'anti-eblouissement
FR2973162A1 (fr) Capteur d'image a tres haute dynamique
EP2510545B1 (fr) Capteur d'image multilineaire a integration de charges
EP2572382A1 (fr) Capteur d'image matriciel a transfert de charges a grille dissymetrique
EP2482317B1 (fr) Capteur d'image multilineaire à integration de charges
EP2071628B1 (fr) Dispositif microélectronique photosensible avec multiplicateurs par avalanche
EP1627432B1 (fr) Capteur d image matriciel en technologie cmos
WO2015055501A1 (fr) Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels
EP4075506A1 (fr) Matrice de pixel à sommation analogique à obturation globale
WO2009068526A1 (fr) Capteur d'image a pixel a quatre ou cinq transistors avec reduction de bruit de reinitialisation
WO2013045191A1 (fr) Capteur d'image a multiplication d'electrons par grilles verticales
EP2845231B1 (fr) Capteur d'image matriciel a transfert de charges bidirectionnel a grilles dissymetriques
FR2966678A1 (fr) Dispositif d'imagerie en particulier du type cmos a report et integration.
FR3036848A1 (fr) Capteur d'image a transfert de charges a double implantation de grille

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20160404

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20170214

RIN1 Information on inventor provided before grant (corrected)

Inventor name: MAYER, FREDERIC

Inventor name: FEREYRE, PIERRE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20170627