WO2016088952A1 - 광전도 반도체 스위치 및 그 스위치의 제조방법 - Google Patents

광전도 반도체 스위치 및 그 스위치의 제조방법 Download PDF

Info

Publication number
WO2016088952A1
WO2016088952A1 PCT/KR2015/004289 KR2015004289W WO2016088952A1 WO 2016088952 A1 WO2016088952 A1 WO 2016088952A1 KR 2015004289 W KR2015004289 W KR 2015004289W WO 2016088952 A1 WO2016088952 A1 WO 2016088952A1
Authority
WO
WIPO (PCT)
Prior art keywords
pair
electrodes
electrode
semiconductor switch
conductive layer
Prior art date
Application number
PCT/KR2015/004289
Other languages
English (en)
French (fr)
Inventor
장재형
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to US15/532,980 priority Critical patent/US10403780B2/en
Publication of WO2016088952A1 publication Critical patent/WO2016088952A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/752—Multi-walled

Definitions

  • the present invention relates to a photoconductive semiconductor switch, and more particularly, to a photoconductive semiconductor switch capable of reliable operation even in an extreme environment exemplified by high voltage and high output, and a method of manufacturing the switch.
  • a photoconductive semiconductor switch is a device that converts an optical signal into an electrical signal.
  • an electromagnetic wave is generated by converting an optical signal in the form of a pulse into an electrical signal in the ultra high frequency and THz (terahertz) frequency bands. Can be used.
  • the photoconductive semiconductor switch operates as follows. First, photons incident from the outside are absorbed by the semiconductor layer to generate electron / hole pairs.
  • the electron / hole pair is not only separated by an electric field formed in the semiconductor by a voltage applied from the outside, but also accelerated to have a high kinetic energy, and redundant regeneration of a carrier, for example, avlanch multiplication may occur.
  • the separated electron / hole pair is collected on two electrodes. This operation can be understood as the result that external light is converted into an electric signal and generates electromagnetic waves.
  • the photoconductive semiconductor switch in order to form very short electrical pulses through fast electrical response, the mobility of electrons and holes of the semiconductor must be large, and the carrier lifetime must be short. The mobility of the carrier determines the rising time of the pulse, and the carrier's life time determines the falling time.
  • the photoconductive semiconductor switch in order for the photoconductive semiconductor switch to switch at high power, a high resistance must be prevented from flowing in the absence of incident light, and if there is incident light, the electron / hole pair generated by the photons is The resistance must be sufficiently reduced in the entire path of the flowing current.
  • the difference in resistance between light and no light is one of the most important performance indicators of a photoconductive semiconductor switch operating at high voltage and high power.
  • the resistance of the photoconductive semiconductor switch is in the absence of the incident light. It should be above (giga ⁇ ) to suppress the current to a very low level.
  • the semiconductor of the photoconductive semiconductor switch preferably has the property of an insulator in the absence of incident light.
  • the maximum allowable voltage of the photoconductive semiconductor switch may be influenced by the intensity of the maximum allowable electric field of the semiconductor and the gap between two electrodes provided in the photoconductive semiconductor switch.
  • the more realistic influence on the maximum allowable voltage is due to deterioration due to current filaments formed around the electrode, semiconductor breakdown, and flashover on the semiconductor surface when a high current flows in the photoconductive semiconductor switch. Deterioration of the device. Due to this limiting factor, the operating voltage of the photoconductive semiconductor switch is determined at a voltage much lower than the dielectric breakdown voltage of the theoretical semiconductor. In other words, the maximum allowable voltage of the photoconductive semiconductor switch is limited by device degradation due to breakdown or flashover around the electrode or on the semiconductor surface.
  • a device structure or a process capable of suppressing a flashover on a surface and a current filament formed around an electrode may be required.
  • FIG. 5 is a cross-sectional view of a conventional photoconductive semiconductor switch, in which an vicinity of one electrode is enlarged.
  • the resistance of the edge of the electrode and the bottom of the electrode is very large because the electrode prevents incident light incident on the semiconductor. Therefore, device degradation mainly starts at the edge of the electrode and just under the electrode.
  • Such a photoconductive semiconductor switch operating in a light gain voltage region is referred to as a nonlinear photoconductive semiconductor switch.
  • the present invention is proposed under the background described above, and proposes a photoconductive semiconductor switch and a method of manufacturing the switch that can operate stably even at high voltage and high output.
  • a photoconductive semiconductor switch comprises: a semiconductor substrate generating electrons and holes by incident light; A pair of conductive layers provided at two spaced apart points on the semiconductor substrate and having low resistance by abundant carriers; And a pair of electrodes in contact with the pair of conductive layers, respectively. According to this, the use range of the photoconductive semiconductor switch can be extended.
  • At least one of the pair of conductive layers may have a ridge portion that extends further from the electrodes in a direction facing each other to lower the resistance at the contact portion of the electrode, and the ridge portion may be formed on the pair of conductive layers. More preferably, it is provided.
  • the distance between the pair of electrodes is more preferably 10 to 500 times the length of the ridge portion, the distance between the pair of electrodes is 0.1 ⁇ 5mm, the length of the ridge portion may be provided in 10um ⁇ 0.1mm. .
  • the conductive layer may have a larger band gap than the semiconductor substrate, the electrode may provide ohmic contact, and the electrode may be provided with a boundary line continuously to prevent concentration of current. As a result, the resistance at the edge of the electrode can be lowered to prevent concentration of the electric field.
  • the semiconductor substrate is a GaAs substrate
  • the conductive layer is preferably any material selected from GaAs, InGaP, and AlGaAsP, and in the case where the conductive layer is GaAs,
  • An etch stop layer is provided, and a material selected from AlAs and InP is preferably used as the etch stop layer, and more preferably, an undoped buffer layer is stacked on the semiconductor substrate.
  • the at least one pair of conductive layers may be provided together on one side of the semiconductor substrate, or may be provided in pairs on both sides of the semiconductor substrate, and the electrodes may be respectively provided on the upper side of the conductive layer.
  • the electrode may be any electrode above the semiconductor substrate or any electrode below the semiconductor substrate.
  • at least two electrodes may be provided on the upper side of the semiconductor substrate, at least two on the lower side of the semiconductor substrate, and electrodes which are far from each other may be used in pairs. have.
  • the photoconductive semiconductor switch according to the second aspect of the present invention is a photoconductive semiconductor switch for converting an optical signal in the form of a pulse into an electrical signal in an ultrahigh frequency band including terahertz, the lower electrode of a pair of spaced apart electrodes A pair of doped conductive layers that extend further outward, including edge portions of the pair of conductive layers, wherein the pair of conductive layers further extend from the pair of electrodes in a direction facing each other It is characterized by having a ridge portion.
  • the electrode is a square, the vertex of the electrode is preferably provided round.
  • a method of manufacturing a photoconductive semiconductor switch comprising: growing a conductive layer on a semi-insulating semiconductor substrate that generates an electron hole pair by photons; Providing a pair of electrodes to the conductive layer; And etching the conductive layer to have a ridge portion in a shape larger than that of the pair of electrodes by using a mask larger than the electrode.
  • the ridge portion further extends from the electrode in a direction in which the pair of electrodes face each other, and before the growth of the conductive layer, a process of growing a buffer layer and an etch stop layer is further performed.
  • the etch stop layer and the etching solution or the etching chemical of the conductive layer may be provided differently, the electrode is preferably provided with a vertex round, after etching the conductive layer, to form a protective film, Preferably, a step of exposing the pair of electrodes is further included.
  • FIG. 1 is a perspective view of a photoconductive semiconductor switch according to an embodiment.
  • FIG. 2 is a cross-sectional view of a photoconductive semiconductor switch according to the embodiment.
  • FIG. 3 is a flowchart of a method of manufacturing a photoconductive semiconductor switch in accordance with an embodiment.
  • FIG. 4 is a perspective view of a photoconductive semiconductor switch in accordance with another embodiment.
  • Fig. 5 is a sectional view of a conventional photoconductive semiconductor switch, in which an vicinity of one electrode is enlarged.
  • FIG. 1 is a perspective view of a photoconductive semiconductor switch according to an embodiment
  • FIG. 2 is a cross-sectional view of a photoconductive semiconductor switch according to the embodiment.
  • the photoconductive semiconductor switch includes a semiconductor substrate 1, a buffer layer 2 provided above the semiconductor substrate 1, and at least spaced apart from each other above the buffer layer 2.
  • An etch stop layer 3 provided at two places, a conductive conductive layer 4 provided above the etch stop layer 3, and an electrode provided at at least one portion of the conductive layer 4 ( 5) is included.
  • the conductive layer 4 may include a plurality of electrons or holes even when there is no incident light. Therefore, the high resistance of the edge and the bottom of the electrode 5 and the problems caused by the conductive layer 4 can be partially solved.
  • a semi-insulating substrate having a low conductivity of very high quality may be preferably used.
  • donors or acceptors can be implanted at the deep level through Fe doping.
  • the semi-insulating substrate can be fabricated by compensating unintentionally shallowly doped levels of donors or acceptors.
  • the vertex portion of the electrode 5 is provided rounded, ie rounded.
  • the chamfer is provided so that concentration of charge does not occur.
  • the electrode has a very clean and continuous interface so that there is no deflection of electrons or holes.
  • the electrode is a quadrangular shape as a whole, the corner portion is formed rounded.
  • the vertices of the pair of electrodes facing each other are provided in a round shape.
  • the electrode 5 may be provided with various types of electrodes such as AuGe / Ni / Au, Pd / Ni / Au, and the like to provide ohmic contact.
  • the conductive layer 4 is doped n-type or p-type, so the resistance is low. In particular, it is very low compared to the substrate 1. If the conductive layer 4 is absent, there is no electron-hole pair because no incident light reaches the semiconductor layer immediately below the electrode forming direct ohmic contact. Therefore, the resistance is larger than the area between the two electrodes. Thus, high resistance occurs at the bottom of the electrode or at the edge of the electrode, resulting in a failure, which acts as a limitation of voltage and output.
  • the conductive layer 4 GaAs or InGaP or AlGaAs doped with n-type or p-type may be used. N + GaAs or n + InGaP may be applied for manufacturing convenience.
  • the conductive layer 4 may provide the ridge portion 41 as a ridge structure.
  • the ridge portion 41 may further extend in a direction facing each other in the pair of electrodes 5. According to this, the high resistance at the edge of the electrode 5 can be further lowered and can respond more actively to high voltage and high output.
  • the conductive layer 4 may be formed to have a structure in which light absorption is less than that of the substrate 1 using a material having a higher band gap than the substrate 1. This allows the incident light to reach the substrate 1 without being absorbed by the conductive layer 4 so that photons can play a role of providing electrons and holes, and abundant carriers exist in the ridge portion 41 to provide resistance. This is because the low state does not require the role of a photon. If the thickness of the conductive layer 4 is about 100nm ⁇ 1um may serve to provide a carrier, but is not limited thereto.
  • the length Lw of the ridge portion 41 has a very short length compared to the distance d between two electrodes of the photoconductive semiconductor switch.
  • the distance d between the electrodes may be about 0.1 mm to about 5 mm, and the length Lw of the ridge portion 41 may be about 10 ⁇ m to about 0.1 mm to perform a sufficient function.
  • the distance d between the electrodes may be provided at a rate of about 10 to 500 times the length Lw of the ridge portion.
  • the conductive layer 41 having the ridge portion 41 as can be seen in the above description, it is possible to maintain a low resistance even if the incident light does not reach the immediately and / or the edge of the electrode 5, and thus is provided with metal.
  • the high resistance region formed near the electrode 5 can be eliminated, so that the breakdown voltage of the photoconductive semiconductor switch can be increased. This is applied to a photoconductive semiconductor switch to which high power and high voltage are applied, which can be used in various applications.
  • the conductive layer 4 is doped with p-type or n-type, it is also easy to form ohmic contact with the ohmic metal, which may help to improve the characteristics of the photoconductive semiconductor switch element.
  • the buffer layer 2 may be provided above the substrate 1.
  • the buffer layer 2 may be provided for the protection of the substrate 1 and for crystal growth without defects.
  • Undoped GaAs may be used as the buffer layer 2.
  • An etch stop layer 3 may be provided between the buffer layer 2 and the conductive layer 4.
  • the etch stop layer 3 may be provided to selectively etch only the conductive layer 4 when etching to provide the ridge portion 41. That is, the buffer layer 2, the etch stop layer 3, the conductive layer 4, and the electrode 5 are provided on the substrate 1, and then the conductive layer 4 is etched to form the ridge portion 41. When providing, it has the purpose of etching out only the conductive layer 4.
  • the etch stop layer may be applied when the material of the conductive layer 4 is provided as GaAs and the etching ratio is similar to that of the buffer layer and the substrate layer. When the GaAs is used as the material of the conductive layer 4, the etch stop layer 3 is used. ) May be AlAs, AlGaAs, InGaP or InP. Since the etching ratio is different when the conductive layer 4 is provided with InGaP or AlGaAs, the etch stop layer 3 may not be provided.
  • the buffer layer 2 and the etch stop layer 3 are not necessarily provided. However, it is of course more preferable to provide for the convenience of the process, the performance improvement, and the yield increase.
  • the incident light is irradiated to the upper side, that is, the upper surface on which the electrode is provided with reference to the drawings.
  • the lower side that is, the lower surface on which the semiconductor substrate 1 is provided.
  • the semiconductor substrate 1 located below the electrode 5 is not conducive to the formation of electrons and holes because the electrode has a property of reflecting the incident light.
  • the incident light is irradiated onto the upper surface, the incident light is reflected by the electrode 5 provided as metal, so that the incident light does not reach the semiconductor substrate 1 of the electrode 5 and thus, the formation of electrons and holes It does not work and leads to light loss.
  • the incident light is irradiated to the lower surface so that no incident light is reflected by the electrode 5, and even though reflected, the incident light is incident on the semiconductor substrate 1 to aid in the generation of electrons and holes. Is more desirable. As a result, not only the efficiency of incident light can be increased, but also a high output voltage can be realized by lowering a resistance directly under the electrode 5.
  • the incident light is preferably irradiated not only to the semiconductor substrate 1 located between the electrodes 5 but also to a portion where the electrode 5 is located and a portion where the ridge portion 41 is located.
  • the incident light is a laser
  • the current pulse and the voltage pulse generated in the photoconductive semiconductor switch can be provided with the narrowest and the largest size. As a result, the resistance directly under the electrode 5 can be lowered, and a high output voltage can be realized.
  • FIG. 3 is a flowchart illustrating a method of manufacturing the photoconductive semiconductor switch according to the embodiment.
  • the photoconductive semiconductor switch is roughly divided into a step (S1) of growing each film constituting an element, a ridge providing step (S2) of providing a ridge portion 41, and a post-processing of the switch element.
  • Step (S3) is included.
  • the film forming process (S1) is carried out in the following process.
  • undoped GaAs is grown as a buffer layer 2 on the semi-insulated substrate (S11).
  • the buffer layer may be provided for easy growth of the conductive layer 4 or the like provided on the upper side thereof and for protecting the surface of the substrate 1.
  • An etch stop layer 3 may be grown on the buffer layer 2 (S12).
  • the etch stop layer 3 is provided for processing the ridge portion 41 when the conductive layer 4 has an etching ratio similar to that of the buffer layer 2 and the substrate 1.
  • AlAs, AlGaAs, InGaP, or InP may be used as the etch stop layer 3.
  • the buffer layer 2 and the etch stop layer 3 may not be provided.
  • the conductive layer 4 doped with n-type or p-type is grown to 100 nm to 1 um (S13). When growing, it can be grown by MBE or MOCVD.
  • the conductive layer 4 may be made of a material selected from InGaP, AlGaAs, and GaAs. In this case, the conductive layer 4 may be grown to 5 to 10 times the buffer layer 2.
  • a metal having a multilayer structure providing ohmic contact is provided as the electrode 5.
  • various materials such as AuGe / Ni / Au or Pd / Ni / Au may be used on the n-type semiconductor, and Au / Zn / Au, Pd / Mn / Sb / Au, or Ni / Mg on the p-type semiconductor. / Au and the like can be used.
  • the electrode 5 may be a method such as evaporation or sputtering, and when providing the shape of the electrode 5 by a lift off or etching process, it can be seen in FIG. As is the vertex forms the shape of the rounded electrode. According to such a configuration, it is possible to alleviate the problem of charge concentration at a specific point of the edge.
  • lithography is performed in the shape of a ridge portion 41 having a larger size than that of the electrode 5, and two ridge portions 41 facing each other are used as an etching mask.
  • the conductive layer 4 made of a material selected from among GaAs, InGaP and AlGaAs layers doped with n-type or p-type, which is positioned between is removed by etching.
  • the conductive layer 4 is made of an InGaP or AlGaAs material
  • GaAs and etching ratios provided to the buffer layer 2 and the substrate 1 are very large, and thus the conductive layer 4 may be selectively removed without a separate etch stop layer 3.
  • Al x Ga 1-x As (x ⁇ 0.3) or GaAs having a low content of aluminum it is difficult to selectively etch. Therefore, Al x Ga 1-x As (x> 0.6) having a very high AlAs, InGaP or aluminum content ) Or etch stop layer (3) provided by InP to provide a ridge portion 41 by using a wet or dry etching method up thereon.
  • the etch stop layer (3) between the ridge portions 41 facing each other using an etching solution or an etching chemical for removing the etch stop layer (3) (S31).
  • the buffer layer 2 is partially or wholly etched and removed (S32). If the buffer layer 2 has a very low concentration of undoping level (for example, 10 15 / cm 3 ), the buffer layer 2 may be removed.
  • a protective film is formed (S33).
  • the protective film may be performed by depositing a dielectric such as SiN x , SiO 2, or the like.
  • the passivation layer may be deposited at a thickness corresponding to about 1/4 of the laser wavelength for optical excitation. In this case, not only the function of the protective film, but also the role of an anti-reflection layer can be performed together.
  • the protective film positioned on the upper part of the electrode 5 is partially exposed to allow the electrode 5 to be electrically connected to the outside (S34).
  • the manufacturing method of the present invention may further include other embodiments.
  • a photoconductive semiconductor switch may be manufactured even when no buffer layer is provided, and a role may be performed even when an etch stop layer is not provided.
  • FIG. 4 is a cross-sectional view of a photoconductive semiconductor switch according to another embodiment.
  • the embodiment shown in FIG. 4 is based on the embodiment shown in FIGS. 1 to 3, and it is characteristically different from providing structures such as electrodes on both sides of the semiconductor substrate 1. Therefore, the descriptions of FIGS. 1 to 3 are to be applied as it is to the parts without a detailed description of the structure, operation, and manufacturing method.
  • a semiconductor substrate 1, a buffer layer 21, 22, and a conductive layer 42, 46 are provided. Electrodes are provided on the conductive layers 42 and 46. Specifically, the electrode is provided with a first electrode 101 and a second electrode 102 provided on the semiconductor substrate 1 spaced apart from each other on the upper side, and provided below the semiconductor substrate 1 The third electrode 103 and the fourth electrode 104 are included.
  • the etch stop layer 3 is presented in a form without, but may be provided if necessary, but not excluded.
  • the description of the original embodiment may be applied to the semiconductor substrate 1, the buffer layers 21, 22, and the conductive layers 42 and 46 as it is.
  • the conductive layers 42 and 46 may be doped with n-type or p-type.
  • one electrode on the upper side and one electrode on the lower side (for example, electrode 1 and electrode 4 are used in pairs, or electrode 2 and electrode 3 are used as a pair). Can be used). This is reduced when the electric field formed between the two electrodes to be used, in particular the electric field formed at the edge of each electrode, is paired using one electrode on the upper side and one electrode on the lower side, and thus This is because there is an advantage that can further reduce the deterioration phenomenon.
  • the photoconductive semiconductor switch provided according to the present invention can be used even at high voltage and high output. Therefore, the spectrum of the use of the photoconductive semiconductor switch can be made wider, and the reliability of the use thereof can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명에 따른 광전도 반도체 스위치에는, 입사광에 의해서 전자와 정공을 발생시키는 반도체 기판; 상기 반도체 기판 상의 이격되는 두 지점에 제공되고, 풍부한 캐리어에 의해서 낮은 저항을 가지는 적어도 한 쌍의 도전층; 및 상기 적어도 한 쌍의 도전층에 각각 접촉되는 적어도 한 쌍의 전극이 포함된다. 본 발명에 따르면, 광전도 반도체 스위치를 고전압 및 고출력에서도 사용할 수 있다.

Description

광전도 반도체 스위치 및 그 스위치의 제조방법
본 발명은 광전도 반도체 스위치에 관한 것으로서, 고전압 및 고출력으로 예시되는 극한의 환경에서도 신뢰성이 있는 동작이 가능한 광전도 반도체 스위치 및 그 스위치의 제조방법에 관한 것이다.
광전도 반도체 스위치(PCSS: PhotoConductive Semiconductor Switch)는 광신호를 전기적 신호로 변환시키는 장치로서, 특히, 초고주파 및 THz(테라헤르츠) 주파수 대역에서 펄스형태의 광신호를 전기신호로 변환하여 전자기파를 생성하는데 사용될 수 있다.
상기 광전도 반도체 스위치는 다음과 같이 동작한다. 먼저, 외부에서 입사하는 광자가 반도체층에서 흡수되어 전자/정공쌍을 생성한다. 상기 전자/정공쌍은 외부에서 인가되는 전압에 의해 상기 반도체에 형성된 전기장에 의해 분리될 뿐 아니라, 가속되어 높은 운동에너지를 가지게 되고, 캐리어의 중복재생성, 예를 들어, avlanch multiplication이 발생할 수 있다. 분리된 상기 전자/정공쌍은 두 개의 전극에 수집된다. 이러한 동작은 결국 외부의 빛이 전기신호로 변환되고 전자기파를 생성하는 것으로 이해할 수 있다. 상기 광전도 반도체 스위치에서, 빠른 전기적 응답을 통해 매우 짧은 전기적 펄스를 형성하기 위해서는, 반도체의 전자 및 정공의 모빌리티(mobility)가 커야 하고, 캐리어의 라이프타임(lifetime)이 짧아야 한다. 상기 캐리어의 모빌리티는 펄스의 라이징타임(rising time)을 결정하고, 캐리어의 라이프타임은 폴링타임(falling time)을 결정한다.
한편, 상기 광전도 반도체 스위치가 고출력(High power)의 스위칭을 하기 위해서는, 입사광이 없는 상태에서 높은 저항을 형성하여 전류를 흐르지 못하도록 막아야 하고, 입사광이 있는 경우에는 광자에 의해서 생성된 전자/정공쌍이 흐르는 전류의 전체 경로에서 저항이 충분히 줄어들어야 한다. 간단하게 설명하면, 빛이 있는 경우와 빛이 없는 경우의 저항의 차이가, 고전압 및 고출력으로 동작하는 광전도 반도체 스위치의 가장 중요한 성능 지표 중의 하나이다. 구체적으로는, 광전도 반도체 스위치에 수십 KV에서 수백 KV의 전압이 인가된 상태에서도 전류가 흐르지 않아 회로를 개방상태로 유지하기 위해서는, 상기 입사광이 없는 상태에서 상기 광전도 반도체 스위치의 저항이 기가오옴(giga Ω)이상이 되어서 전류를 매우 낮은 수준으로 억제하여야 한다. 결국, 광전도 반도체 스위치의 반도체는, 입사하는 빛이 없는 상태에서 절연체의 성질을 띠는 것이 바람직하다.
상기 광전도 반도체 스위치의 최대허용전압은, 반도체의 최대 허용 전기장의 세기, 및 광전도 반도체 스위치에 제공되는 두 전극 사이의 간극의 영향을 받을 수 있다. 그러나 상기 최대허용전압에 현실적으로 더 큰 영향을 미치는 것은, 광전도 반도체 스위치에 고전류가 흐를 때, 전극 주변에 형성된 전류 필라멘트에 의한 열화, 반도체 파괴현상, 및 반도체 표면에서의 플래쉬오버(flashover)에 의한 소자 열화현상이다. 이러한 제한 요인으로 인하여, 상기 광전도 반도체 스위치의 사용 전압은, 이론적인 반도체의 유전체 파괴 전압보다 매우 낮은 전압에서 결정된다. 다시 말하면, 상기 광전도 반도체 스위치의 최대허용전압은, 전극 주변 또는 반도체 표면에서의 브레이크다운(breakdown) 또는 플래쉬오버에 의한 소자열화에 의해서 제한된다.
상기되는 배경에 의해서 고전압 및 고출력에서 견딜 수 있는 광전도 반도체 스위치를 제조하기 위해서는 전극 주변에서 형성되는 전류필라멘트와 표면에서의 플래쉬오버를 억제할 수 있는 소자구조 또는 공정이 반드시 요청된다고 할 수 있다.
도 5는 종래 광전도 반도체 스위치의 단면도로서, 하나의 전극 부근을 확대한 그림이다. 도 5를 참조하면, 전극이 반도체로 입사하는 입사광을 막기 때문에 전극의 가장자리, 및 전극 밑의 저항이 매우 크다. 따라서 전극의 가장자리 및 전극의 바로 밑 부분에서 주로 소자 열화현상이 시작된다.
구체적으로 설명하면, 상기 광전도 반도체 스위치를 높은 전압에서 동작시킬 때, 반도체 내에 형성된 매우 높은 전기장은 흡수된 광자에 의해 생성된 소량의 전자 및 정공들에게 에너지를 주게 된다. 뿐만 아니라, 가속된 전자와 정공들은 중복 재생성(예를 들어, avalanche multiplication)을 통해 그 숫자가 지수함수적으로 늘어난다. 이와 같은 광이득이 있는 전압 영역에서 동작하는 광전도 반도체 스위치를 비선형 광전도 반도체 스위치라고 한다.
이 때에는 소자 내에 형성되는 전류 필라멘트를 통해 매우 높은 전류가 흐르게 된다. 소자 내에서 고 전류가 흐를 때, 반도체 내의 저항이 조금이라도 높은 부분(high resistance 영역)에서 전기 에너지의 소모가 매우 커 옴 손실(ohmic loss)에 의해서 온도가 상승한다. 이에 따라 반도체에 결함이 형성되고, 전극 주변에서 금속 또는 반도체가 타버리는 현상이 발생하는 것이다. 이는 광전도 반도체 스위치의 사용전압을 제한하는 주된 요인으로 작용하게 된다.
본 발명은 상기되는 배경하에서 제안되는 것으로서, 고전압 및 고출력에서도 안정적으로 동작할 수 있는 광전도 반도체 스위치 및 그 스위치의 제조방법을 제안한다.
본 발명의 제 1 발명에 따른 광전도 반도체 스위치는 입사광에 의해서 전자와 정공을 발생시키는 반도체 기판; 상기 반도체 기판 상의 이격되는 두 지점에 제공되고, 풍부한 캐리어에 의해서 낮은 저항을 가지는 한 쌍의 도전층; 및 상기 한 쌍의 도전층에 각각 접촉되는 한 쌍의 전극이 포함된다. 이에 따르면, 광전도 반도체 스위치의 사용범위를 넓힐 수 있다.
여기서, 상기 한 쌍의 도전층 중의 적어도 하나는, 서로 마주보는 방향으로 상기 전극으로부터 더 연장되는 릿지부를 가져서, 상기 전극의 접촉부에서 저항을 낮출 수 있고, 상기 릿지부는 상기 한 쌍의 도전층에 모두 제공되는 것이 더욱 바람직하다. 상기 한 쌍의 전극사이의 거리는 상기 릿지부의 길이에 비하여 10~500배인 것이 더욱 바람직하고, 상기 한 쌍의 전극사이의 거리는 0.1 ~ 5mm이고, 상기 릿지부의 길이는 10um ~ 0.1mm로 제공될 수 있다.
또한, 상기 도전층은 상기 반도체 기판에 비하여 밴드갭이 더 크게 제공될 수 있고, 상기 전극은 오믹접촉을 제공할 수 있고, 상기 전극은 경계선이 연속적으로 제공되어 전류의 집중을 방지할 수 있다. 이로써, 전극의 가장자리에서 저항을 낮추어 전기장의 집중현상을 방지할 수 있다.
또한, 상기 반도체 기판은 GaAs기판인 것이 바람직하고, 상기 도전층은, GaAs, InGaP, 및 AlGaAsP에서 선택되는 어느 물질이 사용되는 것이 바람직하고, 상기 도전층이 GaAs인 경우에는 상기 도전층의 하측에 에치스탑층(etch stop layer)이 제공되고, 상기 에치스탑층은 AlAs 및 InP에서 선택되는 어느 물질이 사용되는 것이 바람직하고, 상기 반도체 기판의 상측에는 도핑되지 않은 버퍼층이 적층되는 것이 더욱 바람직하다.
또한, 상기 상기 적어도 한 쌍의 도전층은 상기 반도체 기판의 어느 일측에 함께 제공되거나, 상기 반도체 기판의 양면에 한 쌍씩 제공되고, 상기 전극은 상기 도전층의 상측에 각각 제공될 수 있다. 나아가서, 상기 반도체 기판의 양면에 도전층이 모두 제공되는 경우에는, 상기 광전도 반도체 스위치의 사용 시에, 상기 전극은, 상기 반도체 기판의 상측에 있는 어느 전극, 상기 반도체 기판의 하측에 있는 어느 전극이, 쌍으로 사용할 수 있고, 이 경우에, 상기 전극은, 상기 반도체 기판의 상측에 적어도 두 개, 상기 반도체 기판의 하측에 적어도 두 개가 제공되고, 서로 거리가 먼 전극이 쌍으로 사용되도록 할 수 있다.
본 발명의 제 2 발명에 따른 광전도 반도체 스위치에는, 테라헤르츠를 포함하는 초고주파 대역에서 펄스형태의 광신호를 전기신호로 변환하는 광전도 반도체 스위치로서, 한 쌍의 서로 이격되는 전극의 하측에 전극의 모서리부위를 포함하여 그 바깥쪽으로 더 연장되는 도핑되는 한 쌍의 도전층을 가지고, 상기 한 쌍의 도전층에는, 상기 한 쌍의 도전층이 서로 마주보는 방향으로 상기 한 쌍의 전극에서 더 연장되는 릿지부를 가지는 것을 특징으로 한다. 여기서, 상기 전극은 사각형으로서, 그 꼭지점은 둥글게 제공되는 것이 바람직하다.
본 발명의 제 3 발명에 따른 광전도 반도체 스위치의 제조방법에는, 광자에 의해서 전자정공쌍을 발생시키는 반절연 반도체 기판 상에 도전층을 성장하는 것; 상기 도전층에 한 쌍의 전극을 제공하는 것; 및 상기 전극보다 큰 마스크를 활용하여 상기 한 쌍의 전극보다 더 큰 모양으로 릿지부를 가지도록 상기 도전층을 식각하는 것이 포함된다.
여기서, 상기 릿지부는 상기 한 쌍의 전극이 마주보는 방향으로 상기 전극에서 더 연장되는 것이 바람직하고, 상기 도전층의 성장 전에, 버퍼층 및 에치스탑층을 성장하는 공정이 더 수행되는 것이 바람직하고, 상기 에치스탑층과 상기 도전층의 식각용액 또는 식각용 화학물질은 서로 다르게 제공될 수 있고, 상기 전극은 꼭지점이 둥글게 제공되는 것이 바람직하고, 상기 도전층을 식각한 다음에, 보호막을 형성하고, 상기 한 쌍의 전극을 노출시키는 공정이 더 포함되는 것이 바람직하다.
본 발명에 따르면, 고전압 및 고출력에서도 신뢰성있게 사용할 수 있는 광전도 반도체 스위치 및 그 스위치의 제조방법을 제안할 수 있다.
도 1은 실시예에 따른 광전도 반도체 스위치의 사시도.
도 2는 실시예에 다른 광전도 반도체 스위치의 단면도.
도 3은 실시예에 따른 광전도 반도체 스위치의 제조방법의 흐름도.
도 4는 다른 실시예에 따른 광전도 반도체 스위치의 사시도.
도 5는 종래 광전도 반도체 스위치의 단면도로서, 하나의 전극 부근을 확대한 도면.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 그러나, 본 발명의 사상은 이하의 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에 포함되는 다른 실시예를 구성요소의 부가, 변경, 삭제, 및 추가 등에 의해서 용이하게 제안할 수 있을 것이나, 이 또한 본 발명 사상의 범위 내에 포함된다고 할 것이다.
도 1은 실시예에 따른 광전도 반도체 스위치의 사시도이고, 도 2는 실시예에 다른 광전도 반도체 스위치의 단면도이다.
도 1 및 도 2를 참조하면, 광전도 반도체 스위치는, 반도체 기판(1)과, 상기 반도체 기판(1)의 상측에 제공되는 버퍼층(2)과, 상기 버퍼층(2) 상측에서 서로 이격되는 적어도 두 개소에서 제공되는 에치스탑층(3)과, 상기 에치스탑층(3)의 상측에 제공되는 도전성의 도전층(4)과, 상기 도전층(4)의 적어도 어느 일 부분에 제공되는 전극(5)이 포함된다. 상기 도전층(4)에는 입사광이 없는 때에도 전자 또는 정공이 다수 포함될 수 있다. 따라서 상기 도전층(4)에 의해서 상기 전극(5)의 가장자리 및 밑 부분의 높은 저항 및 그로 인한 문제를 일 부분 해소할 수 있다.
상기 각 구성을 개별적으로 더 상세하게 설명한다.
상기 반도체 기판(1)으로는 매우 높은 품질의 전도도가 낮은 반절연(semi-insulating) 기판이 바람직하게 사용할 수 있다. 이 중에서 화합물 반도체로서 GaAs기판의 경우에는, Fe doping을 통해 도너(donor) 또는 어셉터(acceptor)를 디프 레벨로 주입할 수 있다. 따라서, 의도치않게(unintentionally) 얕게 도핑된 레벨의 도너 또는 어셉터를 보상(compensation)함으로써, 상기 반절연 기판을 제조할 수 있다.
상기 전극(5)의 꼭지점 부분은 라운드지게, 즉 둥글게 제공된다. 다시 말하면, 모따기부가 제공되도록 하여 전하의 집중현상이 발생하지 않도록 한다. 이로써, 전극은 매우 깨끗하고 연속적인 경계면을 가지도록 하여 전자 또는 정공의 쏠림현상이 없도록 한다. 도 1에는 전극이 전체적으로 사각형 형태로서 꼭지점 부분은 둥글게 형성되는 것을 볼 수 있다. 광자에 의해서 발생한 전자 및 정공의 이동방향을 참조할 때(즉, 전자 또는 정공의 이동경로), 한 쌍의 전극이 서로 마주보는 방향의 꼭지점은 둥글게 제공되는 것이 더욱 바람직하게 예시될 수 있다.
상기 전극(5)은 오믹접촉을 제공할 수 있도록, AuGe/Ni/Au, Pd/Ni/Au 등과 같은 다양한 양상의 전극이 제공될 수 있다.
상기 도전층(4)은 n형 또는 p형으로 도핑되어 있어 저항이 낮다. 특히 기판(1)에 비하여 매우 낮다. 만약, 도전층(4)이 없는 경우에는, 직접 오믹접촉을 형성하는 전극의 바로 밑 부분의 반도체층에는 입사광이 닿지 않기 때문에 전자-정공쌍이 없다. 따라서 두 전극 사이의 영역보다 저항이 크다. 따라서, 전극의 밑 부분 또는 전극의 가장자리에서 높은 저항이 발생하여 고장이 발생하고, 이는 전압 및 출력의 제한으로 작용한다. 상기 도전층(4)은 n형 또는 p형으로 도핑되는 GaAs 또는 InGaP 또는 AlGaAs가 사용될 수 있다. 제작상의 편의를 위하여 n+GaAs 또는 n+InGaP가 적용될 수 있다.
또한, 상기 도전층(4)은 릿지구조(ledge structure)로서 릿지부(41)를 제공할 수 있다. 다시 말하면, 상기 릿지부(41)는 한 쌍의 상기 전극(5)에서 서로 마주보는 방향으로 더 연장되어 있을 수 있는 것이다. 이에 따르면, 전극(5)의 가장자리에서의 고저항을 더욱 낮출 수 있고 고전압 및 고출력에 더욱 능동적으로 대응할 수 있다. 또한, 상기 도전층(4)은 기판(1)보다 밴드갭이 더 높은 물질을 사용하여 광흡수가 기판(1)에 비하여 덜 일어나는 구조로 제공할 수 있다. 이는 상기 입사광이 도전층(4)에서 흡수되지 않고 기판(1)에 도달하여 광자가 전자 및 정공을 제공하는 역할을 수행할 수 있도록 하는 것과, 릿지부(41)에는 캐리어가 풍부하게 존재하여 저항이 낮은 상태이므로 광자의 역할이 필요없기 때문이다. 상기 도전층(4)의 두께는 100nm ~ 1um정도의 두께이면 캐리어를 제공하는 기능을 수행할 수 있으나, 이에 한정될 필요는 없다.
상기 릿지부(41)의 길이(Lw)는 광전도 반도체 스위치의 두 전극사이의 거리 (d)에 비해 매우 짧은 길이를 가진다. 일 예로서, 상기 전극사이의 거리(d)는 0.1mm ~ 5mm정도이고, 릿지부(41)의 길이(Lw)는 10um ~ 0.1mm정도이면 충분한 기능을 수행할 수 있다. 다른 방식으로 정의하면 전극사이의 거리(d)는 릿지부의 길이(Lw)의 대략 10 ~ 500배 정도의 비율로 제공될 수 있다.
상기되는 설명에서 볼 수 있는 바와 같이 릿지부(41)를 가지는 도전층(41)에 따르면, 상기 전극(5)의 바로 및 또는 가장자리에서는 입사광이 미치지 않더라도 낮은 저항을 유지하고, 따라서 금속으로 제공되는 전극(5)의 근처에 형성이 되는 고저항 영역을 제거할 수 있어 광전도 반도체 스위치의 항복전압을 높일 수 있다. 이는 고출력 및 고전압이 인가되는 광전도 반도체 스위치에 적용되어 다양한 사용처에 사용할 수 있는 것이 된다.
상기 도전층(4)은, p형 또는 n형으로 도핑되어 있으므로, 오믹금속과의 오믹접촉의 형성도 용이하므로 광전도 반도체 스위치 소자의 특성향상에도 도움이 될 수 있다.
상기 기판(1)의 상측에는 버퍼층(2)이 제공될 수 있다. 상기 버퍼층(2)은 기판(1)의 보호와, 결함이 없는 결정성장을 위하여 제공될 수 있다. 상기 버퍼층(2)으로는 undoped GaAs가 사용될 수 있다.
상기 버퍼층(2)과 상기 도전층(4)의 사이에는 에치스탑층(3)이 제공될 수 있다. 상기 에치스탑층(3)은 릿지부(41)를 제공하기 위하여 식각을 수행할 때, 도전층(4)만을 선택적으로 식각하기 위하여 제공될 수 있다. 즉, 기판(1)에 버퍼층(2), 에치스탑층(3), 도전층(4), 및 전극(5)을 제공한 다음에, 도전층(4)을 식각하여 릿지부(41)를 제공할 때 도전층(4)만을 식각해 내기 위한 목적을 가진다. 상기 에치스탑층은 도전층(4)의 재질이 GaAs로 제공되어 버퍼층 및 기판층과 식각비가 유사한 경우에 적용될 수 있는 것으로서, 도전층(4)의 재질로 GaAs가 사용될 때 상기 에치스탑층(3)은 AlAs, AlGaAs, InGaP 또는 InP가 사용될 수 있다. 상기 도전층(4)이 InGaP 또는 AlGaAs로 제공될 때에는 식각비가 다르기 때문에, 상기 에치스탑층(3)은 제공되지 않을 수 있다.
상기 버퍼층(2) 및 상기 에치스탑층(3)은 필수적으로 제공되지는 않는다. 그러나, 공정의 편의, 성능향상, 및 수율상승을 위하여 제공되는 것이 더 바람직한 것은 물론이다.
한편, 상기되는 실시예의 설명에서 입사광은 도면을 기준으로 상측, 즉, 전극이 제공되어 있는 상면으로 조사되는 것으로 되어 있다. 그러나, 하측, 즉 반도체 기판(1)이 제공되는 하면으로 조사되는 것이 더 바람직하다. 이는 전극은 상기 입사광을 반사하는 성질이 있기 때문에, 전극(5)의 하측에 위치하는 반도체 기판(1)은 전자 및 정공의 형성에 도움이 되지 않기 때문이다. 다시 말하면, 상면으로 입사광이 조사될 때에는 금속으로 제공되는 전극(5)에 의해서 입사광이 반사되기 때문에, 전극(5) 및의 반도체 기판(1)에는 입사광이 닿지 못하고, 따라서, 전자 및 정공의 형성의 작용을 하지 못하고 광손실로 이어지는 것이다. 따라서 하면으로 입사광이 조사되도록 하여 전극(5)에 의해서 반사되는 입사광이 없고, 비록 반사되더라도 반도체 기판(1)으로 입사되도록 하여 다시 전자 및 정공의 발생에 도움이 되도록 함으로써, 입사광을 충분히 사용할 수 있도록 하는 것이 더 바람직한 것이다. 이로써 입사광의 효율을 높일 수 있을 뿐만 아니고, 전극(5) 바로 밑에서의 저항을 낮추어서 높은 출력전압을 구현할 수 있다.
또한, 상기 입사광은 상기 전극(5) 사이에 위치하는 반도체 기판(1)만이 아니고, 전극(5)이 위치하는 부분과 릿지부(41)가 위치하는 부분에 대해서도 조사되도록 하는 것이 바람직하다. 이 경우에는 입사광이 레이저 인 경우에, 광전도 반도체 스위치에서 생성되는 전류펄스 및 전압펄스가 가장 폭이 좁고 크기가 크게 제공될 수 있다. 이로써 전극(5) 바로 밑에서의 저항을 낮출 수 있고, 높은 출력전압을 구현할 수 있다.
도 3은 실시예에 따른 광전도 반도체 스위치의 제조방법을 설명하는 흐름도이다.
도 3을 참조하면, 상기 광전도 반도체 스위치는 크게 나누면, 소자를 이루는 각 막을 성장하는 공정(S1), 릿지부(41)를 제공하는 릿지제공공정(S2), 및 스위치소자를 후처리하는 후가공공정(S3)이 포함된다.
먼저, 상기 성막공정(S1)은 다음과 같은 과정으로 진행된다. 반절연(Semi insulating) GaAs기판(1)을 제공한 다음에, 그 반절연 기판 상에 undoped GaAs를 버퍼층(2)으로 성장한다(S11). 상기 버퍼층은 그 상측에 제공되는 도전층(4) 등의 용이한 성장 및 기판(1)의 표면을 보호하기 위하여 제공될 수 있다. 상기 버퍼층(2) 상에 에치스탑층(3)을 성장시킬 수 있다(S12). 상기 에치스탑층(3)은 상기 도전층(4)이 상기 버퍼층(2) 및 상기 기판(1)과 유사한 식각비를 가지는 경우에 릿지부(41)의 가공을 위하여 제공되는 것이다. 예를 들어, 상기 도전층(4)으로 n형 GaAs가 적용될 때, 상기 에치스탑층(3)으로는 AlAs, AlGaAs, InGaP 또는 InP를 사용할 수 있다.
상기 버퍼층(2) 및 상기 에치스탑층(3)은 제공되지 아니할 수도 있다.
그 다음에, n형 또는 p형으로 도핑되는 상기 도전층(4)을 100nm ~ 1um로 성장한다(S13). 성장시에는 MBE또는 MOCVD로 성장시킬 수 있다. 상기 도전층(4)은 InGaP, AlGaAs, 및 GaAs 중에서 선택되는 재질이 사용될 수 있다. 이 때 상기 도전층(4)은 상기 버퍼층(2)의 5 ~ 10배로 성장시킬 수 있다.
그 다음에, 오믹접촉을 제공하는 다층구조의 금속을 전극(5)으로서 제공한다. 다층구조로는 n형 반도체 위에는 AuGe/Ni/Au, 또는 Pd/Ni/Au 등의 다양한 재질이 사용될 수 있고 p형 반도체 위에는 Au/Zn/Au, Pd/Mn/Sb/Au, 또는 Ni/Mg/Au 등이 사용될 수 있다. 상기 전극(5)은 증착(evaporation) 또는 스퍼터링(sputtering) 등의 방법이 사용될 수 있고, 리프트오프(Lift off) 또는 식각공정에 의해서 전극(5)의 형상을 제공할 때에는, 도 1에서 볼 수 있는 바와 같이 꼭지점이 둥글게 형성된 전극의 모양을 형성한다. 이와 같은 구성에 의하면 가장자리의 특정지점에서 전하가 집중되는 문제점을 완화시킬 수 있다.
상기 릿지제공공정(S2)은, 전극(5)보다 더 큰 크기를 가지는 릿지부(41)의 모양으로 리소그래피(lithography)를 시행하고, 이를 식각 마스크로 사용하여 마주보는 두 개의 릿지부(41)의 사이에 위치하는 n형 또는 p형으로 도핑이 되어 있는 GaAs, InGaP 및 AlGaAs층 중에서 선택되는 재질의 도전층(4)을 식각을 통해 제거한다.
이때, 도전층(4)이 InGaP 또는 AlGaAs물질로 제공되는 경우에는 버퍼층(2) 및 기판(1)에 제공되는 GaAs와 식각비가 매우 크기 때문에 별도의 에치스탑층(3)이 없이도 선택적으로 제거할 수 있다. 그러나, 알루미눔의 함량이 낮은 AlxGa1-xAs(x<0.3) 또는 GaAs의 경우 선택적 식각이 어려우므로, AlAs, InGaP, 알루미늄 함량이 매우 높은 AlxGa1-xAs(x>0.6) 또는 InP로 제공되는 에치스탑층(3)을 제공하여 그 위까지 습식 또는 건식식각방법을 사용하여 릿지부(41)를 제공할 수 있다.
상기 후가공공정(S3)에서는, 먼저, 상기 에치스탑층(3)을 제거하는 식각용액 또는 식각용 화학물질을 사용하여 마주보는 릿지부(41) 사이의 에치스탑층(3)을 제거한다(S31). 이후에 버퍼층(2)을 부분적으로 또는 전체적으로 식각하여 제거한다(S32). 상기 버퍼층(2)이 매우 낮은 농도의 언도핑 레벨(예를 들어, 1015/cm3)인 경우에는, 버퍼층(2)을 제거하지 않아도 무방할 수 있다.
이후에는 보호막을 형성한다(S33). 상기 보호막으로는 SiNx, SiO2 등과 같은 유전체를 증착하는 것으로서 수행할 수 있다. 이 때 보호막(passivation layer)은 광학여기(optical excitation)를 위한 레이저 파장의 1/4정도에 해당하는 두께로 증착할 수 있다. 이 경우에는 보호막의 기능뿐만이 아니라, 무반사막(anti-reflection layer)의 역할도 함께 수행할 수 있다.
상기 보호막 형성공정(S33)의 다음에는, 상기 전극(5)의 윗 부분에 위치한 보호막을 부분적으로 노출하여, 상기 전극(5)이 외부와 전기적으로 연결될 수 있도록 한다(S34).
본 발명의 제조방법에는 다른 실시예를 더 포함할 수 있다. 예를 들어, 버퍼층이 제공되지 않는 경우에도 광전도 반도체 스위치를 제조할 수 있고, 에치스탑층이 제공되지 않는 경우에도 그 역할을 수행할 수 있다.
도 4는 다른 실시예에 따른 광전도 반도체 스위치의 단면도이다. 도 4에 제시되는 실시예는 도 1내지 도 3에 제시되는 실시예를 바탕으로 하고, 전극 등의 구조물을 반도체 기판(1)의 양면에 제공하는 것이 특징적으로 달라진다. 따라서 구조, 작용, 및 제조방법에 대하여 구체적인 설명이 없는 부분은 도 1내지 도 3의 설명이 그대로 적용되는 것으로 한다.
도 4를 참조하면, 다른 실시예에 따른 광전도 반도체 스위치에는, 반도체 기판(1)과 버퍼층(21)(22)과 도전층(42)(46)이 제공된다. 상기 도전층(42)(46)에는 전극이 제공된다. 구체적으로 상기 전극에는, 상기 반도체 기판(1)을 기준으로 할 때 상측에 서로 이격되게 제공되는 제 1 전극(101) 및 제 2 전극(102)과, 상기 반도체 기판(1)의 하측에 제공되는 제 3 전극(103) 및 제 4 전극(104)이 포함된다.
상기 다른 실시예에서는, 상기 에치스탑층(3)이 없는 형태로 제시하였으나 필요한 경우에는 제공될 수 있는 것이지 제외하는 것은 아니다. 상기 반도체 기판(1)과 버퍼층(21)(22)과 도전층(42)(46)에 대해서는 원 실시예의 설명이 그대로 적용될 수 있다. 특히, 상기 도전층(42)(46)은 n형 또는 p형으로 도핑되어 있을 수 있다.
다른 실시예에 따른 상기 광전도 반도체 스위치를 사용할 때에는, 상측에 있는 하나의 전극과 하측에 있는 하나의 전극을 쌍(예를 들어, 전극 1과 전극 4를 쌍으로 사용하거나 전극 2와 전극 3을 쌍을 사용하는 경우)으로 하여 사용할 수 있다. 이는 사용하는 두 전극 사이에 형성되는 전기장, 특히 각 전극의 가장자리에 형성되는 전기장이, 상측에 있는 하나의 전극과 하측에 있는 하나의 전극을 쌍으로 사용하는 경우에 줄어들고, 따라서 광전도 반도체 스위치의 열화현상을 더 줄일 수 있는 장점이 있기 때문이다. 물론, 어느 한 전극을 사용하다가 열화가 발생하였을 때에는, 사용하는 전극의 쌍을 바꾸거나, 반도체 기판을 중심으로 상하를 뒤집으면 재사용하는 것이 가능한 장점을 얻을 수도 있다.
본 발명에 따라서 제공되는 광전도 반도체 스위치는, 고전압 및 고출력에서도 사용할 수 있다. 따라서, 광전도 반도체 스위치의 사용처에 대한 스펙트럼을 더 넓게 할 수 있고, 그 사용에 대한 신뢰성을 높일 수 있다.

Claims (24)

  1. 입사광에 의해서 전자와 정공을 발생시키는 반도체 기판;
    상기 반도체 기판 상의 이격되는 두 지점에 제공되고, 풍부한 캐리어에 의해서 낮은 저항을 가지는 적어도 한 쌍의 도전층; 및
    상기 적어도 한 쌍의 도전층에 각각 접촉되는 적어도 한 쌍의 전극이 포함되는 광전도 반도체 스위치.
  2. 제 1 항에 있어서,
    상기 한 쌍의 도전층 중의 적어도 하나는, 서로 마주보는 방향으로 상기 전극으로부터 더 연장되는 릿지부를 가져서, 상기 전극의 접촉부에서 저항을 낮추는 광전도 반도체 스위치.
  3. 제 2 항에 있어서,
    상기 릿지부는 상기 한 쌍의 도전층에 모두 제공되는 광전도 반도체 스위치.
  4. 제 2 항에 있어서,
    상기 한 쌍의 전극사이의 거리는 상기 릿지부의 길이에 비하여 10~500배인 광전도 반도체 스위치.
  5. 제 2 항에 있어서,
    상기 한 쌍의 전극사이의 거리는 0.1 ~ 5mm이고, 상기 릿지부의 길이는 10um ~ 0.1mm인 광전도 반도체 스위치.
  6. 제 1 항에 있어서,
    상기 도전층은 상기 반도체 기판에 비하여 밴드갭이 더 큰 광전도 반도체 스위치.
  7. 제 1 항에 있어서,
    상기 전극은 오믹접촉을 제공하는 광전도 반도체 스위치.
  8. 제 1 항에 있어서,
    상기 전극은 경계선이 연속적으로 제공되는 광전도 반도체 스위치.
  9. 제 1 항에 있어서,
    상기 반도체 기판은 GaAs기판인 광전도 반도체 스위치.
  10. 제 9 항에 있어서,
    상기 도전층은, GaAs, InGaP, 및 AlGaAsP에서 선택되는 어느 물질이 사용되는 광전도 반도체 스위치.
  11. 제 10 항에 있어서,
    상기 도전층이 GaAs인 경우에는 상기 도전층의 하측에 에치스탑층이 제공되고, 상기 에치스탑층은 AlAs 및 InP에서 선택되는 어느 물질이 사용되는 광전도 반도체 스위치.
  12. 제 1 항에 있어서,
    상기 반도체 기판의 상측에는 도핑되지 않은 버퍼층이 적층되는 광전도 반도체 스위치.
  13. 제 1 항에 있어서,
    상기 적어도 한 쌍의 도전층은 상기 반도체 기판의 어느 일측에 함께 제공되는 광전도 반도체 스위치.
  14. 제 2 항에 있어서,
    상기 적어도 한 쌍의 도전층은 상기 반도체 기판의 양면에 한 쌍씩 제공되고, 상기 전극은 상기 도전층의 상측에 각각 제공되는 광전도 반도체 스위치.
  15. 제 1 항에 있어서,
    상기 광전도 반도체 스위치의 사용 시에, 상기 전극은, 상기 반도체 기판의 상측에 있는 어느 전극, 상기 반도체 기판의 하측에 있는 어느 전극이, 쌍으로 사용하는 광전도 반도체 스위치.
  16. 제 15 항에 있어서,
    상기 전극은, 상기 반도체 기판의 상측에 적어도 두 개, 상기 반도체 기판의 하측에 적어도 두 개가 제공되고, 서로 거리가 먼 전극이 쌍으로 사용되는 광전도 반도체 스위치.
  17. 테라헤르츠를 포함하는 초고주파 대역에서 펄스형태의 광신호를 전기신호로 변환하는 광전도 반도체 스위치로서,
    적어도 한 쌍의 서로 이격되는 전극의 하측에 전극의 모서리부위를 포함하여 그 바깥쪽으로 더 연장되는 도핑되는 적어도 한 쌍의 도전층을 가지고,
    상기 적어도 한 쌍의 도전층에는, 상기 한 쌍의 도전층이 서로 마주보는 방향으로 상기 적어도 한 쌍의 전극에서 더 연장되는 릿지부를 가지는 광전도 반도체 스위치.
  18. 제 17 항에 있어서,
    상기 전극은 사각형으로서, 그 꼭지점은 둥글게 제공되는 광전도 반도체 스위치.
  19. 광자에 의해서 전자정공쌍을 발생시키는 반절연 반도체 기판 상에 도전층을 성장하는 것;
    상기 도전층에 한 쌍의 전극을 제공하는 것; 및
    상기 전극보다 큰 마스크를 활용하여 상기 한 쌍의 전극보다 더 큰 모양으로 릿지부를 가지도록 상기 도전층을 식각하는 것이 포함되는 광전도 반도체 스위치의 제조방법.
  20. 제 19 항에 있어서,
    상기 릿지부는 상기 한 쌍의 전극이 마주보는 방향으로 상기 전극에서 더 연장되는 광전도 반도체 스위치의 제조방법.
  21. 제 19 항에 있어서,
    상기 도전층의 성장 전에, 버퍼층 및 에치스탑층을 성장하는 공정이 더 수행되는 광전도 반도체 스위치의 제조방법.
  22. 제 21 항에 있어서,
    상기 에치스탑층과 상기 도전층을 위한, 식각용액 또는 식각화학물질은 서로 다른 광전도 반도체 스위치의 제조방법.
  23. 제 15 항에 있어서,
    상기 전극은 꼭지점이 둥글게 제공되는 광전도 반도체 스위치의 제조방법.
  24. 제 15 항에 있어서,
    상기 도전층을 식각한 다음에, 보호막을 형성하고, 상기 한 쌍의 전극을 노출시키는 공정이 포함되는 광전도 반도체 스위치의 제조방법.
PCT/KR2015/004289 2014-12-02 2015-04-29 광전도 반도체 스위치 및 그 스위치의 제조방법 WO2016088952A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/532,980 US10403780B2 (en) 2014-12-02 2015-04-29 Photoconductive semiconductor switch and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0170566 2014-12-02
KR1020140170566A KR101644794B1 (ko) 2014-12-02 2014-12-02 광전도 반도체 스위치 및 그 스위치의 제조방법

Publications (1)

Publication Number Publication Date
WO2016088952A1 true WO2016088952A1 (ko) 2016-06-09

Family

ID=56091877

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/004289 WO2016088952A1 (ko) 2014-12-02 2015-04-29 광전도 반도체 스위치 및 그 스위치의 제조방법

Country Status (3)

Country Link
US (1) US10403780B2 (ko)
KR (1) KR101644794B1 (ko)
WO (1) WO2016088952A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059932A1 (en) * 2017-09-22 2019-03-28 Lawrence Livermore National Security, Llc CHARGE TRAP PHOTOCONDUCTIVE APPARATUS

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101644794B1 (ko) 2014-12-02 2016-08-12 광주과학기술원 광전도 반도체 스위치 및 그 스위치의 제조방법
US10134927B2 (en) * 2016-07-08 2018-11-20 Lawrence Livermore National Security, Llc Reliable electrical contacts for high power photoconductive switches
CN109166936A (zh) * 2018-08-09 2019-01-08 镇江镓芯光电科技有限公司 一种高阻AlGaN基光导开关器件及其制备方法
US11804839B1 (en) 2020-01-28 2023-10-31 Government Of The United States As Represented By The Secretary Of The Air Force Integrated trigger photoconductive semiconductor switch
US20240097064A1 (en) * 2022-09-09 2024-03-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Low resistance photoconductive semiconductor switch (pcss)
WO2024054966A1 (en) 2022-09-09 2024-03-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Light controlled switch module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086824A (ja) * 2001-09-14 2003-03-20 National Institute Of Advanced Industrial & Technology 超高速光電気信号変換素子
JP2003209269A (ja) * 2002-01-15 2003-07-25 Tochigi Nikon Corp テラヘルツ光発生素子の保護方法及びテラヘルツ光発生装置
KR20130030548A (ko) * 2011-09-19 2013-03-27 삼성전기주식회사 적층 세라믹 전자 부품
KR101291319B1 (ko) * 2009-09-18 2013-07-30 한국전자통신연구원 테라헤르츠파 발생/검출기 및 그의 제조방법
JP2014165413A (ja) * 2013-02-27 2014-09-08 Seiko Epson Corp 光伝導アンテナ、カメラ、イメージング装置、および計測装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248992B1 (en) * 1999-06-18 2001-06-19 Sandia Corporation High gain photoconductive semiconductor switch having tailored doping profile zones
JP2008098576A (ja) * 2006-10-16 2008-04-24 Yokogawa Electric Corp 光導電スイッチ
US8299861B2 (en) * 2010-10-21 2012-10-30 Eureka Aerospace, Inc. Modular microwave source
JP5797989B2 (ja) * 2011-09-13 2015-10-21 パイオニア株式会社 アンテナ素子およびアンテナ素子の製造方法
KR101644794B1 (ko) 2014-12-02 2016-08-12 광주과학기술원 광전도 반도체 스위치 및 그 스위치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086824A (ja) * 2001-09-14 2003-03-20 National Institute Of Advanced Industrial & Technology 超高速光電気信号変換素子
JP2003209269A (ja) * 2002-01-15 2003-07-25 Tochigi Nikon Corp テラヘルツ光発生素子の保護方法及びテラヘルツ光発生装置
KR101291319B1 (ko) * 2009-09-18 2013-07-30 한국전자통신연구원 테라헤르츠파 발생/검출기 및 그의 제조방법
KR20130030548A (ko) * 2011-09-19 2013-03-27 삼성전기주식회사 적층 세라믹 전자 부품
JP2014165413A (ja) * 2013-02-27 2014-09-08 Seiko Epson Corp 光伝導アンテナ、カメラ、イメージング装置、および計測装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059932A1 (en) * 2017-09-22 2019-03-28 Lawrence Livermore National Security, Llc CHARGE TRAP PHOTOCONDUCTIVE APPARATUS
US11366401B2 (en) 2017-09-22 2022-06-21 Lawrence Livermore National Security, Llc Photoconductive charge trapping apparatus

Also Published As

Publication number Publication date
KR20160066333A (ko) 2016-06-10
KR101644794B1 (ko) 2016-08-12
US10403780B2 (en) 2019-09-03
US20180053872A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
WO2016088952A1 (ko) 광전도 반도체 스위치 및 그 스위치의 제조방법
KR100375829B1 (ko) 아발란치 광 검출기
US9431557B2 (en) Photodetector for ultraviolet radiation, having a high sensitivity and a low dark current
US10297705B2 (en) Avalanche photodiode
EP0142316A2 (en) Improved p-i-n- and avalanche photodiodes
KR101321280B1 (ko) 광도전 장치
JPWO2006046276A1 (ja) アバランシェフォトダイオード
EP2669934B1 (en) Semiconductor device
WO2014068850A1 (ja) フォトダイオード
US6262465B1 (en) Highly-doped P-type contact for high-speed, front-side illuminated photodiode
US5343054A (en) Semiconductor light-detection device with recombination rates
CN107248536B (zh) 基于量子阱结构的光开关器件
WO2023165072A1 (zh) 一种高可靠性低缺陷半导体发光器件及其制备方法
KR101783648B1 (ko) 저 암전류 아발란치 포토다이오드
JPS60247979A (ja) 半導体光素子
US20210359150A1 (en) Tandem solar cells having a top or bottom metal chalcogenide cell
Krishnamurthy et al. A 4-GHz large-area (160000 μm 2) MSM-PD on ITG-GaAs
US4727349A (en) Depleted channel photoconductor
CN115101603B (zh) 一种光探测器
JP2008047580A (ja) 半導体受光素子
Culp et al. Intermediate temperature grown GaAs/AlGaAs photodetector with low dark current and high sensitivity
Iiyama et al. Silicon lateral avalanche photodiodes fabricated by standard 0.18 μm complementary metal-oxide-semiconductor process
JP3204430B2 (ja) 光検出器の製造方法
JPH05175541A (ja) 半導体受光装置
Vaccaro et al. Gigahertz InGaAs-based vertical Schottky diode optical detectors by substrate removal

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15864775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15532980

Country of ref document: US

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 08.08.2017)

122 Ep: pct application non-entry in european phase

Ref document number: 15864775

Country of ref document: EP

Kind code of ref document: A1