WO2016084296A1 - 通信装置及び通信方法 - Google Patents

通信装置及び通信方法 Download PDF

Info

Publication number
WO2016084296A1
WO2016084296A1 PCT/JP2015/004992 JP2015004992W WO2016084296A1 WO 2016084296 A1 WO2016084296 A1 WO 2016084296A1 JP 2015004992 W JP2015004992 W JP 2015004992W WO 2016084296 A1 WO2016084296 A1 WO 2016084296A1
Authority
WO
WIPO (PCT)
Prior art keywords
communication
phase vector
phase
communication channel
frame
Prior art date
Application number
PCT/JP2015/004992
Other languages
English (en)
French (fr)
Inventor
久雄 古賀
茂聖 野阪
池田　浩二
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to EP15864188.6A priority Critical patent/EP3226429B1/en
Priority to CN201580063780.7A priority patent/CN107005328B/zh
Priority to EP20209507.1A priority patent/EP3852278B1/en
Priority to JP2016561222A priority patent/JP6643683B2/ja
Priority to US14/949,571 priority patent/US9705721B2/en
Publication of WO2016084296A1 publication Critical patent/WO2016084296A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H04L27/2621—Reduction thereof using phase offsets between subcarriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Definitions

  • the present disclosure relates to a communication device and a communication method.
  • PAPR Peak to Average Power Ratio
  • phase adjustment method there is a selective mapping (SLM) method.
  • SLM selective mapping
  • U U> 1
  • U available phase vectors.
  • the available phase vector has N phase elements, each phase element individually corresponding to one of the N subcarriers.
  • a communication device that communicates in accordance with OFDM selects a phase vector having the lowest PAPR from a plurality of phase vectors when setting a phase vector for data to be transmitted (for example, Patent Document 1).
  • the present disclosure has been made in view of the above circumstances, and provides a communication device and a communication method that can improve PAPR reduction performance on the reception side even when the transmission path state is bad.
  • the communication device performs communication using a communication frame corresponding to a predetermined frequency band including the first frequency band and the second frequency band.
  • the communication apparatus includes a processor and a communication device.
  • the communication frame includes a first communication channel corresponding to the first frequency band and having a plurality of subcarriers, and a second communication channel corresponding to the second frequency band and having a plurality of subcarriers.
  • the processor sets a first phase vector for the first communication channel, sets a second phase vector different from the first phase vector for the second communication channel, and sets the set first phase vector.
  • Communication data is generated by adjusting the phase of the symbol data using the 1 phase vector and the second phase vector.
  • the communicating device communicates communication data using a communication frame.
  • Schematic diagram showing a hardware configuration example of a PLC device Schematic diagram showing an example of communication frequency and communication channel used by the PLC device
  • Schematic diagram showing a normal mode communication frame Schematic diagram showing a communication frame in DOF mode 1
  • Schematic diagram showing a communication frame in DOF mode 2 Schematic diagram showing communication frame in DOF mode 3
  • Schematic diagram showing a communication frame in DOF mode 7 Schematic diagram showing a communication frame in DOF mode 8
  • Schematic diagram showing a communication frame of a comparative example Schematic diagram summarizing examples of communication methods for each item
  • Schematic diagram showing the relationship between each element of the phase vector and the amount of phase rotation Schematic diagram showing an example of the function of a PLC / PHY block for transmission of a PLC device
  • the transmission device and the reception device communicate data via a transmission path.
  • the state of the transmission path is good, the communication signal does not deteriorate so much. Therefore, when the phase vector that minimizes the PAPR is selected by the transmission device, the PAPR becomes small also on the reception device side.
  • FIG. 19 is a waveform showing the relationship between the time and signal voltage at the transmission device (TX) and the relationship between the time and signal voltage at the reception device (RX) when the state of the conventional transmission path is defective.
  • the signal level of the received signal on the receiving side is smaller than that on the transmitting side.
  • the time position where the signal voltage is high and the time position where the signal voltage is low are alternately repeated, and the PAPR on the reception side is large.
  • the dynamic range is set according to the width of the maximum value and the minimum value of the signal voltage shown in FIG. Therefore, when the PAPR on the receiving side increases, it becomes difficult to effectively use the dynamic range of the ADC (Analog to Digital Converter) of the receiving device, and the S / N ratio (Signal to Noise Ratio) of the communication frame decreases. For example, it becomes difficult to sufficiently reproduce a signal at a time position where the signal voltage is low. Further, in order to effectively use the dynamic range of the ADC of the receiving apparatus, the receiving apparatus needs to include an amplifier having a wide dynamic range. Therefore, when the transmission path state is bad, it is difficult to reduce PAPR on the receiving side.
  • ADC Analog to Digital Converter
  • FIG. 1 is a schematic diagram illustrating a configuration example of a communication system 1000 according to the first embodiment.
  • a plurality of PLC (Power Line Communication) devices 10 are connected to the power line 1A.
  • the PLC device 10 performs power line communication in conformity with, for example, the standard of IEEE (The Institute of Electrical and Electronics Engineers) 1901.
  • the PLC device 10 may be, for example, a PLC modem or an electric device incorporating a PLC modem.
  • This electric apparatus includes, for example, home appliances such as a television, a telephone, a video deck, and a set top box, and office equipment such as a personal computer, a fax, and a printer.
  • the PLC device 10 includes an infrastructure device such as a smart meter, and an IoT (Internet of Things) device such as a security camera and a sensor device.
  • IoT Internet of Things
  • FIG. 2 is a block diagram illustrating a hardware configuration example of the PLC device 10.
  • the PLC device 10 includes a circuit module 30 and a switching power supply 20.
  • the switching power supply 20 supplies various voltages (for example, +1.2 V, +3.3 V, and +12 V) to the circuit module 30 and includes, for example, a switching transformer and a DC-DC converter (none of which are shown). Power to the switching power supply 20 is supplied from the power connector 21 via the impedance upper 27 and the AC / DC converter 24.
  • the power connector 21 is provided on the back surface of the casing 100 included in the PLC device 10, for example.
  • the circuit module 30 includes a main IC (Integrated Circuit) 11 and an AFE / IC (Analog Front END / Integrated Circuit) 12.
  • the circuit module 30 includes a low-pass filter (LPF: Low Pass Filter) 13, a driver IC 15, a coupler 16, a band-pass filter (BPF: Band Pass Filter) 17, and a memory 18.
  • the circuit module 30 includes an Ethernet (registered trademark) PHY IC (Physical layer Integrated Circuit) 19 and an AC cycle detector 60.
  • the coupler 16 is connected to the power connector 21 and further connected to the power line 1A via the power cable 1B, the power plug 25, and the outlet 2.
  • the LED 23 operates as a display unit and is connected to the main IC 11.
  • Connected to the modular jack 22 is a LAN cable 26 for connection to various devices (for example, a personal computer).
  • the modular jack 22 is provided on the back surface of the housing 100, for example.
  • LED23 is provided in the front surface of the housing
  • the main IC 11 includes a CPU (Central Processing Unit) 11A and a PLC / MAC (Power Line Communication / Media Access Control layer) block 11C1, 11C2.
  • the main IC 11 includes PLC / PHY (Power Line Communication / Physical layer) blocks 11B1 and 11B2.
  • the CPU 11A is equipped with a 32-bit RISC (Reduced Instruction Set Computer) processor.
  • the PLC / MAC block 11C2 manages the MAC layer (Media Access Control layer) of the transmission signal, and the PLC / MAC block 11C1 manages the MAC layer of the reception signal.
  • the PLC / PHY block 11B2 manages a PHY layer (Physical layer) of a transmission signal, and the PLC / PHY block 11B1 manages a PHY layer of a reception signal.
  • the AFE / IC 12 includes a DA converter (DAC: Digital to Analog Converter) 12A, an AD converter (ADC: Analog to Digital Converter) 12D, and a variable amplifier (VGA: Variable Gain Amplifier) 12B, 12C.
  • DAC Digital to Analog Converter
  • AD converter Analog to Digital Converter
  • VGA Variable Gain Amplifier
  • the coupler 16 includes a coil transformer 16A and coupling capacitors 16B and 16C.
  • the CPU 11A uses the data stored in the memory 18 to control the operation of the PLC / MAC blocks 11C1 and 11C2 and the PLC / PHY blocks 11B1 and 11B2, and controls the entire PLC device 10.
  • FIG. 2 illustrates that the PLC device includes PLC / MAC blocks 11C1 and 11C2 and PLC / PHY blocks 11B1 and 11B2, which are used for transmission and reception, respectively.
  • the PLC device may include a PLC / MAC block 11C and a PLC / PHY block 11B (not shown), and may be used for both transmission and reception.
  • the PLC / MAC blocks 11C1 and 11C2 are also simply referred to as a PLC / MAC block 11C.
  • the PLC / PHY blocks 11B1 and 11B2 are also simply referred to as a PLC / PHY block 11B.
  • the main IC 11 is an electric circuit (LSI: Large Scale Integration) that performs signal processing including basic control or modulation / demodulation for data communication, for example, as with a general modem.
  • the main IC 11 modulates reception data output from a communication terminal (for example, a PC) via the modular jack 22 and outputs the data to the AFE / IC 12 as a transmission signal (data).
  • the main IC 11 demodulates a signal input from the power line 1A side via the AFE / IC 12 as a received signal (data), and outputs it to the communication terminal (for example, PC) via the modular jack 22.
  • the AC cycle detector 60 generates a synchronization signal necessary for each PLC device 10 to control at a common timing.
  • the AC cycle detector 60 includes a diode bridge 60a, resistors 60b and 60c, a DC (Direct Current) power supply unit 60e, and a capacitor 60d.
  • the diode bridge 60a is connected to the resistor 60b.
  • the resistor 60b is connected in series with the resistor 60c.
  • the resistors 60b and 60c are connected in parallel to one terminal of the capacitor 60d.
  • the DC power supply unit 60e is connected to the other terminal of the capacitor 60d.
  • the generation of the synchronization signal by the AC cycle detector 60 is specifically performed as follows. That is, the zero cross point of the voltage of the AC power waveform AC (AC waveform consisting of a sine wave of 50 Hz or 60 Hz) of the commercial power supplied to the power line 1A is detected, and a synchronization signal is generated with reference to the timing of the zero cross point.
  • the synchronization signal a rectangular wave composed of a plurality of pulses synchronized with the zero cross point of the AC power waveform can be cited.
  • the AC cycle detector 60 is not essential.
  • the synchronization between the PLC devices 10 uses, for example, a synchronization signal included in the communication signal.
  • the data input from the modular jack 22 is sent to the main IC 11 via the Ethernet (registered trademark) PHY IC 19, and a digital signal is generated by performing digital signal processing.
  • the generated digital signal is converted into an analog signal by the DA converter 12A of the AFE / IC 12.
  • the converted analog signal is output to the power line 1A via the low-pass filter 13, the driver IC 15, the coupler 16, the power connector 21, the power cable 1B, the power plug 25, and the outlet 2.
  • the signal received from the power line 1A is sent to the bandpass filter 17 via the coupler 16, and after gain adjustment by the variable amplifier 12C of the AFE / IC 12, it is converted to a digital signal by the AD converter 12D. .
  • the converted digital signal is sent to the main IC 11 and converted into digital data by performing digital signal processing.
  • the converted digital data is output from the modular jack 22 via the Ethernet (registered trademark) PHY IC 19.
  • FIG. 3 is a schematic diagram illustrating an example of a communication frequency and a virtual channel (also referred to as a communication channel) used by the PLC device 10.
  • FIG. 3 exemplifies 2 MHz to 12 MHz as the communication frequency band.
  • the communication channel CH is divided every 1 MHz, and ten communication channels CH (CH1 to CH10) are provided.
  • Each communication channel CH has, for example, 32 subcarriers. Accordingly, the ten communication channels CH1 to CH10 have 320 subcarriers.
  • the communication frequency band, the number of communication channels, and the number of subcarriers are merely examples, and other values may be used.
  • the number of communication channels is two or more.
  • the communication frame FR communicated by the PLC device 10 includes a preamble (PB: Preamble), a frame control (FC: Frame Control), and a frame body (Fb: Frame body).
  • PB Preamble
  • FC Frame Control
  • Fb Frame body
  • the communication frame FR is formed in an arbitrary arrangement in the time domain and the frequency domain.
  • the data of the preamble (PB) is a fixed value, for example, all “1”.
  • the preamble data is used for carrier detection, synchronization and demodulation, for example.
  • the data of the frame control (FC) and the frame body (Fb) are indefinite values.
  • one preamble is provided for each predetermined frequency band (for example, every 1 MHz) in the communication frame FR.
  • preambles are not divided for each communication channel, and one preamble is common to all communication channels.
  • the frame format of the communication frame FR differs depending on the frame mode of the PLC device 10.
  • the frame mode includes a DOF (Diversity OFDM for Frame body) mode and a Normal mode.
  • DOF Diversity OFDM for Frame body
  • Normal mode For example, the frame mode is set by the PLC / PHY block 11 B 2, and information on the set frame mode is stored in the memory 18.
  • the DOF mode is a mode in which a plurality of the same Fb are formed in the communication frame FR in consideration of diversity.
  • the DOF mode includes, for example, DOF mode 1 to DOF mode 8 described later.
  • the normal mode is a mode in which one Fb in the communication frame FR is formed without considering diversity.
  • Each communication frame FR includes the same PB and FC for each communication channel.
  • Each communication frame FR has a different format related to Fb.
  • FIG. 4 shows a communication frame FRN in the normal mode.
  • the communication frame FRN includes one Fb for all 10 communication channels. That is, Diversity is not considered.
  • FIG. 5 shows a communication frame FR1 in DOF mode 1.
  • Fb is divided into two in the frequency direction. Therefore, the communication frame FR1 has two identical Fb (one copy (Copy, Cp)).
  • FIG. 6 shows a communication frame FR2 in DOF mode 2.
  • Fb is divided into two in the frequency direction
  • Fb is divided into two in the time direction. Accordingly, the communication frame FR2 has four identical Fb (three copies).
  • FIG. 7 shows a communication frame FR3 in DOF mode 3.
  • Fb is divided into five in the frequency direction. Accordingly, the communication frame FR3 has five identical Fb (four copies).
  • FIG. 8 shows the DOF mode 4 communication frame FR4.
  • Fb is divided into five in the frequency direction, and Fb is divided into two in the time direction. Therefore, the communication frame FR2 has 10 identical Fb (9 copies).
  • FIG. 9 shows a communication frame FR5 in DOF mode 5.
  • Fb is divided into 10 pieces in the frequency direction. Accordingly, the communication frame FR5 has 10 identical Fb (9 copies).
  • FIG. 10 shows the DOF mode 6 communication frame FR6.
  • Fb is divided into ten pieces in the frequency direction, and Fb is divided into two pieces in the time direction. Therefore, the communication frame FR2 has 20 identical Fb (19 copies).
  • FIG. 11 shows a communication frame FR7 in DOF mode 7.
  • Fb is divided into 10 pieces in the frequency direction, and Fb is divided into 4 pieces in the time direction. Therefore, the communication frame FR7 has 40 identical Fb (39 copies).
  • FIG. 12 shows a communication frame FR8 in DOF mode 8.
  • Fb is divided into 10 pieces in the frequency direction
  • Fb is divided into 8 pieces in the time direction. Therefore, the communication frame FR8 has 80 identical Fb (79 copies).
  • FIG. 13 shows a communication frame FRC of a comparative example.
  • the PR is not divided in the frequency direction and is formed by one PR. Further, FC and Fb are divided into four in the frequency direction.
  • the communication frame FRC is employed, for example, in the shape of a conventional frame format.
  • the frame format of the communication frame in FIGS. 4 to 12 is an example, and other frame formats may be adopted.
  • the communication frame FR is lengthened in the time direction as compared to other DOF modes, but the length of the communication frame FR is arbitrary in each DOF mode. Therefore, for example, the communication frame FR in the DOF mode 1 or the normal mode may be longer in the time direction than the communication frame FR in the DOF modes 7 and 8.
  • the type of DOF mode that is, the frame format of the communication frames FR1 to FR8 can be arbitrarily selected.
  • the PLC / PHY block 11B selects and sets one of the frame formats of the communication frames FR1 to FR8 in consideration of robustness and transmission speed, and stores the setting information in the memory 18.
  • the PLC / PHY block 11B estimates the state of the power line 1A as a transmission path, and calculates the transmission rate, error rate, and the like.
  • the PLC / PHY block 11 ⁇ / b> B selects a frame format that satisfies a predetermined communication standard held in the memory 18.
  • Fb is divided into at least one of the frequency direction and the time direction like the communication frames FR1 to FR8.
  • the PLC / PHY block 11B may be determined according to the priority of data to be transmitted. For example, data having a relatively high priority (for example, data having a high real-time property) increases the number of Fb copies. On the other hand, data with a relatively low priority (for example, data with a low real-time system) reduces the number of Fb copies. Information on the type of data (data priority, etc.) is stored in the FC in the communication frame, for example.
  • the PLC / PHY block 11B1 of the PLC device 10 on the reception side confirms the FC on the reception side.
  • the type of received data can be recognized, and the frame format can be recognized.
  • PLC device 10A When the transmission function of the PLC device 10 is mainly intended, it is also referred to as “PLC device 10A”, and when the reception function of the PLC device 10 is mainly intended, it is also referred to as “PLC device 10B”.
  • FIG. 14 is a schematic diagram summarizing an example of a communication method including a frame mode for each item.
  • FIG. 14 shows the data type, the number of symbols, the modulation method, the FEC mode, the frame mode, and the maximum PHY rate of data to be communicated.
  • the data type includes, for example, PB, FC, Fb.
  • the modulation method includes, for example, PAM (Palse Amplitude Modulation).
  • FEC (Forward Error Correction) mode includes, for example, CC (Concatenated Code), CC-RS (Reed Solomon code), and LDPC (Low Density Parity Check code).
  • the frame mode includes information on the frame format of the communication frame.
  • the frame mode includes the DPF modes 1 to 8 and the Normal mode described above.
  • the PLC apparatus 10 can improve robust performance.
  • FC the number of symbols is, for example, 8, 10, or 30.
  • the modulation method is, for example, 2PAM.
  • the FEC mode is, for example, CC (1/2) or RS (50, 34) -CC (1/2).
  • the frame mode is, for example, FM (4, 1), FM (10, 4), or FM (10, 12).
  • CC The value in parentheses following “CC” indicates the coding rate.
  • RS (x, y) x represents the total number of symbols and y represents the number of redundant symbols.
  • FM (a, b) indicates a: the number of divisions in the frequency direction and b: the number of divisions in the time direction.
  • the modulation method is, for example, 2PAM.
  • the FEC mode is, for example, CC (1/2), RS (56, 40) -CC (1/2), or LDPC (1/2).
  • the frame mode is, for example, FM (2, 1), FM (2, 2), FM (4, 1), FM (5, 1), FM (5, 2), FM (10, 1), FM ( 10, 2), FM (10, 4), FM (10, 8).
  • the value in parentheses following “LDPC” indicates the coding rate.
  • FM (2, 1) corresponds to DOF mode 1, and the maximum PHY rate is 4.9 (Mbps).
  • FM (2, 2) corresponds to DOF mode 2 and has a maximum PHY rate of 2.4 (Mbps).
  • FM (4, 1) the maximum PHY rate is 1.8 (Mbps).
  • FM (5, 1) corresponds to DOF mode 3, and the maximum PHY rate is 2 (Mbps).
  • FM (5, 2) corresponds to DOF mode 4, and the maximum PHY rate is 1 (Mbps).
  • FM (10, 1) corresponds to DOF mode 5, and the maximum PHY rate is 1 (Mbps).
  • FM (10, 2) corresponds to DOF mode 6 and has a maximum PHY rate of 0.5 (Mbps).
  • FM (10, 4) corresponds to DOF mode 7 and has a maximum PHY rate of 0.2 (Mbps).
  • FM (10, 8) corresponds to DOF mode 8 and has a maximum PHY rate of 0.1 (Mbps).
  • Fb in Normal mode the number of symbols is variable.
  • the modulation method is, for example, 2PAM to 32PAM.
  • the FEC mode is, for example, RS (255, 239), RS-CC (1/2 to 7/8), or LDPC (1/2 to 4/5). Since the frame mode is the normal mode, there is one Fb (no diversity). In the normal mode, the maximum PHY rate is 93 (Mbps).
  • the PLC device 10 adjusts the phase of data (for example, PB data) included in the communication frame FR using the phase vector, and communicates using the communication frame FR.
  • phase of data for example, PB data
  • generation and selection of a phase vector used by the PLC device 10 will be described.
  • the generation and selection of the phase vector may be performed by the PLC device 10 itself or by another device.
  • the generation and selection of a phase vector is exemplified by a PC (Personal Computer) (not shown) as another device.
  • the PC includes a processor, a memory, a monitor, a communication interface, and the like.
  • the PC virtually reproduces the transmission path state assumed as the state of the power line 1A to which the PLC device 10 is connected before the PLC device 10 communicates, and generates and selects a phase vector.
  • the PLC device 10 acquires the phase vector generated from the PC and stores it in the memory 18 before communication with another PLC device 10.
  • the phase vector information is shared between the PLC device 10A and the PLC device 10B. In the present embodiment, the shared phase vector is not changed during communication.
  • the phase vector is represented by, for example, an M sequence (M Length Sequence).
  • the M sequence is a sequence generated at 2 n ⁇ 1, for example.
  • a phase vector is generated for each communication channel.
  • Each element of the phase vector is used to rotate the phase of the symbol data corresponding to the subcarrier, and has a value of “1” or “ ⁇ 1”, for example. Note that “n” determines the sequence length of the M sequence.
  • phase vector having 32 elements when 32 subcarriers exist in one communication channel, one phase vector having 32 elements is generated. Two adjacent subcarriers may be used as a carrier pair, and a phase vector may be generated in units of carrier pairs. For example, when there are 16 carrier pairs in one communication channel, a phase vector having 16 elements is generated. That is, the value of each element of the phase vector is predetermined for each subcarrier.
  • the carrier pair is used when the PLC device 10 performs wavelet transform.
  • the PC for example, multiplies predetermined symbol data (for example, PB of all “1”) by the generated first phase vector to generate a multicarrier signal of the communication channel CH1.
  • the PC virtually passes the generated multicarrier signal of communication channel CH1 through power line 1A, and calculates the PAPR of the multicarrier signal of communication channel CH1 on the receiving side.
  • the PC selects and simulates a parameter corresponding to the poor transmission path state of the power line 1A.
  • the PC shifts each element of the generated phase vector to the left or right to generate a new phase vector.
  • the number of phase vector elements is 32, 32 different phase vectors can be generated.
  • adjacent elements have the same value. Therefore, 16 phase vector elements may be used, and 16 different phase vectors may be generated.
  • wavelet transform is used as an example, and 16 kinds of phase vectors are used.
  • the PC generates 16 multi-carrier signals for the communication channel CH1 using 16 phase vectors in the same manner as described above. Then, the PC virtually passes the power line 1A and calculates 16 PAPRs of the multicarrier signal on the receiving side.
  • each subcarrier in communication channel CH1 has a different frequency
  • the phase vector is changed by shifting each element of the phase vector, the signal level of the multicarrier signal in communication channel CH1 changes even for the same symbol data.
  • the PC selects a phase vector that becomes a PAPR of a predetermined value th1 or less from a plurality of (for example, 16) PAPRs, and holds it in the memory of the PC.
  • the PC repeats selection of the phase vector for each communication channel CH. For example, when the number of communication channels CH is 10, the PC selects a phase vector having a PAPR equal to or less than a predetermined value (for example, the minimum) for each of the communication channels CH1 to CH10 and holds it in the memory of the PC.
  • a predetermined value for example, the minimum
  • the PC selects an individual optimum phase vector for each communication channel CH.
  • the individual optimum phase vector for example, about 5 patterns in which the PAPR on the receiving side is equal to or less than the predetermined value th1 are selected for each communication channel CH.
  • the PC selects one phase vector from the individual optimum phase vectors selected for each communication channel CH.
  • the PC uses the phase vector of the selected combination to synthesize a multicarrier signal for each communication channel CH, and generates a multicarrier signal for the communication frame FR.
  • the frequency band of each communication channel CH is different, so that a time position where the signal level reaches a peak is newly generated. Therefore, the PC virtually passes the multicarrier signal of the communication frame FR through the power line 1A, and calculates the PAPR of the multicarrier signal of the communication frame FR on the receiving side.
  • the PC selects another phase vector from the individual optimum phase vectors selected for each communication channel CH, and changes the combination of the phase vectors for each communication channel CH. Using the phase vector of the changed combination, the multicarrier signal for each communication channel CH is synthesized to generate the multicarrier signal of the communication frame FR. Then, the PC virtually passes the multicarrier signal of the communication frame FR through the power line 1A, and calculates the PAPR of the multicarrier signal of the communication frame FR on the receiving side.
  • the PC sequentially changes and selects the combination of phase vectors for each communication channel CH. Accordingly, various values are obtained as the PAPR of the multicarrier signal of the communication frame FR on the receiving side.
  • the PC selects a phase vector in which the PAPR of the multicarrier signal of the communication frame FR on the receiving side is equal to or less than a predetermined value th2, and holds it in the PC memory.
  • the predetermined value th2 may be the same as or different from the predetermined value th1.
  • the PC selects the optimal (total optimal) phase vector combination for the entire communication frame FR from among the individual optimal phase vector combinations for each communication channel CH.
  • the PC can select an overall optimum phase vector that can suppress the degradation of the PAPR on the receiving side even when the state of the power line 1A is poor.
  • phase vectors may be selected.
  • PLC device 10 may select a plurality of phase vectors.
  • they may be selected by the PLC device 10 in accordance with the communication status via the actual power line 1A.
  • the PC may prepare a plurality of parameters indicating the transmission line state of the power line 1A used in the simulation, and calculate an overall optimum phase vector for each assumed transmission line state.
  • the PLC / PHY block 11B1 may estimate the state of the power line 1A and select and use a phase vector corresponding to the estimation result.
  • Each PLC device 10 connected to the power line 1A acquires information on the overall optimum phase vector selected by the PC.
  • Each PLC device 10 may acquire phase vector information from a PC through communication via the power line 1 ⁇ / b> A or via an external storage medium, for example.
  • Each PLC device 10 sets the acquired phase vector information as a phase vector used for communication, holds it in the memory 18, and refers to it appropriately during communication.
  • the PLC / PHY block 11B of the PLC device 10 sets the phase vector PV1 for the communication channel CH1, and sets a phase vector PV2 different from the phase vector PV1 for the communication channel CH2.
  • FIG. 16 is a schematic diagram illustrating an operation example of the PLC / PHY block 11B2. In FIG. 16, it is assumed that the PLC device 10A performs OFDM transmission using wavelet transform.
  • the PLC / PHY block 11B2 sequentially inputs bit data of PR, FC, and Fb included in the communication frame FR (T11).
  • the PLC / PHY block 11B2 performs symbol mapping (for example, PAM modulation) on the input bit data to obtain serial symbol data (T12).
  • symbol mapping for example, PAM modulation
  • a modulation method other than PAM may be used.
  • the PLC / PHY block 11B2 receives the mapped serial symbol data and converts it into parallel symbol data (T13). Each symbol data is assigned to a corresponding subcarrier.
  • the subcarriers are 0, 1, 2,... (M / 2-1), (M / 2),..., (M-3), (M-2), (M -1).
  • a carrier pair is formed by two adjacent subcarriers.
  • subcarriers of one communication channel CH are shown, but there are actually a number of communication channels CH included in the communication frame FR, but the illustration is omitted.
  • the PLC / PHY block 11B2 multiplies each element of the phase vector held in the memory 18 by the symbol data allocated to each subcarrier (T14). That is, the PLC / PHY block 11B2 adjusts the phase with or without rotating the phase of the symbol data for each subcarrier. As described above, this phase vector is an overall optimum phase vector selected by, for example, a PC.
  • the phase-adjusted symbol data is an example of communication data.
  • the PLC / PHY block 11B2 performs discrete inverse wavelet transform (IDWT: Inverse Discrete Wavelet Transform) on the parallel symbol data multiplied by the phase vector to generate data on the time axis (T15). That is, the PLC / PHY block 11B2 generates a sample value of a time axis waveform and generates a sample value series representing a transmission symbol.
  • IDWT discrete inverse wavelet transform
  • the PLC / PHY block 11B2 performs a ramp process on the generated data on the time axis.
  • the ramp process is a process that smoothes the rise of the signal waveform on the time axis at the beginning of the communication frame so that the signal is not distorted by the amplification process by the variable amplifier 12B, for example.
  • the Ramp process for example, a value between 0 and 1 is multiplied to data on the time axis.
  • the Ramp-processed data is sent to the DA converter 12A of the AFE / IC 12.
  • the PLC device 10A adjusts the phase of the symbol data using the phase vector selected on the assumption of a poor transmission path, so that the PAPR of the receiving side in each communication channel CH and communication frame FR is adjusted. Reduction performance can be improved. Further, the PLC device 10A can improve the PAPR reduction performance, thereby increasing the convergence speed of the variable amplifier 12B on the reception side and effectively utilizing the dynamic range of the AD converter 12D.
  • FIG. 17 is a schematic diagram illustrating an operation example of the PLC / PHY block 11B1. In FIG. 17, it is assumed that the PLC device 10B performs OFDM transmission using wavelet transform.
  • the AFE / IC 12 detects and receives analog data by carrier detection.
  • the AD converter 12D converts analog data into digital data.
  • the PLC / PHY block 11B1 performs discrete wavelet transform (DWT: Discrete Wavelet Transform) on the converted digital data (T21).
  • DWT discrete wavelet transform
  • the parallel symbol data assigned to each subcarrier is obtained by the discrete wavelet transform.
  • the subcarriers are 0, 1, 2,... (M / 2-1), (M / 2),..., (M-3), (M-2), (M -1).
  • a carrier pair is formed by two adjacent subcarriers.
  • subcarriers of one communication channel CH are illustrated. However, although there are actually the number of communication channels CH included in the communication frame FR, the illustration is omitted.
  • the PLC / PHY block 11B1 multiplies the parallel symbol data allocated to each subcarrier by each element of the phase vector held in the memory 18 (T22). That is, the PLC / PHY block 11B1 adjusts (restores) the phase of the symbol data without rotating or rotating the phase of the symbol data for each subcarrier.
  • this phase vector is an overall optimum phase vector selected by, for example, a PC.
  • the PLC / PHY block 11B1 converts the parallel symbol data allocated to each subcarrier whose phase has been restored to serial symbol data (T23).
  • the PLC / PHY block 11B1 performs symbol demapping (for example, PAM demodulation) on the serial symbol data to obtain bit data (T24).
  • the PLC / PHY block 11B1 outputs bit data (for example, PB, FC, Fb) for subsequent processing (T25).
  • the PLC device 10B adjusts (restores) the phase of the symbol data using the phase vector selected on the assumption of a poor transmission path, so that the PAPR of each communication channel CH and the communication frame FR is adjusted. Reduction performance can be improved. Further, the PLC device 10B can increase the convergence speed of the variable amplifier 12B and improve the PAPR reduction performance, and can effectively use the dynamic range of the AD converter 12D.
  • the PLC device uses the same phase vector at the time of transmission and at the time of reception, the components of the phase vector are canceled and deleted.
  • the PLC device 10A and the PLC device 10B communicate data via the power line 1A as a transmission path.
  • the state of the power line 1A is good, the communication signal does not deteriorate so much. Therefore, when a phase vector having a small PAPR is selected by the PLC device 10A, the PAPR becomes small in the PLC device 10B.
  • the PLC device 10 can set the deterioration of the PAPR on the receiving side by setting the individual optimum and overall optimum phase vector selected by the PC or the like in the PLC device 10. Can be suppressed.
  • the PLC device 10 sets the same PB (for example, all “1”) for each communication channel CH. Even in this case, the PLC device 10 can suppress the signal voltage of the composite wave of PB from becoming excessive for each communication channel CH by adjusting the phase of the symbol data using a different phase vector for each communication channel CH. Also, it is possible to suppress the signal voltage of the composite wave of PB from becoming excessive for the entire communication frame FR. Therefore, deterioration of PAPR on the receiving side is suppressed.
  • PB for example, all “1”
  • FIG. 18 is a waveform showing an example of the relationship between the time and the signal voltage in the PLC device 10A and the relationship between the time and the signal voltage in the PLC device 10B when the state of the power line 1A of the present embodiment is defective.
  • FIG. 18 is a waveform showing an example of the relationship between the time and the signal voltage in the PLC device 10A and the relationship between the time and the signal voltage in the PLC device 10B when the state of the power line 1A of the present embodiment is defective.
  • the difference between the time position where the signal voltage is high and the time position where the signal voltage is low is small, that is, the peak power and the average power of the received signal. (PAPR) is smaller.
  • the dynamic range of the AD converter 12D is set in accordance with the width of the maximum value and the minimum value of the signal voltage shown in FIG. Therefore, when the PAPR in the PLC device 10B becomes small, the utilization of the dynamic range of the AD converter 12D of the PLC device 10B can be improved, and the decrease in the S / N ratio of the communication frame can be suppressed. Therefore, it is not necessary to provide an amplifier with a wide dynamic range as the AD converter 12D.
  • the PLC device 10 can improve the PAPR reduction performance on the receiving side even when the transmission path state is bad.
  • the PLC device 10 can suppress a decrease in decoding accuracy by the PLC device 10B and improve signal reproducibility by improving the PAPR reduction performance of the received signal.
  • phase vector of each communication channel CH a phase vector that sets the PAPR related to each communication channel CH to a predetermined value th1 or less is set.
  • a phase vector that sets the PAPR for the communication frame FR to a predetermined value th2 or less is set as the phase vector of the entire communication frame FR in which the communication channels CH are combined. That is, an individual optimum and overall optimum phase vector is set in each PLC device 10.
  • the PLC device 10 can reduce the PAPR on the receiving side by adjusting the phase using the phase vector selected on the assumption of a poor transmission path state for each communication channel CH and in the entire communication frame FR. .
  • the PLC apparatus 10 can effectively utilize the dynamic range of the AD converter 12D, and can suppress the S / N ratio of the communication frame from being lowered.
  • phase vector is predetermined and is not changed.
  • phase adjustment is performed by switching phase vectors.
  • description of the same matters as in the first embodiment is omitted.
  • the memory 18 holds the same phase vector information as in the first embodiment, and the phase vector (conventional phase vector) used when the communication frame FR is the communication frame FRC. Information is retained.
  • the PLC / PHY block 11B of the PLC device 10 sets one of the phase vectors as a phase vector used for communication according to the number of preambles included in the communication frame FR. Also, the PLC / PHY block 11B changes the set phase vector when the number of preambles included in the communication frame FR changes.
  • the phase vector setting information is held in the memory 18.
  • the PLC device 10B receives the communication frames FRN and FR1 to FR8 described in the first embodiment, or the communication frame FRC of the comparative example.
  • the communication frames FRN, FR1 to FR8 and the communication frame FRC have different numbers of preambles.
  • the communication frames FRN, FR1 to FR8 have 10 preambles, and the communication frame FRC has 1 preamble. Therefore, the PLC device 10B can distinguish between the communication frames FR1 to FR1 of the first embodiment and the communication frame FRC of the comparative example by paying attention to the number of preambles.
  • the PLC / PHY block 11B1 of the PLC device 10B detects the communication frame by carrier detection, it determines the format of the preamble included in the communication frame. If it is determined that the preamble included in the communication frame is set for each frequency band (for each communication channel), the PLC / PHY block 11B1 determines that the received communication frame FR is one of the communication frames FRN, FR1 to FR8. Is determined. That is, it is determined that the communication frame FR is applied with the first embodiment.
  • the PLC / PHY block 11B1 determines that the received communication frame FR is the communication frame FRC. To do. That is, it is determined that the communication frame FRC is a comparative example.
  • the PLC / PHY block 11B1 acquires phase vector information corresponding to the determined communication frame FR from the memory 18, and restores the symbol data phase using the acquired phase vector. Therefore, even if there are a plurality of types of received communication frames FR, the PLC device 10B can decode the communication frame FR.
  • the PLC device 10B determines the number of preambles of the communication frame FR, so that the PLC device 10A is a PLC device that handles the communication frame FRC of the comparative example, or a PLC that handles the communication frames FRN, FR1 to FR8. It can be determined whether it is a device. Then, the PLC device 10B changes the phase vector according to the form of the preamble.
  • the PLC device for example, the conventional PLC device
  • the PLC device 10 that handles the communication frame FRC of the comparative example and the PLC device 10 to which the first embodiment can be applied are mixed
  • the transmission path state is bad.
  • the PLC device 10B can reduce the PAPR and communicate with the PLC device 10A.
  • the first and second embodiments have been described as examples of the technology in the present disclosure.
  • the technology in the present disclosure is not limited to this, and can also be applied to embodiments in which changes, replacements, additions, omissions, and the like are performed. Moreover, you may combine each embodiment.
  • phase vector when a phase vector is generated by a PC or the like, one phase vector is generated, and then a plurality of different phase vectors are generated by shifting each element. did.
  • a PC or the like may arbitrarily set the value of each element to generate a plurality of different phase vectors.
  • the communication system 1000 is a power line communication system that performs communication according to the power line communication method.
  • Communication system 1000 may be a communication system that performs communication according to another communication method (for example, a wireless LAN method).
  • the data on the time axis and the data on the frequency axis are converted by wavelet transform.
  • other conversions for example, FFT (Fast Fourier Transform) conversion
  • FFT Fast Fourier Transform
  • a different phase vector element is used for each subcarrier.
  • the PAPR of the entire communication channel only needs to satisfy the predetermined standard.
  • the processor may be physically configured in any manner. Further, if a programmable processor is used, the processing contents can be changed by changing the program, so that the degree of freedom in designing the processor can be increased.
  • the processor may be composed of one semiconductor chip or physically composed of a plurality of semiconductor chips. In the case of a plurality of semiconductor chips, each control of the first and second embodiments may be realized by different semiconductor chips. In this case, it can be considered that a plurality of semiconductor chips constitute one processor.
  • the processor may be configured by a member (a capacitor or the like) having a function different from that of the semiconductor chip. Further, one semiconductor chip may be configured so as to realize the functions of the processor and other functions.
  • a communication apparatus performs communication using a communication frame FR corresponding to a predetermined frequency band including the first frequency band and the second frequency band.
  • the communication apparatus includes a processor and a communication device.
  • Communication frame FR includes a first communication channel corresponding to the first frequency band and having a plurality of subcarriers, and a second communication channel corresponding to the second frequency band and having a plurality of subcarriers.
  • the processor sets a first phase vector for the first communication channel, sets a second phase vector different from the first phase vector for the second communication channel, and sets the first phase vector.
  • Communication data is generated by adjusting the phase of the symbol data using the vector and the second phase vector.
  • the communicating device communicates communication data using the communication frame FR.
  • the communication device is, for example, the PLC device 10.
  • the processor is, for example, the main IC 11.
  • the communication device is, for example, a device that includes the AFE / IC 12 and is disposed closer to the power plug 25 than the AFE / IC 12.
  • the first communication channel is, for example, the communication channel CH1.
  • the second communication channel is, for example, the communication channel CH2.
  • the communication apparatus adjusts the phase using the phase vector selected in advance for each communication channel and selected for the entire communication frame, so that the PAPR on the receiving side can be adjusted even if the transmission path state is bad. Can be prevented. Therefore, the communication apparatus can improve the usability of the dynamic range of the AD converter on the receiving side, and can suppress a decrease in the S / N ratio of the communication frame.
  • a phase vector that sets the first PAPR related to reception related to the first communication channel to a predetermined value or less may be set as the first phase vector.
  • a phase vector in which the second PAPR related to reception regarding the second communication channel is set to a predetermined value or less may be set.
  • a phase vector that sets the third PAPR related to reception related to the communication frame FR including the first communication channel and the second communication channel to be a predetermined value or less is set. Also good.
  • the communication apparatus can adjust the phase using the phase vector adapted to each communication channel and communication frame even when the transmission path state is poor, thereby improving the reception performance.
  • data transmitted through the first communication channel and the second communication channel may include a plurality of preamble data having the same value.
  • the communication apparatus can reduce the signal level of the combined signal of the subcarriers related to the preamble data, in which the signal voltage is likely to be high, by the phase adjustment, and can improve the PAPR reduction performance on the receiving side.
  • the processor may change the set first phase vector and second phase vector when the number of preamble data transmitted in the communication frame FR changes.
  • the communication device can decipher the preamble data on the receiving side even when the preamble data is provided for the entire communication frame FR without considering the communication channel. That is, the communication device is not limited to the communication device described in the above embodiment, and can communicate with another communication device that communicates using a conventional phase vector.
  • the communicating device may communicate using the communication frame FR via the power line 1A.
  • the communication apparatus can perform power line communication by reducing the PAPR on the receiving side.
  • the communication method is a communication method for performing communication using a communication frame FR corresponding to a predetermined frequency band including the first frequency band and the second frequency band.
  • Communication frame FR includes a first communication channel corresponding to the first frequency band and having a plurality of subcarriers, and a second communication channel corresponding to the second frequency band and having a plurality of subcarriers.
  • a first phase vector is set for the first communication channel
  • a second phase vector different from the first phase vector is set for the second communication channel.
  • the phase of the symbol data is adjusted using the first phase vector and the second phase vector, and the communication data is communicated using the communication frame FR.
  • the communication apparatus adjusts the phase using the phase vector selected in advance for each communication channel and selected for the entire communication frame, so that the PAPR on the receiving side can be adjusted even if the transmission path state is bad. Can be prevented. Therefore, the communication apparatus can improve the usability of the dynamic range of the AD converter on the receiving side, and can suppress a decrease in the S / N ratio of the communication frame.
  • a phase vector that sets the first PAPR related to reception related to the first communication channel to a predetermined value or less may be set as the first phase vector.
  • a phase vector in which the second PAPR related to reception regarding the second communication channel is set to a predetermined value or less may be set.
  • a phase vector that sets the third PAPR related to reception related to the communication frame including the first communication channel and the second communication channel to be equal to or less than a predetermined value is set. Good.
  • the communication apparatus can adjust the phase using the phase vector adapted to each communication channel and communication frame even when the transmission path state is poor, thereby improving the reception performance.
  • the data transmitted through the first communication channel and the second communication channel may include a plurality of preamble data having the same value.
  • the communication apparatus can reduce the signal level of the combined signal of the subcarriers related to the preamble data, in which the signal voltage is likely to be high, by the phase adjustment, and can improve the PAPR reduction performance on the receiving side.
  • the set first phase vector and second phase vector may be changed.
  • the communication device can decipher the preamble data on the receiving side even when the preamble data is provided for the entire communication frame FR without considering the communication channel. That is, the communication device is not limited to the communication device described in the above embodiment, and can communicate with another communication device that communicates using a conventional phase vector.
  • communication may be performed using the communication frame FR via the power line 1A.
  • the communication apparatus can perform power line communication by reducing the PAPR on the receiving side.
  • the present disclosure is useful for a communication apparatus, a communication method, and the like that can improve the PAPR reduction performance on the reception side even when the transmission path state is bad.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　伝送路状態が不良である場合でも、受信側でのＰＡＰＲの低減性能を向上できる通信装置を提供する。通信装置は、第１の周波数帯と第２の周波数帯を含む所定の周波数帯に対応する通信フレームを用いて通信する。通信フレームは、第１の周波数帯に対応しサブキャリアを複数有する第１の通信チャネルと、第２の周波数帯に対応しサブキャリアを複数有する第２の通信チャネルと、を含む。通信装置は、第１の通信チャネルに対して、第１の位相ベクトルを設定し、第２の通信チャネルに対して、第２の位相ベクトルを設定し、設定された第１の位相ベクトル及び第２の位相ベクトルを用いてシンボルデータの位相を調整して通信データを生成し、通信フレームを用いて通信データを通信する。

Description

通信装置及び通信方法
　本開示は、通信装置及び通信方法に関する。
　ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）通信では、異なるデータで変調された複数のサブキャリアが重なる。そのため、ピーク対平均電力比（ＰＡＰＲ：Ｐｅａｋ　ｔｏ　Ａｖｅｒａｇｅ　Ｐｏｗｅｒ　Ｒａｔｉｏ）が大きくなり易い。
　ＰＡＰＲを低減するために、位相調整法が提案されている。位相調整法には、選択マッピング（ＳＬＭ：Ｓｌｅｃｔｅｄ　Ｍａｐｐｉｎｇ）法がある。ＳＬＭ法では、ＯＦＤＭシンボルを構成するデータのブロックに、Ｕ（Ｕ＞１）個の利用可能な位相ベクトルを乗ずる。利用可能な位相ベクトルは、Ｎ個の位相要素を有し、各位相要素はＮ個のサブキャリアの１つと個別に対応する。
　つまり、ＯＦＤＭに従って通信する通信装置が、送信すべきデータに対して位相ベクトルを設定する際、複数の位相ベクトルの中からＰＡＰＲが最低となる位相ベクトルを選択することが知られている（例えば、特許文献１参照）。
日本国特開２００７－１２４６５６号公報
　特許文献１に記載された技術では、伝送路に歪みが生じている場合、受信側でのＰＡＰＲの低減が不十分である。
　本開示は、上記事情に鑑みてなされたものであり、伝送路状態が不良である場合でも、受信側でのＰＡＰＲの低減性能を向上できる通信装置及び通信方法を提供する。
　本開示の通信装置は、第１の周波数帯と第２の周波数帯を含む所定の周波数帯に対応する通信フレームを用いて通信する。通信装置は、プロセッサ及びコミュニケーティングデバイスを備える。通信フレームは、第１の周波数帯に対応しサブキャリアを複数有する第１の通信チャネルと、第２の周波数帯に対応しサブキャリアを複数有する第２の通信チャネルと、を含む。プロセッサは、第１の通信チャネルに対して、第１の位相ベクトルを設定し、第２の通信チャネルに対して、第１の位相ベクトルと異なる第２の位相ベクトルを設定し、設定された第１の位相ベクトル及び第２の位相ベクトルを用いて、シンボルデータの位相を調整して通信データを生成する。コミュニケーティングデバイスは、通信フレームを用いて通信データを通信する。
　本開示によれば、伝送路状態が不良である場合でも、受信側でのＰＡＰＲの低減性能を向上できる。
第１の実施形態における通信システムの構成例を示すブロック図 ＰＬＣ装置のハードウェア構成例を示す模式図 ＰＬＣ装置が用いる通信周波数及び通信チャネルの一例を示す模式図 Ｎｏｒｍａｌモードの通信フレームを示す模式図 ＤＯＦモード１の通信フレームを示す模式図 ＤＯＦモード２の通信フレームを示す模式図 ＤＯＦモード３の通信フレームを示す模式図 ＤＯＦモード４の通信フレームを示す模式図 ＤＯＦモード５の通信フレームを示す模式図 ＤＯＦモード６の通信フレームを示す模式図 ＤＯＦモード７の通信フレームを示す模式図 ＤＯＦモード８の通信フレームを示す模式図 比較例の通信フレームを示す模式図 通信方式の一例を項目毎にまとめた模式図 位相ベクトルの各要素と位相回転量との関係性を示す模式図 ＰＬＣ装置の送信用のＰＬＣ・ＰＨＹブロックが有する機能例を示す模式図 ＰＬＣ装置の受信用のＰＬＣ・ＰＨＹブロックが有する機能例を示す模式図 第１の実施形態における、電力線の状態が不良である場合における、送信側での時間と信号電圧の関係と、受信側での時間と信号電圧の関係と、の一例を示す波形図 従来の電力線の状態が不良である場合における、送信装置での時間と信号電圧の関係と、受信装置での時間と信号電圧の関係と、を示す波形図
　以下、適宜図面を参照しながら、実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になることを避け、当業者の理解を容易にするためである。尚、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるものであり、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
（本開示の一形態を得るに至った経緯）
　送信装置と受信装置とは、伝送路を介してデータを通信する。伝送路の状態が良好である場合、通信信号の劣化があまり生じないので、送信装置によりＰＡＰＲが最低となる位相ベクトルが選択されると、受信装置側でもＰＡＰＲが小さくなる。
　一方、伝送路の状態が不良である場合、送信装置で設定されたＰＡＰＲが最低となる位相ベクトルが選択された場合でも、受信側ではＰＡＰＲが劣化する。
　図１９は、従来の伝送路の状態が不良である場合における、送信装置（ＴＸ）での時間と信号電圧の関係と、受信装置（ＲＸ）での時間と信号電圧の関係と、を示す波形図である。
　図１９に示すように、送信側に比べて受信側での受信信号の信号レベルが小さくなっている。また、特に、送信側に比べて、受信側での受信信号のプリアンブルにおいて、信号電圧が高い時間位置と低い時間位置とが交互に反復されており、受信側でのＰＡＰＲが大きくなっている。
　図１９に示す信号電圧の最大値及び最小値の幅に応じて、ダイナミックレンジが設定される。そのため、受信側でのＰＡＰＲが大きくなると、受信装置のＡＤＣ（Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）のダイナミックレンジの有効活用が困難となり、通信フレームのＳ／Ｎ比（Ｓｉｇｎａｌ　ｔｏ　Ｎｏｉｓｅ　Ｒａｔｉｏ）が低下する。例えば、信号電圧が低い時間位置の信号を十分に再現することが困難となる。また、受信装置のＡＤＣのダイナミックレンジを有効活用するためには、受信装置がダイナミックレンジの広い増幅器を備える必要がある。従って、伝送路状態が不良である場合には、受信側においてＰＡＰＲを低減することが困難である。
　以下、伝送路状態が不良である場合でも、受信側でのＰＡＰＲの低減性能を向上できる通信装置及び通信方法について説明する。
（第１の実施形態）
［構成等］
　図１は、第１の実施形態における通信システム１０００の構成例を示す模式図である。通信システム１０００では、電力線１Ａに、複数のＰＬＣ（Ｐｏｗｅｒ　Ｌｉｎｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ：電力線通信）装置１０が接続される。ＰＬＣ装置１０は、例えば、ＩＥＥＥ（Ｔｈｅ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　ａｎｄ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｅｎｇｉｎｅｅｒｓ）１９０１の規格に準拠して、電力線通信する。
　ＰＬＣ装置１０は、例えば、ＰＬＣモデム、ＰＬＣモデムを内蔵した電気機器でもよい。この電気機器は、例えば、テレビ、電話、ビデオデッキ、セットトップボックスなどの家電機器や、パーソナルコンピュータ、ファクス、プリンターなどの事務機器、を含む。また、ＰＬＣ装置１０は、スマートメータなどのインフラ機器、セキュリティカメラ、センサー機器などのＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）機器、を含む。
　図２は、ＰＬＣ装置１０のハードウェア構成例を示すブロック図である。ＰＬＣ装置１０は、回路モジュール３０及びスイッチング電源２０を有する。
　スイッチング電源２０は、各種の電圧（例えば、＋１．２Ｖ、＋３．３Ｖ、＋１２Ｖ）を回路モジュール３０に供給し、例えば、スイッチングトランス、ＤＣ－ＤＣコンバータ（いずれも図示せず）を含む。スイッチング電源２０への電源は、電源コネクタ２１からインピーダンスアッパー２７、交流直流変換器２４を介して供給される。電源コネクタ２１は、例えば、ＰＬＣ装置１０が有する筐体１００の背面に設けられる。
　回路モジュール３０は、メインＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１１、及びＡＦＥ・ＩＣ（Ａｎａｌｏｇ　Ｆｒｏｎｔ　ＥＮＤ・Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ)１２、を含む。また、回路モジュール３０は、ローパスフィルタ（ＬＰＦ：Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）１３、ドライバＩＣ１５、カプラ１６、バンドパスフィルタ（ＢＰＦ：Ｂａｎｄ　Ｐａｓｓ　Ｆｉｌｔｅｒ）１７、及びメモリ１８を含む。また、回路モジュール３０は、イーサネット（登録商標）ＰＨＹ・ＩＣ（Ｐｈｙｓｉｃａｌ　ｌａｙｅｒ・Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１９、及びＡＣサイクル検出器６０を含む。
　カプラ１６は、電源コネクタ２１に接続され、更に電源ケーブル１Ｂ、電源プラグ２５、コンセント２を介して電力線１Ａに接続される。ＬＥＤ２３は、表示部として動作し、メインＩＣ１１に接続される。モジュラージャック２２には、各種機器（例えばパーソナルコンピュータ）に接続するためのＬＡＮケーブル２６が接続される。モジュラージャック２２は、例えば筐体１００の背面に設けられる。ＬＥＤ２３は、例えば筐体１００の前面に設けられる。
　メインＩＣ１１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１１Ａ、及びＰＬＣ・ＭＡＣ（Ｐｏｗｅｒ　Ｌｉｎｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ・Ｍｅｄｉａ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌ　ｌａｙｅｒ）ブロック１１Ｃ１，１１Ｃ２を含む。また、メインＩＣ１１は、ＰＬＣ・ＰＨＹ（Ｐｏｗｅｒ　Ｌｉｎｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ・Ｐｈｙｓｉｃａｌ　ｌａｙｅｒ）ブロック１１Ｂ１，１１Ｂ２を含む。
　ＣＰＵ１１Ａは、３２ビットのＲＩＳＣ（Ｒｅｄｕｃｅｄ　Ｉｎｓｔｒｕｃｔｉｏｎ　Ｓｅｔ　Ｃｏｍｐｕｔｅｒ）プロセッサを実装する。ＰＬＣ・ＭＡＣブロック１１Ｃ２は、送信信号のＭＡＣ層（Ｍｅｄｉａ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌ　ｌａｙｅｒ）を管理し、ＰＬＣ・ＭＡＣブロック１１Ｃ１は、受信信号のＭＡＣ層を管理する。ＰＬＣ・ＰＨＹブロック１１Ｂ２は、送信信号のＰＨＹ層（Ｐｈｙｓｉｃａｌ　ｌａｙｅｒ）を管理し、ＰＬＣ・ＰＨＹブロック１１Ｂ１は、受信信号のＰＨＹ層を管理する。
　ＡＦＥ・ＩＣ１２は、ＤＡ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）１２Ａ、ＡＤ変換器（ＡＤＣ：Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）１２Ｄ、及び可変増幅器（ＶＧＡ：Ｖａｒｉａｂｌｅ　Ｇａｉｎ　Ａｍｐｌｉｆｉｅｒ）１２Ｂ，１２Ｃを含む。
　カプラ１６は、コイルトランス１６Ａ、及びカップリング用コンデンサ１６Ｂ，１６Ｃを含む。なお、ＣＰＵ１１Ａは、メモリ１８に記憶されたデータを利用して、ＰＬＣ・ＭＡＣブロック１１Ｃ１，１１Ｃ２、及びＰＬＣ・ＰＨＹブロック１１Ｂ１，１１Ｂ２の動作を制御し、ＰＬＣ装置１０の全体を制御する。
　図２では、ＰＬＣ装置が、ＰＬＣ・ＭＡＣブロック１１Ｃ１，１１Ｃ２と、ＰＬＣ・ＰＨＹブロック１１Ｂ１，１１Ｂ２と、を含み、それぞれ送信用と受信用として用いることを例示した。この代わりに、ＰＬＣ装置が、ＰＬＣ・ＭＡＣブロック１１Ｃ及びＰＬＣ・ＰＨＹブロック１１Ｂ（図示せず）を含み、送信及び受信共通に使用してもよい。
　尚、ＰＬＣ・ＭＡＣブロック１１Ｃ１，１１Ｃ２を単にＰＬＣ・ＭＡＣブロック１１Ｃとも称する。ＰＬＣ・ＰＨＹブロック１１Ｂ１，１１Ｂ２を単にＰＬＣ・ＰＨＹブロック１１Ｂとも称する。
　メインＩＣ１１は、一般的なモデムと同様に、例えばデータ通信のための基本的な制御又は変復調を含む信号処理を行う電気回路（ＬＳＩ：Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）である。例えば、メインＩＣ１１は、モジュラージャック２２を介して通信端末（例えばＰＣ）から出力される受信データを変調し、送信信号（データ）としてＡＦＥ・ＩＣ１２に出力する。また、メインＩＣ１１は、電力線１Ａ側からＡＦＥ・ＩＣ１２を介して入力される信号を、受信信号（データ）として復調し、モジュラージャック２２を介して通信端末（例えばＰＣ）に出力する。
　ＡＣサイクル検出器６０は、各々のＰＬＣ装置１０が共通のタイミングにおいて制御するために必要な同期信号を生成する。ＡＣサイクル検出器６０は、ダイオードブリッジ６０ａ、抵抗６０ｂ，６０ｃ、ＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ）電源供給部６０ｅ、及びコンデンサ６０ｄを含む。
　ダイオードブリッジ６０ａは、抵抗６０ｂに接続される。抵抗６０ｂは、抵抗６０ｃと直列に接続される。抵抗６０ｂ，６０ｃは、コンデンサ６０ｄの一方の端子に並列に接続される。ＤＣ電源供給部６０ｅは、コンデンサ６０ｄの他方の端子に接続される。
　ＡＣサイクル検出器６０による同期信号の生成は、具体的には、次のように行う。即ち、電力線１Ａに供給される商用電源の交流電力波形ＡＣ（５０Ｈｚ又は６０Ｈｚの正弦波からなる交流波形）の電圧のゼロクロス点を検出し、ゼロクロス点のタイミングを基準とする同期信号を生成する。同期信号の一例としては、交流電力波形のゼロクロス点に同期した複数のパルスからなる矩形波が挙げられる。
　なお、ＡＣサイクル検出器６０は必須ではない。この場合、ＰＬＣ装置１０間の同期は、例えば通信信号に含まれる同期信号を用いる。
　ＰＬＣ装置１０による通信は、概略次のように行われる。
　モジュラージャック２２から入力されたデータは、イーサネット（登録商標）ＰＨＹ・ＩＣ１９を介してメインＩＣ１１に送られ、デジタル信号処理を施すことによってデジタル信号が生成される。生成されたデジタル信号は、ＡＦＥ・ＩＣ１２のＤＡ変換器１２Ａによってアナログ信号に変換される。変換されたアナログ信号は、ローパスフィルタ１３、ドライバＩＣ１５、カプラ１６、電源コネクタ２１、電源ケーブル１Ｂ、電源プラグ２５、コンセント２を介して電力線１Ａに出力される。
　また、電力線１Ａから受信された信号は、カプラ１６を経由してバンドパスフィルタ１７に送られ、ＡＦＥ・ＩＣ１２の可変増幅器１２Ｃによりゲイン調整された後、ＡＤ変換器１２Ｄによりデジタル信号に変換される。変換されたデジタル信号は、メインＩＣ１１に送られ、デジタル信号処理を施すことによって、デジタルデータに変換される。変換されたデジタルデータは、イーサネット（登録商標）ＰＨＹ・ＩＣ１９を介してモジュラージャック２２から出力される。
［通信方式の詳細］
　次に、通信システム１０００が用いる通信方式の詳細について説明する。
　図３は、ＰＬＣ装置１０が用いる通信周波数及び仮想チャネル（通信チャネルともいう）の一例を示す模式図である。図３では、通信周波数の帯域として、２ＭＨｚ～１２ＭＨｚを例示する。また、この通信周波数の帯域では、１ＭＨｚ毎に通信チャネルＣＨが分けられており、１０個の通信チャネルＣＨ（ＣＨ１～ＣＨ１０）が設けられている。各通信チャネルＣＨは、例えば３２個のサブキャリアを有する。従って、１０個の通信チャネルＣＨ１～ＣＨ１０は、３２０個のサブキャリアを有する。
　尚、通信周波数の帯域、通信チャネル数、サブキャリア数は一例であり、これ以外でもよい。通信チャネル数は、２つ以上である。
　また、ＰＬＣ装置１０が通信する通信フレームＦＲは、プリアンブル（ＰＢ：Ｐｒｅａｍｂｌｅ）とフレームコントロール（ＦＣ：Ｆｒａｍｅ　Ｃｏｎｔｒｏｌ）とフレームボディ（Ｆｂ：Ｆｒａｍｅ　ｂｏｄｙ）とを含む。通信フレームＦＲは、時間領域及び周波数領域において任意の配列で形成される。
　プリアンブル（ＰＢ）のデータは、固定値であり、例えば全て「１」である。プリアンブルのデータは、例えば、キャリア検出や同期や復調のために用いられる。フレームコントロール（ＦＣ）及びフレームボディ（Ｆｂ）のデータは、不定値である。
　本実施形態では、通信フレームＦＲにおける所定周波数帯毎（例えば１ＭＨｚ毎）に、１つのプリアンブルが設けられる。一方、従来は、通信チャネル毎にプリアンブルが分けられておらず、全通信チャネルに共通して１つのプリアンブルとされていた。
　通信フレームＦＲのフレームフォーマットは、ＰＬＣ装置１０のフレームモード（Ｆｒａｍｅ　ｍｏｄｅ）により異なる。フレームモードは、ＤＯＦ（Ｄｉｖｅｒｓｉｔｙ　ＯＦＤＭ　ｆｏｒ　Ｆｒａｍｅ　ｂｏｄｙ）モードとＮｏｒｍａｌモードとを含む。例えば、ＰＬＣ・ＰＨＹブロック１１Ｂ２によりフレームモードが設定され、設定されたフレームモードの情報がメモリ１８に格納される。
　ＤＯＦモードは、ダイバーシティを考慮して通信フレームＦＲにおいて同一のＦｂを複数形成するモードである。ＤＯＦモードは、例えば後述するＤＯＦモード１～ＤＯＦモード８を含む。一方、Ｎｏｒｍａｌモードは、ダイバーシティを考慮せずに通信フレームＦＲにおけるＦｂを１つ形成するモードである。
　図４～図１２は、各フレームモードでの通信フレームＦＲの一例を示す模式図である。各通信フレームＦＲは、通信チャネル毎に同一のＰＢ及びＦＣを含む。各通信フレームＦＲでは、Ｆｂに係るフォーマットが異なる。
　図４は、Ｎｏｒｍａｌモードの通信フレームＦＲＮを示す。通信フレームＦＲＮは、１０個の通信チャネル全体で１個のＦｂを含む。つまり、Ｄｉｖｅｒｓｉｔｙを考慮していない。
　図５は、ＤＯＦモード１の通信フレームＦＲ１を示す。通信フレームＦＲ１では、周波数方向においてＦｂが２個に分割されている。従って、通信フレームＦＲ１は、同一のＦｂを２個（コピー（Ｃｏｐｙ，Ｃｐ）を１個）有する。
　図６は、ＤＯＦモード２の通信フレームＦＲ２を示す。通信フレームＦＲ２では、周波数方向においてＦｂが２個に分割され、時間方向においてＦｂが２個に分割されている。従って、通信フレームＦＲ２は、同一のＦｂを４個（コピーを３個）有する。
　図７は、ＤＯＦモード３の通信フレームＦＲ３を示す。通信フレームＦＲ３では、周波数方向においてＦｂが５個に分割されている。従って、通信フレームＦＲ３は、同一のＦｂを５個（コピーを４個）有する。
　図８は、ＤＯＦモード４の通信フレームＦＲ４を示す。通信フレームＦＲ４では、周波数方向においてＦｂが５個に分割され、時間方向においてＦｂが２個に分割されている。従って、通信フレームＦＲ２は、同一のＦｂを１０個（コピーを９個）有する。
　図９は、ＤＯＦモード５の通信フレームＦＲ５を示す。通信フレームＦＲ５では、周波数方向においてＦｂが１０個に分割されている。従って、通信フレームＦＲ５は、同一のＦｂを１０個（コピーを９個）有する。
　図１０は、ＤＯＦモード６の通信フレームＦＲ６を示す。通信フレームＦＲ６では、周波数方向においてＦｂが１０個に分割され、時間方向においてＦｂが２個に分割されている。従って、通信フレームＦＲ２は、同一のＦｂを２０個（コピーを１９個）有する。
　図１１は、ＤＯＦモード７の通信フレームＦＲ７を示す。通信フレームＦＲ７では、周波数方向においてＦｂが１０個に分割され、時間方向においてＦｂが４個に分割されている。従って、通信フレームＦＲ７は、同一のＦｂを４０個（コピーを３９個）有する。
　図１２は、ＤＯＦモード８の通信フレームＦＲ８を示す。通信フレームＦＲ８では、周波数方向においてＦｂが１０個に分割され、時間方向においてＦｂが８個に分割されている。従って、通信フレームＦＲ８は、同一のＦｂを８０個（コピーを７９個）有する。
　尚、図１３は、比較例の通信フレームＦＲＣを示す。通信フレームＦＲＣでは、ＰＲが周波数方向に分割されておらず、１つのＰＲで形成されている。また、ＦＣ及びＦｂが周波数方向において４個に分割されている。通信フレームＦＲＣは、例えば従来のフレームフォーマットの形状に採用されている。
　図４～図１２の通信フレームのフレームフォーマットは一例であり、他のフレームフォーマットが採用されてもよい。
　尚、ＤＯＦモード７，８では、他のＤＯＦモードと比較して通信フレームＦＲが時間方向に長くされているが、各ＤＯＦモードにおいて通信フレームＦＲの長さは任意である。従って、例えばＤＯＦモード１やＮｏｒｍａｌモードの通信フレームＦＲがＤＯＦモード７，８の通信フレームＦＲよりも時間方向に長くてもよい。
　ＤＯＦモードの種別、つまり通信フレームＦＲ１～ＦＲ８のフレームフォーマットは、任意に選択され得る。例えば、ＰＬＣ・ＰＨＹブロック１１Ｂは、ロバスト性と伝送速度の観点を加味して、通信フレームＦＲ１～ＦＲ８のいずれかのフレームフォーマットを選択して設定し、設定情報をメモリ１８に保持させる。
　この場合、ＰＬＣ・ＰＨＹブロック１１Ｂは、例えば、伝送路としての電力線１Ａの状態を推定し、伝送速度や誤り率等を算出する。電力線１Ａの状態の推定結果に応じて、ＰＬＣ・ＰＨＹブロック１１Ｂは、メモリ１８に保持された所定の通信基準を満たすフレームフォーマットを選択する。
　例えば、Ｆｂの個数（Ｆｂのコピー数）が多い程、ロバスト性が向上し、伝送速度が低下する。一方、Ｆｂの個数（Ｆｂのコピー数）が少ない程、ロバスト性が低下し、伝送速度が向上する。Ｆｂは、通信フレームＦＲ１～ＦＲ８のように、周波数方向及び時間方向の少なくとも一方で分割される。
　また、ＰＬＣ・ＰＨＹブロック１１Ｂは、送信されるデータの優先度に応じて決定してもよい。例えば、優先度の比較的高いデータ（例えばリアルタイム性の高いデータ）は、Ｆｂのコピー数を多くする。一方、優先度の比較的低いデータ（例えばリアルタイム制の低いデータ）は、Ｆｂのコピー数を少なくする。データの種別（データの優先度等）の情報は、例えば通信フレームにおけるＦＣに格納される。
　従って、送信側のＰＬＣ装置１０のＰＬＣ・ＰＨＹブロック１１Ｂ２によりデータの種別の情報をＦＣに格納すれば、受信側のＰＬＣ装置１０のＰＬＣ・ＰＨＹブロック１１Ｂ１は、受信側でＦＣを確認することで、受信されたデータの種別を認識でき、フレームフォーマットを認識できる。尚、ＰＬＣ装置１０の送信機能を主に意図する場合には「ＰＬＣ装置１０Ａ」とも称し、ＰＬＣ装置１０の受信機能を主に意図する場合には「ＰＬＣ装置１０Ｂ」とも称する。
　図１４は、フレームモードを含む通信方式の一例を項目毎にまとめた模式図である。図１４では、通信されるデータのデータタイプ、シンボル数、変調方式、ＦＥＣモード、フレームモード、最大ＰＨＹレート、が示されている。
　データタイプは、例えば、ＰＢ、ＦＣ、Ｆｂ、を含む。変調方式は、例えばＰＡＭ（Ｐａｌｓｅ　Ａｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ）を含む。ＦＥＣ（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ）モードは、例えば、ＣＣ（Ｃｏｎｃａｔｅｎａｔｅｄ　Ｃｏｄｅ）、ＣＣ－ＲＳ（Ｒｅｅｄ　Ｓｏｌｏｍｏｎ　ｃｏｄｅ）、ＬＤＰＣ（Ｌｏｗ　Ｄｅｎｓｉｔｙ　Ｐａｒｉｔｙ　Ｃｈｅｃｋ　ｃｏｄｅ）を含む。フレームモードは、通信フレームのフレームフォーマットの情報を含む。尚、フレームモードは、先述のＤＰＦモード１～８及びＮｏｒｍａｌモードを含む。
　前述のとおり、ＤＯＦモード１～８では、２個～８０個の同一のＦｂが用いられ得る。これにより、ＰＬＣ装置１０は、ロバスト性能を向上できる。
　図１４では、ＦＣでは、シンボル数が、例えば、８、１０、又は３０個である。変調方式が、例えば２ＰＡＭである。ＦＥＣモードが、例えば、ＣＣ（１／２）、又はＲＳ（５０，３４）－ＣＣ（１／２）である。フレームモードが、例えば、ＦＭ（４，１）、ＦＭ（１０，４）、又はＦＭ（１０，１２）である。
　尚、「ＣＣ」に後続する括弧内の値は、符号化率を示す。ＲＳ（ｘ，ｙ）では、ｘ：全シンボル数、ｙ：冗長シンボル数、を示す。ＦＭ（ａ，ｂ）では、ａ：周波数方向における分割数、ｂ：時間方向における分割数、を示す。
　ＤＯＦモードでのＦｂでは、シンボル数が可変である。変調方式が、例えば２ＰＡＭである。ＦＥＣモードが、例えば、ＣＣ（１／２）、ＲＳ（５６，４０）－ＣＣ（１／２）、又はＬＤＰＣ（１／２）である。フレームモードが、例えば、ＦＭ（２，１）、ＦＭ（２，２）、ＦＭ（４，１）、ＦＭ（５，１）、ＦＭ（５，２）、ＦＭ（１０，１）、ＦＭ（１０，２）、ＦＭ（１０，４）、ＦＭ（１０，８）である。尚、「ＬＤＰＣ」に後続する括弧内の値は、符号化率を示す。
　尚、ＦＭ（２，１）は、ＤＯＦモード１に相当し、最大ＰＨＹレートが４．９（Ｍｂｐｓ）である。ＦＭ（２，２）は、ＤＯＦモード２に相当し、最大ＰＨＹレートが２．４（Ｍｂｐｓ）である。ＦＭ（４，１）では、最大ＰＨＹレートが１．８（Ｍｂｐｓ）である。ＦＭ（５，１）は、ＤＯＦモード３に相当し、最大ＰＨＹレートが２（Ｍｂｐｓ）である。ＦＭ（５，２）は、ＤＯＦモード４に相当し、最大ＰＨＹレートが１（Ｍｂｐｓ）である。ＦＭ（１０，１）は、ＤＯＦモード５に相当し、最大ＰＨＹレートが１（Ｍｂｐｓ）である。ＦＭ（１０，２）は、ＤＯＦモード６に相当し、最大ＰＨＹレートが０．５（Ｍｂｐｓ）である。ＦＭ（１０，４）は、ＤＯＦモード７に相当し、最大ＰＨＹレートが０．２（Ｍｂｐｓ）である。ＦＭ（１０，８）は、ＤＯＦモード８に相当し、最大ＰＨＹレートが０．１（Ｍｂｐｓ）である。
　ＮｏｒｍａｌモードでのＦｂでは、シンボル数が可変である。変調方式が、例えば２ＰＡＭ～３２ＰＡＭである。ＦＥＣモードが、例えば、ＲＳ（２５５，２３９）、ＲＳ－ＣＣ（１／２～７／８）、又はＬＤＰＣ（１／２～４／５）である。フレームモードがＮｏｒｍａｌモードであるので、Ｆｂが１つである（ｎｏ　ｄｉｖｅｒｓｉｔｙ）。Ｎｏｒｍａｌモードでは、最大ＰＨＹレートが９３（Ｍｂｐｓ）である。
［位相ベクトルの生成及び選定］
　ＰＬＣ装置１０は、位相ベクトルを用いて通信フレームＦＲに含まれるデータ（例えばＰＢのデータ）の位相を調整して、通信フレームＦＲを用いて通信する。ここでは、ＰＬＣ装置１０が用いる位相ベクトルの生成及び選定について説明する。
　位相ベクトルの生成及び選定は、ＰＬＣ装置１０自身により行われても、他の装置により行われてよい。ここでは、他の装置としてのＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）（不図示）により、位相ベクトルの生成及び選定が行われることを例示する。尚、ＰＣは、プロセッサ、メモリ、モニタ、通信インタフェース、等を有する。
　ＰＣは、例えば、ＰＬＣ装置１０の通信前に、ＰＬＣ装置１０が接続される電力線１Ａの状態として想定される伝送路状態を仮想的に再現し、位相ベクトルの生成及び選定を行う。ＰＬＣ装置１０は、他のＰＬＣ装置１０との間での通信前に、ＰＣから生成された位相ベクトルを取得し、メモリ１８に格納する。位相ベクトルの情報は、ＰＬＣ装置１０ＡとＰＬＣ装置１０Ｂとの間で共有される。本実施形態では、共有された位相ベクトルは、通信途中で変更されない。
　位相ベクトルは、例えばＭ系列（Ｍ　Ｌｅｎｇｔｈ　Ｓｅｑｕｅｎｃｅ）で示される。Ｍ系列は、例えば２ｎ－１で発生される系列である。位相ベクトルは、通信チャネル毎に生成される。位相ベクトルの各要素は、サブキャリアに対応するシンボルデータの位相の回転に用いられ、例えば「１」又は「－１」の値となる。尚、「ｎ」は、Ｍ系列の系列長を決めるものである。
　図１５は、位相ベクトルの各要素と位相回転量との関係の一例を示す模式図である。例えば、位相ベクトルの要素が「１」の場合には、位相回転量φ＝０（ｒａｄ）として変換され、位相ベクトルの要素が「－１」の場合には、位相回転量φ＝π（ｒａｄ）として変換される。尚、位相ベクトルにおいて、「１」の割り当て数と「－１」の割り当て数は、同程度の数である。
　例えば、１つの通信チャネルにおいてサブキャリアが３２個存在する場合、３２個の要素を有する位相ベクトルが１つ生成される。尚、隣り合う２つのサブキャリアをキャリアペアとし、キャリアペア単位で位相ベクトルが生成されてもよい。例えば、１つの通信チャネルにおいてキャリアペアが１６個存在する場合、１６個の要素を有する位相ベクトルが生成される。つまり、サブキャリア毎に位相ベクトルの各要素の値が予め定められる。キャリアペアは、ＰＬＣ装置１０がウェーブレット変換する場合に用いられる。
　ＰＣは、例えば、生成された第１の位相ベクトルを所定のシンボルデータ（例えば全て「１」のＰＢ）に対して乗算し、通信チャネルＣＨ１のマルチキャリア信号を生成する。ＰＣは、生成された通信チャネルＣＨ１のマルチキャリア信号を、仮想的に電力線１Ａを通過させ、受信側の通信チャネルＣＨ１のマルチキャリア信号のＰＡＰＲを算出する。本実施形態では、ＰＣは、電力線１Ａの伝送路状態が劣悪であることに相当するパラメータを選択し、シミュレーションする。
　ＰＣは、生成された位相ベクトルの各要素を左シフト又は右シフトし、新たな位相ベクトルを生成する。例えば、位相ベクトルの要素数が３２個である場合、３２通りの異なる位相ベクトルを生成可能である。尚、ウェーブレット変換を用いる場合、隣り合う要素は同値となるので、位相ベクトルの要素を１６個とし、１６通りの異なる位相ベクトルを生成してもよい。ここでは、一例としてウェーブレット変換を用いるとし、１６通りの位相ベクトルを用いるとする。
　ＰＣは、上述した方法と同様に、１６通りの位相ベクトルを用いて、１６通りの通信チャネルＣＨ１のマルチキャリア信号を生成する。そして、ＰＣは、仮想的に電力線１Ａを通過させ、受信側のマルチキャリア信号のＰＡＰＲを１６通り算出する。
　また、通信チャネルＣＨ１における各サブキャリアは周波数が異なるので、位相ベクトルの各要素をシフトして位相ベクトルを変更すると、同じシンボルデータを対象としても、通信チャネルＣＨ１のマルチキャリア信号の信号レベルが変化する。ＰＣは、複数（例えば１６個）のＰＡＰＲのうち、所定値ｔｈ１以下のＰＡＰＲとなる位相ベクトルを選定し、ＰＣのメモリに保持する。
　ＰＣは、同様にして、通信チャネルＣＨ毎に位相ベクトルの選定を反復する。例えば、ＰＣは、通信チャネルＣＨが１０個である場合、通信チャネルＣＨ１～ＣＨ１０の各々について、所定値以下（例えば最小）のＰＡＰＲとなる位相ベクトルを選定し、ＰＣのメモリに保持する。
　このように、ＰＣは、通信チャネルＣＨ毎に個別最適な位相ベクトルを選定する。個別最適な位相ベクトルは、例えば、通信チャネルＣＨ毎に、受信側のＰＡＰＲが所定値ｔｈ１以下となる５パターン程度が選定される。
　ＰＣは、通信チャネルＣＨ毎に選定された個別最適な位相ベクトルから一つの位相ベクトルを選択する。ＰＣは、選択された組み合わせの位相ベクトルを用いて、通信チャネルＣＨ毎のマルチキャリア信号を合成し、通信フレームＦＲのマルチキャリア信号を生成する。各通信チャネルＣＨのマルチキャリア信号を合成すると、各通信チャネルＣＨの周波数帯が異なるため、信号レベルがピークとなる時間位置が新たに発生する。そのため、ＰＣは、通信フレームＦＲのマルチキャリア信号を、仮想的に電力線１Ａを通過させ、受信側の通信フレームＦＲのマルチキャリア信号のＰＡＰＲを算出する。
　ＰＣは、通信チャネルＣＨ毎に選定された個別最適な位相ベクトルから他の位相ベクトルを選択し、通信チャネルＣＨ毎の位相ベクトルの組み合わせを変更する。変更された組み合わせの位相ベクトルを用いて、通信チャネルＣＨ毎のマルチキャリア信号を合成し、通信フレームＦＲのマルチキャリア信号を生成する。そして、ＰＣは、通信フレームＦＲのマルチキャリア信号を、仮想的に電力線１Ａを通過させ、受信側の通信フレームＦＲのマルチキャリア信号のＰＡＰＲを算出する。
　このように、ＰＣは、通信チャネルＣＨ毎の位相ベクトルの組み合わせを順次変更して選択する。従って、受信側の通信フレームＦＲのマルチキャリア信号のＰＡＰＲとして、様々な値が得られる。ＰＣは、受信側の通信フレームＦＲのマルチキャリア信号のＰＡＰＲが所定値ｔｈ２以下となる位相ベクトルを選定し、ＰＣのメモリに保持する。尚、所定値ｔｈ２は、所定値ｔｈ１と同じでも異なってもよい。
　このように、ＰＣは、通信チャネルＣＨ毎の個別最適な位相ベクトルの組み合わせのうち、通信フレームＦＲ全体として最適（全体最適）な位相ベクトルの組み合わせを選定する。これにより、ＰＣは、電力線１Ａの状態が劣悪でも受信側のＰＡＰＲの劣化を抑制可能な全体最適な位相ベクトルを選定できる。
　尚、全体最適な位相ベクトルは、１つだけ選定されてもよいし、複数選定されてもよい。全体最適な位相ベクトルが複数選定される場合、ＰＬＣ装置１０により実際の電力線１Ａを介した通信状況に合わせて選択されてもよい。
　尚、ＰＣは、シミュレーションで使用される電力線１Ａの伝送路状態を示すパラメータを複数用意し、想定される伝送路状態毎に全体最適な位相ベクトルを算出してもよい。この場合、ＰＬＣ装置１０では、ＰＬＣ・ＰＨＹブロック１１Ｂ１が、電力線１Ａの状態を推定し、推定結果に応じた位相ベクトルを選択して用いてもよい。
　電力線１Ａに接続される各ＰＬＣ装置１０は、ＰＣにより選定された全体最適な位相ベクトルの情報を取得する。各ＰＬＣ装置１０は、例えば、ＰＣから、位相ベクトルの情報を、電力線１Ａを介して通信により取得してもよいし、外部記憶媒体を介して取得してもよい。各ＰＬＣ装置１０は、取得された位相ベクトルの情報を通信に用いる位相ベクトルとして設定し、メモリ１８に保持し、通信時に適宜参照する。例えば、ＰＬＣ装置１０のＰＬＣ・ＰＨＹブロック１１Ｂは、通信チャネルＣＨ１に対して、位相ベクトルＰＶ１を設定し、通信チャネルＣＨ２に対して、位相ベクトルＰＶ１と異なる位相ベクトルＰＶ２を設定する。
［動作等］
　次に、選定された位相ベクトルを用いた送信時のＰＬＣ装置１０Ａの動作について説明する。図１６は、ＰＬＣ・ＰＨＹブロック１１Ｂ２の動作例を示す模式図である。図１６では、ＰＬＣ装置１０Ａが、ウェーブレット変換を利用してＯＦＤＭ伝送することを想定する。
　ＰＬＣ・ＰＨＹブロック１１Ｂ２は、通信フレームＦＲに含まれるＰＲ、ＦＣ、及びＦｂのビットデータを順に入力する（Ｔ１１）。
　ＰＬＣ・ＰＨＹブロック１１Ｂ２は、入力されたビットデータをシンボルマッピング（例えばＰＡＭ変調）し、直列のシンボルデータを得る（Ｔ１２）。尚、ＰＡＭ以外の変調方式が用いられてもよい。
　ＰＬＣ・ＰＨＹブロック１１Ｂ２は、マッピングされた直列のシンボルデータを入力し、並列のシンボルデータに変換する（Ｔ１３）。各シンボルデータは、対応するサブキャリアに割り当てられる。ここでは、サブキャリアは、第０、１、２、・・・、（Ｍ／２－１）、（Ｍ／２）、・・・、（Ｍ－３）、（Ｍ－２）、（Ｍ－１）として示されている。
　尚、図１６では、隣り合う２つのサブキャリアにより、キャリアペアが形成される。図１６では、１つの通信チャネルＣＨあたりキャリアペアは１６個であり、サブキャリアは３２個である。また、図１６では、１つの通信チャネルＣＨのサブキャリアが示されているが、実際には通信フレームＦＲに含まれる数の通信チャネルＣＨが存在するが、図示が省略されている。
　ＰＬＣ・ＰＨＹブロック１１Ｂ２は、各サブキャリアに割り当てられたシンボルデータに対して、メモリ１８に保持された位相ベクトルの各要素を乗算する（Ｔ１４）。つまり、ＰＬＣ・ＰＨＹブロック１１Ｂ２は、サブキャリア毎にシンボルデータの位相を回転し又は回転させずに、位相を調整する。この位相ベクトルは、上述のように、例えばＰＣにより選定された全体最適な位相ベクトルである。位相調整されたシンボルデータは、通信データの一例である。
　ＰＬＣ・ＰＨＹブロック１１Ｂ２は、位相ベクトルが乗算された並列のシンボルデータを離散逆ウェーブレット変換（ＩＤＷＴ：Ｉｎｖｅｒｓｅ　Ｄｉｓｃｒｅｔｅ　Ｗａｖｅｌｅｔ　Ｔｒａｎｓｆｏｒｍ）し、時間軸上のデータを生成する（Ｔ１５）。つまり、ＰＬＣ・ＰＨＹブロック１１Ｂ２は、時間軸波形のサンプル値を発生させ、伝送シンボルを表すサンプル値系列を生成する。
　ＰＬＣ・ＰＨＹブロック１１Ｂ２は、生成された時間軸上のデータに対してＲａｍｐ処理する。Ｒａｍｐ処理は、例えば可変増幅器１２Ｂによる増幅処理により信号が歪まないように、通信フレームの先頭での時間軸上での信号波形の立ち上がりを滑らかにする処理である。Ｒａｍｐ処理では、例えば、０～１の間の値が、時間軸上のデータに対して乗算される。Ｒａｍｐ処理されたデータは、ＡＦＥ・ＩＣ１２のＤＡ変換器１２Ａに送られる。
　このように、ＰＬＣ装置１０Ａは、劣悪な伝送路を想定して選定された位相ベクトルを用いて、シンボルデータの位相を調整することで、各通信チャネルＣＨ及び通信フレームＦＲにおいて受信側のＰＡＰＲの低減性能を向上できる。また、ＰＬＣ装置１０Ａは、ＰＡＰＲの低減性能が向上することで、受信側の可変増幅器１２Ｂの収束速度を高速化できるとともに、ＡＤ変換器１２Ｄのダイナミックレンジを有効活用できる。
　次に、選定された位相ベクトルを用いた受信時のＰＬＣ装置１０Ｂの動作について説明する。図１７は、ＰＬＣ・ＰＨＹブロック１１Ｂ１の動作例を示す模式図である。図１７では、ＰＬＣ装置１０Ｂが、ウェーブレット変換を利用してＯＦＤＭ伝送することを想定する。
　ＡＦＥ・ＩＣ１２は、キャリア検出により、アナログデータを検出して受信する。ＡＤ変換器１２Ｄは、アナログデータをデジタルデータに変換する。ＰＬＣ・ＰＨＹブロック１１Ｂ１は、変換されたデジタルデータを離散ウェーブレット変換（ＤＷＴ：Ｄｉｓｃｒｅｔｅ　Ｗａｖｅｌｅｔ　Ｔｒａｎｆｏｒｍ）する（Ｔ２１）。
　離散ウェーブレット変換により、各サブキャリアに割り当てられた並列のシンボルデータが得られる。ここでは、サブキャリアは、第０、１、２、・・・、（Ｍ／２－１）、（Ｍ／２）、・・・、（Ｍ－３）、（Ｍ－２）、（Ｍ－１）として示されている。
　尚、図１７では、隣り合う２つのサブキャリアにより、キャリアペアが形成される。図１７では、１つの通信チャネルＣＨあたりキャリアペアは１６個であり、サブキャリアは３２個である。また、図１７では、１つの通信チャネルＣＨのサブキャリアが示されているが、実際には通信フレームＦＲに含まれる数の通信チャネルＣＨが存在するが、図示が省略されている。
　ＰＬＣ・ＰＨＹブロック１１Ｂ１は、各サブキャリアに割り当てられた並列のシンボルデータに対して、メモリ１８に保持された位相ベクトルの各要素を乗算する（Ｔ２２）。つまり、ＰＬＣ・ＰＨＹブロック１１Ｂ１は、サブキャリア毎にシンボルデータの位相を回転し又は回転させずに、位相を調整（ここでは復元）する。この位相ベクトルは、上述のように、例えばＰＣにより選定された全体最適な位相ベクトルである。
　ＰＬＣ・ＰＨＹブロック１１Ｂ１は、位相が復元された各サブキャリアに割り当てられた並列のシンボルデータを、直列のシンボルデータに変換する（Ｔ２３）。
　ＰＬＣ・ＰＨＹブロック１１Ｂ１は、直列のシンボルデータをシンボルデマッピング（例えばＰＡＭ復調）し、ビットデータを得る（Ｔ２４）。ＰＬＣ・ＰＨＹブロック１１Ｂ１は、ビットデータ（例えばＰＢ、ＦＣ、Ｆｂ）を後続の処理のために出力する（Ｔ２５）。
　このように、ＰＬＣ装置１０Ｂは、劣悪な伝送路を想定して選定された位相ベクトルを用いて、シンボルデータの位相を調整（復元）することで、各通信チャネルＣＨ及び通信フレームＦＲにおいてＰＡＰＲの低減性能を向上できる。また、ＰＬＣ装置１０Ｂは、ＰＡＰＲの低減性能が向上することで、可変増幅器１２Ｂの収束速度を高速化できるとともに、ＡＤ変換器１２Ｄのダイナミックレンジを有効活用できる。
　尚、ＰＬＣ装置は、送信時及び受信時で同じ位相ベクトルを用いるので、位相ベクトルの成分は相殺されて削除される。
［効果等］
　ＰＬＣ装置１０ＡとＰＬＣ装置１０Ｂとは、伝送路としての電力線１Ａを介してデータを通信する。電力線１Ａの状態が良好である場合、通信信号の劣化があまり生じないので、ＰＬＣ装置１０ＡによりＰＡＰＲが小さい位相ベクトルが選択されると、ＰＬＣ装置１０ＢにおいてもＰＡＰＲが小さくなる。
　また、電力線１Ａの状態が不良であっても、ＰＣ等で選定された個別最適且つ全体最適な位相ベクトルがＰＬＣ装置１０に設定されることで、ＰＬＣ装置１０は、受信側でのＰＡＰＲの劣化を抑制できる。
　例えば、ＰＬＣ装置１０が、通信チャネルＣＨ毎に同一のＰＢ（例えば全て「１」）を設定したとする。この場合でも、ＰＬＣ装置１０は、通信チャネルＣＨ毎に異なる位相ベクトルを用いてシンボルデータの位相を調整することで、通信チャネルＣＨ毎にＰＢの合成波の信号電圧が過大となることを抑制でき、通信フレームＦＲ全体としてもＰＢの合成波の信号電圧が過大となることを抑制できる。よって、受信側でのＰＡＰＲの劣化が抑制される。
　図１８は、本実施形態の電力線１Ａの状態が不良である場合における、ＰＬＣ装置１０Ａでの時間と信号電圧の関係と、ＰＬＣ装置１０Ｂでの時間と信号電圧の関係と、の一例を示す波形図である。
　図１８に示すように、ＰＬＣ装置１０Ｂ（ＲＸ）での受信信号のプリアンブルにおいて、信号電圧が高い時間位置と低い時間位置との差が小さくなっており、つまり、受信信号のピーク電力と平均電力との差（ＰＡＰＲ）が小さくなっている。
　図１８に示す信号電圧の最大値及び最小値の幅に応じて、ＡＤ変換器１２Ｄのダイナミックレンジが設定される。そのため、ＰＬＣ装置１０ＢでのＰＡＰＲが小さくなると、ＰＬＣ装置１０ＢのＡＤ変換器１２Ｄのダイナミックレンジの活用性を向上でき、通信フレームのＳ／Ｎ比の低下を抑制できる。よって、ＡＤ変換器１２Ｄとしてダイナミックレンジの広い増幅器を備える必要がなくなる。
　従って、ＰＬＣ装置１０は、伝送路状態が不良である場合でも、受信側でのＰＡＰＲの低減性能を向上できる。また、ＰＬＣ装置１０は、受信信号のＰＡＰＲの低減性能を向上することで、ＰＬＣ装置１０Ｂによる復号精度の低下を抑制でき、信号の再現性を向上できる。
　また、各通信チャネルＣＨの位相ベクトルとして、各通信チャネルＣＨに関するＰＡＰＲを所定値ｔｈ１以下とする位相ベクトルが設定される。また、各通信チャネルＣＨが合成された通信フレームＦＲ全体の位相ベクトルとして、通信フレームＦＲに関するＰＡＰＲを所定値ｔｈ２以下とする位相ベクトルが設定される。つまり、各ＰＬＣ装置１０には、個別最適且つ全体最適な位相ベクトルが設定される。
　よって、ＰＬＣ装置１０は、通信チャネルＣＨ毎に且つ通信フレームＦＲ全体において劣悪な伝送路状態を仮定して選定された位相ベクトルを用いて位相を調整することで、受信側でのＰＡＰＲを低減できる。これにより、ＰＬＣ装置１０は、ＡＤ変換器１２Ｄのダイナミックレンジを有効活用でき、通信フレームのＳ／Ｎ比が低下することを抑制できる。
（第２の実施形態）
　第１の実施形態では、位相ベクトルが予め定められ、変更されないことを例示した。第２の実施形態では、位相ベクトルを切り替えて位相調整されることを想定する。尚、本実施形態において、第１の実施形態と同様の事項については、説明を省略する。
　本実施形態では、メモリ１８には、第１の実施形態と同様の位相ベクトルの情報が保持されるとともに、通信フレームＦＲが通信フレームＦＲＣである場合に使用される位相ベクトル（従来の位相ベクトル）の情報が保持されている。ＰＬＣ装置１０のＰＬＣ・ＰＨＹブロック１１Ｂは、通信フレームＦＲに含まれるプリアンブル数に応じて、いずれかの位相ベクトルを通信に用いる位相ベクトルとして設定する。また、ＰＬＣ・ＰＨＹブロック１１Ｂは、通信フレームＦＲに含まれるプリアンブル数が変化した場合、設定された位相ベクトルを変更する。位相ベクトルの設定情報は、メモリ１８に保持される。
　本実施形態では、ＰＬＣ装置１０Ｂは、第１の実施形態で説明した通信フレームＦＲＮ，ＦＲ１～ＦＲ８、又は比較例の通信フレームＦＲＣを受信する。
　通信フレームＦＲＮ，ＦＲ１～ＦＲ８と通信フレームＦＲＣとでは、プリアンブル数が異なる。例えば、通信フレームＦＲＮ，ＦＲ１～ＦＲ８ではプリアンブルが１０個であり、通信フレームＦＲＣではプリアンブルが１個である。そのため、ＰＬＣ装置１０Ｂは、プリアンブル数に注目することで、第１の実施形態の通信フレームＦＲ１～８であるか、比較例の通信フレームＦＲＣであるかを区別できる。
　ＰＬＣ装置１０ＢのＰＬＣ・ＰＨＹブロック１１Ｂ１は、キャリア検出により通信フレームを検出すると、通信フレームに含まれるプリアンブルのフォーマットを判別する。通信フレームに含まれるプリアンブルが周波数帯毎（通信チャネル毎）に設定されていると判別すると、ＰＬＣ・ＰＨＹブロック１１Ｂ１は、受信された通信フレームＦＲが通信フレームＦＲＮ，ＦＲ１～ＦＲ８のいずれかであると判別する。つまり、第１の実施形態が適用された通信フレームＦＲであると判別される。
　一方、通信フレームＦＲに含まれるプリアンブルが全周波数帯（全通信チャネル）において１つ設定されていると判別すると、ＰＬＣ・ＰＨＹブロック１１Ｂ１は、受信された通信フレームＦＲが通信フレームＦＲＣであると判別する。つまり、比較例の通信フレームＦＲＣであると判別される。
　ＰＬＣ・ＰＨＹブロック１１Ｂ１は、判別された通信フレームＦＲに応じた位相ベクトルの情報をメモリ１８から取得し、取得された位相ベクトルを用いてシンボルデータの位相を復元する。従って、受信される通信フレームＦＲが複数種類存在しても、ＰＬＣ装置１０Ｂは、通信フレームＦＲを復号できる。
　このように、ＰＬＣ装置１０Ｂは、通信フレームＦＲのプリアンブル数を判別することで、ＰＬＣ装置１０Ａが、比較例の通信フレームＦＲＣを扱うＰＬＣ装置であるか、通信フレームＦＲＮ，ＦＲ１～ＦＲ８を扱うＰＬＣ装置であるかを判別できる。そして、ＰＬＣ装置１０Ｂは、プリアンブルの形態に応じて、位相ベクトルを変更する。
　従って、通信システム１０００において、比較例の通信フレームＦＲＣを扱うＰＬＣ装置（例えば従来のＰＬＣ装置）と第１の実施形態を適用可能なＰＬＣ装置１０とが混在し、伝送路状態が不良である場合でも、ＰＬＣ装置１０Ｂは、ＰＡＰＲを低減して、ＰＬＣ装置１０Ａと通信できる。
（他の実施形態）
　以上のように、本開示における技術の例示として、第１，第２の実施形態を説明した。しかし、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施形態にも適用できる。また、各実施形態を組み合わせてもよい。
　第１，第２の実施形態では、ＰＣ等が位相ベクトルを生成する際に、１つの位相ベクトルを生成してから、各要素をシフト処理することで複数の異なる位相ベクトルを生成することを例示した。これに限られず、例えば、ＰＣ等が、各要素の値を任意に設定して、複数の異なる位相ベクトルを生成してもよい。
　第１，第２の実施形態では、通信システム１０００が電力線通信方式に従って通信する電力線通信システムであることを例示した。尚、通信システム１０００は、他の通信方式（例えば無線ＬＡＮ方式）に従って通信する通信システムでもよい。
　第１，第２の実施形態では、ウェーブレット変換により時間軸上のデータと周波数軸上のデータとを変換することを例示したが、その他の変換（例えばＦＦＴ（Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）変換）が実施されてもよい。この場合、サブキャリア毎に異なる位相ベクトルの要素が用いられる。
　第１，第２の実施形態では、全体最適を考慮すると、全通信チャネルＣＨ（例えば１０個の通信チャネル）のうち、同じ位相ベクトルが割り当てられる通信チャネルＣＨが複数存在してもよい。この場合でも、通信チャネル全体のＰＡＰＲが所定基準を満足すればよい。
　第１の実施形態では、プロセッサは、物理的にどのように構成してもよい。また、プログラム可能なプロセッサを用いれば、プログラムの変更により処理内容を変更できるので、プロセッサの設計の自由度を高めることができる。プロセッサは、１つの半導体チップで構成してもよいし、物理的に複数の半導体チップで構成してもよい。複数の半導体チップで構成する場合、第１，第２の実施形態の各制御をそれぞれ別の半導体チップで実現してもよい。この場合、それらの複数の半導体チップで１つのプロセッサを構成すると考えることができる。また、プロセッサは、半導体チップと別の機能を有する部材（コンデンサ等）で構成してもよい。また、プロセッサが有する機能とそれ以外の機能とを実現するように、１つの半導体チップを構成してもよい。
（本開示の一形態の概要）
　本開示の一形態の通信装置は、第１の周波数帯と第２の周波数帯を含む所定の周波数帯に対応する通信フレームＦＲを用いて通信する。通信装置は、プロセッサ及びコミュニケーティングデバイスを備える。通信フレームＦＲは、第１の周波数帯に対応しサブキャリアを複数有する第１の通信チャネルと、第２の周波数帯に対応しサブキャリアを複数有する第２の通信チャネルと、を含む。プロセッサは、第１の通信チャネルに対して、第１の位相ベクトルを設定し、第２の通信チャネルに対して、第１の位相ベクトルと異なる第２の位相ベクトルを設定し、第１の位相ベクトル及び第２の位相ベクトルを用いて、シンボルデータの位相を調整して通信データを生成する。コミュニケーティングデバイスは、通信フレームＦＲを用いて通信データを通信する。
　通信装置は、例えばＰＬＣ装置１０である。プロセッサは、例えばメインＩＣ１１である。コミュニケーティングデバイスは、例えばＡＦＥ・ＩＣ１２を含めてＡＦＥ・ＩＣ１２よりも電源プラグ２５側に配置されたデバイスである。第１の通信チャネルは、例えば通信チャネルＣＨ１である。第２の通信チャネルは、例えば通信チャネルＣＨ２である。
　これにより、通信装置は、予め通信チャネル毎に選定され、且つ通信フレーム全体で選定された位相ベクトルを用いて位相を調整することで、伝送路状態が不良であっても、受信側でのＰＡＰＲの劣化を抑制できる。従って、通信装置は、受信側でのＡＤ変換器のダイナミックレンジの活用性を向上でき、通信フレームのＳ／Ｎ比の低下を抑制できる。
　また、この通信装置では、第１の位相ベクトルとして、第１の通信チャネルに関する受信に係る第１のＰＡＰＲを所定値以下とする位相ベクトルが設定されてもよい。第２の位相ベクトルとして、第２の通信チャネルに関する受信に係る第２のＰＡＰＲを所定値以下とする位相ベクトルが設定されてもよい。第１の位相ベクトル及び第２の位相ベクトルとして、第１の通信チャネルと第２の通信チャネルとを含む通信フレームＦＲに関する受信に係る第３のＰＡＰＲを所定値以下とする位相ベクトルが設定されてもよい。
　これにより、通信装置は、伝送路状態が劣悪な状態でも、各通信チャネル及び通信フレームに適応した位相ベクトルを用いて位相調整でき、受信性能を向上できる。
　また、この通信装置では、第１の通信チャネル及び第２の通信チャネルで伝送されるデータは、同値の複数のプリアンブルのデータを含んでもよい。
　これにより、通信装置は、信号電圧が高くなり易いプリアンブルのデータに係るサブキャリアの合成信号の信号レベルを位相調整により小さくでき、受信側でのＰＡＰＲの低減性能を向上できる。
　また、この通信装置では、プロセッサは、通信フレームＦＲで伝送されるプリアンブルデータの数が変化した場合、設定された前記第１の位相ベクトル及び前記第２の位相ベクトルを変更してもよい。
　これにより、通信装置は、通信チャネルが考慮されず、通信フレームＦＲ全体に対してプリアンブルのデータが設けられる場合でも、受信側においてプリアンブルのデータを解読できる。つまり、通信装置は、上記実施形態において説明した通信装置との間に限られず、従来の位相ベクトルを用いて通信する他の通信装置との間でも通信できる。
　また、この通信装置では、コミュニケーティングデバイスは、電力線１Ａを介して通信フレームＦＲを用いて通信してもよい。
　これにより、通信装置は、電力線１Ａの状態が不良である場合でも、受信側でのＰＡＰＲを低減して電力線通信できる。
　また、本開示の一形態の通信方法は、第１の周波数帯と第２の周波数帯を含む所定の周波数帯に対応する通信フレームＦＲを用いて通信する通信方法である。通信フレームＦＲは、第１の周波数帯に対応しサブキャリアを複数有する第１の通信チャネルと、第２の周波数帯に対応しサブキャリアを複数有する第２の通信チャネルと、を含む。この方法では、第１の通信チャネルに対して、第１の位相ベクトルを設定し、第２の通信チャネルに対して、第１の位相ベクトルと異なる第２の位相ベクトルを設定し、設定された第１の位相ベクトル及び第２の位相ベクトルを用いてシンボルデータの位相を調整して、通信フレームＦＲを用いて通信データを通信する。
　これにより、通信装置は、予め通信チャネル毎に選定され、且つ通信フレーム全体で選定された位相ベクトルを用いて位相を調整することで、伝送路状態が不良であっても、受信側でのＰＡＰＲの劣化を抑制できる。従って、通信装置は、受信側でのＡＤ変換器のダイナミックレンジの活用性を向上でき、通信フレームのＳ／Ｎ比の低下を抑制できる。
　また、この通信方法では、第１の位相ベクトルとして、第１の通信チャネルに関する受信に係る第１のＰＡＰＲを所定値以下とする位相ベクトルが設定されてもよい。第２の位相ベクトルとして、第２の通信チャネルに関する受信に係る第２のＰＡＰＲを所定値以下とする位相ベクトルが設定されてもよい。第１の位相ベクトル及び第２の位相ベクトルとして、第１の通信チャネルと第２の通信チャネルとを含む通信フレームに関する受信に係る第３のＰＡＰＲを所定値以下とする位相ベクトルが設定されてもよい。
　これにより、通信装置は、伝送路状態が劣悪な状態でも、各通信チャネル及び通信フレームに適応した位相ベクトルを用いて位相調整でき、受信性能を向上できる。
　また、この通信方法では、第１の通信チャネル及び第２の通信チャネルで伝送されるデータは、同値の複数のプリアンブルのデータを含んでもよい。
　これにより、通信装置は、信号電圧が高くなり易いプリアンブルのデータに係るサブキャリアの合成信号の信号レベルを位相調整により小さくでき、受信側でのＰＡＰＲの低減性能を向上できる。
　また、この通信方法では、通信フレームＦＲで伝送されるプリアンブルデータの数が変化した場合、設定された第１の位相ベクトル及び第２の位相ベクトルを変更してもよい。
　これにより、通信装置は、通信チャネルが考慮されず、通信フレームＦＲ全体に対してプリアンブルのデータが設けられる場合でも、受信側においてプリアンブルのデータを解読できる。つまり、通信装置は、上記実施形態において説明した通信装置との間に限られず、従来の位相ベクトルを用いて通信する他の通信装置との間でも通信できる。
　また、この通信方法では、電力線１Ａを介して通信フレームＦＲを用いて通信してもよい。
　これにより、通信装置は、電力線１Ａの状態が不良である場合でも、受信側でのＰＡＰＲを低減して電力線通信できる。
　本開示は、２０１４年１１月２４日出願の米国仮特許出願第６２／０８３８１０号に基づくものである。
　本開示は、伝送路状態が不良である場合でも、受信側でのＰＡＰＲの低減性能を向上できる通信装置及び通信方法等に有用である。
１Ａ　電力線
１Ｂ　電源ケーブル
２　コンセント
１０，１０Ａ，１０Ｂ　ＰＬＣ装置
１１　メインＩＣ
１１Ａ　ＣＰＵ
１１Ｂ１，１１Ｂ２　ＰＬＣ・ＰＨＹブロック
１１Ｃ１，１１Ｃ２　ＰＬＣ・ＭＡＣブロック
１２　ＡＦＥ・ＩＣ
１２Ａ　ＤＡ変換器（ＤＡＣ）
１２Ｂ，１２Ｃ　可変増幅器（ＶＧＡ）
１２Ｄ　ＡＤ変換器（ＡＤＣ）
１３　ローパスフィルタ
１５　ドライバＩＣ
１６　カプラ
１６Ａ　コイルトランス
１６Ｂ，１６Ｃ　カップリング用コンデンサ
１７　バンドパスフィルタ
１８　メモリ
１９　イーサネット（登録商標）ＰＨＹ・ＩＣ
２０　スイッチング電源
２１　電源コネクタ
２２　モジュラージャック
２３　ＬＥＤ
２４　交流直流変換器
２５　電源プラグ
２６　ＬＡＮケーブル
２７　インピーダンスアッパー
２７Ａ，２７Ｂ　コイル
３０　回路モジュール
６０　ＡＣサイクル検出器
１００　筐体
１０００　通信システム
ＣＨ１～ＣＨ８　通信チャネル
ＦＲ１～８，ＦＲＮ　通信フレーム

Claims (10)

  1. 　第１の周波数帯と第２の周波数帯を含む所定の周波数帯に対応する通信フレームを用いて通信する通信装置であって、
    　プロセッサ及びコミュニケーティングデバイスを備え、
    　前記通信フレームは、前記第１の周波数帯に対応しサブキャリアを複数有する第１の通信チャネルと、前記第２の周波数帯に対応しサブキャリアを複数有する第２の通信チャネルと、を含み、
    　前記プロセッサは、
    　前記第１の通信チャネルに対して、第１の位相ベクトルを設定し、
    　前記第２の通信チャネルに対して、前記第１の位相ベクトルと異なる第２の位相ベクトルを設定し、
    　設定された前記第１の位相ベクトル及び前記第２の位相ベクトルを用いて、シンボルデータの位相を調整して通信データを生成し、
    　前記コミュニケーティングデバイスは、
    　前記通信フレームを用いて通信データを通信する、通信装置。
  2. 　請求項１に記載の通信装置であって、
    　前記第１の位相ベクトルとして、前記第１の通信チャネルに関する受信に係る第１のＰＡＰＲを所定値以下とする位相ベクトルが設定され、
    　前記第２の位相ベクトルとして、前記第２の通信チャネルに関する受信に係る第２のＰＡＰＲを前記所定値以下とする位相ベクトルが設定され、
    　前記第１の位相ベクトル及び前記第２の位相ベクトルとして、前記第１の通信チャネルと前記第２の通信チャネルとを含む前記通信フレームに関する受信に係る第３のＰＡＰＲを前記所定値以下とする位相ベクトルが設定される、通信装置。
  3. 　請求項１または２に記載の通信装置であって、
    　前記第１の通信チャネル及び前記第２の通信チャネルで伝送されるデータは、同値の複数のプリアンブルのデータを含む、通信装置。
  4. 　請求項１ないし３のいずれか１項に記載の通信装置であって、
    　前記プロセッサは、前記通信フレームで伝送されるプリアンブルデータの数が変化した場合、設定された前記第１の位相ベクトル及び前記第２の位相ベクトルを変更する、通信装置。
  5. 　請求項１ないし４のいずれか１項に記載の通信装置であって、
    　前記コミュニケーティングデバイスは、電力線を介して前記通信フレームを用いて通信する、通信装置。
  6. 　第１の周波数帯と第２の周波数帯を含む所定の周波数帯に対応する通信フレームを用いて通信する通信方法であって、
    　前記通信フレームは、前記第１の周波数帯に対応しサブキャリアを複数有する第１の通信チャネルと、前記第２の周波数帯に対応しサブキャリアを複数有する第２の通信チャネルと、を含み、
    　前記第１の通信チャネルに対して、第１の位相ベクトルを設定し、
    　前記第２の通信チャネルに対して、前記第１の位相ベクトルと異なる第２の位相ベクトルを設定し、
    　設定された前記第１の位相ベクトル及び前記第２の位相ベクトルを用いてシンボルデータの位相を調整して通信データを生成し、
    　前記通信フレームを用いて、前記通信データを通信する、通信方法。
  7. 　請求項６に記載の通信方法であって、
    　前記第１の位相ベクトルとして、前記第１の通信チャネルに関する受信に係る第１のＰＡＰＲを所定値以下とする位相ベクトルが設定され、
    　前記第２の位相ベクトルとして、前記第２の通信チャネルに関する受信に係る第２のＰＡＰＲを前記所定値以下とする位相ベクトルが設定され、
    　前記第１の位相ベクトル及び前記第２の位相ベクトルとして、前記第１の通信チャネルと前記第２の通信チャネルとを含む前記通信フレームに関する受信に係る第３のＰＡＰＲを前記所定値以下とする位相ベクトルが設定される、通信方法。
  8. 　請求項６または７に記載の通信方法であって、
    　前記第１の通信チャネル及び前記第２の通信チャネルで伝送されるデータは、同値の複数のプリアンブルのデータを含む、通信方法。
  9. 　請求項６ないし８のいずれか１項に記載の通信方法であって、
    　前記通信フレームで伝送されるプリアンブルデータの数が変化した場合、設定された前記第１の位相ベクトル及び前記第２の位相ベクトルを変更する、通信方法。
  10. 　請求項６ないし９のいずれか１項に記載の通信方法であって、
    　電力線を介して前記通信フレームを用いて通信する、通信方法。
PCT/JP2015/004992 2014-11-24 2015-09-30 通信装置及び通信方法 WO2016084296A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP15864188.6A EP3226429B1 (en) 2014-11-24 2015-09-30 Communication device and communication method
CN201580063780.7A CN107005328B (zh) 2014-11-24 2015-09-30 通信装置和通信方法
EP20209507.1A EP3852278B1 (en) 2014-11-24 2015-09-30 Communication device and communication method
JP2016561222A JP6643683B2 (ja) 2014-11-24 2015-09-30 通信装置及び通信方法
US14/949,571 US9705721B2 (en) 2014-11-24 2015-11-23 Communication apparatus and communication method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462083810P 2014-11-24 2014-11-24
US62/083,810 2014-11-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/949,571 Continuation-In-Part US9705721B2 (en) 2014-11-24 2015-11-23 Communication apparatus and communication method

Publications (1)

Publication Number Publication Date
WO2016084296A1 true WO2016084296A1 (ja) 2016-06-02

Family

ID=56073896

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2015/004993 WO2016084297A1 (ja) 2014-11-24 2015-09-30 通信装置及び通信方法
PCT/JP2015/004992 WO2016084296A1 (ja) 2014-11-24 2015-09-30 通信装置及び通信方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004993 WO2016084297A1 (ja) 2014-11-24 2015-09-30 通信装置及び通信方法

Country Status (5)

Country Link
EP (3) EP3226428A1 (ja)
JP (2) JP6643683B2 (ja)
CN (2) CN107005328B (ja)
ES (1) ES2966651T3 (ja)
WO (2) WO2016084297A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7217420B2 (ja) * 2018-02-26 2023-02-03 パナソニックＩｐマネジメント株式会社 通信装置及び通信信号生成方法
CN112202697B (zh) * 2020-09-30 2023-03-21 浙江三维通信科技有限公司 一种信号的处理方法、装置、存储介质以及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109470A (ja) * 2008-10-28 2010-05-13 Fujitsu Microelectronics Ltd 通信装置及び通信システム
JP2010537469A (ja) * 2007-08-14 2010-12-02 エルジー エレクトロニクス インコーポレイティド ピーク対平均電力比を減少させる方法
JP2013090239A (ja) * 2011-10-20 2013-05-13 Mega Chips Corp 通信装置および通信システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040081089A1 (en) * 2002-09-26 2004-04-29 Sharp Laboratories Of America, Inc. Transmitting data on scheduled channels in a centralized network
CN100516908C (zh) * 2003-05-14 2009-07-22 高通股份有限公司 Ofdm系统中的功率控制和调度
JP4490425B2 (ja) * 2003-09-19 2010-06-23 パナソニック株式会社 マルチキャリア通信方法、システム及び装置
US7804763B2 (en) * 2005-04-04 2010-09-28 Current Technologies, Llc Power line communication device and method
EP1791313B1 (en) 2005-10-25 2008-08-20 Fujitsu Ltd. Communications systems and methods using selected mapping for OFDM signals
CN1937435A (zh) * 2006-09-30 2007-03-28 东南大学 电力线通信系统的数字信号处理方法
JP5197073B2 (ja) * 2008-03-05 2013-05-15 株式会社東芝 無線通信装置
US8111765B2 (en) * 2008-06-12 2012-02-07 Panasonic Corporation Communication apparatus, communication method, and integrated circuit
GB0810855D0 (en) * 2008-06-13 2008-07-23 Gigle Semiconductors Ltd Method system and computer program for improving a communication system
KR20110036485A (ko) * 2009-10-01 2011-04-07 엘지전자 주식회사 무선랜 시스템에서의 데이터 전송방법 및 장치
US8718115B2 (en) * 2010-10-08 2014-05-06 Texas Instruments Incorporated Building, transmitting, and receiving frame structures in power line communications
US8670458B2 (en) * 2011-03-15 2014-03-11 Texas Instruments Incorporated Slotted channel access techniques in network communications
JP5970064B2 (ja) * 2011-07-05 2016-08-17 ソニー株式会社 電力線通信モデム、電力線通信システム及び電力線通信方法
US9258163B2 (en) * 2012-11-30 2016-02-09 Qualcomm Incorporated Systems and methods for phase rotating duplicate frames in wireless LAN transmission
CN103139135A (zh) * 2013-03-18 2013-06-05 苏州五希通信科技有限公司 基于数字电力载波通讯的调制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537469A (ja) * 2007-08-14 2010-12-02 エルジー エレクトロニクス インコーポレイティド ピーク対平均電力比を減少させる方法
JP2010109470A (ja) * 2008-10-28 2010-05-13 Fujitsu Microelectronics Ltd 通信装置及び通信システム
JP2013090239A (ja) * 2011-10-20 2013-05-13 Mega Chips Corp 通信装置および通信システム

Also Published As

Publication number Publication date
JPWO2016084297A1 (ja) 2017-08-31
JPWO2016084296A1 (ja) 2017-08-31
EP3226428A4 (en) 2017-10-04
CN107005328B (zh) 2019-04-19
EP3852278A1 (en) 2021-07-21
WO2016084297A1 (ja) 2016-06-02
EP3226428A1 (en) 2017-10-04
EP3226429A1 (en) 2017-10-04
CN107005328A (zh) 2017-08-01
ES2966651T3 (es) 2024-04-23
EP3852278B1 (en) 2023-09-06
EP3226429A4 (en) 2017-10-04
JP6643683B2 (ja) 2020-02-12
EP3226429B1 (en) 2020-11-25
CN107005323A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US11824597B2 (en) Robust mode for power line communications
US8121202B2 (en) Power-line communication method, power-line communication device, and power-line communication system
US9419756B2 (en) Communication apparatus, integrated circuit, and communication method
JP5382877B2 (ja) 通信装置、受信装置、通信方法、受信方法、及び集積回路
CN103931132B (zh) 通信系统以及在通信系统中使用的比特加载方法
JP4731991B2 (ja) マルチキャリア通信装置及びマルチキャリア通信方法
US8422517B2 (en) Balanced bit loading for communication networks subject to burst interference
WO2011082145A2 (en) Transmit power control
JP2016517214A (ja) 多搬送波変調及び送信電力プロパティの調整
KR101568559B1 (ko) 통신 네트워크들에 대한 동적 비트 할당
US7319384B2 (en) Communication apparatus and communication method
WO2006126738A1 (en) Communication apparatus, integrated circuit and communication method
JP6643683B2 (ja) 通信装置及び通信方法
US9705721B2 (en) Communication apparatus and communication method
EP1861934B1 (en) Communication apparatus and communication method
US20160149689A1 (en) Communication apparatus and communication method
WO2017032724A1 (en) Determination of instantaneous impedance of an ac power line used as a transmission line

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15864188

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016561222

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015864188

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE