WO2016080102A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2016080102A1
WO2016080102A1 PCT/JP2015/078456 JP2015078456W WO2016080102A1 WO 2016080102 A1 WO2016080102 A1 WO 2016080102A1 JP 2015078456 W JP2015078456 W JP 2015078456W WO 2016080102 A1 WO2016080102 A1 WO 2016080102A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
cutting
carbide wafer
cutting step
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/078456
Other languages
English (en)
French (fr)
Inventor
光彦 酒井
弘之 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201580062684.0A priority Critical patent/CN107004588A/zh
Priority to DE112015005220.8T priority patent/DE112015005220T5/de
Priority to US15/527,619 priority patent/US10056247B2/en
Publication of WO2016080102A1 publication Critical patent/WO2016080102A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/18—Preparing bulk and homogeneous wafers by shaping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device.
  • silicon carbide has been increasingly adopted as a material constituting semiconductor devices in order to enable higher breakdown voltage, lower loss, and use in high-temperature environments.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 2014-86446 (Patent Document 1) describes a method for cutting a silicon carbide wafer.
  • the silicon carbide wafer cutting method the silicon carbide wafer is cut along the direction perpendicular to the straight line formed by the ⁇ 1-210 ⁇ plane on the c-plane, and then ⁇ 1-210 ⁇ on the c-plane.
  • the silicon carbide wafer is cut along a direction parallel to the surface.
  • An object of one embodiment of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of suppressing the occurrence of chipping.
  • the method for manufacturing a silicon carbide semiconductor device includes the following steps.
  • a silicon carbide wafer having a first main surface and a second main surface opposite to the first main surface is prepared.
  • a first cutting step is performed in which the silicon carbide wafer is cut along a plane substantially parallel to the ⁇ 11-20 ⁇ plane.
  • a second cutting step in which the silicon carbide wafer is cut along a plane that is substantially perpendicular to the ⁇ 11-20 ⁇ plane and substantially perpendicular to the first main surface. Done.
  • FIG. 11 is a schematic plan view showing a modification of the method for manufacturing the silicon carbide semiconductor device according to the embodiment of the present invention. It is a plane schematic diagram which shows the manufacturing method of the silicon carbide semiconductor device which concerns on a comparative example.
  • each of the plurality of strip-shaped pieces 1c is formed with a predetermined width along the [1-100] direction CH2 perpendicular to the [11-20] direction by using the blade 4.
  • a plurality of chips 1d were formed by cutting.
  • the cut surface of the silicon carbide wafer in the second cutting step is a ⁇ 11-20 ⁇ plane that is a cleavage plane of hexagonal silicon carbide.
  • the silicon carbide wafer is completely cut in the thickness direction of the silicon carbide wafer by the blade, but the adhesive tape is completely cut only in part in the thickness direction. Not cut off. The adhesive tape holds each of the chips so that chips formed by cutting the silicon carbide wafer are not scattered.
  • a plurality of chips where chipping occurred was observed with an optical microscope, and the positions where chipping occurred in each of the plurality of chips were investigated in detail. As a result, it has been found that chipping tends to occur at the same position in each of a plurality of chips. Specifically, when the silicon carbide wafer is cut from one side of the main surface of the silicon carbide wafer to the other side using the blade 4, chipping tends to occur at the corner portion on the other side of the chip 1d. It was. In the second cutting step, when the silicon carbide wafer is cut along the ⁇ 11-20 ⁇ plane that is the cleavage plane of hexagonal silicon carbide, the silicon carbide wafer piece 1c is mechanically cut by the blade 4 to form a rectangular chip.
  • the fragment 1c is broken at the cleavage plane to form a square chip 1d. It is considered that the chip 1d rotates when the chip 1d is caught in the rotating blade 4, and chipping occurs at the other corner of the chip 1d.
  • the silicon carbide wafer is divided into a plurality of strip-shaped pieces
  • each of the plurality of strip-shaped pieces is divided into a plurality of chips.
  • the strip-shaped pieces are held in contact with the adhesive tape over a wide area. Therefore, when cutting the silicon carbide wafer, even if the strip-shaped piece is wound around the blade, the strip-shaped piece is difficult to rotate.
  • the chip from which the strip-shaped piece is divided is held in contact with the adhesive tape in a smaller area than the strip-shaped piece. Therefore, the chip is not firmly fixed to the adhesive tape as compared with the fragment on the strip. Therefore, it is considered that when the silicon carbide wafer is cut, the chip is easily wound around the blade and rotated.
  • the inventors cut the silicon carbide wafer using the cleavage property by cutting the silicon carbide wafer along a plane substantially perpendicular to the ⁇ 11-20 ⁇ plane that is the cleavage plane in the second cutting step. Instead of doing so, it was devised to mechanically cut the silicon carbide wafer with a blade. As a result, when the silicon carbide wafer is cut by the blade, it is possible to suppress the chip from being wound around the blade and rotating to cause chipping.
  • the manufacturing method of the silicon carbide semiconductor device which concerns on 1 aspect of this invention is equipped with the following processes.
  • a silicon carbide wafer having a first main surface and a second main surface opposite to the first main surface is prepared.
  • a first cutting step is performed in which the silicon carbide wafer is cut along a plane substantially parallel to the ⁇ 11-20 ⁇ plane.
  • a second cutting step in which the silicon carbide wafer is cut along a plane that is substantially perpendicular to the ⁇ 11-20 ⁇ plane and substantially perpendicular to the first main surface. Done.
  • the plane substantially parallel to the ⁇ 11-20 ⁇ plane is a plane in which the ⁇ 11-20 ⁇ plane is inclined by an angle within 5 °, for example.
  • a plane substantially perpendicular to the ⁇ 11-20 ⁇ plane is a plane tilted by an angle within 5 °, for example, with respect to the ⁇ 11-20 ⁇ plane.
  • the surface substantially perpendicular to the first main surface is a surface that is inclined by an angle of, for example, 5 ° or less with respect to the first main surface.
  • the first main surface is a surface that is off by 3 ° or more and 5 ° or less from the ⁇ 0001 ⁇ plane in the off direction.
  • the silicon carbide wafer is cut substantially in the off direction.
  • the substantially off direction is a direction inclined by an angle within 5 °, for example, from the off direction.
  • the silicon carbide wafer in a direction parallel to the first main surface in each of the first cutting step and the second cutting step
  • the cutting speed is 1 mm / second or more and 40 mm / second or less. Since the force with respect to the silicon carbide wafer can be reduced by setting the cutting speed of the silicon carbide wafer to 1 mm / second or more, it is possible to suppress the chip from being caught in the blade. By setting the cutting speed of the silicon carbide wafer to 40 mm / second or less, deterioration of the blade can be suppressed.
  • the silicon carbide wafer is cut by a rotating blade in each of the first cutting step and the second cutting step.
  • the The rotation speed of the blade is 5000 rpm or more and 50000 rpm or less. Since the force with respect to the silicon carbide wafer can be reduced by setting the rotational speed of the blade to 5000 rpm or more, it is possible to suppress the chip from being caught in the blade. By setting the rotation speed of the blade to 50000 rpm or less, the deterioration of the blade can be suppressed.
  • the first main surface and The method further includes a step of attaching an adhesive tape to one surface of the second main surface.
  • the pressure-sensitive adhesive tape has a pressure-sensitive adhesive portion that is in contact with one surface and a base material that is located on the side opposite to the one surface as viewed from the pressure-sensitive adhesive portion.
  • a cut having a depth of 15% or more and 50% or less of the thickness of the substrate is formed in the substrate.
  • the entire silicon carbide wafer is cut with a predetermined width, whereby the first A plurality of strip-shaped pieces are formed when viewed along a direction perpendicular to the main surface of the plate.
  • the second cutting step a plurality of chips are formed by cutting all of the plurality of pieces with a predetermined width. Thereby, a silicon carbide wafer can be separated into chips in a short time.
  • the first cutting step and the second cutting step are alternately repeated.
  • the degree of freedom of the cutting method can be increased.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a step of preparing a silicon carbide wafer (S10: FIG. 1) is performed.
  • a silicon carbide wafer 1 having a first main surface 1a and a second main surface 1b opposite to the first main surface 1a is prepared.
  • the silicon carbide wafer 1 is provided with a plurality of semiconductor elements 2a.
  • a dicing line 50 is provided on the first main surface 1a side of the silicon carbide wafer 1.
  • the dicing line 50 includes a first dicing line 50a extending along a specific direction (for example, ⁇ 1-100> direction) and a direction perpendicular to the specific direction (for example, ⁇ 11-20> direction). And a second dicing line 50b extending along the line.
  • Each of the plurality of semiconductor elements 2a is configured to be separable by cutting silicon carbide wafer 1 along dicing line 50, for example.
  • the silicon carbide wafer 1 may be provided with an orientation flat OF and an index flat IF.
  • the orientation flat OF may extend, for example, along the ⁇ 11-20> direction.
  • the index flat IF may extend along the ⁇ 1-100> direction, for example.
  • Silicon carbide wafer 1 includes a silicon carbide substrate 10 made of hexagonal silicon carbide.
  • the gate electrode 27 and the source electrode 16 are exposed on the surface of each of the plurality of semiconductor elements 2a, and the drain electrode 20 is exposed on the back surface.
  • gate electrode 27 and source electrode 16 are exposed on the first main surface 1a side of silicon carbide wafer 1, and drain electrode 20 is exposed on the second main surface 1b side of silicon carbide wafer 1. ing.
  • FIG. 3 is a schematic cross-sectional view showing a configuration of semiconductor element 2a in a visual field (sectional view) along a direction parallel to first main surface 1a of silicon carbide wafer 1.
  • MOSFET as an example of semiconductor element 2a is, for example, a vertical semiconductor element, and includes silicon carbide substrate 10, gate electrode 27, gate oxide film 15, interlayer insulating film 21, and source. It mainly has an electrode 16 and a drain electrode 20.
  • Silicon carbide substrate 10 has a third main surface 10a and a fourth main surface 10b opposite to third main surface 10a, and includes silicon carbide single crystal substrate 11 and silicon carbide single crystal substrate 11. And a silicon carbide epitaxial layer 17 provided on the substrate.
  • Silicon carbide single crystal substrate 11 is made of, for example, a polytype 4H hexagonal silicon carbide single crystal.
  • the maximum diameter of third main surface 10a of silicon carbide substrate 10 is, for example, larger than 100 mm, preferably 150 mm or more.
  • Third main surface 10a of silicon carbide substrate 10 is, for example, a surface that is off by 4 ° or less from the ⁇ 0001 ⁇ plane or ⁇ 0001 ⁇ plane.
  • the third main surface 10a is, for example, a surface that is off by about 4 ° or less from the (0001) surface or the (0001) surface
  • the fourth main surface 10b is a (000-1) surface or ( 000-1) is a surface that is off by about 4 ° or less from the surface.
  • Silicon carbide substrate 10 has a thickness of, for example, 600 ⁇ m or less, and preferably 300 ⁇ m or less.
  • Silicon carbide epitaxial layer 17 has drift region 12, body region 13, source region 14, and contact region 18.
  • Drift region 12 is an n-type (first conductivity type) region containing an n-type impurity such as nitrogen, for example.
  • the concentration of the n-type impurity in the drift region 12 is, for example, about 5.0 ⁇ 10 15 cm ⁇ 3 .
  • Body region 13 is a p-type (second conductivity type) region containing a p-type impurity such as Al (aluminum) or B (boron).
  • the concentration of the p-type impurity contained in body region 13 is, for example, about 1 ⁇ 10 17 cm ⁇ 3 .
  • the source region 14 is an n-type region containing an n-type impurity such as phosphorus.
  • the source region 14 is formed so as to be surrounded by the body region 13 in a visual field (plan view) viewed along a direction perpendicular to the third main surface 10a.
  • the concentration of the n-type impurity included in the source region 14 is higher than the concentration of the n-type impurity included in the drift region 12.
  • the concentration of the n-type impurity contained in the source region 14 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Source region 14 is separated from drift region 12 by body region 13.
  • Contact region 18 is a p-type region containing a p-type impurity such as aluminum.
  • the contact region 18 is provided so as to be surrounded by the source region 14 in plan view.
  • Contact region 18 is in contact with body region 13.
  • the concentration of the p-type impurity contained in the contact region 18 is higher than the concentration of the p-type impurity contained in the body region 13.
  • the concentration of the p-type impurity contained in contact region 18 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Gate oxide film 15 is formed in contact with third main surface 10a of silicon carbide substrate 10 so as to extend from the upper surface of one source region 14 to the upper surface of the other source region 14. Gate oxide film 15 is in contact with source region 14, body region 13, and drift region 12 at third main surface 10 a of silicon carbide substrate 10. Gate oxide film 15 is made of, for example, silicon dioxide. The thickness of the gate oxide film 15 is, for example, about 40 nm to 60 nm.
  • the gate electrode 27 is disposed in contact with the gate oxide film 15 so as to extend from one source region 14 to the other source region 14. Gate electrode 27 is provided on gate oxide film 15 so as to sandwich gate oxide film 15 between silicon carbide substrate 10. Gate electrode 27 is formed in source region 14, body region 13 and drift region 12 with gate oxide film 15 interposed.
  • the gate electrode 27 is made of a conductor such as polysilicon doped with impurities.
  • the source electrode 16 has a source electrode portion 16a and a surface protective electrode 16b.
  • Source electrode portion 16 a is in contact with source region 14 and contact region 18 on third main surface 10 a of silicon carbide substrate 10.
  • Source electrode portion 16a includes, for example, TiAlSi.
  • source electrode portion 16 a is in ohmic contact with each of source region 14 and contact region 18.
  • the surface protection electrode 16 b is in direct contact with the source electrode portion 16 a and is provided so as to cover the interlayer insulating film 21.
  • the surface protection electrode 16 b is electrically connected to the source region 14 through the source electrode 16.
  • the interlayer insulating film 21 is provided in contact with each of the gate electrode 27 and the gate oxide film 15 so as to cover the gate electrode 27.
  • the interlayer insulating film 21 electrically insulates the gate electrode 27 and the source electrode 16 from each other.
  • Interlayer insulating film 21 is made of, for example, silicon dioxide.
  • the drain electrode 20 includes a drain electrode portion 20a and a back surface protection electrode 20b. Drain electrode portion 20 a is provided in contact with fourth main surface 10 b of silicon carbide substrate 10. Drain electrode portion 20a is made of a material such as NiSi (nickel silicide) capable of ohmic contact with n-type silicon carbide single crystal substrate 11. The back surface protection electrode 20b is electrically connected to the drain electrode portion 20a.
  • NiSi nickel silicide
  • Adhesive tape 3 is attached to, for example, second main surface 1 b of silicon carbide wafer 1.
  • Adhesive tape 3 may be attached to first main surface 1a of silicon carbide wafer 1. That is, adhesive tape 3 is attached to one surface of first main surface 1a and second main surface 1b of silicon carbide wafer 1.
  • the pressure-sensitive adhesive tape has a pressure-sensitive adhesive portion 3a that is in contact with one surface of the first main surface 1a and the second main surface 1b, and a base material 3b that is located on the opposite side to the one surface when viewed from the pressure-sensitive adhesive portion 3a.
  • the adhesive part 3a for example, an acrylic adhesive having adhesiveness can be used.
  • the substrate 3b for example, an organic compound such as polyester can be used.
  • the adhesive portion 3a a material whose adhesive strength is reduced by irradiating energy rays such as ultraviolet rays may be used. Examples of the material whose adhesive strength is reduced by irradiating energy rays such as ultraviolet rays include ultraviolet curable resins.
  • a material whose adhesive strength is reduced by being heated may be used as the adhesive portion 3a. An example of a material whose adhesive strength is reduced by being heated is a thermosetting resin.
  • the step of attaching the adhesive tape (S20: FIG. 1) is performed after the step of preparing the silicon carbide wafer (S10: FIG. 1) and before the first cutting step (S30: FIG. 1).
  • the dicing device 30 mainly includes a blade 4, a horn 5, a first shaft 6, a second shaft 7, an ultrasonic spindle 8, and a motor 9.
  • the blade 4 is fixed by being sandwiched between horns 5.
  • the width W of the blade 4 is, for example, not less than 50 ⁇ m and not more than 100 ⁇ m.
  • the horn 5 is connected to the first shaft 6.
  • the first shaft 6 is connected to the second shaft 7.
  • the second shaft 7 is connected to the ultrasonic spindle 8.
  • the ultrasonic spindle 8 vibrates in a direction perpendicular to the rotation surface of the blade 4 (x direction).
  • the blade 4 As the ultrasonic spindle 8 vibrates in the x direction, the blade 4 repeatedly contracts and extends in the x direction. Thereby, the blade 4 repeats contraction and extension in a direction parallel to the rotation surface of the blade 4 (z direction).
  • the motor 9 is connected to the second shaft 7 and is configured to rotate the blade 4. As shown in FIG. 6, the blade 4 is configured to be rotatable in the rotation direction R around the second shaft 7.
  • the blade 4 contacts the silicon carbide wafer 1 while rotating around the second shaft 7, whereby the silicon carbide wafer 1 is cut.
  • silicon carbide wafer 1 is cut by rotating blade 4.
  • Blade 4 penetrates silicon carbide wafer 1 and adhesive portion 3a and cuts a part of base material 3b.
  • the cut 3b1 is formed in the base material 3b.
  • the depth D of the cut 3b is, for example, 15% or more and 50% or less of the thickness H of the substrate 3b, and preferably 20% or more and 30% or less of the thickness H of the substrate 3b.
  • the cutting speed of silicon carbide wafer 1 in the direction parallel to first main surface 1a of silicon carbide wafer 1 is not less than 1 mm / second and not more than 40 mm / second, more preferably 10 mm / second. 2 seconds or more and 20 mm / second or less.
  • the cutting speed of silicon carbide wafer 1 is determined by dividing the cutting distance in the cutting direction parallel to first main surface 1a of silicon carbide wafer 1 by the cutting time.
  • the rotational speed of the blade 4 is 5000 rpm or more and 50000 rpm or less, and more preferably 8000 rpm or more and 20000 rpm or less.
  • silicon carbide wafer 1 moves, for example, in a direction parallel to the rotating surface of blade 4. Thereby, silicon carbide wafer 1 is cut from one end to the other end of first main surface 1a in plan view.
  • one of silicon carbide wafer 1 and blade 4 moves relative to the other.
  • silicon carbide wafer 1 is cut by fixing blade 4 in first main surface 1a of silicon carbide wafer 1 and moving silicon carbide wafer 1 in a direction parallel to first main surface 1a. Also good.
  • silicon carbide wafer 1 is cut by fixing silicon carbide wafer 1 in first main surface 1a of silicon carbide wafer 1 and moving blade 4 in a direction parallel to first main surface 1a. May be.
  • silicon carbide wafer 1 is cut along a plane substantially parallel to the ⁇ 11-20 ⁇ plane.
  • silicon carbide wafer 1 is cut substantially along the ⁇ 1-100> direction.
  • silicon carbide wafer 1 is cut along a plane substantially parallel to any one of (11-20) plane, (-2110) plane and (1-210) plane.
  • the Each of the (11-20) plane, the (-2110) plane, and the (1-210) plane is a crystallographically equivalent plane.
  • silicon carbide wafer 1 is cut along a direction substantially parallel to either the [1-100] direction or the [ ⁇ 1100] direction.
  • the (11-20) plane is a plane perpendicular to the [11-20] direction.
  • Silicon carbide wafer 1 may be cut. Conversely, silicon carbide wafer 1 may be cut from the orientation flat OF side toward the opposite side of orientation flat OF. As shown in FIG. 7, the entire silicon carbide wafer 1 is cut with a predetermined width. Thereby, a plurality of strip-shaped pieces 1c are formed as viewed along the direction perpendicular to the first main surface 1a.
  • the major axis direction of each of the plurality of pieces 1c is, for example, a direction parallel to the direction in which the index flat IF extends.
  • the short axis direction of each of the plurality of pieces 1c is, for example, a direction parallel to the direction in which the orientation flat OF extends.
  • the second cutting step (S40: FIG. 1) is performed.
  • the silicon carbide wafer along a plane substantially perpendicular to the ⁇ 11-20 ⁇ plane and substantially perpendicular to the first main surface 1a. 1 is cut.
  • silicon carbide wafer 1 is cut substantially along the ⁇ 11-20> direction.
  • silicon carbide wafer 1 is cut along a plane substantially parallel to the ⁇ 1-100 ⁇ plane.
  • silicon carbide wafer 1 is cut along a plane substantially parallel to any one of (1-100) plane, (01-10) plane and (-1010) plane.
  • the Each of the (1-100) plane, the (01-10) plane, and the (-1010) plane is a crystallographically equivalent plane.
  • silicon carbide wafer 1 is cut along a direction substantially parallel to either the [11-20] direction or the [-1-120] direction.
  • the (1-100) plane is a plane perpendicular to the [1-100] direction.
  • the blade 4 comes into contact with the silicon carbide wafer 1 while rotating around the second shaft 7. Is disconnected.
  • silicon carbide wafer 1 is cut by rotating blade 4.
  • Blade 4 penetrates silicon carbide wafer 1 and adhesive portion 3a and cuts a part of base material 3b.
  • the cut 3b1 is formed in the base material 3b.
  • the depth D of the cut 3b is, for example, 15% or more and 50% or less of the thickness H of the substrate 3b, and preferably 20% or more and 30% or less of the thickness H of the substrate 3b.
  • the cutting speed of silicon carbide wafer 1 in the direction parallel to first main surface 1a of silicon carbide wafer 1 is not less than 1 mm / second and not more than 40 mm / second, more preferably 10 mm / second. 2 seconds or more and 20 mm / second or less.
  • the cutting speed of silicon carbide wafer 1 is determined by dividing the cutting distance in the cutting direction parallel to first main surface 1a of silicon carbide wafer 1 by the cutting time.
  • the rotation speed of the blade 4 is 5000 rpm or more and 50000 rpm or less, and more preferably 8000 rpm or more and 20000 rpm or less.
  • silicon carbide is moved from index flat IF to direction CH ⁇ b> 2 that faces away from index flat IF when viewed from the center of first main surface 1 a of silicon carbide wafer 1.
  • the wafer 1 may be cut.
  • silicon carbide wafer 1 may be cut from the side opposite to index flat IF as viewed from the center of first main surface 1a of silicon carbide wafer 1 toward the index flat IF side.
  • all of the plurality of pieces 1c are cut with a predetermined width. Thereby, a plurality of chips 1d are formed.
  • outer shape of chip 1d is, for example, a quadrangle, and preferably a rectangle or a square.
  • first main surface 1a of silicon carbide wafer 1 may be a surface that is off by 3 ° or more and 5 ° or less from the ⁇ 0001 ⁇ plane toward the off direction.
  • third main surface 10a of silicon carbide substrate 10 included in silicon carbide wafer 1 is a surface that is off by 3 ° or more and 5 ° or less from the ⁇ 0001 ⁇ plane in the off direction.
  • silicon carbide wafer 1 is cut substantially in the off direction.
  • the plane indicated by a broken line is the ⁇ 0001 ⁇ plane, preferably the (0001) plane.
  • the direction C1 is the ⁇ 0001> direction, preferably the [0001] direction.
  • Third main surface 10a of silicon carbide substrate 10 is, for example, a surface that is off by an off angle ⁇ from a ⁇ 0001 ⁇ plane (a surface indicated by a broken line).
  • direction C ⁇ b> 2 is a direction perpendicular to third main surface 10 a of silicon carbide substrate 10.
  • the off direction is a direction in which the direction C1 is inclined in the direction C2.
  • the off direction is the ⁇ 11-20> direction.
  • the step of removing the adhesive tape (S50: FIG. 1) is performed.
  • the adhesive part 3a of the adhesive tape 3 is made of a material whose adhesive strength is reduced by irradiating ultraviolet rays
  • the adhesive part 3a is irradiated with ultraviolet light.
  • the chip 1 d is removed from the adhesive portion 3 a of the adhesive tape 3.
  • Chip 1 d includes at least one or more semiconductor elements 2 a and constitutes silicon carbide semiconductor device 2.
  • MOSFET 2 as silicon carbide semiconductor device 2 includes a silicon carbide substrate 10, a source electrode 16, a gate electrode 27, and a drain electrode 20.
  • the first cutting step (S30: FIG. 1) and the second cutting step (S40: FIG. 1) may be alternately repeated.
  • the first cutting step D1 silicon carbide wafer 1 is cut along a plane substantially parallel to the ⁇ 11-20 ⁇ plane. Silicon carbide wafer 1 is cut, for example, from the orientation flat OF side toward the opposite side of orientation flat OF. Thereby, silicon carbide wafer 1 is separated into two pieces.
  • the second cutting step D2 silicon carbide wafer 1 is formed along a plane that is substantially perpendicular to the ⁇ 11-20 ⁇ plane and substantially perpendicular to first main surface 1a. Disconnected. Silicon carbide wafer 1 is cut from index flat IF in a direction toward the opposite side of index flat IF when viewed from the center of first main surface 1a of silicon carbide wafer 1. Thereby, silicon carbide wafer 1 is separated into four pieces.
  • silicon carbide wafer 1 is cut along a plane substantially parallel to the ⁇ 11-20 ⁇ plane.
  • the silicon carbide wafer 1 is cut, for example, from the orientation flat OF side toward the opposite side of the orientation flat OF at a position shifted from the region cut in the first cutting step by, for example, a distance on the index flat IF side.
  • silicon carbide wafer 1 is separated into six pieces.
  • silicon carbide wafer 1 is formed along a plane that is substantially perpendicular to the ⁇ 11-20 ⁇ plane and substantially perpendicular to first main surface 1a. Disconnected.
  • silicon carbide wafer 1 is moved from index flat IF to first main surface 1a of silicon carbide wafer 1. It is cut in the direction toward the opposite side of the index flat IF when viewed from the center.
  • silicon carbide wafer 1 may be cut by alternately repeating the first cutting step and the second cutting step.
  • the second cutting step may be performed a plurality of times.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. It is good.
  • a planar MOSFET has been described as an example of the semiconductor element, the semiconductor element may be a trench MOSFET.
  • the semiconductor element may be a diode, an IGBT (Insulated Gate Bipolar Transistor), a JFET (Junction Field Effect Transistor), or the like.
  • a first cutting step is performed in which silicon carbide wafer 1 is cut along a plane substantially parallel to the ⁇ 11-20 ⁇ plane.
  • Second cutting step in which silicon carbide wafer 1 is cut along a plane substantially perpendicular to the ⁇ 11-20 ⁇ plane and substantially perpendicular to the first main surface after the first cutting step. Is done.
  • the silicon carbide wafer 1 is not cut using the cleavage plane, but the silicon carbide wafer 1 is mechanically cut with the blade to form the chip, so that the chip is caught in the blade. Occurrence of chipping can be suppressed.
  • first main surface 1a is a surface that is turned off by 3 ° or more and 5 ° or less from the ⁇ 0001 ⁇ plane in the off direction.
  • silicon carbide wafer 1 is cut substantially in the off direction.
  • the method for manufacturing MOSFET 2 cuts silicon carbide wafer 1 in the direction parallel to first main surface 1a in each of the first cutting step and the second cutting step. Is 1 mm / second or more and 40 mm / second or less. Since the force with respect to the silicon carbide wafer 1 can be reduced by setting the cutting speed of the silicon carbide wafer 1 to 1 mm / second or more, it is possible to suppress the chip 1 d from being caught in the blade 4. By setting the cutting speed of silicon carbide wafer 1 to 40 mm / second or less, deterioration of blade 4 can be suppressed.
  • silicon carbide wafer 1 is cut by rotating blade 4 in each of the first cutting step and the second cutting step.
  • the rotation speed of the blade 4 is 5000 rpm or more and 50000 rpm or less. Since the force with respect to the silicon carbide wafer 1 can be reduced by setting the rotational speed of the blade 4 to 5000 rpm or more, it is possible to suppress the chip 1 d from being caught in the blade 4. By setting the rotation speed of the blade 4 to 50000 rpm or less, the deterioration of the blade 4 can be suppressed.
  • the manufacturing method of MOSFET 2 is the first main surface 1a and second main surface 1b after the step of preparing silicon carbide wafer 1 and before the first cutting step.
  • the method further includes the step of affixing the adhesive tape 3 to one of the surfaces.
  • the pressure-sensitive adhesive tape 3 has a pressure-sensitive adhesive portion 3a that is in contact with one surface and a base material 3b that is located on the opposite side of the one surface as viewed from the pressure-sensitive adhesive portion 3a.
  • a cut 3b1 having a depth of 15% or more and 50% or less of the thickness of the substrate 3b is formed in the substrate.
  • the manufacturing method of MOSFET 2 according to the present embodiment is perpendicular to the first main surface by cutting silicon carbide wafer 1 with a predetermined width in the first cutting process.
  • a plurality of strip-shaped pieces 1c are formed when viewed along a different direction.
  • a plurality of chips 1d are formed by cutting all of the plurality of pieces 1c with a predetermined width.
  • the first cutting step and the second cutting step are alternately repeated according to the following steps.
  • the chip 1d having an arbitrary size can be formed by an arbitrary cutting method, the degree of freedom of the cutting method can be increased.
  • the occurrence rate of chipping when silicon carbide wafer 1 is cut by the cutting method according to the example is compared.
  • the occurrence rate of chipping when silicon carbide wafer 1 was cut by the cutting method according to the example was compared.
  • the silicon carbide wafer 1 is cut at a predetermined pitch along a direction perpendicular to the [11-20] direction (first cutting step), whereby a plurality of strip-shaped pieces are cut. Formed.
  • a plurality of chips were formed by cutting the strip-shaped pieces at a predetermined pitch along the direction parallel to the [11-20] direction (second cutting step).
  • a total of 42 silicon carbide wafers 1 were cut using the cutting method according to the example. Each silicon carbide wafer 1 was observed with an optical microscope to confirm whether chipping occurred on the chip. The chip arrangement parallel to the cut surface in the second cutting step was taken as one line, and all the chips were observed every 5 lines. When one or more chippings were observed in the first main surface 1a of the silicon carbide wafer 1, it was determined that the chipping occurred.
  • the cutting method according to the comparative example by cutting the silicon carbide wafer 1 at a predetermined pitch along the direction parallel to the [11-20] direction (second cutting step), a plurality of strip-shaped fragments are obtained. Formed. Next, a plurality of chips were formed by cutting the strip-shaped pieces along a direction perpendicular to the [11-20] direction at a predetermined pitch (first cutting step). A total of 11 silicon carbide wafers 1 were cut using the cutting method according to the comparative example. Each silicon carbide wafer 1 was observed with an optical microscope to confirm whether chipping occurred on the chip. The chip arrangement parallel to the cut surface in the first cutting step was taken as one line, and all the chips were observed every 5 lines. When one or more chippings were observed in the first main surface 1a of the silicon carbide wafer 1, it was determined that the chipping occurred.
  • Table 1 shows the relationship between the silicon carbide wafer cutting method and the occurrence rate of chipping.
  • the silicon carbide wafer 1 was first cut along the direction parallel to the [11-20] direction (second cutting step), and then silicon carbide was cut along the direction perpendicular to the [11-20] direction.
  • second cutting step the cutting method of cutting the wafer 1
  • first cutting step after cutting the silicon carbide wafer 1 along the direction perpendicular to the [11-20] direction (first cutting step)
  • second cutting step can greatly reduce the occurrence rate of chipping.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

　ＭＯＳＦＥＴ（２）の製造方法は以下の工程によれば、｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハ（１）が切断される第１切断工程が行われる。第１切断工程後、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハ（１）が切断される第２切断工程が行われる。

Description

炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体装置の製造方法に関する。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。
　たとえば特開２０１４－８６４４６号公報（特許文献１）には、炭化珪素ウェハの切断方法が記載されている。当該炭化珪素ウェハの切断方法によれば、ｃ面上において｛１－２１０｝面が構成する直線と垂直な方向に沿って炭化珪素ウェハが切断された後、ｃ面上において｛１－２１０｝面と平行な方向に沿って炭化珪素ウェハが切断される。
特開２０１４－８６４４６号公報
　しかしながら、当該炭化珪素ウェハの切断方法を用いた場合であっても、チッピングの発生を抑制することは困難であった。
　本発明の一態様の目的は、チッピングの発生を抑制することができる炭化珪素半導体装置の製造方法を提供することである。
　本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素ウェハが準備される。｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハが切断される第１切断工程が行われる。第１切断工程後、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハが切断される第２切断工程が行われる。
　本発明の一態様によれば、チッピングの発生を抑制することができる炭化珪素半導体装置の製造方法を提供することができる。
本発明の実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第１工程を示す斜視模式図である。 半導体素子の構成を示す断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第３工程を切断面に対して平行な方向に沿って見た一部断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第３工程を切断面に対して垂直な方向に沿って見た一部断面模式図である。 第１切断工程終了後の炭化珪素ウェハの構成を示す平面模式図である。 第１切断工程終了後の炭化珪素ウェハの構成を示す断面模式図である。 第２切断工程終了後の炭化珪素ウェハの構成を示す平面模式図である。 第２切断工程終了後の炭化珪素ウェハの構成を示す断面模式図である。 オフ方向を説明するための炭化珪素基板の側面模式図である。 炭化珪素半導体装置の構成を示す斜視模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の変形例を示す平面模式図である。 比較例に係る炭化珪素半導体装置の製造方法を示す平面模式図である。
［本発明の実施形態の説明］
　本発明者らは、チッピングが発生する原因について以下のような検討を行った。まず、特開２０１４－８６４４６号公報に記載の方法と同様の方法を用いて炭化珪素ウェハをダイシングすることにより複数のチップを形成した。具体的には、まず、炭化珪素ウェハの裏面全面に粘着テープを貼り付けた。次に、図１４に示されるように、第１切断工程において、ブレード４を用いて、[１１－２０]方向ＣＨ１に沿って炭化珪素ウェハ全体を所定の幅で切断し、複数の短冊状の断片１ｃを形成した。次に、第２切断工程において、ブレード４を用いて、[１１－２０]方向に対して垂直な[１－１００]方向ＣＨ２に沿って複数の短冊状の断片１ｃの各々を所定の幅で切断し、複数のチップ１ｄを形成した。なお、第２切断工程における炭化珪素ウェハの切断面は、六方晶炭化珪素の劈開面である｛１１－２０｝面である。また第１切断工程および第２切断工程の各々において、炭化珪素ウェハはブレードによって炭化珪素ウェハの厚み方向に完全に切断されるが、粘着テープは厚み方向において一部のみが切断されるだけで完全には切断されない。粘着テープは、炭化珪素ウェハが切断されて形成されるチップが飛び散らないようにチップの各々を保持している。
　チッピングが発生した複数のチップを光学顕微鏡で観察し、複数のチップの各々においてチッピングが発生した位置を詳細に調査した。その結果、複数のチップの各々において同じ位置でチッピングが発生する傾向があることが判明した。具体的には、ブレード４を用いて炭化珪素ウェハの主面の一方側から他方側に向かって炭化珪素ウェハを切断する場合、チップ１ｄの他方側の角部において、チッピングが発生する傾向があった。第２切断工程において、六方晶炭化珪素の劈開面である｛１１－２０｝面に沿って炭化珪素ウェハを切断すると、炭化珪素ウェハの断片１ｃをブレード４によって機械的に切断して四角形のチップ１ｄを形成する前に、劈開面で断片１ｃが割れて四角形のチップ１ｄが形成される。当該チップ１ｄが、回転しているブレード４に巻き込まれることでチップ１ｄが回転し、チップ１ｄの他方側の角部において、チッピングが発生すると考えられる。
　第１切断工程では、炭化珪素ウェハは複数の短冊状の断片に分断され、第２切断工程では、複数の短冊状の断片の各々が複数のチップに分断される。第１切断工程では、短冊状の断片が広い面積で粘着テープに接して保持されている。そのため、炭化珪素ウェハを切断する際、短冊状の断片がブレードに巻き込まれたとしても短冊状の断片は回転しづらい。一方、第２切断工程では、短冊状の断片が分断されたチップが、短冊状の断片よりも狭い面積で粘着テープに接して保持されている。そのため、短冊上の断片と比較して、チップは粘着テープに強固に固定されていない。それゆえ、炭化珪素ウェハを切断する際、チップがブレードに巻き込まれて回転し易くなると考えられる。
　そこで発明者らは、第２切断工程において、劈開面である｛１１－２０｝面と実質的に垂直な面で炭化珪素ウェハを切断することにより、劈開性を利用して炭化珪素ウェハを切断するのではなく、ブレードで機械的に炭化珪素ウェハを切断することを考え出した。これにより、ブレードによって炭化珪素ウェハを切断する際、チップがブレードに巻き込まれて回転し、チップにチッピングが発生することを抑制することができる。
　次に、本発明の実施態様を列記して説明する。
　（１）本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素ウェハが準備される。｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハが切断される第１切断工程が行われる。第１切断工程後、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハが切断される第２切断工程が行われる。なお、｛１１－２０｝面に実質的に平行な面とは、｛１１－２０｝面が、たとえば５°以内の角度だけ傾いた面のことである。｛１１－２０｝面に対して実質的に垂直な面は、｛１１－２０｝面に対して垂直な面が、たとえば５°以内の角度だけ傾いた面のことである。第１の主面に対して実質的に垂直な面とは、第１の主面に対して垂直な面が、たとえば５°以内の角度だけ傾いた面のことである。これにより、第２切断工程において、劈開面を利用して炭化珪素ウェハを切断するのではなくブレードで機械的に炭化珪素ウェハを切断してチップを形成することにより、チップがブレードに巻き込まれることでチッピングが発生することを抑制することができる。
　（２）上記（１）に係る炭化珪素半導体装置の製造方法において好ましくは、第１の主面は、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面である。第２切断工程において、炭化珪素ウェハは、実質的にオフ方向に向かって切断される。なお、実質的にオフ方向とは、オフ方向からたとえば５°以内の角度だけ傾いた方向のことである。これにより、表面段差の影響によるブレードの摩耗を避ける事ができ、ブレードの摩耗に伴うブレードのひずみやばりによるチッピングの発生をさらに抑制することができる。
　（３）上記（１）または（２）に係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程および第２切断工程の各々において、第１の主面と平行な方向における炭化珪素ウェハの切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下である。炭化珪素ウェハの切断速度を１ｍｍ／秒以上とすることにより、炭化珪素ウェハに対する力を低減することできるので、チップがブレードに巻き込まれることを抑制することができる。炭化珪素ウェハの切断速度を４０ｍｍ／秒以下とすることにより、ブレードの劣化を抑制することができる。
　（４）上記（１）～（３）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程および第２切断工程の各々において、回転するブレードによって炭化珪素ウェハが切断される。ブレードの回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下である。ブレードの回転速度を５０００ｒｐｍ以上とすることにより、炭化珪素ウェハに対する力を低減することできるので、チップがブレードに巻き込まれることを抑制することができる。ブレードの回転速度を５００００ｒｐｍ以下とすることにより、ブレードの劣化を抑制することができる。
　（５）上記（１）～（４）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、炭化珪素ウェハを準備する工程後であり第１切断工程前に、第１の主面および第２の主面の一方の面に粘着テープを貼り付ける工程をさらに備える。粘着テープは、一方の面に接する粘着部と、粘着部から見て一方の面とは反対側に位置する基材とを有する。第１切断工程および第２切断工程の各々において、基材の厚みの１５％以上５０％以下の深さを有する切り込みが基材に形成される。基材に形成される切り込みの深さを基材の厚みの１５％以上とすることにより、炭化珪素ウェハ１において切断されていない箇所が発生することを抑制することができる。基材に形成される切り込みの深さを大きくすると、第１の主面と平行な方向におけるチップとチップとの距離が広がる。そのため、実際の切断位置が予定している切断位置からずれる場合がある。基材に形成される切り込みの深さを基材の厚みの５０％以下とすることにより、実際の切断位置が予定している切断位置からずれることを抑制することができる。
　（６）上記（１）～（５）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程において、炭化珪素ウェハ全体が所定の幅で切断されることにより、第１の主面に対して垂直な方向に沿って見て短冊状の複数の断片が形成される。第２切断工程において、複数の断片の全てが所定の幅で切断されることにより複数のチップが形成される。これにより、短時間で炭化珪素ウェハをチップに分離することができる。
　（７）上記（１）～（５）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程と、第２切断工程とが交互に繰り返される。これにより、任意のサイズのチップを任意の切断方法により形成することができるので、切断方法の自由度を高めることができる。
［本発明の実施形態の詳細］
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　本発明の実施の形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の製造方法について説明する。
　最初に炭化珪素ウェハを準備する工程（Ｓ１０：図１）が実施される。図２に示されるように、第１の主面１ａと、第１の主面１ａと反対側の第２の主面１ｂとを有する炭化珪素ウェハ１が準備される。炭化珪素ウェハ１には、複数の半導体素子２ａが設けられている。炭化珪素ウェハ１の第１の主面１ａ側には、ダイシングライン５０が設けられている。ダイシングライン５０は、ある特定の方向（たとえば＜１－１００＞方向）に沿って延在する第１ダイシングライン５０ａと、ある特定の方向に対して垂直な方向（たとえば＜１１－２０＞方向）に沿って延在する第２ダイシングライン５０ｂとを含む。複数の半導体素子２ａの各々は、たとえばダイシングライン５０に沿って炭化珪素ウェハ１を切断することにより分離可能に構成されている。
　炭化珪素ウェハ１には、オリエンテーションフラットＯＦと、インデックスフラットＩＦとが設けられていてもよい。オリエンテーションフラットＯＦは、たとえば＜１１－２０＞方向に沿って延在していてもよい。インデックスフラットＩＦは、たとえば＜１－１００＞方向に沿って延在していてもよい。炭化珪素ウェハ１は、六方晶炭化珪素から構成された炭化珪素基板１０を含んでいる。複数の半導体素子２ａの各々の表面には、たとえばゲート電極２７とソース電極１６とが露出しており、裏面にはドレイン電極２０が露出している。言い換えれば、ゲート電極２７およびソース電極１６は、炭化珪素ウェハ１の第１の主面１ａ側に露出しており、ドレイン電極２０は、炭化珪素ウェハ１の第２の主面１ｂ側に露出している。
　次に、半導体素子２ａの一例としてのＭＯＳＦＥＴの構成について説明する。
　図３は、炭化珪素ウェハ１の第１の主面１ａに平行な方向に沿った視野（断面視）における、半導体素子２ａの構成を示す断面模式図である。図３に示されるように、半導体素子２ａの一例としてのＭＯＳＦＥＴは、たとえば縦型半導体素子であり、炭化珪素基板１０と、ゲート電極２７と、ゲート酸化膜１５と、層間絶縁膜２１と、ソース電極１６と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、第３の主面１０ａと、第３の主面１０ａと反対側の第４の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層１７とを主に含む。
　炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第３の主面１０ａの最大径は、たとえば１００ｍｍより大きく、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第３の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下オフした面である。具体的には、第３の主面１０ａは、たとえば（０００１）面または（０００１）面から４°以下程度オフした面であり、第４の主面１０ｂは、（０００－１）面または（０００－１）面から４°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば６００μｍ以下であり、好ましくは３００μｍ以下である。
　炭化珪素エピタキシャル層１７は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、たとえば窒素などのｎ型不純物を含むｎ型（第１導電型）領域である。ドリフト領域１２におけるｎ型不純物の濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型不純物を含むｐ型（第２導電型）領域である。ボディ領域１３に含まれるｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
　ソース領域１４は、リンなどのｎ型不純物を含むｎ型領域である。ソース領域１４は、第３の主面１０ａに対して垂直な方向に沿って見た視野（平面視）において、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むｎ型不純物の濃度はたとえば１×１０20ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
　コンタクト領域１８は、アルミニウムなどのｐ型不純物を含むｐ型領域である。コンタクト領域１８は、平面視においてソース領域１４に囲まれて設けられている。コンタクト領域１８は、ボディ領域１３に接している。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むｐ型不純物の濃度はたとえば１×１０20ｃｍ-3である。
　ゲート酸化膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第３の主面１０ａに接して形成されている。ゲート酸化膜１５は、炭化珪素基板１０の第３の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート酸化膜１５は、たとえば二酸化珪素から構成されている。ゲート酸化膜１５の厚みは、たとえば４０ｎｍ以上６０ｎｍ以下程度である。
　ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。ゲート電極２７は、炭化珪素基板１０との間にゲート酸化膜１５を挟むようにゲート酸化膜１５上に設けられている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２にゲート酸化膜１５を介して形成されている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。
　ソース電極１６は、ソース電極部１６ａと表面保護電極１６ｂと有する。ソース電極部１６ａは、炭化珪素基板１０の第３の主面１０ａにおいてソース領域１４およびコンタクト領域１８と接する。ソース電極部１６ａは、たとえばＴｉＡｌＳｉを含む。好ましくは、ソース電極部１６ａは、ソース領域１４およびコンタクト領域１８の各々とオーミック接合している。表面保護電極１６ｂは、ソース電極部１６ａと直接接触しており、層間絶縁膜２１を覆うように設けられている。表面保護電極１６ｂは、ソース電極１６を介してソース領域１４と電気的に接続されている。
　層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート酸化膜１５の各々に接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。層間絶縁膜２１は、たとえば二酸化珪素により構成されている。
　ドレイン電極２０は、ドレイン電極部２０ａと、裏面保護電極２０ｂとを含む。ドレイン電極部２０ａは、炭化珪素基板１０の第４の主面１０ｂに接して設けられている。ドレイン電極部２０ａは、ｎ型の炭化珪素単結晶基板１１とオーミック接合可能であるＮｉＳｉ（ニッケルシリサイド）などの材料から構成されている。裏面保護電極２０ｂは、ドレイン電極部２０ａと電気的に接続されている。
　次に、粘着テープを貼り付ける工程（Ｓ２０：図１）が実施される。図４に示されるように、粘着テープ３は、たとえば炭化珪素ウェハ１の第２の主面１ｂに貼り付けられる。粘着テープ３は、炭化珪素ウェハ１の第１の主面１ａに貼り付けされてもよい。つまり、粘着テープ３は、炭化珪素ウェハ１の第１の主面１ａおよび第２の主面１ｂの一方の面に貼り付けられる。粘着テープは、第１の主面１ａおよび第２の主面１ｂの一方の面に接する粘着部３ａと、粘着部３ａから見て一方の面とは反対側に位置する基材３ｂとを有する。
　粘着部３ａとしては、たとえば粘着性を有するアクリル粘着剤が使用可能である。基材３ｂとしては、たとえばポリエステルなどの有機化合物が使用可能である。粘着部３ａとして、紫外線などのエネルギー線を照射することにより粘着力が低下する材料が用いられてもよい。紫外線などのエネルギー線を照射することにより粘着力が低下する材料としては、たとえば紫外線硬化型樹脂が挙げられる。また、粘着部３ａとして、加熱されることにより粘着力が低下する材料が用いられても構わない。加熱されることにより粘着力が低下する材料としては、たとえば熱硬化型樹脂が挙げられる。なお、粘着テープを貼り付ける工程（Ｓ２０：図１）は、炭化珪素ウェハを準備する工程（Ｓ１０：図１）後であり、かつ第１切断工程（Ｓ３０：図１）前に実施される。
　次に、第１切断工程（Ｓ３０：図１）が実施される。図５に示されるように、ダイシング装置３０が準備される。ダイシング装置３０は、ブレード４と、ホーン５と、第１軸６と、第２軸７と、超音波スピンドル８と、モータ９とを主に有している。ブレード４は、ホーン５に挟まれて固定されている。ブレード４の幅Ｗは、たとえば５０μｍ以上１００μｍ以下である。ホーン５は、第１軸６に接続されている。第１軸６は、第２軸７に接続されている。第２軸７は、超音波スピンドル８に接続されている。超音波スピンドル８は、ブレード４の回転面に対して垂直な方向（ｘ方向）に振動する。超音波スピンドル８がｘ方向に振動することにより、ブレード４がｘ方向に収縮および伸長を繰り返す。これにより、ブレード４がブレード４の回転面に平行な方向（ｚ方向）に収縮および伸長を繰り返す。モータ９は、第２軸７と接続されておりブレード４を回転可能に構成されている。図６に示されるように、ブレード４は、第２軸７の周りを回転方向Ｒに回転可能に構成されている。
　図５および図６に示されるように、第１切断工程において、ブレード４が第２軸７の周りに回転しながら炭化珪素ウェハ１に接触することで、炭化珪素ウェハ１が切断される。言い換えれば、回転するブレード４によって炭化珪素ウェハ１が切断される。ブレード４は、炭化珪素ウェハ１と粘着部３ａとを貫通し、基材３ｂの一部を切断する。言い換えれば、基材３ｂに切り込み３ｂ１が形成される。切り込み３ｂの深さＤは、たとえば基材３ｂの厚みＨの１５％以上５０％以下であり、好ましくは、基材３ｂの厚みＨの２０％以上３０％以下である。
　好ましくは、第１切断工程において、炭化珪素ウェハ１の第１の主面１ａと平行な方向における炭化珪素ウェハ１の切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下であり、より好ましくは１０ｍｍ／秒以上２０ｍｍ／秒以下である。炭化珪素ウェハ１の切断速度は、炭化珪素ウェハ１の第１の主面１ａと平行な切断方向における切断距離を切断時間で除することにより求められる。好ましくは、第１切断工程において、ブレード４の回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下であり、より好ましくは、８０００ｒｐｍ以上２００００ｒｐｍ以下である。
　図６に示されるように、炭化珪素ウェハ１を切断する工程において、炭化珪素ウェハ１は、たとえばブレード４の回転面と平行な方向に移動する。これにより、平面視における第１の主面１ａの一端から他端まで、炭化珪素ウェハ１が切断される。炭化珪素ウェハ１を切断する工程において、炭化珪素ウェハ１およびブレード４の一方が他方に対して移動する。たとえば炭化珪素ウェハ１の第１の主面１ａ内において、ブレード４を固定し、炭化珪素ウェハ１を第１の主面１ａと平行な方向に移動させることにより、炭化珪素ウェハ１が切断されてもよい。反対に、炭化珪素ウェハ１の第１の主面１ａ内において、炭化珪素ウェハ１を固定し、ブレード４を第１の主面１ａと平行な方向に移動させることにより、炭化珪素ウェハ１が切断されてもよい。
　図７に示されるように、第１切断工程においては、｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。言い換えれば、実質的に＜１－１００＞方向に沿って炭化珪素ウェハ１が切断される。好ましくは、炭化珪素ウェハ１は、（１１－２０）面、（－２１１０）面および（１－２１０）面のいずれかの面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。なお、（１１－２０）面、（－２１１０）面および（１－２１０）面の各々は、結晶学的に等価な面である。好ましくは、炭化珪素ウェハ１は、　[１－１００]方向および[－１１００]方向のいずれかの方向に実質的に平行な方向に沿って切断される。なお、（１１－２０）面は、[１１－２０]方向に対して垂直な面である。
　図７に示されるように、第１切断工程においては、炭化珪素ウェハ１の第１の主面１ａの中心から見て、オリエンテーションフラットＯＦと反対側から、オリエンテーションフラットＯＦ側に向かう方向ＣＨ１に、炭化珪素ウェハ１が切断されてもよい。反対に、オリエンテーションフラットＯＦ側からオリエンテーションフラットＯＦと反対側に向かって炭化珪素ウェハ１が切断されてもよい。図７に示されるように、炭化珪素ウェハ１全体が所定の幅で切断される。これにより、第１の主面１ａに対して垂直な方向に沿って見て短冊状の複数の断片１ｃが形成される。複数の断片１ｃの各々の長軸方向は、たとえばインデックスフラットＩＦが延在する方向と平行な方向である。複数の断片１ｃの各々の短軸方向は、たとえばオリエンテーションフラットＯＦが延在する方向と平行な方向である。
　次に、第２切断工程（Ｓ４０：図１）が実施される。図９に示されるように、第１切断工程後、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面１ａに対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される。言い換えれば、実質的に＜１１－２０＞方向に沿って炭化珪素ウェハ１が切断される。好ましくは、｛１－１００｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。好ましくは、炭化珪素ウェハ１は、（１－１００）面、（０１－１０）面および（－１０１０）面のいずれかの面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。なお、（１－１００）面、（０１－１０）面および（－１０１０）面の各々は、結晶学的に等価な面である。好ましくは、炭化珪素ウェハ１は、[１１－２０]方向および[－１－１２０]方向のいずれかの方向に実質的に平行な方向に沿って切断される。なお、（１－１００）面は、[１－１００]方向に対して垂直な面である。
　図５、図６、図９および図１０に示されるように、第２切断工程において、ブレード４が第２軸７の周りに回転しながら炭化珪素ウェハ１に接触することで、炭化珪素ウェハ１が切断される。言い換えれば、回転するブレード４によって炭化珪素ウェハ１が切断される。ブレード４は、炭化珪素ウェハ１と粘着部３ａとを貫通し、基材３ｂの一部を切断する。言い換えれば、基材３ｂに切り込み３ｂ１が形成される。切り込み３ｂの深さＤは、たとえば基材３ｂの厚みＨの１５％以上５０％以下であり、好ましくは、基材３ｂの厚みＨの２０％以上３０％以下である。
　好ましくは、第２切断工程において、炭化珪素ウェハ１の第１の主面１ａと平行な方向における炭化珪素ウェハ１の切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下であり、より好ましくは１０ｍｍ／秒以上２０ｍｍ／秒以下である。炭化珪素ウェハ１の切断速度は、炭化珪素ウェハ１の第１の主面１ａと平行な切断方向における切断距離を切断時間で除することにより求められる。好ましくは、第２切断工程において、ブレード４の回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下であり、より好ましくは、８０００ｒｐｍ以上２００００ｒｐｍ以下である。
　図９に示されるように、第２切断工程においては、インデックスフラットＩＦから、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側に向かう方向ＣＨ２に、炭化珪素ウェハ１が切断されてもよい。反対に、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側から、インデックスフラットＩＦ側に向かって炭化珪素ウェハ１が切断されてもよい。図９に示されるように、第２切断工程において、複数の断片１ｃ（図７参照）の全てが所定の幅で切断される。これにより、複数のチップ１ｄが形成される。炭化珪素ウェハ１の第１の主面１ａに対して垂直な方向に沿って見て、チップ１ｄの外形はたとえば四角形であり、好ましくは、長方形または正方形である。
　図１１に示されるように、炭化珪素ウェハ１の第１の主面１ａは、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面であってもよい。好ましくは、炭化珪素ウェハ１が含む炭化珪素基板１０の第３の主面１０ａは、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面である。好ましくは、第２切断工程において、炭化珪素ウェハ１は、実質的にオフ方向に向かって切断される。
　図１１において、破線で示す面は、｛０００１｝面であり、好ましくは（０００１）面である。方向Ｃ１は、＜０００１＞方向であり、好ましくは[０００１]方向である。炭化珪素基板１０の第３の主面１０ａは、たとえば｛０００１｝面（破線で示す面）からオフ角θだけオフした面である。図１１において、方向Ｃ２は、炭化珪素基板１０の第３の主面１０ａに対して垂直な方向である。オフ方向は、方向Ｃ１が方向Ｃ２に傾斜する方向である。たとえば、方向Ｃ２が、＜０００１＞方向から＜１１－２０＞方向に傾斜した方向である場合、オフ方向は＜１１－２０＞方向である。
　次に、粘着テープを除去する工程（Ｓ５０：図１）が実施される。たとえば、粘着テープ３の粘着部３ａとして、紫外線を照射することにより粘着力が低下する材料が用いられている場合、粘着部３ａに紫外性が照射される。これにより、粘着部３ａの粘着力が低下する。次に、チップ１ｄが、粘着テープ３の粘着部３ａから取り除かれる。チップ１ｄは、少なくとも１以上の半導体素子２ａを含んでおり、炭化珪素半導体装置２を構成する。以上により炭化珪素半導体装置２の製造が完了する。図１２に示されるように、炭化珪素半導体装置２としてのＭＯＳＦＥＴ２は、炭化珪素基板１０と、ソース電極１６と、ゲート電極２７と、ドレイン電極２０とを含む。
　次に、本実施の形態の炭化珪素半導体装置の製造方法の変形例について説明する。
　炭化珪素ウェハ１を切断する際に、第１切断工程（Ｓ３０：図１）と、第２切断工程（Ｓ４０：図１）とが交互に繰り返されてもよい。図１３に示されるように、第１回目の切断工程Ｄ１において、｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。炭化珪素ウェハ１は、たとえばオリエンテーションフラットＯＦ側からオリエンテーションフラットＯＦと反対側に向かって切断される。これにより、炭化珪素ウェハ１は、２つの断片に分離される。次に、第２回目の切断工程Ｄ２において、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面１ａに対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される。炭化珪素ウェハ１は、インデックスフラットＩＦから、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側に向かう方向に切断される。これにより、炭化珪素ウェハ１は、４つの断片に分離される。
　次に、第３回目の切断工程Ｄ３において、｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。第１回目の切断工程において切断された領域から、たとえばインデックスフラットＩＦ側にある距離だけシフトした位置において、炭化珪素ウェハ１は、たとえばオリエンテーションフラットＯＦ側からオリエンテーションフラットＯＦと反対側に向かって切断される。これにより、炭化珪素ウェハ１は、６つの断片に分離される。次に、第４回目の切断工程Ｄ４において、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面１ａに対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される。第２回目の切断工程において切断された領域から、たとえばオリエンテーションフラットＯＦ側にある距離だけシフトした位置において、炭化珪素ウェハ１は、インデックスフラットＩＦから、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側に向かう方向に切断される。以上のように、第１切断工程と、第２切断工程とが交互に繰り返されて、炭化珪素ウェハ１が切断されてもよい。また第１切断工程が複数回実施された後に、第２切断工程が複数回実施されてもよい。
　なお、上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。半導体素子の一例として平面型ＭＯＳＦＥＴを例に挙げて説明したが、半導体素子はトレンチ型ＭＯＳＦＥＴであってもよい。また半導体素子は、ダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）およびＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
　次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。
　本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、｛１１－２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される第１切断工程が行われる。第１切断工程後、｛１１－２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される第２切断工程が行われる。これにより、第２切断工程において、劈開面を利用して炭化珪素ウェハ１を切断するのではなくブレードで機械的に炭化珪素ウェハ１を切断してチップを形成することにより、チップがブレードに巻き込まれることでチッピングが発生することを抑制することができる。
　また本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１の主面１ａは、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面である。第２切断工程において、炭化珪素ウェハ１は、実質的にオフ方向に向かって切断される。これにより、表面段差の影響によるブレードの摩耗を避ける事ができ、ブレードの摩耗に伴うブレードのひずみやばりによるチッピングの発生をさらに抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程および第２切断工程の各々において、第１の主面１ａと平行な方向における炭化珪素ウェハ１の切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下である。炭化珪素ウェハ１の切断速度を１ｍｍ／秒以上とすることにより、炭化珪素ウェハ１に対する力を低減することできるので、チップ１ｄがブレード４に巻き込まれることを抑制することができる。炭化珪素ウェハ１の切断速度を４０ｍｍ／秒以下とすることにより、ブレード４の劣化を抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程および第２切断工程の各々において、回転するブレード４によって炭化珪素ウェハ１が切断される。ブレード４の回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下である。ブレード４の回転速度を５０００ｒｐｍ以上とすることにより、炭化珪素ウェハ１に対する力を低減することできるので、チップ１ｄがブレード４に巻き込まれることを抑制することができる。ブレード４の回転速度を５００００ｒｐｍ以下とすることにより、ブレード４の劣化を抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、炭化珪素ウェハ１を準備する工程後であり第１切断工程前に、第１の主面１ａおよび第２の主面１ｂの一方の面に粘着テープ３を貼り付ける工程をさらに備える。粘着テープ３は、一方の面に接する粘着部３ａと、粘着部３ａから見て一方の面とは反対側に位置する基材３ｂとを有する。第１切断工程および第２切断工程の各々において、基材３ｂの厚みの１５％以上５０％以下の深さを有する切り込み３ｂ１が基材に形成される。基材３ｂに形成される切り込み３ｂ１の深さを基材３ｂの厚みの１５％以上とすることにより、炭化珪素ウェハ１において切断されていない箇所が発生することを抑制することができる。基材３ｂに形成される切り込み３ｂ１の深さを大きくすると、第１の主面１ａと平行な方向におけるチップ１ｄとチップ１ｄとの距離が広がる。そのため、実際の切断位置が予定している切断位置からずれる場合がある。基材３ｂに形成される切り込み３ｂ１の深さＤを基材３ｂの厚みの５０％以下とすることにより、実際の切断位置が予定している切断位置からずれることを抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程において、炭化珪素ウェハ１全体が所定の幅で切断されることにより、第１の主面に対して垂直な方向に沿って見て短冊状の複数の断片１ｃが形成される。第２切断工程において、複数の断片１ｃの全てが所定の幅で切断されることにより複数のチップ１ｄが形成される。これにより、短時間で炭化珪素ウェハ１をチップ１ｄに分離することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程と、第２切断工程とが交互に繰り返される。これにより、任意のサイズのチップ１ｄを任意の切断方法により形成することができるので、切断方法の自由度を高めることができる。
　実施例に係る切断方法と比較例に係る切断方法とを用いて炭化珪素ウェハ１を切断することにより、実施例に係る切断方法によって炭化珪素ウェハ１を切断した場合のチッピングの発生率と、比較例に係る切断方法によって炭化珪素ウェハ１を切断した場合のチッピングの発生率とを比較した。実施例に係る切断方法においては、[１１－２０]方向に垂直な方向に沿って炭化珪素ウェハ１を所定のピッチで切断（第１切断工程）することにより、複数本の短冊状の断片を形成した。次に、[１１－２０]方向に平行な方向に沿って短冊状の断片を所定のピッチで切断（第２切断工程）することにより、複数個のチップを形成した。実施例に係る切断方法を用いて、合計４２枚の炭化珪素ウェハ１を切断した。各炭化珪素ウェハ１を光学顕微鏡により観察することにより、チップにチッピングが発生しているかどうかを確認した。第２切断工程の切断面に平行なチップ配列を１ラインとし、５ライン毎に全数のチップを観察した。炭化珪素ウェハ１の第１の主面１ａ内において、１以上のチッピングが観測された場合にチッピングが発生したウェハと判定した。
　比較例に係る切断方法においては、[１１－２０]方向に平行な方向に沿って炭化珪素ウェハ１を所定のピッチで切断（第２切断工程）することにより、複数本の短冊状の断片を形成した。次に、[１１－２０]方向に垂直な方向に沿って短冊状の断片を所定のピッチで切断（第１切断工程）することにより、複数個のチップを形成した。比較例に係る切断方法を用いて、合計１１枚の炭化珪素ウェハ１を切断した。各炭化珪素ウェハ１を光学顕微鏡により観察することにより、チップにチッピングが発生しているかどうかを確認した。第１切断工程の切断面に平行なチップ配列を１ラインとし、５ライン毎に全数のチップを観察した。炭化珪素ウェハ１の第１の主面１ａ内において、１以上のチッピングが観測された場合にチッピングが発生したウェハと判定した。
Figure JPOXMLDOC01-appb-T000001
 　表１は、炭化珪素ウェハの切断方法と、チッピングの発生率との関係を示している。実施例の切断方法（第１切断工程→第２切断工程）によれば、４２枚中８枚の炭化珪素ウェハにおいて、チップのチッピングが確認された。つまり、チッピングの発生率は、８枚／４２枚×１００＝１９．０％であった。一方、比較例の切断方法（第２切断工程→第１切断工程）によれば、合計１１枚中８枚の炭化珪素ウェハにおいて、チップのチッピングが確認された。つまり、チッピングの発生率は、８枚／１１枚×１００＝７２．７％であった。以上の結果より、先に[１１－２０]方向に平行な方向に沿って炭化珪素ウェハ１を切断（第２切断工程）した後に、[１１－２０]方向に垂直な方向に沿って炭化珪素ウェハ１を切断（第１切断工程）する切断方法と比較して、先に[１１－２０]方向に垂直な方向に沿って炭化珪素ウェハ１を切断（第１切断工程）した後に、[１１－２０]方向に平行な方向に沿って炭化珪素ウェハ１を切断（第２切断工程）する切断方法は、チッピングの発生率を大幅に低減可能であることが実証された。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１　炭化珪素ウェハ、１ａ　第１の主面、１ｂ　第２の主面、１ｃ　断片、１ｄ　チップ、２　炭化珪素半導体装置（ＭＯＳＦＥＴ）、２ａ　半導体素子、３　粘着テープ、３ａ　粘着部、３ｂ　基材、４　ブレード、５　ホーン、６　第１軸、７　第２軸、８　超音波スピンドル、９　モータ、１０　炭化珪素基板、１０ａ　第３の主面、１０ｂ　第４の主面、１１　炭化珪素単結晶基板、１２　ドリフト領域、１３　ボディ領域、１４　ソース領域、１５　ゲート酸化膜、１６　ソース電極、１６ａ　ソース電極部、１６ｂ　表面保護電極、１７　炭化珪素エピタキシャル層、１８　コンタクト領域、２０　ドレイン電極、２０ａ　ドレイン電極部、２０ｂ　裏面保護電極、２１　層間絶縁膜、２７　ゲート電極、３０　ダイシング装置、５０　ダイシングライン、５０ａ　第１ダイシングライン、５０ｂ　第２ダイシングライン、Ｃ１，Ｃ２，ＣＨ１，ＣＨ２　方向、Ｄ　深さ、Ｄ１，Ｄ２，Ｄ３，Ｄ４　切断工程、Ｈ　厚み、ＩＦ　インデックスフラット、ＯＦ　オリエンテーションフラット、Ｒ　回転方向、Ｗ　幅。

Claims (7)

  1. 　第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素ウェハを準備する工程と、
    　｛１１－２０｝面に実質的に平行な面に沿って前記炭化珪素ウェハを切断する第１切断工程と、
    　前記第１切断工程後、｛１１－２０｝面に対して実質的に垂直でかつ前記第１の主面に対して実質的に垂直な面に沿って前記炭化珪素ウェハを切断する第２切断工程とを備えた、炭化珪素半導体装置の製造方法。
  2. 　前記第１の主面は、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面であり、
    　前記第２切断工程において、前記炭化珪素ウェハは、実質的に前記オフ方向に向かって切断される、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記第１切断工程および前記第２切断工程の各々において、前記第１の主面と平行な方向における前記炭化珪素ウェハの切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下である、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記第１切断工程および前記第２切断工程の各々において、回転するブレードによって前記炭化珪素ウェハが切断され、
    　前記ブレードの回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下である、請求項１～請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 　前記炭化珪素ウェハを準備する工程後であり前記第１切断工程前に、前記第１の主面および前記第２の主面の一方の面に粘着テープを貼り付ける工程をさらに備え、
    　前記粘着テープは、前記一方の面に接する粘着部と、前記粘着部から見て前記一方の面とは反対側に位置する基材とを有し、
    　前記第１切断工程および前記第２切断工程の各々において、前記基材の厚みの１５％以上５０％以下の深さを有する切り込みが前記基材に形成される、請求項１～請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 　前記第１切断工程において、前記炭化珪素ウェハ全体が所定の幅で切断されることにより、前記第１の主面に対して垂直な方向に沿って見て短冊状の複数の断片が形成され、
    　前記第２切断工程において、複数の前記断片の全てが所定の幅で切断されることにより複数のチップが形成される、請求項１～請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 　前記第１切断工程と、前記第２切断工程とが交互に繰り返される、請求項１～請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
PCT/JP2015/078456 2014-11-19 2015-10-07 炭化珪素半導体装置の製造方法 Ceased WO2016080102A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580062684.0A CN107004588A (zh) 2014-11-19 2015-10-07 制造碳化硅半导体装置的方法
DE112015005220.8T DE112015005220T5 (de) 2014-11-19 2015-10-07 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
US15/527,619 US10056247B2 (en) 2014-11-19 2015-10-07 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014234840A JP6287774B2 (ja) 2014-11-19 2014-11-19 炭化珪素半導体装置の製造方法
JP2014-234840 2014-11-19

Publications (1)

Publication Number Publication Date
WO2016080102A1 true WO2016080102A1 (ja) 2016-05-26

Family

ID=56013660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/078456 Ceased WO2016080102A1 (ja) 2014-11-19 2015-10-07 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10056247B2 (ja)
JP (1) JP6287774B2 (ja)
CN (1) CN107004588A (ja)
DE (1) DE112015005220T5 (ja)
WO (1) WO2016080102A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
DE212019000020U1 (de) * 2018-04-27 2019-11-28 Rohm Co., Ltd. SiC-Halbleitervorrichtungen
WO2020250678A1 (ja) * 2019-06-13 2020-12-17 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP7392329B2 (ja) * 2019-08-26 2023-12-06 株式会社デンソー 半導体装置
JP7168544B2 (ja) * 2019-12-06 2022-11-09 ローム株式会社 ＳｉＣ半導体装置
KR102283879B1 (ko) * 2021-01-14 2021-07-29 에스케이씨 주식회사 탄화규소 웨이퍼의 제조방법, 탄화규소 웨이퍼 및 웨이퍼 제조용 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227234A (ja) * 2011-04-18 2012-11-15 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2013051298A (ja) * 2011-08-31 2013-03-14 Nichia Chem Ind Ltd 発光素子の製造方法
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置
JP2014086446A (ja) * 2012-10-19 2014-05-12 Sanken Electric Co Ltd ＳｉＣウェハの切断方法
JP2014192463A (ja) * 2013-03-28 2014-10-06 Lintec Corp 樹脂膜形成用シート

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3659175B2 (ja) * 2001-02-16 2005-06-15 株式会社村田製作所 半導体チップの製造方法および半導体ウエハ
JP4932976B2 (ja) * 2010-05-18 2012-05-16 パナソニック株式会社 半導体チップおよびその製造方法
KR102022754B1 (ko) * 2012-06-15 2019-09-18 가부시키가이샤 토쿄 세이미쯔 다이싱 장치 및 다이싱 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227234A (ja) * 2011-04-18 2012-11-15 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2013051298A (ja) * 2011-08-31 2013-03-14 Nichia Chem Ind Ltd 発光素子の製造方法
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置
JP2014086446A (ja) * 2012-10-19 2014-05-12 Sanken Electric Co Ltd ＳｉＣウェハの切断方法
JP2014192463A (ja) * 2013-03-28 2014-10-06 Lintec Corp 樹脂膜形成用シート

Also Published As

Publication number Publication date
CN107004588A (zh) 2017-08-01
DE112015005220T5 (de) 2017-08-24
US20170338100A1 (en) 2017-11-23
US10056247B2 (en) 2018-08-21
JP6287774B2 (ja) 2018-03-07
JP2016100412A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
JP6287774B2 (ja) 炭化珪素半導体装置の製造方法
JP6131605B2 (ja) 炭化珪素半導体装置の製造方法
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
US11201126B2 (en) Method of producing a substrate and system for producing a substrate
US8575729B2 (en) Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
WO2018150861A1 (ja) 炭化ケイ素積層基板およびその製造方法
JPWO2019208824A1 (ja) 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置
US20150028352A1 (en) Semiconductor device
CN113728425B (zh) SiC半导体装置及其制造方法
JP6277173B2 (ja) 半導体装置
US8609513B2 (en) Method for manufacturing semiconductor device
JP7135352B2 (ja) 半導体装置の製造方法
JP2014086446A (ja) ＳｉＣウェハの切断方法
WO2013011759A1 (ja) 半導体装置の製造方法
US12426329B2 (en) Silicon carbide semiconductor device including a side silicide layer and method for manufacturing the same
JP6507308B2 (ja) 半導体装置の製造方法
WO2023080083A1 (ja) 半導体装置
WO2023080089A1 (ja) 半導体装置の製造方法
JP2012248572A (ja) 半導体装置および半導体装置の製造方法
JP2017135273A (ja) 半導体装置およびその製造方法
WO2024128015A1 (ja) 半導体装置の製造方法、およびシート材剥離装置
JP7031148B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15860953

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15527619

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015005220

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15860953

Country of ref document: EP

Kind code of ref document: A1