WO2016076125A1 - 固体撮像装置および製造方法、並びに電子機器 - Google Patents

固体撮像装置および製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2016076125A1
WO2016076125A1 PCT/JP2015/080483 JP2015080483W WO2016076125A1 WO 2016076125 A1 WO2016076125 A1 WO 2016076125A1 JP 2015080483 W JP2015080483 W JP 2015080483W WO 2016076125 A1 WO2016076125 A1 WO 2016076125A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging device
solid
state imaging
cmos image
lens
Prior art date
Application number
PCT/JP2015/080483
Other languages
English (en)
French (fr)
Inventor
昂志 大井上
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201580060037.6A priority Critical patent/CN107078141B/zh
Priority to US15/524,185 priority patent/US10070086B2/en
Publication of WO2016076125A1 publication Critical patent/WO2016076125A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD

Definitions

  • the present disclosure relates to a solid-state imaging device, a manufacturing method, and an electronic device, and in particular, when a plurality of imaging units are arranged, light incident on a gap between pixel regions of each imaging unit is received by the pixel regions.
  • the present invention relates to a solid-state imaging device, a manufacturing method, and an electronic apparatus.
  • CMOS Complementary Metal-Oxide Semiconductor
  • Image Sensor CMOS (Complementary Metal-Oxide Semiconductor) Image Sensor
  • the light incident on the gap generated between the pixel areas of the small CIS can be received by the pixel area, thereby enabling image processing. There is a need to reduce the load.
  • This indication is made in view of such a situation, and when a plurality of image pick-up parts are arranged, light incident on a gap between pixel areas of each image pick-up part may be received by the pixel areas. It is something that can be done.
  • the solid-state imaging device includes a plurality of imaging units each having a pixel region including a plurality of pixels, a first lens provided for each of the plurality of imaging units, and the plurality of the plurality of imaging units. It is a solid-state imaging device provided with the support substrate in which an imaging part is arrange
  • a plurality of imaging units each including a pixel region including a plurality of pixels, a first lens provided for each of the plurality of imaging units, and the plurality of imaging units. And a support substrate to be disposed.
  • the manufacturing method according to the second aspect of the present disclosure includes a plurality of imaging units each having a pixel region including a plurality of pixels, a first lens provided for each of the plurality of imaging units, and the plurality of imaging units.
  • a solid-state imaging device manufacturing method for forming a solid-state imaging device including a support substrate on which a portion is disposed.
  • a plurality of imaging units each having a pixel region including a plurality of pixels, a first lens provided for each of the plurality of imaging units, and the plurality of imaging units.
  • a solid-state imaging device including a support substrate to be arranged is formed.
  • An electronic apparatus includes a plurality of imaging units each having a pixel region including a plurality of pixels, a first lens provided for each of the plurality of imaging units, and the plurality of imaging units. And a support substrate on which the part is arranged.
  • a plurality of imaging units having a pixel region composed of a plurality of pixels, a first lens provided for each of the plurality of imaging units, and the plurality of imaging units And a support substrate to be disposed.
  • imaging can be performed. Further, according to the first and third aspects of the present disclosure, when a plurality of imaging units are arranged, light incident on a gap between the pixel regions of each imaging unit can be received by the pixel region. .
  • a solid-state imaging device can be formed. Furthermore, according to the second aspect of the present disclosure, when a plurality of imaging units are arranged, a solid-state imaging device capable of receiving light incident on a gap between the pixel regions of each imaging unit in the pixel region Can be formed.
  • FIG. 1 is a block diagram illustrating a configuration example of a first embodiment of a solid-state imaging device to which the present disclosure is applied.
  • 1 includes an imaging unit 11 and an image processing unit 12, and takes a relatively large size image.
  • the imaging unit 11 of the solid-state imaging device 10 includes, for example, nine CMOS image sensors 21-1 to 21-1 that respectively capture images of a size obtained by dividing the size of an image captured by the solid-state imaging device 10 into nine. 21-9 are two-dimensionally arranged in a matrix. As described above, since the imaging unit 11 includes the nine small CMOS image sensors 21-1 to 21-9, the productivity of the imaging unit 11 is to capture the size of an image captured by the solid-state imaging device 10. Compared to an imaging unit consisting of a large CMOS image sensor.
  • CMOS image sensor 21 when it is not necessary to distinguish the CMOS image sensors 21-1 to 21-9, they are collectively referred to as the CMOS image sensor 21.
  • Each of the nine CMOS image sensors 21 captures an image and supplies a captured image obtained as a result to the image processing unit 12.
  • the image processing unit 12 uses the captured image supplied from the CMOS image sensor 21 to enter the horizontal and vertical gaps between the CMOS image sensors 21 and capture images corresponding to light that is not received by the CMOS image sensor 21. Interpolate the image. Accordingly, the image processing unit 12 generates one captured image having a size corresponding to the imaging unit 11. The image processing unit 12 outputs one generated captured image.
  • FIG. 2 is a diagram illustrating a configuration example of the CMOS image sensor 21 of FIG.
  • the CMOS image sensor 21 (imaging unit) includes a pixel region 51, a pixel drive line 52, a vertical signal line 53, a vertical drive unit 54, a column processing unit 55, a horizontal drive unit 56, a system control unit 57, a signal processing unit 58, and
  • the memory unit 59 is formed on a semiconductor substrate (chip) such as a silicon substrate (not shown).
  • pixel area 51 of the CMOS image sensor 21 a plurality of pixels having photoelectric conversion elements that generate and store charges corresponding to the amount of incident light are two-dimensionally arranged in a matrix to capture an image.
  • pixel drive lines 52 are formed for each row with respect to matrix-like pixels, and vertical signal lines 53 are formed for each column.
  • the vertical drive unit 54 includes a shift register, an address decoder, and the like, and drives each pixel in the pixel area 51 in units of rows. One end of the pixel drive line 52 is connected to an output end (not shown) corresponding to each row of the vertical drive unit 54. Although a specific configuration of the vertical drive unit 54 is not illustrated, the vertical drive unit 54 has a configuration having two scanning systems, a reading scanning system and a sweeping scanning system.
  • the readout scanning system sequentially selects each row so as to sequentially read out pixel signals from each pixel in units of rows, and outputs a selection signal or the like from an output terminal connected to the pixel drive line 52 in the selected row.
  • the pixels in the row selected by the readout scanning system read out the electric signal of the charge accumulated in the photoelectric conversion element as a pixel signal and supply it to the vertical signal line 53.
  • the sweep-out scanning system is reset from the output terminal connected to the pixel drive line 52 of each row prior to the scanning of the readout system by the time of the shutter speed. Output a signal.
  • so-called electronic shutter operation is sequentially performed for each row.
  • the electronic shutter operation refers to an operation in which the charge of the photoelectric conversion element is discarded and exposure is newly started (charge accumulation is started).
  • the column processing unit 55 has a signal processing circuit for each column of the pixel region 51.
  • Each signal processing circuit of the column processing unit 55 performs noise removal processing such as CDS (Correlated Double Sampling) processing on the pixel signal output from each pixel of the selected row through the vertical signal line 53, Performs signal processing such as A / D conversion.
  • the column processing unit 55 temporarily holds the pixel signal after the signal processing.
  • the horizontal driving unit 56 is configured by a shift register, an address decoder, and the like, and selects the signal processing circuit of the column processing unit 55 in order. By the selective scanning by the horizontal driving unit 56, the pixel signals subjected to signal processing by each signal processing circuit of the column processing unit 55 are sequentially output to the signal processing unit 58.
  • the system control unit 57 includes a timing generator that generates various timing signals, and controls the vertical driving unit 54, the column processing unit 55, and the horizontal driving unit 56 based on the various timing signals generated by the timing generator. To do.
  • the signal processing unit 58 has at least an addition processing function.
  • the signal processing unit 58 performs various signal processing such as addition processing on the pixel signal output from the column processing unit 55.
  • the signal processing unit 58 stores an intermediate result of the signal processing in the memory unit 59 as necessary, and refers to it at a necessary timing.
  • the signal processing unit 58 supplies the pixel signal after the signal processing to the image processing unit 12 in FIG. 1 as a captured image.
  • the memory unit 59 includes DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), and the like.
  • the vertical drive unit 54 and the horizontal drive unit 56 of the nine CMOS image sensors 21 configured as described above are electrically connected.
  • the same row of the CMOS image sensors 21 arranged in the horizontal direction is selected at the same time, and control is performed so that pixel signals are output in order from the leftmost pixel of the leftmost CMOS image sensor 21 in the selected row.
  • FIG. 3 is a top view illustrating a structural example of the imaging unit 11
  • FIG. 4 is a cross-sectional view illustrating a structural example of the imaging unit 11.
  • the imaging unit 11 is provided with a support substrate 71.
  • a total of nine CMOS image sensors 21-1 to 21-9 are arranged on the support substrate 71 in the horizontal direction and the vertical direction of the support substrate 71, respectively.
  • the convex lenses 72-1 to 72-1 designed so that light incident on the gaps between the pixel regions 51 of the CMOS image sensor 21 is condensed on the pixel region 51.
  • 72-9 first lens
  • it is not necessary to distinguish the convex lenses 72-1 to 72-9 they are collectively referred to as a convex lens 72.
  • the CMOS image sensor 21 is, for example, a CSP (Chip size package) of backside illumination type and stacked type CMOS image sensors.
  • the CMOS image sensor 21 includes a sensor substrate 81 that is a semiconductor substrate in which the pixel region 51 is formed, and a circuit substrate 82 that is a semiconductor substrate in which each part other than the pixel region 51 is formed as a circuit that controls imaging. It consists of.
  • the sensor substrate 81 and the circuit board 82 are provided on one surface of the circuit board 82 and the wiring layer 83 provided on the surface (front surface) opposite to the light irradiation surface (back surface) of the sensor substrate 81. Lamination is performed so that the wiring layer 84 is bonded.
  • a color filter 85 is provided for each pixel in the pixel region 51 on the sensor substrate 81, and an on-chip lens 86 (pixel lens) is formed on the back side of the color filter 85.
  • the on-chip lens 86 is flattened by a flattening film 87, and a glass substrate 89 as a protective substrate for protecting the on-chip lens 86 is bonded to the back surface side of the flattening film 87 through a seal resin 88.
  • the circuit board 82 is configured by forming a SiO 2 layer 102 or the like on the back side of a support substrate 101 such as a silicon substrate.
  • a support substrate 101 such as a silicon substrate.
  • An AL pad 103 is embedded in the SiO 2 layer 102, and a TSV (Through Silicon Via) 104 with the AL pad 103 as a bottom is formed in the SiO 2 layer 102 and the support substrate 101.
  • a metal wiring 105 is formed so as to cover the inside of the TSV 104, and a bump 106 is formed on the metal wiring 105.
  • the CMOS image sensor 21 is disposed on the support substrate 71 through the bumps 106.
  • a lens 73 (entire lens) is formed for the entire nine CMOS image sensors 21.
  • the lens 73 is not shown for convenience of explanation.
  • the convex lens 72 is formed on the back surface side of each CMOS image sensor 21, the light incident on the gap d between the pixel regions 51 of the CMOS image sensor 21 through the lens 73 is transmitted by the convex lens 72. The light is refracted and enters the pixel region 51. Therefore, the CMOS image sensor 21 can capture an image corresponding to light incident on the gap d.
  • the material of the convex lens 72, the lens 73, and the on-chip lens 86 may be an organic resin or an inorganic material.
  • FIG. 5 is a cross-sectional view illustrating a method for manufacturing the imaging unit 11.
  • CMOS image sensors 21 are manufactured for each CMOS image sensor 21 and polished.
  • nine CMOS image sensors 21 are tiled (arranged) on the support substrate 71.
  • convex lenses 72 are respectively formed on the nine CMOS image sensors 21 by a method such as lithography, imprinting, and casting.
  • lenses 73 are formed for the nine CMOS image sensors 21-1 to 21-9 as a whole. Complete.
  • the CMOS image sensor 21 is a CSP. Thereby, the gap between the CMOS image sensors 21 is reduced as compared with the case where the CMOS image sensors 21 are electrically connected by wire bonding, and the width of the gap d between the pixel regions 51 of the CMOS image sensor 21 is on the order of 100 ⁇ m. become.
  • Each CMOS image sensor 21 is polished. Thereby, the distance between the end face of the CMOS image sensor 21 and the pixel region 51 is shortened, and the width of the gap d is on the order of several tens of um.
  • a lens 72 is formed on the back side of each CMOS image sensor 21. Thereby, the light incident on the gap d can be received by the pixel region 51. As a result, the width of the area of the gap d that cannot be imaged by any CMOS image sensor 21 is in the um order.
  • the solid-state imaging device 10 can generate a captured image having a high resolution and a high frame rate corresponding to the size of the imaging unit 11.
  • FIG. 6 is a top view illustrating a structural example of the imaging unit 11 of the second embodiment of the solid-state imaging device to which the present disclosure is applied.
  • FIG. 6 as in FIG. 3, the lens 73 is not shown for convenience of explanation.
  • the structure of the imaging unit 11 of the second embodiment is that concave lenses 121-1 to 121-4 are provided at intersections of four convex lenses 72 in a 2 ⁇ 2 array. It differs from the structure of the imaging part 11 of 1 embodiment.
  • the concave lens 121-1 is provided to four CMOS image sensors 21-1, 21-2, 21-4, and 21-5 that are arranged two by two in the horizontal direction and the vertical direction of the support substrate 71. It is provided at the intersection of four convex lenses 72-1, 72-2, 72-4, and 72-5.
  • the concave lenses 121-2 are provided for the four CMOS image sensors 21-2, 21-3, 21-5, and 21-6 that are arranged two by two in the horizontal and vertical directions of the support substrate 71, respectively.
  • the four convex lenses 72-2, 72-3, 72-5, and 72-6 are provided at the intersections.
  • the concave lens 121-3 is provided for the four CMOS image sensors 21-4, 21-5, 21-7, and 21-8 that are arranged two by two in the horizontal direction and the vertical direction of the support substrate 71, respectively.
  • the four convex lenses 72-4, 72-5, 72-7, and 72-8 are provided at the intersections.
  • the concave lens 121-4 is provided for the four CMOS image sensors 21-5, 21-6, 21-8, and 21-9 that are arranged two each in the horizontal direction and the vertical direction of the support substrate 71. Provided at the intersection of the four convex lenses 72-5, 72-6, 72-8, and 72-9.
  • the concave lenses 121-1 to 121-4 are formed at the intersections of the four convex lenses 72, so that the light incident on the intersections enters the pixel region 51. Refracts towards. As a result, the area of the gap d that cannot be imaged by any CMOS image sensor 21 is further reduced.
  • FIG. 7 is a block diagram illustrating a configuration example of an embodiment of an imaging apparatus as an electronic apparatus to which the present disclosure is applied.
  • the imaging apparatus 1000 includes a lens group 1001, a solid-state imaging device 1002, a DSP circuit 1003, a frame memory 1004, a display unit 1005, a recording unit 1006, an operation unit 1007, and a power supply unit 1008.
  • the DSP circuit 1003, the frame memory 1004, the display unit 1005, the recording unit 1006, the operation unit 1007, and the power supply unit 1008 are connected to each other via a bus line 1009.
  • the lens group 1001 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 1002.
  • the solid-state imaging device 1002 includes the imaging unit 11 described above.
  • the solid-state imaging device 1002 converts the amount of incident light imaged on the imaging surface by the lens group 1001 into an electrical signal in units of pixels and supplies the electrical signal to the DSP circuit 1003 as a captured image.
  • the DSP circuit 1003 functions as the image processing unit 12, for example.
  • the DSP circuit 1003 performs image processing such as interpolation on the captured image supplied from the solid-state image sensor 1002, supplies the captured image after image processing to the frame memory 1004 in units of frames, and temporarily stores them.
  • the display unit 1005 includes, for example, a panel display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a captured image in units of frames temporarily stored in the frame memory 1004.
  • a panel display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a captured image in units of frames temporarily stored in the frame memory 1004.
  • the recording unit 1006 includes a DVD (Digital Versatile Disk), a flash memory, and the like, and reads and records captured images in units of frames temporarily stored in the frame memory 1004.
  • DVD Digital Versatile Disk
  • flash memory and the like, and reads and records captured images in units of frames temporarily stored in the frame memory 1004.
  • the operation unit 1007 issues operation commands for various functions of the imaging apparatus 1000 under operation by the user.
  • the power supply unit 1008 appropriately supplies power to the DSP circuit 1003, the frame memory 1004, the display unit 1005, the recording unit 1006, and the operation unit 1007.
  • An electronic device to which the present technology is applied may be a device that uses the imaging unit 11 for an image capturing unit (photoelectric conversion unit).
  • an image capturing unit photoelectric conversion unit
  • a portable terminal device having an imaging function, and a CMOS image for an image reading unit.
  • copiers that use sensors.
  • the CMOS image sensor 21 may be a CCD (Charge Coupled Device) image sensor. Further, the CMOS image sensor 21 may capture images for different uses for each CMOS image sensor 21. Furthermore, the number of CMOS image sensors 21 constituting the imaging unit 11 may be plural, and is not limited to nine.
  • CCD Charge Coupled Device
  • the glass substrate 89 may not be formed on the planarizing film 87 via the seal resin 88.
  • a seal resin 88 is formed on the entire planarizing film 87 of the nine CMOS image sensors 21, and the seal resin 88 The glass substrate 89 is bonded via
  • this indication can also take the following structures.
  • a plurality of imaging units having a pixel region composed of a plurality of pixels; A first lens provided for each of the plurality of imaging units; A solid-state imaging device comprising: a support substrate on which the plurality of imaging units are arranged.
  • a second lens provided at an intersection of the four first lenses provided for the four imaging units arranged two by two in the horizontal direction and the vertical direction of the support substrate; The solid-state imaging device according to (1) or (2).
  • each of the plurality of imaging units is configured to be disposed on the support substrate via a bump.
  • Each of the plurality of imaging units is configured by stacking a sensor substrate having the pixel region and a circuit substrate having a circuit for controlling imaging, The solid-state imaging device according to (5), wherein each of the plurality of imaging units is configured to be arranged on the support substrate via the bumps provided on the circuit board.
  • the solid-state imaging device according to any one of (1) to (7), further including: a pixel lens provided for each of the plurality of pixels.
  • a method for manufacturing a solid-state imaging device comprising: a support substrate on which the plurality of imaging units are arranged.
  • An electronic device comprising: a support substrate on which the plurality of imaging units are arranged.

Abstract

　本開示は、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができるようにする固体撮像装置および製造方法、並びに電子機器に関する。 CMOSイメージセンサは、複数の画素からなる画素領域を有する。複数のCMOSイメージセンサのそれぞれに対して凸レンズが設けられる。支持基板には、複数のCMOSイメージセンサが配置される。本開示は、例えば、複数のCMOSイメージセンサが支持基板に配置される固体撮像装置等に適用することができる。

Description

固体撮像装置および製造方法、並びに電子機器
　本開示は、固体撮像装置および製造方法、並びに電子機器に関し、特に、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができるようにした固体撮像装置および製造方法、並びに電子機器に関する。
　大型のCIS（CMOS（Complementary Metal-Oxide Semiconductor） Image Sensor）を１チップで形成する場合、ウェハからのチップの取得効率が悪いため、歩留りが低下する。そこで、１チップで形成された複数の小型のCISをタイリングし、ワイヤボンディングで電気的に接続して大型のCISを製造することにより、大型のCISの生産性を向上させることが考えられている（例えば、特許文献１参照）。
　しかしながら、このようにして製造された大型のCISに含まれる小型のCISの間には、ワイヤボンディングによるミリオーダーの大きな隙間（繋ぎ目）が存在し、その隙間に入射する光を小型のCISで受光することはできない。従って、大型のCISに対応するサイズの１枚の撮像画像を生成するためには、小型のCISのそれぞれで撮像された画像を用いて補間等の画像処理を行うことにより、隙間に入射する光に対応する画像を生成する必要があり、画像処理の負荷が大きい。よって、大型のCISに対応するサイズの高解像度や高フレームレートの撮像画像を生成することは難しく、このような大型のCISは、撮像用途に適さない。
特開2008-235768号公報
　そこで、小型のCISをタイリングすることにより大型のCISを製造する場合に、小型のCISの画素領域の間に発生する隙間に入射する光を画素領域で受光可能にすることにより、画像処理の負荷を軽減することが求められている。
　本開示は、このような状況に鑑みてなされたものであり、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができるようにするものである。
　本開示の第１の側面の固体撮像装置は、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える固体撮像装置である。
　本開示の第１の側面においては、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とが備えられる。
　本開示の第２の側面の製造方法は、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える固体撮像装置を形成する固体撮像装置の製造方法である。
　本開示の第２の側面においては、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える固体撮像装置が形成される。
　本開示の第３の側面の電子機器は、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える電子機器である。
　本開示の第３の側面においては、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とが備えられる。
　本開示の第１および第３の側面によれば、撮像することができる。また、本開示の第１および第３の側面によれば、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができる。
　また、本開示の第２の側面によれば、固体撮像装置を形成することができる。さらに、本開示の第２の側面によれば、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができる固体撮像装置を形成することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示を適用した固体撮像装置の第１実施の形態の構成例を示すブロック図である。 図１のCMOSイメージセンサの構成例を示す図である。 撮像部の構造例を示す上面図である。 撮像部の構造例を示す断面図である。 撮像部の製造方法を説明する断面図である。 本開示を適用した固体撮像装置の第２実施の形態の撮像部の構造例を示す上面図である。 本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　以下、および本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
　１．第１実施の形態：固体撮像装置（図１乃至図５）
　２．第２実施の形態：固体撮像装置（図６）
　３．第３実施の形態：撮像装置（図７）
　＜第１実施の形態＞
　（固体撮像装置の第１実施の形態の構成例）
　図１は、本開示を適用した固体撮像装置の第１実施の形態の構成例を示すブロック図である。
　図１の固体撮像装置１０は、撮像部１１と画像処理部１２により構成され、比較的大きいサイズの画像を撮像する。
　具体的には、固体撮像装置１０の撮像部１１は、例えば、固体撮像装置１０で撮像する画像のサイズを９分割したサイズの画像をそれぞれ撮像対象とする９個のCMOSイメージセンサ２１－１乃至２１－９が行列状に２次元配置されることにより構成される。このように、撮像部１１は、小型の９個のCMOSイメージセンサ２１－１乃至２１－９により構成されるので、撮像部１１の生産性は、固体撮像装置１０で撮像する画像のサイズを撮像対象とする大型のCMOSイメージセンサからなる撮像部に比べて向上する。
　なお、以下では、CMOSイメージセンサ２１－１乃至２１－９を特に区別する必要がない場合、それらをまとめてCMOSイメージセンサ２１という。９個のCMOSイメージセンサ２１は、それぞれ、撮像を行い、その結果得られる撮像画像を画像処理部１２に供給する。
　画像処理部１２は、CMOSイメージセンサ２１から供給される撮像画像を用いて、CMOSイメージセンサ２１の間の水平方向および垂直方向の隙間に入射し、CMOSイメージセンサ２１で受光されない光に対応する撮像画像を補間する。これにより、画像処理部１２は、撮像部１１に対応するサイズの１枚の撮像画像を生成する。画像処理部１２は、生成された１枚の撮像画像を出力する。
　（CMOSイメージセンサの構成例）
　図２は、図１のCMOSイメージセンサ２１の構成例を示す図である。
　CMOSイメージセンサ２１（撮像部）は、画素領域５１、画素駆動線５２、垂直信号線５３、垂直駆動部５４、カラム処理部５５、水平駆動部５６、システム制御部５７、信号処理部５８、およびメモリ部５９が、図示せぬシリコン基板等の半導体基板(チップ)に形成されたものである。
　CMOSイメージセンサ２１の画素領域５１には、入射光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子を有する複数の画素が、行列状に２次元配置され、撮像を行う。また、画素領域５１には、行列状の画素に対して行ごとに画素駆動線５２が形成され、列ごとに垂直信号線５３が形成される。
　垂直駆動部５４は、シフトレジスタやアドレスデコーダなどによって構成され、画素領域５１の各画素を行単位等で駆動する。垂直駆動部５４の各行に対応した図示せぬ出力端には、画素駆動線５２の一端が接続されている。垂直駆動部５４の具体的な構成について図示は省略するが、垂直駆動部５４は、読み出し走査系および掃き出し走査系の２つの走査系を有する構成となっている。
　読み出し走査系は、各画素からの画素信号を行単位で順に読み出すように、各行を順に選択し、選択行の画素駆動線５２と接続する出力端から選択信号等を出力する。これにより、読み出し走査系により選択された行の画素は、光電変換素子に蓄積された電荷の電気信号を画素信号として読み出し、垂直信号線５３に供給する。
　掃き出し走査系は、光電変換素子から不要な電荷を掃き出す(リセットする)ために、読み出し系の走査よりもシャッタスピードの時間分だけ先行して、各行の画素駆動線５２と接続する出力端からリセット信号を出力する。この掃き出し走査系による走査により、いわゆる電子シャッタ動作が行ごとに順に行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことをいう。
　カラム処理部５５は、画素領域５１の列ごとに信号処理回路を有する。カラム処理部５５の各信号処理回路は、選択行の各画素から垂直信号線５３を通して出力される画素信号に対して、CDS(Correlated Double Sampling)（相関二重サンプリング）処理等のノイズ除去処理、A/D変換処理等の信号処理を行う。カラム処理部５５は、信号処理後の画素信号を一時的に保持する。
　水平駆動部５６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部５５の信号処理回路を順番に選択する。この水平駆動部５６による選択走査により、カラム処理部５５の各信号処理回路で信号処理された画素信号が順番に信号処理部５８に出力される。
　システム制御部５７は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部５４、カラム処理部５５、および水平駆動部５６を制御する。
　信号処理部５８は、少なくとも加算処理機能を有する。信号処理部５８は、カラム処理部５５から出力される画素信号に対して加算処理等の種々の信号処理を行う。このとき、信号処理部５８は、必要に応じて、信号処理の途中結果などをメモリ部５９に格納し、必要なタイミングで参照する。信号処理部５８は、信号処理後の画素信号を撮像画像として図１の画像処理部１２に供給する。
　メモリ部５９は、DRAM（Dynamic Random Access Memory）やSRAM（Static Random Access Memory）などにより構成される。
　以上のように構成される９個のCMOSイメージセンサ２１の垂直駆動部５４や水平駆動部５６等は、電気的に接続されている。そして、水平方向に並ぶCMOSイメージセンサ２１の同一の行は同時に選択され、選択された行の最も左のCMOSイメージセンサ２１の左端の画素から順に画素信号が出力されるように制御される。
　（撮像部の構造例）
　図３は、撮像部１１の構造例を示す上面図であり、図４は、撮像部１１の構造例を示す断面図である。
　図４に示すように、撮像部１１には、支持基板７１が設けられる。この支持基板７１には、図３に示すように、支持基板７１の水平方向および垂直方向に３個ずつ合計９個のCMOSイメージセンサ２１－１乃至２１－９がそれぞれ配置される。CMOSイメージセンサ２１－１乃至２１－９のそれぞれに対しては、CMOSイメージセンサ２１の画素領域５１間の隙間に入射した光が画素領域５１に集光するように設計された凸レンズ７２－１乃至７２－９（第１のレンズ）が形成される。なお、以下では、特に凸レンズ７２－１乃至７２－９を区別する必要がない場合、それらをまとめて凸レンズ７２という。
　CMOSイメージセンサ２１は、例えば、裏面照射型および積層型のCMOSイメージセンサのCSP(Chip size package)である。具体的には、CMOSイメージセンサ２１は、画素領域５１が形成される半導体基板であるセンサ基板８１と、撮像を制御する回路として画素領域５１以外の各部が形成される半導体基板である回路基板８２とにより構成される。そして、センサ基板８１と回路基板８２は、センサ基板８１の光の照射面（裏面）と反対側の面（表面）に設けられた配線層８３と、回路基板８２の一方の面に設けられた配線層８４とが接合するように、積層される。
　また、センサ基板８１上の画素領域５１には、画素ごとに、カラーフィルタ８５が設けられ、そのカラーフィルタ８５の裏面側にはオンチップレンズ８６（画素レンズ）が形成される。オンチップレンズ８６は、平坦化膜８７により平坦化され、平坦化膜８７の裏面側には、シール樹脂８８を介して、オンチップレンズ８６を保護する保護基板としてのガラス基板８９が接合される。
　回路基板８２は、シリコン基板等の支持基板１０１の裏面側にSiO2層１０２等が形成されることにより構成される。SiO2層１０２には、ALパッド１０３が埋め込まれており、SiO2層１０２と支持基板１０１には、ALパッド１０３を底部としたTSV(Through Silicon Via)１０４が形成される。また、TSV１０４の内部を覆うようにメタル配線１０５が形成され、メタル配線１０５上には、バンプ１０６が形成される。このバンプ１０６を介して、CMOSイメージセンサ２１は、支持基板７１に配置される。
　９個のCMOSイメージセンサ２１の凸レンズ７２の裏面側には、９個のCMOSイメージセンサ２１の全体に対して、レンズ７３（全体レンズ）が形成される。なお、図３では、説明の便宜上、レンズ７３は図示していない。
　以上のように、各CMOSイメージセンサ２１の裏面側には、凸レンズ７２が形成されるので、レンズ７３を介してCMOSイメージセンサ２１の画素領域５１どうしの隙間ｄに入射する光が、凸レンズ７２により屈折され、画素領域５１に入射する。従って、CMOSイメージセンサ２１は、隙間ｄに入射する光に対応する画像を撮像することができる。
　なお、凸レンズ７２、レンズ７３、およびオンチップレンズ８６の材料は、有機樹脂であってもよいし、無機材料であってもよい。
　（撮像部の製造方法）
　図５は、撮像部１１の製造方法を説明する断面図である。
　図５のＡに示すように、まず、９個のCMOSイメージセンサ２１が、CMOSイメージセンサ２１ごとに製造され、研磨される。次に、図５のＢに示すように、９個のCMOSイメージセンサ２１が、支持基板７１にタイリング（配置）される。
　その後、図５のＣに示すように、９個のCMOSイメージセンサ２１に対して、リソグラフィー、インプリント、キャスティングなどの方法で、凸レンズ７２がそれぞれ形成される。最後に、図５のＤに示すように、凸レンズ７２の裏面側に、９個のCMOSイメージセンサ２１－１乃至２１－９全体に対してレンズ７３が形成され、これにより撮像部１１の製造が完了する。
　以上のように、CMOSイメージセンサ２１はCSPである。これにより、CMOSイメージセンサ２１間の隙間がCMOSイメージセンサ２１間をワイヤボンディングで電気的に接続する場合に比べて縮小され、CMOSイメージセンサ２１の画素領域５１間の隙間ｄの幅は、100umオーダーになる。また、各CMOSイメージセンサ２１は研磨される。これにより、CMOSイメージセンサ２１の端面と画素領域５１の距離が短縮され、隙間ｄの幅は、数十umオーダーになる。
　さらに、各CMOSイメージセンサ２１の裏面側にはレンズ７２が形成される。これにより、隙間ｄに入射された光を画素領域５１で受光することができる。その結果、隙間ｄのうち、どのCMOSイメージセンサ２１でも撮像することができない領域の幅は、umオーダーになる。
　このように、撮像部１１では、どのCMOSイメージセンサ２１でも撮像することができない領域の幅が小さいため、画像処理部１２における補間が容易である。その結果、固体撮像装置１０は、撮像部１１に対応するサイズの高解像度や高フレームレートの撮像画像を生成することができる。
　＜第２実施の形態＞
　（固体撮像装置の第２実施の形態の撮像部の構造例）
　本開示を適用した固体撮像装置の第２実施の形態は、撮像部１１の構造を除いて、第１実施の形態と同一である。従って、以下では、第２実施の形態の撮像部１１の構造についてのみ説明する。
　図６は、本開示を適用した固体撮像装置の第２実施の形態の撮像部１１の構造例を示す上面図である。
　なお、図６では、図３と同様に、説明の便宜上、レンズ７３は図示していない。
　図６に示すように、第２実施の形態の撮像部１１の構造は、２×２配列の４つの凸レンズ７２ごとに、その交点に凹レンズ１２１－１乃至１２１－４が設けられる点が、第１実施の形態の撮像部１１の構造と異なる。
　具体的には、凹レンズ１２１－１は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１－１，２１－２，２１－４、および２１－５に対して設けられた４個の凸レンズ７２－１，７２－２，７２－４、および７２－５の交点に設けられる。
　また、凹レンズ１２１－２は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１－２，２１－３，２１－５、および２１－６に対して設けられた４個の凸レンズ７２－２，７２－３，７２－５、および７２－６の交点に設けられる。
　さらに、凹レンズ１２１－３は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１－４，２１－５，２１－７、および２１－８に対して設けられた４個の凸レンズ７２－４，７２－５，７２－７、および７２－８の交点に設けられる。
　また、凹レンズ１２１－４は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１－５，２１－６，２１－８、および２１－９に対して設けられた４個の凸レンズ７２－５，７２－６，７２－８、および７２－９の交点に設けられる。
　以上のように、第２実施の形態の撮像部１１では、４つの凸レンズ７２の各交点に凹レンズ１２１－１乃至１２１－４が形成されるので、その交点に入射される光は画素領域５１に向けて屈折する。その結果、隙間ｄのうちの、どのCMOSイメージセンサ２１でも撮像することができない領域がより削減される。
　＜第３実施の形態＞
　（撮像装置の一実施の形態の構成例）
　図７は、本開示を適用した電子機器としての撮像装置の一実施の形態の構成例を示すブロック図である。
　図７の撮像装置１０００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置１０００は、レンズ群１００１、固体撮像素子１００２、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８からなる。ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８は、バスライン１００９を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００２の撮像面上に結像する。固体撮像素子１００２は、上述した撮像部１１からなる。固体撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して撮像画像としてＤＳＰ回路１００３に供給する。
　ＤＳＰ回路１００３は、例えば画像処理部１２として機能する。ＤＳＰ回路１００３は、固体撮像素子１００２から供給される撮像画像に対して補間等の画像処理を行い、画像処理後の撮像画像をフレーム単位でフレームメモリ１００４に供給し、一時的に記憶させる。
　表示部１００５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の撮像画像を表示する。
　記録部１００６は、ＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の撮像画像を読み出し、記録する。
　操作部１００７は、ユーザによる操作の下に、撮像装置１０００が持つ様々な機能について操作指令を発する。電源部１００８は、電源を、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、および操作部１００７に対して適宜供給する。
　本技術を適用する電子機器は、画像取込部（光電変換部）に撮像部１１を用いる装置であればよく、撮像装置１０００のほか、撮像機能を有する携帯端末装置、画像読取部にCMOSイメージセンサを用いる複写機などがある。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、CMOSイメージセンサ２１は、CCD(Charge Coupled Device)イメージセンサであってもよい。また、CMOSイメージセンサ２１は、CMOSイメージセンサ２１ごとに異なる用途の画像を撮像してもよい。さらに、撮像部１１を構成するCMOSイメージセンサ２１の数は、複数であればよく、９個に限定されない。
　また、CMOSイメージセンサ２１のCSPでは、平坦化膜８７にシール樹脂８８を介してガラス基板８９が形成されないようにしてもよい。この場合、９個のCMOSイメージセンサ２１のCSPが支持基板７１にタイリングされた後、９個のCMOSイメージセンサ２１の平坦化膜８７全体に対してシール樹脂８８が形成され、そのシール樹脂８８を介してガラス基板８９が接合される。
　なお、本開示は、以下のような構成もとることができる。
　（１）
　複数の画素からなる画素領域を有する複数の撮像部と、
　前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
　前記複数の撮像部が配置される支持基板と
　を備える固体撮像装置。
　（２）
　前記第１のレンズは、凸レンズである
　ように構成された
　前記（１）に記載の固体撮像装置。
　（３）
　前記支持基板の水平方向および垂直方向に２個ずつ配置された４個の前記撮像部に対して設けられた４個の前記第１のレンズの交点に設けられた第２のレンズ
　をさらに備える
　前記（１）または（２）に記載の固体撮像装置。
　（４）
　前記第２のレンズは、凹レンズである
　ように構成された
　前記（３）に記載の固体撮像装置。
　（５）
　前記複数の撮像部のそれぞれは、バンプを介して前記支持基板に配置される
　ように構成された
　前記（１）乃至（４）のいずれかに記載の固体撮像装置。
　（６）
　前記複数の撮像部のそれぞれは、前記画素領域を有するセンサ基板と、撮像を制御する回路を有する回路基板とが積層されることにより構成され、
　前記複数の撮像部のそれぞれは、前記回路基板に設けられた前記バンプを介して前記支持基板に配置される
　ように構成された
　前記（５）に記載の固体撮像装置。
　（７）
　前記複数の撮像部の全体に対して設けられた全体レンズ
　をさらに備える
　前記（１）乃至（６）のいずれかに記載の固体撮像装置。
　（８）
　前記複数の画素のそれぞれに対して設けられた画素レンズ
　をさらに備える
　前記（１）乃至（７）のいずれかに記載の固体撮像装置。
　（９）
　複数の画素からなる画素領域を有する複数の撮像部と、
　前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
　前記複数の撮像部が配置される支持基板と
　を備える固体撮像装置を形成する
　固体撮像装置の製造方法。
　（１０）
　複数の画素からなる画素領域を有する複数の撮像部と、
　前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
　前記複数の撮像部が配置される支持基板と
　を備える電子機器。
　１０　固体撮像装置，　２１－１乃至２１－９　CMOSイメージセンサ,　５１　画素領域,　７１　支持基板,　７２－１乃至７２－９　凸レンズ,　７３　レンズ，　８１　センサ基板,　８２　回路基板, 　８６　オンチップレンズ,　１０６　バンプ，　１２１－１乃至１２１－４　凹レンズ，　１０００　撮像装置

Claims (10)

  1. 　複数の画素からなる画素領域を有する複数の撮像部と、
    　前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
    　前記複数の撮像部が配置される支持基板と
    　を備える固体撮像装置。
  2. 　前記第１のレンズは、凸レンズである
    　ように構成された
    　請求項１に記載の固体撮像装置。
  3. 　前記支持基板の水平方向および垂直方向に２個ずつ配置された４個の前記撮像部に対して設けられた４個の前記第１のレンズの交点に設けられた第２のレンズ
    　をさらに備える
    　請求項１に記載の固体撮像装置。
  4. 　前記第２のレンズは、凹レンズである
    　ように構成された
    　請求項３に記載の固体撮像装置。
  5. 　前記複数の撮像部のそれぞれは、バンプを介して前記支持基板に配置される
    　ように構成された
    　請求項１に記載の固体撮像装置。
  6. 　前記複数の撮像部のそれぞれは、前記画素領域を有するセンサ基板と、撮像を制御する回路を有する回路基板とが積層されることにより構成され、
    　前記複数の撮像部のそれぞれは、前記回路基板に設けられた前記バンプを介して前記支持基板に配置される
    　ように構成された
    　請求項５に記載の固体撮像装置。
  7. 　前記複数の撮像部の全体に対して設けられた全体レンズ
    　をさらに備える
    　請求項１に記載の固体撮像装置。
  8. 　前記複数の画素のそれぞれに対して設けられた画素レンズ
    　をさらに備える
    　請求項１に記載の固体撮像装置。
  9. 　複数の画素からなる画素領域を有する複数の撮像部と、
    　前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
    　前記複数の撮像部が配置される支持基板と
    　を備える固体撮像装置を形成する
    　固体撮像装置の製造方法。
  10. 　複数の画素からなる画素領域を有する複数の撮像部と、
    　前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
    　前記複数の撮像部が配置される支持基板と
    　を備える電子機器。
PCT/JP2015/080483 2014-11-12 2015-10-29 固体撮像装置および製造方法、並びに電子機器 WO2016076125A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580060037.6A CN107078141B (zh) 2014-11-12 2015-10-29 固体摄像装置、固体摄像装置制造方法和电子设备
US15/524,185 US10070086B2 (en) 2014-11-12 2015-10-29 Solid-state imaging device, method of manufacturing the same, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014229367A JP2016096163A (ja) 2014-11-12 2014-11-12 固体撮像装置および製造方法、並びに電子機器
JP2014-229367 2014-11-12

Publications (1)

Publication Number Publication Date
WO2016076125A1 true WO2016076125A1 (ja) 2016-05-19

Family

ID=55954217

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/080483 WO2016076125A1 (ja) 2014-11-12 2015-10-29 固体撮像装置および製造方法、並びに電子機器

Country Status (4)

Country Link
US (1) US10070086B2 (ja)
JP (1) JP2016096163A (ja)
CN (1) CN107078141B (ja)
WO (1) WO2016076125A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260970A (ja) * 1999-03-12 2000-09-22 Toppan Printing Co Ltd 固体撮像素子およびその製造方法
JP2008235768A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体装置及びその製造方法
JP2010256530A (ja) * 2009-04-23 2010-11-11 Olympus Corp 顕微鏡装置
JP2014515955A (ja) * 2011-05-12 2014-07-07 オリーブ・メディカル・コーポレーション 内視鏡用の改良型画像センサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447988B2 (ja) * 2004-08-24 2010-04-07 パナソニック株式会社 固体撮像装置、その製造方法およびカメラ
JP2006344754A (ja) * 2005-06-08 2006-12-21 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP4740018B2 (ja) * 2006-04-10 2011-08-03 パナソニック株式会社 固体撮像装置、カメラおよび信号処理方法
JP2009043772A (ja) * 2007-08-06 2009-02-26 Panasonic Corp 固体撮像装置及びその製造方法
JP2010062438A (ja) * 2008-09-05 2010-03-18 Toshiba Corp 固体撮像装置およびその設計方法
JP2010223989A (ja) * 2009-03-19 2010-10-07 Sharp Corp マイクロレンズ装置、マイクロレンズの形成方法、固体撮像素子およびその製造方法、表示装置およびその製造方法、並びに電子情報機器
JP5671789B2 (ja) * 2009-08-10 2015-02-18 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP2012160691A (ja) * 2011-01-14 2012-08-23 Sumitomo Electric Ind Ltd 受光装置、光学装置および受光装置の製造方法
JP5741012B2 (ja) * 2011-01-26 2015-07-01 ソニー株式会社 固体撮像装置の製造方法
JP5810575B2 (ja) * 2011-03-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260970A (ja) * 1999-03-12 2000-09-22 Toppan Printing Co Ltd 固体撮像素子およびその製造方法
JP2008235768A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体装置及びその製造方法
JP2010256530A (ja) * 2009-04-23 2010-11-11 Olympus Corp 顕微鏡装置
JP2014515955A (ja) * 2011-05-12 2014-07-07 オリーブ・メディカル・コーポレーション 内視鏡用の改良型画像センサ

Also Published As

Publication number Publication date
JP2016096163A (ja) 2016-05-26
CN107078141A (zh) 2017-08-18
CN107078141B (zh) 2021-10-19
US10070086B2 (en) 2018-09-04
US20170359541A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
KR102523204B1 (ko) 반도체 장치 및 제조 방법 및 전자 기기
KR101696463B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
JP2021168512A (ja) 撮像素子
JP6327480B2 (ja) 半導体装置、電子機器
TWI539814B (zh) 電子設備及其驅動方法
US10645314B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP6480862B2 (ja) 固体撮像素子および電子機器
JP2010050149A (ja) 固体撮像装置およびその製造方法
JPWO2009031301A1 (ja) 固体撮像素子
JP6343870B2 (ja) 撮像素子および撮像装置
JP2008099073A (ja) 固体撮像装置および撮像装置
TWI709235B (zh) 固體攝像元件、其製造方法及電子機器
JP2007279512A (ja) 立体カメラ及び立体撮像素子
JP6413233B2 (ja) 撮像装置および撮像素子
JP2021166395A (ja) 撮像素子及び撮像装置
US9385154B2 (en) Solid-state image sensor, driving method and electronic apparatus
WO2017126319A1 (ja) 固体撮像素子及び電子機器
WO2018087975A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP2012211942A (ja) 固体撮像素子及び撮像装置
WO2016076125A1 (ja) 固体撮像装置および製造方法、並びに電子機器
JP6439996B2 (ja) 固体撮像素子、および電子機器
JP2018143004A (ja) 撮像装置
JP7322995B2 (ja) 撮像素子、および撮像装置
JP6916418B2 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15858388

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15524185

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15858388

Country of ref document: EP

Kind code of ref document: A1