WO2016051467A1 - 無線通信装置及び無線通信システム - Google Patents

無線通信装置及び無線通信システム Download PDF

Info

Publication number
WO2016051467A1
WO2016051467A1 PCT/JP2014/075903 JP2014075903W WO2016051467A1 WO 2016051467 A1 WO2016051467 A1 WO 2016051467A1 JP 2014075903 W JP2014075903 W JP 2014075903W WO 2016051467 A1 WO2016051467 A1 WO 2016051467A1
Authority
WO
WIPO (PCT)
Prior art keywords
backward
metric
calculator
calculating
deinterleaver
Prior art date
Application number
PCT/JP2014/075903
Other languages
English (en)
French (fr)
Inventor
仲田　樹広
圭 伊藤
大樹 星
Original Assignee
株式会社日立国際電気
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立国際電気 filed Critical 株式会社日立国際電気
Priority to PCT/JP2014/075903 priority Critical patent/WO2016051467A1/ja
Priority to JP2016551355A priority patent/JP6144846B2/ja
Publication of WO2016051467A1 publication Critical patent/WO2016051467A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes

Definitions

  • the present disclosure relates to a wireless communication device, and can be applied to, for example, turbo signal processing technology.
  • turbo equalization signal processing has attracted attention as a technique for reducing characteristic degradation in a high spatial correlation environment in wideband single carrier intersymbol interference (ISI) and spatial multiple MIMO (Multiple Input Multiple Output).
  • ISI wideband single carrier intersymbol interference
  • MIMO Multiple Input Multiple Output
  • Turbo equalization signal processing reduces the interference components by connecting the equalizer and error correction decoder via a deinterleaver and interleaver, and repeatedly exchanging external information between these processes. Can be realized. As a result, high error correction decoding characteristics can be obtained even in such a poor propagation path environment as described above.
  • An SC / MMSE Soft Canceller followed by Minimum Mean Square Error filter
  • LLR Log Likelihood Ratio
  • SC Log Likelihood Ratio
  • MAP a posteriori probability
  • SOVA Soft Output Viterbi Algorithm
  • BCJR A decoder based on the (Bahl-Cocke-Jelinek-Raviv) algorithm is used. Actually, if the BCJR algorithm is applied as it is, the amount of calculation becomes enormous and unrealistic, and therefore, Max-Log-MAP decoding is generally used in many cases.
  • the equalizer, deinterleaver, soft input / soft output error correction decoder (for example, BCJR algorithm) and the interleaver round process (turbo loop) are repeatedly processed multiple times.
  • the processing delay time becomes the dominant processing delay time of the turbo loop, and the increase in the total processing delay time of the apparatus and the system is a problem.
  • an error correction decoder based on the BCJR algorithm needs to perform decoding by calculating a state transition probability ( ⁇ ), a forward metric ( ⁇ ), and a backward metric ( ⁇ ).
  • the backward metric ( ⁇ ) is calculated sequentially in the reverse direction from the rear time of the trellis diagram based on the metric of the future time, so it can be calculated only after receiving the future data, and processing delay occurs Is inevitable.
  • Non-Patent Document 1 studies the memory management of the BCJR algorithm using the sliding window method, and reports that the processing delay of the BCJR algorithm is 4K when the decoding processing length is K. A breakdown of the processing delay reported in Non-Patent Document 1 will be briefly described.
  • the LLR of the equalizer output of 2K hours is stored in the memory, and after the 2K time has elapsed, the trellis diagram is traced in the reverse order for 1K time, thereby initial value of the backward metric ( ⁇ ) Is calculated.
  • ⁇ initial value of the backward metric
  • Decoding is performed in the period of 3K to 4K-1 using the calculated ⁇ , ⁇ , and ⁇ , but the decoding result is performed while tracing the trellis diagram in reverse order, so it is rearranged in the normal order after 4K. Thus, the final decoding result is obtained. For this reason, a processing delay of 4K occurs in the total of decoding by the BCJR algorithm. Furthermore, in the deinterleaver and interleaver processing in the turbo loop, if random interleaving is to be realized, a delay similar to the interleaving processing unit time occurs. If the interleaving processing unit time is the same as the decoding processing length (K) of the BCJR algorithm, 2K delay time is generated in the deinterleaver and interleaver processing.
  • An object of the present disclosure is to provide a technique for reducing a processing delay of a turbo loop.
  • the wireless communication device simultaneously calculates the forward metric ( ⁇ ), the backward metric ( ⁇ ), and the state transition probability ( ⁇ ) in the forward and reverse order with respect to the trellis time.
  • Error correction decoding is performed in parallel. Further, error correction decoding processing is performed in cooperation with deinterleaving and interleaving memory access mounted before and after that.
  • decoding is performed using equations (4) to (6) shown below.
  • LLR of the information bit is L D u
  • LLR of the first coded bit is L D ⁇ 1
  • LLR of the second coded bit is L D ⁇ 2
  • the wireless communication system includes a transmission device and a reception device.
  • a transmission apparatus that is a wireless communication apparatus includes an error correction encoder, an interleaver, a digital modulator that digitally modulates an interleave result, and a transmission unit that transmits a modulated signal modulated by the digital modulator.
  • a reception device that is a wireless communication device equalizes a received unit that receives a modulated signal, calculates a received bit LLR from a reception signal received by the reception unit, and prior information (L E u ) of an equalizer described later vessel comprises a (demapper 101), a first rearranges the received bits of LLR a (L E e) in a predetermined order and a second deinterleaver, a.
  • the receiving apparatus calculates a forward metric ( ⁇ for ) and a forward state transition probability ( ⁇ for ) from the output of the first deinterleaver (deinterleaver 102, 108, deinterleaver 200) (forward Direction forward metric calculator 103, forward state transition probability calculator 109), and when the decoding bit length is L, the 0 to L / 2 forward forward metrics are rearranged in reverse order, and the backward forward metric ( ⁇ bak ). And a calculator ( ⁇ memory 112) for calculating.
  • the receiving apparatus also calculates a backward backward metric ( ⁇ bak ) and a backward state transition probability ( ⁇ bak ) from the output of the second deinterleaver (deinterleaver 104, 106, 108, deinterleaver 200).
  • ⁇ bak backward backward metric
  • ⁇ bak backward state transition probability
  • the receiving apparatus performs forward maximum posterior probability decoding means for performing maximum posterior probability decoding based on a forward forward metric ( ⁇ for ), a forward state transition probability ( ⁇ for ), and a forward backward metric ( ⁇ for ).
  • a calculator forward decoding LLR calculator 113 for calculating the LLR (L D ⁇ -for ) of coded bits and the likelihood ratio (L D u-for ) of information bits, and
  • a first interleaver (interleaver 115, interleaver 201) that rearranges the likelihood ratios in a predetermined order.
  • the reception apparatus performs a backward maximum posterior probability decoder that performs maximum posterior probability decoding based on a backward forward metric ( ⁇ bak ), a backward state transition probability ( ⁇ bak ), and a backward backward metric ( ⁇ bak ).
  • ⁇ bak backward forward metric
  • ⁇ bak backward state transition probability
  • ⁇ bak backward backward metric
  • ⁇ bak backward backward metric
  • the receiving apparatus rearranges the LLRs of the encoded bits obtained from the first interleaver and the second interleaver in a predetermined regular order and performs parallel / serial conversion, and a maximum a posteriori.
  • a calculator (hard decision unit 118) for calculating a hard decision result (u) from the LLR (L D u ) of the information bits obtained by the probability decoder.
  • Information from the parallel / serial converter is input as prior information (L E u ) of the equalizer, and equalization processing is performed based on the prior information.
  • a round of turbo equalization signal processing for performing the above series of processing is repeated N times (N is an integer of 1 or more).
  • a hard decision is made after N (predetermined) iterations.
  • the turbo loop not only the error correction decoder is focused on, but processing is performed in parallel with the peripheral deinterleaver and interleaver, so that the forward metric ( ⁇ ) and the backward metric ( ⁇ ) are simultaneously calculated in parallel.
  • the forward metric and the backward metric are calculated in parallel. It becomes possible.
  • the forward metric ( ⁇ ), the backward metric ( ⁇ ), and the state transition probability ( ⁇ ) are calculated simultaneously in the forward and reverse order with respect to the trellis time, and the reverse of the forward direction.
  • Directional error correction decoding is performed in parallel.
  • the processing delay of the turbo loop can be reduced by performing error correction decoding processing in cooperation with deinterleaving and interleaving memory access mounted before and after the error correction decoding processing.
  • the first embodiment (embodiment 1) will be described with reference to FIGS. 1 and 3 to 10.
  • a receiver wireless communication apparatus
  • receives a spatial multiplexing MIMO signal modulated by OFDM Orthogonal-Frequency-Division-Multiplexing
  • OFDM Orthogonal-Frequency-Division-Multiplexing
  • Such single carrier turbo equalization signal processing is also applicable.
  • the present invention is applicable to turbo equalization signal processing similar to the above wireless communication apparatus.
  • the receiver includes a demapper (equalizer) 101, a deinterleaver 102, a forward direction metric calculator ( ⁇ for calculator) 103, a deinterleaver 104, and a backward direction metric.
  • a calculator ( ⁇ bak calculator) 105, a deinterleaver 106, a backward metric initial value calculator ( ⁇ initial value calculator) 107, a deinterleaver 108, and a forward state transition probability calculator ( ⁇ for calculator) 109 are reversed.
  • Direction state transition probability calculator ( ⁇ bak calculator) 110 ⁇ memory 111, ⁇ memory 112, forward decoding LLR calculation unit 113, backward decoding LLR calculation unit 114, interleaver 115, interleaver 116, data selector 117 and hard And a determiner 118.
  • the forward direction is defined as for
  • the reverse direction is defined as bak
  • the forward direction forward metric is defined as ⁇ for
  • the reverse direction forward metric is defined as ⁇ bak
  • the forward backward metric is defined as ⁇ for and the backward backward metric is defined as ⁇ bak
  • the forward state transition probability is defined as ⁇ for and the reverse state transition probability is defined as ⁇ bak .
  • the demapper 101 receives a received signal (Y i ) received by a receiving antenna and converted into a frequency domain by FFT (Fast Fourie Transform).
  • Y i received signal
  • FFT Fast Fourie Transform
  • i indicates a receiving antenna number
  • i is an integer of 2 ⁇ 2.
  • the demapper 101 performs demodulation using a prior LLR (L E ⁇ ), which will be described later, but since the prior LLR (L E ⁇ ) is not obtained in the first round of the turbo loop, the MMSE often used in MIMO signal processing is used.
  • deinterleaving performs rearrangement in a predetermined pattern of the input demodulation result LLR (L E e).
  • the processing unit of interleaving is assumed to be K length, and rearrangement is performed within the range of length K as shown in FIG.
  • ARIB STD B-57 standard "1.2 GHz / 2.3 GHz band portable OFDM digital radio transmission system for transmitting television broadcast program material" defines frequency deinterleaving, and is included in an OFDM symbol. Rearrange the subcarrier order randomly.
  • turbo equalization signal processing is performed so as to reduce ISI with a single carrier, deinterleaving in the time direction is applied.
  • the deinterleaver write timing writes the LLR (L E e ) of the demodulation result to a memory address of a predetermined pattern in a memory having a depth of K.
  • the memory management indicated by the thick frame shown in FIGS. 7 to 10 will be described with reference to FIG.
  • the horizontal axis represents time, and the vertical axis represents the memory address.
  • the solid line in the figure indicates the memory write address and the dotted line indicates the read address, and the forward order (forward direction when the slope is positive) and reverse order (reverse direction when the slope is negative) are distinguished by the slope. Yes.
  • FIGS. 7 to 9 show the timing relationship from the deinterleaving process to the interleaver via BCJR algorithm decoding.
  • the turbo equalized signal relating to the signal (N 1 ) at time 0 to K ⁇ 1 is shown.
  • subsequent data N 2 , N 3 , etc Will be processed in the same manner.
  • Deinterleaver writes 102 the memory of the LLR (L E e) in a predetermined order (Fig. 7 (i) th row N 1 ( ⁇ -1 -Mem (Random w))). After a lapse 3K time from the memory of the deinterleaver 102 reads in the forward direction (Fig. 7 (ii) th row N 1 ( ⁇ -1 -Mem (order r))), LLR rearranged (L D alpha -for) and outputs to the ⁇ for calculator 103.
  • alpha for calculated in alpha for calculator 103 writes the alpha memory 112 in the forward direction (in FIG. 7 (iv) th row alpha 1 (alpha-Mem (forward w))).
  • the period for writing to the ⁇ memory 112 is 3K to 3.5K-1, but the processing of the ⁇ for calculator 103 is continuously performed for the period of 3.5K to 4K-1, and the forward direction of the period is forward A metric ( ⁇ 1-for ) is also calculated.
  • the ⁇ memory 112 reads the written forward metric ( ⁇ 1-for ) in reverse order during the period from 3.5K to 4K ⁇ 1 to obtain the backward metric ( ⁇ 1 ⁇ bak ) (FIG. 7). (Iv) ⁇ 1 on the line ( ⁇ -Mem (reverse r))). With these processes (forward metric calculation process), the forward-forward metric ( ⁇ 1-for ) and the reverse-forward metric ( ⁇ 1-bak ) can be obtained simultaneously in the period of 3.5K to 4K-1.
  • LLR L E e
  • N 1 ⁇ ⁇ 1 ⁇ Mem (random w)
  • LLR L D ⁇ -bak
  • ⁇ initial value The calculator 107 calculates a backward metric ( ⁇ 2-bak ) based on the equations (1) and (3) ( ⁇ 2-bak initial value calculation on the (iii) line in FIG. 8).
  • the initial value when calculating the backward metric may be an arbitrary value, and 0 is often used.
  • the backward metric ( ⁇ ) is determined by the trellis reverse order trace (2K to 3K-1) in the K period, and the final output result ( ⁇ 2 (0) ) (time 3K-1) of the ⁇ initial value calculator 107 Is input to the backward backward metric calculator 105 and used as an initial value when calculating the backward backward metric ( ⁇ 1-bak ) (the initial from (iii) line to (v) line in FIG. 8). Value double arrow).
  • LLR (L D ⁇ -bak ) is read in reverse order from the memory of the deinterleaver 104 after 3K time has elapsed (N 1 ( ⁇ ⁇ 1 -Mem (reverse r)) on the (iv) line in FIG.
  • the ⁇ bak calculator 105 calculates a backward backward metric ( ⁇ 1-bak ) based on the initial value from the ⁇ initial value calculator 107 and the expressions (1) and (3) (line (v) in FIG. 8). ⁇ 1-bak calculation).
  • the ( ⁇ 1-bak ) calculated by the ⁇ bak calculator 105 is written in the reverse order to the ⁇ memory 111 ( ⁇ 1 ( ⁇ -Mem (reverse w)) on the (vi) line in FIG. 8).
  • the period for writing into the ⁇ memory 111 is a period of 3K to 3.5K ⁇ 1 as in the ⁇ memory 112.
  • the results written in the ⁇ memory 111 are read in the normal order to obtain the forward and backward metric ( ⁇ 1-for ) ( ⁇ 1 ( ⁇ Mem (order r))), and the processing of the ⁇ bak calculator 105 is continuously performed in the period of 3.5K to 4K-1 ( ⁇ 1-bak calculation on the (v) line in FIG. 8). ).
  • Data in the ⁇ memory 111 in the period of 3K to 3.5K ⁇ 1 is expressed as ⁇ 1 .
  • forward state transition probability (gamma 1-for) and reverse state transition probability ( ⁇ 1-bak) ( ⁇ 1-for the calculation of the (iii) th row 9) ((v in Fig. 9) th gamma 1- bak calculation) can be obtained during the same period.
  • the forward forward metric ( ⁇ 1-for ) from the ⁇ for calculator 103 the forward backward metric ( ⁇ 1-for ) from the ⁇ memory 111, and the ⁇ for calculator 109
  • the error correction decoding is performed using the forward state transition probability ( ⁇ 1 -for ) from the LLR (L D u-for (Lu 1 -for)) and the error-corrected code.
  • LLR (L D ⁇ -for (Lv 1-for )) is obtained (forward decoding & LLR calculation in line (iii) of FIG. 10).
  • the reverse decoding LLR calculator 114 performs reverse decoding. Specifically, the backward metric from the ⁇ memory 112 ( ⁇ 1-bak ), the backward metric from the ⁇ bak calculator 105 ( ⁇ 1-bak ), and the backward direction from the ⁇ bak calculator 110.
  • Error correction decoding is performed using the state transition probability ( ⁇ 1-bak ), and the LLR (L D u-bak (Lu 1-bak )) of the information bit subjected to error correction decoding and the LLR of the encoded bit subjected to error correction (L D ⁇ -bak (Lv 1-bak )) is obtained (inverse decoding and LLR calculation in the (v) line of FIG. 10).
  • These decoding means also follow the equations (4) to (6).
  • the signal from the reverse decoding LLR calculator 114 is written in the reverse direction to the second interleaver 116, and the reverse decoding result is information of K / 2-1 to 0 of the trellis time, and therefore corresponds to that time.
  • the processing delay from the deinterleaver through the decoding processing to the completion of the interleaving processing can be reduced to 4K (line (vii) in FIG. 10). Since the LLRs (Lv 1 -for and Lv 1 -bak ) of the encoded bits from the interleaver 115 and the interleaver 116 are output at the same time, the data selector 117 outputs these LLRs (Lv 1 -for and Lv 1 -bak). ) Are rearranged in a predetermined order, and processing such as parallel / serial conversion is performed, and the rearranged LLR (L E ⁇ ) is output to the demapper 101.
  • Equalization after the second round In the demapper 101, as described above, MMSE or the like, which is one of the general MIMO equalization processes, is applied in the first round of the turbo loop.
  • LLR LLR (LE E ⁇ ) for each bit is converted into a bit probability, and a soft replica of an interference component is generated from the bit probability. By subtracting this soft interference replica from the received signal (Yi), the influence of interference can be reduced.
  • a soft interference replica for reducing ISI is calculated.
  • equalization processing such as MLD (Maximum Likelihood Detection), MMSE, or MRC (Maximum Ratio Combining) is performed on the signal with reduced interference components.
  • Hard decision The above process is a round process of turbo loop signal processing, and it is possible to improve the code error rate by repeating this process a plurality of times. This iterative operation is repeated a predetermined number of times or until the decoding characteristic reaches a predetermined performance, and then the hard decision unit 118 obtains a decoding result (u) as a final result. Hard decision unit 118 performs hard decision processing on the input information bits LLR (L D u) at, and outputs the decoded result (u). The hard decision process is based on, for example, Expression (7).
  • the parallel operation of the forward metric calculation and the backward calculation in the BCJR algorithm can be performed, and the delay of turbo equalization signal processing can be reduced.
  • the second embodiment replaces the deinterleaver 102, the deinterleaver 104, the deinterleaver 106, and the deinterleaver 108 with the interleaver 200, and replaces the interleaver 115 and the interleaver 116 with the interleaver 201.
  • the configuration denoted by the same reference numerals as those in FIG. 1 is the same as that of the first embodiment.
  • the memory write operations of the deinterleaver 102, deinterleaver 104, deinterleaver 106, and deinterleaver 108 are the same. Therefore, in the second embodiment, memory resources are reduced by replacing these memories with a common deinterleaver 200.
  • the deinterleaver 102, deinterleaver 104, deinterleaver 106, and deinterleaver 108 operate differently, but the deinterleaver 200 reduces memory resources by switching different read timings at high speed. An operation equivalent to that of Example 1 can be realized.
  • the memory read operation is the same process, but the write operation is different.
  • an operation equivalent to that of the first embodiment can be realized by switching different write operations at high speed.
  • the second embodiment described above has a configuration capable of reducing memory resources while realizing processing equivalent to that of the first embodiment.

Abstract

　無線通信装置は、前向きメトリック（α）、後向きメトリック（β）、及び状態遷移確率（γ）をトレリス時間に対して順方向と逆方向の順序で同時に算出し、順方向と逆方向の誤り訂正復号を同時並行して実施する。また、誤り訂正復号処理をその前後に搭載されるデインタリーブとインタリーブのメモリアクセスと協調して処理する。これらにより、ターボループの処理遅延を低減することができる。

Description

無線通信装置及び無線通信システム
　本開示は無線通信装置に関し、例えばターボ信号処理技術に適用可能である。
　近年、広帯域シングルキャリアの符号間干渉（ＩＳＩ: Inter Symbol Interference）や空間多重ＭＩＭＯ（Multiple Input Multiple Output）における高い空間相関環境での特性劣化を軽減する手法としてターボ等化信号処理が注目されている。
  ターボ等化信号処理は等化器と誤り訂正復号器をデインタリーバとインタリーバを介して接続し、これらの処理の間で外部情報の交換を複数回反復して行うことにより、これら干渉成分の低減を実現することが可能である。その結果として、上記に示すような劣悪な伝搬路環境であっても高い誤り訂正復号特性を得ることができる。
  ターボ等化信号処理をＭＩＭＯに適用する場合のアルゴリズムとしてＳＣ／ＭＭＳＥ（Soft Canceller followed by Minimum Mean Square Error filter）アルゴリズムが提案されている。これは、復号器に入力される受信ビットの復号対数尤度比（ＬＬＲ：Log Likelihood Ratio）と誤り訂正復号処理された符号化ビットのＬＬＲとから得られる復号器の外部のＬＬＲから干渉成分の軟推定値を作成し、ＳＣ（Soft Canceller）において受信信号から干渉成分の軟推定値を減算することで復号性能の向上を図っている。
  ターボ等化信号処理で用いられる誤り訂正復号には、軟入力軟出力を必要とする最大事後確率復号（ＭＡＰ: Maximum A Posteriori probability）が必要であり、例えば、ＳＯＶＡ（Soft Output Viterbi Algorithm）やＢＣＪＲ（Bahl-Cocke-Jelinek-Raviv）アルゴリズムに基づいた復号器が用いられる。実際には、ＢＣＪＲアルゴリズムをそのまま適用すると計算量が膨大となり現実的ではないため、一般的にはＭａｘ－Ｌｏｇ－ＭＡＰ復号が用いられることが多い。
"High-performance programmable SISO decoder VLSI implementation for decoding turbo codes" , Sony Corp , Global Telecommunications Conference, 2001. GLOBECOM '01. IEEE (Volume: 1)
　ターボ等化信号処理を実現する場合、等化器、デインタリーバ、軟入力軟出力誤り訂正復号器（例えば、ＢＣＪＲアルゴリズム）及びインタリーバの一巡の処理（ターボループ）を複数回反復処理するため、これらの処理遅延時間がターボループの支配的な処理遅延時間となり、装置及びシステムの総処理遅延時間増大が課題となっている。
  特に、ＢＣＪＲアルゴリズムに基づいた誤り訂正復号器では、状態遷移確率（γ）、前向きメトリック（α）、後向きメトリック（β）を計算して復号を行う必要がある。この中でも、後向きメトリック（β）は未来の時刻のメトリックを基にトレリス線図の後方時刻から逆方向に順次計算を行うため、未来のデータを受信した後にようやく計算が可能となり、処理遅延の発生は不可避である。
　また、送信側で連続した畳み込み符号化を行う場合においては、受信信号を適切な長さ（Ｋ）で時間的にオーバーラップさせながら区切ってＢＣＪＲアルゴリズムを計算するスライディング窓法が提案されている。
  非特許文献１ではスライディング窓法を応用したＢＣＪＲアルゴリズムのメモリマネジメントについての検討がなされ、復号処理長さをＫとするとＢＣＪＲアルゴリズムの処理遅延は４Ｋとなることが報告されている。非特許文献１で報告されている処理遅延の内訳について簡単に説明する。後向きメトリック（β）の初期値を算出するために２Ｋ時間の等化器出力のＬＬＲをメモリに蓄え２Ｋ時間経過後にトレリス線図を逆順に１Ｋ時間トレースすることで後向きメトリック（β）の初期値を算出する。そこから更に１Ｋの時間をかけてトレリス線図をトレースすることで逆方向のβが得られる。ここまでの処理に４Ｋの処理遅延が発生する。前向きメトリック（α）は順方向であるため、トレリス線図を逆順にトレースする必要がなくβよりも早いタイミングで正確なαを得ることが可能であるが、βのタイミングに一致させるように待機する必要がある。算出したα、β、γを用いて３Ｋ～４Ｋ－１の期間で復号が実施されるが、復号結果はトレリス線図を逆順にトレースしながら実施しているため、４Ｋ以降に正順に並び替えることで最終的な復号結果が得られる。このため、ＢＣＪＲアルゴリズムによる復号の総計で４Ｋの処理遅延が発生する。
  更に、ターボループ内のデインタリーバ及びインタリーバの処理においても、ランダムインタリーブを実現しようとすると、インタリーブ処理単位時間と同様の遅延が生じてしまう。インタリーブの処理単位時間を先程のＢＣＪＲアルゴリズムの復号処理長さ（Ｋ）と同じ長さとすると、デインタリーバ及びインタリーバの処理で２Ｋの遅延時間が発生してしまう。
  従って、ターボ等化信号処理の一巡ループでは、等化器による処理遅延はほぼ０とすると、４Ｋ（ＢＣＪＲアルゴリズム）＋２Ｋ（デインタリーバ、インタリーバ）＝６Ｋの処理遅延が発生してしまうという課題がある。また、これら処理遅延の増大は、同時にハードウェア規模の増大にも繋がってしまうという課題も存在する。
  本開示の課題は、ターボループの処理遅延を低減する技術を提供することにある。
　本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
  すなわち、無線通信装置は、前向きメトリック（α）、後向きメトリック（β）、及び状態遷移確率（γ）をトレリス時間に対して順方向と逆方向の順序で同時に算出し、順方向と逆方向の誤り訂正復号を同時並行して実施する。また、誤り訂正復号処理をその前後に搭載されるデインタリーブとインタリーブのメモリアクセスと協調して処理する。
　本開示によれば、ターボループの処理遅延を低減することが可能である。
第一の実施例に係る無線通信装置を示すブロック図である。 第二の実施例に係る無線通信装置を示すブロック図である。 デインタリーブ処理を説明するための図である。 トレリス線図及び前向きメトリック計算方向を示す図である。 トレリス線図及び後向きメトリック計算方向を示す図である。 メモリマネジメントを説明するための図である。 前向きメトリックを算出するためのメモリマネジメントを説明するための図である。 後向きメトリックを算出するためのメモリマネジメントを説明するための図である。 状態遷移確率を算出するためのメモリマネジメントを説明するための図である。 順方向と逆方向の復号手段とインタリーバによる並べ替え処理を説明するための図である。
　以下、実施の形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。
　まず、ＢＣＪＲアルゴリズムに基づいたＭａｘ-Ｌｏｇ-ＭＡＰ復号について説明する。詳細な説明は参考文献１に記載される（その内容は参照によってこの明細書に取り込まれる）。
［参考文献１］特許庁:技術資料集［分類］2－4－1 周辺要素技術／誤り制御技術／誤り訂正技術、［２０１４年７月１４日検索］、インターネット〈URL: http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu/mimo/2-4-1.pdf〉
  畳み込み符号器に対応するトレリス線図において、状態遷移確率をγ、前向きメトリックをα、後向きメトリックをβ、復号ビット系列長をＫ、復号ビット系列番号をl（小文字のエル）、トレリス線図における遷移元内部状態をＳ’、遷移先内部状態をＳ、受信ビットのＬＬＲをＬＤ α、内部状態の畳み込み符号器出力をνとすると、各計算は以下の式（１）から式（３）のように表される。式（２）、式（３）では、前向きメトリック（α）は1サンプル時刻前のαから再帰的に算出され、後向きメトリック（β）は1サンプル時刻後のβから再帰的に算出される。そのため、これらメトリックを導出する際には、その初期値となるトレリス線図の始点と終点を予め算出しておく必要がある。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
Figure JPOXMLDOC01-appb-M000003
　これらの変数を用いて、以下に示す式（４）から式（６）を用いて復号を行う。情報化ビットのＬＬＲをＬＤ ｕ、第一の符号化ビットのＬＬＲをＬＤ ν１、第二の符号化ビットのＬＬＲをＬＤ ν２とすると、以下の計算により求められる。
Figure JPOXMLDOC01-appb-M000004
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　次に、実施の形態に係る無線通信システム及び無線通信装置について説明する。
  無線通信システムは送信装置と受信装置とを備える。無線通信装置である送信装置は、誤り訂正符号器と、インタリーバと、インタリーブ結果をデジタル変調するデジタル変調器と、デジタル変調器によって変調された変調信号を送信する送信部と、を備える。
  無線通信装置である受信装置は、変調信号を受信する受信部と、受信部で受信した受信信号と後述する等化器の事前情報（ＬＥ ｕ）とから受信ビットのＬＬＲを計算する等化器（デマッパ１０１）と、受信ビットのＬＬＲ（ＬＥ ｅ）を所定の順序に並び替える第一と第二のデインタリーバと、を備える。
  また、受信装置は、第一のデインタリーバ（デインタリーバ１０２，１０８、デインタリーバ２００）の出力から順方向前向きメトリック（αｆｏｒ）と順方向状態遷移確率（γｆｏｒ）を計算する計算器（順方向前向きメトリック計算器１０３、順方向状態遷移確率計算器１０９）と、復号ビット長をＬとするとき０からＬ／２番目の順方向前向きメトリックを逆順に並び替え逆方向前向きメトリック（αｂａｋ）を算出する計算器（αメモリ１１２）と、を備える。
　また、受信装置は、第二のデインタリーバ（デインタリーバ１０４，１０６，１０８、デインタリーバ２００）の出力から逆方向後向きメトリック（βｂａｋ）と逆方向状態遷移確率（γｂａｋ）を計算する計算器（逆方向後向きメトリック計算器１０５、後向きメトリック初期値計算器１０７、逆方向状態遷移確率計算器１１０）と、復号ビット長をＬとするとき０からＬ／２番目の逆方向後向きメトリックを逆順に並び替え順方向後向きメトリック（βｆｏｒ）を算出する計算器（βメモリ１１１）と、を備える。
  また、受信装置は、順方向前向きメトリック（αｆｏｒ）と順方向状態遷移確率（γｆｏｒ）と順方向後向きメトリック（βｆｏｒ）とに基づいた最大事後確率復号を行う順方向最大事後確率復号手段により符号化ビットのＬＬＲ（ＬＤ ν－ｆｏｒ）と情報ビットの尤度比（ＬＤ ｕ－ｆｏｒ）を算出する計算器（順方向復号ＬＬＲ計算器１１３）と、順方向の符号化ビットの尤度比を所定の順序で並び替える第一のインタリーバ（インタリーバ１１５、インタリーバ２０１）と、を備える。
  また、受信装置は、逆方向前向きメトリック（αｂａｋ）と逆方向状態遷移確率（γｂａｋ）と逆方向後向きメトリック（βｂａｋ）とに基づいた最大事後確率復号を行う逆方向最大事後確率復号器により符号化ビットのＬＬＲ（ＬＤ ν－ｂａｋ）と情報ビットのＬＬＲ（ＬＤ ｕ－ｂａｋ）を算出する計算器（逆方向復号ＬＬＲ計算器１１４）と、逆方向の符号化ビットのＬＬＲを所定の順序で並び替える第二のインタリーバ（インタリーバ１１６、インタリーバ２０１）と、を備える。
  さらに、受信装置は、第一のインタリーバと第二のインタリーバから得られる符号化ビットのＬＬＲを所定の正規の順序に並び替えてパラレル／シリアル変換する変換器（データ選択器１１７）と、最大事後確率復号器によって得られた情報ビットのＬＬＲ（ＬＤ ｕ）から硬判定結果（ｕ）を算出する計算器（硬判定器１１８）と、を備える。
  パラレル／シリアル変換器からの情報を等化器の事前情報（ＬＥ ｕ）として入力し、事前情報に基づいて等化処理する。上記一連の処理を実施する一巡のターボ等化信号処理をＮ回（Ｎは１以上の整数）反復して演算する。Ｎ回（所定回数）の反復演算を行った後、硬判定する。
　本実施の形態では、ターボループにおいて、誤り訂正復号器のみ着目せず、周辺のデインタリーバとインタリーバと一体となって処理することで、前向きメトリック（α）と後向きメトリック（β）の同時並列計算を可能とする。具体的には、誤り訂正復号器の前段にあるデインタリーバのメモリから正順（昇順）と逆順（降順）にデータを読み出す手段を提供することで、前向きメトリックと後向きメトリックの同時並列計算を行うことが可能となる。ＢＣＪＲアルゴリズムとその前後に搭載するデインタリーバ、インタリーバのメモリのタイミングを協調して動作させると共に、順方向、逆方向の復号を同時並行で処理するため、１時刻に２サンプルの情報を得ることができ、処理遅延を低減することができる。
　言い換えると、本実施の形態では、前向きメトリック（α）、後向きメトリック（β）、及び状態遷移確率（γ）をトレリス時間に対して順方向と逆方向の順序で同時に算出し、順方向と逆方向の誤り訂正復号を同時並行して実施する。また、誤り訂正復号処理をその前後に搭載されるデインタリーブとインタリーブのメモリアクセスと協調して処理することにより、ターボループの処理遅延を低減することができる。
　第一の実施例（実施例１）について図１及び図３から図１０を用いて説明する。以下に説明する実施例１は、ＯＦＤＭ(Orthogonal Frequency-Division Multiplexing)で変調された空間多重ＭＩＭＯ方式の信号を受信する受信機（無線通信装置）について説明を行うが、前述したようなＩＳＩを低減するようなシングルキャリアのターボ等化信号処理であっても適用可能である。また、上記の無線通信装置に類するターボ等化信号処理に適用可能であることは言うまでもない。
　図１に示すように、実施例１に係る受信機は、デマッパ（等化器）１０１とデインタリーバ１０２と順方向前向きメトリック計算器（αｆｏｒ計算器）１０３とデインタリーバ１０４と逆方向後向きメトリック計算器（βｂａｋ計算器）１０５と、デインタリーバ１０６と後向きメトリック初期値計算器（β初期値計算器）１０７とデインタリーバ１０８と順方向状態遷移確率計算器（γｆｏｒ計算器）１０９と逆方向状態遷移確率計算器（γｂａｋ計算器）１１０とβメモリ１１１とαメモリ１１２と順方向復号ＬＬＲ計算部１１３と逆方向復号ＬＬＲ計算部１１４とインタリーバ１１５とインタリーバ１１６とデータ選択器１１７と硬判定器１１８とを備える。
　ターボ等化信号処理の誤り訂正復号では式（４）から式（６）で示した演算を実施するが、そのためには前向きメトリック（α）、後向きメトリック（β）、及び状態遷移確率（γ）が必要である。
　ここで、順方向と逆方向の信号変数のサフィックスについて、順方向をｆｏｒ、逆方向をｂａｋとし、順方向前向きメトリックをαｆｏｒ、逆方向前向きメトリックをαｂａｋと定義する。同様に、順方向後向きメトリックをβｆｏｒ、逆方向後向きメトリックをβｂａｋと定義する。最後に、順方向状態遷移確率をγｆｏｒ、逆状態遷移確率をγｂａｋと定義する。
　以下の説明では、デマッパ１０１とデインタリーバ１０２,１０４,１０６,１０８のメモリ書き込み手順についての説明を行った後、順方向、逆方向の前向きメトリック（αｆｏｒ、αｂａｋ）の算出方法について述べる。その後、後向きメトリック（βｆｏｒ、βｂａｋ）と状態遷移確率（γｆｏｒ、γｂａｋ）の算出方法についても順に説明する。最後に、復号手段とインタリーバの動作説明を行い、処理遅延の軽減について言及する。
　最初に、デマッパ１０１とデインタリーバ１０２とデインタリーバ１０４とデインタリーバ１０６とデインタリーバ１０８についての説明を行う。
  デマッパ１０１には、受信アンテナで受信され、ＦＦＴ（Fast Fourie Transform）にて周波数領域に変換された受信信号（Ｙｉ）が入力される。ここで、ＭＩＭＯ方式の場合にはｉは受信アンテナ番号を示しており、ｉ≧２の整数である。デマッパ１０１では後述する事前のＬＬＲ（ＬＥ α）を用いて復調を行うが、ターボループの一巡目では事前のＬＬＲ（ＬＥ α）が得られていないため、ＭＩＭＯ信号処理でよく用いられるＭＭＳＥなどの空間分離フィルタやＭＬＤ(Maximum Likelihood Detection)等の同時推定処理を用いて等化される。これらのアルゴリズムに関しての詳細については参考文献２に記載される（その内容は参照によってこの明細書に取り込まれる）。
［参考文献２］風間宏志著「ＭＩＭＯワイヤレス通信」、東京電機大学出版
　デマッパ１０１の復調結果のＬＬＲ（ＬＥ ｅ）はデインタリーバ１０２とデインタリーバ１０４とデインタリーバ１０６とデインタリーバ１０８へ出力する。デインタリーバ１０２とデインタリーバ１０４とデインタリーバ１０６とデインタリーバ１０８はメモリを用いて構成され、その書き込み手順はそれぞれ同様の動作となる。
  これらのデインタリーブ処理では、入力された復調結果のＬＬＲ（ＬＥ ｅ）を予め決められたパターンで並び替えを行う。この時、インタリーブの処理単位はＫの長さとし、図３に示すように長さＫの範囲内で並び替えが行われるものとする。例えば、ＡＲＩＢ ＳＴＤ Ｂ-５７（標準規格「１.２ＧＨｚ／２.３ＧＨｚ帯テレビジョン放送番組素材伝送用可搬形ＯＦＤＭ方式デジタル無線伝送システム」）では周波数デインタリーブが規定されており、ＯＦＤＭシンボル内のサブキャリア順序をランダムに並び替える。ＡＲＩＢ ＳＴＤ Ｂ-５７のＯＦＤＭシンボル内のデータサブキャリア本数は１３４４であり、Ｋ＝１３４４の長さでデインタリーブを行う。
  また、シングルキャリアでＩＳＩを軽減するようにターボ等化信号処理する際には、時間方向のデインタリーブが適用されることになる。
　デインタリーバの書き込みタイミングは図７～図９の（i）行に示すように、深さがＫのメモリに復調結果のＬＬＲ（ＬＥ ｅ）を予め決められたパターンのメモリアドレスに書き込む。図７～図１０に示されている太枠で示したメモリマネジメントについて図６を用いて説明する。横軸は時刻、縦軸はメモリアドレスを示している。また、図中の実線はメモリへの書き込みアドレス、点線は読み出しアドレスを示し、その傾きにより正順（傾きが正の場合は順方向）、逆順（傾きが負の場合は逆方向）を区別している。
　この図７～図９ではデインタリーブ処理からＢＣＪＲアルゴリズム復号を経由してインタリーバまでのタイミング関係を図示しており、以下の説明では時刻０～Ｋ－１の信号（Ｎ１）に関するターボ等化信号処理について説明するが、後続するデータ（Ｎ２、Ｎ３、・・・）についても同様に継続して処理することになる。
　（１）前向きメトリック（α）の算出
  まずは、前向きメトリック（α）に関して、前向きメトリック（α）を算出するためのメモリマネジメントについて図７を用いて説明する。
  デインタリーバ１０２のメモリに所定の順序でＬＬＲ（ＬＥ ｅ）を書き込む（図７の（i）行目のＮ１（Π－１－Ｍｅｍ（ランダムｗ）））。デインタリーバ１０２のメモリから３Ｋ時間経過した後に順方向に読み出しを行い（図７の（ii）行目のＮ１（Π－１－Ｍｅｍ（順ｒ）））、並び替えたＬＬＲ（ＬＤ α－ｆｏｒ）をαｆｏｒ計算器１０３へ出力する。３Ｋ時間の待機することの必要性について、詳細は後述するが、後向きメトリック（β）の算出タイミングと一致させるための処置である。
  αｆｏｒ計算器１０３における計算イメージについて図４を用いて説明する。図４に示すように、デインタリーバ１０２のメモリから順方向にＬＬＲ（ＬＤ α－ｆｏｒ）が読み出され、式（１）と式（２）に基づいてトレリス線図を順方向にトレースしながら計算することで順方向前向きメトリック（α１－ｆｏｒ）を得る（図７の（iii）行目のα１－ｆｏｒ計算）。
  順方向前向きメトリック（αｆｏｒ）は再帰的な算出方法であるため、算出する際には初期値（トレリスの始点）が必要となるが、これは１シンボル前に算出したαｆｏｒの最終結果（α０（Ｋ－１））を利用することで容易に得ることができる（図７の（iii）行目から（iv）行目への初期値二重矢印）。
  αｆｏｒ計算器１０３にて算出したαｆｏｒは、αメモリ１１２に順方向に書き込む（図７の（iv）行目のα１（α－Ｍｅｍ（順ｗ）））。αメモリ１１２に書き込む期間は３Ｋ～３.５Ｋ－１であるが、αｆｏｒ計算器１０３の処理は３.５Ｋ～４Ｋ－１の期間も継続して実施しており、その期間の順方向前向きメトリック（α１－ｆｏｒ）も算出する。
  αメモリ１１２では書き込まれた順方向前向きメトリック（α１－ｆｏｒ）を３.５Ｋ～４Ｋ－１の期間に逆順に読み出すことで、逆方向前向きメトリック（α１－ｂａｋ）を得る（図７の（iv）行目のα１（α－Ｍｅｍ（逆ｒ）））。
  これら処理（前向きメトリック算出処理）により、３.５Ｋ～４Ｋ－１の期間では順方向前向きメトリック（α１－ｆｏｒ）と逆方向前向きメトリック（α１－ｂａｋ）を同時に得ることができる。
　（２）後向きメトリック（β）の算出
  次に、後向きメトリック（β）の算出に関する説明を行う。前向きメトリック（α）と同様に後向きメトリック（β）の算出イメージについて図５を用いて説明する。図５に示すように、トレリス線図を逆順にトレースしながら、式（１）と式（３）に基づいて逆順後向きメトリック（βｂａｋ）を算出する。この後向きメトリック（β）のメモリマネジメントについては図８を用いて説明する。
  逆順後向きメトリック（βｂａｋ）の算出方法も再帰的であるので、αと同様に初期値（トレリスの終点）が必要となる。βの初期値は未来時刻の信号を逆順にトレースしながら算出する必要があり、時刻Ｋ－１の初期値を確定するためにＫ～２Ｋ－１の信号（Ｎ２）が必要となる。デインタリーバ１０６とβ初期値算出器１０７は、このβの初期値を算出するために設けられている。
  デインタリーバ１０４，１０６のメモリに所定の順序でＬＬＲ（ＬＥ ｅ）を書き込む（図８の（i）行目のＮ１（Π－１－Ｍｅｍ（ランダムｗ）））。デインタリーバ１０６のメモリから２Ｋ時間経過後にＬＬＲ（ＬＤ α－ｂａｋ）を逆順に読み出し（図８の（ii）行目のＮ２（Π－１－Ｍｅｍ（逆ｒ）））、β初期値計算器１０７では、式（１）と式（３）に基づいて後向きメトリック（β２－ｂａｋ）を算出する（図８の（iii）行目のβ２－ｂａｋ初期値計算）。この時の後向きメトリック計算時の初期値は任意の値で良く、０を用いることが多い。
  その後、Ｋ期間のトレリス逆順トレース（２Ｋ～３Ｋ－１）により後向きメトリック（β）が確定し、β初期値算出器１０７の最終的な出力結果（β２（０））（時刻３Ｋ－１）は逆方向後向きメトリック算出器１０５に入力され、逆方向後向きメトリック（β１－ｂａｋ）を算出する際の初期値として用いられる（図８の（iii）行目から（v）行目への初期値二重矢印）。
  デインタリーバ１０４のメモリから３Ｋ時間経過後にＬＬＲ（ＬＤ α－ｂａｋ）を逆順に読み出し（図８の（iv）行目のＮ１（Π－１－Ｍｅｍ（逆ｒ）））、βｂａｋ計算器１０５に入力する。βｂａｋ計算器１０５ではβ初期値算出器１０７からの初期値と式（１）と式（３）に基づき逆方向後向きメトリック（β１－ｂａｋ）を算出する（図８の（v）行目のβ１－ｂａｋ計算）。
  βｂａｋ計算器１０５にて算出した（β１－ｂａｋ）は、βメモリ１１１に逆順に書き込む（図８の（vi）行目のβ１（β－Ｍｅｍ（逆ｗ）））。このβメモリ１１１に書き込む期間はαメモリ１１２と同様に３Ｋ～３.５Ｋ－１の期間である。
  ３.５Ｋ～４Ｋ－１の期間ではβメモリ１１１に書き込んだ結果を正順に読み出すことで順方向後向きメトリック（β１－ｆｏｒ）を得る（図８の（vi）行目のβ１（β－Ｍｅｍ（順ｒ）））と同時に、βｂａｋ計算器１０５の処理も３.５Ｋ～４Ｋ－１の期間で継続して実施されている（図８の（v）行目のβ１－ｂａｋ計算）。３Ｋ～３.５Ｋ－１の期間におけるβメモリ１１１のデータをβ１と表記している。
  以上の処理により、３.５Ｋ～４Ｋ－１の期間では順方向後向きメトリック（β１－ｆｏｒ）と逆方向後向きメトリック（β１－ｂａｋ）を同時に得ることができる。
　（３）状態遷移確率（γ）の算出
  最後に、状態遷移確率（γ）の算出に関する説明を行う。状態遷移確率（γ）のメモリマネジメントについては図９を用いて説明する。
  デインタリーバ１０８のメモリに所定の順序でＬＬＲ（ＬＥ ｅ）を書き込む（図８の（i）行目のＮ１（Π－１－Ｍｅｍ（ランダムｗ）））。デインタリーバ１０８のメモリから３.５Ｋ時間経過後にＬＬＲ（ＬＤ α－ｆｏｒ）を正順に読み出し（図９の（ii）行目のＮ１（Π－１－Ｍｅｍ（順ｒ）））、ＬＬＲ（ＬＤ α－ｂａｋ）を逆順に読み出す（図９（iv）行目のＮ１（Π－１－Ｍｅｍ（逆ｒ）））。これら読み出しタイミングは３.５Ｋ～４Ｋ－１の期間で同時とする。３.５Ｋ～４Ｋ－１の期間で読み出す理由は、前述した前向きメトリック（α１－ｆｏｒ、α１－ｂａｋ）と後向きメトリック（β１－ｆｏｒ、β１－ｂａｋ）がこの期間に算出されるため、これらのタイミングに合わせてメモリから読み出す状態遷移確率（γ）は式（１）に基づいてγｆｏｒ計算器１０９及びγｂａｋ計算器１１０で算出され、３.５Ｋ～４Ｋ－１の期間で順状態遷移確率（γ１－ｆｏｒ）（図９の（iii）行目のγ１－ｆｏｒ計算）と逆状態遷移確率（γ１－ｂａｋ）（図９の（v）行目のγ１－ｂａｋ計算）を同期間に得ることができる。
　（４）復号・インタリーブ・データ選択
  以上の処理により、３.５Ｋ～４Ｋ－１の期間に順方向と逆方向の前向きメトリック（α１－ｆｏｒ、α１－ｂａｋ）、後向きメトリック（β１－ｆｏｒ、β１－ｂａｋ）、及び状態遷移確率（γ１－ｆｏｒ、γ１－ｂａｋ）が同時（同期間）に得られることになる。順方向と逆方向の前向きメトリック（α）、後向きメトリック（β）、及び状態遷移確率（γ）の変数を用いた順方向と逆方向の復号器とインタリーバによる並べ替え処理について図１０を用いて説明する。
  順方向復号ＬＬＲ計算器１１３では、αｆｏｒ計算器１０３からの順方向前向きメトリック（α１－ｆｏｒ）と、βメモリ１１１からの順方向後向きメトリック（β１－ｆｏｒ）、及びγｆｏｒ計算器１０９からの順方向状態遷移確率（γ１－ｆｏｒ）を用いて誤り訂正復号を行い、誤り訂正復号された情報ビットのＬＬＲ（ＬＤ ｕ－ｆｏｒ（Ｌｕ１－ｆｏｒ））と誤り訂正された符号化ビットのＬＬＲ（ＬＤ ν－ｆｏｒ（Ｌｖ１－ｆｏｒ））を得る（図１０の（iii）行目の順復号＆ＬＬＲ計算）。これらの復号器は式（４）～式（６）に従うものとする。
  順方向復号ＬＬＲ計算器１１３からの信号はインタリーバ１１５のメモリに順方向に書き込まれ、順方向の復号結果はトレリス時刻のＫ／２～Ｋ－１の情報であるため、その時刻に相当するメモリアドレスに書き込む必要がある（図１０の（iv）行目のＮ１（Π―Ｍｅｍ（順ｗ）））。
  逆方向復号ＬＬＲ計算器１１４では逆順の復号を行う。具体的には、αメモリ１１２からの逆方向前向きメトリック（α１－ｂａｋ）と、βｂａｋ計算器１０５からの逆方向後向きメトリック（β１－ｂａｋ）、及びγｂａｋ計算器１１０からの逆方向状態遷移確率（γ１－ｂａｋ）を用いて誤り訂正復号を行い、誤り訂正復号された情報ビットのＬＬＲ（ＬＤ ｕ－ｂａｋ（Ｌｕ１－ｂａｋ））と誤り訂正された符号化ビットのＬＬＲ（ＬＤ ν－ｂａｋ（Ｌｖ１－ｂａｋ））を得る（図１０の（v）行目の逆復号＆ＬＬＲ計算）。これらの復号手段も式（４）～式（６）に従うものとする。
  逆方向復号ＬＬＲ計算器１１４からの信号は第二のインタリーバ１１６に逆方向に書き込まれ、逆方向の復号結果はトレリス時刻のＫ／２－１～０の情報であるため、その時刻に相当するメモリアドレスに書き込む（図１０の（vi）行目のＮ１（Π―Ｍｅｍ（逆ｗ）））。
  これらの順方向、逆方向復号結果のＬＬＲ（Ｌｕ１－ｆｏｒ、Ｌｖ１－ｆｏｒ、Ｌｕ１－ｂａｋ、Ｌｖ１－ｂａｋ）を第一のインタリーバ１１５、インタリーバ１１６に書き終えた後、インタリーバ１１５，１１６ではそれぞれ４Ｋ～５Ｋ－１の期間でメモリを予め決まったパターンで読み出すことで、インタリーブ処理を実現する（図１０の（vii）行目のＮ１（Π－Ｍｅｍ（ランダムｒ）））。
  以上の処理により、デインタリーバから復号処理を経て、インタリーブ処理を完了するまでの処理遅延は４Ｋに短縮することが可能である（図１０の（vii）行目）。
  インタリーバ１１５、インタリーバ１１６からの符号化ビットのＬＬＲ（Ｌｖ１－ｆｏｒ、Ｌｖ１－ｂａｋ）は同時タイミングで出力されるため、データ選択器１１７では、これらＬＬＲ（Ｌｖ１－ｆｏｒ、Ｌｖ１－ｂａｋ）を所定の順序に並べ替えるパラレル／シリアル変換等の処理を施し、並べ替えたＬＬＲ（ＬＥ α）をデマッパ１０１へ出力する。
　（５）二巡目以降の等化処理
  デマッパ１０１では前述したようにターボループ一巡目では一般的なＭＩＭＯ等化処理の一つであるＭＭＳＥ等が適用されるが、二巡目以降では符号化ビット毎のＬＬＲ（ＬＥ α）をビット確率に変換し、ビット確率から干渉成分のソフトレプリカを生成する。このソフト干渉レプリカを受信信号（Ｙｉ）から減算することで、干渉の影響を軽減できる。また、シングルキャリアのターボ等化信号処理ではＩＳＩを軽減するためのソフト干渉レプリカを算出する。このように干渉成分を軽減した信号に対して、ＭＬＤ（Maximum Likelihood Detection）やＭＭＳＥ、あるいはＭＲＣ（最大比合成）等の等化処理を実施する。
　（６）硬判定
  以上の処理がターボループ信号処理の一巡処理であり、この処理を複数回反復演算することで符号誤り率の向上を実現できる。この反復演算回数は所定回数あるいは、復号特性が所定の性能に達するまで反復演算を行った後、硬判定部１１８にて最終的な結果として復号結果（ｕ）を得る。硬判定器１１８では入力された情報ビットのＬＬＲ（ＬＤ ｕ）に対して硬判定処理を行い、復号結果（ｕ）を出力する。硬判定処理は、例えば、式（７）による。
Figure JPOXMLDOC01-appb-M000007
　以上の説明した実施例により、ターボループのデインタリーブ／インタリーブを操作することでＢＣＪＲアルゴリズムにおける前向きメトリック計算と後向き計算の並列動作を可能とし、ターボ等化信号処理の低遅延化を実現できる。
　次に、第二の実施例（実施例２）に係る受信機について、図２を用いて説明する。図２に示すように、実施例２は実施例１に対して、デインタリーバ１０２、デインタリーバ１０４、デインタリーバ１０６、デインタリーバ１０８をインタリーバ２００に置き換え、インタリーバ１１５とインタリーバ１１６をインタリーバ２０１に置き換えた構成であり、図１と同一の符号を付した構成については実施例１と同一の動作である。
　図７～図９に示した（（i）行目）のタイミングではデインタリーバ１０２、デインタリーバ１０４、デインタリーバ１０６、デインタリーバ１０８のメモリ書き込み動作は同一である。そのため、実施例２ではこれらメモリを共通のデインタリーバ２００に置き換えることでメモリリソースの削減を図っている。メモリ読み出し動作に関しては、デインタリーバ１０２、デインタリーバ１０４、デインタリーバ１０６、デインタリーバ１０８で、その動作は異なるが、デインタリーバ２００では異なる読み出しタイミングを高速に切り替えることで、メモリリソースを削減し、実施例１と等価な動作を実現できる。
　また、インタリーバ１１５とインタリーバ１１６に関しては、図１０に示すように、メモリ読み出し動作は同一な処理であるが、書き込み動作は異なっている。インタリーバ２０１についてもメモリリソースを削減するため、異なる書き込み動作を高速に切り替えることで、実施例１と等価な動作を実現できる。
　以上説明した実施例２は、実施例１と等価な処理を実現しつつ、メモリリソースを削減することが可能な構成となっている。
　以上、本発明者によってなされた発明を実施の形態および実施例に基づき具体的に説明したが、本発明は、上記実施の形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
１０１…デマッパ（等化器）
１０２…デインタリーバ
１０３…順方向前向きメトリック計算器
１０４…デインタリーバ
１０５…逆方向後向きメトリック計算器
１０６…デインタリーバ
１０７…後向きメトリック初期値計算器
１０８…デインタリーバ
１０９…順方向状態遷移確率計算器
１１０…逆方向状態遷移確率計算器
１１１…βメモリ
１１２…αメモリ
１１３…順方向復号ＬＬＲ計算器
１１４…逆方向復号ＬＬＲ計算器
１１５…インタリーバ
１１６…インタリーバ
１１７…データ選択器
１１８…硬判定器
２００…デインタリーバ
２０１…インタリーバ

Claims (5)

  1. 　一連の処理として実施する一巡のターボ等化信号処理をＮ回（Ｎは１以上の整数）反復して演算を行う無線通信装置であって、
    　受信信号と事前情報から受信ビットのＬＬＲ（Log Likelihood Ratio）を計算するデマッパと、
    　前記受信ビットのＬＬＲを所定の順序に並び替える第一及び第二のデインタリーバと、
    　前記第一のデインタリーバから順方向状態遷移確率と順方向前向きメトリックを計算する計算器と、
    　復号ビット長をＬとするとき０からＬ／２番目の前記順方向前向きメトリックを逆順に並び替え逆方向前向きメトリックを算出する計算器と、
    　前記第二のデインタリーバから逆方向状態遷移確率と逆方向後向きメトリックを計算する計算器と、
    　復号ビット長をＬとするとき０からＬ／２番目の前記逆方向後向きメトリックを逆順に並び替え順方向後向きメトリックを算出する計算器と、
    　前記順方向前向きメトリックと前記順方向状態遷移確率と前記順方向後向きメトリックとに基づいた最大事後確率復号を行う順方向最大事後確率復号器により順方向の符号化ビットのＬＬＲと情報ビットのＬＬＲとを算出する計算器と、
    　前記順方向の符号化ビットのＬＬＲを所定の順序で並び替える第一のインタリーバと、
    　前記逆方向前向きメトリックと前記逆方向状態遷移確率と前記逆方向後向きメトリックとに基づいた最大事後確率復号を行う逆方向最大事後確率復号器により逆方向の符号化ビットのＬＬＲと情報ビットのＬＬＲとを算出する計算器と、
    　前記逆方向の符号化ビットのＬＬＲを所定の順序で並び替える第二のインタリーバと、
    　前記第一及び第二のインタリーバから得られる順方向及び逆方向の符号化ビットのＬＬＲを所定の正規の順序に並び替えてシリアル／パラレル変換する変換器と、
    を有し、
    　前記シリアル／パラレル変換器からの情報を前記事前情報として入力し、
    　前記Ｎ回反復演算後、前記順方向及び逆方向最大事後確率復号器によって得られた情報ビットのＬＬＲに基づいて硬判定結果を算出するようにされる無線通信装置。
  2. 　請求項１において、
    　前記第一のデインタリーバは前記順方向前向きメトリックを計算する計算器用と前記順方向状態遷移確率を計算する計算器用の２つから構成されている無線通信装置。
  3. 　請求項１において、さらに、
    　後向きメトリックの初期値を計算する計算器を有し、
    　前記第二のデインタリーバは前記逆方向後向きメトリックを計算する計算器用と前記逆方向状態遷移確率を計算する計算器用と前記後向きメトリックの初期値を計算する計算器用の３つから構成されている無線通信装置。
  4. 　請求項１において、
    　前記順方向前向きメトリックを逆順に並び替え逆方向前向きメトリックを算出する計算器および前記逆方向後向きメトリックを逆順に並び替え順方向後向きメトリックを算出する計算器はそれぞれメモリから構成されている無線通信装置。
  5. 　訂正符号器とインタリーバと前記インタリーバからの情報に対してデジタル変調する変調器とを有する送信装置と、
    　前記変調器からの変調信号を受信する受信装置と、
    を備え、
    　前記受信装置は、
    （ａ）前記受信した信号と事前情報から受信ビットの尤度比を計算するデマッパと、
    （ｂ）前記受信ビットの尤度比を所定の順序に並び替えるデインタリーバと、
    （ｃ）前記デインタリーバから順方向状態遷移確率と順方向前向きメトリックを計算する計算器と、
    （ｄ）復号ビット長をＬとするとき０からＬ／２番目の前記順方向前向きメトリックを逆順に並び替え逆方向前向きメトリックを算出する計算器と、
    （ｅ）前記デインタリーバから逆方向状態遷移確率と逆方向後向きメトリックを計算する計算器と、
    （ｆ）復号ビット長をＬとするとき０からＬ／２番目の前記逆方向後向きメトリックを逆順に並び替え順方向後向きメトリックを算出する計算器と、
    （ｇ）前記順方向前向きメトリックと前記順方向状態遷移確率と前記順方向後向きメトリックとに基づいた最大事後確率復号を行う順方向最大事後確率復号器により順方向の符号化ビットの尤度比と情報ビットの尤度比とを算出する計算器と、
    （ｈ）前記逆方向前向きメトリックと前記逆方向状態遷移確率と前記逆方向後向きメトリックとに基づいた最大事後確率復号を行う逆方向最大事後確率復号器により逆方向の符号化ビットの尤度比と情報ビットの尤度比とを算出する計算器と、
    （ｉ）前記順方向の符号化ビットの尤度比および前記逆方向の符号化ビットの尤度比をそれぞれ所定の順序で並び替えるインタリーバと、
    （ｊ）前記インタリーバから得られる順方向及び逆方向の符号化ビットの尤度比を所定の正規の順序に並び替えてシリアル／パラレル変換する変換器と、
    を有し、
    　前記シリアル／パラレル変換器からの情報を前記事前情報として入力し、
    　前記（ａ）から（ｊ）を用いて一連の処理として実施する一巡のターボ等化信号処理をＮ回（Ｎは１以上の整数）反復して演算を行い、
    　前記Ｎ回反復演算後、前記順方向及び逆方向最大事後確率復号器によって得られた情報ビットの尤度比に基づいて硬判定結果を算出するようにされる無線通信システム。
PCT/JP2014/075903 2014-09-29 2014-09-29 無線通信装置及び無線通信システム WO2016051467A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/075903 WO2016051467A1 (ja) 2014-09-29 2014-09-29 無線通信装置及び無線通信システム
JP2016551355A JP6144846B2 (ja) 2014-09-29 2014-09-29 無線通信装置及び無線通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/075903 WO2016051467A1 (ja) 2014-09-29 2014-09-29 無線通信装置及び無線通信システム

Publications (1)

Publication Number Publication Date
WO2016051467A1 true WO2016051467A1 (ja) 2016-04-07

Family

ID=55629567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/075903 WO2016051467A1 (ja) 2014-09-29 2014-09-29 無線通信装置及び無線通信システム

Country Status (2)

Country Link
JP (1) JP6144846B2 (ja)
WO (1) WO2016051467A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653538A (zh) * 2020-12-18 2021-04-13 复旦大学 一种提高低功耗蓝牙系统中接收机灵敏度的方法
CN112653537A (zh) * 2020-12-06 2021-04-13 复旦大学 一种提高低功耗蓝牙系统中接收机灵敏度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267937A (ja) * 2000-02-10 2001-09-28 Motorola Inc 畳込み符号用のソフト出力デコーダ
JP2005109771A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 最大事後確率復号方法及び装置
JP2009525009A (ja) * 2006-01-27 2009-07-02 クゥアルコム・インコーポレイテッド 双方向スライディングウィンドウアーキテクチャを有するｍａｐ復号器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6155959B2 (ja) * 2013-08-19 2017-07-05 富士通株式会社 復号化装置、及び、復号化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267937A (ja) * 2000-02-10 2001-09-28 Motorola Inc 畳込み符号用のソフト出力デコーダ
JP2005109771A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 最大事後確率復号方法及び装置
JP2009525009A (ja) * 2006-01-27 2009-07-02 クゥアルコム・インコーポレイテッド 双方向スライディングウィンドウアーキテクチャを有するｍａｐ復号器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHIEN-MING WU ET AL.: "Memory Arrangements in Turbo Decoders Using Sliding-Window BCJR Algorithm, Circuits and Systems, 2002.", ISCAS 2002. IEEE INTERNATIONAL SYMPOSIUM, vol. 5, 2002, pages 557 - 560 *
TAKAFUMI FUJIMORI ET AL.: "A study on circuit size of a sliding window based turbo equalizer", PROCEEDINGS OF THE SOCIETY CONFERENCE OF IEICE 2013_TSUSHIN, 3 September 2013 (2013-09-03), pages 267 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653537A (zh) * 2020-12-06 2021-04-13 复旦大学 一种提高低功耗蓝牙系统中接收机灵敏度的方法
CN112653538A (zh) * 2020-12-18 2021-04-13 复旦大学 一种提高低功耗蓝牙系统中接收机灵敏度的方法

Also Published As

Publication number Publication date
JP6144846B2 (ja) 2017-06-07
JPWO2016051467A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
Barbieri et al. Time-frequency packing for linear modulations: spectral efficiency and practical detection schemes
US7856591B2 (en) Decoding method for tail-biting convolutional codes using a search depth viterbi algorithm
WO2018142798A1 (en) Soft output decoding of polar codes using successive cancelation list (scl) decoding
US9191246B2 (en) Combined turbo decoding and turbo equalization techniques
Rashich et al. FFT-based trellis receiver for SEFDM signals
JP2004343702A (ja) Ｍｉｍｏ電気通信システム及びこのシステムにおける送信シンボルの復号方法並びに送信シンボルの復号装置
KR20150097048A (ko) Ｆｔｎ 기반 신호 수신 장치 및 그의 신호 복호화 방법
US11943081B2 (en) Method of receiving a transmitted signal over a time-varying channel and receiver thereof
US8726138B2 (en) Methods and systems for modified maximum-likelihood based TBCC decoding
JP2021522711A (ja) 復号器支援型の反復チャネル推定
US20130007568A1 (en) Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program
KR20160034031A (ko) 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법
JP6188106B2 (ja) Ｍｉｍｏ受信装置及びｍｉｍｏ受信方法
JP6144846B2 (ja) 無線通信装置及び無線通信システム
Wasserman et al. BER performance of polar coded OFDM in multipath fading
WO2017032255A1 (en) System and method for data decoding
JP4224370B2 (ja) 入力制御装置及び入力制御方法
JP2019501582A (ja) 高次ｑａｍ信号を復調するための方法およびシステム
CN111371528A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN113162633B (zh) 极化码的译码方法及装置、译码器、设备、存储介质
CN114598423B (zh) 联合gmsk与ldpc的解调译码的方法、装置及介质
EP3361659B1 (en) Dpsk receiver module
Upadhyay et al. BER performance of CC-OFDM system with NNLMS equalization technique
Barhumi Turbo equalization of doubly selective channels
Shestopal Coding for increase of data transmission robustness via orthogonal parallel sub-channels

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14903333

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016551355

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14903333

Country of ref document: EP

Kind code of ref document: A1