KR20160034031A - 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법 - Google Patents

반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법 Download PDF

Info

Publication number
KR20160034031A
KR20160034031A KR1020140125040A KR20140125040A KR20160034031A KR 20160034031 A KR20160034031 A KR 20160034031A KR 1020140125040 A KR1020140125040 A KR 1020140125040A KR 20140125040 A KR20140125040 A KR 20140125040A KR 20160034031 A KR20160034031 A KR 20160034031A
Authority
KR
South Korea
Prior art keywords
matrix
scheme
interleaver
generating
signal
Prior art date
Application number
KR1020140125040A
Other languages
English (en)
Other versions
KR102205614B1 (ko
Inventor
하정석
박우명
이상아
이재윤
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020140125040A priority Critical patent/KR102205614B1/ko
Priority to US14/860,007 priority patent/US9819364B2/en
Publication of KR20160034031A publication Critical patent/KR20160034031A/ko
Application granted granted Critical
Publication of KR102205614B1 publication Critical patent/KR102205614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)

Abstract

본 발명은 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서, 입력 메시지에 대해 미리 설정되어 있는 외부 부호화 방식을 기반으로 하는 외부 부호화 동작을 수행하여 외부 부호를 생성하는 과정과, 상기 외부 부호에 대해 미리 설정되어 있는 생성 행렬을 기반으로 하는 인터리빙 방식에 상응하게 인터리빙 동작을 수행하여 인터리빙된 신호를 생성하는 과정과, 상기 인터리빙된 신호에 대해 미리 설정되어 있는 내부 부호화 방식을 기반으로 하는 내부 부호화 동작을 수행하여 내부 부호를 생성하는 과정과, 상기 내부 부호에 대해 미리 설정되어 있는 변조 방식을 기반으로 변조 동작을 수행하여 변조된 신호를 생성하는 과정과, 상기 변조된 신호를 송신하는 과정을 포함하며, 상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 한다.

Description

반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING SIGNAL IN COMMUNICATION SYSTEM SUPPORTING BIT INTERLEAVED CODED MODULATION WITH ITERATION DECODING SCHEME}
본 발명은 통신 시스템에서 신호를 송/수신하는 장치 및 방법에 관한 것으로서, 특히 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID, 이하 ‘BICM-ID’라 칭하기로 한다) 방식을 지원하는 통신 시스템에서 신호를 송/수신하는 장치 및 방법에 관한 것이다.
통신 시스템은 지속적으로 증가하는 무선 데이터 트래픽 수요를 충족시키기 위해 보다 높은 데이터 전송률을 지원하도록 발전하고 있다. 예를 들어, 통신 시스템은 데이터 전송률 증가를 위해 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency Division Multiplexing, 이하 'OFDM'이라 칭하기로 한다) 방식과, 다중 입력 다중 출력(MIMO: Multiple Input Multiple Output, 이하 ‘MIMO’라 칭하기로 한다) 방식 등과 같은 다양한 통신 방식들을 바탕으로 주파수 효율성(Spectral Efficiency)을 개선하고, 채널 용량을 증대시키도록 개발되고 있다.
또한, 통신 시스템에 있어서, 셀 중심에서 먼 셀 경계 영역의 낮은 신호대 잡음비(SNR: Signal-to-Noise Ratio, 이하 ‘SNR’이라 칭하기로 한다)의 상황이나, 인접 셀에 위치하고 있는 기지국으로부터 간섭의 영향을 크게 받는 낮은 캐리어 대 간섭 잡음 비(CINR: Carrier-to-Interference and Noise Ratio, 이하 ‘CINR’이라 칭하기로 한다)의 상황에 처해 있는 셀 경계 (cell-edge) 사용자 단말기(User Equipment: UE)들은 상기 통신 시스템의 전체 시스템 성능을 저하시킬 수 있는 요인이 된다.
따라서, 상기 통신 시스템에서는 상기 셀 경계 사용자 단말기들에 대한 전송 효율을 증대시키기 위해, 셀간 간섭 협력(ICIC: Inter-Cell Interference-Coordination, 이하 ‘ICIC’라 칭하기로 한다) 방식과, CoMP(Coordinated Multi-Points) 방식과, 간섭 제거(interference cancellation) 방식 등과 같은 다양한 방식들이 개발되고 있다.
또한, 채널 용량을 증대시켜 높은 데이터 전송율을 지원할 수 있는 방식들 중 대표적인 방식이 BICM-ID 방식이며, 이에 대해서 설명하면 다음과 같다.
먼저, 부호화 변조(coded modulation: CM, 이하 ‘CM’이라 칭하기로 한다) 시스템에서 채널 부호(channel code)와 매퍼(mapper) 사이의 비트 상관 관계를 감소시키는 대표적인 방식이 인터리버를 사용하는 방식이다. 상기 인터리버의 성능은 다음과 같이 크게 두 가지 엘리먼트들에 따라 결정될 수 있다.
첫 번째 엘리먼트는 해당 인터리버를 하드웨어(hardware)로 구현하였을 경우의 하드웨어 복잡도이다.
일반적으로 인터리버의 경우 입력되는 비트들의 순서를 변경하는 동작을 수행하기 때문에, 상기 인터리버에 대한 입력 비트들의 개수를 기반으로 상기 인터리버의 크기가 결정된다. 여기서, 상기 하드웨어의 크기는 하드웨어 복잡도와 직접적으로 연관된다.
두 번째 엘리먼트는 인터리버에 따른 에러 레이트(error rate)이다. 상기 BICM-ID 방식은 통신 시스템에서 에러 정정 부호(error correction code)와 유사한 기능을 가진다. 따라서, 낮은 에러 레이트를 가지는 인터리버를 디자인하는 것이 전체 시스템 성능을 향상시키는데 중요한 요인으로 작용하게 된다. 그런데, 상기에서 설명한 바와 같이 상기 인터리버로 입력되는 입력 비트들의 개수가 증가함에 따라 상기 인터리버의 하드웨어 크기가 커지게 되기 때문에 인터리버를 설계할 경우에는 이와 같이 인터리버로 입력되는 입력 비트들의 개수를 고려해야만 한다.
일반적으로, 최적의 에러 레이트 성능을 가지는 랜덤(random) 인터리버의 경우 해당하는 입력 위치에서 전체 입력 비트들 중 몇 번째 비트가 입력되는지 모두 알아야만 하기 때문에 상기 랜덤 인터리버는 길이 N의 입력 신호, 즉 N개의 입력 비트들을 포함하는 입력 신호를 입력할 경우 1부터 N까지 N개의 비트들 모두에 대한 정보를 필요로 한다. 하지만, 랜덤 인터리버의 경우 상기와 같이 입력되는 모든 비트들에 대한 정보를 필요로 하기 때문에 하드웨어 복잡도를 증가시킬 뿐만 아니라 시스템 전체의 처리율을 저하시키게 된다.
따라서, 상기에서 설명한 바와 같이 랜덤 인터리버는 최적의 성능을 가지지만 하드웨어 복잡도로 인해 실제 통신 시스템에는 구현하는 것이 어렵다. 따라서, 하드웨어 복잡도를 감소시키면서도 비교적 우수한 성능을 가지는 인터리버에 대한 다양한 연구들이 진행되고 있으며, 그 중 대표적인 인터리버가 블록 인터리버(block interleaver)이다. 그러면 여기서 상기 블록 인터리버에 대해서 설명하면 다음과 같다.
상기 블록 인터리버는 인터리버가 구조적인 특성을 가지도록 하여 비교적 적은 정보만으로 인터리버의 구조를 저장하는 것이 가능한 인터리버이다. 특히, 다수개의 블록 인터리버들을 사용하여 1개의 통합 인터리버를 설계할 수 있으며, 이 경우 상기 통합 인터리버가 포함하는 다수개의 블록 인터리버들 각각은 구조적인 인터리버로 간주될 수 있지만, 상기 통합 인터리버는 랜덤 인터리버와 비슷한 형태를 가지게 된다. 따라서, 상기 통합 인터리버의 경우 그 성능이 우수함이 잘 알려져 있다.
하지만, 상기 통합 인터리버는 다음과 같은 측면들로 인해서 실제 구현이 어려울 것으로 예상된다.
첫 번째로, 상기 통합 인터리버는 기존의 랜덤 인터리버에 비해서는 적은 처리 지연 시간을 가지지만, 여전히 높은 처리 지연 시간을 갖는다. 따라서, 길이가 긴 정보, 즉 많은 개수의 비트들을 포함하는 정보를 처리하고자 할 경우 상기 통합 인터리버는 상기 랜덤 인터리버와 유사한 이유로 하드웨어로 구현되는 것은 어렵다.
두 번째로, 상기 통합 인터리버는 내부 부호로 메모리 개수가 1인 길쌈 부호(convolutional code)를 사용하였을 때에 블록 인터리버는 길쌈 부호의 장점인 시퀀셜 디코딩(sequential decoding) 동작을 지원할 수 없게 된다. 따라서, 이는 신호 수신 장치의 장점을 지원할 수 없도록 하기 때문에 실제 구현이 어려울 것으로 예상된다.
한편, 상기와 같은 정보는 본 발명의 이해를 돕기 위한 백그라운드(background) 정보로서만 제시될 뿐이다. 상기 내용 중 어느 것이라도 본 발명에 관한 종래 기술로서 적용 가능할지 여부에 관해, 어떤 결정도 이루어지지 않았고, 또한 어떤 주장도 이루어지지 않는다.
본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 신호를 송/수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 프로세싱 지연 시간을 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 하드웨어 복잡도를 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 하드웨어 사이즈를 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 에러 레이트를 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 전체 시스템 처리량을 증가시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 정보 프로세싱 속도를 증가시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 유연한 하드웨어 구조를 지원하는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
본 발명의 일 실시예에서 제안하는 장치는; 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 송신 장치에 있어서, 입력 메시지에 대해 미리 설정되어 있는 외부 부호화 방식을 기반으로 하는 외부 부호화 동작을 수행하여 외부 부호를 생성하는 외부 부호화기와, 상기 외부 부호에 대해 미리 설정되어 있는 생성 행렬을 기반으로 하는 인터리빙 방식에 상응하게 인터리빙 동작을 수행하여 인터리빙된 신호를 생성하는 인터리버와, 상기 인터리빙된 신호에 대해 미리 설정되어 있는 내부 부호화 방식을 기반으로 하는 내부 부호화 동작을 수행하여 내부 부호를 생성하는 내부 부호화기와, 상기 내부 부호에 대해 미리 설정되어 있는 변조 방식을 기반으로 변조 동작을 수행하여 변조된 신호를 생성하고, 상기 변조된 신호를 송신하는 매퍼를 포함하며, 상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 한다.
본 발명의 일 실시예에서 제안하는 다른 장치는; 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 수신 장치에 있어서, 수신 신호에 대해 미리 설정되어 있는 복조 방식을 기반으로 복조 동작을 수행하여 복조된 신호를 생성하는 디매퍼와, 상기 복조된 신호에 신호 송신 장치에서 사용된 내부 부호화 방식에 상응하는 내부 복호 방식을 기반으로 내부 복호 동작을 수행하여 외부 정보를 생성하는 내부 복호기와, 상기 외부 정보에 대해 상기 신호 송신 장치에서 사용된 인터리빙 방식에 상응하는 디인터리빙 방식을 기반으로 디인터리빙 동작을 수행하여 사전 정보를 생성하는 디인터리버와, 상기 사전 정보에 대해 상기 신호 송신 장치에서 사용된 외부 부호화 방식에 상응하는 외부 복호 방식을 기반으로 외부 복호 동작을 수행하여 외부 정보를 생성하는 외부 복호기를 포함하며, 상기 인터리빙 방식은 미리 설정되어 있는 생성 행렬을 기반으로 하며, 상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 한다.
본 발명의 일 실시예에서 제안하는 방법은; 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서, 입력 메시지에 대해 미리 설정되어 있는 외부 부호화 방식을 기반으로 하는 외부 부호화 동작을 수행하여 외부 부호를 생성하는 과정과, 상기 외부 부호에 대해 미리 설정되어 있는 생성 행렬을 기반으로 하는 인터리빙 방식에 상응하게 인터리빙 동작을 수행하여 인터리빙된 신호를 생성하는 과정과, 상기 인터리빙된 신호에 대해 미리 설정되어 있는 내부 부호화 방식을 기반으로 하는 내부 부호화 동작을 수행하여 내부 부호를 생성하는 과정과, 상기 내부 부호에 대해 미리 설정되어 있는 변조 방식을 기반으로 변조 동작을 수행하여 변조된 신호를 생성하는 과정과, 상기 변조된 신호를 송신하는 과정을 포함하며, 상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 한다.
본 발명의 일 실시예에서 제안하는 다른 방법은; 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서, 수신 신호에 대해 미리 설정되어 있는 복조 방식을 기반으로 복조 동작을 수행하여 복조된 신호를 생성하는 과정과, 상기 복조된 신호에 신호 송신 장치에서 사용된 내부 부호화 방식에 상응하는 내부 복호 방식을 기반으로 내부 복호 동작을 수행하여 외부 정보를 생성하는 과정과, 상기 외부 정보에 대해 상기 신호 송신 장치에서 사용된 인터리빙 방식에 상응하는 디인터리빙 방식을 기반으로 디인터리빙 동작을 수행하여 사전 정보를 생성하는 과정과, 상기 사전 정보에 대해 상기 신호 송신 장치에서 사용된 외부 부호화 방식에 상응하는 외부 복호 방식을 기반으로 외부 복호 동작을 수행하여 외부 정보를 생성하는 과정을 포함하며, 상기 인터리빙 방식은 미리 설정되어 있는 생성 행렬을 기반으로 하며, 상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 한다.
본 발명의 다른 측면들과, 이득들 및 핵심적인 특징들은 부가 도면들과 함께 처리되고, 본 발명의 바람직한 실시예들을 게시하는, 하기의 구체적인 설명으로부터 해당 기술 분야의 당업자에게 자명할 것이다.
하기의 본 게시의 구체적인 설명 부분을 처리하기 전에, 이 특허 문서를 통해 사용되는 특정 단어들 및 구문들에 대한 정의들을 설정하는 것이 효과적일 수 있다: 상기 용어들 “포함하다(include)” 및 “포함하다(comprise)”과 그 파생어들은 한정없는 포함을 의미하며; 상기 용어 “혹은(or)”은 포괄적이고 ‘및/또는’을 의미하고; 상기 구문들 “~와 연관되는(associated with)” 및 ““~와 연관되는(associated therewith)”과 그 파생어들은 포함하고(include), ~내에 포함되고(be included within), ~와 서로 연결되고(interconnect with), 포함하고(contain), ~내에 포함되고(be contained within), ~에 연결하거나 혹은 ~와 연결하고(connect to or with), ~에 연결하거나 혹은 ~와 연결하고(couple to or with), ~와 통신 가능하고(be communicable with), ~와 협조하고(cooperate with), 인터리빙하고(interleave), 병치하고(juxtapose), ~로 가장 근접하고(be proximate to), ~로 ~할 가능성이 크거나 혹은 ~와 ~할 가능성이 크고(be bound to or with), 가지고(have), 소유하고(have a property of) 등과 같은 것을 의미하고; 상기 용어 “제어기”는 적어도 하나의 동작을 제어하는 임의의 디바이스, 시스템, 혹은 그 부분을 의미하고, 상기와 같은 디바이스는 하드웨어, 펌웨어 혹은 소프트웨어, 혹은 상기 하드웨어, 펌웨어 혹은 소프트웨어 중 적어도 2개의 몇몇 조합에서 구현될 수 있다. 어떤 특정 제어기와 연관되는 기능성이라도 집중화되거나 혹은 분산될 수 있으며, 국부적이거나 원격적일 수도 있다는 것에 주의해야만 할 것이다. 특정 단어들 및 구문들에 대한 정의들은 이 특허 문서에 걸쳐 제공되고, 해당 기술 분야의 당업자는 많은 경우, 대부분의 경우가 아니라고 해도, 상기와 같은 정의들이 종래 뿐만 아니라 상기와 같이 정의된 단어들 및 구문들의 미래의 사용들에도 적용된다는 것을 이해해야만 할 것이다.
본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 프로세싱 지연 시간을 감소시키는 것이 가능한 신호 송/수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 하드웨어 복잡도를 감소시키는 것이 가능한 신호 신호 송/수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 하드웨어 사이즈를 감소시키는 것이 가능한 신호 송/수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 에러 레이트를 감소시키는 것이 가능한 신호 송/수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 전체 시스템 처리량을 증가시키는 것이 가능한 신호 송/수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 정보 프로세싱 속도를 증가시키는 것이 가능한 신호 송/수신을 가능하게 한다는 효과가 있다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 유연한 하드웨어 구조를 지원하는 것이 가능한 신호 송/수신을 가능하게 한다는 효과가 있다.
본 발명의 특정한 바람직한 실시예들의 상기에서 설명한 바와 같은 또한 다른 측면들과, 특징들 및 이득들은 첨부 도면들과 함께 처리되는 하기의 설명으로부터 보다 명백하게 될 것이다:
도 1은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템의 구조를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 내부 부호화기의 내부 구조를 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 외부 부호화기 및 내부 부호화기에서 사용되는 부호의 구조를 개략적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 매퍼에서 사용되는 FQAM 방식의 성상도를 개략적으로 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 생성 행렬 구조의 일 예를 개략적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 일 예를 개략적으로 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 다른 예를 개략적으로 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 QC 인터리버의 성능을 개략적으로 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 QC 인터리버의 에러 메시지의 웨이트 분포의 일 예를 개략적으로 도시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 에러 부호어의 웨이트 분포의 다른 예를 개략적으로 도시한 도면이다.
도 11은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 행렬 구조의 다른 예를 개략적으로 도시한 도면이다.
도 12는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 성능을 개략적으로 도시한 도면이다.
상기 도면들을 통해, 유사 참조 번호들은 동일한 혹은 유사한 엘리먼트들과, 특징들 및 구조들을 도시하기 위해 사용된다는 것에 유의해야만 한다.
이하, 본 발명의 실시 예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그리고, 하기에서는 본 발명의 실시예들에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외의 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다. 그리고 후술되는 용어들은 본 발명의 실시예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예들을 가질 수 있는 바, 특정 실시 예들을 도면들에 예시하여 상세하게 설명한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
또한, 본 명세서에서 명백하게 다른 내용을 지시하지 않는 “한”과, “상기”와 같은 단수 표현들은 복수 표현들을 포함한다는 것이 이해될 수 있을 것이다. 따라서, 일 예로, “컴포넌트 표면(component surface)”은 하나 혹은 그 이상의 컴포넌트 표면들을 포함한다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 발명의 실시예들에서, 별도로 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 실시예에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 포함할 수 있다. 일 예로, 전자 디바이스는 스마트 폰(smart phone)과, 태블릿(tablet) 개인용 컴퓨터(personal computer: PC, 이하 ‘PC’라 칭하기로 한다)와, 이동 전화기와, 화상 전화기와, 전자책 리더(e-book reader)와, 데스크 탑(desktop) PC와, 랩탑(laptop) PC와, 넷북(netbook) PC와, 개인용 복합 단말기(personal digital assistant: PDA, 이하 ‘PDA’라 칭하기로 한다)와, 휴대용 멀티미디어 플레이어(portable multimedia player: PMP, 이하 ‘PMP’라 칭하기로 한다)와, 엠피3 플레이어(mp3 player)와, 이동 의료 디바이스와, 카메라와, 웨어러블 디바이스(wearable device)(일 예로, 헤드-마운티드 디바이스(head-mounted device: HMD, 일 예로 ‘HMD’라 칭하기로 한다)와, 전자 의류와, 전자 팔찌와, 전자 목걸이와, 전자 앱세서리(appcessory)와, 전자 문신, 혹은 스마트 워치(smart watch) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 가지는 스마트 가정용 기기(smart home appliance)가 될 수 있다. 일 예로, 상기 스마트 가정용 기기는 텔레비젼과, 디지털 비디오 디스크(digital video disk: DVD, 이하 ‘DVD’라 칭하기로 한다) 플레이어와, 오디오와, 냉장고와, 에어 컨디셔너와, 진공 청소기와, 오븐과, 마이크로웨이브 오븐과, 워셔와, 드라이어와, 공기 청정기와, 셋-탑 박스(set-top box)와, TV 박스 (일 예로, Samsung HomeSyncTM, Apple TVTM, 혹은 Google TVTM)와, 게임 콘솔(gaming console)과, 전자 사전과, 캠코더와, 전자 사진 프레임 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 의료 기기(일 예로, 자기 공명 혈관 조영술(magnetic resonance angiography: MRA, 이하 ‘MRA’라 칭하기로 한다) 디바이스와, 자기 공명 화상법(magnetic resonance imaging: MRI, 이하 “MRI”라 칭하기로 한다)과, 컴퓨터 단층 촬영(computed tomography: CT, 이하 ‘CT’라 칭하기로 한다) 디바이스와, 촬상 디바이스, 혹은 초음파 디바이스)와, 네비게이션(navigation) 디바이스와, 전세계 위치 시스템(global positioning system: GPS, 이하 ‘GPS’라 칭하기로 한다) 수신기와, 사고 기록 장치(event data recorder: EDR, 이하 ‘EDR’이라 칭하기로 한다)와, 비행 기록 장치(flight data recorder: FDR, 이하 ‘FER’이라 칭하기로 한다)와, 자동차 인포테인먼트 디바이스(automotive infotainment device)와, 항해 전자 디바이스(일 예로, 항해 네비게이션 디바이스, 자이로스코프(gyroscope), 혹은 나침반)와, 항공 전자 디바이스와, 보안 디바이스와, 산업용 혹은 소비자용 로봇(robot) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 통신 기능을 포함하는, 가구와, 빌딩/구조의 일부와, 전자 보드와, 전자 서명 수신 디바이스와, 프로젝터와, 다양한 측정 디바이스들(일 예로, 물과, 전기와, 가스 혹은 전자기 파 측정 디바이스들) 등이 될 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 디바이스는 상기에서 설명한 바와 같은 디바이스들의 조합이 될 수 있다. 또한, 본 발명의 바람직한 실시예들에 따른 전자 디바이스는 상기에서 설명한 바와 같은 디바이스에 한정되는 것이 아니라는 것은 당업자에게 자명할 것이다.
본 발명의 다양한 실시예들에 따르면, 신호 수신 장치는 일 예로 전자 디바이스가 될 수 있다.
본 발명의 일 실시예는 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID, 이하 ‘BICM-ID’라 칭하기로 한다) 방식을 지원하는 통신 시스템에서 신호를 송/수신하는 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 프로세싱 지연 시간을 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 하드웨어 복잡도를 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 하드웨어 사이즈를 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 에러 레이트를 감소시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 전체 시스템 처리량을 증가시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 정보 프로세싱 속도를 증가시키는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
또한, 본 발명의 일 실시예는 BICM-ID 방식을 지원하는 통신 시스템에서 유연한 하드웨어 구조를 지원하는 것이 가능한 신호 송/수신 장치 및 방법을 제안한다.
한편, 본 발명의 일 실시예에서 제안하는 방법 및 장치는디지털 멀티미디어 방송(digital multimedia broadcasting: DMB, 이하 ‘DMB’라 칭하기로 한다) 서비스와, 휴대용 디지털 비디오 방송(digital video broadcasting-handheld: DVP-H, 이하 ‘DVP-H’라 칭하기로 한다), 및 모바일/휴대용 진화된 텔레비젼 시스템 협회(advanced television systems committee-mobile/handheld: ATSC-M/H, 이하 ‘ATSC-M/H’라 칭하기로 한다) 서비스 등과 같은 모바일 방송 서비스와, 인터넷 프로토콜 텔레비젼(internet protocol television: IPTV, 이하 ‘IPTV’라 칭하기로 한다) 서비스와 같은 디지털 비디오 방송 시스템과, 엠펙 미디어 트랜스포트(MPEG(moving picture experts group) media transport: MMT, 이하 ‘MMT’라 칭하기로 한다) 시스템과, 진화된 패킷 시스템(evolved packet system: EPS, 이하 ‘EPS’라 칭하기로 한다)과, 롱-텀 에볼루션(long-term evolution: LTE, 이하 ‘LTE’라 칭하기로 한다) 이동 통신 시스템과, 롱-텀 에볼루션-어드밴스드(long-term evolution-advanced: LTE-A, 이하 ‘LTE-A’라 칭하기로 한다) 이동 통신 시스템과, 고속 하향 링크 패킷 접속(high speed downlink packet access: HSDPA, 이하 ‘HSDPA’라 칭하기로 한다) 이동 통신 시스템과, 고속 상향 링크 패킷 접속(high speed uplink packet access: HSUPA, 이하 ‘HSUPA’라 칭하기로 한다) 이동 통신 시스템과, 3세대 프로젝트 파트너쉽 2(3rd generation project partnership 2: 3GPP2, 이하 ‘3GPP2’라 칭하기로 한다)의 고속 레이트 패킷 데이터(high rate packet data: HRPD, 이하 ‘HRPD’라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 광대역 부호 분할 다중 접속(wideband code division multiple access: WCDMA, 이하 ‘WCDMA’라 칭하기로 한다) 이동 통신 시스템과, 3GPP2의 부호 분할 다중 접속(code division multiple access: CDMA, 이하 ‘CDMA’라 칭하기로 한다) 이동 통신 시스템과, 국제 전기 전자 기술자 협회(institute of electrical and electronics engineers: IEEE, 이하 ‘IEEE’라 칭하기로 한다) 802.16m 통신 시스템 등과 같은 통신 시스템과, 모바일 인터넷 프로토콜(mobile internet protocol: Mobile IP, 이하 ‘Mobile IP ‘라 칭하기로 한다) 시스템 등과 같은 다양한 통신 시스템들에 적용 가능함은 물론이다.
본 발명의 일 실시예에서는 하드웨어 복잡도를 감소시키면서도 낮은 에러 레이트를 획득하는 것이 가능한 인터리버를 설계하는 것을 제안한다. 특히, 본 발명의 일 실시예에서는 신호 송신 장치에서 하이브리드 주파수 쉬프트 키잉(frequency shift keying: FSK, 이하 ‘FSK’라 칭하기로 한다) 및 직교 진폭 변조(quadrature amplitude modulation: QAM, 이하 ‘QAM’이라 칭하기로 한다)(hybrid FSK and QAM modulation: FQAM, 이하 ‘FQAM’라 칭하기로 한다) 방식을 변조 방식으로 사용하고, 부호화 방식으로 연접 부호를 사용할 경우, 하드웨어 복잡도를 감소시키면서도 낮은 에러 레이트를 획득하는 것이 가능한 인터리버, 즉 이중 쿼지-사이클릭(quasi-cyclic: QC, 이하 ‘QC’라 칭하기로 한다) 인터리버를 설계하는 것을 제안한다.
그러면 여기서 도 1을 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템의 구조에 대해서 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템의 구조를 개략적으로 도시한 도면이다.
도 1을 설명하기에 앞서, 본 발명의 일 실시예에서는 랜덤 인터리버(random interleaver)의 성능과 유사하면서도, 구조적 특징을 가지는 새로운 인터리버를 제안한다. 특히, 일반적인 구조적 인터리버인 QC 인터리버를 그대로 사용할 경우, 통신 시스템의 성능이 저하될 수 있다. 따라서, 본 발명의 일 실시예에서는 랜덤 인터리버와 유사한 성능을 가지는 인터리버인 이중 QC 인터리버를 제안하며, 이에 대해서는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
도 1을 참조하면, 상기 통신 시스템은 신호 송신 장치(100)와, 신호 수신 장치(110)를 포함한다.
상기 신호 송신 장치(100)는 외부 부호화기(outer encoder)(111)와, 인터리버(interleaver)(113)와, 내부 부호화기(inner encoder)(115)와, 매퍼(mapper)(117)를 포함한다. 상기 인터리버(113)는 본 발명의 일 실시예에 따른 이중 QC 인터리버이며, 상기 이중 QC 인터리버에 대해서는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략해야 한다. 특히, 본 발명의 일 실시예에 따른 이중 QC 인터리버는 일반적인 QC 인터리버를 개선한 형태를 가지며, 이에 대해서는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 상기 신호 수신 장치(110)는 디매퍼(de-mapper)(121)와, 내부 복호기(inner decoder)(123)와, 배타적 논리합 가산기(XOR: exclusive OR)(125)와, 디인터리버(de-interleaver)(127)와, 외부 복호기(outer decoder)(129)와, 배타적 논리합 가산기(131)와, 경판정 유닛(hard decision unit)(133)과, 인터리버(135)를 포함한다.
첫 번째로, 상기 신호 송신 장치(100)에 대해서 설명하기로 한다.
먼저, K 비트를 포함하는 이진 메시지 Xout은 상기 외부 부호화기(111)로 입력되고, 상기 외부 부호화기(111)는 상기 이진 메시지 Xout를 미리 설정되어 있는 외부 부호화 방식, 일 예로 부호율(code rate) Rout을 가지는 외부 부호화 방식을 기반으로 부호화하여
Figure pat00001
개의 비트들을 포함하는 외부 부호 Yout으로 생성하고, 상기 생성한 외부 부호 Yout를 상기 인터리버(113)으로 출력한다. 상기 외부 부호화 방식에 대해서는 하기에서 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 인터리버(113)는 상기 외부 부호화기(111)에서 출력한 외부 부호 Yout에 대해 미리 설정되어 있는 인터리빙 방식, 즉 이중 QC 인터리빙 방식을 기반으로 인터리빙 동작을 수행하여 인터리빙된 신호 Xin으로 생성하고, 상기 인터리빙된 신호 Xin를 상기 내부 부호화기(115)로 출력한다. 상기 이중 QC 인터리빙 방식에 대해서는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 내부 부호화기(115)는 상기 인터리버(113)에서 출력한 인터리빙된 신호 Xin를 미리 설정되어 있는 내부 부호화 방식, 일 예로 부호율 Rin을 가지는 내부 부호화 방식을 기반으로 부호화하여
Figure pat00002
개의 비트들을 포함하는 내부 부호 Yin 으로 생성하고, 상기 생성한 내부 부호 Yin를 상기 매퍼(117)로 출력한다. 여기서, 상기 내부 부호화 방식은 다양하게 구현될 수 있으며, 이에 대해서는 구체적인 설명을 생략하기로 한다.
상기 매퍼(117)는 상기 내부 부호화기(115)에서 출력한 내부 부호 Yin를 미리 설정되어 있는 매핑 방식을 기반으로 매핑하여 최종 송신 신호 S로 생성하고, 상기 최종 송신 신호 S를 상기 신호 송신 장치(110)로 송신한다. 상기 매핑 방식은 일 예로 M-ary FQAM 방식이며, 상기 M-ary FQAM 방식은 그 변조 차수(modulation order)가 MFSK인 FSK 방식과 변조 차수가 MQAM인 QAM 방식을 기반으로 하는 변조 방식이며, 상기 M-ary FQAM 방식의 변조 차수는
Figure pat00003
이다. 상기 M-ary FQAM 방식에 대해서는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기에서 설명한 바와 같은 방식으로 신호가 처리될 경우 상기 신호 송신 장치(100)에서 출력되는 신호의 최종 부호율은
Figure pat00004
가 된다.
한편, 상기 최종 신호 S는 채널, 일 예로 가산성 백색 가우시안 잡음(additive white Gaussian noise: AWGN, 이하 ‘AGWN’이라 칭하기로 한다) 채널을 통해 상기 신호 수신 장치(110)가 포함하는 디매퍼(121)로 입력된다. 상기 AWGN 채널에서 잡음 신호
Figure pat00005
의 분산은
Figure pat00006
라고 가정하기로 한다. 여기서, 상기 잡음 신호
Figure pat00007
는 확률 밀도 함수 pn(n) 을 따른다고 가정하고, 독립 동일 분포(independent and identically distributed: i.i.d.) 특성을 가진다고 가정하기로 한다. 또한, 상기 신호 수신 장치(100)의 디매퍼(121)로 입력되는 수신 신호 Z는 Z = S + n와 같이 표현될 수 있다.
상기 디매퍼(121)는 상기 수신 신호 Z를 상기 신호 송신 장치(100)에 포함되어 있는 매퍼(117)에서 사용한 변조 방식, 즉 M-ary FQAM 방식에 상응하는 복조 방식을 기반으로 복조하여 복조된 신호 Y를 상기 내부 복호기(123)로 출력한다.
상기 내부 복호기(123)는 상기 디매퍼(121)에서 출력한 복조된 신호 Y에 대해 미리 설정되어 있는 내부 복호 방식, 일 예로 부호율 Rin과 상기 인터리버(135)에서 출력되는 사전 정보 (apriori information) Ain를 기반으로 하는 내부 복호 방식을 수행하여 외부 정보 (extrinsic information) Ein를 생성하고, 상기 생성한 외부 정보 Ein를 상기 배타적 논리합 가산기(125)로 출력한다.
상기 배타적 논리합 가산기(125)는 상기 인터리버(135)에서 출력되는 사전 정보 Ain와 상기 내부 복호기(123)에서 출력한 외부 정보 Ein에 대해 배타적 논리합 연산을 수행하여 상기 외부 정보 Ein을 상기 디인터리버(127)로 출력한다.
상기 디인터리버(127)는 상기 배타적 논리합 가산기(125)에서 출력한 상기 외부 정보 Ein를 상기 신호 송신 장치(100)가 포함하는 인터리버(113)에서 사용한 인터리빙 방식에 상응하는 디인터리빙 방식을 기반으로 디인터리빙하여 사전 정보 Aout을 생성하고, 상기 생성한 사전 정보 Aout을 상기 외부 복호기(129) 및 상기 배타적 논리합 가산기(131)로 출력한다.
상기 외부 복호기(129)는 상기 디인터리버(127)에서 출력한 사전 정보 Aout에 대해 상기 신호 송신 장치(100)가 포함하는 외부 부호화기(111)에서 사용한 외부 부호화 방식에 상응하는 외부 복호 방식을 기반으로 외부 복호 동작을 수행하여 외부 정보 Eout를 생성하고, 상기 생성한 외부 정보 Eout를 상기 경판정 유닛(133)과 상기 배타적 논리합 가산기(131)로 출력한다.
상기 배타적 논리합 가산기(131)는 상기 외부 복호기(129)에서 출력한 외부 정보 Eout와 상기 디인터리버(127)에서 출력한 사전 정보 Aout에 대해 배타적 논리합 연산을 수행하여 상기 외부 정보 Eout를 상기 인터리버(135)로 출력한다. 상기 인터리버(135)는 미리 설정되어 있는 인터리빙 방식을 기반으로 상기 외부 정보 Eout에 대해 인터리빙 동작을 수행한 후 상기 배타적 논리합 가산기(125) 및 상기 내부 복호기(123)으로 출력한다.
상기에서 설명한 바와 같은 방식으로 상기 내부 복호기(123) 및 외부 복호기(129)간에 정보가 반복적으로 송/수신되기 때문에 반복 복호 동작이 수행된다. 상기 상기 내부 복호기(123) 및 외부 복호기(129)간에 송/수신되는 정보, 즉 사전 정보 Aout와, 사전 정보 Ain와, 외부 정보 Ein 와, 외부 정보 Eout 각각은 사전 우도 비(log-likelihood-ratio: LLR, 이하 ‘LLR’이라 칭하기로 한다) 값이다.
또한, 상기 신호 수신 장치(110)가 반복 복호 동작을 수행함에 있어 상기 사전 정보 Ain의 초기 값은 일 예로 '0'으로 설정된다.
도 1에서는 상기 신호 송신 장치(100)가 상기 외부 부호화기(111)와, 인터리버(113)와, 내부 부호화기(115)와, 매퍼(117)와 같이 별도의 유닛들로 구현된 경우가 도시되어 있으나, 상기 신호 송신 장치(100)는 상기 외부 부호화기(111)와, 인터리버(113)와, 내부 부호화기(115)와, 매퍼(117) 중 적어도 2개가 1개의 유닛으로 통합된 형태로도 구현될 수 있음은 물론이다.
또한, 도 1에서 상기 신호 수신 장치(110)는 상기 디매퍼(121)와, 내부 복호기(123)와, 배타적 논리합 가산기(125)와, 디인터리버(127)와, 외부 복호기(129)와, 배타적 논리합 가산기(131)와, 경판정 유닛(133)과, 인터리버(135)과 같이 별도의 유닛들로 구현된 경우가 도시되어 있으나, 상기 디매퍼(121)와, 내부 복호기(123)와, 배타적 논리합 가산기(125)와, 디인터리버(127)와, 외부 복호기(129)와, 배타적 논리합 가산기(131)와, 경판정 유닛(133)과, 인터리버(135) 중 적어도 2개가 1개의 유닛으로 통합된 형태로도 구현될 수 있음은 물론이다.
도 1에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템의 구조에 대해서 설명하였으며, 다음으로 도 2를 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 내부 부호화기의 내부 구조에 대해서 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 내부 부호화기의 내부 구조를 개략적으로 도시한 도면이다.
도 2를 설명하기에 앞서, 도 2에 도시되어 있는 내부 부호화기는 일 예로 도 1에서 설명한 내부 부호화기(115)임에 유의하여야 한다.
도 2를 참조하면, 상기 내부 부호화기(115)는 다수개의 배타적 논리합 가산기들, 일 예로 m개의 배타적 논리합 가산기들, 즉 배타적 논리합 가산기 #1(211-1)과, 배타적 논리합 가산기 #2(211-2)와, ... , 배타적 논리합 가산기 #m(211-m)과, 배타적 논리합 가산기(213)와, 배타적 논리합 가산기(215)과, 지연 유닛(217)을 포함한다.
도 2에 도시되어 있는 바와 같이, 상기 내부 부호화기(115)는 1개의 메모리로 구현된 2-스테이트(2-state) 트렐리스 부호(Trellis code) 형태로 구현되며, 상기 내부 부호화기(115)의 부호율 Rin은 2이다. 즉, 상기 내부 부호화기(115)에 연결되는 매퍼(117)에서 FQAM 방식을 위한 성상도의 한 포인트(point)를 구성하기 위해서는 상기 내부 부호화기(115)는 2m개의 비트들을 포함하는 입력을 필요로 한다.
상기 내부 부호화기(115)의 입력인 Xin, 즉 인터리버(113)에서 출력되는 인터리빙된 신호 Xin은 L개의 비트들을 포함하므로, 상기 매퍼(117)는
Figure pat00008
개의 FQAM 심볼(symbol)들을 생성한다.
도 2에서
Figure pat00009
는 상기 내부 부호화기(115)로 입력되는 인터리빙된 신호 Xin이 포함하는 비트를 나타내며, k는 심볼 인덱스를 나타내고, m은 변조 심볼이 포함하는 비트들의 개수를 나타낸다.
그리고,
Figure pat00010
는
Figure pat00011
과
Figure pat00012
가 해당 배타적 논리합 가산기의 입력으로 제공되고, 상기 해당 배타적 논리합 가산기가 상기
Figure pat00013
과
Figure pat00014
에 대해 배타적 논리합 연산을 수행하고, 그 결과로 생성된 값을 나타낸다. 즉,
Figure pat00015
와
Figure pat00016
가 상기 배타적 논리합 가산기#m(211-m)로 입력되고, 상기 배타적 논리합 가산기#m(211-m)는 상기
Figure pat00017
와
Figure pat00018
에 대해 배타적 논리합 연산을 수행한 후
Figure pat00019
를 상기 배타적 논리합 가산기(215)로 출력한다.
또한, 상기 지연 유닛(217)은 입력되는 신호에 대해서 1 심볼 지연시킨 후 상기 배타적 논리합 가산기(213) 및 상기 배타적 논리합 가산기(215) 각각으로 출력한다.
또한, 도 2에서
Figure pat00020
는 상기 내부 부호화기(115)에서 출력되는 내부 부호 Yin이 포함하는 비트를 나타내며, 도 2에 도시되어 있는 바와 같이 상기 내부 부호 Yin은 m개의 비트들을 포함함을 알 수 있다.
도 2에서는 상기 내부 부호화기(115)와 배타적 논리합 가산기 #1(211-1)과, 배타적 논리합 가산기 #2(211-2)와, ... , 배타적 논리합 가산기 #m(211-m)과, 배타적 논리합 가산기(213)와, 배타적 논리합 가산기(215)과, 지연 유닛(217)과 같이 다수의 유닛들로 구현된 경우가 도시되어 있으나, 상기 내부 부호화기(115)와 배타적 논리합 가산기 #1(211-1)과, 배타적 논리합 가산기 #2(211-2)와, ... , 배타적 논리합 가산기 #m(211-m)과, 배타적 논리합 가산기(213)와, 배타적 논리합 가산기(215)과, 지연 유닛(217) 중 적어도 2개가 1개의 유닛으로 통합된 형태로도 구현될 수 있음은 물론이다.
도 2에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 내부 부호화기의 내부 구조에 대해서 설명하였으며, 다음으로 도 3을 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 외부 부호화기 및 내부 부호화기에서 사용되는 부호의 구조에 대해서 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 외부 부호화기 및 내부 부호화기에서 사용되는 부호의 구조를 개략적으로 도시한 도면이다.
도 3을 참조하면, 상기 외부 부호화기 및 내부 부호화기에서 사용되는 부호는 비균일 반복 부호(irregular repetition code)이다. 이하, 설명의 편의상 상기 외부 부호화기에서 사용되는 부호를 '외부 부호'라 칭하기로 하고, 상기 내부 부호화기에서 사용되는 부호를 '내부 부호'라 칭하기로 한다.
상기 외부 부호 및 내부 부호로 사용되는 비균일 반복 부호는 K개의 비트들을 포함하는 이진 소스 메시지 신호가 미리 설정되어 있는 부호화 방식으로 부호화되어 생성된 것이며, 상기 비균일 반복 부호는 L개의 비트들을 포함한다. 여기서, 상기 비균일 반복 부호는 차수 분포를 통해서 그 구조가 결정되며, 상기 비균일 반복 부호의 차수 분포는 하기 수학식 1과 같이 나타낼 수 있다.
Figure pat00021
상기 수학식 1에서, λi는 비균일 반복 부호 구조에서 엣지 관점(edge perspective)에서, 차수 i를 갖는 메시지 비트와 연결된 엣지 분포 비율을 나타낸다. 그리고 ki는 차수 i를 갖는 메시지 비트의 수를 나타내며,
Figure pat00022
와
Figure pat00023
의 조건을 만족시킨다.
또한, 도 3에서 dmax는 최대 차수를 나타낸다.
따라서, 외부 부호율 Rout은 하기 수학식 2와 같이 나타낼 수 있다.
Figure pat00024
도 3에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 외부 부호화기에서 사용되는 외부 부호의 구조에 대해서 설명하였으며, 다음으로 도 4를 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 매퍼에서 사용되는 FQAM 방식의 성상도에 대해서 설명하기로 한다,
도 4는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 매퍼에서 사용되는 FQAM 방식의 성상도를 개략적으로 도시한 도면이다.
도 4를 참조하면, 도 4에 도시되어 있는 성상도는 16-ary FQAM 방식, 즉 4-FSK 방식과 4-QAM 방식을 기반으로 하는 16-ary FQAM 방식의 성상도이다.
도 4에 도시되어 있는 바와 같이, 상기 16-ary FQAM 방식의 성상도를 서로 다른 주파수들끼리는 서로 다른 축(f1 내지 f4)을 사용하여 표현하고, 동일한 주파수 내의 QAM 변조는 실수축과 허수축의 좌표를 사용하여 표현하였다.
도 4에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 매퍼에서 사용되는 FQAM 방식의 성상도에 대해서 설명하였으며, 다음으로 도 5를 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 생성 행렬 구조의 일 예에 대해서 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 생성 행렬 구조의 일 예를 개략적으로 도시한 도면이다.
도 5를 설명하기에 앞서, 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 사용되는 인터리버인 이중 QC 인터리버는 내부 부호와 외부 부호의 비트간의 상관 관계를 감소시키는 동작을 수행하므로, 이중 QC 인터리버는 랜덤성(randomness)을 가질 경우 그 성능이 향상됨을 알 수 있다.
하지만, 랜덤 인터리버는 상기 랜덤 인터리버의 구조를 저장하기 위해 많은 메모리들을 필요로 한다.
그런데, 인터리버가 규칙적인 구조를 가지게 되면 하드웨어 구현에 있어서 다양한 장점들이 생긴다. 특히, 본 발명의 일 실시예에서는 QC 구조를 가지는 인터리버를 사용하여 하드웨어적으로 구현이 비교적 쉽고, 비교적 빠른 부호화와 복호가 가능한 구조적 인터리버, 즉 이중 QC 인터리버를 제안한다.
상기 이중 QC 인터리버를 설명하기에 앞서 일반적인 QC 인터리버에 대해서 설명하면 다음과 같다.
먼저, 일반적인 QC 인터리버의 구조는 행렬 Π로 나타낼 수 있으며, 상기 행렬 Π는 다수의 부분 행렬들을 포함하며, 상기 부분 행렬들 각각을 '부분 행렬 Ai,j'라고 표현하기로 한다. 상기 부분 행렬 Ai ,j 은 순환 치환 행렬(circularly permutate matrix: CPM, 이하 'CPM'이라 칭하기로 한다)이 될 수 있고, 그 크기는
Figure pat00025
라고 가정하기로 한다. 따라서, QC 인터리버를 표현하는 행렬 Π는
Figure pat00026
개의 행(row)들과
Figure pat00027
개의 열(column)들을 포함한다.
본 발명의 일 실시예에서는 행렬 Π의 열 지수(column index)가 외부 부호의 이진 메시지 비트의 위치를 나타낸다. 또한, 행렬 Π가 포함하는 행들 각각은 내부 부호의 메시지 비트 셋(set)(
Figure pat00028
)에 상응한다. 또한, 내부 부호의 메시지 셋은 2m개의 입력 비트들을 포함하고, 행렬 Π가 포함하는 행들 각각에 위치한 논-제로(non-zero), 일 예로 '1'의 값을 가지는 열 지수에 대응하는 외부 부호 메시지 비트값들을 취하여 내부 부호 메시지 셋의 입력 비트로 사용한다. 이를 수학식으로 표현하면 하기 수학식 3과 같이 나타낼 수 있다.
Figure pat00029
상기 수학식 3에서,
Figure pat00030
와 를 만족하고,
Figure pat00032
는 행렬 Π의 k행 μi열에 존재하는 엘리먼트를 나타내며,
Figure pat00033
에 대하여
Figure pat00034
를 만족한다. 따라서, 행렬 Π의 각 행에는 2m개의 1이 존재하고, 나머지 값들은 모두 0의 값을 가진다.
한편, 도 5에는 총 3개의 행렬 구조들이 도시되어 있으며, 참조 번호 511은 부호율이 5/6이고 메시지 길이
Figure pat00035
가 15인 외부 부호를 위한 랜덤 인터리버의 행렬을 나타내며, 참조 번호 513은 부호율이 5/6이고 메시지 길이
Figure pat00036
가 15인 외부 부호를 위한 이중 QC 인터리버의 행렬을 나타내며, 참조 번호 515는 부호율이 5/6이고 메시지 길이
Figure pat00037
가 15인 외부 부호를 위한 이중 QC 인터리버의 간소화된 행렬을 나타낸다. 상기 행렬(515)에 대해서는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 행렬(511)과, 행렬(513) 및 행렬(515) 각각에서 각 행에 기재되어 있는 1들은 도 2에서 설명한 바와 같은 내부 부호의 메시지 비트 셋 (
Figure pat00038
) 에 상응한다. 도 5에서는 m=2인 경우를 가정하였고, 따라서 각 행에는 2m = 4개의 포인트들이 존재한다. 반복 부호인 외부 부호의 길이와 도 5에 도시되어 있는 행렬들이 포함하는 포인트들의 개수가 동일하여야 함으로, 도 5에 도시되어 있는 행렬들이 포함하는 각 행의 길이는
Figure pat00039
이 된다.
도 5에서 상기 행렬(515)는 상기 행렬(513)을 상기 이중 QC 인터리버의 구조적 특징을 기반으로 하여 변형하여 생성된 간소화된 행렬을 나탄낸다. 상기 행렬(515)에서 '-'로 나타낸 부분은 상기 행렬(515) 내에서 1이 존재하지 않는 부분을 나타내고, 각 숫자는 해당 부분이 항등 행렬(identity matrix)을 해당 숫자만큼 미리 설정된 방향, 일 예로 오른쪽으로 쉬프트(shift)시킨 정보를 나타낸다. 즉, 상기 행렬(515)에서 각 숫자는 CPM의 지수를 나타낸다. 상기 CPM의 지수에 대해서는 구체적인 설명을 생략하기로 한다.
한편, 구조적인 인터리버를 설계할 경우 하기 수학식 4와 같은 경우가 발생되는 것을 피하도록 해야 한다.
Figure pat00040
상기 수학식 4에서,
Figure pat00041
는
Figure pat00042
를 만족하고, 를 만족하는 임의의 정수들을 나타낸다. 상기 수학식 4에 나타낸 바와 같은 조건을 만족시키는 경우가 발생할 경우, 도 1에서 설명한 바와 같이
Figure pat00043
의 값은
Figure pat00044
의 값과 상관없이 항상 0의 값을 갖게 됨을 알 수 있다.
상기에서 설명한 바와 같이 내부 부호기에 2m개의 비트 셋이 입력되므로, 행 차수는 2m이고, 열 차수는 각각의 열에 포함되어 있는 CPM의 지수에 대응하는, 메시지 비트들이 반복되는 횟수에 따라 결정된다.
본 발명의 일 실시예에서 제안하는 이중 QC 인터리버의 행렬은 그 구조가 참조 번호 513과 같이 표현되며, 상기 행렬(513)에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 상기 행렬(513)이 포함하는 각 행은 열 지수가 증가할수록 높은 차수의 외부 부호 비트와 연결된다는 것을 알 수 있다. 하지만, 상기 행렬(513)과 같이 이중 QC 인터리버를 구현할 경우 상기 이중 QC 인터리버의 구조는 매우 단순하게 구현될 수 있다는 장점이 있으나, 입력 메시지들의 구조가 균일성을 가지게 되어 인터리버의 본질적인 요구 사항인 랜덤성을 획득할 수 없을 수 있다.
따라서, 본 발명의 일 실시예에서는 상기 이중 QC 인터리버로 입력되는 외부 부호 메시지들의 순서를 인터리빙하는 구조를 제안한다. 즉, 본 발명의 일 실시예에서는 순환 치환 행렬의 크기 단위로 상기 이중 QC 인터리버의 열 순서를 인터리빙하는 방안을 제안하며, 이 경우 상기 이중 QC 인터리버는 그 구조가 매우 단순하면서도 랜덤성을 유지할 수 있게 된다.
한편, 상기 이중 QC 인터리버의 행렬에 대해 circulant 단위로 열 쉬프트(column shift) 동작을 수행할 경우, 상기 이중 QC 인터리버가 포함하는 열들을 총 nQ개의 그룹들로 분할할 수 있다. 그리고, 상기 nQ개의 그룹들의 순서를 변경할 패턴을
Figure pat00045
라고 가정하고,
Figure pat00046
의 i번째 값을
Figure pat00047
라고 가정하기로 한다. 또한, 상기 열 쉬프트 동작을
Figure pat00048
라고 표현하기로 한다. 여기서, c는 상기 이중 QC 인터리버의 circulant 단위의 열 지수를 나타내고, η는 상기 열 쉬프트 동작이 수행된 후의 circulant 단위의 열 지수를 나타낸다.
따라서, 상기에서 설명한 바와 같은 내용을 기반으로 상기 열 쉬프트 동작을 수학식으로 표현하면,
Figure pat00049
와 같이 표현할 수 있다. 여기서, Πc는 열 쉬프트 동작이 수행된 후의 이중 QC 인터리버의 행렬을 나타낸다.
상기에서 설명한 바와 같이 열 쉬트프 연산 K의 역할은 행렬 Π의 열 지수 c를 행렬 Πc의 열 지수 η로 변환하는 것이다. 따라서, 상기 행렬 Π의 열 지수 c를 행렬 Πc의 열 지수 η간에는
Figure pat00050
와 같은 관계가 성립한다.
그러면 여기서 도 6을 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 일 예에 대해서 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 일 예를 개략적으로 도시한 도면이다.
도 6에 도시되어 있는 이중 QC 인터리버의 열 쉬프트 과정은 간소화된 QC 인터리버의 행렬 구조를 기반으로 표현되어 있다. 도 6에서 동일한 형태로 음영 처리된 영역은 QC 인터리버의 행렬에서 동일한 열 차수(column degree)를 가지는 부분을 나타내며, 도 6은
Figure pat00051
인 열 쉬프트 과정을 나타낸 것이다. 따라서, 도 6에서는 열 쉬프트 연산 K를 기반으로 첫 번째 circulant 열은 두 번째 열로, 두 번째 circulant 열은 다섯 번째 열로, 세 번째 circulant 열은 세 번째 열로, 네 번째 circulant 열은 첫 번째 열로, 다섯 번째 circulant 열은 네 번째 열로 열 쉬프트 동작이 수행됨을 알 수 있다.
도 6에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 일 예에 대해서 설명하였으며, 다음으로 도 7을 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 다른 예에 대해서 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 다른 예를 개략적으로 도시한 도면이다.
도 7에 도시되어 있는 이중 QC 인터리버의 열 쉬프트 과정은 확장된 QC 인터리버의 행렬 구조를 기반으로 표현되어 있다.
도 7에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 열 쉬프트 과정의 다른 예에 대해서 설명하였으며, 다음으로 도 8을 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 QC 인터리버의 성능에 대해서 설명하기로 한다.
도 8은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 QC 인터리버의 성능을 개략적으로 도시한 도면이다.
도 8에는 QC인터리버의 성능과 랜덤 인터리버의 성능이 도시되어 있다. 워드 에러 레이트(word error rate: WER, 이하 ‘WER’이라 칭하기로 한다) 측면에서, 상기 QC인터리버와 랜덤 인터리버는 현저한 성능 차이를 나타낸다. 이와는 달리, 비트 에러 레이트(bit error rate: BER, 이하 ‘BER’이라 칭하기로 한다) 측면에서, 상기 QC인터리버와 랜덤 인터리버는 유사한 성능을 나타낸다. 하지만, 상기 BER 측면에서 상기 QC 인터리버는 특정 포인트부터는 에러 플로어(error floor) 현상을 나타낸다. 여기서, 상기 에러 플로어 현상이 나타나는 특정 포인트는 채널 용량 (channel capacity)으로부터 0.6dB 떨어진 포인트이다.
이와 같은 현상은 일반적으로 부호의 최소거리(minimum distance) d_min이 비교적 작고, 최소 거리 d_min를 가지는 부호어(codeword)를 많이 가지는 부호에서 발생하는 것으로 잘 알려져 있다.
따라서, 본 발명의 일 실시예에서 제안한 QC인터리버의 성능을 향상시키기 위해서, QC 인터리버와 랜덤 인터리버에 대해서, 전체 메시지 비트들이 0의 값만을 가지는 메시지를 부호화하고, 상기 부호화된 메시지를 송신하고 수신하는 과정에서 복호기에서 검출되는 에러 메시지의 웨이트와 에러 메시지를 부호화하여 검출된 부호의 웨이트를 검출하는 역 추적 과정을 수행한다. 이를 도 9를 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 QC 인터리버의 에러 메시지의 웨이트 분포의 일 예를 개략적으로 도시한 도면이다.
도 9에는 채널 용량으로부터 0.6dB 떨어진 포인트에서 QC 인터리버의 에러 메시지의 웨이트와 랜덤 인터리버의 에러 메시지의 웨이트가 도시되어 있다.
도 9에 도시되어 있는 바와 같이 상기 랜덤 인터리버의 경우는 에러 메시지의 웨이트가 다양하게 분포하는 반면, 상기 QC 인터리버의 경우는 에러 메시지의 웨이트가 낮은 쪽에 주로 분포하는 것을 알 수 있다.
도 9에서는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 QC 인터리버의 에러 메시지의 웨이트 분포의 일 예에 대해서 설명하였으며, 다음으로 도 10을 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 에러 부호어의 웨이트 분포의 다른 예에 대해서 설명하기로 한다.
도 10은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 에러 부호어 의 웨이트 분포의 다른 예를 개략적으로 도시한 도면이다.
도 10에는 채널 용량으로부터 0.6dB 떨어진 포인트에서 이중 QC 인터리버의 에러 메시지의 웨이트와 랜덤 인터리버의 에러 부호어 의 웨이트가 도시되어 있다. 다만, 도 10에 도시되어 있는 이중 QC 인터리버의 에러 부호어 의 웨이트와 랜덤 인터리버의 에러 메시지의 웨이트는 도 9에 도시되어 있는 QC 인터리버의 에러 메시지의 웨이트와 랜덤 인터리버의 에러 메시지의 웨이트와는 달리 해당 에러 메시지를 부호화하여 그 웨이트 분포를 나타냈다는 점에서만 상이하다.
도 10에 도시되어 있는 바와 같이 이중 QC 인터리버의 에러 메시지의 웨이트와 랜덤 인터리버의 에러 부호어 의 웨이트는 도 9에 도시되어 있는 QC 인터리버의 에러 메시지의 웨이트와 랜덤 인터리버의 에러 메시지의 웨이트와 유사하게 랜덤 인터리버는 에러 메시지로부터 획득된 부호의 웨이트가 다양하게 분포하는 반면, 이중 QC 인터리버는 부호어의 웨이트가 낮은 쪽에 밀집하여 분포한다.
도 9 및 도 10에서 설명한 바와 같이, 이중 QC 인터리버는 다수의 낮은 웨이트의 부호들을 생성하는 것을 알 수 있고, 최소 거리 특성을 열화시킬 수도 있다는 것을 확인 할 수 있다.
따라서, 본 발명의 일 실시예에서는 낮은 웨이트의 메시지가 낮은 웨이트의 부호로 생성되는 것을 방지하기 위해 이중 QC 인터리버가 상기 열 순서 뿐만 아니라 행(row) 순서를 인터리빙하는 것을 제안한다.
즉, 상기 이중 QC 인터리버는 상기에서 설명한 바와 같이 열 쉬프트 동작이 수행된 이중 QC 인터리버의 행렬 Πc에 대해 추가적으로 행의 순서를 인터리빙하는 구조적인 인터리버 P가 적용되어 생성된다. 상기 이중 QC 인터리버의 행렬 Πc이 포함하는 행들의 순서를 하기 수학식 5와 같은 형태로 인터리빙할 수 있다.
Figure pat00052
상기 수학식 5에서, P는 상기 구조적인 인터리버를 나타낸다. 이하, 설명의 편의상 상기 구조적인 인터리버 P에 해당하는 동작을 '행 치환(row permutation, 이하 'row permutation'라 칭하기로 한다) 동작'이라 칭하기로 한다.
그러면 여기서 상기 row permutation 동작에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 이중 QC 인터리버에서 규칙적인 row permutation 동작이 적용될 경우, 열 쉬프트 동작에서와 같이 circulant 단위로 행들이 인터리빙되는 것이 아니라, 행 엘리먼트(row element) 단위로 행들이 인터리빙된다. 이렇게, 이중 QC 인터리버에서 규칙적인 row permutation 동작이 적용될 경우, 상기 이중 QC 인터리버의 구조가 더 이상 고유한 QC 인터리버 구조를 유지할 수 없지만, 규칙적인 row permutation 동작이 적용되기 때문에 QC 인터리버 고유의 하드웨어 구현 용이성을 유지할 수 있다. 이를 도 11을 참조하여 구체적으로 설명하면 다음과 같다.
도 11은 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 행렬 구조의 다른 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, row permutation 동작이 적용되기 전에는 상기 이중 QC 인터리버는 각 행 엘리먼트 단위로 메모리에 억세스한 후 그 정보를 라이트 쉬프트 레지스터(right shift register)를 사용하여 다음 행 엘리먼트의 정보를 획득하였지만, 상기 row permutation 동작이 적용된 후에는 상기 이중 QC 인터리버는 도 11에 도시되어 있는 바와 같이 mQ개의 행들을 하나의 그룹으로 생성하였을 경우, QC 인터리버 고유의 장점을 살릴 수 있게 된다. 따라서, 상기 row permutation 동작은 상기 이중 QC 인터리버의 성능을 개선시킬 수 있을 뿐만 아니라, 복호기 성능도 개선시킬 수 있다.
한편, 상기 row permutation 동작이 적용되기 위해서는 우선 상기 이중 QC 인터리버의 구조가 QC 인터리버 고유의 구조를 유지할 수 있도록 row permutation 동작의 규칙(이하, 'row permutation 규칙'이라 칭하기로 한다)이 결정되어야 하는데, 이에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 이중 QC 인터리버의 행렬 Πc가 포함하는 행들이 Q개 단위로 그룹핑되어 nQ개의 부분 행렬들이 생성될 경우, 총 nQ개의 그룹들 각각에는 1부터 nQ까지의 그룹 인덱스들 중 임의의 그룹 인덱스가 랜덤하게 부여된다. 여기서, 상기 그룹 인덱스는 row permutation 동작이 적용되는 그룹을 선택하는 순서와 관련되는 정보이다. 상기 nQ개의 그룹 인덱스들을
Figure pat00053
라고 정의하고, 상기
Figure pat00054
이 포함하는 엘리먼트들, 즉 그룹 인덱스들 중 i번째 엘리먼트를
Figure pat00055
라고 정의하기로 한다. 상기 row permutation 동작, 즉 구조적인 인터리버 P는 하기 수학식 6과 같이 나타낼 수 있다.
Figure pat00056
상기 수학식 6에서 r은 상기 행렬 Πc의 행 지수를 나타내고, γ는 행렬 Π'의 행 지수를 나타낸다. 상기 수학식 6에 나타낸 바와 같이 상기 row permutation 동작은 인터리빙 전의 행 위치가 인터리빙 후의 어떤 행 위치에 대응하는지를 나타내는 동작이다.
그러면 여기서, 상기 행렬 Πc의 행 지수에 대해서 설명하면 다음과 같다.
먼저, 상기 행렬 Πc의 행 지수 r은 해당 서브 행렬이 상기 행렬 Πc의 몇 번째 그룹(gr)에 속하는지, 또한 상기 해당 서브 행렬이 해당하는 그룹 내에서 몇 번째 행 지수(lr)에 해당하는지를 기반으로 표현될 수 있으며, 이 경우 상기 행렬 Πc의 행 지수 r은 하기 수학식 7과 같이 나타낼 수 있다.
Figure pat00057
상기 수학식 7에서, gr은 하기 수학식 8과 같이 나타낼 수 있다.
Figure pat00058
또한, 상기 수학식 7에서, lr은 하기 수학식 9와 같이 나타낼 수 있다.
이 경우, 상기 row permutation 동작, 즉 P는 하기 수학식 10과 같이 나타낼 수 있다.
Figure pat00060
그러면 여기서 도 12를 참조하여 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 성능에 대해서 설명하기로 한다.
도 12는 본 발명의 일 실시예에 따른 BICM-ID 방식을 지원하는 통신 시스템에서 이중 QC 인터리버의 성능을 개략적으로 도시한 도면이다.
도 12에는 일반적인 QC 인터리버와, 랜덤 인터리버 및 이중 QC 인터리버 각각에 대한 성능이 도시되어 있다. 도 12에 도시되어 있는 바와 같이 본 발명의 일 실시예에서 제안하는 이중 QC 인터리버의 성능이 WER 측면 및 BER 측면 모두에서 일반적인 QC 인터리버 성능과, 랜덤 인터리버 성능 대비 향상된다는 것을 알 수 있다.
본 발명의 특정 측면들은 또한 컴퓨터 리드 가능 기록 매체(computer readable recording medium)에서 컴퓨터 리드 가능 코드(computer readable code)로서 구현될 수 있다. 컴퓨터 리드 가능 기록 매체는 컴퓨터 시스템에 의해 리드될 수 있는 데이터를 저장할 수 있는 임의의 데이터 저장 디바이스이다. 상기 컴퓨터 리드 가능 기록 매체의 예들은 리드 온니 메모리(read only memory: ROM, 이하 ‘ROM’이라 칭하기로 한다)와, 랜덤-접속 메모리(random access memory: RAM, 이하 ‘RAM’라 칭하기로 한다)와, 컴팩트 디스크- 리드 온니 메모리(compact disk-read only memory: CD-ROM)들과, 마그네틱 테이프(magnetic tape)들과, 플로피 디스크(floppy disk)들과, 광 데이터 저장 디바이스들, 및 캐리어 웨이브(carrier wave)들(상기 인터넷을 통한 데이터 송신과 같은)을 포함할 수 있다. 상기 컴퓨터 리드 가능 기록 매체는 또한 네트워크 연결된 컴퓨터 시스템들을 통해 분산될 수 있고, 따라서 상기 컴퓨터 리드 가능 코드는 분산 방식으로 저장 및 실행된다. 또한, 본 발명을 성취하기 위한 기능적 프로그램들, 코드, 및 코드 세그먼트(segment)들은 본 발명이 적용되는 분야에서 숙련된 프로그래머들에 의해 쉽게 해석될 수 있다.
또한 본 발명의 일 실시예에 따른 장치 및 방법은 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어의 조합의 형태로 실현 가능하다는 것을 알 수 있을 것이다. 이러한 임의의 소프트웨어는 예를 들어, 삭제 가능 또는 재기록 가능 여부와 상관없이, ROM 등의 저장 장치와 같은 휘발성 또는 비휘발성 저장 장치, 또는 예를 들어, RAM, 메모리 칩, 장치 또는 집적 회로와 같은 메모리, 또는 예를 들어 콤팩트 디스크(compact disk: CD), DVD, 자기 디스크 또는 자기 테이프 등과 같은 광학 또는 자기적으로 기록 가능함과 동시에 기계(예를 들어, 컴퓨터)로 읽을 수 있는 저장 매체에 저장될 수 있다. 본 발명의 일 실시예에 따른 방법은 제어부 및 메모리를 포함하는 컴퓨터 또는 휴대 단말에 의해 구현될 수 있고, 상기 메모리는 본 발명의 실시 예들을 구현하는 지시들을 포함하는 프로그램 또는 프로그램들을 저장하기에 적합한 기계로 읽을 수 있는 저장 매체의 한 예임을 알 수 있을 것이다.
따라서, 본 발명은 본 명세서의 임의의 청구항에 기재된 장치 또는 방법을 구현하기 위한 코드를 포함하는 프로그램 및 이러한 프로그램을 저장하는 기계(컴퓨터 등)로 읽을 수 있는 저장 매체를 포함한다. 또한, 이러한 프로그램은 유선 또는 무선 연결을 통해 전달되는 통신 신호와 같은 임의의 매체를 통해 전자적으로 이송될 수 있고, 본 발명은 이와 균등한 것을 적절하게 포함한다
또한 본 발명의 일 실시예에 따른 장치는 유선 또는 무선으로 연결되는 프로그램 제공 장치로부터 상기 프로그램을 수신하여 저장할 수 있다. 상기 프로그램 제공 장치는 상기 프로그램 처리 장치가 기 설정된 컨텐츠 보호 방법을 수행하도록 하는 지시들을 포함하는 프로그램, 컨텐츠 보호 방법에 필요한 정보 등을 저장하기 위한 메모리와, 상기 그래픽 처리 장치와의 유선 또는 무선 통신을 수행하기 위한 통신부와, 상기 그래픽 처리 장치의 요청 또는 자동으로 해당 프로그램을 상기 송수신 장치로 전송하는 제어부를 포함할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.

Claims (24)

  1. 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서,
    입력 메시지에 대해 미리 설정되어 있는 외부 부호화 방식을 기반으로 하는 외부 부호화 동작을 수행하여 외부 부호를 생성하는 과정과,
    상기 외부 부호에 대해 미리 설정되어 있는 생성 행렬을 기반으로 하는 인터리빙 방식에 상응하게 인터리빙 동작을 수행하여 인터리빙된 신호를 생성하는 과정과,
    상기 인터리빙된 신호에 대해 미리 설정되어 있는 내부 부호화 방식을 기반으로 하는 내부 부호화 동작을 수행하여 내부 부호를 생성하는 과정과,
    상기 내부 부호에 대해 미리 설정되어 있는 변조 방식을 기반으로 변조 동작을 수행하여 변조된 신호를 생성하는 과정과,
    상기 변조된 신호를 송신하는 과정을 포함하며,
    상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법.
  2. 제1항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법.
  3. 제1항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법.
  4. 제1항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하고, 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법.
  5. 제1항에 있어서,
    상기 변조 방식은 주파수 쉬프트 키잉(frequency shift keying: FSK) 방식 및 직교 진폭 변조(quadrature amplitude modulation: QAM) 방식을 기반으로 하는 변조 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법.
  6. 제1항에 있어서,
    상기 외부 부호화 방식 및 내부 부호화 방식은 비균일 반복 부호를 기반으로 하는 부호화 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법.
  7. 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서,
    수신 신호에 대해 미리 설정되어 있는 복조 방식을 기반으로 복조 동작을 수행하여 복조된 신호를 생성하는 과정과,
    상기 복조된 신호에 신호 송신 장치에서 사용된 내부 부호화 방식에 상응하는 내부 복호 방식을 기반으로 내부 복호 동작을 수행하여 외부 정보를 생성하는 과정과,
    상기 외부 정보에 대해 상기 신호 송신 장치에서 사용된 인터리빙 방식에 상응하는 디인터리빙 방식을 기반으로 디인터리빙 동작을 수행하여 사전 정보를 생성하는 과정과,
    상기 사전 정보에 대해 상기 신호 송신 장치에서 사용된 외부 부호화 방식에 상응하는 외부 복호 방식을 기반으로 외부 복호 동작을 수행하여 외부 정보를 생성하는 과정을 포함하며,
    상기 인터리빙 방식은 미리 설정되어 있는 생성 행렬을 기반으로 하며,
    상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법.
  8. 제7항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법.
  9. 제7항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법.
  10. 제7항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하고, 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법.
  11. 제7항에 있어서,
    상기 변조 방식은 주파수 쉬프트 키잉(frequency shift keying: FSK) 방식 및 직교 진폭 변조(quadrature amplitude modulation: QAM) 방식을 기반으로 하는 변조 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법.
  12. 제7항에 있어서,
    상기 외부 부호화 방식 및 내부 부호화 방식은 비균일 반복 부호를 기반으로 하는 부호화 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법.
  13. 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 송신 장치에 있어서,
    입력 메시지에 대해 미리 설정되어 있는 외부 부호화 방식을 기반으로 하는 외부 부호화 동작을 수행하여 외부 부호를 생성하는 외부 부호화기와,
    상기 외부 부호에 대해 미리 설정되어 있는 생성 행렬을 기반으로 하는 인터리빙 방식에 상응하게 인터리빙 동작을 수행하여 인터리빙된 신호를 생성하는 인터리버와,
    상기 인터리빙된 신호에 대해 미리 설정되어 있는 내부 부호화 방식을 기반으로 하는 내부 부호화 동작을 수행하여 내부 부호를 생성하는 내부 부호화기와,
    상기 내부 부호에 대해 미리 설정되어 있는 변조 방식을 기반으로 변조 동작을 수행하여 변조된 신호를 생성하고, 상기 변조된 신호를 송신하는 매퍼를 포함하며,
    상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치.
  14. 제13항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치.
  15. 제13항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치.
  16. 제13항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하고, 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치.
  17. 제13항에 있어서,
    상기 변조 방식은 주파수 쉬프트 키잉(frequency shift keying: FSK) 방식 및 직교 진폭 변조(quadrature amplitude modulation: QAM) 방식을 기반으로 하는 변조 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치.
  18. 제13항에 있어서,
    상기 외부 부호화 방식 및 내부 부호화 방식은 비균일 반복 부호를 기반으로 하는 부호화 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 송신 장치.
  19. 반복 복호를 사용하는 비트 인터리빙 부호화 변조(bit interleaved coded modulation with iterative decoding: BICM-ID) 방식을 지원하는 통신 시스템의 신호 수신 장치에 있어서,
    수신 신호에 대해 미리 설정되어 있는 복조 방식을 기반으로 복조 동작을 수행하여 복조된 신호를 생성하는 디매퍼와,
    상기 복조된 신호에 신호 송신 장치에서 사용된 내부 부호화 방식에 상응하는 내부 복호 방식을 기반으로 내부 복호 동작을 수행하여 외부 정보를 생성하는 내부 복호기와,
    상기 외부 정보에 대해 상기 신호 송신 장치에서 사용된 인터리빙 방식에 상응하는 디인터리빙 방식을 기반으로 디인터리빙 동작을 수행하여 사전 정보를 생성하는 디인터리버와,
    상기 사전 정보에 대해 상기 신호 송신 장치에서 사용된 외부 부호화 방식에 상응하는 외부 복호 방식을 기반으로 외부 복호 동작을 수행하여 외부 정보를 생성하는 외부 복호기를 포함하며,
    상기 인터리빙 방식은 미리 설정되어 있는 생성 행렬을 기반으로 하며,
    상기 생성 행렬은 쿼지-사이클릭(quasi-cyclic: QC) 인터리버에 대한 생성 행렬에 미리 설정되어 있는 열 치환 규칙과 행 치환 규칙 중 적어도 하나를 적용하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치.
  20. 제19항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치.
  21. 제19항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치.
  22. 제19항에 있어서,
    상기 생성 행렬은 상기 QC 인터리버에 대한 생성 행렬이 포함하는 열들을 상기 열 치환 규칙을 기반으로 인터리빙하고, 상기 QC 인터리버에 대한 생성 행렬이 포함하는 행들을 상기 행 치환 규칙을 기반으로 인터리빙하여 생성된 행렬임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치.
  23. 제19항에 있어서,
    상기 변조 방식은 주파수 쉬프트 키잉(frequency shift keying: FSK) 방식 및 직교 진폭 변조(quadrature amplitude modulation: QAM) 방식을 기반으로 하는 변조 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치.
  24. 제19항에 있어서,
    상기 외부 부호화 방식 및 내부 부호화 방식은 비균일 반복 부호를 기반으로 하는 부호화 방식임을 특징으로 하는 BICM-ID 방식을 지원하는 통신 시스템의 신호 수신 장치.
KR1020140125040A 2014-09-19 2014-09-19 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법 KR102205614B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140125040A KR102205614B1 (ko) 2014-09-19 2014-09-19 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법
US14/860,007 US9819364B2 (en) 2014-09-19 2015-09-21 Apparatus and method for transmitting/receiving signal in communication system supporting bit-interleaved coded modulation with iterative decoding scheme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140125040A KR102205614B1 (ko) 2014-09-19 2014-09-19 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160034031A true KR20160034031A (ko) 2016-03-29
KR102205614B1 KR102205614B1 (ko) 2021-01-21

Family

ID=55526742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140125040A KR102205614B1 (ko) 2014-09-19 2014-09-19 반복 복호를 사용하는 비트 인터리빙 부호화 변조 방식을 지원하는 통신 시스템에서 신호 송/수신 장치 및 방법

Country Status (2)

Country Link
US (1) US9819364B2 (ko)
KR (1) KR102205614B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102178275B1 (ko) 2019-08-26 2020-11-12 국방과학연구소 인터리빙 주기 추정 장치 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110253B2 (en) * 2014-04-08 2018-10-23 Hitachi Kokusai Electric Inc. Receiver
CN107276954B (zh) * 2016-04-08 2020-04-14 中国移动通信有限公司研究院 一种基带信号处理方法及装置
DE102017110389B4 (de) * 2016-05-13 2020-02-13 Hyperstone Gmbh Verfahren und Decoder zur Softinput Decodierung von verallgemeinerten verketteten Codes
TWI656745B (zh) * 2017-04-21 2019-04-11 國立清華大學 非正交多工資料傳輸方法及傳輸裝置
US10440685B2 (en) * 2017-05-05 2019-10-08 Motorola Mobility Llc Interleaving sequential data in time and frequency domains

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074862A (ko) * 1999-05-20 2000-12-15 윤종용 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
KR20050056675A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 불균일 반복 축적 부호 부호화/복호화 장치 및 방법
KR20120101808A (ko) * 2011-03-07 2012-09-17 인하대학교 산학협력단 고성능 연접 ｂｃｈ 기반 순방향 오류 정정 시스템 및 방법
KR20140006445A (ko) * 2012-07-05 2014-01-16 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
KR20140006444A (ko) * 2012-07-05 2014-01-16 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031874A (en) * 1997-09-26 2000-02-29 Ericsson Inc. Unequal error protection in coded modulation schemes
CA2277474C (en) 1997-11-10 2004-04-06 Akira Shibutani Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
US6229824B1 (en) * 1999-05-26 2001-05-08 Xm Satellite Radio Inc. Method and apparatus for concatenated convolutional endcoding and interleaving
US8254245B2 (en) * 2007-04-27 2012-08-28 Lg Electronics Inc. Method for transmitting downlink control channel in a mobile communications system and a method for mapping the control channel to physical resource using block interleaver in a mobile communications system
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074862A (ko) * 1999-05-20 2000-12-15 윤종용 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
KR20050056675A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 불균일 반복 축적 부호 부호화/복호화 장치 및 방법
KR20120101808A (ko) * 2011-03-07 2012-09-17 인하대학교 산학협력단 고성능 연접 ｂｃｈ 기반 순방향 오류 정정 시스템 및 방법
KR20140006445A (ko) * 2012-07-05 2014-01-16 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
KR20140006444A (ko) * 2012-07-05 2014-01-16 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102178275B1 (ko) 2019-08-26 2020-11-12 국방과학연구소 인터리빙 주기 추정 장치 및 방법

Also Published As

Publication number Publication date
US9819364B2 (en) 2017-11-14
KR102205614B1 (ko) 2021-01-21
US20160087652A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
KR102494575B1 (ko) 송신 장치 및 그의 변조 방법
US9819364B2 (en) Apparatus and method for transmitting/receiving signal in communication system supporting bit-interleaved coded modulation with iterative decoding scheme
KR102504550B1 (ko) 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
US10630422B2 (en) Method and apparatus for channel encoding an channel decoding in a wireless communication system
US10469201B2 (en) Method and apparatus for coding/decoding in a communication or broadcasting system using high-order modulation
KR102295870B1 (ko) 위상 잡음에 최적화된 직교 진폭 변조를 위한 방법 및 장치
US10454618B2 (en) Apparatus and method for transmitting and receiving signal in communication system supporting rate compatible low density parity check code
US10771093B2 (en) Apparatus to improve flexibility of data transmission
US9258085B2 (en) Apparatus and method for transmitting and receiving signal in broadcasting and communication systems
KR20200133027A (ko) 논-유니폼 성상도
CN110086562A (zh) 发送装置、接收装置、发送方法和接收方法
US20170093435A1 (en) Data processing device and data processing method
KR20150084308A (ko) 무선 통신 시스템에서 채널의 비-가우시안 특성에 따른 적응적 채널 부호 선택 장치 및 방법
US20110276861A1 (en) Device, system and method of decoding wireless transmissions
Park et al. Two dimensional code based on low density parity check and Reed–Solomon codes for the terrestrial cloud transmission system
KR102189637B1 (ko) 수신 장치 및 그의 복호 방법
JP2018107700A (ja) 受信装置および受信方法
Telagam et al. Performance analysis of parallel concatenation of LDPC coded SISO-GFDM system for distinctive pulse shaping filters using USRP 2901 device and its application to WiMAX
US11876610B2 (en) Transmission device, reception device, transmission method, and reception method
KR102594859B1 (ko) 무선 통신 시스템에서 신호를 송/수신하는 장치 및 방법
Son et al. Performance of multitone‐frequency and quadrature‐amplitude modulation over Rayleigh fading channels
JP6271951B2 (ja) 送信装置、受信装置、デジタル放送システム及びチップ
KR101992145B1 (ko) 차세대 방송 시스템을 위한 변조 방법
Manzoor et al. BER Analysis of WiMAX using Diverse Channel Encoding Schemes over AWGN and Rayleigh Channel
Son et al. Coverage analysis of downlink cellular orthogonal frequency‐division multiple‐access networks using moment generating functions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right