이하에서 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
또한, 본 발명에 포함되는 전지 또는 전극조립체는 특별히 그 형태를 한정하지 아니하고 다양한 형태가 모두 포함될 수 있음을 물론이며, 예를 들어, 다수의 적층형 단위셀들을 길게 재단된 폴딩 분리막 시트로 권취한 스택-폴딩형 전극조립체, 적층형 단위셀들을 폴딩 분리막 시트로 권취하는 경우, 지그재그 방향으로 폴딩하는 Z형 스택-전극조립체 등이 모두 포함될 수 있다.
도 3은 본 발명에 따른 스택-폴딩형 전극조립체의 단위셀을 구성하는 C 타입 바이셀과 쿼드셀을 도시한다.
C 타입 바이셀은 음극/분리막/양극/분리막/음극 구조를 가지며, 쿼드셀은 양극/분리막/음극/분리막/양극/분리막/음극 구조를 갖는다. 단위셀 양극은, 예를 들어 양극 집전체의 양면에 양극 활물질, 도전재, 및 바인더의 혼합물을 도포한 후 건조 및 프레싱하여 제조되며, 필요에 따라서는 상기 혼합물에 충진제를 더 첨가하기도 한다. 단위셀 음극은 음극 집전체 상에 음극활물질을 도포, 건조 및 프레싱하여 제조되며, 필요에 따라 상기에서와 같은 도전재, 바인더, 충진제 등이 선택적으로 더 포함될 수 있다. 이와 같이 양극 및 음극들은 각각의 집전체(전극시트) 양면에 양극 활물질 또는 음극 활물질이 도포되어 있을 수 있으나, 편의상 도시하지 않았다.
도 4는 본 발명의 일 실시예에 따른 스택-폴딩형 비대칭 전극조립체 구조에 대한 모식도이다.
도 4를 참조하면, 스택-폴딩형 비대칭 전극조립체는 적층형 단위셀(110, 111, 112)이 복수 개 중첩되어 있고, 각각의 중첩부에서는 폴딩 분리막 시트(120)가 개재되어 있다. 폴딩 분리막 시트(120)는 단위셀(110, 111, 112)을 감쌀 수 있는 단위길이를 갖고, 단위길이마다 내측으로 꺾여서 중앙의 단위셀(110)로부터 시작되어 최외곽의 단위셀(112)까지 연속하여 각각의 단위셀(110, 111, 112)을 감싸는 구조로 단위셀(110, 111, 112)의 중첩부에 개재되어 있다. 또한 폴딩 분리막 시트(120)의 말단부는 열융착하거나 접착 테이프(125) 등을 붙여서 마무리된다.
전극조립체는 양극/분리막/음극/분리막/양극/분리막/음극 구조의 쿼드셀(110, 112), 음극/분리막/양극/분리막/음극 구조의 C 타입 바이셀(111)을 포함한다.
중첩된 단위셀들(110, 111, 112) 중 권취 개시점인 중앙부에는 쿼드셀(110)('중앙 단위셀')이 위치한다. 그리고, 이 중앙 단위셀을 중심으로 상하에 각각 위치하는 단위셀(111, 112)들은 서로 비대칭 구조를 갖게 된다. 전극조립체 최외곽에는 음극이 위치하도록 할 수 있다. 특히 본 실시예는 C 타입 바이셀(111)이 중앙 단위셀의 바로 아래에 놓이도록 폴딩되어지는 구조이다.
다수의 단위셀들이 양극/음극 대면 구조로 적층되었을 때, 가능하면 음극이 많은 면적을 차지하도록 구성함으로써, 예를 들어 리튬 이차전지에 사용되는 경우, 충방전시 리튬 금속 등이 음극에서 수지상 성장(dendrite)하는 현상을 최대한 억제할 수 있다. 이에 따라 양극보다 음극을 더 넓은 면적으로 형성하거나 및/또는 전극조립체 최외곽을 음극으로 구성할 수 있다.
도 5는 도 4의 스택-폴딩형 비대칭 전극조립체의 제조 공정에서 단위셀들의 배열 조합을 도시한 모식도이다.
이러한 스택-폴딩형 비대칭 전극조립체 제조방법을 살펴보면, 먼저 양극과 음극을 분리막이 개재된 상태로 적층하고, 소정 크기로 절단하여 복수개의 쿼드셀, 바이셀을 제조하여 단위셀들(110, 111, 112)을 마련한다. 폴딩 분리막 시트(120)를 길게 재단하여 준비한 후, 단위셀들(110, 111, 112)을 도 5와 같이 배열한다. 폴딩 분리막 시트(120)는 단위셀들(110, 111, 112)의 전극탭(미도시)을 노출시키면서 단위셀들(110, 111, 112)보다 약간 큰 폭을 가지고 있으며, 권취 후 전극조립체를 한차례 감싸는 연장된 길이를 가질 수 있고, 폴딩 분리막 시트(120)의 최외곽 말단은 열융착되거나 테이프가 붙여져 고정될 수 있다. 예를 들어, 열용접기 또는 열판 등을 마무리되는 폴딩 분리막 시트(120)에 접촉시켜 폴딩 분리막 시트(120) 자체가 열에 의해 용융되어 접착 고정되도록 할 수 있고, 접착 테이프(125) 등에 의해 마무리할 수도 있다.
이러한 스택-폴딩형 비대칭 전극조립체는, 긴 길이의 폴딩 분리막 시트(120) 상에 단위셀들(110, 111, 112)을 배열하고 폴딩 분리막 시트(120)의 일 단부(121)에서 시작하여 순차적으로 권취함으로써 제조된다. 이 때, 중앙 단위셀(110)을 폴딩 분리막 시트(120)로 1회 권취한 후, 인접하는 단위셀(111, 112)이 위치하는 외측으로 폴딩 분리막 시트(120)를 접어서 각각의 단위셀(111, 112)을 중첩하여 폴딩한다.
단위셀들(110, 111, 112)의 배열 조합을 살펴보면, 폴딩 분리막 시트(120)의 첫번째 단에 중앙 단위셀(110)인 쿼드셀을 위치시키고 소정의 간격으로 단위셀들(111, 112)을 연속하여 위치시킨다. 제1 단위셀, 즉 중앙 단위셀(110)과 제2 단위셀(111)은 적어도 한 개의 단위셀에 대응하는 폭 간격으로 이격된 거리에 위치되어 있어서, 권취 과정에서 중앙 단위셀(110)의 외면이 폴딩 분리막 시트(120)로 완전히 도포된 후 중앙 단위셀(110)의 하단면 전극(양극)이 제2 단위셀(111)의 상단면 전극(음극)에 접하게 된다.
폴딩 분리막 시트(120) 상에 위치된 상태로 권취되는 단위셀들의 수는 각 쿼드셀, 바이셀 등 단위셀의 구조와 최종 제조되는 전지의 소망하는 용량 등 다양한 요소들에 의하여 결정될 수 있다. 도시의 편의상 도 4에서 단위셀은 3개를 나타내었으나 스택-폴딩형 전극조립체에 포함되는 단위셀 개수는 그보다 적거나 많을 수 있으며, 특히 HEV 용도로 사용될 전극조립체는 스택수가 10 이상이다.
폴딩 분리막 시트(120)는 단위셀을 구성하는 분리막과 동일한 소재일 수 있다. 상기 폴딩 분리막 시트 또는 분리막은 미세 기공을 포함하는 폴리에틸렌 필름, 폴리프로필렌 필름, 또는 이들 필름의 조합에 의해서 제조되는 다층 필름, 및 폴리비닐리덴 플루오라이드, 폴리에틸렌 옥사이드, 폴리아크릴로니트릴, 또는 폴리비닐리덴 플루오라이드 헥사플루오로프로필렌 공중합체의 고분자 전해질용 고분자 필름으로 이루어진 군으로부터 선택되는 어느 한 개 이상의 재질로 이루어진 것일 수 있으며, 상기 재질을 이용하여 제조된 단층 또는 이중층 이상의 다층으로 이루어진 폴딩 분리막 시트 또는 분리막일 수 있다.
이후의 전지 제조 공정은 다음과 같다. 제작된 스택-폴딩형 전극조립체의 전극탭 부분에 양극과 음극 리드를 웰딩한다. 이 때 상기 양극으로는 알루미늄, 음극으로는 구리를 사용하는 것이 효과적이다. 상기 웰딩한 셀을 알루미늄 파우치로 패킹(packing) 작업 후 전해액을 주입한다.
상기 전해액으로는 당분야에서 사용하는 것으로 그 성분을 특별히 한정하지 않는다. 구체적으로 DMC(dimethyl carbonate), EC(ethylene carbonate), EMC(ethyl methyl carbonate), PC(propylene carbonate), EC(ethylene carbonate), DMC(dimethyl carbonate), DMA(dimethyl acetamide), DMF(N,N-dimethylformamide), NMP(N-methyl-2-pyrrolidinone), DMSO(dimethyl sulfoxide), THF(tetrahydrofuran), 및 DEC(diethylene carbonate) 등 중에서 선택한 1 종 이상을 사용한다.
도 4에 도시한 구조에서는, 중앙에 쿼드셀(110)을 기준으로, 위에는 다른 쿼드셀(112)이, 아래에는 C 타입 바이셀(111)이 오는 것을 예로 들었다. 전극조립체에 한 개만 포함되는 C 타입 바이셀은 이렇게 중앙 단위셀보다 아래에 위치하거나 중앙 단위셀보다 위에 오는 경우도 가능하다.
예를 들어 도 6은 그러한 경우의 전극조립체를 도시한다. 도 6은 본 발명의 다른 실시예에 따른 스택-폴딩형 비대칭 전극조립체 구조에 대한 모식도이고, 도 7은 도 6의 스택-폴딩형 비대칭 전극조립체의 제조 공정에서 단위셀들의 배열 조합을 도시한 모식도이다.
도 6에 따른 스택-폴딩형 비대칭 전극조립체는 적층형 단위셀들(210, 211, 212, 213)이 중첩되어 있고, 각각의 중첩부에서는 폴딩 분리막 시트(220)가 개재되어 있다. 폴딩 분리막 시트(220)는 단위셀들(210, 211, 212, 213)을 감쌀 수 있는 단위길이를 갖고, 단위길이마다 내측으로 꺾여서 중앙의 단위셀(210)로부터 시작되어 최외곽의 단위셀(213)까지 연속하여 각각의 단위셀들(210, 211, 212, 213)을 감싸는 구조로 단위셀들(210, 211, 212, 213)의 중첩부에 개재되어 있다. 또한 폴딩 분리막 시트(220)의 말단부는 열융착하거나 접착 테이프(225) 등을 붙여서 마무리된다. 전극조립체는 C 타입 바이셀(212)과 쿼드셀(210, 211, 213)을 포함한다.
이러한 스택-폴딩형 비대칭 전극조립체는, 긴 길이의 폴딩 분리막 시트(220) 상에 단위셀들(210, 211, 212, 213)을 배열하고 폴딩 분리막 시트(220)의 일 단부(221)에서 시작하여 순차적으로 권취함으로써 제조된다. 폴딩 분리막 시트(220)의 첫번째 단에 중앙 단위셀(210)인 쿼드셀을 위치시키고 소정의 간격으로 단위셀들(211, 212, 213)을 연속하여 위치시킨다. 이러한 단위셀들(210, 211, 212, 213)은 권취시 적층된 계면에서 양극과 음극이 대면하도록 구성되어야 하는 바, 중앙 단위셀(210)은 상단면 전극이 양극인 쿼드셀이고, 제2 단위셀(211)은 상단면 전극이 양극인 쿼드셀이며, 제3 단위셀(212)은 상단면 전극이 음극인 C 타입 바이셀이고, 제4 단위셀(213)은 상단면 전극이 양극인 쿼드셀로 이루어져 있다.
도 7에 도시한 바와 같이, 본 실시예에서는 폴딩 분리막 시트(220) 위에 모든 단위셀들(210, 211, 212, 213)의 음극이 위치한다. 종래에 비해 단위셀들의 전극 배향 방향을 교번 배향 방식에 의해 배열할 필요 없이, 한 개의 C 타입 바이셀과 두 개 이상의 쿼드셀을 포함하는 모든 단위셀들의 음극이 폴딩 분리막 시트 상에 놓이도록 배열한 후 권취하여 제조할 수 있으므로, 제조 공정을 단순화시켜 생산 효율을 크게 향상시킬 수 있다.
도 7에 도시한 바와 같이 폴딩 분리막 시트(220) 위에 모든 단위셀들(210, 211, 212, 213)의 음극이 위치하는 경우에는 폴딩 분리막 시트(220) 대신에 양쪽 표면의 성질이 다른 비대칭 분리막을 사용할 수 있다. 도 1 및 도 2를 참조하여 설명한 종래의 경우에는 폴딩 분리막 시트에 놓이는 전극이 교번적으로 극성이 바뀌게 되므로 이러한 비대칭 분리막 구조를 적용할 수가 없다. 도 8 내지 도 11에 본 발명에 따라 비대칭 분리막을 적용한 예들을 도시하였다.
먼저 도 8은 본 발명의 또 다른 실시예에 따른 스택-폴딩형 전극조립체 제조 공정을 설명하기 위해 단위셀들의 배열 조합을 도시한 모식도이고, 도 9는 그에 따른 스택-폴딩형 전극조립체 구조에 대한 모식도이다.
폴딩 분리막 시트(220')는 양쪽 표면의 성질이 다른 비대칭 분리막이다. 구체적으로는 제1 분리막(222)과 제2 분리막(223)의 적층 구조이고, 제1 분리막(222)에 모든 단위셀들(210, 211, 212, 213)의 음극이 위치하도록 배열한다. 예를 들어, 제1 분리막(222)과 제2 분리막(223)은 기공의 크기, 분포, 두께 등의 설계 구조가 다른 막일 수 있다. 이러한 설계는 양·음극 특성에 최적화되게 변경할 수 있다. 예를 들어 본 실시예에서 제1 분리막(222)은 음극과 분리막간의 접촉면을 선택적으로 개질하기 위한 조성 및/또는 두께를 적용하고 제2 분리막(223)은 양극과 분리막간의 접촉면을 선택적으로 개질하기 위한 조성 및/또는 두께를 적용한다.
도 8과 같이 배열한 후 폴딩 분리막 시트(220)의 일 단부(221)에서 시작하여 순차적으로 권취하면, 도 9에 도시한 바와 같은 스택-폴딩형 전극조립체를 얻을 수 있다.
도 8에서 제1 분리막(222)에 C 타입 바이셀(212)과 쿼드셀들(210, 211, 213)의 음극이 놓이고, 제2 분리막(223)에 C 타입 바이셀(212)과 쿼드셀들(210, 211, 213)의 양극이 놓이는 구조가 된다. 그러므로, 본 발명에 따르면, 비대칭 분리막의 특정면을 단위셀들의 양·음극에 선택적으로 접촉함으로써 전지 성능을 개선할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 스택-폴딩형 비대칭 전극조립체 및 그 제조 공정을 설명하기 위해 단위셀들의 배열 조합을 도시한 모식도이고, 도 11은 그에 따른 스택-폴딩형 비대칭 전극조립체 구조에 대한 모식도이다.
도 10과 도 11에 도시된 예는 도 8 및 도 9에 도시된 예와 비교시 폴딩 분리막 시트(220")가 변경된 것이다.
폴딩 분리막 시트(220")는 분리막 원단(227), 분리막 원단(227)의 한쪽 표면에 형성된 음극용 무기물과 바인더를 포함하는 코팅층(226), 및 분리막 원단(227)의 다른쪽 표면에 형성된 양극용 무기물과 바인더를 포함하는 코팅층(228)을 포함한다. 도 10에서와 같이 음극용 무기물과 바인더를 포함하는 코팅층(226)에 C 타입 바이셀(212)과 쿼드셀들(210, 211, 213)의 음극을 놓고 권취하면, 도 11에서와 같이 음극용 무기물과 바인더를 포함하는 코팅층(226)에는 C 타입 바이셀(212)과 쿼드셀들(210, 211, 213)의 음극이 놓이게 되고 양극용 무기물과 바인더를 포함하는 코팅층(228)에는 C 타입 바이셀(212)과 쿼드셀들(210, 211, 213)의 양극이 놓이게 된다.
분리막 원단(227)은 섬유, 바람직하게는 폴리아미드, 폴리아크릴로니트릴, 폴리에스테르[예: 폴리에틸렌 테레프탈레이트(PET)] 및/또는 폴리올레핀[예: 폴리에틸렌(PE) 또는 폴리프로필렌(PP)], 유리 섬유 또는 세라믹 섬유로부터 선택된 섬유를 포함한다. 바람직하기로는 용융 온도가 100℃를 초과하고 융점이 110℃를 초과하는 중합체 섬유를 포함할 수도 있다. 또한, 분리막 원단(227) 및/또는 코팅층(226, 228)은 바람직하게는 Li2CO3, Li3N 또는 LiAlO3을 포함할 수 있다. 폴딩 분리막 시트(220")를 통한 이온 전도율을 바람직하게는 이로써 증가시킬 수 있다. 코팅층(226, 228)을 형성하는 무기물은 SiO2, Al2O3, ZrO2 또는 SiC를 포함할 수 있다.
폴딩 분리막 시트(220")는 이차전지 셀 성능을 개선하기 위해 바인더와 무기물을 코팅한 분리막으로서, 음극용 무기물과 바인더를 포함하는 코팅층(226)에는 항상 단위셀들의 음극이 놓이고, 양극용 무기물과 바인더를 포함하는 코팅층(228)에는 항상 단위셀들의 양극이 놓이게 되므로 비대칭 분리막 효과를 극대화시킬 수 있다.
이와 같이 본 발명에 따르면, 모든 단위셀들의 음극이 폴딩 분리막 시트(220")의 음극용 무기물과 바인더를 포함하는 코팅층(226) 상에 놓이도록 배열한 후 권취하여 제조할 수 있으므로, 제조 공정을 단순화시켜 생산 효율을 크게 향상시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 스택-폴딩형 전극조립체는 단위셀로서 양극/분리막/음극/분리막/양극/분리막/음극 구조의 쿼드셀을 두 개 이상 포함하고, 음극/분리막/양극/분리막/음극 구조의 C 타입 바이셀을 한 개 포함한다. 동일 전극수에서 단위조립체 총 개수가 감소함에 따라 라미네이션 횟수를 감소시킬 수 있고, 단위조립체 감소에 의해 폴딩 횟수가 감소하고 설계 자유도는 증가된다.
종래 A 타입 바이셀 및 C 타입 바이셀 두 종류를 제조한 후 각각의 바이셀들을 교번식으로 권취하는 제조방법에 비해, 셀 유형(A 타입 바이셀, C 타입 바이셀)의 교환에 따른 시간 손실을 감소시킬 수 있으므로, 전지 제조 효율성을 극대화할 수 있다. 단위셀들의 전극 배향 방향을 교번 배향 방식에 의해 배열할 필요 없이, 한 개의 C 타입 바이셀과 두 개 이상의 쿼드셀을 포함하는 모든 단위셀들의 음극이 폴딩 분리막 시트 상에 놓이도록 배열한 후 권취하여 제조할 수 있으므로, 제조 공정을 단순화시켜 생산 효율을 크게 향상시킬 수 있다. 특히 비대칭 분리막의 특정면을 단위셀들의 양·음극에 선택적으로 접촉함으로써 전지 성능을 개선할 수 있다.
이하에서는 비대칭 전극조립체인 경우의 본 발명의 설계 자유도 증가 효과 및 셀 설계 단계에 대해 더 상세히 설명한다.
도 12는 본 발명에 따른 비대칭 전극조립체에서 스택수가 3 이상인 경우에 가능한 예들을 도시한 것이다. (a)에서 (e)로 갈수록 쿼드셀의 개수가 1개씩 증가한다. 이것은 (a)와 같이 두 개의 쿼드셀과 한 개의 C 타입 바이셀을 포함하는 전극조립체를 기본으로 하여 쿼드셀을 한개씩 추가하면서 전극수가 4개씩 증가하는 셀 설계를 한 결과에 따른 것이다. 도면에서 C 타입 바이셀은 전극조립체의 권취 개시부인 중심 바로 위나 아래에 오는 경우를 예로써 도시하였으나, C 타입 바이셀은 전극조립체의 최외곽 또는 스택 중간 위치에 삽입할 수 있다. 표 2는 이와 같은 본 발명에 따른 비대칭 구조의 전극조립체에서 스택수와 전극수를 나타낸다.
표 2
스택수(실시예) | 3 | 4 | 5 | 6 | 7 |
전극수(실시예) | 11 | 15 | 19 | 23 | 27 |
기존 전극조립체로 환산한 스택수 | 3.67(*) | 5.00 | 6.33(*) | 7.67(*) | 9.00 |
이것의 전극수는 11, 15, 19, 23, 27 순으로 4개씩 증가하는 설계가 가능함을 알 수 있다. 도 1 및 도 2에 따른 종래기술에서 전극수가 6개씩 증가하는 것에 비하면 미세 전극수 조절이 가능함을 확인할 수 있다.
도 13은 비교예로서 쿼드셀과 C 타입 바이셀을 포함하되 C 타입 바이셀이 권취 개시부인 중심에 옴으로써 대칭 구조의 전극조립체가 되는 경우의 예들을 도시한 것이다. 대칭구조이므로 (a)에서 (d)로 갈수록 쿼드셀의 개수가 2개씩 증가한다. 이에 따라 전극수는 8개씩 증가하게 된다. 표 3은 이와 같은 비교예에 따른 대칭 구조의 전극조립체에서 스택수와 전극수를 나타낸다.
표 3
스택수(실시예) | 3 | 5 | 7 | 9 |
전극수(실시예) | 11 | 19 | 27 | 35 |
기존 전극조립체로 환산한 스택수 | 3.67(*) | 6.33(*) | 9.00 | 11.67(*) |
이와 같이 본 발명은 비대칭 구조를 가짐으로써, 대칭 구조의 전극조립체에 비해서도 미세 전극수 조절이 가능함을 확인할 수 있다.
도 12와 같은 본 발명에서 (a) 내지 (e)를 기존 스택-폴딩형 전극조립체의 스택수로 환산한 경우를 보면 표 2에서와 같이 3.67, 5.00, 6.33, 7.67, 9.00이다. 별표(*) 표시한 바와 같이, 3.67, 6.33, 7.67은 기존에 바이셀로만 구성된 스택-폴딩형 전극조립체(도 1 및 도 2)에서는 구현 불가능한 스택수이고, 7.67은 대칭 구조의 비교예에서도 구현 불가능한 스택수이다. 이와 같이 본 발명에 따르면 셀 설계 자유도가 증가한다.
이상 살펴본 바와 같이, 본 발명에 따르면 전극수가 4개씩 증가하는 설계가 가능하여 6개 또는 8개씩 전극수를 늘려야 하는 경우에 비하여 전극수 미세 조절이 가능하고 기존 방법으로는 구현할 수 없는 스택수가 구현되므로 설계 자유도가 높다. 기존 스택-폴딩형 전극조립체로는 구현 불가능한 스택수를 구현할 수 있을 뿐 아니라, 같은 전극수를 갖더라도 실제로는 스택수가 더 적게 되어 라미네이션 및 폴딩 횟수가 줄어드는 이점이 있다(상기 표 2에서 실제 스택수는 4 또는 7인 경우 기존 구조로 환산한 스택수는 이보다 큰 5 또는 9임). 이에 따라, 폴딩 치수 공차, 불량률을 감소시킬 수 있고, 라미네이션, 폴딩 공정 시간을 감소시킬 수 있다. 뿐만 아니라, 전극조립체를 구성하는 단위셀들이 C 타입 바이셀은 한 개이고 나머지는 쿼드셀이므로 종래와 같이 셀 타입 변경을 고려하는 제조방법에 비해서는 셀 제조 효율이 높아진다.
이와 같이 본 발명은 단순히 쿼드셀, 바이셀 조합으로 전극조립체를 구성한 것에 그치는 것이 아니고 쿼드셀, 바이셀 조합을 통하여 셀 설계 자유도를 증가시키고 폴딩 횟수를 감소시킨다는 특징이 있음을 간과하여서는 안 된다.
도 14는 본 발명의 또 다른 실시예에 따른 스택-폴딩형 대칭 전극조립체 구조에 대한 모식도이다.
도 14를 참조하면, 스택-폴딩형 대칭 전극조립체는 단위셀(310, 311, 312)이 복수 개 중첩되어 있고, 각각의 중첩부에서는 폴딩 분리막 시트(320)가 개재되어 있다. 폴딩 분리막 시트(320)는 단위셀(310, 311, 312)을 감쌀 수 있는 단위길이를 갖고, 단위길이마다 내측으로 꺾여서 중앙의 단위셀(310)로부터 시작되어 최외곽의 단위셀(312)까지 연속하여 각각의 단위셀(310, 311, 312)을 감싸는 구조로 단위셀(310, 311, 312)의 중첩부에 개재되어 있다. 또한 폴딩 분리막 시트(320)의 말단부는 열융착하거나 접착 테이프(325) 등을 붙여서 마무리된다.
단위셀 중 권취 개시점인 중앙부에는 C 타입 바이셀(310)이 위치하고, 다른 단위셀들은 모두 쿼드셀(311, 312)이다. 중앙 C 타입 바이셀(310)을 중심으로 상하에 각각 위치하는 쿼드셀(311, 312)들은 전극이 서로 대칭 구조를 갖게 된다. 전극조립체 최외곽에는 음극이 위치하게 된다.
특히 도 14에 도시한 전극조립체에서는 폴딩 분리막 시트(320)가 양쪽 표면의 성질이 다른 비대칭 분리막이다. 구체적으로는 제1 분리막(322)과 제2 분리막(323)의 적층 구조이고, 제1 분리막(322)에 C 타입 바이셀(310)과 쿼드셀들(311, 312)의 음극이 놓이고, 제2 분리막(323)에 C 타입 바이셀(310)과 쿼드셀들(311, 312)의 양극이 놓이는 구조이다. 예를 들어, 제1 분리막(322)과 제2 분리막(323)은 기공의 크기, 분포, 두께 등의 설계 구조가 다른 막일 수 있다. 이러한 설계는 양·음극 특성에 최적화되게 변경할 수 있다. 그러므로, 본 발명에 따르면, 비대칭 분리막의 특정면을 단위셀들의 양·음극에 선택적으로 접촉함으로써 전지 성능을 개선할 수 있다.
도 15는 도 14의 스택-폴딩형 대칭 전극조립체의 제조 공정에서 단위셀들의 배열 조합을 도시한 모식도이다.
이러한 스택-폴딩형 전극조립체 제조방법을 살펴보면, 먼저 양극과 음극을 분리막이 개재된 상태로 적층하고, 소정 크기로 절단하여 복수개의 쿼드셀, 바이셀을 제조하여 단위셀들(310, 311, 312)을 마련한다. 폴딩 분리막 시트(320)를 길게 재단하여 준비한 후, 단위셀들(310, 311, 312)을 도 15와 같이 배열한다. 폴딩 분리막 시트(320)는 단위셀들(310, 311, 312)의 전극탭(미도시)을 노출시키면서 단위셀들(310, 311, 312)보다 약간 큰 폭을 가지고 있으며, 권취 후 전극조립체를 한차례 감싸는 연장된 길이를 가질 수 있고, 폴딩 분리막 시트(320)의 최외곽 말단은 열융착되거나 테이프가 붙여져 고정될 수 있다. 예를 들어, 열용접기 또는 열판 등을 마무리되는 폴딩 분리막 시트(320)에 접촉시켜 폴딩 분리막 시트(320) 자체가 열에 의해 용융되어 접착 고정되도록 할 수 있고, 접착 테이프(325) 등에 의해 마무리할 수도 있다.
이러한 스택-폴딩형 전극조립체는, 긴 길이의 폴딩 분리막 시트(320) 상에 단위셀들(310, 311, 312)을 배열하고 폴딩 분리막 시트(320)의 일 단부(321)에서 시작하여 순차적으로 권취함으로써 제조된다. 이 때, 중앙 단위셀(310)을 폴딩 분리막 시트(320)로 1회 권취한 후, 인접하는 단위셀(311, 312)이 위치하는 외측으로 폴딩 분리막 시트(320)를 접어서 각각의 단위셀(311, 312)을 중첩하여 폴딩한다.
단위셀들(310, 311, 312)의 배열 조합을 살펴보면, 폴딩 분리막 시트(320)의 첫번째 단에 중앙 단위셀(310)인 C 타입 바이셀을 위치시키고 소정의 간격으로 단위셀들(311, 312)을 연속하여 위치시킨다. 제1 단위셀, 즉 중앙 단위셀(310)과 제2 단위셀(311)은 적어도 한 개의 단위셀에 대응하는 폭 간격으로 이격된 거리에 위치되어 있어서, 권취 과정에서 중앙 단위셀(310)의 외면이 폴딩 분리막 시트(320)로 완전히 도포된 후 중앙 단위셀(310)의 하단면 전극(음극)이 제2 단위셀(311)의 상단면 전극(양극)에 접하게 된다.
폴딩 분리막 시트(320) 상에 위치된 상태로 권취되는 단위셀들의 수는 각 쿼드셀, 바이셀 등 단위셀의 구조와 최종 제조되는 전지의 소망하는 용량 등 다양한 요소들에 의하여 결정될 수 있다. 도시의 편의상 도 14에서 단위셀은 3개를 나타내었으나 스택-폴딩형 전극조립체에 포함되는 단위셀 개수는 그보다 적거나 많을 수 있으며, 특히 HEV 용도로 사용될 전극조립체는 스택수가 10 이상이다.
폴딩 분리막 시트(320)는 제1 분리막(322)과 제2 분리막(323)의 적층 구조여서 양쪽 표면의 성질이 다른 비대칭 분리막이다. 본 실시예에서는 제1 분리막(322)에 C 타입 바이셀(310)과 쿼드셀들(311, 312)의 음극을 위치시켜 라미네이션한 후 권취함에 따라, 종래 A 타입 바이셀 및 C 타입 바이셀 두 종류를 제조한 후 각각의 바이셀들을 교번식으로 권취하는 제조방법에 비해, 셀 유형(A 타입 바이셀, C 타입 바이셀)의 교환에 따른 시간 손실을 감소시킬 수 있으므로, 전지 제조 효율성을 극대화할 수 있다. 단위셀들의 전극 배향 방향을 교번 배향 방식에 의해 배열할 필요 없이, 모든 단위셀들의 음극이 폴딩 분리막 시트 상에 놓이도록 배열한 후 권취하여 제조할 수 있으므로, 제조 공정을 단순화시켜 생산 효율을 크게 향상시킬 수 있다.
폴딩 분리막 시트(320)는 단위셀을 구성하는 분리막과 동일한 소재일 수 있다. 이 경우 단위셀인 C 타입 바이셀과 쿼드셀은 도 16에 도시한 바와 같은 구조를 가질 수 있다.
상기 폴딩 분리막 시트 또는 분리막은 미세 기공을 포함하는 폴리에틸렌 필름, 폴리프로필렌 필름, 또는 이들 필름의 조합에 의해서 제조되는 다층 필름, 및 폴리비닐리덴 플루오라이드, 폴리에틸렌 옥사이드, 폴리아크릴로니트릴, 또는 폴리비닐리덴 플루오라이드 헥사플루오로프로필렌 공중합체의 고분자 전해질용 고분자 필름으로 이루어진 군으로부터 선택되는 어느 한 개 이상의 재질로 이루어진 것일 수 있으며, 상기 재질을 이용하여 제조된 이중층 이상의 다층으로 이루어진 폴딩 분리막 시트 또는 분리막일 수 있다.
본 발명에 따르면, 바이셀보다 전극이 많은 쿼드셀을 사용함에 따라 기존 대비 동일한 전극수에서 단위 조립체를 감소시킬 수 있으므로 폴딩 횟수를 감소시킬 수 있다. 이에 따라, 폴딩 치수 공차, 불량률을 감소시킬 수 있고, 라미네이션, 폴딩 공정 시간을 감소시킬 수 있다.
그리고, 비대칭 분리막을 사용함에 전지 성능을 개선할 수 있다. 예를 들어 본 실시예에서 제1 분리막(322)은 음극과 분리막간의 접촉면을 선택적으로 개질하기 위한 조성 및/또는 두께를 적용하고 제2 분리막(323)은 양극과 분리막간의 접촉면을 선택적으로 개질하기 위한 조성 및/또는 두께를 적용함으로써 비대칭 분리막면에 양·음극을 선택적으로 접촉하여 전지 성능을 개선하는 것이 가능하다.
도 1 및 도 2를 참조하여 설명한 종래의 경우에는 폴딩 분리막 시트에 놓이는 전극이 교번적으로 극성이 바뀌게 되므로 이러한 비대칭 분리막 구조를 적용할 수가 없다.
도 17은 본 발명의 또 다른 실시예에 따른 스택-폴딩형 대칭 전극조립체 구조에 대한 모식도이고, 도 18은 도 17의 스택-폴딩형 대칭 전극조립체의 제조 공정에서 단위셀들의 배열 조합을 도시한 모식도이다.
도 17과 도 18에 도시된 예는 도 14 및 도 15에 도시된 예와 비교시 폴딩 분리막 시트(320')가 변경된 것이다.
도시한 바와 같이, 폴딩 분리막 시트(320')는 분리막 원단(327), 분리막 원단(327)의 한쪽 표면에 형성된 음극용 무기물과 바인더를 포함하는 코팅층(326), 및 분리막 원단(327)의 다른쪽 표면에 형성된 양극용 무기물과 바인더를 포함하는 코팅층(328)을 포함한다. 이 때, 음극용 무기물과 바인더를 포함하는 코팅층(326)에는 C 타입 바이셀(310)과 쿼드셀들(311, 312)의 음극이 놓이고, 양극용 무기물과 바인더를 포함하는 코팅층(328)에는 C 타입 바이셀(310)과 쿼드셀들(311, 312)의 양극이 놓인다.
분리막 원단(327)은 섬유, 바람직하게는 폴리아미드, 폴리아크릴로니트릴, 폴리에스테르[예: 폴리에틸렌 테레프탈레이트(PET)] 및/또는 폴리올레핀[예: 폴리에틸렌(PE) 또는 폴리프로필렌(PP)], 유리 섬유 또는 세라믹 섬유로부터 선택된 섬유를 포함한다. 바람직하기로는 용융 온도가 100℃를 초과하고 융점이 310℃를 초과하는 중합체 섬유를 포함할 수도 있다. 또한, 분리막 원단(327) 및/또는 코팅층(326, 328)은 바람직하게는 Li2CO3, Li3N 또는 LiAlO3을 포함할 수 있다. 폴딩 분리막 시트(320')를 통한 이온 전도율을 바람직하게는 이로써 증가시킬 수 있다. 코팅층(326, 328)을 형성하는 무기물은 SiO2, Al2O3, ZrO2 또는 SiC를 포함할 수 있다.
이와 같이 본 발명에 따르면, 도 18에 도시한 바와 같이, 종래에 비해 단위셀들의 전극 배향 방향을 교번 배향 방식에 의해 배열할 필요 없이, 한 개의 C 타입 바이셀과 두 개 이상의 쿼드셀을 포함하는 모든 단위셀들의 음극이 폴딩 분리막 시트(320')의 음극용 무기물과 바인더를 포함하는 코팅층(326) 상에 놓이도록 배열한 후 권취하여 제조할 수 있으므로, 제조 공정을 단순화시켜 생산 효율을 크게 향상시킬 수 있다.
폴딩 분리막 시트(320')는 이차전지 셀 성능을 개선하기 위해 바인더와 무기물을 코팅한 분리막으로서, 음극용 무기물과 바인더를 포함하는 코팅층(326)에는 항상 단위셀들의 음극이 놓이고, 양극용 무기물과 바인더를 포함하는 코팅층(328)에는 항상 단위셀들의 양극이 놓이게 되므로 비대칭 분리막 효과를 극대화시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 스택-폴딩형 대칭 전극조립체는 단위셀로서 양극/분리막/음극/분리막/양극/분리막/음극 구조의 쿼드셀을 두 개 이상 포함하게 되고 권취 개시점인 중심부에는, 음극/분리막/양극/분리막/음극 구조의 C 타입 바이셀을 한 개 포함한다. 동일 전극수에서 단위조립체 총 개수가 감소함에 따라 라미네이션 횟수를 감소시킬 수 있고, 단위조립체 감소에 의해 폴딩 횟수가 감소하고 설계 자유도는 증가된다.
이하에서는 스택-폴딩형 대칭 전극조립체인 경우의 본 발명의 설계 자유도 증가 효과 및 셀 설계 단계에 대해 더 상세히 설명한다.
도 19는 본 발명에 따른 대칭 전극조립체에서 스택수가 3 이상인 경우에 가능한 예들을 도시한 것이다. (a)에서 (d)로 갈수록 쿼드셀의 개수가 2개씩 증가한다. 이것은 (a)와 같이 두 개의 쿼드셀과 한 개의 C 타입 바이셀을 포함하는 전극조립체를 기본으로 하여 쿼드셀을 2개씩 추가하면서 전극수가 8개씩 증가하는 셀 설계를 한 결과에 따른 것이다. 표 4는 이와 같은 본 발명에 따른 전극조립체에서 스택수와 전극수를 나타낸다.
표 4
스택수(실시예) | 3 | 5 | 7 | 9 |
전극수(실시예) | 11 | 19 | 27 | 35 |
기존 전극조립체로 환산한 스택수 | 3.67(*) | 6.33(*) | 9.00 | 11.67(*) |
본 발명에서 (a) 내지 (d)를 기존 스택-폴딩형 전극조립체의 스택수로 환산한 경우를 보면 표 4에서와 같이 3.67, 6.33, 9.00, 11.67이다. 별표(*) 표시한 바와 같이, 3.67, 6.33, 11.67은 기존에 바이셀로만 구성된 스택-폴딩형 전극조립체(도 1 및 도 2)에서는 구현 불가능한 스택수이다. 이와 같이 본 발명에 따르면 셀 설계 자유도가 증가한다.
이상 살펴본 바와 같이, 본 발명에 따르면 기존 방법으로는 구현할 수 없는 스택수가 구현되므로 설계 자유도가 높을 뿐 아니라, 같은 전극수를 갖더라도 실제로는 스택수가 더 적게 되어 라미네이션 및 폴딩 횟수가 줄어드는 이점이 있다(상기 표 4에서 실제 스택수는 7인 경우 기존 구조로 환산한 스택수는 이보다 큰 9임). 이에 따라, 폴딩 치수 공차, 불량률을 감소시킬 수 있고, 라미네이션, 폴딩 공정 시간을 감소시킬 수 있다. 뿐만 아니라, 전극조립체를 구성하는 단위셀들이 C 타입 바이셀은 한 개이고 나머지는 쿼드셀이므로 종래와 같이 셀 타입 변경을 고려하는 제조방법에 비해서는 셀 제조 효율이 높아진다. 비대칭 분리막을 적용하여 전지 특성을 더욱 개선할 수 있는 효과도 뛰어나다.
이상, 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.