WO2016009577A1 - Method for forming nitride semiconductor layer and method for manufacturing semiconductor device - Google Patents

Method for forming nitride semiconductor layer and method for manufacturing semiconductor device Download PDF

Info

Publication number
WO2016009577A1
WO2016009577A1 PCT/JP2015/001479 JP2015001479W WO2016009577A1 WO 2016009577 A1 WO2016009577 A1 WO 2016009577A1 JP 2015001479 W JP2015001479 W JP 2015001479W WO 2016009577 A1 WO2016009577 A1 WO 2016009577A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
layer
substrate
gan
buffer layer
Prior art date
Application number
PCT/JP2015/001479
Other languages
French (fr)
Japanese (ja)
Inventor
佳明 醍醐
Original Assignee
キヤノンアネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社 filed Critical キヤノンアネルバ株式会社
Priority to JP2015548510A priority Critical patent/JP6001194B2/en
Priority to KR1020157024926A priority patent/KR101687595B1/en
Publication of WO2016009577A1 publication Critical patent/WO2016009577A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/08Epitaxial-layer growth by condensing ionised vapours
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

The present invention has: a step for epitaxially growing a buffer layer on a substrate, said buffer layer being formed of AlN or AlGaN; and a step for epitaxially growing, on the buffer layer, a nitride semiconductor layer containing at least GaN by means of a sputtering method wherein a nitride target containing Ga and GaN is used, and the flow rate of a nitrogen-containing reactive gas is set less than 20 % of the flow rate of the whole process gas.

Description

窒化物半導体層の成膜方法及び半導体装置の製造方法Method for forming nitride semiconductor layer and method for manufacturing semiconductor device
 本発明は、窒化物半導体層をエピタキシャル成長する窒化物半導体層の成膜方法及び半導体装置の製造方法に関する。 The present invention relates to a method for forming a nitride semiconductor layer for epitaxial growth of a nitride semiconductor layer and a method for manufacturing a semiconductor device.
 窒化物半導体は、IIIb族元素であるアルミニウム(Al)、ガリウム(Ga)、インジウム(In)と、V族元素である窒素(N)とからなる化合物半導体材料であり、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)、およびそれらの混晶(AlGaN、InGaN、InAlN、AlGaInN)から構成される。これらの中で、GaNをベースにした発光ダイオード(LED:Light Emitting Diode)、レーザダイオード(LD:Laser Diode)などの発光デバイスは既に広く普及しており、今後、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)などを用いた高周波・パワーデバイスも普及し始めるものと考えられる。 The nitride semiconductor is a compound semiconductor material composed of group IIIb elements aluminum (Al), gallium (Ga), indium (In) and group V element nitrogen (N), and includes aluminum nitride (AlN), It is composed of gallium nitride (GaN), indium nitride (InN), and mixed crystals thereof (AlGaN, InGaN, InAlN, AlGaInN). Among these, light-emitting devices such as GaN-based light emitting diodes (LED: Light Emitting Diode) and laser diodes (LD: Laser Diode) are already widely used. In the future, high electron mobility transistors (HEMT) will be used. High-frequency and power devices using High Electron Mobility Transistor) are also expected to become popular.
 一般に、窒化物半導体は、有機金属化学気相成長(MOCVD)法によって成膜されている。MOCVD法は、精密な膜厚及び組成の制御が可能で、成膜速度が速いというメリットを有しているが、ランニングコストが高い、パーティクルが発生しやすい、膜質の再現性が悪い、などのデメリットもある。 Generally, a nitride semiconductor is formed by a metal organic chemical vapor deposition (MOCVD) method. The MOCVD method has the advantage that precise film thickness and composition can be controlled and the film forming speed is high, but the running cost is high, particles are likely to be generated, and the reproducibility of the film quality is poor. There are also disadvantages.
 一方、窒化物半導体をスパッタリング法によって成膜する技術の開発も行われている。スパッタリング法は、ランニングコストを低く抑えやすい、パーティクルが発生しにくい、膜質の再現性が良い、などのメリットがある。このため、窒化物半導体からなる上記デバイスの、少なくとも一つ以上の層を、スパッタリング法により形成することが期待されている。特に、GaN層をベースにしたデバイスは応用分野が広いことから、スパッタリング法によって、高品質なGaN層を、再現性よく得る技術を確立することが求められている。 On the other hand, a technique for forming a nitride semiconductor film by sputtering is also being developed. The sputtering method has merits such as easy running costs, low particle generation, and good film quality reproducibility. For this reason, it is expected that at least one layer of the above-described device made of a nitride semiconductor is formed by a sputtering method. In particular, since a device based on a GaN layer has a wide range of application fields, it is required to establish a technique for obtaining a high-quality GaN layer with good reproducibility by a sputtering method.
 ところで、スパッタリング法によってGaN層を得ることが可能なスパッタリングターゲットとしては、N原子を含まない金属Gaターゲット、Ga原子とN原子とが1:1の比率で結合した窒化物GaNターゲット、金属Gaと窒化物GaNとの混合物とからなる窒化物GaNxターゲットなどがある。このような、ターゲットを用いてGaN層を成膜する技術については、例えば、特許文献1乃至5に開示されている。 By the way, as a sputtering target capable of obtaining a GaN layer by a sputtering method, a metal Ga target not containing N atoms, a nitride GaN target in which Ga atoms and N atoms are bonded at a ratio of 1: 1, metal Ga and There is a nitride GaNx target composed of a mixture with nitride GaN. Such techniques for forming a GaN layer using a target are disclosed in, for example, Patent Documents 1 to 5.
 特許文献1には、融点が29.8Cの低融点金属である金属Gaターゲットを、少なくとも表層が液状化した状態でスパッタリングすることでGaN層を成膜する技術が開示されている。特許文献1において、GaN層の下地としては、AlNからなるバッファー層が用いられている。 Patent Document 1 discloses a technique for forming a GaN layer by sputtering a metal Ga target, which is a low melting point metal having a melting point of 29.8 C, with at least a surface layer being liquefied. In Patent Document 1, a buffer layer made of AlN is used as the base of the GaN layer.
 特許文献2には、融点が29.8Cの低融点金属である金属Gaターゲットを融解させないようして、スパッタリング法によってGaN層を成膜する技術が開示されている。特許文献2において、GaN層の下地としては、AlNからなるバッファー層が用いられている。 Patent Document 2 discloses a technique for forming a GaN layer by a sputtering method so as not to melt a metal Ga target which is a low melting point metal having a melting point of 29.8C. In Patent Document 2, a buffer layer made of AlN is used as the base of the GaN layer.
 特許文献3には、窒化物GaNターゲットを用い、スパッタリング法によってGaN層を成膜する技術が開示されている。特許文献3において、GaN層の下地として成膜するバッファー層としては、窒化物GaNターゲットを用いて低温で成膜したGaNからなるバッファー層(以下、低温GaNバッファー層)が用いられている。低温GaNバッファー層の成膜後に、基板を1000℃~1100℃の温度範囲に加熱することによって、低温GaNバッファー層を結晶化することが記載されている。 Patent Document 3 discloses a technique for forming a GaN layer by sputtering using a nitride GaN target. In Patent Document 3, a buffer layer made of GaN (hereinafter referred to as a low-temperature GaN buffer layer) formed at a low temperature using a nitride GaN target is used as a buffer layer formed as a base of the GaN layer. It is described that after forming a low-temperature GaN buffer layer, the low-temperature GaN buffer layer is crystallized by heating the substrate to a temperature range of 1000 ° C. to 1100 ° C.
 特許文献4には、Ga/(Ga+N)のモル比が55%以上、80%以下の窒化物GaNxターゲットを用い、スパッタリング法によってGaN層を成膜する技術が開示されている。特許文献4において、GaN層を成膜する際のプロセスガスとしては、Nガスが用いられている。 Patent Document 4 discloses a technique for forming a GaN layer by sputtering using a nitride GaNx target having a Ga / (Ga + N) molar ratio of 55% or more and 80% or less. In Patent Document 4, N 2 gas is used as a process gas for forming a GaN layer.
 特許文献5には、金属Gaと窒化物GaNのうち、いずれか一方の物質又は両方の物質をターゲットとし、スパッタリング法によってGaN層を成膜する技術が開示されている。特許文献5には、スパッタリングガスとしてArを用い、前記Arガスを用いて前記ターゲットをスパッタリングして基板上にスパッタ粒子を供給する工程とラジカル銃からNを含むラジカルを基板に供給する工程とを交互に繰り返すことによってGaN層を成膜する技術が開示されている。 Patent Document 5 discloses a technique for forming a GaN layer by sputtering using one or both of metal Ga and nitride GaN as targets. In Patent Document 5, Ar is used as a sputtering gas, the target is sputtered using the Ar gas, and sputtered particles are supplied onto the substrate, and a step of supplying radicals containing N from a radical gun to the substrate. A technique for forming a GaN layer by repeating alternately is disclosed.
特開2008-153603号公報JP 2008-153603 A 特許第4974635号公報Japanese Patent No. 4974635 特開2012-222243号公報JP 2012-222243 A 特開2012-144424号公報JP 2012-144424 A 特開2013-125851号公報JP 2013-125851 A
 既に開示されている従来技術(特許文献1乃至5)によれば、スパッタリング法によってGaN層を成膜することは可能である。しかしながら、上記従来技術には、平坦なGaN層を再現性よく得るための技術について、何ら開示されていない。後述するように、本発明者らの独自の実験によれば、特許文献1乃至5に記載された技術だけでは、平坦なGaN層を再現性よく得ることは困難であった。平坦なGaN層を得られなければ、高性能な光デバイスや高周波・パワーデバイスを実現することが困難となる。 According to the already disclosed prior art (Patent Documents 1 to 5), it is possible to form a GaN layer by sputtering. However, the above prior art does not disclose any technique for obtaining a flat GaN layer with good reproducibility. As will be described later, according to experiments unique to the present inventors, it was difficult to obtain a flat GaN layer with good reproducibility using only the techniques described in Patent Documents 1 to 5. If a flat GaN layer cannot be obtained, it will be difficult to realize high-performance optical devices and high-frequency / power devices.
 本発明の目的は、平坦な窒化物半導体層を再現性よくエピタキシャル成長可能な窒化物半導体層の成膜方法を提供することにある。 An object of the present invention is to provide a method for forming a nitride semiconductor layer capable of epitaxially growing a flat nitride semiconductor layer with good reproducibility.
 本発明の一観点によれば、基板上に、AlN又はAlGaNよりなるバッファー層をエピタキシャル成長する工程と、前記バッファー層上に、GaとGaNとを含む窒化物ターゲットを用い、窒素を含む反応性ガスの流量をプロセスガス全体の流量の20%未満として、スパッタリング法により、少なくともGaNを含む窒化物半導体層をエピタキシャル成長する工程とを有することを特徴とする窒化物半導体層の成膜方法が提供される。 According to one aspect of the present invention, a reactive gas containing nitrogen using a step of epitaxially growing a buffer layer made of AlN or AlGaN on a substrate, and a nitride target containing Ga and GaN on the buffer layer. And a step of epitaxially growing a nitride semiconductor layer containing at least GaN by a sputtering method with a flow rate of less than 20% of the total flow rate of the process gas. .
 本発明によれば、スパッタリング法によって、平坦な窒化物半導体層を再現性よく得ることが可能となる。 According to the present invention, a flat nitride semiconductor layer can be obtained with good reproducibility by sputtering.
図1は、本発明の第1実施形態に係る窒化物半導体層の成膜方法に用いる成膜装置の一例を示す概略構成図である。FIG. 1 is a schematic configuration diagram showing an example of a film forming apparatus used in the nitride semiconductor layer forming method according to the first embodiment of the present invention. 図2は、本発明の第1実施形態に係る窒化物半導体層の成膜方法においてバッファー層の成膜に用いる第1のスパッタリング室の一例を示す概略構成図である。FIG. 2 is a schematic configuration diagram showing an example of a first sputtering chamber used for forming a buffer layer in the nitride semiconductor layer forming method according to the first embodiment of the present invention. 図3は、本発明の第1実施形態に係る窒化物半導体層の成膜方法において窒化物半導体層の成膜に用いる第2のスパッタリング室の一例を示す概略構成図である。FIG. 3 is a schematic configuration diagram showing an example of a second sputtering chamber used for forming the nitride semiconductor layer in the nitride semiconductor layer forming method according to the first embodiment of the present invention. 図4は、窒化物半導体における+c極性と-c極性を示す模式図である。FIG. 4 is a schematic diagram showing + c polarity and −c polarity in a nitride semiconductor. 図5は、本発明の第1実施形態に係る窒化物半導体層の成膜方法により成膜したAlNからなるバッファー層の、GaN層との界面におけるa軸の格子定数の膜厚依存性の一例を示すグラフである。FIG. 5 shows an example of the film thickness dependence of the a-axis lattice constant at the interface with the GaN layer of the buffer layer made of AlN formed by the nitride semiconductor layer forming method according to the first embodiment of the present invention. It is a graph which shows. 図6は、本発明の第1実施形態に係る窒化物半導体層の成膜方法により成膜したGaN層の断面構造を示す断面TEM像である。FIG. 6 is a cross-sectional TEM image showing a cross-sectional structure of the GaN layer formed by the nitride semiconductor layer forming method according to the first embodiment of the present invention. 図7は、本発明の比較例1に係る窒化物半導体層の成膜方法により成膜したGaN層の断面構造を示す断面TEM像である。FIG. 7 is a cross-sectional TEM image showing a cross-sectional structure of a GaN layer formed by the nitride semiconductor layer forming method according to Comparative Example 1 of the present invention. 図8は、本発明の比較例2に係る窒化物半導体層の成膜方法により成膜したGaN層の断面構造を示す断面TEM像である。FIG. 8 is a cross-sectional TEM image showing a cross-sectional structure of a GaN layer formed by the nitride semiconductor layer forming method according to Comparative Example 2 of the present invention. 本発明の第2実施形態による半導体装置及びその製造方法を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device by 2nd Embodiment of this invention, and its manufacturing method.
 [第1実施形態]
 本発明の第1実施形態に係る窒化物半導体層の成膜方法について図1乃至図5を用いて説明する。
[First Embodiment]
A method for forming a nitride semiconductor layer according to the first embodiment of the present invention will be described with reference to FIGS.
 なお、本明細書において、プロセスガスとは、窒素を含む反応性ガスと希ガスとの混合ガスのことを意味するものとする。また、窒素を含む反応性ガスとは、NガスまたはNHガスもしくはそれらの混合ガスのことを意味するものとする。 Note that in this specification, the process gas means a mixed gas of a reactive gas containing nitrogen and a rare gas. Further, the reactive gas containing nitrogen means N 2 gas, NH 3 gas, or a mixed gas thereof.
 図1は、本実施形態に係る窒化物半導体層の成膜装置の一例を示す概略構成図である。図2は、図1の成膜装置における第1のスパッタリング室の一例を示す概略構成図である。図3は、図1の成膜装置における第2のスパッタリング室の一例を示す概略構成図である。図4は、窒化物半導体における+c極性と-c極性とを説明する模式図である。図5は、本実施形態に係る窒化物半導体層の成膜方法により成膜したAlNからなるバッファー層の、GaN層との界面におけるa軸の格子定数の膜厚依存性の一例を示すグラフである。 FIG. 1 is a schematic configuration diagram showing an example of a nitride semiconductor layer deposition apparatus according to the present embodiment. FIG. 2 is a schematic configuration diagram showing an example of a first sputtering chamber in the film forming apparatus of FIG. FIG. 3 is a schematic configuration diagram showing an example of a second sputtering chamber in the film forming apparatus of FIG. FIG. 4 is a schematic diagram illustrating + c polarity and −c polarity in a nitride semiconductor. FIG. 5 is a graph showing an example of the film thickness dependence of the a-axis lattice constant at the interface with the GaN layer of the buffer layer made of AlN formed by the nitride semiconductor layer forming method according to the present embodiment. is there.
 はじめに、本実施形態に係る窒化物半導体層の成膜方法に用いる成膜装置の一例について、図1乃至図3を用いて説明する。 First, an example of a film forming apparatus used in the nitride semiconductor layer forming method according to the present embodiment will be described with reference to FIGS.
 本実施形態に係る窒化物半導体層の成膜方法に用いる成膜装置100は、図1に示すように、ロードロック室101、搬送室102、前処理室103、第1のスパッタリング室104、第2のスパッタリング室105を有している。搬送室102と、ロードロック室101、前処理室103、第1のスパッタ室104及び第2のスパッタ室105との間には、これら処理室間を開閉するためのゲートバルブ107,108,109,110が、それぞれ設けられている。搬送室102内には、処理対象の基板を各処理室に搬送するための搬送ロボット106が設けられている。 As shown in FIG. 1, a film forming apparatus 100 used in the nitride semiconductor layer forming method according to the present embodiment includes a load lock chamber 101, a transfer chamber 102, a pretreatment chamber 103, a first sputtering chamber 104, Two sputtering chambers 105 are provided. Between the transfer chamber 102 and the load lock chamber 101, the pretreatment chamber 103, the first sputtering chamber 104, and the second sputtering chamber 105, gate valves 107, 108, 109 for opening and closing the processing chambers. , 110 are provided. In the transfer chamber 102, a transfer robot 106 for transferring a substrate to be processed to each process chamber is provided.
 図2は、第1のスパッタリング室104を構成するスパッタリング装置の構成例を示す概略図である。第1のスパッタリング室104は、窒化物半導体層の下地としてのAlN又はAlGaNからなるバッファー層を成膜するための処理室である。 FIG. 2 is a schematic diagram showing a configuration example of a sputtering apparatus that constitutes the first sputtering chamber 104. The first sputtering chamber 104 is a processing chamber for forming a buffer layer made of AlN or AlGaN as a base of the nitride semiconductor layer.
 第1のスパッタリング室104としてのスパッタリング装置は、処理室である真空容器201を有している。真空容器201には、真空容器201内を真空排気するための排気機構214、真空容器201内にプロセスガスを導入するためのガス導入機構213が設けられている。真空容器201内には、処理対象の基板212を保持するための基板載置機構211と、基板212を加熱するためのヒーター209と、ヒーター209による加熱効率を高めるためのリフレクタ210とが設けられている。基板載置機構211の周囲には、チャンバーシールド202が配置されている。真空容器201内には、また、基板212に対向して、ターゲット204を保持するスパッタリングカソード203が配置されている。スパッタリングカソード203は、マグネット206を含むマグネトロンカソードである。ターゲット204の周囲には、ターゲットシールド205が配置されている。スパッタリングカソード203には、スパッタリング用電源207が接続されている。スパッタリング用電源207は、本実施形態では高周波電源であり、不図示のマッチングボックスを介して、スパッタリングカソード203へ接続されている。また、スパッタリング用電源207は、高周波電源と直流電源とを並列に接続(不図示)したものでもよい。この場合、高周波電源は、不図示のマッチングボックスを介して、スパッタリングカソード203へ接続されると共に、直流電源はローパスフィルターを介して、スパッタリングカソード203へ接続される。 The sputtering apparatus as the first sputtering chamber 104 has a vacuum vessel 201 which is a processing chamber. The vacuum vessel 201 is provided with an exhaust mechanism 214 for evacuating the inside of the vacuum vessel 201 and a gas introduction mechanism 213 for introducing a process gas into the vacuum vessel 201. In the vacuum vessel 201, a substrate mounting mechanism 211 for holding the substrate 212 to be processed, a heater 209 for heating the substrate 212, and a reflector 210 for increasing the heating efficiency of the heater 209 are provided. ing. A chamber shield 202 is disposed around the substrate mounting mechanism 211. In the vacuum container 201, a sputtering cathode 203 that holds the target 204 is disposed so as to face the substrate 212. The sputtering cathode 203 is a magnetron cathode including a magnet 206. A target shield 205 is disposed around the target 204. A sputtering power source 207 is connected to the sputtering cathode 203. The sputtering power supply 207 is a high-frequency power supply in this embodiment, and is connected to the sputtering cathode 203 via a matching box (not shown). Further, the sputtering power source 207 may be a high-frequency power source and a DC power source connected in parallel (not shown). In this case, the high-frequency power source is connected to the sputtering cathode 203 via a matching box (not shown), and the DC power source is connected to the sputtering cathode 203 via a low-pass filter.
 なお、図2に示すスパッタリング装置は静止対向型のスパッタリング装置であるが、静止対向型のスパッタリング装置の代わりにオフセット型のスパッタリング装置を用いてもよい。オフセット型のスパッタリング装置を用いた場合にも、本実施形態において説明するバッファー層を同様に成膜することができる。なお、オフセット型のスパッタリング装置は、基板212の法線方向と、ターゲット204の法線方向とが、平行なものでも良く、基板212の法線方向と、ターゲット204の法線方向とが、所定の角度で交わる斜めオフセット型のスパッタリング装置であっても良い。 Note that the sputtering apparatus illustrated in FIG. 2 is a stationary facing sputtering apparatus, but an offset sputtering apparatus may be used instead of the stationary facing sputtering apparatus. Even when an offset sputtering apparatus is used, the buffer layer described in this embodiment can be formed in the same manner. Note that in the offset sputtering apparatus, the normal direction of the substrate 212 and the normal direction of the target 204 may be parallel, and the normal direction of the substrate 212 and the normal direction of the target 204 are predetermined. An oblique offset type sputtering apparatus that intersects at an angle of may be used.
 図3は、第2のスパッタリング室105を構成するスパッタリング装置の構成例を示す概略図である。第2のスパッタリング室105は、バッファー層上に窒化物半導体層を成膜するための処理室である。 FIG. 3 is a schematic diagram showing a configuration example of a sputtering apparatus that constitutes the second sputtering chamber 105. The second sputtering chamber 105 is a processing chamber for forming a nitride semiconductor layer on the buffer layer.
 第2のスパッタリング室105としてのスパッタリング装置は、処理室である真空容器301を有している。真空容器301には、真空容器301内を真空排気するための排気機構312、真空容器301内にプロセスガスを導入するためのガス導入機構311が設けられている。真空容器301内には、処理対象の基板313を保持及び加熱するための加熱ステージ305が設けられている。加熱ステージ305には、加熱ステージ305を回転するための加熱ステージ回転機構306が設けられている。加熱ステージ305の周囲には、チャンバーシールド302が配置されている。真空容器301内には、また、基板313に対向して、ターゲット307を保持するスパッタリングカソード308が複数配置されている。スパッタリングカソード308は、マグネット309を含むマグネトロンカソードである。ターゲット307の前部には、シャッター回転機構304により回動可能な回転シャッター303が配置されている。スパッタリングカソード308には、スパッタリング用電源310が接続されている。スパッタリング用電源310は、本実施形態では高周波電源を示しており、不図示のマッチングボックスを介して、スパッタリングカソード308へ接続されている。また、スパッタリング用電源310は、高周波電源と直流電源とを並列に接続(不図示)したものでもよい。この場合、高周波電源は、不図示のマッチングボックスを介して、スパッタリングカソード308へ接続され、直流電源は不図示のローパスフィルターを介して、スパッタリングカソード308へ接続される。更に、ターゲット307として、導電性の高いものを用いる場合は、スパッタリング用電源310として、直流電源やパルス直流電源を用いることも可能である。 The sputtering apparatus as the second sputtering chamber 105 includes a vacuum container 301 that is a processing chamber. The vacuum vessel 301 is provided with an exhaust mechanism 312 for evacuating the inside of the vacuum vessel 301 and a gas introduction mechanism 311 for introducing a process gas into the vacuum vessel 301. A heating stage 305 for holding and heating the substrate 313 to be processed is provided in the vacuum container 301. The heating stage 305 is provided with a heating stage rotating mechanism 306 for rotating the heating stage 305. A chamber shield 302 is disposed around the heating stage 305. In the vacuum container 301, a plurality of sputtering cathodes 308 that hold the target 307 are disposed so as to face the substrate 313. The sputtering cathode 308 is a magnetron cathode including a magnet 309. A rotary shutter 303 that can be rotated by a shutter rotation mechanism 304 is disposed in front of the target 307. A sputtering power source 310 is connected to the sputtering cathode 308. The sputtering power supply 310 is a high-frequency power supply in this embodiment, and is connected to the sputtering cathode 308 via a matching box (not shown). Further, the sputtering power source 310 may be a high-frequency power source and a DC power source connected in parallel (not shown). In this case, the high-frequency power source is connected to the sputtering cathode 308 via a matching box (not shown), and the DC power source is connected to the sputtering cathode 308 via a low-pass filter (not shown). Further, when a highly conductive target 307 is used, a DC power source or a pulsed DC power source can be used as the sputtering power source 310.
 なお、図3に示すスパッタリング装置はオフセット型のスパッタリング装置であるが、オフセット型のスパッタリング装置の代わりに静止対向型のスパッタリング装置を用いてもよい。静止対向型のスパッタリング装置を用いた場合にも、本実施形態において説明する窒化物半導体層を同様に成膜することができる。また、図3に示すオフセット型のスパッタリング装置は、ターゲット307の法線方向と基板313の法線方向とが平行であるが、ターゲット307の法線方向と基板313の法線方向とは必ずしも平行である必要はなく、ターゲット307の法線方向と基板313の法線方向とが所定の角度で交わる斜めオフセット型のスパッタリング装置であっても良い。 Note that the sputtering apparatus illustrated in FIG. 3 is an offset type sputtering apparatus, but a stationary facing type sputtering apparatus may be used instead of the offset type sputtering apparatus. Even when a stationary facing type sputtering apparatus is used, the nitride semiconductor layer described in this embodiment can be formed in the same manner. In the offset sputtering apparatus illustrated in FIG. 3, the normal direction of the target 307 and the normal direction of the substrate 313 are parallel, but the normal direction of the target 307 and the normal direction of the substrate 313 are not necessarily parallel. It is not necessary that the normal direction of the target 307 and the normal direction of the substrate 313 intersect at a predetermined angle.
 次に、本実施形態に係る窒化物半導体層の成膜方法について、図1乃至図5を用いて説明する。 Next, a method for forming a nitride semiconductor layer according to this embodiment will be described with reference to FIGS.
 本実施形態による窒化物半導体層の成膜方法は、基板上にバッファー層をエピタキシャル成長する工程と、バッファー層上に窒化物半導体層を成膜する工程とを有する。なお、ここでは成膜対象の窒化物半導体がGaNである場合を主に説明するが、窒化物半導体はGaを含むものであれば必ずしもGaNである必要はなく、後述のように、InGaN、AlGaN、AlGaInNであってもよい。また、窒化物半導体層の下地としてのバッファー層についてはAlNである場合を主に説明するが、バッファー層はAlGaNであってもよい。 The method for forming a nitride semiconductor layer according to the present embodiment includes a step of epitaxially growing a buffer layer on a substrate and a step of forming a nitride semiconductor layer on the buffer layer. Although the case where the nitride semiconductor to be deposited is GaN will be mainly described here, the nitride semiconductor is not necessarily GaN as long as it contains Ga. As described later, InGaN, AlGaN AlGaInN may also be used. Further, the case where the buffer layer as the base of the nitride semiconductor layer is made of AlN will be mainly described, but the buffer layer may be made of AlGaN.
 まず、成膜しようとする窒化物半導体層、ここではGaN層とエピタキシャル関係を有する基板(例えば、c面サファイア基板)を、ロードロック室101に導入し、不図示の排気機構を用いて、ロードロック室101を真空に排気する。なお、c面サファイア基板は、InGaN、AlGaN、AlGaInNを成膜する際の基板としても適用可能である。 First, a nitride semiconductor layer to be deposited, here a substrate having an epitaxial relationship with a GaN layer (for example, a c-plane sapphire substrate) is introduced into the load lock chamber 101 and loaded using an exhaust mechanism (not shown). The lock chamber 101 is evacuated to a vacuum. Note that the c-plane sapphire substrate can also be applied as a substrate for depositing InGaN, AlGaN, or AlGaInN.
 次いで、ゲートバルブ107,108を適宜操作し、搬送室102の搬送ロボット106により、ロードロック室101内の基板を前処理室103へ搬送する。 Next, the gate valves 107 and 108 are appropriately operated, and the substrate in the load lock chamber 101 is transferred to the pretreatment chamber 103 by the transfer robot 106 in the transfer chamber 102.
 次いで、前処理室103に搬送した基板に対して、所定の前処理を行う。前処理室103で行う前処理としては、プラズマ処理や予備加熱など、適宜、必要なものを選択することができる。なお、この前処理は、本発明において必須事項ではない。ただし、前処理室で予備加熱を行っておくことで、次工程における基板の昇温時間を短縮したり、基板や基板搬送用のトレイに吸着した水が脱離し、次工程で成膜するバッファー層の品質が向上したり、プロセスの再現性が向上しやすくなるため、好ましい形態ではある。 Next, a predetermined pretreatment is performed on the substrate transferred to the pretreatment chamber 103. As the pretreatment performed in the pretreatment chamber 103, necessary ones such as plasma treatment and preheating can be appropriately selected. This pretreatment is not essential in the present invention. However, preheating in the pretreatment chamber shortens the time required for heating the substrate in the next process, or the water adsorbed on the substrate and the substrate transport tray is desorbed, so that the buffer is formed in the next process. This is a preferable mode because the quality of the layer is improved and the reproducibility of the process is easily improved.
 前処理室103における前処理が完了した後、ゲートバルブ108,109を適宜操作し、搬送室102の搬送ロボット106により、前処理室103内の基板(以後、前処理を行った後の基板を、基板212と表記する)を第1のスパッタリング室104へ搬送する。 After the pretreatment in the pretreatment chamber 103 is completed, the gate valves 108 and 109 are appropriately operated, and the substrate in the pretreatment chamber 103 (hereinafter, the substrate after the pretreatment is performed) is transferred by the transfer robot 106 in the transfer chamber 102. , Expressed as a substrate 212), is transferred to the first sputtering chamber 104.
 第1のスパッタリング室104に導入された基板212は、基板載置機構211により、ヒーター209の表面Pから離間した状態で保持する。このように基板を保持することで、+c極性のバッファー層が形成されやすくなる。また、+c極性のバッファー層が形成されることによって、その上に平坦なGaN層が形成されやすくなる。このため、基板212をヒーター209の表面Pから離間した状態で保持することは、好ましい形態である。一方、ヒーター209の表面P上に基板212を直接接するように載置すると、-c極性又は-c極性が混在したバッファー層が形成されやすくなる。-c極性又は-c極性が混在したバッファー層は、その上に形成するGaN層が平坦になりにくいため、好ましくない。 The substrate 212 introduced into the first sputtering chamber 104 is held away from the surface P of the heater 209 by the substrate mounting mechanism 211. By holding the substrate in this manner, a + c polarity buffer layer is easily formed. In addition, since the + c polarity buffer layer is formed, a flat GaN layer is easily formed thereon. For this reason, it is a preferable mode to hold the substrate 212 in a state of being separated from the surface P of the heater 209. On the other hand, when the substrate 212 is placed so as to be in direct contact with the surface P of the heater 209, a buffer layer in which −c polarity or −c polarity is mixed is easily formed. A buffer layer in which −c polarity or −c polarity is mixed is not preferable because a GaN layer formed thereon is difficult to be flat.
 なお、AlNのような窒化物半導体薄膜の成長様式には、図4(a)に示すような+c極性での成長と、図4(b)に示すような-c極性での成長とがある。+c極性の窒化物半導体は、-c極性又は-c極性が混在した窒化物半導体に比べて、平坦なエピタキシャル膜が得られやすい。また、+c極性のバッファー層は、-c極性又は-c極性が混在したバッファー層に比べて、その上に成膜するGaN層は平坦になりやすい。従って、窒化物半導体薄膜の成膜プロセスには、+c極性のエピタキシャル膜が得られる成膜条件を採用することが望ましい。なお、本明細書中では、「+c極性」とはAlN、GaN、InNに関し、それぞれAl極性、Ga極性、In極性を意味する用語とする。また、「-c極性」とはN極性を意味する用語とする。 Note that the growth modes of nitride semiconductor thin films such as AlN include growth with + c polarity as shown in FIG. 4 (a) and growth with −c polarity as shown in FIG. 4 (b). . A nitride semiconductor having + c polarity is more likely to obtain a flat epitaxial film than a nitride semiconductor having −c polarity or −c polarity mixed. In addition, the + c polarity buffer layer is more likely to be flat on the GaN layer formed thereon than the buffer layer having −c polarity or −c polarity mixed. Therefore, it is desirable to adopt a film forming condition for obtaining a + c polarity epitaxial film in the nitride semiconductor thin film forming process. In the present specification, “+ c polarity” refers to AlN, GaN, and InN and is a term that means Al polarity, Ga polarity, and In polarity, respectively. Further, “−c polarity” is a term meaning N polarity.
 第1のスパッタリング室104へ導入した基板212は、ヒーター209からの輻射熱によって、300℃以上の基板温度に加熱することが望ましい。こうすることで、バッファー層が+c極性で形成されやすくなり、その上に平坦なGaN層が形成されやすくなるため、好ましい。一方、基板温度が300℃以下となると、バッファー層の結晶性が悪くなると共に、-c極性又は-c極性が混在したバッファー層が形成されやすくなる。上述したように、-c極性又は-c極性が混在したバッファー層を用いると、その上に形成するGaN層は平坦になりにくいため、好ましくない。なお、バッファー層を成膜する際の基板温度の上限は、特に限定されるものではないが、1200℃より高い温度とするとAlNからなるバッファー層の膜形成自体が行えなくなる可能性があるため、1200℃以下が望ましい。 It is desirable that the substrate 212 introduced into the first sputtering chamber 104 is heated to a substrate temperature of 300 ° C. or higher by radiant heat from the heater 209. This is preferable because the buffer layer is easily formed with + c polarity and a flat GaN layer is easily formed thereon. On the other hand, when the substrate temperature is 300 ° C. or lower, the crystallinity of the buffer layer is deteriorated and a buffer layer in which −c polarity or −c polarity is mixed is easily formed. As described above, it is not preferable to use a buffer layer in which −c polarity or −c polarity is mixed because the GaN layer formed thereon is difficult to be flat. The upper limit of the substrate temperature when forming the buffer layer is not particularly limited, but if the temperature is higher than 1200 ° C., there is a possibility that the film formation itself of the buffer layer made of AlN cannot be performed. 1200 degrees C or less is desirable.
 なお、本実施形態では、ヒーターの温度と熱電対付きの基板の温度との関係を予め調べておき、窒化物半導体を実際に成膜する際には、ヒーターの温度を所定の温度に設定し、前記関係から想定される基板の温度を、基板温度としている。 In this embodiment, the relationship between the temperature of the heater and the temperature of the substrate with the thermocouple is examined in advance, and when the nitride semiconductor is actually formed, the heater temperature is set to a predetermined temperature. The substrate temperature assumed from the above relationship is the substrate temperature.
 第1のスパッタリング室104へ基板212を導入した後、ガス導入機構213から希ガスと反応性ガスとの混合ガスを導入する。希ガスとしてはArガス、反応性ガスとしてはNガスが好ましく用いられる。反応性ガス流量及び希ガス流量は、ガス導入機構213に備えられた不図示のマスフローコントローラーによって制御される。反応性ガス流量/(反応性ガス流量+希ガス流量)は、50%未満となっていることが望ましく、30%未満が更に好適である。こうすることで、バッファー層が+c極性で形成されやすくなり、その上に平坦なGaN層が形成されやすくなるため好ましい。一方、反応性ガス流量/(反応性ガス流量+希ガス流量)が50%以上となると、-c極性又は-c極性が混在したバッファー層が得られやすくなる。上述したように、-c極性又は-c極性が混在したバッファー層を用いると、その上に形成するGaN層は平坦になりにくいため好ましくない。 After the substrate 212 is introduced into the first sputtering chamber 104, a mixed gas of a rare gas and a reactive gas is introduced from the gas introduction mechanism 213. Ar gas is preferably used as the rare gas, and N 2 gas is preferably used as the reactive gas. The reactive gas flow rate and the rare gas flow rate are controlled by a mass flow controller (not shown) provided in the gas introduction mechanism 213. The reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is preferably less than 50%, and more preferably less than 30%. This is preferable because the buffer layer is easily formed with + c polarity and a flat GaN layer is easily formed thereon. On the other hand, when the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is 50% or more, a buffer layer in which −c polarity or −c polarity is mixed is easily obtained. As described above, it is not preferable to use a buffer layer in which -c polarity or -c polarity is mixed because the GaN layer formed thereon is difficult to be flat.
 その後、スパッタリング用電源207からスパッタリングカソード203へ電力を印加し、ターゲット204の表面にプラズマを発生させて、スパッタリング処理を行う。ターゲット204として例えば金属Alターゲットを用い、反応性ガスを含むプラズマを用いてスパッタリング処理を行うことで、基板212の表面に、AlNからなる+c極性のエピタキシャル膜を直接成長することができる。 Thereafter, power is applied from the sputtering power source 207 to the sputtering cathode 203 to generate plasma on the surface of the target 204 to perform a sputtering process. For example, by using a metal Al target as the target 204 and performing a sputtering process using plasma containing a reactive gas, a + c polarity epitaxial film made of AlN can be directly grown on the surface of the substrate 212.
 本発明に係るAlNからなるバッファー層は、極性が+c極性となるように制御されていると共に、GaN層との界面におけるa軸の格子定数がバルクの格子定数(0.311nm程度)以上となるように制御されていることが望ましい。こうすることで、その後にバッファー層上に形成するGaN層とAlN層との界面での格子不整合率が低減されるため、GaNからなる3次元島の発生確率を低減でき、その結果、GaN層が横方向に成長しやすくなる。このようにGaN層が横方向に成長すると、平坦なGaN層となりやすいため、望ましい。一方、GaN層との界面におけるa軸の格子定数がバルクの格子定数未満の場合は、GaN/AlN界面での格子不整合率が大きくなるため、GaNからなる3次元島が発生しやすくなる。この場合は、GaN層の横方向成長が抑制され、平坦なGaN層が得られにくいため、好ましくない。 The buffer layer made of AlN according to the present invention is controlled so that the polarity is + c polarity, and the a-axis lattice constant at the interface with the GaN layer is not less than the bulk lattice constant (about 0.311 nm). It is desirable to be controlled in this way. By doing so, since the lattice mismatch rate at the interface between the GaN layer and the AlN layer that is subsequently formed on the buffer layer is reduced, the occurrence probability of a three-dimensional island made of GaN can be reduced. As a result, the GaN The layer is easy to grow laterally. Thus, it is desirable that the GaN layer grows in the lateral direction because a flat GaN layer tends to be formed. On the other hand, when the a-axis lattice constant at the interface with the GaN layer is less than the bulk lattice constant, the lattice mismatch rate at the GaN / AlN interface increases, and therefore, a three-dimensional island made of GaN is likely to occur. This is not preferable because lateral growth of the GaN layer is suppressed and a flat GaN layer is difficult to obtain.
 なお、AlNからなるバッファー層の、GaN層との界面におけるa軸の格子定数の上限については特に限定されるものではないが、バルクの格子定数より極端に大きくなると、バッファー層に引っ張り応力が生じることになり、クラックの原因となりやすい。したがって、AlNからなるバッファー層の、GaN層との界面におけるa軸の格子定数の上限については、このようなクラックが発生しにくい格子定数、例えば、0.314nm以下など、とすることが望ましい。 The upper limit of the lattice constant of the a axis at the interface with the GaN layer of the buffer layer made of AlN is not particularly limited, but if it becomes extremely larger than the bulk lattice constant, tensile stress is generated in the buffer layer. That is, it tends to cause cracks. Therefore, the upper limit of the a-axis lattice constant of the buffer layer made of AlN at the interface with the GaN layer is desirably set to a lattice constant at which such cracks are unlikely to occur, for example, 0.314 nm or less.
 格子不整合率が増加することによって3次元島が発生するメカニズムについては、よく知られたVW(Volmer-Weber)型、または、SK(Stranski-Krastanov)型の成長モデルによって、定性的には説明することができる。また、格子不整合率を低減することによってGaN層が横方向成長しやすくなるメカニズムについては、よく知られたFM(Frank-van der Merwe)型の成長モデルによって定性的には説明することができる。 The mechanism by which the three-dimensional islands are generated by increasing the lattice mismatch rate is qualitatively explained by the well-known VW (Volmer-Weber) type or SK (Stranski-Krastanov) type growth model. can do. Moreover, the mechanism by which the GaN layer easily grows laterally by reducing the lattice mismatch rate can be qualitatively explained by the well-known FM (Frank-van der Merwe) growth model. .
 また、本実施形態では、バッファー層としてAlN層を例にしているが、AlターゲットにC、Si、Ge、Mg、Cr、Mnなどを5at%未満で微量添加することで、C、Si、Ge、Mg、Cr、Mnなどが5at%未満で微量添加されたAlN層としても良い。上記C、Si、Ge、Mg、Cr、Mnなどは、AlNからなるバッファー層に5at%未満で微量添加されていれば良いので、上記反応性ガスと希ガスとの混合ガス中に、これらの元素を含むガスが含まれている雰囲気でAlNからなるバッファー層を成膜してもよい。或いは、AlターゲットにGaを含有させたAl-Gaターゲットにより、AlGaN層を直接エピタキシャル成長し、バッファー層として利用することもできる。この場合、ターゲット中のGaの含有率が高くなりすぎると、低融点のAl-Ga合金が形成されるため、第1のスパッタリング室104内部でAl-Gaターゲットが融解しないように、AlとGaとの組成比を調整することが望ましい。 In this embodiment, an AlN layer is taken as an example of the buffer layer. However, by adding a small amount of C, Si, Ge, Mg, Cr, Mn, or the like to the Al target at less than 5 at%, C, Si, Ge , Mg, Cr, Mn, etc. may be an AlN layer added in a small amount at less than 5 at%. The above-mentioned C, Si, Ge, Mg, Cr, Mn, etc. may be added in a trace amount of less than 5 at% to the buffer layer made of AlN, so these gases are mixed in the reactive gas and the rare gas. A buffer layer made of AlN may be formed in an atmosphere containing a gas containing an element. Alternatively, an AlGaN layer can be directly epitaxially grown using an Al—Ga target in which Ga is contained in an Al target and used as a buffer layer. In this case, if the Ga content in the target becomes too high, an Al—Ga alloy having a low melting point is formed. Therefore, Al and Ga are prevented from melting in the first sputtering chamber 104. It is desirable to adjust the composition ratio.
 GaN層との界面におけるa軸の格子定数がバルクの格子定数以上となるAlN層を得るための技術については、特許文献1乃至5の従来技術には開示されていない。一般に、c面サファイア基板上にAlNからなるバッファー層を形成すると、基板との格子整合を図ろうとして、バッファー層の面内に圧縮歪がかかりやすい。また、AlNからなるバッファー層を効果的に+c極性とするために、本発明では基板温度を300℃以上としているが、+c面サファイア基板とAlNからなるバッファー層との熱膨張係数差によっても、バッファー層の面内に圧縮歪がかかりやすい。このような圧縮歪を緩和してGaN層との界面においてバルクの格子定数以上となるAlN層を得るための手段は、特に限定されるものではないが、例えば、バッファー層の膜厚を、通常用いられる10~500nm程度の膜厚よりも厚くすることが挙げられる。例えば、バッファー層の膜厚を、1μmよりも厚くすることによって、基板界面で発生した格子歪を、バッファー層の表面側では緩和することができる。 The technology for obtaining an AlN layer in which the a-axis lattice constant at the interface with the GaN layer is greater than or equal to the bulk lattice constant is not disclosed in the prior arts of Patent Documents 1 to 5. In general, when a buffer layer made of AlN is formed on a c-plane sapphire substrate, compressive strain tends to be applied to the surface of the buffer layer in an attempt to achieve lattice matching with the substrate. In addition, in order to effectively set the buffer layer made of AlN to + c polarity, the substrate temperature is set to 300 ° C. or higher in the present invention, but due to the difference in thermal expansion coefficient between the + c-plane sapphire substrate and the buffer layer made of AlN, Compressive strain is easily applied to the surface of the buffer layer. Means for obtaining such an AlN layer that is not less than the bulk lattice constant at the interface with the GaN layer by relaxing such compressive strain is not particularly limited. For example, the thickness may be larger than the thickness of about 10 to 500 nm used. For example, by making the buffer layer thicker than 1 μm, the lattice strain generated at the substrate interface can be relaxed on the surface side of the buffer layer.
 図5は、本実施形態に係る窒化物半導体層の成膜方法により成膜したAlN膜の、GaN層との界面におけるa軸の格子定数の膜厚依存性の一例を示すグラフである。図中、点線は、バルクのAlNのa軸の格子定数(0.311nm)である。図5に示すように、AlN膜のa軸の格子定数は、AlN膜の膜厚の増加による圧縮歪の緩和に伴って増加する。例えば、AlNの膜厚を1μmまで厚くすることで、a軸の格子定数を約0.312nm程度まで増加することができる。 FIG. 5 is a graph showing an example of the film thickness dependence of the a-axis lattice constant at the interface with the GaN layer of the AlN film formed by the nitride semiconductor layer forming method according to the present embodiment. In the figure, the dotted line is the a-axis lattice constant (0.311 nm) of bulk AlN. As shown in FIG. 5, the a-axis lattice constant of the AlN film increases with the relaxation of the compressive strain due to the increase in the thickness of the AlN film. For example, by increasing the thickness of AlN to 1 μm, the a-axis lattice constant can be increased to about 0.312 nm.
 また、上述した、C、Si、Ge、Mg、Cr、Mnなどが5at%未満で微量添加されたAlNとすることにより、バッファー層内部に微細な欠陥構造を作り出し、バッファー層の表面側で格子歪を緩和させる方法がある。この方法は、上記元素を含まないAlNからなるバッファー層よりも薄い膜厚で、GaN層との界面における格子定数aがバルクの格子定数以上となるAlN層を得られる場合があり、望ましい形態である。更に、AlNからなるバッファー層のGaN層との界面におけるa軸の格子定数は、反応性ガス流量と希ガス流量の比率や、成膜時の圧力等でも大きく変わってくるため、各々の効果を十分に検討したうえで、最適化を図ることが望ましい。 Also, by using AlN with a small amount of C, Si, Ge, Mg, Cr, Mn, etc. added at a level of less than 5 at%, a fine defect structure is created inside the buffer layer, and a lattice is formed on the surface side of the buffer layer. There is a method for reducing the strain. In this method, an AlN layer having a thinner film thickness than the buffer layer made of AlN not containing the above elements and having a lattice constant a at the interface with the GaN layer equal to or greater than the bulk lattice constant may be obtained. is there. Furthermore, the lattice constant of the a axis at the interface between the buffer layer made of AlN and the GaN layer varies greatly depending on the ratio of the reactive gas flow rate to the rare gas flow rate, the pressure during film formation, etc. It is desirable to optimize after careful examination.
 本実施形態では、バッファー層をスパッタリング法によって形成する方法について説明しているが、極性が+c極性となるように制御されていると共に、GaN層との界面におけるa軸の格子定数がバルクの格子定数以上となるように制御されていれば、これに限定されるものではない。例えば、第1のスパッタリング室104の代わりに、MOCVD室や分子線エピタキシー室などを用いて、AlNからなるバッファー層を形成することも可能である。 In the present embodiment, the method of forming the buffer layer by the sputtering method is described, but the polarity is controlled to be + c polarity and the lattice constant of the a axis at the interface with the GaN layer is a bulk lattice. It is not limited to this as long as it is controlled to be equal to or greater than a constant. For example, a buffer layer made of AlN can be formed using an MOCVD chamber, a molecular beam epitaxy chamber, or the like instead of the first sputtering chamber 104.
 ところで、特許文献1及び特許文献2に開示された技術では、AlNからなるバッファー層を用いているが、+c極性のAlN層を得る技術、及び、GaN層との界面におけるa軸の格子定数をバルクの格子定数以上となるように制御する技術については、何ら述べられていない。本発明者らの独自の実験によれば、特許文献1及び特許文献2に開示された方法によってAlNからなるバッファー層を形成しても、+c極性のAlN層を得ることは困難であり、また、GaN層との界面におけるa軸の格子定数がバルクの格子定数以上となるように制御することも困難であった。このため、その上のGaN層を平坦化することも困難であった。 By the way, in the techniques disclosed in Patent Document 1 and Patent Document 2, a buffer layer made of AlN is used. However, a technique for obtaining an AlN layer of + c polarity and an a-axis lattice constant at the interface with the GaN layer are used. There is no mention of a technique for controlling the bulk constant to be greater than the bulk lattice constant. According to the inventors' original experiment, even if a buffer layer made of AlN is formed by the methods disclosed in Patent Document 1 and Patent Document 2, it is difficult to obtain a + c polarity AlN layer. It is also difficult to control the a-axis lattice constant at the interface with the GaN layer so as to be equal to or greater than the bulk lattice constant. For this reason, it is difficult to planarize the GaN layer thereon.
 また、特許文献3に開示された技術は、GaN層の下地として成膜するバッファー層は、窒化物GaNターゲットを用いて成膜された低温GaNバッファー層であり、バッファー層形成後に、基板を1000℃~1100℃の温度範囲に加熱することによって結晶化している。 According to the technique disclosed in Patent Document 3, the buffer layer formed as the base of the GaN layer is a low-temperature GaN buffer layer formed using a nitride GaN target. It is crystallized by heating to a temperature range of from 1 to 1100 ° C.
 しかしながら、特許文献3に開示されたように、熱処理によって低温GaNバッファー層を結晶化した場合は、低温バッファー層の一部が昇華したり、結晶化に伴う凝集現象が起きたりして、バッファー層の平坦性が損なわれやすい。このようなバッファー層は、それ自体が3次元島として振舞うため、GaN層の横方向の成長が生じにくい。このため、平坦なGaN層を得にくいため、好ましくない。 However, as disclosed in Patent Document 3, when the low-temperature GaN buffer layer is crystallized by heat treatment, a part of the low-temperature buffer layer sublimes or an agglomeration phenomenon accompanying crystallization occurs, and the buffer layer The flatness of the glass tends to be impaired. Since such a buffer layer behaves as a three-dimensional island itself, lateral growth of the GaN layer hardly occurs. This is not preferable because it is difficult to obtain a flat GaN layer.
 特許文献4及び特許文献5には、GaN層を形成する前にバッファー層を形成することが記載されていない。GaN層を形成する前にバッファー層を形成しない場合は、平坦なGaN層が得られないため、好ましくない。 Patent Document 4 and Patent Document 5 do not describe forming a buffer layer before forming a GaN layer. If the buffer layer is not formed before the GaN layer is formed, a flat GaN layer cannot be obtained, which is not preferable.
 なお、AlNからなるバッファー層の、a軸の格子定数の評価手法としては、X線回折法が簡便な手法として用いられる。バッファー層上に数μmの厚さでGaN層が成膜されている場合は、対称面の格子面間隔と非対称面の格子面間隔、及び、対称面と非対称面とのなす角から、計算によってa軸の格子定数を算出することができる。また、電子回折法などによって、GaN層とバッファー層との界面におけるバッファー層のa軸の格子定数を求めることも可能である。更に、AlNからなるバッファー層を成膜後、GaN層を積層せずに装置から取り出し、In-plane配置のX線回折法によって、a軸の格子定数を求めても良い。この方法を用いれば、AlNからなるバッファー層の最表面でのa軸の格子定数を求めることができる。GaN層を積層した場合のGaN層との界面におけるバッファー層のa軸の格子定数と、GaN層を積層しない場合のバッファー層のa軸の格子定数とは大きく変わらないため、このような方法が最も簡便に用いることができる。 Note that as a method for evaluating the a-axis lattice constant of the buffer layer made of AlN, the X-ray diffraction method is used as a simple method. When a GaN layer is formed with a thickness of several μm on the buffer layer, it is calculated from the lattice plane spacing of the symmetric plane and the lattice plane spacing of the asymmetric plane, and the angle between the symmetric plane and the asymmetric plane. The a-axis lattice constant can be calculated. It is also possible to obtain the a-axis lattice constant of the buffer layer at the interface between the GaN layer and the buffer layer by electron diffraction or the like. Further, after forming a buffer layer made of AlN, it may be taken out from the apparatus without laminating the GaN layer, and the a-axis lattice constant may be obtained by an X-ray diffraction method in an in-plane arrangement. If this method is used, the a-axis lattice constant at the outermost surface of the buffer layer made of AlN can be obtained. Since the a-axis lattice constant of the buffer layer at the interface with the GaN layer when the GaN layer is stacked and the a-axis lattice constant of the buffer layer when the GaN layer is not stacked are not significantly different, It can be used most simply.
 次いで、第1のスパッタリング室104においてAlNからなるバッファー層を形成した基板(以後、バッファー層を形成した基板を、基板313と表記する)を、搬送室102の搬送ロボット106により、第2のスパッタリング室105へ搬送する。基板313は、大気暴露することなく第1のスパッタリング室104から第2のスパッタリング室105へ搬送することが望ましい。搬送室102は常時高真空に保たれているため、バッファー層の表面が酸化されることを低減することができる。バッファー層の形成後に、基板を大気暴露してしまうと、バッファー層の表面に酸化物層が形成されて、その後のGaN層のエピタキシャル成長を阻害するので望ましくない。 Next, a substrate on which a buffer layer made of AlN is formed in the first sputtering chamber 104 (hereinafter, the substrate on which the buffer layer is formed is referred to as a substrate 313) is subjected to second sputtering by the transfer robot 106 in the transfer chamber 102. It is transferred to the chamber 105. The substrate 313 is preferably transferred from the first sputtering chamber 104 to the second sputtering chamber 105 without being exposed to the atmosphere. Since the transfer chamber 102 is always kept at a high vacuum, oxidation of the surface of the buffer layer can be reduced. If the substrate is exposed to the atmosphere after the buffer layer is formed, an oxide layer is formed on the surface of the buffer layer, which hinders subsequent epitaxial growth of the GaN layer, which is not desirable.
 第2のスパッタリング室105へ搬送された基板313は、加熱ステージ305に直接載置され、500℃以上の基板温度に設定される。第2のスパッタリング室105でGaN膜をエピタキシャル成長する際の基板温度としては、500℃以上が望ましく、700℃以上が好適である。このような高い基板温度としておくことで、基板上に物理吸着したスパッタリング粒子(特に、後述する金属状Ga)が基板上でマイグレーションしやすくなり、GaN層の横方向への成長が促進される。すなわち、基板温度を500℃以上に設定することは、横方向成長を促進して平坦なGaN層を得るうえで好ましい形態である。なお、基板温度を500℃未満にすると、基板上に物理吸着したスパッタリング粒子(特に、後述する金属状Ga)が基板上でマイグレーションしにくくなる。このような場合は、GaN層の横方向への成長が促進されにくく、平坦なGaN層が得られにくくなるので、好ましくない。また、GaN層をエピタキシャル成長する際の基板温度の上限は、特に限定されるものではないが、1000℃より高い温度とすると、GaN層の膜形成自体が行えなくなる可能性があるため、1000℃以下が望ましい。 The substrate 313 transferred to the second sputtering chamber 105 is directly placed on the heating stage 305 and set to a substrate temperature of 500 ° C. or higher. The substrate temperature when the GaN film is epitaxially grown in the second sputtering chamber 105 is desirably 500 ° C. or higher, and preferably 700 ° C. or higher. By setting such a high substrate temperature, sputtered particles physically adsorbed on the substrate (particularly, metallic Ga, which will be described later) are likely to migrate on the substrate, and the lateral growth of the GaN layer is promoted. That is, setting the substrate temperature to 500 ° C. or higher is a preferable form for promoting lateral growth and obtaining a flat GaN layer. Note that when the substrate temperature is lower than 500 ° C., sputtering particles physically adsorbed on the substrate (particularly, metallic Ga described later) are difficult to migrate on the substrate. In such a case, the lateral growth of the GaN layer is hardly promoted, and it becomes difficult to obtain a flat GaN layer. In addition, the upper limit of the substrate temperature when epitaxially growing the GaN layer is not particularly limited, but if the temperature is higher than 1000 ° C., there is a possibility that the film formation itself of the GaN layer cannot be performed. Is desirable.
 第2のスパッタリング室105へ搬送された基板313は、第1のスパッタリング室104と同様に、加熱ステージ305から離間して載置することも可能である。しかし、より高い基板温度を実現しやすくできる観点からは、加熱ステージ305上に基板313を直接載置することは、より好ましい形態である。加熱ステージ305に静電吸着(ESC)機構を設け、基板搬送後に加熱ステージ305に吸着させると、より高い基板温度が実現されやすくなるため、更に好ましい。なお、第2のスパッタリング室105において基板313を必ずしも加熱ステージ305から離間して載置する必要がないのは、下地のバッファー層を+c極性として直接エピタキシャル成長しているためである。すなわち、バッファー層上に成膜するGaN層は、バッファー層の極性を引き継ぎやすいため、バッファー層の+c極性を反映して+c極性になりやすく、結果として、基板を離間して載置していなくても平坦なGaN層を得られやすいのである。 The substrate 313 transported to the second sputtering chamber 105 can be placed apart from the heating stage 305 in the same manner as the first sputtering chamber 104. However, it is a more preferable form that the substrate 313 is directly placed on the heating stage 305 from the viewpoint of easily realizing a higher substrate temperature. It is more preferable to provide an electrostatic adsorption (ESC) mechanism in the heating stage 305 and adsorb it to the heating stage 305 after transporting the substrate because a higher substrate temperature is easily realized. The reason why the substrate 313 is not necessarily placed separately from the heating stage 305 in the second sputtering chamber 105 is that the underlying buffer layer is directly epitaxially grown with + c polarity. That is, since the GaN layer deposited on the buffer layer is likely to take over the polarity of the buffer layer, it tends to be + c polarity reflecting the + c polarity of the buffer layer, and as a result, the substrate is not placed separately. However, it is easy to obtain a flat GaN layer.
 第2のスパッタリング室105へ基板313を搬送した後、第2のスパッタリング室105へ、ガス導入機構311から希ガスと反応性ガスとの混合ガスを導入する。希ガスとしてはArガス、反応性ガスとしてはNガスが好ましく用いられる。また、反応性ガス流量と希ガス流量とは、ガス導入機構311に備えられた不図示のマスフローコントローラーによって制御され、反応性ガス流量/(反応性ガス流量+希ガス流量)が20%未満となっていることが望ましく、更には10%未満が好適である。 After the substrate 313 is transported to the second sputtering chamber 105, a mixed gas of a rare gas and a reactive gas is introduced into the second sputtering chamber 105 from the gas introduction mechanism 311. Ar gas is preferably used as the rare gas, and N 2 gas is preferably used as the reactive gas. The reactive gas flow rate and the rare gas flow rate are controlled by a mass flow controller (not shown) provided in the gas introduction mechanism 311 so that the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is less than 20%. It is desirable that it is less than 10%.
 反応性ガス流量がプロセスガス全体の流量の20%以上になると、基板上でマイグレーションするスパッタ粒子(特に、後述する金属状Ga)がプラズマ中の活性窒素と反応しやすくなり、十分にマイグレーションできなくなる。このように十分にマイグレーションできない場合は、GaN層の横方向への成長が抑制され、平坦なGaN層が得られにくいため、好ましくない。一方、反応性ガス流量を20%未満とすると、基板上でマイグレーションするスパッタ粒子(特に、後述する金属状Ga)がプラズマ中の活性窒素と反応する確率が低減され、GaN層の横方向への成長が促進される。その結果、平坦なGaN層が得やすくなる。したがって、反応性ガス流量を20%未満に設定することは、好ましい形態である。 When the reactive gas flow rate is 20% or more of the total process gas flow rate, sputtered particles migrating on the substrate (especially metallic Ga described later) are likely to react with the active nitrogen in the plasma and cannot be sufficiently migrated. . If migration is not possible in this way, the lateral growth of the GaN layer is suppressed, and it is difficult to obtain a flat GaN layer, which is not preferable. On the other hand, when the reactive gas flow rate is less than 20%, the probability that sputtered particles migrating on the substrate (particularly metallic Ga described later) react with active nitrogen in the plasma is reduced, and the lateral direction of the GaN layer is reduced. Growth is promoted. As a result, a flat GaN layer can be easily obtained. Therefore, setting the reactive gas flow rate to less than 20% is a preferred mode.
 なお、本実施形態において、希ガスのみを用いてスパッタリングを行うことは、望ましくない。本発明で用いる金属窒化物ターゲットである窒化物GaNxターゲットは、スパッタリングの過程で窒素欠損を生じやすく、経時的にターゲットの組成が変化しやすいためである。このように経時的にターゲット組成が変化してしまうと、プロセスの再現性が低下し、平坦なGaN層を再現性よく得ることが難しくなる。 In this embodiment, it is not desirable to perform sputtering using only a rare gas. This is because the nitride GaNx target, which is a metal nitride target used in the present invention, easily causes nitrogen deficiency during the sputtering process, and the target composition is likely to change over time. Thus, when the target composition changes over time, the reproducibility of the process decreases, and it becomes difficult to obtain a flat GaN layer with good reproducibility.
 本実施形態において、反応性ガス流量/(反応性ガス流量+希ガス流量)が0(つまり、Arガスのみ)の場合を除き、その下限については、限定されるものではないが、上述したように、本発明で用いる窒化物GaNxターゲットは、スパッタリングの過程で窒素欠損を生じやすい。したがって、窒素欠損を補える程度に反応性ガス流量を高めておく必要があり、例えば、反応性ガス流量/(反応性ガス流量+希ガス流量)を0.1%以上など、とすることが望ましい。 In this embodiment, except for the case where the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is 0 (that is, only Ar gas), the lower limit is not limited, but as described above. In addition, the nitride GaNx target used in the present invention tends to cause nitrogen deficiency during the sputtering process. Therefore, it is necessary to increase the reactive gas flow rate so as to compensate for the nitrogen deficiency. For example, it is desirable to set the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) to 0.1% or more. .
 その後、スパッタリング用電源310からスパッタリングカソード308へ電力を印加し、ターゲット307の表面にプラズマを発生させて、スパッタリング処理を行う。ターゲット307としては、後述する窒化物GaNxターゲットを用い、反応性ガスを含むプラズマを用いてスパッタリング処理を行うことで、基板313の表面に、GaNからなるエピタキシャル膜を成長することができる。 Thereafter, power is applied from the sputtering power source 310 to the sputtering cathode 308 to generate plasma on the surface of the target 307 to perform the sputtering process. An epitaxial film made of GaN can be grown on the surface of the substrate 313 by using a nitride GaNx target, which will be described later, as the target 307 and performing a sputtering process using plasma containing reactive gas.
 なお、第2のスパッタリング室105でGaN層を成膜する際に用いられるターゲット307としては、Ga/(Ga+N)のモル比が53.0~59.5%の範囲となる窒化物GaNxターゲットが望ましい。ターゲットの組成をこのような範囲とすることで、スパッタ粒子として、窒化物状GaNxと金属状Gaとをバランスよく基板上に供給することができる。窒化物状GaNxは、基板上でのマイグレーションにはあまり寄与せず、高密度な初期核を形成するものと考えられる。一方、金属状Gaは、基板上でマイグレーションし、窒化物状GaNxによって形成された初期核に取り込まれることによって、横方向に成長しやすくなると考えられる。このように、高密度に形成された初期核を起点として、横方向の成長が持続することによって、平坦なGaN層が得やすくなるのである。なお、Ga/(Ga+N)のモル比を上記範囲とすることによって、ターゲット表面に融解した金属Gaが析出しにくくなり、安定なプロセスを再現しやすくなる効果もある。 Note that as the target 307 used when forming the GaN layer in the second sputtering chamber 105, a nitride GaNx target having a Ga / (Ga + N) molar ratio in the range of 53.0 to 59.5% is used. desirable. By setting the composition of the target within such a range, nitride-like GaNx and metal-like Ga can be supplied on the substrate in a balanced manner as sputtered particles. Nitride-like GaNx does not contribute much to the migration on the substrate, and is considered to form high-density initial nuclei. On the other hand, it is considered that the metallic Ga migrates on the substrate and is taken into initial nuclei formed by the nitride-like GaNx, thereby facilitating the lateral growth. As described above, since the lateral growth continues from the initial nuclei formed at a high density, a flat GaN layer can be easily obtained. In addition, by setting the molar ratio of Ga / (Ga + N) within the above range, it is difficult to deposit molten metal Ga on the target surface, and there is an effect that a stable process can be easily reproduced.
 Ga/(Ga+N)のモル比が53.0%未満の場合は、基板上でマイグレーションする金属状Gaが少なく、GaN層の横方向への成長が促進されにくい。その結果、平坦なGaN層が得られにくく、好ましくない。また、Ga/(Ga+N)のモル比が59.5%より大きくなると、ターゲット表面に溶融した金属Gaが析出しやすくなる。このような金属Gaの析出が引き起こされると、異常放電が生じやすく、再現性の低下をもたらしやすい。また、金属Gaの析出によって、ターゲット組成がターゲット厚み方向で変化して、平坦なGaN層を再現性よく得られないため、好ましくない。 When the molar ratio of Ga / (Ga + N) is less than 53.0%, the amount of metallic Ga that migrates on the substrate is small, and the lateral growth of the GaN layer is difficult to be promoted. As a result, it is difficult to obtain a flat GaN layer, which is not preferable. On the other hand, when the molar ratio of Ga / (Ga + N) is larger than 59.5%, molten metal Ga is likely to be deposited on the target surface. When such metal Ga deposition is caused, abnormal discharge is likely to occur, and reproducibility is likely to be lowered. Further, the deposition of metal Ga is not preferable because the target composition changes in the target thickness direction and a flat GaN layer cannot be obtained with good reproducibility.
 次いで、第2のスパッタリング室105においてGaNからなる窒化物半導体層を形成した基板313を、搬送室102の搬送ロボット106により、搬送室102を介してロードロック室101へ搬送する。その後、ロードロック室101から基板313を取り出し、一連の成膜処理を完了する。 Next, the substrate 313 on which the nitride semiconductor layer made of GaN is formed in the second sputtering chamber 105 is transferred to the load lock chamber 101 via the transfer chamber 102 by the transfer robot 106 in the transfer chamber 102. Thereafter, the substrate 313 is taken out of the load lock chamber 101, and a series of film forming processes is completed.
 ところで、特許文献1及び特許文献2には、金属Gaターゲットを用いることによって、比較的高品質なGaN層が、スパッタリング法によって形成できることが記載されている。 Incidentally, Patent Document 1 and Patent Document 2 describe that by using a metal Ga target, a relatively high quality GaN layer can be formed by a sputtering method.
 しかしながら、特許文献1に記載された技術では、金属Gaターゲットの表面が溶融した状態でスパッタリングを行うため、ターゲット表面に形成された窒化物の層がターゲット内部に侵入することで、ターゲットの組成が経時変化しやすい。このため、プロセスの安定性が低下し、平坦なGaN層を再現性よく得ることが困難となる。 However, in the technique described in Patent Document 1, since sputtering is performed in a state where the surface of the metal Ga target is melted, a nitride layer formed on the target surface penetrates into the target, so that the target composition is changed. Easy to change over time. For this reason, the stability of the process is lowered, and it becomes difficult to obtain a flat GaN layer with good reproducibility.
 また、特許文献1及び特許文献2に記載された技術では、金属Gaをターゲットとして用いているため、窒化物GaNxターゲットや窒化物GaNターゲットに比べて、スパッタ粒子が金属状Gaの形態で放出されやすいと考えられる。金属状Gaが支配的な成長では、金属状Gaは基板上で十分にマイグレーションする一方で、初期核の形成頻度は低下しやすいため、GaN層の初期核密度は低密度になりやすいと考えられる。この低密度な初期核を起点に、GaN層は横方向に成長するが、初期核密度が低いため、横方向に成長した2次元島が融合しにくい。2次元島が融合するまでに、2次元島の上に新たな核が発生し、結果として、積層方向の成長が促進されてしまう。このため、GaN層の平坦化が困難になり、好ましくない。 In the techniques described in Patent Document 1 and Patent Document 2, since metal Ga is used as a target, sputtered particles are emitted in the form of metallic Ga as compared with a nitride GaNx target or a nitride GaN target. It is considered easy. In the growth in which metallic Ga is dominant, it is considered that the initial Ga density of the GaN layer tends to be low since the Ga-like Ga sufficiently migrates on the substrate while the frequency of initial nucleus formation tends to decrease. . Starting from this low-density initial nucleus, the GaN layer grows in the lateral direction, but since the initial nucleus density is low, the two-dimensional islands grown in the lateral direction are difficult to fuse. By the time the two-dimensional island is fused, a new nucleus is generated on the two-dimensional island, and as a result, growth in the stacking direction is promoted. For this reason, it becomes difficult to planarize the GaN layer, which is not preferable.
 なお、本発明では、AlNからなるバッファー層のGaN層との界面におけるa軸の格子定数をバルクの格子定数以上とし、且つ、極性を+c極性としている。しかし、仮に、a軸の格子定数をバルクの格子定数以上とし、且つ、極性を+c極性としたとしても、特許文献1及び特許文献2に記載された金属Gaターゲットを用いた場合は、GaNの初期核密度が高められるわけではないため、GaN層の平坦化は難しい。 In the present invention, the a-axis lattice constant at the interface between the buffer layer made of AlN and the GaN layer is equal to or greater than the bulk lattice constant, and the polarity is + c polarity. However, even if the a-axis lattice constant is greater than or equal to the bulk lattice constant and the polarity is + c polarity, when the metal Ga target described in Patent Document 1 and Patent Document 2 is used, Since the initial nuclear density is not increased, it is difficult to planarize the GaN layer.
 このように、特許文献1及び特許文献2に記載された技術(金属Gaターゲットを用いたGaN膜の成膜方法)を用いても、平坦なGaN層を再現性よく得ることは困難である。 As described above, it is difficult to obtain a flat GaN layer with good reproducibility even using the technique described in Patent Document 1 and Patent Document 2 (a method of forming a GaN film using a metal Ga target).
 また、特許文献3に記載されているような、窒化物GaNターゲットを用いる場合、ターゲットから放出されたスパッタ粒子の大部分は窒化物状GaNxとなり、金属状Gaはあまり放出されない。このため、基板に付着したスパッタ粒子のマイグレーションが促進されず、横方向への成長が起きにくい。そのため、平坦なGaN層が得られにくく望ましくない。 Further, when a nitride GaN target as described in Patent Document 3 is used, most of the sputtered particles emitted from the target become nitride-like GaNx, and metallic Ga is not released much. For this reason, the migration of the sputtered particles adhering to the substrate is not promoted, and the lateral growth hardly occurs. Therefore, it is difficult to obtain a flat GaN layer, which is not desirable.
 なお、本発明では、AlNからなるバッファー層のGaN層との界面におけるa軸の格子定数をバルクの格子定数以上、且つ、極性を+c極性としている。しかし、仮に、a軸の格子定数をバルクの格子定数以上、且つ、極性を+c極性としたとしても、特許文献3に記載された窒化物GaNターゲットを用いた場合は、スパッタ粒子としての窒化物GaNxにおけるマイグレーションが促進されるわけではないので、GaN層の平坦化は難しい。 In the present invention, the a-axis lattice constant at the interface between the buffer layer made of AlN and the GaN layer is greater than or equal to the bulk lattice constant, and the polarity is + c polarity. However, even if the a-axis lattice constant is greater than or equal to the bulk lattice constant and the polarity is + c polarity, when the nitride GaN target described in Patent Document 3 is used, nitrides as sputtered particles are used. Since migration in GaNx is not promoted, it is difficult to planarize the GaN layer.
 このように、特許文献3に記載された技術(窒化物GaNターゲットを用いたGaN膜の成膜方法)を用いても、平坦なGaN層を再現性よく得ることは困難である。 As described above, it is difficult to obtain a flat GaN layer with good reproducibility even by using the technique described in Patent Document 3 (a method for forming a GaN film using a nitride GaN target).
 特許文献4に記載された技術では、Ga/(Ga+N)のモル比が55%以上、80%以下の窒化物GaNxターゲットを用いているが、特に、Ga/(Ga+N)のモル比が59.5%より大きくなると、ターゲット表面に溶融した金属Gaが析出しやすくなる。このような金属Gaの析出が引き起こされると、ターゲット組成がターゲット厚み方向で変化して、平坦なGaN層を再現性よく得られないため、好ましくない。 In the technique described in Patent Document 4, a nitride GaNx target having a Ga / (Ga + N) molar ratio of 55% or more and 80% or less is used. In particular, the Ga / (Ga + N) molar ratio is 59. If it exceeds 5%, molten Ga metal tends to precipitate on the target surface. Such precipitation of metal Ga is not preferable because the target composition changes in the target thickness direction and a flat GaN layer cannot be obtained with good reproducibility.
 特許文献5に記載された技術では、金属Gaと窒化物GaNのうち、いずれか一方、または、両方の物質をターゲットとし、スパッタリングガスにArなどの希ガスを用いている。窒化物GaNを含むターゲットをArなどの希ガスのみによりスパッタリングすると、窒化物GaNが選択スパッタリングされて、ターゲット表面の組成が経時変化する。このため、プロセスの再現性が低下し、結果として、平坦なGaN層を再現性よく得ることが困難となるため、好ましくない。また、金属Gaのみをターゲットに用いる場合は、特許文献1及び特許文献2の技術と同様に、2次元島が融合するまでに、積層方向の成長が生じやすく、GaN層の平坦化が困難になり、好ましくない。 In the technique described in Patent Document 5, one or both of metal Ga and nitride GaN are targeted, and a rare gas such as Ar is used as a sputtering gas. When a target containing nitride GaN is sputtered only with a rare gas such as Ar, the nitride GaN is selectively sputtered and the composition of the target surface changes with time. For this reason, the reproducibility of the process is lowered, and as a result, it becomes difficult to obtain a flat GaN layer with good reproducibility. Further, when only metal Ga is used as a target, growth in the stacking direction is likely to occur until the two-dimensional islands are merged, and it is difficult to planarize the GaN layer as in the techniques of Patent Document 1 and Patent Document 2. It is not preferable.
 本発明において、平坦なGaN層を再現性よく得るためには、第1の構成として、AlNからなるバッファー層を、基板上に直接エピタキシャル成長し、その後、窒化物GaNxターゲットを、反応性ガス流量/(反応性ガス流量+希ガス流量)が20%未満となるように設定した状態でスパッタリングすることにより、該バッファー層上にGaN層をエピタキシャル成長することが望ましい。 In the present invention, in order to obtain a flat GaN layer with good reproducibility, as a first configuration, a buffer layer made of AlN is epitaxially grown directly on a substrate, and then a nitride GaNx target is formed with a reactive gas flow rate / It is desirable to epitaxially grow a GaN layer on the buffer layer by sputtering in a state where (reactive gas flow rate + rare gas flow rate) is set to be less than 20%.
 また、第2の構成として、前記第1の構成に加え、該バッファー層のGaN層との界面におけるa軸の格子定数をバルクの格子定数以上となるように制御していることがより望ましい。こうすることで、前述したように、GaN層とAlN層との界面での格子不整合率が低減され、GaN層の平坦化がより促進される。 Further, as the second configuration, in addition to the first configuration, it is more preferable that the a-axis lattice constant at the interface between the buffer layer and the GaN layer is controlled to be equal to or larger than the bulk lattice constant. By doing so, as described above, the lattice mismatch rate at the interface between the GaN layer and the AlN layer is reduced, and planarization of the GaN layer is further promoted.
 更に、第3の構成として、前記第1及び第2の構成に加え、該バッファー層が+c極性に制御されていることがより望ましい。こうすることで、前述したように、-c極性又は-c極性が混在したバッファー層に比べて、その上に成膜するGaN層の平坦化がより促進される。 Furthermore, as a third configuration, in addition to the first and second configurations, it is more desirable that the buffer layer be controlled to + c polarity. By doing so, as described above, the planarization of the GaN layer formed thereon is further promoted as compared with the buffer layer in which −c polarity or −c polarity is mixed.
 また、第4の構成として、前記第1乃至第3の構成に加え、前記基板をヒーターから離間して載置し、該基板を、300℃以上、1200℃以下の温度に加熱して、前記バッファー層を成膜することが望ましい。こうすることで、前述したように、バッファー層が+c極性で形成されやすくなり、GaN層の平坦化に効果的に作用する。 Further, as a fourth configuration, in addition to the first to third configurations, the substrate is placed apart from a heater, and the substrate is heated to a temperature of 300 ° C. or higher and 1200 ° C. or lower, It is desirable to form a buffer layer. By doing so, as described above, the buffer layer is easily formed with the + c polarity, and effectively acts on the planarization of the GaN layer.
 更に、第5の構成として、前記第1乃至第4の構成に加え、該バッファー層を1μm以上とすることがより望ましい。こうすることで、前述したように、GaN層との界面におけるa軸の格子定数がバルクの格子定数以上となりやすく、GaN層の平坦化に効果的に作用する。 Furthermore, as a fifth configuration, in addition to the first to fourth configurations, it is more desirable that the buffer layer be 1 μm or more. By doing so, as described above, the a-axis lattice constant at the interface with the GaN layer is likely to be greater than or equal to the bulk lattice constant, which effectively acts on the planarization of the GaN layer.
 また、第6の構成として、前記第1乃至第5の構成に加え、Ga/(Ga+N)のモル比が、53.0%~59.5%の範囲である窒化物GaNxターゲットを用いることが望ましい。こうすることで、前述したように、スパッタ粒子として、窒化物状GaNxと金属状Gaとをバランスよく基板上に供給することができ、GaN層の平坦化が促進される。また、ターゲット表面に融解した金属Gaが析出しにくくなり、安定なプロセスを再現しやすくなる。 As a sixth configuration, in addition to the first to fifth configurations, a nitride GaNx target having a Ga / (Ga + N) molar ratio in the range of 53.0% to 59.5% is used. desirable. By doing so, as described above, nitride-like GaNx and metallic Ga can be supplied onto the substrate in a balanced manner as sputtered particles, and planarization of the GaN layer is promoted. Moreover, it becomes difficult to deposit the molten metal Ga on the target surface, and it becomes easy to reproduce a stable process.
 そして、第7の構成として、前記第1乃至第6の構成に加え、GaN層を、500℃以上、1000℃以下の温度で成膜することが望ましい。こうすることで、基板上に物理吸着したスパッタリング粒子(特に、金属状Ga)が基板上でマイグレーションしやすくなり、GaN層の平坦化が促進される。 As a seventh configuration, in addition to the first to sixth configurations, it is desirable to form the GaN layer at a temperature of 500 ° C. or higher and 1000 ° C. or lower. By doing so, the sputtered particles (particularly metallic Ga) physically adsorbed on the substrate easily migrate on the substrate, and the flattening of the GaN layer is promoted.
 なお、本実施形態ではGaN層の成膜に用いるターゲットとして、Ga/(Ga+N)のモル比が、53.0%~59.5%の範囲である窒化物GaNxターゲットについて説明しているが、このようなモル比の窒化物GaNxターゲットに、更に、AlやInを含有させることによって、AlGaN、AlGaInN、InGaNなどを成膜してもよい。 In the present embodiment, a nitride GaNx target having a Ga / (Ga + N) molar ratio in the range of 53.0% to 59.5% is described as a target used for forming a GaN layer. AlGaN, AlGaInN, InGaN, or the like may be formed by adding Al or In to the nitride GaNx target having such a molar ratio.
 以上のことから、平坦なGaN層を再現性よく得るためには、GaN層との界面におけるa軸の格子定数をバルクの格子定数以上となるように制御し、且つ、極性を+c極性となるように制御したAlN又はAlGaNからなるバッファー層を、基板上に直接エピタキシャル成長し、その後、Ga/(Ga+N)のモル比を53.0%~59.5%の範囲となるように設定した窒化物GaNxターゲットを、反応性ガス流量/(反応性ガス流量+希ガス流量)が20%未満となるように設定した状態でスパッタリングすることにより、該バッファー層上にGaN層をエピタキシャル成長することが望ましい。 From the above, in order to obtain a flat GaN layer with good reproducibility, the a-axis lattice constant at the interface with the GaN layer is controlled to be greater than or equal to the bulk lattice constant, and the polarity becomes + c polarity. A nitride layer in which a buffer layer made of AlN or AlGaN so controlled is epitaxially grown directly on the substrate and then the Ga / (Ga + N) molar ratio is set in the range of 53.0% to 59.5%. It is desirable to epitaxially grow the GaN layer on the buffer layer by sputtering the GaNx target in a state where the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is set to be less than 20%.
 上述の窒化物半導体層の成膜方法及び製造装置を用いることで、スパッタリング法によって平坦なGaN層を再現性よく得ることが可能となる。 By using the above-described nitride semiconductor layer deposition method and manufacturing apparatus, a flat GaN layer can be obtained with good reproducibility by sputtering.
 [第2実施形態]
 本発明の第2実施形態に係る半導体装置及びその製造方法について図9を用いて説明する。
[Second Embodiment]
A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIG.
 図9は、第1実施形態による窒化物半導体層の成膜方法を用いて製造される半導体装置の一例を示す概略断面図である。 FIG. 9 is a schematic cross-sectional view showing an example of a semiconductor device manufactured using the nitride semiconductor layer forming method according to the first embodiment.
 はじめに、本実施形態による半導体装置の構造について図9を用いて説明する。図9に示す半導体装置は、窒化物半導体材料を用いた発光ダイオード(LED)の一例である。 First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG. The semiconductor device illustrated in FIG. 9 is an example of a light-emitting diode (LED) using a nitride semiconductor material.
 基板400上には、バッファー層402が形成されている。バッファー層402上には、窒化物半導体中間層404が形成されている。窒化物半導体中間層404上には、n型窒化物半導体層406が形成されている。n型窒化物半導体層406上には、窒化物半導体活性層408が形成されている。窒化物半導体活性層408上には、p型窒化物半導体層410が形成されている。p型窒化物半導体層410上には、透明電極層412が形成されている。透明電極層412、p型窒化物半導体層410、窒化物半導体活性層408及びn型窒化物半導体層406の一部の領域は、n型窒化物半導体層406の途中まで除去されており、これにより露出したn型窒化物半導体層406の上面上には、n型電極414が形成されている。透明電極層412上には、p型電極416が形成されている。このように構成された半導体積層構造の側面及び上面上には、n型電極414及びp型電極416の少なくとも一部の領域上を除き、保護膜418が形成されている。 A buffer layer 402 is formed on the substrate 400. A nitride semiconductor intermediate layer 404 is formed on the buffer layer 402. An n-type nitride semiconductor layer 406 is formed on the nitride semiconductor intermediate layer 404. A nitride semiconductor active layer 408 is formed on the n-type nitride semiconductor layer 406. A p-type nitride semiconductor layer 410 is formed on the nitride semiconductor active layer 408. A transparent electrode layer 412 is formed on the p-type nitride semiconductor layer 410. A part of the transparent electrode layer 412, the p-type nitride semiconductor layer 410, the nitride semiconductor active layer 408, and the n-type nitride semiconductor layer 406 is partially removed from the n-type nitride semiconductor layer 406. An n-type electrode 414 is formed on the upper surface of the n-type nitride semiconductor layer 406 exposed by the above. A p-type electrode 416 is formed on the transparent electrode layer 412. A protective film 418 is formed on the side surface and the upper surface of the semiconductor stacked structure thus configured, except for at least a part of the n-type electrode 414 and the p-type electrode 416.
 基板400としては、例えば、α-Al基板を適用することができる。バッファー層402を構成する材料としては、AlN又はAlGaNを適用することができる。窒化物半導体中間層404、n型窒化物半導体層406、窒化物半導体活性層408及びp型窒化物半導体活性層410を構成する材料としては、GaN、AlGaN、AlGaInN、InGaNを適用することができる。n型窒化物半導体層406は、これら窒化物半導体材料に、シリコン(Si)やゲルマニウム(Ge)等のドナー不純物を添加することにより形成される。p型窒化物半導体層410は、これら窒化物半導体材料に、マグネシウム(Mg)や亜鉛(Zn)等のアクセプタ不純物を添加することにより形成される。窒化物半導体活性層408としては、特に限定されるものではないが、例えば、これら窒化物半導体材料により形成した多重量子井戸(MQW)構造の活性層を適用することができる。 As the substrate 400, for example, an α-Al 2 O 3 substrate can be applied. As a material forming the buffer layer 402, AlN or AlGaN can be applied. As a material constituting the nitride semiconductor intermediate layer 404, the n-type nitride semiconductor layer 406, the nitride semiconductor active layer 408, and the p-type nitride semiconductor active layer 410, GaN, AlGaN, AlGaInN, or InGaN can be applied. . The n-type nitride semiconductor layer 406 is formed by adding a donor impurity such as silicon (Si) or germanium (Ge) to these nitride semiconductor materials. The p-type nitride semiconductor layer 410 is formed by adding an acceptor impurity such as magnesium (Mg) or zinc (Zn) to these nitride semiconductor materials. The nitride semiconductor active layer 408 is not particularly limited. For example, an active layer having a multiple quantum well (MQW) structure formed of these nitride semiconductor materials can be used.
 次に、本実施形態による半導体装置の製造方法の一例について図9を用いて説明する。 Next, an example of the semiconductor device manufacturing method according to the present embodiment will be explained with reference to FIG.
 まず、基板400上に、例えばスパッタリング法により、バッファー層402、窒化物半導体中間層404、n型窒化物半導体層406、窒化物半導体活性層408、p型窒化物半導体層410、透明電極層412を順次堆積する。ここで、バッファー層402からp型窒化物半導体層410の成膜までの工程には、第1実施形態による窒化物半導体層の成膜方法を適用可能である。スパッタリング室104で成膜するバッファー層が、バッファー層402に対応する。スパッタリング室105で成膜する窒化物半導体層が、窒化物半導体中間層404、n型窒化物半導体層406、窒化物半導体活性層408、p型窒化物半導体層410のうちの少なくとも一部に対応する。第1実施形態による窒化物半導体層の成膜方法を用いることにより、これら窒化物半導体層の平坦性を維持しつつ、前述の窒化物半導体積層構造を形成することができる。また、バッファー層402から、p型窒化物半導体層410までを成膜した後、透明電極層412を成膜する前に、p型窒化物半導体層410におけるアクセプタ不純物を活性化するためのアニール工程を設けても良い。 First, the buffer layer 402, the nitride semiconductor intermediate layer 404, the n-type nitride semiconductor layer 406, the nitride semiconductor active layer 408, the p-type nitride semiconductor layer 410, and the transparent electrode layer 412 are formed on the substrate 400 by, for example, sputtering. Are sequentially deposited. Here, the nitride semiconductor layer deposition method according to the first embodiment can be applied to the steps from the buffer layer 402 to the deposition of the p-type nitride semiconductor layer 410. A buffer layer formed in the sputtering chamber 104 corresponds to the buffer layer 402. The nitride semiconductor layer formed in the sputtering chamber 105 corresponds to at least a part of the nitride semiconductor intermediate layer 404, the n-type nitride semiconductor layer 406, the nitride semiconductor active layer 408, and the p-type nitride semiconductor layer 410. To do. By using the nitride semiconductor layer deposition method according to the first embodiment, the above-described nitride semiconductor multilayer structure can be formed while maintaining the flatness of the nitride semiconductor layers. An annealing process for activating acceptor impurities in the p-type nitride semiconductor layer 410 after forming the buffer layer 402 to the p-type nitride semiconductor layer 410 and before forming the transparent electrode layer 412. May be provided.
 次いで、フォトリソグラフィ及びドライエッチングにより、透明電極層412、p型窒化物半導体層410、窒化物半導体活性層408及びn型窒化物半導体層406の一部の領域を、n型窒化物半導体層406の途中まで除去する。 Next, partial regions of the transparent electrode layer 412, the p-type nitride semiconductor layer 410, the nitride semiconductor active layer 408, and the n-type nitride semiconductor layer 406 are formed into an n-type nitride semiconductor layer 406 by photolithography and dry etching. Remove halfway through.
 次いで、このように形成した窒化物半導体積層構造の側面及び上面上に、保護膜418を形成する。 Next, a protective film 418 is formed on the side and top surfaces of the nitride semiconductor multilayer structure formed in this way.
 次いで、フォトリソグラフィ及びドライエッチングにより、保護膜418に、n型窒化物半導体層406に達する開口部を形成後、リフトオフ法等により、n型窒化物半導体層406に接続されたn型電極414を形成する。同様に、保護膜418に、透明電極層412に達する開口部を形成後、リフトオフ法等により、透明電極層412に接続されたp型電極416を形成する。 Next, an opening reaching the n-type nitride semiconductor layer 406 is formed in the protective film 418 by photolithography and dry etching, and then the n-type electrode 414 connected to the n-type nitride semiconductor layer 406 is formed by a lift-off method or the like. Form. Similarly, after forming an opening reaching the transparent electrode layer 412 in the protective film 418, a p-type electrode 416 connected to the transparent electrode layer 412 is formed by a lift-off method or the like.
 このようにして、第1実施形態による窒化物半導体層の成膜方法を用いて半導体装置を製造することにより、平坦性且つ結晶性に優れた窒化物半導体層の積層構造の形成が可能となり、発光効率の高い高性能の発光ダイオードを実現することが可能となる。 Thus, by manufacturing the semiconductor device using the nitride semiconductor layer deposition method according to the first embodiment, it is possible to form a stacked structure of nitride semiconductor layers having excellent flatness and crystallinity. A high-performance light-emitting diode with high luminous efficiency can be realized.
 [変形実施形態]
 本発明は、上記実施形態に限らず種々の変形が可能である。
[Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.
 例えば、図1乃至図3に示す成膜装置は、それぞれ一例を示したものにすぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形が可能である。例えば、図1の成膜装置において、スパッタリング室は3つ以上設けてもよいし、また、これらのうち少なくとも1つを他の成膜装置(例えばCVD装置)に変更してもよい。 For example, each of the film forming apparatuses shown in FIGS. 1 to 3 is merely an example, and can be appropriately modified or modified without departing from the gist of the present invention. For example, in the film forming apparatus of FIG. 1, three or more sputtering chambers may be provided, and at least one of them may be changed to another film forming apparatus (for example, a CVD apparatus).
 また、上記第1実施形態で示したプロセス条件は、本発明者らが用いた典型的な実験装置において得られたものである。具体的なプロセス条件は、上記実施形態に記載したバッファー層及び窒化物半導体層に特有の性質を実現しうるように、使用する成膜装置等に応じて適宜最適化することが望ましい。 Further, the process conditions shown in the first embodiment are obtained in a typical experimental apparatus used by the present inventors. It is desirable that the specific process conditions be optimized as appropriate according to the film forming apparatus to be used so as to realize the properties peculiar to the buffer layer and the nitride semiconductor layer described in the above embodiment.
 また、上記第2実施形態では、第1実施形態に係る窒化物半導体層の成膜方法を適用した半導体装置の一例として発光ダイオードを示したが、第1実施形態に係る窒化物半導体層の成膜方法を適用可能なデバイスは、これに限定されるものではない。例えば、発光ダイオードのほか、半導体レーザ、光半導体増幅器、半導体受光素子、HEMT、MESFET等、窒化物半導体を用いた種々の半導体装置に適用することができる。 In the second embodiment, the light emitting diode is shown as an example of the semiconductor device to which the nitride semiconductor layer deposition method according to the first embodiment is applied. However, the nitride semiconductor layer according to the first embodiment is formed. The device to which the film method can be applied is not limited to this. For example, in addition to a light emitting diode, the present invention can be applied to various semiconductor devices using a nitride semiconductor such as a semiconductor laser, an optical semiconductor amplifier, a semiconductor light receiving element, HEMT, and MESFET.
 また、上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。 Further, the above embodiment is merely an example of some aspects to which the present invention can be applied, and does not prevent appropriate modifications and variations from being made without departing from the spirit of the present invention.
 以下に、上記実施形態に基づく本発明の実施例について、比較例とともに説明する。 Hereinafter, examples of the present invention based on the above embodiment will be described together with comparative examples.
 [実施例]
 まず、図1に示すスパッタリング装置のロードロック室101へc面サファイア基板を導入し、不図示の排気機構を用いてロードロック室101を真空に排気した。
[Example]
First, a c-plane sapphire substrate was introduced into the load lock chamber 101 of the sputtering apparatus shown in FIG. 1, and the load lock chamber 101 was evacuated to a vacuum using an exhaust mechanism (not shown).
 次いで、搬送室102の搬送ロボット106を用いて前処理室103へ基板を搬送し、基板温度が800℃以上となるように予備加熱を行った。なお、これによって、次工程における基板の昇温時間を短縮したり、基板や基板搬送用のトレイに吸着した水が脱離することで、次工程で形成するバッファー層の品質が向上したり、プロセスの再現性が向上しやすくなる。 Next, the substrate was transferred to the pretreatment chamber 103 using the transfer robot 106 in the transfer chamber 102, and preheating was performed so that the substrate temperature became 800 ° C. or higher. In addition, this shortens the temperature rising time of the substrate in the next step, or the water adsorbed on the substrate or the substrate transport tray is desorbed, thereby improving the quality of the buffer layer formed in the next step, Process reproducibility is likely to improve.
 その後、搬送室102の搬送ロボット106を用いて第1のスパッタリング室104へ基板を搬送し、スパッタリング法によって、AlNからなるバッファー層を基板上に直接エピタキシャル成長した。なお、AlNからなるバッファー層をエピタキシャル成長する第1のスパッタリング室104としては、図2のような静止対向型のスパッタリング室を用いた。また、バッファー層の成膜条件は、以下の通りとした。 Thereafter, the substrate was transferred to the first sputtering chamber 104 using the transfer robot 106 in the transfer chamber 102, and a buffer layer made of AlN was directly epitaxially grown on the substrate by sputtering. Note that a stationary facing type sputtering chamber as shown in FIG. 2 was used as the first sputtering chamber 104 for epitaxially growing a buffer layer made of AlN. The film formation conditions for the buffer layer were as follows.
 (バッファー層の成膜条件)
 ・基板:c面サファイア基板
 ・成膜方式:静止対向成膜
 ・成膜前の到達圧力:1.0×10-4Pa
 ・ターゲット:Al
 ・成膜時の基板温度:700℃
 ・成膜時の圧力:1.3Pa
 ・成膜時のスパッタリングガス:Ar+N(N流量/(N流量+Ar流量):20%)
 ・成膜時の高周波電力:2500W
 ・バッファー層の膜厚:1.1μm
 ・基板とヒーターの基板対向面から距離:2mm
(Buffer layer deposition conditions)
-Substrate: c-plane sapphire substrate-Film formation method: stationary facing film formation-Ultimate pressure before film formation: 1.0 x 10 -4 Pa
・ Target: Al
-Substrate temperature during film formation: 700 ° C
・ Pressure during film formation: 1.3 Pa
Sputtering gas during film formation: Ar + N 2 (N 2 flow rate / (N 2 flow rate + Ar flow rate): 20%)
・ High-frequency power during film formation: 2500 W
Buffer layer thickness: 1.1 μm
・ Distance from substrate facing surface of substrate and heater: 2mm
 上記条件で基板上にAlN膜をエピタキシャル成長したところ、+c極性で、且つ、GaN層との界面(AlN層の表面)におけるa軸の格子定数がバルクの格子定数以上となるAlNからなるバッファー層が得られた。なお、本実施例において、N流量/(N流量+Ar流量)を50%以上としたところ、-c極性が混在したAlN膜が得られた。また、バッファー層の膜厚を500nm未満とした場合は、GaN層との界面(AlN層の表面)におけるa軸の格子定数がバルクの格子定数未満のAlNからなるバッファー層が得られた。 When an AlN film was epitaxially grown on the substrate under the above conditions, a buffer layer made of AlN having + c polarity and an a-axis lattice constant at the interface with the GaN layer (the surface of the AlN layer) equal to or greater than the bulk lattice constant was obtained. Obtained. In this example, when the N 2 flow rate / (N 2 flow rate + Ar flow rate) was set to 50% or more, an AlN film in which −c polarity was mixed was obtained. When the thickness of the buffer layer was less than 500 nm, a buffer layer made of AlN having an a-axis lattice constant less than the bulk lattice constant at the interface with the GaN layer (the surface of the AlN layer) was obtained.
 次に、搬送室102の搬送ロボット106を用いて第2のスパッタリング室105へ基板を搬送し、スパッタリング法によって、GaN層をAlNからなるバッファー層上にエピタキシャル成長した。なお、GaN層をエピタキシャル成長する第2のスパッタリング室105としては、図3のようなオフセット型のスパッタリング室を用い、GaN層の成膜条件は、以下の通りとした。 Next, the substrate was transferred to the second sputtering chamber 105 using the transfer robot 106 in the transfer chamber 102, and the GaN layer was epitaxially grown on the buffer layer made of AlN by the sputtering method. As the second sputtering chamber 105 for epitaxially growing the GaN layer, an offset type sputtering chamber as shown in FIG. 3 was used, and the film formation conditions for the GaN layer were as follows.
(GaN層の成膜条件)
 ・基板:c面サファイア基板
 ・成膜方式:オフセット成膜
 ・成膜前の到達圧力:1.0×10-4Pa
 ・ターゲット:窒化物GaNx(Ga/(Ga+N)のモル比:53.0~59.5%)
 ・成膜時の基板温度:850℃
 ・成膜時の圧力:0.13Pa
 ・成膜時のプロセスガス:Ar+N(N流量/(N流量+Ar流量):5%)
 ・成膜時の高周波電力:1000W
(GaN layer deposition conditions)
-Substrate: c-plane sapphire substrate-Film formation method: offset film formation-Ultimate pressure before film formation: 1.0 x 10 -4 Pa
Target: nitride GaNx (Ga / (Ga + N) molar ratio: 53.0-59.5%)
-Substrate temperature during film formation: 850 ° C
-Pressure during film formation: 0.13 Pa
Process gas during film formation: Ar + N 2 (N 2 flow rate / (N 2 flow rate + Ar flow rate): 5%)
・ High-frequency power during film formation: 1000 W
 図6は、上記条件で成膜したGaN層の断面構造を示す断面TEM(透過型電子顕微鏡)像である。図6に示すように、上記条件でGaN層をエピタキシャル成長することにより、平坦なGaN層を得ることができた。このようなGaN層が形成されると、目視ではミラー状として観測できる。また、図6では膜厚を400nmとしたGaN層を示しており、部分的に凸部構造が観測されているが、更に厚膜化したり、成膜条件を最適化することにより、このような凸部構造を低減することができる。 FIG. 6 is a cross-sectional TEM (transmission electron microscope) image showing the cross-sectional structure of the GaN layer formed under the above conditions. As shown in FIG. 6, a flat GaN layer could be obtained by epitaxially growing the GaN layer under the above conditions. When such a GaN layer is formed, it can be visually observed as a mirror. Further, FIG. 6 shows a GaN layer having a film thickness of 400 nm, and a convex structure is partially observed. However, by increasing the film thickness or optimizing the film formation conditions, The convex structure can be reduced.
 なお、AlNからなるバッファー層のa軸の格子定数がバルクの格子定数未満の場合は、GaN層の平坦性が損なわれ、くすみのある表面となった。また、-c極性が混在したAlN層を用いる場合も、GaN層の平坦性が損なわれ、くすみのある表面となった。更に、本実施例において、N流量/(N流量+Ar流量)を20%以上とした場合も、GaN層の平坦性が損なわれ、くすみのある表面となった。 When the a-axis lattice constant of the buffer layer made of AlN was less than the bulk lattice constant, the flatness of the GaN layer was impaired, resulting in a dull surface. In addition, when an AlN layer in which -c polarity was mixed was used, the flatness of the GaN layer was impaired and the surface became dull. Further, in this example, even when the N 2 flow rate / (N 2 flow rate + Ar flow rate) was set to 20% or more, the flatness of the GaN layer was impaired, resulting in a dull surface.
 また、本実施例と同様の成膜処理を複数回実施しても、上記と同等のGaN膜が再現性よく得られた。 Further, even when the same film formation process as in this example was performed a plurality of times, a GaN film equivalent to the above was obtained with good reproducibility.
 すなわち、本実施例により、平坦なGaN膜を再現性よく得ることができた。 That is, according to this example, a flat GaN film could be obtained with good reproducibility.
 [比較例1]
 本発明の比較例1として、特許文献1及び特許文献2に記載された技術を用いた場合のGaN層の平坦性および再現性について説明する。
[Comparative Example 1]
As Comparative Example 1 of the present invention, the flatness and reproducibility of the GaN layer when the techniques described in Patent Document 1 and Patent Document 2 are used will be described.
 本比較例では、GaN層の形成に液状の金属Gaターゲット又は固体状の金属Gaターゲットを用いた。GaN層中に金属Gaが取り込まれるのを防ぐため、GaN層を成膜する際のプロセスガスとしては、Ar流量:80sccm、N流量:20sccmを用いた。また、本比較例では金属Gaターゲットを用いるため、第1のスパッタリング室104及び第2のスパッタリング室105としては、それぞれ、図2及び図3の上下が反転した構造のスパッタリング装置を用いた。その他の条件については、上記実施例と同様とした。 In this comparative example, a liquid metal Ga target or a solid metal Ga target was used to form the GaN layer. In order to prevent metal Ga from being taken into the GaN layer, Ar flow rate: 80 sccm and N 2 flow rate: 20 sccm were used as process gases when forming the GaN layer. In addition, since a metal Ga target is used in this comparative example, the first sputtering chamber 104 and the second sputtering chamber 105 were each a sputtering apparatus having a structure in which the top and bottom of FIGS. 2 and 3 are inverted. Other conditions were the same as in the above example.
 図7は、上記条件で成膜したGaN層の断面構造を示す断面TEM像である。上記条件で成膜したAlNからなるバッファー層の、GaN層との界面におけるa軸の格子定数は、上記実施例と同様であった。しかしながら、このバッファー層上に成膜したGaN層のモフォロジーは図7に示すようであり、上記実施例に比べて平坦性が悪くなっていることが判った。また、図7では膜厚を450nm程度としたGaN層を示しているが、膜厚を増加させても平坦性が改善されることはなかった。更に、AlNからなるバッファー層の極性や格子定数を変化しても、図7のようなモフォロジーが大きく改善されることはなかった。 FIG. 7 is a cross-sectional TEM image showing the cross-sectional structure of the GaN layer formed under the above conditions. The a-axis lattice constant at the interface with the GaN layer of the AlN buffer layer formed under the above conditions was the same as in the above example. However, the morphology of the GaN layer formed on this buffer layer is as shown in FIG. 7, and it was found that the flatness was worse than that in the above example. Further, FIG. 7 shows a GaN layer having a film thickness of about 450 nm, but the flatness was not improved even when the film thickness was increased. Furthermore, even if the polarity and the lattice constant of the buffer layer made of AlN were changed, the morphology as shown in FIG. 7 was not greatly improved.
 図7は、固体状金属Gaターゲットを用いて成膜されたGaN層の断面TEM像であるが、液状Gaターゲットを用いた場合も同様であった。更に、同様の評価を繰り返し行うと、液状Gaターゲットを用いる場合は、ターゲットが径時変化して良好な再現性が得られなかった。 FIG. 7 is a cross-sectional TEM image of a GaN layer formed using a solid metal Ga target, but the same was true when a liquid Ga target was used. Furthermore, when the same evaluation was repeated, when a liquid Ga target was used, the target changed over time, and good reproducibility could not be obtained.
 本比較例の結果より、平坦なGaN膜を再現性よく得るという本発明の目的は、特許文献1及び特許文献2に記載された技術では達成できないことが判った。 From the result of this comparative example, it was found that the object of the present invention to obtain a flat GaN film with good reproducibility cannot be achieved by the techniques described in Patent Document 1 and Patent Document 2.
 [比較例2]
 本発明の比較例2として、特許文献3に記載された技術を用いた場合のGaN層の平坦性及び再現性について説明する。すなわち、窒化物GaNターゲットを用いて低温GaNバッファー層を形成後に、基板を1000℃~1100℃の温度範囲に加熱することによりバッファー層を結晶化させ、その後、窒化物GaNターゲットを用い、スパッタリング法によってGaN層を成膜した場合のGaN層の平坦性および再現性について説明する。
[Comparative Example 2]
As Comparative Example 2 of the present invention, the flatness and reproducibility of the GaN layer when using the technique described in Patent Document 3 will be described. That is, after forming a low-temperature GaN buffer layer using a nitride GaN target, the buffer layer is crystallized by heating the substrate to a temperature range of 1000 ° C. to 1100 ° C., and then using the nitride GaN target, a sputtering method The flatness and reproducibility of the GaN layer when the GaN layer is formed will be described.
 本比較例では、第1のスパッタリング室104において窒化物GaNターゲットを用いて室温で低温GaNバッファー層を形成し、その後、前処理室103において基板を1000℃で熱処理することにより、低温バッファー層を結晶化した。その後、第2のスパッタリング室105おいて、結晶化したバッファー層上に、窒化物GaNターゲットを用いてGaN層を成膜した。その他の条件については、上記実施例と同様とした。 In this comparative example, a low-temperature GaN buffer layer is formed at room temperature using a nitride GaN target in the first sputtering chamber 104, and then the substrate is heat-treated at 1000 ° C. in the pretreatment chamber 103. Crystallized. Thereafter, in the second sputtering chamber 105, a GaN layer was formed on the crystallized buffer layer using a nitride GaN target. Other conditions were the same as in the above example.
 図8は、上記条件で成膜したGaN層の断面構造を示す断面TEM像である。図8に示すように、上記条件で成膜したGaN層は、上記実施例の条件で成膜したGaN層に比べて、平坦性が悪いことが判る。また、図8では膜厚を180nm程度としたGaN層を示しているが、膜厚を増加させても平坦性が改善されることはなかった。更に、再現性の評価を行うと、図8と同様の平坦性の悪いGaN層しか得られなかった。なお、本比較例において、本発明に係るバッファー層、すなわち、+c極性で、GaN層との界面におけるa軸の格子定数がバルクの格子定数以上となるAlNからなるバッファー層を用いても、図8と同様の結果が得られた。 FIG. 8 is a cross-sectional TEM image showing the cross-sectional structure of the GaN layer formed under the above conditions. As shown in FIG. 8, it can be seen that the GaN layer formed under the above conditions has poor flatness as compared with the GaN layer formed under the above conditions. Further, FIG. 8 shows a GaN layer having a thickness of about 180 nm, but the flatness was not improved even when the thickness was increased. Furthermore, when the reproducibility was evaluated, only a GaN layer with poor flatness similar to that shown in FIG. 8 was obtained. In this comparative example, even if the buffer layer according to the present invention is used, that is, the buffer layer made of AlN having + c polarity and the a-axis lattice constant at the interface with the GaN layer is equal to or larger than the bulk lattice constant. Results similar to those of 8 were obtained.
 本比較例の結果より、平坦なGaN層を再現性よく得るという本発明の目的は、特許文献3に記載された技術では達成できないことが判った。 From the result of this comparative example, it was found that the object of the present invention to obtain a flat GaN layer with good reproducibility cannot be achieved by the technique described in Patent Document 3.
 [比較例3]
 本発明の比較例3として、特許文献4に記載された技術を用いた場合のGaN層の平坦性及び再現性について説明する。特に、Ga/(Ga+N)のモル比が59.5%より多く80%以下である窒化物GaNxターゲットを用い、スパッタリング法によってGaN膜を成膜した場合の、GaN膜の平坦性および再現性について説明する。なお、本比較例では、Ga/(Ga+N)のモル比が80%の窒化物GaNxターゲットを用いる他は、バッファー層とGaN層の成膜装置と成膜条件は、上記実施例と同様とした。
[Comparative Example 3]
As Comparative Example 3 of the present invention, the flatness and reproducibility of the GaN layer when the technique described in Patent Document 4 is used will be described. In particular, the flatness and reproducibility of a GaN film when a GaN film is formed by sputtering using a nitride GaNx target having a Ga / (Ga + N) molar ratio of more than 59.5% and not more than 80%. explain. In this comparative example, except for using a nitride GaNx target having a Ga / (Ga + N) molar ratio of 80%, the film forming apparatus and the film forming conditions for the buffer layer and the GaN layer were the same as the above examples. .
 本比較例では、GaN層の成膜時、ターゲット表面から金属Gaが析出し、複数回にわたり異常放電が発生した。このため、安定な成膜が困難であった。また、異常放電が発生しない場合も、ターゲットの組成が経時的に変化し、結果として、GaN層の平坦性が経時的に変化した。 In this comparative example, when the GaN layer was formed, metal Ga was deposited from the target surface, and abnormal discharge occurred multiple times. For this reason, stable film formation has been difficult. Even when abnormal discharge did not occur, the composition of the target changed over time, and as a result, the flatness of the GaN layer changed over time.
 本比較例の結果より、平坦なGaN膜を再現性よく得るという本発明の目的は、特許文献4に記載された技術だけでは達成できないことが判った。 From the result of this comparative example, it was found that the object of the present invention to obtain a flat GaN film with good reproducibility cannot be achieved by the technique described in Patent Document 4 alone.
 [比較例4]
 本発明の比較例4として、特許文献5に記載された技術を用いた場合のGaN層の平坦性及び再現性について説明する。すなわち、金属Gaと窒化物GaNのうち、いずれか一方の物質又は両方の物質をターゲットとし、スパッタリングガスにArを用い、前記ターゲットをスパッタリングして基板上にスパッタ粒子を供給する工程と、ラジカル銃からNを含むラジカルを基板に供給する工程とを、交互に繰り返すことによって、GaN層を成膜した場合の、GaN層の平坦性について説明する。なお、本比較例では、GaN層の成膜に用いるターゲットとして窒化物GaNターゲットを用いており、該窒化物GaNターゲットを、Arガスを用いてスパッタリングしている。また、本比較例において、図3に示すスパッタリング装置の、一方のスパッタリングカソード308に窒化物GaNターゲットを配置し、他方のスパッタリングカソード308をラジカル銃に置き換えたスパッタリング装置により、GaN層の成膜を行った。なお、特許文献5では、ターゲットの前面の空間に、ラジカル銃の前面の空間と分離するための分離容器を設け、反応性ガスとターゲットとの反応を抑制している。
 本比較例においても、このような分離容器を設け、反応性ガスとターゲットとの反応を抑制させると共に、スパッタ粒子を基板に供給する工程と、ラジカル銃からNを含むラジカルを基板に供給する工程とを、交互に繰り返すようにした。その他のバッファー層及びGaN層の成膜条件は、上記実施例と同様とした。
[Comparative Example 4]
As Comparative Example 4 of the present invention, the flatness and reproducibility of the GaN layer when the technique described in Patent Document 5 is used will be described. That is, using either one or both of metal Ga and nitride GaN as a target, using Ar as a sputtering gas, sputtering the target, and supplying sputtered particles onto the substrate; a radical gun; The flatness of the GaN layer when the GaN layer is formed by alternately repeating the step of supplying radicals containing N to the substrate will be described. In this comparative example, a nitride GaN target is used as a target for forming the GaN layer, and the nitride GaN target is sputtered using Ar gas. Further, in this comparative example, a GaN layer was formed by a sputtering apparatus in which a nitride GaN target was disposed on one sputtering cathode 308 of the sputtering apparatus shown in FIG. 3 and the other sputtering cathode 308 was replaced with a radical gun. went. In Patent Document 5, a separation container for separating from the space in front of the radical gun is provided in the space in front of the target to suppress the reaction between the reactive gas and the target.
Also in this comparative example, the step of providing such a separation container to suppress the reaction between the reactive gas and the target, the step of supplying sputtered particles to the substrate, and the step of supplying radicals containing N from the radical gun to the substrate Were repeated alternately. Other buffer layer and GaN layer deposition conditions were the same as in the above example.
 上記のようにしてGaN層を成膜したところ、図8に示したと同様のモフォロジーを有する平坦性の劣ったGaN層が得られた。また、再現性の評価を行ったところ、ターゲットが径時変化して良好な再現性が得られなかった。 When the GaN layer was formed as described above, a GaN layer with inferior flatness having the same morphology as shown in FIG. 8 was obtained. Moreover, when the reproducibility was evaluated, the target changed over time, and good reproducibility could not be obtained.
 本比較例の結果より、平坦なGaN層を再現性よく得るという本発明の目的は、特許文献5に記載された技術では達成できないことが判った。 From the result of this comparative example, it was found that the object of the present invention to obtain a flat GaN layer with good reproducibility cannot be achieved by the technique described in Patent Document 5.
100…成膜装置
101…ロードロック室
102…搬送室
103…前処理室
104…第1のスパッタリング室
105…第2のスパッタリング室
106…搬送ロボット
201,301…真空容器
203,308…スパッタリングカソード
204,307…ターゲット
207,310…スパッタリング用電源
209…ヒーター
211…基板載置機構
212、313…基板
305…加熱ステージ

 
DESCRIPTION OF SYMBOLS 100 ... Film-forming apparatus 101 ... Load lock chamber 102 ... Transfer chamber 103 ... Pretreatment chamber 104 ... First sputtering chamber 105 ... Second sputtering chamber 106 ... Transfer robot 201, 301 ... Vacuum vessel 203, 308 ... Sputtering cathode 204 307, target 207, 310 ... sputtering power supply 209 ... heater 211 ... substrate mounting mechanism 212, 313 ... substrate 305 ... heating stage

Claims (12)

  1.  基板上に、AlN又はAlGaNよりなるバッファー層をエピタキシャル成長する工程と、
     前記バッファー層上に、GaとGaNとを含む金属窒化物ターゲットを用い、窒素を含む反応性ガスの流量をプロセスガス全体の流量の20%未満として、スパッタリング法により、少なくともGaNを含む窒化物半導体層をエピタキシャル成長する工程と
     を有することを特徴とする窒化物半導体層の成膜方法。
    Epitaxially growing a buffer layer of AlN or AlGaN on the substrate;
    A nitride semiconductor containing at least GaN is formed by sputtering using a metal nitride target containing Ga and GaN on the buffer layer, the flow rate of the reactive gas containing nitrogen being less than 20% of the flow rate of the entire process gas. And a step of epitaxially growing the layer.
  2.  前記バッファー層は、前記窒化物半導体層との界面におけるa軸の格子定数がバルクの格子定数以上である
     ことを特徴とする請求項1記載の窒化物半導体層の成膜方法。
    2. The method for forming a nitride semiconductor layer according to claim 1, wherein the buffer layer has an a-axis lattice constant at an interface with the nitride semiconductor layer equal to or greater than a bulk lattice constant.
  3.  前記バッファー層は、+c極性を有する
     ことを特徴とする請求項1又は2記載の窒化物半導体層の成膜方法。
    The method for forming a nitride semiconductor layer according to claim 1, wherein the buffer layer has + c polarity.
  4.  前記バッファー層をエピタキシャル成長する工程では、前記基板を、前記基板から離間して配置されたヒーターからの輻射熱により、300℃以上、1200℃以下の温度に加熱する
     ことを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体層の成膜方法。
    4. The step of epitaxially growing the buffer layer comprises heating the substrate to a temperature of 300 ° C. or more and 1200 ° C. or less by radiant heat from a heater disposed apart from the substrate. The method for forming a nitride semiconductor layer according to any one of the above.
  5.  前記バッファー層は、1μm以上の膜厚を有する
     ことを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体層の成膜方法。
    The method for forming a nitride semiconductor layer according to claim 1, wherein the buffer layer has a thickness of 1 μm or more.
  6.  前記バッファー層は、スパッタリング法により形成する
     ことを特徴とする請求項1乃至5のいずれか1項に記載の窒化物半導体層の成膜方法。
    The method for forming a nitride semiconductor layer according to any one of claims 1 to 5, wherein the buffer layer is formed by a sputtering method.
  7.  前記窒化物半導体層をエピタキシャル成長する工程では、前記反応性ガスの前記流量を、前記プロセスガス全体の流量の10%未満とする
     ことを特徴とする請求項1乃至6のいずれか1項に記載の窒化物半導体層の成膜方法。
    7. The method according to claim 1, wherein in the step of epitaxially growing the nitride semiconductor layer, the flow rate of the reactive gas is less than 10% of a flow rate of the entire process gas. A method for forming a nitride semiconductor layer.
  8.  前記金属窒化物ターゲットは、Ga/(Ga+N)のモル比が、53.0%~59.5%の範囲である
     ことを特徴とする請求項1乃至7のいずれか1項に記載の窒化物半導体層の成膜方法。
    The nitride according to any one of claims 1 to 7, wherein the metal nitride target has a Ga / (Ga + N) molar ratio in the range of 53.0% to 59.5%. A method for forming a semiconductor layer.
  9.  前記窒化物半導体層は、500℃以上、1000℃以下の温度で成膜する
     ことを特徴とする請求項1乃至8のいずれか1項に記載の窒化物半導体層の成膜方法。
    The method for forming a nitride semiconductor layer according to claim 1, wherein the nitride semiconductor layer is formed at a temperature of 500 ° C. or higher and 1000 ° C. or lower.
  10.  前記窒化物半導体層は、GaN、AlGaN、InGaN又はAlGaInNである
     ことを特徴とする請求項1乃至9のいずれか1項に記載の窒化物半導体層の成膜方法。
    The method for forming a nitride semiconductor layer according to claim 1, wherein the nitride semiconductor layer is GaN, AlGaN, InGaN, or AlGaInN.
  11.  前記基板は、c面サファイア基板である
     ことを特徴とする請求項1乃至10のいずれか1項に記載の窒化物半導体層の成膜方法。
    The method for forming a nitride semiconductor layer according to any one of claims 1 to 10, wherein the substrate is a c-plane sapphire substrate.
  12.  基板上に、請求項1乃至11のいずれか1項に記載の窒化物半導体層の成膜方法により、前記バッファー層及び前記窒化物半導体層をエピタキシャル成長する工程を含む
     ことを特徴とする半導体装置の製造方法。

     
    A step of epitaxially growing the buffer layer and the nitride semiconductor layer on a substrate by the method for forming a nitride semiconductor layer according to claim 1. Production method.

PCT/JP2015/001479 2014-07-18 2015-03-17 Method for forming nitride semiconductor layer and method for manufacturing semiconductor device WO2016009577A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015548510A JP6001194B2 (en) 2014-07-18 2015-03-17 Method for forming nitride semiconductor layer and method for manufacturing semiconductor device
KR1020157024926A KR101687595B1 (en) 2014-07-18 2015-03-17 Film forming method of nitride semiconductor layer and manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014147964 2014-07-18
JP2014-147964 2014-07-18

Publications (1)

Publication Number Publication Date
WO2016009577A1 true WO2016009577A1 (en) 2016-01-21

Family

ID=55078092

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/001479 WO2016009577A1 (en) 2014-07-18 2015-03-17 Method for forming nitride semiconductor layer and method for manufacturing semiconductor device

Country Status (4)

Country Link
JP (1) JP6001194B2 (en)
KR (1) KR101687595B1 (en)
TW (1) TWI567214B (en)
WO (1) WO2016009577A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017131978A (en) * 2016-01-26 2017-08-03 ヤマト科学株式会社 Containment system
JP2019524982A (en) * 2016-05-26 2019-09-05 ジョルゲンソン,ロビー IIIA nitride growth system and method
WO2020075599A1 (en) * 2018-10-09 2020-04-16 東京エレクトロン株式会社 Method of producing nitride semiconductor film
WO2021200836A1 (en) * 2020-03-30 2021-10-07 東ソー株式会社 Laminated film, structure including laminated film, semiconductor element, electronic device, and method for producing laminated film
WO2022070922A1 (en) * 2020-09-29 2022-04-07 芝浦メカトロニクス株式会社 Film deposition device and film deposition method
WO2022176422A1 (en) * 2021-02-19 2022-08-25 株式会社ジャパンディスプレイ Method for producing gallium nitride film
US11802049B2 (en) 2015-03-30 2023-10-31 Tosoh Corporation Gallium nitride-based sintered compact and method for manufacturing same
WO2023218840A1 (en) * 2022-05-10 2023-11-16 株式会社ジャパンディスプレイ Film formation device and film formation method for gallium nitride film

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035805A (en) * 1999-07-19 2001-02-09 Sony Corp Iii group nitride compound semiconductor thin film, method of forming same, semiconductor device and manufacture thereof
JP2002176197A (en) * 2000-05-22 2002-06-21 Ngk Insulators Ltd Substrate for photonic device and its fabricating method
WO2011136016A1 (en) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 Epitaxial film formation method, vacuum treatment device, method for producing semiconductor light-emitting element, semiconductor light-emitting element, lighting device
JP2014091852A (en) * 2012-11-02 2014-05-19 Tosoh Corp Gallium nitride target

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP4974635B2 (en) 2006-10-06 2012-07-11 昭和電工株式会社 Film forming method of group III nitride compound semiconductor multilayer structure
JP2008153603A (en) 2006-12-20 2008-07-03 Showa Denko Kk Method of manufacturing group iii nitride compound semiconductor light-emitting element, group iii nitride compound semiconductor light-emitting element, and lamp
CN103270000B (en) 2010-12-20 2016-02-03 东曹株式会社 Gan sintered compact or gan molding and their manufacture method
JP2012144805A (en) * 2010-12-21 2012-08-02 Tosoh Corp Gallium nitride molded article and method for producing the same
WO2012090422A1 (en) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 Epitaxial film-forming method, sputtering apparatus, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
JP5718709B2 (en) 2011-04-12 2015-05-13 株式会社アルバック Semiconductor layer forming apparatus and semiconductor layer manufacturing method
JP2013125851A (en) 2011-12-14 2013-06-24 Ulvac Japan Ltd Film forming apparatus and film formation method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035805A (en) * 1999-07-19 2001-02-09 Sony Corp Iii group nitride compound semiconductor thin film, method of forming same, semiconductor device and manufacture thereof
JP2002176197A (en) * 2000-05-22 2002-06-21 Ngk Insulators Ltd Substrate for photonic device and its fabricating method
WO2011136016A1 (en) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 Epitaxial film formation method, vacuum treatment device, method for producing semiconductor light-emitting element, semiconductor light-emitting element, lighting device
JP2014091852A (en) * 2012-11-02 2014-05-19 Tosoh Corp Gallium nitride target

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11802049B2 (en) 2015-03-30 2023-10-31 Tosoh Corporation Gallium nitride-based sintered compact and method for manufacturing same
JP2017131978A (en) * 2016-01-26 2017-08-03 ヤマト科学株式会社 Containment system
JP2019524982A (en) * 2016-05-26 2019-09-05 ジョルゲンソン,ロビー IIIA nitride growth system and method
JP2022105014A (en) * 2016-05-26 2022-07-12 ジョルゲンソン,ロビー System and method for growing iiia group nitride
US11651959B2 (en) 2016-05-26 2023-05-16 Robbie J. Jorgenson Method and system for group IIIA nitride growth
WO2020075599A1 (en) * 2018-10-09 2020-04-16 東京エレクトロン株式会社 Method of producing nitride semiconductor film
JPWO2020075599A1 (en) * 2018-10-09 2021-09-02 東京エレクトロン株式会社 Method of forming a nitride semiconductor film
JP7029715B2 (en) 2018-10-09 2022-03-04 東京エレクトロン株式会社 Method of forming a nitride semiconductor film
WO2021200836A1 (en) * 2020-03-30 2021-10-07 東ソー株式会社 Laminated film, structure including laminated film, semiconductor element, electronic device, and method for producing laminated film
WO2022070922A1 (en) * 2020-09-29 2022-04-07 芝浦メカトロニクス株式会社 Film deposition device and film deposition method
WO2022176422A1 (en) * 2021-02-19 2022-08-25 株式会社ジャパンディスプレイ Method for producing gallium nitride film
WO2023218840A1 (en) * 2022-05-10 2023-11-16 株式会社ジャパンディスプレイ Film formation device and film formation method for gallium nitride film

Also Published As

Publication number Publication date
KR101687595B1 (en) 2016-12-19
JPWO2016009577A1 (en) 2017-04-27
TW201614083A (en) 2016-04-16
JP6001194B2 (en) 2016-10-05
TWI567214B (en) 2017-01-21
KR20160020401A (en) 2016-02-23

Similar Documents

Publication Publication Date Title
JP6001194B2 (en) Method for forming nitride semiconductor layer and method for manufacturing semiconductor device
US11575071B2 (en) Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices
JP4189386B2 (en) Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device
TWI573291B (en) A method for manufacturing a nitride semiconductor device, a nitride semiconductor light emitting device, and a light emitting device
US9478420B2 (en) Method for depositing a group III nitride semiconductor film
WO2011136016A1 (en) Epitaxial film formation method, vacuum treatment device, method for producing semiconductor light-emitting element, semiconductor light-emitting element, lighting device
US10770615B2 (en) Al—Ga—N template, a method for preparing Al—Ga—N template, and semiconductor device comprising Al—Ga—N template
US11651959B2 (en) Method and system for group IIIA nitride growth
CN104781938A (en) Multilayer substrate structure, and method and system for manufacturing same
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
JP2011051849A (en) Nitride semiconductor self-supporting substrate and method for manufacturing the same
TWI601855B (en) Method for depositing an aluminium nitride layer
JP3895410B2 (en) Device comprising group III-V nitride crystal film and method for manufacturing the same
JP2003332234A (en) Sapphire substrate having nitride layer and its manufacturing method
JP2007103955A (en) Nitride semiconductor and method for growing nitride semiconductor crystal layer
JP3779831B2 (en) Method of crystal growth of nitride III-V compound semiconductor and laminated structure of semiconductor obtained by the method
JPH11243229A (en) Semiconductor light-emitting element and manufacture thereof
JP7296614B2 (en) Nitride semiconductor manufacturing method, nitride semiconductor, and light emitting device
JP6021143B2 (en) GaN-based device manufacturing method and AlN film forming method
KR101517808B1 (en) GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS
US20230100683A1 (en) Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate
JP2013143475A (en) Manufacturing method of light-emitting device and vacuum processing apparatus
JP2024042982A (en) Single crystal silicon substrate with nitride semiconductor layer and method for manufacturing single crystal silicon substrate with nitride semiconductor layer
JP2006165069A (en) Growing method and apparatus for compound semiconductor

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20157024926

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2015548510

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15822667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15822667

Country of ref document: EP

Kind code of ref document: A1