KR101517808B1 - GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS - Google Patents

GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS Download PDF

Info

Publication number
KR101517808B1
KR101517808B1 KR1020130167983A KR20130167983A KR101517808B1 KR 101517808 B1 KR101517808 B1 KR 101517808B1 KR 1020130167983 A KR1020130167983 A KR 1020130167983A KR 20130167983 A KR20130167983 A KR 20130167983A KR 101517808 B1 KR101517808 B1 KR 101517808B1
Authority
KR
South Korea
Prior art keywords
gan
layer
metal
flux
compound
Prior art date
Application number
KR1020130167983A
Other languages
Korean (ko)
Inventor
노정현
한철구
송홍주
이준호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020130167983A priority Critical patent/KR101517808B1/en
Application granted granted Critical
Publication of KR101517808B1 publication Critical patent/KR101517808B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Abstract

Disclosed is a method of growing GaN on Si substrate for reducing cracks. A method of growing GaN on Si substrate according to an embodiment of the present invention includes: a first step of depositing a metal N composite of an N flux surplus state on a substrate by the growth chamber of a molecular beam epitaxial apparatus and forming a first metal N composite layer; a second step of depositing a N composite of a metal flux surplus state on the first metal N composite layer and forming a second metal N composite layer; a third step of doping the second metal N composite layer with Mg, depositing GaN of an N flux surplus state, and forming a first GaN layer; and a fourth step of depositing GaN of a Ga flux surplus state on the first GaN layer and forming a second GaN layer.

Description

크랙 감소를 위한 실리콘 기판 위 GaN 성장방법{GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS}BACKGROUND OF THE INVENTION Field of the Invention [0001] The present invention relates to a method of growing GaN on a silicon substrate for reducing cracks,

본 발명은 실리콘 기판 위 GaN 성장방법에 관한 것으로, 보다 상세하게는 실리콘 기판 위에 증착된 GaN 박막의 결정성은 극대화하고 크랙 발생 없이 안정된 성장을 가능하도록 하는 실리콘 기판 위 GaN 성장방법에 관한 것이다.The present invention relates to a GaN growth method on a silicon substrate, and more particularly, to a GaN growth method on a silicon substrate that maximizes the crystallinity of a GaN thin film deposited on a silicon substrate and enables stable growth without cracks.

GaN으로 대표되는 질화물 반도체 재료는 종래 널리 이용되던 GaAs나 Si에 비해 열전도도, 내압성, 내열성 및 항복 전압 등이 높다는 특성으로 인해 고온/고출력 동작 소자 및 광소자 등으로 널리 쓰이고 있다. 그러나 GaN 박막 성장에 있어서 성장될 박막층과 정합을 이루는 기판이 부재한다는 점이 문제 되고 있는 실정이다. The nitride semiconductor material typified by GaN is widely used as a high-temperature / high-power operation device and an optical device due to its high thermal conductivity, pressure resistance, heat resistance, and breakdown voltage compared to GaAs and Si which have been widely used. However, there is a problem in that there is no substrate matching the thin film layer to be grown in the growth of GaN thin film.

GaN 성장을 위해서는 사파이어 기판이 주로 사용되고 있다. 그러나, GaN과 사파이어 기판 사이에 격자 부정합이 13.8%나 되고 열팽창계수 차이도 25% 정도인 바, GaN 박막 성장시 높은 결함 밀도를 가지며 전기적 특성에 악영향을 미친다는 단점이 있으며, 사파이어는 전도성이 없어 향후 성장된 GaN 박막으로부터 다시 제거를 해야 하는 등의 번거로움을 수반한다. 한편, 최근에는 실리콘 카바이드(SiC) 기판이 GaN과 격자 상수 차이가 적어 GaN 박막 성장에 활용되고 있으나, 실리콘 카바이드 기판의 경우 가격이 상대적으로 고가이므로 제조단가를 상승시키는 문제가 있다.  Sapphire substrates are mainly used for GaN growth. However, since the lattice mismatch between GaN and sapphire substrate is 13.8% and the thermal expansion coefficient difference is about 25%, there is a disadvantage in that GaN thin film has a high defect density and adversely affects the electrical characteristics, and sapphire is not conductive It is necessary to remove it again from the grown GaN thin film in the future. On the other hand, silicon carbide (SiC) substrates have recently been used for growing GaN thin films because of low lattice constant difference with GaN. However, silicon carbide substrates have a problem of raising the manufacturing cost because they are relatively expensive.

따라서, 저가이면서도 우수한 전기적, 열전도 특성을 가지며 대면적의 장점을 갖는 실리콘 기판이 GaN 성장에 널리 이용되고 있다. 그러나 실리콘 기판의 경우에도 마찬가지로 GaN 박막과 큰 격자 상수와 열팽창 계수 차이를 가지므로 고품질의 박막을 성장 시키기에는 한계가 있었다. 상술한 한계를 극복하기 위하여 AlN 버퍼층 등을 이용하여 격자 상수 불일치 정도를 어느 정도 상쇄시켜 GaN 박막 성장을 하는 방법이 시도되고 있으나, 이 역시 열팽창 계수 등의 차이를 극복하지 못하여 크랙이 없는 2마이크론 이상의 GaN 박막 성장에는 한계를 보이고 있는 실정이다.Therefore, a silicon substrate having low cost, excellent electric and thermal conductivity characteristics, and large area advantages is widely used for GaN growth. However, the silicon substrate also has a large lattice constant and thermal expansion coefficient different from that of the GaN thin film, so that there is a limit to grow a high-quality thin film. In order to overcome the above-described limitations, a method of growing a GaN thin film by partially canceling the degree of lattice constant discrepancy using an AlN buffer layer or the like has been attempted. However, this method also fails to overcome the difference in thermal expansion coefficient, The growth of GaN thin films is limited.

본 발명의 실시예들은 실리콘 기판 위에서 GaN을 성장시킴에 있어서, 분자선 에피탁시법과 소스 플럭스 조정을 통해 크랙을 감소시킬 수 있는 실리콘 기판 위 GaN 성장방법을 제공하고자 한다.Embodiments of the present invention provide a GaN growth method on a silicon substrate capable of reducing cracks through molecular beam epitaxy and source flux adjustment in growing GaN on a silicon substrate.

본 발명의 일 측면에 따르면, 분자선 에피탁시 장치의 성장챔버를 통하여 N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜 제1 금속 N 화합물층을 형성시키는 1단계; 상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜 제2 금속 N 화합물층을 형성시키는 2단계; 상기 제2 금속 N 화합물층 상에 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN을 증착시켜 제1 GaN층을 형성시키는 3단계; 및 상기 제1 GaN층 상에 Ga 플럭스 과잉 상태의 GaN을 증착시켜 제2 GaN층을 형성시키는 4단계를 포함하는 실리콘 기판 위 GaN 성장방법이 제공될 수 있다. According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a first step of depositing a metal N compound in an N flux excess state on a substrate through a growth chamber of a molecular beam epitaxy apparatus to form a first metal N compound layer; Depositing a metal N compound in a metal flux excess state on the first metal N compound layer to form a second metal N compound layer; A third step of forming a first GaN layer by depositing magnesium (Mg) on the second metal N compound layer and depositing GaN in an N flux excess state; And a fourth step of depositing GaN in an excess of Ga flux on the first GaN layer to form a second GaN layer.

또한, 상기 2단계 및 3단계 사이에, 상기 제1 금속 N 화합물층 상에 N 플럭스 과잉 상태의 금속 GaN 화합물을 증착시켜서 금속 GaN 화합물층을 형성시키는 버퍼층 형성단계를 더 포함할 수 있다. The method may further include a buffer layer forming step of forming a metal GaN compound layer by depositing a metal GaN compound in an excess N-flux state on the first metal N compound layer between steps 2 and 3.

또한, 상기 버퍼층 형성단계 및 3단계 사이에, 상기 금속 GaN 화합물층 상에 Ga 플럭스 과잉 상태의 GaN을 증착시켜 제1 GaN 기능층을 형성시키는 단계를 더 포함할 수 있다. The method may further include forming a first GaN functional layer by depositing GaN in an excess of Ga flux on the metal GaN compound layer between the buffer layer forming step and the third step.

또한, 상기 4단계 이후에, 상기 제2 GaN층 상에 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN을 증착시켜 제3 GaN층을 형성시키는 단계; 및 상기 제3 GaN층 상에 GaN을 증착시켜 제2 GaN 기능층을 형성시키는 단계를 더 포함할 수 있다. Forming a third GaN layer by depositing magnesium (Mg) on the second GaN layer and depositing GaN in an N-flux excess state after the fourth step; And depositing GaN on the third GaN layer to form a second GaN functional layer.

한편, 상기 금속 GaN 화합물층은 상기 금속과 Ga의 조성비가 다른 복수의 층을 포함하거나, N 플럭스 과잉 상태의 금속 GaN 화합물층과, 금속 과잉 상태의 금속 GaN 화합물층으로 분리되어 이루어질 수 있다. Meanwhile, the metal GaN compound layer may include a plurality of layers having different composition ratios of the metal and Ga, or a metal GaN compound layer in an excess N-flux state and a metal GaN compound layer in an excess metal state.

또한, 상기 제2 GaN 기능층 상에 비의도적 도핑된(Unintentional doped, UID) GaN층을 형성시키는 단계를 더 포함할 수 있다.The method may further include forming an unintentionally doped (UID) GaN layer on the second GaN functional layer.

본 발명의 실시예들은 실리콘 기판 위에서 GaN 박막 성장시 크랙을 발생시키지 않는 바, 고품질의 GaN 박막을 성장시킬 수 있다. 따라서, 고효율 및 고전력 반도체 소자를 제조할 수 있다.Embodiments of the present invention do not cause cracks in growing a GaN thin film on a silicon substrate, so that a high quality GaN thin film can be grown. Therefore, a high-efficiency and high-power semiconductor device can be manufactured.

도 1은 본 발명의 일 실시예에 따른 실리콘 기판 위 GaN 성장방법에 따른 GaN 성장구조의 각 층의 구성을 개략적으로 도시한 도면이다.
도 2는 비교예 및 실시예에서의 GaN 박막 표면의 광학현미경 이미지이다.1 is a view schematically showing the structure of each layer of a GaN growth structure according to a GaN growth method on a silicon substrate according to an embodiment of the present invention.
2 is an optical microscope image of the surface of the GaN thin film in Comparative Examples and Examples.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 구체적으로 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 실리콘 기판 위 GaN 성장방법에 따른 GaN 성장구조(100)의 각 층의 구성을 개략적으로 도시한 도면이다.FIG. 1 is a view schematically showing a structure of each layer of a GaN growth structure 100 according to a GaN growth method on a silicon substrate according to an embodiment of the present invention.

도 1을 참조하면, GaN 성장구조(100)는 실리콘 기판(110) 상에 성장되어 적층되는 복수의 화합물층을 포함하여 이루어진다. 상기 복수의 화합물층은 아래에서부터 금속 N 화합물층(120), 금속 GaN 화합물층(130), 제1 GaN 기능층(141), 제1 내지 제3 GaN층(151,152,153), 제2 GaN 기능층(142) 및 비의도적 도핑된(Unintentional doped, UID) GaN층(160, 이하 UID GaN층)이다. Referring to FIG. 1, a GaN growth structure 100 includes a plurality of compound layers grown on a silicon substrate 110 and stacked. The plurality of compound layers includes a metal N compound layer 120, a metal GaN compound layer 130, a first GaN functional layer 141, first to third GaN layers 151, 152 and 153, a second GaN functional layer 142, Unintentionally doped (UID) GaN layer 160 (hereinafter UID GaN layer).

상기와 같이 구성되는 GaN 성장구조(100)는 분자선 에피탁시(MBE)법을 이용하여 제조된다. 질화물 반도체 성장을 위한 증착법으로는 크게 금속유기화학기상증착법(MOCVD)법과 분자선 에피탁시(MBE)법이 있다. 전자의 경우 시간당 1~3㎛ 이상의 빠른 결정 속도를 가지며 박막 두께의 제어 및 합금 형성이 용이하다는 장점이 있으나, 결정 성장을 위해서는 1000℃ 이상의 고온을 필요로 하므로 성장 중에 불순물의 혼입이 일어난다는 단점이 있다. 반면, 분자선 에피탁시법의 경우 시간당 0.5㎛ 정도의 상대적으로 느린 결정 성장 속도를 가지지만, 700~750℃ 정도의 상대적으로 낮은 온도에서 성장이 이루어지는 바 불순물 혼입이 적어 질화물 반도체 성장에 용이하다는 장점이 있다. The GaN growth structure 100 constructed as described above is fabricated by molecular beam epitaxy (MBE). Deposition methods for growing nitride semiconductors include metal organic chemical vapor deposition (MOCVD) and molecular beam epitaxy (MBE). In the case of the former, it has a high crystallization speed of 1 to 3 μm or more per hour and has an advantage of controlling the thickness of the thin film and facilitating the formation of the alloy. However, since a high temperature of 1000 ° C. or more is required for crystal growth, impurities are mixed in the growth have. On the other hand, the molecular beam epitaxy method has a relatively slow crystal growth rate of about 0.5 μm per hour. However, since the growth is performed at a relatively low temperature of about 700 to 750 ° C., .

한편, 금속유기화학기상증착법에서는 Ga와 질소의 비율을 자유롭게 조절하기가 어렵지만, 분자선 에피탁시법에서는 Ga 또는 Al, 그리고 질소 플럭스의 비율을 적절히 조절할 수 있다는 장점이 있다. 이 때, 질소 플럭스의 비율을 상대적으로 높이면 질소 과잉으로 인해 GaN 또는 AlN층의 표면에는 거칠기(roughness)가 형성되고, Ga 또는 Al 플럭스의 비율을 상대적으로 높이면 Ga 또는 Al 과잉으로 인해 GaN층 또는 AlN층에 횡축(lateral) 방향의 성장이 촉진된다.On the other hand, it is difficult to freely control the ratio of Ga to nitrogen in the metal organic chemical vapor deposition, but the molecular beam epitaxy method has an advantage that the ratio of Ga or Al and nitrogen flux can be appropriately controlled. At this time, if the ratio of nitrogen flux is relatively increased, roughness is formed on the surface of GaN or AlN layer due to excessive nitrogen, and if Ga or Al flux is relatively increased, GaN layer or AlN Growth in the lateral direction is promoted in the layer.

본 발명의 일 실시예에 따른 실리콘 기판 위 GaN 성장방법은 이러한 분자선 에피탁시법의 원리를 이용하여 실리콘 기판과의 격자 불일치에 의해 형성되는 결함(threading dislocation)을 제어함으로써 크랙이 없는 GaN 박막을 성장시킬 수 있다. The GaN growth method on the silicon substrate according to an embodiment of the present invention uses a principle of the molecular beam epitaxy method to control the threading dislocation caused by the lattice mismatch with the silicon substrate, Can grow.

관련하여 본 발명의 발명자들은 기 출원하여 등록받은 한국등록특허 제10-1121588호(2012.03.06 공고)에서 분자선 에피탁시법을 통해 소스 플럭스를 조절함으로써 GaN 박막 성장시 크랙의 발생을 크게 저감시킬 수 있는 방법을 개시한 바 있으며, 본 발명은 상기 특허에 기재된 내용들도 포함하고 있음을 밝혀둔다. The inventors of the present invention have found that, by controlling the source flux through the molecular beam epitaxy method in Korean Registered Patent No. 10-1121588 (published on Mar. 03, 2012), the generation of cracks during GaN thin film growth is greatly reduced And the present invention includes the contents described in the above patent.

이하, 각 층에 대하여 설명한다. Each layer will be described below.

금속 N 화합물층(120)은 실리콘 기판(110) 상에 증착되어 형성되는 것으로, 실리콘 기판(110)과 GaN 박막 사이의 격자 상수 불일치 정도를 어느 정도 상쇄시키는 기능을 한다. 금속 N 화합물층(120)은 N 플럭스 과잉 상태의 제1 금속 N 화합물층(121)과, 금속 플럭스 과잉 상태의 제2 금속 화합물층(122)을 포함한다. The metal N compound layer 120 is formed by being deposited on the silicon substrate 110 and functions to cancel the degree of lattice constant mismatch between the silicon substrate 110 and the GaN thin film to some extent. The metal N compound layer 120 includes a first metal N compound layer 121 in an N flux excess state and a second metal compound layer 122 in a metal flux excess state.

여기에서 "N 플럭스 과잉 상태"란 질소 플럭스(flux)가 금속 플럭스보다 상대적으로 높은 비율을 가지고 있음을 의미하고, "금속 플럭스 과잉 상태"란 그 반대를 의미한다. 이하에서도 마찬가지이다. Here, "N flux excess state" means that the nitrogen flux has a relatively higher ratio than the metal flux, and "metal flux excess state" means the opposite. The same goes for the following.

금속 N 화합물층(120)에서 상기 "금속"은 Al일 수 있으나, 그 외의 In, Hf, Zr 등으로 대체될 수도 있다. 다만, 설명의 편의를 위해서 본 명세서에서는 금속 N 화합물이 AlN인 경우를 중심으로 설명하도록 한다. In the metal N compound layer 120, the "metal" may be Al, but may be substituted by other In, Hf, Zr, or the like. For convenience of explanation, the case where the metal N compound is AlN will be mainly described in this specification.

금속 GaN 화합물층(130)은 금속 N 화합물층(120) 상에 증착되어 형성되는 것으로, GaN 박막 성장시 결함을 제어하기 위한 버퍼층으로 기능한다. 금속 GaN 화합물층(130)은 경우에 따라 생략될 수도 있다. The metal GaN compound layer 130 is formed by being deposited on the metal N compound layer 120 and functions as a buffer layer for controlling defects in growing the GaN thin film. The metal GaN compound layer 130 may be omitted in some cases.

금속 GaN 화합물층(130)에서 상기 "금속"은 Al일 수 있으나, 그 외의 In, Hf, Zr 등으로 대체될 수도 있다. 다만, 설명의 편의를 위해서 본 명세서에서는 금속 GaN 화합물층(130)이 AlGaN인 경우를 중심으로 설명하도록 한다.In the metal GaN compound layer 130, the "metal" may be Al, but other In, Hf, Zr, or the like may be substituted. For convenience of explanation, the case where the metal GaN compound layer 130 is AlGaN will be mainly described.

금속 GaN 화합물층(130)은 금속과 Ga의 조성비가 다른 복수의 층을 포함할 수 있다. 즉, 금속 GaN 화합물층(130)은 제1 AlGaN층(미도시) 및 제2 AlGaN층(미도시)을 포함할 수 있다. 여기에서 제1,2 AlGaN층은 모두 AlxGa1 -xN(0<x<1)의 조성을 가질 수 있다. 예를 들어 제1 AlGaN층은 Al 조성이 50%, 제2 AlGaN층은 Al 조성이 17%가 되도록 할 수 있다. 물론 금속 GaN 화합물층(130)은 2층 이상의 층으로도 형성될 수 있으며, 이 때, 각 층은 AlxGa1 -xN(0<x<1)으로 그 조성을 각각 달리할 수 있다. 또한, 금속 GaN 화합물층(130)은 N 플럭스 과잉 상태의 금속 GaN 화합물층과, 금속 과잉 상태의 금속 GaN 화합물층으로 분리되어 이루어질 수도 있다(예컨대, N 플럭스 과잉의 AlGaN층 및 Al 플럭스 과잉의 AlGaN층).The metal GaN compound layer 130 may include a plurality of layers having different metal and Ga composition ratios. That is, the metal GaN compound layer 130 may include a first AlGaN layer (not shown) and a second AlGaN layer (not shown). Here, the first and second AlGaN layers may have a composition of Al x Ga 1 -x N (0 <x <1). For example, the first AlGaN layer may have an Al composition of 50% and the second AlGaN layer may have an Al composition of 17%. Of course, the metal GaN compound layer 130 may be formed of two or more layers, and each layer may have a different composition from Al x Ga 1 -x N (0 <x <1). Further, the metal GaN compound layer 130 may be composed of a metal GaN compound layer in an excess N-flux state and a metal GaN compound layer in an excess metal state (for example, an N-flux excess AlGaN layer and an Al flux excess AlGaN layer).

제1 내지 제3 GaN층(151,152,153)은 금속 GaN 화합물층(130) 상에 순차적으로 적층되거나, 후술할 제1 GaN 기능층(141) 상에 순차적으로 적층될 수 있다. The first to third GaN layers 151, 152 and 153 may be sequentially stacked on the metal GaN compound layer 130 or may be sequentially stacked on the first GaN functional layer 141 to be described later.

제1 GaN층(151) 및 제3 GaN층(153)은 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN층이며, 제2 GaN층(152)은 Ga 과잉 상태의 GaN층이다. 즉, N 플럭스 과잉 상태의 GaN층(151,153)과 Ga 과잉 상태의 GaN층(152)은 교차 적층된다.The first GaN layer 151 and the third GaN layer 153 are a GaN layer doped with magnesium (Mg) and in an N flux excess state, and the second GaN layer 152 is a GaN layer in an excess Ga state. That is, the N-flux excess GaN layers 151 and 153 and the Ga-over-GaN layer 152 are cross-deposited.

상술한 것과 같이 GaN의 증착시 N 플럭스를 상대적으로 높이면 성장면에 흡착된 Ga 원자가 질소 원자와 용이하게 결합하면서 Ga의 이동 거리가 짧아지므로 부분적으로 적층되는 바, 돌기를 형성하게 되어 GaN의 표면에 거칠기(roughness)가 형성된다. 반대로 GaN의 증착시 Ga 플럭스를 상대적으로 높이면 Ga 원소의 확산거리가 길어지게 되는 바 횡축(lateral) 방향으로의 성장이 촉진된다. 따라서 이와 같은 두 GaN층을 적절히 반복 적층함으로써 실리콘 기판(110)과의 격자 불일치에 기인하여 형성되는 결함(threading dislocation)을 효과적으로 제어할 수 있다. 또한, 본 실시예에서는 제1 내지 제3 GaN층(151,152,153)만을 예시하고 있으나, 상기 제1 내지 제3 GaN층(151,152,153)은 반복적으로 적층될 수 있다. As described above, when the N flux is relatively increased during the deposition of GaN, the Ga atoms adsorbed on the growth surface easily bond with the nitrogen atoms, and the traveling distance of Ga becomes short, so that the Ga layer is partially deposited. A roughness is formed. On the contrary, when the Ga flux is relatively increased during the deposition of GaN, the diffusion distance of the Ga element becomes longer, and the growth in the lateral direction is promoted. Accordingly, it is possible to effectively control the threading dislocation due to the lattice mismatch with the silicon substrate 110 by repeatedly laminating the two GaN layers appropriately. In the present embodiment, only the first to third GaN layers 151, 152 and 153 are illustrated, but the first to third GaN layers 151, 152 and 153 may be repeatedly stacked.

한편, N 플럭스 과잉 상태의 GaN층의 경우 표면에 형성된 거칠기(roughness)가 Ga 플럭스 과잉 상태의 GaN층에 의해 적절히 상쇄되지 못할 수 있으며, 이 경우에는 최종 성장되는 UID GaN층(160) 표면에 크랙이 발생할 수 있다. 이와 관련하여 본 발명의 발명자들은 제1,3 GaN층(151,153)과 같이 N 플럭스 과잉 상태의 GaN층에 마그네슘(Mg)을 도핑하는 경우에는 최종 성장되는 UID GaN층 표면에 크랙이 발생하지 않음을 발견하였으며, 이것이 본 발명의 일 특징에 해당한다. On the other hand, in the case of the N-flux excess GaN layer, the roughness formed on the surface may not be properly canceled by the GaN layer in an excess of Ga flux. In this case, Can occur. In this regard, the inventors of the present invention found that when Mg (Mg) is doped into the N-flux excess GaN layer like the first and third GaN layers 151 and 153, cracks are not generated on the surface of the finally grown UID GaN layer And this is a feature of the present invention.

제1 GaN 기능층(141) 및 제2 GaN 기능층(142)은 제1,3 GaN층(151,153)에 도핑된 마그네슘이 공정 도중에 빠져나가는 것을 방지하기 위한 캐핑 레이어(capping layer) 기능 또는 크랙 유발을 방지하는 기능을 수행하는 것으로, 경우에 따라서는 생략될 수 있다. The first GaN functional layer 141 and the second GaN functional layer 142 may have a capping layer function or a crack inducing function to prevent magnesium doped in the first and third GaN layers 151 and 153 from escaping during the process , And may be omitted in some cases.

제1 GaN 기능층(141)은 금속 GaN 화합물층(130) 및 제1 GaN층(151) 사이에 증착 형성될 수 있다. 구체적으로 제1 GaN 기능층(141)은 Ga 과잉 상태의 GaN을 증착시켜 형성되는 것으로, 제1 GaN층(151)의 성장 이전에 표면을 평탄화 시키는 기능을 함으로써 크랙을 방지하는 기능을 한다. 왜냐하면 금속 GaN 화합물층(130)의 성장온도는 일반적으로 730℃ 내지 760℃인 반면에 제1 GaN층(151)의 성장온도는 그보다 낮은 650℃ 내외이므로, 금속 GaN 화합물층(130)의 성장후에 바로 제1 GaN층(151)을 성장시킬 때에는 상술한 온도차에 의해 크랙(crack)이 유발될 수 있기 때문이다. The first GaN functional layer 141 may be deposited between the metal GaN compound layer 130 and the first GaN layer 151. Specifically, the first GaN functional layer 141 is formed by depositing Ga in excess Ga, and functions to prevent cracking by functioning to flatten the surface of the first GaN layer 151 before growth. This is because the growth temperature of the metal GaN compound layer 130 is generally 730 ° C. to 760 ° C. while the growth temperature of the first GaN layer 151 is lower than 650 ° C., 1 GaN layer 151 is grown, cracks may be caused by the temperature difference described above.

제2 GaN 기능층(142)은 제3 GaN층(153) 상에 증착 형성될 수 있다. 제2 GaN 기능층(142)은 제3 GaN층(153) 내에 도핑된 마그네슘이 빠져나가는 것을 방지하는 기능을 한다. 왜냐하면 제3 GaN층(153)을 성장시킨 후에 UID GaN층(160)을 성장시키기 위해서는 성장온도를 대략 50℃ 내지 70℃ 올려야 하므로 마그네슘이 높은 성장온도에 의해 도핑되지 않고 표면을 통해 진공 중으로 빠져나갈 가능성이 있기 때문이다. The second GaN functional layer 142 may be deposited on the third GaN layer 153. The second GaN functional layer 142 functions to prevent doped magnesium from escaping from the third GaN layer 153. This is because, in order to grow the UID GaN layer 160 after the third GaN layer 153 is grown, the growth temperature must be raised by about 50 ° C. to 70 ° C., so that magnesium is not doped by a high growth temperature and exits through the surface into the vacuum There is a possibility.

UID GaN층(160)은 제3 GaN층(153) 또는 제2 GaN 기능층(142) 상에 증착 형성되는 것으로, 질화물 반도체를 이용한 전자소자에서 실제 소자 역할을 담당한다. UID GaN층(160)의 두께가 클수록(1~2㎛ 이상) 높은 항복전압을 갖는 고전력/고출력 전자소자를 제작하는 것이 가능하다. 한편, UID GaN층(160)의 결정질(crystal quality)은 소자의 품질에 큰 영향을 미치는데, 상기 결정질은 UID GaN층(160)의 하부층에서 얼마나 많은 결함(defect) 등이 제어되는가에 따라 결정된다. 본 발명의 일 실시예들에 따른 GaN 성장방법에서는 마그네슘이 도핑되고 N 플럭스 과잉 상태의 GaN을 이용하여 크랙을 제어함으로써, UID GaN층(160)의 결정질을 크게 향상시킬 수 있다. The UID GaN layer 160 is deposited on the third GaN layer 153 or the second GaN functional layer 142 to serve as an actual device in an electronic device using a nitride semiconductor. It is possible to manufacture a high-power / high-output electronic device having a higher breakdown voltage as the thickness of the UID GaN layer 160 is larger (1 to 2 占 퐉 or more). On the other hand, the crystal quality of the UID GaN layer 160 greatly affects the quality of the device. The crystal quality depends on how many defects and the like are controlled in the lower layer of the UID GaN layer 160 do. In the GaN growth method according to one embodiment of the present invention, crystal quality of the UID GaN layer 160 can be greatly improved by controlling cracks using Mg-doped and N-flux excess GaN.

이하에서는 본 발명의 일 실시예에 따른 실리콘 기판 위 GaN 성장방법에 대해 단계별로 설명하도록 한다. 각 층에 대한 구체적인 설명은 상술하였는 바, 중복 설명은 생략하도록 한다. Hereinafter, a GaN growth method on a silicon substrate according to an embodiment of the present invention will be described step by step. The detailed description of each layer has been described above, and redundant description is omitted.

(1) 1단계(1) Step 1

1단계는 분자선 에피탁시 장치의 성장챔버를 통하여 N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜 제1 금속 N 화합물층을 형성시키는 단계다. 구체적으로 상기 성장챔버에 위치된 실리콘 기판에 에피탁시에 의한 소스의 증착이 이루어지고, 소스 플럭스 조정에 따라 다양한 조건의 화합물층이 증착될 수 있다. 이와 같은 분자선 에피탁시 장치는 로드락 챔버, 버퍼 챔버, 성장챔버 및 트랜스퍼 라드를 포함하여 구성될 수 있으며, 상기 장치는 본 발명의 발명자들이 기 출원하여 등록받은 한국등록특허 제10-1121588호(2012.03.06 공고)에 기재된 것과 동일 또는 유사하므로 중복 설명은 생략하도록 한다. 제1 금속 N 화합물층은 N 플럭스 과잉 상태의 AlN층일 수 있다. Step 1 is a step of forming a first metal N compound layer by depositing a metal N compound in an N flux excess state on a substrate through a growth chamber of a molecular beam epitaxy apparatus. Specifically, the source is deposited by epitaxial deposition on the silicon substrate located in the growth chamber, and the compound layer under various conditions can be deposited according to the source flux adjustment. Such a molecular beam epitaxy apparatus can be configured to include a load lock chamber, a buffer chamber, a growth chamber, and a transfer rod, which can be formed by a method disclosed in Korean Patent No. 10-1121588 2012.03.06), duplicate description is omitted. The first metal N compound layer may be an AlN layer in an N flux excess state.

(2) 2단계(2) Step 2

2단계는 상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜 제2 금속 N 화합물층을 형성시키는 단계다. 제2 금속 N 화합물층은 Al 플럭스 과잉 상태의 AlN층일 수 있으며, 제1,2 금속 N 화합물층의 두께는 합쳐서 20nm 내지 50nm일 수 있다. Step 2 is a step of depositing a metal N compound in an excessive metal flux state on the first metal N compound layer to form a second metal N compound layer. The second metal N compound layer may be an AlN layer in an excess of the Al flux, and the thickness of the first and second metal N compound layers may be 20 nm to 50 nm in total.

(3) 3단계(3) Step 3

3단계는 상기 제2 금속 N 화합물층 상에 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN을 증착시켜 제1 GaN층을 형성시키는 단계다. 제1 GaN층의 두께는 100nm 내지 200nm일 수 있으며, N 플럭스 과잉 상태를 조정함으로써 표면 거칠기 정도를 제어할 수 있다.Step 3 is a step of forming a first GaN layer by doping magnesium (Mg) on the second metal N compound layer and depositing GaN in an N-flux excess state. The thickness of the first GaN layer may be 100 nm to 200 nm, and the degree of surface roughness can be controlled by adjusting the N flux excess state.

한편, 상기 3단계 이전에 상기 제1 금속 N 화합물층 상에 N 플럭스 과잉 상태의 금속 GaN 화합물을 증착시켜서 금속 GaN 화합물층을 형성시키는 버퍼층 형성단계를 더 포함할 수 있다. 금속 GaN 화합물층은 AlGaN층일 수 있으며, 복수의 층을 포함할 수 있다. 이 때, 상기 복수의 층은 Al 및 Ga의 조성비가 상이하거나, Al 플럭스 및 N 플럭스의 비율이 상이할 수 있다. The method may further include a buffer layer forming step of forming a metal GaN compound layer by depositing a metal GaN compound in excess of N flux on the first metal N compound layer before the third step. The metal GaN compound layer may be an AlGaN layer and may include a plurality of layers. At this time, the plurality of layers may have different composition ratios of Al and Ga, or different ratios of Al flux and N flux.

또한, 상기 버퍼층 형성단계 및 3단계 사이에 상기 금속 GaN 화합물층 상에 Ga 플럭스 과잉 상태의 GaN을 증착시켜 제1 GaN 기능층을 형성시키는 단계를 더 포함할 수 있다. 한편, Ga 플럭스 과잉 상태에서는 Ga 원소의 확산거리가 길어지게 되어 상술한 것과 같이 횡축 방향으로 성장이 촉진되지만, 과잉의 Ga 원자들로 인해 Ga droplet이 형성될 수도 있다. 상기 Ga droplet은 적절한 열처리(thermal annealing)에 의해 제거가 가능하며, 상기 열처리 단계 역시 공정에 포함될 수 있다. The method may further include forming a first GaN functional layer by depositing GaN in an excess of Ga flux on the metal GaN compound layer between the buffer layer forming step and the third step. On the other hand, in the excess of the Ga flux, the diffusion distance of the Ga element becomes long, and the growth is accelerated in the transverse direction as described above. However, Ga droplets may be formed due to excess Ga atoms. The Ga droplet may be removed by suitable thermal annealing, and the annealing step may also be included in the process.

(4) 4단계(4) Step 4

4단계는 상기 제1 GaN층 상에 Ga 플럭스 과잉 상태의 GaN을 증착시켜 제2 GaN층을 형성시키는 단계다. 제2 GaN층의 두께는 대략 100nm 내외일 수 있다. 한편, 상술한 것과 같이 Ga 플럭스 과잉 상태에서는 과잉의 Ga 원자들로 인해 Ga droplet이 발생할 수 있은 바, 제2 GaN층 성장 중에 열처리 단계를 삽입하여 미반응된 Ga 원자들을 탈착시키는 과정을 반복하며 제2 GaN층을 성장시킬 수 있다.Step 4 is a step of forming a second GaN layer by depositing GaN in an excess of Ga flux on the first GaN layer. The thickness of the second GaN layer may be around 100 nm or so. On the other hand, as described above, Ga droplets may be generated due to excess Ga atoms in the Ga flux excess state, and a process of desorbing unreacted Ga atoms is repeated by inserting a heat treatment step during the growth of the second GaN layer 2 GaN layer can be grown.

한편, 4단계 이후에는 상기 제2 GaN층 상에 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN을 증착시켜 제3 GaN층을 형성시키는 단계와, 상기 제3 GaN층 상에 GaN을 증착시켜 제2 GaN 기능층을 형성시키는 단계가 더 포함될 수 있으며, 상기 제1 GaN층 내지 제3 GaN층의 적층은 반복적으로 이루어질 수 있다. On the other hand, after step 4, magnesium (Mg) is doped on the second GaN layer, and a third GaN layer is formed by depositing GaN in an N-flux excess state. Then, GaN is deposited on the third GaN layer Forming a second GaN functional layer may be further included, and the stacking of the first GaN layer to the third GaN layer may be repeatedly performed.

마지막으로 상기 제2 GaN 기능층 상에 비의도적 도핑된(Unintentional doped, UID) GaN층을 형성함으로써, 실리콘 기판 위에 크랙이 없는 GaN을 성장시킬 수 있다. Finally, by forming an unintentionally doped (UID) GaN layer on the second GaN functional layer, crack-free GaN can be grown on the silicon substrate.

도 2는 비교예 및 실시예에서의 GaN 박막 표면의 광학현미경 이미지이다. 비교예는 도 1에 도시된 GaN 성장구조에서 제1,3 GaN층이 N 플럭스 과잉 상태의 GaN이되 마그네슘이 도핑되지 않았으며, 제1,2 GaN 기능층이 생략된 구조이다. 그리고 실시예는 도 1에 도시된 GaN 성장구조이다. 2 is an optical microscope image of the surface of the GaN thin film in Comparative Examples and Examples. The comparative example is a structure in which the first and third GaN layers in the GaN growth structure shown in FIG. 1 are GaN in an N flux excess state but magnesium is not doped and the first and second GaN functional layers are omitted. The embodiment is the GaN growth structure shown in FIG.

도 2a 및 도 2b를 참조하면, 비교예의 경우는 최종 성장된 UID GaN 박막 표면에 크랙이 발생하고 있는 반면, 실시예의 경우에는 박막 표면에 크랙이 없음을 확인할 수 있다. Referring to FIGS. 2A and 2B, in the case of the comparative example, the surface of the finally grown UID GaN thin film is cracked, whereas in the case of the embodiment, there is no crack on the thin film surface.

또한, HR-XRD 분석 결과, 비교예의 경우 (0002) GaN 피크의 반치폭(full width at half maximum, FWHM)이 1,158 arcsec인 반면, 실시예의 경우 848 arcsec로 나타나 실시예에서의 결정성이 보다 향상되었음을 확인하였다. As a result of the HR-XRD analysis, the full width at half maximum (FWHM) of the (0002) GaN peak was 1,158 arcsec in the comparative example, whereas 848 arcsec was shown in the example. Respectively.

상술한 바와 같이 본 발명의 실시예들은 실리콘 기판 위에서 GaN 박막 성장시 크랙을 발생시키지 않는 바, 고품질의 GaN 박막을 성장시킬 수 있다. 따라서, 고효율 및 고전력 반도체 소자를 제조할 수 있다.As described above, since the embodiments of the present invention do not cause cracks when growing a GaN thin film on a silicon substrate, a high quality GaN thin film can be grown. Therefore, a high-efficiency and high-power semiconductor device can be manufactured.

이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, many modifications and changes may be made by those skilled in the art without departing from the spirit and scope of the invention as defined in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

100: GaN 성장구조 110: 실리콘 기판
120: 금속 N 화합물층 130: 금속 GaN 화합물층
141: 제1 GaN 기능층 142: 제2 GaN 기능층
151: 제1 GaN층 152: 제2 GaN층
153: 제3 GaN층 160: UID GaN층100: GaN growth structure 110: Silicon substrate
120: metal N compound layer 130: metal GaN compound layer
141: first GaN functional layer 142: second GaN functional layer
151: first GaN layer 152: second GaN layer
153: third GaN layer 160: UID GaN layer

Claims (8)

분자선 에피탁시 장치의 성장챔버를 통하여 N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜 제1 금속 N 화합물층을 형성시키는 1단계;
상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜 제2 금속 N 화합물층을 형성시키는 2단계;
상기 제2 금속 N 화합물층 상에 N 플럭스 과잉 상태의 금속 GaN 화합물을 증착시켜서 금속 GaN 화합물층을 형성시키는 버퍼층 형성단계;
상기 금속 GaN 화합물층 상에 Ga 플럭스 과잉 상태의 GaN을 증착시켜 제1 GaN 기능층을 형성시키는 단계;
제1 GaN 기능층 상에 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN을 증착시켜 제1 GaN층을 형성시키는 3단계;
상기 제1 GaN층 상에 Ga 플럭스 과잉 상태의 GaN을 증착시켜 제2 GaN층을 형성시키는 4단계;
상기 제2 GaN층 상에 마그네슘(Mg)이 도핑되고 N 플럭스 과잉 상태의 GaN을 증착시켜 제3 GaN층을 형성시키는 단계; 및
상기 제3 GaN층 상에 GaN을 증착시켜 제2 GaN 기능층을 형성시키는 단계를 포함하는 실리콘 기판 위 GaN 성장방법.A first step of depositing a metal N compound in an N flux excess state on a substrate through a growth chamber of a molecular beam epitaxy apparatus to form a first metal N compound layer;
Depositing a metal N compound in a metal flux excess state on the first metal N compound layer to form a second metal N compound layer;
A buffer layer forming step of forming a metal GaN compound layer by depositing a metal GaN compound in an excess of N flux on the second metal N compound layer;
Depositing GaN in an excess of Ga flux on the metal GaN compound layer to form a first GaN functional layer;
A third step of forming a first GaN layer by depositing magnesium (Mg) on the first GaN functional layer and depositing GaN in an N flux excess state;
Forming a second GaN layer by depositing GaN in an excess of Ga flux on the first GaN layer;
Depositing magnesium (Mg) on the second GaN layer and depositing GaN in an N-flux excess state to form a third GaN layer; And
And depositing GaN on the third GaN layer to form a second GaN functional layer. 삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 금속 GaN 화합물층은 상기 금속과 Ga의 조성비가 다른 복수의 층을 포함하는 실리콘 기판 위 GaN 성장방법.The method according to claim 1,
Wherein the metal GaN compound layer comprises a plurality of layers having different composition ratios of the metal and Ga. 청구항 1에 있어서,
상기 제1 금속 N 화합물층은 N 플럭스 과잉 상태의 금속 GaN 화합물층이고, 제2 금속 N 화합물층은 금속 과잉 상태의 금속 GaN 화합물층인 실리콘 기판 위 GaN 성장방법.The method according to claim 1,
Wherein the first metal N compound layer is a metal GaN compound layer in an N flux excess state and the second metal N compound layer is a metal GaN compound layer in an excess metal state. 청구항 1에 있어서,
상기 금속 N 화합물 또는 금속 GaN 화합물에 적용되는 금속은 Al인 실리콘 기판 위 GaN 성장방법.The method according to claim 1,
Wherein the metal to be applied to the metal N compound or metal GaN compound is Al. 청구항 1에 있어서,
상기 제2 GaN 기능층 상에 비의도적 도핑된(Unintentional doped, UID) GaN층을 형성시키는 단계를 더 포함하는 실리콘 기판 위 GaN 성장방법.The method according to claim 1,
Further comprising forming an unintentionally doped (UID) GaN layer on the second GaN functional layer.
KR1020130167983A 2013-12-31 2013-12-31 GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS KR101517808B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130167983A KR101517808B1 (en) 2013-12-31 2013-12-31 GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167983A KR101517808B1 (en) 2013-12-31 2013-12-31 GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS

Publications (1)

Publication Number Publication Date
KR101517808B1 true KR101517808B1 (en) 2015-05-06

Family

ID=53393901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167983A KR101517808B1 (en) 2013-12-31 2013-12-31 GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS

Country Status (1)

Country Link
KR (1) KR101517808B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125073A (en) 2019-04-26 2020-11-04 주식회사 루미스탈 A Hydride Vapor Phase Epitaxy Apparatus for Manufacturing a GaN Wafer and a Method for Manufacturing the Same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119783A (en) * 2002-09-27 2004-04-15 Nippon Telegr & Teleph Corp <Ntt> Crystal growth method and multilayer structure formed by the method
KR101121588B1 (en) * 2010-12-24 2012-03-06 전자부품연구원 The growth method of gan on si by modulating the source flux
JP2013141025A (en) * 1996-04-26 2013-07-18 Future Light Limited Liability Company Light-emitting element manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013141025A (en) * 1996-04-26 2013-07-18 Future Light Limited Liability Company Light-emitting element manufacturing method
JP2004119783A (en) * 2002-09-27 2004-04-15 Nippon Telegr & Teleph Corp <Ntt> Crystal growth method and multilayer structure formed by the method
KR101121588B1 (en) * 2010-12-24 2012-03-06 전자부품연구원 The growth method of gan on si by modulating the source flux

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Physics Review Letters 111, 025502-1~4(2013) *
Physics Review Letters 111, 025502-1~4(2013)*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125073A (en) 2019-04-26 2020-11-04 주식회사 루미스탈 A Hydride Vapor Phase Epitaxy Apparatus for Manufacturing a GaN Wafer and a Method for Manufacturing the Same

Similar Documents

Publication Publication Date Title
CN108352306B (en) Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
JP6737983B2 (en) Amorphous SiO2 intermediate layer that relieves stress
US20080150086A1 (en) Nitride based semiconductor device and process for preparing the same
JP5133927B2 (en) Compound semiconductor substrate
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
JP4860736B2 (en) Semiconductor structure and method of manufacturing the same
WO2017077989A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements
JP5073624B2 (en) Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device
JP2013123052A (en) Method of forming gallium nitride layer on silicon substrate, and gallium nitride substrate
JP4468744B2 (en) Method for producing nitride semiconductor thin film
CN108352327B (en) Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
JP4449357B2 (en) Method for manufacturing epitaxial wafer for field effect transistor
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
TWI699462B (en) Manufacturing method of group iii nitride semiconductor substrate
JP6239017B2 (en) Nitride semiconductor substrate
JP5139567B1 (en) Substrate having a buffer layer structure for growing a nitride semiconductor layer
JP5378128B2 (en) Epitaxial substrate for electronic device and epitaxial substrate for group III nitride electronic device
JP4051311B2 (en) Nitride semiconductor crystal growth method
KR101517808B1 (en) GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS
JP2014039034A (en) Semiconductor light-emitting element
TWI728498B (en) Nitride semiconductor substrate
KR101121588B1 (en) The growth method of gan on si by modulating the source flux
KR20070076829A (en) Method for crystal growth of nitride semiconductor
JP2005045153A (en) Manufacturing method of nitride semiconductor, semiconductor wafer, and semiconductor device
TW201513176A (en) A semiconductor wafer and a method for producing the semiconductor wafer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5