JP4468744B2 - Method for producing nitride semiconductor thin film - Google Patents
Method for producing nitride semiconductor thin film Download PDFInfo
- Publication number
- JP4468744B2 JP4468744B2 JP2004176527A JP2004176527A JP4468744B2 JP 4468744 B2 JP4468744 B2 JP 4468744B2 JP 2004176527 A JP2004176527 A JP 2004176527A JP 2004176527 A JP2004176527 A JP 2004176527A JP 4468744 B2 JP4468744 B2 JP 4468744B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- thin film
- semiconductor thin
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 150000004767 nitrides Chemical class 0.000 title claims description 68
- 239000010409 thin film Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 57
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 23
- 239000010980 sapphire Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 14
- 230000007547 defect Effects 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 9
- 239000011701 zinc Substances 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 239000011777 magnesium Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910052742 iron Inorganic materials 0.000 claims description 7
- 229910052749 magnesium Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 description 2
- 150000002830 nitrogen compounds Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- KTWOOEGAPBSYNW-UHFFFAOYSA-N ferrocene Chemical compound [Fe+2].C=1C=C[CH-]C=1.C=1C=C[CH-]C=1 KTWOOEGAPBSYNW-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、サファイア基板などの上に高品質な窒化物半導体の薄膜が形成できる窒化物半導体薄膜の作製方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor thin film capable of forming a high-quality nitride semiconductor thin film on a sapphire substrate or the like.
窒素を含むＩＩＩ−Ｖ族化合物半導体（窒化物半導体）は、遠赤外から紫外領域のバンドギャップを有するため、遠赤外から紫外領域での受光や発光素子用の材料として有望である。また、窒化物半導体は、原子結合力が強く、絶縁破壊電界が高く、飽和電子速度が大きいことから、耐高温・高出力・高周波トランジスタなどの電子デバイスの材料としても有望である。加えて、窒化物半導体は、環境を害することがほとんど無く、取り扱いやすい材料としても注目されている。 A III-V group compound semiconductor (nitride semiconductor) containing nitrogen has a band gap from the far infrared to the ultraviolet region, and is therefore promising as a material for light reception and light emitting elements from the far infrared to the ultraviolet region. Nitride semiconductors are also promising as materials for electronic devices such as high-temperature resistance, high-power, and high-frequency transistors because they have a strong atomic bonding force, a high breakdown electric field, and a high saturation electron velocity. In addition, the nitride semiconductor has attracted attention as a material that hardly harms the environment and is easy to handle.
上述したような優れた材料である窒化物半導体を用いて実用的な素子を形成するためには、窒化物半導体の薄膜を所定の基板上に形成し、所定の素子構造を形成する必要がある。上記基板としては、窒化物半導体を直接結晶成長させることが可能な、格子定数や熱膨張係数が等しい窒素化合物基板が最も適している。しかしながら、窒素化合物基板は、現状では基板の寸法が直径２インチ以下と小さく、また非常に高価であり、実用的ではない。 In order to form a practical element using the nitride semiconductor, which is an excellent material as described above, it is necessary to form a nitride semiconductor thin film on a predetermined substrate to form a predetermined element structure. . As the substrate, a nitrogen compound substrate capable of directly growing a nitride semiconductor and having the same lattice constant and thermal expansion coefficient is most suitable. However, the nitrogen compound substrate is currently not practical because the substrate size is as small as 2 inches or less in diameter and is very expensive.
このため、現状では、サファイア、炭化珪素など、窒化物半導体とは格子不整合が大きな材料が、基板として用いられている。この中で、化学的に安定で、より大きな基板がより安価に容易に得られるサファイア基板が、最も一般的に用いられている。
サファイア基板と代表的な窒化物半導体である窒化ガリウム（ＧａＮ）との間には、１０〜２０％もの格子不整合や熱膨張係数差がある。このため、サファイア基板の上に直接ＧａＮを成長しようとすると、３次元的な成長が避けられず、平坦な状態のＧａＮ膜が得られない。
For this reason, at present, a material having a large lattice mismatch with a nitride semiconductor, such as sapphire and silicon carbide, is used as the substrate. Among them, a sapphire substrate that is chemically stable and from which a larger substrate can be easily obtained at a lower cost is most commonly used.
Between the sapphire substrate and gallium nitride (GaN) which is a typical nitride semiconductor, there are 10-20% lattice mismatch and thermal expansion coefficient difference. For this reason, if GaN is directly grown on the sapphire substrate, three-dimensional growth is inevitable, and a flat GaN film cannot be obtained.
窒化物半導体などの化合物半導体を利用した素子として有望な高電子移動度トランジスタを例にすると、上述したように平坦な状態が得られていないと、素子の高性能化に必須となる原子レベルでの急峻なヘテロ界面が得られない。また、サファイア基板の上に直接形成した場合、形成した膜中には多くの欠陥が存在し、所望とする特性の素子が得られない。 Taking a high-electron mobility transistor that is promising as a device using a compound semiconductor such as a nitride semiconductor as an example, if a flat state is not obtained as described above, it is at the atomic level that is indispensable for improving the performance of the device. A steep hetero interface cannot be obtained. Further, when formed directly on the sapphire substrate, there are many defects in the formed film, and an element having desired characteristics cannot be obtained.
上述した問題を解消するために、低温バッファ層を用いる技術が提案されている（非特許文献１参照）。この技術では、サファイア基板の上に有機金属気相成長法で窒化物半導体を結晶成長させようとするときに、低温バッファ層と呼ばれる窒化物半導体の薄い層を５００℃程度の低温領域で形成しておき、この後、１０００℃程度にまで昇温して、窒化物半導体の結晶層を形成する。この技術によれば、低温バッファ層としてＧａＮやＡｌＮなどを用い、ＧａＮ，ＡｌＮ，及びＡｌＧａＮなどの結晶層が形成可能とされている。 In order to solve the above-described problem, a technique using a low-temperature buffer layer has been proposed (see Non-Patent Document 1). In this technology, when a nitride semiconductor crystal is grown on a sapphire substrate by metal organic vapor phase epitaxy, a thin layer of nitride semiconductor called a low temperature buffer layer is formed in a low temperature region of about 500 ° C. After that, the temperature is raised to about 1000 ° C. to form a nitride semiconductor crystal layer. According to this technique, GaN, AlN, or the like is used as the low-temperature buffer layer, and crystal layers such as GaN, AlN, and AlGaN can be formed.
低温バッファ層は、昇温の過程において、サファイア基板の表面で３次元的に固相成長し、部分的に凝集して複数の島部分となる。この状態となった後、高温の状態で窒化物半導体を結晶成長させようとすると、島部分の部分が核となり、窒化物半導体の結晶層が成長し、各島部分から結晶成長した層が融合して平坦化がなされる。この結果、上述した技術によれば、サファイア基板の上に、素子を構成する窒化物半導体の結晶層（膜）が形成されるようになる。 The low-temperature buffer layer is three-dimensionally solid-phase grown on the surface of the sapphire substrate during the temperature rising process, and partially aggregates to form a plurality of island portions. After this state, when trying to grow a nitride semiconductor crystal at a high temperature, the island part becomes the nucleus, the nitride semiconductor crystal layer grows, and the crystal growth layer from each island part fuses Then flattening is performed. As a result, according to the above-described technique, a nitride semiconductor crystal layer (film) constituting the element is formed on the sapphire substrate.
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
しかしながら、上述した従来の技術においては、形成（結晶成長）した窒化物半導体層における欠陥密度などの品質の再現性が低いという問題があった。低温バッファ層の形成条件（基板の実際の温度や原料ガスの供給量，供給比，成長炉内の圧力など）や、低温バッファ層形成後の昇温方法（昇温速度，炉内雰囲気，圧力など）によって、上述した島部分の大きさや密度などが各々異なり、これらが再現性の低下を招く一因となっている。 However, the above-described conventional technique has a problem that the reproducibility of quality such as defect density in the formed (crystal grown) nitride semiconductor layer is low. Low temperature buffer layer formation conditions (actual substrate temperature, source gas supply rate, supply ratio, growth furnace pressure, etc.) and temperature increase method after low temperature buffer layer formation (temperature increase rate, furnace atmosphere, pressure) Etc.), the size and density of the above-described island portion are different, which causes a decrease in reproducibility.
特に、ＡｌＮからなる低温バッファ層を用いる場合、原料ガスのトリメチルアルミニウム（ＴＭＡ）と窒化のためのアンモニアとが、気相中において反応し易い。このため、ＡｌＮからなる低温バッファ層をより広い面積に形成しようとすると、低温バッファ層の膜厚の面内均一性や再現性が低下し、上述したように島部分の不均一を招き、この上に形成する結晶層の品質の再現性低下を招いているものと考えられる。 In particular, when a low-temperature buffer layer made of AlN is used, trimethylaluminum (TMA) as a raw material gas and ammonia for nitriding easily react in the gas phase. For this reason, when the low temperature buffer layer made of AlN is formed in a wider area, the in-plane uniformity and reproducibility of the film thickness of the low temperature buffer layer are lowered, and as described above, the island portion is non-uniform. It is thought that the reproducibility of the quality of the crystal layer formed above is reduced.
また、形成した窒化物半導体の結晶層における欠陥密度のバラツキは、この上に形成される素子の動作におけるリーク電流を抑制するための絶縁性にも影響する。欠陥密度のバラツキにより、基板と結晶層との界面の抵抗にバラツキが発生し、界面に抵抗の低い領域が存在するようになる。例えば、高電子移動度トランジスタや電界効果トランジスタなどでは、基板の平面方向となるソース・ドレインの間に流れる電流を、ゲート電極に印加して電圧により制御するようにしている。このような素子を形成した場合、基板と結晶層との界面付近にリーク電流が発生すると、界面部分にも電流が流れることになり、ゲート電圧を変化させても、所望のトランジスタ特性が得られなくなる。 Further, the variation in defect density in the formed nitride semiconductor crystal layer also affects the insulation for suppressing the leakage current in the operation of the element formed thereon. Due to the variation in defect density, the resistance at the interface between the substrate and the crystal layer varies, and a region with low resistance exists at the interface. For example, in a high electron mobility transistor, a field effect transistor, or the like, a current flowing between a source and a drain in the planar direction of the substrate is applied to the gate electrode and controlled by the voltage. When such an element is formed, if a leakage current occurs near the interface between the substrate and the crystal layer, the current also flows through the interface, and desired transistor characteristics can be obtained even if the gate voltage is changed. Disappear.
本発明は、以上のような問題点を解消するためになされたものであり、サファイア基板や炭化珪素基板などの窒化物半導体とは格子不整合な材料からなる基板の上に、再現性よく品質の高い窒化物半導体の結晶層が形成できるようにすることを目的とする。 The present invention has been made in order to solve the above-described problems, and has a reproducible quality on a substrate made of a material that is lattice-mismatched with a nitride semiconductor such as a sapphire substrate or a silicon carbide substrate. It is an object of the present invention to form a nitride semiconductor crystal layer having a high thickness.
本発明に係る窒化物半導体薄膜の作製方法は、基板の上に所定の酸素組成比ｘ及び所定の窒素組成比ｙとされた酸窒化アルミニウムからなるＡｌＯxＮy層が形成された状態とする工程と、ＡｌＯxＮy層の上にｐ形の不純物が導入された窒化物半導体からなるバッファ層が形成された状態とする工程とを少なくとも備えるようにしたものである。
ＡｌＯxＮy層により格子定数の差が小さくされ、バッファ層においては、導入されたｐ形の不純物により、ｐ形準位が形成されるようになり、バッファ層の基板側の界面に発生するｎ形の欠陥準位が補償されるようになる。
In the method for producing a nitride semiconductor thin film according to the present invention, an AlO x N y layer made of aluminum oxynitride having a predetermined oxygen composition ratio x and a predetermined nitrogen composition ratio y is formed on a substrate. And at least a step of forming a buffer layer made of a nitride semiconductor into which a p-type impurity is introduced on the AlO x N y layer.
The difference in lattice constant is reduced by the AlO x N y layer, and the p-type level is formed by the introduced p-type impurity in the buffer layer, which is generated at the substrate side interface of the buffer layer. The n-type defect level is compensated.
上記窒化物半導体薄膜の作製方法において、ＡｌＯxＮy層の酸素組成比ｘは、基板の側からバッファ層の側にかけて減少させ、ＡｌＯxＮy層の窒素組成比ｙは、基板の側からバッファ層の側にかけて増加させる。加えて、バッファ層の形成では、ＡｌＯxＮy層とバッファ層との界面に生成するｎ形の欠陥準位を補償する量のｐ形の不純物を導入する。
また、上記窒化物半導体薄膜の作製方法において、基板は、例えば、サファイア基板である。
In the nitride semiconductor thin film manufacturing method, the oxygen composition ratio x of the AlO x N y layer is decreased from the substrate side to the buffer layer side, and the nitrogen composition ratio y of the AlO x N y layer is decreased from the substrate side. Increase toward the buffer layer. In addition, the formation of the buffer layer, introducing a quantity of p-type impurities compensating the AlO x N y layer and the n-type defect level to generate a field surface of the buffer layer.
In the method for producing a nitride semiconductor thin film, the substrate is, for example, a sapphire substrate.
上記窒化物半導体薄膜の作製方法において、ｐ形の不純物は、亜鉛，マグネシウム，鉄，カーボンのいずれかを含んでいればよく、また、これらのうち少なくとも２つ以上を含むようにしてもよい。 In the method for manufacturing a nitride semiconductor thin film, the p-type impurity may contain zinc, magnesium, iron, or carbon, and may contain at least two of these.
以上説明したように、本発明によれば、ＡｌＯxＮy層により格子定数の差を小さくし、バッファ層においては、導入されたｐ形の不純物によりｐ形準位が形成されるようにし、バッファ層の基板側の界面に発生するｎ形の欠陥準位を補償するようにしたので、サファイア基板や炭化珪素基板などの窒化物半導体とは格子不整合な材料からなる基板の上に、再現性よく品質の高い窒化物半導体の結晶層が形成できるようなるという優れた効果が得られる。 As described above, according to the present invention, the difference in lattice constant is reduced by the AlO x N y layer, and the p-type level is formed in the buffer layer by the introduced p-type impurity. Since the n-type defect level generated at the interface of the buffer layer on the substrate side is compensated, it is reproduced on a substrate made of a material that is lattice-mismatched with a nitride semiconductor such as a sapphire substrate or a silicon carbide substrate. An excellent effect is obtained in that a high-quality nitride semiconductor crystal layer can be formed.
以下、本発明の実施の形態について図を参照して説明する。
以下では、窒化物半導体としてＧａＮ系の材料を対象とし、サファイアを基体とした基板の上にＧａＮ系の材料の結晶の層を形成する場合を例にして説明する。
図１は、本発明の実施の形態における窒化物半導体薄膜の作製方法例を示す工程図である。まず、図１（ａ）に示すように、例えば、直径３インチの円板状のサファイア基板１０１の上に、Ａｌ2Ｏ3層１０２、ＡｌＯxＮy層１０３、ＡｌＮ層１０４が形成された状態とする。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Hereinafter, a case where a GaN-based material is used as a nitride semiconductor and a crystal layer of a GaN-based material is formed on a sapphire-based substrate will be described as an example.
FIG. 1 is a process diagram showing an example of a method for producing a nitride semiconductor thin film according to an embodiment of the present invention. First, as shown in FIG. 1A, for example, an Al 2 O 3 layer 102, an AlO x N y layer 103, and an
ＡｌＯxＮy層１０３は、Ａｌ2Ｏ3層１０２の側からＡｌＮ層１０４の側にかけて、酸素の組成比ｘが減少し、窒素の組成比ｙが増加している層である。この変化は、連続的であってもよく、段階的（非連続）であってもよい。ＡｌＯxＮy層１０３は、窒素の組成比ｙが０の場合、Ａｌ2Ｏ3層１０２と同様の構成となり、酸素の組成比ｘが０の場合、ＡｌＮ層１０４と同様の構成となる。なお、Ａｌ2Ｏ3層１０２は、化学量論的組成の酸化アルミニウムから構成され、ＡｌＮ層１０４は、化学量論的組成の窒化アルミニウムから構成されたものである。
The AlO x N y layer 103 is a layer in which the oxygen composition ratio x decreases and the nitrogen composition ratio y increases from the Al 2 O 3 layer 102 side to the
上記各層は、次に示すようにスパッタ法により形成する。まず、Ａｌ2Ｏ3層１０２は、例えば、ＥＣＲ（Electro Cyclotron Resonance）プラズマを用いた反応性スパッタ法により、ターゲットにアルミニウムを用い、反応性ガスの酸素を用い、膜厚１０ｎｍ程度に形成すればよい。なお、スパッタガスにはＡｒを用いればよい。 Each of the above layers is formed by sputtering as described below. First, if the Al 2 O 3 layer 102 is formed to a thickness of about 10 nm by using reactive sputtering using ECR (Electro Cyclotron Resonance) plasma, using aluminum as a target and oxygen as a reactive gas, for example. Good. Note that Ar may be used as the sputtering gas.
また、ＡｌＯxＮy層１０３は、同様の反応性スパッタ法により、反応性ガスとして酸素及びＮを用い、供給する酸素ガスの量を変化させることで、Ａｌ2Ｏ3層１０２の上に膜厚１０ｎｍ程度に形成すればよい。
また、ＡｌＮ層１０４は、同様の反応性スパッタ法により、反応性ガスとして窒素ガスを用い、Ａｌ2Ｏ3層１０２の上に膜厚１０ｎｍ程度に形成すればよい。
Further, the AlO x N y layer 103 is formed on the Al 2 O 3 layer 102 by changing the amount of oxygen gas to be supplied by using oxygen and N as reactive gases by the same reactive sputtering method. What is necessary is just to form in thickness about 10 nm.
The
上述したスパッタ法による各層の形成は、同じ装置内において連続して行うようにしてもよい。例えば、供給する反応性ガスを、酸素から徐々に窒素へと変えるようにすることで、同一装置により連続して各層を形成することができる。また、各層を個別の装置で形成するようにしてもよいことは、いうまでもない。 The formation of each layer by the sputtering method described above may be performed continuously in the same apparatus. For example, each layer can be continuously formed by the same apparatus by gradually changing the supplied reactive gas from oxygen to nitrogen. It goes without saying that each layer may be formed by an individual apparatus.
ここで、各層の格子定数は、Ａｌ2Ｏ3層１０２＞ＡｌＯxＮy層１０３＞ＡｌＮ層１０４となっている。特に、酸素の組成比ｘが減少して窒素の組成比ｙが増加しているＡｌＯxＮy層１０３は、Ａｌ2Ｏ3層１０２との界面近傍においては、ほぼ酸化アルミニウムの状態であり、ＡｌＮ層１０４との界面においては、ほぼ窒化アルミニウムの状態である。このため、Ａｌ2Ｏ3層１０２からＡｌＮ層１０４にかけて、各層間の格子定数の差が、ほぼない状態となる。
Here, the lattice constant of each layer is Al 2 O 3 layer 102> AlO x N y layer 103>
このように、サファイア基板１０１からＡｌＮ層１０４にかけて、ＡｌＯxＮyからなる層を用いることで、各層の間で格子定数の差が小さくなり、この上に形成する化合物半導体の層の転位密度を非常に小さくできる。なお、ＡｌＯxＮy層１０３は、所定の酸素組成比ｘ及び所定の窒素組成比ｙとされていてもよいが、酸素組成比ｘがＡｌＮ層１０４の側にかけて減少し、窒素組成比ｙがＡｌＮ層１０４の側にかけて増加する状態とすることで、各層間の格子定数の差がほぼない状態が得られる。
Thus, by using a layer made of AlO x N y from the
以上のようにすることで、Ａｌ2Ｏ3層１０２、ＡｌＯxＮy層１０３、ＡｌＮ層１０４からなる格子定数の差を緩和させるための層を形成した後、図１（ｂ）に示すように、ＡｌＮ層１０４の上に亜鉛がドープ（２×１０18ｃｍ-3）されたｐ形のＧａＮ（結晶）からなるバッファ層１０５が形成された状態とする。バッファ層１０５は、有機金属気相成長法により、ソースガスとしてトリエチルガリウム及び亜鉛ドープ用にジエチルジンクを用い、基板温度を１０００℃程度とすることで結晶成長させればよい。
By forming as described above, after forming a layer for reducing the difference in lattice constant composed of the Al 2 O 3 layer 102, the AlO x N y layer 103, and the
次に、図１（ｃ）に示すように、バッファ層１０５の上に、アンドープのＧａＮからなる能動層１０６が形成された状態とする。能動層１０６は、有機金属気相成長法により、ソースガスとしてトリエチルガリウムを用い、基板温度を１０００℃程度とすることで結晶成長させればよい。
次に、図１（ｄ）に示すように、能動層１０６の上に、アンドープのＡｌＧａＮからなるスペーサ層１０７，シリコンがドープされたｎ形のＡｌＧａＮからなる電子供給層１０８，アンドープのＡｌＧａＮからなるバリア層１０９が形成された状態とする。
Next, as shown in FIG. 1C, an
Next, as shown in FIG. 1D, on the
このように各層を積層することで、電子供給層１０８にドープされているドナー不純物から供給された電子が、能動層１０６へ移動し、スペーサ層１０７と能動層１０６とのヘテロ接合界面近傍に蓄積してチャネル１１５が形成される。チャネル１１５の厚さは非常に薄く、２次元電子チャネルと称されている。
上述したバッファ層１０５以降の窒化物半導体からなる各層は、基板温度を１０００℃とした有機金属気相成長法により、同一の装置内で連続して結晶成長させることで形成すればよい。
By stacking the layers in this manner, electrons supplied from the donor impurity doped in the
Each of the nitride semiconductor layers after the
以上に説明したことにより、バリア層１０９までを形成した後、図１（ｅ）に示すように、バリア層１０９の上に、ゲート電極１１０、及びこれを挾むように配置されたソース電極１１１とドレイン電極１１２が形成された状態とすれば、高電子移動度トランジスタが得られる。ゲート電極１１０は、例えば、ニッケル層とこの上に形成された金層とから構成した積層構造とすればよい。また、ソース電極１１１及びドレイン電極１１２は、チタン層／アルミニウム層／チタン層／金層の順に積層して形成し、加熱処理によるシンターで、チャネル１１５とのオーミック接続を得ればよい。
As described above, after the formation up to the
以上に説明したように、本実施の形態では、まず、ＡｌＯxＮy層１０３により、基板側と窒化物半導体薄膜側との格子定数の差が小さくなるようにした。加えて、図１に示した作製方法によれば、ｐ形不純物がドープされたバッファ層１０５によりｐ形の準位が存在する状態とした。格子定数が異なり熱膨張係数が異なる基板の上に窒化物半導体薄膜を結晶成長させると、窒化物半導体薄膜（バッファ層１０５）の界面で発生する転位密度が高いことに起因してｎ形の欠陥準位が生じるものと考えられている。このｎ形の欠陥準位が、上述したバッファ層１０５におけるｐ形の準位により補償されるようになる。
これらの結果、本実施の形態によれば、サファイア基板の上に、より高い品質の窒化物半導体薄膜が作製できるようになる。
As described above, in the present embodiment, the difference in lattice constant between the substrate side and the nitride semiconductor thin film side is first reduced by the AlO x N y layer 103. In addition, according to the manufacturing method shown in FIG. 1, the p-type level exists due to the
As a result, according to the present embodiment, a higher quality nitride semiconductor thin film can be produced on the sapphire substrate.
次に、ｐ形不純物を添加することについて、より詳細に説明する。なお、図１において、バッファ層１０５からバリア層１０９までが窒化物半導体薄膜となる。
図２は、窒化物半導体薄膜（バッファ層１０５）と基板（ＡｌＮ層１０４）との界面におけるリーク電流の状態を示す特性図であり、電流−電圧（Ｉ−Ｖ）特性から評価した結果を示している。なお、同様の評価が、ホール効果測定やうず電流測定によっても可能である。
Next, the addition of p-type impurities will be described in more detail. In FIG. 1, the
FIG. 2 is a characteristic diagram showing the state of leakage current at the interface between the nitride semiconductor thin film (buffer layer 105) and the substrate (AlN layer 104), and shows the results evaluated from the current-voltage (IV) characteristics. ing. Similar evaluation can be performed by Hall effect measurement or eddy current measurement.
図２では、バッファ層１０５の膜厚を変化させたときの抵抗変化を示しており、膜厚２００ｎｍ程度において最も高い抵抗を示し、最もリーク電流が低減することが示されている。
バッファ層１０５の膜厚が薄い場合の低い抵抗の状態は、バッファ層１０５中のｐ形不純物濃度（ｐ形準位密度）が、前述したｎ形の欠陥準位密度を補償するだけの濃度に足りないために発生する。
FIG. 2 shows a change in resistance when the thickness of the
When the
一方、バッファ層１０５の膜厚が厚い場合の低い抵抗の状態は、バッファ層１０５中のｐ形不純物濃度（ｐ形準位密度）が、前述したｎ形の欠陥準位密度より多いために発生する。
亜鉛の添加量が２×１０18ｃｍ-3の場合、バッファ層１０５の膜厚が２００ｎｍであれば、バッファ層１０５によるｐ形準位密度と、ｎ形の欠陥準位密度とがほぼ一致するものと考えられる。なお、この例の場合、バッファ層１０５の厚さが１５０ｎｍ以上であれば、所望の特性が得られることがわかる。
On the other hand, when the
When the added amount of zinc is 2 × 10 18 cm −3 and the film thickness of the
図３は、直径３インチの円形のサファイア基板の上に図１に示したバリア層１０９までを形成した試料における、前述したリーク電流の基準となる面内抵抗分布を示した特性図である。サファイア基板のオリエンテーションフラットに垂直方向への分布を示している。図３において、Ａは、亜鉛をドープした膜厚２００ｎｍのバッファ層１０５が形成されている試料の特性を示し、Ｂは、従来技術にように低温バッファ層を用いて能動層１０６〜バリア層１０９を同様に作製した試料の特性を示している。
図３から明らかなように、試料Ａは、基板の面内分布が均一であるが、試料Ｂは、面内の抵抗に分布が存在している。
FIG. 3 is a characteristic diagram showing an in-plane resistance distribution serving as a reference for the above-described leakage current in a sample in which up to the
As is clear from FIG. 3, the sample A has a uniform in-plane distribution of the substrate, but the sample B has a distribution in the in-plane resistance.
ところで、上述では、ｐ形不純物として亜鉛を例にしたが、マグネシウム，鉄，カーボンなどをｐ形の不純物として用いるようにしてもよい。窒化物半導体層を結晶成長するときに、ソースガスと共にシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を同時に導入し、窒化物半導体層にマグネシウムがドープされた状態とした場合も、マグネシウムの添加量が５×１０18ｃｍ-3までの範囲において、図２と同様の傾向が示される。 In the above description, zinc is used as an example of the p-type impurity, but magnesium, iron, carbon, or the like may be used as the p-type impurity. Even when cyclopentadienylmagnesium (Cp 2 Mg) is simultaneously introduced together with the source gas when the nitride semiconductor layer is crystal-grown, the amount of magnesium added can be reduced even when the nitride semiconductor layer is doped with magnesium. In the range up to 5 × 10 18 cm −3 , the same tendency as in FIG. 2 is shown.
また、窒化物半導体層を結晶成長するときに、ソースガスと共にフェロセンを同時に導入し、窒化物半導体層に鉄がドープされた状態とした場合、鉄の添加量が５×１０19ｃｍ-3までの範囲において、図２と同様の傾向が示される。同様に、窒化物半導体層を結晶成長するときに、ソースガスと共に四臭化炭素を同時に導入し、窒化物半導体層にカーボンがドープされた状態とした場合、カーボンの添加量が５×１０19ｃｍ-3までの範囲において、図２と同様の傾向が示される。 Further, when crystal growth of the nitride semiconductor layer is performed, when ferrocene is simultaneously introduced together with the source gas so that the nitride semiconductor layer is doped with iron, the amount of iron added is up to 5 × 10 19 cm −3. In this range, the same tendency as in FIG. 2 is shown. Similarly, when crystal growth of the nitride semiconductor layer is performed, when carbon tetrabromide is simultaneously introduced together with the source gas so that the nitride semiconductor layer is doped with carbon, the amount of carbon added is 5 × 10 19. In the range up to cm −3, the same tendency as in FIG. 2 is shown.
鉄やカーボンにおいて添加量が約１桁多くなるのは、これらのドーパントが形成する不純物準位が、亜鉛やマグネシウムの場合よりも深いことに起因するものと考えられる。
また、上述した各ドーパントを、２つ以上組み合わせて添加するようにしても、上述と同様の効果が得られることが判明している。この場合、単独で用いる場合に比較して、不純物の添加量が低減できるようになることも判明している。
The reason why the amount of addition in iron or carbon is about an order of magnitude is considered to be that the impurity levels formed by these dopants are deeper than in the case of zinc or magnesium.
Further, it has been found that the same effect as described above can be obtained even when two or more of the above-described dopants are added in combination. In this case, it has also been found that the amount of impurities added can be reduced as compared with the case of using alone.
以上に説明したように、図１に例示する窒化物半導体薄膜の作製方法によれば、基板と窒化物半導体の結晶層との界面での高抵抗状態が、再現性よくかつ均一に得られるようになり、窒化物半導体を用いた素子作製における歩留り向上に大きく貢献するようになる。また、本作製方法によれば、欠陥準位密度が低下したより高い品質の窒化物半導体薄膜が得られるので、図１に示すような窒化物半導体を用いた高電子移動度トランジスタや、窒化物半導体を用いた他の電界効果トランジスタを、設計通りに動作させることが可能となる。 As described above, according to the method for manufacturing the nitride semiconductor thin film illustrated in FIG. 1, a high resistance state at the interface between the substrate and the crystal layer of the nitride semiconductor can be obtained with good reproducibility and uniformity. Therefore, it greatly contributes to the yield improvement in device fabrication using nitride semiconductors. Further, according to this manufacturing method, a higher quality nitride semiconductor thin film having a reduced defect state density can be obtained. Therefore, a high electron mobility transistor using a nitride semiconductor as shown in FIG. Other field effect transistors using semiconductors can be operated as designed.
なお、上述では、サファイア基板を用いるようにしたが、これに限るものではなく、炭化珪素基板においても、サファイア基板の場合と同様である。また、上述では、窒化物半導体の層を、有機金属気相成長法に形成するようにしたが、これに限るものではなく、ＭＢＥ，ＣＢＥ，ＭＯＭＢＥなどの他の結晶成長法を用いるようにしてもよいことはいうまでもない。 In the above description, the sapphire substrate is used. However, the present invention is not limited to this, and the silicon carbide substrate is the same as the sapphire substrate. In the above description, the nitride semiconductor layer is formed by metal organic vapor phase epitaxy. However, the present invention is not limited to this, and other crystal growth methods such as MBE, CBE, and MOMBE are used. It goes without saying.
また、上述では、ｐ形不純物を導入するバッファ層をＧａＮから構成するようにしたが、これに限るものではなく、ＡｌＮなどの他の窒化物半導体から構成してもよい。また、作製対象の窒化物半導体薄膜としてＧａＮ，ＡｌＧａＮを例にしたが、ＩｎＮやＩｎＧａＮであっても同様である。 In the above description, the buffer layer into which the p-type impurity is introduced is made of GaN. However, the buffer layer is not limited to this, and may be made of other nitride semiconductors such as AlN. Moreover, although GaN and AlGaN are taken as examples of the nitride semiconductor thin film to be manufactured, the same applies to InN and InGaN.
１０１…サファイア基板、１０２…Ａｌ2Ｏ3層、１０３…ＡｌＯxＮy層、１０４…ＡｌＮ層、１０５…バッファ層、１０６…能動層、１０７…スペーサ層、１０８…電子供給層、１０９…バリア層、１１０…ゲート電極、１１１…ソース電極、１１２…ドレイン電極。
101 ... sapphire substrate, 102 ... Al 2 O 3 layer, 103 ... AlO x N y layer, 104 ... AlN layer, 105 ... buffer layer, 106 ... active layer, 107 ... spacer layer, 108 ... electron supply layer, 109 ...
Claims (7)
前記ＡｌＯxＮy層の上にｐ形の不純物が導入された窒化物半導体からなるバッファ層が形成された状態とする工程と
を少なくとも備え、
前記ＡｌＯxＮy層の酸素組成比ｘは、前記基板の側から前記バッファ層の側にかけて減少させ、
前記ＡｌＯxＮy層の窒素組成比ｙは、前記基板の側から前記バッファ層の側にかけて増加させ、
前記バッファ層の形成では、前記ＡｌＯxＮy層と前記バッファ層との界面に生成するｎ形の欠陥準位を補償する量のｐ形の不純物を導入し、
前記バッファ層の上に窒化物半導体薄膜が形成される
ことを特徴とする窒化物半導体薄膜の作製方法。 A step of forming an AlO x N y layer made of aluminum oxynitride having a predetermined oxygen composition ratio x and a predetermined nitrogen composition ratio y on the substrate;
And a step of forming a buffer layer made of a nitride semiconductor into which a p-type impurity is introduced on the AlO x N y layer,
The oxygen composition ratio x of the AlO x N y layer is decreased from the substrate side to the buffer layer side;
The nitrogen composition ratio y of the AlO x N y layer is increased from the substrate side to the buffer layer side,
Wherein in the formation of the buffer layer, introducing the AlO x N y layer with the amount of p-type impurities compensating the defect level of the n-type to produce a field surface with the buffer layer,
A method for producing a nitride semiconductor thin film, comprising: forming a nitride semiconductor thin film on the buffer layer.
前記基板は、サファイア基板である
ことを特徴とする窒化物半導体薄膜の作製方法。 The method for producing a nitride semiconductor thin film according to claim 1 ,
The method for producing a nitride semiconductor thin film, wherein the substrate is a sapphire substrate.
前記ｐ形の不純物は、亜鉛を含む
ことを特徴とする窒化物半導体薄膜の作製方法。 In the method for manufacturing a nitride semiconductor thin film according to any one of claims 1-2,
The p-type impurity includes zinc. A method for manufacturing a nitride semiconductor thin film.
前記ｐ形の不純物は、マグネシウムを含む
ことを特徴とする窒化物半導体薄膜の作製方法。 In the method for manufacturing a nitride semiconductor thin film according to any one of claims 1-2,
The p-type impurity includes magnesium. A method of manufacturing a nitride semiconductor thin film, wherein:
前記ｐ形の不純物は、鉄を含む
ことを特徴とする窒化物半導体薄膜の作製方法。 In the method for manufacturing a nitride semiconductor thin film according to any one of claims 1-2,
The p-type impurity contains iron. A method for manufacturing a nitride semiconductor thin film, wherein:
前記ｐ形の不純物は、カーボンを含む
ことを特徴とする窒化物半導体薄膜の作製方法。 In the method for manufacturing a nitride semiconductor thin film according to any one of claims 1-2,
The p-type impurity includes carbon. A method for producing a nitride semiconductor thin film, wherein:
前記ｐ形の不純物は、亜鉛，マグネシウム，鉄，及びカーボンのうち少なくとも２つ以上を含む
ことを特徴とする窒化物半導体薄膜の作製方法。 In the method for manufacturing a nitride semiconductor thin film as claimed in any one of claims 1-2,
The p-type impurity contains at least two of zinc, magnesium, iron, and carbon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004176527A JP4468744B2 (en) | 2004-06-15 | 2004-06-15 | Method for producing nitride semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004176527A JP4468744B2 (en) | 2004-06-15 | 2004-06-15 | Method for producing nitride semiconductor thin film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006004970A JP2006004970A (en) | 2006-01-05 |
| JP4468744B2 true JP4468744B2 (en) | 2010-05-26 |
Family
ID=35773123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004176527A Expired - Lifetime JP4468744B2 (en) | 2004-06-15 | 2004-06-15 | Method for producing nitride semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4468744B2 (en) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| US7388236B2 (en) * | 2006-03-29 | 2008-06-17 | Cree, Inc. | High efficiency and/or high power density wide bandgap transistors |
| JP2008288474A (en) * | 2007-05-21 | 2008-11-27 | Sharp Corp | Hetero junction field effect transistor |
| JP2009081406A (en) | 2007-09-27 | 2009-04-16 | Showa Denko Kk | Group iii nitride semiconductor light-emitting device, method for manufacturing thereof, and lamp |
| US8647904B2 (en) | 2010-03-01 | 2014-02-11 | Sharp Kabushiki Kaisha | Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus |
| JP2011254068A (en) * | 2010-05-07 | 2011-12-15 | Sumitomo Chemical Co Ltd | Semiconductor substrate |
| DE102011114671A1 (en) * | 2011-09-30 | 2013-04-04 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
| DE102012103686B4 (en) | 2012-04-26 | 2021-07-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Epitaxial substrate, method for producing an epitaxial substrate and optoelectronic semiconductor chip with an epitaxial substrate |
| US9929310B2 (en) * | 2013-03-14 | 2018-03-27 | Applied Materials, Inc. | Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices |
| JP2014187386A (en) * | 2014-06-06 | 2014-10-02 | Sanken Electric Co Ltd | Semiconductor substrate and semiconductor device using the same |
| JP6271390B2 (en) * | 2014-10-17 | 2018-01-31 | 日本電信電話株式会社 | Nitride semiconductor crystal growth method |
| CN105261681B (en) * | 2015-09-08 | 2019-02-22 | 安徽三安光电有限公司 | A kind of semiconductor element and preparation method thereof |
| CN105755536B (en) * | 2016-02-06 | 2019-04-26 | 上海新傲科技股份有限公司 | A kind of growth technology of the nitride using AlON buffer layer |
| CN106025026B (en) | 2016-07-15 | 2018-06-19 | 厦门乾照光电股份有限公司 | It is a kind of for AlN buffer layers of light emitting diode and preparation method thereof |
| CN109888070A (en) * | 2019-01-22 | 2019-06-14 | 华灿光电（浙江）有限公司 | AlN template, LED epitaxial slice and its manufacturing method |
-
2004
- 2004-06-15 JP JP2004176527A patent/JP4468744B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006004970A (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249184B2 (en) | Nitride semiconductor growth substrate | |
| CN108352306B (en) | Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element | |
| JP4792814B2 (en) | High electron mobility transistor, field effect transistor, epitaxial substrate, method for producing epitaxial substrate, and method for producing group III nitride transistor | |
| US9966259B2 (en) | Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device | |
| US8835983B2 (en) | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers | |
| JP4468744B2 (en) | Method for producing nitride semiconductor thin film | |
| JP2006032911A (en) | Semiconductor laminated structure, semiconductor device, and hemt element | |
| US11444172B2 (en) | Method for producing semiconductor device and semiconductor device | |
| KR20120138652A (en) | Method of manufacturing nitride semiconductor device | |
| TWI685884B (en) | Semiconductor heterostructures and methods for forming same | |
| WO2013168371A1 (en) | Epitaxial substrate, semiconductor device, and semiconductor device manufacturing method | |
| US9401402B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
| JP2016058693A (en) | Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device | |
| JP2005005657A (en) | Crystal layer structure of field effect transistor | |
| JP4276135B2 (en) | Nitride semiconductor growth substrate | |
| CN108231556B (en) | Method for manufacturing III-V nitride semiconductor epitaxial wafer | |
| JP2013145782A (en) | Epitaxial wafer for hetero-junction field effect transistor | |
| JP4933513B2 (en) | Nitride semiconductor growth substrate | |
| JP2004289005A (en) | Epitaxial substrate, semiconductor device, and high electron mobility transistor | |
| JP2004296701A (en) | Epitaxial substrate, semiconductor device and method for growing crystal for nitride-based semiconductor | |
| JP2004327882A (en) | Epitaxial substrate, semiconductor device, and high electron-mobility transistor | |
| JP4972879B2 (en) | Field effect transistor, semiconductor device, and epitaxial substrate | |
| JP2005191477A (en) | Epitaxial wafer for high electron mobility transistor | |
| WO2022176412A1 (en) | Nitride semiconductor epitaxial substrate, a method for producing same, and nitride semiconductor device | |
| JP7120334B2 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4468744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |