JP2005191477A - Epitaxial wafer for high electron mobility transistor - Google Patents

Epitaxial wafer for high electron mobility transistor Download PDF

Info

Publication number
JP2005191477A
JP2005191477A JP2003434297A JP2003434297A JP2005191477A JP 2005191477 A JP2005191477 A JP 2005191477A JP 2003434297 A JP2003434297 A JP 2003434297A JP 2003434297 A JP2003434297 A JP 2003434297A JP 2005191477 A JP2005191477 A JP 2005191477A
Authority
JP
Japan
Prior art keywords
layer
carrier concentration
epitaxial wafer
electron supply
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003434297A
Other languages
Japanese (ja)
Inventor
Kazuto Takano
和人 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003434297A priority Critical patent/JP2005191477A/en
Publication of JP2005191477A publication Critical patent/JP2005191477A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To realize an epitaxial wafer for an HEMT which is more excellent in electrical property than uniform dope and planar dope by inserting a thin layer of a high carrier concentration instead of a planar dope technique which hardly shows characteristics in a compound semiconductor mainly containing nitrogen formed by an MOVPE method. <P>SOLUTION: In an epitaxial wafer for an HEMT wherein a high purity GaN layer or an InGaN layer is formed as a channel layer 3 on a substrate 1 by an MOVPE method, and an AlGaN layer is further formed as an electron supply layer 4, the portion 6 of the electron supply layer 4 is made a layer having a carrier concentration of 1×10<SP>19</SP>cm<SP>-3</SP>or more by doping control, and the remaining portions 5, 7 of the electron supply layer 4 are made layers having a lower carrier concentration. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、GaN系化合物半導体薄膜の高電子移動度トランジスタ(HEMT)用エピタキシャルウェハにおいて、高いシートキャリア濃度を保ちつつ、同時に高い電子移動度を実現する構造に関するものである。   The present invention relates to a structure for realizing high electron mobility at the same time while maintaining a high sheet carrier concentration in an epitaxial wafer for a high electron mobility transistor (HEMT) of a GaN-based compound semiconductor thin film.

MOVPE(有機金属気相成長)法とは、III−V族化合物半導体の薄膜結晶を結晶基板表面上にエピタキシャル成長させる技術である。リアクタ内で加熱状態にある結晶基板に、複数のIII族またはV族の原料ガスを含んだキャリアガスを送り込み、これらの原料ガスを結晶基板上で熱分解させることによって結晶成長が行われる。   The MOVPE (organometallic vapor phase epitaxy) method is a technique for epitaxially growing a thin film crystal of a III-V compound semiconductor on the surface of a crystal substrate. Crystal growth is performed by feeding a carrier gas containing a plurality of group III or group V source gases into a heated crystal substrate in the reactor and thermally decomposing these source gases on the crystal substrate.

この成長法により異種の結晶を積層して作製したヘテロ接合を利用したデバイスの一つにHEMTと呼ばれる高電子移動度トランジスタがある。HEMTとは、基本的には高純度層と、これよりも電子親和力が小さく、且つドーピングされて電子を供給する機能を有する層の2層からなる選択ドープ構造の上に、電極をもうけた電界効果トランジスタとしたものである。これらの層の界面の高純度層側に二次元状に電子がたまる。この電子は高純度層に形成されるため移動度が非常に高く、この電子ガスをゲート電極に印加したバイアス電圧による電界効果によって制御するのである。   One of devices using a heterojunction manufactured by stacking different kinds of crystals by this growth method is a high electron mobility transistor called HEMT. The HEMT is basically an electric field in which an electrode is provided on a selectively doped structure consisting of a high-purity layer and a layer having a lower electron affinity and a function of supplying electrons by doping. This is an effect transistor. Electrons accumulate two-dimensionally on the high purity layer side of the interface between these layers. Since the electrons are formed in the high purity layer, the mobility is very high, and the electrons are controlled by the electric field effect caused by the bias voltage applied to the gate electrode.

V族に砒素や燐を主に含む化合物半導体デバイスには、高いシートキャリア濃度を維持しつつさらに高い移動度を実現するため、電子供給層に2次元的にドーピングするプレーナードープという成長技術がある。同じシートキャリア濃度でも、電子供給層に均一ドーピングするよりも、ドーピング部とチャネル部の空間的な距離を隔てた方が、クーロン散乱の効果が減り、電子移動度が増加するからである。   A compound semiconductor device mainly containing arsenic or phosphorus in group V has a growth technique called planar doping in which the electron supply layer is two-dimensionally doped in order to achieve higher mobility while maintaining a high sheet carrier concentration. . This is because, even at the same sheet carrier concentration, the Coulomb scattering effect is reduced and the electron mobility is increased when the spatial distance between the doped portion and the channel portion is separated from that in which the electron supply layer is uniformly doped.

なお、本発明とは直接の関係はないが、n型AlGaN電子供給層上にn型GaInN層を設け、これをエッチングストップ層としたものがある(例えば、特許文献1参照)。
特開2003−229413号公報
Although not directly related to the present invention, an n-type GaInN layer is provided on an n-type AlGaN electron supply layer, and this is used as an etching stop layer (see, for example, Patent Document 1).
JP 2003-229413 A

しかしながら、プレーナードープの成長技術には次のような課題がある。   However, the planar doping technique has the following problems.

V族に窒素を主に含む化合物半導体は、MOVPE法にて成長を行うには1000℃以上の高い温度が必要である。そのため成長中は常にIII族原料とV族原料が供給される状態にしないと、成長中の薄膜表面よりIII族原子やV族原子の再脱離が起こり、エピタキシャルウェハにおける表面状態の劣化や結晶中の原子空孔の発生によりデバイス特性の劣化が起こる。   A compound semiconductor mainly containing nitrogen in group V requires a high temperature of 1000 ° C. or higher in order to grow by the MOVPE method. Therefore, unless the group III source and group V source are always supplied during growth, group III and group V atoms are re-desorbed from the surface of the growing thin film, resulting in deterioration of the surface state and crystals of the epitaxial wafer. The generation of atomic vacancies in the device causes deterioration of device characteristics.

一方、2次元的にドーピングするには、ドーピング中にIII族原料の供給を止めなくてはならない。そのためプレーナードープすると同時に結晶の劣化が起こるため、デバイス性能には大きな向上が望めない。   On the other hand, in order to dope two-dimensionally, it is necessary to stop the supply of Group III raw materials during doping. For this reason, crystal degradation occurs at the same time as the planar doping, so that a great improvement in device performance cannot be expected.

そこで、本発明の目的は、上記課題を解決し、MOVPE法で成長した、窒素を主に含む化合物半導体では特性を出しにくいプレーナードープ技術に代わり、高キャリア濃度の薄層を挿入することにより、均一ドープやプレーナードープよりさらに電気的特性の優れたHEMT用エピタキシャルウェハを実現することにある。   Therefore, the object of the present invention is to solve the above-mentioned problems and insert a thin layer having a high carrier concentration instead of the planar doping technique which is difficult to produce characteristics in a compound semiconductor mainly containing nitrogen grown by the MOVPE method. An object of the present invention is to realize an HEMT epitaxial wafer having more excellent electrical characteristics than uniform doping or planar doping.

上記目的を達成するため、本発明は、次のように構成したものである。   In order to achieve the above object, the present invention is configured as follows.

請求項1の発明に係る高電子移動度トランジスタ用エピタキシャルウェハは、MOVPE法により、基板上に、チャネル層として高純度GaN層もしくはInGaN層を形成し、さらに電子供給層としてAlGaN層を形成した高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記電子供給層の一部分をドーピング制御により1×1019cm-3以上の高いキャリア濃度を持つ高キャリア濃度層とし、さらに前記電子供給層における高キャリア濃度層以外の部分を高キャリア濃度層よりも低いキャリア濃度を持つ低キャリア濃度層としたことを特徴とする。 The epitaxial wafer for a high electron mobility transistor according to the invention of claim 1 is formed by forming a high purity GaN layer or an InGaN layer as a channel layer on a substrate by a MOVPE method, and further forming an AlGaN layer as an electron supply layer. In the epitaxial wafer for an electron mobility transistor, a part of the electron supply layer is a high carrier concentration layer having a high carrier concentration of 1 × 10 19 cm −3 or more by doping control, and other than the high carrier concentration layer in the electron supply layer This portion is a low carrier concentration layer having a carrier concentration lower than that of the high carrier concentration layer.

請求項2の発明は、請求項1記載の高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記電子供給層の一部分である高キャリア濃度層の厚さを0.5〜10nm程度にしたことを特徴とする。   According to a second aspect of the present invention, in the epitaxial wafer for a high electron mobility transistor according to the first aspect, the thickness of the high carrier concentration layer which is a part of the electron supply layer is about 0.5 to 10 nm. To do.

請求項3の発明は、請求項2記載の高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記電子供給層の高キャリア濃度層以外の部分である低キャリア濃度層を、アンドープ、もしくは1×1019cm-3以下の低キャリア濃度にしたことを特徴とする。 According to a third aspect of the present invention, in the epitaxial wafer for a high electron mobility transistor according to the second aspect, the low carrier concentration layer which is a portion other than the high carrier concentration layer of the electron supply layer is undoped or 1 × 10 19 cm. It is characterized by a low carrier concentration of -3 or less.

請求項4の発明は、請求項3記載の高電子移動度トランジスタ用エピタキシャルウェハにおいて、高キャリア濃度層と低キャリア濃度層の界面における、深さ方向のキャリア濃度変化を急峻にしたことを特徴とする。   The invention according to claim 4 is characterized in that, in the epitaxial wafer for high electron mobility transistor according to claim 3, the change in the carrier concentration in the depth direction at the interface between the high carrier concentration layer and the low carrier concentration layer is made steep. To do.

本発明によれば、次のような優れた効果が得られる。   According to the present invention, the following excellent effects can be obtained.

本発明の高電子移動度トランジスタ用エピタキシャルウェハでは、電子供給層の一部分をドーピング制御により1×1019cm-3以上の高いキャリア濃度を持つ高キャリア濃度層とし、さらに前記電子供給層における高キャリア濃度層以外の部分を高キャリア濃度層よりも低いキャリア濃度を持つ低キャリア濃度層としている。ドーピングは常にIII族原料とV族原料が供給される成長環境下で行われるため、結晶の劣化はなく、且つエピタキシャルウェハ構造はドーピング部とチャネル部の空間的な距離を隔てているため電子移動度の増加が起こる。 In the epitaxial wafer for a high electron mobility transistor of the present invention, a part of the electron supply layer is a high carrier concentration layer having a high carrier concentration of 1 × 10 19 cm −3 or more by doping control, and the high carrier in the electron supply layer is further formed. A portion other than the concentration layer is a low carrier concentration layer having a carrier concentration lower than that of the high carrier concentration layer. Doping is always performed in a growth environment in which a Group III material and a Group V material are supplied, so there is no crystal degradation, and the epitaxial wafer structure has a spatial distance between the doping part and the channel part, so that electron transfer. An increase in degree occurs.

従って、本発明によるエピタキシャルウェハの構造によれば、従来品である均一ドープやプレーナードープHEMT用エピタキシャルウェハ層より高い電気的特性が実現できる。また、それにより利得や雑音特性に優れたトランジスタを実現することができる。   Therefore, according to the structure of the epitaxial wafer according to the present invention, higher electrical characteristics can be realized than the conventional uniformly doped or planar-doped HEMT epitaxial wafer layer. Thereby, a transistor having excellent gain and noise characteristics can be realized.

以下、本発明を図示の実施の形態に基いて説明する。   Hereinafter, the present invention will be described based on the illustrated embodiments.

図1は、本発明の実施形態に係る高電子移動度トランジスタ(HEMT)用エピタキシャルウェハの断面構造を模式的に示したものである。   FIG. 1 schematically shows a cross-sectional structure of an epitaxial wafer for a high electron mobility transistor (HEMT) according to an embodiment of the present invention.

SiC(又はサファイア基板)1上に膜厚100nmのアンドープAlNバッファ層2、その上に膜厚2000nmのアンドープGaNチャネル層3を設け、さらにその上に膜厚25nmのAlGaN電子供給層4を設けている。   An undoped AlN buffer layer 2 having a thickness of 100 nm is provided on a SiC (or sapphire substrate) 1, an undoped GaN channel layer 3 having a thickness of 2000 nm is provided thereon, and an AlGaN electron supply layer 4 having a thickness of 25 nm is provided thereon. Yes.

この電子供給層4の一部分6は、ドーピング制御により1×1019cm-3以上の高いキャリア濃度を持つ膜厚0.5〜10nm程度(ここでは3nm)の薄いn型AlGaN層(高キャリア濃度層)として形成され、さらに電子供給層の残りの下側及び上側の部分5、7は、それよりも低いキャリア濃度を持つAlGaN層(低キャリア濃度層)として形成されている。すなわち、この実施形態の場合、電子供給層4は下側層(低キャリア濃度層)5、中間層(高キャリア濃度層)6、上側層(低キャリア濃度層)7の3層からなる。このうち下側層5は、膜厚8nmのアンドープAl0.25Ga0.75N層から構成され、中間層6はキャリア濃度3×1019cm-3で膜厚3nmのn型Al0.25Ga0.75N層から構成され、そして上側層7は膜厚14nmのアンドープAl0.25Ga0.75N層から構成されている。 A portion 6 of this electron supply layer 4 is a thin n-type AlGaN layer (high carrier concentration) of about 0.5 to 10 nm (here 3 nm) having a high carrier concentration of 1 × 10 19 cm −3 or more by doping control. The remaining lower and upper portions 5 and 7 of the electron supply layer are formed as AlGaN layers (low carrier concentration layers) having a lower carrier concentration. That is, in this embodiment, the electron supply layer 4 is composed of three layers: a lower layer (low carrier concentration layer) 5, an intermediate layer (high carrier concentration layer) 6, and an upper layer (low carrier concentration layer) 7. Of these layers, the lower layer 5 is composed of an undoped Al 0.25 Ga 0.75 N layer having a thickness of 8 nm, and the intermediate layer 6 is composed of an n-type Al 0.25 Ga 0.75 N layer having a carrier concentration of 3 × 10 19 cm −3 and a thickness of 3 nm. The upper layer 7 is composed of an undoped Al 0.25 Ga 0.75 N layer having a thickness of 14 nm.

図4は、この高キャリア濃度層挿入GaN−HEMT用エピタキシャルウェハ成長時のガスシーケンスを示す。電子供給層4の製造プロセスは次のように行う。すなわち、有機金属気相成長法により上記断面構造のエピタキシャルウェハを作製するに当たり、III族原料にはトリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)を、また窒素原料にはアンモニア(NH3)を使用し、シリコンドーパントの原料にはモノシラン(SiH4)を使用する。電子供給層4の中間層であるn型Al0.25Ga0.75N層6の成長時においても、SiH4及びNH3だけでなく、TMA、TMGが流されているところに、本プロセスの特徴がある。 FIG. 4 shows a gas sequence during the growth of this high carrier concentration layer-inserted GaN-HEMT epitaxial wafer. The manufacturing process of the electron supply layer 4 is performed as follows. In other words, trimethylaluminum (TMA) and trimethylgallium (TMG ) are used as the group III material and ammonia (NH 3) as the nitrogen material when producing an epitaxial wafer having the above-mentioned cross-sectional structure by metal organic vapor phase epitaxy. However, monosilane (SiH 4) is used as a raw material for the silicon dopant. In the growth of the n-type Al 0.25 Ga 0.75 N layer 6 which is an intermediate layer of the electron supply layer 4, not only SiH 4 and NH 3 but also TMA and TMG are flowing, which is a feature of this process. .

図2は、比較例1として、プレーナードープを施したGaN−HEMT用エピタキシャルウェハを示したもので、電子供給層4の構成が、膜厚10nmのアンドープAl0.25Ga0.75N層15、Siプレーナードープ層16、及び膜厚15nmのアンドープAl0.25Ga0.75N層17の3層からなる。図5は、このプレーナードープGaN−HEMT用エピタキシャルウェハ成長時におけるガスシーケンスを示したもので、プレーナードープの際には、TMA、TMGの供給が停止され、SiH4及びNH3のみとなるところに、図4のプロセスとの違いがある。 FIG. 2 shows an epitaxial wafer for GaN-HEMT that has been subjected to planar doping as a comparative example 1. The electron supply layer 4 has an undoped Al 0.25 Ga 0.75 N layer 15 having a thickness of 10 nm, Si planar doped. The layer 16 and three layers of an undoped Al 0.25 Ga 0.75 N layer 17 having a thickness of 15 nm. FIG. 5 shows a gas sequence during growth of the epitaxial wafer for the planar doped GaN-HEMT. In the planar doping, the supply of TMA and TMG is stopped, and only SiH 4 and NH 3 are present. There is a difference from the process of FIG.

図3は、比較例2として、均一ドープGaN−HEMT用エピタキシャルウェハを示したもので、電子供給層4の構成が、キャリア濃度4×1018cm-3で膜厚25nmのn型Al0.25Ga0.75N層18からなる。図6は、この均一ドープGaN−HEMT用エピタキシャルウェハ成長時におけるガスシーケンスを示したもので、電子供給層4を成長する間は、TMA、TMG及びNH3だけでなく、SiH4も一貫して供給され続けているところに、図4及び図5のプロセスとの違いがある。 FIG. 3 shows an epitaxial wafer for uniformly doped GaN-HEMT as Comparative Example 2, and the configuration of the electron supply layer 4 is an n-type Al 0.25 Ga having a carrier concentration of 4 × 10 18 cm −3 and a film thickness of 25 nm. 0.75 N layer 18 is formed. FIG. 6 shows a gas sequence during growth of the epitaxial wafer for uniformly doped GaN-HEMT. During the growth of the electron supply layer 4, not only TMA, TMG and NH 3 but also SiH 4 is consistently formed. There is a difference from the process of FIGS. 4 and 5 in that it continues to be supplied.

本実施形態の要点は、図2、図3に示すような通常構造の均一ドープやプレーナードープGaN−HEMT用エピタキシャルウェハに対して、図1に示すような、プレーナードープに代わる高キャリア濃度のAlGaN薄層6をAlGaN電子供給層4中に挿入したことにある。本発明の技術では、電子供給層4の形成に当たり、ドーピングは常にIII族原料とV族原料が供給される成長環境下で行われるため、結晶の劣化はなく、且つエピタキシャルウェハ構造はドーピング部とチャネル部の空間的な距離を隔てているため電子移動度の増加が起こり、結果的には従来の均一ドープGaN−HEMTを上回るデバイス特性が期待できる。   The main point of the present embodiment is that AlGaN having a high carrier concentration instead of planar doping as shown in FIG. 1 is applied to a uniformly doped or planar doped GaN-HEMT epitaxial wafer having a normal structure as shown in FIGS. The thin layer 6 is inserted into the AlGaN electron supply layer 4. In the technique of the present invention, when the electron supply layer 4 is formed, doping is always performed in a growth environment in which a group III raw material and a group V raw material are supplied. Therefore, there is no crystal degradation, and the epitaxial wafer structure has a doped portion. Since the spatial distance of the channel portion is separated, an increase in electron mobility occurs, and as a result, device characteristics superior to the conventional uniformly doped GaN-HEMT can be expected.

[実施例]
本発明の一実施例として、図1に示すような高キャリア濃度AlGaN層挿入構造と、図2に示すプレーナードープ構造と、図3に示す均一ドープ構造の、3種のエピタキシャルウェハを作製し、ホール効果測定を行い、そのシートキャリア濃度Nsと電子移動度μを測定した。
[Example]
As an embodiment of the present invention, three types of epitaxial wafers having a high carrier concentration AlGaN layer insertion structure as shown in FIG. 1, a planar doping structure as shown in FIG. 2, and a uniform doping structure as shown in FIG. Hall effect measurement was performed, and the sheet carrier concentration Ns and electron mobility μ were measured.

サセプタ上に、直径2インチのSiC基板1を置き、サセプタ温度を薄膜の成長温度である1100℃まで加熱した。MOVPE法により基板直上にバッファ層2としてのAlN層を形成した後、チャネル層3としての高純度GaN層と、電子供給層4としてのAlGaN層を形成した。   The SiC substrate 1 having a diameter of 2 inches was placed on the susceptor, and the susceptor temperature was heated to 1100 ° C., which is the growth temperature of the thin film. After forming an AlN layer as the buffer layer 2 directly on the substrate by the MOVPE method, a high-purity GaN layer as the channel layer 3 and an AlGaN layer as the electron supply layer 4 were formed.

原料ガスは水素で希釈してガス導入口より炉内に導入した。原料ガスには、AlN層成長のときはトリメチルアルミニウムとアンモニアを、GaN層成長のときはトリメチルガリウムとアンモニアを、AlGaN層成長のときはトリメチルアルミニウム、トリメチルガリウムとアンモニアを用い、ドーパントにはモノシランを用いた。3種類のエピタキシャルウェハ成長時のガスシーケンスは図4〜図6に示す。   The source gas was diluted with hydrogen and introduced into the furnace through the gas inlet. The source gas is trimethylaluminum and ammonia for AlN layer growth, trimethylgallium and ammonia for GaN layer growth, trimethylaluminum, trimethylgallium and ammonia for AlGaN layer growth, and monosilane for the dopant. Using. The gas sequences for growing three types of epitaxial wafers are shown in FIGS.

上記でウェハ中心部の電子移動度を比較した結果を以下の表に示す。   The results of comparing the electron mobility at the wafer center are shown in the following table.

表1から、プレーナードープGaN−HEMT用エピタキシャルウェハ(図2)や通常構造の均一ドープや(図3)に較べて、本実施例の高キャリア濃度のAlGaN薄層を挿入したGaN−HEMT用エピタキシャルウェハ(図1)が、最も低いシート抵抗、最も高いシートキャリア濃度、及び最も高い電子移動度を示すことが分かる。

Figure 2005191477
以上のように、電子供給層に高キャリア濃度層を挿入することによって電気的特性が向上することが確認された。また、C−V測定によりキャリア濃度プロファイルをとったところ、図7のように移動度が高いものは界面に電子がきちんと閉じ込められ、2次元電子ガスのピークが高くなることがわかった。 From Table 1, the epitaxial wafer for GaN-HEMT in which the AlGaN thin layer of this embodiment is inserted as compared with the epitaxial wafer for planar doped GaN-HEMT (FIG. 2) and the uniform doping of the normal structure (FIG. 3). It can be seen that the wafer (FIG. 1) exhibits the lowest sheet resistance, highest sheet carrier concentration, and highest electron mobility.
Figure 2005191477
As described above, it was confirmed that electrical characteristics were improved by inserting a high carrier concentration layer into the electron supply layer. Further, when the carrier concentration profile was taken by CV measurement, it was found that the electron with the high mobility as shown in FIG. 7 was properly confined at the interface, and the peak of the two-dimensional electron gas was increased.

以上の結果より発明したエピタキシャルウェハ構造によって、MOVPE法による成長にて均一ドープやプレーナードープを超える電気的特性を実現できることが分かった。   From the above results, it was found that the epitaxial wafer structure invented can realize electrical characteristics exceeding uniform doping and planar doping by growth by the MOVPE method.

高キャリア濃度層の厚さや濃度または挿入位置は、目的とするデバイスに必要な特性により異なるし、成長条件や成長炉によっても異なるため、試行錯誤をしておさえなくてはならない。   The thickness, concentration, or insertion position of the high carrier concentration layer varies depending on the characteristics required for the target device, and also varies depending on the growth conditions and the growth furnace, so trial and error must be performed.

[変形例]
上記実施例では、高キャリア濃度層は1層だけだったが、目的とするデバイスやプロセスによっては複数層にすることが可能であり、それぞれの層を異なるキャリア濃度に設計することも可能である。
[Modification]
In the above embodiment, there is only one high carrier concentration layer. However, depending on the target device or process, it is possible to make a plurality of layers, and it is also possible to design each layer to have a different carrier concentration. .

また上記実施例では、高キャリア濃度層とそれ以外の電子供給層のAl組成は同じであったが、高キャリア濃度層のキャリア濃度を上げるため、2DEGが溜まらない程度にAl組成を下げることも可能である。   In the above embodiment, the Al composition of the high carrier concentration layer and the other electron supply layers are the same. However, in order to increase the carrier concentration of the high carrier concentration layer, the Al composition may be lowered to the extent that 2DEG does not accumulate. Is possible.

また上記実施例では、チャネル層3が高純度GaN層であるとして説明したが、高純度InGaN層で構成することもできる。   In the above embodiment, the channel layer 3 is described as being a high-purity GaN layer. However, the channel layer 3 may be composed of a high-purity InGaN layer.

本発明の実施例に係るAlGaN電子供給層の一部を高キャリア濃度化したGaN−HEMT用エピタキシャルウェハの断面図である。It is sectional drawing of the epitaxial wafer for GaN-HEMT which made a part of AlGaN electron supply layer based on the Example of this invention high carrier concentration. 比較例1に係るプレーナードープを施したGaN−HEMT用エピタキシャルウェハの断面図である。6 is a cross-sectional view of a planar-doped GaN-HEMT epitaxial wafer according to Comparative Example 1. FIG. 比較例2に係る均一ドープGaN−HEMT用エピタキシャルウェハの断面構造である。4 is a cross-sectional structure of a uniformly doped GaN-HEMT epitaxial wafer according to Comparative Example 2. 本発明の実施例に係る高キャリア濃度層挿入GaN−HEMT用エピタキシャルウェハ成長時のガスシーケンス図である。It is a gas sequence figure at the time of epitaxial wafer growth for high carrier concentration layer insertion GaN-HEMT concerning the example of the present invention. 比較例1に係るプレーナードープGaN−HEMT用エピタキシャルウェハ成長時のガスシーケンス図である。6 is a gas sequence diagram during growth of an epitaxial wafer for planar-doped GaN-HEMT according to Comparative Example 1. FIG. 比較例2に係る均一ドープGaN−HEMT用エピタキシャルウェハ成長時のガスシーケンス図である。6 is a gas sequence diagram during growth of an epitaxial wafer for uniformly doped GaN-HEMT according to Comparative Example 2. FIG. 本発明の実施例に係るエピタキシャルウェハのキャリア濃度の深さ方向のプロファイルを、比較例1、2と比較して示した図である。It is the figure which showed the profile of the depth direction of the carrier concentration of the epitaxial wafer which concerns on the Example of this invention compared with the comparative examples 1 and 2. FIG.

符号の説明Explanation of symbols

1 SiC基板
2 バッファ層
3 チャネル層
4 電子供給層
5 下側層(低キャリア濃度層)
6 中間層(高キャリア濃度層)
7 上側層(低キャリア濃度層)
1 SiC substrate 2 Buffer layer 3 Channel layer 4 Electron supply layer 5 Lower layer (low carrier concentration layer)
6 Intermediate layer (high carrier concentration layer)
7 Upper layer (low carrier concentration layer)

Claims (4)

MOVPE法により、基板上に、チャネル層として高純度GaN層もしくはInGaN層を形成し、さらに電子供給層としてAlGaN層を形成した高電子移動度トランジスタ用エピタキシャルウェハにおいて、
前記電子供給層の一部分をドーピング制御により1×1019cm-3以上の高いキャリア濃度を持つ高キャリア濃度層とし、さらに前記電子供給層における高キャリア濃度層以外の部分を高キャリア濃度層よりも低いキャリア濃度を持つ低キャリア濃度層としたことを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
In an epitaxial wafer for a high electron mobility transistor in which a high-purity GaN layer or an InGaN layer is formed as a channel layer on a substrate by MOVPE, and an AlGaN layer is further formed as an electron supply layer.
A part of the electron supply layer is made a high carrier concentration layer having a high carrier concentration of 1 × 10 19 cm −3 or more by doping control, and a portion other than the high carrier concentration layer in the electron supply layer is more than the high carrier concentration layer. An epitaxial wafer for a high electron mobility transistor characterized by having a low carrier concentration layer having a low carrier concentration.
請求項1記載のエピタキシャルウェハにおいて、
前記電子供給層の一部分である高キャリア濃度層の厚さを0.5〜10nm程度にしたことを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
The epitaxial wafer of claim 1,
An epitaxial wafer for a high electron mobility transistor, wherein the thickness of the high carrier concentration layer which is a part of the electron supply layer is about 0.5 to 10 nm.
請求項2記載のエピタキシャルウェハにおいて、
前記電子供給層の高キャリア濃度層以外の部分である低キャリア濃度層を、アンドープ、もしくは1×1019cm-3以下の低キャリア濃度にしたことを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
The epitaxial wafer according to claim 2, wherein
An epitaxial wafer for a high electron mobility transistor, wherein the low carrier concentration layer, which is a portion other than the high carrier concentration layer of the electron supply layer, is undoped or has a low carrier concentration of 1 × 10 19 cm −3 or less. .
請求項3記載のエピタキシャルウェハにおいて、
高キャリア濃度層と低キャリア濃度層の界面における、深さ方向のキャリア濃度変化を急峻にしたことを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
The epitaxial wafer according to claim 3, wherein
An epitaxial wafer for a high electron mobility transistor characterized by a sharp change in the carrier concentration in the depth direction at the interface between a high carrier concentration layer and a low carrier concentration layer.
JP2003434297A 2003-12-26 2003-12-26 Epitaxial wafer for high electron mobility transistor Pending JP2005191477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003434297A JP2005191477A (en) 2003-12-26 2003-12-26 Epitaxial wafer for high electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003434297A JP2005191477A (en) 2003-12-26 2003-12-26 Epitaxial wafer for high electron mobility transistor

Publications (1)

Publication Number Publication Date
JP2005191477A true JP2005191477A (en) 2005-07-14

Family

ID=34791408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003434297A Pending JP2005191477A (en) 2003-12-26 2003-12-26 Epitaxial wafer for high electron mobility transistor

Country Status (1)

Country Link
JP (1) JP2005191477A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008310295A (en) * 2007-05-15 2008-12-25 Konica Minolta Opto Inc Image display apparatus
JP2009289826A (en) * 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc Semiconductor device having heterojunction and manufacturing method thereof
JP2015115429A (en) * 2013-12-11 2015-06-22 シャープ株式会社 Nitride semiconductor epitaxial substrate and nitride semiconductor device
WO2016039177A1 (en) * 2014-09-09 2016-03-17 シャープ株式会社 Method for producing nitride semiconductor laminate, and nitride semiconductor laminate
US9691890B2 (en) 2015-10-30 2017-06-27 Fujitsu Limited Compound semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008310295A (en) * 2007-05-15 2008-12-25 Konica Minolta Opto Inc Image display apparatus
JP2009289826A (en) * 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc Semiconductor device having heterojunction and manufacturing method thereof
JP2015115429A (en) * 2013-12-11 2015-06-22 シャープ株式会社 Nitride semiconductor epitaxial substrate and nitride semiconductor device
WO2016039177A1 (en) * 2014-09-09 2016-03-17 シャープ株式会社 Method for producing nitride semiconductor laminate, and nitride semiconductor laminate
JPWO2016039177A1 (en) * 2014-09-09 2017-05-25 シャープ株式会社 Nitride semiconductor laminate manufacturing method and nitride semiconductor laminate
US9691890B2 (en) 2015-10-30 2017-06-27 Fujitsu Limited Compound semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
WO2012164750A1 (en) Nitride electronic device and method for manufacturing nitride electronic device
JP2008263023A (en) Manufacturing method of group iii-v compound semiconductor, schottky barrier diode, light-emitting diode, laser diode and manufacturing method of these
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
CN108767055B (en) P-type AlGaN epitaxial film and preparation method and application thereof
KR20120138652A (en) Method of manufacturing nitride semiconductor device
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2007518266A (en) Co-doping to control the Fermi level in semi-insulating III-nitrides
JP4468744B2 (en) Method for producing nitride semiconductor thin film
JP2009021279A (en) Semiconductor epitaxial wafer
JP2006179861A (en) Semiconductor epitaxial wafer and field effect transistor
JP5460751B2 (en) Semiconductor device
JP5746927B2 (en) Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate
JP2006114655A (en) Semiconductor epitaxial wafer and field effect transistor
JP2005191477A (en) Epitaxial wafer for high electron mobility transistor
JP5119644B2 (en) III-V compound semiconductor epitaxial wafer
CN114551594A (en) Epitaxial wafer, epitaxial wafer growth method and high-electron-mobility transistor
JP2007042936A (en) Group iii-v compound semiconductor epitaxial wafer
JP6649693B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP7120334B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7441794B2 (en) Nucleation layer deposition method
JP5705179B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
JP5059205B2 (en) Wafer and crystal growth method
JP4635444B2 (en) Epitaxial wafer for field effect transistor