JP2006114655A - Semiconductor epitaxial wafer and field effect transistor - Google Patents
Semiconductor epitaxial wafer and field effect transistor Download PDFInfo
- Publication number
- JP2006114655A JP2006114655A JP2004299824A JP2004299824A JP2006114655A JP 2006114655 A JP2006114655 A JP 2006114655A JP 2004299824 A JP2004299824 A JP 2004299824A JP 2004299824 A JP2004299824 A JP 2004299824A JP 2006114655 A JP2006114655 A JP 2006114655A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- epitaxial wafer
- semiconductor epitaxial
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、半導体エピタキシャルウェハ、特に、高電子移動度トランジスタ(HEMT)などを含む電界効果トランジスタ(FET)の作製の際に好適に用いられる半導体エピタキシャルウェハ及びそれから得られたFETに関するものである。 The present invention relates to a semiconductor epitaxial wafer, and more particularly to a semiconductor epitaxial wafer suitably used in the production of a field effect transistor (FET) including a high electron mobility transistor (HEMT) and the like and an FET obtained therefrom.
HEMTを含むFETでは、ソース電極とドレイン電極との間に流れる電流を、ゲート電極からの空乏層の広がりによって制御する。 In an FET including a HEMT, the current flowing between the source electrode and the drain electrode is controlled by the spread of the depletion layer from the gate electrode.
しかし、窒化ガリウム(GaN)からなるエピタキシャル層を成長させたエピタキシャルウェハを製造する際には、エピタキシャル層と基板との界面を清浄するための技術が十分に確立されていないことや、原料ガスの一つであるアンモニア(NH3)ガスとして高純度のものが得られないことなどにより、エピタキシャル層への導電性不純物の混入が起こり易い。 However, when manufacturing an epitaxial wafer on which an epitaxial layer made of gallium nitride (GaN) is grown, the technology for cleaning the interface between the epitaxial layer and the substrate is not well established, Due to the fact that one of the ammonia (NH 3 ) gas, which is high purity, cannot be obtained, conductive impurities are easily mixed into the epitaxial layer.
そして、その結果、バッファ層においては他の層と比較してより高い絶縁性が求められているのにもかかわらず、バッファ層に導電性不純物が混入した結果、チャネル層の導電性に近い程度に高い導電性を帯びてしまうという問題があり、この傾向は、特に、バッファ層の基板に近い部分において顕著である。 As a result, although the buffer layer is required to have higher insulation than other layers, the conductive impurities are mixed in the buffer layer, resulting in a degree close to the conductivity of the channel layer. However, this tendency is particularly remarkable in a portion near the substrate of the buffer layer.
このような問題は、ゲート電極から空乏層を広がりにくくする原因となる。 Such a problem causes the depletion layer to hardly spread from the gate electrode.
また、バッファ層に導電性不純物が混入した結果、バッファ層の基板に近い部分に高い導電性を有する部分(導電層)が形成され、そこに電流が流れることにより、良好な特性(図7に示した理想に近いピンチオフ特性)を有する電子デバイスを得ることを難しくしていた。 Further, as a result of mixing conductive impurities in the buffer layer, a portion having high conductivity (conductive layer) is formed in a portion close to the substrate of the buffer layer, and a current flows therethrough, so that good characteristics (see FIG. 7). It has been difficult to obtain an electronic device having a pinch-off characteristic close to the ideal shown).
例えば、特許文献1や特許文献2には、サファイア基板又は炭化珪素(SiC)基板の上にGaNからなるバッファ層を形成した電子デバイス(HEMT、FET)が記載されているが、上記のような理由により十分な特性が得られていないと考えられる。
本発明は上記のような特性の低下を招くような欠陥、より具体的には、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分(導電層)が形成されるのを防止し、その結果、高い特性を実現した電界効果トランジスタ(FET、HEMTなど)を作製する際に好適に用いられる半導体エピタキシャルウェハを提供することにある。 In the present invention, a defect that causes the deterioration of the characteristics as described above, more specifically, a portion having high conductivity in the buffer layer (conductive layer) by mixing conductive impurities into the epitaxial layer. ) Is formed, and as a result, a semiconductor epitaxial wafer that can be suitably used in manufacturing a field effect transistor (FET, HEMT, etc.) that realizes high characteristics is provided.
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がAlXGa1-XNバッファ層(0≦X<1)、AlNバッファ層、GaNバッファ層を順に形成した構造からなることを特徴とするものである。
In order to achieve the above object, the present invention is configured as follows.
The semiconductor epitaxial wafer according to the invention of
請求項2の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がAlXGa1-XNバッファ層(0≦X<1)、AlNバッファ層、GaNバッファ層を順に形成した構造からなり、且つ前記AlXGa1-XNバッファ層に1×1018cm-3以上の炭素と5×1017cm-3以上のn型ドーパントを添加したことを特徴とするものである。
The semiconductor epitaxial wafer according to the invention of
請求項3の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がInYGa1-YNバッファ層(0≦Y≦1)、AlXGa1-XNバッファ層(0≦X<1)、AlNバッファ層、GaNバッファ層を順に形成した構造からなり、且つ前記AlXGa1-XNバッファ層に1×1018cm-3以上の炭素と5×1017cm-3以上のn型ドーパントを添加したことを特徴とするものである。 A semiconductor epitaxial wafer according to a third aspect of the present invention is a semiconductor epitaxial wafer having a buffer layer on a substrate, wherein the buffer layer is an In Y Ga 1-Y N buffer layer (0 ≦ Y ≦ 1), Al X Ga 1 -X N buffer layer (0 ≦ X <1), an AlN buffer layer, and a GaN buffer layer are formed in this order, and the Al X Ga 1-X N buffer layer has a carbon of 1 × 10 18 cm −3 or more. And 5 × 10 17 cm −3 or more of an n-type dopant is added.
請求項4の発明に係る半導体エピタキシャルウェハは、請求項1乃至3のいずれかに記載の半導体エピタキシャルウェハにおいて、上記基板が、サファイア基板又はSiC基板からなることを特徴とするものである。 A semiconductor epitaxial wafer according to a fourth aspect of the present invention is the semiconductor epitaxial wafer according to any one of the first to third aspects, wherein the substrate is a sapphire substrate or a SiC substrate.
請求項5の発明に係る電界効果トランジスタは、請求項1乃至4のいずれかに記載の半導体エピタキシャルウェハ上に、チャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を形成し、切り分けることにより作製したことを特徴とするものである。 A field effect transistor according to a fifth aspect of the present invention is formed by forming a channel layer, an electron supply layer, a source electrode, a gate electrode, and a drain electrode on the semiconductor epitaxial wafer according to any one of the first to fourth aspects. It is characterized by having been produced.
本発明によれば、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分(導電層)が形成されるのを防止し、その結果、高い特性を実現した電界効果トランジスタ(FET、HEMTなど)を作製する際に好適に用いられる半導体エピタキシャルウェハを提供することができる。 According to the present invention, it is possible to prevent a portion having high conductivity (conductive layer) from being formed in the buffer layer by mixing conductive impurities in the epitaxial layer, and as a result, high characteristics can be obtained. It is possible to provide a semiconductor epitaxial wafer that is suitably used when producing a realized field effect transistor (FET, HEMT, etc.).
以下、本発明の実施の形態を添付図面に基づいて詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
<実施例1>
図1は、本発明の半導体エピタキシャルウェハの第1の実施の形態を示す断面図である。
<Example 1>
FIG. 1 is a sectional view showing a first embodiment of a semiconductor epitaxial wafer of the present invention.
具体的には、図1に示す構造は、AlGaNバッファ層23、AlNバッファ層22、GaNバッファ層21からなるバッファ層2の特性(導電性)を測定するために、本発明の半導体エピタキシャルウェハの第1の実施の形態を用いて作製した特性測定用素子であり、サファイアからなる基板1の上に、アンドープAlGaNからなるAlGaNバッファ層23、アンドープAlNからなるAlNバッファ層22、厚さ2μmのアンドープGaNからなるGaNバッファ層21、そして、その上に形成した測定用電極11、12からなる。
Specifically, the structure shown in FIG. 1 is used to measure the characteristics (conductivity) of the
そして、上記特性測定用素子構造において、AlGaNバッファ層23へ添加する炭素及び珪素(n型ドーパント)の組合せを、炭素の添加量5×1017cm-3、1×1018cm-3、1.5×1018cm-3に対し、珪素(n型ドーパント)の添加量をそれぞれ炭素の添加量の0.1倍、0.5倍、1倍とした特性測定用素子を作製した。
In the element structure for characteristic measurement, the combination of carbon and silicon (n-type dopant) added to the
なお、ここでAlGaNバッファ層23、AlNバッファ層22の厚さはそれぞれ0.05μm、0.25μmにした。
Here, the thicknesses of the AlGaN
この特性測定用素子に用いられている半導体エピタキシャルウェハのエピタキシャル成長には、有機金属気相成長(MOVPE)法を用いた。ここで、ガリウム原料としてはトリメチルガリウム(TMG)を用い、アルミニウム原料としてはトリメチルアルミニウム(TMA)を用い、インジウム原料としてはトリメチルインジウム(TMI)を用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては水素を用いた。 A metal organic vapor phase epitaxy (MOVPE) method was used for the epitaxial growth of the semiconductor epitaxial wafer used for the characteristic measuring element. Here, trimethylgallium (TMG) is used as the gallium source, trimethylaluminum (TMA) is used as the aluminum source, trimethylindium (TMI) is used as the indium source, ammonia gas is used as the nitrogen source, and carrier gas is used. Hydrogen was used.
図4は、この場合における、AlGaNバッファ層23の炭素及び珪素(n型ドーパント)の添加量と、導電性(電流値で示し、単位はA/mmである)との関係を示した図である。なお、導電性の評価方法としては、図1に示した半導体エピタキシャルウェハに、10Vの電圧をかけて、そのときに流れる電流を測定し比較した。
FIG. 4 is a diagram showing the relationship between the amount of carbon and silicon (n-type dopant) added to the
その結果、AlGaNバッファ層23、AlNバッファ層22、GaNバッファ層21からなるバッファ層2を形成した場合、特に、AlGaNバッファ層23への炭素と珪素(n型ドーパント)の添加量の比(珪素の添加量/炭素の添加量、以下、ドーピング比という)が0.5の場合においては、非常に小さな電流値(低い導電性)を得ることができた。具体的には、1×1018cm-3の炭素濃度のAlGaNバッファ層23においては、ドーピング比が0.1のときにおいては、電流値が1×10-6A/mmであったのに対し、ドーピング比が0.5のときにおいては、電流値が1×10-8A/mm、ドーピング比が1のときにおいては、電流値は5×10-4A/mmであった。
As a result, when the
よって、実際に、本発明の半導体エピタキシャルウェハの第1の実施の形態を用いてFETを作製する場合には、炭素の添加量1×1018cm-3以上、且つ珪素(n型ドーパント)の添加量5×1017cm-3以上が好ましい。なぜならば、実用上問題を生じないと考えられている電流値は1×10-7A/mm以下であるからである。 Therefore, when the FET is actually manufactured using the first embodiment of the semiconductor epitaxial wafer of the present invention, the amount of carbon added is 1 × 10 18 cm −3 or more and silicon (n-type dopant) is used. The addition amount is preferably 5 × 10 17 cm −3 or more. This is because the current value that is considered to cause no problem in practice is 1 × 10 −7 A / mm or less.
図2は、本発明の半導体エピタキシャルウェハの第1の実施の形態を用いて作製したHEMTを示す断面図である。 FIG. 2 is a sectional view showing a HEMT manufactured using the first embodiment of the semiconductor epitaxial wafer of the present invention.
図2に示すHEMTは、サファイアからなる基板1の上に、厚さ0.05μm、Al組成比0.1、炭素の添加量1.5×1018cm-3、珪素(n型ドーパント)の添加量7.5×1017cm-3のアンドープAlGaNからなるAlGaNバッファ層23、厚さ0.2μmのアンドープAlNからなるAlNバッファ層22、厚さ2μmのアンドープGaNからなるGaNバッファ層21、厚さ0.1μmのアンドープGaNからなるチャネル層4、厚さ0.025μmのn型AlGaNからなるキャリア供給層5を順次形成し、その上に厚さ0.002μmのキャップ層6を形成した。そして、キャリア供給層5の上にはゲート電極8を形成し、キャップ層6の上にはソース電極7、ドレイン電極9を形成した。
The HEMT shown in FIG. 2 is made of a
このHEMTのエピタキシャル成長にはMOVPE法を用いた。また、成長の際に用いた原料は、ガリウム原料としてはTMGを用い、アルミニウム原料としてはTMAを用い、インジウム原料としてはTMIを用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては水素を用い、n型ドーパントとしてはモノシランを用いた。エピタキシャル成長は、フェイスアップのヒーター加熱減圧炉(図示せず)を用いて、炉内の圧力を13332Pa(100Torr)に設定して行なった。 The MOVPE method was used for the epitaxial growth of this HEMT. The raw materials used for the growth were TMG as the gallium raw material, TMA as the aluminum raw material, TMI as the indium raw material, ammonia gas as the nitrogen raw material, and hydrogen as the carrier gas. Used, monosilane was used as the n-type dopant. Epitaxial growth was performed using a face-up heater-heated decompression furnace (not shown) and setting the pressure in the furnace to 13332 Pa (100 Torr).
このようにして作製したHEMTの特性を測定した結果、バッファ層の導電性が低下した結果、良好なピンチオフ特性(ピンチオフ電圧−4.1V)を有することが確認された。 As a result of measuring the characteristics of the HEMT fabricated as described above, it was confirmed that the buffer layer had a good pinch-off characteristic (pinch-off voltage −4.1 V) as a result of a decrease in the conductivity of the buffer layer.
<実施例2>
図3は、本発明の半導体エピタキシャルウェハの第2の実施の形態を用いて作製したHEMTを示す断面図である。
<Example 2>
FIG. 3 is a cross-sectional view showing a HEMT manufactured using the second embodiment of the semiconductor epitaxial wafer of the present invention.
図3に示すHEMTは、サファイアからなる基板1の上に、厚さ0.01μm、In組成比0.05のアンドープInGaNからなるInGaNバッファ層34、厚さ0.05μm、Al組成比0.1、炭素の添加量1×1018cm-3以上、珪素(n型ドーパント)の添加量5×1017cm-3以上のアンドープAlGaNからなるAlGaNバッファ層33、厚さ0.2μmのアンドープAlNからなるAlNバッファ層32、厚さ2μmのアンドープGaNからなるGaNバッファ層31、厚さ0.1μmのアンドープGaNからなるチャネル層4、厚さ0.025μmのn型AlGaNからなるキャリア供給層5を順次形成し、その上に厚さ0.002μmのキャップ層6を形成した。そして、キャリア供給層5の上にはゲート電極8を形成し、キャップ層6の上にはソース電極7、ドレイン電極9を形成した。
The HEMT shown in FIG. 3 has an
このHEMTのエピタキシャル成長には、実施例1と同様に、MOVPE法を用いた。また、成長の際に用いた原料は、実施例1と同様に、ガリウム原料としてはTMGを用い、アルミニウム原料としてはTMAを用い、インジウム原料としてはTMIを用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては窒素を用い、n型ドーパントとしてはモノシランを用いた。エピタキシャル成長は、フェイスアップのヒーター加熱減圧炉(図示せず)を用いて、炉内の圧力を13332Pa(100Torr)に設定して行なった。 For the HEMT epitaxial growth, the MOVPE method was used in the same manner as in Example 1. As in Example 1, the raw materials used for the growth were TMG as the gallium raw material, TMA as the aluminum raw material, TMI as the indium raw material, and ammonia gas as the nitrogen raw material. Nitrogen was used as the carrier gas, and monosilane was used as the n-type dopant. Epitaxial growth was performed using a face-up heater-heated decompression furnace (not shown) and setting the pressure in the furnace to 13332 Pa (100 Torr).
このようにして作製したHEMTの特性を測定した結果、バッファ層の導電性が低下した結果、良好なピンチオフ特性(ピンチオフ電圧−4.0V)を有することが確認された。 As a result of measuring the characteristics of the HEMT fabricated as described above, it was confirmed that the buffer layer had a good pinch-off characteristic (pinch-off voltage −4.0 V) as a result of a decrease in the conductivity of the buffer layer.
<比較例1>
図5は、上記実施例1、2の半導体エピタキシャルウェハの比較例としての半導体エピタキシャルウェハを示す断面図である。
<Comparative Example 1>
FIG. 5 is a cross-sectional view showing a semiconductor epitaxial wafer as a comparative example of the semiconductor epitaxial wafers of Examples 1 and 2 above.
具体的には、図5に示す構造は、GaNからなるバッファ層10の特性(導電性)を測定するために作製された特性測定用素子であり、サファイアからなる基板1の上に、厚さ2μmのGaNからなるバッファ層10、そして、その上に形成した測定用電極11、12からなる。なお、この特性測定用素子に用いられている半導体エピタキシャルウェハのエピタキシャル成長方法及びエピタキシャル成長の際に用いた原料等は、上記実施例1、2においてGaNバッファ層を成長する際に用いたものと同様である。
Specifically, the structure shown in FIG. 5 is a characteristic measuring element manufactured for measuring the characteristics (conductivity) of the
その結果得られた電流値は1×10-1A/mmであり、上記実施例1、2の場合と比較して、大きい電流値(高い導電性)しか得ることができなかった。 As a result, the obtained current value was 1 × 10 −1 A / mm, and only a large current value (high conductivity) could be obtained as compared with Examples 1 and 2 above.
図6は、上記実施例1、2の半導体エピタキシャルウェハの比較例としての半導体エピタキシャルウェハを用いて作製したHEMTを示す断面図である。 FIG. 6 is a cross-sectional view showing a HEMT fabricated using a semiconductor epitaxial wafer as a comparative example of the semiconductor epitaxial wafers of Examples 1 and 2 above.
図6に示すHEMTは、サファイアからなる基板1の上に、厚さ2μmのアンドープGaNからなるバッファ層10、厚さ0.1μmのアンドープInGaNからなるチャネル層4、厚さ0.025μmのn型AlGaNからなるキャリア供給層5を順次形成し、その上に厚さ0.002μmのキャップ層6を形成した。そして、キャリア供給層5の上にはゲート電極8を形成し、キャップ層6の上にはソース電極7、ドレイン電極9を形成した。
The HEMT shown in FIG. 6 is formed on a
このHEMTのエピタキシャル成長には、実施例1、2と同様に、MOVPE法を用いた。また、成長の際に用いた原料は、実施例1と同様に、ガリウム原料としてはTMGを用い、アルミニウム原料としてはTMAを用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては水素を用い、n型ドーパントとしてはモノシランを用いた。エピタキシャル成長は、フェイスアップのヒーター加熱減圧炉(図示せず)を用いて、炉内の圧力を13332Pa(100Torr)に設定して行なった。 The MOVPE method was used for the epitaxial growth of HEMT, as in Examples 1 and 2. As in Example 1, the raw materials used for the growth were TMG as the gallium raw material, TMA as the aluminum raw material, ammonia gas as the nitrogen raw material, and hydrogen as the carrier gas. Monosilane was used as the n-type dopant. Epitaxial growth was performed using a face-up heater-heated decompression furnace (not shown) and setting the pressure in the furnace to 13332 Pa (100 Torr).
このようにして作製したHEMTの特性を測定した結果、ピンチオフ出来なかった。つまり、実施例1、2におけるようにバッファ層の導電性が低下することはないので、実施例1、2におけるような良好なピンチオフ特性を有さないことが確認された。 As a result of measuring the characteristics of the HEMT produced in this way, it was not possible to pinch off. That is, since the conductivity of the buffer layer does not decrease as in Examples 1 and 2, it was confirmed that it did not have good pinch-off characteristics as in Examples 1 and 2.
<他の実施例、変形例>
上記実施例1、2においては、基板としてサファイア基板を用いたが、基板として炭化珪素(SiC)基板を用いてもよく、その場合においても、基板1としてサファイア基板を用いた場合と同様な効果を得ることができる。
<Other embodiments and modifications>
In the first and second embodiments, the sapphire substrate is used as the substrate. However, a silicon carbide (SiC) substrate may be used as the substrate. In this case, the same effect as when the sapphire substrate is used as the
上記実施例1、2においては、Al組成比0.1のAlGaNバッファ層を用いているが、本発明は特にこれに限定されるものではなく、Al組成比が0から1未満までのAlGaNバッファ層を含むものである。つまり、Al組成比が0の場合(GaN)をも含むものである。 In the first and second embodiments, an AlGaN buffer layer having an Al composition ratio of 0.1 is used. However, the present invention is not particularly limited to this, and an AlGaN buffer having an Al composition ratio of 0 to less than 1 is used. Includes layers. That is, the case where the Al composition ratio is 0 (GaN) is also included.
上記実施例2においては、In組成比0.05のInGaNバッファ層を用いているが、本発明は特にこれに限定されるものではなく、In組成比が0から1までのAlGaNバッファ層を含むものである。つまり、In組成比が0の場合(GaN)、In組成比が1の場合(InN)の場合をも含むものである。 In Example 2, an InGaN buffer layer having an In composition ratio of 0.05 is used. However, the present invention is not particularly limited to this, and includes an AlGaN buffer layer having an In composition ratio of 0 to 1. It is a waste. That is, the case where the In composition ratio is 0 (GaN) and the case where the In composition ratio is 1 (InN) is also included.
1 基板
2 バッファ層
21 GaNバッファ層
22 AlNバッファ層
23 AlGaNバッファ層
3 バッファ層
31 GaNバッファ層
32 AlNバッファ層
33 AlGaNバッファ層
34 InGaNバッファ層
4 チャネル層
5 キャリア供給層
6 キャップ層
7 ソース電極
8 ゲート電極
9 ドレイン電極
10 バッファ層
11 測定用電極
12 測定用電極
DESCRIPTION OF
Claims (5)
前記バッファ層がAlXGa1-XNバッファ層(0≦X<1)、AlNバッファ層、GaNバッファ層を順に形成した構造からなることを特徴とする半導体エピタキシャルウェハ。 In a semiconductor epitaxial wafer having a buffer layer on a substrate,
Semiconductor epitaxial wafer, characterized by comprising the buffer layer is Al X Ga 1-X N buffer layer (0 ≦ X <1), AlN buffer layer to form a GaN buffer layer in order.
前記バッファ層がAlXGa1-XNバッファ層(0≦X<1)、AlNバッファ層、GaNバッファ層を順に形成した構造からなり、且つ前記AlXGa1-XNバッファ層に1×1018cm-3以上の炭素と5×1017cm-3以上のn型ドーパントを添加したことを特徴とする半導体エピタキシャルウェハ。 In a semiconductor epitaxial wafer having a buffer layer on a substrate,
The buffer layer has a structure in which an Al X Ga 1-X N buffer layer (0 ≦ X <1), an AlN buffer layer, and a GaN buffer layer are formed in this order, and the Al X Ga 1-X N buffer layer is 1 × A semiconductor epitaxial wafer characterized by adding carbon of 10 18 cm −3 or more and an n-type dopant of 5 × 10 17 cm −3 or more.
前記バッファ層がInYGa1-YNバッファ層(0≦Y≦1)、AlXGa1-XNバッファ層(0≦X<1)、AlNバッファ層、GaNバッファ層を順に形成した構造からなり、且つ前記AlXGa1-XNバッファ層に1×1018cm-3以上の炭素と5×1017cm-3以上のn型ドーパントを添加したことを特徴とする半導体エピタキシャルウェハ。 In a semiconductor epitaxial wafer having a buffer layer on a substrate,
The buffer layer has a structure in which an In Y Ga 1-Y N buffer layer (0 ≦ Y ≦ 1), an Al X Ga 1-X N buffer layer (0 ≦ X <1), an AlN buffer layer, and a GaN buffer layer are formed in this order. A semiconductor epitaxial wafer comprising: 1 × 10 18 cm −3 or more of carbon and 5 × 10 17 cm −3 or more of n-type dopant added to the Al x Ga 1-x N buffer layer.
上記基板が、サファイア基板又はSiC基板からなることを特徴とする半導体エピタキシャルウェハ。 In the semiconductor epitaxial wafer according to any one of claims 1 to 3,
A semiconductor epitaxial wafer, wherein the substrate comprises a sapphire substrate or a SiC substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299824A JP2006114655A (en) | 2004-10-14 | 2004-10-14 | Semiconductor epitaxial wafer and field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299824A JP2006114655A (en) | 2004-10-14 | 2004-10-14 | Semiconductor epitaxial wafer and field effect transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114655A true JP2006114655A (en) | 2006-04-27 |
Family
ID=36382926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004299824A Pending JP2006114655A (en) | 2004-10-14 | 2004-10-14 | Semiconductor epitaxial wafer and field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114655A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009001888A1 (en) * | 2007-06-27 | 2008-12-31 | Nec Corporation | Field-effect transistor and multilayer epitaxial film for use in fabrication of the filed-effect transistor |
JP2009021279A (en) * | 2007-07-10 | 2009-01-29 | Hitachi Cable Ltd | Semiconductor epitaxial wafer |
WO2009057601A1 (en) * | 2007-11-02 | 2009-05-07 | Sumitomo Electric Industries, Ltd. | Iii nitride electronic device and iii nitride semiconductor epitaxial substrate |
WO2010070863A1 (en) * | 2008-12-15 | 2010-06-24 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic devices and manufacturing method therefor |
WO2010131451A1 (en) * | 2009-05-11 | 2010-11-18 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic device and process for producing same |
JP2011523218A (en) * | 2008-06-13 | 2011-08-04 | ダイナックス セミコンダクター,インコーポレイティド | HEMT device and manufacturing method thereof |
JP2012033575A (en) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | Semiconductor device |
WO2012066701A1 (en) * | 2010-11-19 | 2012-05-24 | パナソニック株式会社 | Nitride semiconductor device |
JP2012174697A (en) * | 2011-02-17 | 2012-09-10 | New Japan Radio Co Ltd | Nitride semiconductor device and manufacturing method of the same |
JPWO2014108946A1 (en) * | 2013-01-10 | 2017-01-19 | パナソニックIpマネジメント株式会社 | Field effect transistor |
JP2017168627A (en) * | 2016-03-16 | 2017-09-21 | 住友電気工業株式会社 | High electron mobility transistor and manufacturing method of the same |
-
2004
- 2004-10-14 JP JP2004299824A patent/JP2006114655A/en active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5466505B2 (en) * | 2007-06-27 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR MANUFACTURING THE FIELD EFFECT TRANSISTOR |
JPWO2009001888A1 (en) * | 2007-06-27 | 2010-08-26 | 日本電気株式会社 | FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR MANUFACTURING THE FIELD EFFECT TRANSISTOR |
WO2009001888A1 (en) * | 2007-06-27 | 2008-12-31 | Nec Corporation | Field-effect transistor and multilayer epitaxial film for use in fabrication of the filed-effect transistor |
JP2009021279A (en) * | 2007-07-10 | 2009-01-29 | Hitachi Cable Ltd | Semiconductor epitaxial wafer |
WO2009057601A1 (en) * | 2007-11-02 | 2009-05-07 | Sumitomo Electric Industries, Ltd. | Iii nitride electronic device and iii nitride semiconductor epitaxial substrate |
US8541816B2 (en) | 2007-11-02 | 2013-09-24 | Sumitomo Electric Industries, Ltd. | III nitride electronic device and III nitride semiconductor epitaxial substrate |
CN101842884B (en) * | 2007-11-02 | 2012-05-16 | 住友电气工业株式会社 | III nitride electronic device and III nitride semiconductor epitaxial substrate |
JP2011523218A (en) * | 2008-06-13 | 2011-08-04 | ダイナックス セミコンダクター,インコーポレイティド | HEMT device and manufacturing method thereof |
JP2010245504A (en) * | 2008-12-15 | 2010-10-28 | Dowa Electronics Materials Co Ltd | Epitaxial substrate for electronic device, and method of manufacturing the same |
JP4677499B2 (en) * | 2008-12-15 | 2011-04-27 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic device and manufacturing method thereof |
CN102318049A (en) * | 2008-12-15 | 2012-01-11 | 同和电子科技有限公司 | Epitaxial substrate for electronic devices and manufacturing method therefor |
WO2010070863A1 (en) * | 2008-12-15 | 2010-06-24 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic devices and manufacturing method therefor |
US8410472B2 (en) | 2008-12-15 | 2013-04-02 | Dowa Electronics Materials Co., Ltd. | Epitaxial substrate for electronic device and method of producing the same |
US8426893B2 (en) | 2009-05-11 | 2013-04-23 | Dowa Electronics Materials Co., Ltd. | Epitaxial substrate for electronic device and method of producing the same |
JP4685961B2 (en) * | 2009-05-11 | 2011-05-18 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic device and manufacturing method thereof |
JP2010287882A (en) * | 2009-05-11 | 2010-12-24 | Dowa Electronics Materials Co Ltd | Epitaxial substrate for electronic device and method for manufacturing the same |
WO2010131451A1 (en) * | 2009-05-11 | 2010-11-18 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic device and process for producing same |
JP2012033575A (en) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | Semiconductor device |
WO2012066701A1 (en) * | 2010-11-19 | 2012-05-24 | パナソニック株式会社 | Nitride semiconductor device |
JP2012174697A (en) * | 2011-02-17 | 2012-09-10 | New Japan Radio Co Ltd | Nitride semiconductor device and manufacturing method of the same |
JPWO2014108946A1 (en) * | 2013-01-10 | 2017-01-19 | パナソニックIpマネジメント株式会社 | Field effect transistor |
US9595606B2 (en) | 2013-01-10 | 2017-03-14 | Panasonic Intellectual Property Management Co., Ltd. | Field-effect transistor |
JP2017168627A (en) * | 2016-03-16 | 2017-09-21 | 住友電気工業株式会社 | High electron mobility transistor and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9355843B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5406452B2 (en) | Nitride-based transistors and cap and / or inert layers of transistor structures and methods for their manufacture | |
US7687828B2 (en) | Field-effect transistor | |
US20060081877A1 (en) | Semiconductor epitaxial wafer and field effect rtansistor | |
US8835983B2 (en) | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers | |
US8378388B2 (en) | Semiconductor device having a GaN-based semiconductor layer doped with Fe | |
KR101272365B1 (en) | Semiconductor device and fabrication method | |
US8987015B2 (en) | Method for fabricating semiconductor device | |
JP2005167275A (en) | Semiconductor device | |
JP2013004681A (en) | Nitride semiconductor device manufacturing method | |
KR20200066726A (en) | Method for manufacturing semiconductor device, semiconductor device | |
US20150287791A1 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
JP2006114655A (en) | Semiconductor epitaxial wafer and field effect transistor | |
JP2006179861A (en) | Semiconductor epitaxial wafer and field effect transistor | |
JP2009021279A (en) | Semiconductor epitaxial wafer | |
JP2007123824A (en) | Electronic device using group-iii nitride based compound semiconductor | |
WO2018098952A1 (en) | Gan-based epitaxial structure, semiconductor device and formation method therefor | |
US8524550B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2006196557A (en) | Semiconductor epitaxial wafer and field effect transistor | |
JP2004289005A (en) | Epitaxial substrate, semiconductor device, and high electron mobility transistor | |
JP5119644B2 (en) | III-V compound semiconductor epitaxial wafer | |
JP2006114653A (en) | Semiconductor epitaxial wafer and field-effect transistor | |
KR100413523B1 (en) | Method for fabricating high electron mobility transistor with increased density of 2 dimensional electron gas | |
CN212010976U (en) | GaN-based epitaxial structure | |
US11955520B2 (en) | Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same |