JP2015115429A - Nitride semiconductor epitaxial substrate and nitride semiconductor device - Google Patents

Nitride semiconductor epitaxial substrate and nitride semiconductor device Download PDF

Info

Publication number
JP2015115429A
JP2015115429A JP2013255771A JP2013255771A JP2015115429A JP 2015115429 A JP2015115429 A JP 2015115429A JP 2013255771 A JP2013255771 A JP 2013255771A JP 2013255771 A JP2013255771 A JP 2013255771A JP 2015115429 A JP2015115429 A JP 2015115429A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
buffer layer
interface
epitaxial substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013255771A
Other languages
Japanese (ja)
Inventor
陽介 藤重
Yosuke Fujishige
陽介 藤重
信明 寺口
Nobuaki Teraguchi
信明 寺口
淳 小河
Atsushi Ogawa
淳 小河
雄史 井上
Yushi Inoue
雄史 井上
伸之 伊藤
Nobuyuki Ito
伸之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013255771A priority Critical patent/JP2015115429A/en
Publication of JP2015115429A publication Critical patent/JP2015115429A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a nitride semiconductor epitaxial substrate and a nitride semiconductor device, which can improve device properties.SOLUTION: A semiconductor epitaxial substrate comprises: a substrate (1); an initial growth layer (2) formed on the substrate (1); a buffer layer (3) formed on the initial growth layer (2); a superlattice buffer layer (4) which is formed on the buffer layer 3 and in which high-Al-containing layers each composed of AlGaN(0.5≤x≤1.0) and low-Al-containing layers each composed of AlGaN(0≤y≤0.3) are alternately laminated one on the other; a channel layer (5) which is formed on the superlattice buffer layer (4) and composed of nitride semiconductor layers; and a barrier layer (6) formed on the channel layer (5). The channel layer 5 near a boundary face with the superlattice buffer layer (4) is subjected to δ doping with an n-type dopant.

Description

この発明は、窒化物半導体が用いられた窒化物半導体エピタキシャル基板に関し、また、窒化物半導体デバイスに関する。   The present invention relates to a nitride semiconductor epitaxial substrate using a nitride semiconductor, and also relates to a nitride semiconductor device.

窒化物半導体が用いられた電子デバイスとしては、一般的に、AlGaNとGaNからなるヘテロ接合がある構造が一般的に用いられている。   As an electronic device using a nitride semiconductor, a structure having a heterojunction made of AlGaN and GaN is generally used.

より具体的な構造を説明すると、上記電子デバイスは、サファイアやSiなどの基板と、この基板上に形成されて窒化物半導体からなるバッファ層と、このバッファ層上に形成されて一般的にGaNからなるチャネル層と、このチャネル層上に形成されてAlGaNからなる障壁層とを備える。このAlGaN障壁層とGaNチャネル層との界面には2次元電子ガスが形成される。   More specifically, the electronic device includes a substrate such as sapphire or Si, a buffer layer formed on the substrate and made of a nitride semiconductor, and generally formed on the buffer layer. And a barrier layer made of AlGaN formed on the channel layer. A two-dimensional electron gas is formed at the interface between the AlGaN barrier layer and the GaN channel layer.

また、上記電子デバイスでは、2次元電子ガスにオーミック接触するように、ソース電極及びドレイン電極が形成されると共に、ソース電極とドレイン電極の間に位置するように、ゲート電極が形成される。   In the electronic device, the source electrode and the drain electrode are formed so as to be in ohmic contact with the two-dimensional electron gas, and the gate electrode is formed so as to be positioned between the source electrode and the drain electrode.

ところで、サファイア基板やSiC基板上に窒化物半導体を形成する際は、あまり大きな問題とならないが、熱膨張係数が窒化物半導体よりも小さいSi基板を用いた場合、窒化物半導体層の成長後、Si基板が下凸の形状に反ってしまい、さらには、窒化物半導体の結晶そのものに応力によってクラックが形成される。したがって、上記Si基板は、窒化物半導体が用いられる電子デバイスの形成に適さない。   By the way, when forming a nitride semiconductor on a sapphire substrate or SiC substrate, it is not a big problem, but when a Si substrate having a thermal expansion coefficient smaller than that of a nitride semiconductor is used, The Si substrate warps in a downwardly convex shape, and furthermore, a crack is formed in the nitride semiconductor crystal itself by stress. Therefore, the Si substrate is not suitable for forming an electronic device using a nitride semiconductor.

上記Si基板と窒化物半導体積層体の熱膨張係数の差を緩和する方法としては、異なる組成を持つAlGaN層を交互に成長したバッファ層を用いることが、特開2005−85852号公報(特許文献1)で提案されている。   As a method of reducing the difference in thermal expansion coefficient between the Si substrate and the nitride semiconductor multilayer body, it is possible to use a buffer layer in which AlGaN layers having different compositions are alternately grown. Proposed in 1).

特開2005−85852号公報JP-A-2005-85852

ここで、図6A,図6Bを用いて、窒化物半導体における2次元電子ガス生成のメカニズムについて説明する。   Here, a mechanism of two-dimensional electron gas generation in the nitride semiconductor will be described with reference to FIGS. 6A and 6B.

まず、図6Aに示すように、応力が緩和されてほぼバルクの格子定数を有するGaN上に、応力緩和が起こらない薄さの格子定数の小さいAlGaN層が形成された場合、GaNとAlGaN層の自発分極の差と、GaN上のAlGaN層が面内で歪むことによってピエゾ分極が発生し、GaNとAlGaN層の界面に2次元電子ガスが形成される。   First, as shown in FIG. 6A, when a thin AlGaN layer having a thin lattice constant that does not cause stress relaxation is formed on GaN having a substantially bulk lattice constant with the stress relaxed, the GaN and AlGaN layers Piezopolarization occurs due to the difference in spontaneous polarization and the in-plane distortion of the AlGaN layer on GaN, and a two-dimensional electron gas is formed at the interface between GaN and the AlGaN layer.

一方、互いに異なる組成を持つAlGaN層を交互に成長したバッファ層を1つの平均的な塊として考えた場合、このバッファ層は応力が緩和したAlGaN層と等価と考えることが可能である。このAlGaN層上に形成されたGaNは、AlGaN層よりも格子定数が大きいことから、図6Aとは逆に、AlGaN層とGaNの界面に2次元正孔ガスが形成されることになる。   On the other hand, when a buffer layer in which AlGaN layers having different compositions are alternately grown is considered as one average lump, this buffer layer can be considered equivalent to an AlGaN layer with relaxed stress. Since GaN formed on the AlGaN layer has a larger lattice constant than the AlGaN layer, a two-dimensional hole gas is formed at the interface between the AlGaN layer and GaN, contrary to FIG. 6A.

このようにして発生した2次元正孔ガスは、リーク電流の原因となり、デバイス特性の低下を引き起こす。   The two-dimensional hole gas generated in this manner causes a leak current and causes a decrease in device characteristics.

したがって、特開2005−85852号公報の方法には、デバイス特性の低下を引きこすという問題がある。   Therefore, the method disclosed in Japanese Patent Application Laid-Open No. 2005-85852 has a problem that it causes deterioration of device characteristics.

そこで、この発明の課題は、デバイス特性を改善できる窒化物半導体エピタキシャル基板および窒化物半導体デバイスを提供することにある。   An object of the present invention is to provide a nitride semiconductor epitaxial substrate and a nitride semiconductor device that can improve device characteristics.

上記課題を解決するため、この発明の窒化物半導体エピタキシャル基板は、
基板と、
上記基板上に形成された初期成長層と、
上記初期成長層上に形成されたバッファ層と、
上記バッファ層上に形成されて、AlGa1−xN(0.5≦x≦1.0)の組成からなる高Al含有層と、AlGa1−yN(0≦y≦0.3)の組成からなる低Al含有層とを交互に積層してなる超格子バッファ層と、
上記超格子バッファ層上に形成され、窒化物半導体層からなるチャネル層と、
上記チャネル層上に形成された障壁層と
を備え、
上記超格子バッファ層との界面近傍の上記チャネル層には、n型ドーパントがδドーピングされていることを特徴としている。
In order to solve the above problems, the nitride semiconductor epitaxial substrate of the present invention is
A substrate,
An initial growth layer formed on the substrate;
A buffer layer formed on the initial growth layer;
A high Al content layer formed on the buffer layer and having a composition of Al x Ga 1-x N (0.5 ≦ x ≦ 1.0), and Al y Ga 1-y N (0 ≦ y ≦ 0). .3) a superlattice buffer layer formed by alternately laminating low Al-containing layers having the composition;
A channel layer formed on the superlattice buffer layer and made of a nitride semiconductor layer;
A barrier layer formed on the channel layer,
The channel layer in the vicinity of the interface with the superlattice buffer layer is characterized in that an n-type dopant is δ-doped.

一実施形態の窒化物半導体エピタキシャル基板では、
上記n型ドーパントはSiまたはGeである。
In the nitride semiconductor epitaxial substrate of one embodiment,
The n-type dopant is Si or Ge.

一実施形態の窒化物半導体エピタキシャル基板では、
上記δドーピングがされた箇所は、上記超格子バッファ層と上記チャネル層の界面から50nmまでの範囲内にある。
In the nitride semiconductor epitaxial substrate of one embodiment,
The δ-doped portion is within a range of 50 nm from the interface between the superlattice buffer layer and the channel layer.

一実施形態の窒化物半導体エピタキシャル基板では、
上記δドーピングの濃度が、上記チャネル層に上記δドーピングを行わない場合に上記超格子バッファ層とチャネル層の界面をC−V測定して得られるキャリア濃度の95%〜105%の範囲内である。
In the nitride semiconductor epitaxial substrate of one embodiment,
The concentration of the δ doping is in the range of 95% to 105% of the carrier concentration obtained by CV measurement at the interface between the superlattice buffer layer and the channel layer when the channel layer is not subjected to the δ doping. is there.

この発明の電子デバイスは、
基板と、
上記基板上に形成された初期成長層と、
上記初期成長層上に形成されたバッファ層と、
上記バッファ層上に形成されて、AlGa1−xN(0.5≦x≦1.0)の組成からなる高Al含有層と、AlGa1−yN(0≦y≦0.3)の組成からなる低Al含有層とを交互に積層してなる超格子バッファ層と、
上記超格子バッファ層上に形成され、窒化物半導体層からなるチャネル層と、
上記チャネル層上に形成された障壁層と
を備え、
上記超格子バッファ層との界面近傍の上記チャネル層には、n型ドーパントがδドーピングされていることを特徴としている。
The electronic device of the present invention is
A substrate,
An initial growth layer formed on the substrate;
A buffer layer formed on the initial growth layer;
A high Al content layer formed on the buffer layer and having a composition of Al x Ga 1-x N (0.5 ≦ x ≦ 1.0), and Al y Ga 1-y N (0 ≦ y ≦ 0). .3) a superlattice buffer layer formed by alternately laminating low Al-containing layers having the composition;
A channel layer formed on the superlattice buffer layer and made of a nitride semiconductor layer;
A barrier layer formed on the channel layer,
The channel layer in the vicinity of the interface with the superlattice buffer layer is characterized in that an n-type dopant is δ-doped.

この発明の窒化物半導体エピタキシャル基板によれば、超格子バッファ層との界面近傍のチャネル層には、n型ドーパントがδドーピングされていることによって、超格子バッファ層とチャネル層の界面に電子を供給し、この界面の正孔を十分に補償できるので、上記界面に2次元正孔ガスが形成されるのを防ぐことができる。   According to the nitride semiconductor epitaxial substrate of the present invention, the channel layer in the vicinity of the interface with the superlattice buffer layer is doped with n-type dopant by δ doping, so that electrons are introduced into the interface between the superlattice buffer layer and the channel layer. Since it is possible to sufficiently compensate the holes at the interface, the formation of a two-dimensional hole gas at the interface can be prevented.

したがって、上記窒化物半導体エピタキシャル基板を電子デバイスに用いた場合、リーク電流を低減し、デバイス特性を改善できる。   Therefore, when the nitride semiconductor epitaxial substrate is used for an electronic device, leakage current can be reduced and device characteristics can be improved.

この発明の窒化物半導体デバイスは、超格子バッファ層との界面近傍のチャネル層には、n型ドーパントがδドーピングされていることによって、超格子バッファ層とチャネル層の界面に電子を供給し、この界面の正孔を十分に補償できるので、上記界面に2次元正孔ガスが形成されるのを防ぐことができる。   The nitride semiconductor device of the present invention supplies electrons to the interface between the superlattice buffer layer and the channel layer by δ-doping the n-type dopant in the channel layer near the interface with the superlattice buffer layer, Since holes at this interface can be sufficiently compensated, it is possible to prevent the formation of two-dimensional hole gas at the interface.

したがって、上記窒化物半導体デバイスは、リーク電流を低減し、デバイス特性を改善できる。   Therefore, the nitride semiconductor device can reduce leakage current and improve device characteristics.

図1はこの発明の第1実施形態の窒化物半導体エピタキシャル基板の断面模式図である。FIG. 1 is a schematic sectional view of a nitride semiconductor epitaxial substrate according to a first embodiment of the present invention. 図2Aはδドーピングを行っていない場合のC−V測定の結果のグラフである。FIG. 2A is a graph of the results of CV measurement when δ doping is not performed. 図2Bはδドーピングを行った場合のC−V測定の結果のグラフである。FIG. 2B is a graph of the results of CV measurement when δ doping is performed. 図3はC−V測定方法を説明するための図である。FIG. 3 is a diagram for explaining the CV measurement method. 図4Aはδドーピングの位置と界面のキャリア濃度との関係を示すグラフである。FIG. 4A is a graph showing the relationship between the position of δ doping and the carrier concentration at the interface. 図4Bはキャリア濃度と距離の関係を示すグラフである。FIG. 4B is a graph showing the relationship between carrier concentration and distance. 図5はδドーピングの濃度と界面のキャリア濃度との関係を示すグラフである。FIG. 5 is a graph showing the relationship between the concentration of δ doping and the carrier concentration at the interface. 図6Aは窒化物半導体における2次元電子ガスの生成を説明するための図である。FIG. 6A is a diagram for explaining generation of a two-dimensional electron gas in a nitride semiconductor. 図6Bは窒化物半導体における2次元正孔ガスの生成を説明するための図である。FIG. 6B is a diagram for explaining generation of a two-dimensional hole gas in a nitride semiconductor. 図7は本発明の一実施形態の窒化物半導体デバイスの概略構成図である。FIG. 7 is a schematic configuration diagram of a nitride semiconductor device according to an embodiment of the present invention.

以下、この発明の窒化物半導体エピタキシャル基板を図示の実施形態により詳細に説明する。   The nitride semiconductor epitaxial substrate of the present invention will be described in detail below with reference to the illustrated embodiments.

〔第1実施形態〕
図1は、この発明の第1実施形態の窒化物半導体エピタキシャル基板(ウェハ)の断面模式図である。
[First Embodiment]
FIG. 1 is a schematic sectional view of a nitride semiconductor epitaxial substrate (wafer) according to a first embodiment of the present invention.

上記窒化物半導体エピタキシャル基板は、Si基板1上に、厚さ100nmのアンドープAlNからなる初期成長層2と、厚さ20nmのAl0.2Ga0.8Nからなるバッファ層3とを順次エピタキシャル成長させた後、超格子バッファ層4をエピタキシャル成長させる。この超格子バッファ層4は、厚さ4nmのアンドープAlN層と厚さ23nmのアンドープAl0.1Ga0.9N層とが交互に積層されてなる。また、上記AlN層およびAl0.1Ga0.9N層のうち、Al0.1Ga0.9N層が最上層となり、後述する超格子バッファ層4と接触する。また、上記AlN層およびAl0.1Ga0.9N層は、それぞれ、例えば100層形成される。なお、上記AlN層は高Al含有層の一例であり、上記Al0.1Ga0.9N層は低Al含有層の一例である。 In the nitride semiconductor epitaxial substrate, an initial growth layer 2 made of undoped AlN having a thickness of 100 nm and a buffer layer 3 made of Al 0.2 Ga 0.8 N having a thickness of 20 nm are sequentially epitaxially grown on the Si substrate 1. Then, the superlattice buffer layer 4 is epitaxially grown. The superlattice buffer layer 4 is formed by alternately laminating an undoped AlN layer having a thickness of 4 nm and an undoped Al 0.1 Ga 0.9 N layer having a thickness of 23 nm. Of the AlN layer and the Al 0.1 Ga 0.9 N layer, the Al 0.1 Ga 0.9 N layer is the uppermost layer and is in contact with the superlattice buffer layer 4 described later. In addition, for example, 100 layers of the AlN layer and the Al 0.1 Ga 0.9 N layer are formed. The AlN layer is an example of a high Al-containing layer, and the Al 0.1 Ga 0.9 N layer is an example of a low Al-containing layer.

引き続いて、上記超格子バッファ層4上に、例えば厚さ1μmのGaNからなるチャネル層5をエピタキシャル成長させる。このとき、n型ドーパントの一例としてのSiをδドーピングする。より詳しくは、上記Siは、超格子バッファ層4とチャネル層5の界面(以下、単に「界面」と言う)から上側に20nmの位置にドープされている。また、上記Siのドーピング濃度は5×1015cm−3とした。なお、上記Siがドープされた位置は、図1中において点線で示している。また、上記GaNは窒化物半導体の一例である。 Subsequently, a channel layer 5 made of, for example, GaN having a thickness of 1 μm is epitaxially grown on the superlattice buffer layer 4. At this time, δ is doped with Si as an example of an n-type dopant. More specifically, the Si is doped at a position of 20 nm above the interface between the superlattice buffer layer 4 and the channel layer 5 (hereinafter simply referred to as “interface”). The Si doping concentration was 5 × 10 15 cm −3 . The position where Si is doped is indicated by a dotted line in FIG. The GaN is an example of a nitride semiconductor.

その後、上記チャネル層5上に、例えば厚さ25nmのアンドープAl0.2Ga0.8Nからなる障壁層6をエピタキシャル成長させる。 Thereafter, a barrier layer 6 made of undoped Al 0.2 Ga 0.8 N, for example, having a thickness of 25 nm is epitaxially grown on the channel layer 5.

上記Siのドーピング濃度は、超格子バッファ層4の構造に基づいて設定する。より詳しくは、超格子バッファ層4の平均Al組成と等価なAlGaNとGaNの格子定数差に起因するピエゾ電荷に、AlGaNとGaNの自発分極電荷の差を足したものに対して、ほぼ等しい電荷を与えるドーピング量が望ましい。   The Si doping concentration is set based on the structure of the superlattice buffer layer 4. More specifically, a charge substantially equal to the piezoelectric charge resulting from the lattice constant difference between AlGaN and GaN equivalent to the average Al composition of the superlattice buffer layer 4 plus the difference in the spontaneous polarization charge between AlGaN and GaN. An amount of doping that provides is desirable.

現実には、上記δドーピングが無い場合のC−V測定によって界面のキャリア濃度を求め、このキャリア濃度にほぼ一致するように、Siのドーピング濃度を設定する。   Actually, the carrier concentration at the interface is obtained by CV measurement in the absence of the δ doping, and the Si doping concentration is set so as to substantially match this carrier concentration.

図2Aは、図1の窒化物半導体エピタキシャル基板とはδドーピングを行っていない点だけが異なる窒化物半導体エピタキシャル基板を用いて形成されたHEMT(高電子移動度トランジスタ)をC−V測定した結果を示す。また、図2Bは、図1の窒化物半導体エピタキシャル基板を用いて形成されたHEMTをC−V測定した結果を示す。なお、上記HEMTは電子デバイスの一例である。   2A is a result of CV measurement of a HEMT (High Electron Mobility Transistor) formed using a nitride semiconductor epitaxial substrate that is different from the nitride semiconductor epitaxial substrate of FIG. 1 only in that δ doping is not performed. Indicates. FIG. 2B shows the results of CV measurement of the HEMT formed using the nitride semiconductor epitaxial substrate of FIG. The HEMT is an example of an electronic device.

ここで、図2A,図2BのC−V測定では、図3に示すように、HEMT10のゲート電極Gとステージ11との間に、LCRメータ12によってバイアス電圧を印加する。また、図2A,図2Bの横軸は、窒化物半導体エピタキシャル基板の表面を基準とした基板方向への相対的な距離を表す。   2A and 2B, a bias voltage is applied by the LCR meter 12 between the gate electrode G of the HEMT 10 and the stage 11, as shown in FIG. 2A and 2B represent relative distances in the substrate direction with respect to the surface of the nitride semiconductor epitaxial substrate.

図2Aに示すように、δドーピングをしない場合には、チャネル層と超格子バッファ層の間にキャリアが見られ、2次元正孔ガスの存在が示唆されている。一方、図2Bに示すように、δドーピングをする場合には、2次元正孔ガスよるキャリアが見られず、2次元正孔ガスがSiによる電子で補償されていることを示している。   As shown in FIG. 2A, when δ doping is not performed, carriers are observed between the channel layer and the superlattice buffer layer, suggesting the presence of a two-dimensional hole gas. On the other hand, as shown in FIG. 2B, when δ doping is performed, carriers due to the two-dimensional hole gas are not seen, indicating that the two-dimensional hole gas is compensated by electrons from Si.

したがって、上記界面に2次元正孔ガスが形成されるのを防ぐことができるので、HEMTのリーク電流を低減し、デバイス特性を改善できる。   Accordingly, it is possible to prevent the formation of a two-dimensional hole gas at the interface, thereby reducing the HEMT leakage current and improving the device characteristics.

また、上記HEMTは、デバイス特性を改善できるので、寿命を延ばすことができる。   In addition, the HEMT can improve the device characteristics, so that the lifetime can be extended.

また、上記Siをn型ドーパントの一例として用いているので、界面に電子を効果的に供給できる。   Moreover, since the Si is used as an example of an n-type dopant, electrons can be effectively supplied to the interface.

また、上記Siは、活性化率がほぼ100%であるので、δドーピングの制御が行いやすい。   Further, since the activation rate of Si is almost 100%, δ doping can be easily controlled.

上記第1実施形態において、Siは、超格子バッファ層4とチャネル層5の界面から上側に20nmの位置にドープされていたが、その位置にドープされないようにしてもよい。このようにする場合、Siのドープの位置は、超格子バッファ層4とチャネル層5の界面から上側に50nmまでの範囲内に設定してもよい。   In the first embodiment, Si is doped at a position of 20 nm upward from the interface between the superlattice buffer layer 4 and the channel layer 5. However, Si may not be doped at that position. In this case, the Si doping position may be set within a range of up to 50 nm from the interface between the superlattice buffer layer 4 and the channel layer 5.

上記第1実施形態では、上記Siをn型ドーパントの一例として用いていたが、Geをn型ドーパントの一例として用いてもよい。   In the said 1st Embodiment, although said Si was used as an example of an n-type dopant, you may use Ge as an example of an n-type dopant.

上記第1実施形態では、アンドープAlNからなる初期成長層2を用いていたが、例えば、AlGaNや、条件によってはGaNなどからなる初期成長層を用いてもよい。   In the first embodiment, the initial growth layer 2 made of undoped AlN is used. However, for example, an initial growth layer made of AlGaN or GaN depending on conditions may be used.

上記第1実施形態では、GaNからなるチャネル層5を用いていたが、例えば、InGaNやAlGaNなどからなるチャネル層を用いてもよい。また、上記チャネル層は、単数の層からなってもよいし、複数の層からなってもよい。   In the first embodiment, the channel layer 5 made of GaN is used. However, for example, a channel layer made of InGaN, AlGaN, or the like may be used. The channel layer may be composed of a single layer or a plurality of layers.

上記第1実施形態では、Al0.2Ga0.8Nからなる障壁層6を用いていたが、例えばAlInNやAlGaInNなどからなる障壁層を用いてもよい。また、上記障壁層は、単数の層からなってもよいし、複数の層からなってもよい。 In the first embodiment, the barrier layer 6 made of Al 0.2 Ga 0.8 N is used. However, for example, a barrier layer made of AlInN, AlGaInN, or the like may be used. The barrier layer may be composed of a single layer or a plurality of layers.

上記第1実施形態では、障壁層6はチャネル層5に接触していたが、障壁層6はチャネル層5に接触しないようにしてもよい。このようにする場合、障壁層6とチャネル層5の間に、例えばAlからなる中間層を設けて、移動度改善を改善してもよい。   In the first embodiment, the barrier layer 6 is in contact with the channel layer 5, but the barrier layer 6 may not be in contact with the channel layer 5. In this case, an improvement in mobility may be improved by providing an intermediate layer made of, for example, Al between the barrier layer 6 and the channel layer 5.

上記第1実施形態において、障壁層6上に、GaNからなるキャップ層を設けてもよい。   In the first embodiment, a cap layer made of GaN may be provided on the barrier layer 6.

〔第2実施形態〕
この発明の第2実施形態の窒化物半導体エピタキシャル基板は、上記第1実施形態の窒化物半導体エピタキシャル基板と同じ構造を有する。
[Second Embodiment]
The nitride semiconductor epitaxial substrate of the second embodiment of the present invention has the same structure as the nitride semiconductor epitaxial substrate of the first embodiment.

この第2実施形態では、δドーピングのSi濃度と位置をパラメータとし、C−V測定によって、超格子バッファ層とチャネル層の界面(以下、単に「界面」と言う)のキャリア濃度を測定した。   In the second embodiment, the carrier concentration at the interface between the superlattice buffer layer and the channel layer (hereinafter simply referred to as “interface”) was measured by CV measurement using the Si concentration and position of δ doping as parameters.

図4Aはδドーピングの位置と界面のキャリア濃度との関係を示す。   FIG. 4A shows the relationship between the position of δ doping and the carrier concentration at the interface.

ここで、上記δドーピングのSi濃度は、この第2実施形態の窒化物半導体エピタキシャル基板においてδドーピングをしない場合にC−V測定される界面のピークキャリア濃度と一致させている。概略のドーピング濃度は計算によって求めることは可能であるが、計算で求めた概略のドーピング濃度の信頼性は必ずしも高くないので、C−V測定の結果を用いている。   Here, the Si concentration of the δ doping is matched with the peak carrier concentration of the interface measured by CV when δ doping is not performed in the nitride semiconductor epitaxial substrate of the second embodiment. Although the approximate doping concentration can be obtained by calculation, the reliability of the approximate doping concentration obtained by calculation is not necessarily high, so the result of CV measurement is used.

図4Aに示すように、界面から50nm以内に、Siがδドーピングされた場合は、界面付近の2次元正孔ガスを補償できている(プロット上0cm−3となっているが、測定値は約2×1014cm−3)が、2次元正孔ガスの位置から大きく離れた場合、図4Bに示すように、電子による新たなピークキャリア濃度が出現し、リーク電流がかえって増加する。 As shown in FIG. 4A, when Si is δ-doped within 50 nm from the interface, the two-dimensional hole gas near the interface can be compensated (0 cm −3 on the plot, but the measured value is When about 2 × 10 14 cm −3 ) is far away from the position of the two-dimensional hole gas, as shown in FIG. 4B, a new peak carrier concentration due to electrons appears, and the leakage current increases.

したがって、上記界面から50nmまでの位置にSiがドープされていれば、界面の正孔を確実に補償できる。   Therefore, if Si is doped at a position of 50 nm from the interface, holes at the interface can be reliably compensated.

なお、図4Bは、上記界面から100nmの箇所にδドーピングされた窒化物半導体エピタキシャル基板を用いて形成されたHEMTをC−V測定した結果を示すものである。   FIG. 4B shows the result of CV measurement of HEMT formed using a nitride semiconductor epitaxial substrate that is δ-doped at 100 nm from the interface.

図5はδドーピングの濃度と界面のキャリア濃度との関係を示す。   FIG. 5 shows the relationship between the concentration of δ doping and the carrier concentration at the interface.

ここで、上記δドーピングは、界面から30nmの位置に行っている。   Here, the δ doping is performed at a position of 30 nm from the interface.

上記界面のキャリア濃度は、まず、δドーピングの濃度の増加に伴って減少する。そして、この第2実施形態の窒化物半導体エピタキシャル基板においてδドーピングをしない場合にC−V測定される界面のキャリア濃度の95%〜105%の範囲内のδドーピングの濃度では、界面のキャリア濃度は測定限界に近いと考えられる2×1014cm−3程度になる。そして、上記範囲を超えるδドーピングの濃度になると、界面のキャリア濃度は、増加して、新たなリーク源となる電子層が形成される。 First, the carrier concentration at the interface decreases as the concentration of δ doping increases. In the nitride semiconductor epitaxial substrate of the second embodiment, when the δ doping concentration is within the range of 95% to 105% of the carrier concentration of the interface measured by CV when δ doping is not performed, the carrier concentration of the interface is Becomes about 2 × 10 14 cm −3 which is considered to be close to the measurement limit. When the concentration of δ doping exceeds the above range, the carrier concentration at the interface increases, and an electronic layer serving as a new leak source is formed.

したがって、上記δドーピングの濃度が、この第2実施形態の窒化物半導体エピタキシャル基板においてδドーピングされていない場合に超格子バッファ層とチャネル層の界面をC−V測定して得られるキャリア濃度の95%〜105%の範囲内であれば、正孔を補償しつつ、新たなリーク源となる電子層の形成を防ぐことができる。   Therefore, when the δ doping concentration is not δ doped in the nitride semiconductor epitaxial substrate of the second embodiment, the carrier concentration obtained by CV measurement of the interface between the superlattice buffer layer and the channel layer is 95. If it is in the range of% to 105%, it is possible to prevent formation of an electronic layer that becomes a new leak source while compensating for holes.

また、この発明は、上記第1実施形態および第2実施形態に記載された窒化物半導体エピタキシャル基板のみならず、上記各窒化物半導体エピタキシャル基板を複数個に分割することによって得られた窒化物半導体デバイスも含む。   The present invention is not limited to the nitride semiconductor epitaxial substrate described in the first embodiment and the second embodiment, but also nitride semiconductors obtained by dividing each nitride semiconductor epitaxial substrate into a plurality of pieces. Includes devices.

上記窒化物半導体デバイスとしては、例えば図7に示すHEMTがある。なお、図7において、図1の構成部と同一構成部には、図1の構成部の参照番号と同一参照番号を付して説明を省略する。   An example of the nitride semiconductor device is a HEMT shown in FIG. In FIG. 7, the same components as those shown in FIG. 1 are denoted by the same reference numerals as those of the components shown in FIG.

上記HEMTは、障壁層6上に形成されたソース電極11と、障壁層6上に、ソース電極11に対して所定の間隔を有するように形成されたドレイン電極12と、ソース電極11とドレイン電極12の間に形成されたゲート電極13とを備えている。   The HEMT includes a source electrode 11 formed on the barrier layer 6, a drain electrode 12 formed on the barrier layer 6 so as to have a predetermined distance from the source electrode 11, a source electrode 11 and a drain electrode. 12 and a gate electrode 13 formed between the two.

この発明の具体的な第1,第2実施形態について説明したが、この発明は上記第1,第2実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、上記第1,第2実施形態の内容を適宜組み合わせたものを、この発明の一実施形態としてもよい。   Although specific first and second embodiments of the present invention have been described, the present invention is not limited to the first and second embodiments, and various modifications may be made within the scope of the present invention. Can do. For example, what combined suitably the content of the said 1st, 2nd embodiment is good also as one Embodiment of this invention.

すなわち、本発明および実施形態を纏めると、次のようになる。   That is, the present invention and the embodiment are summarized as follows.

この発明の窒化物半導体エピタキシャル基板は、
基板1と、
上記基板1上に形成された初期成長層2と、
上記初期成長層2上に形成されたバッファ層3と、
上記バッファ層3上に形成されて、AlGa1−xN(0.5≦x≦1.0)の組成からなる高Al含有層と、AlGa1−yN(0≦y≦0.3)の組成からなる低Al含有層とを交互に積層してなる超格子バッファ層4と、
上記超格子バッファ層4上に形成され、窒化物半導体層からなるチャネル層5と、
上記チャネル層5上に形成された障壁層6と
を備え、
上記超格子バッファ層4との界面近傍の上記チャネル層5には、n型ドーパントがδドーピングされていることを特徴としている。
The nitride semiconductor epitaxial substrate of the present invention is
Substrate 1;
An initial growth layer 2 formed on the substrate 1;
A buffer layer 3 formed on the initial growth layer 2;
A high Al content layer formed on the buffer layer 3 and having a composition of Al x Ga 1-x N (0.5 ≦ x ≦ 1.0), and Al y Ga 1-y N (0 ≦ y ≦ Superlattice buffer layer 4 formed by alternately laminating low Al-containing layers having a composition of 0.3),
A channel layer 5 formed on the superlattice buffer layer 4 and made of a nitride semiconductor layer;
A barrier layer 6 formed on the channel layer 5;
The channel layer 5 in the vicinity of the interface with the superlattice buffer layer 4 is characterized in that an n-type dopant is δ-doped.

上記構成によれば、上記チャネル層5にはn型ドーパントがδドーピングされているので、超格子バッファ層4とチャネル層5の界面に電子を供給し、この界面の正孔を十分に補償できる。これにより、上記界面に2次元正孔ガスが形成されるのを防ぐことができる。   According to the above configuration, since the channel layer 5 is δ-doped with n-type dopant, electrons can be supplied to the interface between the superlattice buffer layer 4 and the channel layer 5 to sufficiently compensate the holes at this interface. . Thereby, it is possible to prevent the two-dimensional hole gas from being formed at the interface.

したがって、上記窒化物半導体エピタキシャル基板を電子デバイスに用いた場合、リーク電流を低減し、デバイス特性(例えば寿命)を改善できる。   Therefore, when the nitride semiconductor epitaxial substrate is used for an electronic device, leakage current can be reduced and device characteristics (for example, life) can be improved.

一実施形態の窒化物半導体エピタキシャル基板では、
上記n型ドーパントはSiまたはGeである。
In the nitride semiconductor epitaxial substrate of one embodiment,
The n-type dopant is Si or Ge.

上記実施形態によれば、上記n型ドーパントはSiまたはGeであるので、超格子バッファ層4とチャネル層5の界面に電子を効果的に供給できる。   According to the embodiment, since the n-type dopant is Si or Ge, electrons can be effectively supplied to the interface between the superlattice buffer layer 4 and the channel layer 5.

また、上記SiおよびGeは、活性化率がほぼ100%であるので、制御が行いやすい。   Moreover, since the activation rate of Si and Ge is almost 100%, it is easy to control.

一実施形態の窒化物半導体エピタキシャル基板では、
上記δドーピングがされた箇所は、上記超格子バッファ層4と上記チャネル層5の界面から50nmまでの範囲内にある。
In the nitride semiconductor epitaxial substrate of one embodiment,
The δ-doped portion is within a range of 50 nm from the interface between the superlattice buffer layer 4 and the channel layer 5.

上記実施形態によれば、上記δドーピングがされた箇所は、超格子バッファ層4とチャネル層5の界面から50nmまでの範囲内にあるので、超格子バッファ層4とチャネル層5の界面の正孔を確実に補償できる。   According to the above embodiment, since the δ-doped portion is within a range of 50 nm from the interface between the superlattice buffer layer 4 and the channel layer 5, the positive interface between the superlattice buffer layer 4 and the channel layer 5 is correct. The hole can be reliably compensated.

2次元正孔ガスの密度は局所的にピークを持つが、このピークが生じる位置から離れた場所にn型ドーパントをδドーピングしても、上記位置の正孔を補償できないばかりか、新たな電子チャンネルが形成されてしまう。   Although the density of the two-dimensional hole gas has a local peak, even if δ doping with an n-type dopant is performed away from the position where this peak occurs, not only the hole at the above position can be compensated but also a new electron. A channel is formed.

一実施形態の窒化物半導体エピタキシャル基板では、
上記δドーピングの濃度が、上記チャネル層5に上記δドーピングを行わない場合に上記超格子バッファ層4とチャネル層5の界面をC−V測定して得られるキャリア濃度の95%〜105%の範囲内である。
In the nitride semiconductor epitaxial substrate of one embodiment,
The concentration of the δ doping is 95% to 105% of the carrier concentration obtained by CV measurement of the interface between the superlattice buffer layer 4 and the channel layer 5 when the channel layer 5 is not subjected to the δ doping. Within range.

上記実施形態によれば、上記δドーピングの濃度が、チャネル層5にδドーピングを行わない場合に超格子バッファ層4とチャネル層5の界面をC−V測定して得られるキャリア濃度の95%〜105%の範囲内であるので、正孔を補償しつつ、新たなリーク源となる電子層の形成を防ぐことができる。   According to the embodiment, the δ doping concentration is 95% of the carrier concentration obtained by CV measurement of the interface between the superlattice buffer layer 4 and the channel layer 5 when the channel layer 5 is not subjected to δ doping. Since it is in the range of ˜105%, it is possible to prevent formation of an electronic layer that becomes a new leak source while compensating for holes.

この発明の窒化物半導体デバイスは、
基板1と、
上記基板1上に形成された初期成長層2と、
上記初期成長層2上に形成されたバッファ層3と、
上記バッファ層3上に形成されて、AlGa1−xN(0.5≦x≦1.0)の組成からなる高Al含有層と、AlGa1−yN(0≦y≦0.3)の組成からなる低Al含有層とを交互に積層してなる超格子バッファ層4と、
上記超格子バッファ層4上に形成され、窒化物半導体層からなるチャネル層5と、
上記チャネル層5上に形成された障壁層6と
を備え、
上記超格子バッファ層4との界面近傍の上記チャネル層5には、n型ドーパントがδドーピングされていることを特徴としている。
The nitride semiconductor device of the present invention is
Substrate 1;
An initial growth layer 2 formed on the substrate 1;
A buffer layer 3 formed on the initial growth layer 2;
A high Al content layer formed on the buffer layer 3 and having a composition of Al x Ga 1-x N (0.5 ≦ x ≦ 1.0), and Al y Ga 1-y N (0 ≦ y ≦ Superlattice buffer layer 4 formed by alternately laminating low Al-containing layers having a composition of 0.3),
A channel layer 5 formed on the superlattice buffer layer 4 and made of a nitride semiconductor layer;
A barrier layer 6 formed on the channel layer 5;
The channel layer 5 in the vicinity of the interface with the superlattice buffer layer 4 is characterized in that an n-type dopant is δ-doped.

上記構成によれば、上記超格子バッファ層4との界面近傍のチャネル層5には、n型ドーパントがδドーピングされていることによって、超格子バッファ層4とチャネル層5の界面に電子を供給し、この界面の正孔を十分に補償できるので、上記界面に2次元正孔ガスが形成されるのを防ぐことができる。   According to the above configuration, the channel layer 5 in the vicinity of the interface with the superlattice buffer layer 4 is supplied with electrons to the interface between the superlattice buffer layer 4 and the channel layer 5 by being n-doped with δ doping. And since the hole of this interface can fully be compensated, it can prevent that two-dimensional hole gas is formed in the said interface.

したがって、上記窒化物半導体デバイスは、リーク電流を低減し、デバイス特性を改善できる。   Therefore, the nitride semiconductor device can reduce leakage current and improve device characteristics.

この発明によれば、超格子バッファ層に起因した2次元正孔ガスの生成を抑えることが可能となり、例えばトランジスタのリーク特性を改善することが可能となる。   According to the present invention, it is possible to suppress the generation of two-dimensional hole gas due to the superlattice buffer layer, and for example, it is possible to improve the leakage characteristics of the transistor.

1 Si基板
2 初期成長層
3 バッファ層
4 超格子バッファ層
5 チャネル層
6 障壁層
1 Si substrate 2 Initial growth layer 3 Buffer layer 4 Superlattice buffer layer 5 Channel layer 6 Barrier layer

Claims (5)

基板と、
上記基板上に形成された初期成長層と、
上記初期成長層上に形成されたバッファ層と、
上記バッファ層上に形成されて、AlGa1−xN(0.5≦x≦1.0)の組成からなる高Al含有層と、AlGa1−yN(0≦y≦0.3)の組成からなる低Al含有層とを交互に積層してなる超格子バッファ層と、
上記超格子バッファ層上に形成され、窒化物半導体層からなるチャネル層と、
上記チャネル層上に形成された障壁層と
を備え、
上記超格子バッファ層との界面近傍の上記チャネル層には、n型ドーパントがδドーピングされていることを特徴とする窒化物半導体エピタキシャル基板。
A substrate,
An initial growth layer formed on the substrate;
A buffer layer formed on the initial growth layer;
A high Al content layer formed on the buffer layer and having a composition of Al x Ga 1-x N (0.5 ≦ x ≦ 1.0), and Al y Ga 1-y N (0 ≦ y ≦ 0). .3) a superlattice buffer layer formed by alternately laminating low Al-containing layers having the composition;
A channel layer formed on the superlattice buffer layer and made of a nitride semiconductor layer;
A barrier layer formed on the channel layer,
A nitride semiconductor epitaxial substrate, wherein the channel layer in the vicinity of the interface with the superlattice buffer layer is doped with n-type dopant by δ.
請求項1に記載の窒化物半導体エピタキシャル基板において、
上記n型ドーパントがSiまたはGeであることを特徴とする窒化物半導体エピタキシャル基板。
The nitride semiconductor epitaxial substrate according to claim 1,
The nitride semiconductor epitaxial substrate, wherein the n-type dopant is Si or Ge.
請求項1または2に記載の窒化物半導体エピタキシャル基板において、
上記δドーピングがされた箇所は、上記超格子バッファ層と上記チャネル層の界面から50nmまでの範囲内にあることを特徴とする窒化物半導体エピタキシャル基板。
The nitride semiconductor epitaxial substrate according to claim 1 or 2,
The nitride semiconductor epitaxial substrate, wherein the δ-doped portion is within a range of 50 nm from the interface between the superlattice buffer layer and the channel layer.
請求項1から3までのいずれか一項に記載の窒化物半導体エピタキシャル基板において、
上記δドーピングの濃度が、上記チャネル層に上記δドーピングを行わない場合に上記超格子バッファ層とチャネル層の界面をC−V測定して得られるキャリア濃度の95%〜105%の範囲内であることを特徴とする窒化物半導体エピタキシャル基板。
In the nitride semiconductor epitaxial substrate according to any one of claims 1 to 3,
The concentration of the δ doping is in the range of 95% to 105% of the carrier concentration obtained by CV measurement at the interface between the superlattice buffer layer and the channel layer when the channel layer is not subjected to the δ doping. There is provided a nitride semiconductor epitaxial substrate.
基板と、
上記基板上に形成された初期成長層と、
上記初期成長層上に形成されたバッファ層と、
上記バッファ層上に形成されて、AlGa1−xN(0.5≦x≦1.0)の組成からなる高Al含有層と、AlGa1−yN(0≦y≦0.3)の組成からなる低Al含有層とを交互に積層してなる超格子バッファ層と、
上記超格子バッファ層上に形成され、窒化物半導体層からなるチャネル層と、
上記チャネル層上に形成された障壁層と
を備え、
上記超格子バッファ層との界面近傍の上記チャネル層には、n型ドーパントがδドーピングされていることを特徴とする窒化物半導体デバイス。
A substrate,
An initial growth layer formed on the substrate;
A buffer layer formed on the initial growth layer;
A high Al content layer formed on the buffer layer and having a composition of Al x Ga 1-x N (0.5 ≦ x ≦ 1.0), and Al y Ga 1-y N (0 ≦ y ≦ 0). .3) a superlattice buffer layer formed by alternately laminating low Al-containing layers having the composition;
A channel layer formed on the superlattice buffer layer and made of a nitride semiconductor layer;
A barrier layer formed on the channel layer,
A nitride semiconductor device, wherein the channel layer in the vicinity of the interface with the superlattice buffer layer is doped with an n-type dopant by δ.
JP2013255771A 2013-12-11 2013-12-11 Nitride semiconductor epitaxial substrate and nitride semiconductor device Pending JP2015115429A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255771A JP2015115429A (en) 2013-12-11 2013-12-11 Nitride semiconductor epitaxial substrate and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255771A JP2015115429A (en) 2013-12-11 2013-12-11 Nitride semiconductor epitaxial substrate and nitride semiconductor device

Publications (1)

Publication Number Publication Date
JP2015115429A true JP2015115429A (en) 2015-06-22

Family

ID=53528973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255771A Pending JP2015115429A (en) 2013-12-11 2013-12-11 Nitride semiconductor epitaxial substrate and nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP2015115429A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544716A (en) * 2018-05-28 2019-12-06 Imec 非营利协会 III-N semiconductor structure and method for forming III-N semiconductor structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207473A (en) * 2002-12-25 2004-07-22 Sumitomo Chem Co Ltd High electron mobility epitaxial substrate
JP2004327892A (en) * 2003-04-28 2004-11-18 Sharp Corp Compound semiconductor field effect transistor
JP2005512327A (en) * 2001-12-03 2005-04-28 クリー インコーポレイテッド Heterojunction transistor and manufacturing method thereof
JP2005191477A (en) * 2003-12-26 2005-07-14 Hitachi Cable Ltd Epitaxial wafer for high electron mobility transistor
JP2010171032A (en) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd Substrate for forming nitride semiconductor device and nitride semiconductor device
JP2012199398A (en) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd COMPOUND GaN SUBSTRATE, MANUFACTURING METHOD OF THE SAME, GROUP III NITRIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512327A (en) * 2001-12-03 2005-04-28 クリー インコーポレイテッド Heterojunction transistor and manufacturing method thereof
JP2004207473A (en) * 2002-12-25 2004-07-22 Sumitomo Chem Co Ltd High electron mobility epitaxial substrate
JP2004327892A (en) * 2003-04-28 2004-11-18 Sharp Corp Compound semiconductor field effect transistor
JP2005191477A (en) * 2003-12-26 2005-07-14 Hitachi Cable Ltd Epitaxial wafer for high electron mobility transistor
JP2010171032A (en) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd Substrate for forming nitride semiconductor device and nitride semiconductor device
JP2012199398A (en) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd COMPOUND GaN SUBSTRATE, MANUFACTURING METHOD OF THE SAME, GROUP III NITRIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544716A (en) * 2018-05-28 2019-12-06 Imec 非营利协会 III-N semiconductor structure and method for forming III-N semiconductor structure
CN110544716B (en) * 2018-05-28 2023-12-01 Imec 非营利协会 III-N semiconductor structure and method for forming III-N semiconductor structure

Similar Documents

Publication Publication Date Title
JP5634681B2 (en) Semiconductor element
JP5224311B2 (en) Semiconductor electronic device
US9123534B2 (en) Semiconductor device and method of manufacturing the same
US9660068B2 (en) Nitride semiconductor
JP2007088426A (en) Semiconductor electronic device
US7948009B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
US9076850B2 (en) High electron mobility transistor
US20090045439A1 (en) Heterojunction field effect transistor and manufacturing method thereof
JP2005085852A (en) Semiconductor electronic device
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
US10283631B2 (en) Semiconductor device and method of fabricating the same
US20160064488A1 (en) Nitride based semiconductor device
JP2009032713A (en) NITRIDE SEMICONDUCTOR TRANSISTOR IN WHICH GaN IS MADE AS CHANNEL LAYER, AND ITS MANUFACTURING METHOD
US20130256681A1 (en) Group iii nitride-based high electron mobility transistor
JP2009188252A (en) Semiconductor electronic device
JP2008130655A (en) Semiconductor element
JP2011009493A (en) Semiconductor device, and method of manufacturing the same
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
JP2010258313A (en) Field-effect transistor and manufacturing method thereof
JP5064808B2 (en) Semiconductor electronic device
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US9293539B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
TW201306257A (en) Semiconductor substrate for transistor, transistor and method for manufacturing semiconductor substrate for transistor
JP5667136B2 (en) Nitride-based compound semiconductor device and manufacturing method thereof
JP2015106627A (en) Semiconductor laminated substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171205