KR101121588B1 - The growth method of gan on si by modulating the source flux - Google Patents

The growth method of gan on si by modulating the source flux Download PDF

Info

Publication number
KR101121588B1
KR101121588B1 KR1020100134382A KR20100134382A KR101121588B1 KR 101121588 B1 KR101121588 B1 KR 101121588B1 KR 1020100134382 A KR1020100134382 A KR 1020100134382A KR 20100134382 A KR20100134382 A KR 20100134382A KR 101121588 B1 KR101121588 B1 KR 101121588B1
Authority
KR
South Korea
Prior art keywords
gan
metal
layer
compound
excess
Prior art date
Application number
KR1020100134382A
Other languages
Korean (ko)
Inventor
송홍주
최홍구
노정현
한철구
이준호
하민우
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020100134382A priority Critical patent/KR101121588B1/en
Application granted granted Critical
Publication of KR101121588B1 publication Critical patent/KR101121588B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PURPOSE: A growth method of GaN on an SI by modulating a source flux are provided to grow a second GaN layer without a crack by inserting an AlGaN layer between an AlN buffer layer and a first GaN layer as a buffer layer. CONSTITUTION: A metal N compound of an N saturation is deposited in a substrate to form a first metal N compound layer. The metal N compound is deposited in the first metal N compound layer to form a second metal N compound layer. A GaN of N saturation is deposited on a second metal N compound layer to form a first GaN layer. A GaN of Ga saturation is deposited in the first GaN layer to form a second GaN layer.

Description

소스 플럭스 조정에 의한 실리콘 기판 위 갈륨니트로젠 성장방법{The growth method of GaN on Si by modulating the source flux}The growth method of GaN on Si by modulating the source flux}

본 발명은 기판 위에 증착된 GaN층이 크랙 발생없이 안정된 성장이 가능하도록 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법에 관한 것이다.The present invention relates to a GaN growth method on a silicon substrate by adjusting the source flux so that the GaN layer deposited on the substrate enables stable growth without crack generation.

GaN로 대표되는 질화물 반도체는 Si이나 GaAs에 비해 높은 열전도도, 고온 안정성 및 높은 항복 전압 등의 특성 때문에 고출력/고온 동작 소자 및 광소자 등으로 널리 쓰이고 있다. 그러나, 소자 응용에 있어서 성장될 박막층과 정합을 이루는 기판의 부재는 항상 문제 시 되었고, 이러한 문제 해소를 위해 종래에는 질화물 반도체 성장을 위해 실리콘, 실리콘 카바이드(SiC) 및 사파이어 기판 등이 널리 사용되었다.Nitride semiconductors represented by GaN are widely used as high power / high temperature operating devices and optical devices due to their high thermal conductivity, high temperature stability, and high breakdown voltage, compared to Si and GaAs. However, in the device applications, the absence of a substrate matching the thin film layer to be grown has always been a problem, and conventionally, silicon, silicon carbide (SiC), and sapphire substrates have been widely used for nitride semiconductor growth to solve this problem.

질화물 반도체 성장을 위해 대표적으로 사용되고 있는 증착법으로, 금속유기화학기상증착(MOCVD)법과 분자선 에피탁시(MBE)법이 있다. 상기 금속유기화학기상증착법은 시간당 1~3 마이크론(㎛) 이상의 빠른 결정 성장 속도를 가지며, 박막 두께의 제어와 합금 형성이 용이해서 현재 널리 활용되고 있는 기술이다. 그러나, 상기 금속유기화학기상증착법은 결정 성장을 위해 1000℃ 이상의 고온을 필요하게 되므로 성장 중 불순물의 혼입 등과 같이 피할 수 없는 단점을 갖는다. Typical deposition methods used for nitride semiconductor growth include metal organic chemical vapor deposition (MOCVD) and molecular beam epitaxy (MBE). The metalorganic chemical vapor deposition method has a rapid crystal growth rate of 1 to 3 microns (μm) or more per hour, and is a technology widely used for controlling the thickness of a thin film and forming an alloy. However, the metalorganic chemical vapor deposition method requires a high temperature of 1000 ° C. or higher for crystal growth, and thus has inevitable disadvantages such as incorporation of impurities during growth.

한편 분자선 에피탁시법은 금속유기화학기상증착법에 비해서는 시간당 0.5 마이크론 정도의 느린 결정 성장 속도를 갖지만, 대부분 700~750℃ 정도의 낮은 온도에서 물질 성장이 이루어지게 되어 불순물 혼입 등이 적어 질화물 반도체 성장에 용이한 장점이 있다. 하지만 상기 분자선 에피탁시법의 경우 성장온도가 낮기 때문에 표면에 흡착된 갈륨 원자의 이동 거리(migration length)가 짧아 기둥(column) 형태의 에피탁시가 형성되거나, 성장 조건에 따라 성장 표면에 GaN 덩어리(cluster)나 국부적으로 수 마이크론 크기의 공극(void)이 형성되기도 한다.On the other hand, the molecular beam epitaxy method has a slower crystal growth rate of 0.5 microns per hour than the metalorganic chemical vapor deposition method, but most of the material growth occurs at a low temperature of 700 to 750 ° C., so that it contains less impurities. It has the advantage of easy growth. However, in the molecular beam epitaxy method, since the growth temperature is low, the migration length of the gallium atoms adsorbed on the surface is short, so that columnar epitaxy is formed, or GaN is formed on the growth surface depending on the growth conditions. Clusters or localized microns can be formed.

현재 GaN 성장을 위해 사파이어 기판이 주로 사용되고 있으나, 격자 부정합이 13.8%나 되고 열팽창계수 차이도 25% 정도여서, 성장된 GaN 박막은 높은 결함 밀도를 가지며 광/전자 특성에 악영향을 미친다. 또한, 사파이어는 전도성이 없으므로 향후 성장된 GaN 박막과 제거되는 등의 번거로움을 피할 수 없다. 최근 실리콘 카바이드 기판이 GaN와 격자 상수 차이가 적기 때문에 양질의 박막 성장에 활용되고 있으나, 가격이 너무 고가인 단점을 안고 있다. Currently, sapphire substrate is mainly used for GaN growth, but the lattice mismatch is about 13.8% and the coefficient of thermal expansion is about 25%. Therefore, the grown GaN thin film has a high defect density and adversely affects the photo / electronic characteristics. In addition, since sapphire is not conductive, it is inevitable to remove the grown GaN thin film and the like. Recently, silicon carbide substrates have been used for high quality thin film growth because GaN and the lattice constant difference is small, but the price is too expensive.

이러한 문제 해소를 위해 저가이며 우수한 전기적/열전도 특성이 있고 대면적의 장점을 갖는 실리콘 기판이 GaN 성장에 사용되고 있다. 그러나, 실리콘 기판 역시 GaN 박막과의 큰 격자 상수 및 열팽창 계수 차이를 가지므로, 양질의 박막 성장에 어려움이 있었다. 또한, 이러한 격자 상수 불일치로 인해 GaN 박막이 실리콘 기판 위에 바로 성장할 수 없으므로, AlN 버퍼층 등을 이용하여 격자 상수 불일치 정도를 어느 정도 상쇄시켜 GaN 박막 성장을 하는 기법이 활용되고 있으나, 이 역시 열팽창 계수 등의 차이를 극복하지 못하여 크랙이 없는 2 마이크론 이상의 GaN 박막 성장에는 한계를 보이는 문제가 있었다.To solve these problems, silicon substrates having low cost, excellent electrical / thermal conductivity characteristics, and large area advantages are used for GaN growth. However, since the silicon substrate also has a large lattice constant and thermal expansion coefficient difference from that of the GaN thin film, it is difficult to grow a high quality thin film. In addition, since the GaN thin film cannot be grown directly on the silicon substrate due to such lattice constant mismatch, a technique of growing the GaN thin film by offsetting the lattice constant mismatch degree to some extent using an AlN buffer layer is used. There was a problem in that the growth of GaN thin film of more than 2 microns without cracks was not overcome.

이에 본 발명은 상기와 같은 문제를 해소하기 위해 발명된 것으로, 분자선 에피탁시법에 의한 GaN 박막 성장시 크랙을 최소화할 수 있는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법의 제공을 기술적 과제로 한다.Accordingly, the present invention has been invented to solve the above problems, the technical problem of providing a GaN growth method on a silicon substrate by adjusting the source flux that can minimize the cracks during GaN thin film growth by molecular beam epitaxy method. do.

상기 기술적 과제를 달성하기 위하여 본 발명은,The present invention to achieve the above technical problem,

분자선 에피탁시 장치의 성장챔버에서, N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜서 제1 금속 N 화합물층을 형성시키는 제1단계;A first step of forming a first metal N compound layer by depositing a metal N compound in an N flux excess state on a substrate in a growth chamber of a molecular beam epitaxy device;

상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜서 제2 금속 N 화합물층을 형성시키는 제2단계;A second step of forming a second metal N compound layer by depositing a metal N compound in an excess metal flux state on the first metal N compound layer;

상기 제2 금속 N 화합물층 상에 N 플럭스 과잉 상태의 GaN을 증착시켜서 제1 GaN층을 형성시키는 제3단계; 및A third step of forming a first GaN layer by depositing GaN in an N flux excess state on the second metal N compound layer; And

상기 제1 GaN층 상에 Ga 과잉의 GaN을 증착시켜서 제2 GaN층을 형성시키는 제4단계;A fourth step of forming a second GaN layer by depositing Ga excess GaN on the first GaN layer;

를 포함하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법이다.
GaN growth method on a silicon substrate by adjusting the source flux comprising a.

상기의 기술적 과제를 달성하기 위하여 본 발명은,According to an aspect of the present invention,

분자선 에피탁시 장치의 성장챔버에서, N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜서 제1 금속 N 화합물층을 형성시키는 제1단계;A first step of forming a first metal N compound layer by depositing a metal N compound in an N flux excess state on a substrate in a growth chamber of a molecular beam epitaxy device;

상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜서 제2 금속 N 화합물층을 형성시키는 제2단계;A second step of forming a second metal N compound layer by depositing a metal N compound in an excess metal flux state on the first metal N compound layer;

상기 제1 금속 N 화합물층 상에 N 플럭스 과잉 상태의 금속 GaN 화합물을 증착시켜서 금속 GaN 화합물층을 형성시키는 완충층 형성단계;A buffer layer forming step of forming a metal GaN compound layer by depositing a metal GaN compound in an N flux excess state on the first metal N compound layer;

상기 금속 GaN 화합물층 상에 N 플럭스 과잉 상태의 GaN을 증착시켜서 제1 GaN층을 형성시키는 제3단계; 및A third step of forming a first GaN layer by depositing GaN in an N flux excess state on the metal GaN compound layer; And

상기 제1 GaN층 상에 Ga 과잉의 GaN을 증착시켜서 제2 GaN층을 형성시키는 제4단계;A fourth step of forming a second GaN layer by depositing Ga excess GaN on the first GaN layer;

를 포함하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법이다.GaN growth method on a silicon substrate by adjusting the source flux comprising a.

상기의 본 발명은, GaN 박막 성장시 크랙의 발생 확률을 현저하게 감소시켜서, 2 마이크론 이상의 GaN 박막을 크랙 없이 성장시킬 수 있고, 이를 통해 고효율 및 고전력 반도체 소자 개발을 기대할 수 있도록 하는 효과가 있다.According to the present invention, it is possible to significantly increase the probability of occurrence of cracks during GaN thin film growth, and to grow GaN thin films of 2 microns or more without cracking, thereby enabling the development of high efficiency and high power semiconductor devices.

도 1은 본 발명에 따른 교차성장방법 실시를 위한 분자선 에피탁시 장치의 모습을 개략적으로 도시한 도면이고,
도 2는 본 발명에 따른 교차성장방법을 통해 형성된 GaN/AlN의 교차성장 모습을 개략적으로 보인 도면이고,
도 3은 본 발명에 따른 교차성장방법이 적용된 고전자이동도 트랜지스터 구조의 계면 TEM 이미지이고,
도 4는 상기 도 3의 각 위치별 표면 SEM 이미지이고,
도 5는 본 발명에 따른 교차성장방법이 적용된 고전자이동도 트랜지스터 구조에서 발생한 크랙 부분의 표면을 보인 SEM 이미지이고,
도 6은 AlN 버퍼층과 GaN층 사이에 AlGaN층을 삽입하여 성장된 AlGaN/GaN 고전자이동도 트랜지스터 구조의 계면 TEM 이미지와, 각 위치별 표면 및 단면 SEM 이미지이고,
도 7은 AlN 버퍼층과 제1 GaN층 사이에 AlGaN층을 삽입하여 성장된 2 마이크론 두께를 갖는 제2 GaN층의 표면 SEM 이미지와, 단면 SEM 이미지이다.1 is a view schematically showing the appearance of a molecular beam epitaxy apparatus for implementing a cross-growth method according to the present invention,
2 is a view schematically showing a cross growth of GaN / AlN formed by the cross growth method according to the present invention,
3 is an interface TEM image of a high electron mobility transistor structure to which a cross growth method according to the present invention is applied.
4 is a surface SEM image of each position of FIG.
5 is an SEM image showing the surface of a crack portion generated in the high electron mobility transistor structure to which the cross-growth method according to the present invention is applied,
6 is an interface TEM image of an AlGaN / GaN high mobility transistor structure grown by inserting an AlGaN layer between an AlN buffer layer and a GaN layer, and a surface and cross-sectional SEM image of each position.
7 is a surface SEM image and a cross-sectional SEM image of a second GaN layer having a thickness of 2 microns grown by inserting an AlGaN layer between an AlN buffer layer and a first GaN layer.

이하 본 발명을 첨부된 예시도면에 의거하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 교차성장방법 실시를 위한 분자선 에피탁시 장치의 모습을 개략적으로 도시한 도면인 바, 이를 참조해 설명한다.1 is a view schematically showing the appearance of a molecular beam epitaxy apparatus for implementing a cross-growth method according to the present invention, will be described with reference to this.

종래 금속유기화학기상증착법을 이용한 질화물 반도체 성장시에는 Ga과 질소 비율을 자유롭게 조절하기가 어렵지만, 분자선 에피탁시법에서는 분자선 에피탁시 장치를 이용해서 Ga 또는 Al 플럭스(flux) 및 질소 플럭스의 비율을 적절히 조절할 수가 있다. 여기서, 질소 플럭스의 비율을 높이면 질소의 과잉으로 인해 GaN 또는 AlN 층의 표면에는 거칠기(roughness)가 형성되고, Ga 또는 Al 플럭스의 비율을 높이면 Ga 또는 Al의 과잉으로 인해 GaN 또는 AlN 층에 횡축(lateral) 방향의 GaN 또는 AlN 성장이 촉진된다.It is difficult to control Ga and nitrogen ratio freely in the growth of nitride semiconductor using metalorganic chemical vapor deposition. However, in the molecular beam epitaxy method, the ratio of Ga or Al flux and nitrogen flux using a molecular beam epitaxy device is used. Can be adjusted appropriately. Here, if the ratio of nitrogen flux is increased, roughness is formed on the surface of the GaN or AlN layer due to the excess of nitrogen, and if the ratio of Ga or Al flux is increased, the abscissa of the GaN or AlN layer is caused by the excess of Ga or Al. GaN or AlN growth in the lateral direction is promoted.

본 발명에 따른 성장방법은 이러한 원리를 이용해서 Si 기판과의 격자 불일치에 의해 형성되는 결함(threading dislocation) 등을 제어할 수 있다.The growth method according to the present invention can use this principle to control threading dislocations and the like formed by lattice mismatch with Si substrates.

한편 본 발명에 따른 성장방법 실시를 위한 분자선 에피탁시 장치는 로드락 챔버(100), 버퍼 챔버(200), 성장챔버(300) 및 트랜스퍼 라드(400)로 구성된다.Meanwhile, the molecular beam epitaxy apparatus for implementing the growth method according to the present invention includes a load lock chamber 100, a buffer chamber 200, a growth chamber 300, and a transfer rod 400.

로드락 챔버(100)는 도어(120)를 통해 기판(D)의 출입이 이루어지는 곳으로, 기판입출 스테이지(130)의 기계적 동작을 통해 기판(D)이 로드락 챔버(100) 내부에 안정적으로 인입출되도록 한다. 기판입출 스테이지(130)의 동작과 이를 위한 상세 구조는 공지,공용의 기술이므로, 여기서는 그 설명을 생략한다.The load lock chamber 100 is a place where the substrate D enters and exits through the door 120, and the substrate D is stably inside the load lock chamber 100 through a mechanical operation of the substrate entry / exit stage 130. Allow for withdrawal. Since the operation of the substrate access stage 130 and a detailed structure therefor are well-known and common techniques, the description thereof is omitted here.

참고로, 도어(120)를 통해 인입된 기판(D)은 기판입출 스테이지(130)의 동작으로 승하강하면서, 수평으로 이동하는 트랜스퍼 라드(400)에 안착되거나 분리될 것이다.For reference, the substrate D drawn through the door 120 may be seated or separated from the horizontal transfer rod 400 while moving up and down by the operation of the substrate entry / exit stage 130.

로드락 챔버(100)에 구성되는 터보펌프(110)는 로드락 챔버(100) 내부를 진공상태로 만들기 위한 것으로, 도어(120)를 통한 기판(D)의 인입출로 해제되는 로드락 챔버(100) 내 진공상태를 회복시키는데 활용된다.The turbo pump 110 configured in the load lock chamber 100 is for making the inside of the load lock chamber 100 in a vacuum state, and the load lock chamber is released by drawing in and out of the substrate D through the door 120. 100) is used to recover the vacuum in the chamber.

도 1(a)에 도시한 바와 같이, 도어(120)를 통해 로드락 챔버(100)에 인입된 기판(D)은 트랜스퍼 라드(400)의 수용부(410)에 안착된다. 여기서, 수용부(410)에는 홀더(10')가 안착되고, 상기 기판(D)은 기판입출 스테이지(130)의 안내를 통해 홀더(10')에 정확히 안착될 것이다. 수용부(410)는 홀더(10')의 이탈방지를 위해 돌기(411)가 형성될 수 있다.As shown in FIG. 1A, the substrate D introduced into the load lock chamber 100 through the door 120 is seated in the receiving portion 410 of the transfer rod 400. Here, the holder 10 'is mounted on the receiving portion 410, and the substrate D will be accurately seated on the holder 10' through the guide of the substrate entry / exit stage 130. The receiving part 410 may have a protrusion 411 formed to prevent the holder 10 'from being separated.

도 1(b)에 도시한 바와 같이, 홀더(10')에 기판(D)이 안착되면, 트랜스퍼 라드(400)는 버퍼챔버(200)를 향해 수평이동하면서 제1게이트밸브(A)를 경유해 버퍼챔버(200)로 삽입된다.As shown in FIG. 1B, when the substrate D is seated in the holder 10 ′, the transfer rod 400 moves horizontally toward the buffer chamber 200 and passes through the first gate valve A. FIG. The solution is inserted into the buffer chamber 200.

버퍼챔버(200)는 성장챔버(300)의 고진공도를 유지하기 위해서 성장챔버(300)와 로드락 챔버(100) 사이에 배치된다. 이를 좀 더 상세히 설명하면, 성장챔버(300)는 안정된 에피탁시 처리를 위해 고진공도를 항시 유지해야 하는데, 앞서 언급한 바와 같이 기판(D)의 인입출시 진공도에 변화가 발생하므로, 버퍼챔버(200)가 로드락 챔버(100)와 성장챔버(300) 사이에 위치하면서 이를 완충한다.The buffer chamber 200 is disposed between the growth chamber 300 and the load lock chamber 100 to maintain the high vacuum of the growth chamber 300. In more detail, the growth chamber 300 must maintain a high vacuum at all times for a stable epitaxy process. As mentioned above, since the change in the vacuum degree occurs when the substrate D is drawn in and out, the buffer chamber ( 200 is located between the load lock chamber 100 and the growth chamber 300 to buffer it.

또한, 버퍼챔버(200)는 에피탁시 진행 전 열처리 공정을 위한 히터 스테이지(210)가 설치된다. 즉, 로드락 챔버(100)로부터 전달된 기판(D)을 대상으로 에피탁시를 진행하기 전 예열을 진행하는 것이다.In addition, the buffer chamber 200 is provided with a heater stage 210 for the heat treatment process before the epitaxy proceed. That is, preheating is performed before the epitaxy is performed on the substrate D transferred from the load lock chamber 100.

한편, 버퍼챔버(200)는 내부의 진공도를 유지하기 위한 이온펌프(220)가 포함될 수 있다. 주지된 바와 같이, 이온펌프(220)는 기체의 분자를 이온화하여 배출하는 진공 펌프의 일종으로, 이온화한 기체 분자를 용기 중에 장치해 놓은 전극에 모으면 용기 중의 기체 분자 수가 감소해 기체의 압력이 저하되는 원리를 이용한 것이다.Meanwhile, the buffer chamber 200 may include an ion pump 220 to maintain the degree of vacuum therein. As is well known, the ion pump 220 is a type of vacuum pump that ionizes gas molecules and discharges them. When ionized gas molecules are collected in an electrode installed in the container, the number of gas molecules in the container decreases and the pressure of the gas decreases. The principle is to use.

버퍼챔버(200)를 경유한 홀더(10') 내 기판(D)은 도 1(c)에 도시한 바와 같이 제2게이트밸브(B)를 통해 성장챔버(300)로 삽입된다. The substrate D in the holder 10 ′ via the buffer chamber 200 is inserted into the growth chamber 300 through the second gate valve B as shown in FIG. 1C.

성장챔버(300)는 기판(D)을 대상으로 에피탁시가 진행되는 곳으로, 고진공도가 유지되어야 함은 물론 소스의 안정된 공급이 보장되어야 한다. 이를 위해 성장챔버(300)는 성장스테이지(310)가 구성되고, 에피탁시 재료인 소스의 공급을 위한 소스포트(320)가 구성되며, 이온펌프(330) 또는 크라이오펌프(340; cryo-pump) 중 선택된 하나 이상이 구성된다.The growth chamber 300 is a place where epitaxy is performed on the substrate D, and high vacuum must be maintained as well as a stable supply of a source. To this end, the growth chamber 300 includes a growth stage 310, a source port 320 for supplying a source of epitaxy material, and an ion pump 330 or cryo-pump 340. one or more selected pumps are configured.

참고로, 크라이오펌프(340)는 일정 구역 내 분자들을 움직이지 못하게 하여 진공을 만드는 것으로서, 이에 대한 구체적인 설명은 생략한다.
For reference, the cryopump 340 is to make a vacuum by not moving the molecules in a certain region, a detailed description thereof will be omitted.

이상 설명한 분자선 에피탁시 장치를 참고해 본 발명에 따른 교차성장방법을 순차 설명한다.The cross-growth method according to the present invention will be described sequentially with reference to the molecular beam epitaxy apparatus described above.

성장챔버(300)에 위치된 기판(D)에는 에피탁시에 의한 소스의 증착이 이루어지고, 상기 소스는 앞서 언급한 바와 같이 소스포트(320)에 보관된다. 본 발명에서는 소스포트(320)에 있는 Ga(또는 Al)과 N을 사용한다.The deposition of the source by epitaxy is performed on the substrate D positioned in the growth chamber 300, and the source is stored in the source port 320 as mentioned above. In the present invention, Ga (or Al) and N in the source port 320 are used.

성장챔버(300)에서 Ga 플럭스와 질소 플럭스의 균형을 맞춰 기판(D)에 소스의 증착을 진행하다가 질소 플럭스를 상대적으로 높이게 되면, 기판(D)의 성장면에 흡착된 Ga 원자가 질소 원자와 쉽게 결합하면서 Ga의 이동 거리가 짧아지므로, 부분적으로 적층되며 돌기를 형성하는 3차원 구조의 성장을 하게 된다. 반면에 Ga 플럭스를 상대적으로 높이게 되면, Ga 원소의 확산 거리(diffusion length)가 길어지게 되어 상대적으로 평편한 layer-by-layer 성장이 이루어지나, 과잉의 Ga 원자들에 의해 Ga droplet이 형성된다. When the source chamber is deposited on the substrate D in a balance between the Ga flux and the nitrogen flux in the growth chamber 300 and the nitrogen flux is relatively increased, the Ga atoms adsorbed on the growth surface of the substrate D are easily separated from the nitrogen atoms. Since the movement distance of Ga is shortened while bonding, it is possible to grow a three-dimensional structure that is partially stacked and forms protrusions. On the other hand, when the Ga flux is relatively increased, the diffusion length of the Ga element becomes longer, resulting in relatively flat layer-by-layer growth, but Ga droplets are formed by excess Ga atoms.

상기 Ga 과잉의 조건에서 형성되는 Ga droplet은 기판의 가열 등 적절한 열처리(thermal annealing)에 의해 제거가 가능하므로, 잉여의 Ga에 의해 형성될 수 있는 GaN 덩어리(cluster) 등은 줄일 수 있다. Since Ga droplets formed under the Ga excess conditions can be removed by appropriate thermal annealing such as heating of the substrate, GaN clusters that can be formed by excess Ga can be reduced.

계속해서, 본 발명에 따른 Ga(또는 Al) 및 질소 플럭스의 교차성장방법을 이용하면, 도 2에서 보인 바와 같이, 질소가 과잉한 Ga(또는 Al)N 층에서는 인위적으로 표면의 거칠기(roughness)가 형성되고, Ga(또는 Al) 과잉층에서는 상대적으로 잉여 metal(금속)에 의해 횡축(lateral) 방향의 GaN 또는 AlN 성장을 촉진시키게 되어서, 이의 적절한 반복에 의해 실리콘 기판과의 격자 불일치에 기인하여 형성되는 결함(threading dislocation)을 효과적으로 제어할 수 있다.Subsequently, using the Ga (or Al) and nitrogen flux cross-growth method according to the present invention, as shown in Fig. 2, the roughness of the surface artificially in the Ga (or Al) N layer with excess nitrogen. In the Ga (or Al) excess layer, the excess metal (metal) promotes growth of GaN or AlN in the lateral direction, and due to lattice mismatch with the silicon substrate due to proper repetition thereof, Threading dislocations can be effectively controlled.

여기서, 본 발명에 따른 실시예의 버퍼층은 AlN 재질인 것으로 하였으나, 이에 한정하는 것은 아니며, 상기 버퍼층은 Al 이외에 다른 금속재인 In, Hf, Zr 등으로 대체될 수 있음은 물론이다. 따라서, 이하의 청구범위에서는 AlN을 대신해서 금속 N 화합물로 표기하고, AlGaN을 대신해서 금속 GaN 화합물로 표기한다.
Here, although the buffer layer of the embodiment according to the present invention is made of AlN material, the present invention is not limited thereto. The buffer layer may be replaced with In, Hf, Zr, or the like other than Al. Therefore, in the following claims, instead of AlN, a metal N compound is represented, and instead of AlGaN, a metal GaN compound is represented.

본 발명에 따른 교차성장방법을 통해 AlGaN/GaN 고전자이동도 트랜지스터(high electron mobility transistor: HEMT)를 성장시켰고, 그 결과를 도 3(본 발명에 따른 교차성장방법이 적용된 고전자이동도 트랜지스터 구조의 계면 TEM 이미지)과 도 4(상기 도 3의 각 위치별 표면 SEM 이미지)를 통해 개시한다.
The AlGaN / GaN high electron mobility transistor (HEMT) was grown through the cross growth method according to the present invention, and the result is shown in FIG. 3 (high electron mobility transistor structure to which the cross growth method according to the present invention is applied). Interface TEM image) and FIG. 4 (surface SEM image of each position of FIG. 3).

제1단계First stage

SEM 이미지에서 보인 바와 같이, 기판(D) 위에 질소 플럭스 과잉에 따른 granular 형태의 제1 AlN층(박막)을 성장시킨다.
As shown in the SEM image, a granular first AlN layer (thin film) is grown on the substrate D by excess nitrogen flux.

제2단계2nd step

상기 제1 AlN층 상에 Al 과잉의 제2 AlN층(박막)을 성장시켜 초기 버퍼층을 성장시킨다. 여기서, 제1,2단계에서 성장시킨 제1,2 AlN층에 의한 AlN 버퍼층의 두께는 20~50nm 정도로 달리할 수 있다.
An initial excess buffer layer is grown by growing an excess of Al in the second AlN layer (thin film) on the first AlN layer. Here, the thickness of the AlN buffer layer by the first and second AlN layers grown in the first and second steps may vary from about 20 to 50 nm.

제3단계3rd step

이렇게 형성된 상기 AlN 버퍼층 위에 질소 플럭스 과잉의 제1 GaN층을 약 200~300nm 두께로 성장시켜서 표면의 거칠기를 증가시킨다.
The first GaN layer with an excess of nitrogen flux is grown on the AlN buffer layer thus formed to a thickness of about 200 to 300 nm to increase the surface roughness.

제4단계4th step

상기 제1 GaN층(박막) 상에 Ga 과잉의 제2 GaN층(박막)을 약 500nm 내외로 성장시켜 막질을 평탄화시킨다.A Ga excess second GaN layer (thin film) is grown on the first GaN layer (thin film) to about 500 nm to planarize the film quality.

한편, 잉여의 Ga 원자에 의해 형성되는 GaN cluster 형성을 방지하기 위해, Ga 과잉의 상기 제2 GaN층 성장중 열처리를 진행하는 interrupt time을 두고, 상기 열처리 과정을 거쳐 미반응된 Ga 원자들을 탈착시키는 과정을 반복해서 제2 GaN층을 성장시킨다.On the other hand, in order to prevent the formation of GaN cluster formed by the surplus Ga atoms, leaving an interrupt time for the heat treatment during the growth of the second GaN layer of excess Ga to desorb the unreacted Ga atoms through the heat treatment process The process is repeated to grow a second GaN layer.

이를 통해 도 3에서 보인 바와 같이, TEM 관찰시 질소 플럭스 과잉의 제1 GaN층과 Ga 플럭스 과잉의 제2 GaN층의 경계부에서 결함이 구부러져 그 일부가 소멸함을 확인하였다.
As shown in FIG. 3, when the TEM was observed, defects were bent at the boundary between the first GaN layer of excess nitrogen flux and the second GaN layer of excess excess flux, thereby disappearing a part of the defects.

에피탁시 층Epitaxy layer 표면 거칠기
(nm; AFM)Surface roughness
(nm; AFM) PL 반치폭
(meV @3.42eV)PL half width
(meV @ 3.42eV) (0002) peak의 XRD 반치폭 (arcsec)(0002) XRD half-width of the peak (arcsec) 질소 과잉의 GaNNitrogen Excess GaN 6.5916.591 104104 1,7531,753 Ga 과잉의 GaNGa excess GaN 0.7010.701 6868 1,0441,044

한편, [표 1]에서 보인 바와 같이, AFM 측정 결과 본 발명에 따른 교차성장방법에 의해 표면 거칠기가 줄어들고, 광 특성 및 결정성이 두드러지게 향상됨이 확인되었으나, 동시에 도 5(본 발명에 따른 교차성장방법이 적용된 고전자이동도 트랜지스터 구조에서 발생한 크랙 부분의 표면을 보인 SEM 이미지)에서 보인 바와 같이, 제2 GaN층 성장 표면에 크랙이 발생함이 확인되었다. On the other hand, as shown in Table 1, as a result of the AFM measurement, it was confirmed that the surface roughness was reduced by the cross-growth method according to the present invention, and the optical properties and crystallinity were remarkably improved. As shown in the SEM image showing the surface of the crack portion generated in the high electron mobility transistor structure to which the growth method was applied, it was confirmed that the crack occurred on the growth surface of the second GaN layer.

상기 AlN 버퍼층 만을 이용한 교차성장방법만으로는 임계 두께 이상의 GaN층 성장 이후에 발생하는 크랙까지는 제어될 수 없음을 보여주는 것이다. 본 발명에 따른 교차성장방법에서는 상기 제2단계 및 제3단계 사이에서, 상기 AlN 버퍼층과 제1 GaN층 사이를 완충할 수 있는 AlGaN층을 삽입하여 크랙을 제어하는 완충단계를 더 포함한다.
The cross growth method using only the AlN buffer layer alone shows that the cracks generated after the growth of the GaN layer above the critical thickness cannot be controlled. The cross growth method according to the present invention further includes a buffer step of controlling cracks by inserting an AlGaN layer capable of buffering between the AlN buffer layer and the first GaN layer between the second and third steps.

완충층 형성단계Buffer layer forming step

도 6(AlN 버퍼층과 제1 GaN층 사이에 AlGaN층을 삽입하여 성장된 AlGaN/GaN 고전자이동도 트랜지스터 구조의 계면 TEM 이미지와, 각 위치별 표면 및 단면 SEM 이미지)에서 보인 바와 같이, AlN 버퍼층과 질소 과잉의 제1 GaN층 사이에 삽입되는 AlGaN층(박막)은, 도 6(b)의 이미지에서 보인 것처럼, 표면의 거칠기를 증가시키고자 질소 플럭스 과잉의 AlGaN 층으로, 상기 AlN 버퍼층의 생성 후 형성시킨다.As shown in FIG. 6 (interface TEM image of an AlGaN / GaN high electron mobility transistor structure grown by inserting an AlGaN layer between an AlN buffer layer and a first GaN layer, and surface and cross-sectional SEM images of respective positions), the AlN buffer layer The AlGaN layer (thin film) inserted between the first GaN layer and the excess nitrogen is an AlGaN layer with an excess of nitrogen flux to increase the surface roughness, as shown in the image of FIG. Then form.

한편, AlGaN층은 다수의 층으로 형성될 수 있는데, 본 발명에 따른 실시예에서는 제1 AlGaN층인 첫 번째 AlxGa1 - xN 층은 Al 조성(composition)이 50%가 되도록 하였고, 제2 AlGaN층인 두 번째 AlxGa1 - xN 층은 Al 조성(composition)이 17%가 되도록 하여서, AlN 버퍼층과 제1 GaN층 사이의 완충층인 AlGaN층이 2층이 되도록 했다.Meanwhile, the AlGaN layer may be formed of a plurality of layers. In an embodiment according to the present invention, the first Al x Ga 1 - x N layer, which is the first AlGaN layer, has an Al composition of 50% and a second layer. The second Al x Ga 1 - x N layer, which is an AlGaN layer, was made to have an Al composition of 17% so that the AlGaN layer, which is a buffer layer between the AlN buffer layer and the first GaN layer, was two layers.

그러나, 본 발명에 따른 AlGaN층의 개수는 이에 한정하는 것은 아니며, 필요에 따라 추가될 수 있는데, 바람직하게는 AlxGa1 - xN에서 그 조성을 0 < x < 1로 달리할 수 있고, 이를 통해 AlGaN층의 개수를 2 ~ 5 개로 세분화할 수 있음은 물론이다.However, the number of AlGaN layers according to the present invention is not limited thereto, and may be added as needed. Preferably, the composition of Al Al GaN may be changed to 0 <x <1 in Al x Ga 1 - x N. Of course, the number of AlGaN layers can be subdivided into two to five.

또한, AlGaN층은 질소 플럭스 과잉의 AlGaN층과, Al(금속) 과잉의 AlGaN층으로 분리해 구성시킬 수도 있음은 물론이다.
In addition, the AlGaN layer can of course be separated into an AlGaN layer with an excess of nitrogen flux and an AlGaN layer with an excess of Al (metal).

계속해서, 상기 AlGaN층을 통해 도 6(a)에서 확인되는 것처럼 질소 플럭스 과잉의 제1 GaN층과 Ga 플럭스 과잉의 제2 GaN층 사이를 경계로 하여 결함(threading dislocation)이 구부러진 뒤 합쳐져 소멸하는 등의 결함 제어가 두드러지고, 표면 SEM 관찰시 전 영역에 걸쳐 크랙 형성이 없는 GaN층이 확인된다.
Subsequently, through the AlGaN layer, as shown in FIG. Defect control such as this is prominent, and when the surface SEM is observed, a GaN layer without crack formation is observed over the entire region.

상기 구조를 토대로 하여 도 7(AlN 버퍼층과 제1 GaN층 사이에 AlGaN층을 삽입하여 성장된 2 마이크론 두께를 갖는 제2 GaN층의 표면 SEM 이미지와, 단면 SEM 이미지)에서 보인 바와 같이 Ga 플럭스 과잉의 제2 GaN층을 기존 0.5 마이크론에서 2 마이크론까지 증가시켜 성장시킨 경우, 약 0.5 마이크론의 질소 과잉 AlGaN층과 질소 과잉의 제1 GaN층이 2마이크론 두께의 제2 GaN층의 완충층 역할을 하여 크랙 발생이 없는 제2 GaN층 성장이 가능함이 확인되었다. Based on the structure, excess Ga flux as shown in FIG. 7 (SEM image and cross-sectional SEM image of a 2 GaN layer having a thickness of 2 microns grown by inserting an AlGaN layer between the AlN buffer layer and the first GaN layer) When the second GaN layer was grown from 0.5 microns to 2 microns in growth, about 0.5 micron of excess AlGaN and excess of 1st GaN layer acted as a buffer layer for the 2 micron thick GaN layer. It was confirmed that the second GaN layer growth without generation was possible.

XRD 측정 결과, 2 마이크론 두께의 제2 GaN층의 경우 (0002) GaN peak의 반치폭(full width at half maximum: FWHM)은 770 arcsec로 기존 0.5 마이크론 두께를 갖는 Ga 플럭스 과잉의 제2 GaN층에 비해 결정성이 향상됨을 확인하였다.As a result of the XRD measurement, the second GaN layer having a thickness of 2 microns (0002) has a full width at half maximum (FWHM) of 770 arcsec, compared to the Ga flux excess second GaN layer having a thickness of 0.5 microns. It was confirmed that crystallinity was improved.

초기 성장층인 AlN 버퍼층 이후 상기 AlN 버퍼층과 질소 과잉 제1 GaN 층의 완충층 역할로서의 AlGaN층을 삽입하여 크랙이 없는 2 마이크론 이상 두께를 갖는 제2 GaN층을 성장시킬 수가 있다. After the AlN buffer layer, which is the initial growth layer, an AlGaN layer serving as a buffer layer between the AlN buffer layer and the excess nitrogen first GaN layer may be inserted to grow a second GaN layer having a thickness of 2 microns or more without cracks.

Claims (6)

분자선 에피탁시 장치의 성장챔버에서, N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜서 제1 금속 N 화합물층을 형성시키는 제1단계;
상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜서 제2 금속 N 화합물층을 형성시키는 제2단계;
상기 제2 금속 N 화합물층 상에 N 플럭스 과잉 상태의 GaN을 증착시켜서 제1 GaN층을 형성시키는 제3단계; 및
상기 제1 GaN층 상에 Ga 과잉의 GaN을 증착시켜서 제2 GaN층을 형성시키는 제4단계;
를 포함하는 것을 특징으로 하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법.A first step of forming a first metal N compound layer by depositing a metal N compound in an N flux excess state on a substrate in a growth chamber of a molecular beam epitaxy device;
A second step of forming a second metal N compound layer by depositing a metal N compound in an excess metal flux state on the first metal N compound layer;
A third step of forming a first GaN layer by depositing GaN in an N flux excess state on the second metal N compound layer; And
A fourth step of forming a second GaN layer by depositing Ga excess GaN on the first GaN layer;
GaN growth method on the silicon substrate by the source flux adjustment, comprising a. 분자선 에피탁시 장치의 성장챔버에서, N 플럭스 과잉 상태의 금속 N 화합물을 기판에 증착시켜서 제1 금속 N 화합물층을 형성시키는 제1단계;
상기 제1 금속 N 화합물층 상에 금속 플럭스 과잉 상태의 금속 N 화합물을 증착시켜서 제2 금속 N 화합물층을 형성시키는 제2단계;
상기 제1 금속 N 화합물층 상에 N 플럭스 과잉 상태의 금속 GaN 화합물을 증착시켜서 금속 GaN 화합물층을 형성시키는 완충층 형성단계;
상기 금속 GaN 화합물층 상에 N 플럭스 과잉 상태의 GaN을 증착시켜서 제1 GaN층을 형성시키는 제3단계; 및
상기 제1 GaN층 상에 Ga 과잉의 GaN을 증착시켜서 제2 GaN층을 형성시키는 제4단계;
를 포함하는 것을 특징으로 하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법.A first step of forming a first metal N compound layer by depositing a metal N compound in an N flux excess state on a substrate in a growth chamber of a molecular beam epitaxy device;
A second step of forming a second metal N compound layer by depositing a metal N compound in an excess metal flux state on the first metal N compound layer;
A buffer layer forming step of forming a metal GaN compound layer by depositing a metal GaN compound in an N flux excess state on the first metal N compound layer;
A third step of forming a first GaN layer by depositing GaN in an N flux excess state on the metal GaN compound layer; And
A fourth step of forming a second GaN layer by depositing Ga excess GaN on the first GaN layer;
GaN growth method on the silicon substrate by the source flux adjustment, comprising a. 제 2 항에 있어서,
상기 금속 GaN 화합물층은 상기 금속과 Ga의 조성비가 다른 다수의 층으로 이루어진 것을 특징으로 하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법.The method of claim 2,
The metal GaN compound layer is a GaN growth method on a silicon substrate by the source flux adjustment, characterized in that consisting of a plurality of layers having a different composition ratio of the metal and Ga. 제 2 항에 있어서,
상기 금속 GaN 화합물층은 질소 플럭스 과잉의 금속 GaN 화합물층과, 금속 과잉의 금속 GaN 화합물층으로 분리돼 이루어진 것을 특징으로 하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법.The method of claim 2,
The metal GaN compound layer is a GaN growth method on a silicon substrate by source flux adjustment, characterized in that consisting of a nitrogen flux excess metal GaN compound layer and the metal excess metal GaN compound layer. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제4단계에서 잉여 Ga 원자에 의해 형성되는 GaN cluster 형성이 방지되도록, 상기 제2 GaN층 성장 중 열처리를 진행하는 것을 특징으로 하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법.The method according to any one of claims 1 to 4,
The GaN growth method on the silicon substrate by adjusting the source flux, characterized in that the heat treatment during the growth of the second GaN layer to prevent the formation of GaN cluster formed by the surplus Ga atoms in the fourth step. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 금속 N 화합물 또는 금속 GaN 화합물에 적용되는 금속은 Al인 것을 특징으로 하는 소스 플럭스 조정에 의한 실리콘 기판 위 GaN 성장방법.The method according to any one of claims 1 to 4,
And a metal applied to the metal N compound or the metal GaN compound is Al.
KR1020100134382A 2010-12-24 2010-12-24 The growth method of gan on si by modulating the source flux KR101121588B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100134382A KR101121588B1 (en) 2010-12-24 2010-12-24 The growth method of gan on si by modulating the source flux

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134382A KR101121588B1 (en) 2010-12-24 2010-12-24 The growth method of gan on si by modulating the source flux

Publications (1)

Publication Number Publication Date
KR101121588B1 true KR101121588B1 (en) 2012-03-06

Family

ID=46141635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134382A KR101121588B1 (en) 2010-12-24 2010-12-24 The growth method of gan on si by modulating the source flux

Country Status (1)

Country Link
KR (1) KR101121588B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517808B1 (en) * 2013-12-31 2015-05-06 전자부품연구원 GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E. C. Piquette 등, "EFFECT OF BUFFER LAYER AND III/V RATIO ON THE SURFACE MORPHOLOGY OF GAN GROWN BY MBE", MRS Internet J. Nitride Semicond. Res. 4S1, G3.77, 1999

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517808B1 (en) * 2013-12-31 2015-05-06 전자부품연구원 GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS

Similar Documents

Publication Publication Date Title
CN108352306B (en) Epitaxial substrate for semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element
US9871162B2 (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
US11651959B2 (en) Method and system for group IIIA nitride growth
CN100524621C (en) Crystalline gallium nitride base compound growth method and semiconductor component containing gallium nitride base compound
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
CN113506777A (en) Epitaxial substrate for semiconductor element and semiconductor element
JP5378128B2 (en) Epitaxial substrate for electronic device and epitaxial substrate for group III nitride electronic device
Pophristic et al. High-conductivity n-AlGaN with high Al mole fraction grown by metalorganic vapor phase deposition
US10700235B2 (en) Production method for group III nitride semiconductor
KR101121588B1 (en) The growth method of gan on si by modulating the source flux
JP4051311B2 (en) Nitride semiconductor crystal growth method
TWI786156B (en) A heterostructure for a high electron mobility transistor and a method of producing the same
JP2012174705A (en) Epitaxial wafer for nitride semiconductor device and manufacturing method of the same
TW201905970A (en) Compound semiconductor and method for producing same
JP2019192697A (en) Semiconductor substrate and manufacturing method of the same
KR101517808B1 (en) GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS
JP5537890B2 (en) Manufacturing method of zinc oxide based semiconductor light emitting device
Beccard et al. Properties of GaInP-based materials for UHB-LED production grown in multiwafer planetary reactors
JP2019112291A (en) Nitride-based thin film composite structure, and production method thereof
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
KR20100105073A (en) Nitride semiconductor substrate, method for fabricating the substrate and light emitting diode including the substrate
TWI728498B (en) Nitride semiconductor substrate
US8026517B2 (en) Semiconductor structures
KR101919353B1 (en) Nitride-based semiconductor nano rod and manufacturing method of the same
Lipski Semi-insulating GaN by Fe-doping in hydride vapor phase epitaxy using a solid iron source

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 9