JP2012174705A - Epitaxial wafer for nitride semiconductor device and manufacturing method of the same - Google Patents

Epitaxial wafer for nitride semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2012174705A
JP2012174705A JP2011031885A JP2011031885A JP2012174705A JP 2012174705 A JP2012174705 A JP 2012174705A JP 2011031885 A JP2011031885 A JP 2011031885A JP 2011031885 A JP2011031885 A JP 2011031885A JP 2012174705 A JP2012174705 A JP 2012174705A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
algan
nitride semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011031885A
Other languages
Japanese (ja)
Inventor
Daisuke Honda
大輔 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011031885A priority Critical patent/JP2012174705A/en
Publication of JP2012174705A publication Critical patent/JP2012174705A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an epitaxial wafer for a nitride semiconductor device without including a V-shaped flaw on a top face caused by a surface unevenness of an AlN ground layer by forming an AlGaN layer of a high Al composition ratio having a smooth top face masking the unevenness on a top face of the AlN ground layer on a Si substrate.SOLUTION: An epitaxial wafer (10) for a nitride semiconductor device comprises an AlN ground layer (2), a morphology improved layer (3) of AlGaN(0.6≤x<1) and an AlGaN buffer layer (4) sequentially laminated on a Si substrate (1) by MOCVD. The morphology improved layer (3) has a top face smoothed by utilizing thermal diffusion.

Description

本発明は、Si基板上にGaNエピタキシャル層を含む窒化物半導体デバイス用のエピタキシャルウエハとその製造方法の改善に関するものである。   The present invention relates to an epitaxial wafer for a nitride semiconductor device including a GaN epitaxial layer on a Si substrate and an improvement of the manufacturing method thereof.

近年では、大口径化可能なSi基板を用いてGaN層をエピタキシャル成長させる技術開発が、コスト低減の観点から盛んに試みられている。しかし、Si基板上に高品質のGaN結晶層を成長させることは容易ではない。その要因としては、Si基板とGaN層との熱膨張係数差および格子定数差に起因して、結晶欠陥、ウエハの反り、およびクラックなどが発生しやすいことがある。   In recent years, technological development for epitaxial growth of a GaN layer using a Si substrate capable of increasing the diameter has been actively attempted from the viewpoint of cost reduction. However, it is not easy to grow a high quality GaN crystal layer on a Si substrate. The cause is that crystal defects, wafer warpage, cracks, and the like are likely to occur due to differences in thermal expansion coefficient and lattice constant between the Si substrate and the GaN layer.

エピタキシャル成長層を厚くすることによって表面近傍の結晶欠陥の低減は可能であるが、他方において層厚の増加に伴ってウエハの反りが増大する傾向になる。このウエハの反りは、基板が大口径になるほど顕著になる。   Although the crystal defects near the surface can be reduced by increasing the thickness of the epitaxial growth layer, the warpage of the wafer tends to increase as the layer thickness increases. The warpage of the wafer becomes more prominent as the substrate becomes larger in diameter.

特開2000−277441号公報の特許文献1は、n型Si基板の(111)面上にAlN層とAl0.25Ga0.75N層を順に積層し、その上にGaN層を成長させることによって、GaN層の表面が鏡面状になって、クラックやピットが観察されなかったと述べている。特許文献1はまた、n型Si基板の(111)面上に、AlN層、Al0.80Ga0.20N層、Al0.60Ga0.40N層、Al0.40Ga0.60N層、およびAl0.25Ga0.75N層を順に積層し、その上にGaN層を成長させることによって、GaN層の上面が鏡面状になってクラックやピットが観察されなかったとも述べている。 Japanese Patent Application Laid-Open No. 2000-277441 discloses that an AlN layer and an Al 0.25 Ga 0.75 N layer are sequentially stacked on a (111) surface of an n-type Si substrate, and a GaN layer is grown thereon. As a result, the surface of the GaN layer becomes mirror-like and no cracks or pits are observed. Patent Document 1 also discloses an AlN layer, an Al 0.80 Ga 0.20 N layer, an Al 0.60 Ga 0.40 N layer, an Al 0.40 Ga 0. By laminating a 60 N layer and an Al 0.25 Ga 0.75 N layer in this order and growing a GaN layer thereon, the top surface of the GaN layer becomes mirror-like and no cracks or pits are observed. Says.

特開2007−250721号公報の特許文献2は、Si基板の(111)面上にAlNバッファ層とAlGaN中間層を順に積層し、その上にAl組成比が互いに異なる2種のAlGaN層をペア数が21以上70未満になるまで交互に積層し、さらにその上にGaN層を成長させることによって、GaN層中のストレスが抑制されて結晶性と平坦性が向上すると述べている。   Japanese Patent Laid-Open No. 2007-250721 discloses a technique in which an AlN buffer layer and an AlGaN intermediate layer are sequentially stacked on a (111) surface of a Si substrate, and two types of AlGaN layers having different Al composition ratios are formed thereon. It is stated that by alternately laminating until the number reaches 21 or more and less than 70 and further growing a GaN layer thereon, stress in the GaN layer is suppressed and crystallinity and flatness are improved.

特開2000−277441号公報JP 2000-277441 A 特開2007−250721号公報JP 2007-250721 A

Si基板を用いて高品質のGaN層をエピタキシャル成長させるためには、Si基板とGaN層とが反応を生じやすいという理由から、特許文献1および2におけるように、一般的にSi基板上にAlN下地層を形成する必要がある。   In order to epitaxially grow a high-quality GaN layer using a Si substrate, the Si substrate and the GaN layer are likely to react with each other. It is necessary to form a stratum.

しかし、AlN結晶は粒状成長しやすい特性を有するので、AlN層を堆積させる際に、AlN層の表面に凹凸が形成されやすい傾向にある。その結果、AlN下地層上にAlGaN層を成長せる場合に、AlN下地層の表面凹凸に起因して、AlGaN層の上面の平滑性が悪化することが考えられる。   However, since the AlN crystal has a characteristic of easily growing in a granular form, when the AlN layer is deposited, irregularities tend to be easily formed on the surface of the AlN layer. As a result, when an AlGaN layer is grown on the AlN underlayer, the smoothness of the upper surface of the AlGaN layer may be deteriorated due to surface irregularities of the AlN underlayer.

図2は、MOCVD(有機金属化学気相堆積)装置を用いてSi基板上にAlN下地層とAl0.7Ga0.3N層を順に積層させた場合において、Al0.7Ga0.3N層の表面のSEM(走査型電子顕微鏡)写真を示している。このSEM写真の底部に示された白い線分のスケールは、1μmの長さを示している。図2において観察されるように、AlN下地層上にAl0.7Ga0.3N層を成長させた場合には、Al0.7Ga0.3N層の表面に多くの窪みが形成されていることが確認できる。 FIG. 2 shows a case in which an Al 0.7 Ga 0.. 0 layer is formed by sequentially laminating an AlN underlayer and an Al 0.7 Ga 0.3 N layer on a Si substrate using a MOCVD (metal organic chemical vapor deposition) apparatus . 3 shows an SEM (scanning electron microscope) photograph of the surface of the N layer. The scale of the white line segment shown at the bottom of this SEM photograph shows a length of 1 μm. As observed in FIG. 2, when an Al 0.7 Ga 0.3 N layer is grown on the AlN underlayer, many depressions are formed on the surface of the Al 0.7 Ga 0.3 N layer. Can be confirmed.

図3は、Si基板上にAlN下地層、Al0.7Ga0.3N層、およびAl0.4Ga0.6N層を順に積層した場合において、その積層の断面を示すTEM(透過型電子顕微鏡)写真である。このTEM写真の底部に示された10目盛のスケールの全長は、2μmの長さを表している。図3において観察されるように、最上層であるAl0.4Ga0.6N層の表面にV字状の大きな欠陥(窪み)が生じていることが分かる。 FIG. 3 shows a TEM (transmission) showing a cross section of an AlN underlayer, an Al 0.7 Ga 0.3 N layer, and an Al 0.4 Ga 0.6 N layer sequentially stacked on a Si substrate. It is a type | mold electron microscope) photograph. The total length of the 10-scale scale shown at the bottom of the TEM photograph represents a length of 2 μm. As observed in FIG. 3, it can be seen that large V-shaped defects (dents) are formed on the surface of the uppermost Al 0.4 Ga 0.6 N layer.

図4は、図3に示されたV字状欠陥を拡大して示すTEM写真である。このTEM写真の底部に示された10目盛のスケールの全長は、300nmの長さを表している。図4において観察されるように、Al0.7Ga0.3N膜の表面窪みはその上のAl0.4Ga0.6N層の成長によって埋められているが、その窪みを引継いでAl0.4Ga0.6N層の表面にV字状の大きな欠陥が生じていることが分かる。すなわち、下層の上面の窪みが上層の上面V字欠陥形成の原因となっていることが分かる。 4 is an enlarged TEM photograph showing the V-shaped defect shown in FIG. The total length of the scale of 10 scales shown at the bottom of this TEM photograph represents a length of 300 nm. As observed in FIG. 4, the surface depression of the Al 0.7 Ga 0.3 N film is filled by the growth of the Al 0.4 Ga 0.6 N layer thereon, but the depression is taken over. It can be seen that large V-shaped defects are generated on the surface of the Al 0.4 Ga 0.6 N layer. That is, it can be seen that the depression on the upper surface of the lower layer causes the formation of the upper surface V-shaped defect.

図5は、Si基板上にAlN下地層、Al0.7Ga0.3N層、Al0.4Ga0.6N層、Al0.1Ga0.9N層、およびGaN層を順に積層し場合に、その積層の破断断面を示すSEM写真である。このSEM写真の底部に示された白い線分のスケールは、100nmの長さを示している。図5において観察されるように、最上層であるGaN層の表面にV字状の大きな欠陥(窪み)が生じていることが分かる。図3と4に関連して述べたように、Al0.4Ga0.6N層にV字状の大きな欠陥が生じたのと同様の理由で、GaN層中に生じたV字状欠陥も下層の上面窪みに起因して生じていると考えられる。 FIG. 5 shows an AlN underlayer, an Al 0.7 Ga 0.3 N layer, an Al 0.4 Ga 0.6 N layer, an Al 0.1 Ga 0.9 N layer, and a GaN layer in this order on a Si substrate. It is a SEM photograph which shows the fracture section of the lamination when laminating. The scale of the white line segment shown at the bottom of this SEM photograph shows a length of 100 nm. As can be seen in FIG. 5, it can be seen that large V-shaped defects (dents) are formed on the surface of the GaN layer that is the uppermost layer. As described in connection with FIGS. 3 and 4, V-shaped defects generated in the GaN layer for the same reason that large V-shaped defects occurred in the Al 0.4 Ga 0.6 N layer. Is considered to be caused by the upper surface depression of the lower layer.

以上のような結果から、AlN下地層上にAlGaN層を成長させた際に形成されるAlGaN層の上面窪みが、GaN層の表面におけるV字状欠陥形成の原因となっているといえる。そして、それらのV字状欠陥は、窒化物半導体デバイス用エピタキシャルウエハにおいては重大な欠陥となる。   From the above results, it can be said that the upper surface depression of the AlGaN layer formed when the AlGaN layer is grown on the AlN underlayer is the cause of V-shaped defect formation on the surface of the GaN layer. These V-shaped defects become serious defects in the epitaxial wafer for nitride semiconductor devices.

ところで、一般的にAlGaN層は、GaN層に比べて横方向成長しにくく、とくにそのAl組成比が大きくなるほど横方向成長しにくくなる。したがって、AlGaN層のAl組成比が小さいほどAlN下地層の表面窪みを埋めやすいと考えられ、逆にAlGaN層のAl組成比が大きいほどAlN下地層の表面窪みを埋めることが難しいと考えられる。   By the way, in general, an AlGaN layer is less likely to grow laterally than a GaN layer. In particular, the AlGaN layer is less likely to grow laterally as the Al composition ratio increases. Therefore, it is considered that the surface depression of the AlN underlayer is easier to fill as the Al composition ratio of the AlGaN layer is smaller, and conversely, the surface depression of the AlN underlayer is more difficult to fill as the Al composition ratio of the AlGaN layer is larger.

したがって、特許文献1において特にAlN下地層上にAl0.8Ga0.2N層を成長させた場合には、AlN下地層上にAl0.7Ga0.3N層を成長させた場合の図2の観察結果と同様に、Al0.8Ga0.2N層の表面にはAlN下地層の窪みに起因する表面粗さが生じると考えられる。その結果、それらの表面窪みを含むAlGaN層上に形成されるGaN層の上面にはV字状の大きな欠陥が生じると考えられる。 Therefore, in Patent Document 1, when an Al 0.8 Ga 0.2 N layer is grown on the AlN underlayer, in particular, an Al 0.7 Ga 0.3 N layer is grown on the AlN underlayer. Similar to the observation result of FIG. 2, it is considered that the surface roughness due to the depression of the AlN underlayer is generated on the surface of the Al 0.8 Ga 0.2 N layer. As a result, it is considered that a large V-shaped defect is generated on the upper surface of the GaN layer formed on the AlGaN layer including those surface depressions.

特許文献2においては、AlN下地層上にAl0.26Ga0.74N層を形成している。その特許文献2自体は述べていないが、横方向成長しやすいAl組成比の小さいAl0.26Ga0.74N層を積層することによって、AlN下地層の表面凹凸をマスクして平坦化できていると考えられる。 In Patent Document 2, an Al 0.26 Ga 0.74 N layer is formed on an AlN underlayer. Although the patent document 2 itself is not described, the Al 0.26 Ga 0.74 N layer having a small Al composition ratio that easily grows in the lateral direction can be laminated to mask the surface unevenness of the AlN underlayer and planarize. It is thought that.

他方、AlN下地層の格子定数がSi基板に比べて小さいことに起因するエピタキシャルウエハの反りを低減させる観点からは、AlN下地層上に形成するAlGa1−xN層(0<x<1)のAl組成比xは大きい方が好ましい。なぜならば、そのAlGa1−xN層上に積層されるAlGa1−yN層(0≦y<x)との格子定数差が大きいほど(すなわちAl組成比差x−yが大きいほど)、格子定数差に起因するウエハの反りを全体として低減させることができるからである。 On the other hand, from the viewpoint of reducing the warpage of the epitaxial wafer caused by the lattice constant of the AlN underlayer being smaller than that of the Si substrate, the Al x Ga 1-x N layer (0 <x <) formed on the AlN underlayer. The Al composition ratio x of 1) is preferably larger. This is because the larger the difference in lattice constant from the Al y Ga 1-y N layer (0 ≦ y <x) stacked on the Al x Ga 1-x N layer (that is, the Al composition ratio difference xy is smaller). This is because the warpage of the wafer due to the difference in lattice constant can be reduced as a whole.

換言すれば、AlN下地層上に形成するAlGa1−xN層(0<x<1)のAl組成比xが小さい場合は、そのAlGa1−xN層(0<x<1)上に積層するAlGa1−yN層(0≦y<x)との格子定数差(Al組成比差x−y)による応力が小さくなり、ウエハの反りを低減させる応力が小さくなるので好ましくない。 In other words, when the Al composition ratio x of the Al x Ga 1-x N layer (0 <x <1) formed on the AlN underlayer is small, the Al x Ga 1-x N layer (0 <x < 1) Stress due to the difference in lattice constant (Al composition ratio difference xy) with the Al y Ga 1-y N layer (0 ≦ y <x) stacked on the surface is reduced, and the stress that reduces the warpage of the wafer is reduced. This is not preferable.

このような理由から、Si基板とAlN下地層との格子定数差に起因するウエハの反りを低減させるためには、AlN下地層に接して高いAl組成比のAlGaN層を形成するのが望ましい。   For this reason, in order to reduce the warpage of the wafer due to the difference in lattice constant between the Si substrate and the AlN underlayer, it is desirable to form an AlGaN layer having a high Al composition ratio in contact with the AlN underlayer.

しかし、前述のように、高いAl組成比のAlGaN層は、横方向成長しにくいので、AlN下地層の表面に形成された凹凸をマスクして平坦化することは困難である。   However, as described above, since an AlGaN layer having a high Al composition ratio is difficult to grow in the lateral direction, it is difficult to flatten it by masking the unevenness formed on the surface of the AlN underlayer.

そこで、本発明の主要な目的は、Si基板上のAlN下地層の上面における凹凸をマスクするように平滑な上面を有する高Al組成比のAlGaN層形成し、AlN下地層の上面凹凸に起因するV字欠陥を上表面に含まない窒化物半導体デバイス用エピタキシャルウエハを提供する。   Therefore, the main object of the present invention is to form an AlGaN layer having a high Al composition ratio having a smooth upper surface so as to mask the unevenness on the upper surface of the AlN underlayer on the Si substrate, resulting from the upper surface unevenness of the AlN underlayer. An epitaxial wafer for a nitride semiconductor device that does not include a V-shaped defect on its upper surface is provided.

本発明の1つの態様によれば、窒化物半導体デバイス用エピタキシャルウエハは、Si基板上にMOCVDで順次積層されたAlN下地層、AlGa1−xN(0.6≦x<1)のモフォロジー改善層、AlGaNバッファ層を含み、そのモフォロジー改善層は熱拡散を利用して平滑化された上表面を有することを特徴としている。 According to one aspect of the present invention, an epitaxial wafer for a nitride semiconductor device includes an AlN underlayer, Al x Ga 1-x N (0.6 ≦ x <1), which is sequentially stacked on a Si substrate by MOCVD. It includes a morphology improving layer and an AlGaN buffer layer, and the morphology improving layer has an upper surface smoothed by utilizing thermal diffusion.

本発明のもう1つの態様によれば、窒化物半導体デバイス用エピタキシャルウエハの製造方法は、Si基板上に、AlN下地層、AlGa1−xN(0.6≦x<1)のモフォロジー改善層、およびAlGaNバッファ層を順にMOCVDによって積層する工程を含み、そのモフォロジー改善層は第1の基板温度においてIII族元素用原料ガスとV族元素用原料ガスを供給することによって堆積され、その後に第1の基板温度より高い第2の基板温度においてIII族元素用原料ガスの供給を停止してV族元素用原料ガスのみを供給することによって熱拡散生じさせ、これによってモフォロジー改善層の上面が平滑化されることを特徴としている。 According to another aspect of the present invention, a method of manufacturing an epitaxial wafer for a nitride semiconductor device includes a morphology of an AlN underlayer and Al x Ga 1-x N (0.6 ≦ x <1) on a Si substrate. A step of laminating an improvement layer and an AlGaN buffer layer in sequence by MOCVD, wherein the morphology improvement layer is deposited by supplying a group III element source gas and a group V element source gas at a first substrate temperature, and thereafter Then, the supply of the group III element source gas is stopped at the second substrate temperature higher than the first substrate temperature, and only the group V element source gas is supplied to cause thermal diffusion, whereby the top surface of the morphology improving layer Is smoothed.

なお、AlGaNバッファ層は順に積層されたAlGa1−xN(0.6≦x<1)の第1サブバッファ層、AlGa1−yN(0<y<x)の第2サブバッファ層、AlGa1−zN(0<z<y)の第3サブバッファ層を含む多層バッファ層であることが好ましい。 The AlGaN buffer layer is a first sub-buffer layer of Al x Ga 1-x N (0.6 ≦ x <1) and a second layer of Al y Ga 1-y N (0 <y <x), which are sequentially stacked. A multilayer buffer layer including a sub-buffer layer and a third sub - buffer layer of Al z Ga 1-z N (0 <z <y) is preferable.

本発明によれば、モフォロジー改善層の上面が平滑化されているので、その上のバッファ層も平滑な上面を有し、上面にV字状欠陥を含まないエピタキシャルウエハを窒化物半導体デバイス用に提供することができる。また、バッファ層を多層バッファ層で形成した場合に、全体として特に反りが低減された平坦なエピタキシャルウエハを提供することができる。   According to the present invention, since the top surface of the morphology improving layer is smoothed, the buffer layer thereabove also has a smooth top surface, and an epitaxial wafer having no V-shaped defect on the top surface is used for a nitride semiconductor device. Can be provided. Further, when the buffer layer is formed of a multilayer buffer layer, it is possible to provide a flat epitaxial wafer having a particularly reduced warpage as a whole.

本発明の一実施形態による窒化物半導体デバイス用エピタキシャルウエハの積層構造を示す模式的断面図である。1 is a schematic cross-sectional view showing a laminated structure of an epitaxial wafer for nitride semiconductor devices according to an embodiment of the present invention. 従来技術によってSi基板上にAlN下地層とAl0.7Ga0.3N層を順に成長させたウエハの上表面を示すSEM写真である。On a Si substrate by conventional techniques is a SEM photograph showing the top surface of the wafer was grown AlN underlayer and Al 0.7 Ga 0.3 N layer in this order. 従来技術によってSi基板上にAlN下地層、Al0.7Ga0.3N層、およびAl0.4Ga0.6N層を順に積層したウエハの積層断面を示すTEM写真である。AlN underlayer on the Si substrate by conventional techniques, Al 0.7 Ga 0.3 N layer, and an Al 0.4 Ga 0.6 N layer is a TEM photograph showing a laminated cross-section of the stacked wafer in order. 図3に示されたV字状欠陥を拡大して示すTEM写真である。It is a TEM photograph which expands and shows the V-shaped defect shown by FIG. 従来技術によってSi基板上にAlN下地層、Al0.7Ga0.3N層、Al0.4Ga0.6N層、Al0.1Ga0.9N層、およびGaN層を順に積層したウエハの破断断面を示すSEM写真である。An AlN underlayer, an Al 0.7 Ga 0.3 N layer, an Al 0.4 Ga 0.6 N layer, an Al 0.1 Ga 0.9 N layer, and a GaN layer are sequentially stacked on a Si substrate by a conventional technique. It is a SEM photograph which shows the fracture | rupture cross section of the done wafer. 本発明によってSi基板上にAlN下地層とAl0.7Ga0.3N層を順に成長させたウエハの上表面を示すSEM写真である。The AlN underlayer and Al 0.7 Ga 0.3 N layer on a Si substrate by the present invention is a SEM photograph showing a surface on the wafer grown in this order.

<構造>
図1は、本発明の一実施形態による窒化物半導体デバイス用エピタキシャルウエハの積層構造を示す模式的断面図である。なお、この模式図において、各層の厚さは図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
<Structure>
FIG. 1 is a schematic cross-sectional view showing a laminated structure of an epitaxial wafer for nitride semiconductor devices according to an embodiment of the present invention. In this schematic diagram, the thickness of each layer is appropriately changed for clarity and simplification of the drawings, and does not represent an actual dimensional relationship.

図1のウエハ10は、Si基板1上においてMOCVDを利用して順次積層されたAlN下地層2、AlGa1−xN(0.6≦x<1)からなるモフォロジー改善層3、多層バッファ層4、窒化物半導体チャネル層5、および窒化物半導体電子供給層6を含んでいる。 A wafer 10 in FIG. 1 includes an AlN underlayer 2 sequentially laminated on a Si substrate 1 using MOCVD, a morphology improving layer 3 made of Al x Ga 1-x N (0.6 ≦ x <1), a multilayer A buffer layer 4, a nitride semiconductor channel layer 5, and a nitride semiconductor electron supply layer 6 are included.

Si基板1の上方において良好な結晶性のGaN層を成長させるためには、Siの(111)面を基板面として用いることが望ましい。また、Si基板とGaN層が直接接して反応することがないように、下地層2としては障壁の役割が求められ、前述のようにGaを含まないAlN下地層を形成することが望ましい。   In order to grow a good crystalline GaN layer above the Si substrate 1, it is desirable to use the Si (111) surface as the substrate surface. Further, the base layer 2 is required to play a role of a barrier so that the Si substrate and the GaN layer are not in direct contact with each other, and it is desirable to form an AlN base layer that does not contain Ga as described above.

モフォロジー改善層3は、下地層2の上面に形成されている凹凸の窪みを埋めて、ウエハの上面の平滑性を向上させる役割を担う。具体的には、上述のようにAlGa1−xN(0.6≦x<1)が、モフォロジー改善層3として用いられる。このモフォロジー改善層3は、層成長させられた後に、層成長をともなうことなく熱拡散を利用して表面が平滑化された層である。 The morphology improving layer 3 plays a role of improving the smoothness of the upper surface of the wafer by filling the concaves and convexes formed on the upper surface of the underlayer 2. Specifically, Al x Ga 1-x N (0.6 ≦ x <1) is used as the morphology improving layer 3 as described above. The morphology improving layer 3 is a layer whose surface is smoothed using thermal diffusion without layer growth after the layer is grown.

図1の場合、多層バッファ層4において、AlGa1−xNモフォロジー改善層3のAl組成比xと同一のAl組成比xを有する第1のAlGaNサブバッファ層41、Al組成比yを有する第2のAlGaNサブバッファ層42、およびAl組成比zを有する第3のサブバッファ層43が順に積層されている。そして、これらの第1、第2、および第3のサブバッファ層のAl組成比x、y、およびzは、x>y>zの関係を満たすように設定されている。すなわち、多層バッファ層4において、上層のサブバッファ層ほど小さなAl組成比を有している。 In the case of FIG. 1, in the multilayer buffer layer 4, the first AlGaN sub-buffer layer 41 having the same Al composition ratio x as the Al composition ratio x of the Al x Ga 1-x N morphology improvement layer 3 is represented by the Al composition ratio y. A second AlGaN subbuffer layer 42 having an Al composition ratio z and a third subbuffer layer 43 having an Al composition ratio z are sequentially stacked. The Al composition ratios x, y, and z of the first, second, and third sub-buffer layers are set so as to satisfy the relationship x>y> z. That is, the multilayer buffer layer 4 has a smaller Al composition ratio as the upper sub-buffer layer.

なお、AlGa1−xNモフォロジー改善層3および第1のAlGa1−xNサブバッファ層41のAl組成比xは大きい方が好ましい。なぜならば、前述のように、第1のAlGa1−xNサブバッファ層とその上に積層される第2のAlGa1−yNサブバッファ層(0≦y<x)との格子定数差が大きいほど、その格子定数差に起因してウエハの反りを低減させる応力が大きくなるからである。すなわち、第1のAlGa1−xNサブバッファ層と第2のAlGa1−yNサブバッファ層とのAl組成比の差(x−y)が大きいほど、ウエハの反りが低減され得る。 The Al composition ratio x of the Al x Ga 1-x N morphology improving layer 3 and the first Al x Ga 1-x N subbuffer layer 41 is preferably larger. This is because, as described above, the first Al x Ga 1-x N sub-buffer layer and the second Al y Ga 1-y N sub-buffer layer (0 ≦ y <x) stacked on the first Al x Ga 1-x N sub-buffer layer. This is because the larger the lattice constant difference, the greater the stress that reduces the warpage of the wafer due to the lattice constant difference. That is, the warp of the wafer decreases as the difference (xy) in the Al composition ratio between the first Al x Ga 1-x N sub-buffer layer and the second Al y Ga 1-y N sub-buffer layer increases. Can be done.

図1の窒化物半導体デバイス用エピタキシャルウエハはバッファ層4上にチャネル層5と電子供給層6を含み、このウエハはヘテロ接合FET(電界効果トランジスタ)の作製に用いられることが想定されている。このチャネル層5の材料としては、例えばGaN、AlGaN、InGaN、AlGaInNなどを用いることができる。   The epitaxial wafer for a nitride semiconductor device in FIG. 1 includes a channel layer 5 and an electron supply layer 6 on a buffer layer 4, and this wafer is assumed to be used for manufacturing a heterojunction FET (field effect transistor). As the material of the channel layer 5, for example, GaN, AlGaN, InGaN, AlGaInN, or the like can be used.

電子供給層6の材料としても、窒化物系化合物半導体が用いられ得る。なお、チャネル層5の格子定数aと電子供給層6の格子定数aとはa>aの関係を満たし、チャネル層5のバンドギャップEgと電子供給層6のバンドギャップEgとはEg<Egの関係を満たす。これらの格子定数とバンドギャップの関係を満たせば、電子供給層6の材料は特には限定されない。例えば、チャネル層5にGaNを使用した場合には、電子供給層6にはAlGaN、AlNなどが使用することができる。また、チャネル層5にInGaNを使用した場合には、電子供給層にはGaNなどを使用でき、さらにチャネル層5にInNを使用した場合には、電子供給層6にはGaN、InGaNなどを使用することができる。 A nitride compound semiconductor can also be used as the material of the electron supply layer 6. Note that the lattice constant a 2 of the lattice constants a 1 and the electron supply layer 6 of the channel layer 5 a 1> satisfy the relation of a 2, the band gap Eg 2 of the band gap Eg 1 and the electron supply layer 6 of the channel layer 5 Satisfies the relationship of Eg 1 <Eg 2 . If the relationship between the lattice constant and the band gap is satisfied, the material of the electron supply layer 6 is not particularly limited. For example, when GaN is used for the channel layer 5, AlGaN, AlN, or the like can be used for the electron supply layer 6. When InGaN is used for the channel layer 5, GaN or the like can be used for the electron supply layer, and when InN is used for the channel layer 5, GaN, InGaN or the like is used for the electron supply layer 6. can do.

<製造方法>
図1に示す断面構造を有する窒化ガリウム系のエピタキシャルウエハ10は、MOCVD法を利用して、以下のように製造することができる。まず、Si基板1上に、AlN下地層2を形成する。続いてAlN下地層2上に、AlGa1−xN(0.6≦x<1)からなるモフォロジー改善層3をMOCVDと熱拡散を利用して形成する。
<Manufacturing method>
The gallium nitride-based epitaxial wafer 10 having the cross-sectional structure shown in FIG. 1 can be manufactured as follows using the MOCVD method. First, an AlN underlayer 2 is formed on the Si substrate 1. Subsequently, a morphology improving layer 3 made of Al x Ga 1-x N (0.6 ≦ x <1) is formed on the AlN underlayer 2 using MOCVD and thermal diffusion.

ここで、モフォロジー改善層3を形成する方法について、より詳細に説明する。まず、Si基板上1にAlN下地層2を形成した際に、堆積するAlN結晶は粒成長しやすい特性を有するので、AlN下地層2の表面に凹凸が形成される。したがって、そのような表面凹凸を有するAlN下地層2上に高いAl組成比のAlGa1−xN(0.6≦x<1)モフォロジー改善層3をMOCVDで成長させれば、そのAlN下地層2の表面凹凸に起因して、成長したモフォロジー改善層の表面は図2に示されているような多くの窪みを含んでいる。 Here, the method for forming the morphology improving layer 3 will be described in more detail. First, when the AlN underlayer 2 is formed on the Si substrate 1, the deposited AlN crystal has a characteristic of easily growing grains, so that irregularities are formed on the surface of the AlN underlayer 2. Therefore, if the Al x Ga 1-x N (0.6 ≦ x <1) morphology improving layer 3 having a high Al composition ratio is grown on the AlN underlayer 2 having such surface irregularities by MOCVD, the AlN Due to the surface irregularities of the underlayer 2, the surface of the grown morphology improving layer contains many depressions as shown in FIG. 2.

そこで、モフォロジー改善層を成長させた後に、熱拡散を利用して、モフォロジー改善層の表面における多くの窪みを埋め込んで平滑化するのである。具体的には、モフォロジー改善層を成長させた後に、III族元素源となるTMG(トリメチルガリウム)とTMA(トリメチルアルミニュウム)を全く供給せずに、キャリアガスである窒素ガスもしくは水素ガスとV族元素源であるアンモニア(NH)ガスを供給した状態で基板温度が上昇させられる。 Therefore, after growing the morphology improving layer, thermal diffusion is used to bury and smooth many depressions on the surface of the morphology improving layer. Specifically, after growing the morphology improving layer, nitrogen gas or hydrogen gas as a carrier gas and group V are not supplied without supplying TMG (trimethylgallium) and TMA (trimethylaluminum) as group III element sources. The substrate temperature is raised while ammonia (NH 3 ) gas, which is an element source, is supplied.

こうすれば、モフォロジー改善層の表面でAlGa1−xN(0.6≦x<1)が一旦熱分解され、Ga原子、Al原子、またはAlGaN分子が層表面または層表面近傍で拡散移動する過程において、表面エネルギーが低い窪み部分で固体中に再び取り込まれて再結合し、こうして窪みが埋め込まれると考えられる。その結果、モフォロジー改善層3の表面が窪みを含まない平滑面に変換されると考えられる。 In this way, Al x Ga 1-x N (0.6 ≦ x <1) is once thermally decomposed on the surface of the morphology improving layer, and Ga atoms, Al atoms, or AlGaN molecules are diffused at or near the layer surface. In the process of moving, it is considered that the recess is filled again with the solid in the recess portion having a low surface energy, and thus the recess is embedded. As a result, it is considered that the surface of the morphology improving layer 3 is converted into a smooth surface that does not include a depression.

なお、モフォロジー改善層3の表面を平滑化するための熱分解、熱拡散、および窪み部における再結合を制御する条件としては、基板温度、雰囲気圧力、加熱処理中における供給ガスの供給量および供給比率などが挙げられる。すなわち、モフォロジー改善層の平滑化の速度は、基板温度、雰囲気圧力、加熱処理中における供給ガスの供給量および供給比率などにより変化する。例えば、基板温度が高くなるほど熱分解と熱拡散が促進され、雰囲気圧力が高くてNHガスの比率が大きいほど分解が抑制されまた再結合が促進される傾向になる。 The conditions for controlling thermal decomposition, thermal diffusion, and recombination in the depressions for smoothing the surface of the morphology improving layer 3 include substrate temperature, atmospheric pressure, supply amount and supply of supply gas during heat treatment. Examples include ratios. That is, the smoothing speed of the morphology improving layer varies depending on the substrate temperature, the atmospheric pressure, the supply amount of the supply gas during the heat treatment, the supply ratio, and the like. For example, thermal decomposition and thermal diffusion are promoted as the substrate temperature increases, and decomposition is suppressed and recombination is promoted as the atmospheric pressure is higher and the ratio of NH 3 gas is larger.

上述のようにして表面が平滑化されたモフォロジー改善層3上には、前述のように多層バッファ層4、チャネル層5、および電子供給層6が順にMOCVDによって形成される。こうして、窒化ガリウム系のエピタキシャルウエハ10が作製され得る。   On the morphology improving layer 3 whose surface is smoothed as described above, the multilayer buffer layer 4, the channel layer 5, and the electron supply layer 6 are sequentially formed by MOCVD as described above. Thus, the gallium nitride based epitaxial wafer 10 can be fabricated.

以下において、図1を参照しつつ、本発明の一実施例による窒化物半導体デバイス用エピタキシャルウエハの作製についてより具体的に説明する。   Hereinafter, the fabrication of an epitaxial wafer for nitride semiconductor devices according to an embodiment of the present invention will be described more specifically with reference to FIG.

Si基板1の(111)面上において、厚さ180nmのAlN下地層2が、基板温度1100℃のもとでMOCVDによって成長させられた。なお、原料としては、アンモニアガスとTMAが使用された。   On the (111) plane of the Si substrate 1, an AlN underlayer 2 having a thickness of 180 nm was grown by MOCVD at a substrate temperature of 1100 ° C. As raw materials, ammonia gas and TMA were used.

AlN下地層2上には、原料としてアンモニアガス、TMG、およびTMAを用いて、厚さ0.1μmのAl0.7Ga0.3Nのモフォロジー改善層3が成長させられた。この成長時において、基板温度は1100℃とし、ガス圧力は13.3kPaとした。続いて、TMGおよびTMAの供給を止め、キャリアガスとアンモニアのみを引き続き供給し、基板温度を1200℃に上昇させ、ガス圧力を13.3kPaに維持した状態で、10分間の加熱反応によって、モフォロジー改善層3の表面の平滑化を行った。 On the AlN underlayer 2, an Al 0.7 Ga 0.3 N morphology improving layer 3 having a thickness of 0.1 μm was grown using ammonia gas, TMG, and TMA as raw materials. During this growth, the substrate temperature was 1100 ° C. and the gas pressure was 13.3 kPa. Subsequently, the supply of TMG and TMA was stopped, only the carrier gas and ammonia were continuously supplied, the substrate temperature was raised to 1200 ° C., and the gas pressure was maintained at 13.3 kPa, and the morphology was changed by heating reaction for 10 minutes. The surface of the improvement layer 3 was smoothed.

図6は、こうして形成されたAl0.7Ga0.3Nモフォロジー改善層3の平滑な表面を示すSEM写真である。なお、このSEM写真における白い三角のマークはSEM写真の焦点合わせのための目印である。また、この写真の底部に示された白い線分のスケールは、1μmの長さを示している。この図6と前述の図2との比較から明らかなように、本実施例によるモフォロジー改善層3の表面は極めて平滑であることが分かるであろう。 FIG. 6 is an SEM photograph showing the smooth surface of the Al 0.7 Ga 0.3 N morphology improving layer 3 formed in this way. The white triangular mark in the SEM photograph is a mark for focusing the SEM photograph. The scale of the white line segment shown at the bottom of this photograph shows a length of 1 μm. As is apparent from a comparison between FIG. 6 and FIG. 2 described above, it can be seen that the surface of the morphology improving layer 3 according to this example is extremely smooth.

Al0.7Ga0.3Nモフォロジー改善層3上には、厚さ0.3μmのAl0.7Ga0.3N第1サブバッファ層41、厚さ0.4μmのAl0.4Ga0.6N第2サブバッファ層42、厚さ0.7μmのAl0.1Ga0.9N第3サブバッファ層43が、基板温度1150℃とガス圧力13.3kPaの条件のもとで積層され、これによって多層バッファ層4が形成された。 On the Al 0.7 Ga 0.3 N morphology improving layer 3, an Al 0.7 Ga 0.3 N first subbuffer layer 41 having a thickness of 0.3 μm and an Al 0.4 Ga layer having a thickness of 0.4 μm. A 0.6 N second sub-buffer layer 42 and a 0.7 μm thick Al 0.1 Ga 0.9 N third sub-buffer layer 43 are formed under conditions of a substrate temperature of 1150 ° C. and a gas pressure of 13.3 kPa. The multilayer buffer layer 4 was formed by stacking.

多層バッファ層4上には、基板温度1100℃のもとで、GaNからなるチャネル層5(格子定数a=0.3189nm、Eg=3.42eV)が2μmの厚さに成長させられた。その上に、基板温度1100℃のもとで、Al0.2Ga0.8Nからなる電子供給層6(a=0.3166nm、Eg=4.02eV)が、20nmの厚さに成長させられた。 On the multilayer buffer layer 4, a channel layer 5 (lattice constant a 1 = 0.3189 nm, Eg 1 = 3.42 eV) made of GaN was grown at a substrate temperature of 1100 ° C. to a thickness of 2 μm. . On top of that, an electron supply layer 6 (a 2 = 0.3166 nm, Eg 2 = 4.02 eV) made of Al 0.2 Ga 0.8 N at a substrate temperature of 1100 ° C. has a thickness of 20 nm. It was made to grow.

以上のようにモフォロジー改善層3を含めた結果として、多層バッファ層4、GaNチャネル層5、およびAlGaN電子供給層を含む積層膜中にV字状欠陥は生じなかった。   As a result of including the morphology improving layer 3 as described above, V-shaped defects did not occur in the multilayer film including the multilayer buffer layer 4, the GaN channel layer 5, and the AlGaN electron supply layer.

さらには、AlGa1−xNの第1サブバッファ層41とAlGa1−yN(0≦y<x)の第2サブバッファ層42とのAl組成比の差(x−y)が大きいので(すなわち格子定数差が大きいので)、Si基板1とAlN下地層2との格子定数差に起因する反りを緩和させる応力が大きくなり、その結果としてウエハ全体としての反りを無くすことができた。 Furthermore, the difference in Al composition ratio between the first sub-buffer layer 41 of Al x Ga 1-x N and the second sub-buffer layer 42 of Al y Ga 1-y N (0 ≦ y <x) (xy) ) Is large (that is, the lattice constant difference is large), the stress that reduces the warp caused by the lattice constant difference between the Si substrate 1 and the AlN underlayer 2 is increased, and as a result, the warp of the entire wafer is eliminated. I was able to.

以上のように、本発明によれば、モフォロジー改善層の効果によって、平滑な表面を有するエピタキシャルウエハを窒化物半導体デバイスの用途として提供することができる。また、バッファ層を多層バッファ層で形成した場合に、全体として特に反りが低減されたエピタキシャルウエハを提供することができる。   As described above, according to the present invention, an epitaxial wafer having a smooth surface can be provided as an application of a nitride semiconductor device by the effect of the morphology improving layer. Further, when the buffer layer is formed of a multilayer buffer layer, it is possible to provide an epitaxial wafer that is particularly reduced in warpage as a whole.

1 Si基板、2 AlN下地層、3 モフォロジー改善層、4 多層バッファ層、5 チャネル層、6 電子供給層、10 窒化物半導体デバイス用エピタキシャルウエハ。   1 Si substrate, 2 AlN underlayer, 3 morphology improvement layer, 4 multilayer buffer layer, 5 channel layer, 6 electron supply layer, 10 epitaxial wafer for nitride semiconductor device.

Claims (8)

窒化物半導体デバイス用エピタキシャルウエハであって、
Si基板上にMOCVDで順次積層されたAlN下地層、AlGa1−xN(0.6≦x<1)のモフォロジー改善層、AlGaNバッファ層を含み、前記モフォロジー改善層は熱拡散を利用して平滑化された上面を有することを特徴とするウエハ。
An epitaxial wafer for a nitride semiconductor device,
An AlN underlayer sequentially laminated on a Si substrate by MOCVD, a morphology improvement layer of Al x Ga 1-x N (0.6 ≦ x <1), and an AlGaN buffer layer, the morphology improvement layer using thermal diffusion A wafer having a smoothed upper surface.
前記AlGaNバッファ層は順に積層されたAlGa1−xN(0.6≦x<1)の第1サブバッファ層、AlGa1−yN(0<y<x)の第2サブバッファ層、AlGa1−zN(0<z<y)の第3サブバッファ層を含む多層バッファ層であることを特徴とする請求項1に記載のウエハ。 The AlGaN buffer layer includes a first sub buffer layer of Al x Ga 1-x N (0.6 ≦ x <1) and a second sub buffer of Al y Ga 1-y N (0 <y <x), which are sequentially stacked. The wafer according to claim 1, wherein the wafer is a multilayer buffer layer including a buffer layer and a third sub - buffer layer of Al z Ga 1-z N (0 <z <y). 前記バッファ層上にMOCVDで順に積層された窒化物半導体チャネル層と窒化物半導体電子供給層をさらに含むことを特徴とする請求項1または2に記載のウエハ。   The wafer according to claim 1, further comprising a nitride semiconductor channel layer and a nitride semiconductor electron supply layer that are sequentially stacked on the buffer layer by MOCVD. 前記チャネル層はGaNからなり、前記電子供給層はAlGaNからなることを特徴とする請求項3に記載のウエハ。   The wafer according to claim 3, wherein the channel layer is made of GaN, and the electron supply layer is made of AlGaN. 窒化物半導体デバイス用エピタキシャルウエハの製造方法であって、
Si基板上に、AlN下地層、AlGa1−xN(0.6≦x<1)のモフォロジー改善層、およびAlGaNバッファ層を順にMOCVDによって積層する工程を含み、
前記モフォロジー改善層は第1の基板温度においてIII族元素用原料ガスとV族元素用原料ガスを供給することによって堆積され、その後に前記第1の基板温度より高い第2の基板温度においてIII族元素用原料ガスの供給を停止してV族元素用原料ガスのみを供給することによって熱拡散を生じさせ、これによって前記モフォロジー改善層の上面が平滑化されることを特徴とする製造方法。
A method for manufacturing an epitaxial wafer for a nitride semiconductor device, comprising:
A step of laminating an AlN underlayer, an Al x Ga 1-x N (0.6 ≦ x <1) morphology improving layer, and an AlGaN buffer layer on the Si substrate in order by MOCVD;
The morphology improving layer is deposited by supplying a group III element source gas and a group V element source gas at a first substrate temperature, and then a group III element at a second substrate temperature higher than the first substrate temperature. A process for producing thermal diffusion by stopping the supply of the elemental source gas and supplying only the group V elemental source gas, thereby smoothing the upper surface of the morphology improving layer.
前記AlGaNバッファ層は多層バッファ層であって、AlGa1−xN(0.6≦x<1)の第1サブバッファ層、AlGa1−yN(0<y<x)の第2サブバッファ層、AlGa1−zN(0<z<y)の第3サブバッファ層を順に積層することによって形成されることを特徴とする請求項5に記載の製造方法。 The AlGaN buffer layer is a multilayer buffer layer, and is a first sub-buffer layer of Al x Ga 1-x N (0.6 ≦ x <1), Al y Ga 1-y N (0 <y <x). The manufacturing method according to claim 5, wherein the second sub-buffer layer and the third sub-buffer layer of Al z Ga 1-z N (0 <z <y) are sequentially stacked. 前記バッファ層上に窒化物半導体チャネル層と窒化物半導体電子供給層とが順にMOCVDによってさらに積層されることを特徴とする請求項5または6に記載の製造方法。   The manufacturing method according to claim 5, wherein a nitride semiconductor channel layer and a nitride semiconductor electron supply layer are further stacked in order on the buffer layer by MOCVD. 前記チャネル層はGaNからなり、前記電子供給層はAlGaNからなることを特徴とする請求項7に記載の製造方法。   The manufacturing method according to claim 7, wherein the channel layer is made of GaN, and the electron supply layer is made of AlGaN.
JP2011031885A 2011-02-17 2011-02-17 Epitaxial wafer for nitride semiconductor device and manufacturing method of the same Withdrawn JP2012174705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011031885A JP2012174705A (en) 2011-02-17 2011-02-17 Epitaxial wafer for nitride semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011031885A JP2012174705A (en) 2011-02-17 2011-02-17 Epitaxial wafer for nitride semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012174705A true JP2012174705A (en) 2012-09-10

Family

ID=46977393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011031885A Withdrawn JP2012174705A (en) 2011-02-17 2011-02-17 Epitaxial wafer for nitride semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012174705A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197645A (en) * 2013-03-29 2014-10-16 富士通株式会社 Compound semiconductor device and manufacturing method of the same
CN104593772A (en) * 2014-12-30 2015-05-06 吉林大学 Method for heteroepitaxial growth of antimonide semiconductor on macrolattice dismatch substrate
US10403746B2 (en) 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
CN113169222A (en) * 2020-12-30 2021-07-23 英诺赛科(苏州)半导体有限公司 Epitaxial layers with discontinuous aluminum content for group III nitride semiconductors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197645A (en) * 2013-03-29 2014-10-16 富士通株式会社 Compound semiconductor device and manufacturing method of the same
CN104593772A (en) * 2014-12-30 2015-05-06 吉林大学 Method for heteroepitaxial growth of antimonide semiconductor on macrolattice dismatch substrate
US10403746B2 (en) 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
CN113169222A (en) * 2020-12-30 2021-07-23 英诺赛科(苏州)半导体有限公司 Epitaxial layers with discontinuous aluminum content for group III nitride semiconductors
CN113169222B (en) * 2020-12-30 2022-11-11 英诺赛科(苏州)半导体有限公司 Epitaxial layers with discontinuous aluminum content for group III nitride semiconductors
US11942521B2 (en) 2020-12-30 2024-03-26 Innoscience (suzhou) Semiconductor Co., Ltd. Epitaxial layers with discontinued aluminium content for III-nitride semiconductor

Similar Documents

Publication Publication Date Title
JP5095064B2 (en) Semiconductor film having nitride layer deposited on silicon substrate and method for manufacturing the same
JP3786544B2 (en) Nitride semiconductor device manufacturing method and device manufactured by the method
JP4335187B2 (en) Nitride semiconductor device manufacturing method
JP5117609B1 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
WO2009084431A1 (en) Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
JP4670055B2 (en) Semiconductor substrate and semiconductor device
US7645622B2 (en) Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP2010232322A (en) Compound semiconductor substrate
JP2013014450A (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
JP4377600B2 (en) Laminated structure of group 3 nitride semiconductor, manufacturing method thereof, and group 3 nitride semiconductor device
JP4554469B2 (en) Group III nitride crystal forming method, laminate, and epitaxial substrate
JP2012174705A (en) Epitaxial wafer for nitride semiconductor device and manufacturing method of the same
JP5139567B1 (en) Substrate having a buffer layer structure for growing a nitride semiconductor layer
JP2013145782A (en) Epitaxial wafer for hetero-junction field effect transistor
JP5814131B2 (en) Structure and manufacturing method of semiconductor substrate
KR20100104997A (en) Nitride semiconductor substrate having dislocation blocking layer and manufacturing method thereof
JP2013093515A (en) Substrate having buffer layer structure for growing nitride semiconductor layer and manufacturing method therefor
JP3946976B2 (en) Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method
JP5254263B2 (en) Group III nitride crystal forming method, laminate, and epitaxial substrate
JP6480244B2 (en) Vapor growth method
JP5705179B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
TW201513176A (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP4524630B2 (en) Manufacturing method of HEMT epitaxial wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513