JP3946976B2 - Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method - Google Patents
Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method Download PDFInfo
- Publication number
- JP3946976B2 JP3946976B2 JP2001314768A JP2001314768A JP3946976B2 JP 3946976 B2 JP3946976 B2 JP 3946976B2 JP 2001314768 A JP2001314768 A JP 2001314768A JP 2001314768 A JP2001314768 A JP 2001314768A JP 3946976 B2 JP3946976 B2 JP 3946976B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- iii nitride
- underlayer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法に関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子として好適に用いることのできる半導体素子、及び前記素子を構成する基板として好適に用いることのできるエピタキシャル基板、並びにそれらの製造方法に関する。
【0002】
【従来の技術】
III族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ICチップなどを構成する半導体膜としても注目を浴びている。また、特にAlを含むIII族窒化物膜は、フィールドエミッタへの応用材料として注目されている。
【0003】
そして、近年においては、このようなIII族窒化物膜を形成する基板として、所定の基材上にエピタキシャル成長により形成した下地膜を具える、いわゆるエピタキシャル基板が頻繁に用いられている。そして、このエピタキシャル基板上に、単層のIII族窒化物膜あるいは複数のIII族窒化物膜が積層されてなる所定の半導体素子層をMOCVD法などを用いて形成することにより、目的とする素子を得ている。
【0004】
前記下地膜は、特にAlを含有したIII族窒化物膜のエピタキシャル成長を容易にすべく、Alを含有したIII族窒化物から構成することが好ましい。さらに、Al含有窒化物は大きなバンドギャップを有するため、このようなバンドギャップの大きな材料からなる下地膜をIII族窒化物膜と基材との間に挿入することにより、半導体素子などの効率を向上させることもできる。
【0005】
しかしながら、このようにして作製した素子においては、エピタキシャル基板を構成する基材とAl含有III族窒化物下地膜との格子定数差に起因してミスフィット転位が発生してしまい、このミスフィット転位が貫通転位として前記Al含有III族窒化物下地膜中を貫通し、その表面、すなわちエピタキシャル基板の表面に到達してしまう。このため、前記Al含有III族窒化物下地膜上、すなわち前記エピタキシャル基板上に形成される半導体素子層にも、前記ミスフィット転位に起因した多量の転位が生成されてしまう。
【0006】
このような観点から、前記下地層上にELO技術により中間層を形成する、あるいは前記下地層自体をELO技術により形成することが試みられている。
【0007】
図1及び図2は、ELO技術を用いて下地層上に中間層を形成する場合の作製工程を示す断面図である。図1に示すように、単結晶材料からなる基板1上に、エピタキシャル成長により、例えばAl含有III族窒化物からなる下地層2を形成した後、SiO2などからなるマスク4をパターン状に形成する。その後、図2に示すように、下地層2上にマスク4を介して、例えばIII族窒化物からなる中間層3をエピタキシャル成長させる。
【0008】
このとき、基材1と下地層2との界面で発生した転位は、下地層2を貫通した後、中間層3中を伝播する。そして、中間層3の作製過程において、中間層4がマスク4上へ向けて横方向に成長するに際して、前記転位の一部は図中領域Bで示すように横方向に曲げられる。その結果、中間層3中を貫通する転位は、図中領域Aで示すものだけになり、中間層3に占める貫通転位の割合は減少する。
【0009】
【発明が解決しようとする課題】
しかしながら、この場合においても中間層3中には相当量の貫通転位が存在するため、この中間層3上に半導体素子として機能する、単層あるいは多層構造の半導体素子層を形成した際に、この半導体素子層中の転位密度を十分に低減することができないという問題があった。そして、この傾向は、下地層2がAlを含むIII族窒化物から構成されるとともに、そのAl含有量が増大するに従って顕著となる。
【0010】
したがって、上述のようにして、例えば半導体発光素子などを作製した場合においては、その発光効率が劣化していまい、所望の特性を有する半導体発光素子を得ることができないでいた。
【0011】
本発明は、転位密度を低減させて結晶品質に優れた半導体素子、及びこれに使用するエピタキシャル基板を提供することを目的とする。さらに、前記半導体素子及び前記エピタキシャル基板を製造する方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成すべく、本発明の半導体素子は、単結晶材料からなる基材と、前記基材に隣接して形成されたAl含有の第1のIII族窒化物からなり、1100℃以上の温度でエピタキシャル成長された、(0001)面を成長面とする下地層と、前記下地層上に設けられたマスクと、第2の III 族窒化物からなり、前記下地層上に前記マスクを介して、前記下地層から一定の角度で傾斜して立ち上がったファセットを有する初期エピタキシャル層と初期エピタキシャル層の成長温度及び圧力を変えて前記ファセットを埋設し平坦化させた第2のエピタキシャル層とからなる中間層と、前記中間層に隣接して形成された第3のIII族窒化物からなる半導体素子層とを具え、前記下地層を構成する前記第1の III 族窒化物の(0002)面のX線ロッキングカーブの半値幅が、100秒以下であり、前記下地層を構成する前記第1のIII族窒化物は、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成を有するとともに、前記中間層を構成する前記第2のIII族窒化物は、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有し、x2≦x1−0.1なる関係を満足することを特徴とする。
【0013】
また、本発明のエピタキシャル基板は、単結晶材料からなる基材と、前記基材に隣接して形成されたAl含有の第1のIII族窒化物からなり、1100℃以上の温度でエピタキシャル成長された、(0001)面を成長面とする下地層と、前記下地層上に設けられたマスクと、第2の III 族窒化物からなり、前記下地層上に前記マスクを介して、前記下地層から一定の角度で傾斜して立ち上がったファセットを有する初期エピタキシャル層と初期エピタキシャル層の成長温度及び圧力を変えて前記ファセットを埋設し平坦化させた第2のエピタキシャル層とからなる中間層と、前記中間層に隣接して形成された第3のIII族窒化物からなる半導体素子層とを具え、前記下地層を構成する前記第1の III 族窒化物の(0002)面のX線ロッキングカーブの半値幅が、100秒以下であり、前記下地層を構成する前記第1のIII族窒化物は、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成を有するとともに、前記中間層を構成する前記第2のIII族窒化物は、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有し、x2≦x1−0.1なる関係を満足することを特徴とする。
【0014】
本発明者らは、上記目的を達成すべく鋭意検討した結果、下地層上において、この下地層から一定の角度で傾斜して立ち上がったファセットを有する中間層を形成することにより、上記目的を達成できることを見出した。
【0015】
図3は、本発明のエピタキシャル基板の一例を示す断面図である。図3に示すエピタキシャル基板10は、所定の単結晶材料からなる基材11上において、Al含有III族窒化物からなる下地層12及びIII族窒化物からなる中間層13が順次に形成されている。そして、中間層13は、下地層12上にパターン状に形成されたマスク14を中心として、下地層12から一定の角度で傾斜して立ち上がったファセット15を有している。
【0016】
基材11と下地層12との界面で発生した転位は、下地層12を貫通した後中間層13中を伝播するが、その大部分は、図中矢印で示すように、ファセット15に至り、横方向に曲げられる。したがって、ファセット15を超えて伝播する転位の数は著しく低減され、中間層13の上方における転位密度は著しく低減される。この結果、中間層13上にIII族窒化物からなる半導体素子層を形成した場合、この素子層中の転位密度も著しく低減され、結晶品質が向上する。したがって、結晶品質に優れたエピタキシャル基板、及び半導体素子を提供できるようになる。
【0017】
この結果、本発明の半導体素子から半導体発光素子などを構成した場合、前記高結晶品質、並びに下地層をAl含有III族窒化物から構成していることに起因して、発光効率が著しく改善される。
【0018】
また、本発明では、下地層12を構成する III 族窒化物におけるAl含有量に対して、中間層13を構成する III 族窒化物におけるAl含有量を10原子%以上の割合で減少するようにしている。したがって、下地層12中を伝播してきた貫通転位は、下地層12及び中間層13間のAl濃度組成差に起因した界面を超えて伝播することが困難になる。したがって、中間層13内の転位密度をさらに低減することができ、この上に形成された半導体素子層の転位密度をさらに低減することができる。
【0019】
なお、中間層13におけるファセット15は、以下に詳述するように、ファセット15とその残部とを異なるエピタキシャル条件下で成長させることによって形成することができる。
【0020】
以下、本発明の半導体素子及びエピタキシャル基板の好ましい態様、並びに本発明の半導体素子の製造方法、及びエピタキシャル基板の製造方法について、発明の実施の形態において詳細に説明する。
【0021】
【発明の実施の形態】
以下、本発明を、図面と関連させながら発明の実施の形態に基づいて詳細に説明する。
【0022】
図4及び図5は、本発明のエピタキシャル基板の製造方法の一例を説明するための断面図である。最初に、図1に示す従来のELO技術と同様にして、図4に示すように、単結晶材料からなる基材11上に、Al含有III族窒化物からなる下地層12をエピタキシャル成長させて形成する。次いで、下地層12上に、マスク14を蒸着法などによりパターン状に形成する。マスク14の幅は、例えば0.1μm〜50μmに設定し、隣接するマスク間隔(開口幅)Pは、例えば0.1μm〜50μm、さらに望ましくは、1μm〜10μmに設定する。
【0023】
次いで、図5に示すように、下地層12上において、マスク14を介するようにして中間層13を構成するIII族窒化物をエピタキシャル成長させ、マスク14を中心として、下地層12から一定の角度で傾斜して立ち上がったファセット15を有する初期エピタキシャル成長層16を形成する(第1のエピタキシャル成長)。次いで、エピタキシャル条件を変更し、初期エピタキシャル成長層16を埋設し、平坦化するようにして前記III族窒化物をエピタキシャル成長させ(第2のエピタキシャル成長)、図3に示すような中間層13を形成する。
【0024】
第1のエピタキシャル成長と第2のエピタキシャル成長は、温度及び圧力を適宜に選択して行なう。例えば、前記第1のエピタキシャル成長は、前記第2のエピタキシャル成長に対して、低温あるいは低圧力の条件でエピタキシャル成長させる。具体的には、第1のエピタキシャル成長は、950℃、200Torrで行ない、第2のエピタキシャル成長は、1070℃、500Torrで行なう。
【0025】
また、マスク14は、その長手方向が下地層を構成するIII族窒化物の<10−10>方向と平行となるように形成することが好ましい。これによって、初期エピタキシャル成長層16は、下地層12を構成するIII族窒化物の<0001>方向に沿って簡易に形成され、前記方向に傾斜したファセット15を有するようになる。すなわち、下地層12から一定の角度で傾斜して立ち上がったファセット15を有する初期エピタキシャル成長層16を簡易に形成することができる。
【0026】
マスク14は、SiO2、SiOx、SiNx、その他高融点金属材料を用いて形成することができる。
【0027】
下地層12は、Alを含有したIII族窒化物から構成されることが必要であり、実用的なエピタキシャル基板、すなわち半導体素子を構成するに際しては、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成、さらにはAlNなる組成を有することが好ましい。
【0028】
また、中間層13は、III族窒化物から構成されることが必要であり、実用的なエピタキシャル基板、すなわち半導体素子を構成するに際しては、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有することが好ましい。そして、この場合において、下地層12を構成するIII族窒化物と、中間層13を構成するIII族窒化物との間において、Al組成比を規定するx1及びx2は、x2≦x1−0.1なる関係を満たすことが必要である。
【0029】
このように、下地層12と中間層13とが、その界面において10原子%以上のAl組成濃度差を有することにより、下地層12中を伝播してきた貫通転位が前記Al組成濃度差を有する界面を超えて伝播することが困難になる。したがって、中間層13内の転位密度をさらに低減することができる。
【0030】
なお、下地層12及び中間層13は、必要に応じてGe、Si、Mg、Ca、Zn、Be、P、As及びBなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む。
【0031】
また、下地層12は、(0002)面のX線ロッキングカーブ半値幅で100秒以下の高結晶性のAl含有III族窒化物から構成されることが好ましい。これによって、下地層12上に形成された中間層13、並びに所定の半導体素子層の結晶性も向上し、図3に示すエピタキシャル基板10、さらには、エピタキシャル基板10と所定の半導体素子層とを含む半導体素子全体の結晶性をも向上させることができる。したがって、素子特性を飛躍的に向上させることができる。
【0032】
同様の理由から、下地層12の主面12Aは、表面平均粗さRaが2Å以下の高い表面平坦性を有することが好ましい。
【0033】
このような下地層12は、例えば、MOCVD法を用い、基材11を1100℃以上、好ましくは1250℃以下に加熱することによって形成することができる。従来、下地層は、基材と半導体素子層との格子定数差を補完するためのバッファ層として機能していたため、基材を500〜600℃に加熱して、低結晶性のGaN又はAlNなどから構成していた。しかしながら、Alを比較的多量に含むIII族窒化物、特にはAlNから下地層を構成した場合においては、高温成膜によりその結晶性を向上させても、前述したような格子定数差を十分に補完できることを本発明者らは見出した。
【0034】
また、格子定数差の補完が十分でなく、比較的多量のミスフィット転位が発生した場合においても、中間層中における転位密度は上述したファセットの効果によって十分に低減することができる。さらに、下地層と中間層とが上述したような10原子%以上のAl組成濃度差を有することによっても、中間層中における転位密度は十分に低減される。
【0035】
基材11は、サファイア単結晶、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgAl2O4単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶などのIV族あるいはIV−IV族単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びAlGaN単結晶などのIII−V族単結晶、ZrB2などのホウ化物単結晶などの、公知の基板材料から構成することができる。
【0036】
特に、基材11をサファイア単結晶から構成する場合においては、基材11の主面11Aに対して表面窒化処理を行ない、表面窒化層を形成することが好ましい。これによって、下地層12、さらには中間層13、並びに中間層13上に形成すべき半導体素子層の結晶性をさらに向上させることができる。
【0037】
前記表面窒化層は、ESCA分析によって、主面11Aから深さ1nmにおける窒素含有量が2原子%以上であり、さらには50原子%以下となるような厚さに形成する。このような厚さの前記表面窒化層は、基材11をアンモニアなどの窒素含有雰囲気中に配置し、所定時間加熱することによって行なう。そして、窒素濃度や窒化温度、窒化時間を適宜に制御することによって形成する。
【0038】
本発明の半導体素子を得るに際しては、上述のようにして作製したエピタキシャル基板上、すなわち中間層上に所定のIII族窒化物からなる半導体素子層を形成する。この半導体素子層は、目的に応じて単層あるいは多層構造を採ることができる。エピタキシャル基板の最上部に位置する中間層の表面層部分は、ファセットによって転位密度が十分に低減されているため、前記半導体素子層中の転位密度は、105−107/cm2程度まで低減される。
【0039】
なお、前記半導体素子層の作製は、エピタキシャル基板の作製と同一バッチで行なうこともできるし、異なるバッチ間で行なうこともできる。また、前記半導体素子層は、エピタキシャル基板と同一の装置を用いて作製することもできるし、異なる装置を用いて作製することもできる。さらに、エピタキシャル基板を構成する中間層のみを異なるバッチ、又は異なる装置を用いて作製することもできる。
【0040】
【実施例】
以下、実施例により本発明を具体的に説明する。
(実施例)
【0041】
基材11として、C面サファイア単結晶を用い、これを石英製の反応管内に設置されたサセプタ上に載置した。次いで、圧力を15Torrに設定して、水素キャリアガスを流速3m/secとなるように供給した後、ヒータにより、基材11を1200℃まで加熱した。
【0042】
次いで、アンモニアガス(NH3)を水素キャリアガスとともに5分間流し、基材11の主面を窒化させた。なお、ESCAによる分析の結果、この表面窒化処理によって、前記主面には窒化層が形成されており、前記主面から深さ1nmにおける窒素含有量が7原子%であることが判明した。
【0043】
次いで、Al供給原料としてトリメチルアルミニウム(TMA)を用いるとともに、窒素供給原料としてアンモニアガス(NH3)を用い、これら原料ガスを水素キャリアガスとともに、TMAとNH3とのモル比が1:450となるようにして前記反応管内に導入するとともに、基材11上に供給した。そして、120分間エピタキシャル成長させることによって、下地層としてのAlN膜を厚さ2μmに形成した。
【0044】
このAlN下地膜の表面平坦性を評価したところ、5μm角のRaで2Åの平坦な膜であることが判明し、(0002)のロッキングカーブ半値幅が50秒という高結晶を呈することが判明した。
【0045】
次いで、前記AlN膜上に所定のマスクを介した成膜処理を施すことにより、マスク幅5μm、開口幅5μmのSiO2マスクを、その長手方向が前記AlN膜の<10−10>方向と平行となるように形成した。
【0046】
次いで、圧力を200Torr、基材温度を950℃に変更し、Ga供給原料としてトリメチルガリウム(TMG)を用い、原料供給ガスの流量比を(TMG+TMA)とNH3とのモル比が1:1500となるようにして、前記AlN膜上に供給し、45分間エピタキシャル成長させることによって、{11−22}面のファセットを有する初期エピタキシャル成長層を形成した。その後、圧力を500Torr、基材温度を1070℃に変更して、中間層としてのAl0.05Ga0.95N層を厚さ10μmに形成し、エピタキシャル基板を完成させた。
【0047】
その後、同条件でSiH4ガスを添加し、半導体素子層の最下層を構成するn型Al0.05Ga0.95N層を厚さ3μmに形成し、半導体素子を完成させた。このAl0.05Ga0.95N層中の転位密度をTEM観察によって調べたところ、5×106/cm2であることが判明した。
【0048】
(比較例)
圧力を500Torr、基材温度を1070℃に設定するとともに、(TMG+TMA)とNH3とのモル比が1:1500となるように設定し、エピタキシャル基板を構成する中間層としてファセットを有しないAl0.05Ga0.95N層を厚さ10μmに形成した以外は、実施例と同様にして半導体素子を作製した。エピタキシャル基板上に形成した半導体素子層としてのAl0.05Ga0.95N層中の転位密度をTEM観察によって調べたところ、5×107/cm2であることが判明した。
【0049】
以上実施例及び比較例から明らかなように、比較例に示す従来のELO技術を用いてエピタキシャル基板を作製し、この上にAl0.05Ga0.95N半導体素子層を形成する場合に比べて、本発明のエピタキシャル基板に形成されたAl0.05Ga0.95N半導体素子層は、転位密度が1桁向上し、結晶品質が大きく改善されていることが分かる。
【0050】
以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
【0051】
例えば、上記においては、下地層12及び中間層13が単層である場合について説明してきたが、これらは多層構造とすることもできる。また、厚さ方向に組成を変化させることもできる。この場合の組成及び結晶性は、下地層及び中間層の全体に亘るものを意味する。
【0052】
また、基材と下地層との間、あるいは下地層と中間層との間において、バッファ層やひずみ超格子などの多層積層膜を挿入し、前記下地層あるいは前記中間層の結晶性をさらに向上させ、結晶性に優れたエピタキシャル基板、及び半導体素子を提供することができる。また、例えば、下地層の導電性制御を行ない、半導体素子層の機能を下地基板に含ませることもできる。さらには、下地基板上にHVPE法を用いて、厚膜のIII族窒化物膜を一旦成長させた後、半導体素子層を作製することもできる。
【0053】
【発明の効果】
以上説明したように、本発明によれば、転位密度を低減させて結晶品質に優れた半導体素子、及びこれに使用するエピタキシャル基板を提供することができる。
【図面の簡単な説明】
【図1】ELO技術を用いて下地層上に中間層を形成する場合の一作製工程を示す断面図である。
【図2】図1に示す作製工程の次の作製工程を示す断面図である。
【図3】本発明のエピタキシャル基板の一例を示す断面図である。
【図4】本発明のエピタキシャル基板の製造方法における一作製工程を示す断面図である。
【図5】図4に示す作製工程の次の作製工程を示す断面図である。
【符号の説明】
1、11 基材、2、12 下地層、3、13 中間層、4、14 マスク、10 エピタキシャル基板、15 ファセット、16 初期エピタキシャル成長層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element, an epitaxial substrate, a method for manufacturing a semiconductor element, and a method for manufacturing an epitaxial substrate, and more specifically, it can be suitably used as a semiconductor element such as a photonic device and an electronic device, and an element such as a field emitter. The present invention relates to a semiconductor device that can be used, an epitaxial substrate that can be suitably used as a substrate constituting the device, and a method for manufacturing the same.
[0002]
[Prior art]
Group III nitride films are used as semiconductor films constituting semiconductor elements such as photonic devices and electronic devices. In recent years, group III nitride films are also attracting attention as semiconductor films constituting high-speed IC chips used for mobile phones and the like. Have been bathed. In particular, a group III nitride film containing Al is attracting attention as an application material for field emitters.
[0003]
In recent years, a so-called epitaxial substrate including a base film formed by epitaxial growth on a predetermined base material is frequently used as a substrate on which such a group III nitride film is formed. Then, on the epitaxial substrate, a predetermined semiconductor element layer formed by laminating a single group III nitride film or a plurality of group III nitride films is formed by using the MOCVD method or the like. Have gained.
[0004]
In particular, the base film is preferably made of a group III nitride containing Al in order to facilitate the epitaxial growth of a group III nitride film containing Al. Furthermore, since Al-containing nitride has a large band gap, inserting a base film made of such a material with a large band gap between the group III nitride film and the base material can improve the efficiency of a semiconductor device or the like. It can also be improved.
[0005]
However, in the device fabricated in this manner, misfit dislocations occur due to the difference in lattice constant between the base material constituting the epitaxial substrate and the Al-containing group III nitride underlayer, and this misfit dislocations Penetrates through the Al-containing group III nitride underlayer as threading dislocations and reaches its surface, that is, the surface of the epitaxial substrate. For this reason, a large amount of dislocations due to the misfit dislocations are also generated in the semiconductor element layer formed on the Al-containing group III nitride underlayer, that is, on the epitaxial substrate.
[0006]
From such a viewpoint, an attempt is made to form an intermediate layer on the underlayer by the ELO technique, or to form the underlayer itself by the ELO technique.
[0007]
1 and 2 are cross-sectional views showing a manufacturing process in the case where an intermediate layer is formed on a base layer using the ELO technique. As shown in FIG. 1, after a
[0008]
At this time, dislocations generated at the interface between the
[0009]
[Problems to be solved by the invention]
However, even in this case, since a considerable amount of threading dislocation exists in the
[0010]
Therefore, when a semiconductor light emitting element or the like is manufactured as described above, for example, the light emission efficiency does not deteriorate, and a semiconductor light emitting element having desired characteristics cannot be obtained.
[0011]
It is an object of the present invention to provide a semiconductor device having excellent crystal quality by reducing the dislocation density, and an epitaxial substrate used therefor. Furthermore, it aims at providing the method of manufacturing the said semiconductor element and the said epitaxial substrate.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor element of the present invention comprises a base material made of a single crystal material and an Al-containing first group III nitride formed adjacent to the base material, and having a temperature of 1100 ° C. or higher. A base layer having a (0001) plane as a growth surface, epitaxially grown at a temperature, a mask provided on the base layer, and a second group III nitride, and on the base layer via the mask And an initial epitaxial layer having facets that are inclined at a certain angle from the underlayer, and a second epitaxial layer in which the facets are buried and planarized by changing the growth temperature and pressure of the initial epitaxial layer. An intermediate layer, and a semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer, and having a (0002) plane of the first group III nitride constituting the base layer X-ray rock FWHM of Gukabu is not more than 100 seconds, the first III nitride constituting the base layer, Alx1Gay1Inz1N (x1 + y1 + z1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0) a composition And the second group III nitride constituting the intermediate layer has a composition of Alx2Gay2Inz2N (x2 + y2 + z2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and x2 ≦ x1-0. It is characterized by satisfying the relationship of 1 .
[0013]
The epitaxial substrate of the present invention comprises a base material made of a single crystal material and an Al-containing first group III nitride formed adjacent to the base material, and is epitaxially grown at a temperature of 1100 ° C. or higher. , A base layer having a (0001) plane as a growth surface, a mask provided on the base layer, and a second group III nitride, and from the base layer via the mask on the base layer An intermediate layer comprising an initial epitaxial layer having a facet that is inclined at a certain angle and a second epitaxial layer in which the facet is buried and planarized by changing the growth temperature and pressure of the initial epitaxial layer ; comprising a semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer, wherein the configuring the underlying layer of the first group III nitride (0002) X-ray rocking car The half-width not more than 100 seconds, the first III nitride constituting the base layer, Alx1Gay1Inz1N (x1 + y1 + z1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0) and a composition And the second group III nitride constituting the intermediate layer has a composition of Alx2Gay2Inz2N (x2 + y2 + z2 = 1, x2≥0, y2≥0, z2≥0), and x2≤x1-0.1 It is characterized by satisfying the following relationship.
[0014]
As a result of diligent studies to achieve the above object, the present inventors have achieved the above object by forming an intermediate layer having facets that are inclined at a certain angle from the under layer on the under layer. I found out that I can do it.
[0015]
FIG. 3 is a cross-sectional view showing an example of the epitaxial substrate of the present invention. In an
[0016]
Dislocations generated at the interface between the
[0017]
As a result, when a semiconductor light emitting device or the like is configured from the semiconductor device of the present invention, the luminous efficiency is remarkably improved due to the high crystal quality and the fact that the underlayer is composed of an Al-containing group III nitride. The
[0018]
In the present invention, with respect to Al content in the group III nitride constituting the
[0019]
The
[ 0020 ]
Hereinafter, preferred embodiments of the semiconductor element and the epitaxial substrate of the present invention, the method for manufacturing the semiconductor element of the present invention, and the method for manufacturing the epitaxial substrate will be described in detail in the embodiments of the present invention.
[ 0021 ]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments of the present invention in association with the drawings.
[ 0022 ]
4 and 5 are cross-sectional views for explaining an example of the epitaxial substrate manufacturing method of the present invention. First, similarly to the conventional ELO technique shown in FIG. 1, as shown in FIG. 4, a
[ 0023 ]
Next, as shown in FIG. 5, a group III nitride constituting the
[ 0024 ]
The first epitaxial growth and the second epitaxial growth are performed by appropriately selecting temperature and pressure. For example, in the first epitaxial growth, the second epitaxial growth is epitaxially grown under conditions of low temperature or low pressure. Specifically, the first epitaxial growth is performed at 950 ° C. and 200 Torr, and the second epitaxial growth is performed at 1070 ° C. and 500 Torr.
[ 0025 ]
The
[ 0026 ]
Mask 14, SiO 2, SiOx, SiNx, can be formed using other refractory metal material.
[ 0027 ]
The
[ 0028 ]
In addition, the
[ 0029 ]
Thus, when the
[ 0030 ]
The
[ 0031 ]
The
[ 0032 ]
For the same reason, the
[ 0033 ]
Such an
[ 0034 ]
In addition, even when a relatively large amount of misfit dislocations occurs due to insufficient complementation of the lattice constant difference, the dislocation density in the intermediate layer can be sufficiently reduced by the facet effect described above. Furthermore, the dislocation density in the intermediate layer can be sufficiently reduced by having the Al composition concentration difference of 10 atomic% or more between the underlayer and the intermediate layer as described above.
[ 0035 ]
The
[ 0036 ]
In particular, when the
[ 0037 ]
The surface nitride layer is formed by ESCA analysis so that the nitrogen content at a depth of 1 nm from the
[ 0038 ]
In obtaining the semiconductor element of the present invention, a semiconductor element layer made of a predetermined group III nitride is formed on the epitaxial substrate manufactured as described above, that is, on the intermediate layer. The semiconductor element layer can take a single layer or a multilayer structure depending on the purpose. Since the surface layer portion of the intermediate layer located at the uppermost part of the epitaxial substrate has been sufficiently reduced in dislocation density by facets, the dislocation density in the semiconductor element layer is reduced to about 10 5 -10 7 / cm 2. Is done.
[ 0039 ]
The semiconductor element layer can be produced in the same batch as that of the epitaxial substrate, or can be produced between different batches. The semiconductor element layer can be manufactured using the same apparatus as the epitaxial substrate, or can be manufactured using a different apparatus. Furthermore, only the intermediate layer constituting the epitaxial substrate can be manufactured using different batches or different apparatuses.
[ 0040 ]
【Example】
Hereinafter, the present invention will be described specifically by way of examples.
(Example)
[ 0041 ]
A C-plane sapphire single crystal was used as the
[ 0042 ]
Next, ammonia gas (NH 3 ) was allowed to flow along with the hydrogen carrier gas for 5 minutes to nitride the main surface of the
[ 0043 ]
Then, with use of trimethylaluminum (TMA) as Al feedstock, using ammonia gas (NH 3) as a nitrogen feedstock, these raw material gases together with hydrogen carrier gas, the molar ratio of TMA and NH 3 are 1: 450 and In this way, it was introduced into the reaction tube and supplied onto the
[ 0044 ]
When the surface flatness of this AlN underlayer was evaluated, it was found to be a 2 μm flat film with a 5 μm square Ra, and it was found to exhibit a high crystal with a half-width of (0002) rocking curve of 50 seconds. .
[ 0045 ]
Next, a film forming process is performed on the AlN film through a predetermined mask, so that the longitudinal direction of the SiO 2 mask having a mask width of 5 μm and an opening width of 5 μm is parallel to the <10-10> direction of the AlN film. It formed so that it might become.
[ 0046 ]
Next, the pressure was changed to 200 Torr, the substrate temperature was changed to 950 ° C., trimethylgallium (TMG) was used as the Ga feedstock, and the flow rate ratio of the feedstock gas was (TMG + TMA) and NH 3 molar ratio was 1: 1500. Thus, the initial epitaxial growth layer having facets of {11-22} plane was formed by supplying the AlN film and epitaxially growing it for 45 minutes. Thereafter, the pressure was changed to 500 Torr, the substrate temperature was changed to 1070 ° C., and an Al 0.05 Ga 0.95 N layer as an intermediate layer was formed to a thickness of 10 μm, thereby completing the epitaxial substrate.
[ 0047 ]
Thereafter, SiH 4 gas was added under the same conditions, and an n-type Al 0.05 Ga 0.95 N layer constituting the bottom layer of the semiconductor element layer was formed to a thickness of 3 μm to complete the semiconductor element. When the dislocation density in the Al 0.05 Ga 0.95 N layer was examined by TEM observation, it was found to be 5 × 10 6 / cm 2 .
[ 0048 ]
(Comparative example)
The pressure is set to 500 Torr, the substrate temperature is set to 1070 ° C., the molar ratio of (TMG + TMA) to NH 3 is set to 1: 1500, and Al 0 having no facet as an intermediate layer constituting the epitaxial substrate A .05 Ga 0.95 N layer was formed in the same manner as in Example except that a 10 μm thickness was formed. When the dislocation density in the Al 0.05 Ga 0.95 N layer as the semiconductor element layer formed on the epitaxial substrate was examined by TEM observation, it was found to be 5 × 10 7 / cm 2 .
[ 0049 ]
As is clear from the above examples and comparative examples, an epitaxial substrate is produced using the conventional ELO technique shown in the comparative example, and an Al 0.05 Ga 0.95 N semiconductor element layer is formed thereon. Thus, it can be seen that the Al 0.05 Ga 0.95 N semiconductor element layer formed on the epitaxial substrate of the present invention has a dislocation density improved by an order of magnitude and crystal quality greatly improved.
[ 0050 ]
The present invention has been described in detail based on the embodiments of the invention with specific examples. However, the present invention is not limited to the embodiments of the invention, and does not depart from the scope of the invention. All changes and modifications are possible.
[ 0051 ]
For example, in the above description, the case where the
[ 0052 ]
In addition, a multilayer film such as a buffer layer or a strained superlattice is inserted between the base material and the base layer or between the base layer and the intermediate layer to further improve the crystallinity of the base layer or the intermediate layer. Thus, an epitaxial substrate and a semiconductor element having excellent crystallinity can be provided. Further, for example, the conductivity of the base layer can be controlled, and the function of the semiconductor element layer can be included in the base substrate. Furthermore, a semiconductor element layer can also be manufactured after once growing a thick group III nitride film on the base substrate using the HVPE method.
[ 0053 ]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor element having excellent crystal quality by reducing the dislocation density, and an epitaxial substrate used therefor.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a manufacturing process in the case where an intermediate layer is formed on a base layer using an ELO technique.
2 is a cross-sectional view showing a manufacturing step that follows the manufacturing step shown in FIG. 1. FIG.
FIG. 3 is a cross-sectional view showing an example of an epitaxial substrate of the present invention.
FIG. 4 is a cross-sectional view showing one manufacturing process in the method for manufacturing an epitaxial substrate of the present invention.
5 is a cross-sectional view showing a manufacturing step that follows the manufacturing step shown in FIG. 4; FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (14)
前記基材に隣接して形成されたAl含有の第1のIII族窒化物からなり、1100℃以上の温度でエピタキシャル成長された、(0001)面を成長面とする下地層と、
前記下地層上に設けられたマスクと、
第2の III 族窒化物からなり、前記下地層上に前記マスクを介して、前記下地層から一定の角度で傾斜して立ち上がったファセットを有する初期エピタキシャル層と初期エピタキシャル層の成長温度及び圧力を変えて前記ファセットを埋設し平坦化させた第2のエピタキシャル層とからなる中間層と、
前記中間層に隣接して形成された第3のIII族窒化物からなる半導体素子層とを具え、
前記下地層を構成する前記第1の III 族窒化物の(0002)面のX線ロッキングカーブの半値幅が、100秒以下であり、
前記下地層を構成する前記第1のIII族窒化物は、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成を有するとともに、前記中間層を構成する前記第2のIII族窒化物は、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有し、x2≦x1−0.1なる関係を満足する
ことを特徴とする、半導体素子。A substrate made of a single crystal material;
An underlayer having a (0001) plane as a growth surface, comprising an Al-containing first group III nitride formed adjacent to the base material, and epitaxially grown at a temperature of 1100 ° C. or higher;
A mask provided on the underlayer;
The growth temperature and pressure of the initial epitaxial layer and the initial epitaxial layer, each of which is made of a second group III nitride and has a facet that rises at a certain angle from the base layer via the mask on the base layer. an intermediate layer comprising a second epitaxial layer is planarized buried the facets change,
A semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer,
The half width of the X-ray rocking curve of the (0002) plane of the first group III nitride constituting the underlayer is 100 seconds or less,
The first group III nitride constituting the underlayer has a composition of Alx1Gay1Inz1N (x1 + y1 + z1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0) and the first layer constituting the intermediate layer. The group III nitride of 2 has a composition of Alx2Gay2Inz2N (x2 + y2 + z2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and satisfies the relationship of x2 ≦ x1-0.1. A semiconductor element that is characterized.
前記基材に隣接して形成されたAl含有の第1のIII族窒化物からなり、1100℃以上の温度でエピタキシャル成長された、(0001)面を成長面とする下地層と、
前記下地層上に設けられたマスクと、
第2の III 族窒化物からなり、前記下地層上に前記マスクを介して、前記下地層から一定の角度で傾斜して立ち上がったファセットを有する初期エピタキシャル層と初期エピタキシャル層の成長温度及び圧力を変えて前記ファセットを埋設し平坦化させた第2のエピタキシャル層とからなる中間層と、
前記中間層に隣接して形成された第3のIII族窒化物からなる半導体素子層とを具え、
前記下地層を構成する前記第1の III 族窒化物の(0002)面のX線ロッキングカーブの半値幅が、100秒以下であり、
前記下地層を構成する前記第1のIII族窒化物は、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成を有するとともに、前記中間層を構成する前記第2のIII族窒化物は、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有し、x2≦x1−0.1なる関係を満足する
ことを特徴とする、エピタキシャル基板。A substrate made of a single crystal material;
An underlayer having a (0001) plane as a growth surface, comprising an Al-containing first group III nitride formed adjacent to the base material, and epitaxially grown at a temperature of 1100 ° C. or higher;
A mask provided on the underlayer;
The growth temperature and pressure of the initial epitaxial layer and the initial epitaxial layer, each of which is made of a second group III nitride and has a facet that rises at a certain angle from the base layer via the mask on the base layer. an intermediate layer comprising a second epitaxial layer is planarized buried the facets change,
A semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer,
The half width of the X-ray rocking curve of the (0002) plane of the first group III nitride constituting the underlayer is 100 seconds or less,
The first group III nitride constituting the underlayer has a composition of Alx1Gay1Inz1N (x1 + y1 + z1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0) and the first layer constituting the intermediate layer. The group III nitride of 2 has a composition of Alx2Gay2Inz2N (x2 + y2 + z2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and satisfies the relationship of x2 ≦ x1-0.1. An epitaxial substrate characterized.
前記下地層は、1100℃以上の温度でエピタキシャル成長されるとともに(0001)面を成長面とし、
前記中間層は、前記下地層上に所定のマスクを形成した後、前記下地層上に前記マスクを介して、前記下地層から一定の角度で傾斜して立ち上がったファセットを有するようにエピタキシャル成長させて初期エピタキシャル層を形成した後、該初期エピタキシャル層の成長温度及び圧力を変えて前記ファセットを埋設し平坦化するようにエピタキシャル成長させて第2のエピタキシャル層を形成し、
前記下地層を構成する前記第1のIII族窒化物は、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成を有するとともに、前記中間層を構成する前記第2のIII族窒化物は、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有し、x2≦x1−0.1なる関係を満足する
ことを特徴とする、半導体素子の製造方法。A base material made of a single crystal material, an underlayer made of Al-containing first group III nitride formed adjacent to the base material, and a second group III formed adjacent to the base layer A method of manufacturing a semiconductor device comprising an intermediate layer made of nitride and a semiconductor device layer made of a third group III nitride formed adjacent to the intermediate layer,
The underlayer is epitaxially grown at a temperature of 1100 ° C. or higher and the (0001) plane is the growth plane.
Said intermediate layer, said after forming a predetermined mask on the underlying layer, said through the mask on the base layer, is epitaxially grown so as to have a facet rises inclined at an angle from said base layer After forming the initial epitaxial layer, the growth temperature and pressure of the initial epitaxial layer are changed , and the second epitaxial layer is formed by epitaxial growth so as to bury and flatten the facet,
The first group III nitride constituting the underlayer has a composition of Alx1Gay1Inz1N (x1 + y1 + z1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0) and the first layer constituting the intermediate layer. The group III nitride of 2 has a composition of Alx2Gay2Inz2N (x2 + y2 + z2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and satisfies the relationship of x2 ≦ x1-0.1. A method for manufacturing a semiconductor device, which is characterized.
前記下地層は、1100℃以上の温度でエピタキシャル成長されるとともに(0001)面を成長面とし、
前記中間層は、前記下地層上に所定のマスクを形成した後、前記下地層上に前記マスクを介して、前記下地層から一定の角度で傾斜して立ち上がったファセットを有するようにエピタキシャル成長させて初期エピタキシャル層を形成した後、該初期エピタキシャル層の成長温度及び圧力を変えて前記ファセットを埋設し平坦化するようにエピタキシャル成長させて第2のエピタキシャル層を形成し、
前記下地層を構成する前記第1のIII族窒化物は、Alx1Gay1Inz1N(x1+y1+z1=1,x1≧0.5,y1≧0,z1≧0)なる組成を有するとともに、前記中間層を構成する前記第2のIII族窒化物は、Alx2Gay2Inz2N(x2+y2+z2=1,x2≧0,y2≧0,z2≧0)なる組成を有し、x2≦x1−0.1なる関係を満足する
ことを特徴とする、エピタキシャル基板の製造方法。A base material made of a single crystal material, an underlayer made of Al-containing first group III nitride formed adjacent to the base material, and a second group III formed adjacent to the base layer A method of manufacturing an epitaxial substrate comprising an intermediate layer made of nitride,
The underlayer is epitaxially grown at a temperature of 1100 ° C. or higher and the (0001) plane is the growth plane.
Said intermediate layer, said after forming a predetermined mask on the underlying layer, said through the mask on the base layer, is epitaxially grown so as to have a facet rises inclined at an angle from said base layer After forming the initial epitaxial layer, the growth temperature and pressure of the initial epitaxial layer are changed , and the second epitaxial layer is formed by epitaxial growth so as to bury and flatten the facet,
The first group III nitride constituting the underlayer has a composition of Alx1Gay1Inz1N (x1 + y1 + z1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0) and the first layer constituting the intermediate layer. The group III nitride of 2 has a composition of Alx2Gay2Inz2N (x2 + y2 + z2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and satisfies the relationship of x2 ≦ x1-0.1. A method for manufacturing an epitaxial substrate, which is characterized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314768A JP3946976B2 (en) | 2001-10-12 | 2001-10-12 | Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314768A JP3946976B2 (en) | 2001-10-12 | 2001-10-12 | Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124124A JP2003124124A (en) | 2003-04-25 |
JP3946976B2 true JP3946976B2 (en) | 2007-07-18 |
Family
ID=19133028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001314768A Expired - Lifetime JP3946976B2 (en) | 2001-10-12 | 2001-10-12 | Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3946976B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4661088B2 (en) * | 2004-06-01 | 2011-03-30 | 住友化学株式会社 | Method for manufacturing compound semiconductor substrate having pn junction |
JP4513422B2 (en) * | 2004-06-02 | 2010-07-28 | 住友電気工業株式会社 | Method for manufacturing a semiconductor device |
JP4461227B1 (en) * | 2009-03-31 | 2010-05-12 | 株式会社 東北テクノアーチ | Manufacturing method of semiconductor substrate |
JP4461228B1 (en) * | 2009-03-31 | 2010-05-12 | 株式会社 東北テクノアーチ | Manufacturing method of semiconductor device |
JP5489117B2 (en) | 2009-09-01 | 2014-05-14 | シャープ株式会社 | Nitride semiconductor device, method for manufacturing nitride semiconductor device, method for manufacturing nitride semiconductor layer, and nitride semiconductor light emitting device |
TW201438270A (en) * | 2013-03-25 | 2014-10-01 | Tekcore Co Ltd | Growth method for reducing defect density of gallium nitride |
JP6503894B2 (en) * | 2015-05-28 | 2019-04-24 | 日亜化学工業株式会社 | Method of manufacturing nitride semiconductor template and nitride semiconductor template |
-
2001
- 2001-10-12 JP JP2001314768A patent/JP3946976B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003124124A (en) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6649493B2 (en) | Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer | |
JP5276852B2 (en) | Method for manufacturing group III nitride semiconductor epitaxial substrate | |
EP1111663A2 (en) | GaN-based compound semiconductor device and method of producing the same | |
JP3768943B2 (en) | Group III nitride epitaxial substrate, group III nitride device epitaxial substrate, and group III nitride device | |
EP1267393B1 (en) | Method of forming a group iii nitride semiconductor substrate for epitaxial lateral overgrowth (elo) | |
JP3476754B2 (en) | Method for manufacturing gallium nitride-based compound semiconductor | |
JP4781599B2 (en) | Epitaxial substrate and multilayer structure | |
JP2012077345A (en) | Method of producing substrate for group-iii nitride semiconductor element production, method of producing group-iii nitride semiconductor free-standing substrate or group-iii nitride semiconductor element, and substrate for group-iii nitride growth | |
JP3274674B2 (en) | Method for manufacturing gallium nitride-based compound semiconductor | |
JP3946976B2 (en) | Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method | |
JP3976745B2 (en) | Method for producing gallium nitride compound semiconductor | |
JP2003077835A (en) | Iii nitride element and iii nitride epitaxial substrate | |
US20060252236A1 (en) | Method for manufacturing a semiconductor device | |
JP2004296701A (en) | Epitaxial substrate, semiconductor device and method for growing crystal for nitride-based semiconductor | |
JP4001262B2 (en) | Method for manufacturing nitride film | |
JP3941449B2 (en) | Group III nitride film | |
JP4545389B2 (en) | Dislocation reduction method for epitaxial substrate and group III nitride layer group | |
JP4748925B2 (en) | Epitaxial substrate, semiconductor multilayer structure, and method for reducing dislocations in group III nitride layer | |
JP2003218045A (en) | Method of manufacturing iii nitride film | |
JP2005057064A (en) | Group iii nitride semiconductor layer and growth method thereof | |
JP4425871B2 (en) | Manufacturing method of base film for manufacturing group III nitride film | |
JP4170269B2 (en) | Method for producing group III nitride film | |
JP4489713B2 (en) | Group III nitride semiconductor substrate for ELO | |
EP1235282B1 (en) | Method of fabricating a III-nitride film and corresponding III-nitride film | |
KR20060074754A (en) | Preparation of single crystalline gallium nitride thick film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3946976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |