JP2003124124A - Semiconductor element, epitaxial substrate, method of manufacturing semiconductor element, and method of manufacturing epitaxial substrate - Google Patents

Semiconductor element, epitaxial substrate, method of manufacturing semiconductor element, and method of manufacturing epitaxial substrate

Info

Publication number
JP2003124124A
JP2003124124A JP2001314768A JP2001314768A JP2003124124A JP 2003124124 A JP2003124124 A JP 2003124124A JP 2001314768 A JP2001314768 A JP 2001314768A JP 2001314768 A JP2001314768 A JP 2001314768A JP 2003124124 A JP2003124124 A JP 2003124124A
Authority
JP
Japan
Prior art keywords
underlayer
iii nitride
group iii
layer
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001314768A
Other languages
Japanese (ja)
Other versions
JP3946976B2 (en
Inventor
Tomohiko Shibata
智彦 柴田
Mitsuhiro Tanaka
光浩 田中
Kazumasa Hiramatsu
和政 平松
Hideto Miyake
秀人 三宅
Yoshihiro Kida
喜啓 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2001314768A priority Critical patent/JP3946976B2/en
Publication of JP2003124124A publication Critical patent/JP2003124124A/en
Application granted granted Critical
Publication of JP3946976B2 publication Critical patent/JP3946976B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor element that is improved in crystal quality by the reducing dislocation density and to provide an epitaxial substrate used for the element. SOLUTION: On a base material 11 composed of a single-crystal material, a foundation layer 12 composed of an Al-containing III nitride is formed. Then a mask 14 is formed on the foundation layer 12 in a pattern-like form and an initial epitaxially-grown layer 16 having facets 15 and composed of a III nitride is formed through the mask 14. Thereafter, an intermediate layer 13 having the facets 15 is formed by again epitaxially growing the III nitride so that the nitride may bury the initial epitaxially grown layer 16 and may have a flat surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子、エピ
タキシャル基板、半導体素子の製造方法、及びエピタキ
シャル基板の製造方法に関し、詳しくは、フォトニック
デバイス及び電子デバイスなどの半導体素子、並びにフ
ィールドエミッタなどの素子として好適に用いることの
できる半導体素子、及び前記素子を構成する基板として
好適に用いることのできるエピタキシャル基板、並びに
それらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, an epitaxial substrate, a method for manufacturing a semiconductor device, and a method for manufacturing an epitaxial substrate, and more specifically, semiconductor devices such as photonic devices and electronic devices, and field emitters. The present invention relates to a semiconductor element that can be preferably used as an element, an epitaxial substrate that can be preferably used as a substrate that constitutes the element, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】III族窒化物膜は、フォトニックデバイ
ス及び電子デバイスなどの半導体素子を構成する半導体
膜として用いられており、近年においては、携帯電話な
どに用いられる高速ICチップなどを構成する半導体膜
としても注目を浴びている。また、特にAlを含むIII
族窒化物膜は、フィールドエミッタへの応用材料として
注目されている。
2. Description of the Related Art Group III nitride films are used as semiconductor films for forming semiconductor elements such as photonic devices and electronic devices, and in recent years, they have become high-speed IC chips for mobile phones. It is also drawing attention as a semiconductor film. In addition, especially containing Al III
Group nitride films have attracted attention as a material applied to field emitters.

【0003】そして、近年においては、このようなIII
族窒化物膜を形成する基板として、所定の基材上にエピ
タキシャル成長により形成した下地膜を具える、いわゆ
るエピタキシャル基板が頻繁に用いられている。そし
て、このエピタキシャル基板上に、単層のIII族窒化物
膜あるいは複数のIII族窒化物膜が積層されてなる所定
の半導体素子層をMOCVD法などを用いて形成するこ
とにより、目的とする素子を得ている。
In recent years, such III
A so-called epitaxial substrate having a base film formed by epitaxial growth on a predetermined base material is frequently used as a substrate for forming a group nitride film. Then, a predetermined semiconductor element layer formed by laminating a single-layer III-nitride film or a plurality of III-nitride films is formed on this epitaxial substrate by using the MOCVD method or the like to obtain a target element. Is getting

【0004】前記下地膜は、特にAlを含有したIII族
窒化物膜のエピタキシャル成長を容易にすべく、Alを
含有したIII族窒化物から構成することが好ましい。さ
らに、Al含有窒化物は大きなバンドギャップを有する
ため、このようなバンドギャップの大きな材料からなる
下地膜をIII族窒化物膜と基材との間に挿入することに
より、半導体素子などの効率を向上させることもでき
る。
It is preferable that the underlayer film is made of a group III nitride containing Al so as to facilitate the epitaxial growth of the group III nitride film containing Al. Further, since the Al-containing nitride has a large band gap, by inserting an underlayer film made of such a material having a large band gap between the group III nitride film and the base material, the efficiency of a semiconductor device or the like can be improved. It can also be improved.

【0005】しかしながら、このようにして作製した素
子においては、エピタキシャル基板を構成する基材とA
l含有III族窒化物下地膜との格子定数差に起因してミ
スフィット転位が発生してしまい、このミスフィット転
位が貫通転位として前記Al含有III族窒化物下地膜中
を貫通し、その表面、すなわちエピタキシャル基板の表
面に到達してしまう。このため、前記Al含有III族窒
化物下地膜上、すなわち前記エピタキシャル基板上に形
成される半導体素子層にも、前記ミスフィット転位に起
因した多量の転位が生成されてしまう。
However, in the element thus manufactured, the base material that constitutes the epitaxial substrate and A
Misfit dislocations are generated due to the difference in lattice constant from the l-containing group III nitride underlayer, and these misfit dislocations penetrate through the Al-containing group III nitride underlayer as threading dislocations, That is, it reaches the surface of the epitaxial substrate. Therefore, a large amount of dislocations due to the misfit dislocations are generated also in the semiconductor element layer formed on the Al-containing group III nitride underlayer film, that is, on the epitaxial substrate.

【0006】このような観点から、前記下地層上にEL
O技術により中間層を形成する、あるいは前記下地層自
体をELO技術により形成することが試みられている。
From such a viewpoint, the EL is formed on the underlayer.
Attempts have been made to form an intermediate layer by the O technique, or to form the underlayer itself by the ELO technique.

【0007】図1及び図2は、ELO技術を用いて下地
層上に中間層を形成する場合の作製工程を示す断面図で
ある。図1に示すように、単結晶材料からなる基板1上
に、エピタキシャル成長により、例えばAl含有III族
窒化物からなる下地層2を形成した後、SiOなどか
らなるマスク4をパターン状に形成する。その後、図2
に示すように、下地層2上にマスク4を介して、例えば
III族窒化物からなる中間層3をエピタキシャル成長さ
せる。
1 and 2 are cross-sectional views showing a manufacturing process in the case of forming an intermediate layer on an underlayer by using the ELO technique. As shown in FIG. 1, a base layer 1 made of, for example, Al-containing group III nitride is formed by epitaxial growth on a substrate 1 made of a single crystal material, and then a mask 4 made of SiO 2 or the like is formed in a pattern. . After that, Figure 2
As shown in, through the mask 4 on the underlayer 2, for example,
The intermediate layer 3 made of a group III nitride is epitaxially grown.

【0008】このとき、基材1と下地層2との界面で発
生した転位は、下地層2を貫通した後、中間層3中を伝
播する。そして、中間層3の作製過程において、中間層
4がマスク4上へ向けて横方向に成長するに際して、前
記転位の一部は図中領域Bで示すように横方向に曲げら
れる。その結果、中間層3中を貫通する転位は、図中領
域Aで示すものだけになり、中間層3に占める貫通転位
の割合は減少する。
At this time, dislocations generated at the interface between the base material 1 and the underlayer 2 propagate through the intermediate layer 3 after penetrating the underlayer 2. When the intermediate layer 4 grows in the lateral direction toward the mask 4 in the process of manufacturing the intermediate layer 3, some of the dislocations are bent in the lateral direction as indicated by a region B in the drawing. As a result, the dislocations penetrating through the intermediate layer 3 are limited to those shown in the region A in the figure, and the proportion of threading dislocations in the intermediate layer 3 is reduced.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、この場
合においても中間層3中には相当量の貫通転位が存在す
るため、この中間層3上に半導体素子として機能する、
単層あるいは多層構造の半導体素子層を形成した際に、
この半導体素子層中の転位密度を十分に低減することが
できないという問題があった。そして、この傾向は、下
地層2がAlを含むIII族窒化物から構成されるととも
に、そのAl含有量が増大するに従って顕著となる。
However, even in this case, since a considerable amount of threading dislocations are present in the intermediate layer 3, the intermediate layer 3 functions as a semiconductor element on the intermediate layer 3.
When a semiconductor element layer having a single layer or a multilayer structure is formed,
There is a problem that the dislocation density in the semiconductor element layer cannot be reduced sufficiently. This tendency becomes remarkable as the underlayer 2 is composed of a group III nitride containing Al and the Al content increases.

【0010】したがって、上述のようにして、例えば半
導体発光素子などを作製した場合においては、その発光
効率が劣化していまい、所望の特性を有する半導体発光
素子を得ることができないでいた。
Therefore, for example, when a semiconductor light emitting device or the like is manufactured as described above, the light emitting efficiency is deteriorated, and it is not possible to obtain a semiconductor light emitting device having desired characteristics.

【0011】本発明は、転位密度を低減させて結晶品質
に優れた半導体素子、及びこれに使用するエピタキシャ
ル基板を提供することを目的とする。さらに、前記半導
体素子及び前記エピタキシャル基板を製造する方法を提
供することを目的とする。
It is an object of the present invention to provide a semiconductor device having a reduced dislocation density and excellent crystal quality, and an epitaxial substrate used for the same. Further, it is an object of the present invention to provide a method for manufacturing the semiconductor device and the epitaxial substrate.

【0012】[0012]

【課題を解決するための手段】上記目的を達成すべく、
本発明は、単結晶材料からなる基材と、この基材に隣接
して形成されたAl含有の第1のIII族窒化物からなる
下地層と、この下地層に隣接して形成された第2のIII
族窒化物からなる中間層と、この中間層に隣接して形成
された第3のIII族窒化物からなる半導体素子層とを具
え、前記中間層は、前記下地層から一定の角度で傾斜し
て立ち上がったファセットを有することを特徴とする、
半導体素子に関する。
[Means for Solving the Problems] In order to achieve the above object,
The present invention provides a base material made of a single crystal material, an underlayer made of an Al-containing first group III nitride formed adjacent to the base material, and a base layer formed adjacent to the base layer. III of 2
An intermediate layer made of a group nitride, and a semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer, the intermediate layer being inclined at a constant angle from the underlayer. Characterized by having raised facets,
Regarding semiconductor devices.

【0013】また、本発明は、単結晶材料からなる基材
と、この基材に隣接して形成されたAl含有の第1のII
I族窒化物からなる下地層と、この下地層に隣接して形
成された第2のIII族窒化物からなる中間層とを具え、
前記中間層は、前記下地層から一定の角度で傾斜して立
ち上がったファセットを有することを特徴とする、エピ
タキシャル基板に関する。
The present invention also provides a base made of a single crystal material and an Al-containing first II formed adjacent to the base.
An underlayer made of a group I nitride and an intermediate layer made of a second group III nitride formed adjacent to the underlayer,
The intermediate layer according to the present invention relates to an epitaxial substrate, characterized in that it has facets inclined and rising from the underlayer at a constant angle.

【0014】本発明者らは、上記目的を達成すべく鋭意
検討した結果、下地層上において、この下地層から一定
の角度で傾斜して立ち上がったファセットを有する中間
層を形成することにより、上記目的を達成できることを
見出した。
As a result of earnest studies to achieve the above object, the inventors of the present invention have formed an intermediate layer having facets which are inclined and rise from the underlayer at a constant angle on the underlayer to form the intermediate layer. We have found that we can achieve the purpose.

【0015】図3は、本発明のエピタキシャル基板の一
例を示す断面図である。図3に示すエピタキシャル基板
10は、所定の単結晶材料からなる基材11上におい
て、Al含有III族窒化物からなる下地層12及びIII族
窒化物からなる中間層13が順次に形成されている。そ
して、中間層13は、下地層12上にパターン状に形成
されたマスク14を中心として、下地層12から一定の
角度で傾斜して立ち上がったファセット15を有してい
る。
FIG. 3 is a sectional view showing an example of the epitaxial substrate of the present invention. In the epitaxial substrate 10 shown in FIG. 3, an underlayer 12 made of an Al-containing group III nitride and an intermediate layer 13 made of a group III nitride are sequentially formed on a base material 11 made of a predetermined single crystal material. . The intermediate layer 13 has a facet 15 that is inclined and rises at a constant angle from the underlayer 12 around a mask 14 formed in a pattern on the underlayer 12.

【0016】基材11と下地層12との界面で発生した
転位は、下地層12を貫通した後中間層13中を伝播す
るが、その大部分は、図中矢印で示すように、ファセッ
ト15に至り、横方向に曲げられる。したがって、ファ
セット15を超えて伝播する転位の数は著しく低減さ
れ、中間層13の上方における転位密度は著しく低減さ
れる。この結果、中間層13上にIII族窒化物からなる
半導体素子層を形成した場合、この素子層中の転位密度
も著しく低減され、結晶品質が向上する。したがって、
結晶品質に優れたエピタキシャル基板、及び半導体素子
を提供できるようになる。
Dislocations generated at the interface between the base material 11 and the underlayer 12 propagate through the intermediate layer 13 after penetrating the underlayer 12, and most of them are facets 15 as shown by arrows in the figure. And can be bent laterally. Therefore, the number of dislocations propagating over the facets 15 is significantly reduced, and the dislocation density above the intermediate layer 13 is significantly reduced. As a result, when a semiconductor element layer made of a group III nitride is formed on the intermediate layer 13, the dislocation density in this element layer is also significantly reduced and the crystal quality is improved. Therefore,
It becomes possible to provide an epitaxial substrate and a semiconductor device having excellent crystal quality.

【0017】この結果、本発明の半導体素子から半導体
発光素子などを構成した場合、前記高結晶品質、並びに
下地層をAl含有III族窒化物から構成していることに
起因して、発光効率が著しく改善される。
As a result, when a semiconductor light emitting device or the like is constructed from the semiconductor device of the present invention, the luminous efficiency is improved due to the high crystal quality and the fact that the underlayer is made of an Al-containing group III nitride. Significantly improved.

【0018】以下、本発明の半導体素子及びエピタキシ
ャル基板の好ましい態様、並びに本発明の半導体素子の
製造方法、及びエピタキシャル基板の製造方法につい
て、発明の実施の形態において詳細に説明する。
The preferred embodiments of the semiconductor device and the epitaxial substrate of the present invention, the method of manufacturing the semiconductor device of the present invention, and the method of manufacturing the epitaxial substrate will be described in detail below in the embodiments of the invention.

【0019】[0019]

【発明の実施の形態】以下、本発明を、図面と関連させ
ながら発明の実施の形態に基づいて詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below in detail based on embodiments of the invention with reference to the drawings.

【0020】図4及び図5は、本発明のエピタキシャル
基板の製造方法の一例を説明するための断面図である。
最初に、図1に示す従来のELO技術と同様にして、図
4に示すように、単結晶材料からなる基材11上に、A
l含有III族窒化物からなる下地層12をエピタキシャ
ル成長させて形成する。次いで、下地層12上に、マス
ク14を蒸着法などによりパターン状に形成する。マス
ク14の幅は、例えば0.1μm〜50μmに設定し、
隣接するマスク間隔(開口幅)Pは、例えば0.1μm
〜50μm、さらに望ましくは、1μm〜10μmに設
定する。
4 and 5 are sectional views for explaining an example of the method for manufacturing an epitaxial substrate of the present invention.
First, as in the conventional ELO technique shown in FIG. 1, as shown in FIG.
The underlayer 12 made of l-containing group III nitride is formed by epitaxial growth. Next, a mask 14 is formed in a pattern on the underlayer 12 by a vapor deposition method or the like. The width of the mask 14 is set to, for example, 0.1 μm to 50 μm,
An adjacent mask interval (opening width) P is, for example, 0.1 μm.
˜50 μm, more preferably 1 μm to 10 μm.

【0021】次いで、図5に示すように、下地層12上
において、マスク14を介するようにして中間層13を
構成するIII族窒化物をエピタキシャル成長させ、マス
ク14を中心として、下地層12から一定の角度で傾斜
して立ち上がったファセット15を有する初期エピタキ
シャル成長層16を形成する(第1のエピタキシャル成
長)。次いで、エピタキシャル条件を変更し、初期エピ
タキシャル成長層16を埋設し、平坦化するようにして
前記III族窒化物をエピタキシャル成長させ(第2のエ
ピタキシャル成長)、図3に示すような中間層13を形
成する。
Next, as shown in FIG. 5, the group III nitride forming the intermediate layer 13 is epitaxially grown on the underlayer 12 with the mask 14 interposed therebetween, and the III-nitride is formed from the underlayer 12 with the mask 14 at the center. An initial epitaxial growth layer 16 having a facet 15 which is inclined and rises at an angle of is formed (first epitaxial growth). Next, the epitaxial conditions are changed, the initial epitaxial growth layer 16 is buried, and the group III nitride is epitaxially grown so as to be planarized (second epitaxial growth), and the intermediate layer 13 as shown in FIG. 3 is formed.

【0022】第1のエピタキシャル成長と第2のエピタ
キシャル成長は、温度及び圧力を適宜に選択して行な
う。例えば、前記第1のエピタキシャル成長は、前記第
2のエピタキシャル成長に対して、低温あるいは低圧力
の条件でエピタキシャル成長させる。具体的には、第1
のエピタキシャル成長は、950℃、200Torrで
行ない、第2のエピタキシャル成長は、1070℃、5
00Torrで行なう。
The first epitaxial growth and the second epitaxial growth are performed by appropriately selecting temperature and pressure. For example, the first epitaxial growth is performed under the conditions of low temperature or low pressure with respect to the second epitaxial growth. Specifically, the first
Epitaxial growth at 950 ° C. and 200 Torr, and second epitaxial growth at 1070 ° C. and 5 Torr
Perform at 00 Torr.

【0023】また、マスク14は、その長手方向が下地
層を構成するIII族窒化物の<10−10>方向と平行
となるように形成することが好ましい。これによって、
初期エピタキシャル成長層16は、下地層12を構成す
るIII族窒化物の<0001>方向に沿って簡易に形成
され、前記方向に傾斜したファセット15を有するよう
になる。すなわち、下地層12から一定の角度で傾斜し
て立ち上がったファセット15を有する初期エピタキシ
ャル成長層16を簡易に形成することができる。
The mask 14 is preferably formed so that its longitudinal direction is parallel to the <10-10> direction of the group III nitride constituting the underlayer. by this,
The initial epitaxial growth layer 16 is easily formed along the <0001> direction of the group III nitride forming the underlayer 12, and has the facets 15 inclined in the direction. That is, it is possible to easily form the initial epitaxial growth layer 16 having the facets 15 that are inclined and rise from the underlayer 12 at a constant angle.

【0024】マスク14は、SiO、SiOx、Si
Nx、その他高融点金属材料を用いて形成することがで
きる。
The mask 14 is made of SiO 2 , SiOx, Si.
It can be formed by using Nx or other refractory metal material.

【0025】下地層12は、Alを含有したIII族窒化
物から構成されることが必要であり、実用的なエピタキ
シャル基板、すなわち半導体素子を構成するに際して
は、Alx1Gay1Inz1N(x1+y1+z1=
1,x1≧0.5,y1≧0,z1≧0)なる組成、さ
らにはAlNなる組成を有することが好ましい。
The underlayer 12 needs to be composed of a group III nitride containing Al, and when forming a practical epitaxial substrate, that is, a semiconductor device, Alx1Gay1Inz1N (x1 + y1 + z1 =
1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0), and more preferably AlN.

【0026】また、中間層13は、III族窒化物から構
成されることが必要であり、実用的なエピタキシャル基
板、すなわち半導体素子を構成するに際しては、Alx
2Gay2Inz2N(x2+y2+z2=1,x2≧
0,y2≧0,z2≧0)なる組成を有することが好ま
しい。そして、この場合において、下地層12を構成す
るIII族窒化物と、中間層13を構成するIII族窒化物と
の間において、Al組成比を規定するx1及びx2は、
x2≦x1−0.1なる関係を満たすことが好ましい。
Further, the intermediate layer 13 needs to be composed of a group III nitride, and when forming a practical epitaxial substrate, that is, a semiconductor element, Alx is used.
2Gay2Inz2N (x2 + y2 + z2 = 1, x2 ≧
It is preferable to have a composition of 0, y2 ≧ 0, z2 ≧ 0). Then, in this case, x1 and x2 that define the Al composition ratio between the group III nitride forming the underlayer 12 and the group III nitride forming the intermediate layer 13 are:
It is preferable that the relationship x2 ≦ x1-0.1 is satisfied.

【0027】このように、下地層12と中間層13と
が、その界面において10原子%以上のAl組成濃度差
を有することにより、下地層12中を伝播してきた貫通
転位が前記Al組成濃度差を有する界面を超えて伝播す
ることが困難になる。したがって、中間層13内の転位
密度をさらに低減することができる。
As described above, since the underlayer 12 and the intermediate layer 13 have a difference in Al composition concentration of 10 atomic% or more at the interface, the threading dislocation propagated in the underlayer 12 has the difference in Al composition concentration. It becomes difficult to propagate beyond the interface having the. Therefore, the dislocation density in the intermediate layer 13 can be further reduced.

【0028】なお、下地層12及び中間層13は、必要
に応じてGe、Si、Mg、Ca、Zn、Be、P、A
s及びBなどの元素を含有することもできる。さらに、
意識的に添加した元素に限らず、成膜条件等に依存して
必然的に含まれる不純物、並びに原料、反応管材質に含
まれる微量不純物を含む。
The base layer 12 and the intermediate layer 13 may be made of Ge, Si, Mg, Ca, Zn, Be, P, A, if necessary.
Elements such as s and B may also be contained. further,
Not only the elements that are intentionally added, but also impurities that are necessarily included depending on the film forming conditions and the like, and trace impurities that are included in the raw materials and the material of the reaction tube are included.

【0029】また、下地層12は、(0002)面のX
線ロッキングカーブ半値幅で100秒以下の高結晶性の
Al含有III族窒化物から構成されることが好ましい。
これによって、下地層12上に形成された中間層13、
並びに所定の半導体素子層の結晶性も向上し、図3に示
すエピタキシャル基板10、さらには、エピタキシャル
基板10と所定の半導体素子層とを含む半導体素子全体
の結晶性をも向上させることができる。したがって、素
子特性を飛躍的に向上させることができる。
Further, the underlayer 12 is made of the X of the (0002) plane.
It is preferably composed of a highly crystalline Al-containing group III nitride having a line rocking curve full width at half maximum of 100 seconds or less.
As a result, the intermediate layer 13 formed on the underlayer 12,
In addition, the crystallinity of the predetermined semiconductor element layer can be improved, and the crystallinity of the epitaxial substrate 10 shown in FIG. 3 and the entire semiconductor element including the epitaxial substrate 10 and the predetermined semiconductor element layer can be improved. Therefore, the device characteristics can be dramatically improved.

【0030】同様の理由から、下地層12の主面12A
は、表面平均粗さRaが2Å以下の高い表面平坦性を有
することが好ましい。
For the same reason, the main surface 12A of the underlayer 12 is
Preferably has a high surface flatness with a surface average roughness Ra of 2Å or less.

【0031】このような下地層12は、例えば、MOC
VD法を用い、基材11を1100℃以上、好ましくは
1250℃以下に加熱することによって形成することが
できる。従来、下地層は、基材と半導体素子層との格子
定数差を補完するためのバッファ層として機能していた
ため、基材を500〜600℃に加熱して、低結晶性の
GaN又はAlNなどから構成していた。しかしなが
ら、Alを比較的多量に含むIII族窒化物、特にはAl
Nから下地層を構成した場合においては、高温成膜によ
りその結晶性を向上させても、前述したような格子定数
差を十分に補完できることを本発明者らは見出した。
Such an underlayer 12 is, for example, MOC.
It can be formed by using the VD method and heating the substrate 11 to 1100 ° C. or higher, preferably 1250 ° C. or lower. Conventionally, the base layer has functioned as a buffer layer for compensating for the difference in lattice constant between the base material and the semiconductor element layer. Therefore, the base material is heated to 500 to 600 ° C., and low crystalline GaN or AlN is used. It consisted of However, Group III nitrides containing a relatively large amount of Al, especially Al
The present inventors have found that when the underlayer is composed of N, even if the crystallinity is improved by high temperature film formation, the difference in lattice constant as described above can be sufficiently complemented.

【0032】また、格子定数差の補完が十分でなく、比
較的多量のミスフィット転位が発生した場合において
も、中間層中における転位密度は上述したファセットの
効果によって十分に低減することができる。さらに、下
地層と中間層とが上述したような10原子%以上のAl
組成濃度差を有することによっても、中間層中における
転位密度は十分に低減される。
Further, even when the lattice constant difference is not sufficiently complemented and a relatively large amount of misfit dislocations are generated, the dislocation density in the intermediate layer can be sufficiently reduced by the facet effect described above. Further, the underlayer and the intermediate layer have Al of 10 atomic% or more as described above.
Due to the difference in composition concentration, the dislocation density in the intermediate layer is sufficiently reduced.

【0033】基材11は、サファイア単結晶、ZnO単
結晶、LiAlO単結晶、LiGaO単結晶、Mg
Al単結晶、MgO単結晶などの酸化物単結晶、
Si単結晶、SiC単結晶などのIV族あるいはIV−IV族
単結晶、GaAs単結晶、AlN単結晶、GaN単結晶
及びAlGaN単結晶などのIII−V族単結晶、ZrB
などのホウ化物単結晶などの、公知の基板材料から構
成することができる。
The substrate 11 is made of sapphire single crystal, ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single crystal, Mg.
Al 2 O 4 single crystals, oxide single crystals such as MgO single crystals,
Group IV or IV-IV group single crystals such as Si single crystal and SiC single crystal, GaAs single crystal, AlN single crystal, III-V group single crystal such as GaN single crystal and AlGaN single crystal, ZrB
It can be composed of a known substrate material such as a boride single crystal such as 2 .

【0034】特に、基材11をサファイア単結晶から構
成する場合においては、基材11の主面11Aに対して
表面窒化処理を行ない、表面窒化層を形成することが好
ましい。これによって、下地層12、さらには中間層1
3、並びに中間層13上に形成すべき半導体素子層の結
晶性をさらに向上させることができる。
In particular, when the base material 11 is made of sapphire single crystal, it is preferable that the main surface 11A of the base material 11 is subjected to surface nitriding treatment to form a surface nitrided layer. As a result, the underlayer 12, and further the intermediate layer 1
3 and the crystallinity of the semiconductor element layer to be formed on the intermediate layer 13 can be further improved.

【0035】前記表面窒化層は、ESCA分析によっ
て、主面11Aから深さ1nmにおける窒素含有量が2
原子%以上であり、さらには50原子%以下となるよう
な厚さに形成する。このような厚さの前記表面窒化層
は、基材11をアンモニアなどの窒素含有雰囲気中に配
置し、所定時間加熱することによって行なう。そして、
窒素濃度や窒化温度、窒化時間を適宜に制御することに
よって形成する。
By the ESCA analysis, the surface nitrided layer has a nitrogen content of 2 at a depth of 1 nm from the main surface 11A.
It is formed to have a thickness of not less than atomic% and not more than 50 atomic%. The surface nitrided layer having such a thickness is formed by placing the base material 11 in an atmosphere containing nitrogen such as ammonia and heating it for a predetermined time. And
It is formed by appropriately controlling the nitrogen concentration, nitriding temperature, and nitriding time.

【0036】本発明の半導体素子を得るに際しては、上
述のようにして作製したエピタキシャル基板上、すなわ
ち中間層上に所定のIII族窒化物からなる半導体素子層
を形成する。この半導体素子層は、目的に応じて単層あ
るいは多層構造を採ることができる。エピタキシャル基
板の最上部に位置する中間層の表面層部分は、ファセッ
トによって転位密度が十分に低減されているため、前記
半導体素子層中の転位密度は、10−10/cm
程度まで低減される。
In obtaining the semiconductor device of the present invention, a semiconductor device layer made of a predetermined group III nitride is formed on the epitaxial substrate manufactured as described above, that is, on the intermediate layer. This semiconductor element layer can have a single layer or a multilayer structure depending on the purpose. Since the dislocation density of the surface layer portion of the intermediate layer located at the top of the epitaxial substrate is sufficiently reduced by the facets, the dislocation density in the semiconductor element layer is 10 5 -10 7 / cm 2.
It is reduced to the extent.

【0037】なお、前記半導体素子層の作製は、エピタ
キシャル基板の作製と同一バッチで行なうこともできる
し、異なるバッチ間で行なうこともできる。また、前記
半導体素子層は、エピタキシャル基板と同一の装置を用
いて作製することもできるし、異なる装置を用いて作製
することもできる。さらに、エピタキシャル基板を構成
する中間層のみを異なるバッチ、又は異なる装置を用い
て作製することもできる。
The semiconductor element layer can be manufactured in the same batch as the epitaxial substrate, or in different batches. The semiconductor element layer can be manufactured using the same device as the epitaxial substrate, or can be manufactured using a different device. Furthermore, only the intermediate layer that constitutes the epitaxial substrate can be manufactured by using different batches or different devices.

【0038】[0038]

【実施例】以下、実施例により本発明を具体的に説明す
る。 (実施例)
EXAMPLES The present invention will be specifically described below with reference to examples. (Example)

【0039】基材11として、C面サファイア単結晶を
用い、これを石英製の反応管内に設置されたサセプタ上
に載置した。次いで、圧力を15Torrに設定して、
水素キャリアガスを流速3m/secとなるように供給
した後、ヒータにより、基材11を1200℃まで加熱
した。
A C-plane sapphire single crystal was used as the substrate 11, and this was placed on a susceptor installed in a quartz reaction tube. Then set the pressure to 15 Torr,
After supplying the hydrogen carrier gas at a flow rate of 3 m / sec, the substrate 11 was heated to 1200 ° C. by the heater.

【0040】次いで、アンモニアガス(NH)を水素
キャリアガスとともに5分間流し、基材11の主面を窒
化させた。なお、ESCAによる分析の結果、この表面
窒化処理によって、前記主面には窒化層が形成されてお
り、前記主面から深さ1nmにおける窒素含有量が7原
子%であることが判明した。
Next, ammonia gas (NH 3 ) was flown with the hydrogen carrier gas for 5 minutes to nitride the main surface of the base material 11. As a result of analysis by ESCA, it was found that a nitride layer was formed on the main surface by this surface nitriding treatment, and the nitrogen content at a depth of 1 nm from the main surface was 7 atom%.

【0041】次いで、Al供給原料としてトリメチルア
ルミニウム(TMA)を用いるとともに、窒素供給原料
としてアンモニアガス(NH)を用い、これら原料ガ
スを水素キャリアガスとともに、TMAとNHとのモ
ル比が1:450となるようにして前記反応管内に導入
するとともに、基材11上に供給した。そして、120
分間エピタキシャル成長させることによって、下地層と
してのAlN膜を厚さ2μmに形成した。
Next, trimethylaluminum (TMA) was used as the Al feedstock, and ammonia gas (NH 3 ) was used as the nitrogen feedstock, and these feedstock gases were used together with the hydrogen carrier gas so that the molar ratio of TMA and NH 3 was 1. : 450, and was supplied onto the base material 11. And 120
By epitaxial growth for a minute, an AlN film as a base layer was formed to a thickness of 2 μm.

【0042】このAlN下地膜の表面平坦性を評価した
ところ、5μm角のRaで2Åの平坦な膜であることが
判明し、(0002)のロッキングカーブ半値幅が50
秒という高結晶を呈することが判明した。
When the surface flatness of this AlN base film was evaluated, it was found that the film had a flatness of 2Å with Ra of 5 μm square, and the rocking curve half width of (0002) was 50.
It was found to exhibit high crystals of seconds.

【0043】次いで、前記AlN膜上に所定のマスクを
介した成膜処理を施すことにより、マスク幅5μm、開
口幅5μmのSiOマスクを、その長手方向が前記A
lN膜の<10−10>方向と平行となるように形成し
た。
Then, a film forming process is performed on the AlN film through a predetermined mask to form a SiO 2 mask having a mask width of 5 μm and an opening width of 5 μm, the longitudinal direction of which is A.
It was formed so as to be parallel to the <10-10> direction of the 1N film.

【0044】次いで、圧力を200Torr、基材温度
を950℃に変更し、Ga供給原料としてトリメチルガ
リウム(TMG)を用い、原料供給ガスの流量比を(T
MG+TMA)とNHとのモル比が1:1500とな
るようにして、前記AlN膜上に供給し、45分間エピ
タキシャル成長させることによって、{11−22}面
のファセットを有する初期エピタキシャル成長層を形成
した。その後、圧力を500Torr、基材温度を10
70℃に変更して、中間層としてのAl0.05Ga
0.95N層を厚さ10μmに形成し、エピタキシャル
基板を完成させた。
Next, the pressure was changed to 200 Torr, the substrate temperature was changed to 950 ° C., trimethylgallium (TMG) was used as a Ga feedstock, and the flow rate ratio of the feedstock gas was set to (T
MG + TMA) and NH 3 were supplied at a molar ratio of 1: 1500 onto the AlN film and epitaxially grown for 45 minutes to form an initial epitaxial growth layer having a {11-22} facet. . After that, the pressure is 500 Torr and the substrate temperature is 10
The temperature was changed to 70 ° C. and Al 0.05 Ga as an intermediate layer was used.
A 0.95 N layer was formed to a thickness of 10 μm to complete an epitaxial substrate.

【0045】その後、同条件でSiHガスを添加し、
半導体素子層の最下層を構成するn型Al0.05Ga
0.95N層を厚さ3μmに形成し、半導体素子を完成
させた。このAl0.05Ga0.95N層中の転位密
度をTEM観察によって調べたところ、5×10/c
であることが判明した。
Thereafter, SiH 4 gas was added under the same conditions,
N-type Al 0.05 Ga constituting the bottom layer of the semiconductor element layer
A 0.95 N layer was formed to a thickness of 3 μm to complete a semiconductor device. When the dislocation density in this Al 0.05 Ga 0.95 N layer was examined by TEM observation, it was 5 × 10 6 / c.
It was found to be m 2 .

【0046】(比較例)圧力を500Torr、基材温
度を1070℃に設定するとともに、(TMG+TM
A)とNHとのモル比が1:1500となるように設
定し、エピタキシャル基板を構成する中間層としてファ
セットを有しないAl0.05Ga0.9 N層を厚さ
10μmに形成した以外は、実施例と同様にして半導体
素子を作製した。エピタキシャル基板上に形成した半導
体素子層としてのAl0.05Ga 0.95N層中の転
位密度をTEM観察によって調べたところ、5×10
/cmであることが判明した。
(Comparative Example) Pressure is 500 Torr, substrate temperature
The temperature is set to 1070 ° C and (TMG + TM
A) and NHThreeSet so that the molar ratio with
As the intermediate layer that constitutes the epitaxial substrate.
Al without set0.05Ga0.9 5N layer thickness
A semiconductor was manufactured in the same manner as in the example except that the thickness was 10 μm.
A device was produced. Semiconductor formed on an epitaxial substrate
Al as body element layer0.05Ga 0.95Transfer in N layer
When the density is examined by TEM observation, it is 5 × 107
/ CmTwoIt turned out to be

【0047】以上実施例及び比較例から明らかなよう
に、比較例に示す従来のELO技術を用いてエピタキシ
ャル基板を作製し、この上にAl0.05Ga0. 95
N半導体素子層を形成する場合に比べて、本発明のエピ
タキシャル基板に形成されたAl0.05Ga0.95
N半導体素子層は、転位密度が1桁向上し、結晶品質が
大きく改善されていることが分かる。
As is clear from the above examples and comparative examples, an epitaxial substrate was prepared by using the conventional ELO technique shown in the comparative example, and Al 0.05 Ga 0. 95
Compared with the case where the N semiconductor element layer is formed, Al 0.05 Ga 0.95 formed on the epitaxial substrate of the present invention
It can be seen that the N semiconductor element layer has the dislocation density improved by one digit and the crystal quality is greatly improved.

【0048】以上、具体例を挙げながら、本発明を発明
の実施の形態に基づいて詳細に説明したが、本発明は上
記発明の実施に形態に限定されるものではなく、本発明
の範疇を逸脱しない範囲であらゆる変更や変形が可能で
ある。
The present invention has been described in detail based on the embodiments of the invention with reference to specific examples, but the invention is not limited to the embodiments of the invention described above, and the scope of the invention is not limited thereto. All changes and modifications are possible without departing from the scope.

【0049】例えば、上記においては、下地層12及び
中間層13が単層である場合について説明してきたが、
これらは多層構造とすることもできる。また、厚さ方向
に組成を変化させることもできる。この場合の組成及び
結晶性は、下地層及び中間層の全体に亘るものを意味す
る。
For example, although the case where the underlayer 12 and the intermediate layer 13 are single layers has been described above,
These may have a multi-layer structure. Further, the composition can be changed in the thickness direction. In this case, the composition and the crystallinity mean those over the entire underlayer and intermediate layer.

【0050】また、基材と下地層との間、あるいは下地
層と中間層との間において、バッファ層やひずみ超格子
などの多層積層膜を挿入し、前記下地層あるいは前記中
間層の結晶性をさらに向上させ、結晶性に優れたエピタ
キシャル基板、及び半導体素子を提供することができ
る。また、例えば、下地層の導電性制御を行ない、半導
体素子層の機能を下地基板に含ませることもできる。さ
らには、下地基板上にHVPE法を用いて、厚膜のIII
族窒化物膜を一旦成長させた後、半導体素子層を作製す
ることもできる。
Further, a multilayer laminated film such as a buffer layer or a strained superlattice is inserted between the base material and the underlayer, or between the underlayer and the intermediate layer, and the crystallinity of the underlayer or the intermediate layer is increased. Further, it is possible to provide an epitaxial substrate having excellent crystallinity and a semiconductor element. Further, for example, the conductivity of the underlayer may be controlled so that the underlying substrate has the function of the semiconductor element layer. Furthermore, using a HVPE method on the underlying substrate, a thick film III
The semiconductor element layer may be formed after the group nitride film is once grown.

【0051】[0051]

【発明の効果】以上説明したように、本発明によれば、
転位密度を低減させて結晶品質に優れた半導体素子、及
びこれに使用するエピタキシャル基板を提供することが
できる。
As described above, according to the present invention,
It is possible to provide a semiconductor device having a reduced dislocation density and excellent crystal quality, and an epitaxial substrate used for the same.

【図面の簡単な説明】[Brief description of drawings]

【図1】ELO技術を用いて下地層上に中間層を形成す
る場合の一作製工程を示す断面図である。
FIG. 1 is a cross-sectional view showing one manufacturing process in the case of forming an intermediate layer on an underlayer using the ELO technique.

【図2】図1に示す作製工程の次の作製工程を示す断面
図である。
FIG. 2 is a cross-sectional view showing a manufacturing step that is subsequent to the manufacturing step shown in FIG.

【図3】本発明のエピタキシャル基板の一例を示す断面
図である。
FIG. 3 is a sectional view showing an example of an epitaxial substrate of the present invention.

【図4】本発明のエピタキシャル基板の製造方法におけ
る一作製工程を示す断面図である。
FIG. 4 is a cross-sectional view showing one manufacturing step in the method for manufacturing an epitaxial substrate of the present invention.

【図5】図4に示す作製工程の次の作製工程を示す断面
図である。
5A to 5C are cross-sectional views showing a manufacturing process subsequent to the manufacturing process shown in FIGS.

【符号の説明】[Explanation of symbols]

1、11 基材、2、12 下地層、3、13 中間
層、4、14 マスク、10 エピタキシャル基板、1
5 ファセット、16 初期エピタキシャル成長層
1, 11 Base material, 2, 12 Underlayer, 3, 13 Intermediate layer, 4, 14 Mask, 10 Epitaxial substrate, 1
5 facets, 16 initial epitaxial growth layers

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平松 和政 三重県四日市市芝田1−4−22 (72)発明者 三宅 秀人 三重県久居市野村町372−303 (72)発明者 木田 喜啓 三重県津市栗真中山町181−1 マインハ オスB206号 Fターム(参考) 4G077 AA03 BE13 DB08 ED06 EE06 EE07 EF03 TB05 TC14 TC16 TC19 5F045 AA04 AB09 AB17 AC08 AC12 AD14 AE23 AE25 AF09 AF13 BB12 CA09 DA53 DA67 DB02 DB04    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kazumasa Hiramatsu             1-4-22 Shibata, Yokkaichi-shi, Mie Prefecture (72) Inventor Hideto Miyake             372-303 Nomura Town, Hisai City, Mie Prefecture (72) Inventor Yoshihiro Kida             181-1 Kurimanakayamacho, Tsu City, Mie Prefecture             Male B206 F-term (reference) 4G077 AA03 BE13 DB08 ED06 EE06                       EE07 EF03 TB05 TC14 TC16                       TC19                 5F045 AA04 AB09 AB17 AC08 AC12                       AD14 AE23 AE25 AF09 AF13                       BB12 CA09 DA53 DA67 DB02                       DB04

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】単結晶材料からなる基材と、この基材に隣
接して形成されたAl含有の第1のIII族窒化物からな
る下地層と、この下地層に隣接して形成された第2のII
I族窒化物からなる中間層と、この中間層に隣接して形
成された第3のIII族窒化物からなる半導体素子層とを
具え、前記中間層は、前記下地層から一定の角度で傾斜
して立ち上がったファセットを有することを特徴とす
る、半導体素子。
1. A base material made of a single crystal material, a base layer made of an Al-containing first group III nitride formed adjacent to the base material, and formed adjacent to the base layer. Second II
An intermediate layer made of a group I nitride, and a semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer, wherein the intermediate layer is inclined at a constant angle from the underlayer. A semiconductor device having a facet that rises up.
【請求項2】前記下地層を構成する前記第1のIII族窒
化物は、Alx1Gay1Inz1N(x1+y1+z
1=1,x1≧0.5,y1≧0,z1≧0)なる組成
を有することを特徴とする、請求項1に記載の半導体素
子。
2. The first group III nitride forming the underlayer is Alx1Gay1Inz1N (x1 + y1 + z
The semiconductor element according to claim 1, having a composition of 1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0).
【請求項3】前記下地層を構成する前記第1のIII族窒
化物は、AlNなる組成を有することを特徴とする、請
求項2に記載の半導体素子。
3. The semiconductor device according to claim 2, wherein the first group III nitride forming the underlayer has a composition of AlN.
【請求項4】前記下地層を構成する前記第1のIII族窒
化物の(002)面のX線ロッキングカーブの半値幅
が、100秒以下であることを特徴とする、請求項1〜
3のいずれか一に記載の半導体素子。
4. The full width at half maximum of the X-ray rocking curve of the (002) plane of the first group III nitride constituting the underlayer is 100 seconds or less.
3. The semiconductor device according to any one of 3 above.
【請求項5】前記中間層を構成する前記第2のIII族窒
化物は、Alx2Gay2Inz2N(x2+y2+z
2=1,x2≧0,y2≧0,z2≧0)なる組成を有
し、前記下地層を構成する前記第1のIII族窒化物との
組成において、x2≦x1−0.1なる関係を満足する
ことを特徴とする、請求項2〜4のいずれか一に記載の
半導体素子。
5. The second group III nitride constituting the intermediate layer is Alx2Gay2Inz2N (x2 + y2 + z
2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and in the composition with the first group III nitride constituting the underlayer, the relationship of x2 ≦ x1-0.1 The semiconductor element according to any one of claims 2 to 4, characterized in that
【請求項6】前記基材はサファイア単結晶からなり、前
記基材の主面から1nmの深さにおける窒素含有量が2
原子%以上である表面窒化層を有することを特徴とす
る、請求項1〜5のいずれか一に記載の半導体素子。
6. The substrate is made of sapphire single crystal and has a nitrogen content of 2 at a depth of 1 nm from the main surface of the substrate.
The semiconductor device according to any one of claims 1 to 5, wherein the semiconductor device has a surface nitrided layer of at least atomic%.
【請求項7】単結晶材料からなる基材と、この基材に隣
接して形成されたAl含有の第1のIII族窒化物からな
る下地層と、この下地層に隣接して形成された第2のII
I族窒化物からなる中間層とを具え、前記中間層は、前
記下地層から一定の角度で傾斜して立ち上がったファセ
ットを有することを特徴とする、エピタキシャル基板。
7. A base material made of a single crystal material, a base layer made of an Al-containing first group III nitride formed adjacent to the base material, and formed adjacent to the base layer. Second II
An epitaxial substrate, comprising: an intermediate layer made of a group I nitride, wherein the intermediate layer has a facet that is inclined and rises at a constant angle from the underlayer.
【請求項8】前記下地層を構成する前記第1のIII族窒
化物は、Alx1Gay1Inz1N(x1+y1+z
1=1,x1≧0.5,y1≧0,z1≧0)なる組成
を有することを特徴とする、請求項7に記載のエピタキ
シャル基板。
8. The first group III nitride constituting the underlayer is Alx1Gay1Inz1N (x1 + y1 + z
The epitaxial substrate according to claim 7, having a composition of 1 = 1, x1 ≧ 0.5, y1 ≧ 0, z1 ≧ 0).
【請求項9】前記下地層を構成する前記第1のIII族窒
化物は、AlNなる組成を有することを特徴とする、請
求項8に記載のエピタキシャル基板。
9. The epitaxial substrate according to claim 8, wherein the first group III nitride forming the underlayer has a composition of AlN.
【請求項10】前記下地層を構成する前記第1のIII族
窒化物の(0002)面のX線ロッキングカーブの半値
幅が、100秒以下であることを特徴とする、請求項7
〜9のいずれか一に記載のエピタキシャル基板。
10. The full width at half maximum of the X-ray rocking curve of the (0002) plane of the first group III nitride forming the underlayer is 100 seconds or less.
10. The epitaxial substrate according to any one of items 9 to 9.
【請求項11】前記中間層を構成する前記第2のIII族
窒化物は、Alx2Gay2Inz2N(x2+y2+
z2=1,x2≧0,y2≧0,z2≧0)なる組成を
有し、前記下地層を構成する前記第1のIII族窒化物と
の組成において、x2≦x1−0.1なる関係を満足す
ることを特徴とする、請求項8〜10のいずれか一に記
載のエピタキシャル基板。
11. The second group III nitride constituting the intermediate layer is Alx2Gay2Inz2N (x2 + y2 +).
z2 = 1, x2 ≧ 0, y2 ≧ 0, z2 ≧ 0), and in the composition with the first group III nitride constituting the underlayer, the relationship of x2 ≦ x1-0.1 The epitaxial substrate according to any one of claims 8 to 10, characterized in that:
【請求項12】前記基材はサファイア単結晶からなり、
前記基材の主面から1nmの深さにおける窒素含有量が
2原子%以上である表面窒化層を有することを特徴とす
る、請求項7〜11のいずれか一に記載のエピタキシャ
ル基板。
12. The substrate is made of sapphire single crystal,
The epitaxial substrate according to claim 7, further comprising a surface nitrided layer having a nitrogen content of 2 atomic% or more at a depth of 1 nm from the main surface of the base material.
【請求項13】単結晶材料からなる基材と、この基材に
隣接して形成されたAl含有の第1のIII族窒化物から
なる下地層と、この下地層に隣接して形成された第2の
III族窒化物からなる中間層と、この中間層に隣接して
形成された第3のIII族窒化物からなる半導体素子層と
を具える半導体素子の製造方法であって、前記中間層
は、前記下地層上に所定のマスクを形成した後、前記下
地層上に前記マスクを介して、前記下地層から一定の角
度で傾斜して立ち上がったファセットを有するようにエ
ピタキシャル成長させた後、前記ファセットを埋設し、
平坦化するようにエピタキシャル成長させて形成するこ
とを特徴とする、半導体素子の製造方法。
13. A base material made of a single crystal material, an underlayer made of an Al-containing first group III nitride formed adjacent to the base material, and formed adjacent to the underlayer. Second
What is claimed is: 1. A method of manufacturing a semiconductor device, comprising: an intermediate layer made of a group III nitride; and a semiconductor element layer made of a third group III nitride formed adjacent to the intermediate layer, wherein the intermediate layer comprises: After forming a predetermined mask on the underlayer, after performing epitaxial growth on the underlayer through the mask so as to have facets that are inclined and risen from the underlayer at a constant angle, the facets are formed. Buried,
A method of manufacturing a semiconductor device, which is characterized in that it is formed by epitaxial growth so as to be planarized.
【請求項14】前記マスクは、その長手方向が、前記下
地層を構成する前記第1のIII族窒化物の<10−10
>方向と平行となるように形成することを特徴とする、
請求項13に記載の半導体素子の製造方法。
14. The mask has a longitudinal direction of <10-10 of the first group III nitride constituting the underlayer.
> Is formed so as to be parallel to the direction,
The method for manufacturing a semiconductor device according to claim 13.
【請求項15】前記基材はサファイア単結晶からなり、
前記基材の主面に対して表面窒化処理を施すことによ
り、前記基材の前記主面から1nm深さにおける窒素含
有量が2原子%以上である表面窒化層を形成することを
特徴とする、請求項13又は14に記載の半導体素子の
製造方法。
15. The substrate comprises a sapphire single crystal,
A surface nitriding layer having a nitrogen content of 2 atomic% or more at a depth of 1 nm from the main surface of the base material is formed by subjecting the main surface of the base material to a surface nitriding treatment. 15. The method for manufacturing a semiconductor device according to claim 13 or 14.
【請求項16】単結晶材料からなる基材と、この基材に
隣接して形成されたAl含有の第1のIII族窒化物から
なる下地層と、この下地層に隣接して形成された第2の
III族窒化物からなる中間層とを具えるエピタキシャル
基板の製造方法であって、前記中間層は、前記下地層上
に所定のマスクを形成した後、前記下地層上に前記マス
クを介して、前記下地層から一定の角度で傾斜して立ち
上がったファセットを有するようにエピタキシャル成長
させた後、前記ファセットを埋設し、平坦化するように
エピタキシャル成長させて形成することを特徴とする、
エピタキシャル基板の製造方法。
16. A base material made of a single crystal material, a base layer made of an Al-containing first group III nitride formed adjacent to the base material, and formed adjacent to the base layer. Second
A method of manufacturing an epitaxial substrate comprising an intermediate layer comprising a group III nitride, wherein the intermediate layer, after forming a predetermined mask on the underlying layer, through the mask on the underlying layer, The epitaxial layer is formed so that it has a facet that is inclined and rises at a constant angle from the underlying layer, and then the facet is embedded and formed so as to be planarized.
Method for manufacturing epitaxial substrate.
【請求項17】前記マスクは、その長手方向が、前記下
地層を構成する前記第1のIII族窒化物の<10−10
>方向と平行に形成することを特徴とする、請求項16
に記載のエピタキシャル基板の製造方法。
17. The mask has a longitudinal direction of <10-10 of the first group III nitride which constitutes the underlayer.
17. It is formed parallel to the> direction.
A method for manufacturing an epitaxial substrate according to.
【請求項18】前記基材はサファイア単結晶からなり、
前記基材の主面に対して表面窒化処理を施すことによ
り、前記基材の前記主面から1nm深さにおける窒素含
有量が2原子%以上である表面窒化層を形成することを
特徴とする、請求項16又は17に記載のエピタキシャ
ル基板の製造方法。
18. The substrate comprises sapphire single crystal,
A surface nitriding layer having a nitrogen content of 2 atomic% or more at a depth of 1 nm from the main surface of the base material is formed by subjecting the main surface of the base material to a surface nitriding treatment. The method for manufacturing an epitaxial substrate according to claim 16 or 17.
JP2001314768A 2001-10-12 2001-10-12 Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method Expired - Lifetime JP3946976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001314768A JP3946976B2 (en) 2001-10-12 2001-10-12 Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001314768A JP3946976B2 (en) 2001-10-12 2001-10-12 Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2003124124A true JP2003124124A (en) 2003-04-25
JP3946976B2 JP3946976B2 (en) 2007-07-18

Family

ID=19133028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001314768A Expired - Lifetime JP3946976B2 (en) 2001-10-12 2001-10-12 Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP3946976B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347494A (en) * 2004-06-02 2005-12-15 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2005347366A (en) * 2004-06-01 2005-12-15 Sumitomo Chemical Co Ltd Manufacturing method for compound semiconductor board having pn junction
JP4461228B1 (en) * 2009-03-31 2010-05-12 株式会社 東北テクノアーチ Manufacturing method of semiconductor device
JP4461227B1 (en) * 2009-03-31 2010-05-12 株式会社 東北テクノアーチ Manufacturing method of semiconductor substrate
CN102005523A (en) * 2009-09-01 2011-04-06 夏普株式会社 Nitride semiconductor element, methods for manufacturing nitride semiconductor element and methods for manufacturing semiconductor layer
JP2016225403A (en) * 2015-05-28 2016-12-28 日亜化学工業株式会社 Method for manufacturing nitride semiconductor template and nitride semiconductor template
CN104078539B (en) * 2013-03-25 2017-03-01 泰谷光电科技股份有限公司 Growth method for reducing defect density of gallium nitride

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661088B2 (en) * 2004-06-01 2011-03-30 住友化学株式会社 Method for manufacturing compound semiconductor substrate having pn junction
WO2005119744A1 (en) * 2004-06-01 2005-12-15 Sumitomo Chemical Company, Limited Method for manufacturing compound semiconductor substrate provided with pn junction
US7595259B2 (en) 2004-06-01 2009-09-29 Sumitomo Chemical Company, Limited Method for manufacturing compound semiconductor substrate with pn junction
KR101152017B1 (en) * 2004-06-01 2012-06-08 스미또모 가가꾸 가부시키가이샤 Method for manufacturing compound semiconductor substrate provided with pn junction
JP2005347366A (en) * 2004-06-01 2005-12-15 Sumitomo Chemical Co Ltd Manufacturing method for compound semiconductor board having pn junction
JP4513422B2 (en) * 2004-06-02 2010-07-28 住友電気工業株式会社 Method for manufacturing a semiconductor device
JP2005347494A (en) * 2004-06-02 2005-12-15 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2010239048A (en) * 2009-03-31 2010-10-21 Tohoku Techno Arch Co Ltd Method of manufacturing semiconductor substrate
JP2010239049A (en) * 2009-03-31 2010-10-21 Tohoku Techno Arch Co Ltd Method of manufacturing semiconductor device
JP4461227B1 (en) * 2009-03-31 2010-05-12 株式会社 東北テクノアーチ Manufacturing method of semiconductor substrate
JP4461228B1 (en) * 2009-03-31 2010-05-12 株式会社 東北テクノアーチ Manufacturing method of semiconductor device
CN102005523A (en) * 2009-09-01 2011-04-06 夏普株式会社 Nitride semiconductor element, methods for manufacturing nitride semiconductor element and methods for manufacturing semiconductor layer
US8445930B2 (en) 2009-09-01 2013-05-21 Sharp Kabushiki Kaisha Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element
CN104078539B (en) * 2013-03-25 2017-03-01 泰谷光电科技股份有限公司 Growth method for reducing defect density of gallium nitride
JP2016225403A (en) * 2015-05-28 2016-12-28 日亜化学工業株式会社 Method for manufacturing nitride semiconductor template and nitride semiconductor template

Also Published As

Publication number Publication date
JP3946976B2 (en) 2007-07-18

Similar Documents

Publication Publication Date Title
US7662488B2 (en) Nitride-based semiconductor substrate and method of making the same
JP2002222771A (en) Method for manufacturing group iii nitride film, ground film for manufacturing group iii nitride film and method for manufacturing the same
JP5099763B2 (en) Substrate manufacturing method and group III nitride semiconductor crystal
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
TW201320153A (en) Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
JP2005019872A (en) Method of manufacturing nitride semiconductor, semiconductor wafer, and semiconductor device
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
TW201213239A (en) Light emitting element and method of manufacturing a semiconductor substrate
JP3795771B2 (en) Group III nitride semiconductor substrate for ELO
JP5665463B2 (en) Group III nitride semiconductor device manufacturing substrate and group III nitride semiconductor free-standing substrate or group III nitride semiconductor device manufacturing method
JP2004142953A (en) Group iii nitride epitaxial substrate, epitaxial substrate for group iii nitride element, and group iii nitride element
JP4781599B2 (en) Epitaxial substrate and multilayer structure
KR20150133637A (en) Semiconductor substrate, semiconductor substrate manufacturing method and semiconductor device
JP3946976B2 (en) Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method
KR20100104997A (en) Nitride semiconductor substrate having dislocation blocking layer and manufacturing method thereof
JP2003077835A (en) Iii nitride element and iii nitride epitaxial substrate
JP3976745B2 (en) Method for producing gallium nitride compound semiconductor
JP2006324512A (en) Nitride semiconductor thin film and its manufacturing method
JP4001262B2 (en) Method for manufacturing nitride film
JP2003007627A (en) Method of manufacturing gallium nitride compound semiconductor
JP4545389B2 (en) Dislocation reduction method for epitaxial substrate and group III nitride layer group
JP2003218045A (en) Method of manufacturing iii nitride film
JP4748925B2 (en) Epitaxial substrate, semiconductor multilayer structure, and method for reducing dislocations in group III nitride layer
JP2005057064A (en) Group iii nitride semiconductor layer and growth method thereof
JP4425871B2 (en) Manufacturing method of base film for manufacturing group III nitride film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070412

R150 Certificate of patent or registration of utility model

Ref document number: 3946976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7