JP5099763B2 - Substrate manufacturing method and group III nitride semiconductor crystal - Google Patents
Substrate manufacturing method and group III nitride semiconductor crystal Download PDFInfo
- Publication number
- JP5099763B2 JP5099763B2 JP2007325843A JP2007325843A JP5099763B2 JP 5099763 B2 JP5099763 B2 JP 5099763B2 JP 2007325843 A JP2007325843 A JP 2007325843A JP 2007325843 A JP2007325843 A JP 2007325843A JP 5099763 B2 JP5099763 B2 JP 5099763B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- nitride semiconductor
- iii nitride
- substrate
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、III族窒化物半導体の結晶成長技術に関し、より詳細には、結晶性と表面平坦性が共に良好なIII族窒化物半導体を得るための結晶成長技術に関する。 The present invention relates to a crystal growth technique for a group III nitride semiconductor, and more particularly to a crystal growth technique for obtaining a group III nitride semiconductor having both excellent crystallinity and surface flatness.
一般式Ａｌ１−ｘ−ｙＧａｘＩｎｙＮ（ｘ≧０、ｙ≧０、１≧（ｘ＋ｙ）≧０）で表記されるIII族窒化物半導体は、そのバンドギャップ・エネルギが赤外から紫外の波長の範囲内にあり、その物性を利用して、紫外、青色又は緑色等の発光ダイオードや発光波長４００〜４１０ｎｍの半導体レーザ等が既に市販されており、今後は、赤外域での発光素子や電子デバイス等の半導体素子用材料として期待されている。 Formula Al 1-x-y Ga x In y N (x ≧ 0, y ≧ 0,1 ≧ (x + y) ≧ 0) III group nitride semiconductor, denoted in its bandgap energy from infrared Light emitting diodes such as ultraviolet, blue, and green, and semiconductor lasers having a light emission wavelength of 400 to 410 nm are already on the market using their physical properties, and in the future, light emission in the infrared region will occur. It is expected as a material for semiconductor elements such as elements and electronic devices.
III族窒化物半導体は高融点であり且つ融点付近の窒素の解離圧が高いため、常圧付近での融液からの引き上げ法によるバルク結晶成長は困難である。フラックス法や１万気圧以上の高圧下での結晶成長法も検討されてはいるものの結晶性や生産性の観点からは依然として問題がある。 Since group III nitride semiconductors have a high melting point and a high dissociation pressure of nitrogen near the melting point, bulk crystal growth by the pulling method from the melt near normal pressure is difficult. Although the flux method and the crystal growth method under a high pressure of 10,000 atmospheres or higher have been studied, there are still problems from the viewpoint of crystallinity and productivity.
このため、現状では、半導体素子製造用のIII族窒化物半導体は、サファイア等の異種材料基板上にIII族窒化物半導体を（０００１）面を成長面としてエピタキシャル成長させて得る方法が多く取られている。実際、III族窒化物半導体を用いた発光ダイオードは、有機金属化学気相成長法（ＭＯＣＶＤ法）によりサファイア基板上にIII族窒化物半導体をエピタキシャル成長させたものを用いて作製されている。 Therefore, at present, many Group III nitride semiconductors for manufacturing semiconductor devices are obtained by epitaxially growing a Group III nitride semiconductor on a dissimilar material substrate such as sapphire with the (0001) plane as a growth surface. Yes. Actually, a light emitting diode using a group III nitride semiconductor is manufactured using a group III nitride semiconductor epitaxially grown on a sapphire substrate by metal organic chemical vapor deposition (MOCVD).
しかし、このようなIII族窒化物半導体にも更なる高品質化という課題がある。例えば、サファイア基板上に作製した半導体レーザ（ＬＤ）の素子寿命は極めて短いが、その主な原因は、III族窒化物半導体中に１０１０〜１２ｃｍ−２という高密度で存在している貫通転位にある。ＬＤの発光層内の貫通転位密度を低減させる方法としては、サファイア基板上でのＥＬＯ（エピタキシャル・ラテラル・オーバー）法などの選択成長法が開発されており、この方法により発光層内の貫通転位密度は１０８ｃｍ−２程度にまで低減されている。しかし、ＥＬＯ法などの選択成長法によっても、得られるＬＤの素子寿命は１０００時間程度でしかなく、十分なものとはなっていない。その原因は、ＬＤの発光部の両側に存在する多数の欠陥が、ＬＤ動作中に発光部に進入してくるためであると考えられている。 However, such a group III nitride semiconductor also has a problem of further improvement in quality. For example, although the device lifetime of a semiconductor laser (LD) fabricated on a sapphire substrate is extremely short, the main cause thereof is a penetration that exists at a high density of 10 10 to 12 cm −2 in a group III nitride semiconductor. In dislocation. As a method for reducing the threading dislocation density in the light emitting layer of the LD, a selective growth method such as an ELO (Epitaxial Lateral Over) method on a sapphire substrate has been developed. By this method, the threading dislocation in the light emitting layer is developed. The density is reduced to about 10 8 cm −2 . However, even by a selective growth method such as the ELO method, the element lifetime of the obtained LD is only about 1000 hours, which is not sufficient. The cause is considered to be that a large number of defects existing on both sides of the light emitting portion of the LD enter the light emitting portion during the LD operation.
ところで、ウルツ型の結晶構造をもつIII族窒化物半導体では、（０００１）面に垂直な方向（すなわち、ｃ軸方向）に自然分極が発生している。また、III族窒化物半導体に結晶歪みがかかる場合にも同様に、ｃ軸方向にピエゾ電界が発生する。現在市販されているＬＥＤやＬＤの殆どは、ｃ軸に垂直な方向に結晶層が積層されて素子構成されており、上述の自然分極起因の電界やピエゾ電界は、素子特性を劣化させる方向に作用する。 By the way, in a group III nitride semiconductor having a wurtzite crystal structure, spontaneous polarization occurs in a direction perpendicular to the (0001) plane (that is, the c-axis direction). Similarly, when crystal distortion is applied to the group III nitride semiconductor, a piezoelectric field is generated in the c-axis direction. Most of the LEDs and LDs that are currently on the market are composed of crystal layers stacked in a direction perpendicular to the c-axis, and the above-mentioned electric field and piezoelectric field due to natural polarization tend to degrade the device characteristics. Works.
例えば、活性層であるＧａＮ層の両面をＡｌ１−ｘＧａｘＮ（０＜ｘ＜１）層で挟んだダブルへテロ（ＤＨ）構造型の発光デバイスにおいては、ＧａＮ層とＡｌ１−ｘＧａｘＮ層との間の格子定数差に基づいた歪みがＧａＮ層内に発生してピエゾ電界が発生する。そして、このピエゾ電界と自然分極電界によって、活性層であるＧａＮ層に外部から注入された電子と正孔が空間的に分離され、発光するための再結合確率が低下して内部量子効率が低くなり、その結果、外部量子効率も低下するという問題がある。 For example, in a light emitting device having a double hetero (DH) structure type in which both sides of an active GaN layer are sandwiched between Al 1-x Ga x N (0 <x <1) layers, the GaN layer and Al 1-x A strain based on the lattice constant difference with the Ga x N layer is generated in the GaN layer, and a piezoelectric field is generated. The piezoelectric field and the spontaneous polarization field spatially separate electrons and holes injected from the outside into the active GaN layer, reducing the recombination probability for light emission and lowering the internal quantum efficiency. As a result, there is a problem that the external quantum efficiency is also lowered.
一方、上述の内部電界を積極的に利用した半導体素子も提案されている。（０００１）面を主面とするＧａＮの上にＡｌ１−ｘＧａｘＮ（０＜ｘ＜１）層を形成した場合にはこれらの材料の格子定数差に基づいてＧａＮは圧縮応力を受け、ＧａＮとＡｌ１−ｘＧａｘＮ（０＜ｘ＜１）層との界面に電子が蓄積することが知られているが、この電子の蓄積層をチャネルとして利用する電界効果トランジスタ（ＦＥＴ）が提唱されている。 On the other hand, a semiconductor element that positively utilizes the above-described internal electric field has also been proposed. When an Al 1-x Ga x N (0 <x <1) layer is formed on GaN with the (0001) plane as the main surface, GaN is subjected to compressive stress based on the lattice constant difference between these materials. It is known that electrons accumulate at the interface between GaN and Al 1-x Ga x N (0 <x <1) layer, and a field effect transistor (FET) using this electron accumulation layer as a channel. Has been proposed.
このように、III族窒化物半導体は、ＧａＡｓ等の閃亜鉛型結晶構造の半導体にはない結晶方位依存の特有な性質を有するため、これを抑制したり逆に積極的に利用するためにさまざまな結晶面上へのエピタキシャル成長が試みられており、非極性面(
面であるａ面や
面であるｍ面）、あるいは、半極性面（極性面である｛０００１｝面（ｃ面）に対して傾いた面）上にエピタキシャル成長させたIII族窒化物半導体のＬＥＤでは、発光波長の駆動電流依存性が抑制可能であり偏光特性が改善されるという報告（非特許文献１:K. Okamot et al., Jpn. J. Appl.Phys., 45, pp. L1197-L1199, (2006）を参照）や、窒素極性面（Ｎ極性面：
面）上にIII族窒化物半導体をエピタキシャル成長させた研究報告（非特許文献２：S. Rajan et al., Jpn. J. of Appl. Phys. Vol.44, No,49, pp.L1478-L1480 (2003) ）がある。
As described above, group III nitride semiconductors have unique properties depending on crystal orientation that are not found in semiconductors with zinc-blende-type crystal structures such as GaAs. Attempts have been made to epitaxially grow on non-crystalline surfaces.
A surface which is a surface
In the case of a group III nitride semiconductor LED epitaxially grown on a semipolar plane (a plane inclined with respect to the {0001} plane (c plane) which is a polar plane), the emission wavelength is driven. A report that current dependence can be suppressed and polarization characteristics are improved (Non-Patent Document 1: K. Okamot et al., Jpn. J. Appl. Phys., 45, pp. L1197-L1199, (2006)). See) and nitrogen polar face (N polar face:
(Non-Patent Document 2: S. Rajan et al., Jpn. J. of Appl. Phys. Vol. 44, No, 49, pp. L1478-L1480) (2003)).
従来、III族窒化物半導体のエピタキシャル成長は殆ど、（０００１）面（ＧａＮ結晶の場合のＧａ極性面：以降ではこれを「＋ｃ面」という）への成長であった。しかし、
（Ｎ極性面、以降ではこれを「−ｃ面」という）上にIII族窒化物半導体をエピタキシャル成長させると、III族窒化物半導体結晶中に生じる自然分極とピエゾ分極の電界の方向を同一方向とすることができるため、半導体素子の設計上、種々の利点がある。
Conventionally, the epitaxial growth of group III nitride semiconductors has mostly been growth on the (0001) plane (Ga polar plane in the case of GaN crystal: hereinafter referred to as “+ c plane”). But,
When a group III nitride semiconductor is epitaxially grown on an N-polar plane (hereinafter referred to as “−c plane”), the direction of the electric field of natural polarization and piezoelectric polarization generated in the group III nitride semiconductor crystal is the same direction. Therefore, there are various advantages in designing the semiconductor element.
例えば、現在市販されている光通信用外部変調素子は逆バイアス下で使用されそのバイアスの大きさは２０Ｖ前後であるが、Ｎ極性のIII族窒化物半導体では自然分極とピエゾ分極の電界の方向が同一となるため、外部変調素子を順方向で動作させることができる（特許文献１：特開２００４−１３３４３７号公報）。また、Ｎ極性窒化物半導体を用いたＡｌＧａＮ／ＧａＮ型ＦＥＴでは、二次元電子ガス密度が向上する結果、高いパフォーマンスが期待できる。 For example, a commercially available external modulation element for optical communication is used under a reverse bias, and the magnitude of the bias is around 20 V. However, in the case of an N-polar group III nitride semiconductor, the direction of the electric field of natural polarization and piezoelectric polarization Therefore, the external modulation element can be operated in the forward direction (Patent Document 1: Japanese Patent Application Laid-Open No. 2004-133437). In addition, in an AlGaN / GaN FET using an N-polar nitride semiconductor, high performance can be expected as a result of an increase in the two-dimensional electron gas density.
ところが、−ｃ面方向に成長させたIII族窒化物半導体はヒルロックなどが発生し易く、平坦な表面を得ることが難しいことが知られている（例えば、非特許文献３：P. R. Hageman et. al.， J. Cryst. Growth 255, pp.241-249 (2003) ）。松岡らは、−ｃ面方向成長のIII族窒化物半導体の高品質化のための成長条件を検討し、表面が平坦で、しかも、(０００２)面のＸ線ロッキングカーブの半値幅が３５arcsecと極めてチルト成分が小さな−ｃ面III族窒化物半導体を得ている（非特許文献４：T. Matsuoka et al.， phys. stat. sol. (b) 243, No.7, 1446-1450 (2006)）。 However, it is known that a group III nitride semiconductor grown in the −c plane direction is prone to hillocks and it is difficult to obtain a flat surface (for example, Non-Patent Document 3: PR Hageman et. Al). J. Cryst. Growth 255, pp.241-249 (2003)). Matsuoka et al. Studied the growth conditions for improving the quality of a group III nitride semiconductor grown in the −c plane direction, and had a flat surface, and the half width of the X-ray rocking curve of the (0002) plane was 35 arcsec. A -c-plane group III nitride semiconductor having an extremely small tilt component has been obtained (Non-patent Document 4: T. Matsuoka et al., Phys. Stat. Sol. (B) 243, No. 7, 1446-1450 (2006 )).
また、最近では、＋ｃ面成長させたものと同等の平坦性をもつ、Ｎ極性ＩｎＧａＮ／ＧａＮ／多重量子井戸（ＭＱＷ）層の結晶成長に成功したとの報告もなされている（非特許文献５：S. Keller et al., Appl. Phys. Lett. 90, 191908（2007））。 Recently, it has been reported that crystal growth of an N-polar InGaN / GaN / multiple quantum well (MQW) layer having flatness equivalent to that obtained by + c-plane growth has been successful (Non-Patent Document 5). : S. Keller et al., Appl. Phys. Lett. 90, 191908 (2007)).
しかしながら、これまでに得られている「−ｃ面」方向成長のIII族窒化物半導体は、チルト成分は小さな結晶であるもののツイスト成分は依然として大きく、高品質化のための結晶成長条件の更なる検討が必要とされている。ここで、「チルト成分」とは基板上に成長した結晶の結晶軸の「傾きの成分」であり、「ツイスト成分」とは結晶軸の「捻れの成分」である。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高い結晶性と表面平坦性に優れた−ｃ面を表面とするIII族窒化物半導体をエピタキシャル成長により得るための技術を提供することにある。 The present invention has been made in view of such problems, and its purpose is to obtain a group III nitride semiconductor having a -c plane having a high crystallinity and surface flatness by epitaxial growth. Is to provide the technology.
かかる課題を解決するために、本発明の基板製造方法は、主面が（０００１）面に対し０．５°以上２．０°以下のオフ角をもつ基板の表面を窒化する工程と、前記表面窒化した基板上に第１のIII族窒化物半導体層を形成する第１の気相成長工程と、前記第１のIII族窒化物半導体層上に
面を成長面とする第２のIII族窒化物半導体層を形成する第２の気相成長工程とを備え、前記窒化工程は、前記基板の表面を窒素含有雰囲気に暴露することにより実行されることを特徴とする。
In order to solve this problem, the substrate manufacturing method of the present invention includes a step of nitriding a surface of a substrate having a main surface having an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane; A first vapor phase growth step of forming a first group III nitride semiconductor layer on a surface nitrided substrate; and a step of forming a first group III nitride semiconductor layer on the first group III nitride semiconductor layer.
A second vapor phase growth step of forming a second group III nitride semiconductor layer having a growth surface as a growth surface, wherein the nitridation step is performed by exposing the surface of the substrate to a nitrogen-containing atmosphere. It is characterized by that.
好ましくは、前記窒化工程は、９００℃以上１１００℃以下の温度範囲で窒素含有雰囲気に１分以上３０分以下で暴露することにより実行される。 Preferably, the nitriding step is performed by exposing to a nitrogen-containing atmosphere in a temperature range of 900 ° C. or higher and 1100 ° C. or lower in 1 minute or longer and 30 minutes or shorter.
本発明において、前記窒素含有雰囲気は、例えばアンモニア（ＮＨ３）含有雰囲気である。 In the present invention, the nitrogen-containing atmosphere is, for example, an ammonia (NH 3 ) -containing atmosphere.
好ましくは、前記第２の気相成長工程は、Ｖ／IIIモル比が３００乃至１００００となる原料ガス供給条件下で実行される。 Preferably, the second vapor phase growth step is performed under feed gas supply conditions in which a V / III molar ratio is 300 to 10,000.
また、好ましくは、前記第２の気相成長工程は水素ガス濃度が５０モル％以上のキャリアガスにより原料ガスを供給して実行され、当該第２の気相成長工程は７６〜８５０Ｔｏｒｒの低圧条件下で実行される。 Preferably, the second vapor phase growth step is performed by supplying a source gas with a carrier gas having a hydrogen gas concentration of 50 mol% or more, and the second vapor phase growth step is performed under a low pressure condition of 76 to 850 Torr. Executed below.
本発明において、前記第１及び第２のIII族窒化物半導体層のIII族元素は、例えば、ガリウム、アルミニウム、及びインジウムの少なくとも１種である。 In the present invention, the group III element of the first and second group III nitride semiconductor layers is, for example, at least one of gallium, aluminum, and indium.
この場合、前記第１の気相成長工程は、III族元素の原料ガスとしてトリエチルガリウム（ＴＥＧ：（Ｃ２Ｈ５）３Ｇａ）を用い、５００℃以上６５０℃以下の温度範囲で、前記第１のIII族窒化物半導体層を５〜３０ｎｍの層厚で形成することが好ましい。 In this case, in the first vapor phase growth step, triethylgallium (TEG: (C 2 H 5 ) 3 Ga) is used as a group III element source gas, and the first vapor phase growth step is performed at a temperature range of 500 ° C. to 650 ° C. It is preferable to form one group III nitride semiconductor layer with a layer thickness of 5 to 30 nm.
本発明においては、前記第２の気相成長工程の前に、前記第１の気相成長工程で形成された第１のIII族窒化物半導体層を１０００℃以上の温度で熱処理する工程を備えるようにすることができる。 The present invention includes a step of heat-treating the first group III nitride semiconductor layer formed in the first vapor phase growth step at a temperature of 1000 ° C. or higher before the second vapor phase growth step. Can be.
また、前記第２のIII族窒化物半導体層の上に、第３のIII族窒化物半導体結晶を
面を成長面としてハイドライド気相成長（ＨＶＰＥ）させる第３の気相成長工程を更に備えるようにしてもよい。
Further, a third group III nitride semiconductor crystal is formed on the second group III nitride semiconductor layer.
You may make it further provide the 3rd vapor phase growth process which makes a surface a growth surface and performs hydride vapor phase epitaxy (HVPE).
好ましくは、前記第３の気相成長工程は、前記第３のIII族窒化物半導体結晶の成長速度を５０μｍ／ｈ以下とする条件で実行される。 Preferably, the third vapor phase growth step is performed under a condition that a growth rate of the third group III nitride semiconductor crystal is 50 μm / h or less.
本発明において、前記基板は、例えばサファイア基板である。 In the present invention, the substrate is, for example, a sapphire substrate.
本発明では、前記第３のIII族窒化物半導体結晶を分離して新たな基板とする工程を更に備えるようにしてもよい。 The present invention may further include a step of separating the third group III nitride semiconductor crystal into a new substrate.
本発明のIII族窒化物半導体結晶は、異種基板上にエピタキシャル成長したIII族窒化物半導体結晶であって、前記III族窒化物半導体結晶は
面を成長面とし、（０００２）面のロッキングカーブの半値全幅が２００arcsec以下、かつ、
面のロッキングカーブの半値幅が７００arcsec以下であることを特徴とする。
The group III nitride semiconductor crystal of the present invention is a group III nitride semiconductor crystal epitaxially grown on a heterogeneous substrate, and the group III nitride semiconductor crystal is
The growth surface is the growth surface, the full width at half maximum of the rocking curve of the (0002) surface is 200 arcsec or less, and
The full width at half maximum of the rocking curve of the surface is 700 arcsec or less.
好ましくは、前記異種基板は、主面が（０００１）面に対し０．５°以上２．０°以下のオフ角をもつものである。 Preferably, the heterogeneous substrate has a main surface having an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane.
また、本発明のIII族窒化物半導体結晶は、異種基板上にエピタキシャル成長したIII族窒化物半導体結晶であって、前記III族窒化物半導体結晶は
面を成長面とし、前記異種基板は、主面が（０００１）面に対し０．５°以上２．０°以下のオフ角をもつことを特徴とする。
Further, the group III nitride semiconductor crystal of the present invention is a group III nitride semiconductor crystal epitaxially grown on a different substrate, and the group III nitride semiconductor crystal is
The surface is a growth surface, and the dissimilar substrate has a main surface having an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) surface.
このIII族窒化物半導体結晶は、好ましくは、（０００２）面のロッキングカーブの半値全幅が２００arcsec以下、かつ、
面のロッキングカーブの半値全幅が７００arcsec以下である。
The group III nitride semiconductor crystal preferably has a full width at half maximum of the rocking curve of the (0002) plane of 200 arcsec or less, and
The full width at half maximum of the rocking curve of the surface is 700 arcsec or less.
好ましい態様の本発明のIII族窒化物半導体結晶は、表面粗さがＲＭＳ値で１．０ｎｍ以下であり、さらに好ましくは、結晶表面での貫通転位密度が１×１０１０ｃｍ−２未満である。 In a preferred embodiment of the group III nitride semiconductor crystal of the present invention, the surface roughness is an RMS value of 1.0 nm or less, and more preferably, the threading dislocation density on the crystal surface is less than 1 × 10 10 cm −2. .
前記異種基板は例えばサファイア基板であり、前記III族窒化物半導体結晶は例えば、窒化ガリウム、窒化アルミニウム、窒化インジウム、又はこれらの混晶である。 The heterogeneous substrate is, for example, a sapphire substrate, and the group III nitride semiconductor crystal is, for example, gallium nitride, aluminum nitride, indium nitride, or a mixed crystal thereof.
本発明においては、成長用基板として主面が（０００１）面に対し０．５°以上２．０°以下のオフ角をもつ基板を採用することとしたので、結晶核の殆どがステップに発生することとなる結果、表面平坦性に優れ且つ高い結晶性（チルト成分とツイスト成分が共に小さくしかも貫通転位密度が低い）を有している−ｃ面を表面とするIII族窒化物半導体結晶が得られる。 In the present invention, a substrate whose main surface has an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane is used as a growth substrate, so that most of the crystal nuclei are generated in steps. As a result, a group III nitride semiconductor crystal having a surface of −c plane having excellent surface flatness and high crystallinity (both tilt component and twist component are small and threading dislocation density is low) is obtained. can get.
そして、このようなIII族窒化物半導体結晶を用いて半導体素子を作製すれば、高いパフォーマンスのデバイスを得ることができる。 And if a semiconductor element is produced using such a group III nitride semiconductor crystal, a device with high performance can be obtained.
以下に、図面を参照して、本発明の基板製造方法およびこれにより得られるIII族窒化物半導体結晶について説明する。なお、以下の説明では、III族窒化物半導体結晶として、III族元素がガリウム、アルミニウム、及びインジウムの少なくとも１種である窒化物半導体（窒化ガリウム、窒化アルミニウム、窒化インジウム、又はこれらの混晶）を例として説明するが、これに限定されるものではない。また、III族窒化物半導体結晶の成長に用いる異種基板がサファイア基板であるとして説明するが、この他にも、III族窒化物と異なる材料系であれば、ＳｉＣ基板、ＬｉＧａＯ２基板、あるいはＮｄＧａＯ２基板などその他のどのような基板であってもよい。 The substrate manufacturing method of the present invention and the group III nitride semiconductor crystal obtained thereby will be described below with reference to the drawings. In the following description, as a group III nitride semiconductor crystal, a nitride semiconductor whose group III element is at least one of gallium, aluminum, and indium (gallium nitride, aluminum nitride, indium nitride, or a mixed crystal thereof) However, the present invention is not limited to this. In addition, although the description will be made assuming that the heterogeneous substrate used for the growth of the group III nitride semiconductor crystal is a sapphire substrate, in addition to this, if the material system is different from the group III nitride, the SiC substrate, the LiGaO 2 substrate, or the NdGaO Any other substrate such as two substrates may be used.
（成長用基板）：本発明において用いられる成長用基板は、主面が（０００１）面に対して０．５°以上２．０°以下の「オフ角」を有するものである。ここで、オフ角を設ける方向についての特別な制限は不要である。このような基板面が選択される理由は、後述する結晶成長の初期段階で結晶核生成のための「ステップ」の適度な密度を確保するためである。ここで、「ステップ」とは、テラスと他のテラスとの境界に生じる段差であって、殆どの結晶核はこのステップに沿うように生成するものと考えられる。 (Growth Substrate): The growth substrate used in the present invention has a main surface having an “off angle” of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane. Here, there is no special restriction on the direction in which the off angle is provided. The reason why such a substrate surface is selected is to secure an appropriate density of “steps” for generating crystal nuclei in the initial stage of crystal growth described later. Here, the “step” is a step formed at the boundary between the terrace and another terrace, and it is considered that most crystal nuclei are generated along this step.
本発明者らは、高い結晶性の−ｃ面III族窒化物半導体結晶をエピタキシャル成長させるための結晶核の適切な密度は１０７〜５×１０８ｃｍ−２程度であると考えており、結晶核密度を好ましい範囲のものとするために、成長用基板の主面を（０００１）面から０．５°〜２．０°の範囲でオフさせることとしている。 The present inventors consider that an appropriate density of crystal nuclei for epitaxially growing a highly crystalline -c-plane group III nitride semiconductor crystal is about 10 7 to 5 × 10 8 cm −2. In order to make the nuclear density within a preferable range, the main surface of the growth substrate is turned off within a range of 0.5 ° to 2.0 ° from the (0001) plane.
このような成長用基板を用いると、エピタキシャル成長前の熱的処理（サーマル・クリーニング）によって清浄なステップが適切な密度で現れ、このステップに沿って上述の好ましい密度範囲での結晶核生成が起こることとなる。そして、このような適切な結晶核密度が実現されると、当該結晶核を起点としてＥＬＯ（Epitaxial Lateral Overgrowth）成長モードでの−ｃ面III族窒化物半導体の結晶成長が実現されると考えられる。 When such a growth substrate is used, a clean step appears at an appropriate density by the thermal treatment (thermal cleaning) before epitaxial growth, and crystal nucleation in the above-mentioned preferred density range occurs along this step. It becomes. When such an appropriate crystal nucleus density is realized, it is considered that crystal growth of a −c-plane group III nitride semiconductor in an ELO (Epitaxial Lateral Overgrowth) growth mode is realized starting from the crystal nucleus. .
III族窒化物半導体（例えばＧａＮ）を成長用基板（例えばサファイア基板）上にエピタキシャル成長させる場合、先ず基板上にＧａＮの微小な多数の結晶核が形成され、これを起点にして成長した島状の結晶が合体することで連続したエピタキシャル膜が成長すると考えられる。このような結晶成長のプロセスでは、個々の結晶核の結晶軸がほぼ同一方向を向いていることが必要である。 When a group III nitride semiconductor (for example, GaN) is epitaxially grown on a growth substrate (for example, a sapphire substrate), first, a large number of small nuclei of GaN are formed on the substrate, and the island-shaped growth is started from this. It is considered that a continuous epitaxial film grows by combining the crystals. In such a crystal growth process, it is necessary that crystal axes of individual crystal nuclei are oriented in substantially the same direction.
結晶核の結晶軸の方向を決定付ける最大の要因は成長用基板に他ならないが、サファイアとＧａＮとでは１３．８％もの大きな格子定数差があるため、成長用基板上に形成される結晶核（微小ＧａＮ結晶）には結晶軸の「傾き」（チルト）と「捻れ」（成長軸の回転、ツイスト）が生じ、これらによって特徴づけられる歪みが生じる。なお、このようなチルトやツイストの発生の主原因は、螺旋転位や刃状転位といった結晶中の構造欠陥であると考えられる。 The largest factor that determines the direction of the crystal axis of the crystal nucleus is none other than the growth substrate, but since sapphire and GaN have a large lattice constant difference of 13.8%, the crystal nucleus formed on the growth substrate In the (micro GaN crystal), the crystal axis “tilt” and “twist” (growth axis rotation, twist) are generated, and distortion characterized by these occurs. In addition, it is thought that the main cause of generation | occurrence | production of such a tilt and twist is a structural defect in a crystal | crystallization, such as a screw dislocation and an edge dislocation.
格子不整合のあるヘテロエピタキシャル成長により成長した窒化物結晶はモザイク性をもち、互いにわずかに結晶方位の異なるカラム状結晶粒が集合して膜を形成している。このモザイク性は原子レベルで観察される転位や点欠陥などの結晶欠陥の反映である。内部に転位の少ないカラム状結晶粒が、結晶粒界を介して結合しており、粒界には転位が存在する。 Nitride crystals grown by heteroepitaxial growth with lattice mismatch have a mosaic property, and columnar crystal grains having slightly different crystal orientations gather to form a film. This mosaicism is a reflection of crystal defects such as dislocations and point defects observed at the atomic level. Columnar crystal grains with few dislocations are bonded to each other through a grain boundary, and dislocations exist at the grain boundary.
一方モザイク性を巨視的に評価する手法としてＸ線回折法が広く使用されている。モザイク性をもつ結晶は、結晶中に少しずつ面方位の異なる領域が存在する。このような結晶は逆格子空間では、逆格子点が原点を中心とした球面方向に広がりをもつことになる。したがってＸ線回折によりこの球面方向の広がりを測定すれば、面方位の揺らぎの程度を評価することができる。 On the other hand, the X-ray diffraction method is widely used as a technique for macroscopically evaluating the mosaic property. A crystal having a mosaic property includes regions having slightly different plane orientations in the crystal. In such a reciprocal space, such a crystal has a reciprocal lattice point spreading in a spherical direction centered on the origin. Therefore, if the extent of this spherical direction is measured by X-ray diffraction, the degree of fluctuation of the plane orientation can be evaluated.
そのためには、入射Ｘ線と検出器の角度（２θ）を回折ピーク位置に固定して、試料結晶と入射Ｘ線の角度（ω）を回折条件付近でスキャンする。こうすることで、逆格子空間で原点を中心とした球面状の逆格子点の広がりを、回折強度の分布として評価することができる。このような測定は、Ｘ線ロッキングカーブ（ＸＲＣ）あるいは、ωモード（スキャン）測定とよばれ、測定された回折ピークの幅が面方位の揺らぎの程度を反映し、定量的な指標として半値全幅（半値幅）を用いる。こうして測定された半値全幅は、その値が小さい程試料結晶が高品質で結晶学的に優れた結晶であることを示す。 For this purpose, the angle (2θ) between the incident X-ray and the detector is fixed at the diffraction peak position, and the angle (ω) between the sample crystal and the incident X-ray is scanned near the diffraction condition. By doing so, the spread of spherical reciprocal lattice points centered at the origin in the reciprocal lattice space can be evaluated as the distribution of diffraction intensity. Such measurement is called X-ray rocking curve (XRC) or ω mode (scan) measurement. The width of the measured diffraction peak reflects the degree of fluctuation of the plane orientation, and the full width at half maximum as a quantitative index. (Half width at half maximum) is used. The full width at half maximum measured in this way indicates that the smaller the value, the higher the quality of the sample crystal and the crystallographically superior crystal.
薄膜結晶のモザイク性は、成長方向との関わりで、チルトとよばれる結晶軸の成長方向の揺らぎと、ツイストとよばれる結晶成長方向を軸とした結晶の回転に分けられる。回折面と結晶の回転軸を適切に選ぶことにより、Ｘ線ロッキングカーブ測定でチルトとツイストを分離することが可能である。結晶構造または格子定数の異なる基板に窒化物層を形成するとき、必ずしもチルトとツイストの大きさは同程度の大きさとはならない。 The mosaic property of a thin film crystal is related to the growth direction, and can be divided into fluctuation of the crystal axis growth direction called tilt and rotation of the crystal about the crystal growth direction called twist. By appropriately selecting the diffractive surface and the rotation axis of the crystal, it is possible to separate tilt and twist in X-ray rocking curve measurement. When a nitride layer is formed on substrates having different crystal structures or lattice constants, the tilt and the twist are not necessarily the same size.
基板の種類や窒化物層の成長方法や成長条件によっては、チルトの大きさは極めて小さいが、ツイストの大きさは極めて大きい場合もある。このような窒化物層の発光特性や電気的特性は著しく悪く、このような窒化物層を利用して実用的な発光デバイスを作製することは困難である。窒化物層を発光デバイスや電子デバイスに利用する場合、チルトとツイストのそれぞれが小さいことが望ましい。 Depending on the type of substrate, the growth method and growth conditions of the nitride layer, the magnitude of the tilt is extremely small, but the magnitude of the twist may be extremely large. Such a nitride layer has remarkably poor light emission characteristics and electrical characteristics, and it is difficult to produce a practical light-emitting device using such a nitride layer. When the nitride layer is used for a light emitting device or an electronic device, it is desirable that each of the tilt and the twist is small.
Ｘ線ロッキングカーブ測定を用いたチルトとツイストの表現は、回折面とＸ線の入射方向を選ぶことにより複数の方法が可能である。成長面が
面である場合、たとえば（０００２）面のＸ線回折強度の角度依存性の半値全幅はチルトを定量的に表現する。成長面が
面である場合、たとえば
面のＸ線回折強度の角度依存性の半値全幅はツイストを定量的に表現する。
The expression of tilt and twist using X-ray rocking curve measurement can be performed in a plurality of ways by selecting the diffraction plane and the incident direction of the X-ray. Growth side
In the case of a plane, for example, the full width at half maximum of the angle dependence of the X-ray diffraction intensity of the (0002) plane quantitatively represents the tilt. Growth side
If it is a surface, for example
The full width at half maximum of the angle dependence of the X-ray diffraction intensity of the surface expresses the twist quantitatively.
成長面が
面である場合、
面あるいは
面のＸ線回折強度の角度依存性の半値全幅はツイストとチルトの両方の情報を含んで、結晶のモザイク性を表現しているが、通常ツイストの成分がより強く反映されているため、これらをツイストの定量的指標として用いる場合が多い。純粋なツイストの定量的表現である
面の回折は、Ｘ線をサンプルの表面に水平に入射しなければならないため、測定上の困難さや表面モフォロジーに影響を受けることなどから、ツイストの定量的指標としてむしろ
面や
面のロッキングカーブの半値全幅を用いることが多い。
Growth side
If it is a surface,
Face or
The full width at half maximum of the angle dependence of the X-ray diffraction intensity of the surface includes both twist and tilt information, and represents the mosaic nature of the crystal, but usually the twist component is more strongly reflected. Is often used as a quantitative indicator of twist. Quantitative representation of pure twist
Surface diffraction is rather a quantitative indicator of twist, because X-rays must be incident horizontally on the surface of the sample and are affected by measurement difficulties and surface morphology.
Face or
The full width at half maximum of the rocking curve of the surface is often used.
面は
面よりもｃ軸となす角度が小さいため、ロッキングカーブの半値全幅にツイストの成分がより強く反映される。チルトよりツイストが大きな結晶では、
面のロッキングカーブの半値全幅は
面のそれよりも大きくなる。
Face
Since the angle formed with the c-axis is smaller than that of the surface, the twist component is more strongly reflected in the full width at half maximum of the rocking curve. For crystals with a larger twist than tilt,
The full width at half maximum of the surface rocking curve is
Be bigger than that of the face.
結晶核を起点にして成長した島状結晶が合体する際の界面には、必然的に結晶欠陥が発生する。従って、結晶核の密度が大きい場合には、島状結晶が合体してできる界面の成長用基板面内での総面積は大きくなって導入される結晶欠陥密度も高くなり、チルトの角度やツイストの角度も大きくなる。 Crystal defects are inevitably generated at the interface when the island-like crystals grown from the crystal nucleus are merged. Therefore, when the density of crystal nuclei is high, the total area in the growth substrate plane of the interface formed by the coalescence of island-like crystals is increased and the density of introduced crystal defects is increased, and the tilt angle and twist are increased. The angle of will also increase.
これとは逆に、結晶核の密度が小さい場合には、個々の結晶核を起点として成長した島状結晶が合体してできた界面の成長用基板面内での総面積は小さくなって結晶欠陥の減少が期待できる一方で、合体するまでに個々の島状結晶が大きく成長することとなる結果、三次元的な結晶成長をした後にはじめて島状結晶同士が合体することとなり、成長用基板面を覆う連続したエピタキシャル膜となった際の表面は凹凸の激しいものとなり易い。 On the other hand, when the density of crystal nuclei is small, the total area within the growth substrate plane of the interface formed by the combination of island crystals grown from individual crystal nuclei becomes smaller and the crystal becomes smaller. While the reduction of defects can be expected, the individual island-like crystals grow large before they are merged. As a result, the island-like crystals merge only after three-dimensional crystal growth, and the growth substrate. The surface at the time of becoming a continuous epitaxial film covering the surface is likely to have severe irregularities.
つまり、III族窒化物半導体のエピタキシャル膜中の結晶欠陥密度を減らすためは結晶核密度を低くすることが有効である反面、エピタキシャル膜表面の平坦性を高めるためには結晶核密度を高くすることが有効であって、二律背反の関係にあるということが言える。 In other words, it is effective to reduce the crystal nucleus density in order to reduce the crystal defect density in the epitaxial film of the group III nitride semiconductor. On the other hand, to increase the flatness of the epitaxial film surface, the crystal nucleus density must be increased. Can be said to be effective and in a trade-off relationship.
本発明において成長用基板の主面を（０００１）面から０．５°〜２．０°の範囲でオフさせることとしているのは、このような二律背反の関係にある結晶性と平坦性の両者を、共に良好なものとするための適切な結晶核密度を実現するためである。 In the present invention, the main surface of the growth substrate is turned off in the range of 0.5 ° to 2.0 ° from the (0001) plane. Both crystallinity and flatness in such a trade-off relationship are used. This is for realizing an appropriate crystal nucleus density for making both of the above good.
図１は本発明の基板製造方法のシーケンス例を説明するための図である。先ず、上述の成長用基板（例えば、（０００１）面に対し０．５°以上２．０°以下のオフ角をもつサファイア基板）を反応室にセットする。そして、この成長用基板を加熱して表面を熱的にクリーニングする（工程Ａ）。このクリーニング温度は、エピタキシャル膜の成長温度から５０℃程度高く設定することが好ましい。 FIG. 1 is a diagram for explaining a sequence example of the substrate manufacturing method of the present invention. First, the above-described growth substrate (for example, a sapphire substrate having an off angle of 0.5 ° to 2.0 ° with respect to the (0001) plane) is set in the reaction chamber. Then, the growth substrate is heated to thermally clean the surface (Step A). This cleaning temperature is preferably set higher by about 50 ° C. than the growth temperature of the epitaxial film.
また、クリーニング時間は、クリーニング温度にも依存するが、一般には２〜１５分程度が適当である。これは、余り長時間クリーニングを施すと成長用基板の表面が水素によってエッチングされてしまい、表面の平坦性が損なわれるためである。図１に示した例では、温度１０５０℃で１０分のクリーニングが実行されている。このクリーニングによってサファイア基板表面に結晶学的なステップが現れ、これが結晶核の生成サイトとなる。 Further, although the cleaning time depends on the cleaning temperature, generally about 2 to 15 minutes is appropriate. This is because if the cleaning is performed for a long time, the surface of the growth substrate is etched by hydrogen, and the flatness of the surface is impaired. In the example shown in FIG. 1, the cleaning is performed for 10 minutes at a temperature of 1050 ° C. By this cleaning, a crystallographic step appears on the surface of the sapphire substrate, which becomes a site for generating crystal nuclei.
次に、反応室にＮＨ３ガスを導入して、成長用基板の表面を窒素含有雰囲気に暴露することにより窒化する（工程Ｂ）。ここで重要なことは、成長用基板の表面全体が窒化されることである。成長用基板の表面窒化が不十分あると、後にエピタキシャル成長されるＮ極性III族窒化物半導体のエピタキシャル膜の結晶性が低下してしまう。これは、窒化が不十分であると、Ｎ極性III族窒化物半導体のエピタキシャル膜中に、Ｎ極性とＧａ極性の領域が混在し易く、アンチフェーズドメインが形成されてしまうことによると考えられる。 Next, NH 3 gas is introduced into the reaction chamber, and the surface of the growth substrate is exposed to a nitrogen-containing atmosphere to be nitrided (step B). What is important here is that the entire surface of the growth substrate is nitrided. If the surface nitridation of the growth substrate is insufficient, the crystallinity of the epitaxial film of the N-polar group III nitride semiconductor that is epitaxially grown later is lowered. This is considered to be due to the fact that if the nitridation is insufficient, the N-polar group III nitride semiconductor epitaxial film is likely to contain N-polar and Ga-polar regions, and an anti-phase domain is formed.
これに対して、成長用基板の表面が充分に窒化された場合には、エピタキシャル膜中にIII族極性の領域は形成されず、Ｎ極性のみのIII族窒化物半導体エピタキシャル膜が得られる。なお、窒化が過剰に行なわれると、成長用基板の表面がエッチングされてしまい、基板表面に大きなうねり状の凹凸が現れてしまう。このようなことから、１０５０℃程度の温度での窒化時間としては３〜１５分が適当である。図１に示した例では、窒化処理温度を１０５０℃とし、処理時間を１０分としているが、低温で窒化する場合には処理時間をより長くする必要があり、高温で窒化する場合には処理時間を短くする必要がある。好ましい範囲は、温度９００〜１１００℃、時間１〜３０分である。 On the other hand, when the surface of the growth substrate is sufficiently nitrided, a group III polarity region is not formed in the epitaxial film, and a group III nitride semiconductor epitaxial film having only N polarity is obtained. If the nitridation is performed excessively, the surface of the growth substrate is etched, and large undulating irregularities appear on the substrate surface. Therefore, the nitriding time at a temperature of about 1050 ° C. is suitably 3 to 15 minutes. In the example shown in FIG. 1, the nitriding temperature is set to 1050 ° C. and the processing time is set to 10 minutes. However, when nitriding is performed at a low temperature, it is necessary to extend the processing time. It is necessary to shorten the time. A preferable range is a temperature of 900 to 1100 ° C. and a time of 1 to 30 minutes.
続いて、基板温度を下げてバッファ層を成長させる（工程Ｃ）。この工程では、基板温度を５５０℃とし、ＴＥＧとＮＨ３を１〜３分間原料供給して２０ｎｍの厚みの非晶質のＧａＮバッファ層を成長させている。なお、バッファ層のＧａＮは完全な非晶質である必要はなく、電子線回折において微弱な回折スポットが現れる程度の結晶性のものでもよい。 Subsequently, the buffer temperature is grown by lowering the substrate temperature (step C). In this step, the substrate temperature is 550 ° C., TEG and NH 3 are supplied as raw materials for 1 to 3 minutes, and an amorphous GaN buffer layer having a thickness of 20 nm is grown. Note that the GaN of the buffer layer does not need to be completely amorphous, and may be crystalline so that a weak diffraction spot appears in electron beam diffraction.
ここでのＴＥＧ流量は１〜１０μｍｏｌ／ｍｉｎ、ＮＨ３流量は３〜７ｓｌｍであり、キャリアガスとしては水素である。本発明者らの検討の結果によれば、良好なＮ極性III族窒化物半導体の成長のためのバッファ層は、成長温度５００〜６５０℃、層厚５〜３０ｎｍで成長させたものである。 Here, the TEG flow rate is 1 to 10 μmol / min, the NH 3 flow rate is 3 to 7 slm, and the carrier gas is hydrogen. According to the results of the study by the present inventors, a buffer layer for the growth of a good N-polar group III nitride semiconductor is grown at a growth temperature of 500 to 650 ° C. and a layer thickness of 5 to 30 nm.
バッファ層の成長にＴＥＧを用いたのは、プロセスの再現性とバッファ層の品質を考慮したことによる。ＴＥＧの蒸気圧はトリメチルガリウム（ＴＭＧ）よりも１桁程度低いため、ガス流量を１桁程度多くすることができる。その結果、成長速度が遅く設定することが可能となって、厚さ２０ｎｍ程度の薄膜であっても再現性良く結晶成長させることができる。 The reason why TEG is used for the growth of the buffer layer is that the process reproducibility and the quality of the buffer layer are taken into consideration. Since the vapor pressure of TEG is about an order of magnitude lower than that of trimethylgallium (TMG), the gas flow rate can be increased by about an order of magnitude. As a result, the growth rate can be set to be slow, and even a thin film having a thickness of about 20 nm can be crystal-grown with good reproducibility.
また、ＴＭＧを用いてＧａＮバッファ層を成長させると、原料であるＴＭＧに含まれている炭素が結晶中に取り込まれてしまい、バッファ層は黄色を呈するようになる。これに対して、ＴＭＧよりも低い分解温度のＴＥＧを用いて成長させたバッファ層は無色である。この着色の有無は結晶の純度を反映しており、ＴＥＧを用いたほうが高純度のバッファ層が得られることを意味している。 Further, when a GaN buffer layer is grown using TMG, carbon contained in the raw material TMG is taken into the crystal, and the buffer layer becomes yellow. On the other hand, the buffer layer grown using TEG having a decomposition temperature lower than that of TMG is colorless. The presence or absence of this color reflects the purity of the crystal, and the use of TEG means that a higher purity buffer layer can be obtained.
このバッファ層の上にＮ極性III族窒化物半導体をエピタキシャル成長させることとなるが、本発明では、このエピタキシャル成長に先立って、非晶質のＧａＮバッファ層を例えば１０００℃以上の温度で熱処理して結晶化を促進させる工程を設けている（工程Ｄ）。図１に示した例では、この工程の処理温度は、上述の窒化工程（工程Ｂ）の温度よりも低く且つ後のエピタキシャル成長工程（工程Ｅ）の温度よりも高い温度である１０３０℃として３〜１５分間処理されている。なお、このときの雰囲気は窒素ガス、あるいは窒素ガスとＮＨ３の混合ガスである。 An N-polar group III nitride semiconductor is epitaxially grown on the buffer layer. In the present invention, prior to this epitaxial growth, the amorphous GaN buffer layer is heat-treated at a temperature of, for example, 1000 ° C. The process which promotes conversion is provided (process D). In the example shown in FIG. 1, the processing temperature of this process is 3 to 1030 ° C., which is lower than the temperature of the nitriding process (process B) and higher than the temperature of the subsequent epitaxial growth process (process E). Treated for 15 minutes. The atmosphere at this time is nitrogen gas or a mixed gas of nitrogen gas and NH 3 .
結晶化が促進されたＧａＮバッファ層の上に、Ｎ極性III族窒化物半導体をエピタキシャル成長させる（工程Ｅ）。図１に示した例では、ＴＭＧのガス供給量を８０〜１２０ｎｍｏｌ／ｍｉｎとし、ＮＨ３のガス供給量は、Ｖ／III比が３００〜１００００となるように設定される。なお、エピタキシャル成長時の圧力は１５０〜８５０Ｔｏｒｒ程度の低圧とすることが好ましい。 An N-polar group III nitride semiconductor is epitaxially grown on the GaN buffer layer whose crystallization has been promoted (step E). In the example shown in FIG. 1, the TMG gas supply amount is set to 80 to 120 nmol / min, and the NH 3 gas supply amount is set so that the V / III ratio is 300 to 10,000. The pressure during the epitaxial growth is preferably a low pressure of about 150 to 850 Torr.
本発明でのエピタキシャル成長条件は、＋ｃ面のIII族窒化物半導体を結晶成長させる場合の条件に比較して、供給原料のＶ／III比が小さい点、および、キャリアガス中に水素を多量に含ませる点に特徴がある。なお、Ｖ／III比は３００〜１００００の範囲で設定されるが、成長温度が低いほどＶ／III比を小さく設定することが好ましい。 Epitaxial growth conditions in the present invention are such that the V / III ratio of the feedstock is small compared to the conditions for crystal growth of a + c-plane group III nitride semiconductor, and the carrier gas contains a large amount of hydrogen. There is a feature in the point. The V / III ratio is set in the range of 300 to 10,000, but it is preferable to set the V / III ratio smaller as the growth temperature is lower.
ここでのキャリアガスとしては水素を用い、その流量は１．２５〜７．５ｓｌｍとする。このような原料供給条件下で、基板温度を例えば１０２０℃として、成長速度０．７〜１．７μｍ／ｈで、０．５〜１０μｍのＧａＮ層をエピタキシャル成長させる。キャリアガスとしては、水素に窒素やＡｒなどを加えてもよいが、キャリアガス中での水素ガス濃度は５０モル％を超える方が好ましい。 Here, hydrogen is used as the carrier gas, and its flow rate is set to 1.25 to 7.5 slm. Under such raw material supply conditions, the substrate temperature is set to 1020 ° C., for example, and a GaN layer of 0.5 to 10 μm is epitaxially grown at a growth rate of 0.7 to 1.7 μm / h. As the carrier gas, nitrogen or Ar may be added to hydrogen, but the hydrogen gas concentration in the carrier gas is preferably more than 50 mol%.
本発明のエピタキシャル成長において供給原料のＶ／III比を小さく設定する理由は、以下のようなものである。III族窒化物半導体（ここではＧａＮを考える）を成長させる場合の成長基板表面での拡散種はＧａ（あるいはＧａの水素化物）であると考えられるが、Ｇａ極性をもつIII族窒化物半導体の表面は当然Ｇａ面が安定面であるため、拡散種であるＧａは容易に表面拡散してＧａ原子の拡散長は長いと考えられる。 The reason why the V / III ratio of the feedstock is set small in the epitaxial growth of the present invention is as follows. When growing a group III nitride semiconductor (considering GaN here), the diffusion species on the growth substrate surface is considered to be Ga (or a hydride of Ga). Since the surface naturally has a stable Ga surface, it is considered that Ga, which is a diffusing species, is easily surface diffused and the diffusion length of Ga atoms is long.
しかし、Ｎ極性をもつIII族窒化物半導体の安定面は窒素原子で終端されたＮ面であるからＧａ原子の表面拡散は起こり難いことが予想される。そこで、本発明では、＋ｃ面のIII族窒化物半導体を結晶成長させる場合に比較して供給原料のＶ／III比を小さく設定し且つキャリアガス中の水素濃度を高めに設定することにより、−ｃ面が窒素原子で終端され尽くされてはいない環境としてＧａ原子の表面拡散を促進させている。 However, since the stable surface of the group III nitride semiconductor having N polarity is an N surface terminated with nitrogen atoms, it is expected that surface diffusion of Ga atoms hardly occurs. Therefore, in the present invention, by setting the V / III ratio of the feedstock to be smaller and setting the hydrogen concentration in the carrier gas higher than in the case of crystal growth of the + c-plane group III nitride semiconductor, The surface diffusion of Ga atoms is promoted as an environment where the c-plane is not terminated with nitrogen atoms.
なお、図１に示した例では、バッファ層形成の工程（工程Ｃ）と当該バッファ層の結晶化工程（工程Ｄ）を別個の工程としているが、工程Ｃの基板温度を上げて両工程を単一のものとすることも可能である。 In the example shown in FIG. 1, the buffer layer formation step (step C) and the buffer layer crystallization step (step D) are separate steps, but both steps are performed by raising the substrate temperature in step C. It can also be a single one.
このような手順によって本発明の−ｃ面を成長面とするIII族窒化物半導体結晶が得られるが、さらに、III族窒化物半導体結晶を
面を成長面として、例えば５０μｍ／ｈ以下の成長速度でハイドライド気相成長させることもできる。また、このようにして得られた厚膜のIII族窒化物半導体結晶を成長用基板（やエピタキシャル成長層）から剥離（分離）して新たな基板とすることもできる。
According to such a procedure, a group III nitride semiconductor crystal having a growth surface of −c plane of the present invention is obtained.
With the surface as the growth surface, hydride vapor phase growth can be performed at a growth rate of, for example, 50 μm / h or less. Further, the thus obtained thick group III nitride semiconductor crystal can be peeled (separated) from the growth substrate (or epitaxial growth layer) to form a new substrate.
本発明によって得られるIII族窒化物半導体結晶は、CAICISSによる評価によって−ｃ面を有していることが確認された。また、多数のＧａＮの結晶成長を行った結果、その内１００％の結晶でチルトの指標となる（０００２）面のロッキングカーブの半値全幅が３０arcsec〜２００arcsecの範囲にありチルトは小さく、かつツイストの指標となる
面のロッキングカーブの半値全幅は２００arcsec〜７００arcsecの範囲にありツイストも小さい。
The group III nitride semiconductor crystal obtained by the present invention was confirmed to have a -c plane by evaluation by CAICISS. In addition, as a result of many crystal growths of GaN, the full width at half maximum of the rocking curve of the (0002) plane, which is an index of tilt in 100% of the crystals, is in the range of 30 arcsec to 200 arcsec, the tilt is small, and the twist Index
The full width at half maximum of the rocking curve of the surface is in the range of 200 arcsec to 700 arcsec, and the twist is small.
また、その内８０％の結晶で、チルトの指標となる（０００２）面のロッキングカーブの半値全幅が３０arcsec〜１５０arcsecの範囲にありチルトは小さく、かつツイスト角の指標となる
面のロッキングカーブの半値全幅は２００arcsec〜５５０arcsecの範囲にありツイストも小さい。
In addition, 80% of the crystals, the full width at half maximum of the rocking curve of the (0002) plane that is an index of tilt is in the range of 30 arcsec to 150 arcsec, the tilt is small, and the index of twist angle.
The full width at half maximum of the rocking curve of the surface is in the range of 200 arcsec to 550 arcsec, and the twist is small.
また、その内６０％の結晶で、歩留まり６０％でチルトの指標となる（０００２）面のロッキングカーブの半値全幅が３０arcsec〜１２０arcsecの範囲にありチルトは小さく、かつツイストの指標となる
面のロッキングカーブの半値全幅は２００arcsec〜４５０arcsecの範囲にありツイストも小さい。
In addition, the full width at half maximum of the rocking curve of the (0002) plane, which is an index of tilt at a yield of 60%, is 60% of the crystal, is in the range of 30 arcsec to 120 arcsec, the tilt is small, and is an index of twist.
The full width at half maximum of the rocking curve of the surface is in the range of 200 arcsec to 450 arcsec, and the twist is small.
この測定結果は、０．５〜１０μｍの厚さのＧａＮを成長した場合でありこの範囲内ではロッキングカーブの半値全幅は膜厚に依存しなかった。基板界面から０．５〜１０μｍのIII族窒化物半導体結晶一般についても同様な結果が得られる。一般に１０μｍを超えるＧａＮの厚膜成長では、厚みを増すにつれ貫通転位密度が減少するためロッキングカーブの半値幅は減少する。 This measurement result was obtained when GaN having a thickness of 0.5 to 10 μm was grown. Within this range, the full width at half maximum of the rocking curve did not depend on the film thickness. Similar results are obtained for group III nitride semiconductor crystals generally 0.5 to 10 μm from the substrate interface. In general, in GaN thick film growth exceeding 10 μm, the full width at half maximum of the rocking curve decreases because the threading dislocation density decreases as the thickness increases.
加えて、ＡＦＭで測定した表面粗さはＲＭＳ値で１．０ｎｍ以下（多くの場合０．６ｎｍ以下）と極めて平坦な面を有しており、しかも、ＴＥＭで評価した表面での貫通転位密度は１×１０９ｃｍ−２未満と低転位密度である。 In addition, the surface roughness measured by AFM has an extremely flat surface with an RMS value of 1.0 nm or less (in many cases 0.6 nm or less), and the threading dislocation density on the surface evaluated by TEM. Is a low dislocation density of less than 1 × 10 9 cm −2 .
本発明で得られる−ｃ面III族窒化物半導体は、非特許文献４（T. Matsuoka et al.， phys. Stat. sol. (b) 243, No.7, 1446-1450 (2006)）に記載されているものに比較して顕著に低いツイスト角を示しており、しかも、低チルト角や表面平坦性といった特性についての再現性も高い。本発明者らは、この最大の要因が、成長用基板として主面が（０００１）面に対し０．５°以上２．０°以下のオフ角をもつ基板を採用したことにあると考えている。 Non-patent document 4 (T. Matsuoka et al., Phys. Stat. Sol. (B) 243, No. 7, 1446-1450 (2006)) discloses a -c-plane group III nitride semiconductor obtained by the present invention. The twist angle is markedly lower than that described, and the reproducibility of the characteristics such as the low tilt angle and the surface flatness is high. The present inventors consider that the biggest factor is that a substrate having an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane is used as the growth substrate. Yes.
上記オフ角が小さい場合（通常入手可能なサファイア基板主面のオフ角は０．２°以下である）、結晶核生成のために必要なステップの間隔が広くならざるを得ないが、この場合には結晶核がテラス内にも発生してしまい、成長モードが理想的なステップフローモードとはならない。また、テラスに多数発生した結晶核の結晶成長軸は相互に無関係な方向を向いてしまう結果、ツイスト角が大きくなってしまうのである。 When the above-mentioned off-angle is small (the off-angle of the main surface of a sapphire substrate that is usually available is 0.2 ° or less), the step interval necessary for crystal nucleation must be widened. In this case, crystal nuclei are also generated in the terrace, and the growth mode is not an ideal step flow mode. In addition, the crystal growth axes of many crystal nuclei generated on the terraces are oriented in an unrelated direction, resulting in an increase in the twist angle.
これに対して本発明の場合には、結晶核の殆どはステップに発生し、当該結晶核は基板面とステップの側面から束縛を受けることとなるため、結晶核の結晶軸が一定の方向を向き易いのである。 In contrast, in the case of the present invention, most of the crystal nuclei are generated in the step, and the crystal nuclei are constrained from the substrate surface and the side surface of the step. It is easy to face.
このように、本発明の基板製造方法により得られる−ｃ面を表面とするIII族窒化物半導体結晶は、従来の＋ｃ面を表面とするIII族窒化物半導体結晶に比較して、表面平坦性に優れ且つ高い結晶性（チルト成分とツイスト成分が共に小さくしかも貫通転位密度が低い）を有しているため、本発明のIII族窒化物半導体結晶を用いて半導体素子を作製すれば、高いパフォーマンスのデバイスを得ることができる。例えば、本発明のIII族窒化物半導体結晶を用いて光検出器を作製すれば、その低貫通転位密度により、暗電流を低く抑えることなどが期待できる。 Thus, the group III nitride semiconductor crystal having the −c plane as the surface obtained by the substrate manufacturing method of the present invention has a surface flatness compared to the conventional group III nitride semiconductor crystal having the + c plane as the surface. Excellent performance and high crystallinity (both tilt component and twist component are small and threading dislocation density is low). Therefore, high performance can be achieved by fabricating a semiconductor device using the Group III nitride semiconductor crystal of the present invention. You can get a device. For example, if a photodetector is produced using the group III nitride semiconductor crystal of the present invention, it is expected that the dark current can be kept low due to the low threading dislocation density.
また、本発明の基板製造方法により得られる−ｃ面を表面とするIII族窒化物半導体結晶層を有する基板は、厚膜成長時の下地基板としても有用である。従来の＋ｃ面を表面とするIII族窒化物半導体結晶層を有する基板を下地基板として、ＨＶＰＥ法等の高速成長方法でミリ単位の厚膜成長を行う場合、基板周辺部は高次の面のファセットが形成され、成長面である＋ｃ面の面積が成長と共に小さくなっていく。具体的には５０．８ｍｍのサファイア基板上に厚さ５ｍｍの結晶を成長すると、結晶表面では直径約４０ｍｍとなる。従っていくら成長を続けても下地基板の大きさよりも大きい結晶を得ることは困難であった。 In addition, a substrate having a group III nitride semiconductor crystal layer having a −c plane as a surface obtained by the substrate manufacturing method of the present invention is also useful as a base substrate during thick film growth. When the conventional substrate having a group III nitride semiconductor crystal layer with the + c plane as the surface is used as a base substrate, when a thick film is grown in a millimeter unit by a high-speed growth method such as the HVPE method, the peripheral portion of the substrate is a high-order surface. Facets are formed, and the area of the + c plane, which is the growth surface, decreases with growth. Specifically, when a 5 mm thick crystal is grown on a 50.8 mm sapphire substrate, the crystal surface has a diameter of about 40 mm. Therefore, it is difficult to obtain a crystal larger than the size of the base substrate no matter how much the growth continues.
本発明の基板製造方法により得られる−ｃ面を表面とするIII族窒化物半導体結晶層を有する基板を下地基板として厚膜成長すると、基板周辺部は＋ｃ面の時とは逆側のファセットが形成される。-ｃ面側にミリ単位の成長を続けると種結晶よりも大きい面積の基板を得ることが可能である。また結晶の成長中に発生するピットも、穴が小さくなるような方向であり、ピットのない結晶の成長が可能である。 When a substrate having a group III nitride semiconductor crystal layer having a −c plane as a surface obtained by the substrate manufacturing method of the present invention is used as a base substrate, a facet on the opposite side to the + c plane is formed on the periphery of the substrate. It is formed. If the growth in millimeters is continued on the -c plane side, it is possible to obtain a substrate having an area larger than that of the seed crystal. Also, the pits generated during the growth of the crystal are in such a direction that the holes become smaller, and the crystal without pits can be grown.
図２は、本発明に用いられるＨＶＰＥ装置の構成例を説明するための図であるが、構成の詳細に特別な制限はない。図２に図示したＨＶＰＥ装置は、リアクター１００内に、下地基板１０９を載置するためのサセプター１０７と、成長させる窒化物半導体の原料を入れるリザーバー１０５とを備えている。また、リアクター１００内にガスを導入するための導入管１０１〜１０４と、排気するための排気管１０８が設置されている。さらに、リアクター１００を側面から加熱するためのヒーター１０６が設置されている。 FIG. 2 is a diagram for explaining a configuration example of the HVPE apparatus used in the present invention, but there is no particular limitation on the details of the configuration. The HVPE apparatus illustrated in FIG. 2 includes a susceptor 107 on which a base substrate 109 is placed and a reservoir 105 into which a nitride semiconductor material to be grown is placed. In addition, introduction pipes 101 to 104 for introducing gas into the reactor 100 and an exhaust pipe 108 for exhausting are installed. Further, a heater 106 for heating the reactor 100 from the side surface is installed.
リアクター１００の材質としては、石英、多結晶ＢＮ、ステンレス等が用いられる。好ましい材質は石英である。リアクター１００内には、反応開始前にあらかじめ雰囲気ガスを充填しておく。雰囲気ガスとしては、例えば水素、窒素、Ｈｅ、Ｎｅ、Ａｒのような不活性ガス等を挙げることができる。これらのガスは混合して用いてもよい。 As a material of the reactor 100, quartz, polycrystalline BN, stainless steel or the like is used. A preferred material is quartz. The reactor 100 is filled with atmospheric gas in advance before starting the reaction. As the atmospheric gas, for example, an inert gas such as hydrogen, nitrogen, He, Ne, or Ar can be used. These gases may be mixed and used.
サセプター１０７の材質としてはカーボンが好ましく、ＳｉＣで表面をコーティングしているものがより好ましい。サセプター１０７の形状は、本発明で用いる下地基板１０９を設置することができる形状であれば特に制限されないが、結晶成長する際に成長している結晶の上流側に構造物が存在しないものであることが好ましい。上流側に結晶が成長する可能性のある構造物が存在すると、そこに多結晶体が付着し、その生成物としてＨＣｌガスが発生して結晶成長させようとしている結晶に悪影響が及んでしまう。 As a material of the susceptor 107, carbon is preferable, and a material whose surface is coated with SiC is more preferable. The shape of the susceptor 107 is not particularly limited as long as the base substrate 109 used in the present invention can be installed. However, there is no structure upstream of the growing crystal when the crystal is grown. It is preferable. If there is a structure in which a crystal may grow on the upstream side, a polycrystal adheres to the structure, and HCl gas is generated as a product, which adversely affects the crystal to be grown.
リザーバー１０５には、成長させるIII族窒化物半導体のIII族源となる原料を入れる。そのようなIII族源となる原料として、ガリウム、アルミニウム、インジウムなどを挙げることができる。 The reservoir 105 is charged with a raw material to be a group III source of a group III nitride semiconductor to be grown. Examples of such a group III source material include gallium, aluminum, and indium.
リザーバー１０５にガスを導入するための導入管１０４からは、リザーバー１０５に入れた原料と反応するガスを供給する。例えば、リザーバー１０５にIII族源となる原料を入れた場合は、導入管１０４からＨＣｌガスを供給することができる。このとき、ＨＣｌガスとともに、導入管１０４からキャリアガスを供給してもよい。キャリアガスとしては、例えば水素、窒素、Ｈｅ、Ｎｅ、Ａｒのような不活性ガス等を挙げることができる。これらのガスは混合して用いてもよい。キャリアガスは雰囲気ガスと同一であっても異なっていてもよいが、同一であることが好ましい。 A gas that reacts with the raw material put in the reservoir 105 is supplied from an introduction pipe 104 for introducing the gas into the reservoir 105. For example, when a raw material that is a group III source is put in the reservoir 105, HCl gas can be supplied from the introduction pipe 104. At this time, the carrier gas may be supplied from the introduction pipe 104 together with the HCl gas. Examples of the carrier gas include hydrogen, nitrogen, an inert gas such as He, Ne, and Ar. These gases may be mixed and used. The carrier gas may be the same as or different from the atmospheric gas, but is preferably the same.
導入管１０１からは、窒素源となる原料ガスを供給する。通常はＮＨ３を供給する。また、導入管１０２からは、キャリアガスを供給する。キャリアガスとしては、導入管１０４から供給するキャリアガスと同じものを例示することができる。また、導入管１０３からは、ドーパントガスを供給することができる。例えば、ＳｉＨ4やＳｉＨ2Ｃｌ2等のｎ型のドーパントガスを供給することができる。 From the introduction pipe 101, a raw material gas serving as a nitrogen source is supplied. Usually, NH 3 is supplied. A carrier gas is supplied from the introduction pipe 102. As the carrier gas, the same carrier gas supplied from the introduction pipe 104 can be exemplified. A dopant gas can be supplied from the introduction pipe 103. For example, an n-type dopant gas such as SiH 4 or SiH 2 Cl 2 can be supplied.
導入管１０１〜１０３から供給する上記ガスは、それぞれ互いに入れ替えて別の導入管から供給しても構わない。また、Ｖ族源となる原料ガスとキャリアガスは、同じ導入管から混合して供給してもよい。さらに他の導入管からキャリアガスを混合してもよい。これらの供給態様は、リアクター１００の大きさや形状、原料の反応性、目的とする結晶成長速度などに応じて、適宜決定することができる。 The gases supplied from the introduction pipes 101 to 103 may be replaced with each other and supplied from another introduction pipe. Further, the source gas and the carrier gas that are the group V source may be mixed and supplied from the same introduction pipe. Further, a carrier gas may be mixed from another introduction pipe. These supply modes can be appropriately determined according to the size and shape of the reactor 100, the reactivity of the raw materials, the target crystal growth rate, and the like.
ガス排気管１０８は、ガス導入のための導入管１０１〜１０４とは反対側のリアクター内壁から排出することができるように設置するのが一般的である。図１では、ガス導入のための導入管１０１〜１０４が設置されているリアクター上面とは反対に位置するリアクター底面にガス排気管１０８が設置されている。 The gas exhaust pipe 108 is generally installed so that it can be discharged from the reactor inner wall on the side opposite to the introduction pipes 101 to 104 for gas introduction. In FIG. 1, the gas exhaust pipe 108 is installed on the bottom surface of the reactor located opposite to the top surface of the reactor where the introduction pipes 101 to 104 for introducing gas are installed.
本発明におけるＨＶＰＥ法による結晶成長は、通常は９５０℃〜１１２０℃で行い、９７０℃〜１１００℃で行うことが好ましく、９８０℃〜１０９０℃で行うことがより好ましく、９９０℃〜１０８０℃で行うことがさらに好ましい。リアクター内の圧力は１０ｋＰａ〜２００ｋＰａであるのが好ましく、３０ｋＰａ〜１５０ｋＰａであるのがより好ましく、５０ｋＰａ〜１２０ｋＰａであるのがさらに好ましい。 Crystal growth by the HVPE method in the present invention is usually performed at 950 ° C. to 1120 ° C., preferably at 970 ° C. to 1100 ° C., more preferably at 980 ° C. to 1090 ° C., and at 990 ° C. to 1080 ° C. More preferably. The pressure in the reactor is preferably 10 kPa to 200 kPa, more preferably 30 kPa to 150 kPa, and even more preferably 50 kPa to 120 kPa.
室温から成長温度まで昇温する際のガス雰囲気は、少なくとも水素、窒素、ＮＨ３からなることが好ましく、水素、窒素からなることがより好ましく、窒素のみからなることが更に好ましい。
面は（０００１）面と比べ反応性が高い為、ＮＨ３等のエッチング性のガスが多量に含まれていると、表面が荒れてしまい、後の厚膜成長で良好な結晶が得られない。
The gas atmosphere at the time of raising the temperature from room temperature to the growth temperature is preferably composed of at least hydrogen, nitrogen, and NH 3 , more preferably composed of hydrogen and nitrogen, and further preferably composed of only nitrogen.
Since the surface is more reactive than the (0001) surface, if a large amount of etching gas such as NH 3 is contained, the surface becomes rough, and a good crystal cannot be obtained by subsequent thick film growth. .
本発明のＨＶＰＥ成長において、結晶成長の成長速度を制御することは非常に重要である。成長速度が速すぎると柱状の成長が主となり、平坦で均質な結晶を得ることができない。また遅すぎると、ＨＶＰＥ法の特徴である高速成長という利点を失ってしまう。成長速度は５μｍ／ｈ〜１００μｍ／ｈが好ましく、１０μｍ／ｈ〜７０μｍ／ｈがより好ましく、２０μｍ／ｈ〜５０μｍ／ｈであることが更に好ましい。成長速度は、III族原料ガス流量、Ｖ族原料ガス流量、キャリアガスの種類、流量、温度を適宜設定することによって制御することができる。 In the HVPE growth of the present invention, it is very important to control the growth rate of crystal growth. If the growth rate is too high, columnar growth will be the main and flat and homogeneous crystals cannot be obtained. If it is too slow, the advantage of high-speed growth, which is a feature of the HVPE method, is lost. The growth rate is preferably 5 μm / h to 100 μm / h, more preferably 10 μm / h to 70 μm / h, still more preferably 20 μm / h to 50 μm / h. The growth rate can be controlled by appropriately setting the group III source gas flow rate, the group V source gas flow rate, the type of carrier gas, the flow rate, and the temperature.
成長用基板として、主面が（０００１）面に対して０．９°のオフ角をもつサファイア基板を用い、図１に示したシーケンスに従ってＧａＮのエピタキシャル成長を行なった。 As a growth substrate, a sapphire substrate whose main surface has an off angle of 0.9 ° with respect to the (0001) plane was used, and GaN was epitaxially grown according to the sequence shown in FIG.
先ず、このサファイア基板を反応室にセットし、温度１０３０℃で５分間、水素雰囲気中で熱的クリーニングを行なった後、温度を一定にしたまま反応室にＮＨ３ガスを導入して、５分間、成長用基板の表面を窒化した。 First, this sapphire substrate was set in a reaction chamber, and after performing thermal cleaning in a hydrogen atmosphere at a temperature of 1030 ° C. for 5 minutes, NH 3 gas was introduced into the reaction chamber while keeping the temperature constant for 5 minutes. The surface of the growth substrate was nitrided.
続いて、基板温度を５５０℃にまで下げて、基板温度が安定した状態で、ＴＥＧとＮＨ３を３．５分間原料供給して２０ｎｍの厚みのＧａＮバッファ層を成長させた。このときのＴＥＧ流量は１８．４μｍｏｌ／ｍｉｎ、ＮＨ３流量は５ｓｌｍであり、キャリアガスは水素である。 Subsequently, the substrate temperature was lowered to 550 ° C., and with the substrate temperature stabilized, TEG and NH 3 were supplied as raw materials for 3.5 minutes to grow a GaN buffer layer having a thickness of 20 nm. At this time, the TEG flow rate is 18.4 μmol / min, the NH 3 flow rate is 5 slm, and the carrier gas is hydrogen.
このバッファ層に、窒素ガス２０ｓｌｍとＮＨ３０．１ｓｌｍを流した雰囲気中で１０３０℃、１０分間の結晶化処理を施した。その後、水素をキャリアガスとして、ＴＭＧを１０６μｍｏｌ／ｍｉｎ、ＮＨ３ガスをＶ／III比が６６０となるように供給（流量１．２５ｓｌｍ）して圧力６５０Ｔｏｒｒで１８０分間のＧａＮエピタキシャル成長を行なった。得られたＧａＮ層の厚みは３．８μｍであり、成長速度は１．３μｍ／ｈである。なお、キャリアガス中の水素ガス濃度は１００モル％である。 This buffer layer was subjected to crystallization treatment at 1030 ° C. for 10 minutes in an atmosphere in which nitrogen gas 20 slm and NH 3 0.1 slm were passed. After that, GaN epitaxial growth was performed for 180 minutes at a pressure of 650 Torr by supplying TMG at 106 μmol / min and NH 3 gas at a flow rate of 1.25 slm using hydrogen as a carrier gas and a V / III ratio of 660. The thickness of the obtained GaN layer is 3.8 μm, and the growth rate is 1.3 μm / h. The hydrogen gas concentration in the carrier gas is 100 mol%.
図３（Ａ）および（Ｂ）はそれぞれ、本実施例によって得られたＧａＮ結晶の（０００２）面のロッキングカーブおよび
面（（２０−２１）面）のロッキングカーブのＸ線回折チャートである。チルトに対応する（０００２）面のロッキングカーブの半値全幅は１０６arcsecであり、ツイストに対応する
面および
面のロッキングカーブの半値全幅はそれぞれ２７７arcsecおよび３６７arcsecであって、これらの結果は、チルトおよびツイストが共に非常に小さいことを意味している。
3 (A) and 3 (B) respectively show the rocking curve of the (0002) plane of the GaN crystal obtained by this example and
It is a X-ray-diffraction chart of the rocking curve of a surface ((20-21) surface). The full width at half maximum of the rocking curve on the (0002) plane corresponding to the tilt is 106 arcsec, corresponding to the twist.
Face and
The full width at half maximum of the surface rocking curve is 277 arcsec and 367 arcsec, respectively, and these results mean that both tilt and twist are very small.
図４および図５はそれぞれ、エピタキシャル成長後のＧａＮ層表面をＡＦＭ観察した像（図４）、および、ＧａＮ層表面の断面ＴＥＭ像（図５）である。この−Ｃ面をもつＧａＮ層の表面粗さはＲＭＳ値で０．４ｎｍと極めて平坦な面となっており、しかも、貫通転位密度は概ね８×１０８ｃｍ−２と低転位密度のＧａＮ層であることが確認された。 4 and 5 are an image obtained by AFM observation of the surface of the GaN layer after epitaxial growth (FIG. 4) and a cross-sectional TEM image (FIG. 5) of the surface of the GaN layer, respectively. The surface roughness of the GaN layer having the -C plane is an extremely flat surface with an RMS value of 0.4 nm, and the threading dislocation density is approximately 8 × 10 8 cm −2 and the GaN layer has a low dislocation density. It was confirmed that.
実施例１と同等の方法で作製された、
面を主面としたＧａＮ層を有する２インチサファイア基板を下地基板とした。このＧａＮ層の厚さは１．５μｍであり、Ｘ線ロッキングカーブの半値全幅はチルトに対応する（０００２）回折で９７arcsec、ツイストに対応する
回折で４５５arcsecであった。これを、直径８０ｍｍ、厚さ２０ｍｍのＳｉＣコーティングしたカーボン製の基板ホルダー上に置き、ＨＶＰＥ装置のリアクター１００内に図２に示したように配置した。
Produced by the same method as in Example 1,
A 2-inch sapphire substrate having a GaN layer with the surface as the main surface was used as the base substrate. The thickness of the GaN layer is 1.5 μm, and the full width at half maximum of the X-ray rocking curve corresponds to 97 arcsec and twist in (0002) diffraction corresponding to tilt.
The diffraction was 455 arcsec. This was placed on a SiC-coated carbon substrate holder having a diameter of 80 mm and a thickness of 20 mm, and placed in the reactor 100 of the HVPE apparatus as shown in FIG.
９８０℃まで昇温した後、ＮＨ３ガスと、水素キャリアガスと、ＧａとＨＣｌの反応生成物であるＧａＣｌを形成する為のＨＣｌガスとを、それぞれ導入管１０１、１０３、１０４から供給しながら、ＧａＮ層を１時間成長させた。このＧａＮ層成長工程において、成長圧力を１．０１×１０５Ｐａとし、ＧａＣｌガスＧ３の分圧を１．２２×１０2Ｐａとし、ＮＨ3ガスＧ４の分圧を１．２２×１０4Ｐａとした。ＧａＮ層成長工程終了後、室温まで降温し厚さ約６０μｍのＧａＮ単結晶膜を得た。 After raising the temperature to 980 ° C., NH 3 gas, hydrogen carrier gas, and HCl gas for forming GaCl, which is a reaction product of Ga and HCl, are supplied from the introduction pipes 101, 103, and 104, respectively. The GaN layer was grown for 1 hour. In this GaN layer growth step, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of the GaCl gas G3 is 1.22 × 10 2 Pa, and the partial pressure of the NH 3 gas G4 is 1.22 × 10 4 Pa. It was. After completing the GaN layer growth step, the temperature was lowered to room temperature to obtain a GaN single crystal film having a thickness of about 60 μm.
得られた結晶のＸ線ロッキングカーブの半値全幅は、チルトに対応する（０００２）回折は１３０arcsecと下地ＧａＮ結晶より若干大きいがほぼ同等の値であり、ツイストに対応する
は２５３arcsecと下地ＧａＮ結晶に比べ大きく減少した。これは厚膜成長により主に刃状転位が減少したことに対応している。
The full width at half maximum of the X-ray rocking curve of the obtained crystal is (302) diffraction corresponding to tilt, which is 130 arcsec, which is slightly larger than the underlying GaN crystal, but is almost equivalent, and corresponds to twist.
Was significantly reduced compared with the base GaN crystal at 253 arcsec. This corresponds to the reduction of edge dislocations mainly due to thick film growth.
上述したとおり、本発明により、表面平坦性に優れ且つ高い結晶性（チルト成分とツイスト成分が共に小さくしかも貫通転位密度が低い）を有している「−ｃ面」（Ｎ極性面）を表面とするIII族窒化物半導体結晶が得られる。そして、このようなIII族窒化物半導体結晶を用いて半導体素子を作製すれば、高いパフォーマンスのデバイスを得ることができる。 As described above, according to the present invention, the “−c plane” (N-polar plane) having excellent surface flatness and high crystallinity (both the tilt component and the twist component are small and the threading dislocation density is low) is provided on the surface. A group III nitride semiconductor crystal is obtained. And if a semiconductor element is produced using such a group III nitride semiconductor crystal, a device with high performance can be obtained.
１００ リアクター
１０１ Ｖ族原料用配管
１０２ ドーパント原料用配管
１０３ キャリアガス用配管
１０４ III族原料用配管
１０５ III族原料用リザーバー
１０６ ヒーター
１０７ サセプター
１０８ 排気管
１０９ 下地基板
DESCRIPTION OF SYMBOLS 100 Reactor 101 V group raw material pipe 102 Dopant raw material pipe 103 Carrier gas pipe 104 Group III raw material pipe 105 Group III raw material reservoir 106 Heater 107 Susceptor 108 Exhaust pipe 109 Base substrate
Claims (18)
前記表面窒化した基板上に第１のIII族窒化物半導体層を形成する第１の気相成長工程
と、
前記第１のIII族窒化物半導体層上に
面を成長面とする第２のIII族窒化物半導体層を形成する第２の気相成長工程とを備え、
前記窒化工程は、前記基板の表面を窒素含有雰囲気に暴露することにより実行され、
前記第２の気相成長工程は、Ｖ／IIIモル比が３００乃至１００００となる原料ガス供
給条件下で実行される基板製造方法。 Nitriding the surface of the sapphire substrate whose main surface has an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane;
A first vapor phase growth step of forming a first group III nitride semiconductor layer on the surface nitrided substrate;
On the first group III nitride semiconductor layer
A second vapor phase growth step of forming a second group III nitride semiconductor layer having a growth surface as a surface,
The nitriding step is performed by exposing the surface of the substrate to a nitrogen-containing atmosphere,
The second vapor phase growth step is a substrate manufacturing method that is performed under a source gas supply condition in which a V / III molar ratio is 300 to 10,000.
化物半導体層を１０００℃以上の温度で熱処理する工程を備えている請求項１乃至３の何れか１項に記載の基板製造方法。 2. The method of claim 1, further comprising a step of heat-treating the first group III nitride semiconductor layer formed in the first vapor phase growth step at a temperature of 1000 ° C. or more before the second vapor phase growth step. 4. The substrate manufacturing method according to any one of items 1 to 3.
前記表面窒化した基板上に第１のIII族窒化物半導体層を形成する第１の気相成長工程
と、
前記第１のIII族窒化物半導体層上に
面を成長面とする第２のIII族窒化物半導体層を形成する第２の気相成長工程とを備え、
前記窒化工程は、前記基板の表面を窒素含有雰囲気に暴露することにより実行され、
前記第２の気相成長工程は、水素ガス濃度が５０モル％以上のキャリアガスにより原料ガスを供給して実行される基板製造方法。 Nitriding the surface of the sapphire substrate whose main surface has an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane;
A first vapor phase growth step of forming a first group III nitride semiconductor layer on the surface nitrided substrate;
On the first group III nitride semiconductor layer
A second vapor phase growth step of forming a second group III nitride semiconductor layer having a growth surface as a surface,
The nitriding step is performed by exposing the surface of the substrate to a nitrogen-containing atmosphere,
The second vapor phase growth step is a substrate manufacturing method performed by supplying a source gas with a carrier gas having a hydrogen gas concentration of 50 mol% or more.
前記表面窒化した基板上に第１のIII族窒化物半導体層を形成する第１の気相成長工程
と、
前記第１のIII族窒化物半導体層上に
面を成長面とする第２のIII族窒化物半導体層を形成する第２の気相成長工程とを備え、
前記窒化工程は、前記基板の表面を窒素含有雰囲気に暴露することにより実行され、
前記第２の気相成長工程は、７６〜８５０Ｔｏｒｒの低圧条件下で実行される基板製造方法。 Nitriding the surface of the sapphire substrate whose main surface has an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane;
A first vapor phase growth step of forming a first group III nitride semiconductor layer on the surface nitrided substrate;
On the first group III nitride semiconductor layer
A second vapor phase growth step of forming a second group III nitride semiconductor layer having a growth surface as a surface,
The nitriding step is performed by exposing the surface of the substrate to a nitrogen-containing atmosphere,
The second vapor phase growth process is a substrate manufacturing method which is performed under a low pressure condition of 76 to 850 Torr.
前記表面窒化した基板上に第１のIII族窒化物半導体層を形成する第１の気相成長工程
と、
前記第１のIII族窒化物半導体層上に
面を成長面とする第２のIII族窒化物半導体層を形成する第２の気相成長工程とを備え、
前記窒化工程は、前記基板の表面を窒素含有雰囲気に暴露することにより実行され、
前記第２の気相成長工程の前に、前記第１の気相成長工程で形成された第１のIII族窒
化物半導体層を１０００℃以上の温度で熱処理する工程を備えている基板製造方法。 Nitriding the surface of the sapphire substrate whose main surface has an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane;
A first vapor phase growth step of forming a first group III nitride semiconductor layer on the surface nitrided substrate;
On the first group III nitride semiconductor layer
A second vapor phase growth step of forming a second group III nitride semiconductor layer having a growth surface as a surface,
The nitriding step is performed by exposing the surface of the substrate to a nitrogen-containing atmosphere,
A substrate manufacturing method comprising a step of heat-treating the first group III nitride semiconductor layer formed in the first vapor phase growth step at a temperature of 1000 ° C. or more before the second vapor phase growth step. .
：（Ｃ２Ｈ５）３Ｇａ）を用い、５００℃以上６５０℃以下の温度範囲で、前記第１のIII族窒化物半導体層を５〜３０ｎｍの層厚で形成するものである請求項１０に記載の基板
製造方法。 In the first vapor phase growth step, triethylgallium (TEG) is used as a group III element source gas.
The first group III nitride semiconductor layer is formed with a layer thickness of 5 to 30 nm in a temperature range of 500 ° C. or higher and 650 ° C. or lower using (C 2 H 5 ) 3 Ga). The board | substrate manufacturing method of description.
面を成長面としてハイドライド気相成長させる第３の気相成長工程を更に備えている請求項１乃至１１の何れか１項に記載の基板製造方法。 A third group III nitride semiconductor crystal is formed on the second group III nitride semiconductor layer.
12. The substrate manufacturing method according to claim 1, further comprising a third vapor phase growth step of performing hydride vapor phase growth using the surface as a growth surface.
／ｈ以下とする条件で実行される請求項１２に記載の基板製造方法。 In the third vapor phase growth step, the growth rate of the third group III nitride semiconductor crystal is set to 50 μm.
The board | substrate manufacturing method of Claim 12 performed on the conditions made into / h or less.
請求項１２又は１３に記載の基板製造方法。 The substrate manufacturing method according to claim 12, further comprising a step of separating the third group III nitride semiconductor crystal to form a new substrate.
前記III族窒化物半導体結晶は
面を成長面とし、（０００２）面のロッキングカーブの半値全幅が２００arcsec以下、かつ、
面のロッキングカーブの半値全幅が７００arcsec以下であり、
前記サファイア基板は、主面が（０００１）面に対し０．５°以上２．０°以下のオフ角をもつことを特徴とするIII族窒化物半導体結晶。 A group III nitride semiconductor crystal epitaxially grown on a sapphire substrate,
The group III nitride semiconductor crystal is
The growth surface is the growth surface, the full width at half maximum of the rocking curve of the (0002) surface is 200 arcsec or less, and
The full width at half maximum of the rocking curve of the surface is 700 arcsec or less,
The group III nitride semiconductor crystal characterized in that the sapphire substrate has an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane of the sapphire substrate.
晶。 The group III nitride semiconductor crystal according to claim 15, wherein the surface roughness is an RMS value of 1.0 nm or less.
請求項１５又は１６に記載のIII族窒化物半導体結晶。 The group III nitride semiconductor crystal according to claim 15 or 16, wherein a threading dislocation density on the surface of the group III nitride semiconductor crystal is less than 1 x 10 10 cm -2 .
又はこれらの混晶である請求項１５乃至１７の何れか１項に記載のIII族窒化物半導体結
晶。 The group III nitride semiconductor crystal includes gallium nitride, aluminum nitride, indium nitride,
The group III nitride semiconductor crystal according to any one of claims 15 to 17, which is a mixed crystal of these.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007325843A JP5099763B2 (en) | 2007-12-18 | 2007-12-18 | Substrate manufacturing method and group III nitride semiconductor crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007325843A JP5099763B2 (en) | 2007-12-18 | 2007-12-18 | Substrate manufacturing method and group III nitride semiconductor crystal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147271A JP2009147271A (en) | 2009-07-02 |
| JP5099763B2 true JP5099763B2 (en) | 2012-12-19 |
Family
ID=40917510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007325843A Active JP5099763B2 (en) | 2007-12-18 | 2007-12-18 | Substrate manufacturing method and group III nitride semiconductor crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5099763B2 (en) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105742442B (en) * | 2011-08-09 | 2018-10-09 | 创光科学株式会社 | The manufacturing method of nitride-based semiconductor ultraviolet ray emitting element |
| CN103733449B (en) | 2011-08-09 | 2016-05-11 | 创光科学株式会社 | Nitride-based semiconductor ultraviolet ray emitting element |
| JP5874495B2 (en) | 2012-03-29 | 2016-03-02 | 豊田合成株式会社 | Method for producing group III nitride semiconductor containing Ga |
| US9312129B2 (en) * | 2012-09-05 | 2016-04-12 | Saint-Gobain Cristaux Et Detecteurs | Group III-V substrate material with particular crystallographic features and methods of making |
| US9978904B2 (en) * | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
| JP5928366B2 (en) * | 2013-02-13 | 2016-06-01 | 豊田合成株式会社 | Method for producing group III nitride semiconductor |
| JP6260125B2 (en) | 2013-07-08 | 2018-01-17 | 富士通株式会社 | Analytical apparatus, analytical method, film forming apparatus, and film forming method |
| JP6527667B2 (en) * | 2014-04-18 | 2019-06-05 | 古河機械金属株式会社 | Method of manufacturing nitride semiconductor substrate |
| JP6711975B2 (en) * | 2016-05-27 | 2020-06-17 | 国立大学法人東北大学 | Nitride semiconductor free-standing substrate manufacturing method |
| US10879422B2 (en) | 2016-09-29 | 2020-12-29 | Nichia Corporation | Light emitting element |
| JP6266742B1 (en) * | 2016-12-20 | 2018-01-24 | 古河機械金属株式会社 | Group III nitride semiconductor substrate and method for manufacturing group III nitride semiconductor substrate |
| JP6764035B2 (en) * | 2017-08-24 | 2020-09-30 | 日本碍子株式会社 | Group 13 element nitride layer, self-supporting substrate and functional element |
| WO2019039208A1 (en) * | 2017-08-24 | 2019-02-28 | 日本碍子株式会社 | Group 13 element nitride layer, freestanding substrate and functional element |
| WO2019039249A1 (en) * | 2017-08-24 | 2019-02-28 | 日本碍子株式会社 | Group 13 element nitride layer, freestanding substrate and functional element |
| US11309455B2 (en) | 2017-08-24 | 2022-04-19 | Ngk Insulators, Ltd. | Group 13 element nitride layer, free-standing substrate and functional element |
| CN111052414B (en) | 2017-08-24 | 2023-07-21 | 日本碍子株式会社 | Group 13 element nitride layer, free-standing substrate, and functional element |
| DE112017007796B4 (en) | 2017-08-24 | 2023-09-14 | Ngk Insulators, Ltd. | Layers of a crystal of a nitride of a Group 13 element, self-supporting substrates, functional devices and composite substrates |
| WO2019039246A1 (en) * | 2017-08-24 | 2019-02-28 | 日本碍子株式会社 | Group 13 element nitride layer, freestanding substrate and functional element |
| WO2019039190A1 (en) * | 2017-08-24 | 2019-02-28 | 日本碍子株式会社 | Group 13 element nitride layer, freestanding substrate and functional element |
| JP2020073438A (en) * | 2019-12-24 | 2020-05-14 | 日本碍子株式会社 | Group 13 element nitride crystal layer, free-standing substrate, and function element |
| CN113913749B (en) * | 2021-09-30 | 2023-09-22 | 松山湖材料实验室 | Aluminum nitride film, preparation method thereof and optoelectronic device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4653768B2 (en) * | 1998-06-26 | 2011-03-16 | シャープ株式会社 | Nitride-based compound semiconductor device and manufacturing method thereof |
| JP4337132B2 (en) * | 1998-09-16 | 2009-09-30 | 日亜化学工業株式会社 | Nitride semiconductor substrate and nitride semiconductor device using the same |
| JP5093740B2 (en) * | 2001-07-26 | 2012-12-12 | 株式会社Ｉｈｉ | Semiconductor crystal film growth method |
| JP2006060164A (en) * | 2004-08-24 | 2006-03-02 | National Institute Of Advanced Industrial & Technology | Nitride semiconductor device and method of growing nitride semiconductor crystal |
-
2007
- 2007-12-18 JP JP2007325843A patent/JP5099763B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009147271A (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5099763B2 (en) | Substrate manufacturing method and group III nitride semiconductor crystal | |
| JP5792209B2 (en) | Method for heteroepitaxial growth of high quality N-plane GaN, InN and AlN and their alloys by metalorganic chemical vapor deposition | |
| JP4581490B2 (en) | III-V group nitride semiconductor free-standing substrate manufacturing method and III-V group nitride semiconductor manufacturing method | |
| US7288830B2 (en) | III-V nitride semiconductor substrate and its production method | |
| US6528394B1 (en) | Growth method of gallium nitride film | |
| CN101138091B (en) | Technique for the growth of planar semi-polar gallium nitride | |
| US7271404B2 (en) | Group III-V nitride-based semiconductor substrate and method of making same | |
| JP5392855B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP4622447B2 (en) | Method for manufacturing group III nitride crystal substrate | |
| US5923950A (en) | Method of manufacturing a semiconductor light-emitting device | |
| US20070221954A1 (en) | Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same | |
| US20070215901A1 (en) | Group III-V nitride-based semiconductor substrate and method of fabricating the same | |
| US20170279003A1 (en) | Group iii nitride semiconductor and method for producing same | |
| JP2011216549A (en) | METHOD OF MANUFACTURING GaN-BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE | |
| KR100623268B1 (en) | Group ? nitride semicondoctor substrate and its manufacturing method | |
| JP2677221B2 (en) | Method for growing nitride-based III-V compound semiconductor crystal | |
| JP4158760B2 (en) | GaN-based semiconductor film and method for manufacturing the same | |
| JP2013209270A (en) | Production method for nitride semiconductor crystal of group 13 metal of periodic table, and nitride semiconductor crystal of group 13 metal of periodic table obtained by the production method | |
| KR101094409B1 (en) | Preparation of single crystalline gallium nitride thick film | |
| EP1138062A1 (en) | Epitaxial aluminum-gallium-nitride semiconductor substrate | |
| JP2006237541A (en) | Nitride semiconductor material and method for manufacturing nitride semiconductor crystal | |
| JP2014154591A (en) | METHOD OF MANUFACTURING GaN THIN FILM AND GaN THIN FILM | |
| JPH07321374A (en) | Growth method for thin film of compound semiconductor | |
| Han | Growth of gallium nitride layers with very low threading dislocation densities | |
| KR20130030400A (en) | Iii-v nitride semiconductor device, substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5099763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |