KR20070076829A - Method for crystal growth of nitride semiconductor - Google Patents
Method for crystal growth of nitride semiconductor Download PDFInfo
- Publication number
- KR20070076829A KR20070076829A KR1020060006210A KR20060006210A KR20070076829A KR 20070076829 A KR20070076829 A KR 20070076829A KR 1020060006210 A KR1020060006210 A KR 1020060006210A KR 20060006210 A KR20060006210 A KR 20060006210A KR 20070076829 A KR20070076829 A KR 20070076829A
- Authority
- KR
- South Korea
- Prior art keywords
- gan
- substrate
- thin film
- protrusion
- epi
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
- B65D85/30—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure
- B65D85/36—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure for bakery products, e.g. biscuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D5/00—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper
- B65D5/02—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper by folding or erecting a single blank to form a tubular body with or without subsequent folding operations, or the addition of separate elements, to close the ends of the body
- B65D5/0254—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper by folding or erecting a single blank to form a tubular body with or without subsequent folding operations, or the addition of separate elements, to close the ends of the body with end closures formed by inward folding of flaps and securing them by means of a tongue integral with one of the flaps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D5/00—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper
- B65D5/02—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper by folding or erecting a single blank to form a tubular body with or without subsequent folding operations, or the addition of separate elements, to close the ends of the body
- B65D5/10—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper by folding or erecting a single blank to form a tubular body with or without subsequent folding operations, or the addition of separate elements, to close the ends of the body with end closures formed by inward-folding of self-locking flaps hinged to tubular body
- B65D5/103—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper by folding or erecting a single blank to form a tubular body with or without subsequent folding operations, or the addition of separate elements, to close the ends of the body with end closures formed by inward-folding of self-locking flaps hinged to tubular body one of the self-locking flaps having a tongue engaging into an opening of an opposite flap
- B65D5/106—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper by folding or erecting a single blank to form a tubular body with or without subsequent folding operations, or the addition of separate elements, to close the ends of the body with end closures formed by inward-folding of self-locking flaps hinged to tubular body one of the self-locking flaps having a tongue engaging into an opening of an opposite flap the opening being a slot
Abstract
Description
도 1은 질화물계 화합물 반도체에 관통 전위가 나타나는 모습을 보인 도면.1 is a view showing a penetration potential in a nitride compound semiconductor.
도 2a 내지 도 2h는 본 발명의 질화물계 화합물 반도체의 성장 방법의 실시예를 나타낸 단면도.2A to 2H are cross-sectional views showing examples of the growth method of the nitride compound semiconductor of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 사파이어 기판 110 : 절연막100
120 : 금속 박막 130 : 제1 GaN 에피120: metal thin film 130: first GaN epi
140 : 제2 GaN 에피 150 : n형 질화물 반도체층140: second GaN epi 150: n-type nitride semiconductor layer
160 : 활성층 170 : p형 질화물 반도체층160: active layer 170: p-type nitride semiconductor layer
본 발명은 질화물계 화합물 반도체의 성장방법에 관한 것으로서, 특히 복수개의 상호 이격된 돌출부를 가지는 기판 상에 제1 GaN 에피를 고온에서 성장시키고, 상기 돌출부 상부에 형성된 제1 GaN 에피를 바탕으로 제2 GaN 에피를 측면 성장시켜 결정성을 향상시킨 질화물계 화합물 반도체의 성장방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of growing a nitride-based compound semiconductor, and more particularly, wherein a first GaN epitaxial layer is grown at a high temperature on a substrate having a plurality of spaced apart protrusions, and the second GaN epitaxial layer is formed on the first GaN epitaxial layer. The present invention relates to a growth method of a nitride compound semiconductor in which GaN epitaxial growth is performed to improve crystallinity.
질화물계 화합물 반도체는 발광 스펙트럼이 자외선으로부터 적외선에 이르기까지 광범위하게 걸치는 직접 천이형 반도체로서, 발광 다이오드(Light Emitting Diode : LED)나 레이저 다이오드(Laser Diode : LD) 등의 발광 소자에 널리 응용되고 있다.Nitride-based compound semiconductors are direct-transition semiconductors that have a broad emission spectrum ranging from ultraviolet to infrared, and are widely used in light emitting devices such as light emitting diodes (LEDs) and laser diodes (LDs). .
그리고, 에너지 밴드 갭이 넓어 다른 반도체를 이용한 소자보다도 고온에서 안정된 동작을 기대할 수 있기 때문에 FET(Field Effect Transistor) 등 트랜지스터에의 응용도 한창 개발되고 있다. Further, since the energy band gap is wide and stable operation can be expected at a higher temperature than devices using other semiconductors, applications to transistors such as field effect transistors (FETs) are also being developed.
또한, 질화물계 화합물 반도체는 비소(As)를 주성분으로 사용하지 않으므로 환경 친화적인 면에서도 높은 호응을 얻고 있다.In addition, since the nitride compound semiconductor does not use arsenic (As) as a main component, it has a high response in terms of environmental friendliness.
그러나, 질화물계 화합물 반도체의 단결정을 성장시키는 경우, 단결정의 성장 온도에서 질소의 해리압이 2000 atm 만큼 높게 도달되기 때문에 상기 질화물계 화합물 반도체를 단결정으로 성장시키는 것은 어렵다.However, when growing a single crystal of a nitride compound semiconductor, it is difficult to grow the nitride compound semiconductor into a single crystal because the dissociation pressure of nitrogen is reached as high as 2000 atm at the growth temperature of the single crystal.
따라서, 현재 질화물계 화합물 반도체의 단결정은 사파이어와 같은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), SVPE(Sublimation Vapor Phase Epitaxy) 등과 같은 기상 성장법에 의해 이루어지고 있다.Therefore, single crystals of nitride compound semiconductors are currently used on heterogeneous substrates such as sapphire, such as metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), hybrid vapor phase epitaxy (HVPE), sublimation vapor phase epitaxy (SVPE), and the like. It is made by the vapor phase growth method.
그런데, 사파이어(Al2O3) 기판 상에 질화물계 화합물 반도체의 단결정을 성장시키는 경우, 사파이어(Al2O3) 기판과 상기 사파이어 기판 상에서 에피택셜 성장된 질화물 반도체 결정 사이에는 큰 격자 부정합이 나타나게 된다.However, sapphire (Al 2 O 3) When growing a single crystal of a nitride compound semiconductor on the substrate, sapphire (Al 2 O 3) on the substrate and the sapphire substrate between the epitaxially grown nitride semiconductor crystal to appear a large lattice mismatch do.
사파이어(Al2O3)와 질화갈륨(GaN)의 경우를 살펴보면, 사파이어(α- Al2O3)는 격자 상수가 a:4.758 , c:12.991 (Å)인 반면에, 질화갈륨(GaN)은 격자 상수가 a:3.189 , c:5.185 (Å)로서 상기 사파이어와 질화갈륨 간에는 약 16 %의 격자 부정합이 나타나게 된다.In the case of sapphire (Al 2 O 3 ) and gallium nitride (GaN), sapphire (α-Al 2 O 3 ) has a lattice constant of a: 4.758, c: 12.991 (Å), while gallium nitride (GaN) The lattice constants are a: 3.189 and c: 5.185 (kPa), resulting in about 16% lattice mismatch between the sapphire and gallium nitride.
이러한 격자 부정합으로 인해 사파이어 기판과 질화물계 화합물 반도체의 계면 상에 전위(Dislocation)가 발생하게 되는데, 이는 소자의 전기적 특성을 저하시키는 원인이 된다.This lattice mismatch causes dislocations on the interface between the sapphire substrate and the nitride-based compound semiconductor, which causes deterioration of the electrical characteristics of the device.
상기 격자 부정합에 의한 전위는 반도체층을 종방향 즉, 기판 면에 수직한 방향으로 관통하는 관통 전위(Threading Dislocation)로서, 사파이어 기판 상에 성장된 질화물계 화합물 반도체는 109 ~ 1010 개/㎝3 의 전위밀도를 가진다.The dislocation due to lattice mismatch is a threading dislocation that penetrates the semiconductor layer in the longitudinal direction, that is, the direction perpendicular to the surface of the substrate. The nitride compound semiconductor grown on the sapphire substrate is 10 9 to 10 10 10 / cm It has a dislocation density of 3 .
상기 관통 전위는 조성이 상이한 질화물계 화합물 반도체 각 층을 따라 최상층에 이르기까지 전파되며, 이것에 의해 예를 들면, 발광 소자의 경우 LD(Laser Diode)의 임계 전류값, LD 및 LED(Light Emitting Diode)의 소자 수명 등의 소자 특성이 나빠지는 문제점이 있다.The penetrating potential propagates along the respective layers of the nitride compound compound semiconductors having different compositions to the uppermost layer. As a result, for example, in the case of a light emitting device, a threshold current value of a laser diode (LD), LD, and a light emitting diode (LED) are transmitted. Device characteristics, such as device lifetime, are worsened.
이에 대해 도 1을 참조하여 설명한다. 이에 도시된 바와 같이, 사파이어 기판(10) 상부에 질화 알루미늄(AlN)으로 이루어진 버퍼층(20)이 형성되어 있으며, 상기 버퍼층(20) 상부에는 질화물계 화합물 반도체층(30)이 형성되어 있다. This will be described with reference to FIG. 1. As shown in the drawing, a
그리고, 상기 사파이어 기판(10)과 버퍼층(20)이 만나는 계면에는 격자 부정 합으로 인한 전위(40)가 발생되어 있다.At the interface where the
상기 사파이어 기판(10) 상부에 형성된 버퍼층(20)은 상기 사파이어 기판(10)과 질화물계 화합물 반도체층(30)과의 격자 부정합을 완화시킬 목적으로 형성된 것이지만, 그래도 전위의 발생을 0으로 할 수는 없다.The
상기 전위(40)가 발생하는 계면으로부터 종방향 즉, 상기 사파이어 기판(10)에 수직한 방향으로 관통 전위(41)들이 전파되는데, 상기 관통 전위(41)는 버퍼층(20), 질화물계 화합물 반도체층(30)을 관통하여 지나간다.
따라서, 상기 질화물계 화합물 반도체층(30) 상부에 복수개의 반도체층을 적층하여 반도체 소자를 형성하려고 하면, 상기 질화물계 화합물 반도체층(30)에 도달한 전위(43)가 상기 질화물계 화합물 반도체층(30) 상부에 적층되는 복수개의 반도체층으로 계속 전파하여 가게 된다.Accordingly, when a plurality of semiconductor layers are stacked on the nitride
이와 같은 문제점 때문에 사파이어 이외의 다른 이종 기판 예를 들면, 실리콘 카바이드(SiC)를 질화물계 화합물 반도체의 단결정을 성장하기 위한 기판으로 사용하고자 하는 시도가 있었다. Due to this problem, there have been attempts to use heterogeneous substrates other than sapphire, for example, silicon carbide (SiC) as a substrate for growing single crystals of nitride compound semiconductors.
상기 실리콘 카바이드(SiC)는 질화갈륨(GaN)과의 격자 부정합에 있어서, 사파이어와 질화갈륨 간의 격자 부정합보다 더 작은 6%의 격자 부정합이 나타나며, 사파이어 기판과는 달리 자연 벽개성을 가지고 있어 다이싱(Dicing)이 용이하다는 장점을 갖고 있다.The silicon carbide (SiC) has a lattice mismatch of 6% smaller than the lattice mismatch between sapphire and gallium nitride in lattice mismatch with gallium nitride (GaN), and unlike natural sapphire substrates, dicing It has the advantage of easy dicing.
그러나, 상기 실리콘 카바이드(SiC)는 제작을 위한 처리 온도가 1500 ℃ 이 상으로, 실리콘 카바이드(SiC) 기판 자체의 제조가 어려워 고가의 기판이 된다는 단점이 있어 실제로 많이 이용되고 있지는 않다.However, since silicon carbide (SiC) has a processing temperature for fabrication of 1500 ° C. or more, it is difficult to manufacture silicon carbide (SiC) substrate itself, and thus it is not expensive.
한편, GaN 기판을 사용하여 질화물계 화합물 반도체의 단결정을 성장하고자 하는 시도가 있다. GaN 기판의 경우 상기 질화물계 화합물 반도체와 재료가 동일하기 때문에 격자 부정합이 없어 양질의 결정이 성장될 수 있다. On the other hand, there is an attempt to grow a single crystal of a nitride compound semiconductor using a GaN substrate. In the case of a GaN substrate, since the material of the nitride compound semiconductor is the same, there is no lattice mismatch, and thus a good crystal may be grown.
또한 n형 GaN 기판을 사용하는 경우, 도전성이 있기 때문에 상기 기판을 n-전극으로 할 수 있으며, 이 경우 질화물계 화합물 반도체층의 상부에 n-전극을 형성할 필요가 없어 광의 유효 면적을 넓게 할 수 있다.In the case of using an n-type GaN substrate, the substrate can be used as an n-electrode because of its conductivity. Can be.
그러나, GaN 단결정을 만드는 것이 어렵고 융액을 할 수 없기 때문에 액상 성장은 할 수 없다. 즉, 웨이퍼로서 반도체 제조 공정에 이용되기 위해서는 직경이 2 인치 이상인 결정이 필요하며, 이러한 대형 결정을 성장시키는 데는 쵸크랄스키법(Czochralski Method), 브리지맨법(Bridgeman Method) 등이 있으나 모두 원료 융액으로부터 고체를 응고시킨다. However, it is difficult to form GaN single crystals and cannot form liquid phase growth because no melt can be formed. That is, in order to be used in the semiconductor manufacturing process as a wafer, a crystal having a diameter of 2 inches or more is required. The growth of such large crystals includes the Czochralski method and the Bridgeman method. Solidify the solid.
그러나, 상기 GaN은 가열하는 것만으로는 융액으로 되지 않으며 승화해서 기체로 되어 버린다. 따라서, 박막을 성장시키는 기상 성장법을 이용하여 기판의 상부에 GaN 막을 두껍게 형성하고 기판을 제거하여 GaN의 자립막 결정을 얻는 방법이 이용된다.However, the GaN does not become a melt only by heating, but sublimates into a gas. Therefore, a method of forming a GaN self-supporting film crystal by forming a GaN film thickly on the substrate using a vapor phase growth method of growing a thin film and removing the substrate is used.
그런데, GaN 자립 기판을 만든 후, 상기 GaN 자립 기판 상에 질화물 반도체를 성장시킨다 하더라도 상기 GaN 자립 기판 자체에 고밀도의 전위가 있으며, 상기 GaN 자립 기판 상에 성장된 질화물 반도체는 그 전위를 계승하기 때문에 역시 고밀도의 전위를 갖게 되는 문제점이 있다.However, even after a GaN freestanding substrate is made, even if a nitride semiconductor is grown on the GaN freestanding substrate, there is a high density potential in the GaN freestanding substrate itself, and since the nitride semiconductor grown on the GaN freestanding substrate inherits the potential, There is also a problem of having a high density of dislocations.
현재 질화물계 화합물 반도체를 이용하여 발광 소자를 제작하는 경우, 저온과 고온에서 2단계로 GaN 박막을 성장하는 기술을 사용하고 있으며, 상기 2단계 성장 방법을 이용하여 발광 다이오드의 제작이 가능한 양질의 박막을 얻을 수 있었다.Currently, when manufacturing a light emitting device using a nitride compound semiconductor, it uses a technology of growing a GaN thin film in two stages at low and high temperatures, a high quality thin film capable of manufacturing a light emitting diode using the two-step growth method Could get
상기 2단계 성장 방법은 GaN을 기반으로 하는 거의 모든 소자의 제작에 이용되고 있으며, 현재까지 다른 방법을 통하여는 상기 2단계 성장 방법으로 얻을 수 있는 수준의 결정성을 가지는 GaN 박막을 얻기 어려운 것으로 알려져 있다.The two-stage growth method has been used to fabricate almost all GaN-based devices, and it is known that it is difficult to obtain a GaN thin film having a level of crystallinity obtained by the two-stage growth method through other methods. have.
상기 2단계 성장 방법에 대해 좀더 자세히 살펴보면, 먼저 사파이어 기판을 1100 ℃ 이상의 고온에서 열처리한 후, 상기 사파이어 기판 상부에 상기 사파이어 기판과 질화물계 화합물 반도체층과의 격자 부정합 및 열 팽창 계수의 차이를 완화시키기 위한 저온 버퍼층을 성장시킨다.In more detail about the two-stage growth method, first, the sapphire substrate is heat-treated at a high temperature of 1100 ° C. or higher, and then the lattice mismatch between the sapphire substrate and the nitride compound semiconductor layer is relaxed on the sapphire substrate, and the difference in thermal expansion coefficient is alleviated. The low temperature buffer layer is grown.
이때, 상기 저온 버퍼층은 400 ~ 700 ℃의 온도에서 성장되며, 매우 많은 양의 결정성 결함을 갖게 된다.At this time, the low temperature buffer layer is grown at a temperature of 400 ~ 700 ℃, it will have a very large amount of crystalline defects.
따라서, 어닐링(Annealing) 공정을 통하여 2차 성장에 필요한 결정성을 확보한다. 예를들면, 상기 저온 버퍼층의 표면을 기계적인 폴리싱(Mechanical Polishing) 또는 RIE(Reactive Ion Etching) 등을 통하여 일부 제거한 후, 열처리하는 방법이 있다.Therefore, through the annealing (Annealing) process to secure the crystallinity necessary for the secondary growth. For example, there is a method of partially removing the surface of the low temperature buffer layer through mechanical polishing or reactive ion etching (RIE), followed by heat treatment.
그 후, 상기 저온 버퍼층 상부에 GaN 박막을 1000 ℃ 이상의 고온에서 성장시킨다.Thereafter, a GaN thin film is grown on the low temperature buffer layer at a high temperature of 1000 ° C. or higher.
상기 2단계 성장 방법의 경우, 사파이어 기판 상에 저온 버퍼층을 성장시킨 후, 어닐링 공정을 거친다 하더라도 저온 버퍼층의 결정성이 떨어질 수 밖에 없으며, 저온 버퍼층 상부에 형성되는 2차 고온 GaN 박막 역시 상기 저온 버퍼층이 가지는 결정 결함을 그대로 계승하게 되는 문제점이 있다.In the two-stage growth method, after the low temperature buffer layer is grown on the sapphire substrate, even if the annealing process is performed, the low temperature buffer layer has a low crystallinity, and the second high temperature GaN thin film formed on the low temperature buffer layer is also the low temperature buffer layer. This branch has a problem of inheriting the crystal defect as it is.
따라서, 본 발명의 목적은 복수개의 상호 이격된 돌출부를 가지는 기판 상에 제1 GaN 에피를 고온에서 성장시키고, 상기 돌출부 상부에 형성된 제1 GaN 에피를 씨드(Seed)층으로 하여 제2 GaN 에피를 측면 성장시킴으로써, 결정성을 향상시킨 질화물계 화합물 반도체의 성장방법을 제공하는 데 있다.Accordingly, an object of the present invention is to grow a first GaN epi on a substrate having a plurality of spaced apart protrusions at a high temperature, and to form a second GaN epi by using a first GaN epi formed on the protrusion as a seed layer. By lateral growth, it is to provide a method for growing a nitride compound semiconductor having improved crystallinity.
본 발명의 질화물계 화합물 반도체의 성장방법의 실시예는, 기판 상에 복수개의 상호 이격된 돌출부를 형성하는 단계;Embodiments of the growth method of the nitride compound semiconductor of the present invention, forming a plurality of mutually spaced apart protrusions on the substrate;
상기 돌출부 상부와 상기 돌출부 사이의 영역에 제1 GaN 에피를 서로 병합하지 않도록 형성하는 단계; 및Forming a first GaN epi in the region between the protrusion and the protrusion so as not to merge with each other; And
상기 돌출부 상부에 형성된 제1 GaN 에피를 측면 성장시켜 제2 GaN 에피를 형성하는 단계를 포함하는 것을 특징으로 한다.Side growth of the first GaN epi formed on the protrusions to form a second GaN epi.
여기서, 상기 상기 기판 상에 복수개의 상호 이격된 돌출부를 형성하는 단계는, 상기 기판 상부에 절연막과 금속 박막을 순차적으로 형성하는 단계와, 상기 금 속 박막을 열처리하여 복수개의 상호 이격된 금속 응집물을 형성하는 단계와, 상기 복수개의 상호 이격된 금속 응집물을 식각 마스크로 하여 상기 절연막을 식각함으로써, 상기 기판 상부에 복수개의 상호 이격된 로드(Rod)들을 형성하는 단계와, 상기 복수개의 상호 이격된 로드(Rod)들을 식각 마스크로 하여 상기 기판을 식각하는 단계를 포함하는 것을 특징으로 한다.The forming of the plurality of mutually spaced apart protrusions on the substrate may include sequentially forming an insulating film and a metal thin film on the substrate, and heat treating the metal thin film to form a plurality of mutually spaced metal aggregates. Forming a plurality of mutually spaced rods on the substrate by etching the insulating layer using the plurality of mutually spaced metal aggregates as an etch mask; and forming the plurality of spaced rods on the substrate. And etching the substrate using the rods as an etching mask.
이하, 도 2 내지 도 3을 참조하여 본 발명의 질화물계 화합물 반도체의 성장 방법에 대해 상세히 설명한다. 도 2a 내지 도 2h는 본 발명의 질화물계 화합물 반도체의 성장 방법의 실시예를 나타낸 단면도이다.Hereinafter, the growth method of the nitride compound semiconductor of the present invention will be described in detail with reference to FIGS. 2 to 3. 2A to 2H are cross-sectional views showing examples of the growth method of the nitride compound semiconductor of the present invention.
이에 도시된 바와 같이, 먼저 사파이어 기판(100) 상부에 절연막(110)을 형성한다(도 2a).As shown in FIG. 2, first, an insulating
상기 절연막(110)으로는 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiN) 등이 사용되며, 상기 절연막(110)은 100 ~ 1000㎚의 두께로 형성하는 것이 바람직하다.A silicon oxide film (SiO 2 ), a silicon nitride film (SiN), or the like is used as the insulating
다음으로, 상기 절연막(110) 상부에 금속 박막(120)을 형성한다(도 2b). Next, the metal
여기서, 상기 금속 박막(120)은 Ag, Ni, Au 중에서 선택된 어느 하나의 물질로 이루어지며, 특히 Ag으로 이루어지는 것이 바람직하다.Here, the metal
또한, 상기 금속 박막(120)은 상기 금속들 외에 열처리를 통하여 금속 응집 물(Metal Agglomeration)을 형성할 수 있는 다양한 금속들을 사용할 수 있다.In addition, the metal
상기 금속 박막(120)은 전자빔 증착법(E-beam Evaporation) 또는 스퍼터링법(Sputtering) 등에 의해 증착하며, 10 ~ 100㎚의 두께로 형성한다.The metal
이어서, 상기 금속 박막(120)을 열처리하여 상기 절연막(110) 상부에 복수개의 상호 이격된 금속 응집물(Agglomeration)(125)을 형성한다(도 2c).Subsequently, the metal
여기서, 상기 금속 박막(120)의 열처리는 RTP(Rapid Thermal Process System) 또는 Furnace 등의 열처리 장비를 이용한다.Here, the heat treatment of the metal
상기 금속 박막(120)의 열처리시의 온도는 상기 금속 박막(120)의 종류에 따라 그에 적합한 온도로 열처리하며, 특히 상기 금속 박막(120)으로 Ag을 이용하는 경우의 열처리의 온도는 400 ~ 650℃로 하는 것이 바람직하다.The temperature during the heat treatment of the metal
상기 금속 박막(120)을 열처리하면 상기 절연막(110) 상부에 복수개의 상호 이격된 금속 응집물(125)이 형성되게 되는데, 이때 상기 금속 응집물(125)들의 크기는 상기 금속 박막(120)의 두께와 열처리 온도에 따라 좌우된다.When the metal
즉, 상기 금속 박막(120)의 두께가 얇을수록 그리고 상기 금속 박막(120)의 열처리 온도가 높을수록 금속 응집물(125)들의 크기는 작아진다. 보통 상기 금속 응집물(125)은 50 ~ 500 ㎚의 크기로 형성된다.That is, the thinner the thickness of the metal
연이어, 상기 복수개의 상호 이격된 금속 응집물(125)들을 식각 마스크로 사용하여 상기 절연막(110)을 식각한 후, 상기 금속 응집물(125)들을 제거한다(도 2d).Subsequently, the insulating
여기서, 상기 복수개의 상호 이격된 금속 응집물(125)들을 식각 마스크로하여 상기 절연막(110)을 식각하면, 상기 사파이어 기판(100) 상부에 복수개의 상호 이격된 로드(Rod)(115)들이 형성된다.Here, when the insulating
다음으로, 상기 복수개의 상호 이격된 로드(115)들을 식각 마스크로 사용하여 상기 사파이어 기판(100)을 식각한다(도 2e).Next, the
상기 복수개의 상호 이격된 로드(115)들을 식각 마스크로하여 상기 사파이어 기판(110)을 식각하면, 상기 사파이어 기판(100)의 표면에 복수개의 상호 이격된 돌출부(105)가 형성된다.When the
이와 같이, 상기 금속 박막(120)을 열처리하여 형성된 금속 응집물(125)을 이용하면, 사파이어 기판(100)의 표면에 나노 스케일의 크기를 가지는 돌출부(105)를 형성할 수 있으며, 이 경우 돌출부(105)들 사이의 폭도 상기 돌출부(105)의 크기와 비슷한 사이즈로 형성할 수 있다.As such, by using the
이어서, 상기 사파이어 기판(100) 상에 제1 GaN 에피(130)를 성장시킨다(도 2f).Subsequently, a
여기서, 상기 사파이어 기판(100)의 표면에는 복수개의 상호 이격된 돌출부(105)들이 형성되어 있으므로, 상기 제1 GaN 에피(130)는 상기 돌출부(105)들의 상부와 상기 돌출부(105)들 사이의 영역에 각각 성장된다.Here, since the plurality of mutually spaced apart
상기 사파이어 기판(100) 상에 형성되는 제1 GaN 에피(130)는 900 ~ 1100 ℃의 고온에서 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 성장시킨다.The
본 발명에서는 이와 같이 저온 버퍼층을 형성시키는 공정없이 바로 고온에서 제1 GaN 에피를 성장시키는데, 보통 고온에서 GaN 에피를 성장시키게 되면 지나치게 많은 성장핵이 형성되어 양질의 GaN 박막을 얻을 수 없게 된다.In the present invention, the first GaN epitaxial growth is performed immediately at a high temperature without forming a low temperature buffer layer. However, when the GaN epi is grown at a high temperature, too many growth nuclei are formed, and thus a high quality GaN thin film cannot be obtained.
즉, 너무 많은 수의 성장핵이 형성되는 경우, 상기 성장핵은 각각 성장되므로 결정면이 서로 다르게 형성되는데, 이렇게 결정면이 서로 다른 성장핵들이 서로 병합(Coalesecnce)되면 병합되는 면에서 결함(Defect)들이 많이 생기게 되므로 양질의 GaN 박막을 얻을 수 없게 된다.In other words, when too many growth nuclei are formed, the growth nuclei are grown, respectively, so that the crystal planes are formed differently. Thus, when the growth nuclei with different crystal planes are coalesced, defects are merged. Since a lot of high quality GaN thin film is not obtained.
따라서, 본 발명에서는 표면이 편평한 사파이어 기판 상에 제1 GaN 에피를 성장시키는 것이 아니라, 표면에 복수개의 상호 이격된 돌출부(105)들이 형성된 사파이어 기판(100) 상에 제1 GaN층(130)을 고온에서 성장시켜 과도한 성장핵 형성을 억제한 것이다.Accordingly, in the present invention, the
즉, 표면에 복수개의 상호 이격된 돌출부(105)들이 형성된 사파이어 기판(100) 상에 제1 GaN 에피(130)를 고온에서 성장시켜 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(130)만을 후술할 제2 GaN 에피의 씨드(Seed)층으로 사용하여 성장핵의 수를 줄이는 것이다.That is, the
이 경우, 상기 돌출부(105)들의 사이의 영역에도 제1 GaN 에피(130)가 성장하게 되는데, 상기 돌출부(105)들의 사이의 영역에 형성되는 제1 GaN 에피(131)와 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)가 서로 병합되지 않도록 성장 조건을 조절하여야 한다.In this case, the
이때, 상기 돌출부(105)들의 사이의 영역에 형성되는 제1 GaN 에피(131)와 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)가 서로 병합되지 않도록 하기 위해 조절되는 성장 변수로는 NH3 유량, 온도, H2 분압 등이 있다.At this time, the
여기서, NH3 의 유량을 늘리고, 온도를 높이면 제1 GaN 에피(130)의 성장 방향 중 수평 성장이 증가하며, NH3 의 유량을 줄이고, 온도를 낮추면 제1 GaN 에피(130)의 성장 방향 중 수직 성장이 증가하게 된다.Here, if the flow rate of NH 3 is increased and the temperature is increased, the horizontal growth is increased in the growth direction of the
따라서, 이를 통해 상기 돌출부(105)들의 사이의 영역에 형성되는 제1 GaN 에피(131)와 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)가 서로 병합되지 않도록 조절할 수 있게 된다.Therefore, the
그리고, H2는 에천트(Echant) 역할을 하는데 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)라 하더라도 너무 작은 성장핵은 제거하여 성장핵 밀도를 줄인다.In addition, H 2 serves as an etchant. Even if the
그 후, 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)를 씨드층으로 하여 제2 GaN 에피(140)를 성장시킨다(도 2g).Thereafter, the
상기 제2 GaN 에피(140)는 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)를 씨드층으로 하여 측면 성장 방법을 통해 성장시킨다. 즉, 성장 조건을 조절하여 수평 성장의 속도가 수직 성장의 속도보다 2 ~ 4배 정도 빠르게 한다.The
이와 같이, 측면 성장 방법을 통하여 양방향으로 성장되는 상기 제2 GaN 에피(140)는 상기 돌출부(105)들의 사이의 영역에서 서로 병합되어지고 결과적으로 편평한 표면을 얻게 된다.As such, the
이때, 상기 돌출부(105)들 사이의 영역의 폭은 1 ㎛를 넘지 않으므로, 상기 제2 GaN 에피(140)의 측면 성장되는 거리 역시 1 ㎛이하의 짧은 거리에 해당하게 되고, 따라서 상기 제2 GaN 에피(140)를 5 ㎛이하의 두께에서 평탄화할 수 있게 된다.In this case, since the width of the region between the
상기 제2 GaN 에피(140)를 5 ㎛이하의 두께에서 평탄화하게 되면, 제2 GaN 에피(140) 내의 잔존 응력을 줄일 수 있어 잔존 응력에 따른 휨 현상을 줄일 수 있게 된다.When the
즉, 기존의 유전체 마스크를 이용한 측면 성장의 경우 완전 평탄화를 이루기까지 5 ㎛이상의 두께를 고온에서 성장하여야 하므로 GaN 박막 내에 잔존 응력이 생겨 휨 현상이 심하게 발생하였는데, 본 발명의 경우 측면 성장되는 거리가 짧아 5 ㎛이하의 두께에서 평탄화시킬 수 있으므로 잔존 응력에 따른 휨 현상을 줄일 수 있게 된다.That is, in the case of lateral growth using a conventional dielectric mask, a thickness of 5 μm or more must be grown at a high temperature until complete planarization, so that residual stresses occur in the GaN thin film, causing warpage. Since it is short and can be flattened at a thickness of 5 μm or less, the warpage phenomenon due to the residual stress can be reduced.
그리고, 상기 제2 GaN 에피(140)를 측면 성장 방법을 통하여 성장시킴으로써, 관통 전위를 줄일 수 있으며 그로 인해 결정질이 우수한 GaN 박막을 얻을 수 있다.In addition, by growing the
이에 대해 좀더 살펴보기로 한다. 상기 돌출부(105)들의 상부에 형성된 제1 GaN 에피(133)에 있어서, 상기 사파이어 기판(100)과 상기 제1 GaN 에피(133)의 계면에서 발생한 관통 전위는 처음에 상기 사파이어 기판(100)에 수직한 방향으로 전파되어 가다가 제1 GaN 에피(133)의 측면(Side Wall)을 만나게 된다.Let's take a closer look at this. In the
이후, 상기 제1 GaN 에피(133)를 바탕으로 제2 GaN 에피(140)가 측면 성장되면, 상기 제1 GaN 에피(133)의 측면(Side Wall)에 존재하는 관통 전위가 전파 방향을 바꾸어 상기 사파이어 기판(100)에 수평한 방향으로 전파하게 된다.Subsequently, when the
그리고, 양 방향으로부터 전파되는 전위는 상기 제2 GaN 에피(140)가 상기 돌출부(105)들의 사이의 영역에서 병합될 때 서로 충돌하여 상쇄되므로 관통 전위의 수가 감소하게 된다.In addition, since the dislocations propagated from both directions collide with each other when the
다음으로, 상기 제2 GaN 에피(140) 상부에 n형 질화물 반도체층(150), 활성층(160), p형 질화물 반도체층(170)을 순차적으로 적층하여 발광 구조물을 형성한다(도 2h).Next, an n-type
도 3a 및 도 3b는 본 발명의 질화물계 화합물 반도체의 성장방법에 사용되는 사파이어 기판을 나타낸 SEM(Scanning Electron Microscope) 사진이다. 이에 도시된 바와 같이, 본 발명은 표면에 복수개의 상호 이격된 돌출부를 가지는 사파이어 기판을 이용하여 질화물계 화합물 반도체를 성장시킨다.3A and 3B are SEM (Scanning Electron Microscope) photographs showing the sapphire substrate used in the growth method of the nitride compound semiconductor of the present invention. As shown in the drawing, the present invention grows a nitride compound semiconductor using a sapphire substrate having a plurality of mutually spaced protrusions on its surface.
한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and variations of the present invention without departing from the spirit or field of the invention provided by the claims below It will be readily apparent to one of ordinary skill in the art that it can be used.
이상에서 살펴본 바와 같이, 본 발명에 의하면 복수개의 상호 이격된 돌출부들이 형성된 기판 상에 제1 GaN 에피를 성장시켜 상기 돌출부들의 상부에 형성된 제1 GaN 에피만을 성장핵으로 사용함으로써, 성장핵의 수를 줄여 양질의 GaN 박막을 얻을 수 있다.As described above, according to the present invention, by growing the first GaN epi on the substrate formed with a plurality of spaced apart protrusions by using only the first GaN epi formed on the protrusions as a growth nucleus, the number of growth nuclei In short, a high quality GaN thin film can be obtained.
그리고, 제2 GaN 에피를 상기 돌출부들의 상부에 형성된 제1 GaN 에피를 씨드층으로 하여 측면 성장시킴으로써, 관통 전위를 줄일 수 있으며 그로 인해 GaN 박막의 결정성을 향상시킬 수 있다.In addition, by growing the second GaN epi by using the first GaN epi formed on the protrusions as a seed layer, the penetration potential may be reduced, thereby improving the crystallinity of the GaN thin film.
또한, 상기 제2 GaN 에피의 측면 성장되는 거리가 1 ㎛이하의 짧은 거리에 해당하므로 제2 GaN 에피를 5 ㎛이하의 두께에서 평탄화할 수 있으며, 그로 인해 잔존 응력을 줄일 수 있고 잔존 응력에 따른 휨 현상을 줄일 수 있게 된다.In addition, since the side growth distance of the second GaN epi corresponds to a short distance of 1 μm or less, the second GaN epi may be planarized at a thickness of 5 μm or less, thereby reducing residual stress and It is possible to reduce the warpage phenomenon.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060006210A KR101145595B1 (en) | 2006-01-20 | 2006-01-20 | Method for crystal growth of nitride semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060006210A KR101145595B1 (en) | 2006-01-20 | 2006-01-20 | Method for crystal growth of nitride semiconductor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070076829A true KR20070076829A (en) | 2007-07-25 |
KR101145595B1 KR101145595B1 (en) | 2012-05-15 |
Family
ID=38501587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060006210A KR101145595B1 (en) | 2006-01-20 | 2006-01-20 | Method for crystal growth of nitride semiconductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101145595B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781248B2 (en) | 2008-01-07 | 2010-08-24 | Samsung Led Co., Ltd. | Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method |
KR20130072014A (en) * | 2011-12-21 | 2013-07-01 | 엘지이노텍 주식회사 | Epitaxial wafer and method for preparing pattern |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002338396A (en) * | 2001-05-14 | 2002-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor substrate and method for producing the same |
KR101063646B1 (en) * | 2004-03-19 | 2011-09-07 | 엘지전자 주식회사 | Light emitting element and manufacturing method thereof |
-
2006
- 2006-01-20 KR KR1020060006210A patent/KR101145595B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781248B2 (en) | 2008-01-07 | 2010-08-24 | Samsung Led Co., Ltd. | Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method |
KR20130072014A (en) * | 2011-12-21 | 2013-07-01 | 엘지이노텍 주식회사 | Epitaxial wafer and method for preparing pattern |
Also Published As
Publication number | Publication date |
---|---|
KR101145595B1 (en) | 2012-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835988B2 (en) | Hybrid monolithic integration | |
JP4371202B2 (en) | Nitride semiconductor manufacturing method, semiconductor wafer, and semiconductor device | |
JP3569807B2 (en) | Method for manufacturing nitride semiconductor device | |
TWI447959B (en) | Method for manufacturing nitride semiconductor crystal layer | |
JP5244487B2 (en) | Gallium nitride growth substrate and method for manufacturing gallium nitride substrate | |
JP2001122693A (en) | Ground substrate for crystal growth and method of producing substrate using the same | |
JP4860736B2 (en) | Semiconductor structure and method of manufacturing the same | |
WO2005088687A1 (en) | Method for manufacturing gallium nitride semiconductor substrate | |
JP2004319711A (en) | Porous substrate for epitaxial growth and its manufacturing method, and method of manufacturing group iii nitride semiconductor substrate | |
US20100035416A1 (en) | Forming III-Nitride Semiconductor Wafers Using Nano-Structures | |
KR101178505B1 (en) | Substrate for semiconductor device and method for manufacturing the same | |
JPH11145514A (en) | Gallium nitride semiconductor device and manufacture thereof | |
WO2015123043A1 (en) | Iii-n semiconductor layer on si substrate | |
JPH11243253A (en) | Growth of nitride-based iii-v compound semiconductor, manufacture of semiconductor device, substrate for growth of nitride-based iii-v compound semiconductor, manufacture of the substrate for growth of nitride-based iii-v compound semiconductor | |
KR101021775B1 (en) | Method for epitaxial growth and epitaxial layer structure using the method | |
JP4449357B2 (en) | Method for manufacturing epitaxial wafer for field effect transistor | |
JP2009023853A (en) | Group iii-v nitride semiconductor substrate, method for manufacturing the same, and group iii-v nitride semiconductor device | |
KR101145595B1 (en) | Method for crystal growth of nitride semiconductor | |
Amano et al. | Novel aspects of the growth of nitrides by MOVPE | |
JP2006121107A (en) | Group-iii nitride semiconductor optical device | |
JP2003224072A (en) | Semiconductor structure and manufacturing method therefor | |
JP2005045153A (en) | Manufacturing method of nitride semiconductor, semiconductor wafer, and semiconductor device | |
KR100576850B1 (en) | Manufacturing method of nitride based semiconductor light emitting device | |
KR100834698B1 (en) | Method of forming gan layer and gan substrate manufactured using the same | |
JP2001308464A (en) | Nitride semiconductor element, method for manufacturing nitride semiconductor crystal, and nitride semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160324 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170405 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180409 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190411 Year of fee payment: 8 |