JP3895410B2 - Device comprising group III-V nitride crystal film and method for manufacturing the same - Google Patents

Device comprising group III-V nitride crystal film and method for manufacturing the same Download PDF

Info

Publication number
JP3895410B2
JP3895410B2 JP31651896A JP31651896A JP3895410B2 JP 3895410 B2 JP3895410 B2 JP 3895410B2 JP 31651896 A JP31651896 A JP 31651896A JP 31651896 A JP31651896 A JP 31651896A JP 3895410 B2 JP3895410 B2 JP 3895410B2
Authority
JP
Japan
Prior art keywords
substrate
crystal
film
gan
supply means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31651896A
Other languages
Japanese (ja)
Other versions
JPH10163528A (en
Inventor
清輝 ▲吉▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP31651896A priority Critical patent/JP3895410B2/en
Priority to DE19781541T priority patent/DE19781541B4/en
Priority to PCT/JP1997/004338 priority patent/WO1998024129A1/en
Priority to US09/101,662 priority patent/US6255004B1/en
Publication of JPH10163528A publication Critical patent/JPH10163528A/en
Application granted granted Critical
Publication of JP3895410B2 publication Critical patent/JP3895410B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明はIII−V族窒化物結晶膜を備えた素子とその製造方法に関し、更に詳しくは、結晶性が良好で、かつ膜厚が厚い窒化物系III−V族化合物半導体の結晶膜、とりわけGaN結晶膜をSi単結晶基板の上に成膜する方法に関する。
【0002】
【従来の技術】
BN,AlN,GaN,InNなどの窒化物系のIII−V族化合物半導体のうち、例えばGaNは青色発光ダイオードの材料として注目されている。
このGaNは、その結晶構造がウルツ鉱型であり、融点は2000℃を超え、しかもその融点における蒸気圧は高い。
【0003】
そのため、GaN単結晶の作成に際しては、他のIII−V化合物半導体の結晶成長技術として常用されている水平ブリッジマン法,引上げ法などを適用することができない。したがって、GaNのバルク結晶の製造は困難であり、そのため、GaN単結晶のウエハを製造することは不可能である。
このようなことから、GaN単結晶の作成に際しては、エピタキシャル成長法を適用せざるを得ない。
【0004】
その場合、GaN単結晶のウエハを結晶成長用の基板として使用することはできないので、結晶成長用の基板としては、異種材料のものを用いざるを得ない。
しかしながら、GaNの格子定数と一致する材料は存在しないので、従来は、異種材料の基板の表面結晶にバッファ層を成膜し、ついでそのバッファ層の上にGaNをエピタキシャル成長させるという方法が採用されている。
【0005】
例えば、通常は基板をサファイア基板とし、有機金属気相成長法(MOCVD法)を適用して前記基板の表面結晶に非晶質のAlNから成るバッファ層を成膜したのち、そのバッファ層の上にGaNを厚くエピタキシャル成長させるという方法が知られている。
また、同じくサファイア基板の表面に、MOCVD法で非晶質のGaNを主体とするバッファ層を予め成膜したのち、その上にGaNを厚くエピタキシャル成長させるという方法も知られている。
【0006】
【発明が解決しようとする課題】
前記した従来のエピタキシャル成長法の場合、例えば、基板がサファイア(Al23)基板であり、成長層がGaN結晶から成る場合には、両者の格子不整合率はかなり大きい。
そのため、非晶質のバッファ層を厚くして結晶層における成長結晶の結晶性を高めることが必要になる。例えば、バッファ層が前記した非晶質のAlNから成る場合、その厚みは100〜500Å程度に制御されている。
【0007】
したがって、目的とする厚みのGaNの成長層を形成するために要求される時間は非常に長大となり、その生産性は低く、また、サファイア基板は非常に高価であるということも相俟って、得られたGaN結晶は非常に高価なものになってしまうという問題がある。
本発明は、上記した問題を解決し、結晶成長用の基板としては入手しやすく安価であるSi単結晶基板を用いることにより、またバッファ層の厚みは20Å以下と非常に薄くても高品質の結晶成長が可能であるため、従来に比べて製造コストを大幅に低減することができるIII−V族窒化物結晶膜を備えた素子とその製造方法の提供を目的とする。
【0008】
とりわけ、高品質で膜厚も厚いGaN結晶膜を製造する方法の提供を目的とする。
【0009】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、Si単結晶基板と、前記Si単結晶基板の表面に形成されたSiON膜と、前記SiON膜の上に形成されたIII−V族窒化物結晶膜とから成ることを特徴とする、III−V族窒化物結晶膜を備えた素子が提供される。
【0010】
また、本発明においては、自然酸化膜が形成されているSi単結晶基板の前記自然酸化膜を窒化してSiON膜に転化し、ついで、前記SiON膜の上に、III−V族窒化物結晶をエピタキシャル成長させることを特徴とするIII−V族窒化物結晶膜を備えた素子の製造方法が提供される。
とくに、本発明においては、前記SiON膜を形成したのち、その上にGa単一層を1層または2層形成し、ついで、前記Ga単一層の上にGaN結晶をエピタキシャル成長させるGaN結晶膜を備えた素子の製造方法が提供される。
【0011】
【発明の実施の形態】
まず、本発明においては、目的とする窒化物系のIII−V族化合物半導体の結晶成長をエピタキシャル成長法で行うことは従来の場合と同様であるが、そのときに用いる結晶成長用の基板はSi単結晶基板であることが相違している。
一般に、バルク結晶をスライスして得られたSi単結晶基板には厚み50Å程度の自然酸化膜(SiO2膜)が形成されている。この基板を用いて各種の電子デバイスを製造する場合には、通常、この自然酸化膜を各種のエッチャントで全てエッチングして基板結晶を確実に表出させたのち、必要とする各種の成膜処理が行われている。
【0012】
しかしながら、本発明の場合、この自然酸化膜を有するSi単結晶基板をそのまま用いてもよく、または、この自然酸化膜を全部エッチング除去することなく、厚みが20Å以下、好ましくは5〜10Å程度残存させた状態で結晶成長用の基板として使用することができる。
これは、自然酸化膜に窒化処理を行うと、当該自然酸化膜はSiON膜に転化し、このSiON膜は前記したエピタキシャル成長法におけるバッファ層として充分機能し得るという知見に基づく。
【0013】
本発明においては、III族元素源の供給手段とN源の供給手段が配置されている後述の結晶成長装置の中に、前記したSi単結晶基板をセットし、まず、N源の供給手段からN源を供給して前記基板表面の自然酸化膜を窒化する。この過程で自然酸化膜はSiON膜に転化する。
ついで、III族元素源の供給手段とNの供給手段のそれぞれから、III族元素源およびN源を供給し、前記SiON膜の上にIII族元素の窒化物の結晶をエピタキシャル成長させる。
【0014】
ここで、本発明で使用する結晶成長装置例を図面に基づいて説明する。
図1で示した装置Aは、導入室A1と準備室A2と成長室A3とを有している。そして、導入室A1と準備室A2の間にはゲートバルブ(図示しない)が設置され、また準備室A2と成長室A3との間にもゲートバルブ1が設置されている。
また、導入室A1には例えば排気量500リットル/secのターボ分子ポンプ(図示しない)が装着され、準備室A2には例えば排気量500リットル/secのイオンポンプ2,成長室A3には例えば排気量500リットル/secの拡散ポンプ3がそれぞれ装着され、導入室A1の室内を大気圧から1×10-10Torrの超高真空にまで、準備室A2の室内を1×10-11Torrの超高真空にまで、そして成長室A3の室内を所定の超真空にまでそれぞれ真空引きできるようになっている。
【0015】
準備室A2の中央部にはSi単結晶基板4を保持するための回転可能な基板ホルダ(図示しない)が配置され、ホルダ内の基板4を導入室A1から準備室A2に、更には準備室A2から成長室A3に搬送するためのトランスファーロッド5が設置されている。また、ホルダにはヒータ6が装着されていて、ホルダ内の基板4を所定の温度に加熱できるようになっている。
【0016】
次に、成長室A3の構成を説明する。
成長室A3下部には、まず、III族元素源の供給手段Bが装着されている。具体的には、金属Gaの供給手段B1,金属Inの供給手段B2,金属Alの供給手段B3と、トリメチルガリウム(TMG:Ga(CH33)の供給手段、およびトリエチルガリウム(TEG:Ga(C253)の供給手段B5である。
【0017】
また、成長室A3には、N源の供給手段Cが装着されている。具体的には、アンモニアの供給手段C1とジメチルヒドラジン(DMDy:(CH32N(NH2)の供給手段C2である。
更に、成長室A3には、金属Siの供給手段D1と金属Mgの供給手段D2が装着されていて、これらでドーパントの供給手段を構成している。
【0018】
これらの供給手段のうち、供給手段B1,B2,B3,D1,D2は、いずれも、公知のクヌードセンセルであり、セル内部には例えばpBN製のるつぼが配置され、セルの外側には例えばTa製のヒータが配置され、またセルの噴出口には自動シャッタ開閉機構が設置されている。ただし、これらセルのうち供給手段B1のセルは、Gaドロップの飛散を防ぐために、外側のヒータは2段構造になっている。
【0019】
これらの供給手段Bには、それぞれ所定の金属元素がチャージされる。そしてセル外側のヒータを作動することにより、セル内にチャージされている各金属元素をビーム状にしてセルの噴出口から後述する基板の表面に向かって噴出させる。このとき、ヒータ温度を精密に制御することにより、ビーム束の密度を調節することができる。
【0020】
他の供給手段B4,B5,C1,C2は、ここから供給される原料がいずれも流体であるため、バリアブルリークバルブまたはマスフローコントローラを備えていて、原料の流量を精密制御することができるようになっている。
成長室A3の中央部には、準備室A2から搬送されてきた基板4をセットするためのマニュピレータが配置され、更に基板ヒータ7が設けられることにより、マニュピレータにセットされた基板4を所定温度に加熱・保持できるようになっている。なお、基板4は、その表面が真下を向くようにセットされ、前記した各供給手段と対向せしめられる。
【0021】
ここで、基板4の表面と供給手段B1,B2,B3,D1,D2における各セルとの位置関係は、基板4の表面に成長させる結晶の面内における結晶均一性に大きな影響を与えるので、充分な注意を払って前記位置関係が設定される。
具体的には、成長結晶の面内における均一性を±1%以下にしようとした場合、上記した各供給手段の噴出口は基板4の表面に対し35°の角度をなして配置され、また各クヌードセンセル内のるつぼもセルの軸線に対し3°〜7°の傾斜角が施されていることが好ましい。
【0022】
また、成長室A3には、四重極質量分析計(QMS)8が設置されていて室内の反応ガスを分析できるようになっており、更には、高速電子線回析装置(RHEED)9が設置されていて、基板4の表面における結晶成長の状態を時々刻々観察することができるようになっている。
本発明方法は次のようにして行われる。
【0023】
まず、表面に自然酸化膜が形成されているSi単結晶基板を導入室A1に導入したのち、導入室A1を真空引きする。ついで、トランスファーロッド5を作動して基板を導入室A1から準備室A2に搬送し、イオンポンプ2を作動することにより準備室2の室内を例えば1×10-9Torrの超高真空にし、ヒータ6で基板4を加熱する。
【0024】
この加熱処理は、基板4に吸着している水分などを除去するための処理であって、その処理温度は、基板4の種類によっても異なるが、通常、200〜500℃の範囲内で適宜に選定される。
拡散ポンプ9で成長室A3の室内を所定の超高真空状態にし、ゲートバルブ1を開にし、トランスファーロッド5で準備室A2内の基板4を成長室A3に搬送し、当該基板をマニュピレータの基板ホルダにセットする。
【0025】
ついで、基板ヒータ7を作動して基板4を所定の昇温速度で所定の温度にまで加熱し、その温度に所定時間保持しながら供給手段CからN源の所定量を成長室A3内に供給して、自然酸化膜に対して窒化処理を行う。
このときの窒化処理は、自然酸化膜(SiO2)が全て窒化ケイ素(Si34)に転化するような処理ではなく、SiO2がSiONに転化する程度の部分窒化処理として行われる。
【0026】
したがって、この過程では、上記した部分窒化が実現するような条件が選択される。
具体的には、基板4の加熱温度は550〜750℃程度がよく、また当該温度における保持時間は、対象とする自然酸化膜の厚みなどによっても変化するが、例えば自然酸化物の厚みが20Å以下の場合、2〜10分程度であればよい。
【0027】
また、N源の供給量は、格別限定されものではないが、SiO2をSiONに転化するために必要な理論量以上でなければならないことは留意すべきである。
SiON膜が形成されたのち、次に、基板ヒータ7を作動して所定の昇温速度で基板4を所定温度にまで加熱し、その温度に保持する。通常、昇温速度は20〜70℃/min、保持温度は成膜する結晶の種類によっても異なるが、通常850℃程度の温度に設定され、その温度変動は±0.5℃内に設定されることが好ましい。
【0028】
そして、QMS8で室内のガス分析を行いながら、供給手段B1〜B5から所定のIII族元素源を供給し、かつ供給手段C1またはC2からN源を供給して、基板4のSiON膜の上に目的とする窒化物の結晶をエピタキシャル成長させる。
例えば、GaN結晶膜を成膜する場合、供給手段B4またはB5からGa源を所定流量で供給し、また供給手段C1またはC2からN源を供給することにより、MOCVD法によるエピタキシャル成長を進めることができる。
【0029】
また、供給手段B1のシャッタを開にして所定密度のGaビーム束を基板4のSiON膜に照射しながら供給手段C1またはC2からN源を供給することにより、MBE法によるエピタキシャル成長を進めることができる。
なお、GaN結晶膜の成膜に際しては、次のような処置を行うと、厚く、しかも結晶性が優れたGaN結晶を成長させることができるので好適である。
【0030】
すなわち、SiON膜の形成後、まず、供給手段B1のシャッタを開にしてGaビーム束を基板4のSiON膜に照射し、当該SiON膜の上に、Ga単一層を1層または2層形成し、ついで、このGa単一層に、供給手段C1またはC2からN源を照射し、当該Ga単一層を窒化して、GaN層に転化したのち、形成されたGaN層の上に、MOCVD法やMBE法でGaN結晶を成長させるのである。
【0031】
このようにすると、成長していくGaN結晶と前記GaN層との格子不整合率は略ゼロになるので、GaN結晶の結晶性は非常に優れたものになる。
なお、本発明におけるSiON膜の形成に際しては、N源として、例えばプラズマ化したN源やジエチルアジッドなどを用いると、これらN源は基板表面での分解効率が高いので、自然酸化膜を効率よくSiON膜に転化することができて有効である。
【0032】
また、GaN結晶のエピタキシャル成長時におけるN源としてアンモニアを用いると、成長するGaN結晶は高純度で結晶性に優れたものになりやすいので、有効である。
【0033】
【実施例】
図1で示した装置を用い、次のようにしてGaN結晶膜を成膜した。
まず、結晶方位(111)のSi単結晶ウエハをアセトンで15分間洗浄し、ついで濃度100%のフッ酸に5分間浸漬したのちただちに導入室A1に導入した。
【0034】
なお、別実験により、上記条件で処理したウエハの表面には厚み20Å程度の自然酸化膜が残存していることが確認されている。
ついで、図示しないターボ分子ポンプを1時間作動して導入室A1内を1×10-8Torrの超高真空にしたのち、トランスファーロッド5でウエハを準備室A2に搬送し、基板ホルダにセットした。
【0035】
イオンポンプ2を作動して準備室A2内を1×10-9Torrの超高真空にしたのち、ヒータ6でウエハ4を500℃にまで加熱し、30分間保持したのち温度100℃にまで冷却した。
ついで、ゲートバルブ1を開にし、ウエハ4をトランスファーロッド5で成長室A3に搬送し、マニュピレータにセットした。
【0036】
拡散ポンプ3を作動して成長室A3内を1×10-9Torrの超高真空にしたのち、基板ヒータ7により、ウエハ4を昇温速度50℃/minで温度650℃にまで加熱した。
ウエハ4の温度を650±0.5℃に保持しながら、供給手段C1からジメチルヒドラジンを、真空度換算で5×10-5Torrの圧力になるように2分間に亘って供給したのち、10分間その温度を維持した。
【0037】
ジメチルヒドラジンの供給を停止したのち、基板ヒータ7により、昇温速度25℃/minでウエハ4を加熱し、ウエハ4の温度が850℃に達した時点で供給手段B1のシャッタを開にした。
この供給手段B1の中は、予め6.0×10-7Torrに調整されている。シャッタの開によりGaビーム束をウエハ4の表面に照射して当該ウエハ4の表面に1層のGa単一層の形成した。ついで、供給手段B1のシャッタを閉にし、供給手段C2からアンモニアを供給して前記Ga単一層を窒化した。
【0038】
ウエハ4の温度を850±0.1℃に保持した状態で、供給手段B4を開にして真空度換算で5×10-7Torrの圧力になるようにGaを供給してMOMBE法で2時間の結晶成長を行った。
その間、RHEED9で成長中のGaN結晶のRHEEDパターンを観察したところ、結晶はストリーク状のパターンを示した。したがって、このGaN結晶は単結晶であり、かつ表面は平滑であることが確認できた。
【0039】
また、2時間後における結晶膜の膜厚は約5000Åであり、その表面をノマルスキー顕微鏡で観察したところ、表面欠陥のない鏡面になっていた。
【0040】
【発明の効果】
以上の説明で明らかなように、本発明によれば、安価で入手しやすいSi単結晶基板を用いて、厚く、結晶性が良好なIII−V族窒化物結晶膜をエピタキシャル成長法で成膜することができる。これは、Si単結晶基板の極めて薄い自然酸化膜を窒化してSiON膜に転化し、そこに結晶成長させているからである。そのため、従来のように、目的とする結晶と基板の間に厚いバッファ層を形成することが不要になり、結晶成長の生産性は非常に高くなる。とくに、本発明は青色発光ダイオードの材料として注目されているGaN結晶の素子を製造する方法としてその工業的価値が大である。
【図面の簡単な説明】
【図1】本発明を実施するための結晶成長装置例を示す概略図である。
【符号の説明】
A1 導入室
A2 準備室
A3 成長室
B1 金属Gaの供給手段
B2 金属Inの供給手段
B3 金属Alの供給手段
B4 TMGの供給手段
B5 TEGの供給手段
C1 ジメチルヒドラジンの供給手段
C2 アンモニアの供給手段
D1 金属Siの供給手段
D2 金属Mgの供給手段
1 ゲートバルブ
2 イオンポンプ
3 拡散ポンプ
4 Si単結晶基板
5 トランスファーロッド
6,7 ヒータ
8 QMS
9 RHEED
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a device including a group III-V nitride crystal film and a method for manufacturing the same, and more particularly, a nitride-based group III-V compound semiconductor crystal film having good crystallinity and a large film thickness, The present invention relates to a method of forming a GaN crystal film on a Si single crystal substrate.
[0002]
[Prior art]
Among nitride-based III-V group compound semiconductors such as BN, AlN, GaN, and InN, for example, GaN has attracted attention as a material for blue light-emitting diodes.
This GaN has a wurtzite crystal structure, a melting point of over 2000 ° C., and a high vapor pressure at the melting point.
[0003]
Therefore, when producing a GaN single crystal, the horizontal Bridgman method, the pulling method, and the like that are commonly used as crystal growth techniques for other III-V compound semiconductors cannot be applied. Therefore, it is difficult to manufacture a bulk crystal of GaN, and therefore it is impossible to manufacture a GaN single crystal wafer.
For this reason, the epitaxial growth method must be applied in the production of the GaN single crystal.
[0004]
In that case, since a GaN single crystal wafer cannot be used as a substrate for crystal growth, a substrate made of different materials must be used as the substrate for crystal growth.
However, since there is no material that matches the lattice constant of GaN, conventionally, a method has been adopted in which a buffer layer is formed on the surface crystal of a substrate of a different material, and then GaN is epitaxially grown on the buffer layer. Yes.
[0005]
For example, a substrate is usually a sapphire substrate, and a buffer layer made of amorphous AlN is formed on the surface crystal of the substrate by applying a metal organic chemical vapor deposition method (MOCVD method). A method of epitaxially growing GaN thickly is known.
Similarly, a method is also known in which a buffer layer mainly composed of amorphous GaN is formed in advance on the surface of a sapphire substrate by MOCVD, and then GaN is epitaxially grown thickly thereon.
[0006]
[Problems to be solved by the invention]
In the case of the conventional epitaxial growth method described above, for example, when the substrate is a sapphire (Al 2 O 3 ) substrate and the growth layer is made of a GaN crystal, the lattice mismatch ratio between them is considerably large.
Therefore, it is necessary to increase the crystallinity of the grown crystal in the crystal layer by increasing the thickness of the amorphous buffer layer. For example, when the buffer layer is made of amorphous AlN, the thickness is controlled to about 100 to 500 mm.
[0007]
Therefore, the time required to form the growth layer of GaN with the desired thickness is very long, its productivity is low, and the sapphire substrate is very expensive, There is a problem that the obtained GaN crystal becomes very expensive.
The present invention solves the above-mentioned problems, and by using a Si single crystal substrate that is easily available and inexpensive as a substrate for crystal growth, the buffer layer has a high quality even when the thickness of the buffer layer is as thin as 20 mm or less. Since crystal growth is possible, an object of the present invention is to provide a device including a group III-V nitride crystal film and a method for manufacturing the same, which can significantly reduce the manufacturing cost as compared with the related art.
[0008]
In particular, an object is to provide a method for producing a high quality and thick GaN crystal film.
[0009]
[Means for Solving the Problems]
To achieve the above object, in the present invention, a Si single crystal substrate, a SiON film formed on the surface of the Si single crystal substrate, and a group III-V nitride formed on the SiON film are provided. A device comprising a group III-V nitride crystal film is provided.
[0010]
Further, in the present invention, the natural oxide film of the Si single crystal substrate on which the natural oxide film is formed is nitrided and converted into a SiON film, and then a III-V group nitride crystal is formed on the SiON film. A method for manufacturing a device including a group III-V nitride crystal film is provided.
In particular, in the present invention, after forming the SiON film, one or two Ga single layers are formed thereon, and then a GaN crystal film for epitaxially growing GaN crystals on the Ga single layer is provided. An element manufacturing method is provided.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
First, in the present invention, the crystal growth of the target nitride-based III-V compound semiconductor is performed by the epitaxial growth method as in the conventional case, but the substrate for crystal growth used at that time is Si The difference is that it is a single crystal substrate.
In general, a natural oxide film (SiO 2 film) having a thickness of about 50 mm is formed on a Si single crystal substrate obtained by slicing a bulk crystal. When manufacturing various types of electronic devices using this substrate, it is usually necessary to etch the natural oxide film with various etchants to ensure the substrate crystal is exposed, and then to perform various necessary film forming processes. Has been done.
[0012]
However, in the case of the present invention, the Si single crystal substrate having this natural oxide film may be used as it is, or a thickness of 20 mm or less, preferably about 5 to 10 mm, remains without etching away this natural oxide film entirely. In this state, it can be used as a substrate for crystal growth.
This is based on the knowledge that when a natural oxide film is nitrided, the natural oxide film is converted into a SiON film, and this SiON film can sufficiently function as a buffer layer in the epitaxial growth method described above.
[0013]
In the present invention, the above-described Si single crystal substrate is set in a crystal growth apparatus described later in which a group III element source supply unit and an N source supply unit are arranged. An N source is supplied to nitride the natural oxide film on the substrate surface. In this process, the natural oxide film is converted into a SiON film.
Next, a group III element source and an N source are supplied from a group III element source supply unit and an N supply unit, respectively, and a group III element nitride crystal is epitaxially grown on the SiON film.
[0014]
Here, an example of a crystal growth apparatus used in the present invention will be described with reference to the drawings.
The apparatus A shown in FIG. 1 has an introduction chamber A1, a preparation chamber A2, and a growth chamber A3. A gate valve (not shown) is installed between the introduction chamber A1 and the preparation chamber A2, and the gate valve 1 is also installed between the preparation chamber A2 and the growth chamber A3.
In addition, a turbo molecular pump (not shown) having a displacement of 500 liter / sec is mounted in the introduction chamber A1, for example, an ion pump 2 having a displacement of 500 liter / sec, for example, in the preparation chamber A2, and a growth chamber A3 having exhaust, for example. A diffusion pump 3 of 500 liters / sec is mounted, the inside of the introduction chamber A1 is changed from atmospheric pressure to an ultrahigh vacuum of 1 × 10 −10 Torr, and the inside of the preparation chamber A2 is over 1 × 10 −11 Torr. The vacuum chamber can be evacuated to a high vacuum and the inside of the growth chamber A3 to a predetermined ultrahigh vacuum.
[0015]
A rotatable substrate holder (not shown) for holding the Si single crystal substrate 4 is disposed in the central portion of the preparation chamber A2, and the substrate 4 in the holder is moved from the introduction chamber A1 to the preparation chamber A2, and further to the preparation chamber. A transfer rod 5 for transferring from A2 to the growth chamber A3 is provided. In addition, a heater 6 is mounted on the holder so that the substrate 4 in the holder can be heated to a predetermined temperature.
[0016]
Next, the configuration of the growth chamber A3 will be described.
First, a group III element source supply means B is attached to the lower part of the growth chamber A3. Specifically, metal Ga supply means B1, metal In supply means B2, metal Al supply means B3, trimethylgallium (TMG: Ga (CH 3 ) 3 ) supply means, and triethylgallium (TEG: Ga) (C 2 H 5 ) 3 ) supply means B5.
[0017]
The growth chamber A3 is equipped with N source supply means C. Specifically, ammonia supply means C1 and dimethylhydrazine (DMDy: (CH 3 ) 2 N (NH 2 ) supply means C 2 .
Further, the growth chamber A3 is provided with a metal Si supply means D1 and a metal Mg supply means D2, which constitute a dopant supply means.
[0018]
Among these supply means, supply means B1, B2, B3, D1, and D2 are all known Knudsen cells, and a pBN crucible, for example, is arranged inside the cell, and outside the cell. For example, a Ta heater is disposed, and an automatic shutter opening / closing mechanism is installed at the outlet of the cell. However, the cell of the supply means B1 among these cells has a two-stage structure of the outer heater in order to prevent the Ga drop from scattering.
[0019]
Each of these supply means B is charged with a predetermined metal element. Then, by operating the heater outside the cell, each metal element charged in the cell is made into a beam shape and ejected from the cell ejection port toward the surface of the substrate described later. At this time, the density of the beam bundle can be adjusted by precisely controlling the heater temperature.
[0020]
The other supply means B4, B5, C1, and C2 are equipped with a variable leak valve or a mass flow controller because the raw material supplied from here is a fluid so that the flow rate of the raw material can be precisely controlled. It has become.
A manipulator for setting the substrate 4 transported from the preparation chamber A2 is disposed in the center of the growth chamber A3, and a substrate heater 7 is further provided to bring the substrate 4 set in the manipulator to a predetermined temperature. It can be heated and held. The substrate 4 is set so that its surface faces directly below, and is opposed to each of the supply means described above.
[0021]
Here, the positional relationship between the surface of the substrate 4 and each cell in the supply means B1, B2, B3, D1, D2 greatly affects the crystal uniformity in the plane of the crystal grown on the surface of the substrate 4. The positional relationship is set with sufficient care.
Specifically, when the uniformity in the plane of the grown crystal is to be ± 1% or less, the jet outlet of each of the supply means described above is arranged at an angle of 35 ° with respect to the surface of the substrate 4, and It is preferable that the crucible in each Knudsen cell is also inclined at an angle of 3 ° to 7 ° with respect to the cell axis.
[0022]
In addition, a quadrupole mass spectrometer (QMS) 8 is installed in the growth chamber A3 so that the reaction gas in the chamber can be analyzed. Further, a high-speed electron diffraction device (RHEED) 9 is provided. The crystal growth state on the surface of the substrate 4 can be observed from time to time.
The method of the present invention is performed as follows.
[0023]
First, after introducing a Si single crystal substrate having a natural oxide film formed on the surface thereof into the introduction chamber A1, the introduction chamber A1 is evacuated. Next, the transfer rod 5 is operated to transfer the substrate from the introduction chamber A1 to the preparation chamber A2, and the ion pump 2 is operated to bring the inside of the preparation chamber 2 into an ultrahigh vacuum of 1 × 10 −9 Torr, for example. 6, the substrate 4 is heated.
[0024]
This heat treatment is a treatment for removing moisture adsorbed on the substrate 4, and the treatment temperature varies depending on the type of the substrate 4, but is usually appropriately within a range of 200 to 500 ° C. Selected.
The inside of the growth chamber A3 is brought into a predetermined ultrahigh vacuum state by the diffusion pump 9, the gate valve 1 is opened, the substrate 4 in the preparation chamber A2 is transferred to the growth chamber A3 by the transfer rod 5, and the substrate is used as a manipulator substrate. Set in the holder.
[0025]
Next, the substrate heater 7 is operated to heat the substrate 4 to a predetermined temperature at a predetermined temperature increase rate, and a predetermined amount of N source is supplied from the supply means C into the growth chamber A3 while maintaining the temperature for a predetermined time. Then, nitriding is performed on the natural oxide film.
The nitriding process at this time is not a process in which the natural oxide film (SiO 2 ) is entirely converted into silicon nitride (Si 3 N 4 ), but a partial nitriding process in which SiO 2 is converted into SiON.
[0026]
Therefore, in this process, a condition is selected so that the partial nitriding described above is realized.
Specifically, the heating temperature of the substrate 4 is preferably about 550 to 750 ° C., and the holding time at the temperature varies depending on the thickness of the target natural oxide film. In the following cases, it may be about 2 to 10 minutes.
[0027]
Further, it should be noted that the supply amount of the N source is not particularly limited, but must be more than the theoretical amount necessary for converting SiO 2 into SiON.
After the SiON film is formed, next, the substrate heater 7 is operated to heat the substrate 4 to a predetermined temperature at a predetermined temperature increase rate, and hold at that temperature. Normally, the rate of temperature rise is 20 to 70 ° C / min, and the holding temperature varies depending on the type of crystal to be deposited, but is usually set to a temperature of about 850 ° C, and the temperature fluctuation is set within ± 0.5 ° C. It is preferable.
[0028]
Then, a predetermined group III element source is supplied from the supply means B1 to B5 and an N source is supplied from the supply means C1 or C2 while performing an indoor gas analysis with the QMS 8, and on the SiON film of the substrate 4 A target nitride crystal is epitaxially grown.
For example, when a GaN crystal film is formed, epitaxial growth by MOCVD can be advanced by supplying a Ga source from the supply means B4 or B5 at a predetermined flow rate and supplying an N source from the supply means C1 or C2. .
[0029]
Further, by supplying the N source from the supplying means C1 or C2 while opening the shutter of the supplying means B1 and irradiating the SiON film of the substrate 4 with a Ga beam bundle having a predetermined density, the epitaxial growth by the MBE method can be advanced. .
When forming the GaN crystal film, the following treatment is preferably performed because a thick GaN crystal having excellent crystallinity can be grown.
[0030]
That is, after the formation of the SiON film, first, the shutter of the supply means B1 is opened to irradiate the SiON film of the substrate 4 with the Ga beam bundle, and one or two Ga single layers are formed on the SiON film. Then, the Ga single layer is irradiated with an N source from the supply means C1 or C2, the Ga single layer is nitrided and converted into a GaN layer, and then the MOCVD method or MBE is formed on the formed GaN layer. The GaN crystal is grown by the method.
[0031]
In this case, the lattice mismatch rate between the growing GaN crystal and the GaN layer becomes substantially zero, so that the crystallinity of the GaN crystal becomes very excellent.
In the formation of the SiON film in the present invention, for example, if a plasma N source or diethyl azide is used as the N source, the N source has a high decomposition efficiency on the substrate surface. It is effective because it can be converted into a SiON film.
[0032]
Further, when ammonia is used as the N source during the epitaxial growth of the GaN crystal, the GaN crystal to be grown is effective because it tends to be highly pure and excellent in crystallinity.
[0033]
【Example】
Using the apparatus shown in FIG. 1, a GaN crystal film was formed as follows.
First, a Si single crystal wafer having a crystal orientation (111) was washed with acetone for 15 minutes, then immersed in 100% concentration of hydrofluoric acid for 5 minutes, and then introduced into the introduction chamber A1.
[0034]
In addition, it has been confirmed by a separate experiment that a natural oxide film having a thickness of about 20 mm remains on the surface of the wafer processed under the above conditions.
Next, a turbo molecular pump (not shown) is operated for 1 hour to create an ultrahigh vacuum of 1 × 10 −8 Torr in the introduction chamber A1, and then the wafer is transferred to the preparation chamber A2 by the transfer rod 5 and set on the substrate holder. .
[0035]
After the ion pump 2 is activated and the inside of the preparation chamber A2 is set to an ultra-high vacuum of 1 × 10 −9 Torr, the wafer 4 is heated to 500 ° C. with the heater 6, held for 30 minutes, and then cooled to 100 ° C. did.
Next, the gate valve 1 was opened, the wafer 4 was transferred to the growth chamber A3 by the transfer rod 5, and set in the manipulator.
[0036]
After operating the diffusion pump 3 to bring the inside of the growth chamber A3 into an ultra-high vacuum of 1 × 10 −9 Torr, the substrate heater 7 heated the wafer 4 to a temperature of 650 ° C. at a heating rate of 50 ° C./min.
While maintaining the temperature of the wafer 4 at 650 ± 0.5 ° C., dimethylhydrazine is supplied from the supply means C1 over 2 minutes so that the pressure is 5 × 10 −5 Torr in terms of vacuum, and then 10 The temperature was maintained for a minute.
[0037]
After the supply of dimethylhydrazine was stopped, the wafer 4 was heated by the substrate heater 7 at a temperature rising rate of 25 ° C./min. When the temperature of the wafer 4 reached 850 ° C., the shutter of the supply means B1 was opened.
The supply means B1 is adjusted in advance to 6.0 × 10 −7 Torr. The surface of the wafer 4 was irradiated with a Ga beam bundle by opening the shutter to form one Ga single layer on the surface of the wafer 4. Next, the shutter of the supply unit B1 was closed, and ammonia was supplied from the supply unit C2 to nitride the Ga single layer.
[0038]
With the temperature of the wafer 4 kept at 850 ± 0.1 ° C., the supply means B4 is opened and Ga is supplied so that the pressure is 5 × 10 −7 Torr in terms of vacuum, and the MOMBE method is used for 2 hours. Crystal growth was performed.
Meanwhile, when the RHEED pattern of the growing GaN crystal was observed with RHEED 9, the crystal showed a streak-like pattern. Therefore, it was confirmed that the GaN crystal was a single crystal and the surface was smooth.
[0039]
The film thickness of the crystal film after 2 hours was about 5000 mm, and when the surface was observed with a Nomarski microscope, it was a mirror surface with no surface defects.
[0040]
【The invention's effect】
As is apparent from the above description, according to the present invention, a thick III-V nitride crystal film having good crystallinity is formed by an epitaxial growth method using an inexpensive and readily available Si single crystal substrate. be able to. This is because an extremely thin natural oxide film of the Si single crystal substrate is nitrided and converted into a SiON film, and crystals are grown there. For this reason, it becomes unnecessary to form a thick buffer layer between the target crystal and the substrate as in the prior art, and the productivity of crystal growth becomes very high. In particular, the present invention has a great industrial value as a method for producing a GaN crystal element which is attracting attention as a material for blue light emitting diodes.
[Brief description of the drawings]
FIG. 1 is a schematic view showing an example of a crystal growth apparatus for carrying out the present invention.
[Explanation of symbols]
A1 Introduction chamber A2 Preparation chamber A3 Growth chamber B1 Metal Ga supply means B2 Metal In supply means B3 Metal Al supply means B4 TMG supply means B5 TEG supply means C1 Dimethylhydrazine supply means C2 Ammonia supply means D1 Metal Si supply means D2 Metal Mg supply means 1 Gate valve 2 Ion pump 3 Diffusion pump 4 Si single crystal substrate 5 Transfer rod 6, 7 Heater 8 QMS
9 RHEED

Claims (6)

Si単結晶基板と、前記Si単結晶基板の表面に形成されたSiON膜と、前記SiON膜の上に形成されたIII−V族窒化物結晶膜とから成ることを特徴とする、III−V族窒化物結晶膜を備えた素子。 III-V comprising: a Si single crystal substrate; a SiON film formed on the surface of the Si single crystal substrate; and a III-V group nitride crystal film formed on the SiON film. A device provided with a group nitride crystal film. 前記III−V族窒化物結晶膜がGaNから成る請求項1記載のIII−V族窒化物結晶膜を備えた素子。Element the III-V nitride crystal film comprising a III-V nitride crystal film according to claim 1, wherein comprised of GaN. 自然酸化膜が形成されているSi単結晶基板の前記自然酸化膜を窒化してSiON膜に転化し、ついで、前記SiON膜の上に、III−V族窒化物結晶をエピタキシャル成長させることを特徴とするIII−V族窒化物結晶膜を備えた素子の製造方法。 The natural oxide film of the Si single crystal substrate on which the natural oxide film is formed is nitrided and converted into a SiON film, and then a group III-V nitride crystal is epitaxially grown on the SiON film. A method for manufacturing a device including a group III-V nitride crystal film. 請求項 3 記載の製造方法において、 前記SiON膜の上にGa単一層を1層または2層形成したのち、前記Ga単一層を窒化してGaN層とし、ついで、前記GaN層の上にGaN結晶をエピタキシャル成長させることを特徴とするGaN結晶膜を備えた素子の製造方法。4. The manufacturing method according to claim 3 , wherein one or two Ga single layers are formed on the SiON film, and then the Ga single layer is nitrided to form a GaN layer, and then a GaN crystal is formed on the GaN layer. A method of manufacturing an element provided with a GaN crystal film, characterized by epitaxial growth. 請求項3または4記載の製造方法において、前記 Si単結晶基板をその表面に形成された自然酸化膜をエッチングしないで用いるGaN結晶膜を備えた素子の製造方法。5. The manufacturing method according to claim 3, wherein the Si single crystal substrate includes a GaN crystal film that is used without etching a natural oxide film formed on a surface of the Si single crystal substrate. 請求項3または4記載の製造方法において、前記Si単結晶基板をその表面に形成された自然酸化膜の厚みを20Å以下の厚みで残存させた状態で用いるGaN結晶膜を備えた素子の製造方法。5. The manufacturing method according to claim 3 or 4, wherein the Si single crystal substrate is provided with a GaN crystal film that is used in a state where the thickness of the natural oxide film formed on the surface of the Si single crystal substrate remains in a thickness of 20 mm or less. .
JP31651896A 1996-11-27 1996-11-27 Device comprising group III-V nitride crystal film and method for manufacturing the same Expired - Lifetime JP3895410B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31651896A JP3895410B2 (en) 1996-11-27 1996-11-27 Device comprising group III-V nitride crystal film and method for manufacturing the same
DE19781541T DE19781541B4 (en) 1996-11-27 1997-11-27 Device of a III-V compound semiconductor and method of manufacturing the device
PCT/JP1997/004338 WO1998024129A1 (en) 1996-11-27 1997-11-27 Iii-v nitride semiconductor devices and process for the production thereof
US09/101,662 US6255004B1 (en) 1996-11-27 1997-11-27 III-V nitride semiconductor devices and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31651896A JP3895410B2 (en) 1996-11-27 1996-11-27 Device comprising group III-V nitride crystal film and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10163528A JPH10163528A (en) 1998-06-19
JP3895410B2 true JP3895410B2 (en) 2007-03-22

Family

ID=18078009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31651896A Expired - Lifetime JP3895410B2 (en) 1996-11-27 1996-11-27 Device comprising group III-V nitride crystal film and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP3895410B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016304A1 (en) 2009-08-07 2011-02-10 日本碍子株式会社 Epitaxial substrate for semiconductor element, method for manufacturing epitaxial substrate for semiconductor element, and semiconductor element
WO2011055774A1 (en) * 2009-11-06 2011-05-12 日本碍子株式会社 Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
CN102511075B (en) 2010-02-16 2015-09-23 日本碍子株式会社 The manufacture method of epitaxial substrate and epitaxial substrate
EP2538434B1 (en) 2010-02-16 2018-05-02 NGK Insulators, Ltd. Epitaxial substrate and method for producing same
WO2011122322A1 (en) 2010-03-31 2011-10-06 日本碍子株式会社 Epitaxial substrate and method of manufacturing epitaxial substrate
JPWO2011135963A1 (en) 2010-04-28 2013-07-18 日本碍子株式会社 Epitaxial substrate and epitaxial substrate manufacturing method
JP5596783B2 (en) 2010-04-28 2014-09-24 日本碍子株式会社 Epitaxial substrate and epitaxial substrate manufacturing method
WO2011136051A1 (en) 2010-04-28 2011-11-03 日本碍子株式会社 Epitaxial substrate and method for producing epitaxial substrate
EP2581929A4 (en) 2010-06-08 2014-04-02 Ngk Insulators Ltd Epitaxial substrate and method for producing epitaxial substrate
EP2615629A4 (en) 2010-09-10 2014-02-26 Ngk Insulators Ltd Epitaxial substrate for semiconductor element, method for producing epitaxial substrate for semiconductor element, and semiconductor element

Also Published As

Publication number Publication date
JPH10163528A (en) 1998-06-19

Similar Documents

Publication Publication Date Title
CN107078030B (en) Method for manufacturing nitride semiconductor substrate
US8482104B2 (en) Method for growth of indium-containing nitride films
KR102317822B1 (en) Aluminum-nitride buffer and active layers by physical vapor deposition
US6218280B1 (en) Method and apparatus for producing group-III nitrides
TWI575772B (en) Method for depositing a group iii nitride semiconductor film
KR100297532B1 (en) Epitaxial Wafers and Manufacturing Methods
EP1801269B1 (en) Process for producing a free-standing III-N layer, and free-standing III-N substrate
CA2581626A1 (en) Method and apparatus for growing a group (iii) metal nitride film and a group (iii) metal nitride film
EP2246462A1 (en) Iii-group nitride single-crystal ingot, iii-group nitride single-crystal substrate, method for manufacturing iii-group nitride single-crystal ingot, and method for manufacturing iii-group nitride single-crystal substrate
US6255004B1 (en) III-V nitride semiconductor devices and process for the production thereof
WO2016009577A1 (en) Method for forming nitride semiconductor layer and method for manufacturing semiconductor device
JP3895410B2 (en) Device comprising group III-V nitride crystal film and method for manufacturing the same
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP3673541B2 (en) Method for producing group 3-5 compound semiconductor crystal
JP3779831B2 (en) Method of crystal growth of nitride III-V compound semiconductor and laminated structure of semiconductor obtained by the method
JP2003332234A (en) Sapphire substrate having nitride layer and its manufacturing method
JP3577974B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP4238372B2 (en) Semiconductor substrate manufacturing method and device structure manufacturing method
US10354868B2 (en) Method for formation of a transition metal dichalcogenide (TMDC) material layer
KR19980043941A (en) Method of manufacturing gallium nitride semiconductor single crystal substrate
JPH10242053A (en) Gallium nitride semiconductor device and method of manufacturing gallium nitride semiconductor device
JPH07240374A (en) Iii-v group compound semiconductor crystal
JPS61260622A (en) Growth for gaas single crystal thin film
JP3770199B2 (en) Method for producing group 3-5 compound semiconductor crystal
JP2753832B2 (en) III-V Vapor Phase Growth of Group V Compound Semiconductor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040310

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20050909

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

EXPY Cancellation because of completion of term