KR101687595B1 - Film forming method of nitride semiconductor layer and manufacturing method of semiconductor device - Google Patents
Film forming method of nitride semiconductor layer and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR101687595B1 KR101687595B1 KR1020157024926A KR20157024926A KR101687595B1 KR 101687595 B1 KR101687595 B1 KR 101687595B1 KR 1020157024926 A KR1020157024926 A KR 1020157024926A KR 20157024926 A KR20157024926 A KR 20157024926A KR 101687595 B1 KR101687595 B1 KR 101687595B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- nitride semiconductor
- layer
- gan
- buffer layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/08—Epitaxial-layer growth by condensing ionised vapours
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/38—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
Abstract
기판 위에, AlN 또는 AlGaN으로 이루어지는 버퍼층을 에피택셜 성장시키는 공정과, 버퍼층 위에, Ga와 GaN을 함유하는 질화물 타깃을 이용하고, 질소를 함유하는 반응성 가스의 유량을 프로세스 가스 전체의 유량의 20% 미만으로 해서, 스퍼터링법에 의해, 적어도 GaN을 함유하는 질화물 반도체층을 에피택셜 성장시키는 공정을 갖는다.A step of epitaxially growing a buffer layer made of AlN or AlGaN on a substrate; and a step of epitaxially growing a buffer layer made of AlN or AlGaN on a substrate by using a nitride target containing Ga and GaN on a buffer layer and setting a flow rate of the reactive gas containing nitrogen to less than 20% , There is a step of epitaxially growing at least a nitride semiconductor layer containing GaN by a sputtering method.
Description
본 발명은, 질화물 반도체층을 에피택셜 성장시키는 질화물 반도체층의 성막(成膜) 방법 및 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a film formation method of a nitride semiconductor layer for epitaxially growing a nitride semiconductor layer and a manufacturing method of the semiconductor device.
질화물 반도체는, Ⅲb족 원소인 알루미늄(Al), 갈륨(Ga), 인듐(In)과, Ⅴ족 원소인 질소(N)로 이루어지는 화합물 반도체 재료이며, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 및 그들의 혼정(混晶)(AlGaN, InGaN, InAlN, AlGaInN)으로 구성된다. 이들 중에서, GaN을 베이스로 한 발광 다이오드(LED : Light Emitting Diode), 레이저 다이오드(LD : Laser Diode) 등의 발광 디바이스는 이미 널리 보급되어 있으며, 이후, 고전자 이동도 트랜지스터(HEMT : High Electron Mobility Transistor) 등을 이용한 고주파·파워 디바이스도 보급되기 시작할 것으로 생각된다.The nitride semiconductor is a compound semiconductor material composed of a group IIIb element such as aluminum (Al), gallium (Ga), indium (In) and nitrogen as a group V element, and is made of aluminum nitride (AlN), gallium nitride (GaN) , Indium nitride (InN), and mixed crystal thereof (AlGaN, InGaN, InAlN, AlGaInN). Among them, light emitting devices such as light emitting diodes (LEDs) and laser diodes (LDs) based on GaN have already been widely popularized. Thereafter, a high electron mobility transistor (HEMT) Transistors) are expected to become popular as well.
일반적으로, 질화물 반도체는 유기 금속 화학 기상 성장(MOCVD)법에 의하여 성막되고 있다. MOCVD법은, 정밀한 막 두께 및 조성의 제어가 가능하며 성막 속도가 빠르다는 메리트를 갖고 있지만, 러닝 코스트가 높고, 파티클이 발생하기 쉽고, 막질의 재현성이 나쁜, 등의 디메리트도 있다.Generally, nitride semiconductors are formed by metal organic chemical vapor deposition (MOCVD). The MOCVD method has an advantage of controlling the film thickness and composition precisely and has a high film forming speed. However, it has demerits such as high running cost, easy generation of particles, and poor reproducibility of film quality.
한편, 질화물 반도체를 스퍼터링법에 의하여 성막하는 기술의 개발도 행해지고 있다. 스퍼터링법은, 러닝 코스트를 낮게 억제하기 쉽고, 파티클이 발생하기 어렵고, 막질의 재현성이 좋은, 등의 메리트가 있다. 이 때문에, 질화물 반도체로 이루어지는 상기 디바이스의 적어도 하나 이상의 층을 스퍼터링법에 의해 형성하는 것이 기대되고 있다. 특히, GaN층을 베이스로 한 디바이스는 응용 분야가 폭넓으므로, 스퍼터링법에 의하여 고품질인 GaN층을 높은 재현성으로 얻는 기술을 확립하는 것이 요구되고 있다.On the other hand, a technique for forming a film of a nitride semiconductor by a sputtering method is also being developed. The sputtering method is advantageous in that it is easy to suppress the running cost to a low level, the particles are hardly generated, and the reproducibility of the film quality is good. Therefore, it is expected that at least one layer of the device made of the nitride semiconductor is formed by the sputtering method. In particular, since a device based on a GaN layer has a wide application field, it is required to establish a technique for obtaining a high-quality GaN layer with high reproducibility by a sputtering method.
그런데, 스퍼터링법에 의하여 GaN층을 얻는 것이 가능한 스퍼터링 타깃으로서는, N 원자를 함유하지 않는 금속 Ga 타깃, Ga 원자와 N 원자가 1:1의 비율로 결합된 질화물 GaN 타깃, 금속 Ga와 질화물 GaN의 혼합물로 이루어지는 질화물 GaNx 타깃 등이 있다. 이러한, 타깃을 이용하여 GaN층을 성막하는 기술에 대해서는, 예를 들면 특허문헌 1 내지 5에 개시되어 있다.As a sputtering target capable of obtaining a GaN layer by a sputtering method, a metal Ga target containing no N atom, a nitride GaN target bonded with a Ga atom and a N atom in a ratio of 1: 1, a mixture of a metal Ga and a nitride GaN And a nitride GaNx target made of GaN. Such a technique for forming a GaN layer by using a target is disclosed in, for example, Patent Documents 1 to 5.
특허문헌 1에는, 융점이 29.8℃의 저융점 금속인 금속 Ga 타깃을, 적어도 표층이 액상화된 상태에서 스퍼터링함으로써 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 1에 있어서, GaN층의 하지(下地)로서는 AlN으로 이루어지는 버퍼층이 이용되고 있다.Patent Document 1 discloses a technique of forming a GaN layer by sputtering a metal Ga target having a melting point of 29.8 DEG C as a low melting point metal in a state in which at least the surface layer is liquefied. In Patent Document 1, a buffer layer made of AlN is used as a base of a GaN layer.
특허문헌 2에는, 융점이 29.8℃의 저융점 금속인 금속 Ga 타깃을 융해시키지 않도록 해서, 스퍼터링법에 의하여 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 2에 있어서, GaN층의 하지로서는 AlN으로 이루어지는 버퍼층이 이용되고 있다.Patent Document 2 discloses a technique of forming a GaN layer by a sputtering method without melting a metal Ga target having a melting point of 29.8 ° C as a low melting point metal. In Patent Document 2, a buffer layer made of AlN is used as the base of the GaN layer.
특허문헌 3에는, 질화물 GaN 타깃을 이용하여 스퍼터링법에 의해서 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 3에 있어서, GaN층의 하지로 하여 성막하는 버퍼층으로서는, 질화물 GaN 타깃을 이용하여 저온에서 성막한 GaN으로 이루어지는 버퍼층(이하, 저온 GaN 버퍼층)이 이용되고 있다. 저온 GaN 버퍼층의 성막 후에 기판을 1000℃∼1100℃의 온도 범위로 가열함으로써, 저온 GaN 버퍼층을 결정화하는 것이 기재되어 있다.Patent Document 3 discloses a technique of forming a GaN layer by a sputtering method using a nitride GaN target. In Patent Document 3, a buffer layer made of GaN (hereinafter referred to as a low-temperature GaN buffer layer) formed at a low temperature by using a nitride GaN target is used as a buffer layer formed as a base of a GaN layer. Temperature GaN buffer layer is crystallized by heating the substrate in a temperature range of 1000 deg. C to 1100 deg. C after forming the low-temperature GaN buffer layer.
특허문헌 4에는, Ga/(Ga+N)의 몰비가 55% 이상, 80% 이하인 질화물 GaNx 타깃을 이용하여, 스퍼터링법에 의해서 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 4에 있어서, GaN층을 성막할 때의 프로세스 가스로서는, N2 가스가 이용되고 있다.Patent Document 4 discloses a technique of forming a GaN layer by a sputtering method using a nitride GaNx target having a molar ratio of Ga / (Ga + N) of 55% or more and 80% or less. In Patent Document 4, N 2 gas is used as a process gas for forming a GaN layer.
특허문헌 5에는, 금속 Ga와 질화물 GaN 중, 어느 한쪽의 물질 또는 양쪽의 물질을 타깃으로 하여, 스퍼터링법에 의해서 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 5에는, 스퍼터링 가스로서 Ar을 이용하며, 상기 Ar 가스를 이용해서 상기 타깃을 스퍼터링하여 기판 위에 스퍼터 입자를 공급하는 공정과 라디칼총으로부터 N을 함유하는 라디칼을 기판에 공급하는 공정을 번갈아 반복함으로써 GaN층을 성막하는 기술이 개시되어 있다.Patent Document 5 discloses a technique of forming a GaN layer by sputtering using either or both of a metal Ga and a nitride GaN as a target. Patent Document 5 discloses a method in which Ar is used as a sputtering gas, sputtering of the target is performed by using the Ar gas, and a step of supplying sputter particles onto the substrate and a step of supplying radicals containing N from the radical gun to the substrate are alternately repeated Thereby forming a GaN layer.
이미 개시되어 있는 종래기술(특허문헌 1 내지 5)에 따르면, 스퍼터링법에 의하여 GaN층을 성막하는 것은 가능하다. 그러나, 상기 종래기술에는, 평탄한 GaN층을 높은 재현성으로 얻기 위한 기술에 대하여 하등 개시되어 있지 않다. 후술하는 바와 같이, 본 발명자들의 독자의 실험에 따르면, 특허문헌 1 내지 5에 기재된 기술만으로는 평탄한 GaN층을 높은 재현성으로 얻는 것은 곤란했다. 평탄한 GaN층을 얻을 수 없으면 고성능인 광 디바이스나 고주파·파워 디바이스를 실현하는 것이 곤란해진다.According to the conventional techniques (Patent Documents 1 to 5) already disclosed, it is possible to form a GaN layer by a sputtering method. However, the prior art does not disclose a technique for obtaining a flat GaN layer with high reproducibility. As will be described later, according to the independent experiments of the inventors of the present invention, it was difficult to obtain a flat GaN layer with high reproducibility only by the techniques described in Patent Documents 1 to 5. If a flat GaN layer can not be obtained, it becomes difficult to realize high-performance optical devices and high-frequency / power devices.
본 발명의 목적은, 평탄한 질화물 반도체층을 높은 재현성으로 에피택셜 성장 가능한 질화물 반도체층의 성막 방법을 제공하는 것에 있다.An object of the present invention is to provide a method of forming a nitride semiconductor layer capable of epitaxially growing a flat nitride semiconductor layer with high reproducibility.
본 발명의 일 관점에 따르면, 기판 위에, AlN 또는 AlGaN으로 이루어지는 버퍼층을 에피택셜 성장시키는 공정과, 상기 버퍼층 위에, Ga와 GaN을 함유하는 질화물 타깃을 이용하고, 질소를 함유하는 반응성 가스의 유량을 프로세스 가스 전체의 유량의 20% 미만으로 해서, 스퍼터링법에 의해, 적어도 GaN을 함유하는 질화물 반도체층을 에피택셜 성장시키는 공정을 갖는 것을 특징으로 하는 질화물 반도체층의 성막 방법이 제공된다.According to one aspect of the present invention, there is provided a nitride semiconductor light emitting device including: a step of epitaxially growing a buffer layer made of AlN or AlGaN on a substrate; and a step of epitaxially growing a buffer layer on the substrate using a nitride target containing Ga and GaN, And a step of epitaxially growing at least a nitride semiconductor layer containing GaN by sputtering at a flow rate lower than 20% of the entire flow rate of the process gas.
본 발명에 따르면, 스퍼터링법에 의해서 평탄한 질화물 반도체층을 높은 재현성으로 얻는 것이 가능해진다.According to the present invention, a flat nitride semiconductor layer can be obtained with high reproducibility by a sputtering method.
도 1은 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 이용하는 성막 장치의 일례를 나타내는 개략 구성도.
도 2는 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 있어서 버퍼층의 성막에 이용하는 제1 스퍼터링실의 일례를 나타내는 개략 구성도.
도 3은 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 있어서 질화물 반도체층의 성막에 이용하는 제2 스퍼터링실의 일례를 나타내는 개략 구성도.
도 4는 질화물 반도체에 있어서의 +c 극성과 -c 극성을 나타내는 모식도.
도 5는 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 막 두께 의존성의 일례를 나타내는 그래프.
도 6은 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상(像).
도 7은 본 발명의 비교예 1에 따른 질화물 반도체층의 성막 방법에 의해 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상.
도 8은 본 발명의 비교예 2에 따른 질화물 반도체층의 성막 방법에 의해 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상.
도 9는 본 발명의 제2 실시형태에 따른 반도체 장치 및 그 제조 방법을 나타내는 개략 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a schematic structural view showing an example of a film forming apparatus used in a method of forming a nitride semiconductor layer according to a first embodiment of the present invention; Fig.
2 is a schematic structural view showing an example of a first sputtering chamber used for forming a buffer layer in a method of forming a nitride semiconductor layer according to a first embodiment of the present invention.
3 is a schematic structural view showing an example of a second sputtering chamber used for forming a nitride semiconductor layer in a method of forming a nitride semiconductor layer according to a first embodiment of the present invention.
4 is a schematic diagram showing + c and -c polarities in a nitride semiconductor.
5 is a graph showing an example of the film thickness dependence of the lattice constant of the a-axis at the interface with the GaN layer of the buffer layer made of AlN formed by the film formation method of the nitride semiconductor layer according to the first embodiment of the present invention.
6 is a cross-sectional TEM image (image) showing the cross-sectional structure of a GaN layer formed by the method of forming a nitride semiconductor layer according to the first embodiment of the present invention.
7 is a cross-sectional TEM image showing a cross-sectional structure of a GaN layer formed by a method of forming a nitride semiconductor layer according to Comparative Example 1 of the present invention.
8 is a cross-sectional TEM image showing a cross-sectional structure of a GaN layer formed by a method of forming a nitride semiconductor layer according to Comparative Example 2 of the present invention.
9 is a schematic sectional view showing a semiconductor device and a manufacturing method thereof according to a second embodiment of the present invention.
[제1 실시형태][First Embodiment]
본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 대하여 도 1 내지 도 5를 이용해서 설명한다.A method of forming a nitride semiconductor layer according to a first embodiment of the present invention will be described with reference to Figs. 1 to 5. Fig.
또, 본 명세서에 있어서, 프로세스 가스란, 질소를 함유하는 반응성 가스와 희(稀)가스의 혼합 가스인 것을 의미하는 것으로 한다. 또한, 질소를 함유하는 반응성 가스란, N2 가스 또는 NH3 가스 혹은 그들의 혼합 가스인 것을 의미하는 것으로 한다.In the present specification, the process gas means a mixed gas of a reactive gas containing nitrogen and a rare gas. The nitrogen-containing reactive gas means N 2 gas or NH 3 gas or a mixed gas thereof.
도 1은 본 실시형태에 따른 질화물 반도체층의 성막 장치의 일례를 나타내는 개략 구성도이다. 도 2는 도 1의 성막 장치에 있어서의 제1 스퍼터링실의 일례를 나타내는 개략 구성도이다. 도 3은 도 1의 성막 장치에 있어서의 제2 스퍼터링실의 일례를 나타내는 개략 구성도이다. 도 4는 질화물 반도체에 있어서의 +c 극성과 -c 극성을 설명하는 모식도이다. 도 5는 본 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 막 두께 의존성의 일례를 나타내는 그래프이다.BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a schematic structural view showing an example of a film formation apparatus for a nitride semiconductor layer according to the present embodiment. FIG. Fig. 2 is a schematic structural view showing an example of a first sputtering chamber in the film forming apparatus of Fig. 1; 3 is a schematic structural view showing an example of a second sputtering chamber in the film forming apparatus of Fig. 4 is a schematic diagram for explaining + c polarity and -c polarity in the nitride semiconductor. 5 is a graph showing an example of the film thickness dependence of the lattice constant of the a-axis at the interface with the GaN layer of the buffer layer made of AlN formed by the film formation method of the nitride semiconductor layer according to the present embodiment.
우선, 본 실시형태에 따른 질화물 반도체층의 성막 방법에 이용하는 성막 장치의 일례에 대하여 도 1 내지 도 3을 이용해서 설명한다.First, an example of a film formation apparatus used in a method of forming a nitride semiconductor layer according to the present embodiment will be described with reference to Figs. 1 to 3. Fig.
본 실시형태에 따른 질화물 반도체층의 성막 방법에 이용하는 성막 장치(100)는, 도 1에 나타내는 바와 같이, 로드 로크실(101), 반송실(102), 전처리실(103), 제1 스퍼터링실(104), 제2 스퍼터링실(105)을 갖고 있다. 반송실(102)과, 로드 로크실(101), 전처리실(103), 제1 스퍼터링실(104) 및 제2 스퍼터링실(105)의 사이에는, 이들 처리실간을 개폐하기 위한 게이트 밸브(107, 108, 109, 110)가 각각 설치되어 있다. 반송실(102) 내에는 처리 대상인 기판을 각 처리실에 반송하기 위한 반송 로봇(106)이 설치되어 있다.As shown in Fig. 1, the
도 2는 제1 스퍼터링실(104)을 구성하는 스퍼터링 장치의 구성예를 나타내는 개략도이다. 제1 스퍼터링실(104)은 질화물 반도체층의 하지로서의 AlN 또는 AlGaN으로 이루어지는 버퍼층을 성막하기 위한 처리실이다.Fig. 2 is a schematic view showing a configuration example of a sputtering apparatus constituting the
제1 스퍼터링실(104)로서의 스퍼터링 장치는, 처리실인 진공 용기(201)를 갖고 있다. 진공 용기(201)에는, 진공 용기(201) 내를 진공 배기하기 위한 배기 기구(214), 진공 용기(201) 내에 프로세스 가스를 도입하기 위한 가스 도입 기구(213)가 설치되어 있다. 진공 용기(201) 내에는, 처리 대상인 기판(212)을 유지하기 위한 기판 재치(載置) 기구(211)와, 기판(212)을 가열하기 위한 히터(209)와, 히터(209)에 의한 가열 효율을 높이기 위한 리플렉터(210)가 설치되어 있다. 기판 재치 기구(211)의 주위에는 챔버 실드(202)가 배치되어 있다. 진공 용기(201) 내에는, 또한 기판(212)에 대향해서 타깃(204)을 유지하는 스퍼터링 캐소드(203)가 배치되어 있다. 스퍼터링 캐소드(203)는 마그넷(206)을 포함하는 마그네트론 캐소드이다. 타깃(204)의 주위에는 타깃 실드(205)가 배치되어 있다. 스퍼터링 캐소드(203)에는 스퍼터링용 전원(207)이 접속되어 있다. 스퍼터링용 전원(207)은 본 실시형태에서는 고주파 전원이며, 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(203)에 접속되어 있다. 또한, 스퍼터링용 전원(207)은 고주파 전원과 직류 전원을 병렬로 접속(도시하지 않음)한 것이어도 된다. 이 경우, 고주파 전원은 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(203)에 접속됨과 함께, 직류 전원은 로우 패스 필터를 통하여 스퍼터링 캐소드(203)에 접속된다.The sputtering apparatus as the
또, 도 2에 나타내는 스퍼터링 장치는 정지(靜止) 대향형의 스퍼터링 장치이지만, 정지 대향형의 스퍼터링 장치 대신에 오프셋형의 스퍼터링 장치를 이용해도 된다. 오프셋형의 스퍼터링 장치를 이용했을 경우여도 본 실시형태에 있어서 설명하는 버퍼층을 마찬가지로 성막할 수 있다. 또, 오프셋형의 스퍼터링 장치는, 기판(212)의 법선 방향과 타깃(204)의 법선 방향이 평행한 것이어도 되고, 기판(212)의 법선 방향과 타깃(204)의 법선 방향이 소정의 각도로 교차하는 경사 오프셋형의 스퍼터링 장치여도 된다.The sputtering apparatus shown in Fig. 2 is a stationary counter-current sputtering apparatus, but an offset-type sputtering apparatus may be used instead of the stationary counter-current sputtering apparatus. Even when an offset type sputtering apparatus is used, the buffer layer described in this embodiment mode can be similarly formed. The offset type sputtering apparatus may be such that the normal direction of the
도 3은 제2 스퍼터링실(105)을 구성하는 스퍼터링 장치의 구성예를 나타내는 개략도이다. 제2 스퍼터링실(105)은 버퍼층 위에 질화물 반도체층을 성막하기 위한 처리실이다.Fig. 3 is a schematic view showing a configuration example of a sputtering apparatus constituting the
제2 스퍼터링실(105)로서의 스퍼터링 장치는 처리실인 진공 용기(301)를 갖고 있다. 진공 용기(301)에는, 진공 용기(301) 내를 진공 배기하기 위한 배기 기구(312), 진공 용기(301) 내에 프로세스 가스를 도입하기 위한 가스 도입 기구(311)가 설치되어 있다. 진공 용기(301) 내에는 처리 대상인 기판(313)을 유지 및 가열하기 위한 가열 스테이지(305)가 설치되어 있다. 가열 스테이지(305)에는 가열 스테이지(305)를 회전시키기 위한 가열 스테이지 회전 기구(306)가 설치되어 있다. 가열 스테이지(305)의 주위에는 챔버 실드(302)가 배치되어 있다. 진공 용기(301) 내에는, 또한 기판(313)에 대향해서 타깃(307)을 유지하는 스퍼터링 캐소드(308)가 복수 배치되어 있다. 스퍼터링 캐소드(308)는 마그넷(309)을 포함하는 마그네트론 캐소드이다. 타깃(307)의 전부(前部)에는 셔터 회전 기구(304)에 의해 회동 가능한 회전 셔터(303)가 배치되어 있다. 스퍼터링 캐소드(308)에는 스퍼터링용 전원(310)이 접속되어 있다. 스퍼터링용 전원(310)은, 본 실시형태에서는 고주파 전원을 나타내고 있으며, 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(308)에 접속되어 있다. 또한, 스퍼터링용 전원(310)은 고주파 전원과 직류 전원을 병렬로 접속(도시하지 않음)한 것이어도 된다. 이 경우, 고주파 전원은 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(308)에 접속되고, 직류 전원은 도시하지 않은 로우 패스 필터를 통하여 스퍼터링 캐소드(308)에 접속된다. 또한, 타깃(307)으로서 도전성이 높은 것을 이용하는 경우는, 스퍼터링용 전원(310)으로서 직류 전원이나 펄스 직류 전원을 이용하는 것도 가능하다.The sputtering apparatus as the
또, 도 3에 나타내는 스퍼터링 장치는 오프셋형의 스퍼터링 장치이지만, 오프셋형의 스퍼터링 장치 대신에 정지 대향형의 스퍼터링 장치를 이용해도 된다. 정지 대향형의 스퍼터링 장치를 이용했을 경우에도 본 실시형태에 있어서 설명하는 질화물 반도체층을 마찬가지로 성막할 수 있다. 또한, 도 3에 나타내는 오프셋형의 스퍼터링 장치는, 타깃(307)의 법선 방향과 기판(313)의 법선 방향이 평행하지만, 타깃(307)의 법선 방향과 기판(313)의 법선 방향은 반드시 평행할 필요는 없으며, 타깃(307)의 법선 방향과 기판(313)의 법선 방향이 소정의 각도로 교차하는 경사 오프셋형의 스퍼터링 장치여도 된다.The sputtering apparatus shown in Fig. 3 is an offset type sputtering apparatus, but a stationary counter sputtering apparatus may be used instead of the offset type sputtering apparatus. The nitride semiconductor layer described in this embodiment mode can be similarly formed even when a stationary counter-current sputtering apparatus is used. 3, the normal direction of the
다음으로, 본 실시형태에 따른 질화물 반도체층의 성막 방법에 대하여 도 1 내지 도 5를 이용해서 설명한다.Next, a method for forming a nitride semiconductor layer according to the present embodiment will be described with reference to Figs. 1 to 5. Fig.
본 실시형태에 따른 질화물 반도체층의 성막 방법은, 기판 위에 버퍼층을 에피택셜 성장시키는 공정과, 버퍼층 위에 질화물 반도체층을 성막하는 공정을 갖는다. 또, 여기에서는 성막 대상인 질화물 반도체가 GaN인 경우를 주로 설명하지만, 질화물 반도체는 Ga를 함유하는 것이면 반드시 GaN일 필요는 없으며, 후술하는 바와 같이 InGaN, AlGaN, AlGaInN이어도 된다. 또한, 질화물 반도체층의 하지로서의 버퍼층에 대해서는 AlN인 경우를 주로 설명하지만, 버퍼층은 AlGaN이어도 된다.A method of forming a nitride semiconductor layer according to the present embodiment includes a step of epitaxially growing a buffer layer on a substrate and a step of forming a nitride semiconductor layer on the buffer layer. Here, the case where the nitride semiconductor to be formed is GaN is mainly described, but the nitride semiconductor need not necessarily be GaN as long as it contains Ga, and it may be InGaN, AlGaN, or AlGaInN as described later. The case of AlN for the buffer layer as the base of the nitride semiconductor layer is mainly described, but the buffer layer may be AlGaN.
우선, 성막하려고 하는 질화물 반도체층, 여기에서는 GaN층과 에피택셜 관계를 갖는 기판(예를 들면, c면 사파이어 기판)을 로드 로크실(101)에 도입하고, 도시하지 않은 배기 기구를 이용해서 로드 로크실(101)을 진공으로 배기한다. 또, c면 사파이어 기판은 InGaN, AlGaN, AlGaInN을 성막할 때의 기판으로서도 적용 가능하다.First, a substrate (for example, a c-plane sapphire substrate) having an epitaxial relationship with the nitride semiconductor layer to be formed, here a GaN layer, is introduced into the
다음으로, 게이트 밸브(107, 108)를 적절히 조작하고, 반송실(102)의 반송 로봇(106)에 의해 로드 로크실(101) 내의 기판을 전처리실(103)에 반송한다.Next, the
다음으로, 전처리실(103)에 반송한 기판에 대해서 소정의 전처리를 행한다. 전처리실(103)에서 행하는 전처리로서는 플라스마 처리나 예비 가열 등 적절히 필요한 것을 선택할 수 있다. 또, 이 전처리는 본 발명에 있어서 필수 사항은 아니다. 단, 전처리실에서 예비 가열을 행해 둠으로써, 다음 공정에 있어서의 기판의 승온 시간을 단축하거나, 기판이나 기판 반송용의 트레이에 흡착된 물이 탈리되어, 다음 공정에서 성막하는 버퍼층의 품질이 향상되거나, 프로세스의 재현성이 향상되기 쉬워지기 때문에 바람직한 형태이다.Next, the substrate transferred to the
전처리실(103)에 있어서의 전처리가 완료된 후, 게이트 밸브(108, 109)를 적절히 조작하고, 반송실(102)의 반송 로봇(106)에 의해 전처리실(103) 내의 기판(이후, 전처리를 행한 후의 기판을 기판(212)으로 표기함)을 제1 스퍼터링실(104)에 반송한다.After the preprocessing in the
제1 스퍼터링실(104)에 도입된 기판(212)은 기판 재치 기구(211)에 의해 히터(209)의 표면(P)으로부터 이간한 상태로 유지한다. 이렇게 기판을 유지함으로써 +c 극성의 버퍼층이 형성되기 쉬워진다. 또한, +c 극성의 버퍼층이 형성됨으로써 그 위에 평탄한 GaN층이 형성되기 쉬워진다. 이 때문에, 기판(212)을 히터(209)의 표면(P)으로부터 이간한 상태로 유지하는 것은 바람직한 형태이다. 한편, 히터(209)의 표면(P) 위에 기판(212)을 직접 접하도록 재치하면, -c 극성 또는 -c 극성이 혼재한 버퍼층이 형성되기 쉬워진다. -c 극성 또는 -c 극성이 혼재한 버퍼층은 그 위에 형성하는 GaN층이 평탄해지기 어렵기 때문에 바람직하지 않다.The
또, AlN와 같은 질화물 반도체 박막의 성장 양식에는, 도 4의 (a)에 나타내는 바와 같은 +c 극성으로의 성장과, 도 4의 (b)에 나타내는 바와 같은 -c 극성으로의 성장이 있다. +c 극성의 질화물 반도체는 -c 극성 또는 -c 극성이 혼재한 질화물 반도체에 비해서 평탄한 에피택셜막이 얻어지기 쉽다. 또한, +c 극성의 버퍼층은 -c 극성 또는 -c 극성이 혼재한 버퍼층에 비해서 그 위에 성막하는 GaN층은 평탄해지기 쉽다. 따라서, 질화물 반도체 박막의 성막 프로세스에는 +c 극성의 에피택셜막이 얻어지는 성막 조건을 채용하는 것이 바람직하다. 또, 본 명세서 중에서는, 「+c 극성」이란 AlN, GaN, InN에 관한 것이며, 각각 Al 극성, Ga 극성, In 극성을 의미하는 용어로 한다. 또한, 「-c 극성」이란 N 극성을 의미하는 용어로 한다.The growth mode of the nitride semiconductor thin film such as AlN has a growth of + c polarity as shown in Fig. 4 (a) and a growth of -c polarity as shown in Fig. 4 (b). a flat epitaxial film is likely to be obtained as compared with a nitride semiconductor in which the + c polarity or the -c polarity is mixed with the + c polarity nitride semiconductor. In addition, the buffer layer of + c polarity is more likely to be flat than that of the buffer layer in which -c polarity or -c polarity is mixed. Therefore, it is preferable to adopt a film formation condition in which an epitaxial film of + c polarity is obtained in the film formation process of the nitride semiconductor thin film. In the present specification, " + c polarity " refers to AlN, GaN, and InN and refers to Al polarity, Ga polarity, and In polarity, respectively. The term " -c polarity " refers to the N polarity.
제1 스퍼터링실(104)에 도입한 기판(212)은 히터(209)로부터의 복사열에 의해서 300℃ 이상의 기판 온도로 가열되는 것이 바람직하다. 이렇게 함으로써, 버퍼층이 +c 극성으로 형성되기 쉬워져 그 위에 평탄한 GaN층이 형성되기 쉬워지기 때문에 바람직하다. 한편, 기판 온도가 300℃ 이하로 되면, 버퍼층의 결정성이 나빠짐과 함께, -c 극성 또는 -c 극성이 혼재한 버퍼층이 형성되기 쉬워진다. 전술한 바와 같이, -c 극성 또는 -c 극성이 혼재한 버퍼층을 이용하면, 그 위에 형성하는 GaN층은 평탄해지기 어렵기 때문에 바람직하지 않다. 또, 버퍼층을 성막할 때의 기판 온도의 상한은, 특별히 한정되는 것은 아니지만, 1200℃보다 높은 온도로 하면 AlN으로 이루어지는 버퍼층의 막 형성 자체를 행할 수 없어질 가능성이 있기 때문에 1200℃ 이하가 바람직하다.The
또, 본 실시형태에서는, 히터의 온도와 열전쌍 부착 기판의 온도의 관계를 미리 조사해 두고, 질화물 반도체를 실제로 성막할 때에는 히터의 온도를 소정의 온도로 설정하여, 상기 관계로부터 상정되는 기판의 온도를 기판 온도로 하고 있다.In the present embodiment, the relationship between the temperature of the heater and the temperature of the thermocouple attachment substrate is checked in advance. When the nitride semiconductor is actually deposited, the temperature of the heater is set to a predetermined temperature, Substrate temperature.
제1 스퍼터링실(104)에 기판(212)을 도입한 후, 가스 도입 기구(213)로부터 희가스와 반응성 가스의 혼합 가스를 도입한다. 희가스로서는 Ar 가스, 반응성 가스로서는 N2 가스가 바람직하게 이용된다. 반응성 가스 유량 및 희가스 유량은 가스 도입 기구(213)에 구비된 도시하지 않은 매스 플로 컨트롤러에 의하여 제어된다. 반응성 가스 유량/(반응성 가스 유량+희가스 유량)은 50% 미만으로 되어 있는 것이 바람직하며, 30% 미만이 더 바람직하다. 이렇게 함으로써, 버퍼층이 +c 극성으로 형성되기 쉬워져 그 위에 평탄한 GaN층이 형성되기 쉬워지기 때문에 바람직하다. 한편, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 50% 이상으로 되면, -c 극성 또는 -c 극성이 혼재한 버퍼층이 얻어지기 쉬워진다. 전술한 바와 같이, -c 극성 또는 -c 극성이 혼재한 버퍼층을 이용하면, 그 위에 형성하는 GaN층은 평탄해지기 어렵기 때문에 바람직하지 않다.After the
그 후, 스퍼터링용 전원(207)으로부터 스퍼터링 캐소드(203)에 전력을 인가하여, 타깃(204)의 표면에 플라스마를 발생시켜서 스퍼터링 처리를 행한다. 타깃(204)으로서 예를 들면 금속 Al 타깃을 이용하고, 반응성 가스를 함유하는 플라스마를 이용하여 스퍼터링 처리를 행함으로써, 기판(212)의 표면에 AlN으로 이루어지는 +c 극성의 에피택셜막을 직접 성장시킬 수 있다.Thereafter, electric power is applied to the sputtering
본 발명에 따른 AlN으로 이루어지는 버퍼층은, 극성이 +c 극성으로 되도록 제어되어 있음과 함께, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수(0.311㎚ 정도) 이상으로 되도록 제어되어 있는 것이 바람직하다. 이렇게 함으로써, 그 후에 버퍼층 위에 형성하는 GaN층과 AlN층의 계면에서의 격자 부정합률이 저감되기 때문에, GaN으로 이루어지는 3차원 섬(island)의 발생 확률을 저감시킬 수 있으며, 그 결과 GaN층이 가로 방향으로 성장하기 쉬워진다. 이렇게 GaN층이 가로 방향으로 성장하면 평탄한 GaN층으로 되기 쉽기 때문에 바람직하다. 한편, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 미만인 경우는, GaN/AlN 계면에서의 격자 부정합률이 커지기 때문에, GaN으로 이루어지는 3차원 섬이 발생하기 쉬워진다. 이 경우는, GaN층의 가로 방향 성장이 억제되어 평탄한 GaN층이 얻어지기 어렵기 때문에 바람직하지 않다.The buffer layer made of AlN according to the present invention is controlled so that the polarity is + c polarity and the lattice constant of the a-axis at the interface with the GaN layer is controlled to be not less than the bulk lattice constant (about 0.311 nm) . By doing so, since the lattice mismatch rate at the interface between the GaN layer and the AlN layer formed on the buffer layer thereafter is reduced, the probability of occurrence of a three-dimensional island made of GaN can be reduced. As a result, Direction. When the GaN layer grows in the lateral direction in this way, the GaN layer tends to be a flat GaN layer, which is preferable. On the other hand, when the lattice constant of the a-axis at the interface with the GaN layer is less than the lattice constant of the bulk, the lattice mismatch ratio at the GaN / AlN interface becomes large, so that a three-dimensional island made of GaN tends to occur. In this case, lateral growth of the GaN layer is suppressed and it is difficult to obtain a flat GaN layer, which is not preferable.
또, AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 상한에 대해서는 특별히 한정되는 것은 아니지만, 벌크의 격자 상수보다 극단적으로 커지면, 버퍼층에 인장 응력이 발생하게 되어 크랙의 원인으로 되기 쉽다. 따라서, AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 상한에 대해서는, 이러한 크랙이 발생하기 어려운 격자 상수, 예를 들면 0.314㎚ 이하 등으로 하는 것이 바람직하다.Although the upper limit of the lattice constant of the a-axis at the interface with the GaN layer of the AlN buffer layer is not particularly limited, if it is extremely larger than the lattice constant of the bulk, a tensile stress is generated in the buffer layer, . Therefore, the upper limit of the lattice constant of the a-axis at the interface with the GaN layer of the buffer layer made of AlN is preferably set to a lattice constant, for example, 0.314 nm or less, in which such a crack is unlikely to occur.
격자 부정합률이 증가함으로써 3차원 섬이 발생하는 메커니즘에 대해서는, 잘 알려진 VW(Volmer-Weber)형, 또는 SK(Stranski-Krastanov)형의 성장 모델에 의해서 정성적(定性的)으로는 설명할 수 있다. 또한, 격자 부정합률을 저감함으로써 GaN층이 가로 방향 성장하기 쉬워지는 메커니즘에 대해서는, 잘 알려진 FM(Frank-van der Merwe)형의 성장 모델에 의하여 정성적으로는 설명할 수 있다.The mechanisms by which the three-dimensional islands are generated by increasing the lattice mismatch rate can be explained qualitatively by well-known VW (Volmer-Weber) or SK (Stranski-Krastanov) have. The mechanism by which the GaN layer is likely to grow laterally by reducing the lattice mismatch rate can be qualitatively explained by a well-known FM (Frank-van der Merwe) type growth model.
또한, 본 실시형태에서는, 버퍼층으로서 AlN층을 예로 하고 있지만, Al 타깃에 C, Si, Ge, Mg, Cr, Mn 등을 5at% 미만으로 미량 첨가함으로써, C, Si, Ge, Mg, Cr, Mn 등이 5at% 미만으로 미량 첨가된 AlN층으로 해도 된다. 상기 C, Si, Ge, Mg, Cr, Mn 등은, AlN으로 이루어지는 버퍼층에 5at% 미만으로 미량 첨가되어 있으면 되므로, 상기 반응성 가스와 희가스의 혼합 가스 중에, 이들 원소를 포함하는 가스가 함유되어 있는 분위기에서 AlN으로 이루어지는 버퍼층을 성막해도 된다. 혹은, Al 타깃에 Ga를 함유시킨 Al-Ga 타깃에 의해 AlGaN층을 직접 에피택셜 성장시켜 버퍼층으로서 이용할 수도 있다. 이 경우, 타깃 중의 Ga의 함유율이 지나치게 높아지면 저융점의 Al-Ga합금이 형성되기 때문에, 제1 스퍼터링실(104) 내부에서 Al-Ga 타깃이 융해하지 않도록, Al과 Ga의 조성비를 조정하는 것이 바람직하다.In this embodiment, the AlN layer is taken as an example of the buffer layer. However, it is also possible to use an AlN layer as an example of the buffer layer. However, a small amount of less than 5 at% of C, Si, Ge, Mg, Cr, Or an AlN layer in which Mn is added in a small amount less than 5 at%. The amount of C, Si, Ge, Mg, Cr, Mn, and the like may be added to the buffer layer made of AlN in a small amount of less than 5 at%, so that a gas containing these elements is contained in the mixed gas of the reactive gas and the rare gas A buffer layer made of AlN may be formed in an atmosphere. Alternatively, the AlGaN layer may be epitaxially grown directly on the Al target by using an Al-Ga target containing Ga in the Al target to be used as a buffer layer. In this case, if the content of Ga in the target becomes excessively high, a low melting point Al-Ga alloy is formed. Therefore, the composition ratio of Al and Ga is adjusted so that the Al-Ga target does not melt in the
GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되는 AlN층을 얻기 위한 기술에 대해서는, 특허문헌 1 내지 5의 종래기술에는 개시되어 있지 않다. 일반적으로, c면 사파이어 기판 위에 AlN으로 이루어지는 버퍼층을 형성하면, 기판과의 격자 정합을 도모하려고 해도 버퍼층의 면 내에 압축 변형이 생기기 쉽다. 또한, AlN으로 이루어지는 버퍼층을 효과적으로 +c 극성으로 하기 위하여, 본 발명에서는 기판 온도를 300℃ 이상으로 하고 있지만, +c면 사파이어 기판과 AlN으로 이루어지는 버퍼층의 열팽창 계수차에 의해서도 버퍼층의 면 내에 압축 변형이 생기기 쉽다. 이러한 압축 변형을 완화하여 GaN층과의 계면에 있어서 벌크의 격자 상수 이상으로 되는 AlN층을 얻기 위한 수단은, 특별히 한정되는 것은 아니지만, 예를 들면 버퍼층의 막 두께를 통상 이용되는 10∼500㎚ 정도의 막 두께보다도 두껍게 하는 것을 들 수 있다. 예를 들면, 버퍼층의 막 두께를 1㎛보다도 두껍게 함으로써, 기판 계면에서 발생한 격자 변형을 버퍼층의 표면측에서는 완화할 수 있다.A technique for obtaining an AlN layer in which the lattice constant of the a-axis at the interface with the GaN layer is not less than the lattice constant of the bulk is not disclosed in the prior arts of Patent Documents 1 to 5. Generally, if a buffer layer made of AlN is formed on a c-plane sapphire substrate, compressive deformation is likely to occur in the surface of the buffer layer even if it is intended to achieve lattice matching with the substrate. Further, in order to effectively make the buffer layer made of AlN + c polarity, the substrate temperature is set to 300 DEG C or more in the present invention, but the + c surface is also subjected to compressive deformation in the buffer layer surface due to the difference in thermal expansion coefficient between the sapphire substrate and the AlN buffer layer. . The means for obtaining such an AlN layer at the interface with the GaN layer by relaxing such compressive strain to have a bulk lattice constant or more is not particularly limited. For example, the buffer layer may have a thickness of 10 to 500 nm Is made larger than the film thickness of the film. For example, by making the film thickness of the buffer layer larger than 1 mu m, the lattice strain generated at the substrate interface can be relaxed at the surface side of the buffer layer.
도 5는, 본 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 AlN막의, GaN층과의 계면에 있어서의 a축의 격자 상수의 막 두께 의존성의 일례를 나타내는 그래프이다. 도면 중, 점선은 벌크의 AlN의 a축의 격자 상수(0.311㎚)이다. 도 5에 나타내는 바와 같이, AlN막의 a축의 격자 상수는 AlN막의 막 두께의 증가에 의한 압축 변형의 완화에 수반해서 증가한다. 예를 들면, AlN의 막 두께를 1㎛까지 두껍게 함으로써, a축의 격자 상수를 약 0.312㎚ 정도까지 증가시킬 수 있다.5 is a graph showing an example of the film thickness dependence of the lattice constant of the a-axis at the interface with the GaN layer of the AlN film formed by the film formation method of the nitride semiconductor layer according to the present embodiment. In the figure, the dotted line is the lattice constant (0.311 nm) of the a-axis of bulk AlN. As shown in Fig. 5, the lattice constant of the a-axis of the AlN film increases with the relaxation of compressive strain due to the increase of the film thickness of the AlN film. For example, by increasing the film thickness of AlN to 1 占 퐉, the lattice constant of the a-axis can be increased to about 0.312 nm.
또한, 전술한 C, Si, Ge, Mg, Cr, Mn 등이 5at% 미만으로 미량 첨가된 AlN으로 함으로써, 버퍼층 내부에 미세한 결함 구조를 만들어 내어 버퍼층의 표면측에서 격자 변형을 완화시키는 방법이 있다. 이 방법은, 상기 원소를 포함하지 않는 AlN으로 이루어지는 버퍼층보다도 얇은 막 두께로, GaN층과의 계면에 있어서의 격자 상수 a가 벌크의 격자 상수 이상으로 되는 AlN층이 얻어지는 경우가 있어 바람직한 형태이다. 또한, AlN으로 이루어지는 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수는, 반응성 가스 유량과 희가스 유량의 비율이나 성막 시의 압력 등에 의해서도 크게 변해가기 때문에, 각각의 효과를 충분히 검토한 후 최적화를 도모하는 것이 바람직하다.A method of forming a fine defect structure in the inside of the buffer layer to alleviate the lattice strain on the surface side of the buffer layer by making AlN having a small amount of C, Si, Ge, Mg, Cr, Mn or the like added in a small amount less than 5 at% . This method is preferable because the AlN layer in which the lattice constant a at the interface with the GaN layer is larger than the bulk lattice constant can be obtained with a film thickness thinner than that of the buffer layer made of AlN not containing the above element. Further, since the lattice constant of the a-axis at the interface of the buffer layer made of AlN with the GaN layer greatly varies depending on the ratio of the reactive gas flow rate and the rare gas flow rate, the pressure at the time of film formation, etc., .
본 실시형태에서는, 버퍼층을 스퍼터링법에 의하여 형성하는 방법에 대하여 설명하고 있지만, 극성이 +c 극성으로 되도록 제어되어 있음과 함께, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되도록 제어되어 있으면 이것으로 한정되는 것은 아니다. 예를 들면, 제1 스퍼터링실(104) 대신에 MOCVD실이나 분자선 에피택시실 등을 이용해서 AlN으로 이루어지는 버퍼층을 형성하는 것도 가능하다.Although the method of forming the buffer layer by the sputtering method is described in the present embodiment, it is also possible to control the polarity to be the + c polarity, and the lattice constant of the a-axis at the interface with the GaN layer is controlled by the bulk lattice constant The present invention is not limited to this. For example, instead of the
그런데, 특허문헌 1 및 특허문헌 2에 개시된 기술에서는, AlN으로 이루어지는 버퍼층을 이용하여 있지만, +c 극성의 AlN층을 얻는 기술, 및 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 되도록 제어하는 기술에 대해서는 하등 기술되어 있지 않다. 본 발명자들의 독자적인 실험에 따르면, 특허문헌 1 및 특허문헌 2에 개시된 방법에 의하여 AlN으로 이루어지는 버퍼층을 형성해도 +c 극성의 AlN층을 얻는 것은 곤란하며, 또한 GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되도록 제어하는 것도 곤란했다. 이 때문에, 그 위의 GaN층을 평탄화하는 것도 곤란했다.In the technique disclosed in Patent Documents 1 and 2, although a buffer layer made of AlN is used, a technique of obtaining an AlN layer of + c polarity and a technique of forming a lattice constant of the a-axis at the interface with the GaN layer, There is no description about a technique for controlling the voltage to be equal to or greater than a constant. According to the independent experiments of the present inventors, it is difficult to obtain an AlN layer with a + c polarity even when a buffer layer made of AlN is formed by the method disclosed in Patent Document 1 and Patent Document 2, It is difficult to control the lattice constant to be larger than the lattice constant of the bulk. For this reason, it is also difficult to planarize the GaN layer on the GaN layer.
또한, 특허문헌 3에 개시된 기술은, GaN층의 하지로서 성막하는 버퍼층은 질화물 GaN 타깃을 이용하여 성막된 저온 GaN 버퍼층이며, 버퍼층 형성 후에 기판을 1000℃∼1100℃의 온도 범위로 가열함으로써 결정화하고 있다.The technique disclosed in Patent Document 3 is a low temperature GaN buffer layer formed by using a nitride GaN target as a buffer layer to be formed as a base of a GaN layer. After forming the buffer layer, the substrate is crystallized by heating in a temperature range of 1000 deg. C to 1100 deg. have.
그러나, 특허문헌 3에 개시된 바와 같이, 열처리에 의하여 저온 GaN 버퍼층을 결정화한 경우는, 저온 버퍼층의 일부가 승화하거나 결정화에 수반하는 응집 현상이 일어나거나 해서 버퍼층의 평탄성이 손상되기 쉽다. 이러한 버퍼층은 그 자체가 3차원 섬으로서 작용하기 때문에, GaN층의 가로 방향의 성장이 생기기 어렵다. 이 때문에, 평탄한 GaN층을 얻기 어렵기 때문에 바람직하지 않다.However, when the low-temperature GaN buffer layer is crystallized by heat treatment, as shown in Patent Document 3, a part of the low-temperature buffer layer is sublimated, or an aggregation phenomenon accompanying crystallization occurs, and the flatness of the buffer layer is liable to be damaged. Since such a buffer layer itself acts as a three-dimensional island, lateral growth of the GaN layer is difficult to occur. For this reason, it is difficult to obtain a flat GaN layer, which is not preferable.
특허문헌 4 및 특허문헌 5에는 GaN층을 형성하기 전에 버퍼층을 형성하는 것이 기재되어 있지 않다. GaN층을 형성하기 전에 버퍼층을 형성하지 않는 경우는, 평탄한 GaN층을 얻을 수 없기 때문에 바람직하지 않다.Patent Document 4 and Patent Document 5 do not disclose forming a buffer layer before forming a GaN layer. When a buffer layer is not formed before forming the GaN layer, a flat GaN layer can not be obtained, which is not preferable.
또, AlN으로 이루어지는 버퍼층의 a축의 격자 상수의 평가 방법으로서는 X선 회절법이 간편한 방법으로서 이용된다. 버퍼층 위에 수 ㎛의 두께로 GaN층이 성막되어 있는 경우는, 대칭면의 격자면 간격과 비대칭면의 격자면 간격, 및 대칭면과 비대칭면이 이루는 각으로부터, 계산에 의하여 a축의 격자 상수를 산출할 수 있다. 또한, 전자 회절법 등에 의해서 GaN층과 버퍼층의 계면에 있어서의 버퍼층의 a축의 격자 상수를 구하는 것도 가능하다. 또한, AlN으로 이루어지는 버퍼층을 성막 후, GaN층을 적층하지 않고 장치로부터 취출하고, In-plane 배치의 X선 회절법에 의해서 a축의 격자 상수를 구해도 된다. 이 방법을 이용하면, AlN으로 이루어지는 버퍼층의 최표면에서의 a축의 격자 상수를 구할 수 있다. GaN층을 적층했을 경우의 GaN층과의 계면에 있어서의 버퍼층의 a축의 격자 상수와, GaN층을 적층하지 않은 경우의 버퍼층의 a축의 격자 상수는 크게 변하지 않기 때문에, 이러한 방법을 가장 간편하게 이용할 수 있다.As an evaluation method of the lattice constant of the a-axis of the buffer layer made of AlN, the X-ray diffraction method is used as a simple method. When the GaN layer is formed on the buffer layer to a thickness of several micrometers, the lattice constant of the a-axis can be calculated from the angle formed by the lattice plane spacing of the symmetry plane, the lattice plane spacing of the asymmetric plane, and the symmetry plane and the asymmetric plane have. It is also possible to obtain the lattice constant of the a-axis of the buffer layer at the interface between the GaN layer and the buffer layer by electron diffraction or the like. After forming the buffer layer made of AlN, the GaN layer may be removed from the device without being laminated, and the lattice constant of the a-axis may be obtained by the X-ray diffraction method in the In-plane arrangement. With this method, the lattice constant of the a-axis at the outermost surface of the buffer layer made of AlN can be obtained. Since the lattice constant of the a-axis of the buffer layer at the interface with the GaN layer when the GaN layer is stacked and the lattice constant of the a-axis of the buffer layer without the GaN layer are not greatly changed, this method can be most conveniently used have.
다음으로, 제1 스퍼터링실(104)에 있어서 AlN으로 이루어지는 버퍼층을 형성한 기판(이후, 버퍼층을 형성한 기판을 기판(313)으로 표기함)을 반송실(102)의 반송 로봇(106)에 의해 제2 스퍼터링실(105)에 반송한다. 기판(313)은 대기 폭로하지 않고 제1 스퍼터링실(104)로부터 제2 스퍼터링실(105)에 반송하는 것이 바람직하다. 반송실(102)은 상시 고진공으로 유지되어 있기 때문에 버퍼층의 표면이 산화되는 것을 저감시킬 수 있다. 버퍼층의 형성 후에 기판을 대기 폭로해버리면 버퍼층의 표면에 산화물층이 형성되어, 그 후의 GaN층의 에피택셜 성장을 저해하므로 바람직하지 않다.Next, a substrate on which a buffer layer made of AlN is formed (hereinafter, a substrate on which a buffer layer is formed is referred to as a substrate 313) in the
제2 스퍼터링실(105)에 반송된 기판(313)은 가열 스테이지(305)에 직접 재치되며 500℃ 이상의 기판 온도로 설정된다. 제2 스퍼터링실(105)에서 GaN막을 에피택셜 성장시킬 때의 기판 온도로서는 500℃ 이상이 바람직하며 700℃ 이상이 바람직하다. 이러한 높은 기판 온도로 해둠으로써, 기판 위에 물리 흡착된 스퍼터링 입자(특히, 후술하는 금속상 Ga)가 기판 위에서 마이그레이션하기 쉬워져, GaN층의 가로 방향으로의 성장이 촉진된다. 즉, 기판 온도를 500℃ 이상으로 설정하는 것은 가로 방향 성장을 촉진하여 평탄한 GaN층을 얻는데 바람직한 형태이다. 또, 기판 온도를 500℃ 미만으로 하면 기판 위에 물리 흡착된 스퍼터링 입자(특히, 후술하는 금속상 Ga)가 기판 위에서 마이그레이션하기 어려워진다. 이러한 경우는, GaN층의 가로 방향으로의 성장이 촉진되기 어려워 평탄한 GaN층이 얻어지기 어려워지므로 바람직하지 않다. 또한, GaN층을 에피택셜 성장시킬 때의 기판 온도의 상한은, 특별히 한정되는 것은 아니지만, 1000℃보다 높은 온도로 하면 GaN층의 막 형성 자체를 행할 수 없어질 가능성이 있기 때문에 1000℃ 이하가 바람직하다.The
제2 스퍼터링실(105)에 반송된 기판(313)은, 제1 스퍼터링실(104)과 마찬가지로, 가열 스테이지(305)로부터 이간하여 재치하는 것도 가능하다. 그러나, 보다 높은 기판 온도를 실현하기 쉽게 할 수 있는 관점에서는, 가열 스테이지(305) 위에 기판(313)을 직접 재치하는 것은 보다 바람직한 형태이다. 가열 스테이지(305)에 정전 흡착(ESC) 기구를 설치하여, 기판 반송 후에 가열 스테이지(305)에 흡착시키면, 보다 높은 기판 온도가 실현되기 쉬워지기 때문에 더 바람직하다. 또, 제2 스퍼터링실(105)에 있어서 기판(313)을 반드시 가열 스테이지(305)로부터 이간하여 재치할 필요가 없는 것은, 하지인 버퍼층을 +c 극성으로 하여 직접 에피택셜 성장시키고 있기 때문이다. 즉, 버퍼층 위에 성막하는 GaN층은, 버퍼층의 극성을 인계하기 쉽기 때문에, 버퍼층의 +c 극성을 반영하여 +c 극성으로 되기 쉽고, 결과적으로 기판을 이간하여 재치하고 있지 않아도 평탄한 GaN층이 얻어지기 쉬운 것이다.The
제2 스퍼터링실(105)에 기판(313)을 반송한 후, 제2 스퍼터링실(105)에 가스 도입 기구(311)로부터 희가스와 반응성 가스의 혼합 가스를 도입한다. 희가스로서는 Ar 가스, 반응성 가스로서는 N2 가스가 바람직하게 이용된다. 또한, 반응성 가스 유량과 희가스 유량은 가스 도입 기구(311)에 구비된 도시하지 않은 매스 플로 컨트롤러에 의하여 제어되고, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 20% 미만으로 되어 있는 것이 바람직하며, 또한 10% 미만이 바람직하다.After the
반응성 가스 유량이 프로세스 가스 전체의 유량의 20% 이상으로 되면, 기판 위에서 마이그레이션하는 스퍼터 입자(특히, 후술하는 금속상 Ga)가 플라스마 중의 활성 질소와 반응하기 쉬워져, 충분히 마이그레이션할 수 없어진다. 이렇게 충분히 마이그레이션할 수 없는 경우는, GaN층의 가로 방향으로의 성장이 억제되어, 평탄한 GaN층이 얻어지기 어렵기 때문에 바람직하지 않다. 한편, 반응성 가스 유량을 20% 미만으로 하면, 기판 위에서 마이그레이션하는 스퍼터 입자(특히, 후술하는 금속상 Ga)가 플라스마 중의 활성 질소와 반응할 확률이 저감되어, GaN층의 가로 방향으로의 성장이 촉진된다. 그 결과, 평탄한 GaN층이 얻기 쉬워진다. 따라서, 반응성 가스 유량을 20% 미만으로 설정하는 것은 바람직한 형태이다.When the reactive gas flow rate becomes 20% or more of the flow rate of the entire process gas, the sputter particles migrating on the substrate (in particular, the metal phase Ga described below) are liable to react with the active nitrogen in the plasma and can not sufficiently migrate. If the migration can not be sufficiently performed in this way, growth in the lateral direction of the GaN layer is suppressed, and a flat GaN layer is difficult to obtain, which is not preferable. On the other hand, when the reactive gas flow rate is less than 20%, the probability that the sputter particles migrating on the substrate (in particular, the metal phase Ga described below) reacts with the active nitrogen in the plasma is reduced and the growth of the GaN layer in the lateral direction is promoted do. As a result, a flat GaN layer is easily obtained. Therefore, it is a preferable form to set the reactive gas flow rate to less than 20%.
또, 본 실시형태에 있어서, 희가스만을 이용하여 스퍼터링을 행하는 것은 바람직하지 않다. 본 발명에서 이용하는 금속 질화물 타깃인 질화물 GaNx 타깃은, 스퍼터링의 과정에서 질소 결손을 일으키기 쉬워 경시적(經時的)으로 타깃의 조성이 변화하기 쉽기 때문이다. 이렇게 경시적으로 타깃 조성이 변화해버리면, 프로세스의 재현성이 저하되어 평탄한 GaN층을 높은 재현성으로 얻는 것이 어려워진다.In this embodiment, sputtering using only a rare gas is not preferable. The nitride nitride target used in the present invention is likely to cause nitrogen deficiency in the course of sputtering, so that the composition of the target tends to change with time. If the target composition is changed over time, the reproducibility of the process is lowered, and it becomes difficult to obtain a flat GaN layer with high reproducibility.
본 실시형태에 있어서, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 0(즉, Ar 가스만)인 경우를 제외하고, 그 하한에 대해서는, 한정되는 것은 아니지만, 전술한 바와 같이, 본 발명에서 이용하는 질화물 GaNx 타깃은 스퍼터링의 과정에서 질소 결손을 일으키기 쉽다. 따라서, 질소 결손을 보상할 수 있을 정도로 반응성 가스 유량을 높여둘 필요가 있으며, 예를 들면 반응성 가스 유량/(반응성 가스 유량+희가스 유량)을 0.1% 이상 등으로 하는 것이 바람직하다.In the present embodiment, the lower limit thereof is not limited as long as the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is 0 (that is, only Ar gas) The nitride GaNx target used in the sputtering process tends to cause nitrogen deficiency in the course of sputtering. Therefore, it is necessary to increase the reactive gas flow rate to such an extent that the nitrogen deficiency can be compensated. For example, the reactive gas flow rate / (reactive gas flow rate + rare gas flow rate) is preferably 0.1% or more.
그 후, 스퍼터링용 전원(310)으로부터 스퍼터링 캐소드(308)에 전력을 인가하여, 타깃(307)의 표면에 플라스마를 발생시켜서 스퍼터링 처리를 행한다. 타깃(307)으로서는 후술하는 질화물 GaNx 타깃을 이용하며, 반응성 가스를 함유하는 플라스마를 이용하여 스퍼터링 처리를 행함으로써, 기판(313)의 표면에 GaN으로 이루어지는 에피택셜막을 성장시킬 수 있다.Thereafter, electric power is applied to the sputtering
또, 제2 스퍼터링실(105)에서 GaN층을 성막할 때에 이용되는 타깃(307)으로서는, Ga/(Ga+N)의 몰비가 53.0∼59.5%의 범위로 되는 질화물 GaNx 타깃이 바람직하다. 타깃의 조성을 이러한 범위로 함으로써, 스퍼터 입자로서 질화물상 GaNx와 금속상 Ga를 밸런스 좋게 기판 위에 공급할 수 있다. 질화물상 GaNx는 기판 위에서의 마이그레이션에는 그다지 기여하지 않고, 고밀도인 초기 핵을 형성할 것으로 생각된다. 한편, 금속상 Ga는 기판 위에서 마이그레이션하여 질화물상 GaNx에 의해서 형성된 초기 핵에 받아들여짐으로써, 가로 방향으로 성장하기 쉬워질 것으로 생각된다. 이렇게, 고밀도로 형성된 초기 핵을 기점으로 해서 가로 방향의 성장이 지속됨으로써, 평탄한 GaN층이 얻기 쉬워지는 것이다. 또, Ga/(Ga+N)의 몰비를 상기 범위로 함으로써, 타깃 표면에 융해된 금속 Ga가 석출되기 어려워져, 안정한 프로세스를 재현하기 쉬워지는 효과도 있다.The
Ga/(Ga+N)의 몰비가 53.0% 미만인 경우는, 기판 위에서 마이그레이션하는 금속상 Ga가 적어, GaN층의 가로 방향으로의 성장이 촉진되기 어렵다. 그 결과, 평탄한 GaN층이 얻어지기 어려워 바람직하지 않다. 또한, Ga/(Ga+N)의 몰비가 59.5%보다 커지면 타깃 표면에 용융한 금속 Ga가 석출되기 쉬워진다. 이러한 금속 Ga의 석출이 야기되면, 이상 방전이 발생하기 쉬워 재현성의 저하를 야기하기 쉽다. 또한, 금속 Ga의 석출에 의해서 타깃 조성이 타깃 두께 방향으로 변화하여, 평탄한 GaN층을 높은 재현성으로 얻을 수 없기 때문에 바람직하지 않다.When the molar ratio of Ga / (Ga + N) is less than 53.0%, the amount of metal Ga migrating on the substrate is small and growth of the GaN layer in the lateral direction is difficult to promote. As a result, it is difficult to obtain a flat GaN layer, which is not preferable. In addition, when the molar ratio of Ga / (Ga + N) is larger than 59.5%, molten metal Ga tends to precipitate on the target surface. If precipitation of such metal Ga is caused, an abnormal discharge tends to occur, and the reproducibility tends to be lowered. Further, the target composition changes in the target thickness direction due to the precipitation of the metal Ga, and the flat GaN layer can not be obtained with high reproducibility, which is not preferable.
다음으로, 제2 스퍼터링실(105)에 있어서 GaN으로 이루어지는 질화물 반도체층을 형성한 기판(313)을 반송실(102)의 반송 로봇(106)에 의해 반송실(102)을 통하여 로드 로크실(101)에 반송한다. 그 후, 로드 로크실(101)로부터 기판(313)을 취출하여 일련의 성막 처리를 완료한다.Next, the
그런데, 특허문헌 1 및 특허문헌 2에는, 금속 Ga 타깃을 이용함으로써 비교적 고품질인 GaN층을 스퍼터링법에 의하여 형성할 수 있는 것이 기재되어 있다.Patent Document 1 and Patent Document 2 disclose that a GaN layer of relatively high quality can be formed by sputtering by using a metal Ga target.
그러나, 특허문헌 1에 기재된 기술에서는, 금속 Ga 타깃의 표면이 용융한 상태에서 스퍼터링을 행하기 때문에, 타깃 표면에 형성된 질화물 층이 타깃 내부에 침입함으로써 타깃의 조성이 경시 변화하기 쉽다. 이 때문에, 프로세스의 안정성이 저하되어 평탄한 GaN층을 높은 재현성으로 얻는 것이 곤란해진다.However, in the technique described in Patent Document 1, since the surface of the metal Ga target is sputtered in the molten state, the nitride layer formed on the target surface intrudes into the target, and the composition of the target is liable to change over time. As a result, the stability of the process is lowered, and it becomes difficult to obtain a flat GaN layer with high reproducibility.
또한, 특허문헌 1 및 특허문헌 2에 기재된 기술에서는, 금속 Ga를 타깃으로서 이용하고 있기 때문에, 질화물 GaNx 타깃이나 질화물 GaN 타깃에 비해서, 스퍼터 입자가 금속상 Ga의 형태로 방출되기 쉬울 것으로 생각된다. 금속상 Ga가 지배적인 성장에서는, 금속상 Ga는 기판 위에서 충분히 마이그레이션하는 한편, 초기 핵의 형성 빈도는 저하되기 쉽기 때문에, GaN층의 초기 핵 밀도는 저밀도로 되기 쉬울 것으로 생각된다. 이 저밀도인 초기 핵을 기점으로 GaN층은 가로 방향으로 성장하지만, 초기 핵 밀도가 낮기 때문에 가로 방향으로 성장한 2차원 섬이 융합하기 어렵다. 2차원 섬이 융합될 때까지 2차원 섬 위에 새로운 핵이 발생하여, 결과적으로 적층 방향의 성장이 촉진되어버린다. 이 때문에, GaN층의 평탄화가 곤란해져 바람직하지 않다.Further, in the techniques described in Patent Documents 1 and 2, since metal Ga is used as a target, it is considered that the sputter particles are likely to be released in the form of metal Ga as compared with a nitride GaNx target or a nitride GaN target. In the growth dominated by metal Ga, it is considered that the initial nucleus density of the GaN layer is likely to be low because the metal phase Ga migrates sufficiently on the substrate while the formation frequency of the initial nucleus tends to decrease. The GaN layer grows laterally from this low-density initial nucleus, but since the initial nucleus density is low, the two-dimensional island grown in the lateral direction is difficult to fuse. New nuclei are generated on the two-dimensional islands until the two-dimensional islands are fused, resulting in promotion of growth in the direction of stacking. This makes it difficult to planarize the GaN layer.
또, 본 발명에서는, AlN으로 이루어지는 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 하며, 또한 극성을 +c 극성으로 하고 있다. 그러나, 가령 a축의 격자 상수를 벌크의 격자 상수 이상으로 하며, 또한 극성을 +c 극성으로 했다고 해도, 특허문헌 1 및 특허문헌 2에 기재된 금속 Ga 타깃을 이용한 경우는, GaN의 초기 핵 밀도가 높아질 수 없기 때문에 GaN층의 평탄화는 어렵다.Further, in the present invention, the lattice constant of the a-axis at the interface with the GaN layer of the buffer layer made of AlN is set to a bulk lattice constant or more and the polarity is set to + c polarity. However, even when the lattice constant of the a-axis is set to be larger than the lattice constant of the bulk and the polarity is set to the + c polarity, in the case of using the metal Ga target described in Patent Document 1 and Patent Document 2, It is difficult to planarize the GaN layer.
이렇게, 특허문헌 1 및 특허문헌 2에 기재된 기술(금속 Ga 타깃을 이용한 GaN막의 성막 방법)을 이용해도, 평탄한 GaN층을 높은 재현성으로 얻는 것은 곤란하다.In this way, it is difficult to obtain a flat GaN layer with high reproducibility even by using the technique described in Patent Document 1 and Patent Document 2 (a method of forming a GaN film using a metal Ga target).
또한, 특허문헌 3에 기재되어 있는 바와 같은 질화물 GaN 타깃을 이용할 경우, 타깃으로부터 방출된 스퍼터 입자의 대부분은 질화물상 GaNx로 되어 금속상 Ga는 그다지 방출되지 않는다. 이 때문에, 기판에 부착된 스퍼터 입자의 마이그레이션이 촉진되지 않아, 가로 방향으로의 성장이 일어나기 어렵다. 그 때문에, 평탄한 GaN층이 얻어지기 어려워 바람직하지 않다.In addition, when using a nitride GaN target as described in Patent Document 3, most of the sputter particles emitted from the target become GaNx on the nitride, and the metal Ga is not emitted much. Therefore, the migration of the sputter particles adhered to the substrate is not promoted, and growth in the lateral direction is difficult to occur. Therefore, it is difficult to obtain a flat GaN layer, which is not preferable.
또, 본 발명에서는, AlN으로 이루어지는 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상, 또한 극성을 +c 극성으로 하고 있다. 그러나, 가령 a축의 격자 상수를 벌크의 격자 상수 이상, 또한 극성을 +c 극성으로 했다고 해도, 특허문헌 3에 기재된 질화물 GaN 타깃을 이용한 경우는, 스퍼터 입자로서의 질화물 GaNx에 있어서의 마이그레이션이 촉진될 수 없으므로 GaN층의 평탄화는 어렵다.In the present invention, the lattice constant of the a-axis at the interface with the GaN layer of the buffer layer made of AlN is set to be not less than the bulk lattice constant, and the polarity is + c polarity. However, even when the lattice constant of the a-axis is set to be larger than the lattice constant of the bulk and the polarity of the polarity is set to + c polarity, in the case of using the nitride GaN target described in Patent Document 3, migration in the nitride GaNx as the sputter particles can be promoted It is difficult to planarize the GaN layer.
이렇게, 특허문헌 3에 기재된 기술(질화물 GaN 타깃을 이용한 GaN막의 성막 방법)을 이용해도, 평탄한 GaN층을 높은 재현성으로 얻는 것은 곤란하다.In this way, it is difficult to obtain a flat GaN layer with high reproducibility even by using the technique described in Patent Document 3 (a method of forming a GaN film using a nitride GaN target).
특허문헌 4에 기재된 기술에서는, Ga/(Ga+N)의 몰비가 55% 이상, 80% 이하인 질화물 GaNx 타깃을 이용하여 있지만, 특히, Ga/(Ga+N)의 몰비가 59.5%보다 커지면 타깃 표면에 용융한 금속 Ga가 석출되기 쉬워진다. 이러한 금속 Ga의 석출이 야기되면, 타깃 조성이 타깃 두께 방향으로 변화하여 평탄한 GaN층을 높은 재현성으로 얻을 수 없기 때문에 바람직하지 않다.In the technique described in Patent Document 4, a nitride GaNx target having a molar ratio of Ga / (Ga + N) of 55% or more and 80% or less is used. Especially when the mole ratio of Ga / (Ga + N) is larger than 59.5% The molten metal Ga tends to precipitate on the surface. When such metal Ga is precipitated, the target composition changes in the target thickness direction and the flat GaN layer can not be obtained with high reproducibility, which is not preferable.
특허문헌 5에 기재된 기술에서는, 금속 Ga와 질화물 GaN 중, 어느 한 쪽, 또는 양쪽의 물질을 타깃으로 하고, 스퍼터링 가스로 Ar 등의 희가스를 이용하고 있다. 질화물 GaN을 함유하는 타깃을 Ar 등의 희가스만에 의해 스퍼터링하면, 질화물 GaN이 선택 스퍼터링되어 타깃 표면의 조성이 경시 변화한다. 이 때문에, 프로세스의 재현성이 저하되어, 결과적으로 평탄한 GaN층을 높은 재현성으로 얻는 것이 곤란해지기 때문에 바람직하지 않다. 또한, 금속 Ga만을 타깃으로 이용하는 경우는, 특허문헌 1 및 특허문헌 2의 기술과 마찬가지로, 2차원 섬이 융합할 때까지 적층 방향의 성장이 생기기 쉬워, GaN층의 평탄화가 곤란해져 바람직하지 않다.In the technique described in Patent Document 5, a rare gas such as Ar is used as a target by using either or both of metal Ga and nitride GaN as sputtering gas. When the target containing nitride GaN is sputtered only with a rare gas such as Ar, the nitride GaN is selectively sputtered, and the composition of the target surface changes over time. For this reason, the reproducibility of the process is deteriorated, and consequently, it becomes difficult to obtain a flat GaN layer with high reproducibility, which is not preferable. In the case where only the metal Ga is used as a target, growth in the lamination direction tends to occur until the two-dimensional island is fused, similarly to the techniques of Patent Documents 1 and 2, and it becomes difficult to planarize the GaN layer.
본 발명에 있어서, 평탄한 GaN층을 높은 재현성으로 얻기 위해서는, 제1 구성으로서, AlN으로 이루어지는 버퍼층을 기판 위에 직접 에피택셜 성장시키고, 그 후, 질화물 GaNx 타깃을 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 20% 미만으로 되도록 설정한 상태에서 스퍼터링함으로써, 당해 버퍼층 위에 GaN층을 에피택셜 성장시키는 것이 바람직하다.In the present invention, in order to obtain a flat GaN layer with high reproducibility, a buffer layer made of AlN is directly epitaxially grown on the substrate as a first constitution, and thereafter the nitride GaNx target is reacted with a reactive gas flow rate / (reactive gas flow rate + rare gas Flow rate) is set to be less than 20%, it is preferable that the GaN layer is epitaxially grown on the buffer layer.
또한, 제2 구성으로서, 상기 제1 구성에 더하여, 당해 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 되도록 제어하고 있는 것이 보다 바람직하다. 이렇게 함으로써, 전술한 바와 같이, GaN층과 AlN층의 계면에서의 격자 부정합률이 저감되어 GaN층의 평탄화가 보다 촉진된다.In addition to the first configuration, it is preferable that, as the second configuration, the lattice constant of the a-axis at the interface with the GaN layer of the buffer layer is controlled to be equal to or larger than the bulk lattice constant. By doing so, as described above, the lattice mismatch rate at the interface between the GaN layer and the AlN layer is reduced, and the planarization of the GaN layer is further promoted.
또한, 제3 구성으로서, 상기 제1 및 제2 구성에 더하여, 당해 버퍼층이 +c 극성으로 제어되어 있는 것이 보다 바람직하다. 이렇게 함으로써, 전술한 바와 같이, -c 극성 또는 -c 극성이 혼재한 버퍼층에 비해서, 그 위에 성막하는 GaN층의 평탄화가 보다 촉진된다.As a third configuration, it is more preferable that the buffer layer is controlled to have a + c polarity in addition to the first and second configurations. By doing this, as described above, the planarization of the GaN layer to be formed thereon is further promoted as compared with the buffer layer in which -c polarity or -c polarity is mixed.
또한, 제4 구성으로서, 상기 제1 내지 제3 구성에 더하여, 상기 기판을 히터로부터 이간하여 재치하고, 당해 기판을 300℃ 이상, 1200℃ 이하의 온도로 가열해서 상기 버퍼층을 성막하는 것이 바람직하다. 이렇게 함으로써, 전술한 바와 같이, 버퍼층이 +c 극성으로 형성되기 쉬워져 GaN층의 평탄화에 효과적으로 작용한다.As a fourth configuration, in addition to the first to third configurations, it is preferable that the substrate is placed apart from the heater, and the substrate is heated to a temperature of 300 ° C or higher and 1200 ° C or lower to form the buffer layer . By doing this, as described above, the buffer layer is easily formed with the + c polarity, thereby effectively functioning in planarization of the GaN layer.
또한, 제5 구성으로서, 상기 제1 내지 제4 구성에 더하여, 당해 버퍼층을 1㎛ 이상으로 하는 것이 보다 바람직하다. 이렇게 함으로써, 전술한 바와 같이, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되기 쉬워 GaN층의 평탄화에 효과적으로 작용한다.In addition to the first to fourth structures, as the fifth structure, it is more preferable that the buffer layer is 1 mu m or more. By doing so, as described above, the lattice constant of the a-axis at the interface with the GaN layer tends to be equal to or larger than the bulk lattice constant, which effectively acts to planarize the GaN layer.
또한, 제6 구성으로서, 상기 제1 내지 제5 구성에 더하여, Ga/(Ga+N)의 몰비가 53.0%∼59.5%의 범위인 질화물 GaNx 타깃을 이용하는 것이 바람직하다. 이렇게 함으로써, 전술한 바와 같이, 스퍼터 입자로서 질화물상 GaNx와 금속상 Ga를 밸런스 좋게 기판 위에 공급할 수 있어 GaN층의 평탄화가 촉진된다. 또한, 타깃 표면에 융해된 금속 Ga가 석출되기 어려워져 안정한 프로세스를 재현하기 쉬워진다.As a sixth configuration, it is preferable to use a nitride GaNx target having a mole ratio of Ga / (Ga + N) of 53.0% to 59.5% in addition to the first to fifth configurations. By doing so, as described above, the nitride-based GaNx and the metal-phase Ga can be supplied as balanced sputter particles onto the substrate, thereby promoting the planarization of the GaN layer. In addition, metal Ga is not easily precipitated on the surface of the target, and a stable process can be easily reproduced.
그리고, 제7 구성으로서, 상기 제1 내지 제6 구성에 더하여, GaN층을 500℃ 이상, 1000℃ 이하의 온도에서 성막하는 것이 바람직하다. 이렇게 함으로써, 기판 위에 물리 흡착된 스퍼터링 입자(특히, 금속상 Ga)가 기판 위에서 마이그레이션하기 쉬워져 GaN층의 평탄화가 촉진된다.As a seventh configuration, in addition to the first to sixth configurations, the GaN layer is preferably formed at a temperature of 500 ° C or more and 1000 ° C or less. By doing so, the sputtering particles physically adsorbed on the substrate (particularly the metal phase Ga) are easily migrated on the substrate, and the planarization of the GaN layer is promoted.
또, 본 실시형태에서는 GaN층의 성막에 이용하는 타깃으로서, Ga/(Ga+N)의 몰비가 53.0%∼59.5%의 범위인 질화물 GaNx 타깃에 대하여 설명하고 있지만, 이러한 몰비의 질화물 GaNx 타깃에 Al이나 In을 더 함유시킴으로써 AlGaN, AlGaInN, InGaN 등을 성막해도 된다.In the present embodiment, a nitride GaNx target having a mole ratio of Ga / (Ga + N) of 53.0% to 59.5% is used as a target used for forming a GaN layer. However, AlGaInN, InGaN, or the like may be formed by further containing Al or In.
이상의 점에서, 평탄한 GaN층을 높은 재현성으로 얻기 위해서는, GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 되도록 제어하며, 또한 극성을 +c 극성으로 되도록 제어한 AlN 또는 AlGaN으로 이루어지는 버퍼층을 기판 위에 직접 에피택셜 성장시키고, 그 후, Ga/(Ga+N)의 몰비를 53.0%∼59.5%의 범위로 되도록 설정한 질화물 GaNx 타깃을, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 20% 미만으로 되도록 설정한 상태에서 스퍼터링함으로써, 당해 버퍼층 위에 GaN층을 에피택셜 성장시키는 것이 바람직하다.In view of the above, in order to obtain a flat GaN layer with high reproducibility, it is necessary to control the lattice constant of the a-axis at the interface with the GaN layer to be equal to or larger than the bulk lattice constant and to control the polarity to + c polarity, And a nitride GaNx target having a mole ratio of Ga / (Ga + N) set in a range of 53.0% to 59.5% was grown at a reactive gas flow rate / (reactive gas flow rate + The rare gas flow rate) is set to be less than 20%, it is preferable that the GaN layer is epitaxially grown on the buffer layer.
전술한 질화물 반도체층의 성막 방법 및 제조 장치를 이용함으로써, 스퍼터링법에 의하여 평탄한 GaN층을 높은 재현성으로 얻는 것이 가능해진다.By using the above-described method and apparatus for forming a nitride semiconductor layer, it becomes possible to obtain a flat GaN layer with high reproducibility by a sputtering method.
[제2 실시형태][Second Embodiment]
본 발명의 제2 실시형태에 따른 반도체 장치 및 그 제조 방법에 대하여 도 9를 이용해서 설명한다.A semiconductor device and a manufacturing method thereof according to a second embodiment of the present invention will be described with reference to FIG.
도 9는 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 이용하여 제조되는 반도체 장치의 일례를 나타내는 개략 단면도이다.Fig. 9 is a schematic cross-sectional view showing an example of a semiconductor device manufactured by the method for forming a nitride semiconductor layer according to the first embodiment.
우선, 본 실시형태에 따른 반도체 장치의 구조에 대하여 도 9를 이용해서 설명한다. 도 9에 나타내는 반도체 장치는 질화물 반도체 재료를 이용한 발광 다이오드(LED)의 일례이다.First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIG. The semiconductor device shown in Fig. 9 is an example of a light emitting diode (LED) using a nitride semiconductor material.
기판(400) 위에는 버퍼층(402)이 형성되어 있다. 버퍼층(402) 위에는 질화물 반도체 중간층(404)이 형성되어 있다. 질화물 반도체 중간층(404) 위에는 n형 질화물 반도체층(406)이 형성되어 있다. n형 질화물 반도체층(406) 위에는 질화물 반도체 활성층(408)이 형성되어 있다. 질화물 반도체 활성층(408) 위에는 p형 질화물 반도체층(410)이 형성되어 있다. p형 질화물 반도체층(410) 위에는 투명 전극층(412)이 형성되어 있다. 투명 전극층(412), p형 질화물 반도체층(410), 질화물 반도체 활성층(408) 및 n형 질화물 반도체층(406)의 일부의 영역은, n형 질화물 반도체층(406)의 도중까지 제거되어 있으며, 이것에 의해 노출된 n형 질화물 반도체층(406)의 상면 위에는 n형 전극(414)이 형성되어 있다. 투명 전극층(412) 위에는 p형 전극(416)이 형성되어 있다. 이렇게 구성된 반도체 적층 구조의 측면 및 상면 위에는, n형 전극(414) 및 p형 전극(416)의 적어도 일부의 영역 위를 제외하고 보호막(418)이 형성되어 있다.On the
기판(400)으로서는 예를 들면 α-Al2O3 기판을 적용할 수 있다. 버퍼층(402)을 구성하는 재료로서는 AlN 또는 AlGaN을 적용할 수 있다. 질화물 반도체 중간층(404), n형 질화물 반도체층(406), 질화물 반도체 활성층(408) 및 p형 질화물 반도체 활성층(410)을 구성하는 재료로서는, GaN, AlGaN, AlGaInN, InGaN을 적용할 수 있다. n형 질화물 반도체층(406)은 이러한 질화물 반도체 재료에 실리콘(Si)이나 게르마늄(Ge) 등의 도너 불순물을 첨가함으로써 형성된다. p형 질화물 반도체층(410)은 이러한 질화물 반도체 재료에 마그네슘(Mg)이나 아연(Zn) 등의 억셉터 불순물을 첨가함으로써 형성된다. 질화물 반도체 활성층(408)으로서는, 특별히 한정되는 것은 아니지만, 예를 들면 이러한 질화물 반도체 재료에 의해 형성한 다중 양자 우물(MQW) 구조의 활성층을 적용할 수 있다.
다음으로, 본 실시형태에 따른 반도체 장치의 제조 방법의 일례에 대하여 도 9를 이용해서 설명한다.Next, an example of a manufacturing method of the semiconductor device according to the present embodiment will be described with reference to FIG.
우선, 기판(400) 위에, 예를 들면 스퍼터링법에 의해, 버퍼층(402), 질화물 반도체 중간층(404), n형 질화물 반도체층(406), 질화물 반도체 활성층(408), p형 질화물 반도체층(410), 투명 전극층(412)을 순차 퇴적한다. 여기에서, 버퍼층(402)에서부터 p형 질화물 반도체층(410)의 성막까지의 공정에는 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 적용 가능하다. 스퍼터링실(104)에서 성막하는 버퍼층이 버퍼층(402)에 대응한다. 스퍼터링실(105)에서 성막하는 질화물 반도체층이, 질화물 반도체 중간층(404), n형 질화물 반도체층(406), 질화물 반도체 활성층(408), p형 질화물 반도체층(410) 중의 적어도 일부에 대응한다. 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 이용함으로써, 이들 질화물 반도체층의 평탄성을 유지하면서, 전술한 질화물 반도체 적층 구조를 형성할 수 있다. 또한, 버퍼층(402)에서부터 p형 질화물 반도체층(410)까지를 성막한 후, 투명 전극층(412)을 성막하기 전에 p형 질화물 반도체층(410)에 있어서의 억셉터 불순물을 활성화하기 위한 어닐 공정을 마련해도 된다.First, a
다음으로, 포토리소그래피 및 드라이 에칭에 의해, 투명 전극층(412), p형 질화물 반도체층(410), 질화물 반도체 활성층(408) 및 n형 질화물 반도체층(406)의 일부의 영역을 n형 질화물 반도체층(406)의 도중까지 제거한다.Next, a portion of the
다음으로, 이렇게 형성한 질화물 반도체 적층 구조의 측면 및 상면 위에 보호막(418)을 형성한다.Next, a
다음으로, 포토리소그래피 및 드라이 에칭에 의해, 보호막(418)에 n형 질화물 반도체층(406)에 도달하는 개구부를 형성한 후, 리프트 오프법 등에 의해 n형 질화물 반도체층(406)에 접속된 n형 전극(414)을 형성한다. 마찬가지로, 보호막(418)에 투명 전극층(412)에 도달하는 개구부를 형성한 후, 리프트 오프법 등에 의해 투명 전극층(412)에 접속된 p형 전극(416)을 형성한다.Next, an opening reaching the n-type
이렇게 해서, 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 이용하여 반도체 장치를 제조함으로써, 평탄성 및 결정성이 우수한 질화물 반도체층의 적층 구조의 형성이 가능해져, 발광 효율이 높은 고성능의 발광 다이오드를 실현하는 것이 가능해진다.Thus, by fabricating the semiconductor device using the film forming method of the nitride semiconductor layer according to the first embodiment, it is possible to form a laminated structure of the nitride semiconductor layers excellent in flatness and crystallinity, and a high-performance light emitting diode Can be realized.
[변형 실시형태][Modified embodiment]
본 발명은, 상기 실시형태에 한하지 않고 각종 변형이 가능하다.The present invention is not limited to the above-described embodiment, and various modifications are possible.
예를 들면, 도 1 내지 도 3에 나타내는 성막 장치는 각각 일례를 나타낸 것에 지나지 않으며, 본 발명의 취지를 일탈하지 않는 범위에서 적절히 수정이나 변형이 가능하다. 예를 들면, 도 1의 성막 장치에 있어서, 스퍼터링실은 3개 이상 설치해도 되며, 또한 이들 중 적어도 1개를 다른 성막 장치(예를 들면 CVD 장치)로 변경해도 된다.For example, the film forming apparatuses shown in Figs. 1 to 3 are merely examples, and modifications and variations are possible without departing from the gist of the present invention. For example, in the film forming apparatus of Fig. 1, three or more sputtering chambers may be provided, and at least one of them may be changed to another film forming apparatus (for example, a CVD apparatus).
또한, 상기 제1 실시형태에서 나타낸 프로세스 조건은 본 발명자들이 이용한 전형적인 실험 장치에 있어서 얻어진 것이다. 구체적인 프로세스 조건은, 상기 실시형태에 기재한 버퍼층 및 질화물 반도체층에 특유의 성질을 실현할 수 있도록, 사용하는 성막 장치 등에 따라서 적절히 최적화하는 것이 바람직하다.The process conditions shown in the first embodiment were obtained in a typical experimental apparatus used by the present inventors. The specific process conditions are preferably optimized appropriately in accordance with the film forming apparatus to be used so as to realize characteristics inherent to the buffer layer and the nitride semiconductor layer described in the above embodiment.
또한, 상기 제2 실시형태에서는, 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 적용한 반도체 장치의 일례로서 발광 다이오드를 나타냈지만, 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 적용 가능한 디바이스는 이것으로 한정되는 것은 아니다. 예를 들면, 발광 다이오드 외, 반도체 레이저, 광반도체 증폭기, 반도체 수광 소자, HEMT, MESFET 등, 질화물 반도체를 이용한 각종 반도체 장치에 적용할 수 있다.In the second embodiment, a light emitting diode is shown as an example of a semiconductor device to which the method for forming a nitride semiconductor layer according to the first embodiment is applied. However, a device capable of applying the method for forming a nitride semiconductor layer according to the first embodiment Is not limited to this. For example, the present invention can be applied to various semiconductor devices using a nitride semiconductor, such as a light emitting diode, a semiconductor laser, an optical semiconductor amplifier, a semiconductor light receiving element, a HEMT, and a MESFET.
또한, 상기 실시형태는 본 발명을 적용할 수 있는 몇가지 태양을 예시한 것에 지나지 않으며, 본 발명의 취지를 일탈하지 않는 범위에서 적절히 수정이나 변형을 행해도 무방하다.It is to be understood that the above-described embodiments are merely illustrative of some aspects to which the present invention can be applied, and modifications and modifications may be appropriately made without departing from the spirit of the present invention.
[실시예][Example]
이하에, 상기 실시형태에 의거한 본 발명의 실시예에 대하여 비교예와 함께 설명한다.Hereinafter, examples of the present invention based on the above embodiments will be described together with a comparative example.
(실시예)(Example)
우선, 도 1에 나타내는 스퍼터링 장치의 로드 로크실(101)에 c면 사파이어 기판을 도입하고, 도시하지 않은 배기 기구를 이용하여 로드 로크실(101)을 진공으로 배기했다.First, a c-plane sapphire substrate was introduced into the
다음으로, 반송실(102)의 반송 로봇(106)을 이용하여 전처리실(103)에 기판을 반송하고, 기판 온도가 800℃ 이상으로 되도록 예비 가열을 행했다. 또, 이에 따라, 다음 공정에 있어서의 기판의 승온 시간을 단축하거나, 기판이나 기판 반송용의 트레이에 흡착된 물이 탈리됨으로써, 다음 공정에서 형성하는 버퍼층의 품질이 향상되거나 프로세스의 재현성이 향상되기 쉬워진다.Next, the substrate was transferred to the
그 후, 반송실(102)의 반송 로봇(106)을 이용하여 제1 스퍼터링실(104)에 기판을 반송하고, 스퍼터링법에 의해서 AlN으로 이루어지는 버퍼층을 기판 위에 직접 에피택셜 성장시켰다. 또, AlN으로 이루어지는 버퍼층을 에피택셜 성장시키는 제1 스퍼터링실(104)로서는, 도 2와 같은 정지 대향형의 스퍼터링실을 이용했다. 또한, 버퍼층의 성막 조건은 이하와 같이 했다.Thereafter, the substrate was transported to the
(버퍼층의 성막 조건)(Conditions for forming the buffer layer)
·기판 : c면 사파이어 기판· Substrate: c-plane sapphire substrate
·성막 방식 : 정지 대향 성막· Film formation method:
·성막 전의 도달 압력 : 1.0×10-4PaThe final pressure before film formation: 1.0 × 10 -4 Pa
·타깃 : Al· Target: Al
·성막 시의 기판 온도 : 700℃Substrate temperature during film formation: 700 ° C
·성막 시의 압력 : 1.3PaPressure at the time of film formation: 1.3 Pa
·성막 시의 스퍼터링 가스 : Ar+N2(N2 유량/(N2 유량+Ar 유량) : 20%)Sputtering gas at the time of film formation: Ar + N 2 (N 2 flow rate / (N 2 flow rate + Ar flow rate): 20%)
·성막 시의 고주파 전력 : 2500W· High-frequency power at the time of film formation: 2500 W
·버퍼층의 막 두께 : 1.1㎛Film thickness of the buffer layer: 1.1 mu m
·기판과 히터의 기판 대향면으로부터 거리 : 2㎜Distance from the substrate facing surface of the substrate and the heater: 2 mm
상기 조건에서 기판 위에 AlN막을 에피택셜 성장시킨 바, +c 극성이며, 또한 GaN층과의 계면(AlN층의 표면)에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되는 AlN으로 이루어지는 버퍼층이 얻어졌다. 또, 본 실시예에 있어서, N2 유량/(N2 유량+Ar 유량)을 50% 이상으로 한 바, -c 극성이 혼재한 AlN막이 얻어졌다. 또한, 버퍼층의 막 두께를 500㎚ 미만으로 한 경우는, GaN층과의 계면(AlN층의 표면)에 있어서의 a축의 격자 상수가 벌크의 격자 상수 미만의 AlN으로 이루어지는 버퍼층이 얻어졌다.The AlN film is epitaxially grown on the substrate under the above conditions to form a buffer layer made of AlN having a + c polarity and a lattice constant of the a-axis at the interface with the GaN layer (the surface of the AlN layer) . In this embodiment, when the N 2 flow rate / (N 2 flow rate + Ar flow rate) is 50% or more, an AlN film in which -c polarity is mixed is obtained. When the thickness of the buffer layer is less than 500 nm, a buffer layer made of AlN having a lattice constant of the a-axis less than the lattice constant of the bulk at the interface (the surface of the AlN layer) with the GaN layer is obtained.
다음으로, 반송실(102)의 반송 로봇(106)을 이용하여 제2 스퍼터링실(105)에 기판을 반송하고, 스퍼터링법에 의해서 GaN층을 AlN으로 이루어지는 버퍼층 위에 에피택셜 성장시켰다. 또, GaN층을 에피택셜 성장시키는 제2 스퍼터링실(105)로서는, 도 3과 같은 오프셋형의 스퍼터링실을 이용하고, GaN층의 성막 조건은 이하와 같이 했다.Next, the substrate was transported to the
(GaN층의 성막 조건)(Conditions for forming the GaN layer)
·기판 : c면 사파이어 기판· Substrate: c-plane sapphire substrate
·성막 방식 : 오프셋 성막· Film formation method: offset film formation
·성막 전의 도달 압력 : 1.0×10-4PaThe final pressure before film formation: 1.0 × 10 -4 Pa
·타깃 : 질화물 GaNx(Ga/(Ga+N)의 몰비 : 53.0∼59.5%)Target: Nitride GaNx (Ga / (Ga + N) mole ratio: 53.0 to 59.5%)
·성막 시의 기판 온도 : 850℃Substrate temperature during film formation: 850 ° C
·성막 시의 압력 : 0.13PaPressure at the time of film formation: 0.13 Pa
·성막 시의 프로세스 가스 : Ar+N2(N2 유량/(N2 유량+Ar 유량) : 5%)Process gas at the time of film formation: Ar + N 2 (N 2 flow rate / (N 2 flow rate + Ar flow rate): 5%)
·성막 시의 고주파 전력 : 1000W· High-frequency power at the time of film formation: 1000 W
도 6은 상기 조건에서 성막한 GaN층의 단면 구조를 나타내는 단면 TEM(투과형 전자현미경)상이다. 도 6에 나타내는 바와 같이, 상기 조건에서 GaN층을 에피택셜 성장시킴으로써 평탄한 GaN층을 얻을 수 있었다. 이러한 GaN층이 형성되면 육안 관찰로는 미러상으로서 관측할 수 있다. 또한, 도 6에서는 막 두께를 400㎚로 한 GaN층을 나타내고 있으며, 부분적으로 볼록부 구조가 관측되고 있지만, 더 후막화(厚膜化)하거나 성막 조건을 최적화함으로써, 이러한 볼록부 구조를 저감시킬 수 있다.6 is a cross-sectional TEM (transmission electron microscope) image showing a sectional structure of the GaN layer formed under the above conditions. As shown in Fig. 6, a flat GaN layer could be obtained by epitaxially growing a GaN layer under the above conditions. When such a GaN layer is formed, it can be observed as a mirror image by visual observation. 6 shows a GaN layer having a film thickness of 400 nm and a convex structure is partially observed. However, by making the film thicker or optimizing film forming conditions, the convex structure can be reduced .
또, AlN으로 이루어지는 버퍼층의 a축의 격자 상수가 벌크의 격자 상수 미만인 경우는, GaN층의 평탄성이 손상되어 탁한 표면으로 되었다. 또한, -c 극성이 혼재한 AlN층을 이용하는 경우도, GaN층의 평탄성이 손상되어 탁한 표면으로 되었다. 또한, 본 실시예에 있어서, N2 유량/(N2 유량+Ar 유량)을 20% 이상으로 한 경우도, GaN층의 평탄성이 손상되어 탁한 표면으로 되었다.When the lattice constant of the a-axis of the buffer layer made of AlN is less than the lattice constant of the bulk, the flatness of the GaN layer is impaired and the surface becomes cloudy. Also, when the AlN layer in which the -c polarity is mixed is used, the flatness of the GaN layer is also impaired and the surface becomes cloudy. Also, in this embodiment, when the N 2 flow rate / (N 2 flow rate + Ar flow rate) was set to 20% or more, the flatness of the GaN layer was impaired and the surface became cloudy.
또한, 본 실시예와 마찬가지의 성막 처리를 복수 회 실시해도 상기와 동등한 GaN막이 높은 재현성으로 얻어졌다.In addition, even when the same film-forming process as in the present example was carried out a plurality of times, the GaN film equivalent to the above was obtained with high reproducibility.
즉, 본 실시예에 의해 평탄한 GaN막을 높은 재현성으로 얻을 수 있었다.That is, according to this embodiment, a flat GaN film can be obtained with high reproducibility.
[비교예 1][Comparative Example 1]
본 발명의 비교예 1로서, 특허문헌 1 및 특허문헌 2에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다.As Comparative Example 1 of the present invention, the flatness and reproducibility of the GaN layer in the case of using the techniques described in Patent Document 1 and Patent Document 2 will be described.
본 비교예에서는, GaN층의 형성에 액상의 금속 Ga 타깃 또는 고체상의 금속 Ga 타깃을 이용했다. GaN층 중에 금속 Ga가 받아들여지는 것을 방지하기 위해, GaN층을 성막할 때의 프로세스 가스로서는 Ar 유량 : 80sccm, N2 유량 : 20sccm을 이용했다. 또한, 본 비교예에서는 금속 Ga 타깃을 이용하기 위해, 제1 스퍼터링실(104) 및 제2 스퍼터링실(105)로서는 각각, 도 2 및 도 3의 상하가 반전된 구조의 스퍼터링 장치를 이용했다. 그 밖의 조건에 대해서는 상기 실시예와 마찬가지로 했다.In this comparative example, a liquid metal Ga target or a solid metal Ga target was used for forming the GaN layer. In order to prevent the metal Ga from being received in the GaN layer, an Ar flow rate of 80 sccm and an N 2 flow rate of 20 sccm were used as a process gas for forming the GaN layer. In this comparative example, the sputtering apparatus of FIGS. 2 and 3 having inverted upper and lower structures was used as the
도 7은 상기 조건에서 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상이다. 상기 조건에서 성막한 AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수는 상기 실시예와 마찬가지였다. 그러나, 이 버퍼층 위에 성막한 GaN층의 모폴로지는 도 7에 나타내는 바와 같아, 상기 실시예에 비해서 평탄성이 나빠져 있는 것을 알 수 있었다. 또한, 도 7에서는 막 두께를 450㎚ 정도로 한 GaN층을 나타내고 있지만, 막 두께를 증가시켜도 평탄성이 개선되는 것은 아니었다. 또한, AlN으로 이루어지는 버퍼층의 극성이나 격자 상수를 변화시켜도, 도 7과 같은 모폴로지가 크게 개선되는 것은 아니었다.7 is a cross-sectional TEM image showing the cross-sectional structure of the GaN layer formed under the above conditions. The lattice constant of the a-axis at the interface with the GaN layer of the buffer layer made of AlN film formed under the above conditions was the same as in the above example. However, the morphology of the GaN layer formed on this buffer layer is as shown in Fig. 7, and it is found that the flatness is worse than in the above embodiment. In Fig. 7, a GaN layer having a film thickness of about 450 nm is shown, but even if the film thickness is increased, the flatness is not improved. Also, even if the polarity or lattice constant of the buffer layer made of AlN is changed, the morphology shown in Fig. 7 is not greatly improved.
도 7은, 고체상 금속 Ga 타깃을 이용하여 성막된 GaN층의 단면 TEM상이지만, 액상 Ga 타깃을 이용한 경우도 마찬가지였다. 또한, 마찬가지의 평가를 반복하여 행하면, 액상 Ga 타깃을 이용하는 경우는, 타깃이 경시 변화하여 양호한 재현성이 얻어지지 않았다.Fig. 7 shows a cross-sectional TEM image of a GaN layer formed using a solid metal Ga target, but the case was also the same when a liquid Ga target was used. When the same evaluation is repeatedly performed, when the liquid Ga target is used, good reproducibility can not be obtained because the target changes with time.
본 비교예의 결과로부터, 평탄한 GaN막을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 1 및 특허문헌 2에 기재된 기술로는 달성할 수 없는 것을 알 수 있었다.From the results of this comparative example, it was found that the object of the present invention to obtain a flat GaN film with high reproducibility can not be attained by the techniques described in Patent Document 1 and Patent Document 2.
[비교예 2][Comparative Example 2]
본 발명의 비교예 2로서, 특허문헌 3에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다. 즉, 질화물 GaN 타깃을 이용하여 저온 GaN 버퍼층을 형성한 후에, 기판을 1000℃∼1100℃의 온도 범위로 가열함으로써 버퍼층을 결정화시키고, 그 후, 질화물 GaN 타깃을 이용하여 스퍼터링법에 의해서 GaN층을 성막한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다.As Comparative Example 2 of the present invention, the flatness and reproducibility of the GaN layer when the technique described in Patent Document 3 is used will be described. That is, after a low-temperature GaN buffer layer is formed using a nitride GaN target, the substrate is heated to a temperature range of 1000 ° C to 1100 ° C to crystallize the buffer layer. Thereafter, a GaN layer is formed by a sputtering method using a nitride GaN target The flatness and reproducibility of the GaN layer in the case of film formation will be described.
본 비교예에서는, 제1 스퍼터링실(104)에 있어서 질화물 GaN 타깃을 이용하여 실온에서 저온 GaN 버퍼층을 형성하고, 그 후, 전처리실(103)에 있어서 기판을 1000℃에서 열처리함으로써 저온 버퍼층을 결정화했다. 그 후, 제2 스퍼터링실(105)에 있어서, 결정화한 버퍼층 위에 질화물 GaN 타깃을 이용하여 GaN층을 성막했다. 그 밖의 조건에 대해서는 상기 실시예와 마찬가지로 했다.In this comparative example, a low-temperature GaN buffer layer is formed at room temperature using a nitride GaN target in the
도 8은 상기 조건에서 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상이다. 도 8에 나타내는 바와 같이, 상기 조건에서 성막한 GaN층은 상기 실시예의 조건에서 성막한 GaN층에 비해서 평탄성이 나쁜 것을 알 수 있다. 또한, 도 8에서는 막 두께를 180㎚ 정도로 한 GaN층을 나타내고 있지만, 막 두께를 증가시켜도 평탄성이 개선되는 것은 아니었다. 또한, 재현성의 평가를 행하면, 도 8과 마찬가지의 평탄성이 나쁜 GaN층밖에 얻어지지 않았다. 또, 본 비교예에 있어서, 본 발명에 따른 버퍼층, 즉 +c 극성이며, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되는 AlN으로 이루어지는 버퍼층을 이용해도 도 8과 마찬가지의 결과가 얻어졌다.8 is a cross-sectional TEM image showing the cross-sectional structure of the GaN layer formed under the above conditions. As shown in Fig. 8, it can be seen that the GaN layer formed under the above conditions is inferior in planarity to the GaN layer formed under the conditions of the above embodiment. In Fig. 8, the GaN layer has a film thickness of about 180 nm. However, even if the film thickness is increased, the flatness is not improved. When the reproducibility was evaluated, only a GaN layer having poor flatness as in Fig. 8 was obtained. In this comparative example, even if the buffer layer according to the present invention, that is, the buffer layer made of AlN having the + c polarity and having the lattice constant of the a-axis at the interface with the GaN layer is larger than the bulk lattice constant, The same result was obtained.
본 비교예의 결과로부터, 평탄한 GaN층을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 3에 기재된 기술로는 달성할 수 없는 것을 알 수 있었다.From the results of this comparative example, it was found that the object of the present invention to obtain a flat GaN layer with high reproducibility can not be achieved by the technique described in Patent Document 3.
[비교예 3][Comparative Example 3]
본 발명의 비교예 3으로서, 특허문헌 4에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다. 특히, Ga/(Ga+N)의 몰비가 59.5%보다 많고 80% 이하인 질화물 GaNx 타깃을 이용하여, 스퍼터링법에 의해서 GaN막을 성막했을 경우의 GaN막의 평탄성 및 재현성에 대하여 설명한다. 또, 본 비교예에서는, Ga/(Ga+N)의 몰비가 80%인 질화물 GaNx 타깃을 이용하는 것 외에는, 버퍼층과 GaN층의 성막 장치와 성막 조건은 상기 실시예와 마찬가지로 했다.As Comparative Example 3 of the present invention, the flatness and reproducibility of the GaN layer when the technique described in Patent Document 4 is used will be described. In particular, the flatness and reproducibility of the GaN film when the GaN film is formed by the sputtering method using the nitride GaNx target having a mole ratio of Ga / (Ga + N) of more than 59.5% and not more than 80% will be described. In this comparative example, the nitride-based GaNx target having a Ga / (Ga + N) molar ratio of 80% was used, and the apparatus for forming the buffer layer and the GaN layer and the film forming conditions were the same as those in the above embodiment.
본 비교예에서는, GaN층의 성막 시, 타깃 표면으로부터 금속 Ga가 석출되어 복수 회에 걸쳐서 이상 방전이 발생했다. 이 때문에, 안정한 성막이 곤란했다. 또한, 이상 방전이 발생하지 않은 경우도, 타깃의 조성이 경시적으로 변화하여, 결과적으로 GaN층의 평탄성이 경시적으로 변화했다.In this comparative example, at the time of forming the GaN layer, the metal Ga was precipitated from the target surface, and an anomalous discharge occurred a plurality of times. As a result, stable film formation was difficult. In addition, even when an abnormal discharge did not occur, the composition of the target varied with time, and as a result, the flatness of the GaN layer changed over time.
본 비교예의 결과로부터, 평탄한 GaN막을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 4에 기재된 기술만으로는 달성할 수 없는 것을 알 수 있었다.From the results of this comparative example, it was found that the object of the present invention to obtain a flat GaN film with high reproducibility can not be attained only by the technique described in Patent Document 4.
[비교예 4][Comparative Example 4]
본 발명의 비교예 4로서, 특허문헌 5에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다. 즉, 금속 Ga와 질화물 GaN 중, 어느 한쪽의 물질 또는 양쪽의 물질을 타깃으로 하고, 스퍼터링 가스로 Ar을 이용하여 상기 타깃을 스퍼터링해서 기판 위에 스퍼터 입자를 공급하는 공정과, 라디칼총으로부터 N을 함유하는 라디칼을 기판에 공급하는 공정을 번갈아 반복함으로써, GaN층을 성막했을 경우의 GaN층의 평탄성에 대하여 설명한다. 또, 본 비교예에서는, GaN층의 성막에 이용하는 타깃으로서 질화물 GaN 타깃을 이용하고 있으며, 당해 질화물 GaN 타깃을 Ar 가스를 이용하여 스퍼터링하고 있다. 또한, 본 비교예에 있어서, 도 3에 나타내는 스퍼터링 장치의 한쪽의 스퍼터링 캐소드(308)에 질화물 GaN 타깃을 배치하고, 다른 쪽의 스퍼터링 캐소드(308)를 라디칼총으로 치환한 스퍼터링 장치에 의해 GaN층의 성막을 행했다. 또, 특허문헌 5에서는, 타깃의 전면(前面)의 공간에 라디칼총의 전면의 공간과 분리하기 위한 분리 용기를 설치하여, 반응성 가스와 타깃의 반응을 억제하고 있다.As Comparative Example 4 of the present invention, the flatness and reproducibility of the GaN layer when the technique described in Patent Document 5 is used will be described. That is, there is provided a method of manufacturing a sputtering target, comprising the steps of: sputtering the target by using a sputtering gas as a target of either or both of a metal Ga and a nitride GaN to supply sputter particles onto the substrate; The step of feeding the radical to the substrate is alternately repeated to explain the flatness of the GaN layer when the GaN layer is formed. In this comparative example, a nitride GaN target is used as a target used for forming a GaN layer, and the nitride GaN target is sputtered using Ar gas. In this comparative example, a sputtering apparatus in which a nitride GaN target was disposed on one
본 비교예에 있어서도, 이러한 분리 용기를 설치하여 반응성 가스와 타깃의 반응을 억제시킴과 함께 스퍼터 입자를 기판에 공급하는 공정과, 라디칼총으로부터 N을 함유하는 라디칼을 기판에 공급하는 공정을 번갈아 반복하도록 했다. 그 밖의 버퍼층 및 GaN층의 성막 조건은 상기 실시예와 마찬가지로 했다.In this comparative example, the separation vessel is provided to suppress the reaction between the reactive gas and the target, and the step of feeding the sputter particles to the substrate and the step of supplying the radical containing N from the radical gun to the substrate are alternately repeated I will. The conditions for forming the buffer layer and the GaN layer were the same as those of the above embodiment.
상기한 바와 같이 하여 GaN층을 성막한 바, 도 8에 나타낸 것과 마찬가지의 모폴로지를 갖는 평탄성이 떨어진 GaN층이 얻어졌다. 또한, 재현성의 평가를 행한 바, 타깃이 경시 변화하여 양호한 재현성이 얻어지지 않았다.When the GaN layer was formed as described above, a GaN layer having a morphology similar to that shown in Fig. 8 and having a reduced flatness was obtained. Further, when the reproducibility was evaluated, good reproducibility was not obtained because the target varied with time.
본 비교예의 결과로부터, 평탄한 GaN층을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 5에 기재된 기술로는 달성할 수 없는 것을 알 수 있었다.From the results of this comparative example, it was found that the object of the present invention to obtain a flat GaN layer with high reproducibility can not be achieved by the technique described in Patent Document 5. [
100 : 성막 장치
101 : 로드 로크실
102 : 반송실
103 : 전처리실
104 : 제1 스퍼터링실
105 : 제2 스퍼터링실
106 : 반송 로봇
201, 301 : 진공 용기
203, 308 : 스퍼터링 캐소드
204, 307 : 타깃
207, 310 : 스퍼터링용 전원
209 : 히터
211 : 기판 재치 기구
212, 313 : 기판
305 : 가열 스테이지100: Deposition device
101: Road lock room
102: Carrier
103: Pretreatment room
104: first sputtering chamber
105: second sputtering chamber
106: Transfer robot
201, 301: Vacuum container
203, 308: sputtering cathode
204, 307: target
207, 310: Sputtering power source
209: Heater
211: Substrate placement mechanism
212, 313: substrate
305: Heating stage
Claims (12)
상기 버퍼층 위에, Ga와 GaN을 함유하는 금속 질화물 타깃을 이용하고, 질소를 함유하는 반응성 가스의 유량을 프로세스 가스 전체의 유량의 10% 미만으로 해서, 스퍼터링법에 의해, 적어도 GaN을 함유하는 질화물 반도체층을 에피택셜 성장시키는 공정
을 갖는 것을 특징으로 하는 질화물 반도체층의 성막 방법.A step of epitaxially growing a buffer layer made of AlN or AlGaN on a substrate,
A metal nitride target containing Ga and GaN is used on the buffer layer and the flow rate of the reactive gas containing nitrogen is set to be less than 10% of the flow rate of the entire process gas, and the nitride semiconductor containing at least GaN A step of epitaxially growing a layer
And forming a nitride semiconductor layer on the nitride semiconductor layer.
상기 버퍼층은, 상기 질화물 반도체층과의 계면에서의 a축의 격자 상수가 벌크의 격자 상수 이상인
것을 특징으로 하는 질화물 반도체층의 성막 방법.The method according to claim 1,
Wherein the buffer layer has a lattice constant of the a-axis at the interface with the nitride semiconductor layer is not less than a bulk lattice constant
Wherein the nitride semiconductor layer is formed on the substrate.
상기 버퍼층은, +c 극성을 갖는
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The buffer layer has a + c polarity
Wherein the nitride semiconductor layer is formed on the substrate.
상기 버퍼층을 에피택셜 성장시키는 공정에서는, 상기 기판을, 상기 기판으로부터 이간하여 배치된 히터로부터의 복사열에 의해, 300℃ 이상, 1200℃ 이하의 온도로 가열하는
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
In the step of epitaxially growing the buffer layer, the substrate is heated to a temperature of 300 ° C or higher and 1200 ° C or lower by radiation heat from a heater disposed apart from the substrate
Wherein the nitride semiconductor layer is formed on the substrate.
상기 버퍼층은, 1㎛ 이상의 막 두께를 갖는
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The buffer layer has a thickness of 1 mu m or more
Wherein the nitride semiconductor layer is formed on the substrate.
상기 버퍼층은, 스퍼터링법에 의해 형성하는
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The buffer layer is formed by a sputtering method
Wherein the nitride semiconductor layer is formed on the substrate.
상기 금속 질화물 타깃은, Ga/(Ga+N)의 몰비가, 53.0%∼59.5%의 범위인
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The metal nitride target preferably has a molar ratio of Ga / (Ga + N) of 53.0% to 59.5%
Wherein the nitride semiconductor layer is formed on the substrate.
상기 질화물 반도체층은, 500℃ 이상, 1000℃ 이하의 온도에서 성막하는
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The nitride semiconductor layer is formed at a temperature of 500 ° C or higher and 1000 ° C or lower
Wherein the nitride semiconductor layer is formed on the substrate.
상기 질화물 반도체층은, GaN, AlGaN, InGaN 또는 AlGaInN인
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The nitride semiconductor layer may be made of GaN, AlGaN, InGaN or AlGaInN
Wherein the nitride semiconductor layer is formed on the substrate.
상기 기판은, c면 사파이어 기판인
것을 특징으로 하는 질화물 반도체층의 성막 방법.3. The method according to claim 1 or 2,
The substrate is a c-plane sapphire substrate
Wherein the nitride semiconductor layer is formed on the substrate.
것을 특징으로 하는 반도체 장치의 제조 방법.A method of manufacturing a nitride semiconductor light emitting device, comprising the steps of epitaxially growing the buffer layer and the nitride semiconductor layer on a substrate by the method of forming a nitride semiconductor layer according to any one of claims 1 to 5
Wherein the semiconductor device is a semiconductor device.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014147964 | 2014-07-18 | ||
JPJP-P-2014-147964 | 2014-07-18 | ||
PCT/JP2015/001479 WO2016009577A1 (en) | 2014-07-18 | 2015-03-17 | Method for forming nitride semiconductor layer and method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160020401A KR20160020401A (en) | 2016-02-23 |
KR101687595B1 true KR101687595B1 (en) | 2016-12-19 |
Family
ID=55078092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157024926A KR101687595B1 (en) | 2014-07-18 | 2015-03-17 | Film forming method of nitride semiconductor layer and manufacturing method of semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6001194B2 (en) |
KR (1) | KR101687595B1 (en) |
TW (1) | TWI567214B (en) |
WO (1) | WO2016009577A1 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3998370A1 (en) | 2015-03-30 | 2022-05-18 | Tosoh Corporation | Gallium nitride-based film and method for manufacturing same |
JP6588349B2 (en) * | 2016-01-26 | 2019-10-09 | ヤマト科学株式会社 | Containment system |
EP3464689A4 (en) | 2016-05-26 | 2020-07-22 | Robbie Jorgenson | Group iiia nitride growth system and method |
TWI825187B (en) * | 2018-10-09 | 2023-12-11 | 日商東京威力科創股份有限公司 | Method for forming nitride semiconductor film |
EP4130331A4 (en) * | 2020-03-30 | 2023-08-16 | Tosoh Corporation | Laminated film, structure including laminated film, semiconductor element, electronic device, and method for producing laminated film |
DE112021004352T5 (en) * | 2020-09-29 | 2023-06-01 | Shibaura Mechatronics Corp. | FILM EDUCATION DEVICE AND FILM EDUCATION METHOD |
JPWO2022176422A1 (en) * | 2021-02-19 | 2022-08-25 | ||
WO2023218840A1 (en) * | 2022-05-10 | 2023-11-16 | 株式会社ジャパンディスプレイ | Film formation device and film formation method for gallium nitride film |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035805A (en) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii group nitride compound semiconductor thin film, method of forming same, semiconductor device and manufacture thereof |
JP2002176197A (en) * | 2000-05-22 | 2002-06-21 | Ngk Insulators Ltd | Substrate for photonic device and its fabricating method |
JP2014091852A (en) * | 2012-11-02 | 2014-05-19 | Tosoh Corp | Gallium nitride target |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6495894B2 (en) * | 2000-05-22 | 2002-12-17 | Ngk Insulators, Ltd. | Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate |
JP4974635B2 (en) | 2006-10-06 | 2012-07-11 | 昭和電工株式会社 | Film forming method of group III nitride compound semiconductor multilayer structure |
JP2008153603A (en) | 2006-12-20 | 2008-07-03 | Showa Denko Kk | Method of manufacturing group iii nitride compound semiconductor light-emitting element, group iii nitride compound semiconductor light-emitting element, and lamp |
CN102959140B (en) * | 2010-04-30 | 2016-01-20 | 佳能安内华股份有限公司 | Epitaxial film formation method, vacuum treatment device, semiconductor light-emitting elements manufacture method, semiconductor light-emitting elements and lighting device |
CN103270000B (en) | 2010-12-20 | 2016-02-03 | 东曹株式会社 | Gan sintered compact or gan molding and their manufacture method |
JP2012144805A (en) * | 2010-12-21 | 2012-08-02 | Tosoh Corp | Gallium nitride molded article and method for producing the same |
WO2012090422A1 (en) * | 2010-12-27 | 2012-07-05 | キヤノンアネルバ株式会社 | Epitaxial film-forming method, sputtering apparatus, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and illumination device |
JP5718709B2 (en) | 2011-04-12 | 2015-05-13 | 株式会社アルバック | Semiconductor layer forming apparatus and semiconductor layer manufacturing method |
JP2013125851A (en) | 2011-12-14 | 2013-06-24 | Ulvac Japan Ltd | Film forming apparatus and film formation method |
-
2015
- 2015-03-17 JP JP2015548510A patent/JP6001194B2/en active Active
- 2015-03-17 WO PCT/JP2015/001479 patent/WO2016009577A1/en active Application Filing
- 2015-03-17 KR KR1020157024926A patent/KR101687595B1/en active IP Right Grant
- 2015-07-15 TW TW104122947A patent/TWI567214B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035805A (en) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii group nitride compound semiconductor thin film, method of forming same, semiconductor device and manufacture thereof |
JP2002176197A (en) * | 2000-05-22 | 2002-06-21 | Ngk Insulators Ltd | Substrate for photonic device and its fabricating method |
JP2014091852A (en) * | 2012-11-02 | 2014-05-19 | Tosoh Corp | Gallium nitride target |
Also Published As
Publication number | Publication date |
---|---|
WO2016009577A1 (en) | 2016-01-21 |
JPWO2016009577A1 (en) | 2017-04-27 |
TW201614083A (en) | 2016-04-16 |
JP6001194B2 (en) | 2016-10-05 |
TWI567214B (en) | 2017-01-21 |
KR20160020401A (en) | 2016-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101687595B1 (en) | Film forming method of nitride semiconductor layer and manufacturing method of semiconductor device | |
JP4189386B2 (en) | Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device | |
US9478420B2 (en) | Method for depositing a group III nitride semiconductor film | |
KR102207804B1 (en) | Oxygen controlled pvd aln buffer for gan-based optoelectronic and electronic devices | |
WO2011136016A1 (en) | Epitaxial film formation method, vacuum treatment device, method for producing semiconductor light-emitting element, semiconductor light-emitting element, lighting device | |
JPWO2017077989A1 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and manufacturing method of epitaxial substrate for semiconductor element | |
US20170263819A1 (en) | Semiconductor Element and Fabrication Method Thereof | |
WO2017077989A1 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements | |
JP2010232322A (en) | Compound semiconductor substrate | |
JP2015018960A (en) | Semiconductor device manufacturing method | |
JP2011051849A (en) | Nitride semiconductor self-supporting substrate and method for manufacturing the same | |
US9607831B2 (en) | Method for depositing an aluminium nitride layer | |
JP2015216311A (en) | Semiconductor substrate, method for manufacturing semiconductor substrate, and semiconductor device | |
US9487885B2 (en) | Substrate structures and methods | |
JP2007103955A (en) | Nitride semiconductor and method for growing nitride semiconductor crystal layer | |
WO2013187078A1 (en) | Semiconductor substrate, method of manufacturing semiconductor substrate, and method of manufacturing composite substrate | |
JP6108609B2 (en) | Nitride semiconductor substrate | |
JP6934473B2 (en) | Group III nitride semiconductor light emitting device | |
KR101517808B1 (en) | GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS | |
US20240141552A1 (en) | Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same | |
US10665752B2 (en) | Air void structures for semiconductor fabrication | |
JP2013143475A (en) | Manufacturing method of light-emitting device and vacuum processing apparatus | |
CN117441225A (en) | Laminate and method for producing laminate | |
JP2006165069A (en) | Growing method and apparatus for compound semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |