WO2015198982A1 - 回路基板、表示パネル及び表示装置 - Google Patents

回路基板、表示パネル及び表示装置 Download PDF

Info

Publication number
WO2015198982A1
WO2015198982A1 PCT/JP2015/067704 JP2015067704W WO2015198982A1 WO 2015198982 A1 WO2015198982 A1 WO 2015198982A1 JP 2015067704 W JP2015067704 W JP 2015067704W WO 2015198982 A1 WO2015198982 A1 WO 2015198982A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
chip
electronic component
array substrate
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/067704
Other languages
English (en)
French (fr)
Inventor
中山　正樹
塩田　素二
松井　隆司
康彦 田中
弘規 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US15/318,532 priority Critical patent/US9995977B2/en
Publication of WO2015198982A1 publication Critical patent/WO2015198982A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a circuit board, a display panel, and a display device.
  • an electronic component such as an IC (Integrated Circuit) chip has been connected to a substrate via an anisotropic conductive film (ACF: Anisotropic Conductive Film) containing conductive particles in an insulating adhesive.
  • ACF Anisotropic Conductive Film
  • Circuit boards are known.
  • a display panel such as a liquid crystal panel
  • the IC chip is used in the display panel.
  • a COG (Chip On Glass) mounting technique for directly mounting in an area outside the display area is known.
  • a single anisotropic conductive film is disposed between the glass substrate and the IC chip, and the IC chip is pressure-bonded and connected to the glass substrate through the anisotropic conductive film.
  • a thermosetting resin is used as an adhesive.
  • Patent Document 1 discloses a technique for reducing the warpage of the IC chip when the anisotropic conductive film is cured and contracted.
  • connection terminals are provided in the area where the electronic component is arranged on the board and the surface of the electronic component facing the board, water is provided at the connection portion between the board and the electronic component. It is required to prevent or suppress the entry of dust and the like. For this reason, in the circuit board as described above, in addition to reducing the warp of the electronic component disposed on the board, it is required to achieve dustproof, moistureproof and waterproofing at the connection portion between the substrate and the electronic component.
  • the technology disclosed in the present specification has been created in view of the above-described problems, and suppresses the warpage of an electronic component electrically connected to the substrate through an anisotropic conductive film, and the substrate.
  • the purpose is to prevent dust, moisture, and waterproofing at the connection point between the sensor and the electronic component.
  • the technology disclosed in the present specification includes a substrate, an electronic component disposed on the substrate, and a plurality of anisotropically interposed between the substrate and one electronic component to electrically connect the two.
  • a gap formed between a plurality of anisotropic conductive films arranged apart from each other and the adjacent anisotropic conductive film between the substrate and one electronic component.
  • An interlaminar member having at least one resin film disposed in such a manner as to block at least a portion facing the outside of the gap, and a low shrinkage ratio portion having a curing shrinkage ratio smaller than that of the anisotropic conductive film;
  • a circuit board comprising:
  • one electronic component is connected to the board by a plurality of anisotropic conductive films, and each anisotropic conductive film is arranged in a spaced-apart manner, and a gap formed by the separation is provided between the films. Members are arranged.
  • This inter-film member has a low shrinkage ratio portion having a smaller cure shrinkage than the anisotropic conductive film. For this reason, when the anisotropic conductive film cures and contracts, the force that the anisotropic conductive film attracts the electronic component to the substrate side along with the curing contraction of the anisotropic conductive film is in the region where the low contraction rate portion is. Alleviated.
  • the electronic component is electrically connected to the substrate through a single anisotropic conductive film (a film having no separated structure).
  • the warp of the electronic component can be suppressed as compared with the conventional configuration connected to the.
  • the inter-membrane member has a resin film disposed so as to block at least a portion facing the outside of the gap generated between the plurality of anisotropic conductive films, the portion is blocked by the resin film.
  • the anisotropic conductive film or the resin film is interposed between the substrate and the electronic component that faces the outside, and water, dust, etc. enter the connection between the substrate and the electronic component. This can be prevented or suppressed.
  • the dust-proof, moisture-proof and waterproofing of the connection portion between the substrate and the electronic component is prevented. You can plan.
  • the resin film and the low shrinkage ratio portion may be formed of the same material.
  • the force that the anisotropic conductive film attracts the electronic component to the substrate side along with the curing contraction of the anisotropic conductive film is not only the low contraction rate part, The resin film is also relaxed. For this reason, the curvature of an electronic component can be suppressed further.
  • the electronic component may have a rectangular shape in plan view, and the plurality of anisotropic conductive films may be arranged apart from each other in a direction along one of the sides of the electronic component having a rectangular shape in plan view. Good.
  • the electronic component When the electronic component has a rectangular shape in plan view, the electronic component is likely to warp in a direction along one of the edges when the plurality of anisotropic conductive films interposed between the substrate and the electronic component are cured and contracted. .
  • the force with which the anisotropic conductive film attracts the electronic component to the substrate side as the anisotropic conductive film cures and shrinks is It is relaxed in the region where the resin film is arranged. As a result, it is possible to effectively suppress warping of the electronic component.
  • the low shrinkage ratio portion may be disposed between the center position of the electronic component and the substrate in plan view.
  • the center position of the electronic component in plan view is the position farthest from the four corners of the electronic component, so the center position and the substrate are connected by an anisotropic conductive film. If so, the electronic component tends to warp greatly when the anisotropic conductive film cures and shrinks.
  • the low contraction rate portion is disposed between the center position and the substrate, so that the center position of the electronic component is compared with the configuration in which the center position is connected to the substrate by the anisotropic conductive film. Warpage can be effectively suppressed.
  • the electronic component is provided with a bump that protrudes toward the substrate and is electrically connected to the electronic component, and a dummy bump that protrudes toward the substrate and is not electrically connected to the electronic component.
  • the isotropic conductive film may be disposed at least in a region where the bump is provided.
  • the electronic component may be covered with a sealing material.
  • the electronic component can be further dust-proofed, moisture-proof and waterproofed by the sealing material.
  • a display panel including the above-described circuit board, the board having a display area for displaying an image and a non-display area for not displaying an image, and the electronic component Can also be expressed as a display panel arranged in the non-display area of the substrate.
  • the display panel includes a flexible substrate connected to the non-display area of the substrate, and one of the anisotropic conductive films is formed between the substrate and the flexible substrate. It may be arranged extending to the middle to electrically connect the substrate and the flexible substrate.
  • Another technique disclosed in this specification includes an illumination device and the display panel that performs display using light from the illumination device, and the electronic component drives an IC chip that drives the display panel. It can also be expressed as a display device.
  • FIG. 1 is a schematic cross-sectional view of a cross section of the liquid crystal display device according to Embodiment 1 cut along a long side direction.
  • Schematic plan view of a liquid crystal panel Schematic sectional view showing the sectional structure of the liquid crystal panel
  • An enlarged plan view of the non-display area of the LCD panel FIG. 4 is a cross-sectional view taken along the line VV in FIG. 4 and is an enlarged cross-sectional view of a non-display area of the liquid crystal panel Perspective view of the vicinity of the IC chip mounting area FIG.
  • FIG. 4 is a cross-sectional view of a cross section of an IC chip cut along a short side direction, showing a shrinkage mode of ACF during curing shrinkage
  • FIG. 9 is a cross-sectional view taken along the line XX in FIG. 9 and is an enlarged cross-sectional view of a non-display area of the liquid crystal panel
  • FIG. 11 is a cross-sectional view taken along the line XII-XII in FIG.
  • FIG. 11 is an enlarged cross-sectional view of a non-display area of the liquid crystal panel
  • FIG. 14 is a sectional view taken along the line XV-XV in FIG.
  • Embodiment 1 will be described with reference to the drawings.
  • a liquid crystal display device (an example of a display device) 10 including a liquid crystal panel (an example of a display panel) 11 is illustrated.
  • a part of each drawing shows an X-axis, a Y-axis, and a Z-axis, and each axis direction is drawn in a common direction in each drawing.
  • the upper side of the figure is the front side and the lower side of the figure is the back side with reference to FIG.
  • the liquid crystal display device 10 includes a liquid crystal panel 11, an IC chip 20 that is an electronic component that is mounted on the liquid crystal panel 11 and drives the liquid crystal panel 11, and the IC chip 20.
  • a backlight device external light source for supplying light to the liquid crystal panel 11
  • the liquid crystal display device 10 includes front and back external members 15 and 16 for housing and holding the liquid crystal panel 11 and the backlight device 14 assembled to each other.
  • An opening 15A for visually recognizing an image displayed on the liquid crystal panel 11 is provided.
  • the backlight device 14 includes a chassis 14A having a substantially box shape that opens toward the front side, and a light source (cold cathode tube, LED, organic EL, etc.) not shown disposed in the chassis 14A. And an optical member (not shown) arranged so as to cover the opening of the chassis 14A.
  • the optical member has a function of converting light emitted from the light source into planar light. The light that has been planarized through the optical member is incident on the liquid crystal panel 11 and is used to display an image on the liquid crystal panel 11.
  • the liquid crystal panel 11 has a vertically long rectangular shape as a whole, and the long side direction coincides with the Y-axis direction of each drawing, and the short side direction corresponds to the X-axis direction of each drawing. Match.
  • a display area A1 capable of displaying an image is arranged on the majority thereof, and no image is displayed at a position biased to one end side (the lower side in FIG. 2) in the long side direction.
  • Area A2 is arranged.
  • the IC chip 20 and the flexible substrate 24 are mounted by pressure-bonding via an anisotropic conductive film (hereinafter referred to as “ACF”) 30 (see FIG. 4).
  • ACF anisotropic conductive film
  • a frame-shaped one-dot chain line that is slightly smaller than a color filter substrate 11A described later forms an outer shape of the display area A1, and an area outside the one-dot chain line is an area outside the one-dot chain line. It is a non-display area A2.
  • the liquid crystal panel 11 includes a pair of glass substrates 11A and 11B having excellent translucency, and a liquid crystal layer 11C including liquid crystal molecules that are substances whose optical characteristics change with application of an electric field. It is equipped with. Both the substrates 11A and 11B constituting the liquid crystal panel 11 are bonded together by a sealing material (not shown) while maintaining a cell gap corresponding to the thickness of the liquid crystal layer 11C.
  • the front side (front side) substrate 11A is a color filter substrate 11A
  • the back side (back side) substrate 11B is an array substrate (an example of a circuit board) 11B.
  • Alignment films 11D and 11E for aligning liquid crystal molecules contained in the liquid crystal layer 11C are formed on the inner surfaces of both the substrates 11A and 11B, respectively. Further, polarizing plates 11F and 11G are attached to the outer surface sides of the glass substrates 11A1 and 11B1 constituting both the substrates 11A and 11B, respectively.
  • the color filter substrate 11A has a short side dimension substantially the same as that of the array substrate 11B, but has a long side dimension smaller than that of the array substrate 11B.
  • the mounting area for the IC chip 20 and the flexible substrate 24 is secured here.
  • the glass substrate 11B1 constituting the array substrate 11B has a color filter substrate 11A and a polarizing plate 11G bonded to the main part thereof, and the portions where the mounting areas of the IC chip 20 and the flexible substrate 24 are secured are the color filter substrate 11A and the glass substrate 11B1. It is not superimposed on the polarizing plate 11G.
  • a large number of TFTs 17 and pixel electrodes 18 that are switching elements are arranged in a matrix. Is provided.
  • a gate wiring (not shown) and a source wiring (not shown) having a lattice shape are disposed so as to surround the TFT 17 and the pixel electrode 18.
  • the TFTs 17 and the pixel electrodes 18 are arranged in parallel in a matrix form at the intersections of the gate wirings and the source wirings that form a grid.
  • the gate wiring and the source wiring are respectively connected to the gate electrode and the source electrode of the TFT 17, and the pixel electrode 18 is connected to the drain electrode of the TFT 17.
  • the pixel electrode 18 has a vertically long rectangular shape when seen in a plan view, and is made of a transparent electrode material such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide).
  • the array electrode 11B can be provided with a capacitor wiring (not shown) that is parallel to the gate wiring and crosses the pixel electrode 18.
  • each colored portion such as R (red), G (green), B (blue), etc.
  • a large number of color filters 11H are arranged in parallel so as to overlap each pixel electrode 18 on the array substrate 11B side in a plan view.
  • a substantially lattice-shaped light shielding layer (black matrix) 11I for preventing color mixing is formed between the colored portions constituting the color filter 11H.
  • the light shielding layer 11I is configured to overlap the above-described gate wiring and source wiring in a plan view.
  • one display pixel as a display unit is configured by a set of three colored portions of R (red), G (green), and B (blue) and three pixel electrodes 18 facing the colored portions. Yes.
  • the display pixel includes a red pixel having an R colored portion, a green pixel having a G colored portion, and a blue pixel having a B colored portion.
  • the pixels of each color constitute a pixel group by being repeatedly arranged along the row direction (X-axis direction) on the plate surface of the liquid crystal panel 11, and this pixel group constitutes the column direction (Y-axis direction). Many are arranged side by side.
  • the control board 22 is attached to the back surface of the chassis 14 ⁇ / b> A (the outer surface opposite to the liquid crystal panel 11 side) of the backlight device 14 with screws or the like.
  • the control board 22 has electronic parts for supplying various input signals to the IC chip 20 mounted on a board made of paper phenol or glass epoxy resin, and has a wiring (conductive path) of a predetermined pattern (not shown). Routed formation.
  • One end (one end side) of the flexible substrate 24 is electrically and mechanically connected to the control substrate 22 via the ACF 30.
  • the flexible substrate 24 includes a base material made of a synthetic resin material (polyimide resin or the like) having insulation and flexibility, and a plurality of wiring patterns (not shown) on the base material. have.
  • the flexible substrate 24 is connected to the control substrate 22 disposed on the back surface side of the chassis 14A as described above, while the one end portion 24A in the length direction is connected to the other end portion (the other end side).
  • 24 ⁇ / b> B is connected to the other end of the liquid crystal panel 11 in the long side direction of the array substrate 11 ⁇ / b> B, and is bent back so that the cross-sectional shape is substantially U-shaped in the liquid crystal display device 10.
  • Both end portions 24A and 24B in the length direction of the flexible substrate 24 form terminal portions (not shown) with the wiring pattern exposed to the outside, and these terminal portions are connected to the control substrate 22 and the liquid crystal panel 11, respectively. Are electrically connected to each other. As a result, an input signal supplied from the control board 22 side can be transmitted to the liquid crystal panel 11 side.
  • the IC chip 20 has a drive circuit inside, and is formed by forming wirings and elements on a silicon wafer containing silicon with high purity.
  • the IC chip 20 generates an output signal based on a signal supplied from the control board 22 which is a signal supply source, and outputs the output signal toward the display area A1 of the liquid crystal panel 11.
  • the IC chip 20 has a horizontally long rectangular shape in plan view, the long side direction is along the short side direction of the liquid crystal panel 11, and the short side direction is the long side of the liquid crystal panel 11. It is arranged in a posture along the side direction.
  • the IC chip 20 is directly mounted on the non-display area A2 of the array substrate 11B in the liquid crystal panel 11, that is, COG mounted.
  • the flexible substrate 24 has a length direction along the long side direction (Y-axis direction) of the array substrate 11B, and the other end portion 24B is substantially the center of the other end portion in the long side direction of the array substrate 11B. Connected to the part. As shown in FIG. 4, the other end 24B of the flexible substrate 24 connected to the array substrate 11B extends along the short side direction (X-axis direction) of the array substrate 11B.
  • the IC chip 20 is arranged at a position closer to the display area A1 than the flexible substrate 24 in a portion of the non-display area A2 of the array substrate 11B that does not overlap with the color filter substrate 11A. In other words, the IC chip 20 is arranged at a position sandwiched between the display area A1 and the flexible substrate 24 in the non-display area A2 of the array substrate 11B.
  • an external connection terminal portion T1 for receiving an input signal from the flexible substrate 24 side is provided.
  • the mounting area of the IC chip 20 on the array substrate 11B receives a panel-side input terminal T2 for supplying an input signal to the IC chip 20 and an output signal from the IC chip 20.
  • the external connection terminal portion T1 and the panel side input terminal portion T2 are routed and formed so as to cross between the mounting area of the flexible substrate 24 and the mounting area of the IC chip 20 in the non-display area A2 of the array substrate 11B. Are electrically connected by relay wiring (not shown).
  • the surface of a thin film made of the same metal material as the gate wiring or the source wiring is covered with the same transparent electrode material such as ITO and ZnO as the pixel electrode 18.
  • a substrate-side terminal portion T4 is provided on one plate surface facing the array substrate 11B.
  • the substrate side terminal portion T4 is electrically connected to the external connection terminal portion T1 via the ACF 30 disposed on the external connection terminal portion T1 of the array substrate 11B.
  • the ACF 30 is composed of an insulating thermosetting resin 30A as an adhesive and a large number of conductive particles 30B dispersed and blended in the thermosetting resin 30A.
  • the thermosetting resin 30A constituting the ACF 30 include a phenoxy resin and an epoxy resin to which a curing agent is added.
  • the other end 24B of the flexible substrate 24 is crimped to the external connection terminal portion T1 of the array substrate 11B via the ACF 30, so that the external connection terminal portion T1 and the substrate side terminal portion T4 are The conductive particles 30B are sandwiched and crushed between the external connection terminal portions T1 and the substrate-side terminal portions T4.
  • the two ends of the IC chip 20 in the short side direction are arranged on one surface (hereinafter referred to as “mounting surface”) 20A directed to the array substrate 11B side in plan view.
  • a plurality of input-side bumps B1 and a plurality of output-side bumps B2 that form a rectangular shape and protrude in a block shape toward the array substrate 11B and are electrically connected to the IC chip 20 are provided.
  • the plurality of input-side bumps B1 are arranged in a line at a predetermined pitch along the long side direction of the IC chip 20 so as to face the panel-side input terminal portion T2 of the array substrate 11B.
  • the plurality of output-side bumps B2 are smaller in size in plan view than the input-side bumps B1, are opposed to the panel-side output terminal portion T3 of the array substrate 11B, are staggered at a predetermined pitch, and They are arranged in two rows.
  • the input-side bump B1 of the IC chip 20 is electrically connected to the panel-side input terminal portion T2 via the ACF 30 disposed on the panel-side input terminal portion T2 of the array substrate 11B.
  • the ACF 30 is interposed between the array substrate 11B and the IC chip 20 so as to cover the exposed surface of the panel side input terminal portion T2 and the exposed surface of the input side bump B1 without any gaps.
  • the output-side bump B2 of the IC chip 20 is electrically connected to the panel-side output terminal portion T3 through the ACF 30 disposed on the panel-side output terminal portion T3 of the array substrate 11B.
  • the ACF 30 is interposed between the array substrate 11B and the IC chip 20 so as to cover the exposed surface of the panel side output terminal portion T3 and the exposed surface of the output side bump B2 without any gaps.
  • these two ACFs 30 are arranged along the long side direction of the mounting surface 20A of the IC chip 20 so as to be spaced apart from each other.
  • the two ACFs 30 are arranged apart from each other in the direction (Y-axis direction) along the short side of the mounting surface 20A of the IC chip 20 (see FIGS. 4 to 6). ).
  • These two ACFs 30 are arranged on the array substrate 11B in the same process in the manufacturing process of the liquid crystal panel 11, respectively.
  • the two ACFs 30 are of the same type as the ACF 30 that electrically connects the external connection terminal portion T1 and the substrate side terminal portion T4, and the thermosetting resin 30A constituting the ACF 30 is the same.
  • the type, and the type and content of the conductive particles 30B are all the same.
  • the external connection terminal portion T1 and the board side terminal are also connected to the conduction mode between the panel side input terminal portion T2 and the input side bump B1 and the conduction mode between the panel side output terminal portion T3 and the output side bump B2. This is the same as the conduction mode between the portion T4.
  • the IC chip 20 is pressure-bonded and connected to the array substrate 11B via the two ACFs 30 so that the panel-side input terminal portion T2 and the input-side bump B1 and the panel-side output terminal portion T3 and the output side are connected.
  • the conductive particles 30B of the ACF 30 are sandwiched between the bumps B2 and crushed, and between the panel side input terminal portion T2 and the input side bump B1 and between the panel side output terminal portion T3 and the output side bump B2. Conduction between them is achieved.
  • a resin film 32 is disposed between the array substrate 11B and the IC chip 20 so as to close a gap generated between the two ACFs 30. Accordingly, the portion facing the outside in the gap generated between the two ACFs 30 is closed by the resin film 32.
  • the resin film 32 does not contain the conductive particles 30B like the ACF 30, and is composed of only a curable resin.
  • the type of the curable resin, the type of the curing agent added to the curable resin, and the addition By adjusting the amount, the curing shrinkage rate is smaller than those of the two ACFs 30 described above.
  • the resin film 32 is filled in a gap generated between the two ACFs 30 after the IC chip 20 is pressure-bonded and connected to the array substrate 11B via the two ACFs 30 in the manufacturing process of the liquid crystal panel 11. Is distributed.
  • the resin film 32 is arranged so as to close the gap generated between the two ACFs 30, so that the resin film 32 is arranged between the center position of the IC chip 20 and the array substrate 11 ⁇ / b> B in a plan view. It has become. Also, as shown in FIG. 4, the two ACFs 30 and the resin film 32 interposed between the array substrate 11B and the IC chip 20 are both arranged so as to slightly protrude from the outer edge of the IC chip 20 in plan view. Yes. By doing this, even when the IC chip 20 is slightly shifted from the original mounting position when the IC chip 20 is mounted on the array substrate 11B in the manufacturing process of the liquid crystal panel 11, the array substrate 11B and the IC This is because good conduction with the chip 20 can be achieved.
  • the IC chip 20 is connected to the array substrate 11B by the two ACFs 30, and these two ACFs 30 are arranged apart from each other.
  • a resin film 32 is disposed so as to close a gap generated when the two ACFs 30 are separated from each other. Therefore, in the manufacturing process of the liquid crystal panel 11, when the two ACFs 30 interposed between the array substrate 11B and the IC chip 20 are cured and contracted, the ACF 30 causes the IC chip 20 to move toward the array substrate 11B along with the curing contraction of the ACF 30. The attractive force is alleviated in the region where the resin film 32 is disposed.
  • FIG. 3 the warp amount of the IC chip 20 at the time of curing shrinkage of the ACF 30 is small, and the warp of the IC chip 20 can be suppressed as compared with the conventional configuration.
  • the array substrate 11B Either the ACF 30 or the resin film 32 is interposed between the IC chip 20 and the portion facing the outside.
  • the mounting area of the IC chip 20 on the array substrate 11B and the mounting surface 20A of the IC chip 20 That is, it is possible to prevent or suppress water or dust from entering the connection portion between the array substrate 11B and the IC chip 20.
  • the IC chip 20 when the IC chip 20 has a rectangular shape in a plan view as in the present embodiment, the IC chip 20 is either one of the two ACFs 30 interposed between the array substrate 11B and the IC chip 20 during curing shrinkage. It tends to warp in the direction along the edge.
  • the two ACFs 30 are arranged in a manner separated from each other in the direction along the end side forming the short side of the IC chip 20 having a rectangular shape in plan view.
  • the resin film 32 is arranged so that the ACF 30 attracts the IC chip 20 to the array substrate 11B side as the ACF 30 is cured and contracted in the direction along the edge that makes the IC chip 20 warp easily. Relaxed in the area. As a result, the warp of the IC chip 20 can be effectively suppressed.
  • the center position of the IC chip 20 in plan view is the position farthest from the four corners of the IC chip 20, so the center position and the array
  • the IC chip 20 is easily warped when the ACF 30 is cured and contracted.
  • the resin film 32 is disposed between the center position of the IC chip 20 in a plan view and the array substrate 11B. For this reason, the warp of the IC chip 20 can be effectively suppressed as compared with the configuration in which the center position is connected to the array substrate 11B by the ACF 30.
  • a protrusion protruding toward the array substrate side is provided at a substantially central position of the mounting surface of the IC chip, and the tip surface of the protrusion is brought into contact with the array substrate, so that the array substrate and the IC chip It is possible to prevent or suppress the fluctuation of the distance between the two, and to suppress the warpage of the IC chip.
  • providing such a protrusion on the IC chip mounting surface affects the IC chip mounting area on the array substrate and the circuit design provided on the IC chip mounting surface, and reduces the degree of freedom in circuit design. Problems arise.
  • the provision of such a protrusion also causes a problem that the manufacturing cost of the IC chip increases.
  • the warp of the IC chip 20 can be suppressed without providing such a protrusion, the above-described problem hardly occurs.
  • FIG. 8 A modification of the first embodiment will be described with reference to FIG.
  • the entire IC chip 120 is covered with a transparent sealing material 134, whereby the entire IC chip 120 is sealed with the sealing material 134. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • the part obtained by adding the numeral 100 to the reference numeral in FIG. 6 is the same as the part described in the first embodiment.
  • the IC chip 120 is sealed by the sealing material 134 after the IC chip 120 is mounted on the array substrate 111B, that is, after the two ACFs 130 and the resin film 132 are cured. In this modification, the entire IC chip 120 is sealed in this way, so that further dustproof, moistureproof and waterproofing of the IC chip 120 can be achieved.
  • the second embodiment will be described with reference to FIGS. 9 and 10.
  • the second embodiment is different from the first embodiment in the arrangement of the ACF 230 that electrically connects the array substrate 211B and the flexible substrate 224. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • 9 and FIG. 10 the part obtained by adding the numeral 200 to the reference numerals in FIG. 4 and FIG. 5 is the same as the part described in the first embodiment.
  • the ACF 230 that electrically connects the array substrate 211B and the flexible substrate 224 is input to the panel side input terminal portion T2 of the array substrate 211B and the IC chip 220.
  • the ACF 230 is also used to electrically connect the side bump B1. That is, of the two ACFs 230 that connect between the array substrate 211B and the IC chip 220, the ACF 230 disposed near the flexible substrate 224 includes the external connection terminal portion T1 of the array substrate 211B and the substrate side terminal portion of the flexible substrate 224.
  • the array substrate 211B and the flexible substrate 224 are electrically connected to each other up to T4.
  • thermosetting resin constituting the ACF 230 is insulative, current does not flow directly from the substrate side terminal portion T4 of the flexible substrate 224 to the panel side input terminal portion T2 of the array substrate 211B through the ACF 230. Similar to the first embodiment, the panel-side input terminal portion of the array substrate 211B is connected through a relay wiring that is wired between the external connection terminal portion T1 and the panel-side input terminal portion T2 from the substrate-side terminal portion T4 of the flexible substrate 224. The current flows up to T2.
  • the configuration as described above allows electrical connection between the panel-side input terminal portion T2 of the array substrate 211B and the input-side bump B1 of the IC chip 220 in the manufacturing process of the liquid crystal panel.
  • the ACF 230 for connection, it is not necessary to separately provide an ACF for electrically connecting the array substrate 211B and the flexible substrate 224, so that the manufacturing process can be simplified.
  • the third embodiment will be described with reference to FIGS. 11 and 12.
  • the number of ACFs 330 interposed between the array substrate 311B and the IC chip 320 is different from that in the first embodiment. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • the parts obtained by adding the numeral 300 to the reference numerals in FIGS. 4 and 5 are the same as the parts described in the first embodiment.
  • three ACFs 330 are interposed between the array substrate 311B and the IC chip 320. That is, the ACF 330 that electrically connects the panel side input terminal portion T2 of the array substrate 311B and the input side bump B1 of the IC chip 320, and the panel side input terminal portion T2 of the array substrate 311B and the input side bump B1 of the IC chip 320.
  • ACF 330 that is electrically connected to each other is configured and arranged in the same manner as in the first embodiment, and one ACF 330 is arranged in a gap between the two ACFs 330 so as to be separated from the two ACFs 330. ing.
  • One ACF 330 disposed between the two ACFs 330 is disposed along the long side direction of the mounting surface 320 ⁇ / b> A of the IC chip 320, similarly to the other two ACFs 330.
  • the three ACFs 330 interposed between the array substrate 311B and the IC chip 320 are of the same type.
  • the ACF 330 is connected to the IC along with the curing contraction of the ACF 330.
  • the force that attracts the chip 320 to the array substrate 311B side is alleviated in the region where each resin film 332 is disposed.
  • the curing shrinkage of the ACF 330 is smaller than that in the conventional configuration in which the IC chip is electrically connected to the array substrate through a single ACF.
  • the amount of warping of the IC chip 320 at that time is small, and the warping of the IC chip 320 can be suppressed as compared with the conventional configuration.
  • Embodiment 4 will be described with reference to FIG.
  • the number of ACFs 430 interposed between the array substrate 411B and the IC chip 420 is different from that in the first embodiment. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • FIG. 13 a part obtained by adding a numeral 400 to the reference numeral in FIG. 4 is the same as the part described in the first embodiment.
  • the input-side bump B1 provided side by side along the long side direction of the IC chip 420 on the mounting surface 420A of the IC chip 420 has a large gap at a substantially central position in the long side direction of the IC chip 420. It is arranged with a gap. That is, the input-side bump B1 is provided so as to be divided into two regions across the gap.
  • the resin film 432 is disposed in the gap where the input-side bump B1 is not provided, and the ACF 430 is disposed in each of the two regions where the input-side bump B1 is provided.
  • the output-side bump B2 provided side by side along the long side direction of the IC chip 420 on the mounting surface 420A of the IC chip 420 is a bump provided at a substantially central position in the long side direction of the IC chip 420.
  • the dummy bump B3 is not electrically connected to the IC chip 420. That is, the output-side bump B2 is provided in a form divided into two regions with the dummy bump B3 interposed therebetween.
  • the resin film 432 is disposed in the region where the dummy bump B3 is provided, and the ACF 430 is disposed in each of the two regions where the output-side bump B2 is provided.
  • the four ACFs 430 overlap the four corners of the mounting surface 420A of the IC chip 420 in plan view.
  • a substantially cross-shaped gap is formed between the four ACFs 430 in plan view.
  • the four ACFs 430 are in the direction along the short side (Y-axis direction) and the direction along the long side (X-axis direction) of the mounting surface 420A of the IC chip 420. They are arranged so as to be separated from each other.
  • a resin film 432 is disposed so as to close the substantially cross-shaped gap.
  • the force by which the ACF 430 attracts the IC chip 420 toward the array substrate 411B as the ACF 430 is cured and contracted is relaxed in the region where the resin film 432 is disposed.
  • the dummy bump B3 provided between the output-side bumps B2 is made of metal so that the heat dissipation of the IC chip 420 is improved, and the tip of the dummy bump B3 is in contact with the array substrate 411B. It functions to adjust the position of the IC chip 420 with respect to 411B (the distance between the array substrate 411B and the IC chip 420). As described above, in the present embodiment, the array substrate 411B and the IC chip 420 are electrically connected in the region where the input-side bump B1 and the output-side bump B2 are provided, and the dummy bump B3 is provided in the region where the dummy bump B3 is provided. The warp of the IC chip 420 can be suppressed while ensuring the above function.
  • the fifth embodiment will be described with reference to FIGS. 14 and 15.
  • the fifth embodiment is different from the first embodiment in the type of resin film disposed in the gap between two ACFs 530 interposed between the array substrate 511B and the IC chip 520. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted. 14 and 15, the parts obtained by adding the numeral 500 to the reference numerals in FIGS. 4 and 5 are the same as the parts described in the first embodiment.
  • the gap between the two ACFs 530 arranged to cover the input side bump B1 and the output side bump B2 of the IC chip 520 is closed,
  • ACF an example of a resin film
  • the arrangement of the input-side bump B1, the output-side bump B2, and the two ACFs 530 is the same as that of the first embodiment.
  • the other type of ACF 531 is composed of a thermosetting resin 531A and a large number of conductive particles 531B dispersed and blended in the thermosetting resin 531A.
  • the type of the curable resin 531A, the type of the curing agent added to the thermosetting resin 531A, and the amount added are different from those of the two ACFs 530.
  • the two ACFs 530 and the other types of ACFs 531 can be arranged on the array substrate 511B in the same process in the manufacturing process of the liquid crystal panel. For this reason, a manufacturing process can be shortened compared with the case where a resin film is disposed between the two ACFs 530 by filling or the like after the IC chip 520 is connected to the array substrate 511B.
  • the resin film disposed between adjacent ACFs is an example of an intermembrane member, and the resin disposed in a portion of the resin film excluding the portion facing the outside.
  • membrane is an example of a low shrinkage
  • Embodiment 6 will be described with reference to FIG.
  • the sixth embodiment is different from the first embodiment in that an internal space S1 is provided in a part between the array substrate 611B and the IC chip 620. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • FIG. 16 the part obtained by adding the numeral 600 to the reference sign in FIG. 6 is the same as the part described in the first embodiment.
  • the resin film 632 is formed in such a manner that only a portion facing the outside of the gap generated between the two ACFs 630 between the array substrate 611 ⁇ / b> B and the IC chip 620 is closed. Is arranged. That is, an internal space (an example of a low shrinkage ratio portion) S1 is provided between the array substrate 611B and the IC chip 620.
  • the materials of each ACF 630 and each resin film 632 are the same as those in the first embodiment, and each resin film 632 is smaller in curing shrinkage than each ACF 630. Since the internal space S1 is filled with air, it is natural that the curing shrinkage rate in the internal space S1 is smaller than that of each ACF 630.
  • a combination of the resin film 632 and the internal space S1 is an example of an intermembrane member.
  • the ACF 630 is cured and contracted.
  • the force that the ACF 630 attracts the IC chip 620 toward the array substrate 611B is relaxed in the internal space S1 and also in the region where the resin film 632 is disposed.
  • the curing shrinkage of the ACF 630 as compared with the conventional configuration in which the IC chip is electrically connected to the array substrate through a single ACF.
  • the amount of warping of the IC chip 620 at the time is small, and the warping of the IC chip 620 can be suppressed as compared with the conventional configuration.
  • the portion facing the outside of the gap generated between the two ACFs 630 between the array substrate 611B and the IC chip 620 is closed by the resin film 632, and thus the array substrate 611B Either the ACF 630 or the resin film 632 is interposed in a portion facing the outside between the IC chip 620, and between the mounting area of the IC chip 620 on the array substrate 611B and the mounting surface 620A of the IC chip 620, That is, it is possible to prevent or suppress water, dust, or the like from entering the connection portion between the array substrate 611B and the IC chip 620.
  • dust and moisture proofing of the connection portion between the array substrate 611B and the IC chip 620 is suppressed while suppressing the warp of the IC chip 620 electrically connected to the array substrate 611B via the ACF 630. And waterproofing can be aimed at.
  • the plurality of ACFs interposed between the array substrate and the IC chip are arranged in a manner spaced apart from each other in the direction along one of the edges of the mounting surface of the IC chip.
  • the configuration is not limited to this. If conduction between the array substrate and the IC chip can be achieved, a plurality of ACFs interposed between the array substrate and the IC chip are separated from each other in a direction that does not extend along one edge of the mounting surface of the IC chip. It may be a configuration arranged in the form.
  • the arrangement of the plurality of ACFs arranged between the array substrate and the IC chip can be changed as appropriate.
  • the array substrate constituting the liquid crystal panel is illustrated as an example of the circuit substrate, but the present invention is not limited to this.
  • the present invention can be applied to various circuit boards on which electronic components are mounted on the board via the ACF.
  • each resin film is smaller in curing shrinkage than each ACF.
  • the internal space between the two ACFs with respect to the resin film is reduced. If the ratio is sufficiently large, each resin film may have a curing shrinkage rate larger than each ACF. Even in this case, when the effect of the two ACFs contracts, the force that the ACF attracts the IC chip toward the array substrate is alleviated by the internal space, so that the warpage of the IC chip can be suppressed compared to the conventional configuration. it can.
  • SYMBOLS 10 Liquid crystal display device, 11 ... Liquid crystal panel, 11A ... Color filter substrate, 11A1, 11B1 ... Glass substrate, 11B, 111B, 211B, 311B, 411B, 511B, 611B ... Array substrate , 14 ... Backlight device, 20, 120, 220, 320, 420, 520, 620 ... IC chip, 22 ... Control board, 24, 224, 324, 424, 524 ... Flexible board, 30, 130, 230, 330, 430, 530, 531, 631... ACF, 32, 132, 232, 332, 432, 632 ... resin film (intermembrane member), 134 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

アレイ基板１１Ｂは、アレイ基板１１Ｂを構成するガラス基板と、ガラス基板上に配されたＩＣチップ２０と、ガラス基板と１つのＩＣチップ２０との間に介在して両者を電気的に接続する２つのＡＣＦ３０であって、互いに離間した形で配された２つのＡＣＦ３０と、ガラス基板と１つのＩＣチップ２０との間において隣り合うＡＣＦ３０の間に生じる隙間を塞ぐ形で配され、ＡＣＦ３０よりも硬化収縮率が小さい樹脂材料からなる樹脂膜３２と、を備える。

Description

回路基板、表示パネル及び表示装置
　本発明は、回路基板、表示パネル及び表示装置に関する。
　従来、絶縁性の接着剤の内部に導電性粒子が含有された異方性導電膜（ACF：Anisotropic Conductive Film）を介して、基板上にＩＣ（Integrated Circuit）チップ等の電子部品が接続された回路基板が知られている。例えば、液晶パネル等の表示パネルでは、異方性導電膜を介して表示パネルを駆動するためのＩＣチップを、表示パネルを構成するガラス基板上に接続する方法として、ＩＣチップを表示パネルのうち表示領域外の領域に直接実装する、ＣＯＧ（Chip On Glass）実装技術が知られている。
　上記ＣＯＧ実装では、通常、ガラス基板とＩＣチップとの間に単一の異方性導電膜が配され、この異方性導電膜を介してガラス基板上にＩＣチップが圧着接続される。また、異方性導電膜では、接着剤として熱硬化性樹脂が用いられる。このため、異方性導電膜の硬化収縮時に、異方性導電膜の硬化収縮に伴ってＩＣチップがガラス基板側に引き付けられ、ＩＣチップが反ってしまうことがある。このような異方性導電膜の硬化収縮時におけるＩＣチップの反りを低減させる技術が、例えば特許文献１に開示されている。
特開２００９－１９２７９６号公報
（発明が解決しようとする課題）
　ところで、上記のような回路基板においては、基板上の電子部品が配される領域、及び電子部品における基板と対向する面にそれぞれ接続端子が設けられるため、基板と電子部品との接続箇所に水や塵等が浸入することを防止ないし抑制することが要求される。このため、上記のような回路基板では、基板上に配される電子部品の反りを低減させることに加えて基板と電子部品との接続箇所の防塵、防湿及び防水を図ることが要求される。
　本明細書で開示される技術は、上記の課題に鑑みて創作されたものであって、異方性導電膜を介して基板と電気的に接続される電子部品の反りを抑制しながら、基板と電子部品との接続箇所の防塵、防湿及び防水を図ることを目的とする。
（課題を解決するための手段）
　本明細書で開示される技術は、基板と、前記基板上に配された電子部品と、前記基板と１つの前記電子部品との間に介在して両者を電気的に接続する複数の異方性導電膜であって、互いに離間した形で配された複数の異方性導電膜と、前記基板と１つの前記電子部品との間において隣り合う前記異方性導電膜の間に生じる隙間に配され、該隙間の少なくとも外部に臨む部位を塞ぐ形で配された少なくとも一つの樹脂膜と、前記異方性導電膜よりも硬化収縮率が小さい低収縮率部と、を有する膜間部材と、を備える回路基板に関する。
　上記の回路基板では、１つの電子部品が複数の異方性導電膜によって基板に接続され、各異方性導電膜が互いに離間した形で配されるとともに、離間することにより生じる隙間に膜間部材が配される。そしてこの膜間部材は、異方性導電膜よりも硬化収縮率が小さい低収縮率部を有している。このため、異方性導電膜の硬化収縮時に、異方性導電膜の硬化収縮に伴って異方性導電膜が電子部品を基板側に引き付ける力が、当該低収縮率部とされた領域において緩和される。その結果、基板と電子部品との間の異方性導電膜を配すべき領域において、電子部品が単一の異方性導電膜（離間した構成を有しない膜）を介して基板に電気的に接続される従来の構成と比べて電子部品の反りを抑制することができる。
　また、膜間部材は複数の異方性導電膜の間に生じる隙間の少なくとも外部に臨む部位を塞ぐ形で配された樹脂膜を有しているので、当該部位が樹脂膜によって塞がれる。これにより、基板と電子部品との間における外部に臨む部位には異方性導電膜と樹脂膜とのいずれかが介在する形となり、基板と電子部品との接続箇所に水や塵等が浸入することを防止ないし抑制することができる。以上のように上記の回路基板では、異方性導電膜を介して基板と電気的に接続される電子部品の反りを抑制しながら、基板と電子部品との接続箇所の防塵、防湿及び防水を図ることができる。
　前記樹脂膜と前記低収縮率部とが同一の材料で形成されていてもよい。
　この構成によると、異方性導電膜の硬化収縮時に、異方性導電膜の硬化収縮に伴って異方性導電膜が電子部品を基板側に引き付ける力が、低収縮率部だけでなく、樹脂膜においても緩和される。このため、電子部品の反りを一層抑制することができる。
　前記電子部品は平面視矩形状をなし、前記複数の異方性導電膜は、平面視矩形状の前記電子部品のいずれかの端辺に沿った方向において互いに離間した形で配されていてもよい。
　電子部品が平面視矩形状である場合、当該電子部品は、基板と電子部品との間に介在する複数の異方性導電膜の硬化収縮時に、いずれかの端辺に沿った方向に反り易い。上記の構成によると、電子部品が反り易い上記いずれかの端辺に沿った方向において、異方性導電膜の硬化収縮に伴って異方性導電膜が電子部品を基板側に引き付ける力が、樹脂膜が配された領域において緩和される。その結果、電子部品の反りを効果的に抑制することができる。
　平面視における前記電子部品の中心位置と前記基板との間に前記低収縮率部が配されていてもよい。
　電子部品が平面視矩形状である場合、平面視における電子部品の中心位置は、電子部品の四隅から最も離れた位置であるので、当該中心位置と基板との間が異方性導電膜によって接続されていると、異方性導電膜の硬化収縮時に電子部品が大きく反り易い。上記の構成によると、上記中心位置と基板との間に上記低収縮率部が配されることで、当該中心位置が異方性導電膜によって基板に接続される構成と比べて、電子部品の反りを効果的に抑制することができる。
　前記電子部品には、前記基板側に向かって突出するとともに前記電子部品と導通するバンプと、前記基板側に向かって突出するとともに前記電子部品と導通しないダミーバンプと、が設けられ、前記複数の異方性導電膜は少なくとも前記バンプが設けられた領域に配されていてもよい。
　この構成によると、バンプが設けられた領域において基板と電子部品との間の導通を図るとともに、ダミーバンプが設けられた領域において電子部品の放熱性の向上や電子部品の位置の調整等、ダミーバンプとしての機能を確保しながら、電子部品の反りを抑制することができる。
　前記電子部品が封止材で覆われていてもよい。
　この構成によると、封止材によって電子部品の一層の防塵、防湿及び防水を図ることができる。
　本明細書で開示される他の技術は、上記の回路基板を備える表示パネルであって、前記基板は、画像を表示する表示領域と画像を表示しない非表示領域とを有し、前記電子部品は、前記基板の前記非表示領域に配される表示パネルとして表現することもできる。
　上記の表示パネルでは、前記基板の前記非表示領域に接続されたフレキシブル基板を備え、複数の前記異方性導電膜のうち一つの前記異方性導電膜が、前記基板と前記フレキシブル基板との間に至るまで延在して配されて該基板と該フレキシブル基板とを電気的に接続するものとされていてもよい。
　この構成によると、表示パネルの製造過程において、基板とフレキシブル基板との間に両者を電気的に接続するための異方性導電膜を別途配する必要がないので、表示パネルの製造工程を簡略化することができる。
　本明細書で開示される他の技術は、照明装置と、該照明装置からの光を利用して表示を行う上記の表示パネルと、を備え、前記電子部品は前記表示パネルを駆動するＩＣチップである表示装置として表現することもできる。
（発明の効果）
　本明細書で開示される技術によれば、異方性導電膜を介して基板と電気的に接続される電子部品の反りを抑制しながら、基板と電子部品との接続箇所の防塵、防湿及び防水を図ることができる。
実施形態１に係る液晶表示装置を長辺方向に沿って切断した断面の概略断面図 液晶パネルの概略平面図 液晶パネルの断面構成を示す概略断面図 液晶パネルの非表示領域を拡大した拡大平面図 図４におけるV－V断面の断面構成であって、液晶パネルの非表示領域を拡大した断面図 ＩＣチップの実装領域近傍の斜視図 ＩＣチップを短辺方向に沿って切断した断面の断面図であって、硬化収縮時におけるＡＣＦの収縮態様を示す断面図 変形例におけるＩＣチップＩＣチップの実装領域近傍の斜視図 実施形態２における液晶パネルの非表示領域を拡大した拡大平面図 図９におけるX－X断面の断面構成であって、液晶パネルの非表示領域を拡大した断面図 実施形態３における液晶パネルの非表示領域を拡大した拡大平面図 図１１におけるXII－XII断面の断面構成であって、液晶パネルの非表示領域を拡大した断面図 実施形態４における液晶パネルの非表示領域を拡大した拡大平面図 実施形態５における液晶パネルの非表示領域を拡大した拡大平面図 図１４におけるXV－XV断面の断面構成であって、液晶パネルの非表示領域を拡大した断面図 実施形態６におけるＩＣチップの実装領域近傍の斜視図
　＜実施形態１＞
　図面を参照して実施形態１を説明する。本実施形態では、液晶パネル（表示パネルの一例）１１を備える液晶表示装置（表示装置の一例）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸およびＺ軸を示しており、各軸方向が各図面で共通した方向となるように描かれている。また、上下方向については、図１を基準とし、同図上側を表側とするとともに同図下側を裏側とする。
　液晶表示装置１０は、図１及び図２に示すように、液晶パネル１１と、液晶パネル１１に実装されて当該液晶パネル１１を駆動する電子部品であるＩＣチップ２０と、ＩＣチップ２０に対して各種入力信号を外部から供給するコントロール基板２２と、液晶パネル１１と外部のコントロール基板２２とを電気的に接続するフレキシブル基板２４と、液晶パネル１１に光を供給する外部光源であるバックライト装置（照明装置の一例）１４と、を備えている。また、液晶表示装置１０は、相互に組み付けた液晶パネル１１及びバックライト装置１４を収容して保持するための表裏一体の外部部材１５，１６を備えており、このうち表側の外部部材１５には、液晶パネル１１に表示された画像を外部から視認させるための開口部１５Ａが設けられている。
　先にバックライト装置１４について簡単に説明する。バックライト装置１４は、図１に示すように、表側に向けて開口した略箱型をなすシャーシ１４Ａと、シャーシ１４Ａ内に配された図示しない光源（冷陰極管、ＬＥＤ、有機ＥＬ等）と、シャーシ１４Ａの開口部を覆う形で配される図示しない光学部材と、を備えている。光学部材は、光源から出射される光を面状の光に変換する等の機能を有している。光学部材を通過して面状となった光は、液晶パネル１１に入射し、液晶パネル１１において画像を表示するために利用される。
　次に、液晶パネル１１について説明する。液晶パネル１１は、図２に示すように、全体として縦長の矩形状をなしており、その長辺方向が各図面のＹ軸方向と一致し、その短辺方向が各図面のＸ軸方向と一致している。液晶パネル１１では、その大部分に画像を表示可能な表示領域Ａ１が配され、その長辺方向における一方の端部側（図２に示す下側）に偏った位置に画像が表示されない非表示領域Ａ２が配されている。非表示領域Ａ２の一部には、ＩＣチップ２０及びフレキシブル基板２４が異方性導電膜（以下、「ＡＣＦ」と称する）３０（図４参照）を介した圧着接続によって実装されている。なお、液晶パネル１１では、図１に示すように、後述するカラーフィルタ基板１１Ａよりも一回り小さな枠状の一点鎖線が表示領域Ａ１の外形をなしており、当該一点鎖線よりも外側の領域が非表示領域Ａ２となっている。
　液晶パネル１１は、図３に示すように、透光性に優れた一対のガラス製の基板１１Ａ、１１Ｂと、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層１１Ｃと、を備えている。液晶パネル１１を構成する両基板１１Ａ，１１Ｂは、液晶層１１Ｃの厚さ分のセルギャップを維持した状態で図示しないシール材によって貼り合わされている。両基板１１Ａ，１１Ｂのうち、表側（正面側）の基板１１Ａがカラーフィルタ基板１１Ａとされ、裏側（背面側）の基板１１Ｂがアレイ基板（回路基板の一例）１１Ｂとされる。両基板１１Ａ，１１Ｂの内面側には、液晶層１１Ｃに含まれる液晶分子を配向させるための配向膜１１Ｄ，１１Ｅがそれぞれ形成されている。また、両基板１１Ａ，１１Ｂを構成するガラス基板１１Ａ１，１１Ｂ１の外面側には、それぞれ偏光板１１Ｆ，１１Ｇが貼り付けられている。
　カラーフィルタ基板１１Ａは、図２に示すように、短辺寸法がアレイ基板１１Ｂとほぼ同等であるものの、長辺寸法がアレイ基板１１Ｂよりも小さく、アレイ基板１１Ｂに対して長辺方向についての一方の端部（図２に示す上側）を揃えた状態で貼り合わされている。従って、アレイ基板１１Ｂのうち長辺方向についての他方の端部（図１に示す下側）は、所定範囲に亘ってカラーフィルタ基板１１Ａが重なり合うことがなく、表裏両板面が外部に露出した状態とされており、ここにＩＣチップ２０及びフレキシブル基板２４の実装領域が確保されている。アレイ基板１１Ｂを構成するガラス基板１１Ｂ１は、その主要部分にカラーフィルタ基板１１Ａ及び偏光板１１Ｇが貼り合わされており、ＩＣチップ２０及びフレキシブル基板２４の実装領域が確保された部分がカラーフィルタ基板１１Ａ及び偏光板１１Ｇと非重畳とされている。
　続いてアレイ基板１１Ｂ及びカラーフィルタ基板１１Ａにおける表示領域Ａ１内の構成について説明する。アレイ基板１１Ｂを構成するガラス基板（基板の一例）１１Ｂ１の内面側（液晶層１１Ｃ側）には、図３に示すように、スイッチング素子であるＴＦＴ１７及び画素電極１８が多数個ずつマトリクス状に並んで設けられている。これらＴＦＴ１７及び画素電極１８の周りには、格子状をなす図示しないゲート配線及び図示しないソース配線が取り囲むようにして配設されている。換言すると、格子状をなすゲート配線及びソース配線の交差部に、ＴＦＴ１７及び画素電極１８が行列状に並列配置されている。ゲート配線とソース配線はそれぞれＴＦＴ１７のゲート電極とソース電極とに接続され、画素電極１８がＴＦＴ１７のドレイン電極に接続されている。また、画素電極１８は、平面に視て縦長の矩形状をなすとともに、ＩＴＯ（Indium Tin Oxide）、ＺｎＯ（Zinc Oxide）等の透明電極材料からなる。なお、アレイ電極１１Ｂには、ゲート配線に並行するとともに画素電極１８を横切る容量配線（不図示）を設けることも可能である。
　一方、カラーフィルタ基板１１Ａを構成するガラス基板１１Ａ１の内面側（液晶層１１Ｃ側）には、図３に示すように、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）等の各着色部が、アレイ基板１１Ｂ側の各画素電極１８と平面に視て重畳するような多数個マトリクス状に並列して配置されたカラーフィルタ１１Ｈが設けられている。カラーフィルタ１１Ｈを構成する各着色部間には、混色を防ぐための略格子状の遮光層（ブラックマトリクス）１１Ｉが形成されている。遮光層１１Ｉは、上記したゲート配線及びソース配線と平面に視て重畳する構成とされる。カラーフィルタ１１Ｈ及び遮光層１１Ｉの表面には、アレイ基板１１Ｂの画素電極１８と対向するベタ状の対向電極１１Ｊが設けられている。液晶パネル１１では、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の３色の着色部及びそれらと対向する３つの画素電極１８の組によって表示単位である１つの表示画素が構成されている。表示画素は、Ｒの着色部を有する赤色画素と、Ｇの着色部を有する緑色画素と、Ｂの着色部を有する青色画素とからなる。これら各色の画素は、液晶パネル１１の板面において行方向（Ｘ軸方向）に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向（Ｙ軸方向）に沿って多数並んで配されている。
　次に、液晶パネル１１に接続される各部材について説明する。コントロール基板２２は、図１及び図２に示すように、バックライト装置１４におけるシャーシ１４Ａの裏面（液晶パネル１１側とは反対側の外面）にネジ等によって取り付けられている。このコントロール基板２２は、紙フェノール又はガラスエポキシ樹脂製の基板上に、ＩＣチップ２０に各種入力信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線（導電路）が配索形成されている。このコントロール基板２２には、フレキシブル基板２４の一方の端部（一端側）がＡＣＦ３０を介して電気的にかつ機械的に接続されている。
　フレキシブル基板２４は、図１に示すように、絶縁性及び可撓性を有する合成樹脂材料（ポリイミド系樹脂等）からなる基材を備え、その基材上に多数本の配線パターン（不図示）を有している。フレキシブル基板２４は、長さ方向についての一方の端部２４Ａが既述したようにシャーシ１４Ａの裏面側に配されたコントロール基板２２に接続されるのに対し、他方の端部（他端側）２４Ｂが液晶パネル１１におけるアレイ基板１１Ｂの長辺方向についての他方の端部に接続されており、液晶表示装置１０内で断面形状が略Ｕ字状となるように折り返し状に屈曲されている。フレキシブル基板２４における長さ方向についての両端部２４Ａ，２４Ｂは、配線パターンが外部に露出して端子部（不図示）を構成しており、これらの端子部がそれぞれコントロール基板２２及び液晶パネル１１に対して電気的に接続されている。これにより、コントロール基板２２側から供給される入力信号を液晶パネル１１側に伝送することが可能とされている。
　ＩＣチップ２０は、内部に駆動回路を有しており、シリコンを高い純度で含んだシリコンウェハ上に配線や素子が形成されてなるものである。ＩＣチップ２０は、信号供給源であるコントロール基板２２から供給される信号に基づいて出力信号を生成し、その出力信号を液晶パネル１１の表示領域Ａ１へ向けて出力する。ＩＣチップ２０は、図２に示すように、平面に視て横長の矩形状をなしており、その長辺方向が液晶パネル１１の短辺方向に沿うとともにその短辺方向が液晶パネル１１の長辺方向に沿った姿勢で配されている。このＩＣチップ２０は、液晶パネル１１におけるアレイ基板１１Ｂの非表示領域Ａ２に対して直接実装、即ちＣＯＧ実装されている。
　続いてアレイ基板１１Ｂの非表示領域Ａ２におけるフレキシブル基板２４及びＩＣチップ２０の接続態様について詳しく説明する。フレキシブル基板２４は、その長さ方向がアレイ基板１１Ｂの長辺方向（Ｙ軸方向）に沿った姿勢で、その他方の端部２４Ｂがアレイ基板１１Ｂの長辺方向について他方の端部の略中央部分に接続されている。アレイ基板１１Ｂに接続されたフレキシブル基板２４の他方の端部２４Ｂは、図４に示すように、アレイ基板１１Ｂの短辺方向（Ｘ軸方向）に沿って延在している。ＩＣチップ２０は、アレイ基板１１Ｂにおける非表示領域Ａ２のうちカラーフィルタ基板１１Ａと非重畳となる部分において、フレキシブル基板２４よりも表示領域Ａ１側寄りに位置して配されている。換言すれば、ＩＣチップ２０は、アレイ基板１１Ｂの非表示領域Ａ２のうち、表示領域Ａ１とフレキシブル基板２４との間に挟まれた位置に配されている。
　アレイ基板１１Ｂにおけるフレキシブル基板２４の実装領域には、図５に示すように、フレキシブル基板２４側から入力信号の供給を受けるための外部接続端子部Ｔ１が設けられている。一方、アレイ基板１１ＢにおけるＩＣチップ２０の実装領域には、当該ＩＣチップ２０に対して入力信号の供給を図るためのパネル側入力端子部Ｔ２と、ＩＣチップ２０からの出力信号の供給を受けるためのパネル側出力端子部Ｔ３と、がそれぞれ設けられている。外部接続端子部Ｔ１とパネル側入力端子部Ｔ２とは、アレイ基板１１Ｂの非表示領域Ａ２のうち、フレキシブル基板２４の実装領域とＩＣチップ２０の実装領域との間を横切る形で配索形成された中継配線（不図示）によって電気的に接続されている。パネル側入力端子部Ｔ２及びパネル側出力端子部Ｔ３は、ゲート配線又はソース配線と同じ金属材料からなる薄膜の表面が、画素電極１８と同じＩＴＯ、ＺｎＯ等の透明電極材料によって覆われている。
　フレキシブル基板２４の他方の端部２４Ｂには、図５に示すように、アレイ基板１１Ｂ側に向けられた一方の板面に基板側端子部Ｔ４が設けられている。基板側端子部Ｔ４は、アレイ基板１１Ｂの外部接続端子部Ｔ１上に配されたＡＣＦ３０を介して当該外部接続端子部Ｔ１と電気的に接続されている。ＡＣＦ３０は、接着剤である絶縁性の熱硬化性樹脂３０Ａと、この熱硬化性樹脂３０Ａ中に分散配合された多数の導電性粒子３０Ｂと、からなっている。ＡＣＦ３０を構成する熱硬化性樹脂３０Ａとしては、硬化剤が添加されたフェノキシ樹脂やエポキシ樹脂が挙げられる。本実施形態では、フレキシブル基板２４の他方の端部２４ＢがＡＣＦ３０を介してアレイ基板１１Ｂの外部接続端子部Ｔ１に対して圧着接続されることで、外部接続端子部Ｔ１と基板側端子部Ｔ４との間に導電性粒子３０Ｂが挟み込まれて押し潰され、これにより、外部接続端子部Ｔ１と基板側端子部Ｔ４との間で導通が図られるようになっている。
　ＩＣチップ２０の短辺方向の両端部には、図４及び図５に示すように、アレイ基板１１Ｂ側に向けられた一方の面（以下、「実装面」と称する）２０Ａに、それぞれ平面視矩形状をなしてアレイ基板１１Ｂ側に向かってブロック状に突出するとともにＩＣチップ２０と導通する複数の入力側バンプＢ１と複数の出力側バンプＢ２とが設けられている。このうち複数の入力側バンプＢ１は、アレイ基板１１Ｂのパネル側入力端子部Ｔ２と対向する形で、ＩＣチップ２０の長辺方向に沿って所定のピッチで一列に並んで設けられている。一方、複数の出力側バンプＢ２は、平面に視た大きさが入力側バンプＢ１より小さいものとされ、アレイ基板１１Ｂのパネル側出力端子部Ｔ３と対向する形で、所定のピッチで互い違い状かつ二列に並んで設けられている。
　ＩＣチップ２０の入力側バンプＢ１は、アレイ基板１１Ｂのパネル側入力端子部Ｔ２に配されたＡＣＦ３０を介して当該パネル側入力端子部Ｔ２と電気的に接続されている。このＡＣＦ３０は、パネル側入力端子部Ｔ２の露出面と入力側バンプＢ１の露出面とをそれぞれ隙間無く覆う形でアレイ基板１１ＢとＩＣチップ２０との間に介在している。一方、ＩＣチップ２０の出力側バンプＢ２は、アレイ基板１１Ｂのパネル側出力端子部Ｔ３に配されたＡＣＦ３０を介して当該パネル側出力端子部Ｔ３と電気的に接続されている。このＡＣＦ３０は、パネル側出力端子部Ｔ３の露出面と出力側バンプＢ２の露出面とをそれぞれ隙間無く覆う形でアレイ基板１１ＢとＩＣチップ２０との間に介在している。本実施形態においてこれら２つのＡＣＦ３０は、互いに離間した形で、それぞれＩＣチップ２０の実装面２０Ａの長辺方向に沿って配されている。換言すれば、２つのＡＣＦ３０は、ＩＣチップ２０の実装面２０Ａのうち短辺をなす端辺に沿った方向（Ｙ軸方向）において互いに離間した形で配されている（図４乃至図６参照）。これら２つのＡＣＦ３０は、液晶パネル１１の製造過程において、それぞれ同一の工程でアレイ基板１１Ｂ上に配される。
　なお、上記２つのＡＣＦ３０は、外部接続端子部Ｔ１と基板側端子部Ｔ４との間を電気的に接続するＡＣＦ３０と同一種類のものとされており、当該ＡＣＦ３０を構成する熱硬化性樹脂３０Ａの種類、及び導電性粒子３０Ｂの種類、含有率はいずれも同一とされている。また、パネル側入力端子部Ｔ２と入力側バンプＢ１との間の導通態様、及びパネル側出力端子部Ｔ３と出力側バンプＢ２との間の導通態様についても、外部接続端子部Ｔ１と基板側端子部Ｔ４との間の導通態様と同一である。即ち、ＩＣチップ２０が上記２つのＡＣＦ３０を介してアレイ基板１１Ｂ上に圧着接続されることで、パネル側入力端子部Ｔ２と入力側バンプＢ１との間、及びパネル側出力端子部Ｔ３と出力側バンプＢ２との間にＡＣＦ３０の導電性粒子３０Ｂがそれぞれ挟み込まれて押し潰され、パネル側入力端子部Ｔ２と入力側バンプＢ１との間、及びパネル側出力端子部Ｔ３と出力側バンプＢ２との間の導通が図られている。
　また、アレイ基板１１ＢとＩＣチップ２０の間には、図４乃至図６に示すように、上記２つのＡＣＦ３０の間に生じる隙間を塞ぐ形で樹脂膜３２が配されている。従って、２つのＡＣＦ３０の間に生じる隙間のうち外部に臨む部位は、この樹脂膜３２によって塞がれた状態となっている。この樹脂膜３２は、ＡＣＦ３０のように導電性粒子３０Ｂを含有しておらず、硬化性樹脂のみで構成され、当該硬化性樹脂の種類や当該硬化性樹脂に添加される硬化剤の種類、添加量が調整されることで、上記２つのＡＣＦ３０よりも硬化収縮率が小さいものとされている。また、この樹脂膜３２は、液晶パネル１１の製造過程において、ＩＣチップ２０が上記２つのＡＣＦ３０を介してアレイ基板１１Ｂ上に圧着接続された後に、上記２つのＡＣＦ３０の間に生じる隙間に充填されることで配されている。
　なお、樹脂膜３２が上記２つのＡＣＦ３０の間に生じる隙間を塞ぐ形で配されることで、平面視におけるＩＣチップ２０の中心位置とアレイ基板１１Ｂとの間に樹脂膜３２が配された形となっている。また、図４に示すように、アレイ基板１１ＢとＩＣチップ２０との間に介在する２つのＡＣＦ３０及び樹脂膜３２はいずれも、平面視においてＩＣチップ２０の外縁からわずかにはみ出す形で配されている。こうすることで、液晶パネル１１の製造過程において、アレイ基板１１Ｂ上へのＩＣチップ２０の実装時に、ＩＣチップ２０が本来の実装位置からわずかにずれた場合であっても、アレイ基板１１ＢとＩＣチップ２０との間の良好な導通が図れるからである。
　ところで、液晶パネルの製造過程においてアレイ基板上にＩＣチップをＣＯＧ実装する際には、通常、アレイ基板とＩＣチップとの間に単一のＡＣＦが配され、当該ＡＣＦを介してアレイ基板上にＩＣチップが圧着接続される。このため、従来の液晶パネルの製造過程では、ＡＣＦの硬化収縮時に、ＡＣＦの硬化収縮に伴ってＩＣチップの実装面のうちＡＣＦを配すべき領域の全域がＡＣＦによってアレイ基板側に引き付けられ、ＩＣチップが大きく反ってしまうことがあった。このようにＩＣチップが大きく反ってしまうと、アレイ基板とＩＣチップとの間で良好な接続状態を確保できないことがあった。
　これに対し本実施形態では、上述したように、ＩＣチップ２０が２つのＡＣＦ３０によってアレイ基板１１Ｂに接続され、これら２つのＡＣＦ３０が互いに離間した形で配されている。そして、２つのＡＣＦ３０が離間することにより生じる隙間を塞ぐ形で樹脂膜３２が配されている。このため、液晶パネル１１の製造工程において、アレイ基板１１ＢとＩＣチップ２０との間に介在する２つのＡＣＦ３０の硬化収縮時に、ＡＣＦ３０の硬化収縮に伴ってＡＣＦ３０がＩＣチップ２０をアレイ基板１１Ｂ側に引き付ける力が、当該樹脂膜３２が配された領域において緩和される。その結果、アレイ基板１１ＢとＩＣチップ２０との間のＡＣＦ３０を配すべき領域において、ＩＣチップが単一のＡＣＦを介してアレイ基板に電気的に接続される従来の構成と比べて、図７に示すように、ＡＣＦ３０の硬化収縮時におけるＩＣチップ２０の反り量が小さいものとなり、従来の構成と比べてＩＣチップ２０の反りを抑制することができる。
　さらに本実施形態では、上述したように、アレイ基板１１ＢとＩＣチップ２０との間において２つのＡＣＦ３０の間に生じる隙間のうち外部に臨む部位が樹脂膜３２によって塞がれるので、アレイ基板１１ＢとＩＣチップ２０との間における外部に臨む部位にはＡＣＦ３０と樹脂膜３２とのいずれかが介在する形となり、アレイ基板１１ＢにおけるＩＣチップ２０の実装領域とＩＣチップ２０の実装面２０Ａとの間、即ちアレイ基板１１ＢとＩＣチップ２０との接続箇所に水や塵等が浸入することを防止ないし抑制することができる。このように本実施形態の液晶パネル１１では、ＡＣＦ３０を介してアレイ基板１１Ｂと電気的に接続されるＩＣチップ２０の反りを抑制しながら、アレイ基板１１ＢとＩＣチップ２０との接続箇所の防塵、防湿及び防水を図ることができる。
　ここで本実施形態のようにＩＣチップ２０が平面視矩形状である場合、当該ＩＣチップ２０は、アレイ基板１１ＢとＩＣチップ２０との間に介在する２つのＡＣＦ３０の硬化収縮時に、いずれかの端辺に沿った方向に反り易い。この点、本実施形態では、２つのＡＣＦ３０が、平面視矩形状をなすＩＣチップ２０の短辺をなす端辺に沿った方向において互いに離間した形で配されている。このため、ＩＣチップ２０が反り易い上記辺をなす端辺に沿った方向において、ＡＣＦ３０の硬化収縮に伴ってＡＣＦ３０がＩＣチップ２０をアレイ基板１１Ｂ側に引き付ける力が、樹脂膜３２が配された領域において緩和される。その結果、ＩＣチップ２０の反りを効果的に抑制することができる。
　また、本実施形態のようにＩＣチップ２０が平面視矩形状である場合、平面視におけるＩＣチップ２０の中心位置は、ＩＣチップ２０の四隅から最も離れた位置であるので、当該中心位置とアレイ基板１１Ｂとの間がＡＣＦ３０によって接続されていると、ＡＣＦ３０の硬化収縮時にＩＣチップ２０が大きく反り易い。この点、本実施形態では、平面視におけるＩＣチップ２０の中心位置とアレイ基板１１Ｂとの間に樹脂膜３２が配されている。このため、当該中心位置がＡＣＦ３０によってアレイ基板１１Ｂに接続される構成と比べて、ＩＣチップ２０の反りを効果的に抑制することができる。
　なお、ＩＣチップの実装面の略中央位置にアレイ基板側に向かって突出する突起を設け、その突起の先端面をアレイ基板と当接させることで、当該略中央位置においてアレイ基板とＩＣチップとの間の距離が変動することを防止ないし抑制でき、ＩＣチップの反りを抑制することもできる。しかしながら、ＩＣチップの実装面にこのような突起を設けると、アレイ基板におけるＩＣチップの実装領域やＩＣチップの実装面に設けられる回路の設計に影響を与え、回路設計の自由度が減ってしまう問題が生じる。また、このような突起を設けることでＩＣチップの製造コストが増加する問題も生じる。これに対し本実施形態では、このような突起を設けることなくＩＣチップ２０の反りを抑制することができるので、上記のような問題は生じ難い。
　＜実施形態１の変形例＞
　図８を参照して実施形態１の変形例を説明する。本変形例では、図８に示すように、ＩＣチップ１２０の全体が透明な封止材１３４によって覆われており、これにより、ＩＣチップ１２０の全体が封止材１３４によって封止されている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。なお、図８において、図６の参照符号に数字１００を加えた部位は、実施形態１で説明した部位と同一である。本変形例では、液晶パネルの製造工程において、アレイ基板１１１Ｂに対するＩＣチップ１２０の実装後、即ち２つのＡＣＦ１３０及び樹脂膜１３２の硬化後に、封止材１３４によってＩＣチップ１２０を封止する。本変形例では、このようにＩＣチップ１２０の全体が封止されることで、ＩＣチップ１２０の一層の防塵、防湿及び防水を図ることができる。
　＜実施形態２＞
　図９及び図１０を参照して実施形態２を説明する。実施形態２は、アレイ基板２１１Ｂとフレキシブル基板２２４との間を電気的に接続するＡＣＦ２３０の配置態様が実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。なお、図９及び図１０において、それぞれ図４及び図５の参照符号に数字２００を加えた部位は、実施形態１で説明した部位と同一である。
　本実施形態では、図９及び図１０に示すように、アレイ基板２１１Ｂとフレキシブル基板２２４との間を電気的に接続するＡＣＦ２３０が、アレイ基板２１１Ｂのパネル側入力端子部Ｔ２とＩＣチップ２２０の入力側バンプＢ１との間を電気的に接続するためのＡＣＦ２３０を兼用するものとされている。即ち、アレイ基板２１１ＢとＩＣチップ２２０との間を接続する２つのＡＣＦ２３０のうち、フレキシブル基板２２４寄りに配されたＡＣＦ２３０が、アレイ基板２１１Ｂの外部接続端子部Ｔ１とフレキシブル基板２２４の基板側端子部Ｔ４との間に至るまで配されてアレイ基板２１１Ｂとフレキシブル基板２２４とを電気的に接続するものとされている。なお、ＡＣＦ２３０を構成する熱硬化性樹脂は絶縁性とされているから、フレキシブル基板２２４の基板側端子部Ｔ４からＡＣＦ２３０を通じてアレイ基板２１１Ｂのパネル側入力端子部Ｔ２まで直接電流が流れるのではなく、実施形態１と同様に、フレキシブル基板２２４の基板側端子部Ｔ４から外部接続端子部Ｔ１とパネル側入力端子部Ｔ２との間に配索形成された中継配線を通じてアレイ基板２１１Ｂのパネル側入力端子部Ｔ２まで電流が流れるようになっている。
　本実施形態では、上記のような構成とされていることで、液晶パネルの製造過程において、アレイ基板２１１Ｂのパネル側入力端子部Ｔ２とＩＣチップ２２０の入力側バンプＢ１との間を電気的に接続するためのＡＣＦ２３０に加えて、アレイ基板２１１Ｂとフレキシブル基板２２４との間を電気的に接続するためのＡＣＦを別途配する必要がないので、製造工程を簡略化することができる。
　＜実施形態３＞
　図１１及び図１２を参照して実施形態３を説明する。実施形態３は、アレイ基板３１１ＢとＩＣチップ３２０との間に介在するＡＣＦ３３０の数が実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。なお、図１１及び図１２において、それぞれ図４及び図５の参照符号に数字３００を加えた部位は、実施形態１で説明した部位と同一である。
　本実施形態では、図１１及び図１２に示すように、アレイ基板３１１ＢとＩＣチップ３２０との間に３つのＡＣＦ３３０が介在している。即ち、アレイ基板３１１Ｂのパネル側入力端子部Ｔ２とＩＣチップ３２０の入力側バンプＢ１とを電気的に接続するＡＣＦ３３０と、アレイ基板３１１Ｂのパネル側入力端子部Ｔ２とＩＣチップ３２０の入力側バンプＢ１とを電気的に接続するＡＣＦ３３０と、が実施形態１のものと同様の形状及び配置とされ、これら２つのＡＣＦ３３０の間の隙間に当該２つのＡＣＦ３３０から離間した形で、１つのＡＣＦ３３０が配されている。２つのＡＣＦ３３０の間に配された１つのＡＣＦ３３０は、他の２つのＡＣＦ３３０と同様に、ＩＣチップ３２０の実装面３２０Ａの長辺方向に沿って配されている。また、アレイ基板３１１ＢとＩＣチップ３２０の間に介在する３つのＡＣＦ３３０は同一種類のものとされている。
　このような構成とされている場合であっても、本実施形態では、アレイ基板３１１ＢとＩＣチップ３２０との間に介在する３つのＡＣＦ３３０の硬化収縮時に、ＡＣＦ３３０の硬化収縮に伴ってＡＣＦ３３０がＩＣチップ３２０をアレイ基板３１１Ｂ側に引き付ける力が、各樹脂膜３３２が配された領域においてそれぞれ緩和される。その結果、アレイ基板とＩＣチップとの間のＡＣＦを配すべき領域において、ＩＣチップが単一のＡＣＦを介してアレイ基板に電気的に接続される従来の構成と比べて、ＡＣＦ３３０の硬化収縮時におけるＩＣチップ３２０の反り量が小さいものとなり、従来の構成と比べてＩＣチップ３２０の反りを抑制することができる。
　＜実施形態４＞
　図１３を参照して実施形態４を説明する。実施形態４は、アレイ基板４１１ＢとＩＣチップ４２０との間に介在するＡＣＦ４３０の数が実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。なお、図１３において、図４の参照符号に数字４００を加えた部位は、実施形態１で説明した部位と同一である。
　本実施形態では、図１３に示すように、アレイ基板４１１ＢとＩＣチップ４２０との間に４つのＡＣＦ４３０が介在している。具体的には、ＩＣチップ４２０の実装面４２０Ａに当該ＩＣチップ４２０の長辺方向に沿って並んで設けられた入力側バンプＢ１は、当該ＩＣチップ４２０の長辺方向の略中央位置に大きな隙間を空けて配置されている。即ち入力側バンプＢ１が上記隙間を挟んで２つの領域に分かれた形で設けられている。そして、入力側バンプＢ１が設けられていない上記隙間には樹脂膜４３２が配され、入力側バンプＢ１が設けられた２つの領域にそれぞれＡＣＦ４３０が配されている。また、ＩＣチップ４２０の実装面４２０Ａに当該ＩＣチップ４２０の長辺方向に沿って並んで設けられた出力側バンプＢ２は、当該ＩＣチップ４２０の長辺方向の略中央位置に設けられたバンプがＩＣチップ４２０と導通しないダミーバンプＢ３とされている。即ち出力側バンプＢ２がダミーバンプＢ３を挟んで２つの領域に分かれた形で設けられている。そして、ダミーバンプＢ３が設けられた領域には樹脂膜４３２が配され、出力側バンプＢ２が設けられた２つの領域にそれぞれＡＣＦ４３０が配されている。
　アレイ基板４１１ＢとＩＣチップ４２０との間に介在する４つのＡＣＦ４３０が上記のような配置とされることで、４つのＡＣＦ４３０は平面視においてＩＣチップ４２０の実装面４２０Ａの四隅と重畳しており、４つのＡＣＦ４３０の間には平面視において略十字状の隙間が生じている。換言すれば、４つのＡＣＦ４３０は、ＩＣチップ４２０の実装面４２０Ａのうち短辺をなす端辺に沿った方向（Ｙ軸方向）及び長辺をなす端辺に沿った方向（Ｘ軸方向）の両者において互いに離間した形で配されている。そして、この略十字状の隙間を塞ぐ形で樹脂膜４３２が配されている。このような構成とされることで、本実施形態では、４つのＡＣＦ４３０の硬化収縮時に、上記短辺をなす端辺に沿った方向（Ｙ軸方向）だけでなく、上記長辺をなす端辺に沿った方向（Ｘ軸方向）においても、ＡＣＦ４３０の硬化収縮に伴ってＡＣＦ４３０がＩＣチップ４２０をアレイ基板４１１Ｂ側に引き付ける力が、当該樹脂膜４３２が配された領域において緩和される。その結果、ＡＣＦ４３０の硬化収縮時におけるＩＣチップ４２０の反りをより効果的に抑制することができる。
　なお、出力側バンプＢ２に挟まれる形で設けられたダミーバンプＢ３は、金属製とされることでＩＣチップ４２０の放熱性を向上させる機能や、その先端がアレイ基板４１１Ｂと当接することでアレイ基板４１１Ｂに対するＩＣチップ４２０の位置（アレイ基板４１１ＢとＩＣチップ４２０との間の距離）を調整する機能を果たす。このように本実施形態では、入力側バンプＢ１及び出力側バンプＢ２が設けられた領域においてアレイ基板４１１ＢとＩＣチップ４２０との間の導通を図るとともに、ダミーバンプＢ３が設けられた領域においてダミーバンプＢ３としての機能を確保しながら、ＩＣチップ４２０の反りを抑制することができる。
　＜実施形態５＞
　図１４及び図１５を参照して実施形態５を説明する。実施形態５は、アレイ基板５１１ＢとＩＣチップ５２０との間に介在する２つのＡＣＦ５３０の間の隙間に配された樹脂膜の種類が実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。なお、図１４及び図１５において、それぞれ図４及び図５の参照符号に数字５００を加えた部位は、実施形態１で説明した部位と同一である。
　本実施形態では、図１４及び図１５に示すように、ＩＣチップ５２０の入力側バンプＢ１と出力側バンプＢ２とをそれぞれ覆う形で配された２つのＡＣＦ５３０の間の隙間を塞ぐ形で、当該２つのＡＣＦ５３０よりも硬化収縮率が小さい他の種類のＡＣＦ（樹脂膜の一例）５３１が配されている。なお、入力側バンプＢ１、出力側バンプＢ２、及び上記２つのＡＣＦ５３０の配置態様については、実施形態１のものと同様である。上記他の種類のＡＣＦ５３１は、上記２つのＡＣＦ５３０と同様に、熱硬化性樹脂５３１Ａと、この熱硬化性樹脂５３１Ａ中に分散配合された多数の導電性粒子５３１Ｂと、からなっており、熱硬化性樹脂５３１Ａの種類や当該熱硬化性樹脂５３１Ａに添加される硬化剤の種類、添加量が上記２つのＡＣＦ５３０と異なっている。
　本実施形態では、このような構成とされることで、液晶パネルの製造過程において、上記２つのＡＣＦ５３０と上記他の種類のＡＣＦ５３１とを同じ工程でアレイ基板５１１Ｂ上に配することができる。このため、アレイ基板５１１Ｂに対してＩＣチップ５２０を接続した後に上記２つのＡＣＦ５３０の間に充填等によって樹脂膜を配する場合と比べて製造工程を短縮化することができる。
　なお、上述した実施形態１から実施形態５では、隣り合うＡＣＦの間に配された樹脂膜が膜間部材の一例であり、この樹脂膜のうち外部に臨む部位を除く部位に配された樹脂膜が低収縮率部の一例である。
　＜実施形態６＞
　図１６を参照して実施形態６を説明する。実施形態６は、アレイ基板６１１ＢとＩＣチップ６２０との間の一部に内部空間Ｓ１が設けられている点で実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。なお、図１６において、図６の参照符号に数字６００を加えた部位は、実施形態１で説明した部位と同一である。
　本実施形態では、図１６に示すように、アレイ基板６１１ＢとＩＣチップ６２０との間において２つのＡＣＦ６３０の間に生じる隙間のうち、外部に臨む部位にのみ当該部位を塞ぐ形でそれぞれ樹脂膜６３２が配されている。即ちアレイ基板６１１ＢとＩＣチップ６２０との間に内部空間（低収縮率部の一例）Ｓ１が設けられている。各ＡＣＦ６３０及び各樹脂膜６３２の材料は実施形態１のものと同様であり、各樹脂膜６３２は各ＡＣＦ６３０よりも硬化収縮率が小さいものとされている。なお、この内部空間Ｓ１には空気が充填されているから、各ＡＣＦ６３０よりも内部空間Ｓ１における硬化収縮率が小さいのは当然である。また本実施形態では、樹脂膜６３２と内部空間Ｓ１とを組み合わせたものが膜間部材の一例である。
　上記のような構成とされた本実施形態のアレイ基板６１１Ｂでは、液晶パネルの製造工程において、アレイ基板６１１ＢとＩＣチップ６２０との間に介在する２つのＡＣＦ６３０の硬化収縮時に、ＡＣＦ６３０の硬化収縮に伴ってＡＣＦ６３０がＩＣチップ６２０をアレイ基板６１１Ｂ側に引き付ける力が、上記内部空間Ｓ１において緩和されるとともに、上記樹脂膜６３２が配された領域においても緩和される。その結果、アレイ基板とＩＣチップとの間のＡＣＦを配すべき領域において、ＩＣチップが単一のＡＣＦを介してアレイ基板に電気的に接続される従来の構成と比べて、ＡＣＦ６３０の硬化収縮時におけるＩＣチップ６２０の反り量が小さいものとなり、従来の構成と比べてＩＣチップ６２０の反りを抑制することができる。
　さらに本実施形態では、上述したように、アレイ基板６１１ＢとＩＣチップ６２０との間において２つのＡＣＦ６３０の間に生じる隙間のうち外部に臨む部位が樹脂膜６３２によって塞がれるので、アレイ基板６１１ＢとＩＣチップ６２０との間における外部に臨む部位にはＡＣＦ６３０と樹脂膜６３２とのいずれかが介在する形となり、アレイ基板６１１ＢにおけるＩＣチップ６２０の実装領域とＩＣチップ６２０の実装面６２０Ａとの間、即ちアレイ基板６１１ＢとＩＣチップ６２０との接続箇所に水や塵等が浸入することを防止ないし抑制することができる。このように本実施形態の構成においても、ＡＣＦ６３０を介してアレイ基板６１１Ｂと電気的に接続されるＩＣチップ６２０の反りを抑制しながら、アレイ基板６１１ＢとＩＣチップ６２０との接続箇所の防塵、防湿及び防水を図ることができる。
　上記の各実施形態の変形例を以下に列挙する。
（１）上記の各実施形態では、アレイ基板とＩＣチップとの間に介在する複数のＡＣＦが、ＩＣチップの実装面のいずれかの端辺に沿った方向において互いに離間した形で配された構成を例示したが、これに限定されない。アレイ基板とＩＣチップとの間の導通を図ることができれば、アレイ基板とＩＣチップとの間に介在する複数のＡＣＦが、ＩＣチップの実装面のいずれかの端辺に沿わない方向において互いに離間した形で配された構成であってもよい。
（２）上記の各実施形態では、アレイ基板とＩＣチップとの間に介在する複数のＡＣＦが同一種類のものとされた例を示したが、アレイ基板とＩＣチップとの間に介在する複数のＡＣＦが異なる種類のものとされてもよい。即ち、アレイ基板とＩＣチップとの間に介在する複数のＡＣＦについて、それらを構成する熱硬化性樹脂の種類、導電性粒子の種類、含有率が異なっていてもよい。
（３）上記の各実施形態以外にも、アレイ基板とＩＣチップとの間に配される複数のＡＣＦの配置態様については、適宜に変更可能である。
（４）上記の各実施形態では、回路基板の一例として液晶パネルを構成するアレイ基板を例示したが、これに限定されない。本発明は、ＡＣＦを介して基板上に電子部品が実装される様々な回路基板について適用することが可能である。
（５）上記の実施形態６では、各樹脂膜が各ＡＣＦよりも硬化収縮率が小さいものとされた構成を例示したが、実施形態６において、２つのＡＣＦの間において樹脂膜に対する内部空間の割合が十分に大きければ、各樹脂膜が各ＡＣＦよりも硬化収縮率が大きいものとされてもよい。この場合であっても、２つのＡＣＦの効果収縮時に、ＡＣＦがＩＣチップをアレイ基板側に引き付ける力が内部空間によって緩和されるので、従来の構成と比べてＩＣチップの反りを抑制することができる。
　以上、本発明の各実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
　１０...液晶表示装置、１１...液晶パネル、１１Ａ...カラーフィルタ基板、１１Ａ１，１１Ｂ１...ガラス基板、１１Ｂ，１１１Ｂ，２１１Ｂ，３１１Ｂ，４１１Ｂ，５１１Ｂ、６１１Ｂ...アレイ基板、１４...バックライト装置、２０，１２０，２２０，３２０，４２０，５２０、６２０...ＩＣチップ、２２...コントロール基板、２４，２２４，３２４，４２４，５２４...フレキシブル基板、３０，１３０，２３０，３３０，４３０，５３０，５３１、６３１...ＡＣＦ、３２，１３２，２３２，３３２，４３２、６３２...樹脂膜（膜間部材）、１３４...封止材、Ｂ１...入力側バンプ、Ｂ２...出力側バンプ、Ｂ３...ダミーバンプ、Ｓ１...内部空間（膜間部材）、Ｔ１...外部接続端子部、Ｔ２...パネル側入力端子部、Ｔ３...パネル側出力端子部、Ｔ４...基板側端子部

Claims (9)

  1. 　基板と、
    　前記基板上に配された電子部品と、
    　前記基板と１つの前記電子部品との間に介在して両者を電気的に接続する複数の異方性導電膜であって、互いに離間した形で配された複数の異方性導電膜と、
    　前記基板と１つの前記電子部品との間において隣り合う前記異方性導電膜の間に生じる隙間に配され、該隙間の少なくとも外部に臨む部位を塞ぐ形で配された少なくとも一つの樹脂膜と、前記異方性導電膜よりも硬化収縮率が小さい低収縮率部と、を有する膜間部材と、
    　を備える回路基板。
  2. 　前記樹脂膜と前記低収縮率部とが同一の材料で形成されている、請求項１に記載の回路基板。
  3. 　前記電子部品は平面視矩形状をなし、
    　前記複数の異方性導電膜は、平面視矩形状の前記電子部品のいずれかの端辺に沿った方向において互いに離間した形で配されている、請求項１又は請求項２に記載の回路基板。
  4. 　平面視における前記電子部品の中心位置と前記基板との間に前記低収縮率部が配されている、請求項３に記載の回路基板。
  5. 　前記電子部品には、前記基板側に向かって突出するとともに前記電子部品と導通するバンプと、前記基板側に向かって突出するとともに前記電子部品と導通しないダミーバンプと、が設けられ、
    　前記複数の異方性導電膜は少なくとも前記バンプが設けられた領域に配されている、請求項１から請求項４のいずれか１項に記載の回路基板。
  6. 　前記電子部品が封止材で覆われている、請求項１から請求項５のいずれか１項に記載の回路基板。
  7. 　請求項１から請求項６のいずれか１項に記載の回路基板を備える表示パネルであって、
    　前記基板は、画像を表示する表示領域と画像を表示しない非表示領域とを有し、
    　前記電子部品は、前記基板の前記非表示領域に配される表示パネル。
  8. 　前記基板の前記非表示領域に接続されたフレキシブル基板を備え、
    　複数の前記異方性導電膜のうち一つの前記異方性導電膜が、前記基板と前記フレキシブル基板との間に至るまで延在して配されて該基板と該フレキシブル基板とを電気的に接続するものとされている、請求項７に記載の表示パネル。
  9. 　照明装置と、該照明装置からの光を利用して表示を行う請求項７又は請求項８に記載の表示パネルと、を備え、
    　前記電子部品は前記表示パネルを駆動するＩＣチップである表示装置。
PCT/JP2015/067704 2014-06-26 2015-06-19 回路基板、表示パネル及び表示装置 Ceased WO2015198982A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/318,532 US9995977B2 (en) 2014-06-26 2015-06-19 Circuit board, display panel, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014131274 2014-06-26
JP2014-131274 2014-06-26

Publications (1)

Publication Number Publication Date
WO2015198982A1 true WO2015198982A1 (ja) 2015-12-30

Family

ID=54938066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/067704 Ceased WO2015198982A1 (ja) 2014-06-26 2015-06-19 回路基板、表示パネル及び表示装置

Country Status (2)

Country Link
US (1) US9995977B2 (ja)
WO (1) WO2015198982A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017138377A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009339B2 (en) * 2020-08-18 2024-06-11 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323523A (ja) * 1999-05-07 2000-11-24 Sony Corp フリップチップ実装構造
JP2002170854A (ja) * 2000-11-30 2002-06-14 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2009192796A (ja) * 2008-02-14 2009-08-27 Seiko Instruments Inc 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323523A (ja) * 1999-05-07 2000-11-24 Sony Corp フリップチップ実装構造
JP2002170854A (ja) * 2000-11-30 2002-06-14 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2009192796A (ja) * 2008-02-14 2009-08-27 Seiko Instruments Inc 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017138377A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20170131586A1 (en) 2017-05-11
US9995977B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
US8004620B2 (en) Display device
CN112634777B (zh) 显示装置
US9360719B2 (en) Display device
CN117270253B (zh) 显示面板和电子装置
US10353253B2 (en) Mounting substrate and display device
US20160004110A1 (en) Display panel and method of producing display panel
KR102359607B1 (ko) 표시 장치
WO2014073504A1 (ja) 表示装置
CN107851409A (zh) 显示面板
WO2016104358A1 (ja) 表示装置
KR20110064287A (ko) 외곽영역이 최소화된 액정표시장치
KR101962612B1 (ko) 액정패널 및 이를 포함하는 액정표시장치모듈
US12124125B2 (en) Display panel and electronic device
KR20190057189A (ko) 표시 장치
WO2015198982A1 (ja) 回路基板、表示パネル及び表示装置
US20120325536A1 (en) Display device and method for fabricating same
US20180157089A1 (en) Display device
CN115421326A (zh) 显示面板及其制备方法
US20120229750A1 (en) Display device
JP2010175727A (ja) 液晶表示装置
JP6498016B2 (ja) 液晶パネルおよび液晶表示装置
CN113282973B (zh) 显示装置与屏幕防窥装置
JP5332219B2 (ja) 電気光学装置の製造方法
KR101490635B1 (ko) 액정 표시 장치의 제조 방법
JP3646557B2 (ja) 電気光学装置およびその装置を搭載する電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15812510

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15318532

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15812510

Country of ref document: EP

Kind code of ref document: A1