WO2015182283A1 - 窒化物系化合物半導体 - Google Patents

窒化物系化合物半導体 Download PDF

Info

Publication number
WO2015182283A1
WO2015182283A1 PCT/JP2015/061860 JP2015061860W WO2015182283A1 WO 2015182283 A1 WO2015182283 A1 WO 2015182283A1 JP 2015061860 W JP2015061860 W JP 2015061860W WO 2015182283 A1 WO2015182283 A1 WO 2015182283A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound semiconductor
nitride
buffer layer
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/061860
Other languages
English (en)
French (fr)
Inventor
伸之 伊藤
学 遠崎
淳 小河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201580027209.XA priority Critical patent/CN106415802B/zh
Priority to US15/127,642 priority patent/US9773864B2/en
Priority to JP2016523378A priority patent/JP6174253B2/ja
Publication of WO2015182283A1 publication Critical patent/WO2015182283A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/253—Semiconductors

Definitions

  • the present invention relates to a nitride compound semiconductor.
  • a nitride compound semiconductor used for a semiconductor electronic device there is generally a nitride compound semiconductor having a heterojunction composed of AlGaN and GaN.
  • This nitride-based compound semiconductor device includes, for example, a substrate composed of sapphire or Si, a buffer layer, a channel layer generally made of GaN, and a barrier layer made of AlGaN, and is stacked on the substrate.
  • the thermal expansion coefficient is nitride-based.
  • the Si substrate when a nitride-based compound semiconductor laminate is formed on a sapphire substrate or a SiC substrate, there is not a great problem, but the thermal expansion coefficient is nitride-based.
  • the Si substrate when a Si substrate smaller than the compound semiconductor laminate is used, after the growth of the nitride-based compound semiconductor laminate, the Si substrate not only warps in a downwardly convex shape, but also the crystal itself is cracked by stress. In some cases, it was formed.
  • the thermal conductivity in the direction of the layer structure with many interfaces is significantly lower than the thermal conductivity of the first and second layers alone, which is 1/10 or less. It is not uncommon (see, for example, 251-253 of Journal of Crystal Growth 298 (2007)). For this reason, in the semiconductor device described in the above-mentioned patent document, since the heat dissipation is reduced by including the multilayer buffer layer, the temperature of the channel layer stacked on the multilayer buffer layer increases with the operation of the semiconductor electronic device. However, as the channel resistance increases, the reliability of the semiconductor electronic device may be significantly reduced.
  • an object of the present invention is to provide a nitride-based compound semiconductor capable of preventing a decrease in heat dissipation due to the inclusion of a multilayer buffer layer and obtaining a highly reliable semiconductor electronic device when used in a semiconductor electronic device. There is to do.
  • the nitride-based compound semiconductor of the present invention is A substrate, A nitride-based compound semiconductor laminate provided on the substrate,
  • the nitride-based compound semiconductor stack includes a multilayer buffer layer, a channel layer provided on the multilayer buffer layer, and an electron supply layer stacked on the channel layer.
  • the multilayer buffer layer and a heat dissipation layer that is adjacent to the layer laminated on the multilayer buffer layer and has higher thermal conductivity than the multilayer buffer layer are provided. Yes.
  • the present invention there is a recess penetrating the electron supply layer, the channel layer, and the multilayer buffer layer from the surface of the electron supply layer, and the multilayer buffer layer and the multilayer buffer layer are stacked in the recess.
  • a heat radiating layer adjacent to the other layer and having a higher thermal conductivity than the multilayer buffer layer is provided. Accordingly, heat conducted from the surface of the electron supply layer toward the multilayer buffer layer can be released to the outside of the nitride-based compound semiconductor through the heat dissipation layer, so that the multilayer buffer layer having low thermal conductivity in the vertical direction of the substrate
  • the heat dissipation of the nitride compound semiconductor containing can be improved. Therefore, a highly reliable semiconductor electronic device can be obtained by using it for a semiconductor electronic device.
  • FIG. 2 is a schematic cross-sectional view for explaining a manufacturing process of the nitride-based compound semiconductor of FIG. 1.
  • FIG. 3 is a schematic cross-sectional view for explaining a manufacturing step for the nitride-based compound semiconductor of FIG. 1 following FIG. 2.
  • It is a cross-sectional schematic diagram which shows the nitride type compound semiconductor of 2nd Embodiment of this invention.
  • It is a cross-sectional schematic diagram which shows the nitride type compound semiconductor of 3rd Embodiment of this invention.
  • the nitride-based compound semiconductor according to the first embodiment of the present invention includes a substrate 1 and a nitride-based compound semiconductor stacked body 11 stacked on the substrate 1.
  • the nitride compound semiconductor may be an epitaxial wafer, for example.
  • the substrate 1 is, for example, a boron-doped CZSi substrate of 0.01 ⁇ ⁇ cm.
  • the substrate 1 may be any substrate that can be used for epitaxial growth of a nitride-based compound semiconductor.
  • a Si substrate, a SiC substrate, a GaN substrate, and a sapphire substrate can be used.
  • the nitride-based compound semiconductor stack 11 includes an initial growth layer 2, a composition gradient buffer layer 3, a multilayer buffer layer 4, a GaN channel layer 5, and an electron supply layer 6.
  • the buffer layer 3, the multilayer buffer layer 4, the GaN channel layer 5, and the electron supply layer 6 are stacked in this order.
  • the initial growth layer 2 is made of, for example, AlN having a thickness of 100 nm.
  • the composition gradient buffer layer 3 includes an Al 0.7 Ga 0.3 N layer 31, an Al 0.4 Ga 0.6 N layer 32, and an Al 0.1 Ga 0.9 N layer 33, and is initially grown.
  • the Al composition ratio of the Al 0.7 Ga 0.3 N layer 31, the Al 0.4 Ga 0.6 N layer 32, and the Al 0.1 Ga 0.9 N layer 33 is decreased stepwise. It has the structure laminated
  • the Al 0.7 Ga 0.3 N layer 31 has a thickness of 200 nm, for example, and the Al 0.4 Ga 0.6 N layer 32 has a thickness of 400 nm, for example, and an Al 0.1 Ga 0.9 N layer. 33 has a thickness of 400 nm, for example.
  • Multilayer buffer layer 4 Al x In y Ga 1- x-y As u P v N 1-u-v (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, x + y ⁇ 1,0 ⁇ u ⁇ 1,0
  • An AlN layer as a first layer having a composition of ⁇ v ⁇ 1, u + v ⁇ 1, and Al a In b Ga 1 -ab As c Pd N 1-cd (0 ⁇ a ⁇ 1,
  • an Al 0.1 Ga 0.9 N layer as a second layer having a composition of 0 ⁇ b ⁇ 1, a + b ⁇ 1, 0 ⁇ c ⁇ 1, 0 ⁇ d ⁇ 1, c + d ⁇ 1),
  • the first and second layers are alternately stacked a plurality of times.
  • the AlN layer is, for example, 3 nm thick, and the Al 0.1 Ga 0.9 N layer is, for example, 30 nm thick.
  • the multilayer buffer layer has a configuration in which a plurality of layers having different compositions are repeatedly stacked, and each layer constituting the multilayer buffer layer has a composition formula of Al x In y Ga 1-xy As.
  • u P v N 1-uv (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1, 0 ⁇ u ⁇ 1, 0 ⁇ v ⁇ 1, u + v ⁇ 1) It may be a lattice buffer layer.
  • the multilayer buffer layer 4 is not limited to a configuration in which the first and second layers are alternately and repeatedly stacked.
  • the multilayer buffer layer 4 may have a configuration in which the first and second layers are randomly stacked.
  • a configuration including a region in which the first and second layers are alternately and repeatedly stacked and a region in which the first and second layers are randomly stacked may be employed.
  • the GaN channel layer 5 is made of, for example, GaN having a thickness of 1 ⁇ m.
  • the electron supply layer 6 includes an AlN characteristic improving layer 61, an AlGaN barrier layer 62, and a GaN cap layer 63.
  • the AlN characteristic improving layer 61, the AlGaN barrier layer 62, and the GaN cap layer 63 are provided on the GaN channel layer 5, the AlN characteristic improving layer 61, the AlGaN barrier layer 62, and the GaN cap layer 63 are provided. It has the structure laminated
  • the AlN characteristic improving layer 61 is, for example, 1 nm in thickness
  • the AlGaN barrier layer 62 is, for example, 20 nm thick Al 0.2 Ga 0.8 N
  • the GaN cap layer 63 is, for example, 1 nm thick.
  • the nitride-based compound semiconductor multilayer body 11 has a recess 110 that penetrates the electron supply layer 6, the GaN channel layer 5, and the multilayer buffer layer 4 from the surface of the electron supply layer 6 to the composition gradient buffer layer 3.
  • a heat dissipation layer 210 adjacent to the multilayer buffer layer 4 and the GaN channel layer 5 is provided in the recess 110.
  • the heat dissipation layer 210 is made of GaN having higher thermal conductivity than the multilayer buffer layer 4 and excellent heat dissipation, and is formed so that the multilayer buffer layer 4 and the GaN channel layer 5 are not exposed in the recess 110.
  • the recess 110 is formed in a portion that does not contribute to the operation of this device, for example, an isolation portion, when a nitride compound semiconductor device is used.
  • the surface oxide film of the substrate 1 is removed with a hydrofluoric acid-based etchant. Thereafter, the substrate 1 is set in a metal organic chemical vapor deposition (MOCVD) apparatus, the temperature of the substrate 1 is set to 1100 ° C., and the surface of the substrate 1 is cleaned at a chamber pressure of 13.3 kPa.
  • MOCVD metal organic chemical vapor deposition
  • the surface of the substrate 1 is nitrided by making the temperature of the substrate 1 and the chamber pressure constant and flowing ammonia NH 3 (12.5 slm).
  • the temperature of the substrate 1 is set to 1150 ° C.
  • the composition gradient buffer layer 3 is formed by growing the N layer 33.
  • an AlN characteristic improving layer 61 (thickness 1 nm), an Al 0.2 Ga 0.8 N barrier layer 62 (thickness 20 nm), and a GaN cap layer 63 (thickness 1 nm) are formed on the GaN channel layer 5.
  • the electron supply layer 6 is formed by sequentially growing the layers.
  • the multilayer buffer layer 4, the GaN channel layer 5, and the electron supply layer 6 are etched to form a recess 110, and a heat dissipation layer 210 made of GaN is formed in the recess 110.
  • Recess 110 may, for example, on the electron supply layer 6 is deposited SiO 2 by a sputtering apparatus, to remove the SiO 2 region to the heat dissipation layer 210 formed so as regions that do not form a heat dissipation layer 210 is covered with SiO 2 It is formed by patterning and dry etching by RIE using fluorine gas. The deposited SiO 2 is removed after the heat radiation layer 210 is formed.
  • the nitride-based compound semiconductor according to the first embodiment has a recess 110 that reaches the composition gradient buffer layer 3 from the surface of the electron supply layer 6 through the electron supply layer 6, the GaN channel layer 5, and the multilayer buffer layer 4.
  • the multilayer buffer layer 4 and the GaN channel layer 5 stacked on the multilayer buffer layer 4 are adjacent to each other, and the thermal conductivity in the vertical direction of the substrate 1 is higher than that of the multilayer buffer layer 4.
  • High heat dissipation layer 210 is provided.
  • the nitride-based compound semiconductor of the second embodiment includes an electron supply layer 6, a GaN channel layer, and a nitride-based compound semiconductor multilayer body 11 of the first embodiment, from the surface of the electron supply layer 6. 5.
  • a recess 120 that penetrates the multilayer buffer layer 4 and the composition gradient buffer layer 3 to reach the initial growth layer 2 is provided, and a heat dissipation layer 220 made of GaN is provided in the recess 120.
  • the same number is attached
  • the heat dissipation layer 220 is adjacent to the GaN channel layer 5, the multilayer buffer layer 4, and the composition gradient buffer layer 3, and is formed so that the GaN channel layer 5, the multilayer buffer layer 4, and the composition gradient buffer layer 3 are not exposed in the recess 120.
  • the recess 120 is formed in a portion (such as an isolation portion) that does not contribute to the operation of the nitride-based compound semiconductor device.
  • the nitride-based compound semiconductor of the second embodiment can be manufactured, for example, by the same method as the nitride-based compound semiconductor of the first embodiment.
  • the nitride-based compound semiconductor of the second embodiment from the surface of the electron supply layer 6 to the initial growth layer 2 through the electron supply layer 6, the GaN channel layer 5, the multilayer buffer layer 4, and the composition gradient buffer layer 3.
  • a recessed portion 120 is provided, and a heat dissipation layer 220 is provided in the recessed portion 120.
  • the initial growth layer 2 made of AlN becomes an etch stop layer, and reproducible and stable etching becomes possible.
  • the nitride-based compound semiconductor according to the third embodiment includes a substrate 1 and a nitride-based compound semiconductor stacked body 13 stacked on the substrate 1.
  • the nitride-based compound semiconductor stacked body 13 includes an initial growth layer 2, a multilayer buffer layer 4, a GaN channel layer 5, and an electron supply layer 106, and the initial growth layer 2, multilayer buffer layer 4, and GaN channel layer 5. And an electron supply layer 106 are sequentially stacked.
  • the same number is attached
  • the electron supply layer 106 is made of, for example, an Al 0.22 Ga 0.78 N barrier layer having a thickness of 25 nm.
  • the initial growth layer 2 has a thickness of 120 nm, and an AlN layer (thickness 5 nm) / Al 0.1 Ga 0.9 N layer (thickness 30 nm) is repeatedly grown to obtain a multilayer.
  • the buffer layer 4 is formed, and the thickness of the GaN channel layer 5 is 1.5 nm.
  • the nitride-based compound semiconductor stacked body 13 is provided with a recess 130 that penetrates the electron supply layer 106, the GaN channel layer 5, and the multilayer buffer layer 4 from the surface of the electron supply layer 106 to the initial growth layer 2. .
  • a heat dissipation layer 210 made of GaN adjacent to the multilayer buffer layer 4 and the GaN channel layer 5 is provided in the recess 130.
  • the recess 130 is formed in a portion (such as an isolation portion) that does not contribute to the operation of the nitride-based compound semiconductor device.
  • the surface oxide film of the substrate 1 is removed with a hydrofluoric acid-based etchant. Thereafter, the substrate 1 is set in a metal organic chemical vapor deposition (MOCVD) apparatus, the temperature of the substrate 1 is set to 1100 ° C., and the surface of the substrate 1 is cleaned at a chamber pressure of 13.3 kPa.
  • MOCVD metal organic chemical vapor deposition
  • the surface of the substrate 1 is nitrided by making the temperature of the substrate 1 and the chamber pressure constant and flowing ammonia NH 3 (12.5 slm).
  • SiO 2 is deposited on the initial growth layer 2 by a sputtering apparatus to remove the SiO 2 in the region where the heat dissipation layer 210 is grown, and the region where the multilayer buffer layer 4 is grown is covered with SiO 2 . Then, the heat dissipation layer 210 is formed by patterning. After the heat radiation layer 210 is formed, SiO 2 is removed.
  • SiO 2 is deposited on the heat dissipation layer 210 by a sputtering apparatus and patterned so that only the surface of the heat dissipation layer 210 is covered with SiO 2 , and then an AlN layer (thickness 3 nm) / Al 0.1
  • a multilayer buffer layer 4 is formed on the initial growth layer 2 by repeatedly growing a Ga 0.9 N layer (thickness 30 nm). Then, a GaN channel layer 5 having a thickness of 1.5 ⁇ m and an electron supply layer 106 made of a 25 nm thick Al 0.22 Ga 0.78 N barrier layer are sequentially grown on the multilayer buffer layer 4, and then a heat dissipation layer The SiO 2 covering the surface of 210 is removed.
  • the multilayer buffer layer 4 is stacked on the initial growth layer 2, and the electron supply layer 106 is formed of an Al 0.22 Ga 0.78 N barrier layer. For this reason, the temperature rise of the GaN channel layer 5 can be suppressed with a simple structure, and the cost can be reduced.
  • the nitride-based compound semiconductor according to the fourth embodiment includes a substrate 1 and a nitride-based compound semiconductor stacked body 14 stacked on the substrate 1.
  • the nitride-based compound semiconductor stack 14 includes an initial growth layer 102, a multilayer buffer layer 4, a GaN channel layer 5, and an electron supply layer 6, and the initial growth layer 102, the multilayer buffer layer 4, and the GaN channel layer 5. And the electron supply layer 6 are sequentially stacked.
  • the same components as those in the first to third embodiments are denoted by the same reference numerals, and the description of the first to third embodiments is cited.
  • the initial growth layer 102 is made of GaN grown at a low temperature, and has a layer thickness of, for example, 50 nm.
  • a layer thickness of, for example, 50 nm.
  • an AlN layer (thickness 3 nm) / Al 0.1 Ga 0.9 N layer (thickness 25 nm) is repeatedly grown to form the multilayer buffer layer 4 and the GaN channel layer 5.
  • the thickness is 1.5 nm.
  • the nitride compound semiconductor stacked body 14 is provided with a recess 140 that extends from the surface of the electron supply layer 6 to the initial growth layer 102 through the electron supply layer 6, the GaN channel layer 5, and the multilayer buffer layer 4. .
  • the recess 140 is formed in a portion (such as an isolation portion) that does not contribute to the operation of the nitride-based compound semiconductor device.
  • a heat dissipation layer 210 made of GaN adjacent to the multilayer buffer layer 4 and the GaN channel layer 5 is provided.
  • the nitride-based compound semiconductor of the fourth embodiment can be manufactured, for example, by the same method as the nitride-based compound semiconductor of the third embodiment.
  • the initial growth layer 102 can be made of GaN
  • a substrate and a structure suitable for the initial growth layer 102 made of GaN can be used.
  • the nitride-based compound semiconductor according to the fifth embodiment includes a substrate 1 and a nitride-based compound semiconductor stacked body 15 stacked on the substrate 1.
  • the nitride-based compound semiconductor stacked body 15 includes an initial growth layer 2, a composition gradient buffer layer 103, a multilayer buffer layer 4, a GaN channel layer 5, and an electron supply layer 106.
  • the buffer layer 103, the multilayer buffer layer 4, the GaN channel layer 5, and the electron supply layer 106 are stacked in this order.
  • the same number is attached
  • the composition gradient buffer layer 103 includes an Al 0.7 Ga 0.3 N layer 31, an Al 0.5 Ga 0.5 N layer 34, an Al 0.3 Ga 0.7 N layer 35, and an Al 0.1 layer. It is composed of a Ga 0.9 N layer 33, and has a structure in which the Al composition is stacked on the initial growth layer 2 so that the Al composition is gradually reduced.
  • the Al 0.7 Ga 0.3 N layer 31 has a thickness of 200 nm, for example, and the Al 0.5 Ga 0.5 N layer 34 has a thickness of 200 nm, for example, and an Al 0.3 Ga 0.7 N layer.
  • 35 has a thickness of 300 nm, for example, and the Al 0.1 Ga 0.9 N layer 33 has a thickness of 400 nm, for example.
  • the nitride compound semiconductor multilayer body 15 is provided with a recess 150 that extends from the surface of the electron supply layer 106 through the electron supply layer 106, the GaN channel layer 5, and the multilayer buffer layer 4 to the composition gradient buffer layer 103. Yes.
  • a heat dissipation layer 210 made of GaN adjacent to the multilayer buffer layer 4 and the GaN channel layer 5 is provided.
  • the nitride-based compound semiconductor of the fifth embodiment can be manufactured, for example, by the same method as the nitride-based compound semiconductor of the first embodiment.
  • the Al 0.7 Ga 0.3 N layer 31, the Al 0.5 Ga 0.5 N layer 34, the Al 0.3 Ga 0.7 N layer 35, and The composition gradient buffer layer 103 is formed by sequentially stacking Al 0.1 Ga 0.9 N layers 33. For this reason, the warp of the nitride-based compound semiconductor can be controlled in detail.
  • the nitride-based compound semiconductor according to the sixth embodiment includes a substrate 1 and a nitride-based compound semiconductor stacked body 16 stacked on the substrate 1.
  • the nitride-based compound semiconductor stack 16 includes an initial growth layer 2, a composition gradient buffer layer 3, a multilayer buffer layer 104, a GaN channel layer 5, and an electron supply layer 6.
  • the buffer layer 3, the multilayer buffer layer 104, the GaN channel layer 5, and the electron supply layer 6 are stacked in this order.
  • the same components as those in the first to fifth embodiments are denoted by the same reference numerals, and the description of the first to fifth embodiments is cited.
  • the multilayer buffer layer 104 includes an AlN layer as a first layer, an Al 0.1 Ga 0.9 N layer as a second layer, and an Al 0.5 Ga 0.5 N layer as a third layer. And the Al 0.5 Ga 0.5 N layer / AlN layer / Al 0.1 Ga 0.9 N layer is repeatedly laminated on the composition gradient buffer layer 3.
  • the AlN layer is, for example, 3 nm thick
  • the Al 0.1 Ga 0.9 N layer is, for example, 25 nm thick
  • the Al 0.5 Ga 0.5 N layer for example, is 5 nm thick.
  • the nitride-based compound semiconductor stacked body 16 is provided with a recess 160 that penetrates the electron supply layer 6, the GaN channel layer 5, and the multilayer buffer layer 104 from the surface of the electron supply layer 6 to the composition gradient buffer layer 3. Yes. And in this recessed part 160, the thermal radiation layer 260 which consists of GaN is provided.
  • the heat dissipation layer 260 is adjacent to the GaN channel layer 5 and the multilayer buffer layer 104 and is formed so that the GaN channel layer 5 and the multilayer buffer layer 104 are not exposed in the recess 160.
  • the nitride-based compound semiconductor according to the sixth embodiment can be manufactured, for example, by the same method as the nitride-based compound semiconductor according to the first embodiment.
  • the nitride-based compound semiconductor according to the sixth embodiment includes an Al 0.5 Ga 0.5 N layer / AlN layer / Al 0.1 Ga 0.9 N layer obtained by repeatedly growing the multilayer buffer layer 104 a plurality of times. ing. Therefore, the crystallinity of the multilayer buffer layer 104 can be improved.
  • the nitride-based compound semiconductor of the seventh embodiment is formed in the GaN channel layer 5 and the multilayer buffer layer 4 in the recess 130 provided in the nitride-based compound semiconductor stack 13 of the third embodiment.
  • An adjacent heat dissipation layer 270 is provided.
  • the same number is attached
  • the heat dissipation layer 270 is made of AlN having a higher thermal conductivity than GaN (the thermal conductivity of AlN is 2.9 W / cm ⁇ K, the thermal conductivity of GaN is 1.3 W / cm ⁇ K), and the GaN channel
  • the layer 5 and the multilayer buffer layer 4 are formed so as not to be exposed in the recess 130.
  • the nitride-based compound semiconductor of the seventh embodiment can be manufactured by, for example, the same method as the nitride-based compound semiconductor of the third embodiment.
  • the heat dissipation layer 270 is made of AlN having a higher thermal conductivity than GaN, the temperature increase of the GaN channel layer 5 can be reliably suppressed.
  • the nitride-based compound semiconductor according to the eighth embodiment has a heat dissipation layer 280 made of GaN in the recess 120 provided in the nitride-based compound semiconductor multilayer body 11 according to the second embodiment. It is.
  • the same components as those in the first to seventh embodiments are denoted by the same reference numerals, and the description of the first to seventh embodiments is incorporated.
  • the heat dissipation layer 280 is adjacent to the GaN channel layer 5, the multilayer buffer layer 4, and the composition gradient buffer layer 3, and is formed so that a part of the GaN channel layer 5 is exposed in the recess 120.
  • the nitride-based compound semiconductor of the eighth embodiment can be manufactured, for example, by the same method as the nitride-based compound semiconductor of the first embodiment.
  • the heat dissipation layer 280 is provided so that a part of the GaN channel layer 5 is exposed in the recess 120, it flows through the interface between the heat dissipation layer 280 and the GaN channel layer 5. Leakage current can be suppressed.
  • the GaN channel layer 5 is laminated on the multilayer buffer layers 4 and 104, but the present invention is not limited to this.
  • an AlN layer may be provided between the multilayer buffer layer and the GaN channel layer. Thereby, the curvature of the nitride compound semiconductor can be controlled.
  • the heat radiation layers 210, 220, 260, 270, and 280 may be adjacent to the multilayer buffer layer 4, 104 and at least a part of the layers stacked on the multilayer buffer layer 4, 104.
  • the interface between the heat dissipation layers 210, 220, 260, 270, 280 and the GaN channel layer 5 is provided. The flowing leak current can be reduced.
  • the nitride compound semiconductor of the present invention is Substrate 1; A nitride-based compound semiconductor multilayer body 11, 12, 13, 14, 15, 16 provided on the substrate 1;
  • the nitride-based compound semiconductor stacked body 11, 12, 13, 14, 15, 16 includes a multilayer buffer layer 4, 104, a channel layer 5 provided on the multilayer buffer layer 4, 104, and the channel layer 5
  • Recesses 110, 120, 130, 140, 150, 160 penetrating the channel layer 5 and the multilayer buffer layers 4, 104 from the surface of the electron supply layers 6, 106, In the recesses 110, 120, 130, 140, 150, 160, the multilayer buffer layer 4, 104, adjacent to the multilayer buffer layer 4, and the layer 5 laminated on the multilayer buffer layer 4, 104, and the multilayer buffer layer
  • the heat-dissipating layer 210, 220, 260, 270, 280 having a higher thermal conductivity than 4,104 is provided
  • heat radiation layers 210, 220, 260, 270, 280 having higher thermal conductivity than the multilayer buffer layers 4, 104 are provided.
  • the multilayer buffer layers 4 and 104 are formed of Al x In y Ga 1-xy As u P v N 1-uv (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1, 0 ⁇ u ⁇ A first layer having a composition of 1, 0 ⁇ v ⁇ 1, u + v ⁇ 1), and Al a In b Ga 1-ab As c Pd N 1-cd (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1, a + b ⁇ 1, 0 ⁇ c ⁇ 1, 0 ⁇ d ⁇ 1, c + d ⁇ 1).
  • the heat conducted from the surface of the electron supply layers 6, 106 toward the multilayer buffer layers 4, 104 passes through the heat dissipation layers 210, 220, 260, 270, 280 of the nitride compound semiconductor. Since it is released to the outside, the heat dissipation of the nitride-based compound semiconductor including the multilayer buffer layers 4 and 104 having a low thermal conductivity in the vertical direction of the substrate 1 can be improved. Therefore, by using the nitride-based compound semiconductor for a semiconductor electronic device, it is possible to obtain a highly reliable semiconductor electronic device including improvement in short-circuit tolerance.
  • the multilayer buffer layers 4 and 104 are stacked on the composition gradient buffer layers 3 and 103 formed of a plurality of AlGaN layers that are stacked so that the Al composition is sequentially reduced.
  • the crystallinity of the multilayer buffer layers 4 and 104 can be increased, and the warpage of the nitride-based compound semiconductor can be controlled. it can.
  • the heat dissipation layer 210,220,260,270,280 are, Al x In y Ga 1- x-y As u P v N 1-u-v (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, x + y ⁇ 1 , 0 ⁇ u ⁇ 1, 0 ⁇ v ⁇ 1, u + v ⁇ 1).
  • the composition of the heat dissipation layers 210, 220, 260, 270, 280 approximates the composition of the multilayer buffer layer 4, 104, the heat dissipation layers 210, 220, 260, 270, 280 by epitaxial growth are used. Easy to grow.
  • composition gradient buffer layers 3 and 103 are composed of two to four AlGaN layers.
  • the warpage of the nitride-based compound semiconductor can be controlled in detail.
  • the substrate 1 is a Si substrate.
  • the heat dissipation is high, and it can be manufactured at low cost.
  • the thickness, composition, and formation process of each layer constituting the nitride-based compound semiconductor multilayer body 11, 13, 14, 15, 16 are the same as for the nitride-based compound. It can be changed as appropriate according to the design of the semiconductor or the warpage adjustment of the wafer.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　窒化物系化合物半導体が、基板（１）と、基板（１）上に設けられた窒化物系化合物半導体積層体（１１）とを有している。窒化物系化合物半導体積層体（１１）が、多層バッファ層（４）と、この多層バッファ層（４）上に積層されたチャネル層（５）と、このチャネル層（５）上に積層された電子供給層（６）とを含んでいる。電子供給層（６）の表面から、チャネル層（５）および多層バッファ層（４）を貫通する凹部（１１０）を設け、この凹部（１１０）内に、多層バッファ層（４）およびチャネル層（５）に隣接すると共に、多層バッファ層（４）よりも熱伝導率が高い放熱層（２１０）を設けた。

Description

窒化物系化合物半導体
　本発明は、窒化物系化合物半導体に関する。
　従来、半導体電子デバイスに用いられる窒化物系化合物半導体としては、一般的に、ＡｌＧａＮとＧａＮからなるヘテロ接合を有する窒化物系化合物半導体がある。この窒化物系化合物半導体装置は、例えば、サファイアあるいはＳｉなどで構成された基板と、バッファ層、一般的にＧａＮからなるチャネル層およびＡｌＧａＮからなる障壁層で構成され、上記基板上に積層された窒化物系化合物半導体積層体と、障壁層とチャネル層との界面に形成された２次元電子ガスとオーミック接触を形成するソース電極およびドレイン電極と、ソース電極およびドレイン電極の間に形成されたゲート電極とからなっている。
　ところで、上記従来の窒化物系化合物半導体を形成する場合、サファイア基板またはＳｉＣ基板上に窒化物系化合物半導体積層体を形成する場合には、あまり大きな問題とならないが、熱膨張係数が窒化物系化合物半導体積層体よりも小さいＳｉ基板を用いた場合、窒化物系化合物半導体積層体の成長後に、Ｓｉ基板が下凸の形状に反ってしまうだけでなく、結晶そのものに応力によってＳｉ基板にクラックが形成されてしまう場合があった。
　この問題を解決するため、例えば、特許文献１、２に示されているように、異なる組成を有する２つの層、すなわち、組成式ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）から成る第１の層と、組成式ＡｌａＩｎｂＧａ１－ａ－ｂＡｓｃＰｄＮ１－ｃ－ｄ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１、０≦ｃ＜１、０≦ｄ＜１、ｃ＋ｄ＜１）から成る第２の層とを交互に成長させた構造を有する多層バッファ層を用いて、Ｓｉ基板と窒化物系化合物半導体積層体との間の熱膨張係数の差を緩和する方法が提案されている。
特開２００３－５９９４８号公報 特開２００５－８５８５２号公報
　しかしながら、上記多層バッファ層は、界面数が多い層構造の方向（基板の垂直方向）の熱伝導率が、第１，第２の層単体の熱伝導率に比べ大幅に低く、１／１０以下であることも珍しくない（例えば、Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ　２９８（２００７）の２５１－２５３項参照）。このため、上記特許文献に記載の半導体装置では、多層バッファ層を含むことにより放熱性が低下するため、半導体電子デバイスの動作に伴って、多層バッファ層上に積層されたチャネル層の温度が上昇し、チャネル抵抗が増加すると共に、半導体電子デバイスの信頼性が著しく低下する場合があった。
　そこで、本発明の課題は、多層バッファ層を含むことによる放熱性の低下を防いで、半導体電子デバイスに用いた場合に、高い信頼性を有する半導体電子デバイスを得られる窒化物系化合物半導体を提供することにある。
　上記課題を解決するため、本発明の窒化物系化合物半導体は、
　基板と、
　上記基板上に設けられた窒化物系化合物半導体積層体と
を備え、
　上記窒化物系化合物半導体積層体が、多層バッファ層と、この多層バッファ層上に設けられたチャネル層と、このチャネル層上に積層された電子供給層とを含んでいる窒化物系化合物半導体において、
　上記電子供給層の表面から、上記チャネル層および上記多層バッファ層を貫通する凹部を有し、
　上記凹部内に、上記多層バッファ層、および、この多層バッファ層上に積層された層に隣接し、かつ、上記多層バッファ層よりも熱伝導率の高い放熱層が設けられていることを特徴としている。
　本発明によれば、電子供給層の表面から、電子供給層、チャネル層および多層バッファ層を貫通する凹部を有し、この凹部内に、多層バッファ層、および、この多層バッファ層上に積層された層に隣接し、かつ、多層バッファ層よりも熱伝導率の高い放熱層が設けられている。これにより、電子供給層の表面から多層バッファ層に向かって伝導した熱を、放熱層を介して窒化物系化合物半導体の外部に放出できるので、基板の垂直方向の熱伝導率の低い多層バッファ層を含む窒化物系化合物半導体の放熱性を向上させることができる。よって、半導体電子デバイスに用いることで、信頼性の高い半導体電子デバイスを得ることができる。
本発明の第１実施形態の窒化物系化合物半導体を示す断面模式図である。 図１の窒化物系化合物半導体の製造工程を説明するための断面模式図である。 図２に続く図１の窒化物系化合物半導体の製造工程を説明するための断面模式図である。 本発明の第２実施形態の窒化物系化合物半導体を示す断面模式図である。 本発明の第３実施形態の窒化物系化合物半導体を示す断面模式図である。 本発明の第４実施形態の窒化物系化合物半導体を示す断面模式図である。 本発明の第５実施形態の窒化物系化合物半導体を示す断面模式図である。 本発明の第６実施形態の窒化物系化合物半導体を示す断面模式図である。 本発明の第７実施形態の窒化物系化合物半導体を示す断面模式図である。 本発明の第８実施形態の窒化物系化合物半導体を示す断面模式図である。
　（第１実施形態）
　本発明の第１実施形態の窒化物系化合物半導体は、図１に示すように、基板１と、この基板１上に積層された窒化物系化合物半導体積層体１１とを備えている。なお、窒化物系化合物半導体は、例えばエピタキシャルウェハでもよい。
　基板１は、例えば０．０１Ω・ｃｍのボロンドープＣＺＳｉ基板である。なお、基板１は、窒化物系化合物半導体のエピタキシャル成長に使用可能な基板であればよく、例えば、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板、およびサファイア基板を用いることができる。
　窒化物系化合物半導体積層体１１は、初期成長層２と、組成傾斜バッファ層３と、多層バッファ層４と、ＧａＮチャネル層５と、電子供給層６とからなり、初期成長層２、組成傾斜バッファ層３、多層バッファ層４、ＧａＮチャネル層５および電子供給層６を順に積層した構成を有している。
　初期成長層２は、例えば厚さ１００ｎｍのＡｌＮからなっている。
　組成傾斜バッファ層３は、Ａｌ０．７Ｇａ０．３Ｎ層３１と、Ａｌ０．４Ｇａ０．６Ｎ層３２と、Ａｌ０．１Ｇａ０．９Ｎ層３３とからなり、初期成長層２上に、Ａｌ０．７Ｇａ０．３Ｎ層３１、Ａｌ０．４Ｇａ０．６Ｎ層３２およびＡｌ０．１Ｇａ０．９Ｎ層３３をＡｌ組成比が段階的に順次減少するように積層した構成を有している。Ａｌ０．７Ｇａ０．３Ｎ層３１は、例えば厚さ２００ｎｍであり、Ａｌ０．４Ｇａ０．６Ｎ層３２は、例えば厚さ４００ｎｍであり、Ａｌ０．１Ｇａ０．９Ｎ層３３は、例えば厚さ４００ｎｍである。
　多層バッファ層４は、ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）の組成を有する第１の層としてのＡｌＮ層と、ＡｌａＩｎｂＧａ１－ａ－ｂＡｓｃＰｄＮ１－ｃ－ｄ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１、０≦ｃ＜１、０≦ｄ＜１、ｃ＋ｄ＜１）の組成を有する第２の層としてのＡｌ０．１Ｇａ０．９Ｎ層とからなり、第１，第２の層を交互に複数回積層した構成を有している。ＡｌＮ層は、例えば厚さ３ｎｍであり、Ａｌ０．１Ｇａ０．９Ｎ層は、例えば厚さ３０ｎｍである。
　なお、本明細書で、多層バッファ層とは、組成の異なる複数の層を繰り返し積層した構成を有し、多層バッファ層を構成する各層が、組成式ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）を満たすものをいい、例えば超格子バッファ層であってもよい。
　すなわち、多層バッファ層４は、第１，第２の層を交互に繰り返し積層した構成を有する場合に限らず、例えば、第１，第２の層をランダムに積層した構成であってもよいし、第１，第２の層を交互に繰り返し積層された領域と、第１，第２の層をランダムに積層した領域とを含む構成であってもよい。
　ＧａＮチャネル層５は、例えば厚さ１μｍのＧａＮからなっている。
　電子供給層６は、ＡｌＮ特性改善層６１と、ＡｌＧａＮ障壁層６２と、ＧａＮキャップ層６３とからなり、ＧａＮチャネル層５上に、ＡｌＮ特性改善層６１、ＡｌＧａＮ障壁層６２およびＧａＮキャップ層６３を順に積層した構成を有している。ＡｌＮ特性改善層６１は、例えば厚さ１ｎｍであり、ＡｌＧａＮ障壁層６２は、例えば厚さ２０ｎｍのＡｌ０．２Ｇａ０．８Ｎであり、ＧａＮキャップ層６３は、例えば厚さ１ｎｍである。
　また、窒化物系化合物半導体積層体１１には、電子供給層６の表面から、電子供給層６、ＧａＮチャネル層５および多層バッファ層４を貫通して、組成傾斜バッファ層３まで達する凹部１１０を設けている。そして、この凹部１１０内には、多層バッファ層４とＧａＮチャネル層５とに隣接する放熱層２１０を設けている。この放熱層２１０は、多層バッファ層４よりも熱伝導率が高く、放熱性に優れたＧａＮからなり、多層バッファ層４およびＧａＮチャネル層５が凹部１１０内に露出しないよう形成されている。
　なお、凹部１１０は、窒化物系化合物半導体装置としたときに、この装置の動作に寄与しない部分、例えばアイソレート部に形成されている。
　続いて、上記窒化物系化合物半導体の製造方法について説明する。
　まず、フッ酸系のエッチャントで基板１の表面酸化膜を除去する。その後、この基板１を有機金属気相成長（ＭＯＣＶＤ）装置にセットし、基板１の温度を１１００℃に設定して、チャンバー圧力１３．３ｋＰａにて基板１の表面のクリーニングを行なう。
　そして、基板１の温度およびチャンバー圧力を一定とし、アンモニアＮＨ３（１２．５ｓｌｍ）を流すことで基板１の表面の窒化を行なう。
　続いて、ＴＭＡ流量＝１１７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍとして、基板１上に、厚さ１００ｎｍの初期成長層２を形成する。
　その後、基板１の温度を１１５０℃に設定して、
　・ＴＭＧ流量＝５７μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝９７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍとして、初期成長層２上に、厚さ２００ｎｍのＡｌ０．７Ｇａ０．３Ｎ層３１を成長させ、
　・ＴＭＧ流量＝９９μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝５５μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍとして、Ａｌ０．７Ｇａ０．３Ｎ層３１上に、厚さ４００ｎｍのＡｌ０．４Ｇａ０．６Ｎ層３２を成長させ、
　・ＴＭＧ流量＝１３７μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝１８μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍとして、Ａｌ０．４Ｇａ０．６Ｎ層３２上に、厚さ４００ｎｍのＡｌ０．１Ｇａ０．９Ｎ層３３を成長させて、組成傾斜バッファ層３を形成する。
　続いて、ＡｌＮ層（厚さ３ｎｍ）／Ａｌ０．１Ｇａ０．９Ｎ層（厚さ３０ｎｍ）を繰り返し成長させることにより、Ａｌ０．１Ｇａ０．９Ｎ３３上に多層バッファ層４を形成する。
　そして、ＴＭＧ流量＝５０μｍｏｌ、ＮＨ３流量＝１２．５ｓｌｍとして、多層バッファ層４上に、厚さ１μｍのＧａＮチャネル層５を形成する。
　さらに、ＧａＮチャネル層５上に、ＡｌＮ特性改善層６１（厚さ１ｎｍ）、Ａｌ０．２Ｇａ０．８Ｎ障壁層６２（厚さ２０ｎｍ）、および、ＧａＮキャップ層６３（厚さ１ｎｍ）を順次積層するように成長させて、電子供給層６を形成する。
　次に、図３に示すように、多層バッファ層４、ＧａＮチャネル層５、および、電子供給層６をエッチングして、凹部１１０を形成し、この凹部１１０にＧａＮからなる放熱層２１０を形成する。凹部１１０は、例えば、電子供給層６上にＳｉＯ２をスパッタ装置で堆積させ、放熱層２１０形成する領域のＳｉＯ２を除去すると共に、放熱層２１０を形成しない領域がＳｉＯ２で覆われるようにパターニングし、フッ素ガスを用いたＲＩＥでドライエッチングすることにより形成される。堆積させたＳｉＯ２は、放熱層２１０を形成した後に除去する。
　第１実施形態の窒化物系化合物半導体では、電子供給層６の表面から、電子供給層６、ＧａＮチャネル層５および多層バッファ層４を貫通して、組成傾斜バッファ層３まで達する凹部１１０を有し、この凹部１１０内に、多層バッファ層４、および、この多層バッファ層４上に積層されたＧａＮチャネル層５に隣接し、かつ、多層バッファ層４よりも基板１の垂直方向の熱伝導率の高い放熱層２１０が設けられている。これにより、電子供給層６の表面から多層バッファ層４に向かって伝導した熱が、放熱層２１０を介して窒化物系化合物半導体の外部に放出され、ＧａＮチャネル層５の温度上昇を抑制できるので、熱伝導率の低い多層バッファ層４を含むことによる放熱性の低下を防ぐことができる。よって、上記窒化物系化合物半導体を半導体電子デバイスに用いることで、信頼性の高い半導体電子デバイスを得ることができる。
　（第２実施形態）
　第２実施形態の窒化物系化合物半導体は、図４に示すように、第１実施形態の窒化物系化合物半導体積層体１１に、電子供給層６の表面から、電子供給層６、ＧａＮチャネル層５、多層バッファ層４および組成傾斜バッファ層３を貫通して、初期成長層２まで達する凹部１２０を設け、この凹部１２０内にＧａＮからなる放熱層２２０を設けたものである。なお、上記第１実施形態と同一の構成部には同一番号を付しており、第１実施形態の説明を援用する。
　放熱層２２０は、ＧａＮチャネル層５、多層バッファ層４および組成傾斜バッファ層３に隣接すると共に、ＧａＮチャネル層５、多層バッファ層４および組成傾斜バッファ層３が、凹部１２０内に露出しないよう形成されている。この凹部１２０は、窒化物系化合物半導体装置としたときに、この装置の動作に寄与しない部分（アイソレート部など）に形成されている。
　第２実施形態の窒化物系化合物半導体は、例えば、第１実施形態の窒化物系化合物半導体と同じ方法で製造できる。
　第２実施形態の窒化物系化合物半導体では、電子供給層６の表面から、電子供給層６、ＧａＮチャネル層５、多層バッファ層４および組成傾斜バッファ層３を貫通して、初期成長層２まで達する凹部１２０を設け、この凹部１２０内に放熱層２２０を設けている。このため、ＡｌＮからなる初期成長層２がエッチストップ層になり、再現性のある安定的なエッチングが可能になる。
　（第３実施形態）
　第３実施形態の窒化物系化合物半導体は、図５に示すように、基板１と、この基板１上に積層された窒化物系化合物半導体積層体１３とを備えている。窒化物系化合物半導体積層体１３は、初期成長層２と、多層バッファ層４と、ＧａＮチャネル層５と、電子供給層１０６とからなり、初期成長層２、多層バッファ層４、ＧａＮチャネル層５および電子供給層１０６を順に積層した構成を有している。なお、上記第１，第２実施形態と同一の構成部には同一番号を付しており、第１，第２実施形態の説明を援用する。
　電子供給層１０６は、例えば厚さ２５ｎｍのＡｌ０．２２Ｇａ０．７８Ｎ障壁層からなっている。また、第３実施形態では、例えば、初期成長層２の厚さを１２０ｎｍとし、ＡｌＮ層（厚さ５ｎｍ）／Ａｌ０．１Ｇａ０．９Ｎ層（厚さ３０ｎｍ）を繰り返し成長させて多層バッファ層４を形成し、さらに、ＧａＮチャネル層５の厚さを１．５ｎｍとしている。
　窒化物系化合物半導体積層体１３には、電子供給層１０６の表面から、電子供給層１０６、ＧａＮチャネル層５および多層バッファ層４を貫通して、初期成長層２まで達する凹部１３０を設けている。そして、この凹部１３０内には、多層バッファ層４とＧａＮチャネル層５とに隣接するＧａＮからなる放熱層２１０を設けている。凹部１３０は、窒化物系化合物半導体装置としたときに、この装置の動作に寄与しない部分（アイソレート部など）に形成されている。
　続いて、上記窒化物系化合物半導体の製造方法について説明する。
　まず、フッ酸系のエッチャントで基板１の表面酸化膜を除去する。その後、この基板１を有機金属気相成長（ＭＯＣＶＤ）装置にセットし、基板１の温度を１１００℃に設定して、チャンバー圧力１３．３ｋＰａにて基板１の表面のクリーニングを行なう。
　そして、基板１の温度およびチャンバー圧力を一定とし、アンモニアＮＨ３（１２．５ｓｌｍ）を流すことで基板１の表面の窒化を行なう。
　続いて、ＴＭＡ流量＝１１７μｍｏｌ／ｍｉｎ、ＮＨ３流量＝１２．５ｓｌｍとして、基板１上に、厚さ１２０ｎｍのＡｌＮからなる初期成長層２を形成する。
　次に、初期成長層２上に、例えば、ＳｉＯ２をスパッタ装置で堆積させて、放熱層２１０を成長させる領域のＳｉＯ２を除去すると共に、多層バッファ層４を成長させる領域がＳｉＯ２で覆われるようにパターニングし、放熱層２１０を形成する。放熱層２１０を形成させた後、ＳｉＯ２を除去する。
　続いて、放熱層２１０上に、ＳｉＯ２をスパッタ装置で堆積させて、放熱層２１０の表面のみがＳｉＯ２で覆われるように、パターニングした後、ＡｌＮ層（厚さ３ｎｍ）／Ａｌ０．１Ｇａ０．９Ｎ層（厚さ３０ｎｍ）を繰り返し成長させることにより、初期成長層２上に多層バッファ層４を形成する。そして、多層バッファ層４上に、厚さ１．５μｍのＧａＮチャネル層５と、厚さ２５ｎｍＡｌ０．２２Ｇａ０．７８Ｎ障壁層からなる電子供給層１０６とを順次成長させ、その後、放熱層２１０の表面を覆うＳｉＯ２を除去する。
　第３実施形態の窒化物系化合物半導体では、初期成長層２上に、多層バッファ層４を積層させ、電子供給層１０６をＡｌ０．２２Ｇａ０．７８Ｎ障壁層で構成している。このため、単純な構造でＧａＮチャネル層５の温度上昇を抑制でき、コストダウンを図ることができる。
　（第４実施形態）
　第４実施形態の窒化物系化合物半導体は、図６に示すように、基板１と、この基板１上に積層された窒化物系化合物半導体積層体１４とを備えている。窒化物系化合物半導体積層体１４は、初期成長層１０２と、多層バッファ層４と、ＧａＮチャネル層５と、電子供給層６とからなり、初期成長層１０２、多層バッファ層４、ＧａＮチャネル層５および電子供給層６を順に積層した構成を有している。なお、上記第１～第３実施形態と同一の構成部には同一番号を付しており、第１～第３実施形態の説明を援用する。
　初期成長層１０２は、低温で成長させたＧａＮからなり、例えば厚さ５０ｎｍの層厚を有している。また、第４実施形態では、例えば、ＡｌＮ層（厚さ３ｎｍ）／Ａｌ０．１Ｇａ０．９Ｎ層（厚さ２５ｎｍ）を繰り返し成長させて多層バッファ層４を形成し、ＧａＮチャネル層５の厚さを１．５ｎｍとしている。
　窒化物系化合物半導体積層体１４には、電子供給層６の表面から、電子供給層６、ＧａＮチャネル層５および多層バッファ層４を貫通して、初期成長層１０２まで達する凹部１４０を設けている。この凹部１４０は、窒化物系化合物半導体装置としたときに、この装置の動作に寄与しない部分（アイソレート部など）に形成されている。そして、凹部１４０内には、多層バッファ層４とＧａＮチャネル層５とに隣接するＧａＮからなる放熱層２１０を設けている。
　第４実施形態の窒化物系化合物半導体は、例えば、第３実施形態の窒化物系化合物半導体と同じ方法で製造できる。
　第４実施形態の窒化物系化合物半導体では、初期成長層１０２をＧａＮで構成できるので、このＧａＮからなる初期成長層１０２に適した基板および構造を用いることができる。
　（第５実施形態）
　第５実施形態の窒化物系化合物半導体は、図７に示すように、基板１と、この基板１上に積層された窒化物系化合物半導体積層体１５とを備えている。窒化物系化合物半導体積層体１５は、初期成長層２と、組成傾斜バッファ層１０３と、多層バッファ層４と、ＧａＮチャネル層５と、電子供給層１０６とからなり、初期成長層２、組成傾斜バッファ層１０３、多層バッファ層４、ＧａＮチャネル層５および電子供給層１０６を順に積層した構成を有している。なお、上記第１～第４実施形態と同一の構成部には同一番号を付しており、第１～第４実施形態の説明を援用する。
　組成傾斜バッファ層１０３は、Ａｌ０．７Ｇａ０．３Ｎ層３１と、Ａｌ０．５Ｇａ０．５Ｎ層３４と、Ａｌ０．３Ｇａ０．７Ｎ層３５と、Ａｌ０．１Ｇａ０．９Ｎ層３３とからなり、初期成長層２上に、Ａｌ組成が段階的に順次低減するように積層した構成を有している。Ａｌ０．７Ｇａ０．３Ｎ層３１は、例えば厚さ２００ｎｍであり、Ａｌ０．５Ｇａ０．５Ｎ層３４は、例えば厚さ２００ｎｍであり、Ａｌ０．３Ｇａ０．７Ｎ層３５は、例えば厚さ３００ｎｍであり、Ａｌ０．１Ｇａ０．９Ｎ層３３は、例えば厚さ４００ｎｍである。
　窒化物系化合物半導体積層体１５には、電子供給層１０６の表面から、電子供給層１０６、ＧａＮチャネル層５および多層バッファ層４を貫通して、組成傾斜バッファ層１０３まで達する凹部１５０を設けている。そして、この凹部１５０内には、多層バッファ層４とＧａＮチャネル層５とに隣接するＧａＮからなる放熱層２１０を設けている。
　第５実施形態の窒化物系化合物半導体は、例えば、第１実施形態の窒化物系化合物半導体と同じ方法で製造できる。
　第５実施形態の窒化物系化合物半導体では、Ａｌ０．７Ｇａ０．３Ｎ層３１、Ａｌ０．５Ｇａ０．５Ｎ層３４、Ａｌ０．３Ｇａ０．７Ｎ層３５、および、Ａｌ０．１Ｇａ０．９Ｎ層３３を順に積層させた組成傾斜バッファ層１０３を有している。このため、窒化物系化合物半導体の反りを詳細に制御できる。
　（第６実施形態）
　第６実施形態の窒化物系化合物半導体は、図８に示すように、基板１と、この基板１上に積層された窒化物系化合物半導体積層体１６とを備えている。窒化物系化合物半導体積層体１６は、初期成長層２と、組成傾斜バッファ層３と、多層バッファ層１０４と、ＧａＮチャネル層５と、電子供給層６とからなり、初期成長層２、組成傾斜バッファ層３、多層バッファ層１０４、ＧａＮチャネル層５および電子供給層６を順に積層した構成を有している。なお、上記第１～第５実施形態と同一の構成部には同一番号を付しており、第１～第５実施形態の説明を援用する。
　多層バッファ層１０４は、第１の層としてのＡｌＮ層と、第２の層としてのＡｌ０．１Ｇａ０．９Ｎ層と、第３の層としてのＡｌ０．５Ｇａ０．５Ｎ層とからなり、組成傾斜バッファ層３上に、Ａｌ０．５Ｇａ０．５Ｎ層／ＡｌＮ層／Ａｌ０．１Ｇａ０．９Ｎ層を繰り返し積層した構成を有している。ＡｌＮ層は、例えば厚さ３ｎｍであり、Ａｌ０．１Ｇａ０．９Ｎ層は、例えば厚さ２５ｎｍであり、Ａｌ０．５Ｇａ０．５Ｎ層は、例えば厚さ５ｎｍである。
　窒化物系化合物半導体積層体１６には、電子供給層６の表面から、電子供給層６、ＧａＮチャネル層５および多層バッファ層１０４を貫通して、組成傾斜バッファ層３まで達する凹部１６０を設けている。そして、この凹部１６０内には、ＧａＮからなる放熱層２６０を設けている。
　放熱層２６０は、ＧａＮチャネル層５および多層バッファ層１０４に隣接すると共に、ＧａＮチャネル層５および多層バッファ層１０４が凹部１６０内に露出しないよう形成されている。
　第６実施形態の窒化物系化合物半導体は、例えば、第１実施形態の窒化物系化合物半導体と同じ方法で製造できる。
　第６実施形態の窒化物系化合物半導体では、多層バッファ層１０４を複数回繰り返し成長させたＡｌ０．５Ｇａ０．５Ｎ層／ＡｌＮ層／Ａｌ０．１Ｇａ０．９Ｎ層で構成している。このため、多層バッファ層１０４の結晶性の向上を図れる。
　（第７実施形態）
　第７実施形態の窒化物系化合物半導体は、図９に示すように、第３実施形態の窒化物系化合物半導体積層体１３に設けた凹部１３０内に、ＧａＮチャネル層５および多層バッファ層４に隣接する放熱層２７０を設けたものである。なお、上記第１～第６実施形態と同一の構成部には同一番号を付しており、第１～第６実施形態の説明を援用する。
　放熱層２７０は、ＧａＮよりも熱伝導率の高いＡｌＮからなり（ＡｌＮの熱伝導率は、２．９Ｗ／ｃｍ・Ｋ、ＧａＮの熱伝導率は、１．３Ｗ／ｃｍ・Ｋ）、ＧａＮチャネル層５および多層バッファ層４が凹部１３０内に露出しないよう形成されている。
　第７実施形態の窒化物系化合物半導体は、例えば、第３実施形態の窒化物系化合物半導体と同じ方法で製造できる。
　第７実施形態の窒化物系化合物半導体では、放熱層２７０をＧａＮよりも熱伝導率の高いＡｌＮで構成しているので、ＧａＮチャネル層５の温度上昇を確実に抑制できる。
　（第８実施形態）
　　第８実施形態の窒化物系化合物半導体は、図１０に示すように、第２実施形態の窒化物系化合物半導体積層体１１に設けた凹部１２０内に、ＧａＮからなる放熱層２８０を設けたものである。なお、上記第１～第７実施形態と同一の構成部には同一番号を付しており、第１～第７実施形態の説明を援用する。
　放熱層２８０は、ＧａＮチャネル層５、多層バッファ層４および組成傾斜バッファ層３に隣接すると共に、ＧａＮチャネル層５の一部が凹部１２０内に露出するよう形成されている。
　第８実施形態の窒化物系化合物半導体は、例えば、第１実施形態の窒化物系化合物半導体と同じ方法で製造できる。
　第８実施形態の窒化物系化合物半導体では、ＧａＮチャネル層５の一部が凹部１２０内に露出するように放熱層２８０を設けているので、放熱層２８０とＧａＮチャネル層５との界面を流れるリーク電流を抑制できる。
　上記第１～第８実施形態では、多層バッファ層４，１０４上にＧａＮチャネル層５を積層させているが、これに限らない。例えば、多層バッファ層とＧａＮチャネル層との間にＡｌＮ層を設けてもよい。これにより、窒化物系化合物半導体の反りを制御できる。
　また、放熱層２１０，２２０，２６０，２７０，２８０は、多層バッファ層４，１０４と、この多層バッファ層４，１０４上に積層された層の少なくとも一部とに隣接していればよい。例えば、ＧａＮチャネル層５のチャネル部が隣接しないように放熱層２１０，２２０，２６０，２７０，２８０を設けることで、放熱層２１０，２２０，２６０，２７０，２８０とＧａＮチャネル層５との界面を流れるリーク電流を低減できる。
　本発明および実施形態を纏めると、次のようになる。
　本発明の窒化物系化合物半導体は、
　基板１と、
　上記基板１上に設けられた窒化物系化合物半導体積層体１１，１２，１３，１４，１５，１６と
を有し、
　上記窒化物系化合物半導体積層体１１，１２，１３，１４，１５，１６が、多層バッファ層４，１０４と、この多層バッファ層４，１０４上に設けられたチャネル層５と、このチャネル層５上に積層された電子供給層６，１０６と、を含んでいる窒化物系化合物半導体において、
　上記電子供給層６，１０６の表面から、上記チャネル層５および上記多層バッファ層４，１０４を貫通する凹部１１０，１２０，１３０，１４０，１５０，１６０を有し、
　上記凹部１１０，１２０，１３０，１４０，１５０，１６０内に、上記多層バッファ層４，１０４、および、この多層バッファ層４，１０４上に積層された層５に隣接し、かつ、上記多層バッファ層４，１０４よりも熱伝導率の高い放熱層２１０，２２０，２６０，２７０，２８０が設けられていることを特徴としている。
　上記構成の窒化物系化合物半導体によれば、電子供給層６，１０６の表面から、電子供給層６，１０６、ＧａＮチャネル層５および多層バッファ層４，１０４を貫通する凹部１１０，１２０，１３０，１４０，１５０，１６０を有し、この凹部１１０，１２０，１３０，１４０，１５０，１６０内に、多層バッファ層４，１０４、および、この多層バッファ層４，１０４上に積層された５に隣接し、かつ、多層バッファ層４，１０４よりも熱伝導率の高い放熱層２１０，２２０，２６０，２７０，２８０が設けられている。これにより、電子供給層６，１０６の表面から多層バッファ層４，１０４に向かって伝導した熱が、放熱層２１０，２２０，２６０，２７０，２８０を介して窒化物系化合物半導体の外部に放出されるので、基板１の垂直方向の熱伝導率の低い多層バッファ層４，１０４を含む窒化物系化合物半導体の放熱性を向上させることができる。よって、上記窒化物系化合物半導体を半導体電子デバイスに用いることで、短絡耐量の向上をはじめとする信頼性の高い半導体電子デバイスを得ることができる。
　一実施形態の窒化物系化合物半導体では、
　上記多層バッファ層４，１０４が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）の組成を有する第１の層と、ＡｌａＩｎｂＧａ１－ａ－ｂＡｓｃＰｄＮ１－ｃ－ｄ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１、０≦ｃ＜１、０≦ｄ＜１、ｃ＋ｄ＜１）の組成を有する第２の層とを含んでいる。
　上記実施形態によれば、電子供給層６，１０６の表面から多層バッファ層４，１０４に向かって伝導した熱が、放熱層２１０，２２０，２６０，２７０，２８０を介して窒化物系化合物半導体の外部に放出されるので、基板１の垂直方向の熱伝導率の低い多層バッファ層４，１０４を含む窒化物系化合物半導体の放熱性を向上させることができる。よって、上記窒化物系化合物半導体を半導体電子デバイスに用いることで、短絡耐量の向上をはじめとする信頼性の高い半導体電子デバイスを得ることができる。
　一実施形態の窒化物系化合物半導体では、
　上記多層バッファ層４，１０４が、Ａｌ組成が段階的に順次低減されるように積層されている複数のＡｌＧａＮ層で構成された組成傾斜バッファ層３，１０３上に積層されている。
　上記実施形態によれば、多層バッファ層４，１０４の結晶性を高くできると共に、窒化物系化合物半導体の反りを制御できる。
できる。
　一実施形態の窒化物系化合物半導体では、
　上記放熱層２１０，２２０，２６０，２７０，２８０が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）の組成を有している。
　上記実施形態によれば、放熱層２１０，２２０，２６０，２７０，２８０の組成が、多層バッファ層４，１０４の組成に近似しているので、エピタキシャル成長による放熱層２１０，２２０，２６０，２７０，２８０の成長が容易になる。
　一実施形態の窒化物系化合物半導体では、
　上記組成傾斜バッファ層３，１０３が、２層から４層のＡｌＧａＮ層で構成されている。
　上記実施形態によれば、窒化物系化合物半導体の反りを詳細に制御できる。
　一実施形態の窒化物系化合物半導体では、
　上記基板１が、Ｓｉ基板である。
　上記実施形態によれば、放熱性が高く、低コストで製造できる。
　上記第１～第８実施形態の窒化物系化合物半導体において、窒化物系化合物半導体積層体１１，１３，１４，１５，１６を構成する各層の厚さ、組成および形成プロセスは、窒化物系化合物半導体の設計、あるいは、ウェハの反り調整等に応じて、適宜変更できる。
　上記第１～第８実施形態および変形例で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。
１　基板
２，１０２　初期成長層
３，１０３　組成傾斜バッファ層
４，１０４　多層バッファ層
５　ＧａＮチャネル層
６，１０６　電子供給層
１１，１３，１４，１５，１６　窒化物系化合物半導体積層体
１１０，１２０，１３０，１４０，１５０，１６０　凹部
２１０，２２０，２６０，２７０，２８０　放熱層

Claims (6)

  1. 　基板（１）と、
    　上記基板（１）上に設けられた窒化物系化合物半導体積層体（１１，１２，１３，１４，１５，１６）と
    を備え、
    　上記窒化物系化合物半導体積層体（１１，１２，１３，１４，１５，１６）が、多層バッファ層（４，１０４）と、この多層バッファ層（４，１０４）上に設けられたチャネル層（５）と、このチャネル層（５）上に積層された電子供給層（６，１０６）とを含んでいる窒化物系化合物半導体において、
    　上記電子供給層（６，１０６）の表面から、上記チャネル層（５）および上記多層バッファ層（４，１０４）を貫通する凹部（１１０，１２０，１３０，１４０，１５０，１６０）を有し、
    　上記凹部（１１０，１２０，１３０，１４０，１５０，１６０）内に、上記多層バッファ層（４，１０４）、および、この多層バッファ層（４，１０４）上に積層された層に隣接し、かつ、上記多層バッファ層（４，１０４）よりも熱伝導率の高い放熱層（２１０，２２０，２６０，２７０，２８０）が設けられていることを特徴とする窒化物系化合物半導体。
  2. 　請求項１に記載の窒化物系化合物半導体において、
    　上記多層バッファ層（４，１０４）が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）の組成を有する第１の層と、ＡｌａＩｎｂＧａ１－ａ－ｂＡｓｃＰｄＮ１－ｃ－ｄ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１、０≦ｃ＜１、０≦ｄ＜１、ｃ＋ｄ＜１）の組成を有する第２の層とを含んでいることを特徴とする窒化物系化合物半導体。
  3. 　請求項１または２に記載の窒化物系化合物半導体において、
    　上記多層バッファ層（４，１０４）が、Ａｌ組成が段階的に順次低減されるように積層されている複数のＡｌＧａＮ層で構成された組成傾斜バッファ層（３，１０３）上に積層されていることを特徴とする窒化物系化合物半導体。
  4. 　請求項３に記載の窒化物系化合物半導体において、
    　上記組成傾斜バッファ層（３，１０３）が、２層から４層のＡｌＧａＮ層で構成されていることを特徴とする窒化物系化合物半導体。
  5. 　請求項１から４のいずれか１つに記載の窒化物系化合物半導体において、
    　上記放熱層（２１０，２２０，２６０，２７０，２８０）が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＡｓｕＰｖＮ１－ｕ－ｖ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）の組成を有していることを特徴とする窒化物系化合物半導体。
  6. 　請求項１から５のいずれか１つに記載の窒化物系化合物半導体において、
    　上記基板（１）が、Ｓｉ基板であることを特徴とする窒化物系化合物半導体。
PCT/JP2015/061860 2014-05-26 2015-04-17 窒化物系化合物半導体 Ceased WO2015182283A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580027209.XA CN106415802B (zh) 2014-05-26 2015-04-17 氮化物类化合物半导体
US15/127,642 US9773864B2 (en) 2014-05-26 2015-04-17 Nitride compound semiconductor
JP2016523378A JP6174253B2 (ja) 2014-05-26 2015-04-17 窒化物系化合物半導体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-108159 2014-05-26
JP2014108159 2014-05-26

Publications (1)

Publication Number Publication Date
WO2015182283A1 true WO2015182283A1 (ja) 2015-12-03

Family

ID=54698624

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061860 Ceased WO2015182283A1 (ja) 2014-05-26 2015-04-17 窒化物系化合物半導体

Country Status (4)

Country Link
US (1) US9773864B2 (ja)
JP (1) JP6174253B2 (ja)
CN (1) CN106415802B (ja)
WO (1) WO2015182283A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021134479A1 (zh) * 2019-12-31 2021-07-08 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN116097450A (zh) * 2020-09-21 2023-05-09 华为技术有限公司 晶体管器件及电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028038A (ja) * 2008-07-24 2010-02-04 Sharp Corp ヘテロ接合電界効果トランジスタ
JP2011192882A (ja) * 2010-03-16 2011-09-29 Nec Corp 半導体構造及び半導体装置及びその製造方法
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
WO2010131451A1 (ja) * 2009-05-11 2010-11-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP5754452B2 (ja) * 2013-03-08 2015-07-29 富士通株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028038A (ja) * 2008-07-24 2010-02-04 Sharp Corp ヘテロ接合電界効果トランジスタ
JP2011192882A (ja) * 2010-03-16 2011-09-29 Nec Corp 半導体構造及び半導体装置及びその製造方法
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ

Also Published As

Publication number Publication date
CN106415802A (zh) 2017-02-15
US20170141187A1 (en) 2017-05-18
JP6174253B2 (ja) 2017-08-02
US9773864B2 (en) 2017-09-26
CN106415802B (zh) 2019-07-02
JPWO2015182283A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5572976B2 (ja) 半導体装置
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
CN107112242B (zh) 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP2016512485A (ja) 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
JP5923242B2 (ja) 化合物半導体装置及び化合物半導体装置の製造方法
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
CN113451467A (zh) 含氮半导体元件
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP2016062987A (ja) 半導体装置およびその製造方法
JP6174253B2 (ja) 窒化物系化合物半導体
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP6029538B2 (ja) 半導体装置
JP6370501B2 (ja) 半導体装置及び半導体装置の製造方法
KR102793200B1 (ko) 에피택시 웨이퍼 및 그 제조 방법
WO2016039178A1 (ja) 窒化物半導体積層構造及びそれを用いた電子デバイス
CN104425659A (zh) 单光子光源元件及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15800025

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016523378

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15127642

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15800025

Country of ref document: EP

Kind code of ref document: A1