WO2015122581A1 - 고효율 광전소자 및 그 제조방법 - Google Patents

고효율 광전소자 및 그 제조방법 Download PDF

Info

Publication number
WO2015122581A1
WO2015122581A1 PCT/KR2014/005951 KR2014005951W WO2015122581A1 WO 2015122581 A1 WO2015122581 A1 WO 2015122581A1 KR 2014005951 W KR2014005951 W KR 2014005951W WO 2015122581 A1 WO2015122581 A1 WO 2015122581A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent conductor
conductor pattern
semiconductor substrate
pattern
coating
Prior art date
Application number
PCT/KR2014/005951
Other languages
English (en)
French (fr)
Inventor
김준동
윤주형
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to US15/117,830 priority Critical patent/US10566475B2/en
Publication of WO2015122581A1 publication Critical patent/WO2015122581A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Definitions

  • the present invention relates to a high efficiency optoelectronic device and a manufacturing method thereof, and more particularly, to an optoelectronic device excellent in light efficiency and electrical characteristics and a manufacturing method thereof.
  • Solar energy can be divided into solar cells that use the heat to generate the steam required to rotate the turbine and solar cells that convert sunlight into electrical energy using the properties of semiconductors.
  • a photodiode which is a kind of optoelectronic device, uses a single crystal such as Si or GaAsP, and uses a p-n junction or a pin junction.
  • the photodiode is very important to increase the conversion efficiency (efficiency) for converting the incident sunlight into electrical energy. Therefore, research on the structure and the material is continuously progressing.
  • the problem to be solved by the present invention is to overcome the above problems and to provide an optoelectronic device with improved conversion efficiency.
  • Another object of the present invention is to overcome the above problems and to provide a method of manufacturing an optoelectronic device having improved conversion efficiency.
  • An optoelectronic device for solving the above problems is formed to be connected to the semiconductor substrate and one surface of the semiconductor substrate with a certain period to the transparent conductor pattern portion to concentrate incident light in a specific region of the semiconductor substrate Include.
  • a method of manufacturing an optoelectronic device which includes forming a photocurable resin on one surface of a semiconductor substrate and forming a hole pattern by pressing and photocuring a mold on the photocurable resin. Forming a transparent conductor pattern on the semiconductor substrate through the hole pattern, removing the photocurable resin, and forming a transparent conductor coating on the transparent conductor pattern.
  • the optoelectronic device may allow more photons of incident light to reach deeper into the silicon.
  • the optoelectronic device can increase the conversion efficiency of the optoelectronic device by reducing the reflectance of the incident light.
  • the photoelectric device of the present invention may increase conversion efficiency by adjusting the focal length of visible light.
  • FIG. 1 is a conceptual diagram illustrating a structure of an optoelectronic device according to an embodiment of the present invention.
  • FIG. 2 is a conceptual diagram illustrating a structure of an optoelectronic device according to another embodiment of the present invention.
  • FIG. 3 is a perspective view illustrating a scale of the photoelectric device of FIG. 2.
  • FIG. 4 is a side view image of the photoelectric device of FIG. 2 under a microscope.
  • FIG. 4 is a side view image of the photoelectric device of FIG. 2 under a microscope.
  • FIG. 5 is a view showing the results of measuring reflectance and weighted reflectance of Example 1 and Comparative Examples 1 to 4.
  • FIG. 5 is a view showing the results of measuring reflectance and weighted reflectance of Example 1 and Comparative Examples 1 to 4.
  • FIG. 6 is a view for explaining a focal length for each wavelength of an optoelectronic device according to an embodiment of the present invention.
  • FIG. 7 is a diagram illustrating a measurement result of an electric field according to a wavelength of an optoelectronic device and a comparative example, according to an exemplary embodiment.
  • FIG. 8 is a graph showing current and power density values according to voltages of optoelectronic devices and comparative examples according to an embodiment of the present invention.
  • FIG. 9 is a graph showing IQE values according to wavelengths of the photoelectric device and the comparative examples according to an embodiment of the present invention.
  • FIG. 10 is a graph showing relative IQE values according to wavelengths of the photoelectric device and the comparative examples according to an embodiment of the present invention.
  • FIG. 11 is a flowchart illustrating steps for describing a method of manufacturing an optoelectronic device according to an embodiment of the present invention.
  • FIGS. 12 to 17 are views for explaining the steps for explaining a method for manufacturing a photoelectric device according to an embodiment of the present invention.
  • first, second, etc. are used to describe various elements, components and / or sections, these elements, components and / or sections are of course not limited by these terms. These terms are only used to distinguish one element, component or section from another element, component or section. Therefore, the first device, the first component, or the first section mentioned below may be a second device, a second component, or a second section within the technical spirit of the present invention.
  • spatially relative terms below “, “ beneath “, “ lower”, “ above “, “ upper” It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as “below or beneath” of another device may be placed “above” of another device. Thus, the exemplary term “below” can encompass both an orientation of above and below. The device may be oriented in other directions as well, in which case spatially relative terms may be interpreted according to orientation.
  • FIG. 1 is a conceptual diagram illustrating a structure of an optoelectronic device according to an embodiment of the present invention
  • FIG. 2 is a conceptual diagram illustrating a structure of an optoelectronic device according to another embodiment of the present invention
  • 3 is a perspective view illustrating a scale of the photoelectric device of FIG. 2
  • FIG. 4 is a perspective view and a side view image of the photoelectric device of FIG. 2 observed under a microscope.
  • an optoelectronic device includes a semiconductor substrate 100 and a transparent conductor pattern portion 200a.
  • the semiconductor substrate 100 may include at least one of Si, Ge, or GaAs.
  • the semiconductor substrate 100 may include the first conductivity type region 130.
  • the first conductivity type region 130 may be a p-type region or an n-type region.
  • the semiconductor substrate 100 may include the second conductivity type region 110.
  • the second conductivity type may be different from the first conductivity type.
  • the second conductivity type may be n-type or p-type and may be opposite to the first conductivity type.
  • the semiconductor substrate 100 may use a heterojunction rather than a PN junction. When the semiconductor substrate 100 uses heterojunctions, the second conductivity type region 110 may not exist.
  • the first conductivity type region 130 and the second conductivity type region 110 may form a PN junction.
  • the depletion layer 120 may exist between the first conductivity type region 130 and the second conductivity type region 110.
  • the depletion layer 120 may refer to a region formed on the PN junction surface where no carrier (electron or hole) is present.
  • electrons may be asymmetrically present in the first conductivity type region 130 and the second conductivity type region 110 in the semiconductor substrate 100.
  • the semiconductor substrate 100 formed by the junction of the first conductivity-type region 130 and the second conductivity-type region 110 in the thermal equilibrium state an imbalance of electric charges occurs due to diffusion due to the concentration gradient of the carrier. electric field) can be formed.
  • the generated free electrons and holes are called excess carriers, and the excess carriers are diffused by concentration differences in the conduction band or the valence band.
  • the excess carriers that is, electrons excited in the p-type region and holes made in the n-type region are defined as respective minority carriers, and carriers in the n-type or p-type semiconductor layer before the conventional junction (that is, p Holes of type n and electrons of type n) are defined as majority carriers.
  • the energy conversion efficiency is improved by increasing the light absorption rate of the solar cell, thereby increasing the potential difference in the semiconductor substrate.
  • the efficiency of a solar cell can be improved.
  • the homologous PN junction when used, a loss due to recombination of carriers may be large. In contrast, when the heterojunction without the doping process is used, the loss rate of the carrier can be reduced. Moreover, transparent conductors such as ITO are frequently used as heterojunction elements because of their excellent electrical conductivity and excellent light transmittance.
  • the transparent conductor pattern part 200a may be formed on one surface of the semiconductor substrate 100.
  • the transparent conductor pattern part 200a may be a pattern having a specific period.
  • the transparent conductor pattern parts 200a may be interconnected for each pattern having a period.
  • the transparent conductor pattern portion 200a may include a convex pattern having a specific period.
  • the convex pattern portions may be interconnected by concave portions.
  • the transparent conductor pattern part 200a may be made of a material different from that of the semiconductor substrate 100.
  • the semiconductor substrate 100 may include at least one of Si, Ge, or GaAs, while the transparent conductor pattern portion 200a may be a conductor made of a transparent material that transmits visible light.
  • the transparent conductor pattern part 200a may be tin oxide, indium oxide, Pt, Au, indium-zinc-oxide (IZO), or indium-tin-oxide (ITO). However, it is not limited thereto.
  • the transparent conductor pattern part 200a may transmit light, the light that is not reflected may reach the semiconductor substrate 100. Electrons excited by the reached light may easily move to the transparent conductor pattern portion 200a due to the difference in specific resistance in the semiconductor substrate 100.
  • the specific resistance thereof may be about 1 to 10 ⁇ cm.
  • the transparent conductor pattern portion 200a may have a specific resistance of about 9.90 ⁇ 10 ⁇ 5 ⁇ cm when the ITO material is formed, which is much smaller than the specific resistance of the p-type silicon.
  • the excited electrons can be easily moved to the transparent conductor pattern portion 200a having low resistance. Therefore, a plurality of electrons are moved from the semiconductor substrate 100 to the transparent conductor pattern portion 200a.
  • the photoelectric element of the present embodiment can be used as a solar cell.
  • the transparent conductor pattern portion 200a may include a transparent conductor pattern 200 and a transparent conductor coating 300.
  • the present invention is not limited thereto, and the transparent conductor pattern 200a may be integrally present.
  • the transparent conductor pattern 200 may be formed on one surface of the semiconductor substrate 100.
  • the transparent conductor pattern 200 may be a pattern having a specific period.
  • the transparent conductor pattern 200 may have a pattern that is isolated from each other at a specific period. That is, the transparent conductor pattern 200 may be formed on the semiconductor substrate 100 in the form of a plurality of islands.
  • the transparent conductor pattern 200 may be made of a material different from that of the semiconductor substrate 100.
  • the semiconductor substrate 100 may include at least one of Si, Ge, or GaAs, whereas the transparent conductor pattern 200 may be a conductor made of a transparent material that transmits visible light.
  • the transparent conductor pattern 200 may be tin oxide, indium oxide, Pt, Au, indium-zinc-oxide (IZO), or indium-tin-oxide (ITO). However, it is not limited thereto.
  • the shape of the cross section of the transparent conductor pattern 200 is not particularly limited, but may be, for example, semi-circular, elliptic, trapezoidal or triangular. However, a semicircle shape in which the width gradually decreases from the lower portion of the transparent conductor pattern 200 to the upper portion may be desirable so that the reflectivity of the light may be reduced.
  • the horizontal cross section of the transparent conductor pattern 200 is not limited to either.
  • it may be circular or polygonal, and the polygon is a representation including all of triangle, square, pentagon, hexagon, heptagon, octagon and the like.
  • the polygons may or may not have the same length on each side.
  • the circle may be preferable so that the reflectivity of the light does not depend on the direction.
  • the transparent conductor pattern 200 is not limited to the arrangement of the plurality of patterns having a specific period. However, in one example, the transparent conductor pattern 200 may be arranged in a matrix form. At this time, the x-axis direction period and the y-axis direction period may be the same or may be different from each other. When the transparent conductor patterns 200 are arranged in a matrix form, up to eight other transparent conductor patterns 200 adjacent to one transparent conductor pattern 200 may be provided. For example, when the x-axis and y-axis periods are the same, four adjacent transparent conductor patterns 200 in each axial direction are located at the same distance from the one transparent conductor pattern 200 and in the axial direction. Four diagonally positioned transparent conductor patterns 200 are identical in the one transparent conductor pattern 200 and are located farther than the axially adjacent transparent conductor pattern 200.
  • the width of the transparent conductor pattern 200 is not particularly limited, but may be, for example, in a range of 100 nm to 1000 nm. If the width of the transparent conductor pattern 200 is less than 100 nm, the manufacturing process is difficult. In addition, when the width of the transparent conductor pattern 200 is too small, the light control ability of the optoelectronic device may be reduced, so that the scattering effect may be greater than the focusing effect of light. Therefore, the width of the transparent conductor pattern 200 is preferably 100 nm or more. In addition, when the width of the transparent conductor pattern 200 is greater than 1000 nm, the light control capability of the optoelectronic device may be degraded, which is not preferable.
  • the height of the transparent conductor pattern 200 is not particularly limited, for example, may be in the range of 100 nm to 800 nm. If the height of the transparent conductor pattern 200 is less than 100 nm, the electrical conductivity is not sufficient, which is not preferable. In addition, when the height of the transparent conductor pattern 200 is more than 800 nm, the transmittance of incident light is not high, which is not preferable.
  • Period of the transparent conductor pattern 200 means a cycle in which the transparent conductor pattern 200 is repeatedly formed, and means a distance between the central axes of adjacent transparent conductor patterns 200. . Therefore, the period of the transparent conductor pattern 200 is greater than the width of the transparent conductor pattern 200.
  • the period should be larger than the width. This is because when the width of the transparent conductor pattern 200 is greater than the period, the transparent conductor patterns 200 cannot be separated from each other.
  • the period of the transparent conductor pattern 200 is not particularly limited, but may be in a range of 1.2 to 5 times the width of the transparent conductor pattern 200.
  • the period of the transparent conductor pattern 200 is less than 1.2 times of the width, each of the patterns separated from each other may be in contact with each other due to a process cause, resulting in structural problems, and may reduce the reliability of the optoelectronic device.
  • the period of the transparent conductor pattern 200 is more than 5 times the width, the efficiency of the area of the optoelectronic device may be lowered is not preferable.
  • the transparent conductor coating 300 may be formed on the transparent conductor pattern 200.
  • the transparent conductor coating 300 may be formed of the same material as the transparent conductor pattern 200. However, it is not limited thereto.
  • the transparent conductor coating 300 may be a conductor made of a transparent material that transmits visible light.
  • the transparent conductor pattern 200 may be tin oxide, indium oxide, Pt, Au, indium-zinc-oxide (IZO), or indium-tin-oxide (ITO). However, it is not limited thereto.
  • the transparent conductor coating 300 and the transparent conductor pattern 200 may be formed of different materials. Both the transparent conductor coating 300 and the transparent conductor pattern 200 should ensure electrical conductivity and light transmittance on the semiconductor substrate 100. However, in the case of the transparent conductor pattern 200, a material having excellent permeability may be advantageous, and the coating layer 300 may have a material having good electrical conductivity. Therefore, the conductor coating 300 and the transparent conductor pattern 200 may be selectively formed of the same or different materials under the premise that minimum electrical conductivity and light transmittance are secured.
  • the transparent conductor coating 300 may electrically connect the transparent conductor patterns 200 separated from each other. Since the transparent conductor coating 300 is integrally formed on the semiconductor substrate 100, the transparent conductor patterns 200 separated from each other may be connected to each other.
  • the transparent conductor coating 300 may be formed on the semiconductor substrate 100 and the transparent conductor pattern 200 to form a surface of the optoelectronic device according to an embodiment of the present invention.
  • the incident light may be incident in the A direction, and may be incident to the semiconductor substrate 100 by passing through the transparent conductor coating 300 and the transparent conductor pattern 200.
  • the transparent conductor coating 300 and the transparent conductor pattern 200 can greatly reduce the reflection of incident light.
  • the height of the transparent conductor coating 300 may be 0.5 times or less of the height of the transparent conductor pattern 200. When the height of the transparent conductor coating 300 is greater than 0.5 times the height of the transparent conductor pattern 200, it may not be preferable because it may interfere with the concentration of incident light in relation to the structure of the transparent conductor pattern 200.
  • the transparent conductor coating 300 may be omitted. This is because electrical conduction, which is a function of the transparent conductor coating 300, can be performed on the semiconductor substrate 100 itself.
  • All incident light of the optoelectronic device may not be transmitted, but some may be reflected.
  • the transparent conductor pattern 200 of the optoelectronic device according to the embodiment of the present invention structurally reduces the reflection of incident light.
  • the transparent conductor coating 300 is further formed on the transparent conductor pattern 200, the reflection of incident light may be further reduced through an experiment to be described later.
  • the transparent conductor pattern 200 and the transparent conductor coating 300 of the optoelectronic device according to an embodiment of the present invention may serve as lenses for incident light. Therefore, light may be refracted and concentrated at a certain portion.
  • the transparent conductor pattern 200 is not a single pattern but a plurality of patterns are periodically continuous, a diffraction phenomenon of the transmitted light may occur while refraction of incident light occurs every transparent conductor pattern 200.
  • the focal length of the lens may vary depending on the wavelength of light.
  • Equation 1 R is the radius of curvature of the surface of the photoelectric device of the present embodiment, h is the height of the transparent conductor pattern 200, r is a portion where the transparent conductor pattern 200 is in contact with the semiconductor substrate 100 The radius of the cross section cut along the xy plane.
  • F air of Equation 2 is a focal length of a lens of ITO material in an air condition.
  • n ITO is the refractive index of ITO and n air is the refractive index in air.
  • R is the radius of curvature of the surface of the photoelectric element of this embodiment.
  • F total is a focal length in the semiconductor substrate 100 when the semiconductor substrate 100 is made of Si, for example.
  • F air is the focal length of the ITO lens in air condition, and n si is the refractive index of silicon.
  • the focal lengths Ftotal are determined by Equations 1, 2, and 3, but nsi and nITO are values that vary depending on the wavelength of light. Therefore, the focal length Ftotal is a value that varies with the wavelength of light. Therefore, the focal length depends on the wavelength of light.
  • the focal length for each wavelength can be adjusted by adjusting R according to h and r. Accordingly, the photoelectric device of the present exemplary embodiment may increase the conversion efficiency of the photoelectric device by adjusting the focal length so that incident light may easily reach the inside of the semiconductor substrate 100.
  • a p-type silicon wafer was used as a semiconductor substrate.
  • An n-type doped region may be formed on the semiconductor substrate, and thus a PN junction and a depletion layer may be formed.
  • a dome-shaped transparent conductor pattern made of indium-tin-oxide (ITO) material is formed on the semiconductor substrate.
  • the transparent conductor patterns are dome shaped and are isolated from each other.
  • the unit of one transparent conductor pattern has a width of about 360 nm and a height of about 200 nm.
  • the period of the transparent conductor pattern is 575 nm.
  • An 80 nm high transparent conductor coating of ITO material was formed on the ITO transparent conductor pattern.
  • Comparative Example 1 A silicon substrate (bare Si) without a transparent conductor pattern and a transparent conductor coating is referred to as Comparative Example 1.
  • Example 1 The same procedure as in Example 1 was conducted except that no transparent conductor coating was formed on the transparent conductor pattern.
  • a transparent conductor film made of ITO was formed on the silicon substrate at a height of 280 nm.
  • ITO films were formed on the substrate as a whole rather than in separate patterns.
  • a transparent conductor film made of ITO was formed on the silicon substrate at a height of 280 nm.
  • ITO films were formed on the substrate as a whole rather than in separate patterns.
  • Example 1 and Comparative Examples 1 to 4 the reflection (reflectance) according to the wavelength and the weighted reflectance (weighted reflectance) according to the incident angle were measured. Reflectance was calculated in the wavelength range of 400 nm to 1100 nm.
  • FIG. 5 is a view showing the results of measuring reflectance and weighted reflectance of Example 1 and Comparative Examples 1 to 4.
  • FIG. 5 is a view showing the results of measuring reflectance and weighted reflectance of Example 1 and Comparative Examples 1 to 4.
  • Example 1 In the case of Example 1, the lowest reflectivity of 4.70% was measured. The difference from Comparative Example 2 is that the 80 nm additional ITO film covers all the portions of the semiconductor substrate, so that the reflectivity can be further reduced. In addition, it can be seen that the area (near-zero-reflection) having a reflectivity of 1% or less is measured very widely (608 nm to 751 nm). This area is the red and near-IR range (600-1100 nm) of visible light.
  • Example 1 the reflectivity was measured to be very small in the short wavelength region compared with Comparative Examples 3 and 4.
  • Equation 4 calculates the weighted reflectance Rw.
  • Rw is the weighted reflectivity
  • R ( ⁇ ) is the reflectance of a monochromatic light
  • ⁇ ( ⁇ ) is the incident photon flux
  • S ( ⁇ ) is the internal quantum efficiency (IQE).
  • the photoelectric device is best when the incidence of light is perpendicular to the substrate, but the angle of incidence may actually change.
  • An optoelectronic device according to an embodiment of the present invention has an advantage of implementing similar performance even when an incident angle is changed. In particular, it can be said that there is a great advantage in that the area of zero reflectivity is very wide.
  • the transparent conductor pattern and the transparent conductor coating can serve as lenses. Therefore, by adjusting the focal length of the lens it is possible to concentrate the incident light in the light absorber (light absorber) to increase the conversion efficiency.
  • the value of FTotal changes with wavelength.
  • Table 1 shows the values of the refractive index and the focal length according to the wavelength. According to the above information, Snell's law can be used to calculate the transfer profile of incident light from the ITO to Si. If the incident angle is fixed to 30 degrees and the wavelength is changed, the angle of reflection changes with the wavelength.
  • FIG. 7 is a diagram showing the magnitude of the electric field in the depth direction between the center (a line) of the transparent conductor pattern (a line) and the transparent conductor pattern (b line) by the finite difference time domain (FDTD).
  • ⁇ 2) decreases as it moves away from the surface, and it can be seen that it has characteristics depending on the wavelength.
  • the strength of the electric field can be adjusted by two factors.
  • the first is that silicon has a high absorption coefficient ( ⁇ si ) at short wavelengths, so the fast electric field in silicon is quickly attenuated.
  • the size of the vicinity of the transparent conductor pattern is the most dominant, otherwise there is no present.
  • the position near the transparent conductor pattern may be near the light absorbing layer, thereby providing an optoelectronic device having a high conversion efficiency. This is due to the high absorption coefficient ⁇ si of the silicon.
  • Example 1 The current and power density according to the voltage of Example 1 and Comparative Example 4, the internal IQE performance according to the wavelength and the relative IQE (Relative IQE) according to the wavelength were measured.
  • the photoelectric device of the present invention is compared with Comparative Example 4 and described.
  • 8 is a graph illustrating current and power density values according to voltages of the photoelectric device and the comparative examples according to an embodiment of the present invention
  • FIG. 9 is a wavelength of the photoelectric device and the comparative examples according to an embodiment of the present invention.
  • 10 is a graph showing relative IQE values according to wavelengths of the photoelectric device and the comparative examples according to an embodiment of the present invention.
  • Example 1 has an open circuit voltage (590 mV) and a short circuit current (35.8 mA / cm 2 ). This is a 16% and 10.9% improvement over the values of 520 mV and 27.8 mA / cm 2 of Comparative Example 4, respectively.
  • Example 1 and Comparative Example 4 have high efficiency in the optoelectronic device of Example 1 in a short wavelength range.
  • FIG. 10 which is relatively quantified, it can be seen that the graph of the photoelectric device of Example 1 is located higher than the graph of the photoelectric device of Comparative Example 4. In particular, it can be seen that 313% at short wavelength (300 nm) and 193.8% at long wavelength (110 nm).
  • FIGS. 11 is a flowchart illustrating steps for manufacturing a photoelectric device according to an exemplary embodiment of the present invention
  • FIGS. 12 to 17 illustrate detailed steps of a method for manufacturing a photoelectric device according to an embodiment of the present invention. It is a figure for following.
  • FIGS. 13 and 14 are plan views illustrating intermediate steps of a method of manufacturing an optoelectronic device according to an embodiment of the present invention
  • FIGS. 15 to 17 are manufacturing of an optoelectronic device according to an embodiment of the present invention.
  • a side cross-sectional view illustrating the intermediate steps of the method.
  • a coating layer is formed on a semiconductor substrate (S1100).
  • a coating layer 500 is formed on one surface of the semiconductor substrate 100.
  • the coating layer 500 is not particularly limited, but may be formed of poly methyl methacrylate (PMMA).
  • the height of the coating layer 500 is not particularly limited, but may have, for example, a height in the range of 100 nm to 800 nm.
  • the height of the coating layer 500 may correspond to the height of the transparent conductor pattern 200 formed later.
  • a photocurable resin is formed on the coating layer (S1200).
  • the photocurable resin 600 is formed.
  • the photocurable resin 600 may be a material used in a nanoimprinting or UV imprinting process.
  • the photocurable resin 600 may have a property of being cured by light.
  • a hole pattern is formed (S1200).
  • a hole may be formed by pressing a mold 400 prepared in advance into the photocurable resin 600.
  • the mold 400 is not particularly limited, but may be formed of PUA (polyurethane acrylate).
  • the mold 400 may be formed of a transparent material through which light passes.
  • the hole pattern 610 may be a pattern formed in an intaglio corresponding to an embossed pattern having a specific period formed in the mold 400. That is, the hole pattern 610 may be a hole array having the same period as the relief pattern formed in the mold 400.
  • the photocurable resin 600 may be photocured by shining ultraviolet rays. Ultraviolet rays may pass through the mold 400 to reach the photocurable resin 600.
  • the hole pattern 610 may be formed in the photocurable resin 600 by shining ultraviolet rays.
  • the remaining photocurable resin 600 in the hole pattern 610 may be removed by plasma etching of CF 4 and O 2. However, it is not limited thereto.
  • the coating layer is etched (S1300).
  • the coating layer 500 may be exposed by the hole pattern 610.
  • the coating layer 500 may be etched by a portion exposed by the hole pattern 610.
  • the coating layer 500 may be etched by using O 2 reactive ion etching (RIE).
  • RIE O 2 reactive ion etching
  • the coating layer 500 may be etched in the same arrangement as the hole pattern 610. The etching may expose the semiconductor substrate 100.
  • the period and diameter shown in FIG. 13 are merely exemplary values.
  • a transparent conductor pattern is formed (S1400).
  • the transparent conductor pattern 200 may be formed on the semiconductor substrate 100.
  • the transparent conductor patterns 200 may be separated from each other at regular intervals.
  • the transparent conductor pattern 200 may be a conductor made of a transparent material that transmits visible light.
  • the transparent conductor pattern 200 may be tin oxide, indium oxide, Pt, Au, indium-zinc-oxide (IZO), or indium-tin-oxide (ITO). However, it is not limited thereto.
  • the transparent conductor pattern 200 may be formed by a sputtering method, a liquid phase method, or an e-beam evaporator using an electron beam. However, it is not limited thereto.
  • the transparent conductor pattern 200 may be a shape already completed in this step (S1400), but is not limited thereto. That is, the transparent conductor pattern 200 may not be a completed shape. Afterwards, shaping may be performed once again in step S1700 to be a structure that efficiently transmits and concentrates light. The forming step of the transparent conductor pattern 200 will be described later.
  • the photocurable resin and the coating layer are removed (S1500 and S1600).
  • the photocurable resin 600 and the coating layer 500 may be removed by a lift off process. Although not particularly limited, the photocurable resin 600 and the coating layer 500 may be removed using an acetone solution and ultrasonic waves.
  • a transparent conductor pattern is molded (S1700).
  • the shape of the transparent conductor pattern 200 is not particularly limited, but may be, for example, semi-circular, elliptic, trapezoidal, pyramidal, triangular, columnar, or the like. However, a semicircle shape in which the width gradually decreases from the bottom of the transparent conductor pattern 200 to the top may be desirable so that the reflectivity of the light may be reduced.
  • the horizontal cross section of the transparent conductor pattern 200 is not limited to either.
  • it may be circular or polygonal, and the polygon is a representation including all of triangle, square, pentagon, hexagon, heptagon, octagon and the like.
  • the polygons may or may not have the same length on each side.
  • the circle may be preferable so that the reflectivity of the light does not depend on the direction.
  • the transparent conductor pattern 200 is not particularly limited as long as it is a plurality of patterns having a specific period. However, in one example, the transparent conductor pattern 200 may be arranged in a matrix form. At this time, the x-axis direction period and the y-axis direction period may be the same or may be different from each other. When the transparent conductor patterns 200 are arranged in a matrix form, up to eight other transparent conductor patterns 200 adjacent to one transparent conductor pattern 200 may be provided. For example, when the x-axis and y-axis periods are the same, four adjacent transparent conductor patterns 200 in each axial direction are located at the same distance from the one transparent conductor pattern 200 and in the axial direction. Four diagonally positioned transparent conductor patterns 200 are identical in the one transparent conductor pattern 200 and are located farther than the axially adjacent transparent conductor pattern 200.
  • the width of the transparent conductor pattern 200 is not particularly limited, but may be, for example, in a range of 100 nm to 1000 nm. If the width of the transparent conductor pattern 200 is less than 100 nm, the manufacturing process is difficult. In addition, when the width of the transparent conductor pattern 200 is too small, the light control ability of the optoelectronic device may be reduced, so that the scattering effect may be greater than the focusing effect of light. Therefore, the width of the transparent conductor pattern 200 is preferably 100 nm or more. In addition, when the width of the transparent conductor pattern 200 is greater than 1000 nm, the control ability of the optoelectronic device may be degraded, which is not preferable.
  • the height of the transparent conductor pattern 200 is not particularly limited, but may be, for example, in a range of 100 nm to 800 nm. If the height of the transparent conductor pattern 200 is less than 100 nm, the electrical conductivity is not sufficient, which is not preferable. In addition, when the height of the transparent conductor pattern 200 is more than 800 nm, the transmittance of incident light is not high, which is not preferable.
  • the period of the transparent conductor pattern 200 refers to a cycle in which the transparent conductor pattern 200 is repeatedly formed, and means a distance between the central axes of adjacent transparent conductor patterns 200. Therefore, the period of the transparent conductor pattern 200 is greater than the width of the transparent conductor pattern 200.
  • the period should be larger than the width. This is because when the width of the transparent conductor pattern 200 is greater than the period, the transparent conductor patterns 200 cannot be separated from each other.
  • the period of the transparent conductor pattern 200 is not particularly limited, but may be in a range of 1.2 to 5 times the width of the transparent conductor pattern 200.
  • the period of the transparent conductor pattern 200 is less than 1.2 times of the width, each of the patterns separated from each other may be in contact with each other due to a process cause, resulting in structural problems, and may reduce the reliability of the optoelectronic device.
  • the period of the transparent conductor pattern 200 is more than 5 times the width, the efficiency of the area of the optoelectronic device may be lowered is not preferable.
  • a transparent conductor coating is formed (S1800).
  • the transparent conductor coating 300 may be formed on the transparent conductor pattern 200. However, it is not limited thereto.
  • the transparent conductor coating 300 may be formed of the same material as the transparent conductor pattern 200.
  • the transparent conductor coating 300 may be a conductor made of a transparent material that transmits visible light.
  • the transparent conductor pattern 200 may be tin oxide, indium oxide, Pt, Au, indium-zinc-oxide (IZO), or indium-tin-oxide (ITO). However, it is not limited thereto.
  • the transparent conductor coating 300 and the transparent conductor pattern 200 may be formed of different materials. Both the transparent conductor coating 300 and the transparent conductor pattern 200 should ensure electrical conductivity and light transmittance on the semiconductor substrate 100. However, in the case of the transparent conductor pattern 200, a material having excellent permeability may be advantageous, and the coating layer 300 may have a material having good electrical conductivity. Accordingly, the conductor coating 300 and the transparent conductor pattern 200 may be selectively formed of the same or different materials under the premise that minimum electrical conductivity and light transmittance are secured.
  • the transparent conductor coating 300 may electrically connect the transparent conductor patterns 200 separated from each other. Since the transparent conductor coating 300 is integrally formed on the semiconductor substrate 100, the transparent conductor patterns 200 separated from each other may be connected to each other.
  • the transparent conductor coating 300 may be formed on the semiconductor substrate 100 and the transparent conductor pattern 200 to form a surface of the optoelectronic device according to an embodiment of the present invention.
  • the incident light may be incident in the A direction, and may be incident to the semiconductor substrate 100 by passing through the transparent conductor coating 300 and the transparent conductor pattern 200.
  • the transparent conductor coating 300 and the transparent conductor pattern 200 can greatly reduce the reflection of incident light.
  • the height of the transparent conductor coating 300 may be 0.5 times or less of the height of the transparent conductor pattern 200. When the height of the transparent conductor coating 300 is greater than 0.5 times the height of the transparent conductor pattern 200, it may not be preferable because it may interfere with the concentration of incident light in relation to the structure of the transparent conductor pattern 200.
  • the transparent conductor coating 300 may be omitted. This is because electrical conduction, which is a function of the transparent conductor coating 300, can be performed on the semiconductor substrate 100 itself.
  • the transparent semiconductor coating 300 may be formed only when the surface resistance of the semiconductor substrate 100 is 50 ohm / cm 2 or more.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 광전소자 및 그 제조방법에 관한 것으로, 본 발명의 광전소자는 반도체 기판 및 상기 반도체 기판의 일면에 특정 주기를 가지고 상호 연결되게 형성되어 입사광을 상기 반도체 기판의 특정 영역에 집중시키는 투명 전도체 패턴부를 포함한다.

Description

고효율 광전소자 및 그 제조방법
본 발명은 고효율 광전소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 광 효율 및 전기적 특성이 우수한 광전소자 및 그 제조방법에 관한 것이다.
최근 환경문제와 에너지 고갈에 대한 관심이 높이지면서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없으며 에너지 효율이 높은 대체 에너지로서의 태양에너지에 대한 관심이 높아지고 있다.
태양에너지는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열전지와 반도체의 성질을 이용하여 태양빛을 전기에너지로 변환시키는 태양 광 전지로 나눌 수 있다.
태양 광 전지를 구성하기 위해서는 빛을 전기로 변환하기 위한 광전소자가 필수적이다. 광전소자의 일종인 광 다이오드(photodiode)는 Si 또는 GaAsP 등의 단결정을 사용하며, p-n접합 또는 pin접합을 이용한다.
상기 광 다이오드는 입사되는 태양광을 전기 에너지로 변환시키는 변환효율(efficiency)을 높이는 것이 매우 중요하다. 따라서, 그 구조와 재질에 대한 연구가 지속적으로 진행되고 있다.
본 발명이 해결하고자 하는 과제는 상기와 같은 문제점들을 극복하고 변환효율이 개선된 광전소자를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상기와 같은 문제점을 극복하고 변환효율이 개선된 광전소자를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 광전소자는 반도체 기판 및 상기 반도체 기판의 일면에 특정 주기를 가지고 상호 연결되게 형성되어 입사광을 상기 반도체 기판의 특정 영역에 집중시키는 투명 전도체 패턴부를 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 광전소자의 제조 방법은 반도체 기판의 일면에 광경화성 수지를 형성하는 단계, 상기 광경화성 수지에 몰드를 압착하고 광경화하여 구멍 패턴을 형성하는 단계, 상기 구멍 패턴을 통해 상기 반도체 기판 상에 투명 전도체 패턴을 형성하는 단계, 상기 광경화성 수지를 제거하는 단계 및 상기 투명 전도체 패턴 상에 투명 전도체 코팅을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 의하면 적어도 다음과 같은 효과가 있다.
즉, 본 발명의 일 실시예에 따른 광전소자는 보다 많은 수의 입사광의 광자가 실리콘의 내부로 더욱 깊숙이 도달하게 할 수 있다.
또한, 본 발명의 일 실시예에 따른 광전소자는 입사광의 반사도를 감소시켜 광전소자의 변환효율을 높일 수 있다.
또한, 본 발명의 광전소자는 가시광선의 초점거리를 조절하여 변환효율을 높일 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 광전소자의 구조를 설명하기 위한 개념도이다.
도 2는 본 발명의 다른 실시예에 따른 광전소자의 구조를 설명하기 위한 개념도이다.
도 3은 도 2의 광전소자의 스케일을 설명하기 위한 사시도이다.
도 4는 도 2의 광전소자를 현미경으로 관측한 측면도 이미지이다.
도 5는 실시예 1 및 비교예 1 내지 4의 반사도(reflectance) 및 가중 반사도(weighted reflectance)를 측정한 결과를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 광전소자의 파장별 초점 거리를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 파장에 따른 전계의 측정 결과를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 전압에 따른 전류 및 전력밀도 값을 나타낸 그래프이다.
도 9는 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 파장에 따른 IQE값을 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 파장에 따른 상대적인 IQE값을 나타낸 그래프이다.
도 11은 본 발명의 일 실시예에 따른 광전소자의 제조방법을 설명하기 위한 단계를 나타낸 순서도이다.
도 12 내지 도 17은 본 발명의 일 실시예에 따른 광전소자의 제조방법을 설명하기 위한 단계를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1 내지 도 4를 참조하여, 본 발명의 몇몇 실시예에 따른 광전소자를 설명한다.
도 1은 본 발명의 일 실시예에 따른 광전소자의 구조를 설명하기 위한 개념도이고, 도 2는 본 발명의 다른 실시예에 따른 광전소자의 구조를 설명하기 위한 개념도이다. 도 3은 도 2의 광전소자의 스케일을 설명하기 위한 사시도이고, 도 4는 도 2의 광전소자를 현미경으로 관측한 사시도 이미지 및 측면도 이미지이다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 광전소자는 반도체 기판(100), 투명 전도체 패턴부(200a)를 포함한다.
구체적으로, 반도체 기판(100)은 Si, Ge 또는 GaAs중에서 적어도 하나를 포함할 수 있다. 반도체 기판(100)은 제1 도전형 영역(130)을 포함할 수 있다. 제1 도전형 영역(130)은 p형 영역 또는 n형 영역일 수 있다.
반도체 기판(100)은 제2 도전형 영역(110)을 포함할 수 있다. 상기 제2 도전형은 상기 제1 도전형과 다를 수 있다. 예를 들어, 제2 도전형은 n형 또는 p형일 수 있고, 제1 도전형과 서로 반대일 수 있다. 단, 이에 제한되는 것은 아니다. 반도체 기판(100)은 PN 접합이 아닌 이종접합(heterojunction)을 이용할 수 있다. 반도체 기판(100)이 이종접합을 이용하는 경우, 제2 도전형 영역(110)이 존재하지 않을 수 있다.
반도체 기판(100)은 제1 도전형 영역(130)과 제2 도전형 영역(110)이 PN접합을 이룰 수 있다. 제1 도전형 영역(130)과 제2 도전형 영역(110) 사이에 공핍층(120)이 존재할 수 있다. 공핍층(120)은, PN접합면에 형성되어 캐리어(전자 또는 정공)가 존재하지 않는 영역을 의미할 수 있다.
광전소자는 상기 반도체 기판(100) 내의 제1 도전형 영역(130) 및 제2 도전형 영역(110) 내에서 전자들이 비대칭적으로 존재할 수 있다. 열적 평형상태에서 제1 도전형 영역(130)과 제2 도전형 영역(110)의 접합으로 이루어진 반도체 기판(100) 내에서는 캐리어의 농도 구배에 의한 확산으로 전하의 불균형이 생기고, 이로 인해 전기장(electric field)이 형성될 수 있다.
이에, 반도체 기판(100) 내부로, 반도체 기판(100)을 이루는 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy)보다 큰 에너지를 갖는 빛이 조사되었을 경우, 빛 에너지를 받은 전자들은 가전자대에서 전도대로 여기(excite)되며, 전도대로 여기된 전자들은 자유롭게 이동할 수 있게 된다.
또한, 가전자대에는 전자들이 빠져나간 자리에 정공이 생성된다.
이렇게 생성된 자유전자와 정공을 과잉(excess) 캐리어라고 하며, 과잉 캐리어들은 전도대 또는 가전자대 내에서 농도 차이에 의해서 확산하게 된다.
이때, 과잉 캐리어, 즉 p형 영역에서 여기된 전자들과 n형 영역에서 만들어진 정공을 각각의 소수 캐리어(minority carrier)라 정의하며, 기존 접합 전의 n형 또는 p형 반도체층 내의 캐리어(즉, p형의 정공 및 n형의 전자)는 이와 구분해 다수 캐리어(majority carrier)라 정의된다.
이때, 다수 캐리어들은 전기장으로 인한 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만, p형 영역의 소수 캐리어인 전자는 n형 영역으로 이동할 수 있게 된다.
따라서, 소수 캐리어의 확산에 의해 반도체 기판(100) 내부에 전압 차(potential difference)가 생기게 되며, 반도체 기판(100) 양측에 위치하는 전극을 외부 회로에 연결하여 기전력을 활용함으로써, 상기 반도체 기판(100)을 전지로서 사용하게 된다.
이에, 광전소자 내부로 많은 광이 입사되고, 입사된 광의 경로를 향상시키게 되면, 태양전지의 광 흡수율을 높이게 됨으로써 에너지 변환효율이 향상되고, 이를 통해 반도체 기판 내부의 전압 차(potential difference)가 더욱 커지게 됨으로써, 태양전지의 효율을 향상시킬 수 있는 것이다.
상기와 달리 동종접합인 PN접합을 이용하는 경우에는 캐리어의 재결합(recombination)에 의한 손실이 클 수 있다. 이에 반해, 도핑 공정이 없는 이종접합을 이용하는 경우에는 캐리어의 손실률을 줄일 수 있다. 더욱이, ITO 등의 투명 전도체는 전기 전도성이 우수하고, 빛의 투과성도 우수하므로 이종접합 소자로서 빈번하게 사용된다.
투명 전도체 패턴부(200a)는 반도체 기판(100)의 일면에 형성될 수 있다. 투명 전도체 패턴부(200a)는 특정 주기를 가지는 패턴일 수 있다. 투명 전도체 패턴부(200a)는 주기를 가지는 패턴마다 상호 연결될 수 있다. 도시되었듯이, 투명 전도체 패턴부(200a)는 특정 주기를 가지는 볼록한 패턴을 포함할 수 있다. 상기 볼록한 패턴 부분은 오목한 부분에 의해 상호 연결될 수 있다.
투명 전도체 패턴부(200a)는 반도체 기판(100)과 다른 물질로 이루어질 수 있다. 반도체 기판(100)은 Si, Ge 또는 GaAs 중에서 적어도 하나를 포함할 수 있는데 반해, 투명 전도체 패턴부(200a)는 가시광선을 통과시키는 투명한 재질의 도전체일 수 있다. 예를 들어, 투명 전도체 패턴부(200a)는 산화주석(tin-oxide), 산화 인듐, Pt, Au, IZO(Indium-zinc-oxide) 또는 ITO(Indium-tin-oxide) 일 수 있다. 단, 이에 제한되는 것은 아니다.
이종접합을 이용하는 경우, 반도체 기판(100) 및 투명 전도체 패턴부(200a) 내에서 전자들이 비대칭적으로 존재한다. 열적 평형상태에서 투명 전도체 패턴부(200a)와 반도체 기판(100)의 접합으로 이루어진 다이오드 영역 내에서는 캐리어의 농도 구배에 의한 확산으로 전하의 불균형이 생기고, 이로 인해 전기장(electric field)이 형성된다.
이에, 상기 다이오드 영역 내부로, 상기 다이오드 영역을 이루는 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy)보다 큰 에너지를 갖는 빛이 조사되었을 경우, 빛 에너지를 받은 전자들은 가전자대에서 전도대로 여기(excite)되며, 전도대로 여기된 전자들은 자유롭게 이동할 수 있게 된다.
구체적으로, 투명 전도체 패턴부(200a)는 빛을 투과할 수 있으므로, 반사되지 않은 빛은 반도체 기판(100)에 도달할 수 있다. 도달된 빛에 의해 여기된 전자들은 반도체 기판(100)에서 비저항의 차이에 의해 투명 전도체 패턴부(200a)로 쉽게 이동할 수 있다.
예를 들어, 반도체 기판(100)의 재질이 p형 실리콘인 경우 그 비저항은 약 1 내지 10 Ωcm가 될 수 있다. 투명 전도체 패턴부(200a)는 ITO재질인 경우, 약 9.90 x 10-5 Ωcm의 비저항을 가질 수 있고, 이는 상기 p형 실리콘의 비저항 보다 매우 작은 값이다.
이에 따라, 상기 여기된 전자들은 저항이 작은 투명 전도체 패턴부(200a) 로 쉽게 이동할 수 있다. 따라서, 다수의 전자가 반도체 기판(100)에서 투명 전도체 패턴부(200a)로 이동하게 된다.
따라서, 상기 여기된 전자의 확산에 의해 상기 다이오드 영역 내부에 전압 차(potential difference)가 생기게 되며, 상기 다이오드 영역 양측에 위치하는 제1 전극(300) 및 제2 전극(400)을 외부 회로에 연결하여 기전력을 활용함으로써, 본 실시예의 광전소자를 태양전지로서 사용할 수 있다.
도 2 내지 도 4를 참고하면, 투명 전도체 패턴부(200a)는 투명 전도체 패턴(200)과 투명 전도체 코팅(300)을 포함할 수 있다. 단, 이에 제한되는 것은 아니고, 투명 전도체 패턴부(200a)로 일체형으로 존재할 수도 있다.
투명 전도체 패턴(200)은 반도체 기판(100)의 일면에 형성될 수 있다. 투명 전도체 패턴(200)은 특정 주기를 가지는 패턴일 수 있다. 투명 전도체 패턴(200)은 특정 주기 마다 상호 분리된(isolated) 패턴을 가질 수 있다. 즉, 투명 전도체 패턴(200)은 복수의 아일랜드(island) 형태로 반도체 기판(100) 상에 형성될 수 있다.
투명 전도체 패턴(200)은 반도체 기판(100)과 다른 물질로 이루어질 수 있다. 반도체 기판(100)은 Si, Ge 또는 GaAs 중에서 적어도 하나를 포함할 수 있는데 반해, 투명 전도체 패턴(200)은 가시광선을 통과시키는 투명한 재질의 도전체일 수 있다. 예를 들어, 투명 전도체 패턴(200)은 산화주석(tin-oxide), 산화 인듐, Pt, Au, IZO(Indium-zinc-oxide) 또는 ITO(Indium-tin-oxide) 일 수 있다. 단, 이에 제한되는 것은 아니다.
상기 투명 전도체 패턴(200)의 단면의 형상은 특별히 한정되지는 않지만, 예를 들어, 반원 형태, 타원 형태, 사다리꼴 형태 또는 삼각형 형태 등으로 이루어질 수 있다. 단, 빛의 반사도가 감소될 수 있도록, 상기 투명 전도체 패턴(200)의 하부에서 상부로 폭이 점차 줄어드는 반원 형상이 바람직할 수 있다.
상기 투명 전도체 패턴(200)의 수평 단면은 어느 것이든 제한되지 않는다. 예를 들어, 원형 또는 다각형일 수 있고, 상기 다각형은, 삼각형, 사각형, 오각형, 육각형, 칠각형, 팔각형 등을 모두 포함하는 표현이다. 상기 다각형은 각 변의 길이가 동일할 수도 있고 동일하지 않을 수도 있다. 단, 빛의 반사도가 방향에 의존되지 않도록, 원형이 바람직할 수 있다.
상기 투명 전도체 패턴(200)은 특정 주기를 가지는 복수의 패턴이면 그 배열에는 따로 제한이 없지만, 하나의 예에서, 매트릭스 형태로 배열될 수 있다. 이 때, x축 방향 주기와 y축 방향 주기는 동일할 수도 있고, 서로 상이할 수도 있다. 매트릭스 형태로 투명 전도체 패턴(200)이 배열되어 있을 때, 하나의 투명 전도체 패턴(200)에 인접하는 다른 투명 전도체 패턴(200)은 최대 8개까지 가능하다. 예를 들어, x축 방향 및 y축 방향 주기가 동일할 경우, 각 축 방향의 인접 투명 전도체 패턴(200)들 4개는 상기 하나의 투명 전도체 패턴(200)에서 동일한 거리에 위치하고, 축 방향에 대각에 위치한 투명 전도체 패턴(200)들 4개는 상기 하나의 투명 전도체 패턴(200)에서 동일하고, 상기 축방향 인접 투명 전도체 패턴(200)보다 멀리 위치한다.
상기 투명 전도체 패턴(200)의 폭은 특별히 한정되는 것은 아니지만, 예를 들어, 100nm 내지 1000nm 범위일 수 있다. 투명 전도체 패턴(200)의 폭이 100nm 미만인 경우 제조 공정이 어려운 문제가 있다. 그리고, 투명 전도체 패턴(200)의 폭이 너무 작을 경우 광전소자의 광 제어 능력이 줄어들어 빛의 집중(focusing)효과 보다는 산란(scattering)효과가 커질 수 있다. 따라서, 투명 전도체 패턴(200)의 폭은 100nm 이상인 것이 바람직하다. 또한, 투명 전도체 패턴(200)의 폭이 1000nm 초과인 경우, 광전소자의 광 제어 능력이 퇴화될 수 있어 바람직하지 않다.
한편, 상기 투명 전도체 패턴(200)의 높이는 특별히 한정되는 것은 아니지만, 예를 들어, 100 nm 내지 800 nm 범위일 수 있다. 투명 전도체 패턴(200)의 높이가 100nm 미만인 경우 전기 전도성이 충분치 않아 바람직하지 않다. 또한, 투명 전도체 패턴(200)의 높이가 800nm 초과인 경우, 입사광의 투과도가 높지 않아 바람직하지 않다.
상기 투명 전도체 패턴(200)의 주기(Period)는 상기 투명 전도체 패턴(200)이 반복 형성되는 사이클(cycle)을 의미하는 것으로, 인접하는 투명 전도체 패턴(200)들의 중심축 사이의 거리를 의미한다. 따라서, 상기 투명 전도체 패턴(200)의 주기는 상기 투명 전도체 패턴(200)의 폭 보다 크다.
구체적으로, 투명 전도체 패턴(200)은 각각의 투명 전도체 패턴(200)이 상호 분리되어(isolated) 형성되었으므로, 폭보다 주기가 커야만 한다. 투명 전도체 패턴(200)의 폭이 주기보다 큰 경우, 투명 전도체 패턴(200)이 상호 분리될 수 없기 때문이다.
상기 투명 전도체 패턴(200)의 주기는 특별히 한정되는 것은 아니지만, 상기 투명 전도체 패턴(200)의 폭 대비 1.2배 내지 5배 범위일 수 있다. 투명 전도체 패턴(200)의 주기가 폭 대비 1.2배 미만인 경우 상호 분리된 각각의 패턴이 공정상의 원인으로 서로 접촉될 가능성이 있어 구조상의 문제가 발생할 수 있고, 광전소자의 신뢰성을 저감시킬 수 있다. 또한, 투명 전도체 패턴(200)의 주기가 폭 대비 5배 초과인 경우, 광전소자의 면적대비 효율이 낮아질 수 있어 바람직하지 않다.
투명 전도체 코팅(300)은 투명 전도체 패턴(200) 상에 형성될 수 있다. 투명 전도체 코팅(300)은 투명 전도체 패턴(200)과 같은 재질로 형성될 수 있다. 단, 이에 제한되는 것은 아니다. 투명 전도체 코팅(300)은 가시광선을 통과시키는 투명한 재질의 도전체일 수 있다. 예를 들어, 투명 전도체 패턴(200)은 산화주석(tin-oxide), 산화 인듐, Pt, Au, IZO(Indium-zinc-oxide) 또는 ITO(Indium-tin-oxide) 일 수 있다. 단, 이에 제한되는 것은 아니다.
투명 전도체 코팅(300)과 투명 전도체 패턴(200)은 서로 다른 재질로 형성될 수 있다. 투명 전도체 코팅(300)과 투명 전도체 패턴(200)은 반도체 기판(100) 상에서 모두 전기 전도성 및 광 투과성이 확보되어야 한다. 하지만, 투명 전도체 패턴(200)의 경우, 투과성이 우수한 물질이 유리하고, 코팅층(300)은 전기 전도성이 좋은 물질이 유리할 수 있다. 따라서 전도체 코팅(300)과 투명 전도체 패턴(200)은 최소한의 전기전도성 및 광 투과성이 확보되는 전제하에 같거나 다른 물질로 선택적으로 형성될 수 있다.
투명 전도체 코팅(300)은 상호 분리된 투명 전도체 패턴(200)을 전기적으로 연결할 수 있다. 투명 전도체 코팅(300)은 반도체 기판(100) 상에 일체화되어 형성되므로, 상호 분리된 투명 전도체 패턴(200)이 서로 연결될 수 있다.
투명 전도체 코팅(300)은 반도체 기판(100) 및 투명 전도체 패턴(200) 상에 형성되어 본 발명의 일 실시예에 따른 광전소자의 표면을 형성할 수 있다. 입사광은 A방향으로 입사될 수 있고, 투명 전도체 코팅(300) 및 투명 전도체 패턴(200)를 투과하여 반도체 기판(100)으로 입사될 수 있다. 투명 전도체 코팅(300) 및 투명 전도체 패턴(200)은 입사광의 반사를 크게 줄일 수 있다.
투명 전도체 코팅(300)의 높이는 투명 전도체 패턴(200)의 높이의 0.5배 이하일 수 있다. 투명 전도체 코팅(300)의 높이가 투명 전도체 패턴(200)의 높이의 0.5배 초과인 경우, 투명 전도체 패턴(200)의 구조와 관련하여 입사광의 집중에 방해가 될 수 있어 바람직하지 않다.
또한, 반도체 기판(100)의 전기 전도성이 우수할 경우 투명 전도체 코팅(300)은 생략될 수 있다. 이는, 투명 전도체 코팅(300)의 기능인 전기 전도를 반도체 기판(100) 자체에서 수행할 수 있기 때문이다.
광전소자의 입사광은 전부 투과되지 못하고 일부가 반사될 수 있다. 반사되는 빛의 양이 적을수록 보다 많은 광자(photon)들이 빛 흡수층(light-absorber)에 도달할 수 있다. 본 발명의 일 실시예에 따른 광전소자의 투명 전도체 패턴(200)은 구조적으로 입사광의 반사가 줄어든다. 또한, 투명 전도체 패턴(200)에 투명 전도체 코팅(300)을 더 형성한 경우에는 입사광의 반사가 더욱 저감됨을 추후에 설명할 실험을 통해 알 수 있다.
본 발명의 일 실시예에 따른 광전소자의 투명 전도체 패턴(200) 및 투명 전도체 코팅(300)은 입사광에 대해 렌즈의 역할을 할 수 있다. 따라서 빛이 굴절되어 일정 부분에 집중될 수 있다. 또한, 투명 전도체 패턴(200)은 단일 패턴이 아니라 복수의 패턴이 주기적으로 연속되었으므로, 입사광의 굴절이 투명 전도체 패턴(200)마다 일어나면서 투과된 빛의 회절 현상이 생길 수도 있다.
렌즈의 초점거리는 빛의 파장에 따라 달라질 수 있다.
수학식 1
Figure PCTKR2014005951-appb-M000001
상기 수학식 1에서, R은 본 실시예의 광전소자의 표면의 곡률 반지름이고, h는 투명 전도체 패턴(200)의 높이이고, r은 투명 전도체 패턴(200)이 반도체 기판(100)과 접하는 부분을 xy평면으로 자른 단면의 반지름이다.
수학식 2
Figure PCTKR2014005951-appb-M000002
상기 수학식2의 Fair는 에어 컨디션(air condition)에서의 ITO재질의 렌즈의 초점거리이다. 여기서, nITO는 ITO의 굴절률이고, nair는 공기에서의 굴절률이다. R은 본 실시예의 광전소자의 표면의 곡률 반지름이다.
수학식 3
Figure PCTKR2014005951-appb-M000003
Ftotal은 반도체 기판(100)이 예를 들어, Si로 이루어진 경우에 반도체 기판(100) 내에서의 초점거리이다. Fair는 에어 컨디션(air condition)에서의 ITO재질의 렌즈의 초점거리이고, nsi는 실리콘의 굴절률이다.
상기 수학식 1, 2 및 3 에 의해서 초점거리 Ftotal은 정해지지만, nsi 및 nITO는 빛의 파장에 따라 변하는 값이다. 따라서, 초점거리 Ftotal은 빛의 파장에 따라 변하는 값이다. 따라서, 초점거리는 빛의 파장에 따라 달라지게 된다.
따라서, h 및 r에 따른 R을 조절하여 각 파장 별 초점거리를 조절할 수 있다. 이에 따라, 본 실시예의 광전소자는 초점거리를 조절하여 입사광이 반도체 기판(100)의 내부로 쉽게 도달할 수 있게 하여 광전소자의 변환효율을 증가시킬 수 있다.
실시예 1
p형 실리콘 웨이퍼를 반도체 기판으로 사용하였다. 반도체 기판 상에 n형으로 도핑된 영역을 형성하고, 이에 따라 PN접합 및 공핍층이 형성될 수 있다. 반도체 기판 상에 도 2 내지 도 3b에 도시되었듯이, ITO(Indium-tin-oxide)재질의 돔(dome) 형상 투명 전도체 패턴을 형성한다. 투명 전도체 패턴은 돔 형상으로 이루어져 상호 분리되어(isolated) 있다. 하나의 투명 전도체 패턴의 단위체는 약 360nm의 폭을 가지고, 약 200nm의 높이를 가진다. 투명 전도체 패턴의 주기는 575nm이다. ITO 투명 전도체 패턴 상에 80nm 높이의 ITO 재질의 투명 전도체 코팅을 형성하였다.
비교예 1
투명 전도체 패턴 및 투명 전도체 코팅이 없는 실리콘 기판(bare Si)을 비교예 1로 한다.
비교예 2
투명 전도체 패턴 상에 투명 전도체 코팅을 형성하지 않는 것을 제외하고는 상기 실시예 1과 동일하게 하였다.
비교예 3
투명 전도체 패턴 대신 ITO 재질의 투명 전도체 필름을 280nm 높이로 실리콘 기판 상에 형성하였다. 따라서, 상호 분리된 패턴이 아니라 전체적으로 연결된 ITO 필름이 기판 상에 형성되게 하였다.
비교예 4
투명 전도체 패턴 대신 ITO 재질의 투명 전도체 필름을 280nm 높이로 실리콘 기판 상에 형성하였다. 따라서, 상호 분리된 패턴이 아니라 전체적으로 연결된 ITO 필름이 기판 상에 형성되게 하였다.
실험예 1
상기 실시예 1 및 비교예 1 내지 4의 파장에 따른 반사도(reflectance) 및 입사각에 따른 가중 반사도(weighted reflectance)를 측정하였다. 반사도는 400nm 내지 1100nm의 파장 범위에서 계산하였다.
도 5는 실시예 1 및 비교예 1 내지 4의 반사도(reflectance) 및 가중 반사도(weighted reflectance)를 측정한 결과를 나타낸 도면이다.
도 5의 B를 참조하면, 비교예 1의 실리콘 기판은 38.90%의 높은 반사도가 측정되었다. 이에 반해, 비교예 4의 경우, 반사도가 18.63%로 줄어들었다. 실리콘의 굴절률이 4.1로써 굴절률이 1인 공기에 비해 큰 차이가 나므로 굴절률이 1.9인 ITO필름이 중간에 삽입되어 반사도를 크게 낮추어 줄 수 있다. 필름 대신 패턴화된 비교예 2의 경우에는 평면 필름인 비교예 4에 비해 감소된 13.85%의 반사도가 측정되었다. 단, 반사도가 0이 되는 영역(the zero reflection point)은 존재하지 않는다. 이는 ITO 패턴이 모든 반도체 기판을 덮지 않기에 나타나는 결과이다.
실시예 1의 경우에는, 가장 낮은 4.70%의 반사도가 측정되었다. 비교예 2와 다른 점은 80nm의 추가적인 ITO 필름이 반도체 기판의 모든 부분을 덮음으로써, 반사도를 더욱 낮게 줄일 수 있다. 또한, 반사도가 1%이하인 영역(near-zero-reflection)이 매우 넓게 측정됨을 알 수 있다(608nm 내지 751nm). 이 영역은 가시광선의 적색광 및 적외선에 근접한 영역(red and near-IR range (600-1100 nm))이다.
또한, 실시예 1은 비교예3 및 4와 비교해 단파장 영역에서 반사도가 매우 작게 측정되었다.
도 5의 C 내지 E를 참조하면, 실시예 1의 입사각에 따른 반사도가 다른 결과에 비해 매우 낮다는 것을 알 수 있다.
수학식 4
Figure PCTKR2014005951-appb-M000004
수학식 4는 가중 반사도(Rw)를 구하는 식이다. Rw는 가중 반사도이고, R(λ)은 단색광의 반사도(reflectance of a monochromatic light)이고, Φ(λ)은 입사광자의 플럭스(incident photon flux)이고, S(λ)는 IQE(internal quantum efficiency)이다.
광전소자는 빛의 입사가 기판과 직각일 때가 가장 좋지만, 실제적으로 입사각이 변화할 수 있다. 본 발명의 일 실시예에 따른 광전소자는 입사각이 변하는 경우에도 비슷한 성능을 구현할 수 있는 장점이 있다. 특히 반사도가 0인 영역이 매우 넓다는 점에서 큰 장점이 있다고 볼 수 있다.
실험예 2
도 6 및 도 7을 참고하여, 실시예 1 및 비교예 1 내지 4의 파장별 초점 거리 및 전계를 설명한다.
도 6에 도시되었듯이, 투명 전도체 패턴 및 투명 전도체 코팅은 렌즈로서의 역할을 할 수 있다. 따라서, 상기 렌즈의 초점거리를 조절하면 빛 흡수층(light absorber)에 입사광을 집중시켜 변환효율을 높일 수 있다.
수학식 1에서 h=200nm 이고, r=180nm이므로 R=181nm가 된다. 또한, 수학식 2 및 3에 의하면, FTotal 의 값은 파장에 따라 변하게 된다.
표 1
Wavelength [nm] nITO Fair [nm] nSi Ftotal [nm]
400 2.12 161.6 5.57 900.1
500 1.88 205.6 4.29 882.3
600 1.85 212.9 3.9 830.5
710 1.82 220.7 3.77 832.2
1100 1.76 238.1 3.54 843.1
상기 표 1은 파장에 따른 굴절률 및 초점거리의 값이다. 상기 정보에 따라, 스넬의 법칙을 이용하여 입사광의 ITO에서의 Si로의 전달 프로파일을 계산할 수 있다. 입사각을 30도로 고정하고, 파장을 변화시키면 반사각은 파장에 따라 변화한다.
도 7은 FDTD(Finite Difference Time Domain)에 의해 전계(electric field)의 분포를 투명 전도체 패턴의 중앙(a라인)과 투명 전도체 패턴 간의 사이(b라인)에서의 깊이 방향의 전계의 크기를 나타낸 도면이다. 전계의 크기(|E/Eo|^2)를 보면 표면에서 멀어질수록 크기가 줄어들고, 파장에 따른 특성을 가짐을 알 수 있다.
깊이 방향(Z방향)의 전계의 크기를 a라인과 b라인에서 살펴보면, 회절 현상에 의해, 특정 깊이에 따라 전계가 강해지는 효과가 나타남을 알 수 있다(화살표). a라인에서 전계가 강해지는 효과는 투명 전도체 패턴이 렌즈 역할을 한다는 것을 명백히 보여주는 것이다.
표 1을 참조하면, 전계의 강도는 2가지 요소에 의해 조절될 수 있다. 첫째는 실리콘은 흡수계수(αsi)가 단파장에서 높기에 실리콘 내에서 빠른 전계가 빨리 감쇠한다는 점이다. 둘째는 가시광선 영역의 파장이 증가면서 투명 전도체 패턴의 렌즈로서의 초점거리가 실리콘의 굴절율의 감소로 인해 점차 줄어든다는 점이다.
다만 본 발명의 일 실시예에 따른 광전소자는 하나의 패턴이 아닌 여러 패턴이 주기적으로 배열되어 회절현상이 반도체 기판 내부에서 일어나므로, Peak 2와 같이 빛이 집중되는 영역이 생기게 된다.
도 6에서 보이듯이 단파장(500 nm)에서는 투명 전도체 패턴의 근처의 크기가 가장 우세하고, 그 외에는은 존재하지 않는다. 투명 전도체 패턴의 근처의 위치는 빛 흡수층 근처일 수 있으므로 높은 변환효율을 가지는 광전소자를 제공할 수 있다. 이는 실리콘의 높은 흡수계수(αsi)에 의함이다.
단, 장파장(1100nm)에서는 투명 전도체 패턴의 근처 외에도 피크가 나타나지만 무엇이 우세한지 확실하지 않다. 하지만, 비교예 3 및 4 보다는 빛 흡수층으로의 유도가 훨씬 높다는 것을 보여준다.
실험예 3
실시예 1과 비교예 4의 전압에 따른 전류 및 전력 밀도, 파장에 따른 내부 IQE 성능 및 파장에 따른 상대적 IQE(Relative IQE)를 측정하였다.
도 8, 도 9 및 도 10을 참고하여, 본 발명의 광전소자와 비교예 4를 비교하여 설명한다. 도 8은 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 전압에 따른 전류 및 전력밀도 값을 나타낸 그래프이고, 도 9는 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 파장에 따른 IQE값을 나타낸 그래프이다. 도 10은 본 발명의 일 실시예에 따른 광전소자와 비교 예들의 파장에 따른 상대적인 IQE값을 나타낸 그래프이다
도 8을 참고하면, 실시예 1은 개방회로전압(590mV)를 가지고, 단락회로전류(35.8mA/cm2)를 가진다. 이는 비교예 4의 520mV 및 27.8mA/cm2의 값보다 각각 16% 및 10.9%향상된 값이다.
도 9를 참고하면, 실시예 1 및 비교예 4의 내부 양자 효율(internal quantum efficiencies, IQEs)은 넒은 파장 범위에서 실시예 1의 광전소자가 높은 효율을 가지는 것을 볼 수 있다. 이를 상대적으로 계량화한 도 10을 참고하면, 실시예 1의 광전소자의 그래프가 비교예 4의 광전소자의 그래프보다 높은 곳에 위치함을 확인할 수 있다. 특히 단파장(300nm)에서 313%, 장파장(110nm)에서는 193.8%가 향상됨을 알 수 있다.
이어서, 도 11 내지 도 17을 참조하여 본 발명의 본 발명의 일 실시예에 따른 광전소자의 제조 방법을 설명한다. 상술한 본 발명의 일 실시예에 따른 광전소자와 중복되는 설명은 생략하거나 간략히 한다.
도 11은 본 발명의 일 실시예에 따른 광전소자의 제조방법을 설명하기 위한 단계를 나타낸 순서도이고, 도 12 내지 도 17은 본 발명의 일 실시예에 따른 광전소자의 제조방법의 세부 단계를 설명하기 위한 도면이다. 구체적으로, 도 13 및 도 14는 본 발명의 일 실시예에 따른 광전소자의 제조방법의 중간단계를 설명하기 위한 평면도이고, 도 15 내지 도 17은 본 발명의 일 실시예에 따른 광전소자의 제조방법의 중간단계를 설명하기 위한 측단면도이다.
도 11을 참조하면, 반도체 기판 상에 코팅층을 형성한다(S1100).
구체적으로 도 12의 (b)를 참조하면, 반도체 기판(100)의 일 면에 코팅층(500)을 형성한다. 코팅층(500)은 특별히 제한되는 것은 아니지만, PMMA(poly methyl methacrylate)로 형성될 수 있다. 코팅층(500)의 높이는 특별히 제한되는 것은 아니지만, 예를 들어 100 nm 내지 800 nm의 범위의 높이를 가질 수 있다. 코팅층(500)의 높이는 추후에 형성되는 투명 전도체 패턴(200)의 높이에 대응될 수 있다.
이어서, 도 11을 참조하면, 코팅층 상에 광경화성 수지를 형성한다(S1200).
구체적으로 도 12의 (b)를 참조하면, 광경화성 수지(600)을 형성한다. 광경화성 수지(600)는 나노 임프린팅 또는 UV임프린팅 공정에 사용되는 재료일 수 있다. 광경화성 수지(600)는 빛에 의해 경화되는 특성을 가질 수 있다.
이어서, 도 11을 참조하면, 구멍 패턴을 형성한다(S1200).
구체적으로 도 12를 참조하면, 구멍은 미리 제작된 몰드(400)가 광경화성 수지(600)에 압착되어 형성될 수 있다. 몰드(400)는 특별히 제한되는 것은 아니지만, PUA(polyurethane acrylate)로 형성될 수 있다. 몰드(400)는 빛이 통과되는 투명한 재질로 형성될 수 있다. 구멍 패턴(610)은 몰드(400)에 형성된 특정 주기를 가지는 양각 패턴에 대응하여 음각으로 형성되는 패턴일 수 있다. 즉, 구멍 패턴(610)은 몰드(400)에 형성된 양각 패턴과 동일한 주기를 가지는 구멍 배열(hole array)일 수 있다.
몰드(400)에 의해 압착되어 구멍이 형성되면, 자외선을 비추어 광경화성 수지(600)를 광경화시킬 수 있다. 자외선은 몰드(400)을 투과하여 광경화성 수지(600)에 도달할 수 있다. 자외선을 비추어 광경화성 수지(600)에 구멍 패턴(610)이 형성될 수 있다. 구멍 패턴(610) 내의 잔여 광경화성 수지(600)는 CF4와 O2의 플라즈마 식각에 의해 제거될 수 있다. 단, 이에 제한되는 것은 아니다.
이어서, 도 11을 참조하면, 코팅층을 식각한다(S1300).
도 12의 (c)를 참고하면, 코팅층(500)을 구멍 패턴(610)에 의해 노출할 수 있다. 코팅층(500)을 구멍 패턴(610)에 의해서 노출된 부분에 의해 식각할 수 있다. 특별히 제한되는 것은 아니지만, 이 때에 O2 RIE(reactive ion etching)를 이용하여 코팅층(500)을 식각할 수 있다. 도 13을 참조하면, 코팅층(500)은 구멍 패턴(610)과 동일한 배열로 식각될 수 있다. 상기 식각은 반도체 기판(100)을 노출시킬 수 있다. 도 13에 나온 주기 및 지름은 예시적인 값에 불과하다.
이어서, 도 11을 참조하면, 투명 전도체 패턴을 형성한다(S1400).
도 14 내지 도 16 을 참조하면, 반도체 기판(100) 상에 투명 전도체 패턴(200)을 형성할 수 있다. 투명 전도체 패턴(200)은 일정한 주기를 가지고 상호 분리될 수 있다. 투명 전도체 패턴(200)은 가시광선을 통과시키는 투명한 재질의 도전체일 수 있다. 예를 들어, 투명 전도체 패턴(200)은 산화주석(tin-oxide), 산화 인듐, Pt, Au, IZO(Indium-zinc-oxide) 또는 ITO(Indium-tin-oxide) 일 수 있다. 단, 이에 제한되는 것은 아니다.
투명 전도체 패턴(200)은 스퍼터링 방식, 액상 방식 또는 전자빔을 이용한 진공 증착(e-beam evaporator)에 의해 형성될 수 있다. 단, 이에 제한되는 것은 아니다.
투명 전도체 패턴(200)은 이 단계(S1400)에서 이미 완성된 형상일 수 있지만, 이에 제한되는 것은 아니다. 즉, 투명 전도체 패턴(200)은 완성된 형상이 아닐 수 있다. 추후 S1700단계에서 다시 한번 성형(成形, shaping)되어 빛을 효율적으로 투과 및 집중시키는 구조가 될 수 있다. 투명 전도체 패턴(200)의 성형 단계는 추후에 설명한다.
이어서, 도 11을 참조하면, 광경화성 수지 및 코팅층을 제거한다(S1500, S1600).
광경화성 수지(600) 및 코팅층(500)을 리프트 오프 공정에 의해 제거할 수 있다. 특별히 제한되는 것은 아니지만, 아세톤 용액 및 초음파를 이용하여 광경화성 수지(600) 및 코팅층(500)을 제거할 수 있다.
이어서, 도 11, 도 14 내지 도 16을 참조하면, 투명 전도체 패턴을 성형(成形)한다(S1700).
투명 전도체 패턴(200)의 형상은 특별히 한정되지는 않지만, 예를 들어, 반원 형태, 타원 형태, 사다리꼴 형태, 피라미드 형태, 삼각형 형태 또는 기둥 형태 등으로 이루어질 수 있다. 단, 빛의 반사도가 감소될 수 있도록, 투명 전도체 패턴(200)의 하부에서 상부로 폭이 점차 줄어드는 반원 형상이 바람직할 수 있다.
투명 전도체 패턴(200)의 수평 단면은 어느 것이든 제한되지 않는다. 예를 들어, 원형 또는 다각형일 수 있고, 상기 다각형은, 삼각형, 사각형, 오각형, 육각형, 칠각형, 팔각형 등을 모두 포함하는 표현이다. 상기 다각형은 각 변의 길이가 동일할 수도 있고 동일하지 않을 수도 있다. 단, 빛의 반사도가 방향에 의존되지 않도록, 원형이 바람직할 수 있다.
투명 전도체 패턴(200)은 특정 주기를 가지는 복수의 패턴이면 그 배열에는 따로 제한이 없지만, 하나의 예에서, 매트릭스 형태로 배열될 수 있다. 이 때, x축 방향 주기와 y축 방향 주기는 동일할 수도 있고, 서로 상이할 수도 있다. 매트릭스 형태로 투명 전도체 패턴(200)이 배열되어 있을 때, 하나의 투명 전도체 패턴(200)에 인접하는 다른 투명 전도체 패턴(200)은 최대 8개까지 가능하다. 예를 들어, x축 방향 및 y축 방향 주기가 동일할 경우, 각 축 방향의 인접 투명 전도체 패턴(200)들 4개는 상기 하나의 투명 전도체 패턴(200)에서 동일한 거리에 위치하고, 축 방향에 대각에 위치한 투명 전도체 패턴(200)들 4개는 상기 하나의 투명 전도체 패턴(200)에서 동일하고, 상기 축방향 인접 투명 전도체 패턴(200)보다 멀리 위치한다.
투명 전도체 패턴(200)의 폭은 특별히 한정되는 것은 아니지만, 예를 들어, 100nm 내지 1000nm 범위일 수 있다. 투명 전도체 패턴(200)의 폭이 100nm 미만인 경우 제조 공정이 어려운 문제가 있다. 그리고, 투명 전도체 패턴(200)의 폭이 너무 작을 경우 광전소자의 광 제어 능력이 줄어들어 빛의 집중(focusing)효과 보다는 산란(scattering)효과가 커질 수 있다. 따라서, 투명 전도체 패턴(200)의 폭은 100nm 이상인 것이 바람직하다. 또한, 투명 전도체 패턴(200)의 폭이 1000nm 초과인 경우, 광전소자의 제어 능력이 퇴화될 수 있어 바람직하지 않다.
한편, 투명 전도체 패턴(200)의 높이는 특별히 한정되는 것은 아니지만, 예를 들어, 100 nm 내지 800 nm 범위일 수 있다. 투명 전도체 패턴(200)의 높이가 100nm 미만인 경우 전기 전도성이 충분치 않아 바람직하지 않다. 또한, 투명 전도체 패턴(200)의 높이가 800nm 초과인 경우, 입사광의 투과도가 높지 않아 바람직하지 않다.
투명 전도체 패턴(200)의 주기(Period)는 상기 투명 전도체 패턴(200)이 반복 형성되는 사이클(cycle)을 의미하는 것으로, 인접하는 투명 전도체 패턴(200)들의 중심축 사이의 거리를 의미한다. 따라서, 상기 투명 전도체 패턴(200)의 주기는 상기 투명 전도체 패턴(200)의 폭 보다 크다.
구체적으로, 투명 전도체 패턴(200)은 각각의 투명 전도체 패턴(200)이 상호 분리되어(isolated) 형성되었으므로, 폭보다 주기가 커야만 한다. 투명 전도체 패턴(200)의 폭이 주기보다 큰 경우, 투명 전도체 패턴(200)이 상호 분리될 수 없기 때문이다.
상기 투명 전도체 패턴(200)의 주기는 특별히 한정되는 것은 아니지만, 상기 투명 전도체 패턴(200)의 폭 대비 1.2배 내지 5배 범위일 수 있다. 투명 전도체 패턴(200)의 주기가 폭 대비 1.2배 미만인 경우 상호 분리된 각각의 패턴이 공정상의 원인으로 서로 접촉될 가능성이 있어 구조상의 문제가 발생할 수 있고, 광전소자의 신뢰성을 저감시킬 수 있다. 또한, 투명 전도체 패턴(200)의 주기가 폭 대비 5배 초과인 경우, 광전소자의 면적대비 효율이 낮아질 수 있어 바람직하지 않다.
이어서, 도 11, 도 17을 참조하면, 투명 전도체 코팅을 형성한다(S1800).
도 17 참고하면, 투명 전도체 코팅(300)은 투명 전도체 패턴(200) 상에 형성될 수 있다. 단, 이에 제한되는 것은 아니다. 투명 전도체 코팅(300)은 투명 전도체 패턴(200)과 같은 재질로 형성될 수 있다. 투명 전도체 코팅(300)은 가시광선을 통과시키는 투명한 재질의 도전체일 수 있다. 예를 들어, 투명 전도체 패턴(200)은 산화주석(tin-oxide), 산화 인듐, Pt, Au, IZO(Indium-zinc-oxide) 또는 ITO(Indium-tin-oxide) 일 수 있다. 단, 이에 제한되는 것은 아니다.
투명 전도체 코팅(300)과 투명 전도체 패턴(200)은 서로 다른 재질로 형성될 수 있다. 투명 전도체 코팅(300)과 투명 전도체 패턴(200)은 반도체 기판(100) 상에서 모두 전기전도성 및 광 투과성이 확보되어야 한다. 하지만, 투명 전도체 패턴(200)의 경우, 투과성이 우수한 물질이 유리하고, 코팅층(300)은 전기 전도성이 좋은 물질이 유리할 수 있다. 따라서 전도체 코팅(300)과 투명 전도체 패턴(200)은 최소한의 전기 전도성 및 광 투과성이 확보되는 전제하에 같거나 다른 물질로 선택적으로 형성될 수 있다.
투명 전도체 코팅(300)은 상호 분리된 투명 전도체 패턴(200)을 전기적으로 연결할 수 있다. 투명 전도체 코팅(300)은 반도체 기판(100) 상에 일체화되어 형성되므로, 상호 분리된 투명 전도체 패턴(200)이 서로 연결될 수 있다.
투명 전도체 코팅(300)은 반도체 기판(100) 및 투명 전도체 패턴(200) 상에 형성되어 본 발명의 일 실시예에 따른 광전소자의 표면을 형성할 수 있다. 입사광은 A방향으로 입사될 수 있고, 투명 전도체 코팅(300) 및 투명 전도체 패턴(200)를 투과하여 반도체 기판(100)으로 입사될 수 있다. 투명 전도체 코팅(300) 및 투명 전도체 패턴(200)은 입사광의 반사를 크게 줄일 수 있다.
투명 전도체 코팅(300)의 높이는 투명 전도체 패턴(200)의 높이의 0.5배 이하일 수 있다. 투명 전도체 코팅(300)의 높이가 투명 전도체 패턴(200)의 높이의 0.5배 초과인 경우, 투명 전도체 패턴(200)의 구조와 관련하여 입사광의 집중에 방해가 될 수 있어 바람직하지 않다.
또한, 반도체 기판(100)의 전기 전도성이 우수할 경우 투명 전도체 코팅(300)은 생략될 수 있다. 이는, 투명 전도체 코팅(300)의 기능인 전기 전도를 반도체 기판(100) 자체에서 수행할 수 있기 때문이다. 예를 들면, 반도체 기판(100)의 면 저항이 50ohm/cm2이상인 경우에만 투명 반도체 코팅(300)을 형성할 수 있다.
이상 실험예 및 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (14)

  1. 반도체 기판; 및
    상기 반도체 기판의 일면에 특정 주기를 가지고 상호 연결되게 형성되어 입사광을 상기 반도체 기판의 특정 영역에 집중시키는 투명 전도체 패턴부를 포함하는 광전소자.
  2. 제 1항에 있어서,
    상기 반도체 기판은 제1 도전형을 가지는 제1 도전형 영역과 상기 제1 도전형과 다른 제2 도전형을 가지는 제2 도전형 영역을 포함하는 광전소자.
  3. 제1 항에 있어서,
    상기 투명 전도체 패턴부는 특정 주기를 가지고 상호 분리되어 형성되는 투명 전도체 패턴과,
    상기 투명 전도체 패턴 상에 형성되고, 상기 투명 전도체 패턴을 전기적으로 연결하는 투명 전도체 코팅을 포함하는 광전소자.
  4. 제3 항에 있어서,
    상기 투명 전도체 코팅의 높이는 상기 투명 전도체 패턴의 높이의 0.5배 이하인 광전소자.
  5. 제3 항에 있어서,
    상기 투명 전도체 패턴의 폭은 100nm 내지 1000nm 범위인 광전소자.
  6. 제3 항에 있어서,
    상기 투명 전도체 패턴의 수직 단면은 반원 형태, 타원 형태, 삼각형 형태 또는 사다리꼴 형태인 광전소자.
  7. 제3 항에 있어서,
    상기 투명 전도체 패턴의 주기는 상기 투명 전도체 패턴의 폭 보다 큰 광전소자.
  8. 제3 항에 있어서,
    상기 투명 전도체 패턴의 주기는 상기 투명 전도체 패턴의 폭 대비 1.2배 내지 5배 범위인 광전소자.
  9. 제3 항에 있어서,
    상기 투명 전도체 패턴의 높이는 100nm 내지 800nm 범위인 광전소자.
  10. 제3 항에 있어서,
    상기 투명 전도체 패턴과 상기 투명 전도체 코팅은 서로 다른 물질로 형성된 광전소자.
  11. 제1 항에 있어서,
    상기 투명 전도체 패턴부는 ITO(Indium-tin-oxide), AZO(Aluminum-zinc-oxide), 산화주석(tin-oxide), 산화 인듐, Pt, Au 또는 IZO(Indium-zinc-oxide) 중에서 적어도 하나를 포함하는 광전소자.
  12. 제1 항에 있어서,
    상기 반도체 기판은 Si, Ge 또는 GaAs 중에서 적어도 하나를 포함하는 광전소자.
  13. 반도체 기판의 일면에 광경화성 수지를 형성하는 단계;
    상기 광경화성 수지에 몰드를 압착하고 광경화하여 구멍 패턴을 형성하는 단계;
    상기 구멍 패턴을 통해 상기 반도체 기판 상에 투명 전도체 패턴을 형성하는 단계;
    상기 광경화성 수지를 제거하는 단계; 및
    상기 투명 전도체 패턴 상에 투명 전도체 코팅을 형성하는 단계를 포함하는 광전소자 제조 방법.
  14. 제13 항에 있어서,
    상기 광경화성 수지를 형성하기 전에 상기 반도체 기판의 일면과 상기 광경화성 수지 사이에 코팅층을 형성하는 단계와,
    상기 구멍패턴을 이용하여 상기 코팅층을 식각하여 상기 반도체 기판을 노출시키는 단계와,
    상기 코팅층을 제거하는 단계를 더 포함하는 광전소자 제조 방법.
PCT/KR2014/005951 2014-02-13 2014-07-03 고효율 광전소자 및 그 제조방법 WO2015122581A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/117,830 US10566475B2 (en) 2014-02-13 2014-07-03 High-efficiency photoelectric element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140016643A KR101441607B1 (ko) 2014-02-13 2014-02-13 고효율 광전소자 및 그 제조방법
KR10-2014-0016643 2014-02-13

Publications (1)

Publication Number Publication Date
WO2015122581A1 true WO2015122581A1 (ko) 2015-08-20

Family

ID=51760445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/005951 WO2015122581A1 (ko) 2014-02-13 2014-07-03 고효율 광전소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US10566475B2 (ko)
KR (1) KR101441607B1 (ko)
WO (1) WO2015122581A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060275A (ko) * 2021-10-27 2023-05-04 인천대학교 산학협력단 집광 나노돔구조 전극을 갖는 투명태양전지 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113497B (zh) * 2021-04-13 2023-01-24 河南大学 一种使用有机增效剂的太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070062516A (ko) * 2004-08-11 2007-06-15 다이솔 엘티디 광전기화학 광전지 패널 및 그의 제조 방법
KR20100016182A (ko) * 2007-05-04 2010-02-12 쌩-고벵 글래스 프랑스 향상된 전극층을 구비한 투명 기판
KR20100098448A (ko) * 2007-12-20 2010-09-06 시마 나노 테크 이스라엘 리미티드 나노입자로 형성된 투명한 전극을 갖는 광전지 소자
KR20140001729A (ko) * 2010-10-29 2014-01-07 사우스 차이나 노멀 유니버시티 전극 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128905A1 (en) * 2003-06-12 2007-06-07 Stuart Speakman Transparent conducting structures and methods of production thereof
JP2005347599A (ja) * 2004-06-04 2005-12-15 Fuji Photo Film Co Ltd カラー受光素子、及び撮像素子
JP4789752B2 (ja) * 2006-08-28 2011-10-12 キヤノン株式会社 光電変換素子およびその製造方法
US8629462B2 (en) * 2008-06-09 2014-01-14 San Diego State University Research Foundation Organic photovoltaic cell and light emitting diode with an array of 3-dimensionally fabricated electrodes
US9136404B2 (en) * 2008-12-10 2015-09-15 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Solar cell capable of recycling a substrate and method for manufacturing the same
US8513531B2 (en) * 2009-07-15 2013-08-20 The Board Of Trustees Of The University Of Arkansas Electrodynamic arrays having nanomaterial electrodes
TWI467214B (zh) * 2009-09-02 2015-01-01 Dexerials Corp A conductive optical element, a touch panel, an information input device, a display device, a solar cell, and a conductive optical element
JP2012074569A (ja) * 2010-09-29 2012-04-12 Jx Nippon Oil & Energy Corp 光電変換素子
JP5948837B2 (ja) * 2011-03-29 2016-07-06 ソニー株式会社 固体撮像素子及び電子機器
WO2013073572A1 (ja) * 2011-11-15 2013-05-23 Dic株式会社 強誘電性液晶組成物及び強誘電性液晶表示素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070062516A (ko) * 2004-08-11 2007-06-15 다이솔 엘티디 광전기화학 광전지 패널 및 그의 제조 방법
KR20100016182A (ko) * 2007-05-04 2010-02-12 쌩-고벵 글래스 프랑스 향상된 전극층을 구비한 투명 기판
KR20100098448A (ko) * 2007-12-20 2010-09-06 시마 나노 테크 이스라엘 리미티드 나노입자로 형성된 투명한 전극을 갖는 광전지 소자
KR20140001729A (ko) * 2010-10-29 2014-01-07 사우스 차이나 노멀 유니버시티 전극 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060275A (ko) * 2021-10-27 2023-05-04 인천대학교 산학협력단 집광 나노돔구조 전극을 갖는 투명태양전지 및 그 제조방법
KR102598918B1 (ko) 2021-10-27 2023-11-06 인천대학교 산학협력단 집광 나노돔구조 전극을 갖는 투명태양전지 및 그 제조방법

Also Published As

Publication number Publication date
KR101441607B1 (ko) 2014-09-24
US20160372614A1 (en) 2016-12-22
US10566475B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
US6653550B2 (en) Integrated thin-film photoelectric conversion module
WO2011053006A2 (en) Thin film solar cell module
WO2011136488A2 (en) Solar cell
WO2014109444A1 (ko) 광검출 소자
US20120000506A1 (en) Photovoltaic module and method of manufacturing the same
WO2011021752A1 (ko) 무반사 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법
JP2010130023A (ja) 太陽電池およびその製造方法
JPWO2017217219A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール
WO2012093845A2 (ko) 태양전지 및 이의 제조 방법
WO2021096078A1 (ko) 태양전지 및 이를 포함하는 태양전지 모듈
TW201318030A (zh) 半導體光檢測裝置及其製備的方法
WO2012023663A1 (en) Solar cell panel
WO2015122581A1 (ko) 고효율 광전소자 및 그 제조방법
US20170104123A1 (en) Metal-oxide-semiconductor field-effect phototransistors based on single-crystalline semiconductor thin films
Watanabe et al. Thin-film InGaAs/GaAsP MQWs solar cell with backside nanoimprinted pattern for light trapping
TW201349520A (zh) 太陽能電池及其模組
KR101250207B1 (ko) 다색 그림 태양전지 제조방법
KR100539639B1 (ko) 태양전지 및 그의 제조방법
KR101643871B1 (ko) 태양전지 및 그 제조방법
WO2016021806A1 (ko) 고성능 셀렉티브 에미터 소자 및 그 제조 방법
WO2017043704A1 (ko) 자외선 포토 디텍터 및 그 제조방법
JP2002076397A (ja) 光起電力素子の製造方法
WO2012044006A2 (en) Thin film type solar cell and method for manufacturing the same
KR101504239B1 (ko) 고효율 광전소자 및 그 제조방법
JP4097549B2 (ja) 太陽電池装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15117830

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14882419

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 14882419

Country of ref document: EP

Kind code of ref document: A1