WO2015115038A1 - 撮像デバイス、電子プレパラート、及び固体撮像素子 - Google Patents

撮像デバイス、電子プレパラート、及び固体撮像素子 Download PDF

Info

Publication number
WO2015115038A1
WO2015115038A1 PCT/JP2015/000148 JP2015000148W WO2015115038A1 WO 2015115038 A1 WO2015115038 A1 WO 2015115038A1 JP 2015000148 W JP2015000148 W JP 2015000148W WO 2015115038 A1 WO2015115038 A1 WO 2015115038A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging device
imaging
transparent substrate
semiconductor chip
solid
Prior art date
Application number
PCT/JP2015/000148
Other languages
English (en)
French (fr)
Inventor
裕貴 山下
毅 川端
悟 和賀
本村　秀人
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2015115038A1 publication Critical patent/WO2015115038A1/ja
Priority to US15/206,271 priority Critical patent/US20160322410A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/36—Embedding or analogous mounting of samples
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Definitions

  • the present invention relates to an imaging device, an electronic preparation, and a solid-state imaging device.
  • Pathological diagnosis which diagnoses diseases from tissues directly collected from affected areas of patients, is a very powerful technique for determining disease names and conditions.
  • the imaging of microscope images performed in such hospitals and laboratories is performed on a large amount of specimens.
  • a microscope such as Patent Document 1 is used as an example.
  • the conventional technique of Patent Document 2 includes a solid-state imaging device 201, a culture vessel 202 held on the upper part of the imaging surface of the solid-state imaging device 201, and cells contained in the culture vessel 202. 203 and a biosensor comprising a culture medium 204 for the growth of cells 203 is disclosed.
  • JP 2009-223164 A Japanese Patent Laid-Open No. 6-311879
  • An imaging device includes a semiconductor chip including a first electrode, a package substrate having a second electrode, and an electrical connection that electrically connects the first electrode and the second electrode.
  • An enclosing unit that includes a connection unit and a transparent substrate disposed to face the semiconductor chip, and encloses the imaging object disposed between the semiconductor chip and the transparent substrate around the imaging object. Take an image in the placed state.
  • the semiconductor chip receives incident light, and further in a direction parallel to a surface of the transparent substrate facing the semiconductor chip, from an area of the imaging object.
  • An imaging region having a large area may be provided.
  • the imaging area may cover the imaging object.
  • the transparent substrate may be in contact with the enclosing part.
  • the transparent substrate may be in contact with the enclosing part and the imaging object.
  • the imaging object may be shielded from outside air.
  • a side wall portion formed on the surface of the package substrate on which the semiconductor chip is disposed may be provided.
  • the electrical connection part may be a wire member.
  • the package substrate may be an organic substrate or a ceramic substrate.
  • the transparent substrate may have at least a convex part or a concave part.
  • a dam portion may be provided between the first electrode and the imaging region 2.
  • the electrical connection part may be protected by a resin.
  • the electronic preparation according to one aspect of the present disclosure may include the imaging device according to one aspect of the present disclosure.
  • a solid-state imaging device includes a package substrate, an electrical connection unit that is electrically connected to the package substrate, and a transparent disposed to face the solid-state imaging device fixed to the package substrate.
  • a solid-state imaging device used for an electronic preparation capable of imaging a specimen disposed between the solid-state imaging element and the transparent substrate in a state in which an enclosing portion surrounding the specimen is disposed.
  • a first electrode electrically connected to the electrical connection portion, receiving incident light, and being larger than the area of the specimen in a direction parallel to the surface of the transparent substrate in contact with the encapsulating portion An imaging region having an area is provided.
  • the imaging region may cover the specimen.
  • the transparent substrate may be in contact with the enclosing part.
  • the transparent substrate may be in contact with the enclosing part and the specimen.
  • the solid-state imaging device may be in direct or indirect contact with the enclosing unit.
  • the transparent substrate may be in direct or indirect contact with the enclosing part and the specimen.
  • the imaging region has a surface that has been subjected to treatment for improving at least one characteristic of hydrophilicity, hydrophobicity, lipophilicity, and oleophobicity. May be.
  • the surface treatment may be a plasma treatment for the protective film that is the uppermost layer of the imaging region.
  • the solid-state imaging device may be a CCD image sensor, a CMOS image sensor, or an image sensor including a photoelectric conversion film.
  • the imaging device the electronic preparation, and the solid-state imaging device according to the present disclosure, high image performance can be realized at low cost.
  • FIG. 1A is a cross-sectional structure diagram of an imaging device according to an embodiment.
  • FIG. 1B is a plan view of the imaging device according to the embodiment.
  • FIG. 2 is a cross-sectional structure diagram of the imaging device according to the embodiment.
  • FIG. 3 is a cross-sectional structure diagram of the imaging device according to the embodiment.
  • 4A to 4E are manufacturing process diagrams of the imaging device according to the embodiment.
  • 5A to 5E are cross-sectional views of manufacturing processes of the imaging device according to the embodiment.
  • FIG. 6A is a cross-sectional structure diagram of an imaging device according to a first modification example of the embodiment.
  • FIG. 6B is a planar structure diagram of the imaging device according to the first modification example of the embodiment.
  • FIG. 7A is a cross-sectional structure diagram of an imaging device according to a first modification example of the embodiment.
  • FIG. 7B is a planar structure diagram of the imaging device according to the first modification example of the embodiment.
  • FIG. 8A is a cross-sectional structure diagram of an imaging device according to a second modification example of the embodiment.
  • FIG. 8B is a planar structural diagram of an imaging device according to a second modification of the embodiment.
  • FIG. 9A is a cross-sectional structure diagram of an imaging device according to a third modification example of the embodiment.
  • FIG. 9B is a planar structure diagram of the imaging device according to the third modification example of the embodiment.
  • FIG. 10A is a cross-sectional structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 10A is a cross-sectional structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 10B is a planar structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 11A is a cross-sectional structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 11B is a plan structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 12A is a cross-sectional structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 12B is a planar structure diagram of the imaging device according to the fourth modification example of the embodiment.
  • FIG. 13 is a cross-sectional structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 14 is a cross-sectional structure diagram of an imaging device according to a fourth modification example of the embodiment.
  • FIG. 15 is a cross-sectional view of a conventional biosensor.
  • Patent Document 1 has a problem that it is difficult to spread because it requires an expensive microscope image capturing device.
  • Patent Document 2 has a problem that a culture vessel and a culture medium are present and a high-quality image cannot be obtained.
  • the present disclosure provides an imaging device, an electronic preparation, and a solid-state imaging device that have low image quality and high image performance.
  • an imaging device (specimen imaging device, electronic preparation) according to an embodiment of the present disclosure will be described with reference to the drawings.
  • Each of the following embodiments shows a specific example of the present invention, and numerical values, shapes, materials, components, arrangement positions and connection forms of components, steps, order of steps, etc. are examples.
  • the present invention is not limited thereto.
  • the specimen imaging target
  • an electronic component integrated circuit, semiconductor chip
  • FIGS. 1A and 1B are a cross-sectional structure diagram and a planar structure diagram of an imaging device (specimen imaging device, electronic preparation) according to an embodiment, respectively.
  • the drawing includes an imaging object (specimen) (the imaging object or specimen includes a pathological specimen or blood) 5 and an enclosure 6.
  • an imaging device 100 includes a semiconductor chip (solid-state imaging device) 1, a package substrate 3 disposed on the back side of the semiconductor chip 1, and the semiconductor chip 1. Wires 7 for electrically connecting the package substrate 3, a transparent substrate (slide glass) 4 disposed opposite to the semiconductor chip 1, and side walls formed on the surface of the package substrate 3 on which the semiconductor chip 1 is disposed. Part 9.
  • an enclosing unit 6 is disposed between the semiconductor chip 1 and the transparent substrate 4 so as to surround an imaging target object (sample, pathological sample, blood, etc.) 5.
  • encapsulation in the present invention does not strictly handle being trapped inside, and as an example, a part of the imaging object (specimen, pathological sample, blood, etc.) 5 is exposed from the enclosure 6. In the present invention, it is included in the meaning of encapsulation.
  • the encapsulating portion 6 uses an encapsulating agent (chemical material), and is disposed and formed so as to surround the imaging target object 5.
  • an encapsulating agent chemical material
  • a general encapsulant that dissolves an acrylic resin with xylene and has excellent curing characteristics can be used.
  • the encapsulant (chemical material) used for constituting the encapsulating part 6 is not limited to the above-mentioned general encapsulant, but other chemical materials (liquid material, gel material) It is also possible to use.
  • a chemical material giving priority to the peeling characteristics can be used as an encapsulant, and the encapsulating portion 6 is formed using such a chemical material. can do.
  • the semiconductor chip 1 has an imaging region 2 that receives incident light and converts it into an electrical signal.
  • the imaging region 2 of the semiconductor chip 1 is in contact with the enclosing unit 6 or the imaging object 5 and can capture a high-resolution image (in this case, the contact between the semiconductor chip 1 and the encapsulating unit 6 or the imaging object 5). Is called "direct contact").
  • the present embodiment aims at shortening the focal distance between the semiconductor chip 1 and the imaging object 5, and the enclosing unit 6 or the imaging object 5 and the semiconductor chip 1 (imaging region 2) are necessarily in contact with each other. There is no need.
  • a transparent film is interposed between the enclosing part 6 (or the enclosing part 6 and the imaging object 5) and the semiconductor chip 1 (imaging area 2), and the transparent film and the enclosing part 6 (or the enclosing part 6 and the imaging object).
  • the transparent film and the semiconductor chip 1 may be in contact with each other (in this case, the contact between the semiconductor chip 1 and the encapsulating part 6 or the imaging object 5 is “indirectly”. Called "contact").
  • the semiconductor chip 1 includes a circuit (for example, a signal output circuit, a noise removal circuit, a signal conversion circuit such as an AD converter, a signal amplification circuit, etc.) on a semiconductor substrate such as silicon. It is an element (image sensor).
  • a circuit for example, a signal output circuit, a noise removal circuit, a signal conversion circuit such as an AD converter, a signal amplification circuit, etc.
  • a semiconductor substrate such as silicon. It is an element (image sensor).
  • the imaging region 2 is an area in which light receiving portions (photodiodes as an example) are arranged in a matrix on a semiconductor substrate as an example, and receives incident light and converts it into an electrical signal. Further, a wiring (not shown) is connected to the imaging region 2 and the first electrode pad 10 in order to send an output signal. In addition, the imaging region 2 captures an image of the imaging object 5 by an electrical signal from the first electrode pad 10.
  • the semiconductor chip 1 is a CCD image sensor
  • a transfer electrode transfer channel for reading and transferring the charge generated in the light receiving unit is arranged in the imaging region 2.
  • the semiconductor chip 1 is a CMOS image sensor
  • the imaging region 2 in addition to the photodiode (light receiving unit), the signal charge obtained by photoelectric conversion in the light receiving unit is transferred to the FD (floating diffusion) unit.
  • a transistor, a reset transistor that controls the potential Vfd of the FD portion, an amplification transistor that outputs a signal corresponding to the potential Vfd of the FD portion to the column signal line, and the like are arranged.
  • the configuration of the imaging region 2 is not limited to the above-described configuration (for example, in the case of a CMOS image sensor, a selection transistor for performing pixel selection may be further provided).
  • the solid-state imaging device is not limited to the above-described ones, and other solid-state imaging devices (for example, instead of photodiodes provided on the semiconductor substrate, light is captured and photoelectrically converted on the semiconductor substrate. In order to perform this, an image sensor including a photoelectric conversion film formed of an organic material or an inorganic material can be used.
  • the surface of the imaging region 2 of the semiconductor chip 1 is subjected to a surface treatment for improving at least one characteristic such as hydrophilicity, hydrophobicity, lipophilicity, oleophobicity.
  • a void (bubble) between the semiconductor chip 1 and the transparent substrate 4 is formed when the encapsulant is extruded to form the encapsulating part 6 by surface treatment that improves the lipophilicity of the surface of the imaging region 2 of the semiconductor chip 1. ) Can be prevented.
  • the surface treatment (surface treatment) of the imaging region 2 of the semiconductor chip 1 is not limited to preventing the generation of voids (bubbles) between the semiconductor chip 1 and the transparent substrate 4. It is also possible to carry out a surface treatment for the purpose of improving the characteristics. For example, as described above, when priority is given to the characteristics of recycling the semiconductor chip 1, a surface treatment can be performed in consideration of the peeling characteristics from the encapsulating part 6 and / or the transparent film described above.
  • the surface treatment of the surface of the imaging region 2 of the semiconductor chip 1 is, for example, plasma treatment (surface plasma treatment) or applying, spraying or spraying a chemical solution to the protective film that is the uppermost layer of the semiconductor chip 1. Or the like can be used.
  • the imaging device 100 since the imaging device 100 according to the present embodiment has a short distance between the imaging region 2 and the imaging target object 5, that is, the focal distance is short, a general microlens is installed on the surface of the semiconductor chip 1, It is not always necessary. However, when priority is given to the sensitivity characteristic of the imaging device 100 (that is, the brightness of the image), it is preferable to install a microlens.
  • the incident light is allowed to reach the imaging region 2 vertically (in other words, the oblique light component is reduced) and priority is given to the improvement of image characteristics such as smear and color mixing
  • a structure without a microlens is provided. Is preferred.
  • the distance between the imaging region 2 and the imaging object 5 can be further reduced. Furthermore, it is possible to obtain an image with a high resolution.
  • the process of forming the microlens can be omitted, the manufacturing cost of the semiconductor chip 1 can be reduced.
  • the package substrate 3 is disposed on the back side of the semiconductor chip 1, and the semiconductor chip 1 is fixed on the package substrate 3 by die bonding.
  • a surface of the package substrate 3 on which the semiconductor chip 1 is fixed has a second electrode pad 11 that is electrically connected to the semiconductor chip 1.
  • An external output terminal 8 is formed on the back surface of the package substrate 3 and can be electrically connected to the outside of the imaging device 100. Note that an image signal or the like input from the semiconductor chip 1 to the second electrode pad 11 is transmitted to the outside through the external output terminal 8 electrically connected to the second electrode pad 11.
  • the shape of the external output terminal 8 includes balls, bumps, and lands, but is not limited thereto. By selecting such an external output terminal 8, connection to a pin 15 of a socket 14 described later becomes easy. In addition, since the external output terminals 8 can be arranged on the grid on the back surface, it is possible to cope with an increase in the number of pins. As an example, when the package substrate 3 of about 40 mm square is used and the external output terminals 8 are arranged at a pitch of about 1 mm, 1000 pins or more can be arranged.
  • the material of the package substrate 3 may be ceramic or organic.
  • ceramic By using ceramic, a difference in thermal expansion due to temperature change with the semiconductor chip 1 can be suppressed, and reliability can be improved.
  • organic substrate When an organic substrate is used, it can be manufactured at low cost.
  • the wire 7 electrically connects the first electrode pad 10 formed on the semiconductor chip 1 and the second electrode pad 11 formed on the package substrate 3.
  • 1A and 1B show a so-called normal bonding technique in which ball bonding is used in the semiconductor chip 1 and stitch bonding is used in the package substrate 3.
  • the loop height of the wire bond is affected by the wire length and the step difference between the first bonding pad and the second bonding pad.
  • the wire length is about 1 mm and the bond point step is about 200 ⁇ m, it is possible to achieve a low loop from the first bonding pad to around 100 ⁇ m by improving the loop control of the imaging device 100 and developing the wire bond. .
  • the semiconductor chip 1 in order to prevent the warp of the semiconductor chip 1, the semiconductor chip 1 is thickened to 300 ⁇ m or more, which may increase the bond point step.
  • stud bumps are formed in advance on the first electrode pads 10 on the semiconductor chip 1, ball bonding is used on the package substrate 3, and stitch bonding is used on the semiconductor chip 1. .
  • the loop height of the wire 7 can be reduced to around 100 ⁇ m, the distance between the imaging region 2 and the imaging object 5 can be reduced, and clearer image data is acquired. be able to.
  • the height of the second electrode pad 11 on the package substrate 3 is set higher on the semiconductor chip 1 side than the bonding portion between the semiconductor chip 1 and the package substrate 3.
  • the transparent substrate 4 is disposed to face the semiconductor chip 1.
  • the transparent substrate 4 is a slide glass having a long side of about 76 mm, a short side of about 26 mm, and a thickness of about 0.9 mm to 1.2 mm.
  • the distance between the semiconductor chip 1 and the transparent substrate 4 can be kept constant by the side wall portion 9 formed on the surface of the package substrate 3 on which the semiconductor chip 1 is disposed contacting the transparent substrate 4.
  • the transparent substrate 4 does not need to be in contact with the side wall portion 9 and may be fixed by the imaging region 2 and the enclosing portion 6.
  • the gas generated when the encapsulant that is the material of the encapsulating part 6 is cured can be released.
  • the entire imaging region 2 is bonded to the transparent substrate 4, it can be firmly fixed.
  • the transparent substrate 4 can be grasped because the transparent substrate 4 is sufficiently larger than the semiconductor chip 1, handling becomes easy.
  • the side wall 9 is formed on the surface of the package substrate 3 on which the semiconductor chip 1 is disposed.
  • the material of the side wall 9 can be ceramic or resin. By using the same ceramic as the package substrate 3, it is possible to suppress a difference in thermal expansion due to a temperature change with the package substrate 3, and to improve reliability. On the other hand, when resin is used, it can be manufactured at low cost.
  • the transparent substrate 4 and the side wall 9 are in contact with each other, but when the sum of the thicknesses of the semiconductor chip 1 and the imaging object 5 is larger than the height of the side wall 9, the transparent substrate 4 is not in contact with It becomes. If the side wall 9 and the transparent substrate 4 do not contact, the gap may be filled with a filling resin (not shown). However, since a large amount of gas is generated when the encapsulant used as the material of the encapsulating part 6 is cured, it is desirable that the embedding part 6 is filled after the encapsulating part 6 is hardened.
  • the side wall portions 9 are formed on the four sides of the package substrate 3, but are not necessarily formed on the four sides. By removing a part of the side wall portion 9, the gas generated from the enclosing portion 6 can be released to the outside, so that a void is hardly generated.
  • the imaging object 5 is covered with an enclosing portion 6 so as not to be exposed to the outside air between the semiconductor chip 1 and the transparent substrate 4.
  • the imaging object 5 is, for example, a pathological section, the size is about 5 mm to 20 mm, and the thickness is about several micrometers.
  • the imaging device 100 is in a direction parallel to the surface of the transparent substrate 4 facing the semiconductor chip 1. 2, the area of the imaging region 2 (the area of the region indicated by the two-dot chain line in the drawing) is larger than the area of the imaging target object 5 (the area of the region indicated by the one-dot chain line in the drawing). Further, as shown in FIG. 1B, the imaging object 5 (region indicated by a one-dot chain line in the drawing) is entirely covered by the imaging region 2 (region indicated by a two-dot chain line in the drawing).
  • the imaging device 100 can capture the entire area of the imaging target 5 at a time. In other words, there is no need to move the slide glass (or the stage of the microscope on which the slide glass is installed) as in the case of observing the observation object with a general microscope, and the entire area of the imaging object 5 is once covered. Can be imaged. Furthermore, it is not necessary to perform focusing each time the imaging object 5 is observed, and the burden on the operator can be greatly reduced. This can be realized by using an electronic zoom function of the image sensor or a zoom process of image data (electronic data) obtained by imaging the entire area.
  • the imaging device 100 it is not necessary to install a wide-angle lens (optical lens) used for a general camera, and the imaging device 100 can be reduced in size.
  • a wide-angle lens optical lens
  • FIGS. 5A to 5E are process diagrams according to the imaging method by the imaging device of the embodiment, and FIGS. 5A to 5E are respectively A in FIG. 4A to 4E. It is sectional drawing of the imaging process corresponding to a part. Here, in order to facilitate explanation, the drawing includes the imaging object 5 and the enclosing portion 6.
  • pre-processing of the imaging target 5 is performed.
  • the collected imaging object 5 is dehydrated and embedded in paraffin, it is sliced on the transparent substrate 4 to a desired thickness of about several ⁇ m to several tens of ⁇ m, and the paraffin is removed. Processing such as dyeing.
  • an encapsulant is applied onto the imaging object 5.
  • the semiconductor chip is die-bonded on the package substrate 3 and the first electrode pad 10 and the second electrode pad 11 are connected by the wire 7. 1 is placed on the imaging object 5 and the encapsulant.
  • alignment is performed so that the imaging region 2 of the semiconductor chip 1 is positioned above the imaging target 5.
  • the entire imaging object 5 is adjusted so as to cover the imaging area 2.
  • the semiconductor chip 1 and the imaging target are pressed while pressing the semiconductor chip 1 toward the transparent substrate 4 and extruding the encapsulant on the imaging target 5.
  • the object 5 or the side wall part 9 and the transparent substrate 4 are brought into contact with each other.
  • the imaging object 5 is encapsulated by the semiconductor chip 1, the encapsulating part 6 and the transparent substrate 4.
  • the enclosure part 6 is formed by this process.
  • the external output terminal 8 of the imaging device 100 is inserted into the pin 15 of the socket 14. Thereby, the image signal from the imaging device 100 can be externally output to the pathological examination system (digitizer).
  • the imaging device 100 can output an image signal (electronic signal) by the imaging device 100 itself without using an expensive microscope image capturing apparatus, and the cost required for observation. (Inspection cost) can be greatly reduced. That is, advanced pathological diagnosis can be widely spread by the imaging device 100 according to the present embodiment.
  • the distance between the imaging object 5 and the imaging region 2 can be reduced, and a video with high resolution can be obtained. .
  • the form information of the imaging object 5 read by the semiconductor chip 1 is output to an image processing device, a storage device, and the like using an external terminal, and a signal input to the semiconductor chip 1 is also required. For this reason, by using the imaging device 100 according to the present embodiment, it is possible to keep the external terminals necessary for these and fit them in desired dimensions.
  • the imaging object 5 is shielded from the outside air by the enclosing portion 6 between the transparent substrate 4 and the semiconductor chip 1, it is possible to prevent the imaging object 5 from being deteriorated. That is, by using the imaging device 100 according to the present embodiment, the imaging object 5 is not enclosed and exposed to the outside air, and the imaging object 5 is not deteriorated by the influence of the external environment. In addition, accurate measurement can be performed in re-inspection after long-term storage.
  • the external terminals of the semiconductor chip 1 are drawn out to the surface opposite to the imaging object 5, the multi-terminal and miniaturization can be easily achieved by increasing the functionality (higher resolution) of the solid-state imaging device.
  • the external terminals can be easily pulled out.
  • FIGS. 6A and 7A are cross-sectional structures.
  • FIG. 6B and FIG. 7B are plan structural views.
  • the transparent substrate 4 is provided with a step, and the transparent substrate 4 in the region facing the imaging region 2 has a shape protruding beyond the loop height of the wire 7.
  • the transparent substrate 4 has a shape in which a portion between A and B is a convex portion.
  • the protruding portion of the transparent substrate 4 is formed so that the end thereof is parallel to the arrangement direction of the wires 7.
  • the transparent substrate 4 is provided with steps (grooves, recesses), the region of the transparent substrate 4 that faces the imaging region 2 protrudes more than the loop height of the wire 7, and the outside of the side wall 9 also protrudes.
  • the transparent substrate 4 has a shape in which the gaps between C and A and B and D are grooves (concave portions).
  • the protruding portion of the transparent substrate 4 is formed so that the end thereof is parallel to the arrangement direction of the wires 7.
  • the imaging object 5 can be accurately placed on the transparent substrate 4 by using the step or the groove as a mark. .
  • the distance between the imaging region 2 and the imaging object 5 can be reduced while preventing contact between the wire 7 and the transparent substrate 4, and clearer image data can be acquired.
  • the semiconductor chip 1 and the transparent substrate 4 can be bonded with high accuracy.
  • Embodiment 8A and 8B are a cross-sectional structure diagram and a planar structure diagram of an imaging device (specimen imaging device, electronic preparation) according to a second modification of the embodiment, respectively.
  • the semiconductor chip 1 by making the semiconductor chip 1 larger than the transparent substrate 4, the side wall 9 supporting the transparent substrate 4 is not necessary, and the transparent substrate 4 is arranged so as to avoid the wires 7. With this structure, it is not necessary to consider the contact between the transparent substrate 4 and the wire 7, the distance between the imaging region 2 and the specimen can be reduced, and clearer image data can be acquired.
  • FIGS. 9A and 9B are a cross-sectional structure diagram and a planar structure diagram of an imaging device (specimen imaging device, electronic preparation) according to a third modification of the embodiment, respectively.
  • a dam portion 13 is formed between the imaging region 2 on the surface of the semiconductor chip 1 and the first electrode pad 10.
  • the dam portion 13 is formed by copper plating or gold plating by a semiconductor rewiring process.
  • the dam portion 13 only needs to be able to prevent the encapsulating portion 6 from flowing into the first electrode pad 10, and is not necessarily in contact. There is no need to let them.
  • the dam portion 13 is opened in the arrangement direction of the wires 7, and the encapsulant can flow into a portion where the wires 7 do not exist.
  • FIG. 10A, FIG. 11A, FIG. 12A, FIG. 13, FIG. 14, FIG. 10B, FIG. 11B, and FIG. 12B are structures showing a fourth modification of the imaging device (specimen imaging device, electronic preparation) according to the embodiment.
  • 10A, FIG. 11A, FIG. 12A, FIG. 13 and FIG. 14 are sectional structural views, and FIG. 10B, FIG. 11B and FIG.
  • the imaging device 100 includes a semiconductor chip 1, a package substrate 3 disposed on the back side of the semiconductor chip 1, a wire 7 that electrically connects the semiconductor chip 1 and the package substrate 3, and a semiconductor A transparent substrate 4 disposed facing the chip 1, an encapsulating resin portion 12 formed on the package substrate 3 and enclosing the wire 7, and an imaging encapsulated between the semiconductor chip 1 and the transparent substrate 4 by the encapsulating portion 6. And an object 5.
  • an encapsulating resin portion 12 that encapsulates the wire 7 is formed on the package substrate 3.
  • interval of the transparent substrate 4 and the semiconductor chip 1 can be kept constant.
  • the direction parallel to the arrangement direction of the wires 7 is generated when the encapsulant as the material of the encapsulating part 6 is cured because the encapsulating resin part 12 is not formed and is open to the atmosphere. Gas can escape and voids can be prevented.
  • the transparent substrate 4 may have a step, and the region facing the imaging region 2 of the transparent substrate 4 may have a shape protruding beyond the loop height of the wire 7. That is, as shown in FIG. 11A, the transparent substrate 4 has a shape between A and B that is a convex portion.
  • the imaging device 100 processes the transparent substrate 4 so that the region facing the imaging region 2 of the transparent substrate 4 protrudes beyond the loop height of the wire 7. It may be a shape.
  • the protruding portion of the transparent substrate 4 is formed so that the end thereof is parallel to the arrangement direction of the wires 7. With such a configuration, it is not necessary to consider the contact between the wire 7 and the transparent substrate 4, the distance between the imaging region 2 and the imaging object 5 can be reduced, and clearer image data can be acquired.
  • the imaging device 100 includes a step (groove, recess) in the transparent substrate 4 and faces the imaging region 2 of the transparent substrate 4.
  • the region to be projected is made to protrude beyond the loop height of the wire 7, and the outside of the side wall 9 is also projected.
  • the transparent substrate 4 has a shape in which a portion between C and A and a portion between B and D become grooves (concave portions). In other words, even if the transparent substrate 4 is processed, the region facing the imaging region 2 of the transparent substrate 4 protrudes beyond the loop height of the wire 7, and the outside of the encapsulating resin portion 12 also protrudes. Good.
  • the protruding portion of the transparent substrate 4 is formed so that the end portion thereof is parallel to the arrangement direction of the wires 7.
  • the encapsulating resin portion 12 and the transparent substrate 4 do not necessarily have to be in contact with each other.
  • the imaging device 100 that is excellent in image performance and miniaturization that does not require high accuracy in forming the resin at low cost.
  • the encapsulating resin portion 12 is provided when the semiconductor chip 1 is larger than the transparent substrate 4.
  • the encapsulating resin portion 12 serves as a guide, the alignment of the imaging region 2 and the imaging object 5 is easy, and imaging with excellent image performance and miniaturization.
  • the device 100 can be realized at low cost.
  • imaging device electronic preparation, and solid-state imaging device according to the present invention are not limited to the above embodiments.
  • the imaging device, the electronic preparation, and the solid-state imaging device according to the present disclosure can realize high-quality image capturing at low cost, and are useful for, for example, examination of pathological specimens.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Microscoopes, Condenser (AREA)

Abstract

　低コストで、高い画像性能を備えた撮像デバイスを提供する。　撮像デバイス（１００）は、半導体チップ（１）と、半導体チップ（１）の裏面側に配置されたパッケージ基板（３）と、半導体チップ（１）とパッケージ基板（３）とを電気的に接続するワイヤー（７）と、半導体チップ（１）に対向して配置される透明基板（４）と、パッケージ基板（３）の半導体チップ（１）が配置された面上に形成された側壁部（９）と、を備え、半導体チップ（１）と透明基板（４）との間に配置された撮像対象物（５）を、撮像対象物（５）の周りを囲む封入部（６）を配置させた状態で撮像する。

Description

撮像デバイス、電子プレパラート、及び固体撮像素子
　本発明は、撮像デバイス、電子プレパラート、及び固体撮像素子に関する。
　患者の患部から直接採取した組織から病気の診断を行う病理診断は、病名・病状を確定する上で非常に有力な手法である。このような病院や研究所で行われる顕微鏡画像の撮影は、大量の検体に対して行われるものであり、膨大な量の顕微鏡画像の撮影を行う技術として、一例として特許文献１のような顕微鏡画像撮影装置がある。
　一方、図１５に示すように、特許文献２の従来技術には、固体撮像素子２０１と、固体撮像素子２０１の撮像面の上部に保持された培養容器２０２と、培養容器２０２に収容された細胞２０３と、細胞２０３の生育のための培地２０４を含むバイオセンサを開示している。
特開２００９－２２３１６４号公報 特開平６－３１１８７９号公報
　本開示の一態様に係る撮像デバイスは、第１の電極を備える半導体チップと、第２の電極を有するパッケージ基板と、前記第１の電極と前記第２の電極とを電気的に接続する電気接続部と、前記半導体チップと対向して配置される透明基板とを備え、前記半導体チップと前記透明基板との間に配置された撮像対象物を、当該撮像対象物の周りを囲む封入部を配置させた状態で撮像する。
　また、本開示の一態様に係る撮像デバイスにおいて、前記半導体チップは、入射光を受光し、更に、前記透明基板の前記半導体チップに対向する面と平行な方向において、前記撮像対象物の面積よりも大きい面積を有する撮像領域を備えてもよい。
　また、前記撮像領域は、前記撮像対象物を覆ってもよい。
　また、前記透明基板は、前記封入部と接触してもよい。
　また、前記透明基板は、前記封入部及び前記撮像対象物と接触してもよい。
　また、前記撮像対象物は、外気から遮断されていてもよい。
　また、前記パッケージ基板の前記半導体チップが配置された面上に形成される側壁部を有してもよい。
　また、前記電気接続部がワイヤー部材でもよい。
　また、前記パッケージ基板は、有機基板、または、セラミック基板でもよい。
　また、前記透明基板は、少なくとも凸部または凹部を有してもよい。
　また、前記第１の電極と前記撮像領域２との間にダム部を有してもよい。
　また、前記電気接続部が樹脂により保護されていてもよい。
　また、本開示の一態様に係る電子プレパラートは、本開示の一態様に係る撮像デバイスを備えていてもよい。
　また、本開示の一態様に係る固体撮像素子は、パッケージ基板と、前記パッケージ基板に電気的に接続する電気接続部と、前記パッケージ基板に固定された固体撮像素子に対向して配置される透明基板とを備え、前記固体撮像素子と前記透明基板との間に配置された検体を、当該検体の周りを囲む封入部を配置させた状態で撮像可能な電子プレパラートに用いる前記固体撮像素子であって、前記電気接続部に電気的に接続する第１の電極と、入射光を受光し、更に、前記封入部と接触する前記透明基板の面と平行な方向において、前記検体の面積よりも大きい面積を有する撮像領域を備える。
　また、本開示の一態様に係る固体撮像素子において、前記撮像領域は、前記検体を覆っていてもよい。
　また、前記透明基板は、前記封入部と接触してもよい。
　また、前記透明基板は、前記封入部及び前記検体と接触してもよい。
　また、本開示の一態様に係る固体撮像素子は、前記封入部と直接的または間接的に接触してもよい。
　また、前記透明基板は、前記封入部及び前記検体と直接的または間接的に接触してもよい。
　また、本開示の一態様に係る固体撮像素子において、前記撮像領域は、親水性、疎水性、親油性及び疎油性の少なくとも一つの特性を向上させるための処理を施された表面を有していてもよい。
　また、記表面処理は、前記撮像領域の最上層となる保護膜に対するプラズマ処理であってもよい。
　また、本開示の一態様に係る固体撮像素子は、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ、または、光電変換膜を備えるイメージセンサであってもよい。
　本開示に係る撮像デバイス、電子プレパラート、及び固体撮像素子によれば、低コストで、高い画像性能を実現することができる。
図１Ａは、実施の形態に係る撮像デバイスの断面構造図である。 図１Ｂは、実施の形態に係る撮像デバイスの平面構造図である。 図２は、実施の形態に係る撮像デバイスの断面構造図である。 図３は、実施の形態に係る撮像デバイスの断面構造図である。 図４（ａ）～（ｅ）は、実施の形態に係る撮像デバイスの製造工程図である。 図５（ａ）～（ｅ）は、実施の形態に係る撮像デバイスの製造工程断面図である。 図６Ａは、実施の形態の第１変形例に係る撮像デバイスの断面構造図である。 図６Ｂは、実施の形態の第１変形例に係る撮像デバイスの平面構造図である。 図７Ａは、実施の形態の第１変形例に係る撮像デバイスの断面構造図である。 図７Ｂは、実施の形態の第１変形例に係る撮像デバイスの平面構造図である。 図８Ａは、実施の形態の第２変形例に係る撮像デバイスの断面構造図である。 図８Ｂは、実施の形態の第２変形例に係る撮像デバイスの平面構造図である。 図９Ａは、実施の形態の第３変形例に係る撮像デバイスの断面構造図である。 図９Ｂは、実施の形態の第３変形例に係る撮像デバイスの平面構造図である。 図１０Ａは、実施の形態の第４変形例に係る撮像デバイスの断面構造図である。 図１０Ｂは、実施の形態の第４変形例に係る撮像デバイスの平面構造図である。 図１１Ａは、実施の形態の第４変形例に係る撮像デバイスの断面構造図である。 図１１Ｂは、実施の形態の第４変形例に係る撮像デバイスの平面構造図である。 図１２Ａは、実施の形態の第４変形例に係る撮像デバイスの断面構造図である。 図１２Ｂは、実施の形態の第４変形例に係る撮像デバイスの平面構造図である。 図１３は、実施の形態の第４変形例に係る撮像デバイスの断面構造図である。 図１４は、実施の形態の第４変形例に係る撮像デバイスの断面構造図である。 図１５は、従来技術に係るバイオセンサの断面構造図である。
　まず、従来技術における課題について述べる。
　特許文献１に開示された従来技術では、高額な顕微鏡画像撮影装置を必要とするため、普及させるのが難しいという課題を有している。一方、特許文献２に開示された従来技術では、培養容器及び培地が存在し、高画質な画像を得ることができないという課題を有している。
　上記課題に鑑み、本開示は、低コストで、高い画像性能を有する撮像デバイス、電子プレパラート、及び固体撮像素子を提供する。
　以下、本開示の実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定するものではない。なお、本実施の形態では、スライドガラス（透明基板）に配置された検体（撮像対象物）を、検体上に配置された固体撮像素子などの電子部品（集積回路、半導体チップ）で撮像するものを電子プレパラートと呼ぶ。
　（実施の形態）
　図１Ａ及び図１Ｂは、それぞれ、実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の断面構造図及び平面構造図である。ここで、図には、説明を容易にするため、撮像対象物（検体）（撮像対象物または検体は、病理検体または血液を含む）５、封入部６を含めた形で記載している。
　図１Ａ及び図１Ｂに示すように、本実施の形態に係る撮像デバイス１００は、半導体チップ（固体撮像素子）１と、半導体チップ１の裏面側に配置されたパッケージ基板３と、半導体チップ１とパッケージ基板３を電気的に接続するワイヤー７と、半導体チップ１に対向して配置される透明基板（スライドガラス）４と、パッケージ基板３の半導体チップ１が配置された面上に形成された側壁部９と、を有している。また、半導体チップ１と透明基板４の間には、撮像対象物（検体、病理検体、血液、等）５を取り囲むように封入部６が配置されている。
　なお、本発明における封入の意味は、中にとじ込めることを厳格に扱うものではなく、一例として、撮像対象物（検体、病理検体、血液、等）５の一部分が封入部６から露出している場合も、本発明では封入の意味に含まれるものとする。
　封入部６は、封入剤（化学材料）を用いたものであり、撮像対象物５を取り囲むように配置し形成される。なお、封入剤としては、例えば、アクリル樹脂をキシレンで溶解し硬化特性に優れる一般的な封入剤を用いることができる。
　但し、本発明において、封入部６を構成するために用いる封入剤（化学材料）は、上述した一般的な封入剤に限定されるものではなく、その他の化学材料（液状材料、ゲル状材料）を用いることも可能である。例えば、後述するように、半導体チップ１を再生利用させる特性を優先させる場合は、剥離特性を優先した化学材料を封入剤として用いることができ、このような化学材料を用いて封入部６を形成することができる。
　また、半導体チップ１は、入射光を受光し、電気信号に変換する撮像領域２を有している。半導体チップ１の撮像領域２は、封入部６または撮像対象物５と接触しており、解像度の高い画像を撮像できる（この場合の、半導体チップ１と封入部６または撮像対象物５との接触を「直接的に接触」と呼ぶ）。但し、本実施の形態は、半導体チップ１と撮像対象物５との焦点距離を短くすることを目的とし、必ずしも封入部６または撮像対象物５と半導体チップ１（撮像領域２）とが接触する必要はない。例えば、封入部６（または封入部６と撮像対象物５）と半導体チップ１（撮像領域２）との間に透明膜が介在し、この透明膜と封入部６（または封入部６と撮像対象物５）が接触し、かつ／または、この透明膜と半導体チップ１が接触するようにしてもよい（この場合の、半導体チップ１と封入部６または撮像対象物５との接触を「間接的に接触」と呼ぶ）。この構成により、封入部６（または封入部６と撮像対象物５）と半導体チップ１の剥離が容易となり、半導体チップ１の再生利用が容易となる。
　また、半導体チップ１は、シリコン等の半導体基板に回路（一例として、信号出力回路、ノイズ除去回路、ＡＤコンバータなどの信号変換回路、信号増幅回路、等）を備え、その一例としては、固体撮像素子（イメージセンサ）である。
　また、撮像領域２は、一例として半導体基板上に受光部（一例として、フォトダイオード）が行列状に配置された領域であり、入射光を受光して電気信号に変換する。また、撮像領域２及び第１の電極パッド１０には、出力信号を送るため配線（図示せず）が接続される。また、第１の電極パッド１０からの電気信号によって、撮像領域２は撮像対象物５の撮像を行う。
　更に、半導体チップ１がＣＣＤイメージセンサの場合は、撮像領域２にはフォトダイオード（受光部）の他に、受光部で発生した電荷の読出し、転送を行う転送電極（転送チャネル）等が配置される。
　一方、半導体チップ１がＣＭＯＳイメージセンサの場合は、撮像領域２にはフォトダイオード（受光部）の他に、受光部で光電変換して得られる信号電荷をＦＤ（フローティングディフュージョン）部に転送する転送トランジスタと、ＦＤ部の電位Ｖｆｄを制御するリセットトランジスタと、ＦＤ部の電位Ｖｆｄに応じた信号を列信号線に出力する増幅トランジスタ等が配置される。
　但し、撮像領域２の構成は、上述した構成に限定されるものではない（例えば、ＣＭＯＳイメージセンサの場合は、画素選択を行うための選択トランジスタを更に備える場合もある）。更に、固体撮像素子は、上述したものに限定されるものではなく、その他の固体撮像素子（一例として、半導体基板上に備わるフォトダイオードに代わり、半導体基板の上に、光を捕捉し光電変換を行うために、有機材料または無機材料で形成した光電変換膜を備えるイメージセンサ）を用いることも可能である。
　また、撮像デバイス１００では、半導体チップ１の撮像領域２の表面は親水性、疎水性、親油性、疎油性、等の少なくとも一つの特性を向上させるための表面処理を施すことが、より好ましい。一例として、半導体チップ１の撮像領域２の表面の親油性等の特性を向上させる表面処理により、封入剤を押出して封入部６を形成する時に、半導体チップ１と透明基板４間のボイド（泡）の発生を防ぐことができる。
　但し、本発明において、半導体チップ１の撮像領域２の表面の処理（表面処理）は、半導体チップ１と透明基板４間のボイド（泡）の発生を防ぐことに限定されるものではなく、その他の特性向上を目的に表面処理を行うことも可能である。例えば、上述したように、半導体チップ１を再生利用させる特性を優先させる場合は、封入部６および／または上述した透明膜との剥離特性を考慮した表面処理を施すことができる。
　また、半導体チップ１の撮像領域２の表面の表面処理は、一例として、半導体チップ１の最上層となる保護膜に対し、プラズマ処理（表面プラズマ処理）、または、薬液の塗布、噴射あるいは噴霧、等の処理を用いることができる。
　なお、本実施形態に係る撮像デバイス１００は、撮像領域２と撮像対象物５までの距離が短く、つまり、焦点距離が短いため、半導体チップ１の表面には一般的なマイクロレンズの設置を、必ずしも必要とするものではない。但し、撮像デバイス１００の感度特性（つまり、画像の明るさ）を優先させる場合は、マイクロレンズを設置することが好ましい。
　一方、撮像領域２に入射光を垂直に到達させて（言い換えると、斜め光成分を少なくして）、スミア、混色などの画像特性の向上を優先させる場合は、マイクロレンズを備えない構造することが好ましい。また、マイクロレンズを設置せず、半導体チップ１の撮像領域２と撮像対象物５とを近接して設置することにより、撮像領域２と撮像対象物５との距離を、更に近づけることができ、更に解像度の高い映像を得ることができる。また、マイクロレンズ形成の工程を省略することができるため、半導体チップ１の製造コストを低減することができる。
　また、パッケージ基板３は、半導体チップ１の裏面側に配置され、半導体チップ１がダイスボンドによりパッケージ基板３上に固定されている。パッケージ基板３の半導体チップ１が固定された面には、半導体チップ１と電気的に接続される第２の電極パッド１１を有する。パッケージ基板３の裏面には、外部出力端子８が形成されており、撮像デバイス１００の外部と電気的に接続することができる。なお、半導体チップ１から第２の電極パッド１１に入力された画像信号などは、第２の電極パッド１１と電気的に接続された外部出力端子８を介して外部に伝達される。
　外部出力端子８の形状としては、ボール、バンプ及びランドがあるが、この限りではない。このような外部出力端子８を選択することで、後述するソケット１４のピン１５との接続が容易となる。また、裏面に外部出力端子８をグリッド上に並べることができるので、多ピン化にも対応できる。一例として、４０ｍｍ角程度のパッケージ基板３を用い、１ｍｍピッチ程度で外部出力端子８を並べた場合、１０００ピン以上配置することができる。
　パッケージ基板３の材質は、一例として、セラミックや有機系を用いることができる。セラミックを用いることで、半導体チップ１との温度変化による熱膨張の差を抑えることができ、信頼性を高めることができる。有機系の基板を用いると、低コストで製造することが可能となる。ワイヤー７は、半導体チップ１上に形成された第１の電極パッド１０とパッケージ基板３上に形成された第２の電極パッド１１とを電気的に接続する。
　ここで、図面を参照しながら、半導体チップ１とパッケージ基板３とを電気的に接続するためのワイヤーボンディングの詳細について説明する。
　図１Ａ及び図１Ｂには、ボールボンディングが半導体チップ１で使用され、ステッチボンディングがパッケージ基板３で使用される、いわゆるノーマルボンディング技法が示されている。ワイヤーボンドのループ高さは、ワイヤー長や、ファーストボンディングパッドとセカンドボンディングパッドの段差の影響を受ける。しかし、ワイヤー長が１ｍｍ程度で、ボンド点段差が２００μｍ程度の場合には、撮像デバイス１００のループ制御の向上や、ワイヤーボンドの開発により、ファーストボンディングパッドから１００μｍ前後までの低ループ化が達成できる。
　しかし、撮像デバイス１００は、半導体チップ１の反りの発生を防ぐために半導体チップ１を３００μｍ以上に厚くし、これによりボンド点段差が大きくなる場合も考えられる。
　そこで、図２に示すように、半導体チップ１上の第１の電極パッド１０に予めスタッドバンプを形成しておき、ボールボンディングがパッケージ基板３で使用され、ステッチボンディングが半導体チップ１で使用される。このようなボンディング方法を用いることにより、ワイヤー７のループ高さを１００μｍ前後まで小さくすることができ、撮像領域２と撮像対象物５の距離を近づけることができ、より鮮明な画像データを取得することができる。
　また、図３に示すように、パッケージ基板３上の第２の電極パッド１１の高さを、半導体チップ１とパッケージ基板３の接着部よりも半導体チップ１側に高くする。これにより、ファーストボンディングの高さと、セカンドボンディングの高さとの差を小さくすることができ、ワイヤー７のループ高さを低くすることができ、撮像領域２と撮像対象物５との距離を近づけることができるので、より鮮明な画像データを取得することができる。
　引き続き、図１Ａ及び図１Ｂを用いて、撮像デバイス（検体撮像デバイス、電子プレパラート）の詳細を説明する。透明基板４は、半導体チップ１に対向して配置する。透明基板４は、一例として、長辺が７６ｍｍ程度であり、短辺が２６ｍｍ程度であり、厚みが０．９ｍｍ～１．２ｍｍ程度のスライドガラスである。
　半導体チップ１と透明基板４との間に距離は、パッケージ基板３の半導体チップ１が配置された面上に形成された側壁部９が透明基板４に当接することによって一定に保つことができる。一方で、透明基板４は、側壁部９と接している必要はなく、撮像領域２及び封入部６によって固定されていればよい。このように透明基板４と側壁部９とが接していないことで、封入部６の材料となる封入剤の硬化時に発生するガスを逃がすことができる。また撮像領域２全体で透明基板４と接着されているので、強固に固定することができる。また、透明基板４が半導体チップ１より充分大きいことで、透明基板４を掴むことができるため、取り扱いが容易となる。
　また、図１Ａ及び図１Ｂに示すように、側壁部９はパッケージ基板３の半導体チップ１が配置された面上に形成される。側壁部９の材質は、一例として、セラミックや樹脂を用いることができる。パッケージ基板３と同じセラミックを用いることで、パッケージ基板３との温度変化による熱膨張の差を抑えることができ、信頼性を高めることができる。一方、樹脂を用いると、低コストで製造することが可能となる。
　また、図１Ａでは透明基板４と側壁部９とが接触しているが、半導体チップ１及び撮像対象物５の厚みの和が、側壁部９の高さより大きい場合は接触せず、浮いた構成となる。側壁部９と透明基板４とが接触しない場合は、その隙間を埋め込み樹脂などで埋めてもよい（図示せず）。但し、封入部６の材料となる封入剤の硬化時には、大量のガスが発生するため、埋込み樹脂などを埋める場合は、封入部６が固まった後に行われることが望ましい。
　このような構成により、ワイヤー７及び封入部６が外気に曝されない構造となるため、水分や異物による劣化を防ぐことができ、信頼性が向上する。なお、図１Ａでは側壁部９はパッケージ基板３の４辺に形成されているが、必ずしも４辺に形成される必要はない。側壁部９の一部分を抜くことにより、封入部６から発生するガスを外部に逃がすことができるため、ボイドが発生しにくい。
　撮像対象物５は、半導体チップ１と透明基板４との間に外気に曝されぬように封入部６により周りを覆われている。撮像対象物５は、一例として、病理切片であり、その大きさは５ｍｍ～２０ｍｍ程度であり、厚みは数マイクロメートル程度である。
　また、撮像デバイス１００は、図１Ａ及び図１Ｂ（および、後述の図６Ａ～図１２Ａ、図６Ｂ～図１２Ｂ）に示すように、透明基板４の半導体チップ１に対向する面と平行となる方向において、撮像領域２の面積（図中の二点鎖線で示す領域の面積）は、撮像対象物５の面積（図中の一点鎖線で示す領域の面積）よりも大きいことを特徴とする。更に、図１Ｂに示すように、撮像対象物５（図中の一点鎖線で示す領域）は、撮像領域２（図中の二点鎖線で示す領域）により全て覆われることを特徴とする。
　これにより、撮像デバイス１００は、撮像対象物５の全領域を一度に撮像することが可能となる。言い換えると、一般的な顕微鏡で観察対象物の観察を行う場合のように、スライドガラス（または、スライドガラスを設置した顕微鏡のステージ）を可動させる必要がなく、撮像対象物５の全領域を一度に撮像できる。更に、撮像対象物５を観察する毎に、その度焦点合わせを行う等も必要がなくなり、作業者の負担を大幅に低減させることができる（なお、画像を拡大したい場合は、一例として、固体撮像素子の電子ズーム機能、または、全領域撮像をした画像データ（電子データ）のズーム処理などを用いることにより実現できる）。
　また、撮像デバイス１００では、一般的なカメラに用いるような広角レンズ（光学レンズ）等を設置する必要がなく、撮像デバイス１００の小型化を実現させることができる。
　また、このような撮像領域２と撮像対象物５との面積、配置関係にすることにより、透明基板４と半導体チップ１を一体化させる際の位置合わせは、極端に高精度なものは不要となる。
　次に、図面を用いて、実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）による撮像方法を説明する。
　図４（ａ）～（ｅ）は、実施の形態の撮像デバイスによる撮像方法に係る工程図であり、図５（ａ）～（ｅ）は、それぞれ図４（ａ）～（ｅ）のＡ部に対応した撮像工程の断面図である。ここで、図では、説明を容易にするため、撮像対象物５及び封入部６を含めた形で記載している。
　初めに、図４（ａ）および図５（ａ）に示すように、撮像対象物５の前処理を行う。一例とて、採取した撮像対象物５を脱水し、パラフィンにより包埋処理を行った後、数μｍ程度から数十μｍ程度の所望の厚さに透明基板４上に薄切りし、パラフィンを取り除き、染色などの処理を行う。
　次に、図４（ｂ）および図５（ｂ）に示すように、撮像対象物５上に封入剤を塗布する。
　次に、図４（ｃ）および図５（ｃ）に示すように、パッケージ基板３上にダイボンドされ、第１の電極パッド１０と第２の電極パッド１１とがワイヤー７により接続された半導体チップ１を撮像対象物５及び封入剤の上に配置する。ここで、半導体チップ１の撮像領域２が撮像対象物５の上部にくるように位置合わせをする。この時、適宜ガラス側から目視することにより、撮像対象物５の全体を撮像領域２が覆うように調整する。
　次に、図４（ｄ）および図５（ｄ）に示すように、半導体チップ１を透明基板４に向かって押圧し、撮像対象物５上の封入剤を押出しながら、半導体チップ１と撮像対象物５、又は側壁部９と透明基板４とを接触させる。これにより、撮像対象物５を半導体チップ１と封入部６および透明基板４によって封入する。また、この工程により、封入部６が形成される。
　最後に、図４（ｅ）および図５（ｅ）に示すように、撮像デバイス１００の外部出力端子８をソケット１４のピン１５に挿入する。これにより、撮像デバイス１００からの画像信号を、病理検査システム（デジタイザ）に外部出力できるようになる。
　以上、図面を用いて説明した本実施の形態に係る撮像デバイス１００は、高額な顕微鏡画像撮影装置を用いることなく、撮像デバイス１００自体で画像信号（電子信号）の出力ができ、観察に要するコスト（検査コスト）を大きく低減させることができる。つまり、本実施の形態に係る撮像デバイス１００によって、高度な病理診断を広く普及させることができる。
　また、図面を用いて説明した本実施の形態に係る撮像デバイス１００によれば、撮像対象物５と撮像領域２との間の距離を小さくすることができ、解像度の高い映像を得ることができる。
　また、半導体チップ１により読み取られた撮像対象物５の形態情報は、外部端子を用いて画像処理装置や記憶装置などに出力されると共に、半導体チップ１に対しても信号入力が必要となる。このため、本実施の形態に係る撮像デバイス１００を用いることにより、これらに必要な外部端子を確保しつつ、所望の寸法に納めることが可能となる。
　また、撮像対象物５は、透明基板４と半導体チップ１との間で封入部６によって外気から遮断されるため、撮像対象物５の劣化を防止することができる。即ち、本実施の形態に係る撮像デバイス１００を用いることにより、撮像対象物５が封入されず外気に曝され、外部環境の影響で撮像対象物５が劣化することがないため、正確な測定を行うことができ、さらに長期保管後の再検査においても正確な測定を行うことができる。
　また、半導体チップ１の外部端子を撮像対象物５とは反対の面に引出すため、固体撮像素子の高機能化（高解像度化）による多端子化および小型化が容易に行え、半導体チップ１からの外部端子の引き出しも容易である。
　（実施の形態の第１変形例）
　図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂは、実施の形態の第１変形例に係る撮像デバイス（検体撮像デバイス、電子プレパラート）を示した構造図であり、図６Ａ及び図７Ａは断面構造図であり、図６Ｂ及び図７Ｂは平面構造図である。
　図６Ａに示すように、透明基板４に段差を備え、撮像領域２に対向する領域の透明基板４を、ワイヤー７のループ高さ以上に突出した形状とする。言い換えると、図６Ａに示すように、透明基板４におけるＡ～Ｂの間が凸部となる形状とする。また、図６Ｂに示すように、透明基板４の突出部分は、その端部がワイヤー７の配列方向に対して平行となるように形成される。
　または、図７Ａに示すように、図６Ａの構造に加えて、側壁部９の外側も突出した構造としている。即ち、透明基板４に段差（溝、凹部）を備え、透明基板４の撮像領域２に対向する領域を、ワイヤー７のループ高さ以上に突出させ、さらに側壁部９の外側も突出した構造とする。具体的には、図７Ａに示すように、透明基板４におけるＣ～Ａの間、Ｂ～Ｄの間が溝（凹部）となる形状とする。また、図７Ｂに示すように、透明基板４の突出部分は、その端部がワイヤー７の配列方向に対して平行となるように形成される。
　以上、図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂの構成にすることにより、段差または溝を目印とすることにより、透明基板４上に撮像対象物５を正確に設置することが可能となる。また、ワイヤー７と透明基板４との接触を防ぎつつ、撮像領域２と撮像対象物５との距離を近づけることができ、より鮮明な画像データを取得することができる。また、段差または溝を目印とすることにより、半導体チップ１と透明基板４の貼り合わせを高い精度で行うことができる。
　（実施の形態の第２変形例）
　図８Ａ及び図８Ｂは、それぞれ、実施の形態の第２変形例に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の断面構造図及び平面構造図である。
　図８Ａ及び図８Ｂより、半導体チップ１を透明基板４よりも大きくすることにより、透明基板４を支える側壁部９が必要なくなり、透明基板４はワイヤー７を避けるように配置される。この構造により、透明基板４とワイヤー７との接触を考慮する必要がなくなり、撮像領域２と検体との距離を近づけることができ、より鮮明な画像データを取得することができる。
　（実施の形態の第３変形例）
　図９Ａ及び図９Ｂは、それぞれ、実施の形態の第３変形例に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の断面構造図及び平面構造図である。
　図９Ａ及び図９Ｂより、半導体チップ１の表面上の撮像領域２と第１の電極パッド１０との間にダム部１３が形成される。ダム部１３は、一例として、半導体の再配線プロセスにより銅めっきや金メッキにより形成される。この構造により、封入部６がワイヤー７と接触することを防ぎ、ワイヤー７が封入部６により流されショートしてしまうことを防ぐことができる。
　なお、図９Ａでは、透明基板４と接触する場合を説明したが、本実施の形態では、ダム部１３は第１の電極パッド１０に封入部６が流れるのを防ぐことができればよく、必ずしも接触させる必要はない。
　また、図９Ｂに示すように、ダム部１３はワイヤー７の配列方向に開口しており、ワイヤー７が存在しない部分には封入剤は流入することができる。
　（実施の形態の第４変形例）
　図１０Ａ、図１１Ａ、図１２Ａ、図１３、図１４、図１０Ｂ、図１１Ｂ、及び図１２Ｂは、実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の第４変形例を示した構造図であり、図１０Ａ、図１１Ａ、図１２Ａ、図１３、図１４は断面構造図であり、図１０Ｂ、図１１Ｂ、図１２Ｂは平面構造図である。
　図１０Ａ及び図１０Ｂより、撮像デバイス１００は、半導体チップ１と、半導体チップ１の裏面側に配置されたパッケージ基板３と、半導体チップ１とパッケージ基板３を電気的に接続するワイヤー７と、半導体チップ１に対向して配置される透明基板４と、パッケージ基板３上に形成されワイヤー７を封入する封入樹脂部１２と、半導体チップ１と透明基板４の間に封入部６により封入された撮像対象物５とを有する。
　図１０Ａ及び図１０Ｂに示された撮像デバイス１００では、パッケージ基板３上にワイヤー７を封入する封入樹脂部１２が形成されている。これにより、ワイヤー７の保護を行うことができると共に、透明基板４と半導体チップ１との間隔を一定に保つことができる。また、ワイヤー７の配列方向に対して平行な方向は、封入樹脂部１２が形成されておらず、大気に開放されているため、封入部６の材料となる封入剤が硬化する際に発生するガスを逃がし、ボイドを防ぐことができる。
　なお、図１１Ａ及び図１１Ｂに示すように、透明基板４に段差を備え、透明基板４の撮像領域２に対向する領域を、ワイヤー７のループ高さ以上に突出した形状とすることもできる。つまり、図１１Ａに示すように、透明基板４におけるＡ～Ｂの間が凸部となる形状とする。言い換えると、本実施の形態の第４変形例に係る撮像デバイス１００は、透明基板４に加工を施し、透明基板４の撮像領域２に対向する領域を、ワイヤー７のループ高さ以上に突出した形状であってもよい。また、図１１Ｂに示すように、透明基板４の突出部分は、その端部がワイヤー７の配列方向に対して平行となるように形成されている。このような構成により、ワイヤー７と透明基板４との接触を考慮する必要がなくなり、撮像領域２と撮像対象物５の距離を近づけることができ、より鮮明な画像データを取得することができる。
　また、図１２Ａ及び図１２Ｂに示すように、本実施の形態の第４変形例に係る撮像デバイス１００は、透明基板４に段差（溝、凹部）を備え、透明基板４の撮像領域２に対向する領域をワイヤー７のループ高さ以上に突出させ、さらに側壁部９の外側も突出した構造とする。具体的には、図１２Ａに示すように、透明基板４におけるＣ～Ａの間、Ｂ～Ｄの間が溝（凹部）となる形状とする。言い換えると、透明基板４に加工を施し、透明基板４の撮像領域２に対向する領域を、ワイヤー７のループ高さ以上に突出させ、さらに封入樹脂部１２の外側も突出した構造であってもよい。このような構成により、半導体チップ１と透明基板４とを張り合わせる際、位置あわせが容易であり、画像性能、小型化に優れた撮像デバイス１００を低コストで実現することができる。なお、図１２Ｂより、透明基板４の突出部分は、その端部がワイヤー７の配列方向に対して平行となるように形成される。
　なお、図１３に示すように、本実施の形態の第４変形例に係る撮像デバイス１００は、封入樹脂部１２と透明基板４とは、必ずしも接触させる必要はない。図１３に示した構成により、樹脂の形成に高い精度を必要としない画像性能、小型化に優れた撮像デバイス１００を低コストで実現することができる。
　また、図１４に示すように、本実施の形態の第４変形例に係る撮像デバイス（検体撮像デバイス、電子プレパラート）は、半導体チップ１が透明基板４よりも大きい場合は、封入樹脂部１２を透明基板４の大きさに合わせて形成することにより、封入樹脂部１２がガイドの役割を果たし、撮像領域２と撮像対象物５の位置合わせが容易であり、画像性能、小型化に優れた撮像デバイス１００を低コストで実現することができる。
　なお、本発明に係る撮像デバイス、電子プレパラート、及び固体撮像素子は、上記実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本発明の趣旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る撮像デバイスを内蔵した各種機器も本発明に含まれる。
　本開示に係る撮像デバイス、電子プレパラート、及び固体撮像素子は、高画質の画像撮像を低コストで実現できるため、例えば、病理検体の検査に有用である。
　１　　半導体チップ（固体撮像素子）
　２　　撮像領域
　３　　パッケージ基板
　４　　透明基板（スライドガラス）
　５　　撮像対象物
　６　　封入部
　７　　ワイヤー
　８　　外部出力端子
　９　　側壁部
　１０　　第１の電極パッド
　１１　　第２の電極パッド
　１２　　封入樹脂部
　１３　　ダム部
　１４　　ソケット
　１５　　ピン
　１００　　撮像デバイス（検体撮像デバイス、電子プレパラート）
　２０１　　固体撮像素子
　２０２　　培養容器
　２０３　　細胞
　２０４　　培地

Claims (22)

  1. 　第１の電極を備える半導体チップと、
    　第２の電極を有するパッケージ基板と、
    　前記第１の電極と前記第２の電極とを電気的に接続する電気接続部と、
    　前記半導体チップと対向して配置される透明基板とを備え、
    　前記半導体チップと前記透明基板との間に配置された撮像対象物を、当該撮像対象物の周りを囲む封入部を配置させた状態で撮像する、撮像デバイス。
  2. 　前記半導体チップは、入射光を受光し、更に、前記透明基板の前記半導体チップに対向する面と平行な方向において、前記撮像対象物の面積よりも大きい面積を有する撮像領域を備える、
    　請求項１に記載の撮像デバイス。
  3. 　前記撮像領域は、前記撮像対象物を覆う、
    　請求項２に記載の撮像デバイス。
  4. 　前記透明基板は、前記封入部と接触する、
    　請求項１～３のいずれか一項に記載の撮像デバイス。
  5. 　前記透明基板は、前記封入部及び前記撮像対象物と接触する、
    　請求項１～３のいずれか一項に記載の撮像デバイス。
  6. 　前記撮像対象物は、外気から遮断されている、
    　請求項１～５のいずれか一項に記載の撮像デバイス。
  7. 　前記パッケージ基板の前記半導体チップが配置された面上に形成される側壁部を有する、
    　請求項１～６のいずれか一項に記載の撮像デバイス。
  8. 　前記電気接続部は、ワイヤー部材である、
    　請求項１～７のいずれか一項に記載の撮像デバイス。
  9. 　前記パッケージ基板は、有機基板、または、セラミック基板である、
    　請求項１～８のいずれか一項に記載の撮像デバイス。
  10. 　前記透明基板は、少なくとも凸部または凹部を有する、
    　請求項１～９のいずれか一項に記載の撮像デバイス。
  11. 　前記第１の電極と前記撮像領域２との間にダム部を有する、
    　請求項１～１０のいずれか一項に記載の撮像デバイス。
  12. 　前記電気接続部は、樹脂により保護されている、
    　請求項１～１１のいずれか一項に記載の撮像デバイス。
  13. 　請求項１から１２のいずれか一項に記載の撮像デバイスを備えた、電子プレパラート。
  14. 　パッケージ基板と、
    　前記パッケージ基板に電気的に接続する電気接続部と、
    　前記パッケージ基板に固定された固体撮像素子に対向して配置される透明基板とを備え、
    　前記固体撮像素子と前記透明基板との間に配置された検体を、当該検体の周りを囲む封入部を配置させた状態で撮像可能な電子プレパラートに用いる前記固体撮像素子であって、
    　前記電気接続部に電気的に接続する第１の電極と、
    　入射光を受光し、更に、前記封入部と接触する前記透明基板の面と平行な方向において、前記検体の面積よりも大きい面積を有する撮像領域を備える、
    　固体撮像素子。
  15. 　前記撮像領域は、前記検体を覆う、
    　請求項１４に記載の固体撮像素子。
  16. 　前記透明基板は、前記封入部と接触する、
    　請求項１４または１５に記載の固体撮像素子。
  17. 　前記透明基板は、前記封入部及び前記検体と接触する、
    　請求項１４または１５に記載の固体撮像素子。
  18. 　前記固体撮像素子は、前記封入部と直接的または間接的に接触する、
    　請求項１４～１７のいずれか一項に記載の固体撮像素子。
  19. 　前記透明基板は、前記封入部及び前記検体と直接的または間接的に接触する、
    　請求項１４～１７のいずれか一項に記載の固体撮像素子。
  20. 　前記撮像領域は、親水性、疎水性、親油性及び疎油性の少なくとも一つの特性を向上させるための処理を施された表面を有する、
    　請求項１４～１９のいずれか一項に記載の固体撮像素子。
  21. 　前記表面処理は、前記撮像領域の最上層となる保護膜に対するプラズマ処理である、
    　請求項２０に記載の固体撮像子。
  22. 　前記固体撮像素子は、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ、または、光電変換膜を備えるイメージセンサである、
    　請求項１４～２１のいずれか一項に記載の固体撮像素子。
PCT/JP2015/000148 2014-01-29 2015-01-15 撮像デバイス、電子プレパラート、及び固体撮像素子 WO2015115038A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/206,271 US20160322410A1 (en) 2014-01-29 2016-07-10 Imaging device, and solid-state image element for use therein

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-014969 2014-01-29
JP2014014969A JP2017054839A (ja) 2014-01-29 2014-01-29 撮像デバイス、電子プレパラート、及び固体撮像素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/206,271 Continuation US20160322410A1 (en) 2014-01-29 2016-07-10 Imaging device, and solid-state image element for use therein

Publications (1)

Publication Number Publication Date
WO2015115038A1 true WO2015115038A1 (ja) 2015-08-06

Family

ID=53756625

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/000148 WO2015115038A1 (ja) 2014-01-29 2015-01-15 撮像デバイス、電子プレパラート、及び固体撮像素子

Country Status (3)

Country Link
US (1) US20160322410A1 (ja)
JP (1) JP2017054839A (ja)
WO (1) WO2015115038A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015180919A (ja) * 2014-03-07 2015-10-15 パナソニック株式会社 プレパラート、透明プレート、プレパラートの作製方法、スライドガラス、画像撮影装置、画像撮影方法、プレパラート作製装置、およびプレパラート部品セット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003515107A (ja) * 1999-11-04 2003-04-22 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ 検出器アレイに対するｄｎａチップの直接マッピング
JP2006351772A (ja) * 2005-06-15 2006-12-28 Fujifilm Holdings Corp 半導体チップの識別情報記録方法及び撮像装置
JP2007333440A (ja) * 2006-06-13 2007-12-27 Furukawa Electric Co Ltd:The サンプルの測定方法およびサンプルの測定装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777287B2 (en) * 2006-07-12 2010-08-17 Micron Technology, Inc. System and apparatus providing analytical device based on solid state image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003515107A (ja) * 1999-11-04 2003-04-22 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ 検出器アレイに対するｄｎａチップの直接マッピング
JP2006351772A (ja) * 2005-06-15 2006-12-28 Fujifilm Holdings Corp 半導体チップの識別情報記録方法及び撮像装置
JP2007333440A (ja) * 2006-06-13 2007-12-27 Furukawa Electric Co Ltd:The サンプルの測定方法およびサンプルの測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015180919A (ja) * 2014-03-07 2015-10-15 パナソニック株式会社 プレパラート、透明プレート、プレパラートの作製方法、スライドガラス、画像撮影装置、画像撮影方法、プレパラート作製装置、およびプレパラート部品セット

Also Published As

Publication number Publication date
JP2017054839A (ja) 2017-03-16
US20160322410A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
JP4834412B2 (ja) 固体撮像装置およびこれを用いた電子内視鏡
US7863105B2 (en) Image sensor package and forming method of the same
CN107112341B (zh) 半导体装置和制造方法以及电子设备
US20150155325A1 (en) Semiconductor module, mos type solid-state image pickup device, camera and manufacturing method of camera
JP4378394B2 (ja) 半導体装置およびそれを備えた光学装置用モジュール
US7566854B2 (en) Image sensor module
US9054005B2 (en) Semiconductor device, imaging device, method of inspecting semiconductor substrate, and method of fabricating semiconductor device
CN112753215B (zh) 固态摄像装置和电子设备
WO2017126319A1 (ja) 固体撮像素子及び電子機器
WO2017094502A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2004134527A (ja) 撮像装置及びその製造方法
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
US9111826B2 (en) Image pickup device, image pickup module, and camera
WO2015115038A1 (ja) 撮像デバイス、電子プレパラート、及び固体撮像素子
US10837896B2 (en) Electronic prepared slide, solid state imaging element, and electronic prepared slide assembly method
CN111742410B (zh) 摄像单元、摄像装置
WO2016147553A1 (ja) 固体撮像装置
JP2022009109A (ja) 撮像装置及び半導体装置
WO2016056191A1 (ja) 固体撮像装置
JP2009111130A (ja) 撮像装置及びその製造方法
JPWO2019146492A1 (ja) 撮像ユニット及び撮像装置
JP6357732B2 (ja) 固体撮像装置及び電子カメラ
JP2018018841A (ja) 固体撮像装置およびその製造方法
JP2018018840A (ja) 固体撮像装置およびその製造方法
JP2012090033A (ja) 撮像モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15743117

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15743117

Country of ref document: EP

Kind code of ref document: A1