JP2017054839A - 撮像デバイス、電子プレパラート、及び固体撮像素子 - Google Patents

撮像デバイス、電子プレパラート、及び固体撮像素子 Download PDF

Info

Publication number
JP2017054839A
JP2017054839A JP2014014969A JP2014014969A JP2017054839A JP 2017054839 A JP2017054839 A JP 2017054839A JP 2014014969 A JP2014014969 A JP 2014014969A JP 2014014969 A JP2014014969 A JP 2014014969A JP 2017054839 A JP2017054839 A JP 2017054839A
Authority
JP
Japan
Prior art keywords
imaging device
imaging
semiconductor chip
electrode
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014014969A
Other languages
English (en)
Inventor
裕貴 山下
Hirotaka Yamashita
裕貴 山下
毅 川端
Takeshi Kawabata
毅 川端
悟 和賀
Satoru Waga
悟 和賀
本村　秀人
Hideto Motomura
秀人 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014014969A priority Critical patent/JP2017054839A/ja
Priority to PCT/JP2015/000148 priority patent/WO2015115038A1/ja
Priority to US15/206,271 priority patent/US20160322410A1/en
Publication of JP2017054839A publication Critical patent/JP2017054839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/36—Embedding or analogous mounting of samples
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microscoopes, Condenser (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】低コストで、高い画像性能を備えた撮像デバイスを提供する。【解決手段】撮像デバイス１００は、半導体チップ１と、半導体チップ１の裏面側に配置されたパッケージ基板３と、半導体チップ１とパッケージ基板３とを電気的に接続するワイヤー７と、半導体チップ１に対向して配置される透明基板４と、パッケージ基板３上に形成された側壁部９と、半導体チップ１と透明基板４との間に封入部６により封入された撮像対象物５とを有する。【選択図】図１Ａ

Description

本発明は、撮像デバイス、電子プレパラート、及び固体撮像素子に関する。
患者の患部から直接採取した組織から病気の診断を行う病理診断は、病名・病状を確定する上で非常に有力な手法である。このような病院や研究所で行われる顕微鏡画像の撮影は、大量の検体に対して行われるものであり、膨大な量の顕微鏡画像の撮影を行う技術として、一例として特許文献１のような顕微鏡画像撮影装置がある。
一方、図１５に示すように、特許文献２の従来技術には、固体撮像素子２０１と、固体撮像素子２０１の撮像面の上部に保持された培養容器２０２と、培養容器２０２に収容された細胞２０３と、細胞２０３の生育のための培地２０４を含むバイオセンサを開示している。
特開２００９−２２３１６４号公報 特開平６−３１１８７９号公報
しかし、特許文献１に開示された従来技術では、高額な顕微鏡画像撮影装置を必要とするため、普及させるのが難しいという課題を有している。一方、特許文献２に開示された従来技術では、培養容器及び培地が存在し、高画質な画像を得ることが出来ないという課題を有している。
上記課題に鑑み、本発明は、低コストで、高い画像性能を有する撮像デバイス、電子プレパラート、及び固体撮像素子を提供する。
上記課題を解決するために、本開示の一態様に係る撮像デバイスは、第１の電極を備える半導体チップと、第２の電極を有するパッケージ基板と、前記第１の電極と前記第２の電極とを電気的に接続する電気接続部と、撮像対象物と、前記撮像対象物の周りを囲む封入部と、前記半導体チップと対向して配置する透明基板とを有し、前記撮像対象物と前記封入部は、前記半導体チップと前記透明基板との間に備えている。
また、本開示の一態様に係る撮像デバイスは、前記半導体チップは、入射光を受光し、更に、前記透明基板の平行方向において、前記撮像対象物の面積よりも大きい面積となる撮像領域を有してもよい。
また、前記撮像領域は、前記撮像対象物の領域を覆ってもよい。
また、前記半導体チップおよび前記透明基板は、前記封入部と接触してもよい。
また、前記半導体チップおよび前記透明基板は、前記封入部及び前記撮像対象物と接触してもよい。
また、前記撮像対象物は、外気から遮断されていてもよい。
また、前記電気接続部がワイヤー部材でもよい。
また、前記パッケージ基板は、有機基板、または、セラミック基板でもよい。
また、前記透明基板は、少なくとも凸部または凹部を有してもよい。
また、前記第１の電極と前記撮像領域２との間にダム部を有してもよい。
また、前記電気接続部が樹脂により保護されていてもよい。
また、上記課題を解決するために、本開示の一態様に係る電子プレパラートは、第１の電極を備える半導体チップと、第２の電極を有するパッケージ基板と、前記第１の電極と前記第２の電極とを電気的に接続する電気接続部と、病理検体と、前記病理検体の周りを囲む封入部と、前記半導体チップと対向して配置するスライドガラスとを有し、前記撮像対象物と前記封入部とは、前記半導体チップと前記スライドガラスとの間に備えている。
また、上記課題を解決するために、本開示の一態様に係る固体撮像素子は、外部と電気的に接続する第１の電極と、前記第１の電極からの電気信号によって、病理検体の周りを囲む封入部と接触して前記病理検体を撮像する撮像領域とを有している。
また、本開示の一態様に係る固体撮像素子は、前記撮像領域は、親水性の表面を有していてもよい。
また、本開示の一態様に係る固体撮像素子は、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ、または、光電変換膜を備えるイメージセンサであってもよい。
本開示に係る撮像デバイス、電子プレパラート、及び固体撮像素子によれば、低コストで、高い画像性能を実現することが出来る。
実施の形態に係る撮像デバイスの断面構造図である。 実施の形態に係る撮像デバイスの平面構造図である。 実施の形態に係る撮像デバイスの断面構造図である。 実施の形態に係る撮像デバイスの断面構造図である。 実施の形態に係る撮像デバイスの製造工程図である。 実施の形態に係る撮像デバイスの製造工程断面図である。 実施の形態の変形例１に係る撮像デバイスの断面構造図である。 実施の形態の変形例１に係る撮像デバイスの平面構造図である。 実施の形態の変形例１に係る撮像デバイスの断面構造図である。 実施の形態の変形例１に係る撮像デバイスの平面構造図である。 実施の形態の変形例２に係る撮像デバイスの断面構造図である。 実施の形態の変形例２に係る撮像デバイスの平面構造図である。 実施の形態の変形例３に係る撮像デバイスの断面構造図である。 実施の形態の変形例３に係る撮像デバイスの平面構造図である。 実施の形態の変形例４に係る撮像デバイスの断面構造図である。 実施の形態の変形例４に係る撮像デバイスの平面構造図である。 実施の形態の変形例４に係る撮像デバイスの断面構造図である。 実施の形態の変形例４に係る撮像デバイスの平面構造図である。 実施の形態の変形例４に係る撮像デバイスの断面構造図である。 実施の形態の変形例４に係る撮像デバイスの平面構造図である。 実施の形態の変形例４に係る撮像デバイスの断面構造図である。 実施の形態の変形例４に係る撮像デバイスの断面構造図である。 従来技術に係るバイオセンサの断面構造図である。
以下、本開示の実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定するものではない。なお、本実施の形態では、スライドガラスに試料（撮像対象物）を乗せ、固体撮像素子などの電子部品（集積回路、半導体チップ）で挟むなどの状態に調整したものを電子プレパラートと呼ぶ。
（実施の形態）
図１Ａ及び図１Ｂは、それぞれ、実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の断面構造図及び平面構造図である。
図１Ａ及び図１Ｂに示すように、本実施の形態に係る撮像デバイス１００は、半導体チップ（固体撮像素子）１と、半導体チップ１の裏面側に配置されたパッケージ基板３と、半導体チップ１とパッケージ基板３を電気的に接続するワイヤー７と、半導体チップ１に対向して配置される透明基板（スライドガラス）４と、パッケージ基板３上に形成された側壁部９と、半導体チップ１と透明基板４の間に封入部６により封入された撮像対象物（検体、病理検体）５とを有する。
また、封入部６または撮像対象物５と半導体チップ１（撮像領域２）とは接触した構造を有する。この構造により、解像度の高い画像を撮像できると共に、撮像対象物５の全領域を一度に撮像することができる。但し、本実施の形態は、半導体チップ１と撮像対象物５との焦点距離を短くすることを目的とし、必ずしも封入部６または撮像対象物５と半導体チップ１（撮像領域２）とが接触することを前提とするものではない。
また、半導体チップ１は、シリコン等の半導体基板に回路（一例として、信号出力回路、ノイズ除去回路、ＡＤコンバータなどの信号変換回路、信号増幅回路、等）を備え、その一例としては、固体撮像素子（イメージセンサ）である。
また、撮像領域２は、一例として半導体基板上に受光部（一例として、フォトダイオード）が行列状に配置された領域であり、入射光を受光して電気信号に変換する。また、撮像領域２及び第１の電極パッド１０には、出力信号を送るため配線（図示せず）が接続される。また、第１の電極パッド１０からの電気信号によって、撮像領域１０は撮像対象物５の撮像を行う。
更に、半導体チップ１がＣＣＤイメージセンサの場合は、撮像領域２にはフォトダイオード（受光部）の他に、受光部で発生した電荷の読出し、転送を行う転送電極（転送チャネル）等が配置される。
一方、半導体チップ１がＣＭＯＳイメージセンサの場合は、撮像領域２にはフォトダイオード（受光部）の他に、受光部で光電変換して得られる信号電荷をＦＤ（フローティングディフュージョン）部に転送する転送トランジスタと、ＦＤ部の電位Ｖｆｄを制御するリセットトランジスタと、ＦＤ部の電位Ｖｆｄに応じた信号を列信号線に出力する増幅トランジスタ等が配置される。
但し、撮像領域２の構成は、上述した構成に限定されるものではない（例えば、ＣＭＯＳイメージセンサの場合は、画素選択を行うための選択トランジスタを更に備える場合もある）。更に、固体撮像素子は、上述したものに限定されるものではなく、その他の固体撮像素子（一例として、半導体基板上に備わるフォトダイオードに代わり、半導体基板の上に、光を捕捉し光電変換を行うために、有機材料または無機材料で形成した光電変換膜を備えるイメージセンサ）を用いることも可能である。
また、撮像デバイス１００では、半導体チップ１（撮像領域２）の表面は親水性の表面処理を施すことが、より好ましい。このような処理により、封入剤を押出して封入部６を形成する時に、半導体チップ１と透明基板４間のボイド（泡）の発生を吹防ぐことができる。
なお、本実施形態に係る撮像デバイス１００は、撮像領域２と撮像対象物５までの距離が短く、つまり、焦点距離が短いため、半導体チップ１の表面には一般的なマイクロレンズの設置を、必ずしも必要とするものではない。但し、撮像デバイス１００の感度特性（つまり、画像の明るさ）を優先させる場合は、マイクロレンズを設置することが好ましい。
一方、撮像領域２に入射光を垂直に到達させて（言い換えると、斜め光成分を少なくして）、スミア、混色などの画像特性の向上を優先させる場合は、マイクロレンズを備えない構造することが好ましい。また、マイクロレンズを設置しないことにより、撮像領域２と撮像対象物５との距離を、更に近づけることができ、更に解像度の高い映像を得ることができる。また、マイクロレンズ形成の工程を省略することができるため、半導体チップ１の製造コストを低減することができる。
また、パッケージ基板３は、半導体チップ１の裏面側に配置され、半導体チップ１がダイスボンドによりパッケージ基板３上に固定されている。パッケージ基板３の上面には、半導体チップ１と電気的に接続される第２の電極パッド１１を有する。パッケージ基板３の裏面には、外部出力端子８が形成されており、撮像デバイス１００の外部と電気的に接続することができる。
外部出力端子８の形状としては、ボール、バンプ及びランドがあるが、この限りではない。このような外部出力端子８を選択することで、後述するソケット１４のピン１５との接続が容易となる。また、裏面に外部出力端子８をグリッド上に並べることが出来るので、多ピン化にも対応できる。一例として、４０ｍｍ角程度のパッケージ基板３を用い、１ｍｍピッチ程度で外部出力端子８を並べた場合、１０００ピン以上配置することが出来る。
パッケージ基板３の材質は、一例として、セラミックや有機系を用いることが出来る。セラミックを用いることで、半導体チップ１との温度変化による熱膨張の差を抑えることができ、信頼性を高めることができる。有機系の基板を用いると、低コストで製造することが可能となる。ワイヤー７は、半導体チップ１上に形成された第１の電極パッド１０とパッケージ基板３上に形成された第２の電極パッド１１とを電気的に接続する。
ここで、図面を参照しながら、半導体チップ１とパッケージ基板３とを電気的に接続するためのワイヤーボンディングの詳細について説明する。
図１Ａ及び図１Ｂには、ボールボンディングが半導体チップ１で使用され、ステッチボンディングがパッケージ基板３で使用される、いわゆるノーマルボンディング技法が示されている。ワイヤーボンドのループ高さは、ワイヤー長や、ファーストボンディングパッドとセカンドボンディングパッドの段差の影響を受ける。しかし、ワイヤー長が１ｍｍ程度で、ボンド点段差が２００μｍ程度の場合には、撮像デバイス１００のループ制御の向上や、ワイヤーボンドの開発により、ファーストボンディングパッドから１００μｍ前後までの低ループ化が達成できる。
しかし、撮像デバイス１００は、半導体チップ１の反りが発生を防ぐために半導体チップ１を３００μｍ以上に厚化し、これによりボンド点段差が大きくなる場合も考えられる。
そこで、図２に示すように、半導体チップ１上の第１の電極パッド１０に予めスタッドバンプを形成しておき、ボールボンディングがパッケージ基板３で使用され、ステッチボンディングが半導体チップ１で使用される。このようなボンディング方法を用いることにより、ワイヤー７のループ高さを１００μｍ前後まで小さくすることが出来、撮像領域２と撮像対象物５の距離を近づけることができ、より鮮明な画像データを取得することができる。
また、図３に示すように、パッケージ基板３上の第２の電極パッド１１の高さを、半導体チップ１とパッケージ基板３の接着部よりも半導体チップ１側に高くする。これにより、ファーストボンディングの高さと、セカンドボンディングの高さとの差を小さくすることができ、ワイヤー７のループ高さを低くすることができ、撮像領域２と撮像対象物５との距離を近づけることができるので、より鮮明な画像データを取得することができる。
引き続き、図１Ａ及び図１Ｂを用いて、撮像デバイス（検体撮像デバイス、電子プレパラート）の詳細を説明する。透明基板４は、半導体チップ１に対向して配置する。透明基板４は、一例として、長辺が７６ｍｍ程度であり、短辺が２６ｍｍ程度であり、厚みが０．９ｍｍ〜１．２ｍｍ程度のスライドガラスである。
また、透明基板４は、側壁部９と接している必要はなく、撮像領域２及び封入部６によって固定されていればよい。このように透明基板４と側壁部９とが接していないことで、封入部６の材料となる封入剤の硬化時に発生するガスを逃がすことが出来る。また撮像領域２全体で透明基板４と接着されているので、強固に固定することが出来る。また、透明基板４が半導体チップ１より充分大きいことで、透明基板４を掴むことができるため、取り扱いが容易となる。
また、図１Ａ及び図１Ｂに示すように、側壁部９はパッケージ基板３上に形成される。側壁部９の材質は、一例として、セラミックや樹脂を用いることが出来る。セラミックを用いることで、パッケージ基板３との温度変化による熱膨張の差を抑えることが出来、信頼性を高めることが出来る。一方、樹脂を用いると、低コストで製造することが可能となる。
また、図１Ａでは透明基板４と側壁部９とが接触しているが、半導体チップ１及び撮像対象物５の厚みの和が、側壁部９の高さより大きい場合は接触せず、浮いた構成となる。側壁部９と透明基板４とが接触しない場合は、その隙間を埋め込み樹脂などで埋めてもよい（図示せず）。但し、封入部６の材料となる封入剤の硬化時には、大量のガスが発生するため、埋込み樹脂などを埋める場合は、封入部６が固まった後に行われることが望ましい。
このような構成により、ワイヤー７及び封入部６が外気に曝されない構造となるため、水分や異物による劣化を防ぐことができ、信頼性が向上する。なお、図１Ａでは側壁部９はパッケージ基板３の４辺に形成されているが、必ずしも４辺に形成される必要はない。側壁部９の一部分を抜くことにより、封入部６から発生するガスを外部に逃がすことが出来るため、ボイドが発生しにくい。
撮像対象物５は、半導体チップ１と透明基板４との間に外気に曝されぬように封入部６により周りを覆われている。撮像対象物５は、一例として、病理切片であり、その大きさは５ｍｍ〜２０ｍｍ程度であり、厚みは数マイクロメートル程度である。
また、撮像デバイス１００は、図１Ａ及び図１Ｂ（および、後述の図６Ａ〜図１２Ａ、図６Ｂ〜図１２Ｂ）に示すように、透明基板４と平行となる方向において、撮像領域２の面積（二点鎖線内の面積）は、撮像対象物５の面積（一点鎖線内の面積）よりも大きいことを特徴とする。更に、図１Ｂに示すように、撮像対象物５の領域（二点鎖線内の領域）は、撮像領域２（一点鎖線内の領域）により全て覆われることを特徴とする。
これにより、撮像デバイス１００は、撮像対象物５の全領域を一度に撮像することが可能となる。言い換えると、一般的な顕微鏡で観察対象物の観察を行う場合のように、スライドガラス（または、スライドガラスを設置した顕微鏡のステージ）を可動させる必要がなく、撮像対象物５の全領域を一度に撮像できる。更に、撮像対象物５を観察する毎に、その度焦点合わせを行う等も必要がなくなり、作業者の負担を大幅に低減させることが出来る（なお、画像を拡大したい場合は、一例として、固体撮像素子の電子ズーム機能、または、全領域撮像をした画像データ（電子データ）のズーム処理などを用いることにより実現できる）。
また、撮像デバイス１００では、一般的なカメラに用いるような広角レンズ（光学レンズ）等を設置する必要がなく、撮像デバイス１００の小型化を実現させることができる。
また、このような撮像領域２と撮像対象物５との面積、配置関係にすることにより、透明基板４と半導体チップ１を一体化させる際の位置合わせは、極端に高精度なものは不要となる。
次に、図面を用いて、実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の製造方法を説明する。
図４（ａ）〜（ｅ）は、実施の形態の撮像デバイスの製造方法に係る工程図であり、図５（ａ）〜（ｅ）は、それぞれ図４（ａ）〜（ｅ）のＡ部に対応した製造工程の断面図である。
初めに、図４（ａ）および図５（ａ）に示すように、撮像対象物５の前処理を行う。一例とて、採取した撮像対象物５を脱水し、パラフィンにより包埋処理を行った後、数μｍ程度から数十μｍ程度の所望の厚さに透明基板４上に薄切りし、パラフィンを取り除き、染色などの処理を行う。
次に、図４（ｂ）および図５（ｂ）に示すように、撮像対象物５上に封入剤を塗布する。
次に、図４（ｃ）および図５（ｃ）に示すように、パッケージ基板３上にダイボンドされ、第１の電極パッド１０と第２の電極パッド１１とがワイヤー７により接続された半導体チップ１の撮像領域２が撮像対象物５の上部に搭載できるように位置あわせをする。この時、適宜ガラス側から目視することにより、撮像対象物５の上部に撮像領域２が来るように調整する。
次に、図４（ｄ）および図５（ｄ）に示すように、第１の電極パッド１０と第２の電極パッド１１とがワイヤー７により接続された半導体チップ１の撮像領域２を、撮像対象物５上の封入剤を押出しながら、半導体チップ１と撮像対象物５、又は側壁部９と撮像対象物５とをコンタクトさせ、撮像対象物５を半導体チップ１と封入部６および透明基板４によって封入する。また、この工程により、封入部６が形成される。
最後に、図４（ｅ）および図５（ｅ）に示すように、撮像デバイス１００の外部出力端子８をソケット１４のピン１５に挿入する。これにより、撮像デバイス１００は、病理検査システム（デジタイザ）に外部出力できるようになる。
以上、図面を用いて説明した本実施の形態に係る撮像デバイス１００は、高額な顕微鏡画像撮影装置を用いることなく、撮像デバイス１００自体で画像信号（電子信号）の出力ができ、観察に要するコスト（検査コスト）を大きく低減させることができる。つまり、本実施の形態に係る撮像デバイス１００は、高度な病理診断を広く普及させることができる。
また、図面を用いて説明した本実施の形態に係る撮像デバイス１００によれば、撮像対象物５と撮像領域２（半導体チップ１）との間の距離を小さくすることができ、解像度の高い映像を得ることができる。
また、半導体チップ１により読み取られた撮像対象物５の形態情報は、外部端子を用いて画像処理装置や記憶装置などに出力され、半導体チップ１に対しても信号入力が必要となる。このため、これらに必要な外部端子を確保しつつ、所望の寸法に納めることが可能な撮像デバイスを実現することができる。
また、撮像対象物５は、透明基板４と半導体チップ１との間で封入部６によって保護されるため、撮像対象物５の劣化を防止することができる。言い換えると、撮像対象物５が保護されず外気に曝されており、外部環境の影響で撮像対象物５が劣化するため、正確な測定が難しく、さらに長期保管後の再検査が難しいという問題を解決できる。
また、半導体チップ１の外部端子を撮像対象物５とは反対の面に引出すため、固体撮像素子の高機能化（高解像度化）による多端子化および小型化が容易に行え、半導体チップ１からの外部端子の引き出しも容易である。
（実施の形態の変形例１）
図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂは、実施の形態の変形例１に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の変形例を示した構造図であり、図６Ａ及び図７Ａは断面構造図であり、図６Ｂ及び図７Ｂは平面構造図である。
図６Ａに示すように、透明基板４に段差を備え、撮像領域２に対向する領域の透明基板４を、ワイヤー７のループ高さ以上に突出した形状とする。言い換えると、図６Ａに示すように、透明基板４におけるI〜IIの間が凸部となる形状とする。また、図６Ｂに示すように、透明基板４の突出部分はワイヤー７の配列に対して平行な方向に形成する。
または、図７Ａに示すように、透明基板４に段差（溝、凹部）を備え、撮像領域２に対向する領域の透明基板４を、ワイヤー７のループ高さ以上に突出させ、さらに側壁部９の外側も突出した構造とする。言い換えると、図７Ａに示すように、透明基板４におけるIII〜Iの間、II〜IVの間が溝（凹部）となる形状とする。また、図７Ｂに示すように、透明基板４の突出部分はワイヤー７の配列に対して平行な方向に形成する。
以上、図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂの構成にすることにより、段差または溝を目印とすることにより、透明基板４上に撮像対象物５を正確に設置することが可能となる。また、ワイヤー７と透明基板４との接触を防ぎつつ、撮像領域２と撮像対象物５との距離を近づけることができ、より鮮明な画像データを取得することができる。また、段差または溝を目印とすることにより、半導体チップ１と透明基板４の貼り合わせを高い精度で行うことができる。
（実施の形態の変形例２）
図８Ａ及び図８Ｂは、それぞれ、実施の形態の変形例２に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の断面構造図及び平面構造図である。
図８Ａ及び図８Ｂより、半導体チップ１を透明基板４よりも大きくすることにより、透明基板４を支える側壁部９が必要なくなり、透明基板４はワイヤー７を避けるように配置される。この構造により、透明基板４とワイヤー７との接触を考慮する必要がなくなり、撮像領域２と検体との距離を近づけることができ、より鮮明な画像データを取得することが出来る。
（実施の形態の変形例３）
図９Ａ及び図９Ｂは、それぞれ、実施の形態の変形例３に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の断面構造図及び平面構造図である。
図９Ａ及び図９Ｂより、撮像領域２と第１の電極パッド１０との間にダム部１３が形成される。また、ダム部１３は、一例として、半導体の再配線プロセスにより銅めっきや金メッキにより形成される。この構造により、封入部６がワイヤー７と接触することを防ぎ、ワイヤー７が封入部６により流されショートしてしまうことを防ぐことができる。
なお、図９Ａでは、透明基板４と接触する場合を説明したが、本実施の形態では、ダム部１３は第１の電極パッド１０に封入部６が流れるのを防ぐことができればよく、必ずしも接触させる必要はない。
（実施の形態の変形例４）
図１０Ａ、図１１Ａ、図１２Ａ、図１３、図１４、図１０Ｂ、図１１Ｂ、及び図１２Ｂは、実施の形態に係る撮像デバイス（検体撮像デバイス、電子プレパラート）の変形例４を示した構造図であり、図１０Ａ、図１１Ａ、図１２Ａ、図１３、図１４は断面構造図であり、図１０Ｂ、図１１Ｂ、図１２Ｂは平面構造図である。
図１０Ａ及び図１０Ｂより、撮像デバイス１００は、半導体チップ１と、半導体チップ１の裏面側に配置されたパッケージ基板３と、半導体チップ１とパッケージ基板３を電気的に接続するワイヤー７と、半導体チップ１に対向して配置される透明基板４と、パッケージ基板３上に形成されワイヤー７を封入する封入樹脂部１２と、半導体チップ１と透明基板４の間に封入部６により封入された撮像対象物５とを有する。
また、図１０Ａ及び図１０Ｂに示された撮像デバイス１００では、パッケージ基板３上にワイヤー７を封入する封入樹脂部１２が形成されている。これにより、ワイヤー７の保護と透明基板４とを同時に行うことができる。また、ワイヤー７の配列に対して平行な方向は大気に開放されているため、封入部６の材料となる封入剤が硬化する際に発生するガスを逃がし、ボイドを防ぐことができる。
なお、図１１Ａ及び図１１Ｂに示すように、透明基板４に段差を備え、撮像領域２に対向する領域の透明基板４を、ワイヤー７のループ高さ以上に突出した形状とする。つまり、図１１Ａに示すように、透明基板４におけるI〜IIの間が凸部となる形状とする。言い換えると、本実施の形態の変形例４に係る撮像デバイス１００は、透明基板４に加工を施し、撮像領域２に対向する領域の透明基板４を、ワイヤー７のループ高さ以上に突出した形状であってもよい。また、図１１Ｂに示すように、透明基板４の突出部分は、ワイヤー７の配列に対して平行な方向に形成されている。このような構成により、ワイヤー７と透明基板４との接触を考慮する必要がなくなり、撮像領域２と撮像対象物５の距離を近づけることができ、より鮮明な画像データを取得することができる。
また、図１２Ａ及び図１２Ｂに示すように、本実施の形態の変形例４に係る撮像デバイス１００は、透明基板４に段差（溝、凹部）を備え、撮像領域２に対向する領域の透明基板４をワイヤー７のループ高さ以上に突出させ、さらに側壁部９の外側も突出した構造とする。言い換えると、図１２Ａに示すように、透明基板４におけるIII〜Iの間、II〜IVの間が溝（凹部）となる形状とする。言い換えると、透明基板４に加工を施し、撮像領域２に対向する領域の透明基板４を、ワイヤー７のループ高さ以上に突出させ、さらに封入樹脂部１２の外側も突出した構造であってもよい。このような構成により、半導体チップ１と透明基板４とを張り合わせる際、位置あわせが容易であり、画像性能、小型化に優れた撮像デバイス１００を低コストで実現することができる。なお、図１２Ｂより、透明基板４の突出部分は、ワイヤー７の配列に対して平行な方向に形成される。
なお、図１３に示すように、本実施の形態の変形例４に係る撮像デバイス１００は、封入樹脂部１２と透明基板４とは、必ずしも接触させる必要はない。図１３に示した構成により、樹脂の形成に高い精度を必要としない画像性能、小型化に優れた撮像デバイス１００を低コストで実現することができる。
また、図１４に示すように、本実施の形態の変形例４に係る撮像デバイス（検体撮像デバイス、電子プレパラート）は、半導体チップ１が透明基板４よりも大きい場合は、封入樹脂部１２を透明基板４の大きさに合わせて形成することにより、封入樹脂部１２がガイドの役割を果たし、撮像領域２と撮像対象物５の位置合わせが容易であり、画像性能、小型化に優れた撮像デバイス１００を低コストで実現することができる。
なお、本発明に係る撮像デバイス、電子プレパラート、及び固体撮像素子は、上記実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本発明の趣旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る撮像デバイスを内蔵した各種機器も本発明に含まれる。
本開示に係る撮像デバイス、電子プレパラート、及び固体撮像素子は、高画質の画像撮像を低コストで実現できるため、例えば、病理検体の検査に有用である。
１ 半導体チップ（固体撮像素子）
２ 撮像領域
３ パッケージ基板
４ 透明基板（スライドガラス）
５ 撮像対象物
６ 封入部
７ ワイヤー
８ 外部出力端子
９ 側壁部
１０ 第１の電極パッド
１１ 第２の電極パッド
１２ 封入樹脂部
１３ ダム部
１４ ソケット
１５ ピン
１００ 撮像デバイス（検体撮像デバイス、電子プレパラート）
２０１ 固体撮像素子
２０２ 培養容器
２０３ 細胞
２０４ 培地

Claims (15)

  1. 第１の電極を備える半導体チップと、
    第２の電極を有するパッケージ基板と、
    前記第１の電極と前記第２の電極とを電気的に接続する電気接続部と、
    撮像対象物と、
    前記撮像対象物の周りを囲む封入部と、
    前記半導体チップと対向して配置する透明基板とを有し、
    前記撮像対象物と前記封入部とは、前記半導体チップと前記透明基板との間に備わる
    ことを特徴とする撮像デバイス。
  2. 前記半導体チップは、入射光を受光し、更に、前記透明基板の平行方向において、前記撮像対象物の面積よりも大きい面積となる撮像領域を有する
    請求項１に記載の撮像デバイス。
  3. 前記撮像領域は、前記撮像対象物の領域を覆う
    請求項２に記載の撮像デバイス。
  4. 前記半導体チップおよび前記透明基板は、前記封入部と接触する
    請求項１〜３のいずれか一項に記載の撮像デバイス。
  5. 前記半導体チップおよび前記透明基板は、前記封入部及び前記撮像対象物と接触する
    請求項１〜３のいずれか一項に記載の撮像デバイス。
  6. 前記撮像対象物は、外気から遮断されている
    請求項１〜５のいずれか一項に記載の撮像デバイス。
  7. 前記電気接続部は、ワイヤー部材である
    請求項１〜６のいずれか一項に記載の撮像デバイス。
  8. 前記パッケージ基板は、有機基板、または、セラミック基板である
    請求項１〜７のいずれか一項に記載の撮像デバイス。
  9. 前記透明基板は、少なくとも凸部または凹部を有する
    請求項１〜８のいずれか一項に記載の撮像デバイス。
  10. 前記第１の電極と前記撮像領域２との間にダム部を有する
    請求項１〜９のいずれか一項に記載の撮像デバイス。
  11. 前記電気接続部は、樹脂により保護されている
    請求項１〜１０のいずれか一項に記載の撮像デバイス。
  12. 第１の電極を備える半導体チップと、
    第２の電極を有するパッケージ基板と、
    前記第１の電極と前記第２の電極とを電気的に接続する電気接続部と、
    病理検体と、
    前記病理検体の周りを囲む封入部と、
    前記半導体チップと対向して配置するスライドガラスとを有し、
    前記撮像対象物と前記封入部とは、前記半導体チップと前記スライドガラスとの間に備わり、
    前記半導体チップは、入射光を受光し、更に、前記スライドガラスの平行方向において、前記病理検体の面積よりも大きい面積となる撮像領域を有する
    電子プレパラート。
  13. 外部と電気的に接続する第１の電極と、
    前記第１の電極からの電気信号によって、病理検体の周りを囲む封入部と接触して前記病理検体を撮像する撮像領域とを備える
    固体撮像素子。
  14. 前記撮像領域は、親水性の表面を有する
    請求項１３に記載の固体撮像素子。
  15. 前記固体撮像素子は、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ、または、光電変換膜を備えるイメージセンサである
    請求項１３または１４に記載の固体撮像素子。
JP2014014969A 2014-01-29 2014-01-29 撮像デバイス、電子プレパラート、及び固体撮像素子 Pending JP2017054839A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014014969A JP2017054839A (ja) 2014-01-29 2014-01-29 撮像デバイス、電子プレパラート、及び固体撮像素子
PCT/JP2015/000148 WO2015115038A1 (ja) 2014-01-29 2015-01-15 撮像デバイス、電子プレパラート、及び固体撮像素子
US15/206,271 US20160322410A1 (en) 2014-01-29 2016-07-10 Imaging device, and solid-state image element for use therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014014969A JP2017054839A (ja) 2014-01-29 2014-01-29 撮像デバイス、電子プレパラート、及び固体撮像素子

Publications (1)

Publication Number Publication Date
JP2017054839A true JP2017054839A (ja) 2017-03-16

Family

ID=53756625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014014969A Pending JP2017054839A (ja) 2014-01-29 2014-01-29 撮像デバイス、電子プレパラート、及び固体撮像素子

Country Status (3)

Country Link
US (1) US20160322410A1 (ja)
JP (1) JP2017054839A (ja)
WO (1) WO2015115038A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545457B2 (ja) * 2014-03-07 2019-07-17 パナソニック株式会社 プレパラート、透明プレート、プレパラートの作製方法、スライドガラス、画像撮影装置、画像撮影方法、プレパラート作製装置、およびプレパラート部品セット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784982B1 (en) * 1999-11-04 2004-08-31 Regents Of The University Of Minnesota Direct mapping of DNA chips to detector arrays
JP2006351772A (ja) * 2005-06-15 2006-12-28 Fujifilm Holdings Corp 半導体チップの識別情報記録方法及び撮像装置
JP4969923B2 (ja) * 2006-06-13 2012-07-04 古河電気工業株式会社 サンプルの測定方法
US7777287B2 (en) * 2006-07-12 2010-08-17 Micron Technology, Inc. System and apparatus providing analytical device based on solid state image sensor

Also Published As

Publication number Publication date
US20160322410A1 (en) 2016-11-03
WO2015115038A1 (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
US10586822B2 (en) Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera
KR102523204B1 (ko) 반도체 장치 및 제조 방법 및 전자 기기
CN108604574B (zh) 半导体装置及制造方法、成像装置、以及电子设备
US20080206918A1 (en) Image sensor package and forming method of the same
US9054005B2 (en) Semiconductor device, imaging device, method of inspecting semiconductor substrate, and method of fabricating semiconductor device
JP2014220370A (ja) 固体撮像素子及び撮像装置
CN112753215B (zh) 固态摄像装置和电子设备
US20160141328A1 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
WO2012026074A1 (en) Image pickup device, image pickup module, and camera
JP2017054839A (ja) 撮像デバイス、電子プレパラート、及び固体撮像素子
US10837896B2 (en) Electronic prepared slide, solid state imaging element, and electronic prepared slide assembly method
JP2022009109A (ja) 撮像装置及び半導体装置
WO2016147553A1 (ja) 固体撮像装置
CN111742410B (zh) 摄像单元、摄像装置
WO2016056191A1 (ja) 固体撮像装置
JP2011199036A (ja) 固体撮像装置及びその製造方法
WO2016092731A1 (ja) 固体撮像装置およびその製造方法
WO2016092732A1 (ja) 固体撮像装置およびその製造方法
JP6357732B2 (ja) 固体撮像装置及び電子カメラ
JP2012090033A (ja) 撮像モジュール
JP2011155038A (ja) 固体撮像装置