WO2015111118A1 - 有機ｅｌ表示装置および駆動方法 - Google Patents

有機ｅｌ表示装置および駆動方法 Download PDF

Info

Publication number
WO2015111118A1
WO2015111118A1 PCT/JP2014/006372 JP2014006372W WO2015111118A1 WO 2015111118 A1 WO2015111118 A1 WO 2015111118A1 JP 2014006372 W JP2014006372 W JP 2014006372W WO 2015111118 A1 WO2015111118 A1 WO 2015111118A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
organic
switch
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/006372
Other languages
English (en)
French (fr)
Inventor
潤 上山口
高原　博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2015558617A priority Critical patent/JP6248352B2/ja
Priority to US15/114,530 priority patent/US9928781B2/en
Publication of WO2015111118A1 publication Critical patent/WO2015111118A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/204—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups

Definitions

  • the present invention relates to an organic EL display device and a driving method, and more particularly, to a current-driven organic EL light emitting element and an organic EL display device driving method using the same.
  • the current flowing into the organic EL panel increases as the screen brightness increases. If the current flowing into the organic EL panel increases, the organic EL panel generates heat, and the life of the organic EL element (light emitting element) is reduced, so that overload limitation is necessary. Moreover, since a heat dissipation mechanism is required for cooling the panel, the panel cannot be thinned.
  • Patent Document 1 discloses a method of directly detecting power consumption from pixel data before an image is actually displayed.
  • Patent Document 1 it is necessary to increase or decrease the gradation of image data input before actually displaying an image, or to control the drive current in the image being displayed. That is, when the gradation of the image data input before actually displaying the image is increased / decreased, the calculation becomes complicated, and there is a problem that it takes time until the image is displayed. In addition, when the drive current is controlled in an image being displayed, the luminance of the image being displayed changes, which causes a problem that the viewer feels uncomfortable.
  • the present invention has been made in view of the above-described problems, and an object thereof is to provide an organic EL display device and a driving method thereof that can suppress a decrease in the lifetime of a light emitting element.
  • an organic EL display device includes a plurality of display pixels arranged in a matrix and a predetermined voltage applied to power supply lines connected to the plurality of display pixels. And each of the plurality of display pixels includes a light emitting element, a first capacitive element for holding a first voltage used for causing the light emitting element to emit light, and the first capacitor.
  • a driving transistor for causing the light emitting element to emit light by supplying a current corresponding to the first voltage held in the element to the light emitting element; and a second voltage different from the first voltage held by the first capacitor element.
  • a second capacitive element for holding a voltage to be held next, and the power line is connected to a drain electrode of the driving transistor or a cathode of the light emitting element, and And a unit configured to set the voltage applied to the power line when the current corresponding to the second voltage is supplied to the light emitting element in each of the plurality of display pixels is equal to or greater than a threshold value. Adjust to lower.
  • the organic EL display device or the like of the present invention it is possible to suppress a decrease in the lifetime of the light emitting element.
  • FIG. 1 is a block diagram showing an example of the configuration of the organic EL display device according to the first embodiment.
  • FIG. 2 is a diagram illustrating an example of the configuration of the organic EL panel according to the first embodiment.
  • FIG. 3 is a diagram illustrating an example of a circuit configuration of the display pixel according to the first embodiment.
  • FIG. 4 is a diagram illustrating an example of the configuration of the adjustment unit according to the first embodiment.
  • FIG. 5 is a diagram illustrating an example of a voltage adjustment method of the adjustment unit according to the first embodiment.
  • FIG. 6 is a diagram showing a response time when the voltage of the adjustment unit according to the first embodiment is changed.
  • FIG. 7 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the first embodiment.
  • FIG. 1 is a block diagram showing an example of the configuration of the organic EL display device according to the first embodiment.
  • FIG. 2 is a diagram illustrating an example of the configuration of the organic EL panel according to the first embodiment.
  • FIG. 8 is a diagram illustrating a relationship between the pixel circuit and the power supply line according to the first embodiment.
  • FIG. 9A is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG.
  • FIG. 9B is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3.
  • FIG. 9C is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3.
  • FIG. 9D is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3.
  • FIG. 9E is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3.
  • FIG. 10 is a diagram illustrating an example of a circuit configuration of a display pixel according to the second embodiment.
  • FIG. 11 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the second embodiment.
  • 12A is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 12B is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 12C is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 12D is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 12E is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG.
  • FIG. 12F is a diagram illustrating an example of operation of the pixel circuit illustrated in FIG. 10.
  • FIG. 12G is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG.
  • FIG. 12H is a diagram illustrating an example of operation of the pixel circuit illustrated in FIG.
  • FIG. 13 is a diagram conceptually illustrating a case where one frame according to Modification 1 is configured with a plurality of subfields.
  • FIG. 14 is a diagram illustrating an example of a frame including a plurality of subfields according to the first modification.
  • FIG. 15 is a diagram illustrating an example of a frame including a plurality of subfields according to the second modification.
  • FIG. 16 is an external view of a thin flat TV incorporating the organic EL display device of the present disclosure.
  • One aspect of the organic EL display device includes a plurality of display pixels arranged in a matrix and an adjustment unit that adjusts a predetermined voltage applied to a power supply line connected to the plurality of display pixels.
  • Each of the plurality of display pixels includes a light emitting element, a first capacitor element for holding a first voltage used for causing the light emitting element to emit light, and a first voltage held in the first capacitor element.
  • a driving transistor that causes the light emitting element to emit light by supplying a current corresponding to the light emitting element, and a second voltage that is different from the first voltage held by the first capacitive element, and the first capacitive element is A second capacitance element for holding a voltage to be held, the power line is connected to a drain electrode of the driving transistor or a cathode of the light emitting element, and the adjustment unit is configured to display the plurality of display pixels.
  • the voltage applied to the power supply line is adjusted to be lower than the predetermined voltage when the total value of the currents is equal to or greater than a threshold value. To do.
  • the organic EL display device includes an adjustment unit, and can independently perform writing of a data signal voltage and display of an image.
  • the overload restriction can be performed so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level without deteriorating the video quality, it is possible to suppress a decrease in the lifetime of the organic EL element 68. it can.
  • a control unit that controls each of the plurality of display pixels includes a first period in a light emission period in which the light emitting element emits light in each of the plurality of display pixels.
  • the second capacitor element is held in the second capacitor element during a second period after an initialization period in which the first capacitor element is initialized in a non-light emission period after the light emission period.
  • the second voltage held by the first capacitance element is copied to the first capacitance element so that the first capacitance element holds the first voltage, and the adjustment unit has a total current value corresponding to the second voltage equal to or greater than a threshold value.
  • the voltage applied to the power supply line during the non-light emitting period may be adjusted to be lower than the predetermined voltage.
  • the organic EL display device displays an image by dividing one frame period of a video signal into a plurality of subframe periods, and the light emitting element emits light, and the light emitting element emits light next.
  • the period between the light emission periods may correspond to the subframe period.
  • the adjustment unit when the current corresponding to the second voltage when the current corresponding to the second voltage is supplied to the light emitting elements in each of the plurality of display pixels, the adjustment unit is equal to or greater than a threshold value.
  • the voltage applied to the power supply line may be adjusted by linearly changing over a predetermined time so as to be lower than the predetermined voltage.
  • the driving transistor when the driving transistor is P-type, the driving transistor has a drain electrode connected to the first electrode of the first capacitor element and a gate electrode connected to the second electrode of the first capacitor element.
  • the source electrode may be connected to the anode of the light emitting element, and the power line may be connected to the cathode of the light emitting element.
  • each of the plurality of display pixels further includes a first switch that switches between conduction and non-conduction between a signal line for supplying a data signal voltage and the first electrode of the second capacitive element, and the first switch A second switch that switches between conduction and non-conduction between the first electrode of the two-capacitance element and the second electrode of the first capacitance element; a reference power supply line for supplying a reference voltage; and the first capacitance element A third switch that switches between conduction and non-conduction with the second electrode, and a fourth switch that switches between conduction and non-conduction between the source electrode of the drive transistor and the anode of the light emitting element, and the reference power supply line includes: It is also connected to the second electrode of the second capacitive element, and the first switch, the second switch, the third switch, and the fourth switch are P-type transistors. Good.
  • the power supply line is connected to a drain electrode of the driving transistor, and the driving transistor has a source electrode connected to the first electrode of the first capacitor element and the light emitting element.
  • the gate electrode may be connected to the second electrode of the first capacitor element.
  • each of the plurality of display pixels further includes a first switch that switches between conduction and non-conduction between a signal line for supplying a data signal voltage and the first electrode of the second capacitive element, and the first switch A second switch that switches between conduction and non-conduction between the first electrode of the two-capacitance element and the second electrode of the first capacitance element; a reference power supply line for supplying a reference voltage; and the first capacitance element A third switch that switches between conduction and non-conduction with the second electrode; and a fourth switch that switches between conduction and non-conduction between the drain electrode of the driving transistor and the power supply line, and the reference power supply line includes the second switch
  • the first switch, the second switch, the third switch, and the fourth switch may be N-type transistors, and are also connected to the second electrode of the capacitor.
  • An aspect of the driving method according to the present invention is a driving method of an organic EL display device including a plurality of display pixels arranged in a matrix, and the organic EL display device includes a plurality of organic EL display devices arranged in a matrix. Display pixels and a power supply line connected to the plurality of display pixels to which a predetermined voltage is applied, each of the plurality of display pixels being used for emitting a light emitting element and the light emitting element.
  • a second voltage element that is a second voltage different from the first voltage held by the one capacitor element and that holds the voltage that the first capacitor element should hold next, and the power supply line includes: Driving transistor Connected to the drain electrode or the cathode of the light emitting element, and the driving method is such that a total value of the currents when a current corresponding to the second voltage is supplied to the light emitting elements in each of the plurality of display pixels is greater than or equal to a threshold value In this case, the voltage applied to the power supply line is adjusted to be lower than the predetermined voltage, and the current corresponding to the second voltage held in the first capacitor element is supplied to the light emitting element in the driving transistor. Supply.
  • FIG. 1 is a block diagram showing an example of the configuration of the organic EL display device according to the first embodiment.
  • 1 includes a display panel control circuit 2, a gate driver IC (circuit) 3, a source driver IC (circuit) 5, an organic EL display panel 6, and an adjustment unit 7.
  • EL elements composed of three primary colors of red (R), green (G), and blue (B) are formed in a matrix.
  • a color filter composed of red (R), green (G), and blue (B) can be formed.
  • the color filter is not limited to RGB, and may form pixels of cyan (C), magenta (M), and yellow (Y).
  • white (W) pixels may be formed. That is, R, G, B, and W pixels are arranged in a matrix on the display screen.
  • the pixel aperture ratios of R, G, and B may be different. By varying the aperture ratio, it is possible to vary the density of current flowing through each RGB light emitting element (organic EL element 68). By making the current densities different, the degradation rates of the RGB light emitting elements can be made the same. If the deterioration rates are the same, the white balance deviation of the organic EL display panel 6 does not occur.
  • the pixel is composed of R, G, B, and W.
  • R, G, B, and W high luminance can be achieved.
  • configurations of R, G, B, and G are also exemplified.
  • the colorization of the organic EL display panel 6 is performed by mask vapor deposition, but this embodiment is not limited to this.
  • a blue light emitting EL layer may be formed, and the emitted blue light may be converted into R, G, B light by an R, G, B color conversion layer (CCM: Color Change Mediums).
  • a circularly polarizing plate (circularly polarizing film) (not shown) can be disposed on the light exit surface of the organic EL display panel 6. What integrated the polarizing plate and the phase film is called a circularly polarizing plate (circularly polarizing film).
  • the display panel control circuit 2 generates a control signal S2 for controlling the source driver IC (circuit) 5 based on the display data signal S1, and outputs the generated control signal S2 to the source driver IC (circuit) 5.
  • the display panel control circuit 2 generates a control signal S3 for controlling the gate driver IC (circuit) 3 based on the synchronization signal included in the display data signal S1. Then, the display panel control circuit 2 outputs the generated control signal S3 to the gate driver IC (circuit) 3.
  • the display data signal S1 is a signal indicating display data including a video signal, a vertical synchronization signal, and a horizontal synchronization signal.
  • the video signal is a signal that designates each pixel value that is gradation information for each frame.
  • the vertical synchronization signal is a signal for synchronizing the processing timing in the vertical direction with respect to the screen, and is a signal serving as a reference for processing timing for each frame.
  • the horizontal synchronization signal is a signal for synchronizing the processing timing in the horizontal direction with respect to the screen.
  • the control signal S2 includes a video signal and a horizontal synchronization signal.
  • the control signal S3 includes a vertical synchronization signal and a horizontal synchronization signal.
  • the gate driver IC (circuit) 3 drives the gate signal line of the organic EL display panel 6 based on the control signal S3 generated by the display panel control circuit 2.
  • the source driver IC (circuit) 5 drives the source signal line of the organic EL display panel 6 based on the control signal S2 generated by the display panel control circuit 2. More specifically, the source driver IC (circuit) 5 outputs a source signal (data signal voltage) to each pixel circuit based on the video signal and the horizontal synchronization signal.
  • the adjusting unit 7 adjusts a predetermined voltage applied to a power line (EL cathode power line) connected to a plurality of display pixels based on the display data signal S1 transmitted through the display panel control circuit 2. Since details will be described later, description thereof is omitted here.
  • a power line EL cathode power line
  • the organic EL display device 1 includes, for example, a CPU (Central Processing Unit), a storage medium such as a ROM (Read Only Memory) storing a control program, a working memory such as a RAM (Random Access Memory), although not illustrated. And a communication circuit.
  • the display data signal S1 is generated, for example, when the CPU executes a control program.
  • FIG. 2 is a diagram showing an example of the configuration of the organic EL display panel according to the first embodiment.
  • FIG. 2 shows the positions and connection relationships of the organic EL display panel 6, the gate driver IC (circuit) 3, and the source driver IC (circuit) 5.
  • the organic EL display panel 6 includes a gate signal line 84, a gate signal line 85, a gate signal line 85, a gate signal line 86, and a gate driver IC (circuit) 30 and a gate driver IC (circuit) 31.
  • a gate signal line 87 is connected.
  • the organic EL display panel 6 is connected to a source signal line 88 controlled by the source driver IC (circuit) 5.
  • the gate signal line 84, the gate signal line 85, the gate signal line 86, the gate signal line 87, and the source signal line 88 will be described later.
  • the gate driver IC (circuit) 3 includes a gate driver IC (circuit) 30 and a gate driver IC (circuit) 31, and gate driver ICs (circuits) are arranged on the left and right sides of the organic EL display panel 6. ) 30 and the gate driver IC (circuit) 31 are configured, but this configuration is an example. Only one of the left and right gate driver ICs (circuits) 3 may be provided.
  • 5 is described as a source driver IC, but is not limited to a source driver IC made of a semiconductor chip.
  • a source driver IC made of a semiconductor chip.
  • a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified.
  • a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified.
  • a source driver circuit may be formed directly on a glass substrate on which pixels are formed using low-temperature polysilicon, high-temperature polysilicon, TAOS technology, or the like.
  • 30 and 31 are described as gate driver ICs, they are not limited to source driver ICs made of semiconductor chips.
  • a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified.
  • a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified.
  • a source driver circuit may be formed directly on a glass substrate on which pixels are formed using low-temperature polysilicon, high-temperature polysilicon, TAOS technology, or the like.
  • FIG. 3 is a diagram illustrating an example of a circuit configuration of the display pixel according to the first embodiment.
  • the display pixel according to the first embodiment includes a transistor, a capacitor, an EL element, and the like.
  • the transistor including the driving transistor and the switching transistor is described as a thin film transistor (TFT), but is not limited thereto.
  • TFT thin film transistor
  • An FET, a MOS-FET, a MOS transistor, or a bipolar transistor may be used. These are also basically thin film transistors.
  • varistors, thyristors, ring diodes, photodiodes, phototransistors, PLZT elements may be used.
  • the transistor is not limited to a thin film element, and may be a transistor formed on a silicon wafer.
  • a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified.
  • a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified.
  • the transistor adopts an LDD (Lightly Doped Drain) structure for both n-type and p-type transistors.
  • LDD Lightly Doped Drain
  • Transistors include high-temperature polysilicon (HTPS: high-temperature polycrystalline silicon), low-temperature polysilicon (LTPS: low-temperature polysilicon), continuous grain boundary silicon (CGS: continuous grain silicon), and transparent amorphous oxide semiconductor (TAOS: Any one of transparent (Amorphous) Oxide (Semiconductors, IZO), amorphous silicon (AS: Amorphous Silicon), and infrared RTA (RTA: Rapid Thermal Annealing) may be used.
  • HTPS high-temperature polycrystalline silicon
  • LTPS low-temperature polysilicon
  • CGS continuous grain silicon
  • TAOS transparent amorphous oxide semiconductor
  • IZO transparent (Amorphous) Oxide
  • AS amorphous silicon
  • RTA Rapid Thermal Annealing
  • all the transistors constituting the display pixel are p-type.
  • the present disclosure is not limited to only configuring the pixel transistor to be p-type. You may comprise only n-type. Moreover, you may comprise using both n-type and p-type.
  • the switch transistor is not limited to a transistor, and may be, for example, an analog switch configured using both a p-type transistor and an n-type transistor.
  • the transistor preferably has a top gate structure.
  • the parasitic capacitance is reduced, the gate electrode pattern of the top gate becomes a light shielding layer, and the light emitted from the EL element is blocked by the light shielding layer, so that malfunction of the transistor and off-leakage current can be reduced. is there.
  • the gate signal line driven (controlled) by the gate driver IC (circuit) has a low impedance. Therefore, the same applies to the configuration or structure of the gate signal line.
  • the transistor has a top gate structure and a small parasitic capacitance, so that n-type and p-type transistors can be manufactured, and a copper wiring or copper alloy wiring process can be used for the process.
  • the copper wiring preferably employs a three-layer structure of Ti—Cu—Ti.
  • the wiring such as the gate signal line or the source signal line preferably employs a three-layer structure of molybdenum (Mo) -Cu-Mo. .
  • the capacitor is formed or arranged so as to overlap (overlap) at least one of the source signal line and the gate signal line.
  • the degree of freedom in layout is improved, a wider space between elements can be secured, and the yield is improved.
  • An insulating film or an insulating film (planarizing film) made of an acrylic material is formed on the source signal line and the gate signal line for insulation, and a pixel electrode is formed on the insulating film.
  • a pixel circuit 60 shown in FIG. 3 is one pixel of the organic EL display panel 6 and has a function of emitting light by a source signal (video signal voltage) supplied via a source signal line 88.
  • the pixel circuit 60 is an example of a display pixel (light emitting pixel), and is arranged in a matrix (matrix).
  • the pixel circuit 60 includes a switch 61, a capacitive element 62, a switch 63, a switch 64, a capacitive element 65, a driving transistor 66, a switch 67, and an organic EL element 68.
  • the pixel circuit 60 includes an EL anode power line 81 (V TFT ), an EL cathode power line 82 (V EL ), a reference power line 83 (V REF ), a gate signal line 84, a gate signal line 85, and a gate signal line 86.
  • the source signal line 88 is an example of a signal line (source signal line) for supplying a data signal voltage (source signal).
  • the EL anode power line 81 (V TFT ) is connected to the drain electrode of the driving transistor and is a high voltage side power line for determining the potential of the drain electrode of the driving transistor 66, and is 6 (v), for example.
  • the EL cathode power line 82 (V EL ) is a low voltage side power line connected to the cathode (second electrode) of the organic EL element 68.
  • the reference power supply line 83 (V REF ) is an example of a power supply line for supplying a reference voltage, and supplies the reference voltage V REF .
  • the potential difference between the reference power source line 83 (V REF) reference voltage V REF and the EL anode power supply line 81 (V TFT) supplied by the anode voltage V TFT supplies is than the threshold voltage of the driving transistor 66 (Vth)
  • Vth A large voltage, that is, a threshold voltage Vth ⁇ (anode voltage V TFT ⁇ reference voltage V REF ) is set.
  • the reference voltage V REF is, for example, 0V.
  • the organic EL element 68 is an example of a light emitting element that emits light according to the current supplied by the driving transistor 66, and is arranged in a matrix.
  • the organic EL element 68 has a cathode (second electrode) connected to the EL cathode power supply line 82 and an anode (first electrode) connected to the source (source electrode) of the drive transistor 66 via the switch 67.
  • the voltage supplied to the EL cathode power supply line 82 is V EL, for example -6 (v).
  • the drive transistor 66 is a voltage-driven drive element that controls the supply of current to the organic EL element 68, and supplies the organic EL element 68 with a current corresponding to the voltage held in the capacitive element 65. 68 emits light. More specifically, as shown in FIG. 3, in the driving transistor 66, the drain electrode is electrically connected to the first electrode of the capacitor 65, the gate electrode is electrically connected to the second electrode of the capacitor 65, and the source electrode is organic. The anode of the EL element 68 is connected via the switch 67.
  • the drive transistor 66 causes the organic EL element 68 to emit light by causing a current corresponding to the voltage (data signal voltage) held in the display capacitive element 65 to flow through the organic EL element 68 during the light emission period. More specifically, the drive transistor 66 converts the data signal voltage supplied to the gate electrode into a current corresponding to the data signal voltage, and supplies the converted current to the organic EL element 68, thereby providing an organic signal.
  • the EL element 68 is caused to emit light. This light emission timing is controlled by the switch 67. In this embodiment, in all the pixel circuits 60 (all the pixels included in the organic EL display panel 6), the switches 67 are collectively controlled to be in an on state (conductive state). The organic EL elements 68 of all the pixels are turned on collectively. That is, the light emission period starts simultaneously on all screens.
  • the drive transistor 66 does not flow current to the organic EL element 68 by controlling the switch 67 to be in an off state (non-conduction state). That is, the drive transistor 66 does not cause the organic EL element 68 to emit light during the non-light emission period.
  • the thin film transistor (TFT) included in the driving transistor 66 is assumed to be P-type.
  • the thin film transistor (TFT) constituting the driving transistor 66 may be N-type, P-type, or a combination of both.
  • the channel layer of the thin film transistor may be formed of any one of amorphous silicon, microcrystalline silicon, polysilicon, an oxide semiconductor, an organic semiconductor, and the like.
  • an oxide semiconductor material containing at least one of indium (in), gallium (Ga), and zinc (Zn) can be used for the oxide semiconductor.
  • An oxide semiconductor has low off-state current, high electron mobility even in an amorphous state, and can be formed by a low-temperature process.
  • an oxide semiconductor can be formed using amorphous indium gallium zinc oxide (InGaZnO).
  • the capacitive element 65 is an example of a first capacitive element (display capacitor) for holding a first voltage used for causing the organic EL element 68 to emit light.
  • the capacitive element 65 holds a voltage that determines the amount of current that the driving transistor 66 flows.
  • the first electrode (electrode opposite to the node C side) of the capacitive element 65 is between the drain electrode (electrode on the EL anode power supply line 81 side) of the drive transistor 66 and the EL anode power supply line 81. It is connected.
  • a second electrode (electrode on the node C side) of the capacitive element 65 is connected to the gate electrode of the driving transistor 66.
  • the second electrode of the capacitive element 65 is connected to the first electrode (electrode on the node A side) of the capacitive element 62 via the switch 63.
  • a second electrode of the capacitive element 65 is connected to a reference power supply line 83 (V REF ) that supplies a reference voltage V REF via a switch 64.
  • the capacitive element 65 is controlled by the display panel control circuit 2 in the non-light emitting period after the light emitting period in which the organic EL element 68 emits light, after the initialization period in which the capacitive element 65 is initialized.
  • the second voltage held by the capacitor 62 is copied and held as the first voltage.
  • the capacitive element 62 is an example of a second capacitive element (write capacitor) that is a second voltage different from the first voltage held by the capacitive element 65 and that holds the voltage that the capacitive element 65 should hold next. .
  • the capacitor 62 serves as a memory that temporarily holds a voltage that the capacitor 65 should hold next.
  • the first electrode (node A side electrode) of the capacitive element 62 is connected to the source signal line 88 through the switch 61.
  • the second electrode (electrode on the node B side) of the capacitive element 62 is also connected to a reference power supply line 83 (V REF ) that supplies a reference voltage V REF .
  • the capacitor 62 holds the second voltage by writing the second voltage in the first period during the light emission period in which the organic EL element 68 emits light under the control of the display panel control circuit 2. .
  • the switch 61 is an example of a first switch that switches between conduction and non-conduction between the source signal line 88 (signal line) for supplying the data signal voltage and the first electrode of the capacitive element 62. Specifically, in the switch 61, one terminal of the drain and the source is connected to the source signal line 88, the other terminal of the drain and the source is connected to the first electrode of the capacitor 62, and the gate is the gate signal line 84. Is a switching transistor connected to. In other words, the switch 61 writes the data signal voltage (data signal) corresponding to the video signal voltage (video signal) supplied via the source signal line 88 to the capacitive element 62 (write capacitor) that temporarily holds the data signal voltage. Has a function for.
  • the switch 63 is an example of a second switch that switches between conduction and non-conduction between the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65. Specifically, in the switch 63, one terminal of the drain and the source is connected to the first electrode of the capacitor 62, and the other terminal of the drain and the source of the switch 63 is connected to the second electrode of the capacitor 65, This is a switching transistor whose gate is connected to the gate signal line 85. In other words, the switch 63 has a function of applying (copying) the second voltage held by the capacitor 62 to the capacitor 65.
  • the switch 64 is an example of a third switch that switches between conduction and non-conduction between the reference power supply line 83 (V REF ) that supplies the reference voltage V REF and the second electrode of the capacitive element 65.
  • V REF reference power supply line 83
  • the other terminal of the drain and the source is the gate electrode of the driving transistor 66 and the second element of the capacitor 65.
  • the switching transistor is connected to the electrode and the gate is connected to the gate signal line 86.
  • the switch 64 has a function of supplying the reference voltage (V REF ) to the second electrode of the capacitor 65 and the gate electrode of the driving transistor 66.
  • the switch 67 is an example of a fourth switch that switches between conduction and non-conduction between the source electrode of the drive transistor 66 and the anode of the organic EL element 68.
  • the switch 67 has one of drain and source terminals connected to the source electrode of the drive transistor 66, the other drain and source terminal connected to the anode of the organic EL element 68, and a gate connected to the gate signal line.
  • 86 is a switching transistor connected to 86.
  • the video signal voltage can be written to the pixel even when a current is supplied to the organic EL element 68.
  • a voltage corresponding to the video signal written to the pixel in the previous frame period is held by a capacitor (capacitor element 65), and the drive transistor 66 is based on the voltage held by the capacitor element 65. To supply current.
  • pixel rows are sequentially selected by a gate driver IC (circuit), and the source driver IC applies a video signal to the selected pixel (display pixel).
  • a voltage corresponding to the video signal is held in the capacitive element 62.
  • the voltage held in the capacitive element 62 is copied to the capacitive element 65. During this period, the display screen is maintained in a non-display state.
  • the driving transistor 66 supplies current to the organic EL element 68 based on the voltage held in the capacitive element 65.
  • the pixel in this embodiment includes the capacitor 65 and the capacitor 62 that hold a voltage based on a video signal.
  • the capacitive element 65 and the capacitive element 62 that hold the voltage based on the video signal are provided.
  • the present invention is not limited to this.
  • two memory circuits may be constituted by transistors or the like, and the memory circuit may hold a voltage based on the video signal. Further, the voltage based on the video signal may be held in the gate capacitance of the MOS transistor.
  • the switch 61, the switch 63, the switch 64, and the switch 67 that constitute the pixel circuit 60 are described as P-type TFTs, but the present invention is not limited thereto, and may be N-type TFTs.
  • FIG. 4 is a diagram illustrating an example of the configuration of the adjustment unit according to the first embodiment.
  • the adjustment unit 7 includes a current calculation unit 71, a voltage calculation unit 72, and a voltage change unit 73, and a predetermined voltage (cathode voltage V EL ) applied to the EL cathode power supply line 82 connected to the plurality of display pixels. Adjust.
  • the current calculation unit 71 calculates a current value flowing through the organic EL display panel 6 when a data signal voltage based on display data (video data) included in the display data signal S1 is supplied to the organic EL display panel 6.
  • the current calculation unit 71 includes a first current value calculation unit 711, a second current value calculation unit 712, a third current value calculation unit 713, a weighting unit 714, a weighting unit 715, and a weighting unit 716. , And an adder 717.
  • the first current value calculation unit 711 is an organic EL display panel. 6 calculates a current value (first current value) flowing through the circuit 6.
  • the second current value calculation unit 712 and the third current value calculation unit 713 are configured to display the green data signal voltage and the green data of the green data (Gdata) and the blue data (Bdata) included in the display data (video data).
  • the weighting unit 714 weights the first current value calculated by the first current value calculation unit 711 and outputs it to the addition unit 717. This is because the color light emission efficiency of the organic EL element 68 varies depending on the material and the like. In the present embodiment, the weighting unit 714 weights, for example, 2, that is, doubles the first current value, and outputs the result to the adding unit 717. Similarly, the weighting unit 715 weights the second current value calculated by the second current value calculation unit 712 and outputs it to the addition unit 717, and the weighting unit 716 calculates the first current value calculated by the third current value calculation unit 713. The three current values are weighted and output to the adder 717. In the present embodiment, the weighting unit 715 weights 1 for example, and the weighting unit 716 weights 5 for example.
  • the addition unit 717 outputs the total current value obtained by adding the weighting unit 714, the weighting unit 715, and the weighting unit 716 (taking the sum) to the voltage calculation unit 72.
  • the total current value is a current value that flows through the organic EL display panel 6 when a data signal voltage based on the display data included in the display data signal S ⁇ b> 1 is supplied to the organic EL display panel 6.
  • the voltage calculation unit 72 is described as obtaining the total current value in order to facilitate understanding, but is not limited thereto. Any value, size, amount of change, etc. may be used as long as the current or power flowing through the display screen of the organic EL display panel 6 has a proportional or predetermined correlation.
  • a value correlated with the current value is obtained by calculating display data (video data), and the value correlated with the current value and the cathode voltage V EL , A value correlated with the power value can be obtained by multiplying with the anode voltage V TFT or the like.
  • the cathode voltage V EL , the anode voltage V TFT, etc. are changed by the voltage changing unit 73 or the like, the cathode voltage V EL , the anode voltage V TFT is multiplied and the value corresponding to the power can be obtained. .
  • the present invention is not limited to calculating the current by calculating all display data (video data) constituting the display screen.
  • the current may be obtained by calculating display data (video data) corresponding to an arbitrary pixel selected on the display screen.
  • the total current flowing in the display screen can be estimated by multiplying proportionally from any selected pixel. In this case, the calculation time for calculating the current value and the number of calculations can be reduced.
  • the current may be obtained by calculating display data (video data) having a higher gradation than a predetermined level. Further, a value corresponding to the current may be obtained from the number of pixels of display data (video data) having a higher gradation than a predetermined level. Based on the total current value output from the adder 717, the voltage calculation unit 72 determines whether to change from a predetermined voltage applied by the EL cathode power supply line 82, and if so, applies the EL cathode power supply line 82. The power voltage is calculated.
  • the voltage calculation unit 72 determines that the predetermined voltage applied to the EL cathode power supply line 82 should be changed when the total current value output by the addition unit 717 is equal to or greater than a predetermined threshold value. A voltage higher than the predetermined voltage is calculated as a voltage to be applied to the EL cathode power supply line 82.
  • the voltage changing unit 73 changes the voltage (cathode voltage) so that the voltage value calculated by the voltage calculating unit 72 is obtained. For example, when the current flowing through the organic EL display panel 6 is in a predetermined value range (in the case of a steady range), the voltage of the EL cathode power supply line 82 is ⁇ 6 (v), and the current flowing through the EL display panel is When the voltage exceeds the predetermined value, the voltage of the EL cathode power supply line 82 is set to ⁇ 4 (v).
  • FIG. 5 is a diagram illustrating an example of a voltage adjustment method of the adjustment unit according to the first embodiment.
  • the horizontal axis represents the lighting rate (%).
  • the lighting rate is obtained by adding gradation data such as a video signal.
  • the lighting rate has a maximum value of 100% and a minimum value of 0%. However, it is necessary to obtain the lighting rate by weighting with the light emission efficiency of each color light emitting element such as red (R), green (G), and blue (B).
  • the organic EL display panel 6 since the luminous efficiency is different for each of the red (R), green (G), and blue (B) EL elements, a weighting coefficient is assigned to the gradation data according to R, G, and B. Then, the addition data of the display screen is obtained. In the case of R, G, B, and W (white), the four colors are weighted based on the light emission efficiency.
  • the gradation data is gamma-converted, the gradation data is calculated with a gamma conversion coefficient, and the current flowing through the organic EL element is obtained.
  • a weighting process is performed on the obtained current based on the light emission efficiency of each emission color. For example, if the weighting coefficient of green (G) is 1 and the luminous efficiency of red (R) is 1/2 that of green (G), the weighting coefficient of red (R) is 2. Further, if the luminous efficiency of blue (B) is 1/5 of that of green (G), the weighting coefficient of blue (B) is 5.
  • the lighting rate of 0% means that the display screen is black and the previous pixel is not lit. Therefore, ideally, no current flows through the organic EL element on the display screen.
  • a lighting rate of 100% is white display with the highest luminance (maximum brightness) on the display screen. That is, all the pixels on the display screen are displaying with the maximum gradation, and the current flowing through the display screen is the maximum value.
  • the lighting rate can be calculated by multiplying the current flowing through the EL element of each emission color by the weighting coefficient. It can.
  • the lighting rate is obtained by weighting the current flowing through the display screen based on the light emission efficiency of the light emission colors arranged in a matrix.
  • the lighting rate (%) It can be expressed as Ix / Im ⁇ 100.
  • the cathode voltage and anode voltage are set to constant values (fixed values).
  • the current flowing through the display screen (or a value correlated with the current) is acquired from the gradation data.
  • each RGB current flowing through the cathode wiring or anode wiring may be measured with an ammeter or the like and weighted with each RGB current.
  • the current flowing through the display screen may be measured, and the lighting rate may be obtained from the measured current.
  • a current value flowing through the display screen may be obtained by arranging a pickup resistor in series between the EL cathode power supply line 82 and the EL anode power supply line 81 and measuring the voltage across the pickup resistance with a voltmeter. .
  • the current data obtained by obtaining gradation data, or the current obtained by directly measuring the current can be obtained as current consumption (power consumption) flowing through the display screen if the anode voltage and cathode voltage are fixed values. it can.
  • the current consumption is correlated with the value obtained by weighting the image signal such as RGB based on the efficiency of the EL element.
  • the lighting rate is determined from the gradation data of the entire display screen or the flowing current, but is not limited to this. From the added value or current of gradation data in a part of the display screen (for example, 1/4 of the display screen), the added value or current of the gradation data of all display screens is estimated or obtained, and the lighting rate is obtained. Also good. Further, the lighting rate is not limited to being obtained from the addition value or current of gradation data in one frame period. For example, it goes without saying that the lighting rate may be obtained by averaging or moving and integrating the addition value or current of gradation data in a plurality of frames.
  • the cathode voltage is ⁇ 7 (V) as a constant value in the lines of all examples.
  • the lighting rate is as low as 25% or less, even if the cathode voltage is low (the absolute value of the anode-cathode voltage is large), the current flowing through the display screen is small and the panel heat generation is small. There is no.
  • the lighting rate is high, the current flowing through the display screen becomes large, so the cathode voltage is increased.
  • the adjustment unit 7 has a total current value (or lighting rate) corresponding to the second voltage that is equal to or greater than the threshold when the current corresponding to the second voltage is supplied to the organic EL element 68 in each of the plurality of display pixels.
  • the voltage applied to the EL cathode power supply line 82 is adjusted by changing the voltage so as to be higher than a predetermined voltage (voltage V EL ) (so that the potential difference between the anode voltage and the cathode voltage is reduced). More specifically, the voltage changing unit 73 does not make the change in the cathode voltage steep, but changes the voltage so as to follow a straight line L1 having a certain gradient as shown in FIG. 5, for example.
  • the voltage adjustment method is not limited to changing the cathode voltage along the straight line L1, but may be changed along the straight line L2 having a gentler slope than the straight line L1. Further, as shown by a line L3, the voltage may be adjusted from a constant lighting rate of 25%, and the lighting rate of 65% or more may be changed to maintain a constant voltage.
  • FIG. 6 is a diagram showing the response time when the voltage of the adjustment unit according to the first embodiment is changed.
  • the vertical axis in FIG. 6 indicates the response time (msec order), and the horizontal axis indicates the amount of change in the total current value (or lighting rate). That is, the voltage changing unit 73 is not limited to the case where the cathode voltage is changed sharply at the inflection point so as to be along the straight line L5, and may be changed smoothly along the curve L6.
  • the adjustment unit 7 includes the current corresponding to the second voltage or the total value of the gradation values (lighting rate) when the current corresponding to the second voltage is supplied to the organic EL element 68 in each of the plurality of display pixels. ) Is equal to or greater than the threshold value, the voltage applied to the EL cathode power supply line 82 is adjusted to be lower than a predetermined voltage.
  • the adjustment unit 7 uses the EL cathode power supply line 82 during the non-light emitting period of the pixel circuit 60 when the total value (lighting rate) of the current or gradation value corresponding to the second voltage is equal to or greater than the threshold value.
  • the voltage applied to is adjusted to be lower than a predetermined voltage. Since the details of the adjustment timing will be described later, a description thereof is omitted here.
  • the adjustment part 7 can perform an overload restriction
  • FIG. This is because a current corresponding to the applied voltage (gradation signal voltage) flows through the organic EL element 68 by the driving transistor 66. And if the electric current which flows into the display pixel (organic EL element 68) which comprises the organic EL display panel 6 is large, the organic EL display panel 6 will generate
  • FIG. 7 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the first embodiment. 3 and 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • Adjuster 7 (voltage changing unit 73), so that the voltage value calculated by the voltage calculation unit 72, changes the voltage V EL of the EL cathode power supply line 82 of the pixel circuits 60a (voltage V EL of the voltage source 73a) To do.
  • FIG. 8 is a diagram showing a relationship between the pixel circuit and the power supply line according to the first embodiment.
  • the pixel circuits 60a are arranged in a matrix (matrix) in the organic EL display panel 6, as shown in FIG. As shown in FIG. 6, the EL anode power line 81 and the EL cathode power line 82 are provided as a common power line for the plurality of pixel circuits 60a, not for each of the pixel circuits 60a.
  • the writing process of the luminance signal and the light emitting process of the organic EL element can be performed independently.
  • the display pixel of the present embodiment that is, the pixel circuit 60 shown in FIG. 3 is driven by executing a writing process, a reset process, a copy process, a voltage adjustment process, and a light emission process.
  • the driving method according to the present embodiment can be realized by performing the five processes shown in FIGS. 9A to 9E with the configuration of the pixel circuit 60 shown in FIG.
  • 9A to 9E are diagrams illustrating an example of the operation of the pixel circuit according to the first embodiment.
  • 9A to 9E show scene operations corresponding to the writing process, the reset process, the copy process, the voltage adjustment process, and the light emission process, respectively. Elements similar to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 9A shows an operation scene of the writing process, which is executed in the first period during the light emission period in which the organic EL element 68 emits light. That is, as shown in FIG. 9A, the writing process is performed on the capacitor 62 in the first period during the light emission period in which the organic EL element 68 emits light according to the current video signal voltage of the capacitor 65. This is processing in which the video signal voltage (Vsig) for the light emission period is written.
  • Vsig video signal voltage
  • the switch 63 and the switch 64 are kept in a non-conduction state (off state), and the switch 67 is kept in a conduction state (on state), and is held in the drive transistor 66 and the capacitor 65.
  • a current corresponding to the voltage is supplied to the organic EL element 68 and the organic EL element 68 emits light (light emission period).
  • the switch 61 is turned on (on state), whereby the voltage that the capacitor 65 should hold next in the capacitor 62 (video signal voltage Vsig). Hold.
  • the second voltage (voltage) is applied to the capacitor 62 during the light emission period (during the first period) in which the organic EL element 68 emits light in each of the plurality of pixel circuits 60 by the display panel control circuit 2.
  • Next video signal voltage is written and held.
  • the above operations are sequentially performed from the uppermost pixel row to the lowermost pixel row of the screen. That is, the gate driver circuit 3 performs a shift operation, and performs an operation of sequentially selecting pixel row positions to which video signals are applied.
  • the next light emission is performed in the first period during the light emission period in which the voltage (video signal voltage) held in the capacitor element 65 is caused to emit light to the organic EL element 68.
  • a voltage (video signal voltage) that should be held in the capacitor 65 during the period can be written and held in the capacitor 62 in advance. That is, according to the pixel circuit 60 according to the present embodiment, the next video signal voltage (video data) can be written into the pixel circuit 60 even when the organic EL element 68 is emitting light. Therefore, the next image display can be written in each pixel while maintaining the image display state of the display screen.
  • FIG. 9B shows an operation scene of the reset process, which is executed during a non-light emission period after the organic EL element 68 emits light.
  • the non-light emitting period is exemplified by a blanking period. That is, as illustrated in FIG. 9B, the reset process is a process in which the capacitor element 65 is reset in a state where the light emission of the organic EL element 68 is stopped.
  • the switch 64 and the switch 63 are kept in the non-conduction state (off state) while the switch 67 is in the non-conduction state (off state), while the switch 64 is in the conduction state (on state). State), the voltage V REF is input to one end of the capacitor 65. Thereby, the reset process in which the capacitive element 65 is initialized is executed.
  • FIG. 9C shows an operation scene of the copy process, and is executed in the second period after the reset process in the non-emission period in which the light emission of the organic EL element 68 is stopped. That is, as shown in FIG. 9C, in the copy process, the next video signal voltage (Vsig) held by the capacitor 62 is copied to the capacitor 65 in the second period after the reset process in the non-light emission period. It is processing.
  • Vsig video signal voltage
  • the switch 63 is maintained in the non-conduction state (off state) during the second period after the reset process is performed during the non-light emission period in which the switch 67 is in the non-conduction state (off state).
  • the switch 63 is turned on (on state).
  • the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65 are connected, and the next video signal voltage (Vsig) held in the capacitive element 62 is copied (written) to the capacitive element 65.
  • Vsig video signal voltage
  • the video signal voltage held in the capacitive element 62 of each pixel is copied to the capacitive element 65 all at once.
  • an image is displayed with the video signal voltage copied to the capacitive element 65.
  • FIG. 9D shows an operation scene of voltage adjustment processing in which a predetermined voltage (cathode voltage) is adjusted by the adjustment unit 7, and is executed in a non-light emission period in which the light emission of the organic EL element 68 is stopped. That is, as shown in FIG. 9D, the voltage adjustment process is a process of adjusting the cathode voltage of the EL cathode power supply line 82 (the voltage V EL of the voltage source 73a) during the non-emission period.
  • a predetermined voltage cathode voltage
  • FIG. 9D shows a scene in which the voltage adjustment process is executed in parallel with the copy process shown in FIG. 9C, but is not limited thereto.
  • the switch 67 may be in a non-light emitting period in which the switch 67 is in a non-conduction state (off state).
  • the reset process, copy process, and voltage adjustment process are performed during the blanking period as an example. During these operation periods, the shift operation of the gate driver circuit is stopped. Further, these operations are performed simultaneously on all the pixels of the display screen.
  • the adjustment unit 7 obtains the current flowing through the organic EL display panel 6 by calculation from the display data signal S1 of the subfield or one frame, and changes the anode voltage from the result so as to be lower than the predetermined voltage ( adjust. As a result, overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. Further, the adjustment unit 7 is combined with the pixel circuit 60 of the present embodiment to change the anode voltage which is an overload limit without degrading the image quality during the non-light emission period before the image is displayed. be able to.
  • FIG. 9E shows an operation scene of the light emission processing, and the organic EL element 68 emits light.
  • the switch 67 is turned on (on state) while the switch 61, the switch 63, and the switch 64 are maintained in a non-conductive state (off state).
  • the organic EL element 68 can emit light according to the next video signal voltage (Vsig) held in the capacitive element 65.
  • an image (for example, a moving image) can be displayed on the plurality of display pixels of this embodiment. it can.
  • all the display pixels configured in the organic EL display panel 6 are switched from the non-conductive state (off state) to the conductive state (on state) at the same time, thereby switching all the frame displays.
  • the display pixels can be executed simultaneously. That is, the display based on the current video signal voltage and the display based on the next video signal voltage can be displayed without being mixed.
  • the organic EL display device 1 includes the adjusting unit 7 and can independently perform writing of the data signal voltage and display of the video. Further, the adjustment unit 7 changes the cathode voltage and the like to the blanking period.
  • the video signals are sequentially copied to the capacitive element 62, but the video signals held in the capacitive element 62 are simultaneously copied to the capacitive element 65 during the blanking period.
  • it is possible to limit overloading so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level without degrading the video quality and without occurrence of flicker when changing the cathode voltage or the like.
  • the lifetime reduction of the organic EL element 68 can be suppressed.
  • the adjustment unit 7 obtains the current flowing through the organic EL display panel 6 from the subfield or the display data signal S1 of one frame by calculation, and changes the anode voltage from the result to be lower than the predetermined voltage. .
  • overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level.
  • the adjustment unit 7 can change the anode voltage, which is an overload limit, during the non-light emission period before the display of the video, there is an effect that the video quality is not deteriorated.
  • the organic EL display device 1 of the present embodiment since overload restriction can be performed, a heat dissipation mechanism is not required for cooling the organic EL display panel 6, and the organic EL display panel 6 is thin. There is also an effect that can be realized.
  • the switch 61, the switch 63, the switch 64, the driving transistor 66, and the thin film transistor that configures the switch 67 are described as being P-type.
  • the case where the thin film transistors included in the switch 61, the switch 63, the switch 64, the driving transistor 66, and the switch 67 are N-type will be described. The following description will focus on the differences from the first embodiment.
  • FIG. 10 is a diagram illustrating an example of a circuit configuration of the display pixel according to the second embodiment. Elements similar to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a pixel circuit 60A shown in FIG. 10 is one pixel of the organic EL display panel 6 and has a function of emitting light by a source signal (data signal voltage) supplied via a source signal line 88.
  • the pixel circuit 60A is an example of a display pixel (light emitting pixel), and is arranged in a matrix (matrix).
  • the pixel circuit 60A includes a switch 61a, a capacitive element 62, a switch 63a, a switch 64a, a capacitive element 65a, a drive transistor 66a, a switch 67a, an organic EL element 68, A switch 611 and a switch 612 are provided.
  • the pixel circuit 60 includes an EL anode power line 81 (V TFT ), an EL cathode power line 82 (V EL ), a reference power line 83 (V REF ), a gate signal line 84 a, a gate signal line 85 a, and a gate signal line 86 a.
  • an initialization power supply line 613 (V INI ), a reference power supply line 614 (V REF2 ), a control line 616, and an Init line 617 are further provided. .
  • the initialization power supply line 613 is a power supply line that supplies a voltage V INI (also referred to as an initialization voltage V INI ) for initializing a voltage between the source and gate of the driving transistor 66 a, that is, a voltage of the capacitor 65. It is an example.
  • the reference power line 614 (V REF2 ) is an example of a power line for supplying the reference voltage V REF2 .
  • the organic EL element 68 is an example of a light emitting element that emits light according to the current supplied by the driving transistor 66a, and is arranged in a matrix.
  • the drive transistor 66a is a voltage-driven drive element that controls the supply of current to the organic EL element 68, and supplies the organic EL element 68 with a current corresponding to the voltage held in the capacitive element 65a. 68 emits light.
  • the thin film transistor (TFT) included in the driving transistor 66a is N-type.
  • the capacitive element 65a is an example of a first capacitive element (display capacitor) for holding a first voltage used for causing the organic EL element 68 to emit light.
  • the capacitive element 65a holds a voltage that determines the amount of current that the drive transistor 66a flows.
  • the first electrode (electrode opposite to the node D side) of the capacitive element 65 a is connected between the source electrode (EL cathode power supply line 82 side) of the drive transistor 66 a and the anode of the organic EL element 68.
  • the second electrode (electrode on the node D side) of the capacitive element 65a is connected to the gate electrode of the drive transistor 66a.
  • the second electrode of the capacitor 65 a is also connected to the initialization power supply line 613 (V INI ) via the switch 611.
  • the capacitive element 65a is controlled by the display panel control circuit 2 in the non-light emitting period after the light emitting period in which the organic EL element 68 emits light, after the initialization period in which the capacitive element 65a is initialized.
  • the second voltage held by the capacitor 62 is copied and held as the first voltage.
  • the capacitive element 62 is an example of a second capacitive element (write capacitor) that is a second voltage different from the first voltage held by the capacitive element 65a and that holds the voltage that the capacitive element 65a should hold next. .
  • the capacitor 62 serves as a memory that temporarily holds a voltage that the capacitor 65a should hold next.
  • the first electrode (electrode on the node A side) of the capacitive element 62 is connected to the source signal line 88 via the switch 61a.
  • the second electrode (electrode on the node B side) of the capacitive element 62 is also connected to a reference power supply line 83 (V REF ) that supplies a reference voltage V REF .
  • the capacitor 62 holds the second voltage by writing the second voltage in the first period during the light emission period in which the organic EL element 68 emits light under the control of the display panel control circuit 2. .
  • the switch 61a is an example of a first switch that switches between conduction and non-conduction between the source signal line 88 (signal line) for supplying the data signal voltage and the first electrode of the capacitive element 62.
  • the switch 63a is an example of a second switch that switches between conduction and non-conduction between the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65a.
  • the switch 64a is an example of a third switch that switches between conduction and non-conduction between the reference power supply line 83 (V REF ) that supplies the reference voltage V REF and the second electrode of the capacitive element 65a.
  • the switch 67a is an example of a fourth switch that switches between conduction and non-conduction between the drain electrode of the drive transistor 66a and the EL anode power supply line 81 (V TFT ).
  • the switch 611 switches between conduction and non-conduction between the first electrode of the capacitor 65a and the source electrode of the drive transistor 66a and the initialization power supply line 613 (V INI ). Specifically, in the switch 611, one terminal of the drain and the source is connected to the initialization power supply line 613 (V INI ), and the other terminal of the drain and the source is the first electrode of the capacitor 65a and the driving transistor 66a. Connected to the source electrode, the gate is connected to the Init line 617. In other words, the switch 611 has a function of applying the initialization voltage V INI to the second electrode of the capacitor 65a and the source electrode of the driving transistor 66a.
  • the switch 612 switches between conduction and non-conduction between the reference power supply line 614 (V REF2 ) that supplies the reference voltage V REF2 and the gate electrode of the drive transistor 66a and the second electrode of the capacitor 65a.
  • V REF2 the reference power supply line 614
  • V REF2 the reference power supply line 614
  • V REF2 the reference voltage of the driving transistor 66a and the second capacitor element 65a.
  • the gate is connected to the gate signal line 87a.
  • the switch 612 has a function of resetting the gate electrode of the driving transistor 66a and the capacitor 65a by applying a reference voltage (V REF2 ).
  • FIG. 11 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the second embodiment. Elements similar to those in FIGS. 4 and 10 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the adjustment unit 7 (voltage change unit 73) causes the voltage V TFT (voltage source) of the EL anode power supply line 81 of the pixel circuit 60b to have the voltage value calculated by the voltage calculation unit 72. 73b (voltage VTFT ) is changed.
  • the adjustment unit 7 can perform overload limitation (see FIG. 5 and the like) so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. The decrease can be suppressed.
  • the display pixel has the configuration of the pixel circuit 60A illustrated in FIG. 10, and thus can perform luminance signal writing processing and organic EL element light emission processing independently.
  • the display pixel of the present embodiment that is, the pixel circuit 60A illustrated in FIG. 10 is driven by executing a writing process, a reset process, a copy process, a voltage adjustment process, and a light emission process.
  • FIGS. 12A to 12H are diagrams illustrating an example of the operation of the pixel circuit according to the first embodiment.
  • 9A to 9E show scene operations corresponding to the first writing process, the reset process, the copy process (second writing process), the voltage adjustment process, and the light emission process, respectively.
  • symbol is attached
  • FIG. 12A shows an operation scene of the writing process.
  • the following is performed with respect to the capacitive element 62.
  • the operation scene of the writing process in which the writing of the video signal voltage (Vsig) for the light emission period is shown.
  • the switch 61a and the switch 67a are in a conductive state (ON state), and the switch 63a, the switch 64a, the switch 611, and the switch 612 are in a non-conductive state (OFF state).
  • Vsig next video signal voltage
  • the above operations are sequentially performed from the uppermost pixel row to the lowermost pixel row of the screen. That is, the gate driver circuit 3 performs a shift operation, and performs an operation of sequentially selecting pixel row positions to which video signals are applied.
  • the next video signal voltage (video data) can be written to the capacitor element 62 of the pixel circuit 60A. it can.
  • (Reset processing) 12B to 12E show an operation scene of the reset process, and the organic EL element 68 is executed during the non-light emitting period after the light emission.
  • the non-light emitting period is exemplified by a blanking period. That is, as shown in FIGS. 12B to 12E, the capacitor 65a and the drive transistor 66a are reset by switching the switches.
  • the switch 61a, the switch 63a, the switch 64a, and the switch 67a are turned off (off state), and the switches 611 and 612 are turned on (on state).
  • the potential of the node D is set to the voltage V REF2 of the reference power supply line 614.
  • the switch 611 since the switch 611 is conductive, the potential of the node D is set to the voltage V INI of the initialization power supply line 613. That is, the voltage V REF2 of the reference power supply line 614 and the voltage V INI of the initialization power supply line 613 are applied to the drive transistor 66a.
  • the switch 611 is turned off (off state) from the state shown in FIG. 12B. That is, when the switch 61a, the switch 63a, the switch 64a, and the switch 67a are turned off (off state) and the switch 612 is turned on (on state), the switch 611 is turned off (off state).
  • the switch 612 is turned off (off state).
  • the threshold compensation operation of the drive transistor 66a is performed by turning on the switch 67a in a state where the reference voltage (V REF2 ) of the reference power supply line 614 is input to the gate electrode of the drive transistor 66a.
  • the threshold compensation operation can be terminated by setting the switch 612 to a non-conduction state (off state).
  • the switch 67a is turned off (off state), and then the switch 64a is turned on (on state). Since the capacitive element 62 is in the conductive state (on state) while the next video signal voltage (Vsig) is being held, the voltage V of the reference power supply line 83 is connected to the second electrode of the capacitive element 65a. REF is input. Thereby, the capacitive element 65a is reset (initialized).
  • FIG. 12F shows an operation scene of the copy process, and is executed in the second period after the reset process in the non-light emitting period. That is, as shown in FIG. 12F, the copy process copies the next video signal voltage (Vsig) held by the capacitive element 62 to the capacitive element 65a in the second period after the reset process in the non-light emitting period. It is processing.
  • Vsig video signal voltage
  • the switch 61a, the switch 63a, the switch 67a, the switch 611, and the switch 611 are in the second period after the reset process is performed during the non-light emission period in which the switch 67a is in the non-conduction state (off state). While the switch 612 is maintained in the non-conduction state (off state), the switch 63a is in the conduction state (on state). Thus, the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65a are connected, and the next video signal voltage (Vsig) held in the capacitive element 62 is copied (written) to the capacitive element 65a. Can do.
  • FIG. 12G shows an operation scene of voltage adjustment processing in which a predetermined voltage (anode voltage) is adjusted by the adjustment unit 7. That is, as shown in FIG. 12G, the voltage adjustment process is a process of adjusting the anode voltage of the EL anode power supply line 81 (the voltage V TFT of the voltage source 73b) during the non-light emission period.
  • FIG. 12G shows a scene in which the voltage adjustment process is executed in parallel with the copy process shown in FIG. 12F, but is not limited thereto.
  • the switch 67a may be in a non-light emitting period in which the switch 67a is in a non-conductive state (off state).
  • the adjustment unit 7 obtains the current flowing through the organic EL display panel 6 by calculation from the display data signal S1 of the subfield or one frame, and changes the anode voltage from the result so as to be lower than the predetermined voltage ( adjust. As a result, overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level.
  • the adjustment unit 7 is combined with the pixel circuit 60A of the present embodiment to change the cathode voltage which is an overload limit without degrading the image quality during the non-light emission period before the image display. be able to.
  • the reset process, copy process, and voltage adjustment process are performed during the blanking period as an example. During these operation periods, the shift operation of the gate driver circuit is stopped. Further, these operations are performed simultaneously on all the pixels of the display screen.
  • FIG. 12H shows an operation scene of the light emission processing, and the organic EL element 68 emits light.
  • the organic EL element 68 can be made to emit light according to the next video signal voltage (Vsig) held in the capacitive element 65a.
  • an image (for example, a moving image) can be displayed on the plurality of display pixels of this embodiment. it can.
  • all the display pixels configured in the organic EL display panel 6 are switched from the non-conductive state (off state) to the conductive state (on state) at the same time, thereby switching all the frame displays.
  • the display pixels can be executed simultaneously. That is, the display based on the current video signal voltage and the display based on the next video signal voltage can be displayed without being mixed.
  • the organic EL display device 1 includes an adjustment unit 7 and can independently perform writing of a data signal voltage and display of an image.
  • the overload restriction can be performed so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level without deteriorating the video quality, it is possible to suppress a decrease in the lifetime of the organic EL element 68. it can.
  • the adjustment unit 7 calculates the current flowing through the organic EL display panel 6 from the display data signal S1 of the subfield or one frame by calculation, and changes the cathode voltage from the result so as to be lower than the predetermined voltage. .
  • overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level.
  • the adjustment unit 7 can change the anode voltage, which is an overload limit, during the non-light emission period before the display of the video, there is an effect that the video quality is not deteriorated.
  • the organic EL display device 1 of the present embodiment since overload restriction can be performed, a heat dissipation mechanism is not required for cooling the organic EL display panel 6, and the organic EL display panel 6 is thin. There is also an effect that can be realized.
  • the organic EL display device 1 has been described as expressing a video signal with one frame in one frame period, but the present invention is not limited to this.
  • the organic EL display device 1 may represent a video signal using a plurality of subfields obtained by dividing one frame period into a plurality of subfield periods (subframe periods).
  • subfield periods obtained by dividing one frame period into a plurality of subfield periods.
  • first light emission period the period between the light emission period during which the organic EL element 68 emits light
  • second light emission period is one frame period.
  • FIG. 13 is a diagram conceptually illustrating a case where one frame according to the modification example 1 includes a plurality of subfields. That is, in this modification, one frame may be expressed by superimposing a plurality of subfields (subframes). By illuminating the entire display pixel in each subframe period in accordance with the luminance value, for example, in one frame period, the luminance in each subfield period is superimposed, so that a desired luminance in one frame period can be obtained. it can. Note that the entire display pixel is not limited to being lit according to the luminance value in the subfield period.
  • the total luminance value of one frame period may be evenly distributed to each subfield period, or the upper bit to the lower bit of the total luminance value of one frame period as in the case of PDP (Plasma Display Panel) field driving Each of these may be allocated. That is, the distribution method is not limited as long as the luminance values of each subfield period are superimposed to obtain the total luminance value of one frame period.
  • one frame of video signal is decomposed into a plurality of subfields, and each subfield is divided by luminance (brightness).
  • the video data may be divided into subfields according to upper bits to lower bits.
  • the video signal is 8 bits
  • one frame is composed of 8 subfields.
  • the source driver IC outputs the voltage value weighted to the bit to the source signal line in each subfield. In this case, the index value of each pixel row can be obtained by obtaining the number of bits “1”.
  • FIG. 14 is a diagram illustrating an example of a frame including a plurality of subfields according to the first modification.
  • FIG. 14 shows a display screen for each subfield, and shows an example in which five subfields are configured.
  • the organic EL display device includes the pixel circuit 60 or the pixel circuit 60A illustrated in FIG. 3 or FIG. 14 so that writing of a luminance signal and display of an image can be performed independently. Even when the video is displayed for each field, the video can be displayed without the video of the two subfields being mixedly displayed on one screen. That is, since the next video signal voltage can be written and held while displaying the subfield on one screen, when the next video is displayed, the screens can be switched and displayed collectively.
  • the two subfields are mixedly displayed as in the conventional case and the video quality is not deteriorated, and the video quality can be improved and the organic EL display of the organic EL display device 1 can be improved.
  • the amount of heat generated by the panel 6 can be reduced.
  • Modification 2 In the first modification, the case where one frame is composed of a plurality of subframes has been described. As shown in FIG. 15, the gradation (luminance) of each pixel may be expressed by being divided into a plurality of subfields (subframes).
  • the present invention can be used for an organic EL display device and a driving method thereof, and in particular, can be used for an FPD display device such as a television as shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

　複数の表示画素の各々は、有機ＥＬ素子（６８）と、有機ＥＬ素子（６８）を発光させるために用いられる第１電圧を保持するための容量素子（６５）と、容量素子（６５）に保持された第１電圧に応じた電流を有機ＥＬ素子（６８）に供給する駆動トランジスタ（６６）と、容量素子（６５）が保持する第１電圧と異なる第２電圧であって容量素子（６５）が次に保持すべき電圧を保持するための容量素子（６２）と、を有し、電源線は、駆動トランジスタ（６６）のドレイン電極または有機ＥＬ素子（６８）のカソードに接続され、調整部（７）は、複数の表示画素それぞれにおける有機ＥＬ素子（６８）に第２電圧に応じた電流が供給された場合のそれら電流の総和値が閾値以上のとき、電源線に印加される電圧を所定電圧より低くなるように調整する。

Description

有機ＥＬ表示装置および駆動方法
　本発明は、有機ＥＬ表示装置および駆動方法に関し、特に電流駆動型の有機ＥＬ発光素子とそれを用いた有機ＥＬ表示装置の駆動方法に関する。
　有機ＥＬ表示装置に利用される有機ＥＬパネルでは、画面輝度が高くなるほど、有機ＥＬパネルに流れ込む電流が大きくなる。有機ＥＬパネルに流れ込む電流が大きくなれば有機ＥＬパネルが発熱し、有機ＥＬ素子（発光素子）の寿命が低下するため、オーバーロード制限が必要である。また、パネル冷却のために放熱機構が必要なため、パネルの薄型を実現できない。
　そこで、例えば特許文献１には、実際に画像が表示される前に、画素データから消費電力を直接検出する方法が開示されている。
特開２００７－１５６０４５号公報
　しかしながら、特許文献１に開示される方法では、実際に画像を表示する前に入力される画像データの階調を増減したり、表示中の画像において駆動電流を制御したりする必要がある。つまり、実際に画像を表示する前に入力される画像データの階調を増減する場合には、演算が煩雑になるため、画像表示するまでに時間を要するという問題がある。また、表示中の画像において駆動電流を制御する場合には、表示中の画像の輝度が変化するため、視聴者に違和感を生じさせてしまうなどの問題もある。
　本発明は、上述の問題に鑑みてなされたものであり、発光素子の寿命の低下を抑制することができる有機ＥＬ表示装置およびその駆動方法を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る有機ＥＬ表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続される電源線に印加される所定電圧を調整する調整部とを備え、前記複数の表示画素の各々は、発光素子と、前記発光素子を発光させるために用いられる第１電圧を保持するための第１容量素子と、前記第１容量素子に保持された第１電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記第１容量素子が保持する第１電圧と異なる第２電圧であって前記第１容量素子が次に保持すべき電圧を保持するための第２容量素子と、を有し、前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整する。
　本発明の有機ＥＬ表示装置等によれば、発光素子の寿命の低下を抑制することができる。
図１は、実施の形態１に係る有機ＥＬ表示装置の構成の一例を示すブロック図である。 図２は、実施の形態１に係る有機ＥＬパネルの構成の一例を示す図である。 図３は、実施の形態１に係る表示画素の回路構成の一例を示す図である。 図４は、実施の形態１に係る調整部の構成の一例を示す図である。 図５は、実施の形態１に係る調整部の電圧調整方法の一例を示す図である。 図６は、実施の形態１に係る調整部の電圧変更時の応答時間について示す図である。 図７は、実施の形態１に係る調整部と画素回路との関係を示す図である。 図８は、実施の形態１に係る画素回路と電源線との関係を示す図である。 図９Ａは、図３に示す画素回路の動作の一例を示す図である。 図９Ｂは、図３に示す画素回路の動作の一例を示す図である。 図９Ｃは、図３に示す画素回路の動作の一例を示す図である。 図９Ｄは、図３に示す画素回路の動作の一例を示す図である。 図９Ｅは、図３に示す画素回路の動作の一例を示す図である。 図１０は、実施の形態２に係る表示画素の回路構成の一例を示す図である。 図１１は、実施の形態２に係る調整部と画素回路との関係を示す図である。 図１２Ａは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｂは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｃは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｄは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｅは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｆは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｇは、図１０に示す画素回路の動作の一例を示す図である。 図１２Ｈは、図１０に示す画素回路の動作の一例を示す図である。 図１３は、変形例１に係る１フレームが複数のサブフィールドで構成される場合を概念的に示す図である。 図１４は、変形例１に係る複数のサブフィールドで構成されるフレームの一例を示す図である。 図１５は、変形例２に係る複数のサブフィールドで構成されるフレームの一例を示す図である。 図１６は、本開示の有機ＥＬ表示装置を内蔵した薄型フラットＴＶの外観図である。
　本発明に係る有機ＥＬ表示装置の一態様は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続される電源線に印加される所定電圧を調整する調整部とを備え、前記複数の表示画素の各々は、発光素子と、前記発光素子を発光させるために用いられる第１電圧を保持するための第１容量素子と、前記第１容量素子に保持された第１電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記第１容量素子が保持する第１電圧と異なる第２電圧であって前記第１容量素子が次に保持すべき電圧を保持するための第２容量素子と、を有し、前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整する。
　この構成により、発光素子の寿命の低下を抑制することができる。具体的には、有機ＥＬ表示装置は調整部を備え、かつ、データ信号電圧の書き込みと映像の表示とを独立して行える。これにより、映像品質を低下させることなく、有機ＥＬパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機ＥＬ素子６８の寿命の低下を抑制することができる。
　ここで、例えば、さらに、前記複数の表示画素の各々を制御する制御部を備え、前記制御部は、前記複数の表示画素それぞれにおいて、前記発光素子が発光される発光期間中の第１期間に、前記第２容量素子に前記第２電圧を保持させ、前記発光期間後の非発光期間において、前記第１容量素子が初期化される初期化期間後の第２期間に、前記第２容量素子が保持する前記第２電圧を前記第１容量素子にコピーすることで前記第１容量素子に第１電圧として保持させ、前記調整部は、前記第２電圧に応じた電流の総和値が閾値以上のとき、前記非発光期間中に、前記電源線に印加される電圧を前記所定電圧より低くなるように調整するとしてもよい。
　また、例えば、前記有機ＥＬ表示装置は、映像信号の１フレーム期間を複数のサブフレーム期間に分割して映像を表示し、前記発光素子が発光される発光期間と、前記発光素子が次に発光される発光期間との間は、前記サブフレーム期間に対応するとしてもよい。
　また、例えば、前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記第２電圧に応じた電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるよう、所定時間かけて線形変化させることにより調整するとしてもよい。
　また、例えば、前記駆動トランジスタがＰ型である場合、前記駆動トランジスタは、ドレイン電極が前記第１容量素子の第１電極と接続し、ゲート電極が前記第１容量素子の第２電極と接続し、ソース電極が前記発光素子のアノードと接続し、前記電源線は、前記発光素子のカソードに接続されるとしてもよい。
　また、例えば、前記複数の表示画素の各々は、さらに、データ信号電圧を供給するための信号線と前記第２容量素子の第１電極との導通および非導通を切り換える第１スイッチと、前記第２容量素子の前記第１電極と前記第１容量素子の前記第２電極との導通および非導通を切り換える第２スイッチと、参照電圧を供給するための参照電源線と前記第１容量素子の前記第２電極との導通および非導通を切り換える第３スイッチと、前記駆動トランジスタのソース電極と前記発光素子のアノードとの導通および非導通を切り換える第４スイッチとを備え、前記参照電源線は、前記第２容量素子の第２電極とも接続され、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチは、Ｐ型のトランジスタであるとしてもよい。
　また、例えば、前記駆動トランジスタがＮ型である場合、前記電源線は、前記駆動トランジスタのドレイン電極に接続され、前記駆動トランジスタは、ソース電極が前記第１容量素子の第１電極および前記発光素子のアノードと接続し、かつ、ゲート電極が前記第１容量素子の第２電極と接続するとしてもよい。
　また、例えば、前記複数の表示画素の各々は、さらに、データ信号電圧を供給するための信号線と前記第２容量素子の第１電極との導通および非導通を切り換える第１スイッチと、前記第２容量素子の前記第１電極と前記第１容量素子の前記第２電極との導通および非導通を切り換える第２スイッチと、参照電圧を供給するための参照電源線と前記第１容量素子の前記第２電極との導通および非導通を切り換える第３スイッチと、前記駆動トランジスタのドレイン電極と前記電源線との導通および非導通を切り換える第４スイッチとを備え、前記参照電源線は、前記第２容量素子の第２電極とも接続され、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチは、Ｎ型のトランジスタであるとしてもよい。
　また、本発明に係る駆動方法の一態様は、マトリクス状に配置された複数の表示画素を備える有機ＥＬ表示装置の駆動方法であって、前記有機ＥＬ表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続され所定電圧が印加される電源線と、を備え、前記複数の表示画素の各々は、発光素子と、前記発光素子を発光させるために用いられる第１電圧を保持するための第１容量素子と、前記第１容量素子に保持された第１電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記第１容量素子が保持する第１電圧と異なる第２電圧であって前記第１容量素子が次に保持すべき電圧を保持するための第２容量素子と、を有し、前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、前記駆動方法は、前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整し、前記駆動トランジスタに、前記第１容量素子に保持させた前記第２電圧に応じた電流を前記発光素子に供給させる。
　以下、本発明の一態様に係る有機ＥＬ表示装置およびその駆動方法について、図面を参照しながら具体的に説明する。
　なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。
　（実施の形態１）
　本実施の形態において、本開示の一態様に係る有機ＥＬ表示装置の発光素子として有機ＥＬ素子を用いる場合について説明する。
　１－１．有機ＥＬ表示装置の構成
　図１は、実施の形態１に係る有機ＥＬ表示装置の構成の一例を示すブロック図である。
　図１に示す有機ＥＬ表示装置１は、表示パネル制御回路２と、ゲートドライバＩＣ（回路）３と、ソースドライバＩＣ（回路）５と、有機ＥＬ表示パネル６と、調整部７とを備える。
　有機ＥＬ表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本のゲート信号線と、Ｎ本の点灯制御線、直交して配置されたＭ本のソース信号線を有する（図示せず）。さらに、有機ＥＬ表示パネル６は、ソース信号線とゲート信号線との各交点に、薄膜トランジスタおよび有機ＥＬ素子から構成される画素回路（図示せず）を有する。
　本実施の形態に係る有機ＥＬ表示パネル６では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色からなるＥＬ素子がマトリクス状に形成されている。
　画素位置に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルターを形成することができる。なお、カラーフィルターは、ＲＧＢに限定されものではない、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）色の画素を形成してもよい。また、白（Ｗ）の画素を形成してもよい。つまり、表示画面にＲ、Ｇ、Ｂ、Ｗ画素をマトリックス状に配置する。
　なお、Ｒ、Ｇ、Ｂの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各ＲＧＢの発光素子（有機ＥＬ素子６８）に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、ＲＧＢの発光素子の劣化速度を同一にすることができる。劣化速度を同一にすれば、有機ＥＬ表示パネル６のホワイトバランスずれが発生しない。
　また、必要に応じて、白（Ｗ）の画素を形成する。つまり、画素は、Ｒ、Ｇ、Ｂ、Ｗから構成される。Ｒ、Ｇ、Ｂ、Ｗに構成することにより、高輝度化が可能となる。また、Ｒ、Ｇ、Ｂ、Ｇとする構成も例示される。
　有機ＥＬ表示パネル６のカラー化は、マスク蒸着により行うが、本実施の態様はこれに限定するものではない。たとえば、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、Ｂ光に変換してもよい。
　なお、有機ＥＬ表示パネル６の光出射面には、円偏光板（円偏光フィルム）（図示せず）を配置することができる。偏光板と位相フィルムを一体したものは円偏光板（円偏光フィルム）と呼ばれる。
　表示パネル制御回路２は、表示データ信号Ｓ１に基づいてソースドライバＩＣ（回路）５を制御するための制御信号Ｓ２を生成し、生成した制御信号Ｓ２をソースドライバＩＣ（回路）５へ出力する。また、表示パネル制御回路２は、表示データ信号Ｓ１に含まれる同期信号に基づいてゲートドライバＩＣ（回路）３を制御するための制御信号Ｓ３を生成する。そして、表示パネル制御回路２は、生成した制御信号Ｓ３をゲートドライバＩＣ（回路）３へ出力する。
　ここで、表示データ信号Ｓ１は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号である。
　また、制御信号Ｓ２は、映像信号および水平同期信号を含む。制御信号Ｓ３は、垂直同期信号および水平同期信号をそれぞれ含む。
　ゲートドライバＩＣ（回路）３は、表示パネル制御回路２で生成された制御信号Ｓ３に基づいて、有機ＥＬ表示パネル６のゲート信号線を駆動する。
　ソースドライバＩＣ（回路）５は、表示パネル制御回路２で生成された制御信号Ｓ２に基づいて、有機ＥＬ表示パネル６のソース信号線を駆動する。より具体的には、ソースドライバＩＣ（回路）５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号（データ信号電圧）を出力する。
　調整部７は、表示パネル制御回路２を介して伝達された表示データ信号Ｓ１に基づいて、複数の表示画素に接続される電源線（ＥＬカソード電源線）に印加される所定電圧を調整する。詳細は後述するため、ここでの説明を省略する。
　なお、有機ＥＬ表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。この場合、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。
　図２は、実施の形態１に係る有機ＥＬ表示パネルの構成の一例を示す図である。図２には、有機ＥＬ表示パネル６とゲートドライバＩＣ（回路）３とソースドライバＩＣ（回路）５との位置および接続関係が示されている。
　本実施の形態では、有機ＥＬ表示パネル６は、ゲートドライバＩＣ（回路）３０およびゲートドライバＩＣ（回路）３１が制御するゲート信号線８４、ゲート信号線８５ゲート信号線８５、ゲート信号線８６およびゲート信号線８７が接続されている。
　また、有機ＥＬ表示パネル６は、ソースドライバＩＣ（回路）５が制御するソース信号線８８が接続されている。ゲート信号線８４、ゲート信号線８５、ゲート信号線８６、ゲート信号線８７、および、ソース信号線８８については後述する。
　なお、図２では、ゲートドライバＩＣ（回路）３はゲートドライバＩＣ（回路）３０とゲートドライバＩＣ（回路）３１とで構成されており、有機ＥＬ表示パネル６の左右それぞれにゲートドライバＩＣ（回路）３０およびゲートドライバＩＣ（回路）３１が構成されているが、この構成は一例である。左右のうちどちらか一方のみゲートドライバＩＣ（回路）３を備えるとしてもよい。
　なお、本実施の形態において、５は、ソースドライバＩＣとして説明するが、半導体チップからなるソースドライバＩＣに限定するものではない。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。また、低温ポリシリコン、高温ポリシリコン、ＴＡＯＳ技術などを用い、画素が形成されたガラス基板に直接にソースドライバ回路を形成したものであってもよい。
　また、３０、３１はゲートドライバＩＣとして説明するが、半導体チップからなるソースドライバＩＣに限定するものではない。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。また、低温ポリシリコン、高温ポリシリコン、ＴＡＯＳ技術などを用い、画素が形成されたガラス基板に直接にソースドライバ回路を形成したものであってもよい。
　１－２．表示画素の回路構成
　図３は、実施の形態１に係る表示画素の回路構成の一例を示す図である。
　本実施の形態１に係る表示画素は、トランジスタ、コンデンサ、ＥＬ素子などで構成されている。駆動用トランジスタおよびスイッチ用トランジスタを含むトランジスタは、薄膜トランジスタ（ＴＦＴ）として説明するが、これに限定するものではない。ＦＥＴ、ＭＯＳ－ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。
　また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。
　なお、トランジスタは、ｎ型、ｐ型のトランジスタとも、ＬＤＤ（Lightly Doped Drain)構造を採用することが好ましい。
　また、トランジスタは、高温ポリシリコン(HTPS : High-temperature polycrystallinesilicon)、低温ポリシリコン(LTPS : Low-temperature poly silicon)、連続粒界シリコン(CGS : Continuous grain silicon)、透明アモルファス酸化物半導体(TAOS : Transparent Amorphous Oxide Semiconductors、IZO)、アモルファスシリコン（AS : amorphous silicon）、赤外線RTA（RTA : rapid thermal annealing）で形成したもののうち、いずれでもよい。
　図３では、表示画素を構成するすべてのトランジスタはｐ型で構成している。しかし、本開示は、画素のトランジスタをｐ型で構成することのみに限定するものではない。ｎ型のみで構成してもよい。また、ｎ型とｐ型の両方を用いて構成してもよい。
　スイッチ用トランジスタは、トランジスタに限定するものではなく、たとえば、ｐ型のトランジスタとｎ型のトランジスタの両方を用いて構成したアナログスイッチであってもよい。
　トランジスタはトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減し、トップゲートのゲート電極パターンが、遮光層となり、ＥＬ素子から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。
　ゲート信号線またはソース信号線、もしくはゲート信号線とソース信号線の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できるからである。
　ゲートドライバＩＣ（回路）が駆動（制御）するゲート信号線は、低インピーダンス化すること好ましい。したがって、前記ゲート信号線の構成あるいは構造に関しても同様である。
　特に、低温ポリシリコン(LTPS : Low-temperature poly silicon)を採用することが好ましい。低温ポリシリコンは、トランジスタはトップゲート構造であり寄生容量が小さく、ｎ型およびｐ型のトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ti-Cu-Tiの３層構造を採用することが好ましい。
　ゲート信号線またはソース信号線などの配線は、トランジスタが透明アモルファス酸化物半導体(TAOS : Transparent Amorphous Oxide Semiconductors)の場合には、モリブデン（Mo）-Cu-Moの３層構造を採用することが好ましい。
　なお、コンデンサは、ソース信号線またはゲート信号線の少なくとも一方にオーバーラップするように（重なるように）形成または配置する。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
　ソース信号線、ゲート信号線に絶縁膜あるいはアクリル材料からなる絶縁膜（平坦化膜）を形成して絶縁し、絶縁膜上に画素電極を形成する。
　図３に示す画素回路６０は、有機ＥＬ表示パネル６が有する一画素であり、ソース信号線８８を介して供給されたソース信号（映像信号電圧）により発光する機能を有する。
　画素回路６０は、表示画素（発光画素）の一例であり、マトリクス状（行列状）に配置されている。画素回路６０は、例えば図３に示すように、スイッチ６１と、容量素子６２と、スイッチ６３と、スイッチ６４と、容量素子６５と、駆動トランジスタ６６と、スイッチ６７と、有機ＥＬ素子６８とを備えている。また、画素回路６０は、ＥＬアノード電源線８１（ＶＴＦＴ）、ＥＬカソード電源線８２（ＶＥＬ）、参照電源線８３（ＶＲＥＦ）、ゲート信号線８４、ゲート信号線８５、ゲート信号線８６、ゲート信号線８７、および、ソース信号線８８を備える。
　ここで、ソース信号線８８は、データ信号電圧（ソース信号）を供給するための信号線（ソース信号線）の一例である。
　ＥＬアノード電源線８１（ＶＴＦＴ）は、駆動トランジスタのドレイン電極に接続され、駆動トランジスタ６６のドレイン電極の電位を決定するための高電圧側電源線であり、例えば６（ｖ）である。
　ＥＬカソード電源線８２（ＶＥＬ）は、有機ＥＬ素子６８のカソード（第２電極）に接続された低電圧側電源線である。
　参照電源線８３（ＶＲＥＦ）は、参照電圧を供給するための電源線の一例であり、参照電圧ＶＲＥＦを供給する。ここで、参照電源線８３（ＶＲＥＦ）が供給する参照電圧ＶＲＥＦとＥＬアノード電源線８１（ＶＴＦＴ）が供給するアノード電圧ＶＴＦＴとの電位差は駆動トランジスタ６６の閾値電圧（Ｖｔｈ）よりも大きな電圧、すなわち、閾値電圧Ｖｔｈ＜（アノード電圧ＶＴＦＴ－参照電圧ＶＲＥＦ）に設定される。なお、本実施の形態では、参照電圧ＶＲＥＦは例えば０Ｖである。
　有機ＥＬ素子６８は、駆動トランジスタ６６により供給された電流に応じて発光する発光素子の一例であり、行列状に配置される。有機ＥＬ素子６８は、カソード（第２電極）が、ＥＬカソード電源線８２に接続され、アノード（第１電極）が、スイッチ６７を介して駆動トランジスタ６６のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線８２に供給されている電圧はＶＥＬであり、例えば－６（ｖ）である。
　駆動トランジスタ６６は、有機ＥＬ素子６８への電流の供給を制御する電圧駆動の駆動素子であり、容量素子６５に保持された電圧に応じた電流を有機ＥＬ素子６８に供給することにより有機ＥＬ素子６８を発光させる。より具体的には、駆動トランジスタ６６は、図３に示すように、ドレイン電極が容量素子６５の第１電極と導通し、ゲート電極が容量素子６５の第２電極と導通し、ソース電極が有機ＥＬ素子６８のアノードとスイッチ６７を介して接続する。例えば、駆動トランジスタ６６は、発光期間において、表示用の容量素子６５に保持された電圧（データ信号電圧）に応じた電流を有機ＥＬ素子６８に流すことにより、有機ＥＬ素子６８を発光させる。より具体的には、駆動トランジスタ６６は、ゲート電極に供給されたデータ信号電圧を、そのデータ信号電圧に対応した電流に変換し、変換された電流を有機ＥＬ素子６８に供給することにより、有機ＥＬ素子６８を発光させる。この発光タイミングは、スイッチ６７により制御され、本実施の形態では、すべての画素回路６０（有機ＥＬ表示パネル６が有するすべての画素）では一括にスイッチ６７がオン状態（導通状態）に制御され、全画素の有機ＥＬ素子６８が一括点灯される。すなわち、発光期間は全画面で同時に始まることになる。
　また、例えば、発光期間に続く非発光期間では、スイッチ６７がオフ状態（非導通状態）に制御されることで駆動トランジスタ６６は電流を有機ＥＬ素子６８に流さない。つまり、駆動トランジスタ６６は、非発光期間では、有機ＥＬ素子６８を発光させない。
　本実施の形態では、駆動トランジスタ６６を構成する薄膜トランジスタ（ＴＦＴ）はＰ型であるとして説明する。
　なお、駆動トランジスタ６６を構成する薄膜トランジスタ（ＴＦＴ）はＮ型であってもＰ型であっても、両方の組み合わせえであってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。例えば、酸化物半導体は、インジウム（ｉｎ）、ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうち、少なくとも１種を含む酸化物半導体材料を用いることができる。酸化物半導体は、オフ電流が少なく、アモルファス状態でも高い電子移動度を持ち、低温プロセスで形成可能であり、例えば、アモルファス酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）を用いて形成できる。
　容量素子６５は、有機ＥＬ素子６８を発光させるために用いられる第１電圧を保持するための第１容量素子(表示用コンデンサ）の一例である。容量素子６５は、駆動トランジスタ６６の流す電流量を決める電圧を保持する。具体的には、容量素子６５の第１電極（節点Ｃ側とは反対の電極）は、駆動トランジスタ６６のドレイン電極（ＥＬアノード電源線８１側の電極）とＥＬアノード電源線８１との間に接続されている。容量素子６５の第２電極（節点Ｃ側の電極）は、駆動トランジスタ６６のゲート電極に接続されている。また、容量素子６５の第２電極は、スイッチ６３を介して容量素子６２の第１電極（節点Ａ側の電極）と接続されている。容量素子６５の第２電極は、参照電圧ＶＲＥＦを供給する参照電源線８３（ＶＲＥＦ）とスイッチ６４を介して接続されている。
　本実施の形態では、容量素子６５は、表示パネル制御回路２の制御により、有機ＥＬ素子６８が発光する発光期間後の非発光期間において、容量素子６５が初期化される初期化期間後の第２期間に、容量素子６２が保持する第２電圧がコピーされ、第１電圧として保持する。
　容量素子６２は、容量素子６５が保持する第１電圧と異なる第２電圧であって容量素子６５が次に保持すべき電圧を保持するための第２容量素子(書き込み用コンデンサ）の一例である。容量素子６２は、容量素子６５が次に保持すべき電圧を一時的に保持するメモリの役割を果たす。具体的には、容量素子６２の第１電極（節点Ａ側の電極）は、スイッチ６１を介してソース信号線８８と接続されている。容量素子６２の第２電極（節点Ｂ側の電極）は、参照電圧ＶＲＥＦを供給する参照電源線８３（ＶＲＥＦ）とも接続されている。
　本実施の形態では、容量素子６２は、表示パネル制御回路２の制御により、有機ＥＬ素子６８が発光する発光期間中の第１期間に、第２電圧が書き込まれて、第２電圧を保持する。
　スイッチ６１は、データ信号電圧を供給するためのソース信号線８８（信号線）と容量素子６２の第１電極との導通および非導通を切り換える第１スイッチの一例である。具体的には、スイッチ６１は、ドレインおよびソースの一方の端子がソース信号線８８に接続され、ドレインおよびソースの他方の端子が容量素子６２の第１電極に接続され、ゲートがゲート信号線８４に接続されているスイッチングトランジスタである。換言すると、スイッチ６１は、ソース信号線８８を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を一時的に保持する容量素子６２（書き込み用コンデンサ）に書き込むための機能を有する。
　スイッチ６３は、容量素子６２の第１電極と容量素子６５の第２電極との導通および非導通を切り換える第２スイッチの一例である。具体的には、スイッチ６３は、ドレインおよびソースの一方の端子が容量素子６２の第１電極と接続され、スイッチ６３のドレインおよびソースの他方の端子が容量素子６５の第２電極に接続され、ゲートがゲート信号線８５に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、容量素子６５に、容量素子６２で保持されている第２電圧を与える（コピーする）機能を有する。
　スイッチ６４は、参照電圧ＶＲＥＦを供給する参照電源線８３（ＶＲＥＦ）と容量素子６５の第２電極との導通および非導通を切り換える第３スイッチの一例である。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が参照電源線８３（ＶＲＥＦ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６６のゲート電極および容量素子６５の第２電極に接続され、ゲートがゲート信号線８６に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、容量素子６５の第２電極および駆動トランジスタ６６のゲート電極に対して参照電圧（ＶＲＥＦ）を与える機能を有する。
　スイッチ６７は、駆動トランジスタ６６のソース電極と有機ＥＬ素子６８のアノードとの導通および非導通を切り換える第４スイッチの一例である。具体的には、スイッチ６７は、ドレインおよびソースの一方の端子が駆動トランジスタ６６のソース電極に接続され、ドレインおよびソースの他方の端子が有機ＥＬ素子６８のアノードに接続され、ゲートがゲート信号線８６に接続されているスイッチングトランジスタである。
　図３に示しているように、本実施の形態における画素構成では、有機ＥＬ素子６８に電流を供給している状態でも、映像信号電圧を画素に書き込むことができる。前フレーム期間に画素に書き込まれた映像信号に対応する電圧が、コンデンサ(容量素子６５）で保持されており、駆動トランジスタ６６は、容量素子６５に保持された電圧に基づいて、有機ＥＬ素子６８に電流を供給する。
　現フレーム期間では、画素行が、ゲートドライバＩＣ(回路)により、順次選択され、ソースドライバＩＣは、選択された画素（表示画素）に映像信号を印加する。画素では前記映像信号に対応する電圧が容量素子６２に保持される。１フレームの各ブランキング期間では、容量素子６２に保持された電圧が、容量素子６５にコピーされる。この期間は、表示画面は、非表示状態に維持される。
　次のフレームでは、容量素子６５に保持されて電圧に基づいて、駆動トランジスタ６６が有機ＥＬ素子６８に電流を供給する。
　以上のように、本実施の形態における画素に、映像信号に基づく電圧を保持する容量素子６５、容量素子６２を具備することを特徴とする。
　なお、以上の実施例では、映像信号に基づく電圧を保持する容量素子６５、容量素子６２を具備するとしたが、これに限定するものではない。たとえば、トランジスタなどで２つのメモリ回路を構成し、このメモリ回路に映像信号に基づく電圧を保持させてもよい。また、ＭＯＳトランジスタのゲート容量に、映像信号に基づく電圧を保持させてもよい。
　以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。なお、本実施の形態では、画素回路６０を構成するスイッチ６１、スイッチ６３、スイッチ６４、およびスイッチ６７はＰ型ＴＦＴとして説明を行うが、それに限らずＮ型ＴＦＴであってもよい。
　１－３．調整部の構成
　次に、図１に示す調整部７について説明する。
　図４は、実施の形態１に係る調整部の構成の一例を示す図である。
　調整部７は、電流演算部７１と、電圧算出部７２と、電圧変更部７３とを備え、複数の表示画素に接続されるＥＬカソード電源線８２に印加される所定電圧（カソード電圧ＶＥＬ）を調整する。
　電流演算部７１は、表示データ信号Ｓ１に含まれる表示データ（映像データ）に基づくデータ信号電圧が有機ＥＬ表示パネル６に供給された場合に、有機ＥＬ表示パネル６に流れる電流値を演算する。
　より具体的には、電流演算部７１は、第１電流値算出部７１１と、第２電流値算出部７１２と、第３電流値算出部７１３と、重み付け部７１４、重み付け部７１５、重み付け部７１６、加算部７１７とを備える。
　第１電流値算出部７１１は、表示データ（映像データ）に含まれる赤のデータ（Ｒｄａｔａ）の信号電圧である赤データ信号電圧が有機ＥＬ表示パネル６に供給された場合に、有機ＥＬ表示パネル６に流れる電流値（第１電流値）を算出する。同様に、第２電流値算出部７１２および第３電流値算出部７１３は、表示データ（映像データ）に含まれる緑のデータ（Ｇｄａｔａ）および青のデータ（Ｂｄａｔａ）の青データ信号電圧および緑データ信号電圧が有機ＥＬ表示パネル６に供給された場合に、有機ＥＬ表示パネル６に流れる電流値（第２電流値および第３電流値）を算出する。
　重み付け部７１４は、第１電流値算出部７１１で算出された第１電流値を重み付けして加算部７１７に出力する。これは、有機ＥＬ素子６８の色発光効率が材質などにより異なるからである。本実施の形態では、重み付け部７１４は、例えば２を重み付けすなわち第１電流値を２倍して、加算部７１７に出力する。同様にして、重み付け部７１５は第２電流値算出部７１２で算出された第２電流値を重み付けして加算部７１７に出力し、重み付け部７１６は第３電流値算出部７１３で算出された第３電流値を重み付けして加算部７１７に出力する。本実施の形態では、重み付け部７１５は例えば１を重み付け、重み付け部７１６は例えば５を重み付ける。
　加算部７１７は、重み付け部７１４、重み付け部７１５および重み付け部７１６を加算した（総和をとった）総電流値を電圧算出部７２に出力する。ここで、総電流値は、表示データ信号Ｓ１に含まれる表示データに基づくデータ信号電圧が有機ＥＬ表示パネル６に供給された場合に、有機ＥＬ表示パネル６に流れる電流値である。
　なお、本実施の形態において、電圧演算部７２は、理解を容易にするため、総電流値を求めるとして説明するがこれに限定するものではない。有機ＥＬ表示パネル６の表示画面に流れる電流あるいは電力に、比例あるいは所定の相関を有するものであれば、いずれの値、大きさ、変化量などであってもよい。
　カソード電圧ＶＥＬ、アノード電圧ＶＴＦＴが固定の場合は、表示データ（映像データ）を演算等することにより、電流値に相関する値が求められ、電流値に相関する値とカソード電圧ＶＥＬ、アノード電圧ＶＴＦＴなどと乗算することにより電力値に相関する値を求めることができる。カソード電圧ＶＥＬ、アノード電圧ＶＴＦＴなどが電圧変更部７３などにより変化する場合は、変化したカソード電圧ＶＥＬ、アノード電圧ＶＴＦＴと乗算することにおり、電力に相当する値を求めることができる。
　なお、表示画面を構成するすべての表示データ（映像データ）を演算して電流を求めることに限定するものではない。たとえば、表示画面において選定した任意の画素に対応する表示データ（映像データ）を演算して電流を求めてもよい。選定した任意の画素から比例倍することにより、表示画面に流れる総電流を推測することができる。この場合は、電流値を求める演算時間、演算数が削減できる。
　また、所定以上の高い階調の表示データ（映像データ）を演算して電流を求めてもよい。また、所定以上の高い階調の表示データ（映像データ）の画素数から電流に相当する値を求めてもよい。電圧算出部７２は、加算部７１７により出力された総電流値に基づき、ＥＬカソード電源線８２が印加する所定電圧から変更すべきかを判断し、変更すべき場合、ＥＬカソード電源線８２が印加すべき電圧を算出する。より具体的には、電圧算出部７２は、加算部７１７により出力された総電流値が予め定めた閾値以上のとき、ＥＬカソード電源線８２に印加される所定電圧を変更すべきと判断し、所定電圧より高い電圧をＥＬカソード電源線８２が印加すべき電圧として算出する。
　電圧変更部７３は、電圧算出部７２で算出された電圧値になるように、電圧（カソード電圧）を変更する。たとえば、有機ＥＬ表示パネル６に流れる電流が所定値範囲の場合（定常範囲の場合）に、ＥＬカソード電源線８２の電圧が、－６（ｖ）であったとし、ＥＬ表示パネルに流れる電流が所定値以上となった場合、ＥＬカソード電源線８２の電圧を、－４（ｖ）にする。ＥＬカソード電源線８２の電圧を－６（ｖ）から－４（ｖ）に変化させることにより、ＥＬアノード電源線８１とＥＬカソード電源線８２との電位差が小さくなり、ＥＬ表示パネルの使用電力を低減できる。ここで、図５は、実施の形態１に係る調整部の電圧調整方法の一例を示す図である。
　図５において、横軸は、点灯率（％）である。点灯率は、一例として、映像信号等の階調データを加算処理して求める。
　たとえば、階調データの最大値を２５５とする。１０個の画素（表示画素）に印加する階調データが、すべて１６であれば、総和は、１６×１０＝１６０であり、点灯率は、１６０／（２５５×１０）＝０．０６２７（６．２７％）である。１０個の画素に印加する階調データが、すべて２５５であれば、総和は、２５５×１０＝２５５０であり、点灯率は、２５５０／（２５５×１０）＝１．０（１００％）である。点灯率は、１００％が最大値であり、０％が最低値である。ただし、点灯率は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの各色の発光素子の発光効率で重みづけして求める必要がある。
　有機ＥＬ表示パネル６の場合は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子で発光効率が異なるため、Ｒ、Ｇ、Ｂに応じて階調データに重みづけ係数をかけて、表示画面の加算データを求める。Ｒ、Ｇ、Ｂ、Ｗ（白）の場合は、４色をそれぞれ発光効率に基づいて重みづけ処理を行う。
　有機ＥＬ素子に流れる電流に対する発光効率を換算する必要がある。階調データがガンマ変換される場合は、階調データをガンマ変換係数と演算等を行い、有機ＥＬ素子に流れる電流を求める。求めた電流にそれぞれ発光色の発光効率に基づいて重みづけ処理を行う。たとえば、緑（Ｇ）の重みづけ係数が１で、赤（Ｒ）の発光効率が、緑（Ｇ）の１／２であれば、赤（Ｒ）の重みづけ係数は２である。また、青（Ｂ）の発光効率が、緑（Ｇ）の１／５であれば、青（Ｂ）の重みづけ係数は５である。
　点灯率０％とは、表示画面が黒表示であり、前画素が非点灯の状態である。したがって、理想的には表示画面の有機ＥＬ素子には電流は流れない。点灯率１００％とは、表示画面が最高輝度（最高明るさ）の白表示である。つまり、表示画面の全画素が最大階調で表示している状態であり、表示画面に流れる電流が最大値である。
　基本的には、有機ＥＬ素子は、有機ＥＬ素子に流れる電流Ｉと、有機ＥＬ素子の発光輝度Ｂとは比例の関係がある。したがって、階調データと階調データに基づく有機ＥＬ素子に流れる電流が比例の関係であれば、各発光色のＥＬ素子に流れる電流に重みづけ係数を乗算することにより点灯率を算出することができる。点灯率は、表示画面に流れる電流をマトリクス状に配置された発光色の発光効率に基づいて重みづけ処理を行い取得する。
　ある画像表示状態の時の表示画面に流れる電流をＩｘとし、全表示画面が最高輝度（最高明るさ）の白表示状態の時に表示画面に流れる電流をＩｍとした時、点灯率（％）＝Ｉｘ／Ｉｍ×１００として表現できる。なお、カソード電圧、アノード電圧は一定値（固定値）としている。
　なお、以上の実施例では、階調データから表示画面に流れる電流（あるいは電流に相関する値）を取得するとしたが、本実施例は、これに限定するものではない。たとえば、カソード配線あるいはアノード配線に流れる各ＲＧＢ電流を電流計などで測定し、各ＲＧＢ電流で重みづけ処理を行ってもよいことは言うまでもない。表示画面に流れる電流を測定し、測定した電流から点灯率を求めてもよい。また、ＥＬカソード電源線８２、ＥＬアノード電源線８１の途中にピックアップ抵抗を直列に配置し、前記ピックアップ抵抗の両端電圧を電圧計で測定することにより、表示画面に流れる電流値を得てもよい。
　階調データ求められて電流データ、あるいは直接に電流を測定することにより求められた電流は、アノード電圧、カソード電圧を固定値とすれば、表示画面に流れる消費電流（消費電力）を求めることができる。消費電流とＲＧＢ等の映像信号をＥＬ素子の効率に基づいて重みづけ演算した値とは、相関する。
　表示領域に流れる消費電流（消費電力）を求める。なお、Ｒ、Ｇ、Ｂ、Ｗ（白）の場合は、４色をそれぞれ発光効率に基づいて重みづけ処理を行う。
　また、点灯率は、全表示画面の階調データあるいは流れる電流から点灯率を求めるとしたが、これに限定するものではない。表示画面の一部分（たとえば、表示画面の１／４）での階調データの加算値あるいは電流から、全表示画面の階調データの加算値あるいは電流を推測あるいは求めて、点灯率を取得してもよい。また、点灯率は、１フレーム期間の階調データの加算値あるいは電流から求めることには限定されない。たとえば、複数のフレームでの階調データの加算値あるいは電流を平均あるいは移動積分し、点灯率を求めてもよいことは言うまでもない。
　図５の実施例では、点灯率が、０％以上２５％以下では、すべての実施例の線では、カソード電圧は－７（Ｖ）と一定値である。点灯率が２５％以下と小さい場合は、カソード電圧を低く（アノード－カソード電圧の絶対値は大きい）しても、表示画面に流れる電流が小さく、パネル発熱が小さいため、電流制限を実施する必要がない。点灯率が高い場合は、表示画面に流れる電流がおおきくなるため、カソード電圧を高くする。
　つまり、調整部７は、複数の表示画素それぞれにおける有機ＥＬ素子６８に第２電圧に応じた電流が供給された場合の第２電圧に応じた電流の総和値（または点灯率）が閾値以上のとき、ＥＬカソード電源線８２に印加される電圧を所定電圧（電圧ＶＥＬ）より高くなるよう（アノード電圧とカソード電圧との電位差が小さくなるよう）、に変化させることにより調整する。より具体的には、電圧変更部７３は、カソード電圧の変更を急峻にするのではなく、例えば図５に示すように一定の勾配を有する直線Ｌ１に沿うように変更させる。なお、電圧調整方法は、カソード電圧を直線Ｌ１に沿うように変更することに限らず、直線Ｌ１よりも緩い勾配を有する直線Ｌ２に沿うように変更するとしてもよい。また、線Ｌ３に示すように、一定の点灯率２５％から電圧調整を行い、点灯率６５％以上は一定電圧を維持するように変更してよい。
　また、図６は、実施の形態１に係る調整部の電圧変更時の応答時間について示す図である。図６の縦軸は応答時間（ｍｓｅｃオーダ）を示しており、横軸は、総電流値（あるいは点灯率）の変化量を示している。つまり、電圧変更部７３は、カソード電圧の変更を直線Ｌ５に沿うように変曲点で急峻な変化をさせる場合に限らず、曲線Ｌ６に沿うような、滑らかな変化をさせるとしてもよい。
　このように、調整部７は、複数の表示画素それぞれにおける有機ＥＬ素子６８に第２電圧に応じた電流が供給された場合の第２電圧に応じた電流あるいは階調値の総和値（点灯率）が閾値以上のとき、ＥＬカソード電源線８２に印加される電圧を所定電圧より低くなるように調整する。
　本実施の形態では、調整部７は、第２電圧に応じた電流あるいは階調値の総和値（点灯率）が閾値以上のとき、画素回路６０の非発光期間中に、ＥＬカソード電源線８２に印加される電圧を所定電圧より低くなるように調整する。調整タイミングの詳細は後述するため、ここでの説明は省略する。
　これにより、調整部７は、有機ＥＬ表示パネル６に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機ＥＬ素子６８の寿命の低下を抑制することができる。なぜなら、有機ＥＬ素子６８は、駆動トランジスタ６６により印加電圧（階調信号電圧）に応じた電流が流される。そして、有機ＥＬ表示パネル６を構成する表示画素（有機ＥＬ素子６８）に流れる電流が大きいと、有機ＥＬ表示パネル６が発熱し、有機ＥＬ素子６８の寿命が短くなる（劣化する）からである。
　図７は、実施の形態１に係る調整部と画素回路との関係を示す図である。なお、図３および図４と同様の要素には同一の符号を付しており、詳細な説明は省略する。
　調整部７（電圧変更部７３）は、電圧算出部７２で算出された電圧値になるように、画素回路６０ａのＥＬカソード電源線８２の電圧ＶＥＬ（電圧源７３ａの電圧ＶＥＬ）を変更する。
　図８は、実施の形態１に係る画素回路と電源線との関係を示す図である。
　画素回路６０ａは、図８に示すように、有機ＥＬ表示パネル６内でマトリクス状（行列状）に配置されている。そして、ＥＬアノード電源線８１とＥＬカソード電源線８２とは、図６に示すように、画素回路６０ａそれぞれではなく複数の画素回路６０ａの共通の電源線として設けられている。
　１－４．表示画素の動作
　次に、図３に示す画素回路の駆動方法について図９Ａ～図９Ｅを用いながら説明を行う。
　表示画素は、図３に示す画素回路６０の構成を備えることより、輝度信号の書き込み処理と、有機ＥＬ素子の発光処理とを独立して行うことができる。具体的には、本実施の形態の表示画素すなわち図３に示す画素回路６０は、書き込み処理、リセット処理、コピー処理、電圧調整処理、および、発光処理を実行することで駆動される。本実施の形態のおける駆動方法は、図３に示す画素回路６０の構成により図９Ａ～図９Ｅに示す５つの処理を実施することで実現できる。
　図９Ａ～図９Ｅは、実施の形態１に係る画素回路の動作の一例を示す図である。図９Ａ～図９Ｅにはそれぞれ、書き込み処理、リセット処理、コピー処理、電圧調整処理、および、発光処理に対応する場面の動作が示されている。なお、図３と同様の要素には同一の符号を付しており、詳細な説明は省略する。
　（書込み処理）
　図９Ａは、書き込み処理の動作場面を示しており、有機ＥＬ素子６８が発光している発光期間中の第１期間に実行される。つまり、図９Ａに示すように、書き込み処理は、容量素子６５の現在の映像信号電圧に応じて有機ＥＬ素子６８が発光されている発光期間中の第１期間に、容量素子６２に対し次の発光期間用の映像信号電圧（Ｖｓｉｇ）の書き込みが行われる処理である。
　本実施の形態では、まず、スイッチ６３およびスイッチ６４を非導通状態（オフ状態）、かつ、スイッチ６７を導通状態（オン状態）に維持されており、駆動トランジスタ６６、容量素子６５に保持された電圧に応じた電流が有機ＥＬ素子６８に供給され有機ＥＬ素子６８が発光している（発光期間）。
　そして、この発光期間中の第１期間（書き込み期間）に、スイッチ６１を導通状態（オン状態）にすることで、容量素子６２に容量素子６５が次に保持すべき電圧（映像信号電圧Ｖｓｉｇ）を保持させる。つまり、本実施の形態では、表示パネル制御回路２により複数の画素回路６０のそれぞれにおいて、有機ＥＬ素子６８が発光される発光期間中（第１期間中）に、容量素子６２に第２電圧（次の映像信号電圧）を書き込んで保持させる。以上の動作は、画面の上端の画素行から下端の画素行に順次実施される。つまりゲートドライバ回路３はシフト動作し、映像信号を印加する画素行位置を順次選択する動作を実施する。
　このように、本実施の形態に係る画素回路６０では、容量素子６５に保持された電圧（映像信号電圧）を有機ＥＬ素子６８に発光させている発光期間中の第１期間に、次の発光期間で容量素子６５に保持されているべき電圧（映像信号電圧）を先だって容量素子６２に書き込んで保持させることができる。つまり、本実施の形態に係る画素回路６０によれば、有機ＥＬ素子６８が発光中であっても、次の映像信号電圧（映像データ）を画素回路６０に書き込むことができる。したがって、表示画面の画像表示状態を保持したまま、次の画像表示を各画素に書き込むことができる。
　（リセット処理）
　図９Ｂは、リセット処理の動作場面を示しており、有機ＥＬ素子６８の発光後の非発光期間中に実行される。非発光期間とは、ブランキング期間が例示される。つまり、図９Ｂに示すように、リセット処理は、有機ＥＬ素子６８の発光を停止した状態で、容量素子６５のリセットが行われる処理である。
　本実施の形態では、スイッチ６７が非導通状態（オフ状態）されている非発光期間中に、スイッチ６１およびスイッチ６３を非導通状態（オフ状態）に維持しつつ、スイッチ６４を導通状態（オン状態）とすることで、容量素子６５の一端に電圧ＶＲＥＦが入力される。これにより、容量素子６５が初期化されるリセット処理が実行される。
　（コピー処理）
　図９Ｃは、コピー処理の動作場面を示しており、有機ＥＬ素子６８の発光が停止されている非発光期間中でリセット処理後の第２期間に実行される。つまり、図９Ｃに示すように、コピー処理は、非発光期間中でリセット処理後の第２期間に、容量素子６２が保持されている次の映像信号電圧（Ｖｓｉｇ）を容量素子６５にコピーする処理である。
　本実施の形態では、スイッチ６７が非導通状態（オフ状態）されている非発光期間中で、リセット処理が実行された後の第２期間に、スイッチ６３を非導通状態（オフ状態）に維持しつつ、スイッチ６４を非導通状態（オフ状態）とした後に、スイッチ６３を導通状態（オン状態）とする。これにより、容量素子６２の第１電極と容量素子６５の第２電極とが接続され、容量素子６２に保持されている次の映像信号電圧（Ｖｓｉｇ）を容量素子６５にコピーする（書き込む）ことができる。各画素の容量素子６２に保持された映像信号電圧が容量素子６５に一斉にコピーされる。次にフレームでは、容量素子６５にコピーされた映像信号電圧で画像表示される。
　（電圧調整処理）
　図９Ｄは、調整部７により所定の電圧（カソード電圧）が調整される電圧調整処理の動作場面を示しており、有機ＥＬ素子６８の発光が停止されている非発光期間に実行される。つまり、図９Ｄに示すように、電圧調整処理は、非発光期間中に、ＥＬカソード電源線８２のカソード電圧（電圧源７３ａの電圧ＶＥＬ）を調整する処理である。
　図９Ｄでは、電圧調整処理が、図９Ｃに示すコピー処理と並行して実行されている場面を示しているが、それに限らない。スイッチ６７が非導通状態（オフ状態）である非発光期間中であればよい。
　リセット処理、コピー処理、電圧調整処理動作は、一例としてブランキング期間に実施される。これらの動作期間は、ゲートドライバ回路のシフト動作は停止している。また、これらの動作は、表示画面の全画素に同時に実施される。
　ここで、調整部７は、サブフィールドまたは１フレームの表示データ信号Ｓ１から、有機ＥＬ表示パネル６に流れる電流を演算で求め、その結果から、アノード電圧を所定の電圧から低くなるように変更（調整）する。これにより、有機ＥＬ表示パネル６に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部７は、本実施の形態の画素回路６０と組み合わされることにより映像の表示前である非発光期間中に、映像品質を低下させないで、オーバーロード制限であるアノード電圧の変更を行うことができる。
　（発光処理）
　図９Ｅは、発光処理の動作場面を示しており、有機ＥＬ素子６８の発光が行われる。
　本実施の形態では、スイッチ６１、スイッチ６３およびスイッチ６４を非導通状態（オフ状態）に維持しつつ、スイッチ６７を導通状態（オン状態）にする。これにより、有機ＥＬ素子６８を、容量素子６５に保持された次の映像信号電圧（Ｖｓｉｇ）に応じて発光させることができる。
　以上のようにして、書き込み処理、リセット処理、コピー処理、電圧調整処理および発光処理を繰り返し実行することで、本実施の形態の複数の表示画素に、映像（例えば、動画）を表示させることができる。
　なお、発光処理において、有機ＥＬ表示パネル６に構成されるすべての表示画素について、同時にスイッチ６７を非導通状態（オフ状態）から導通状態（オン状態）にすることで、フレーム表示の切り替えを全ての表示画素で同時に実行することができる。つまり、現在の映像信号電圧による表示と、次の映像信号電圧による表示とを混在させないで表示させることができる。
　１－５．効果
　以上、本実施の形態の有機ＥＬ表示装置１によれば、有機ＥＬ素子６８の寿命の低下を抑制することができる。
　具体的には、従来における有機ＥＬ表示装置では、有機ＥＬパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うときには、映像の表示中に電源線の電圧を低下させる必要があり、表示ムラが発生したり、フリッカが発生したりするなど映像品質を低下させてしまうという問題があった。
　それに対して、本実施の形態における有機ＥＬ表示装置１は調整部７を備え、かつ、データ信号電圧の書き込みと映像の表示とを独立して行える。また、調整部７はカソード電圧などをブランキング期間に変更する。また、映像信号は容量素子６２に順次コピーするが、容量素子６５にはブランキング期間に容量素子６２に保持された映像信号が一斉にコピーされる。これにより、映像品質を低下させることなく、また、カソード電圧などの変更時にフリッカの発生もなく、有機ＥＬパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機ＥＬ素子６８の寿命の低下を抑制することができる。
　ここで、調整部７は、サブフィールドまたは１フレームの表示データ信号Ｓ１から、有機ＥＬ表示パネル６に流れる電流を演算で求め、その結果から、アノード電圧を所定の電圧から低くなるように変更する。これにより、有機ＥＬ表示パネル６に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部７は、映像の表示前である非発光期間中に、オーバーロード制限であるアノード電圧の変更を行えるので、映像品質を低下させないという効果を奏する。
　さらに、本実施の形態の有機ＥＬ表示装置１によれば、オーバーロード制限を行うことができるので、有機ＥＬ表示パネル６の冷却のために放熱機構を必要とせず、有機ＥＬ表示パネル６の薄型化を実現できるという効果も奏する。
　（実施の形態２）
　実施の形態１では、スイッチ６１、スイッチ６３、スイッチ６４、駆動トランジスタ６６、およびスイッチ６７を構成する薄膜トランジスタはＰ型であるとして説明したが、それに限らずＮ型であってもよい。実施の形態２では、スイッチ６１、スイッチ６３、スイッチ６４、駆動トランジスタ６６、およびスイッチ６７を構成する薄膜トランジスタがＮ型の場合について説明する。以下、実施の形態１と異なるところを中心に説明する。
　２－１．表示画素の回路構成
　図１０は、実施の形態２に係る表示画素の回路構成の一例を示す図である。図３と同様の要素には同一の符号を付しており、詳細な説明は省略する。
　図１０に示す画素回路６０Ａは、有機ＥＬ表示パネル６が有する一画素であり、ソース信号線８８を介して供給されたソース信号（データ信号電圧）により発光する機能を有する。
　画素回路６０Ａは、表示画素（発光画素）の一例であり、マトリクス状（行列状）に配置されている。画素回路６０Ａは、例えば図１０に示すように、スイッチ６１ａと、容量素子６２と、スイッチ６３ａと、スイッチ６４ａと、容量素子６５ａと、駆動トランジスタ６６ａと、スイッチ６７ａと、有機ＥＬ素子６８と、スイッチ６１１と、スイッチ６１２とを備えている。また、画素回路６０は、ＥＬアノード電源線８１（ＶＴＦＴ）、ＥＬカソード電源線８２（ＶＥＬ）、参照電源線８３（ＶＲＥＦ）、ゲート信号線８４ａ、ゲート信号線８５ａ、ゲート信号線８６ａ、ゲート信号線８７ａ、および、ソース信号線８８に加えて、さらに、初期化電源線６１３（ＶＩＮＩ）と、参照電源線６１４（ＶＲＥＦ２）と、制御線６１６と、Ｉｎｉｔ線６１７とを備える。
　初期化電源線６１３（ＶＩＮＩ）は、駆動トランジスタ６６ａのソースゲート間の電圧すなわち容量素子６５の電圧を初期化するための電圧ＶＩＮＩ（初期化電圧ＶＩＮＩとも称す）を供給する電源線の一例である。参照電源線６１４（ＶＲＥＦ２）は、参照電圧ＶＲＥＦ２を供給するための電源線の一例である。
　有機ＥＬ素子６８は、駆動トランジスタ６６ａにより供給された電流に応じて発光する発光素子の一例であり、行列状に配置される。
　駆動トランジスタ６６ａは、有機ＥＬ素子６８への電流の供給を制御する電圧駆動の駆動素子であり、容量素子６５ａに保持された電圧に応じた電流を有機ＥＬ素子６８に供給することにより有機ＥＬ素子６８を発光させる。本実施の形態では、駆動トランジスタ６６ａを構成する薄膜トランジスタ（ＴＦＴ）はＮ型である。
　容量素子６５ａは、有機ＥＬ素子６８を発光させるために用いられる第１電圧を保持するための第１容量素子（表示用コンデンサ）の一例である。容量素子６５ａは、駆動トランジスタ６６ａの流す電流量を決める電圧を保持する。具体的には、容量素子６５ａの第１電極（節点Ｄ側とは反対の電極）は、駆動トランジスタ６６ａのソース電極（ＥＬカソード電源線８２側）と有機ＥＬ素子６８のアノードとの間に接続されている。容量素子６５ａの第２電極（節点Ｄ側の電極）は、駆動トランジスタ６６ａのゲート電極に接続されている。また、容量素子６５ａの第２電極は、スイッチ６１１を介して初期化電源線６１３（ＶＩＮＩ）とも接続される。
　本実施の形態では、容量素子６５ａは、表示パネル制御回路２の制御により、有機ＥＬ素子６８が発光する発光期間後の非発光期間において、容量素子６５ａが初期化される初期化期間後の第２期間に、容量素子６２が保持する第２電圧がコピーされ、第１電圧として保持する。
　容量素子６２は、容量素子６５ａが保持する第１電圧と異なる第２電圧であって容量素子６５ａが次に保持すべき電圧を保持するための第２容量素子（書き込み用コンデンサ）の一例である。容量素子６２は、容量素子６５ａが次に保持すべき電圧を一時的に保持するメモリの役割を果たす。具体的には、容量素子６２の第１電極（節点Ａ側の電極）は、スイッチ６１ａを介してソース信号線８８と接続されている。容量素子６２の第２電極（節点Ｂ側の電極）は、参照電圧ＶＲＥＦを供給する参照電源線８３（ＶＲＥＦ）とも接続されている。
　本実施の形態では、容量素子６２は、表示パネル制御回路２の制御により、有機ＥＬ素子６８が発光する発光期間中の第１期間に、第２電圧が書き込まれて、第２電圧を保持する。
　スイッチ６１ａは、データ信号電圧を供給するためのソース信号線８８（信号線）と容量素子６２の第１電極との導通および非導通を切り換える第１スイッチの一例である。
　スイッチ６３ａは、容量素子６２の第１電極と容量素子６５ａの第２電極との導通および非導通を切り換える第２スイッチの一例である。
　スイッチ６４ａは、参照電圧ＶＲＥＦを供給する参照電源線８３（ＶＲＥＦ）と容量素子６５ａの第２電極との導通および非導通を切り換える第３スイッチの一例である。
　スイッチ６７ａは、駆動トランジスタ６６ａのドレイン電極とＥＬアノード電源線８１（ＶＴＦＴ）との導通および非導通を切り換える第４スイッチの一例である。
　スイッチ６１１は、容量素子６５ａの第１電極および駆動トランジスタ６６ａのソース電極と初期化電源線６１３（ＶＩＮＩ）との導通および非導通を切り換える。具体的には、スイッチ６１１は、ドレインおよびソースの一方の端子が初期化電源線６１３（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が容量素子６５ａの第１電極および駆動トランジスタ６６ａのソース電極に接続され、ゲートがＩｎｉｔ線６１７に接続されている。換言すると、スイッチ６１１は、容量素子６５ａの第２電極および駆動トランジスタ６６ａのソース電極に対して初期化電圧ＶＩＮＩを与える機能を有する。
　スイッチ６１２は、参照電圧ＶＲＥＦ２を供給する参照電源線６１４（ＶＲＥＦ２）と駆動トランジスタ６６ａのゲート電極並びに容量素子６５ａの第２電極との導通および非導通を切り換える。具体的には、スイッチ６１２は、ドレインおよびソースの一方の端子が参照電源線６１４（ＶＲＥＦ２）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６６ａのゲート電極と容量素子６５ａの第２電極とに接続され、ゲートがゲート信号線８７ａに接続されている。換言すると、スイッチ６１２は、駆動トランジスタ６６ａのゲート電極および容量素子６５ａに参照電圧（ＶＲＥＦ２）を与えることでリセットさせる機能を有する。
　２－２．調整部の構成
　調整部７の構成は、実施の形態１の図４で示した構成と同様であるため、説明を省略し、実施の形態２に係る調整部７と画素回路６０Ａとの関係について説明する。
　図１１は、実施の形態２に係る調整部と画素回路との関係を示す図である。なお、図４および図１０と同様の要素には同一の符号を付しており、詳細な説明は省略する。
　すなわち、本実施の形態では、調整部７（電圧変更部７３）は、電圧算出部７２で算出された電圧値になるように、画素回路６０ｂのＥＬアノード電源線８１の電圧ＶＴＦＴ（電圧源７３ｂの電圧ＶＴＦＴ）を変更する。
　これにより、調整部７は、有機ＥＬ表示パネル６に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限（図５などを参照）を行うことができるので、有機ＥＬ素子６８の寿命の低下を抑制することができる。
　２－３．表示画素の動作
　本実施の形態では、表示画素は、図１０に示す画素回路６０Ａの構成を備えることより、輝度信号の書き込み処理と、有機ＥＬ素子の発光処理とを独立して行うことができる。具体的には、本実施の形態の表示画素すなわち図１０に示す画素回路６０Ａは、書き込み処理、リセット処理、コピー処理、電圧調整処理、および、発光処理を実行することで駆動される。
　図１２Ａ～図１２Ｈは、実施の形態１に係る画素回路の動作の一例を示す図である。図９Ａ～図９Ｅにはそれぞれ、第１書き込み処理、リセット処理、コピー処理（第２書き込み処理）、電圧調整処理、および、発光処理に対応する場面の動作が示されている。なお、図１０と同様の要素には同一の符号を付しており、詳細な説明は省略する。
　（書込み処理）
　図１２Ａは、書き込み処理の動作場面を示しており、容量素子６５ａの現在の映像信号電圧に応じて有機ＥＬ素子６８が発光されている発光期間中の第１期間に、容量素子６２に対し次の発光期間用の映像信号電圧（Ｖｓｉｇ）の書き込みが行われる書き込み処理の動作場面が示されている。
　図１２Ａに示すように、書き込み処理では、スイッチ６１ａおよびスイッチ６７ａが導通状態（オン状態）、スイッチ６３ａ、スイッチ６４ａ、スイッチ６１１およびスイッチ６１２が非導通状態（オフ状態）となっている。このように各スイッチを設定することで、有機ＥＬ素子６８を現在の映像信号電圧に応じた発光をさせながら、容量素子６２に次の映像信号電圧（Ｖｓｉｇ）を書き込むことができる。以上の動作は、画面の上端の画素行から下端の画素行に順次実施される。つまりゲートドライバ回路３はシフト動作し、映像信号を印加する画素行位置を順次選択する動作を実施する。
　このように、本実施の形態に係る画素回路６０Ａによれば、有機ＥＬ素子６８が発光中であっても、次の映像信号電圧（映像データ）を画素回路６０Ａの容量素子６２に書き込むことができる。
　（リセット処理）
　図１２Ｂ～図１２Ｅは、リセット処理の動作場面を示しており、有機ＥＬ素子６８が発光後の非発光期間中に実行される。非発光期間とは、ブランキング期間が例示される。つまり、図１２Ｂ～図１２Ｅに示すようにスイッチを切り替えることで、容量素子６５ａと駆動トランジスタ６６ａとのリセット処理が行われる。
　具体的には、まず図１２Ｂに示すように、スイッチ６１ａ、スイッチ６３ａ、スイッチ６４ａ、スイッチ６７ａを非導通状態（オフ状態）とし、スイッチ６１１およびスイッチ６１２を導通状態（オン状態）とする。これにより、節点Ｄの電位が参照電源線６１４の電圧ＶＲＥＦ２に設定される。ここで、スイッチ６１１が導通状態であるから、節点Ｄの電位は初期化電源線６１３の電圧ＶＩＮＩに設定されている。すなわち、駆動トランジスタ６６ａは、参照電源線６１４の電圧ＶＲＥＦ２及び初期化電源線６１３の電圧ＶＩＮＩが印加される。
　次に、図１２Ｃに示すように、図１２Ｂに示す状態から、スイッチ６１１を非導通状態（オフ状態）にする。すなわち、スイッチ６１ａ、スイッチ６３ａ、スイッチ６４ａ、スイッチ６７ａを非導通状態（オフ状態）とし、スイッチ６１２を導通状態（オン状態）とした上程で、スイッチ６１１を非導通状態（オフ状態）にする。
　このように、スイッチ６１１を非導通とする期間を設けることにより、ＥＬアノード電源線８１と初期化電源線６１３との間に貫通電流が流れてしまうのを防止することができる。換言すると、図１２Ｃの状態に設定する期間がなければスイッチ６１１とスイッチ６７ａとが同時に導通状態となり、スイッチ６７ａ、駆動トランジスタ６６ａ、および、スイッチ６１１を介して、ＥＬアノード電源線８１と初期化電源線６１３との間に貫通電流が流れてしまう可能性がある。そのため、図１２Ｃに示す期間を設けることにより貫通電流が流れてしまうのを防止する。
　次に、図１２Ｄに示すように、図１２Ｃに示す状態から、スイッチ６７ａを導通状態（オン状態）にした後、スイッチ６１２を非導通状態（オフ状態）にする。これにより、駆動トランジスタ６６ａのゲート電極に参照電源線６１４の参照電圧（ＶＲＥＦ２）を入力した状態で、スイッチ６７ａを導通状態（オン状態）にすることで、駆動トランジスタ６６ａの閾値補償動作を行うことができ、スイッチ６１２を非導通状態（オフ状態）とすることで閾値補償動作を終了させることができる。
　次に、図１２Ｅに示すように、図１２Ｄに示す状態から、スイッチ６７ａを非導通状態（オフ状態）にし、その後、スイッチ６４ａを導通状態（オン状態）にする。容量素子６２は、次の映像信号電圧（Ｖｓｉｇ）が保持されている状態で、スイッチ６４ａが導通状態（オン状態）にされるので、容量素子６５ａの第２電極に参照電源線８３の電圧ＶＲＥＦが入力される。これにより、容量素子６５ａがリセット（初期化）される。
　（コピー処理）
　図１２Ｆは、コピー処理の動作場面を示しており、非発光期間中でリセット処理後の第２期間に実行される。つまり、図１２Ｆに示すように、コピー処理は、非発光期間中でリセット処理後の第２期間に、容量素子６２が保持されている次の映像信号電圧（Ｖｓｉｇ）を容量素子６５ａにコピーする処理である。
　本実施の形態では、スイッチ６７ａが非導通状態（オフ状態）されている非発光期間中で、リセット処理が実行された後の第２期間で、スイッチ６１ａ、スイッチ６３ａ、スイッチ６７ａ、スイッチ６１１およびスイッチ６１２を非導通状態（オフ状態）に維持しつつ、スイッチ６３ａを導通状態（オン状態）とする。これにより、容量素子６２の第１電極と容量素子６５ａの第２電極とが接続され、容量素子６２に保持されている次の映像信号電圧（Ｖｓｉｇ）を容量素子６５ａにコピーする（書き込む）ことができる。
　（電圧調整処理）
　図１２Ｇは、調整部７により所定の電圧（アノード電圧）が調整される電圧調整処理の動作場面を示している。つまり、図１２Ｇに示すように、電圧調整処理は、非発光期間中に、ＥＬアノード電源線８１のアノード電圧（電圧源７３ｂの電圧ＶＴＦＴ）を調整する処理である。
　図１２Ｇでは、電圧調整処理が、図１２Ｆに示すコピー処理と並行して実行されている場面を示しているが、それに限らない。スイッチ６７ａが非導通状態（オフ状態）である非発光期間中であればよい。
　ここで、調整部７は、サブフィールドまたは１フレームの表示データ信号Ｓ１から、有機ＥＬ表示パネル６に流れる電流を演算で求め、その結果から、アノード電圧を所定の電圧から低くなるように変更（調整）する。これにより、有機ＥＬ表示パネル６に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部７は、本実施の形態の画素回路６０Ａと組み合わされることにより映像の表示前である非発光期間中に、映像品質を低下させないで、オーバーロード制限であるカソード電圧の変更を行うことができる。
　リセット処理、コピー処理、電圧調整処理動作は、一例としてブランキング期間に実施される。これらの動作期間は、ゲートドライバ回路のシフト動作は停止している。また、これらの動作は、表示画面の全画素に同時に実施される。
　（発光処理）
　図１２Ｈは、発光処理の動作場面を示しており、有機ＥＬ素子６８の発光が行われる。
　本実施の形態では、スイッチ６７ａのみを導通状態（オン状態）にする。これにより、有機ＥＬ素子６８を、容量素子６５ａに保持された次の映像信号電圧（Ｖｓｉｇ）に応じて発光させることができる。
　以上のようにして、書き込み処理、リセット処理、コピー処理、電圧調整処理および発光処理を繰り返し実行することで、本実施の形態の複数の表示画素に、映像（例えば、動画）を表示させることができる。
　なお、発光処理において、有機ＥＬ表示パネル６に構成されるすべての表示画素について、同時にスイッチ６７を非導通状態（オフ状態）から導通状態（オン状態）にすることで、フレーム表示の切り替えを全ての表示画素で同時に実行することができる。つまり、現在の映像信号電圧による表示と、次の映像信号電圧による表示とを混在させないで表示させることができる。
　２－４．効果
　以上、本実施の形態の有機ＥＬ表示装置１によれば、有機ＥＬ素子６８の寿命の低下を抑制することができる。
　具体的には、本実施の形態における有機ＥＬ表示装置１は調整部７を備え、かつ、データ信号電圧の書き込みと映像の表示とを独立して行える。これにより、映像品質を低下させることなく、有機ＥＬパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機ＥＬ素子６８の寿命の低下を抑制することができる。
　ここで、調整部７は、サブフィールドまたは１フレームの表示データ信号Ｓ１から、有機ＥＬ表示パネル６に流れる電流を演算で求め、その結果から、カソード電圧を所定の電圧から低くなるように変更する。これにより、有機ＥＬ表示パネル６に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部７は、映像の表示前である非発光期間中に、オーバーロード制限であるアノード電圧の変更を行えるので、映像品質を低下させないという効果を奏する。
　さらに、本実施の形態の有機ＥＬ表示装置１によれば、オーバーロード制限を行うことができるので、有機ＥＬ表示パネル６の冷却のために放熱機構を必要とせず、有機ＥＬ表示パネル６の薄型化を実現できるという効果も奏する。
　（変形例）
　実施の形態１および２では、有機ＥＬ表示装置１は、映像信号を、１フレーム期間で一枚のフレームで表現するとして説明したが、それに限らない。有機ＥＬ表示装置１は、１フレーム期間を複数のサブフィールド期間（サブフレーム期間）に分割した複数のサブフィールドを用いて映像信号を表現するとしてもよい。換言すると、有機ＥＬ素子６８が発光される発光期間（第１発光期間）と、有機ＥＬ素子６８が次に発光される発光期間（第２発光期間）との間の期間は、１フレーム期間であってもよいし、サブフィールド期間（フレーム期間）であってもよい。
　図１３は、変形例１に係る１フレームが複数のサブフィールドで構成される場合を概念的に示す図である。すなわち、本変形例では、１フレームが複数のサブフィールド（サブフレーム）を重畳して表現されるとしてもよい。１フレーム期間中に、各サブフレーム期間で表示画素全体を例えば輝度値に応じて点灯させることで、各サブフィールド期間の輝度が重畳されるので、１フレーム期間中の所望の輝度を得ることができる。なお、表示画素全体は、サブフィールド期間で輝度値に応じて点灯される場合に限られない。１フレーム期間の総輝度値を各サブフィールド期間に均等に配分するとしてもよいし、ＰＤＰ（Plasma Display Panel）のフィールド駆動のように、１フレーム期間の総輝度値のうちの上位ビット～下位ビットのそれぞれを配分するとしてもよい。つまり、各サブフィールド期間の輝度値が重畳されて１フレーム期間の総輝度値となれば配分方法は問わない。
　たとえば、１フレームの映像信号を、複数のサブフィールドに分解し、各サブフィールドは、輝度（明るさ）で区分することが例示される。映像データの上位ビット～下位ビット等でサブフィールドに区分してもよいことは言うまでもない。たとえば、映像信号が８ビットの場合、８つのサブフィールドから１フレームを構成する。ソースドライバＩＣは、各サブフィールドにおいて、ビットに重みづけを行った電圧値をソース信号線に出力する。この場合、各画素行の指標値は、ビット“１”の個数を求めることにより取得することができる。
　図１４は、変形例１に係る複数のサブフィールドで構成されるフレームの一例を示す図である。図１４では、サブフィールド毎の表示画面が示されており、５枚のサブフィールドを構成する場合の例が示されている。
　具体的には、本開示の有機ＥＬ表示装置では、図３または図１４に示す画素回路６０または画素回路６０Ａを備えることで、輝度信号の書き込みと映像の表示とを独立して行えるので、サブフィールド毎に映像を表示する場合でも、１画面上に２つのサブフィールドの映像が混在して表示されることなく映像を表示することができる。つまり、１画面上にサブフィールドを表示中に、次の映像信号電圧を書き込み、保持させることができるので、次の映像を表示する場合には、一括に画面を切り替えて表示することができる。
　それにより、従来のように２つのサブフィールドがばらばらに混在して表示され映像品質が低下してしまうことがなくなり、映像品質を向上させることができるだけでなく、有機ＥＬ表示装置１の有機ＥＬ表示パネル６の発熱量を低減することできる。
　（変形例２）
　なお、変形例１では、１フレームを複数のサブフレームで構成する場合について説明したが、それに限らない。図１５に示すように各画素の階調（輝度）を複数のサブフィールド（サブフレーム）に分割して表現するとしてもよい。
　（他の実施の形態）
　以上、有機ＥＬ表示装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。
　本発明は、有機ＥＬ表示装置およびその駆動方法に利用でき、特に、例えば図１６に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
　１　　有機ＥＬ表示装置
　２　　表示パネル制御回路
　３、３０、３１　　ゲートドライバＩＣ（回路）
　５　　ソースドライバＩＣ（回路）
　６　　有機ＥＬ表示パネル
　７　　調整部
　６０、６０Ａ、６０ａ、６０ｂ　　画素回路
　６１、６１ａ、６３、６３ａ、６４、６４ａ、６７、６７ａ、６１１、６１２　　スイッチ
　６２、６５、６５ａ　　容量素子
　６６、６６ａ　　駆動トランジスタ
　６８　　有機ＥＬ素子
　７１　　電流演算部
　７２　　電圧算出部
　７３　　電圧変更部
　７３ａ、７３ｂ　　電圧源
　８１　　ＥＬアノード電源線
　８２　　ＥＬカソード電源線
　８３、６１４　　参照電源線
　８４、８４ａ、８５、８５ａ、８６、８６ａ、８７、８７ａ　　ゲート信号線
　８８　　ソース信号線
　６１３　　初期化電源線
　６１６　　制御線
　６１７　　Ｉｎｉｔ線
　７１１　　第１電流値算出部
　７１２　　第２電流値算出部
　７１３　　第３電流値算出部
　７１４、７１５、７１６　　重み付け部
　７１７　　加算部

Claims (9)

  1. 　マトリクス状に配置された複数の表示画素と、
    　前記複数の表示画素に接続される電源線に印加される所定電圧を調整する調整部とを備え、
    　前記複数の表示画素の各々は、
    　発光素子と、
    　前記発光素子を発光させるために用いられる第１電圧を保持するための第１容量素子と、
    　前記第１容量素子に保持された第１電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、
    　前記第１容量素子が保持する第１電圧と異なる第２電圧であって前記第１容量素子が次に保持すべき電圧を保持するための第２容量素子と、を有し、
    　前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、
    　前記調整部は、
    　前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整する、
    　有機ＥＬ表示装置。
  2. 　さらに、前記複数の表示画素の各々を制御する制御部を備え、
    　前記制御部は、前記複数の表示画素それぞれにおいて、
    　前記発光素子が発光される発光期間中の第１期間に、前記第２容量素子に前記第２電圧を保持させ、
    　前記発光期間後の非発光期間において、前記第１容量素子が初期化される初期化期間後の第２期間に、前記第２容量素子が保持する前記第２電圧を前記第１容量素子にコピーすることで前記第１容量素子に第１電圧として保持させ、
    　前記調整部は、
    　前記第２電圧に応じた電流の総和値が閾値以上のとき、前記非発光期間中に、前記電源線に印加される電圧を前記所定電圧より低くなるように調整する、
    　請求項１に記載の有機ＥＬ表示装置。
  3. 　前記有機ＥＬ表示装置は、映像信号の１フレーム期間を複数のサブフレーム期間に分割して映像を表示し、
    　前記発光素子が発光される発光期間と、前記発光素子が次に発光される発光期間との間は、前記サブフレーム期間に対応する、
    　請求項１または２に記載の有機ＥＬ表示装置。
  4. 　前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記第２電圧に応じた電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるよう、所定時間かけて線形変化させることにより調整する、
    　請求項１～３のいずれか１項に記載の有機ＥＬ表示装置。
  5. 　前記駆動トランジスタがＰ型である場合、
    　前記駆動トランジスタは、ドレイン電極が前記第１容量素子の第１電極と接続し、ゲート電極が前記第１容量素子の第２電極と接続し、ソース電極が前記発光素子のアノードと接続し、
    　前記電源線は、前記発光素子のカソードに接続される、
    　請求項１～４のいずれか１項に記載の有機ＥＬ表示装置。
  6. 　前記複数の表示画素の各々は、さらに、
    　データ信号電圧を供給するための信号線と前記第２容量素子の第１電極との導通および非導通を切り換える第１スイッチと、
    　前記第２容量素子の前記第１電極と前記第１容量素子の前記第２電極との導通および非導通を切り換える第２スイッチと、
    　参照電圧を供給するための参照電源線と前記第１容量素子の前記第２電極との導通および非導通を切り換える第３スイッチと、
    　前記駆動トランジスタのソース電極と前記発光素子のアノードとの導通および非導通を切り換える第４スイッチとを備え、
    　前記参照電源線は、前記第２容量素子の第２電極とも接続され、
    　前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチは、Ｐ型のトランジスタである、
    　請求項５に記載の有機ＥＬ表示装置。
  7. 　前記駆動トランジスタがＮ型である場合、
    　前記電源線は、前記駆動トランジスタのドレイン電極に接続され、
    　前記駆動トランジスタは、ソース電極が前記第１容量素子の第１電極および前記発光素子のアノードと接続し、かつ、ゲート電極が前記第１容量素子の第２電極と接続する、
    　請求項１～４のいずれか１項に記載の有機ＥＬ表示装置。
  8. 　前記複数の表示画素の各々は、さらに、
    　データ信号電圧を供給するための信号線と前記第２容量素子の第１電極との導通および非導通を切り換える第１スイッチと、
    　前記第２容量素子の前記第１電極と前記第１容量素子の前記第２電極との導通および非導通を切り換える第２スイッチと、
    　参照電圧を供給するための参照電源線と前記第１容量素子の前記第２電極との導通および非導通を切り換える第３スイッチと、
    　前記駆動トランジスタのドレイン電極と前記電源線との導通および非導通を切り換える第４スイッチとを備え、
    　前記参照電源線は、前記第２容量素子の第２電極とも接続され、
    　前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチは、Ｎ型のトランジスタである、
    　請求項７に記載の有機ＥＬ表示装置。
  9. 　マトリクス状に配置された複数の表示画素を備える有機ＥＬ表示装置の駆動方法であって、
    　前記有機ＥＬ表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続され所定電圧が印加される電源線と、を備え、
    　前記複数の表示画素の各々は、
    　発光素子と、
    　前記発光素子を発光させるために用いられる第１電圧を保持するための第１容量素子と、
    　前記第１容量素子に保持された第１電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、
    　前記第１容量素子が保持する第１電圧と異なる第２電圧であって前記第１容量素子が次に保持すべき電圧を保持するための第２容量素子と、を有し、
    　前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、
    　前記駆動方法は、
    　前記複数の表示画素それぞれにおける発光素子に前記第２電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整し、
    　前記駆動トランジスタに、前記第１容量素子に保持させた前記第２電圧に応じた電流を前記発光素子に供給させる、
    　有機ＥＬ表示装置の駆動方法。
PCT/JP2014/006372 2014-01-27 2014-12-22 有機ｅｌ表示装置および駆動方法 Ceased WO2015111118A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015558617A JP6248352B2 (ja) 2014-01-27 2014-12-22 有機ｅｌ表示装置および駆動方法
US15/114,530 US9928781B2 (en) 2014-01-27 2014-12-22 Organic EL display device and driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-012480 2014-01-27
JP2014012480 2014-01-27

Publications (1)

Publication Number Publication Date
WO2015111118A1 true WO2015111118A1 (ja) 2015-07-30

Family

ID=53680955

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006372 Ceased WO2015111118A1 (ja) 2014-01-27 2014-12-22 有機ｅｌ表示装置および駆動方法

Country Status (3)

Country Link
US (1) US9928781B2 (ja)
JP (1) JP6248352B2 (ja)
WO (1) WO2015111118A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819030A (zh) * 2016-09-14 2018-03-20 株式会社东芝 氧化物半导体、半导体装置、半导体存储装置及固体摄像装置
JP2018105917A (ja) * 2016-12-22 2018-07-05 株式会社Ｊｏｌｅｄ 表示パネルおよび表示装置
WO2018164105A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 駆動装置および表示装置
JP2019165130A (ja) * 2018-03-20 2019-09-26 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
KR20210005410A (ko) * 2019-07-04 2021-01-14 삼성디스플레이 주식회사 표시장치 및 표시장치의 작동방법
JP2022088426A (ja) * 2018-03-20 2022-06-14 株式会社ジャパンディスプレイ 光センサー装置
JP2023014005A (ja) * 2021-07-16 2023-01-26 シャープ株式会社 表示装置
JP2025087721A (ja) * 2018-05-08 2025-06-10 アップル インコーポレイテッド 画素内メモリディスプレイ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232590B2 (ja) * 2014-01-09 2017-11-22 株式会社Ｊｏｌｅｄ 表示装置および表示方法
KR20160123452A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102460685B1 (ko) 2016-01-18 2022-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
US10810931B2 (en) * 2018-08-07 2020-10-20 The Goodyear Tire & Rubber Company Discrete LED display control
CN109285503B (zh) * 2018-11-13 2023-06-30 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法
CN113781943B (zh) * 2021-08-06 2023-09-22 武汉天马微电子有限公司 显示基板、显示面板、显示装置及电压调整方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330421A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 表示装置及び表示制御方法
JP2004252216A (ja) * 2003-02-20 2004-09-09 Hitachi Ltd 自発光型表示装置とその駆動方法
WO2009017156A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置、画像表示装置の制御方法、画像表示装置の調整システム
WO2011077718A1 (ja) * 2009-12-24 2011-06-30 パナソニック株式会社 画像表示装置、画像表示回路および画像表示方法
WO2011104965A1 (ja) * 2010-02-24 2011-09-01 シャープ株式会社 立体映像表示装置、立体映像表示システム、および立体映像表示装置の駆動方法
JP2012083728A (ja) * 2010-09-14 2012-04-26 Semiconductor Energy Lab Co Ltd 入出力装置の駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150107A (ja) 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP2004138830A (ja) * 2002-10-17 2004-05-13 Kodak Kk 有機ｅｌ表示装置
JP4055679B2 (ja) 2003-08-25 2008-03-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007156045A (ja) 2005-12-05 2007-06-21 Sony Corp 自発光表示装置、消費電力検出装置及びプログラム
US20080048951A1 (en) * 2006-04-13 2008-02-28 Naugler Walter E Jr Method and apparatus for managing and uniformly maintaining pixel circuitry in a flat panel display
KR20110011592A (ko) 2008-05-28 2011-02-08 파나소닉 주식회사 표시 장치, 표시 장치의 제조 방법 및 제어 방법
US8922541B2 (en) 2011-11-24 2014-12-30 Panasonic Corporation Method of driving display device
KR101970564B1 (ko) * 2012-11-30 2019-08-13 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 전류 제어 방법 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330421A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 表示装置及び表示制御方法
JP2004252216A (ja) * 2003-02-20 2004-09-09 Hitachi Ltd 自発光型表示装置とその駆動方法
WO2009017156A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置、画像表示装置の制御方法、画像表示装置の調整システム
WO2011077718A1 (ja) * 2009-12-24 2011-06-30 パナソニック株式会社 画像表示装置、画像表示回路および画像表示方法
WO2011104965A1 (ja) * 2010-02-24 2011-09-01 シャープ株式会社 立体映像表示装置、立体映像表示システム、および立体映像表示装置の駆動方法
JP2012083728A (ja) * 2010-09-14 2012-04-26 Semiconductor Energy Lab Co Ltd 入出力装置の駆動方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819030B (zh) * 2016-09-14 2021-08-13 株式会社东芝 氧化物半导体、半导体装置、半导体存储装置及固体摄像装置
CN107819030A (zh) * 2016-09-14 2018-03-20 株式会社东芝 氧化物半导体、半导体装置、半导体存储装置及固体摄像装置
JP2018105917A (ja) * 2016-12-22 2018-07-05 株式会社Ｊｏｌｅｄ 表示パネルおよび表示装置
WO2018164105A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 駆動装置および表示装置
US11328655B2 (en) 2017-03-06 2022-05-10 Sony Semiconductor Solutions Corporation Drive device and display apparatus
JPWO2018164105A1 (ja) * 2017-03-06 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 駆動装置および表示装置
US20220077344A1 (en) * 2018-03-20 2022-03-10 Japan Display Inc. Light sensor circuit, light sensor device, and display device
JP2022088426A (ja) * 2018-03-20 2022-06-14 株式会社ジャパンディスプレイ 光センサー装置
CN111868940A (zh) * 2018-03-20 2020-10-30 株式会社日本显示器 光传感器电路、光传感器装置及显示装置
US11189745B2 (en) * 2018-03-20 2021-11-30 Japan Display Inc. Light sensor circuit, light sensor device, and display device
WO2019181558A1 (ja) * 2018-03-20 2019-09-26 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
JP7039346B2 (ja) 2018-03-20 2022-03-22 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
JP2019165130A (ja) * 2018-03-20 2019-09-26 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
US11973161B2 (en) 2018-03-20 2024-04-30 Japan Display Inc. Photo sensor device
CN111868940B (zh) * 2018-03-20 2023-12-08 株式会社日本显示器 光传感器电路、光传感器装置及显示装置
US11575062B2 (en) 2018-03-20 2023-02-07 Japan Display Inc. Light sensor circuit, light sensor device, and display device
JP7326518B2 (ja) 2018-03-20 2023-08-15 株式会社ジャパンディスプレイ 光センサー装置
JP2025087721A (ja) * 2018-05-08 2025-06-10 アップル インコーポレイテッド 画素内メモリディスプレイ
KR20210005410A (ko) * 2019-07-04 2021-01-14 삼성디스플레이 주식회사 표시장치 및 표시장치의 작동방법
KR102727500B1 (ko) * 2019-07-04 2024-11-11 삼성디스플레이 주식회사 표시장치 및 표시장치의 작동방법
JP2023014005A (ja) * 2021-07-16 2023-01-26 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
JPWO2015111118A1 (ja) 2017-03-23
US20160343305A1 (en) 2016-11-24
JP6248352B2 (ja) 2017-12-20
US9928781B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
JP6248352B2 (ja) 有機ｅｌ表示装置および駆動方法
TWI409752B (zh) Display device and image signal processing method
JP4839352B2 (ja) 有機電界発光表示装置
US8872842B2 (en) Display device and electronics apparatus
KR102431363B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
KR101065321B1 (ko) 유기전계발광 표시장치 및 그 구동방법
TWI633529B (zh) 顯示器、顯示器驅動電路、顯示器驅動方法及電子設備
WO2016127639A1 (zh) 像素电路的驱动方法及其驱动装置
KR20110139764A (ko) 커패시터 결합된 발광 컨트롤 트랜지스터를 이용한 디스플레이 디바이스
US20090140957A1 (en) Pixel and organic light emitting display using the same
US10056040B2 (en) Display apparatus and display method
CN112233620A (zh) 一种显示基板及其驱动方法、显示装置
KR20110085776A (ko) 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
JP2016009156A (ja) ゲートドライバ回路およびｅｌ表示装置
JPWO2015001709A1 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
KR100659155B1 (ko) 전류 피드백형 ａｍｏｌｅｄ 구동 회로
TW201220278A (en) Organic light emitting diode displays
US8314758B2 (en) Display device
US20150070377A1 (en) Image signal processing circuit, image signal processing method and display apparatus
JP4569107B2 (ja) 表示装置及び表示装置の駆動方法
KR102478679B1 (ko) 전계발광 표시장치
KR20170049788A (ko) 백색 서브 픽셀을 가지는 표시장치와 그 구동 방법
JP6291670B2 (ja) 表示装置および表示方法
JP2004004801A (ja) 電流出力型駆動装置、表示装置、およびテレビ
JP2016012073A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14879844

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015558617

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15114530

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14879844

Country of ref document: EP

Kind code of ref document: A1