WO2019181558A1 - 光センサー回路、光センサー装置、および、表示装置 - Google Patents

光センサー回路、光センサー装置、および、表示装置 Download PDF

Info

Publication number
WO2019181558A1
WO2019181558A1 PCT/JP2019/009306 JP2019009306W WO2019181558A1 WO 2019181558 A1 WO2019181558 A1 WO 2019181558A1 JP 2019009306 W JP2019009306 W JP 2019009306W WO 2019181558 A1 WO2019181558 A1 WO 2019181558A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching transistor
transistor
gate
light receiving
period
Prior art date
Application number
PCT/JP2019/009306
Other languages
English (en)
French (fr)
Inventor
将志 津吹
綱島　貴徳
真里奈 塩川
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to CN201980020363.2A priority Critical patent/CN111868940B/zh
Publication of WO2019181558A1 publication Critical patent/WO2019181558A1/ja
Priority to US17/024,725 priority patent/US11189745B2/en
Priority to US17/527,192 priority patent/US11575062B2/en
Priority to US18/091,388 priority patent/US11973161B2/en
Priority to US18/597,953 priority patent/US20240213393A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G06F1/1605—Multimedia displays, e.g. with integrated or attached speakers, cameras, microphones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/1016—Devices sensitive to infrared, visible or ultraviolet radiation comprising transparent or semitransparent devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Definitions

  • the present invention relates to an optical sensor circuit, and is particularly applicable to an optical sensor circuit, an optical sensor device, and a display device using an oxide semiconductor transistor.
  • Patent Document 1 JP 2011-243950 A (Patent Document 1) and JP 2009-182194 A (Patent Document 2) have been proposed as an optical sensing circuit or an optical sensor element using an oxide semiconductor transistor.
  • An oxide semiconductor transistor has a deterioration mode called optical negative bias deterioration in which a threshold voltage greatly fluctuates when a negative bias is applied while irradiating light.
  • optical negative bias deterioration in which a threshold voltage greatly fluctuates when a negative bias is applied while irradiating light.
  • the oxide semiconductor transistor is irradiated with light, the drain current decreases very slowly even if the light irradiation is stopped. Therefore, there is a problem that it is difficult to use an oxide semiconductor transistor for an optical sensor element.
  • An object of the present invention is to provide an optical sensor circuit using an oxide semiconductor transistor capable of performing a stable operation.
  • the optical sensor circuit includes a light receiving transistor, a first switching transistor, a second switching transistor, and a capacitive element.
  • the light receiving transistor includes a gate connected to the first wiring, a source connected to the second wiring, and a drain.
  • the first switching transistor includes a gate connected to a third wiring, a source connected to a fourth wiring, and a drain connected to the drain of the light receiving transistor.
  • the capacitive element includes a first terminal connected to the drain of the light receiving transistor and a second terminal connected to the source of the first switching transistor.
  • the second switching transistor includes a gate connected to a gate line, a source connected to a signal line, and a drain connected to the first terminal of the capacitor.
  • Each of the light receiving transistor, the first switching transistor, and the second switching transistor includes an oxide semiconductor layer as a channel layer.
  • the photosensor device includes the plurality of gate lines, the plurality of signal lines, and the plurality of gate lines and the plurality of signal lines so that one photosensor circuit is connected to one gate line and one signal line.
  • Each of the plurality of photosensor circuits includes a light receiving transistor, a first switching transistor, a second switching transistor, and a capacitive element.
  • the light receiving transistor includes a gate connected to the first wiring, a source connected to the second wiring, and a drain.
  • the first switching transistor includes a gate connected to a third wiring, a source connected to a fourth wiring, and a drain connected to the drain of the light receiving transistor.
  • the capacitive element has a first terminal connected to the drain of the light receiving transistor and a second terminal connected to the source of the first switching transistor.
  • the second switching transistor includes a gate connected to a corresponding gate line, a source connected to a corresponding signal line, and a drain connected to the first terminal of the capacitive element.
  • Each of the light receiving transistor, the first switching transistor, and the second switching transistor includes an oxide semiconductor layer as a channel layer.
  • the display device has a display panel having a display area.
  • the display area includes display pixels and a photosensor circuit.
  • the photosensor circuit includes a light receiving transistor, a first switching transistor, a second switching transistor, and a capacitive element.
  • the light receiving transistor includes a gate connected to the first wiring, a source connected to the second wiring, and a drain.
  • the first switching transistor includes a gate connected to a third wiring, a source connected to a fourth wiring, and a drain connected to the drain of the light receiving transistor.
  • the capacitive element includes a first terminal connected to the drain of the light receiving transistor and a second terminal connected to the source of the first switching transistor.
  • the second switching transistor includes a gate connected to a gate line, a source connected to a signal line, and a drain connected to the first terminal of the capacitor.
  • Each of the light receiving transistor, the first switching transistor, and the second switching transistor includes an oxide semiconductor layer as a channel layer.
  • FIG. 2 is a cross-sectional view schematically illustrating an exemplary structure of the light receiving transistor in FIG. 1.
  • FIG. 2 is a cross-sectional view schematically illustrating an exemplary structure of the switching transistor of FIG. 1. It is a figure which shows the characteristic of the drain current of the light reception transistor when there is no light irradiation. It is a figure which shows the characteristic of the drain current of a light reception transistor in case there exists light irradiation.
  • It is a circuit diagram explaining the example of an example structure of the optical sensor circuit which concerns on an Example. It is a block diagram which shows the example whole structure of the optical sensor apparatus which concerns on an Example.
  • FIG. 12 is a diagram exemplarily showing a gate bias potential (Vg) of a gate electrode of an oxide semiconductor transistor when a reset pulse is applied in FIG. 12 is a diagram exemplarily showing a drain bias potential (Vd) of a drain electrode of an oxide semiconductor transistor when a reset pulse is applied in FIG. 11 is a plan view conceptually showing a display device according to application example 1.
  • Vg gate bias potential
  • Vd drain bias potential
  • FIG. 12 is a plan view conceptually showing a display device according to application example 2.
  • FIG. It is a top view which shows notionally the display apparatus which concerns on a modification.
  • FIG. 1 is a cross-sectional view schematically illustrating an exemplary structure of an oxide semiconductor transistor used in the photosensor device according to the example.
  • FIG. 2 is a cross-sectional view schematically illustrating an exemplary structure of the light receiving transistor 101 of FIG.
  • FIG. 3 is a cross-sectional view schematically illustrating an exemplary structure of the switching transistor 102 of FIG.
  • the optical sensor device 1 includes a plurality of optical sensor circuits SC.
  • one light receiving transistor 101, one switching transistor 102, and capacitive element 103 that are used in each photosensor circuit SC are illustrated. Both the light receiving transistor 101 and the switching transistor 102 are configured using oxide semiconductor transistors.
  • the light receiving transistor 101 includes a gate electrode 12b, an oxide semiconductor layer 14b, a drain electrode 15b, and a source electrode 15c. That is, the light receiving transistor 101 is a lower gate structure in which the gate electrode 12b is provided below the oxide semiconductor layer 14b, that is, a bottom gate type three-terminal (gate, source, and drain) element. It has a bottom gate / top contact structure (called an inverted stagger structure).
  • the switching transistor 102 includes a gate electrode 12a, an oxide semiconductor 14a, a source electrode 15a and a drain electrode 15b, and a back gate electrode 17. That is, the switching transistor 102 is a bottom-gate type four-terminal (gate, source, drain, and back gate) element, and has a configuration in which the back gate electrode 17 is provided in an inverted staggered structure.
  • the switching transistor 102 may be a dual gate drive that drives the gate electrode 12 a and the back gate electrode 17.
  • the switching transistor 102 may have a configuration in which the back gate electrode 17 is connected to the source electrode 15a.
  • the switching transistor 102 is not limited to the bottom gate type configuration, and may have a top gate type configuration.
  • the upper gate structure is a structure in which the gate electrode 12a is provided above the oxide semiconductor 14a.
  • the capacitive element 103 includes a gate electrode 12c, a source or drain electrode 15d, and a gate insulating film 13.
  • the capacitor 103 is not limited to this structure, and can include the gate electrode 12c, the oxide semiconductor layer provided simultaneously with the oxide semiconductor layers 14a and 14b, and the gate insulating film 13. Further, the capacitor 103 can be constituted by the source or drain electrode 15 d, a metal layer provided simultaneously with the back gate electrode 17, and the insulating layer 16.
  • the oxide semiconductor layers 14a and 14b constitute channel layers (active layers) of the oxide semiconductor transistors (101 and 102), and the material thereof can include an oxide semiconductor material such as a ZnO-based material.
  • the ZnO-based material may include, for example, ZnO, or at least one material selected from Hf, Y, Ta, Zr, Ti, Cu, Ni, Cr, In, Ga, Al, Sn, and Mg Can also include a mixture or compound containing ZnO.
  • such a ZnO-based material can include ZnO, TaZnO, InZnO (IZO), and GaInZnO (Gallium Indium Zinc Oxide; GIZO).
  • Such an oxide semiconductor transistor can be used as the light receiving transistor 101 because the threshold voltage and the drain current change depending on the amount of incident light LIG.
  • the switching transistor 102 does not need to change the threshold voltage and the drain current depending on the amount of incident light LIG. Therefore, as shown in FIGS. 1 and 3, a gate is provided below the oxide semiconductor layer 14a.
  • An electrode 12a is provided, and a back gate electrode 17 is provided above the oxide semiconductor layer 14a.
  • the oxide semiconductor layer 14a of the switching transistor 102 is configured not to be irradiated with the incident light LIG. That is, the back gate electrode 17 has a function of blocking or blocking incident light LIG to the oxide semiconductor layer 14a.
  • the optical sensor device 1 includes a substrate 10, an insulating layer 11 provided entirely on the substrate 10, and gate electrodes 12 a, 12 b, 12 c partially provided on the insulating layer 11. And the insulating layer 11 and the gate insulating film 13 provided on the gate electrodes 12a, 12b, and 12c so as to cover the side surfaces and the upper surface of the gate electrodes 12a, 12b, and 12c.
  • the optical sensor device 1 further includes oxide semiconductor layers 14a and 14b partially provided on the gate insulating film 13, and source and drain electrodes provided so as to cover both sides of the oxide semiconductor layers 14a and 14b.
  • the optical sensor device 1 further includes a back gate electrode 17 partially provided on the transparent insulating layer 16 so as to cover the oxide semiconductor layer 14a, and the entire back gate electrode 17 and the transparent insulating layer 16.
  • a transparent insulating layer 20 as a protective film provided so as to cover the whole.
  • the wiring layer 19a is connected to the back gate electrode 17 via a via electrode
  • the wiring layer 19b is connected to the source electrode 15c via a via electrode.
  • the substrate 10 can use a general substrate material such as glass, silicon, or a resin substrate.
  • the insulating layer 11, the gate insulating film 13, the transparent insulating layer 16, the transparent insulating layer 18, and the transparent insulating layer 20 can be made of a silicon oxide film material.
  • the insulating layer 11, the gate insulating film 13, the transparent insulating layer 16, the transparent insulating layer 18, and the transparent insulating layer 20 can be formed by a CVD method.
  • the gate electrodes 12a, 12b, 12c, the source and drain electrodes 15a, 15b, 15c, 15d, the back gate electrode 17, and the wiring layers 19a, 19b can use a conductive metal or a conductive metal oxide.
  • the oxide semiconductor layers 14a and 14b can be formed by a sputtering method.
  • the gate electrodes 12a, 12b, and 12c, and the source and drain electrodes 15a, 15b, 15c, and 15d are transparent such as ITO. It can be made of a conductive material.
  • the back gate electrode 17 irradiates the oxide semiconductor layer 14a with the incident light LIG.
  • the back gate electrode 17 is preferably made of an opaque conductive material because it has a role of shielding or blocking light.
  • the gate electrode 12c blocks or blocks the irradiation of the incident light LIG to the oxide semiconductor layer 14a. Since it has a blocking function, the gate electrode 12c is preferably made of an opaque conductive material.
  • FIG. 4 is a diagram showing the drain current characteristics of the light receiving transistor 101 when there is no light irradiation.
  • FIG. 5 is a diagram showing the drain current characteristics of the light receiving transistor 101 when there is light irradiation. 4 and FIG. 5, the vertical axis indicates the drain current value of the light receiving transistor 101, and the horizontal axis indicates the gate voltage of the light receiving transistor 101. The characteristic indicated by the dotted line indicates the case where the drain voltage is 1V, and the characteristic indicated by the solid line indicates the case where the drain voltage is 10V.
  • the drain current is The value is very small, such as below the lower limit of measurement.
  • the drain current increases significantly as compared with FIG.
  • the value of the drain current of the light receiving transistor 101 in an off state (herein also referred to as an off current) is set as shown in FIGS. It can be used to determine the presence or absence of light irradiation.
  • an off current the value of the drain current of the light receiving transistor 101 in an off state
  • the signal ratio of the off-current of the light receiving transistor 101 in the presence or absence of light irradiation is large, it is possible to detect the presence or absence of light irradiation in a stable operation.
  • the oxide semiconductor transistor has a deterioration mode called optical negative bias deterioration in which the threshold voltage greatly fluctuates when a negative bias is applied while irradiating light.
  • optical negative bias deterioration in which the threshold voltage greatly fluctuates when a negative bias is applied while irradiating light.
  • the trade-off that the photodegradation is accelerated when the photosensitivity is increased is a problem.
  • the light-receiving transistor 101 since the off-state current of an oxide semiconductor transistor is very low, the light-receiving transistor 101 has a three-terminal structure, and the light-receiving transistor 101 is operated in an off region, so that a sufficient signal ratio of off-state current with and without light irradiation is obtained be able to.
  • the light irradiation amount between the two elements 101 and 102 can be controlled. Thereby, it is possible to detect the presence or absence of light irradiation with a stable operation.
  • the photodegradation of the oxide semiconductor transistor moves the threshold value in the negative direction. Therefore, when the oxide semiconductor transistor is turned off, the negative potential applied to the gate electrode is increased, thereby affecting the negative fluctuation of the threshold value. It is possible to make it difficult to receive.
  • FIG. 6 is a circuit diagram illustrating an exemplary configuration example of the optical sensor circuit according to the embodiment.
  • the optical sensor circuit SC includes a light receiving transistor 101 that is a light receiving element, a switching transistor 102, a switching transistor 104, and a capacitive element 103.
  • a reset circuit RS connected to the photosensor circuit SC is depicted.
  • the reset circuit RS includes a switching transistor 105.
  • each of the switching transistors 104 and 105 is formed of an oxide semiconductor transistor having a back gate electrode 17, similarly to the switching transistor 102 described with reference to FIGS. 1 and 3.
  • each of the switching transistors 102, 104, and 105 has a configuration in which the back gate electrode 17 is connected to the source electrode.
  • the switching transistor 102 may be referred to as a first switching transistor, the switching transistor 104 as a second switching transistor, and the switching transistor 105 as a third switching transistor.
  • the light receiving transistor 101 is connected to the gate connected to the wiring (first wiring) L1 to which the first gate control signal SVG is supplied and the wiring (second wiring) L2 to the wiring to which the first source control signal SVS is supplied.
  • the switching transistor 102 is connected to a gate connected to the wiring (third wiring) L3 to which the second gate control signal DCH is supplied and to a wiring (fourth wiring) L4 to which the second source control signal VR1 is supplied.
  • Capacitance element 103 has a first terminal connected to the drain of light-receiving transistor 101 and a second terminal connected to the source of switching transistor 102.
  • the switching transistor 104 has a gate connected to the gate line G1, a source connected to the signal line Sig1, and a drain connected to the first terminal of the capacitor 103.
  • the capacitor element 103 has a function of storing charges according to the amount of light irradiated when the light receiving transistor 101 is irradiated with the incident light LIG.
  • the charge stored in the capacitor 103 is read out to the signal line Sig1 through the source / drain path of the switching transistor 104 which is turned on when the gate line G1 is set to the selection level.
  • the reset circuit RS has a switching transistor 105.
  • the switching transistor 105 is connected to the gate connected to the wiring (fifth wiring) L5 to which the reset signal RST is supplied, the source connected to the wiring L4 to which the second source control signal VR1 is supplied, and the signal line Sig1. Drain.
  • the wiring L4 to which the second source control signal VR1 is supplied is connected to the second terminal of the capacitor 103 of each photosensor circuit SC when a plurality of photosensor circuits SC are provided.
  • FIG. 7 is a block diagram illustrating an exemplary overall configuration of the optical sensor device according to the embodiment.
  • FIG. 7 shows a plurality of wirings other than the light receiving transistor 101, the switching transistors 102 and 104, the capacitor 103, the gate line G, and the signal line S shown in FIG. L1-L4) are not described.
  • the photosensor device 1 is provided on, for example, a rectangular photosensor panel LPNL.
  • An array unit ARR is provided on the photosensor panel LPNL, and the array unit ARR includes a plurality of photosensor circuits (SC11, SC12,...) Arranged in a matrix such as m rows and n columns, for example. , SCmn).
  • m gate lines G (G1, G2, G3,..., Gm) are provided, and n signal lines S (Sig1, Sig2, Sig3,. ., Sign).
  • Photosensor circuits SC11, SC12, SC13,. . . , SC1n is connected to the gate line G1
  • the optical sensor circuits SC21, SC22, SC23,. . . , SC2n is connected to the gate line G2
  • the optical sensor circuits SC31, SC32, SC33,. . . , SC3n is connected to a gate line G3.
  • a plurality of photosensor circuits arranged in corresponding rows are connected to the other gate lines.
  • the optical sensor circuits SC11, SC21, SC31,. . . , SCm1 is connected to the signal line Sig1
  • the optical sensor circuits SC12, SC22, SC32,. . . , SCm2 is connected to the signal line Sig2
  • the optical sensor circuits SC13, SC23, SC33,. . . , SCm3 is connected to a signal line Sig3.
  • a plurality of photosensor circuits arranged in corresponding columns are connected to the other signal lines.
  • the plurality of photosensor circuits are connected to the plurality of gate lines and the plurality of signal lines so that one photosensor circuit is connected to one gate line and one signal line. Is done.
  • a reset circuit RS1, RS2, RS3,. . . RSn there are a plurality of reset circuits RS1, RS2, RS3,. . . RSn), a reset control circuit RSTL, a gate line driving circuit GD, and a reading circuit RA.
  • a plurality of reset circuits (RS1, RS2, RS3,..., RSn) are provided corresponding to each column.
  • the reset circuit RS1 is connected to the signal line Sig1
  • the reset circuit RS2 is connected to the signal line Sig2
  • the reset circuit RS3 is connected to the signal line Sig3.
  • other reset circuits are connected to corresponding signal lines.
  • a reset signal RST output from the reset control circuit RSTL is also input to the plurality of reset circuits (RS1, RS2, RS3,..., RSn) via a wiring.
  • the gate line driving circuit GD is connected to m gate lines G (G1, G2, G3,..., Gm), for example, m gate lines G (G1, G2, G3,..., Gm). ) Has a function of setting a desired one gate line to a selection level.
  • Read circuit RA is connected to n signal lines S (Sig1, Sig2, Sig3, ..., Sign). For example, in the read operation, when the gate line driving circuit GD sets one gate line to the selection level, a plurality of photosensor circuits connected to the gate line set to the selection level are selected. Then, the charges stored in the capacitive elements in the selected plurality of photosensor circuits are input as read data to the read circuit RA via the n signal lines.
  • the read circuit RA can have an analog-digital conversion circuit function for converting an analog signal into a digital signal, for example. Thereby, an analog signal such as the amount of electric charge read from the capacitive element of the photosensor circuit can be converted into a digital signal and transmitted to, for example, a host device.
  • a control circuit SVGL that generates the first gate control signal SVG and a control circuit SVSL that generates the first source control signal SVS are also provided in the area around the area where the array unit ARR is provided.
  • a control circuit DCHL for generating the second gate control signal DCH and a control circuit VR1L for generating the second source control signal VR1 are provided.
  • FIG. 8 is a timing diagram illustrating an operation example of the optical sensor device 1 according to the embodiment.
  • the timing diagram of FIG. 8 shows one sensor sequence.
  • One sensor sequence includes a sensor reset period SRP, a capacity reset period CRP, an exposure period EXP, and a readout period RAP.
  • Such a sensor sequence is performed, for example, continuously or a predetermined number of times in a desired period to perform touch detection or fingerprint detection.
  • the sensor reset period SRP is a period in which the optical response of the light receiving transistor 101 is canceled by returning a reset current to the light receiving transistor 101 by the switching transistor 105 and is returned to the initial state.
  • the photocurrent is instantaneously reset by making the bias of the gate electrode of the light receiving transistor 101 positive.
  • the capacitance reset period CRP is a period in which the charge stored in the capacitor 103 is changed to a constant potential by the switching transistor 102 before the exposure period EXP.
  • the exposure period EXP is a period in which the light receiving transistor 101 functions as a light receiving element and charges are stored in the capacitor 103 according to the amount of light irradiated by the incident light LIG. In the exposure period EXP, sufficient signal strength is ensured by making the bias of the gate electrode of the light receiving transistor 101 negative.
  • the readout period RAP is a period in which a signal proportional to the amount of light irradiated by the incident light LIG is read from the charge newly stored in the capacitive element 103 by turning on the switching transistor 104 after the exposure period EXP. is there.
  • the light intensity of the light irradiation of the incident light LIG on the light receiving transistor 101 can be quantitatively detected.
  • the period t1 indicates a preparation period that is performed before the sensor reset period SRP.
  • the first gate control signal SVG is set to a high level such as 10V
  • the reset signal RST is set to a high level such as 10V.
  • the second gate control signal DCH is set to a low level such as -5V
  • the first source control signal SVS is set to a low level such as -1V
  • the second source control signal VR1 is set to a high level such as 0V.
  • All the gate electrodes G1-Gm are set to a low level (non-selection level) such as ⁇ 5V. In this state, the light receiving transistor 101 and the switching transistor 105 are on.
  • the sensor reset period SRP After the period t1, the sensor reset period SRP is started.
  • the sensor reset period SRP has a plurality of periods t2.
  • a period t2 indicates a period in which each of the gate electrodes (G1-Gm) is sequentially shifted from a non-selection level such as ⁇ 5V to a selection level such as 10V and then transitions to a non-selection level. .
  • the gate electrode G1 is set to the selection level, the optical response of the light receiving transistor 101 in each photosensor circuit (SC11, SC12,..., SC1n) in the first row connected to the gate electrode G1 is canceled, Returns to the initial state.
  • the gate electrode G2 When the gate electrode G2 is set to the selection level, the optical response of the light receiving transistor 101 in each photosensor circuit (SC21, SC22,..., SC2n) in the second row connected to the gate electrode G2 is canceled, Returns to the initial state.
  • a similar operation sequentially sets the other gate electrodes (G3-Gm) to the selection level, whereby the light receiving transistors 101 in all the optical sensor circuits of the sensor array ARR are returned to the initial state. Specifically, the switching transistor 105, the switching transistor 104, and the light receiving transistor 101 are turned on.
  • the reset current is supplied from the wiring to which the second source control signal VR1 is supplied to the source / drain path of the switching transistor 105, the signal line (Sig1-Sign), the source / drain path of the switching transistor 104, and the light receiving transistor 101. Flows through the source / drain path to the wiring to which the first source control signal SVS is supplied.
  • the period t3 indicates the period when the selection operation of all the gate electrodes (G3-Gm) is completed.
  • the period t4 is provided after the period t3 and indicates a preparation period that is performed before the capacity reset period CRP.
  • the first gate control signal SVG is changed from a high level such as 10V to a low level such as ⁇ 5V.
  • the period t5 indicates a capacity reset period CRP provided after the period t4.
  • the second gate control signal DCH is changed from a low level such as -5V to a high level such as 10V
  • the second source control signal VR1 is changed from a high level such as 0V to a low level such as -1V.
  • the first source control signal SVS is changed from a low level such as ⁇ 1V to a high level such as 5V.
  • the switching transistor 102 is turned on, and the electric charge stored in the capacitor 103 is discharged or charged to change to a constant potential. To do.
  • the exposure period EXP is provided after the period t5.
  • the second gate control signal DCH is changed from a high level such as 10V to a low level such as -5V
  • the second source control signal VR1 is changed from a low level such as -1V to a high level such as 0V.
  • the light receiving transistor 101, the switching transistor 102, and the switching transistor 104 in all the optical sensor circuits are in an off state.
  • each light receiving transistor 101 in the photosensor circuit (SC11, SC12,..., SCnm) functions as a light receiving element and is irradiated with the incident light LIG. Electric charge is stored in each capacitor 103 according to the amount of light.
  • the end of the exposure period EXP is determined by transitioning the reset signal RST from a high level such as 10V to a low level such as ⁇ 5V. That is, the exposure period EXP can be determined by the time between the transition of the second gate control signal DCH to the low level and the transition of the reset signal RST to the low level. Therefore, the exposure period EXP can be varied by controlling this time.
  • the period t6 is a preparation period before the reading period RAP.
  • the reset signal RST is set to a low level.
  • Read period RAP is started after period t6.
  • the read period RAP has a plurality of periods t7.
  • a period t7 indicates a period in which each of the gate electrodes (G1-Gm) is sequentially shifted from a non-selection level such as ⁇ 5V to a selection level such as 10V, and then transitions to a non-selection level. .
  • the gate electrode G1 is set to the selection level, the charge newly stored in each capacitor 103 in each photosensor circuit (SC11, SC12,..., SC1n) connected to the gate electrode G1 in the first row.
  • the switching transistor 104 is turned on, the signal is read out to the signal lines Sig1-Sign and input to the readout circuit RA.
  • the readout circuit RA By sequentially setting all the gate electrodes (G2-Gm) to the selection level, the charges of all the capacitive elements 103 of all the optical sensor circuits (SC11, SC12,..., SCmn) in the array part ARR are read out by the readout circuit RA. Is input.
  • the period t8 is provided after the end of the reading period RAP. After the period t8, the reset signal RST transitions from the low level to the high level, so that the state of each signal is set to the state before the start of the period t1.
  • FIG. 9 is a characteristic diagram for explaining the characteristics of the photocurrent of the oxide semiconductor transistor according to the comparative example.
  • the vertical axis indicates the drain current
  • the horizontal axis indicates time (seconds: S).
  • FIG. 9 shows changes in drain current (photocurrent) when a simple two-terminal or oxide semiconductor transistor to which no reset bias is applied is irradiated with light for 10 to 30 seconds on the horizontal axis. .
  • light irradiation ON when light irradiation ON), the drain current of the oxide semiconductor transistor increases.
  • light irradiation is stopped (non-light irradiation OFF)
  • the drain current of the oxide semiconductor transistor is increased.
  • the drain current decreases very slowly. Note that the drain current (photocurrent) increased by the light irradiation does not easily decrease even after the light irradiation is stopped, and has a characteristic that it remains higher than the original current value before the light irradiation for one hour or longer.
  • FIG. 10 is a diagram for explaining the photocurrent of the oxide semiconductor transistor according to the comparative example.
  • the vertical axis represents the drain current
  • the horizontal axis represents time (second: S).
  • the voltage applied to the LED element employed as the light emitting element is shown on the upper side of FIG. That is, FIG. 10 shows the drain current (photocurrent) of an oxide semiconductor transistor when a simple two-terminal or oxide semiconductor transistor to which no reset bias is applied is irradiated with light while changing the light emission amount of the LED element. Changes are shown.
  • a simple two-terminal or oxide semiconductor transistor to which no reset bias is applied has a very slow light relaxation, so that a stable signal intensity cannot be obtained, and a quantitative optical sensor. It can be seen that it is difficult to form an element using an oxide semiconductor transistor.
  • FIG. 11 is a diagram for explaining the photocurrent of the oxide semiconductor transistor according to the example.
  • the vertical axis represents the drain current
  • the horizontal axis represents time (seconds: S).
  • the voltage applied to the LED element is shown as in FIG. 10. 11 illustrates a case where a three-terminal oxide semiconductor transistor 101 is used as an oxide semiconductor transistor, and a positive voltage is applied as a reset pulse to the gate terminal G1 of the oxide semiconductor transistor 101 at the start of sensing or at the end of sensing. A change in drain current (photocurrent) of the oxide semiconductor transistor 101 is shown. As understood from FIG.
  • the refresh period can be significantly reduced to, for example, 100 msec or less. Therefore, a stable signal intensity can be obtained, and it becomes possible to form a quantitative photosensor element with an oxide semiconductor transistor.
  • FIG. 12 is a diagram exemplarily showing the gate bias potential (Vg) of the gate electrode of the oxide semiconductor transistor 101 when the reset pulse of FIG. 11 is applied.
  • Vg gate bias potential
  • a positive potential which is set to a high level (10 V) can be applied to the gate electrode of the oxide semiconductor transistor 101 as a reset pulse, for example, for a period of 100 msec.
  • the interval between the reset pulses is illustratively 900 msec.
  • the high-level period of the reset pulse in FIG. 12 can be regarded as one period t2 in the sensor reset period SRP shown in FIG.
  • FIG. 13 is a diagram exemplarily showing the drain bias potential (Vd) of the drain electrode of the oxide semiconductor transistor 101 when the reset pulse of FIG. 11 is applied.
  • the drain electrode of the oxide semiconductor transistor 101 is set to a high level (0 V) for a period such as 500 msec, and is then set to a low level ( ⁇ 1 V) for a period such as 500 msec.
  • the period in which the bias potential (Vd) in FIG. 13 is at the low level ( ⁇ 1V) can be regarded as the capacitance reset period CRP (period t5) shown in FIG.
  • the light receiving transistor 101 is an oxide semiconductor element having three terminals (gate, source, and drain) using the oxide semiconductor layer 14b as a channel layer (active layer). Since the light receiving transistor 101 has a three-terminal structure, as shown in FIGS. 4 and 5, it is possible to use the value of the drain current (off current) in the off state of the light receiving transistor 101 to determine the presence or absence of light irradiation. I can do it. By utilizing the fact that the signal ratio of the off-state current of the light receiving transistor 101 in the presence or absence of light irradiation is large, it is possible to detect the presence or absence of light irradiation in a stable operation.
  • the switching transistor 102 (104, 105) is an oxide semiconductor element having four terminals (gate, source, drain, and back gate) using the oxide semiconductor layer 14a as a channel layer (active layer).
  • the oxide semiconductor layer 14a of the switching transistor 102 is configured not to be irradiated with the incident light LIG.
  • the back gate electrode 17 has a function of blocking or blocking incident light LIG to the oxide semiconductor layer 14a.
  • the switching transistor 102 (104, 105) may be a dual gate drive for driving the gate electrode 12a and the back gate electrode 17.
  • the switching transistor 102 (104, 105) may have a configuration in which the back gate electrode 17 is connected to the source electrode 15a.
  • the switching transistor 102 (104, 105) is not limited to the bottom gate type structure, and may have a top gate type structure.
  • the optical sensor circuit includes a light receiving transistor 101, switching transistors 102 and 104, and a capacitive element 103.
  • the light receiving transistor 101 has a gate connected to a wiring to which the first gate control signal SVG is supplied, a source connected to a wiring to which the first source control signal SVS is supplied, and a drain.
  • the switching transistor 102 is connected to the gate connected to the wiring to which the second gate control signal DCH is supplied, the source connected to the wiring to which the second source control signal VR1 is supplied, and the drain of the light receiving transistor 101. And a drain.
  • Capacitance element 103 has a first terminal connected to the drain of light-receiving transistor 101 and a second terminal connected to the source of switching transistor 102.
  • the switching transistor 104 has a gate connected to the gate line G1, a source connected to the signal line Sig1, and a drain connected to the first terminal of the capacitor 103.
  • the charge stored in the capacitor 103 is read out to the signal line Sig1 through the source / drain path of the switching transistor 104 which is turned on when the gate line G1 is set to the selection level.
  • the reset circuit RS is connected to the photosensor circuit.
  • the reset circuit RS includes a switching transistor 105.
  • the switching transistor 105 has a gate connected to the wiring to which the reset signal RST is supplied, a source connected to the wiring to which the second source control signal VR1 is supplied, and a drain connected to the signal line Sig1. .
  • one sensor sequence includes a sensor reset period SRP, a capacitance reset period CRP, an exposure period EXP, and a readout period RAP.
  • the sensor reset period SRP is a period in which the optical response of the light receiving transistor 101 is canceled by returning a reset current to the light receiving transistor 101 by the switching transistor 105 and is returned to the initial state.
  • the capacitance reset period CRP is a period in which the charge stored in the capacitor 103 is changed (initialized) to a constant potential by the switching transistor 102 before the exposure period EXP.
  • the exposure period EXP is a period in which the light receiving transistor 101 functions as a light receiving element, and charges are stored in the capacitive element 103 according to the amount of light irradiated by the incident light LIG.
  • the readout period RAP is a period in which a signal proportional to the amount of light irradiated by the incident light LIG is read from the charge newly stored in the capacitive element 103 by turning on the switching transistor 104 after the exposure period EXP. is there.
  • the optical sensor device 1 capable of performing stable operation can be provided.
  • FIG. 14 is a plan view conceptually showing the display device according to the application example 1.
  • FIG. The display device DSP according to the application example 1 illustrates a configuration example when the optical sensor device 1 according to the embodiment is used as a fingerprint sensor.
  • the optical sensor device 1 is attached to a desired region on the display panel PNL of the display device DSP.
  • This area is, for example, the area of the display panel PNL assigned to the fingerprint detection area.
  • the display panel PNL has a display area DA, and the display area DA has a plurality of display pixels PX arranged in a matrix.
  • the display panel PNL can be a liquid crystal display panel, for example. In this case, a liquid crystal display pixel can be used for each of the plurality of display pixels PX.
  • FIG. 15 is a plan view conceptually showing a display device according to application example 2.
  • FIG. The display device DSP1 according to the application example 2 illustrates a configuration example in the case where the optical sensor device 1 of the embodiment is used as a touch sensor.
  • the optical sensor device 1 is attached to the display area DA of the display panel PNL of the display device DSP.
  • the display panel PNL includes a display area DA
  • the display area DA includes a plurality of display pixels PX arranged in a matrix.
  • the optical sensor device 1 of the application example 2 is not limited to a touch sensor, and can also be used as a fingerprint sensor.
  • FIG. 16 is a plan view conceptually showing a display device according to a modification. 14 and 15 show a configuration example in which the optical sensor device 1 of the embodiment is bonded to the display area DA of the display panel PNL.
  • the display device DSP2 according to the modification both the display pixel PX and the photosensor circuit SC are provided in the display area DA of the display panel PNL.
  • FIG. 17 is a circuit diagram showing a configuration example of the display pixel PX and the photosensor circuit SC that can be employed in the display device according to the modification.
  • FIG. 17 exemplarily shows a configuration in which the photosensor circuit SC of FIG. 6 and the display pixel PX are combined.
  • the configuration of the photosensor circuit SC is the same as that shown in FIG.
  • the display pixel PX includes one thin film transistor TFT as a switching element.
  • the thin film transistor TFT has a gate connected to a pixel gate line PXG1 that is a scanning line, one source / drain connected to a pixel source line S1 that is a signal line, and the other source / drain connected to a pixel electrode PE.
  • the display pixel PX is provided with a common electrode Vcom that applies a common potential Vcom to all the display pixels PX, and a liquid crystal layer LC is provided between the pixel electrode PE and the common electrode Vcom.
  • the thin film transistor TFT is turned on / off based on a drive signal supplied via the pixel gate line PXG1, and a pixel voltage is applied to the pixel electrode PE based on a display signal supplied from the pixel source line S1 when the thin film transistor TFT is on.
  • the liquid crystal layer LC is driven by the electric field between the pixel electrode PE and the common electrode Vcom.
  • FIG. 17 shows a configuration in which one photosensor circuit SC is provided for one display pixel PX, but is not limited thereto.
  • One photosensor circuit SC may be provided for a plurality of display pixels PX.
  • one photosensor circuit SC may be provided for five display pixels PX.
  • a liquid crystal display device is disclosed as an example of a display device.
  • the liquid crystal display device can be used for various devices such as a smartphone, a tablet terminal, a mobile phone terminal, a personal computer, a television receiver, an in-vehicle device, a game machine, a digital camera, and a video camera.
  • main structures disclosed in the application examples and the modification examples include a self-luminous display device (OLED) having an organic electroluminescence display element and the like, an electronic paper display device having an electrophoretic element and the like, MEMS (Micro
  • OLED self-luminous display device
  • MEMS Micro
  • the present invention can also be applied to a display device applying Electro (Mechanical Systems) or a display device applying electrochromism.
  • the light-receiving transistor 101 using an oxide semiconductor layer has a very low off-current, and therefore can keep a very low off-current without light irradiation. Therefore, the exposure time (exposure period EXP) and readout time (readout period RAP) can be freely changed according to the purpose and irradiation light (global shutter). For example, when an OLED or liquid crystal display device is combined, the optical sensor device 1 can be driven or the optical sensor device 1 can be operated independently between display operations of the OLED or liquid crystal display device. . In the case where the reading time (reading period RAP) is shortened, a polycrystalline low-temperature polysilicon (LTPS) thin film transistor (TFT) can be used for the reading transistor 104 and the reset transistor 105.
  • LTPS polycrystalline low-temperature polysilicon
  • TFT thin film transistor
  • Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Composite Materials (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本開示の課題は、安定した動作を行うことが可能な、酸化物半導体トランジスタを用いた光センサー回路を提供することにある。光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、受光トランジスタのドレインに接続されたドレインと、を有する。容量素子は、受光トランジスタのドレインに接続された第１端子と、第１スイッチングトランジスタのソースに接続された第２端子と、を含む。第２スイッチングトランジスタは、ゲート線に接続されたゲートと、信号線に接続されたソースと、容量素子の第１端子に接続されたドレインと、を含む。受光トランジスタ、第１スイッチングトランジスタ、および、第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。

Description

光センサー回路、光センサー装置、および、表示装置
　本発明は光センサー回路に関し、特に、酸化物半導体トランジスタを用いた光センサー回路、光センサー装置および表示装置に適用可能である。
　酸化物半導体トランジスタを用いた光センシング回路や光センサー素子として、特開２０１１－２４３９５０号公報（特許文献１）や、特開２００９－１８２１９４号（特許文献２）が提案されている。
特開２０１１－２４３９５０号公報 特開２００９－１８２１９４号公報
　酸化物半導体トランジスタは、光照射をしながら負バイアスが印加されると閾値電圧が大きく変動する光負バイアス劣化という劣化モードがある。また、酸化物半導体トランジスタに光照射した場合、光の照射を止めても、ドレイン電流の減少が極めて遅いという特性を有する。そのため、酸化物半導体トランジスタを光センサー素子に用いることは難しいという課題がある。
　本発明の目的は、安定した動作を行うことが可能な、酸化物半導体トランジスタを用いた光センサー回路を提供することにある。
　その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
　すなわち、光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含む。前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含む。前記第２スイッチングトランジスタは、ゲート線に接続されたゲートと、信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含む。前記受光トランジスタ、第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。
　また、光センサー装置は、複数のゲート線と、複数の信号線と、１つの光センサー回路が１つのゲート線と１つの信号線とに接続されるように、前記複数のゲート線と前記複数の信号線とに接続された複数の光センサー回路と、を含む。前記複数の光センサー回路のおのおのは、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含む。前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を有する。前記第２スイッチングトランジスタは、対応するゲート線に接続されたゲートと、対応する信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含む。前記受光トランジスタ、第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。
　また、表示装置は、表示領域を有する表示パネルを有する。前記表示領域は、表示画素と、光センサー回路と、を含む。前記光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含む。前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含む。前記第２スイッチングトランジスタは、ゲート線に接続されたゲートと、信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含む。前記受光トランジスタ、第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。
実施例に係る光センサー装置に用いられる酸化物半導体トランジスタの例示的な構造を概略的に説明する断面図である。 図１の受光トランジスタの例示的な構造を概略的に説明する断面図である。 図１のスイッチングトランジスタの例示的な構造を概略的に説明する断面図である。 光照射の無い場合の受光トランジスタのドレイン電流の特性を示す図である。 光照射の有る場合の受光トランジスタのドレイン電流の特性を示す図である。 実施例に係る光センサー回路の例示的な構成例を説明する回路図である。 実施例に係る光センサー装置の例示的な全体構成を示すブロック図である。 実施例に係る光センサー装置の動作例を説明するタイミング図である。 比較例に係る酸化物半導体トランジスタの光電流の特性を説明するための特性図である。 比較例に係る酸化物半導体トランジスタの光電流の説明するための図である。 実施例に係る酸化物半導体トランジスタの光電流の説明するための図である。 図１１のリセットパルス印加時における、酸化物半導体トランジスタのゲート電極のゲートバイアス電位（Ｖｇ）を例示的に示す図である。 図１１のリセットパルス印加時における、酸化物半導体トランジスタのドレイン電極のドレインバイアス電位（Ｖｄ）を例示的に示す図である。 応用例１に係る表示装置を概念的に示す平面図である。 応用例２に係る表示装置を概念的に示す平面図である。 変形例に係る表示装置を概念的に示す平面図である。 変形例に係る表示装置に採用可能な表示画素と光センサー回路との構成例を示す回路図である。
　以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
　なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
　また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　（光センサー素子の素子構造）
　図１は、実施例に係る光センサー装置に用いられる酸化物半導体トランジスタの例示的な構造を概略的に説明する断面図である。図２は、図１の受光トランジスタ１０１の例示的な構造を概略的に説明する断面図である。図３は、図１のスイッチングトランジスタ１０２の例示的な構造を概略的に説明する断面図である。
　実施例に係る光センサー装置１は、複数の光センサー回路ＳＣを含む。図１には、各光センサー回路ＳＣに利用される１つの受光トランジスタ１０１と、１つのスイッチングトランジスタ１０２と、容量素子１０３と、が例示的に描かれる。受光トランジスタ１０１およびスイッチングトランジスタ１０２は、共に、酸化物半導体トランジスタを利用して構成される。
　受光トランジスタ１０１は、図１および図２に示されるように、ゲート電極１２ｂと、酸化物半導体層１４ｂと、ドレイン電極１５ｂと、ソース電極１５ｃと、を含む。すなわち、受光トランジスタ１０１は、酸化物半導体層１４ｂの下部にゲート電極１２ｂが設けられた下部ゲート構造、すなわち、ボトムゲート型の３端子（ゲート、ソース、および、ドレイン）の素子とされており、ボトムゲート・トップコンタクト構造（逆スタガ構造という）を有する。
　スイッチングトランジスタ１０２は、図１および図３に示されるように、ゲート電極１２ａと、酸化物半導体１４ａと、ソース電極１５ａおよびドレイン電極１５ｂ、および、バックゲート電極１７と、を含む。すなわち、スイッチングトランジスタ１０２は、ボトムゲート型の４端子（ゲート、ソース、ドレイン、および、バックゲート）の素子とされており、逆スタガ構造にバックゲート電極１７を設けた構成を有する。例えば、スイッチングトランジスタ１０２は、ゲート電極１２ａとバックゲート電極１７とを駆動するデュアルゲート駆動としても良い。また、スイッチングトランジスタ１０２は、バックゲート電極１７をソース電極１５ａに接続した構成でも良い。スイッチングトランジスタ１０２は、ボトムゲート型の構成に限定されるものではなく、上部ゲート型構造の構成でもよい。なお、上部ゲート型構造とは、酸化物半導体１４ａの上方に、ゲート電極１２ａを設けた構成である。
　容量素子１０３は、ゲート電極１２ｃと、ソースまたはドレイン電極１５ｄと、ゲート絶縁膜１３とにより構成される。容量素子１０３は、この構成に限らず、ゲート電極１２ｃと、酸化物半導体層１４ａ、１４ｂと同時に設けられた酸化物半導体層と、ゲート絶縁膜１３とで構成することができる。また、容量素子１０３は、ソースまたはドレイン電極１５ｄと、バックゲート電極１７と同時に設けられた金属層と、絶縁層１６で構成することができる。
　酸化物半導体層１４ａ、１４ｂは、酸化物半導体トランジスタ（１０１、１０２）のチャンネル層（活性層）を構成しており、その材料は、ＺｎＯ系の材料などの酸化物半導体材料を含むことができる。ＺｎＯ系の材料は、例えば、ＺｎＯを含むことができ、または、Ｈｆ、Ｙ、Ｔａ、Ｚｒ、Ｔｉ、Ｃｕ、Ｎｉ、Ｃｒ、Ｉｎ、Ｇａ、Ａｌ、Ｓｎ及びＭｇから選択された少なくとも一つの材料がＺｎＯに含まれている混合物または化合物を含むこともできる。例えば、かかるＺｎＯ系の材料は、ＺｎＯ、ＴａＺｎＯ、ＩｎＺｎＯ（ＩＺＯ）やＧａＩｎＺｎＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＧＩＺＯ）を含むことができる。
　このような酸化物半導体トランジスタは、入射光ＬＩＧの光量によってしきい電圧及びドレイン電流が変わる特性があるため、受光トランジスタ１０１として利用することが可能である。なお、スイッチングトランジスタ１０２においては、入射光ＬＩＧの光量によってしきい電圧及びドレイン電流が変わる特性は不要であるため、図１および図３に示されるように、酸化物半導体層１４ａの下方にはゲート電極１２ａが設けられ、また、酸化物半導体層１４ａの上方にはがバックゲート電極１７が設けられる。これにより、スイッチングトランジスタ１０２の酸化物半導体層１４ａには、入射光ＬＩＧが照射されない様な構成にされている。つまり、バックゲート電極１７は、酸化物半導体層１４ａへの入射光ＬＩＧを遮光ないし阻止する機能を有する。
　図１を参照すれば、光センサー装置１は、基板１０と、基板１０上に全体的に設けられた絶縁層１１と、絶縁層１１上に部分的に設けられたゲート電極１２ａ、１２ｂ、１２ｃと、ゲート電極１２ａ、１２ｂ、１２ｃの側面および上面を覆うように、絶縁層１１及びゲート電極１２ａ、１２ｂ、１２ｃ上に設けられたゲート絶縁膜１３と、を有する。光センサー装置１は、さらに、ゲート絶縁膜１３上に部分的に設けられた酸化物半導体層１４ａ、１４ｂと、酸化物半導体層１４ａ、１４ｂの両側を覆うように設けられたソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄと、ソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄ及び酸化物半導体層１４ａ、１４ｂを全体的に覆うように設けられた透明絶縁層１６と、を有する。光センサー装置１は、さらに、透明絶縁層１６上に、酸化物半導体層１４ａを覆う様に部分的に設けられたバックゲート電極１７と、バックゲート電極１７上と透明絶縁層１６上とを全体的に覆うように設けられた平坦化膜としての透明絶縁層１８と、透明絶縁層１８上に部分的に設けられた配線層１９ａ、１９ｂと、配線層１９ａ、１９ｂ上と透明絶縁層１８上とを全体的に覆うように設けられた保護膜としての透明絶縁層２０と、を有する。なお、配線層１９ａはバックゲート電極１７にビア電極を介し接続され、配線層１９ｂはソース電極１５ｃにビア電極を介し接続されている。
　基板１０は、ガラス、シリコン、樹脂基板などの一般的な基板材料を使用できる。絶縁層１１、ゲート絶縁膜１３、透明絶縁層１６、透明絶縁層１８、透明絶縁層２０は、シリコン酸化膜の材料を使用できる。絶縁層１１、ゲート絶縁膜１３、透明絶縁層１６、透明絶縁層１８、透明絶縁層２０は、ＣＶＤ法により成膜することが出来る。ゲート電極１２ａ、１２ｂ、１２ｃ、ソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄ、バックゲート電極１７、配線層１９ａ、１９ｂは、導電性金属または導電性金属酸化物を使用できる。酸化物半導体層１４ａ、１４ｂは、スパッタリング法により、成膜することが可能である。
　たとえば、光センサー装置１がディスプレイパネル上に付着される光タッチパネルまたは指紋センサーに使われる場合、ゲート電極１２ａ、１２ｂ、１２ｃ、ソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄは、ＩＴＯ等の透明導電性材料で構成できる。ただし、図１に示される様に、光センサー装置１の上面から入射光ＬＩＧが照射されるような上面照射方式の場合、バックゲート電極１７は酸化物半導体層１４ａへの入射光ＬＩＧの照射を遮光または阻止する役割を有するため、バックゲート電極１７は不透明な導電性材料で構成するのが良い。一方、光センサー装置１の裏面、すなわち、基板１０側から、入射光ＬＩＧが照射されるような裏面照射方式の場合、ゲート電極１２ｃは酸化物半導体層１４ａへの入射光ＬＩＧの照射を遮光または阻止する役割を有するため、ゲート電極１２ｃは不透明な導電性材料で構成するのが良い。
　図４は、光照射の無い場合の受光トランジスタ１０１のドレイン電流の特性を示す図である。図５は、光照射の有る場合の受光トランジスタ１０１のドレイン電流の特性を示す図である。図４および図５において、縦軸は受光トランジスタ１０１のドレイン電流の値を示し、横軸は受光トランジスタ１０１のゲート電圧を示している。また、点線で示される特性は、ドレイン電圧が１Ｖの場合を示し、実線で示される特性は、ドレイン電圧が１０Ｖの場合を示している。
　図４から理解されるように、光照射の無い場合において、受光トランジスタ１０１のゲート電位が閾値以下の領域、すなわち、受光トランジスタ１０１がオフ状態（非導通)とされるオフ領域では、ドレイン電流は測定下限以下の様な極めて小さい値となっている。これに対し、図５から理解されるように、光照射の有る場合において、受光トランジスタ１０１のゲート電位が閾値以下の領域、すなわち、受光トランジスタ１０１がオフ状態（非導通)とされるオフ領域では、ドレイン電流は、図４と比較して、大幅に上昇する。
　本発明の受光トランジスタ１０１は、前述の様に３端子構造であるので、図４および図５に示されるように、受光トランジスタ１０１のオフ状態のドレイン電流（ここではオフ電流ともいう）の値を光照射の有無の判定に利用することが出来る。これは、光照射の有無における受光トランジスタ１０１のオフ電流の信号比が大きいことを利用することで、光照射の有無の検出を安定した動作で行うことが可能である。
　前述の様に、酸化物半導体トランジスタは、光照射をしながら負バイアスが印加されると閾値電圧が大きく変動する光負バイアス劣化という劣化モードがある。特に、光感度を上げると、光劣化が加速してしまうというトレードオフは問題となっている。一方、酸化物半導体トランジスタはオフ電流が非常に低いため、受光トランジスタ１０１を３端子構造とし、受光トランジスタ１０１をオフ領域で動作させることで、光照射の有無におけるオフ電流の信号比を十分にとることができる。
　また、受光トランジスタ１０１とスイッチングトランジスタ１０２とのゲート位置およびバックゲート電極を変えることにより、二つの素子１０１、１０２の間の光照射量が制御可能である。これにより、光照射の有無の検出を安定した動作で行うことが可能である。
　また、酸化物半導体トランジスタの光劣化は、閾値を負方向に動かすため、酸化物半導体トランジスタのオフ時にゲート電極へ印加される負電位を大きくとることで、閾値のマイナス変動に対しても影響を受けにくくすることが可能である。
　次に、図１－図３で説明された受光トランジスタ１０１、スイッチングトランジスタ１０２および容量素子１０３を利用した光センサー回路の例示的な回路構成例を説明する。
　（光センサー回路の回路構成）
　図６は、実施例に係る光センサー回路の例示的な構成例を説明する回路図である。
　光センサー回路ＳＣは、受光素子である受光トランジスタ１０１と、スイッチングトランジスタ１０２、スイッチングトランジスタ１０４と、容量素子１０３と、を含む。また、図６には、光センサー回路ＳＣに接続されたリセット回路ＲＳが描かれる。リセット回路ＲＳは、スイッチングトランジスタ１０５を含む。
　ここで、スイッチングトランジスタ１０４、１０５のおのおのは、図１や図３で説明されたスイッチングトランジスタ１０２と同様に、バックゲート電極１７を有する酸化物半導体トランジスタで構成される。図６において、スイッチングトランジスタ１０２、１０４、１０５のおのおは、そのバックゲート電極１７がそのソース電極に接続された構成を有する。スイッチングトランジスタ１０２は第１スイッチングトランジスタと、スイッチングトランジスタ１０４は第２スイッチングトランジスタと、スイッチングトランジスタ１０５は第３スイッチングトランジスタと、言う事がある。
　受光トランジスタ１０１は、第１ゲート制御信号ＳＶＧが供給される配線（第１配線）Ｌ１に接続されたゲートと、第１ソース制御信号ＳＶＳが供給される配線に接続（第２配線）Ｌ２されたソースと、ドレインと、を有する。スイッチングトランジスタ１０２は、第２ゲート制御信号ＤＣＨが供給される配線（第３配線）Ｌ３に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線（第４配線）Ｌ４に接続されたソースと、受光トランジスタ１０１のドレインに接続されたドレインと、を有する。容量素子１０３は、受光トランジスタ１０１のドレインに接続された第１端子と、スイッチングトランジスタ１０２のソースに接続された第２端子と、を有する。スイッチングトランジスタ１０４は、ゲート線Ｇ１に接続されたゲートと、信号線Ｓｉｇ１に接続されたソースと、容量素子１０３の第１端子に接続されたドレインと、を有する。
　容量素子１０３は、入射光ＬＩＧが受光トランジスタ１０１へ照射された時、照射された光量に応じた電荷を蓄える機能を有する。容量素子１０３に蓄えられた電荷は、ゲート線Ｇ１が選択レベルとされることで、オン状態とされたスイッチングトランジスタ１０４のソース・ドレイン経路を介して、信号線Ｓｉｇ１へ読み出される。
　リセット回路ＲＳは、スイッチングトランジスタ１０５を有する。スイッチングトランジスタ１０５は、リセット信号ＲＳＴが供給される配線（第５配線）Ｌ５に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線Ｌ４に接続されたソースと、信号線Ｓｉｇ１に接続されたドレインと、を有する。なお、第２ソース制御信号ＶＲ１が供給される配線Ｌ４は、複数の光センサー回路ＳＣが設けられた場合、各光センサー回路ＳＣの容量素子１０３の第２端子に接続される。
　次に、図６で説明された光センサー回路ＳＣおよびリセット回路ＲＳを複数含む光センサー装置１の例示的な全体構成を説明する。
　（光センサー装置の全体構成）
　図７は、実施例に係る光センサー装置の例示的な全体構成を示すブロック図である。なお、図面の複雑さを避けるため、図７には、図６に示される受光トランジスタ１０１、スイッチングトランジスタ１０２、１０４、容量素子１０３、および、ゲート線Ｇ、信号線Ｓ、以外の複数の配線（Ｌ１－Ｌ４）は、記載されていない。
　光センサー装置１は、例えば、矩形形状の光センサーパネルＬＰＮＬの上に設けられる。光センサーパネルＬＰＮＬ上には、アレイ部ＡＲＲが設けられており、アレイ部ＡＲＲには、例えば、ｍ行ｎ列の様な行列状に配置された複数の光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｍｎ）が設けられる。
　ｍ行に対応して、ｍ本のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３、．．．、Ｇｍ）が設けられ、ｎ列に対応してｎ本の信号線Ｓ（Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、．．．、Ｓｉｇｎ）が設けられる。
　１行目に配置された光センサー回路ＳＣ１１、ＳＣ１２、ＳＣ１３、．．．、ＳＣ１ｎには、ゲート線Ｇ１が接続され、２行目に配置された光センサー回路ＳＣ２１、ＳＣ２２、ＳＣ２３、．．．、ＳＣ２ｎには、ゲート線Ｇ２が接続され、３行目に配置された光センサー回路ＳＣ３１、ＳＣ３２、ＳＣ３３、．．．、ＳＣ３ｎには、ゲート線Ｇ３が接続される。同様にして、他のゲート線には、対応する行に配置された複数の光センサー回路が接続される。
　一方、１列目に配置された光センサー回路ＳＣ１１、ＳＣ２１、ＳＣ３１、．．．、ＳＣｍ１には、信号線Ｓｉｇ１が接続され、２列目に配置された光センサー回路ＳＣ１２、ＳＣ２２、ＳＣ３２、．．．、ＳＣｍ２には、信号線Ｓｉｇ２が接続され、３列目に配置された光センサー回路ＳＣ１３、ＳＣ２３、ＳＣ３３、．．．、ＳＣｍ３には、信号線Ｓｉｇ３が接続される。同様にして、他の信号線には、対応する列に配置された複数の光センサー回路が接続される。
　以上の様にして、複数の光センサー回路は、１つの光センサー回路が１本のゲート線と１本の信号線とに接続される様に、複数のゲート線と複数の信号線とに接続される。
　光センサーパネルＬＰＮＬ上において、アレイ部ＡＲＲの設けられた領域の周辺の領域には、複数のリセット回路ＲＳ１、ＲＳ２、ＲＳ３、．．．、ＲＳｎ）と、リセット制御回路ＲＳＴＬと、ゲート線駆動回路ＧＤと、読み出し回路ＲＡと、が設けられる。
　複数のリセット回路（ＲＳ１、ＲＳ２、ＲＳ３、．．．、ＲＳｎ）は、各列に対応して設けられる。リセット回路ＲＳ１は信号線Ｓｉｇ１に接続され、リセット回路ＲＳ２は信号線Ｓｉｇ２に接続され、リセット回路ＲＳ３は信号線Ｓｉｇ３に接続される。同様にして、他のリセット回路は、対応する信号線に接続される。複数のリセット回路（ＲＳ１、ＲＳ２、ＲＳ３、．．．、ＲＳｎ）には、また、リセット制御回路ＲＳＴＬから出力されるリセット信号ＲＳＴが配線を介して入力される。
　ゲート線駆動回路ＧＤは、ｍ本のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３、．．．、Ｇｍ）に接続され、例えば、ｍ本のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３、．．．、Ｇｍ）の内の所望の１本のゲート線を選択レベルとする機能を有する。
　読み出し回路ＲＡは、ｎ本の信号線Ｓ（Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、．．．、Ｓｉｇｎ）に接続される。例えば、読み出し動作において、ゲート線駆動回路ＧＤが１本のゲート線を選択レベルとした場合、選択レベルとされたゲート線に接続される複数の光センサー回路が選択される。そして、選択された複数の光センサー回路内の容量素子に蓄えられた電荷が、読み出しデータとして、ｎ本の信号線を介して、読み出し回路ＲＡへ入力されることになる。読み出し回路ＲＡは、例えば、アナログ信号をデジタル信号へ変換するアナログデジタル変換回路機能を有することが出来る。これにより、光センサー回路の容量素子から読み出された電荷の量の様なアナログ信号を、デジタル信号へ変換して、例えば、ホスト装置へ送信することが出来る。
　光センサーパネルＬＰＮＬ上において、アレイ部ＡＲＲの設けられた領域の周辺の領域には、また、第１ゲート制御信号ＳＶＧを生成する制御回路ＳＶＧＬと、第１ソース制御信号ＳＶＳを生成する制御回路ＳＶＳＬと、第２ゲート制御信号ＤＣＨを生成する制御回路ＤＣＨＬと、第２ソース制御信号ＶＲ１を生成する制御回路ＶＲ１Ｌと、が設けられる。
　次に、図７で説明された光センサー装置１の動作を説明する。
　（光センサー装置の駆動方法）
　図８は、実施例に係る光センサー装置１の動作例を説明するタイミング図である。図８のタイミング図は、１回のセンサーシーケンスを示している。１回のセンサーシーケンスは、センサーリセット期間ＳＲＰと、容量リセット期間ＣＲＰと、露光期間ＥＸＰと、読み出し期間ＲＡＰと、を含む。このようなセンサーシーケンスが、例えば、連続的に、または、所望の期間に所定回数行われて、タッチ検出または指紋検出が行われる。
　センサーリセット期間ＳＲＰは、スイッチングトランジスタ１０５により、受光トランジスタ１０１にリセット電流を流すことで、受光トランジスタ１０１の光応答をキャンセルさせ、初期状態に戻す期間である。センサーリセット期間ＳＲＰにおいて、受光トランジスタ１０１のゲート電極のバイアスをプラスにすることで、瞬間的に光電流をリセットさせる。
　容量リセット期間ＣＲＰは、露光期間ＥＸＰの前において、容量素子１０３に蓄えられた電荷を、スイッチングトランジスタ１０２により、一定の電位に変化させる期間である。
　露光期間ＥＸＰは、受光トランジスタ１０１を受光素子として機能させ、入射光ＬＩＧにより照射された光量に応じて、容量素子１０３に電荷を蓄える期間である。露光期間ＥＸＰには、受光トランジスタ１０１のゲート電極のバイアスをマイナスにすることで十分な信号強度を確保する。
　読み出し期間ＲＡＰは、露光期間ＥＸＰの後に、スイッチングトランジスタ１０４をオン状態とすることにより、容量素子１０３に新たに蓄えられた電荷から、入射光ＬＩＧにより照射された光量に比例する信号を読み出す期間である。
　以上により、受光トランジスタ１０１に対する入射光ＬＩＧの光照射の光強度を、定量的に検出することが可能になる。
　図８を参照して、１回のセンサーシーケンスを説明する。
　期間ｔ１は、センサーリセット期間ＳＲＰの前に行われる準備期間を示している。期間ｔ１において、第１ゲート制御信号ＳＶＧは１０Ｖの様なハイレベルとされ、リセット信号ＲＳＴは１０Ｖの様なハイレベルとされる。また、第２ゲート制御信号ＤＣＨは－５Ｖの様なロウレベルとされ、第１ソース制御信号ＳＶＳは－１Ｖの様なロウレベルにされ、第２ソース制御信号ＶＲ１は０Ｖの様なハイレベルにされ、すべてのゲート電極Ｇ１－Ｇｍは－５Ｖの様なロウレベル（非選択レベル）にされる。この状態では、受光トランジスタ１０１とスイッチングトランジスタ１０５が、オン状態となっている。
　期間ｔ１の後、センサーリセット期間ＳＲＰが開始される。センサーリセット期間ＳＲＰは、複数の期間ｔ２を有している。期間ｔ２は、ゲート電極（Ｇ１－Ｇｍ）のおのおのが、順次、－５Ｖの様な非選択レベルから１０Ｖの様な選択レベルへ遷移され、その後、非選択レベルへ遷移される期間を示している。ゲート電極Ｇ１が選択レベルとされると、ゲート電極Ｇ１に接続された１行目の各光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣ１ｎ）内の受光トランジスタ１０１の光応答がキャンセルされて、初期状態に戻される。ゲート電極Ｇ２が選択レベルとされると、ゲート電極Ｇ２に接続された２行目の各光センサー回路（ＳＣ２１、ＳＣ２２、．．．、ＳＣ２ｎ）内の受光トランジスタ１０１の光応答がキャンセルされて、初期状態に戻される。同様な動作が、他のゲート電極（Ｇ３－Ｇｍ）を順次選択レベルとすることで、センサーアレイＡＲＲの全ての光センサー回路内の受光トランジスタ１０１が初期状態に戻される。具体的には、スイッチングトランジスタ１０５、スイッチングトランジスタ１０４、および受光トランジスタ１０１がオン状態されている。したがって、リセット電流は、第２ソース制御信号ＶＲ１の供給される配線から、スイッチングトランジスタ１０５のソース・ドレイン経路、信号線（Ｓｉｇ１－Ｓｉｇｎ）、スイッチングトランジスタ１０４のソース・ドレイン経路、および、受光トランジスタ１０１のソース・ドレイン経路を介して、第１ソース制御信号ＳＶＳの供給される配線へ流れる。
　期間ｔ３は、すべてのゲート電極（Ｇ３－Ｇｍ）の選択動作が終了した期間を示している。
　期間ｔ４は、期間ｔ３の後に設けられており、容量リセット期間ＣＲＰの前に行われる準備期間を示している。期間ｔ４において、第１ゲート制御信号ＳＶＧは、１０Ｖの様なハイレベルから－５Ｖの様なロウレベルとされる。
　期間ｔ５は、期間ｔ４の後に設けられた容量リセット期間ＣＲＰを示している。期間ｔ５において、第２ゲート制御信号ＤＣＨは－５Ｖの様なロウレベルから１０Ｖの様なハイレベルにされ、第２ソース制御信号ＶＲ１は０Ｖの様なハイレベルから－１Ｖの様なロウレベルにされる。また、第１ソース制御信号ＳＶＳは－１Ｖの様なロウレベルから５Ｖの様なハイレベルにされる。これにより、各光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）において、スイッチングトランジスタ１０２がオン状態にされ、容量素子１０３に蓄えられた電荷が、放電または充電されて、一定の電位に変化する。
　露光期間ＥＸＰは、期間ｔ５の後に設けられる。露光期間ＥＸＰは、第２ゲート制御信号ＤＣＨを１０Ｖの様なハイレベルから－５Ｖの様なロウレベルへ遷移させ、また、第２ソース制御信号ＶＲ１を－１Ｖの様なロウレベルから０Ｖの様なハイレベルへ遷移させることにより開始される。この時、すべての光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）内の受光トランジスタ１０１、スイッチングトランジスタ１０２、スイッチングトランジスタ１０４は、オフ状態とされている。この状態で、アレイ部ＡＲＲに入射光ＬＩＧが照射されると、光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）内の各受光トランジスタ１０１は受光素子として機能し、入射光ＬＩＧにより照射された光量に応じて、各容量素子１０３に電荷が蓄えられることになる。露光期間ＥＸＰの終了は、リセット信号ＲＳＴを１０Ｖの様なハイレベルから－５Ｖの様なロウレベルへ遷移させることによって決定される。すなわち、露光期間ＥＸＰは、第２ゲート制御信号ＤＣＨのロウレベルへの遷移とリセット信号ＲＳＴのロウレベルへの遷移の間の時間で決めることが出来る。したがって、露光期間ＥＸＰは、この時間を制御することで、露光期間ＥＸＰの期間を可変に出来る。
　期間ｔ６は、読み出し期間ＲＡＰの前の準備期間である。期間ｔ６において、リセット信号ＲＳＴがロウレベルにされる。
　期間ｔ６の後、読み出し期間ＲＡＰが開始される。読み出し期間ＲＡＰは、複数の期間ｔ７を有している。期間ｔ７は、ゲート電極（Ｇ１－Ｇｍ）のおのおのが、順次、－５Ｖの様な非選択レベルから１０Ｖの様な選択レベルへ遷移され、その後、非選択レベルへ遷移される期間を示している。ゲート電極Ｇ１が選択レベルとされると、ゲート電極Ｇ１に接続された１行目の各光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣ１ｎ）内の各容量素子１０３に新たに蓄えられた電荷がスイッチングトランジスタ１０４をオン状態とすることにより、信号線Ｓｉｇ１－Ｓｉｇｎに読み出されて、読み出し回路ＲＡへ入力される。すべてのゲート電極（Ｇ２－Ｇｍ）が順次選択レベルとされることで、アレイ部ＡＲＲ内の全光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｍｎ）の全容量素子１０３の電荷が読み出し回路ＲＡへ入力される。
　期間ｔ８は、読み出し期間ＲＡＰの終了後、に設けられる。期間ｔ８の後、リセット信号ＲＳＴがロウレベルからハイレベルへ遷移することで、期間ｔ１の開始前の状態に、各信号の状態が設定される。
　図９は、比較例に係る酸化物半導体トランジスタの光電流の特性を説明するための特性図である。図９において、縦軸はドレイン電流を示し、横軸は時間（秒：Ｓ）示している。図９は、単純な２端子、もしくはリセットバイアスを印加しない酸化物半導体トランジスタに、横軸において１０秒から３０秒の間において光を照射した場合のドレイン電流（光電流）の変化を示している。図９から理解されるように、光を照射すると（光照射ＯＮ）、酸化物半導体トランジスタのドレイン電流は増加し、光の照射を止めると（非光照射ＯＦＦ）、酸化物半導体トランジスタのドレイン電流は減少していくが、光の照射を止めても（非光照射ＯＦＦ）、ドレイン電流の減少が極めて遅いという特性を有する。なお、光照射によって上昇したドレイン電流（光電流）は、光照射を辞めた後でもなかなか下がらず、１時間以上、光照射前の元の電流値よりも高い状態が続く、という特徴を有する。
　図１０は、比較例に係る酸化物半導体トランジスタの光電流の説明するための図である。図１０において、縦軸はドレイン電流を示し、横軸は時間（秒：Ｓ）示している。また、図１０の上側には、発光素子として採用したＬＥＤ素子への印加電圧が示される。すなわち、図１０は、単純な２端子、もしくはリセットバイアスを印加しない酸化物半導体トランジスタに、ＬＥＤ素子の発光量を変化させながら光を照射した場合の酸化物半導体トランジスタのドレイン電流（光電流）の変化が示されている。図１０から理解されるように、単純な２端子、もしくはリセットバイアスを印加しない酸化物半導体トランジスタは、光緩和が非常に遅いため、安定した信号強度を得ることができず、定量的な光センサー素子を酸化物半導体トランジスタで形成することが、難しいことがわかる。
　図１１は、実施例に係る酸化物半導体トランジスタの光電流の説明するための図である。図１１において、縦軸はドレイン電流を示し、横軸は時間（秒：Ｓ）示している。また、図１１の上側には、図１０と同様に、ＬＥＤ素子への印加電圧が示される。図１１は、酸化物半導体トランジスタとして、３端子の酸化物半導体トランジスタ１０１を採用し、センシング開始時またはセンシング終了時に、酸化物半導体トランジスタ１０１のゲート端子Ｇ１に正の電圧をリセットパルスとして印加した場合の酸化物半導体トランジスタ１０１のドレイン電流（光電流）の変化が示されている。図１１から理解されるように、センシング開始時またはセンシング終了時にゲート端子に正の電圧を印加すると、一瞬でその光電流をキャンセルすることができる。こうすることで、リフレッシュ期間を、たとえば、１００ｍｓｅｃ以下まで、大幅に低減させることができる。したがって、安定した信号強度を得ることができ、定量的な光センサー素子を酸化物半導体トランジスタで形成することか可能になる。
　図１２は、図１１のリセットパルス印加時における、酸化物半導体トランジスタ１０１のゲート電極のゲートバイアス電位（Ｖｇ）を例示的に示す図である。酸化物半導体トランジスタ１０１のゲート電極には、たとえば、１００ｍｓｅｃの様な期間、ハイレベル（１０Ｖ）とされる正の電位が、リセットパルスとして印加すること出来る。リセットパルスの間隔は、図１２では、例示的に、９００ｍｓｅｃとされている。なお、図１２のリセットパルスのハイレベルの期間は、図８に示されるセンサーリセット期間ＳＲＰにおける１つの期間ｔ２と見做すことが出来る。
　図１３は、図１１のリセットパルス印加時における、酸化物半導体トランジスタ１０１のドレイン電極のドレインバイアス電位（Ｖｄ）を例示的に示す図である。酸化物半導体トランジスタ１０１のドレイン電極には、たとえば、５００ｍｓｅｃの様な期間、ハイレベル（０Ｖ）とされ、その後、５００ｍｓｅｃの様な期間、ロウレベル（－１Ｖ）とされる。なお、図１３のバイアス電位（Ｖｄ）がロウレベル（－１Ｖ）とされる期間は、図８に示される容量リセット期間ＣＲＰ(期間ｔ５)と見做すことが出来る。
　実施例によれば、以下の１または複数の効果を得ることが可能である。
　１）受光トランジスタ１０１は、酸化物半導体層１４ｂをチャンネル層（活性層）として用いた３端子（ゲート、ソース、および、ドレイン）を有する酸化物半導体素子とする。受光トランジスタ１０１は、３端子構造であるので、図４および図５に示されるように、受光トランジスタ１０１のオフ状態のドレイン電流（オフ電流）の値を光照射の有無の判定に利用することが出来る。光照射の有無における受光トランジスタ１０１のオフ電流の信号比が大きいことを利用することで、光照射の有無の検出を安定した動作で行うことが可能である。
　２）スイッチングトランジスタ１０２（１０４、１０５）は、酸化物半導体層１４ａをチャンネル層（活性層）として用いた４端子（ゲート、ソース、ドレイン、および、バックゲート）を有する酸化物半導体素子とする。これにより、スイッチングトランジスタ１０２の酸化物半導体層１４ａには、入射光ＬＩＧが照射されない様な構成にされている。バックゲート電極１７は、酸化物半導体層１４ａへの入射光ＬＩＧを遮光ないし阻止する機能を有する。
　３）上記２）において、スイッチングトランジスタ１０２（１０４、１０５）は、ゲート電極１２ａとバックゲート電極１７とを駆動するデュアルゲート駆動としても良い。また、スイッチングトランジスタ１０２（１０４、１０５）は、バックゲート電極１７をソース電極１５ａに接続した構成でも良い。スイッチングトランジスタ１０２（１０４、１０５）は、ボトムゲート型の構成に限定されるものではなく、上部ゲート型構造の構成でもよい。
　４）光センサー回路は、受光トランジスタ１０１と、スイッチングトランジスタ１０２、１０４と、容量素子１０３と、を含む。受光トランジスタ１０１は、第１ゲート制御信号ＳＶＧが供給される配線に接続されたゲートと、第１ソース制御信号ＳＶＳが供給される配線に接続されたソースと、ドレインと、を有する。スイッチングトランジスタ１０２は、第２ゲート制御信号ＤＣＨが供給される配線に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線に接続されたソースと、受光トランジスタ１０１のドレインに接続されたドレインと、を有する。容量素子１０３は、受光トランジスタ１０１のドレインに接続された第１端子と、スイッチングトランジスタ１０２のソースに接続された第２端子と、を有する。スイッチングトランジスタ１０４は、ゲート線Ｇ１に接続されたゲートと、信号線Ｓｉｇ１に接続されたソースと、容量素子１０３の第１端子に接続されたドレインと、を有する。容量素子１０３に蓄えられた電荷は、ゲート線Ｇ１が選択レベルとされることで、オン状態とされたスイッチングトランジスタ１０４のソース・ドレイン経路を介して、信号線Ｓｉｇ１へ読み出される。
　５）上記４）において、光センサー回路には、リセット回路ＲＳが接続される。リセット回路ＲＳは、スイッチングトランジスタ１０５を有する。スイッチングトランジスタ１０５は、リセット信号ＲＳＴが供給される配線に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線に接続されたソースと、信号線Ｓｉｇ１に接続されたドレインと、を有する。
　６）光センサー回路およびリセット回路ＲＳＴを含む光センサー装置１の動作において、１回のセンサーシーケンスは、センサーリセット期間ＳＲＰと、容量リセット期間ＣＲＰと、露光期間ＥＸＰと、読み出し期間ＲＡＰと、を含む。センサーリセット期間ＳＲＰは、スイッチングトランジスタ１０５により、受光トランジスタ１０１にリセット電流を流すことで、受光トランジスタ１０１の光応答をキャンセルさせ、初期状態に戻す期間である。容量リセット期間ＣＲＰは、露光期間ＥＸＰの前において、容量素子１０３に蓄えられた電荷を、スイッチングトランジスタ１０２により、一定の電位に変化（初期化）させる期間である。露光期間ＥＸＰは、受光トランジスタ１０１を受光素子として機能させ、入射光ＬＩＧにより照射された光量に応じて、容量素子１０３に電荷を蓄える期間である。読み出し期間ＲＡＰは、露光期間ＥＸＰの後に、スイッチングトランジスタ１０４をオン状態とすることにより、容量素子１０３に新たに蓄えられた電荷から、入射光ＬＩＧにより照射された光量に比例する信号を読み出す期間である。
　センサーリセット期間ＳＲＰを設けたことにより、受光トランジスタ１０１の光応答による光電流を、短時間で、キャンセルすることができる。また、容量リセット期間ＣＲＰを設けたことにより、露光期間ＥＸＰの前において、容量素子１０３に蓄えられた電荷を、一定の電位に変化（初期化）させることができる。これにより、安定した信号強度を得ることができるので、安定した動作を行うことが可能な光センサー装置１を提供することができる。
　（応用例）
　次に、図面を用いて、応用例を説明する。
　（応用例１）
　図１４は、応用例１に係る表示装置を概念的に示す平面図である。応用例１に係る表示装置ＤＳＰは、実施例の光センサー装置１を、指紋センサーとして利用する場合の構成例を示している。この例では、光センサー装置１は、表示装置ＤＳＰの表示パネルＰＮＬの上の所望の領域に張り合わられる。この領域は、例えば、指紋検出領域に割り当てられた表示パネルＰＮＬの領域である。表示パネルＰＮＬは、表示領域ＤＡを有し、表示領域ＤＡは、行列状に配置された複数の表示画素ＰＸを有する。表示パネルＰＮＬは、例えば、液晶表示パネルとすることができる。この場合、複数の表示画素ＰＸのおのおのは、液晶表示画素を利用することができる。
　(応用例２)
　図１５は、応用例２に係る表示装置を概念的に示す平面図である。応用例２に係る表示装置ＤＳＰ１は、実施例の光センサー装置１を、タッチセンサーとして利用する場合の構成例を示している。この例では、光センサー装置１は、表示装置ＤＳＰの表示パネルＰＮＬの表示領域ＤＡの上に、張り合わられる。応用例１と同様に、表示パネルＰＮＬは、表示領域ＤＡを有し、表示領域ＤＡは、行列状に配置された複数の表示画素ＰＸを有する。応用例２の光センサー装置１は、タッチセンサーに限定されるものではなく、指紋センサーとして利用することも可能である。
　（変形例）
　図１６は、変形例に係る表示装置を概念的に示す平面図である。図１４および図１５では、実施例の光センサー装置１が表示パネルＰＮＬの表示領域ＤＡの上に張り合わせられた構成例を示した。変形例に係る表示装置ＤＳＰ２では、表示パネルＰＮＬの表示領域ＤＡに、表示画素ＰＸと光センサー回路ＳＣとの両方が設けられる例である。
　図１７は、変形例に係る表示装置に採用可能な表示画素ＰＸと光センサー回路ＳＣとの構成例を示す回路図である。図１７は、図６の光センサー回路ＳＣと、表示画素ＰＸとが組み合わせられた構成を例示的に示している。光センサー回路ＳＣの構成は図６と同様なので説明は省略する。
　表示画素ＰＸは、スイッチング素子としての１つの薄膜トランジスタ（Thin Film Transistor）ＴＦＴを含む。薄膜トランジスタＴＦＴは、ゲートが走査線である画素ゲート線ＰＸＧ１に接続され、ソース／ドレインの一方が信号線である画素ソース線Ｓ１に接続され、ソース／ドレインの他方が画素電極ＰＥに接続されている。また、表示画素ＰＸには、全ての表示画素ＰＸに共通電位Ｖcomを与える共通電極Ｖｃｏｍが設けられており、画素電極ＰＥと共通電極Ｖｃｏｍとの間に液晶層ＬＣが設けられる。画素ゲート線ＰＸＧ１を介して供給される駆動信号に基づいて薄膜トランジスタＴＦＴがオン・オフ動作し、オン状態のときに画素ソース線Ｓ１から供給される表示信号に基づいて画素電極ＰＥに画素電圧が印加され、画素電極ＰＥと共通電極Ｖｃｏｍとの間の電界によって液晶層ＬＣが駆動される構成となっている。
　図１７では、１つの表示画素ＰＸに１つの光センサー回路ＳＣを設けた構成が示されるが、これに限定されるわけではない。複数の表示画素ＰＸに対して１つ光センサー回路ＳＣを設けてもよい。例えば、５つの表示画素ＰＸに対して１つの光センサー回路ＳＣを設けても良い。
　応用例および変形例においては、表示装置の一例として、液晶表示装置を開示した。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、デジタルカメラ、ビデオカメラ等の種々の装置に用いることができる。なお、応用例および変形例にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置（ＯＬＥＤ）、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
　酸化物半導体層を用いた受光トランジスタ１０１は、図４に示される様に、非常にオフ電流が低いため、光照射がなければ非常に低いオフ電流を保つことができる。そのため、目的や照射光に合わせて、露光時間（露光期間ＥＸＰ）や読み出し時間（読み出し期間ＲＡＰ）を自由に変化させることも可能である（グローバルシャッタ）。例えば、ＯＬＥＤや液晶の表示装置を組み合わせた場合、ＯＬＥＤや液晶の表示装置の表示動作の合間に、光センサー装置１の駆動させることや、光センサー装置１を独立に稼働させることも可能である。また、読み出し時間（読み出し期間ＲＡＰ）を短くとる場合は、読み出しトランジスタ１０４やリセットトランジスタ１０５に多結晶の低温ポリシリコン（ＬＴＰＳ）の薄膜トランジスタ（ＴＦＴ）を用いることも可能である。
　本発明の実施の形態として上述した光センサー装置および表示装置を基にして、当業者が適宜設計変更して実施し得る全ての光センサー装置および表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
　上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
　１：光センサー装置、ＳＣ：光センサー回路、ＬＩＧ：入射光、１０１：受光トランジスタ、１０２、１０４、１０５：スイッチングトランジスタ、１０３：容量素子、１４ａ，１４ｂ：酸化物半導体層（チャンネル層）、１２ａ、１２ｂ：ゲート電極、１５ｃ、１５ｂ、１５ｃ：ドレイン電極・ソース電極、１７：バックゲート電極、ＲＳ：リセット回路、ＤＳＰ：表示装置

Claims (16)

  1. 　受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含み、
    　前記受光トランジスタは、
    　　第１配線に接続されたゲートと、
    　　第２配線に接続されたソースと、
    　　ドレインと、を含み、
    　前記第１スイッチングトランジスタは、
    　　第３配線に接続されたゲートと、
    　　第４配線に接続されたソースと、
    　　前記受光トランジスタの前記ドレインに接続されたドレインと、を含み、
    　前記容量素子は、
    　　前記受光トランジスタの前記ドレインに接続された第１端子と、
    　　前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含み、
    　前記第２スイッチングトランジスタは、
    　　ゲート線に接続されたゲートと、
    　　信号線に接続されたソースと、
    　　前記容量素子の前記第１端子に接続されたドレインと、を含み、
    　前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む、光センサー回路。
  2. 　請求項１において、
    　前記受光トランジスタと前記第２スイッチングトランジスタとをオン状態とし、前記第１スイッチングトランジスタとをオフ状態する第１期間と、
    　前記第１期間の後、前記受光トランジスタと前記第２スイッチングトランジスタとをオフ状態とし、前記第１スイッチングトランジスタとをオン状態する第２期間と、
    　前記第２期間の後、前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタをオフ状態として、前記容量素子に光照射による電荷を蓄える第３期間と、
    　前記第３期間の後、前記受光トランジスタと前記第１スイッチングトランジスタとをオフ状態とし、前記ゲート線によって前記第２スイッチングトランジスタをオン状態として、前記容量素子に蓄えられた前記電荷を前記信号線から読み出す第４期間と、を含む、光センサー回路。
  3. 　請求項２において、
    　第３スイッチングトランジスタを含むリセット回路を有し、
    　前記第３スイッチングトランジスタは、
    　　第５配線に接続されたゲートと、
    　　前記第４配線に接続されたソースと、
    　　前記信号線に接続されたドレインと、を有し、
    　前記第３スイッチングトランジスタは、チャンネル層として酸化物半導体層を含む、光センサー回路。
  4. 　請求項３において、
    　前記第１期間において、前記第３スイッチングトランジスタがオン状態にされる、光センサー回路。
  5. 　請求項１において、
    　前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのの前記ゲートは、対応するトランジスタの前記酸化物半導体層の下部または上部の一方に設けられ、
    　前記第１スイッチングトランジスタおよび前記第２スイッチングトランジスタのおのおのは、バックゲートを有し、
    　前記バックゲートは、対応するスイッチングトランジスタの前記酸化物半導体層の下部または上部の他方に設けられる、光センサー回路。
  6. 　請求項５において、
    　前記バックゲートは、対応するスイッチングトランジスタの前記ソースに接続される、光センサー回路。
  7. 　請求項３において、
    　前記第３スイッチングトランジスタの前記ゲートは、前記第３スイッチングトランジスタの前記酸化物半導体層の下部または上部の一方に設けられ、
    　前記第３スイッチングトランジスタは、バックゲートを有し、
    　前記第３スイッチングトランジスタの前記バックゲートは、前記第３スイッチングトランジスタの前記酸化物半導体層の下部または上部の他方に設けられる、光センサー回路。
  8. 　複数のゲート線と、
    　複数の信号線と、
    　１つの光センサー回路が１つのゲート線と１つの信号線とに接続されるように、前記複数のゲート線と前記複数の信号線とに接続された複数の光センサー回路と、を含み、
    　前記複数の光センサー回路のおのおのは、
    　　受光トランジスタと、
    　　第１スイッチングトランジスタと、
    　　第２スイッチングトランジスタと、
    　　容量素子と、を含み、
    　前記受光トランジスタは、
    　　第１配線に接続されたゲートと、
    　　第２配線に接続されたソースと、
    　　ドレインと、を含み、
    　前記第１スイッチングトランジスタは、
    　　第３配線に接続されたゲートと、
    　　第４配線に接続されたソースと、
    　　前記受光トランジスタの前記ドレインに接続されたドレインと、を含み、
    　前記容量素子は、
    　　前記受光トランジスタの前記ドレインに接続された第１端子と、
    　　前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含み、
    　前記第２スイッチングトランジスタは、
    　　対応するゲート線に接続されたゲートと、
    　　対応する信号線に接続されたソースと、
    　　前記容量素子の前記第１端子に接続されたドレインと、を含み、
    　前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む、光センサー装置。
  9. 　請求項８において、
    　前記受光トランジスタと前記第２スイッチングトランジスタとをオン状態とし、前記第１スイッチングトランジスタとをオフ状態する第１期間と、
    　前記第１期間の後、前記受光トランジスタと前記第２スイッチングトランジスタとをオフ状態とし、前記第１スイッチングトランジスタとをオン状態する第２期間と、
    　前記第２期間の後、前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタをオフ状態として、前記容量素子に光照射による電荷を蓄える第３期間と、
    　前記第３期間の後、前記受光トランジスタと前記第１スイッチングトランジスタとをオフ状態とし、前記ゲート線によって前記第２スイッチングトランジスタをオン状態として、前記容量素子に蓄えられた前記電荷を前記信号線から読み出す第４期間と、を含む、光センサー装置。
  10. 　請求項９において、
    　第３スイッチングトランジスタを含むリセット回路を有し、
    　前記第３スイッチングトランジスタは、
    　　リセット信号が供給される第５配線に接続されたゲートと、
    　　前記第４配線に接続されたソースと、
    　　対応する信号線に接続されたドレインと、を有し、
    　前記第３スイッチングトランジスタは、チャンネル層として酸化物半導体層を含む、光センサー装置。
  11. 　請求項１０において、
    　前記第１期間において、前記第３スイッチングトランジスタが前記リセット信号によりオン状態にされる、光センサー装置。
  12. 　請求項１０において、
    　前記受光トランジスタ、前記第１スイッチングトランジスタ、前記第２スイッチングトランジスタ、および、前記第３スイッチングトランジスタのおのおのの前記ゲートは、対応するトランジスタの前記酸化物半導体層の下部または上部の一方に設けられ、
    　前記第１スイッチングトランジスタ、前記第２スイッチングトランジスタ、および、前記第３スイッチングトランジスタのおのおのは、バックゲートを有し、
    　前記バックゲートは、対応するスイッチングトランジスタの前記酸化物半導体層の下部または上部の他方に設けられる、光センサー装置。
  13. 　請求項１２において、
    　前記バックゲートは、対応するスイッチングトランジスタの前記ソースに接続される、光センサー装置。
  14. 　表示領域を有する表示パネルを有し、
    　前記表示領域は、表示画素と、光センサー回路と、を含み、
    　前記光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含み、
    　前記受光トランジスタは、
    　　第１配線に接続されたゲートと、
    　　第２配線に接続されたソースと、
    　　ドレインと、を含み、
    　前記第１スイッチングトランジスタは、
    　　第３配線に接続されたゲートと、
    　　第４配線に接続されたソースと、
    　　前記受光トランジスタの前記ドレインに接続されたドレインと、を含み、
    　前記容量素子は、
    　　前記受光トランジスタの前記ドレインに接続された第１端子と、
    　　前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含み、
    　前記第２スイッチングトランジスタは、
    　　ゲート線に接続されたゲートと、
    　　信号線に接続されたソースと、
    　　前記容量素子の前記第１端子に接続されたドレインと、を含み、
    　前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む、表示装置。
  15. 　請求項１４において、
    　前記受光トランジスタと前記第２スイッチングトランジスタとをオン状態とし、前記第１スイッチングトランジスタとをオフ状態する第１期間と、
    　前記第１期間の後、前記受光トランジスタと前記第２スイッチングトランジスタとをオフ状態とし、前記第１スイッチングトランジスタとをオン状態する第２期間と、
    　前記第２期間の後、前記受光トランジスタ、前記第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタをオフ状態として、前記容量素子に光照射による電荷を蓄える第３期間と、
    　前記第３期間の後、前記受光トランジスタと前記第１スイッチングトランジスタとをオフ状態とし、前記ゲート線によって前記第２スイッチングトランジスタをオン状態として、前記容量素子に蓄えられた前記電荷を前記信号線から読み出す第４期間と、を含む、表示装置。
  16. 　請求項１４または請求項１５において、
    　第３スイッチングトランジスタを含むリセット回路を有し、
    　前記第３スイッチングトランジスタは、
    　　第５配線に接続されたゲートと、
    　　前記第４配線に接続されたソースと、
    　　前記信号線に接続されたドレインと、を含み、
    　前記第３スイッチングトランジスタは、チャンネル層として酸化物半導体層を含む、表示装置。
PCT/JP2019/009306 2018-03-20 2019-03-08 光センサー回路、光センサー装置、および、表示装置 WO2019181558A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201980020363.2A CN111868940B (zh) 2018-03-20 2019-03-08 光传感器电路、光传感器装置及显示装置
US17/024,725 US11189745B2 (en) 2018-03-20 2020-09-18 Light sensor circuit, light sensor device, and display device
US17/527,192 US11575062B2 (en) 2018-03-20 2021-11-16 Light sensor circuit, light sensor device, and display device
US18/091,388 US11973161B2 (en) 2018-03-20 2022-12-30 Photo sensor device
US18/597,953 US20240213393A1 (en) 2018-03-20 2024-03-07 Photo sensor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018052337A JP7039346B2 (ja) 2018-03-20 2018-03-20 光センサー回路、光センサー装置、および、表示装置
JP2018-052337 2018-03-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/024,725 Continuation US11189745B2 (en) 2018-03-20 2020-09-18 Light sensor circuit, light sensor device, and display device

Publications (1)

Publication Number Publication Date
WO2019181558A1 true WO2019181558A1 (ja) 2019-09-26

Family

ID=67987072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/009306 WO2019181558A1 (ja) 2018-03-20 2019-03-08 光センサー回路、光センサー装置、および、表示装置

Country Status (4)

Country Link
US (4) US11189745B2 (ja)
JP (1) JP7039346B2 (ja)
CN (1) CN111868940B (ja)
WO (1) WO2019181558A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508987A (zh) * 2020-04-29 2020-08-07 Tcl华星光电技术有限公司 一种传感器及其制作方法以及光电转换装置
CN111508986A (zh) * 2020-04-29 2020-08-07 Tcl华星光电技术有限公司 一种传感器及其制作方法以及光电转换装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039346B2 (ja) * 2018-03-20 2022-03-22 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
JP7576474B2 (ja) * 2021-01-26 2024-10-31 株式会社ジャパンディスプレイ 検出装置
CN113451422B (zh) * 2021-06-30 2023-06-06 中国科学技术大学 一种光电探测器的调节方法及其应用
WO2024176379A1 (ja) * 2023-02-22 2024-08-29 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120138919A1 (en) * 2010-12-03 2012-06-07 E Ink Holdings Inc. Photo sensing unit and photo sensor thereof
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
WO2015111118A1 (ja) * 2014-01-27 2015-07-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置および駆動方法
JP2015216369A (ja) * 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置
US20160291714A1 (en) * 2015-03-30 2016-10-06 Boe Technology Group Co., Ltd. Touch Panel, Method For Fabricating the Same and Touch Display Device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003170B1 (ko) * 2006-09-25 2010-12-22 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 광 검출기 어레이
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US8569807B2 (en) * 2009-09-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor having capacitor on pixel region
KR101672344B1 (ko) 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치
US8716646B2 (en) * 2010-10-08 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
JP5529203B2 (ja) * 2011-09-21 2014-06-25 シャープ株式会社 光センサおよび電子機器
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
JP7039346B2 (ja) * 2018-03-20 2022-03-22 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US20120138919A1 (en) * 2010-12-03 2012-06-07 E Ink Holdings Inc. Photo sensing unit and photo sensor thereof
WO2015111118A1 (ja) * 2014-01-27 2015-07-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置および駆動方法
JP2015216369A (ja) * 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置
US20160291714A1 (en) * 2015-03-30 2016-10-06 Boe Technology Group Co., Ltd. Touch Panel, Method For Fabricating the Same and Touch Display Device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508987A (zh) * 2020-04-29 2020-08-07 Tcl华星光电技术有限公司 一种传感器及其制作方法以及光电转换装置
CN111508986A (zh) * 2020-04-29 2020-08-07 Tcl华星光电技术有限公司 一种传感器及其制作方法以及光电转换装置
US11804508B2 (en) 2020-04-29 2023-10-31 Tcl China Star Optoelectronics Technology Co., Ltd. Sensor, manufacturing method thereof, and photoelectric conversion device

Also Published As

Publication number Publication date
US20230137257A1 (en) 2023-05-04
US20220077344A1 (en) 2022-03-10
US20210005771A1 (en) 2021-01-07
US20240213393A1 (en) 2024-06-27
CN111868940B (zh) 2023-12-08
JP2019165130A (ja) 2019-09-26
CN111868940A (zh) 2020-10-30
JP7039346B2 (ja) 2022-03-22
US11189745B2 (en) 2021-11-30
US11973161B2 (en) 2024-04-30
US11575062B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
WO2019181558A1 (ja) 光センサー回路、光センサー装置、および、表示装置
KR100685239B1 (ko) 트랜지스터어레이 및 그 제조방법 및 화상처리장치
US9690428B2 (en) Optical touch screen apparatuses and methods of driving the optical touch screen apparatuses
US9268428B2 (en) Light-sensing apparatuses, methods of driving the light-sensing apparatuses, and optical touch screen apparatuses including the light-sensing apparatuses
KR100684514B1 (ko) 구동회로 및 표시장치
TW594770B (en) Shift register and electronic apparatus
KR101819980B1 (ko) 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
JP2019165129A (ja) 光センサー装置、および、表示装置
US9035910B2 (en) Touch sensing and remote sensing optical touch screen apparatuses
JP2014522503A (ja) Ａｍｏｌｅｄディスプレイの閾値および移動度パラメータを抽出するためのシステムおよび方法
CN114220400B (zh) 具有栅极驱动器的显示装置
CN101208735A (zh) 电致发光显示装置
US11132955B2 (en) Display apparatus
JP2013025803A (ja) 単純化された光センシング回路、前記光センシング回路を含む光センシング装置、前記光センシング装置を駆動する方法、及び前記光センシング装置を含む画像取得装置及び光タッチスクリーン装置
JP4645047B2 (ja) シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
JP5275739B2 (ja) センサ素子およびその駆動方法
JP7326518B2 (ja) 光センサー装置
KR101912714B1 (ko) 광터치 스크린 장치 및 그 구동 방법
TWI413062B (zh) 有機發光二極體顯示裝置、有機發光二極體顯示面板、畫素架構及電壓補償方法
KR101951322B1 (ko) 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
US20120019496A1 (en) Optical sensor circuit, display device and method for driving optical sensor circuit
JP2014116608A (ja) 半導体装置及び表示装置
KR102514895B1 (ko) 표시 장치
JP5448258B2 (ja) フォトセンサ
JP2007035098A (ja) シフトレジスタ、撮像装置、表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19772505

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19772505

Country of ref document: EP

Kind code of ref document: A1