WO2015111108A1 - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
WO2015111108A1
WO2015111108A1 PCT/JP2014/006013 JP2014006013W WO2015111108A1 WO 2015111108 A1 WO2015111108 A1 WO 2015111108A1 JP 2014006013 W JP2014006013 W JP 2014006013W WO 2015111108 A1 WO2015111108 A1 WO 2015111108A1
Authority
WO
WIPO (PCT)
Prior art keywords
waveguide
solid
state imaging
imaging device
intermediate layer
Prior art date
Application number
PCT/JP2014/006013
Other languages
English (en)
French (fr)
Inventor
矢野　尚
平井　純
石田　裕之
森永　泰規
英朗 吉田
重幸 大野
山本　直樹
高橋　信義
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2015111108A1 publication Critical patent/WO2015111108A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching

Definitions

  • the present disclosure relates to a solid-state imaging device and a manufacturing method thereof.
  • the number of pixels has increased and the pixels have been miniaturized. Along with this, the light receiving part is also miniaturized, and it has become difficult to maintain the sensitivity characteristics of the solid-state imaging device.
  • the conventional laminated waveguide has a problem that a recess surrounding the lower waveguide is formed on the lower wiring layer.
  • an opening exposing the lower waveguide is formed in the upper wiring layer. Over-etching is necessary to completely expose the underlying waveguide from the opening.
  • the diameter of the opening is larger than the diameter of the lower waveguide.
  • the wiring layer has a refractive index smaller than that of the waveguide and has a higher etching rate. For this reason, a portion around the lower waveguide in the lower wiring layer is etched, and a recess surrounding the lower waveguide is generated.
  • the diameter of the opening formed in the upper wiring layer is made smaller than the diameter of the lower waveguide, the formation of the recess can be prevented. However, in this case, since the diameter of the upper waveguide is reduced, the sensitivity is lowered.
  • An object of the present disclosure is to realize a solid-state imaging device in which a recess is not formed in a wiring layer around a lower waveguide without making the diameter of the upper waveguide smaller than the diameter of the lower waveguide. It is.
  • One aspect of the solid-state imaging device of the present disclosure includes a semiconductor substrate having a photodiode, a first waveguide provided on the photodiode, and a first wiring provided on a side of the first waveguide. And a layer. An intermediate layer continuously provided on the first waveguide and the first wiring layer; a second waveguide provided on the first waveguide with the intermediate layer interposed therebetween; And a second wiring layer provided on the side of the second waveguide on the layer.
  • the first waveguide, the second waveguide, and the intermediate layer may have the same film quality.
  • the intermediate layer may be a silicon nitride film.
  • the lower diameter of the second waveguide may be larger than the upper diameter of the first waveguide.
  • the horizontal position of the part of the lower surface of the second waveguide and the part of the upper surface of the first wiring layer may overlap.
  • the first wiring layer and the second wiring layer may include a low dielectric constant film, a copper wiring, and a liner film that covers the upper surface of the copper wiring.
  • the uppermost layer of the first wiring layer may be a silicon oxide film.
  • the intermediate layer may be a material having a refractive index greater than 1.8.
  • the intermediate layer may be made of a material having an extinction coefficient smaller than 0.001.
  • the intermediate layer may have a thickness of 40 nm or more and 300 nm or less.
  • One aspect of the solid-state imaging device may further include a color filter and a lens provided on the second waveguide.
  • One aspect of a method for manufacturing a solid-state imaging device includes a step of preparing a semiconductor substrate having a photodiode, and a first wiring layer having a first opening on the photodiode on the semiconductor substrate. Forming. Then, a step of forming a first waveguide filling the first opening, an intermediate layer continuously covering the first wiring layer and the first waveguide, and a second wiring on the intermediate layer Forming a layer and a second waveguide.
  • the step of forming the second wiring layer and the second waveguide includes the step of forming the second wiring layer forming layer on the intermediate layer, and exposing the intermediate layer to the second wiring layer forming layer. Forming a second opening, and forming a second waveguide in the second opening.
  • the step of forming the second opening includes the step of forming an opening having a lower diameter equal to or larger than the diameter of the first waveguide on the first waveguide. It may be.
  • the first film in the step of forming the first waveguide and the intermediate layer, is embedded so as to fill the first opening, thereby forming the first waveguide. And a step of depositing a second film so as to cover the first waveguide and the first wiring layer to form an intermediate layer.
  • the step of forming the first waveguide and the intermediate layer includes depositing a first film on the first wiring layer so as to fill the first opening.
  • the step of forming the first waveguide and the intermediate layer may be performed.
  • the step of forming the second opening may be a step of etching the second wiring layer forming layer using the intermediate layer as an etching stopper film.
  • the first waveguide, the second waveguide, and the intermediate layer may be films having the same film quality.
  • the intermediate layer may be made of a material having a refractive index larger than 1.8.
  • the intermediate layer may be made of a material having an extinction coefficient smaller than 0.001.
  • the concave portion is not formed in the wiring layer around the lower waveguide without making the diameter of the upper waveguide smaller than the diameter of the lower waveguide. Can be.
  • the expression that the member A is provided “above” the member B is not limited to the case where the member B is provided in contact with the member A unless otherwise specified.
  • the case where the member B is provided with another member interposed therebetween is included.
  • the solid-state imaging device of the present embodiment includes a semiconductor substrate 101 having a photodiode 102, a first waveguide 103 provided on the photodiode 102, and a first waveguide 103. And a first wiring layer 104 provided on the side. Then, an intermediate layer 105 provided continuously on the first waveguide 103 and the first wiring layer 104, and a second layer provided on the first waveguide 103 with the intermediate layer 105 interposed therebetween. A waveguide 106 and a second wiring layer 107 provided on the side of the second waveguide 106 on the intermediate layer 105 are provided. The diameter of the lower part of the second waveguide 106 is substantially the same as or larger than the diameter of the upper part of the first waveguide 103.
  • the photodiode 102 which is a light receiving portion is provided on an upper portion of a semiconductor substrate 101 such as a silicon substrate.
  • the photodiode 102 has, for example, a p-type region and an n-type region provided on the semiconductor substrate 101.
  • a gate electrode 113 having a sidewall 114 is provided between adjacent photodiodes 102 with a gate insulating film 112 interposed therebetween.
  • the gate electrode 113 is covered with a lower-layer insulating (Pre-metal dielectric, PMD) film 115.
  • Pre-metal dielectric, PMD Pre-metal dielectric
  • a first waveguide 103 and a first wiring layer 104 are provided on the PMD film 115.
  • the first waveguide 103 is provided on the photodiode 102.
  • the first waveguide 103 is made of a high refractive index film.
  • the first waveguide 103 can be a silicon nitride film.
  • the refractive index of this silicon nitride film can be about 1.9 to 1.95.
  • the extinction coefficient is about 0.0001.
  • a silicon oxynitride film having a refractive index larger than 1.8 may be used, it is desirable that the refractive index is high and the extinction coefficient is small because it serves as a light path.
  • the first wiring layer 104 is provided on the side of the first waveguide 103. Therefore, it is provided on the region where the gate electrode 113 is formed.
  • the first wiring layer 104 can be a laminated wiring layer.
  • a first interlayer insulating film 141, a second interlayer insulating film 142, and a first liner film 143 are sequentially stacked.
  • a first wiring 144 is provided in the first interlayer insulating film 141 and the second interlayer insulating film 142.
  • the first liner film 143 is provided so as to cover the first wiring 144.
  • a third interlayer insulating film 145 and a second liner film 146 are sequentially stacked on the first liner film 143.
  • a second wiring 147 is provided in the third interlayer insulating film 145.
  • the second liner film 146 is provided so as to cover the second wiring 147.
  • the wiring provided in the first wiring layer 104 is connected to the gate electrode 113 and the impurity diffusion region provided in the semiconductor substrate 101 through a contact (not shown) penetrating the PMD film 115 as necessary. Has been.
  • the first interlayer insulating film 141, the first liner film 143, and the second liner film 146 can be silicon carbide films having a dielectric constant ⁇ of about 4.5 to 4.7.
  • the second interlayer insulating film 142 and the third interlayer insulating film 145 can be low dielectric constant (low-k) films having a dielectric constant ⁇ of about 2.7 to 3.0.
  • the first wiring 144 and the second wiring 147 can be copper wiring.
  • the upper surface of the first waveguide 103 and the upper surface of the first wiring layer 104 are substantially the same height.
  • An intermediate layer 105 that continuously covers the first waveguide 103 and the first wiring layer 104 is provided on the first waveguide 103 and the first wiring layer 104. Since the intermediate layer 105 serves as a light path, a material having a high refractive index and a small extinction coefficient is preferable.
  • the intermediate layer 105 can be a silicon oxynitride film having a refractive index higher than 1.8, or a silicon nitride film having a refractive index of about 1.9 to 1.95. Among these, a silicon nitride film is preferable, and the extinction coefficient is about 0.0001.
  • the first waveguide 103 and the intermediate layer 105 can be the same film. In this case, the first waveguide 103 and the intermediate layer 105 can be integrated.
  • a second waveguide 106 and a second wiring layer 107 are provided on the intermediate layer 105.
  • the second waveguide 106 is provided on the first waveguide 103 with the intermediate layer 105 interposed therebetween.
  • the diameter of the lower part of the second waveguide 106 is equal to or larger than the diameter of the upper part of the first waveguide 103.
  • FIG. 1 shows an example in which the lower diameter of the second waveguide 106 is larger than the upper diameter of the first waveguide 103. Accordingly, a part of the lower surface of the second waveguide 106 overlaps a part of the upper surface of the first wiring layer 104 in a planar position.
  • the diameters of the first waveguide 103 and the second waveguide 106 vary depending on the size of the pixel. For example, the diameter of the upper portion of the first waveguide 103 is 900 nm, and the second waveguide 106 The lower diameter can be 950 nm.
  • Table 1 shows the dimensional accuracy (variation) and alignment accuracy of the first waveguide 103 and the second waveguide 106.
  • the dimensional accuracy of the first waveguide 103 and the second waveguide 106 is 20 nm at 3 ⁇ .
  • the alignment accuracy when the second waveguide 106 is aligned with the first waveguide 103 is 15 nm.
  • 32 nm which is a square average of these dimensional accuracy and alignment accuracy, is a variation generated between the first waveguide 103 and the second waveguide 106. Therefore, by designing the lower diameter of the second waveguide 106 to be 32 nm or more larger than the upper diameter of the first waveguide 103, the upper surface of the first waveguide 103 can be formed even if variation is taken into consideration.
  • the second waveguide 106 can be disposed within the lower surface.
  • the second waveguide 106 is made of a high refractive index film.
  • the second waveguide 106 can be a silicon nitride film.
  • the refractive index of the silicon nitride film can be about 1.9 to 1.95.
  • a silicon oxynitride film having a refractive index larger than 1.8 may be used. In order to provide a light path, it is desirable that the refractive index be as high as possible.
  • the first waveguide 103, the intermediate layer 105, and the second waveguide 106 may have the same refractive index.
  • a refractive index may mutually differ.
  • the extinction coefficient is desirably small and desirably 0.001 or less.
  • the second wiring layer 107 is provided on the side of the second waveguide 106. Therefore, the second wiring layer 107 is provided on the first wiring layer 104.
  • the second wiring layer 107 can be a laminated wiring layer.
  • a fourth interlayer insulating film 171 and a third liner film 172 are sequentially stacked.
  • a third wiring 173 is provided in the fourth interlayer insulating film 171.
  • the third liner film 172 is provided so as to cover the third wiring 173.
  • a fifth interlayer insulating film 174 and a fourth liner film 175 are sequentially stacked on the third liner film 172.
  • a fourth wiring 176 is provided in the fifth interlayer insulating film 174.
  • the fourth liner film 175 is provided so as to cover the fourth wiring 176.
  • the wiring provided in the second wiring layer 107 is connected to the wiring provided in the first wiring layer 104 through vias (not shown) penetrating the intermediate layer 105 as necessary.
  • the third liner film 172 and the fourth liner film 175 can be silicon carbide films having a dielectric constant ⁇ of about 4.5 to 4.7.
  • the fourth interlayer insulating film 171 and the fifth interlayer insulating film 174 can be low-k films having a dielectric constant ⁇ of about 2.7 to 3.0.
  • the third wiring 173 and the fourth wiring 176 can be copper wirings.
  • the upper surface of the second waveguide 106 and the upper surface of the second wiring layer 107 are substantially the same height.
  • An upper structure 108 is provided on the second waveguide 106 and the second wiring layer 107.
  • the upper structure 108 includes, for example, a silicon oxide film 181, a planarization film 182, a color filter 183, and a lens 184 that are sequentially formed.
  • the color filter 183 and the lens 184 are formed corresponding to the pixels.
  • the solid-state imaging device of this embodiment can be formed as follows. First, as shown in FIG. 2, a photodiode 102, a gate insulating film 112, a gate electrode 113, sidewalls 114, and the like are formed on a semiconductor substrate 101 by a normal manufacturing process. Thereafter, a PMD film 115 is formed on the entire surface of the semiconductor substrate 101 so as to cover the gate electrode 113. The upper surface of the PMD film 115 is made almost flat. Subsequently, a first wiring layer forming layer 104A is formed on the entire surface of the PMD film 115.
  • the first wiring layer forming layer 104A can be formed as follows. First, a first interlayer insulating film 141 and a second interlayer insulating film 142 are sequentially formed on the PMD film 115. Thereafter, a first wiring 144 which is a buried wiring is formed in the first interlayer insulating film 141 and the second interlayer insulating film 142. Next, a first liner film 143 is formed so as to cover the first wiring 144 and the second interlayer insulating film 142. Thereafter, a third interlayer insulating film 145 is formed, and a second wiring 147 is formed in the third interlayer insulating film 145. Subsequently, a second liner film 146 is formed so as to cover the second wiring 147 and the third interlayer insulating film 145.
  • the first interlayer insulating film 141 can be a silicon carbide film having a thickness of about 40 nm to 60 nm and a dielectric constant ⁇ of about 4.5 to 4.7.
  • the second interlayer insulating film 142 and the third interlayer insulating film 145 can be low-k films having a thickness of about 50 nm to 250 nm and a dielectric constant ⁇ of about 2.7 to 3.0.
  • the first liner film 143 and the second liner film 146 can be silicon carbide films having a thickness of about 60 nm and a dielectric constant of about 4.5 to 4.7.
  • the first wiring 144 and the second wiring 147 can be copper wiring.
  • the upper portion of the photodiode 102 in the first wiring layer forming layer 104A is selectively removed to form a first opening 104a exposing the PMD film 115.
  • the first wiring layer 104 is formed.
  • the first opening 104a can be formed using photolithography and etching.
  • a first buried film 103A is formed on the entire surface of the semiconductor substrate 101 by using a chemical vapor deposition (CVD) method.
  • the first buried film 103A can be a silicon nitride film having a thickness of about 600 nm to 1000 nm and a refractive index of about 1.9 to 1.95, for example.
  • the portion of the first buried film 103A formed on the first wiring layer 104 is removed by a chemical mechanical polishing (CMP) method, so that the first waveguide 103 is formed.
  • CMP chemical mechanical polishing
  • the second liner film 146 can be used as a stopper film.
  • the upper surface of the first waveguide 103 and the upper surface of the first wiring layer 104 are substantially the same height.
  • an intermediate layer 105 is formed so as to continuously cover the first waveguide 103 and the first wiring layer 104.
  • the intermediate layer 105 can be a silicon nitride film having a thickness of about 150 nm and a refractive index of 1.9 to 1.95.
  • the portion of the first buried film 103A formed on the first wiring layer 104 may not be completely removed and may be left with a thickness of about 150 nm.
  • the remaining portion of the first buried film 103A can be used as the intermediate layer 105, and there is an advantage that it is not necessary to form the intermediate layer 105 separately.
  • the first waveguide 103 and the intermediate layer 105 are integrated.
  • a second wiring layer forming layer 107 ⁇ / b> A is formed on the intermediate layer 105.
  • the first wiring layer forming layer 104A can be formed as follows. First, the fourth interlayer insulating film 171 is formed. Thereafter, a third wiring 173 is formed in the fourth interlayer insulating film 171. Next, a third liner film 172 is formed so as to cover the third wiring 173 and the fourth interlayer insulating film 171. Thereafter, a fifth interlayer insulating film 174 is formed, and a fourth wiring 176 is embedded in the fifth interlayer insulating film 174. Subsequently, a fourth liner film 175 is formed so as to cover the fourth wiring 176 and the fifth interlayer insulating film 174.
  • the fourth interlayer insulating film 171 and the fifth interlayer insulating film 174 can be low-k films having a thickness of about 50 nm to 250 nm and a dielectric constant ⁇ of about 2.7 to 3.0.
  • the third liner film 172 and the fourth liner film 175 can be silicon carbide films having a thickness of about 60 nm and a dielectric constant of about 4.5 to 4.7.
  • the third wiring 173 and the fourth wiring 176 can be copper wirings.
  • the second wiring layer forming layer 107 ⁇ / b> A is selectively removed from the upper portion of the first waveguide 103, so that the second opening 107 a that exposes the intermediate layer 105 is formed.
  • the second wiring layer 107 is formed.
  • the second opening 107a can be formed using photolithography and etching. In the etching, the intermediate layer 105 can be used as an etching stopper film.
  • the diameter of the lower part of the second opening 107 a is equal to or larger than the diameter of the upper part of the first waveguide 103.
  • FIG. 8 shows an example in which the lower diameter of the second opening 107 a is larger than the upper diameter of the first waveguide 103.
  • the diameters of the first waveguide 103 and the second opening 107a vary depending on the size of the pixel.
  • the diameter of the lower part of the second opening 107a can be 950 nm.
  • the design size of the lower diameter of the second opening 107 a may be 32 nm or more larger than the design size of the upper diameter of the first waveguide 103.
  • a second embedded film 106A is formed on the entire surface of the semiconductor substrate 101 by using a chemical vapor deposition (CVD) method.
  • the second buried film 106A can be a silicon nitride film having a thickness of about 600 nm to 1000 nm and a refractive index of about 1.9 to 1.95.
  • a portion of the second embedded film 106A formed on the second wiring layer 107 is removed by a chemical mechanical polishing (CMP) method, so that the second waveguide 106 is formed.
  • CMP chemical mechanical polishing
  • the fourth liner film 175 can be used as a stopper film.
  • the upper surface of the second waveguide 106 and the upper surface of the second wiring layer 107 are substantially the same height.
  • the upper structure 108 is formed on the second waveguide 106 and the second wiring layer 107. Specifically, a silicon oxide film 181 and a planarizing film 182 are sequentially deposited. Thereafter, a color filter 183 and a lens 184 are formed corresponding to each photodiode 102.
  • the solid-state imaging device of this embodiment is provided with an intermediate layer 105 that continuously covers the first waveguide 103 and the first wiring layer 104.
  • the first waveguide 103 and the second liner film 146 are formed when the second opening 107a having a diameter larger than that of the first waveguide 103 is formed.
  • the first waveguide 103 is made of a silicon nitride film having a refractive index of about 1.9 to 1.95
  • the second liner film 146 is silicon carbide having a refractive index of about 1.7 to 1.8.
  • the etching speed of the second liner film 146 is faster than that of the first waveguide 103.
  • the second liner film 146 is etched more than the first waveguide 103, and a recess is formed around the first waveguide 103.
  • voids are likely to occur when the second embedded film 106A is formed.
  • light is scattered and leaks out of the waveguide, causing the sensitivity of the imaging device to decrease.
  • the intermediate layer 105 when the intermediate layer 105 is not provided, a thin portion is formed on the second liner film 146, or in the worst case, the second liner film 146 disappears. If the thickness of the second liner film 146 is not sufficient, the interface between the second liner film 146 and the third interlayer insulating film 145 during ashing and cleaning after the second opening 107a is formed. There is a risk of moisture penetrating. When moisture permeates, the second wiring 147 is short-circuited to reduce yield, or the life of the second wiring 147 may be reduced.
  • an intermediate layer 105 that continuously covers the first waveguide 103 and the first wiring layer 104 is provided. For this reason, even if the second opening 107a having a diameter larger than that of the first waveguide 103 is formed, the film exposed from the second opening 107a is only the intermediate layer 105, and the difference in etching rate is Does not occur. Therefore, no recess is formed around the first waveguide 103, and yield, reliability, and sensitivity are not reduced.
  • the film thickness of the intermediate layer 105 is preferably 40 nm or more from the viewpoint of reliably forming the second opening 107a.
  • the low-k film is etched by about 250 nm.
  • the overetching amount is set to about 50%, and overetching for further etching the low-k film by about 125 nm is performed.
  • the intermediate layer 105 is a silicon nitride film, the etching rate is about 1/3 of the low-k film. For this reason, if the thickness of the intermediate layer 105 is 40 nm or more, the second opening 107a can be reliably formed when the second opening 107a is formed, and penetrates to the first wiring layer 104. It is not etched.
  • the film thickness of the intermediate layer 105 is preferably set to 300 nm or less from the viewpoint of suppressing light from passing out of the waveguide in the intermediate layer 105.
  • Providing the intermediate layer 105 that continuously covers the first waveguide 103 and the first wiring layer 104 includes the upper diameter of the first waveguide 103 and the lower diameter of the second waveguide 106. It is also useful when are approximately equal. When the diameter of the upper part of the first waveguide 103 and the diameter of the lower part of the second waveguide 106 are substantially equal, if there is no variation in size and alignment, the first waveguide can be provided without providing the intermediate layer 105. No recess is formed around 103. However, as described above, a variation of about 32 nm occurs between the first waveguide 103 and the second waveguide 106.
  • the difference between the design dimension of the upper portion of the first waveguide 103 and the design dimension of the lower portion of the second waveguide 106 is less than 32 nm, a recess is formed in the upper portion of the first wiring layer 104.
  • the yield, reliability and sensitivity may be reduced.
  • the solid-state imaging device and the manufacturing method thereof according to the present embodiment have the same effect when a film having a refractive index lower than that of the first waveguide 103 is provided around the first waveguide 103. can get.
  • the uppermost layer of the first wiring layer 104 may be a silicon oxide film 149.
  • the refractive index of the silicon oxide film 149 is about 1.43 to 1.46.
  • the intermediate layer 105 can prevent a recess from being formed around the first waveguide 103 even when the uppermost layer of the first wiring layer 104 is the silicon oxide film 149. .
  • first wiring layer 104 and the second wiring layer 107 are each a laminated wiring including two wirings
  • the number of wiring layers can be arbitrarily changed.
  • the first wiring layer 104 and the second wiring layer 107 may have different numbers of wiring layers.
  • the low-k film used as the interlayer insulating film can be a carbon-containing silicon oxide film or a fluorine-containing silicon oxide film. Further, not only the low-k film but also a silicon oxide film can be used. However, in miniaturized wiring, a low-k film having a low dielectric constant is more desirable in order to reduce wiring capacitance.
  • the solid-state imaging device and the manufacturing method thereof according to the present disclosure can prevent a recess from being formed in the wiring layer around the lower waveguide without making the diameter of the upper waveguide smaller than the diameter of the lower waveguide. It is useful as a solid-state imaging device having a laminated waveguide and a manufacturing method thereof.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　上層の導波路の径を下層の導波路の径よりも小さくすることなく、下層の導波路の周囲の配線層に凹部が形成されないようにする。固体撮像装置は、フォトダイオードを有する半導体基板と、フォトダイオードの上に設けられた第１の導波路と、第１の導波路の側方に設けられた第１の配線層と、第１の導波路及び第１の配線層の上に連続して設けられた中間層と、中間層を介在させて第１の導波路の上に設けられた第２の導波路と、中間層の上における第２の導波路の側方に設けられた第２の配線層とを備えている。

Description

固体撮像装置及びその製造方法
　本開示は、固体撮像装置及びその製造方法に関する。
　近年の固体撮像装置は、高画素数化が進み、画素の微細化が進展している。これに伴って、受光部も微細化され、固体撮像装置の感度特性を維持することが困難になってきている。固体撮像装置の感度特性を維持することを目指して、受光部であるフォトダイオードの上に導波路を形成することが提案されている。屈折率が高い材料により構成された導波路を設けることにより、固体撮像装置に入射した光を導波路外に逃がすことなく、効率よくフォトダイオードに伝播できると期待される。
　しかし、固体撮像装置の高画素化がさらに進展すると、導波路のアスペクト比が高くなる。アスペクト比が高い導波路には、ボイドが発生しやすい。導波路にボイドが発生すると、光の伝播効率が低下し、固体撮像装置の感度特性を維持することが困難となる。このため、複数の層が積層された積層型の導波路が提案されている（例えば、特許文献１を参照）。
特開２０１０－１４１２８０号公報
　しかしながら、従来の積層型の導波路には、下層の配線層の上部に下層の導波路を囲む凹部が生じてしまうという問題がある。上層の導波路を形成する際には、下層の導波路を露出する開口部を上層の配線層に形成する。開口部から下層の導波路を完全に露出させるためには、オーバーエッチが必要となる。また、上層の導波路の径を下層の導波路の径よりも大きくするため、開口部の径は下層の導波路の径よりも大きい。さらに、配線層は導波路よりも屈折率が小さく、エッチング速度が速い。このため、下層の配線層における下層の導波路の周囲の部分がエッチングされ、下層の導波路を囲む凹部が生じてしまう。このような凹部が生じると、固体撮像装置の感度が低下する。また、歩留まり及び信頼性も低下する。上層の導波路の径を下層の導波路の径と同じにする場合においても、アライメント精度等により同様の問題が発生する。
　上層の配線層に形成する開口部の径を下層の導波路の径よりも小さくすれば、凹部の発生は防ぐことができる。しかしこの場合には、上層の導波路の径が小さくなるため、感度が低下してしまう。
　本開示の課題は、上層の導波路の径を下層の導波路の径よりも小さくすることなく、下層の導波路の周囲の配線層に凹部が形成されない固体撮像装置を実現できるようにすることである。
　本開示の固体撮像装置の一態様は、フォトダイオードを有する半導体基板と、フォトダイオードの上に設けられた第１の導波路と、第１の導波路の側方に設けられた第１の配線層と、を備えている。そして第１の導波路及び第１の配線層の上に連続して設けられた中間層と、中間層を介在させて第１の導波路の上に設けられた第２の導波路と、中間層の上における第２の導波路の側方に設けられた第２の配線層とを備えている。
　固体撮像装置の一態様において、第１の導波路、第２の導波路及び中間層は、同一の膜質を有していてもよい。
　固体撮像装置の一態様において、中間層は、窒化珪素膜であってもよい。
　固体撮像装置の一態様において、第２の導波路の下部の径は、第１の導波路の上部の径よりも大きくてもよい。
　固体撮像装置の一態様において、第２の導波路の下面の一部と、第１の配線層の上面の一部とは、水平位置が重なっていてもよい。
　固体撮像装置の一態様において、第１の配線層及び第２の配線層は、低誘電率膜と、銅配線と、銅配線の上面を覆うライナー膜とを有していてもよい。
　固体撮像装置の一態様において、第１の配線層の最上層は酸化珪素膜であってもよい。
　固体撮像装置の一態様において、中間層は、屈折率が１．８よりも大きい材料としてもよい。
　固体撮像装置の一態様において、中間層は、消衰係数が０．００１より小さい材料としてもよい。
　固体撮像装置の一態様において、中間層は、厚さが４０ｎｍ以上、３００ｎｍ以下であってもよい。
　固体撮像装置の一態様は、第２の導波路の上に設けられたカラーフィルタ及びレンズをさらに備えていてもよい。
　本開示の固体撮像装置の製造方法の一態様は、フォトダイオードを有する半導体基板を準備する工程と、半導体基板の上に、フォトダイオードの上に第１の開口部を有する第１の配線層を形成する工程と、を備えている。そして第１の開口部を埋める第１の導波路と、第１の配線層及び第１の導波路を連続して覆う中間層とを形成する工程と、中間層の上に、第２の配線層及び第２の導波路を形成する工程とを備えている。そして、第２の配線層及び第２の導波路を形成する工程は、中間層の上に第２の配線層形成層を形成する工程と、第２の配線層形成層に中間層を露出する第２の開口部を形成する工程と、第２の開口部に第２の導波路を形成する工程とを含む。
　固体撮像装置の製造方法の一態様において、第２の開口部を形成する工程は、第１の導波路の上に、下部の径が第１の導波路の径以上の開口部を形成する工程であってもよい。
　固体撮像装置の製造方法の一態様において、第１の導波路と中間層とを形成する工程は、第１の開口部を埋めるように第１の膜を埋め込み、第１の導波路を形成する工程と、第１の導波路及び第１の配線層の上を覆うように第２の膜を堆積して、中間層を形成する工程とを含んでいてもよい。
　固体撮像装置の製造方法の一態様において、第１の導波路と中間層とを形成する工程は、第１の開口部を埋めるように第１の配線層の上に第１の膜を堆積して、第１の導波路と中間層とを形成する工程であってもよい。
　固体撮像装置の製造方法の一態様において、第２の開口部を形成する工程は、中間層をエッチングストッパ膜として第２の配線層形成層をエッチングする工程であってもよい。
　固体撮像装置の製造方法の一態様において、第１の導波路、第２の導波路及び中間層は、同一の膜質を有する膜としてもよい。
　固体撮像装置の製造方法の一態様において、中間層は、屈折率が１．８よりも大きい材料としてもよい。
　固体撮像装置の製造方法の一態様において、中間層は、消衰係数が０．００１よりも小さい材料としてもよい。
　本開示に係る固体撮像装置及びその製造方法によれば、上層の導波路の径を下層の導波路の径よりも小さくすることなく、下層の導波路の周囲の配線層に凹部が形成されないようにできる。
一実施例に係る固体撮像装置を示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の製造方法を工程順に示す断面図である。 一実施例に係る固体撮像装置の変形例を示す断面図である。
　本開示において、部材Ａが部材Ｂの「上」に設けられている等の表現は、特に断りがない限り部材Ａの上に部材Ｂが接して設けられている場合だけでなく、部材Ａの上に他の部材を介在させて部材Ｂが設けられている場合を含む。
　図１に示すように、本実施形態の固体撮像装置は、フォトダイオード１０２を有する半導体基板１０１と、フォトダイオード１０２の上に設けられた第１の導波路１０３と、第１の導波路１０３の側方に設けられた第１の配線層１０４と、を備えている。そして第１の導波路１０３及び第１の配線層１０４の上に連続して設けられた中間層１０５と、中間層１０５を介在させて第１の導波路１０３の上に設けられた第２の導波路１０６と、中間層１０５の上における第２の導波路１０６の側方に設けられた第２の配線層１０７とを備えている。第２の導波路１０６の下部の径は、第１の導波路１０３の上部の径とほぼ同じか、それよりも大きい。
　受光部であるフォトダイオード１０２は、シリコン基板等の半導体基板１０１の上部に設けられている。フォトダイオード１０２は、例えば半導体基板１０１の上部に設けられたｐ型領域とｎ型領域とを有する。隣接するフォトダイオード１０２の間には、ゲート絶縁膜１１２を介在させてサイドウォール１１４を有するゲート電極１１３が設けられている。ゲート電極１１３は、下層絶縁（Pre-metal Dielectric、ＰＭＤ）膜１１５に覆われている。
　ＰＭＤ膜１１５の上には第１の導波路１０３及び第１の配線層１０４が設けられている。第１の導波路１０３は、フォトダイオード１０２の上に設けられている。第１の導波路１０３は、高屈折率の膜からなる。例えば、第１の導波路１０３は窒化硅素膜とすることができる。この窒化硅素膜の屈折率は、１．９～１．９５程度とすることができる。消衰係数は約０．０００１程度である。屈折率が１．８よりも大きい酸窒化硅素膜でもよいが、光の通路となるため、屈折率は高い方が望ましく、消衰係数は小さい方が望ましい。
　第１の配線層１０４は、第１の導波路１０３の側方に設けられている。従って、ゲート電極１１３が形成された領域の上に設けられている。第１の配線層１０４は、積層配線層とすることができる。例えば、第１の層間絶縁膜１４１、第２の層間絶縁膜１４２及び第１のライナー膜１４３が順次積層されている。第１の層間絶縁膜１４１及び第２の層間絶縁膜１４２の中には、第１の配線１４４が設けられている。第１のライナー膜１４３は第１の配線１４４を覆うように設けられている。第１のライナー膜１４３の上には、第３の層間絶縁膜１４５及び第２のライナー膜１４６が順次積層されている。第３の層間絶縁膜１４５の中には、第２の配線１４７が設けられている。第２のライナー膜１４６は第２の配線１４７を覆うように設けられている。第１の配線層１０４に設けられた配線は、必要に応じてＰＭＤ膜１１５を貫通するコンタクト（図示せず）等を介してゲート電極１１３及び半導体基板１０１に設けられた不純物拡散領域等と接続されている。
　第１の層間絶縁膜１４１、第１のライナー膜１４３及び第２のライナー膜１４６は、誘電率εが４．５～４．７程度の炭化珪素膜とすることができる。第２の層間絶縁膜１４２及び第３の層間絶縁膜１４５は、誘電率εが２．７～３．０程度の低誘電率（ｌｏｗ－ｋ）膜とすることができる。第１の配線１４４及び第２の配線１４７は、銅配線とすることができる。
　第１の導波路１０３の上面と第１の配線層１０４の上面とは、ほぼ同じ高さとなっている。第１の導波路１０３及び第１の配線層１０４の上には、第１の導波路１０３及び第１の配線層１０４を連続して覆う中間層１０５が設けられている。中間層１０５は光の通路となるため、屈折率が高く、消衰係数が小さい材料が好ましい。例えば、中間層１０５を屈折率が１．８よりも大きい酸窒化硅素膜、又は屈折率が１．９～１．９５程度の窒化硅素膜とすることができる。中でも、窒化硅素膜が好ましく、消衰係数は約０．０００１程度である。第１の導波路１０３と中間層１０５とは同じ膜とすることができる。この場合には、第１の導波路１０３と中間層１０５とは一体とすることができる。
　中間層１０５の上には、第２の導波路１０６及び第２の配線層１０７が設けられている。第２の導波路１０６は、中間層１０５を介在させて第１の導波路１０３の上に設けられている。第２の導波路１０６の下部の径は、第１の導波路１０３の上部の径以上である。図１には、第２の導波路１０６の下部の径が、第１の導波路１０３の上部の径よりも大きい例を示している。従って、第２の導波路１０６の下面の一部は、第１の配線層１０４の上面の一部と平面位置が重なっている。第１の導波路１０３及び第２の導波路１０６の径は、画素の大きさにより変動するが、一例を挙げると第１の導波路１０３の上部の径を９００ｎｍとし、第２の導波路１０６の下部の径を９５０ｎｍとすることができる。
　表１に、第１の導波路１０３及び第２の導波路１０６の寸法精度（ばらつき）と、アライメント精度とを示す。第１の導波路１０３及び第２の導波路１０６の寸法精度は、それぞれ３σで２０ｎｍである。また、第２の導波路１０６を第１の導波路１０３に対して位置合わせをするときのアライメント精度は１５ｎｍである。これらの寸法精度とアライメント精度とを二乗平均した３２ｎｍが、第１の導波路１０３と第２の導波路１０６との間に生じるばらつきである。従って、第２の導波路１０６の下部の径を第１の導波路１０３の上部の径よりも３２ｎｍ以上大きく設計することにより、ばらつきを考慮しても、第１の導波路１０３の上面を、第２の導波路１０６の下面の範囲内に配置することができる。
Figure JPOXMLDOC01-appb-T000001
　第２の導波路１０６は、高屈折率の膜からなる。例えば、第２の導波路１０６は窒化硅素膜とすることができる。窒化硅素膜の屈折率は、１．９～１．９５程度とすることができる。屈折率が１．８よりも大きい酸窒化硅素膜でもよい。光の通路となるため、屈折率はできるだけ高いことが望ましい。第１の導波路１０３、中間層１０５及び第２の導波路１０６は、屈折率が同一であってもよい。また、屈折率が１．８よりも大きければ、屈折率が互いに異なっていてもよい。また、消衰係数は小さいことが望ましく、０．００１以下であることが望ましい。
　第２の配線層１０７は、第２の導波路１０６の側方に設けられている。従って、第２の配線層１０７は第１の配線層１０４の上に設けられている。第２の配線層１０７は積層配線層とすることができる。例えば、第４の層間絶縁膜１７１及び第３のライナー膜１７２が順次積層されている。第４の層間絶縁膜１７１の中には、第３の配線１７３が設けられている。第３のライナー膜１７２は第３の配線１７３を覆うように設けられている。第３のライナー膜１７２の上には、第５の層間絶縁膜１７４及び第４のライナー膜１７５が順次積層されている。第５の層間絶縁膜１７４の中には、第４の配線１７６が設けられている。第４のライナー膜１７５は第４の配線１７６を覆うように設けられている。第２の配線層１０７に設けられた配線は、必要に応じて中間層１０５を貫通するビア（図示せず）等を介して第１の配線層１０４に設けられた配線と接続されている。
　第３のライナー膜１７２及び第４のライナー膜１７５は、誘電率εが４．５～４．７程度の炭化珪素膜とすることができる。第４の層間絶縁膜１７１及び第５の層間絶縁膜１７４は、誘電率εが２．７～３．０程度のｌｏｗ－ｋ膜とすることができる。第３の配線１７３及び第４の配線１７６は、銅配線とすることができる。
　第２の導波路１０６の上面と第２の配線層１０７の上面とはほぼ同じ高さとなっている。第２の導波路１０６及び第２の配線層１０７の上には、上部構造１０８が設けられている。上部構造１０８は例えば、順次形成された酸化珪素膜１８１、平坦化膜１８２、カラーフィルタ１８３及びレンズ１８４を含んでいる。カラーフィルタ１８３及びレンズ１８４は、画素に対応して形成されている。
　本実施形態の固体撮像装置は以下のようにして形成することができる。まず、図２に示すように、通常の製造プロセスにより半導体基板１０１の上にフォトダイオード１０２、ゲート絶縁膜１１２、ゲート電極１１３及びサイドウォール１１４等を形成する。この後、ゲート電極１１３を覆うように、半導体基板１０１上の全面にＰＭＤ膜１１５を形成する。ＰＭＤ膜１１５の上面はほぼ平坦になるようにする。続いて、ＰＭＤ膜１１５上の全面に第１の配線層形成層１０４Ａを形成する。
　第１の配線層形成層１０４Ａは以下のようにして形成することができる。まず、ＰＭＤ膜１１５の上に、第１の層間絶縁膜１４１と、第２の層間絶縁膜１４２とを順次形成する。この後、第１の層間絶縁膜１４１及び第２の層間絶縁膜１４２の中に埋め込み配線である第１の配線１４４を形成する。次に、第１の配線１４４及び第２の層間絶縁膜１４２を覆うように第１のライナー膜１４３を形成する。この後、第３の層間絶縁膜１４５を形成し、第３の層間絶縁膜１４５の中に第２の配線１４７を形成する。続いて、第２の配線１４７及び第３の層間絶縁膜１４５を覆うように第２のライナー膜１４６を形成する。
　第１の層間絶縁膜１４１は、厚さが４０ｎｍ～６０ｎｍ程度で、誘電率εが４．５～４．７程度の炭化珪素膜とすることができる。第２の層間絶縁膜１４２及び第３の層間絶縁膜１４５は、厚さが５０ｎｍ～２５０ｎｍ程度で、誘電率εが２．７～３．０程度のｌｏｗ－ｋ膜とすることができる。第１のライナー膜１４３及び第２のライナー膜１４６は、厚さが６０ｎｍ程度で、誘電率が４．５～４．７程度の炭化珪素膜とすることができる。第１の配線１４４及び第２の配線１４７は、銅配線とすることができる。
　次に、図３に示すように、第１の配線層形成層１０４Ａにおけるフォトダイオード１０２の上側の部分を選択的に除去して、ＰＭＤ膜１１５を露出する第１の開口部１０４ａを形成する。これにより第１の配線層１０４が形成される。第１の開口部１０４ａはフォトリソグラフィーとエッチングとを用いて形成することができる。
　次に、図４に示すように、半導体基板１０１上の全面に化学気相堆積（ＣＶＤ）法を用いて、第１の埋め込み膜１０３Ａを形成する。第１の埋め込み膜１０３Ａは、例えば厚さが６００ｎｍ～１０００ｎｍ程度で、屈折率が１．９～１．９５程度の窒化硅素膜とすることができる。
　次に、図５に示すように、第１の埋め込み膜１０３Ａの第１の配線層１０４の上に形成された部分を化学機械研磨（ＣＭＰ）法により除去して、第１の導波路１０３を形成する。この際に、第２のライナー膜１４６をストッパ膜として用いることができる。第１の導波路１０３の上面と第１の配線層１０４の上面とはほぼ同じ高さとなる。
　次に、図６に示すように、第１の導波路１０３及び第１の配線層１０４の上を連続して覆うように中間層１０５を形成する。中間層１０５は、厚さが１５０ｎｍ程度で、屈折率が１．９～１．９５の窒化硅素膜とすることができる。
　なお、第１の埋め込み膜１０３Ａにおける第１の配線層１０４の上に形成された部分を完全に除去せずに、１５０ｎｍ程度の厚さで残存させてもよい。この場合には、第１の埋め込み膜１０３Ａの残存部分を中間層１０５とすることができ、中間層１０５を別途形成する必要がないという利点が得られる。また、第１の導波路１０３と中間層１０５とは一体となる。
　次に、図７に示すように、中間層１０５の上に第２の配線層形成層１０７Ａを形成する。第１の配線層形成層１０４Ａは以下のようにして形成することができる。まず、第４の層間絶縁膜１７１を形成する。この後、第４の層間絶縁膜１７１の中に第３の配線１７３を形成する。次に、第３の配線１７３及び第４の層間絶縁膜１７１を覆うように第３のライナー膜１７２を形成する。この後、第５の層間絶縁膜１７４を形成し、第５の層間絶縁膜１７４の中に第４の配線１７６を埋め込む。続いて、第４の配線１７６及び第５の層間絶縁膜１７４を覆うように第４のライナー膜１７５を形成する。
　第４の層間絶縁膜１７１及び第５の層間絶縁膜１７４は、厚さが５０ｎｍ～２５０ｎｍ程度で、誘電率εが２．７～３．０程度のｌｏｗ－ｋ膜とすることができる。第３のライナー膜１７２及び第４のライナー膜１７５は、厚さが６０ｎｍ程度で、誘電率が４．５～４．７程度の炭化珪素膜とすることができる。第３の配線１７３及び第４の配線１７６は、銅配線とすることができる。
　次に、図８に示すように、第２の配線層形成層１０７Ａにおける第１の導波路１０３の上側の部分を選択的に除去して、中間層１０５を露出する第２の開口部１０７ａを形成する。これにより第２の配線層１０７が形成される。第２の開口部１０７ａはフォトリソグラフィーとエッチングとを用いて形成することができる。エッチングの際に中間層１０５をエッチングストッパ膜として用いることができる。第２の開口部１０７ａの下部の径は、第１の導波路１０３の上部の径以上とする。図８には、第２の開口部１０７ａの下部の径が、第１の導波路１０３の上部の径よりも大きい例を示している。第１の導波路１０３及び第２の開口部１０７ａの径は、画素の大きさにより変動する。一例を挙げると、第１の導波路１０３の上部の径が９００ｎｍの場合、第２の開口部１０７ａの下部の径を９５０ｎｍとすることができる。寸法精度及びアライメント精度を考慮すると、第２の開口部１０７ａの下部の径の設計寸法は、第１の導波路１０３の上部の径の設計寸法よりも３２ｎｍ以上大きくすればよい。
　次に、図９に示すように、半導体基板１０１上の全面に化学気相堆積（ＣＶＤ）法を用いて、第２の埋め込み膜１０６Ａを形成する。第２の埋め込み膜１０６Ａは、厚さが６００ｎｍ～１０００ｎｍ程度で、屈折率が１．９～１．９５程度の窒化硅素膜とすることができる。
　次に、図１０に示すように、第２の埋め込み膜１０６Ａの第２の配線層１０７の上に形成された部分を化学機械研磨（ＣＭＰ）法により除去して、第２の導波路１０６を形成する。この際に、第４のライナー膜１７５をストッパ膜として用いることができる。第２の導波路１０６の上面と第２の配線層１０７の上面とはほぼ同じ高さとなる。
　次に、図１１に示すように、第２の導波路１０６及び第２の配線層１０７の上に上部構造１０８を形成する。具体的には、酸化珪素膜１８１及び平坦化膜１８２を順次堆積する。この後、各フォトダイオード１０２に対応してカラーフィルタ１８３及びレンズ１８４を形成する。
　本実施形態の固体撮像装置は、第１の導波路１０３及び第１の配線層１０４の上を連続して覆う中間層１０５が設けられている。中間層１０５が設けられていない場合には、第１の導波路１０３よりも径が大きい第２の開口部１０７ａを形成する際に、第１の導波路１０３と第２のライナー膜１４６とが露出する。第１の導波路１０３が、１．９～１．９５程度の屈折率を有する窒化硅素膜からなり、第２のライナー膜１４６が、１．７～１．８程度の屈折率を有する炭化珪素膜からなる場合、第２のライナー膜１４６のエッチング速度は、第１の導波路１０３よりも速い。このため、第２のライナー膜１４６は、第１の導波路１０３よりもエッチングされ、第１の導波路１０３の周囲に凹部が形成される。凹部が形成されると、第２の埋め込み膜１０６Ａを形成する際に、ボイドが発生し易くなる。ボイドが発生すると、光が散乱して導波路の外へ漏れ、撮像装置の感度が低下する原因となる。
　また、中間層１０５が設けられていない場合には、第２のライナー膜１４６に膜厚が薄い部分ができたり、最悪の場合、第２のライナー膜１４６が消失したりする。第２のライナー膜１４６の膜厚が十分でないと、第２の開口部１０７ａを形成した後のアッシング及び洗浄等の際に、第２のライナー膜１４６と第３の層間絶縁膜１４５との界面に水分が浸透する恐れがある。水分が浸透すると、第２の配線１４７がショートして歩留まりが低下したり、第２の配線１４７の寿命が低下したりする。
　本実施形態の固体撮像装置には、第１の導波路１０３及び第１の配線層１０４の上を連続して覆う中間層１０５が設けられている。このため、第１の導波路１０３よりも径が大きい第２の開口部１０７ａを形成しても、第２の開口部１０７ａから露出する膜は、中間層１０５だけであり、エッチング速度の差は生じない。従って、第１の導波路１０３の周囲に凹部が形成されることがなく、歩留まり、信頼性及び感度の低下等が発生しない。
　中間層１０５の膜厚は、第２の開口部１０７ａを確実に形成するという観点から４０ｎｍ以上とすることが好ましい。第２の開口部１０７ａを形成する最終段階において、ｌｏｗ－ｋ膜を２５０ｎｍ程度エッチングする。第２の開口部１０７ａを確実に形成するためには、オーバーエッチング量を５０％程度とし、ｌｏｗ－ｋ膜をさらに１２５ｎｍ程度エッチングするオーバーエッチを行う。中間層１０５が窒化硅素膜である場合、エッチング速度はｌｏｗ－ｋ膜の１／３程度である。このため、中間層１０５の厚さを４０ｎｍ以上とすれば、第２の開口部１０７ａを形成する際に、第２の開口部１０７ａを確実に形成できると共に、第１の配線層１０４まで突き抜けてエッチングされることがない。
　中間層１０５の膜厚は、中間層１０５において光が導波路外へ抜けることを抑えるという観点から３００ｎｍ以下とすることが好ましい。中間層１０５の厚さを３００ｎｍ以下とすることにより、フォトダイオード１０２へ入射する光が減少することによる感度低下はほとんど生じない。
　第１の導波路１０３と第１の配線層１０４とを連続して覆う中間層１０５を設けることは、第１の導波路１０３の上部の径と、第２の導波路１０６の下部の径とがほぼ等しい場合にも有用である。第１の導波路１０３の上部の径と、第２の導波路１０６の下部の径とがほぼ等しい場合、寸法及びアライメントのばらつきがなければ、中間層１０５を設けなくても第１の導波路１０３の周囲に凹部は生じない。しかし、先に説明したように、第１の導波路１０３と第２の導波路１０６との間には３２ｎｍ程度のばらつきが生じる。このため、第１の導波路１０３の上部の設計寸法と、第２の導波路１０６の下部の設計寸法との差が３２ｎｍ未満の場合には、第１の配線層１０４の上部に凹部が生じ、歩留まり、信頼性及び感度の低下が発生する恐れがある。中間層１０５を設けることにより、第１の導波路１０３の上部の径と、第２の導波路１０６の下部の径とがほぼ等しい場合においても、歩留まり、信頼性及び感度の低下を抑えることができる。
　第１の導波路１０３の周囲に炭化珪素膜からなる第２のライナー膜１４６が設けられている場合について説明した。しかし、本実施形態の固体撮像装置及びその製造方法は、第１の導波路１０３の周囲に第１の導波路１０３よりも屈折率が低い膜が設けられている場合には、同様の効果が得られる。例えば、図１２に示すように、第１の配線層１０４の最上層は、酸化珪素膜１４９としてもよい。酸化珪素膜１４９の屈折率は１．４３～１．４６程度である。このため、第１の配線層１０４の最上層が炭化珪素膜からなる第２のライナー膜１４６である場合と同様に、第１の導波路１０３の周囲に凹部が形成される恐れがある。しかし、中間層１０５を設けることにより、第１の配線層１０４の最上層が酸化珪素膜１４９である場合においても、第１の導波路１０３の周囲に凹部が形成されることを防ぐことができる。
　第１の導波路１０３と第２の導波路１０６とが積層された２段の導波路について示したが、３段以上の導波路においても同様の構成とすることができる。第１の配線層１０４及び第２の配線層１０７がそれぞれ２層の配線を含む積層配線である例を示したが、配線の層数は任意に変更することができる。また、第１の配線層１０４と第２の配線層１０７とは異なる配線層数であってもよい。
　層間絶縁膜とするｌｏｗ－ｋ膜は、炭素含有酸化珪素膜又はフッ素含有酸化珪素膜等とすることができる。また、ｌｏｗ－ｋ膜に限らず、酸化珪素膜とすることができる。しかし、微細化配線においては配線容量を低減するため、誘電率が低いｌｏｗ－ｋ膜の方が望ましい。
　本開示に係る固体撮像装置及びその製造方法は、上層の導波路の径を下層の導波路の径よりも小さくすることなく、下層の導波路の周囲の配線層に凹部が形成されないようにでき、積層型の導波路を有する固体撮像装置及びその製造方法として有用である。
１０１　　　半導体基板
１０２　　　フォトダイオード
１０３　　　第１の導波路
１０３Ａ　　第１の埋め込み膜
１０４　　　第１の配線層
１０４Ａ　　第１の配線層形成層
１０４ａ　　第１の開口部
１０５　　　中間層
１０６　　　第２の導波路
１０６Ａ　　第２の埋め込み膜
１０７　　　第２の配線層
１０７Ａ　　第２の配線層形成層
１０７ａ　　第２の開口部
１０８　　　上部構造
１１２　　　ゲート絶縁膜
１１３　　　ゲート電極
１１４　　　サイドウォール
１１５　　　ＰＭＤ膜
１４１　　　第１の層間絶縁膜
１４２　　　第２の層間絶縁膜
１４３　　　第１のライナー膜
１４４　　　第１の配線
１４５　　　第３の層間絶縁膜
１４６　　　第２のライナー膜
１４７　　　第２の配線
１４９　　　酸化珪素膜
１７１　　　第４の層間絶縁膜
１７２　　　第３のライナー膜
１７３　　　第３の配線
１７４　　　第５の層間絶縁膜
１７５　　　第４のライナー膜
１７６　　　第４の配線
１８１　　　酸化珪素膜
１８２　　　平坦化膜
１８３　　　カラーフィルタ
１８４　　　レンズ

Claims (19)

  1. 　フォトダイオードを有する半導体基板と、
    　前記フォトダイオードの上に設けられた第１の導波路と、
    　前記第１の導波路の側方に設けられた第１の配線層と、
    　前記第１の導波路及び前記第１の配線層の上に連続して設けられた中間層と、
    　前記中間層を介在させて前記第１の導波路の上に設けられた第２の導波路と、
    　前記中間層の上における前記第２の導波路の側方に設けられた第２の配線層とを備えている、固体撮像装置。
  2. 　前記第１の導波路、前記第２の導波路及び前記中間層は、同一の膜質を有する、請求項１に記載の固体撮像装置。
  3. 　前記中間層は、窒化珪素膜である、請求項１又は２に記載の固体撮像装置。
  4. 　前記第２の導波路の下部の径は、前記第１の導波路の上部の径よりも大きい、請求項１～３のいずれか１項に記載の固体撮像装置。
  5. 　前記第２の導波路の下面の一部と、前記第１の配線層の上面の一部とは、水平位置が重なっている、請求項１～４のいずれか１項に記載の固体撮像装置。
  6. 　前記第１の配線層及び前記第２の配線層は、低誘電率膜と、銅配線と、前記銅配線の上面を覆うライナー膜とを有している、請求項１～５のいずれか１項に記載の固体撮像装置。
  7. 　前記第１の配線層の最上層は酸化珪素膜である、請求項１～６のいずれか１項に記載の固体撮像装置。
  8. 　前記中間層は、屈折率が１．８よりも大きい材料からなる、請求項１～７のいずれか１項に記載の固体撮像装置。
  9. 　前記中間層は、消衰係数が０．００１より小さい材料からなる、請求項１～８のいずれか１項に記載の固体撮像装置。
  10. 　前記中間層は、厚さが４０ｎｍ以上、３００ｎｍ以下である、請求項１～９のいずれか１項に記載の固体撮像装置。
  11. 　前記第２の導波路の上に設けられたカラーフィルタ及びレンズをさらに備えている、請求項１～１０のいずれか１項に記載の固体撮像装置。
  12. 　フォトダイオードを有する半導体基板を準備する工程と、
    　前記半導体基板の上に、前記フォトダイオードの上に第１の開口部を有する第１の配線層を形成する工程と、
    　前記第１の開口部を埋める第１の導波路と、前記第１の配線層及び前記第１の導波路を連続して覆う中間層とを形成する工程と、
    　前記中間層の上に、第２の配線層及び第２の導波路を形成する工程とを備え、
    　第２の配線層及び第２の導波路を形成する工程は、前記中間層の上に第２の配線層形成層を形成する工程と、前記第２の配線層形成層に前記中間層を露出する第２の開口部を形成する工程と、前記第２の開口部に第２の導波路を形成する工程とを含む、固体撮像装置の製造方法。
  13. 　前記第２の開口部を形成する工程は、前記第１の導波路の上に、下部の径が前記第１の導波路の径以上の開口部を形成する工程である、請求項１２に記載の固体撮像装置の製造方法。
  14. 　前記第１の導波路と前記中間層とを形成する工程は、前記第１の開口部を埋めるように第１の膜を埋め込み、前記第１の導波路を形成する工程と、前記第１の導波路及び前記第１の配線層の上を覆うように第２の膜を堆積して、前記中間層を形成する工程とを含む、請求項１２又は１３に記載の固体撮像装置の製造方法。
  15. 　前記第１の導波路と前記中間層とを形成する工程は、前記第１の開口部を埋めるように前記第１の配線層の上に第１の膜を堆積して、前記第１の導波路と前記中間層とを形成する工程である、請求項１２又は１３に記載の固体撮像装置の製造方法。
  16. 　前記第２の開口部を形成する工程は、前記中間層をエッチングストッパ膜として前記第２の配線層形成層をエッチングする工程である、請求項１２～１５のいずれか１項に記載の固体撮像装置の製造方法。
  17. 　前記第１の導波路、前記第２の導波路及び前記中間層は、同一の膜質を有する膜である、請求項１２～１６のいずれか１項に記載の固体撮像装置の製造方法。
  18. 　前記中間層は、屈折率が１．８よりも大きい材料である、請求項１２～１７のいずれか１項に記載の固体撮像装置の製造方法。
  19. 　前記中間層は、消衰係数が０．００１よりも小さい材料である、請求項１２～１８のいずれか１項に記載の固体撮像装置の製造方法。
PCT/JP2014/006013 2014-01-21 2014-12-02 固体撮像装置及びその製造方法 WO2015111108A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-008615 2014-01-21
JP2014008615A JP2017050298A (ja) 2014-01-21 2014-01-21 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2015111108A1 true WO2015111108A1 (ja) 2015-07-30

Family

ID=53680946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006013 WO2015111108A1 (ja) 2014-01-21 2014-12-02 固体撮像装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2017050298A (ja)
WO (1) WO2015111108A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120845A (ja) * 2004-10-21 2006-05-11 Canon Inc 光電変換装置およびその製造方法
US20070145246A1 (en) * 2005-11-30 2007-06-28 Stmicroelectronics Sa Photosensitive cell with light guide
JP2009124053A (ja) * 2007-11-16 2009-06-04 Canon Inc 光電変換装置及びその製造方法
JP2010141280A (ja) * 2008-11-17 2010-06-24 Sony Corp 固体撮像装置、および、その製造方法、カメラ
JP2010287636A (ja) * 2009-06-09 2010-12-24 Panasonic Corp 固体撮像素子及びその製造方法
JP2011508457A (ja) * 2007-12-28 2011-03-10 タイ，ヒオク‐ナム イメージセンサー用の光導波路アレイ
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120845A (ja) * 2004-10-21 2006-05-11 Canon Inc 光電変換装置およびその製造方法
US20070145246A1 (en) * 2005-11-30 2007-06-28 Stmicroelectronics Sa Photosensitive cell with light guide
JP2009124053A (ja) * 2007-11-16 2009-06-04 Canon Inc 光電変換装置及びその製造方法
JP2011508457A (ja) * 2007-12-28 2011-03-10 タイ，ヒオク‐ナム イメージセンサー用の光導波路アレイ
JP2010141280A (ja) * 2008-11-17 2010-06-24 Sony Corp 固体撮像装置、および、その製造方法、カメラ
JP2010287636A (ja) * 2009-06-09 2010-12-24 Panasonic Corp 固体撮像素子及びその製造方法
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2017050298A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
US10079259B2 (en) Image sensor and method for fabricating the same
US7803647B2 (en) Optical transmission improvement on multi-dielectric structure in advance CMOS imager
TWI682554B (zh) 半導體影像感測裝置及其形成方法
JP6278608B2 (ja) 半導体装置およびその製造方法
TW201916775A (zh) 半導體結構及其形成方法
JP5921129B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
JP6061544B2 (ja) 撮像装置の製造方法
JP6308727B2 (ja) 電子デバイスの製造方法
US11177309B2 (en) Image sensor with pad structure
JP4866972B1 (ja) 固体撮像装置及びその製造方法
JP2012164945A (ja) 半導体装置の製造方法
JP6083572B2 (ja) 固体撮像装置及びその製造方法
TW202021149A (zh) 半導體結構及其形成方法
US9960200B1 (en) Selective deposition and planarization for a CMOS image sensor
JP6039294B2 (ja) 半導体装置の製造方法
US9871072B2 (en) Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device
JP2015144298A (ja) 半導体装置の製造方法
US8716054B2 (en) Image sensor and method for fabricating the same
TWI406401B (zh) 半導體裝置及其製造方法
US11705474B2 (en) Metal reflector grounding for noise reduction in light detector
WO2015111108A1 (ja) 固体撮像装置及びその製造方法
JP2015023199A (ja) 固体撮像装置
TW202141773A (zh) 影像感測器裝置及其形成方法
TW202042383A (zh) 影像感測器及其形成方法
CN106601759B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14880028

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14880028

Country of ref document: EP

Kind code of ref document: A1