WO2015087494A1 - 等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法 - Google Patents

等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法 Download PDF

Info

Publication number
WO2015087494A1
WO2015087494A1 PCT/JP2014/005801 JP2014005801W WO2015087494A1 WO 2015087494 A1 WO2015087494 A1 WO 2015087494A1 JP 2014005801 W JP2014005801 W JP 2014005801W WO 2015087494 A1 WO2015087494 A1 WO 2015087494A1
Authority
WO
WIPO (PCT)
Prior art keywords
domain equalization
waveform distortion
unit
signal
frequency domain
Prior art date
Application number
PCT/JP2014/005801
Other languages
English (en)
French (fr)
Inventor
安部 淳一
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US15/101,995 priority Critical patent/US10396851B2/en
Priority to JP2015552300A priority patent/JP6500781B2/ja
Publication of WO2015087494A1 publication Critical patent/WO2015087494A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/06Control of transmission; Equalising by the transmitted signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25Arrangements specific to fibre transmission
    • H04B10/2507Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/61Coherent receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/61Coherent receivers
    • H04B10/616Details of the electronic signal processing in coherent optical receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0491Circuits with frequency synthesizers, frequency converters or modulators

Definitions

  • the present invention relates to an equalization processing circuit, a digital receiver, a signal transmission / reception system, an equalization processing method, and a digital reception method.
  • Patent Document 1 in a coherent receiver, a frequency shift amount between a carrier frequency of an input signal and local light is estimated, and a local oscillator (LO: local oscillator) is reversed in the direction opposite to the estimated value.
  • LO local oscillator
  • Non-Patent Document 1 discloses a technique for analyzing transfer characteristics from filter coefficients of a time domain equalization filter and compensating for various waveform distortions such as chromatic dispersion and polarization mode dispersion of a received signal based on the analysis result.
  • Patent Document 2 discloses a technique for compensating waveform distortion with semi-fixed characteristics that changes due to temperature fluctuations in the previous stage and compensating for waveform distortion that occurs at high speed in the transmission path in the subsequent stage.
  • Other related technologies are also disclosed in Patent Documents 3 and 4 and the like.
  • Non-Patent Document 1 can compensate for various waveform distortions at high speed, it cannot compensate for waveform distortions with semi-fixed characteristics that change due to temperature fluctuations, for example. Further, the technique of Patent Document 2 performs the waveform distortion with semi-fixed characteristics and the waveform distortion changing at high speed in series, so that the accuracy of individual compensation is lowered.
  • the present invention has been made in view of the above-described problems, and an equalization processing circuit, a digital receiver, and a signal capable of highly accurately compensating for waveform distortion with semi-fixed characteristics and waveform distortion that varies at high speed. It is an object to provide a transmission / reception system, an equalization processing method, and a digital reception method.
  • an equalization processing circuit uses an input frequency domain equalization coefficient and frequency domain equalization means for frequency domain equalization of an input digital signal.
  • Time domain equalization means for equalizing the input digital signal using the time domain equalization coefficient
  • waveform distortion detection for detecting dynamic waveform distortion and quasi-static waveform distortion of the equalized digital signal Means
  • frequency domain equalization coefficient control means for calculating and outputting a frequency domain equalization coefficient based on the detected quasi-static waveform distortion
  • time domain equalization coefficient control means for calculating and outputting the coefficient.
  • a digital receiver includes a front-end unit that outputs an input signal by coherent detection using a local signal, and converts the coherently detected signal into a digital signal.
  • a / D conversion means for outputting, and the above-described equalization processing circuit to which a digital signal is inputted.
  • a signal transmission / reception system includes a digital transmitter that transmits a signal and the above-described digital receiver that receives the transmitted signal.
  • the equalization processing method uses the calculated frequency domain equalization coefficient to equalize the input digital signal in the frequency domain and uses the calculated time domain equalization coefficient.
  • the digital signal input in the time domain is equalized in the time domain, the dynamic waveform distortion and quasi-static waveform distortion of the equalized digital signal are detected, and the frequency domain equalization coefficient is calculated based on the detected quasi-static waveform distortion.
  • the time domain equalization coefficient is calculated based on the detected dynamic waveform distortion.
  • a digital reception method outputs an input signal by performing coherent detection using a local oscillation signal, converting the coherent detection signal to a digital signal, and outputting the digital signal.
  • the digital signal output using the frequency domain equalization coefficient is equalized in the frequency domain and the digital signal output using the calculated time domain equalization coefficient is equalized in the time domain.
  • Detects dynamic waveform distortion and quasi-static waveform distortion calculates frequency domain equalization coefficient based on detected quasi-static waveform distortion and time domain equalization coefficient based on detected dynamic waveform distortion Is calculated.
  • waveform distortion with semi-fixed characteristics and waveform distortion that varies at high speed can be compensated with high accuracy.
  • FIG. 1 is a block configuration diagram of an equalization processing circuit 10 according to a first embodiment.
  • FIG. It is a block block diagram of the waveform distortion detection part 40B which concerns on 1st Embodiment. It is a block block diagram of the waveform distortion detection part 40C which concerns on 1st Embodiment.
  • It is a block block diagram of the equalization processing circuit 100 which concerns on 2nd Embodiment.
  • It is a block block diagram of the frequency domain equalization part 200 which concerns on 2nd Embodiment.
  • 2 is a block configuration diagram of a front end unit 500 of a digital receiver 700.
  • FIG. 6 is a diagram for explaining operations of a butterfly FIR filter 310B and a feedback control unit 400 of the digital receiver 700.
  • FIG. It is a block block diagram of the digital receiving terminal device 900 which concerns on 2nd Embodiment. It is a block block diagram of the front end part 500B of the digital receiving terminal device 900 which concerns on 2nd Embodiment. It is a block block diagram of another digital receiving terminal device 900B which concerns on 2nd Embodiment. It is a system block diagram of the signal transmission / reception system 1000 which concerns on 2nd Embodiment. It is a block block diagram of the equalization processing circuit 100C which concerns on the modification of 2nd Embodiment.
  • the equalization processing circuit 10 includes a frequency domain equalization unit 20, a time domain equalization unit 30, a waveform distortion detection unit 40, a frequency domain equalization coefficient control unit 50, and a time domain equalization coefficient control unit 60.
  • the frequency domain equalization unit 20, the time domain equalization unit 30, the waveform distortion detection unit 40, the frequency domain equalization coefficient control unit 50, and the time domain equalization coefficient control unit 60 respectively include the frequency domain equalization means, the time It corresponds to a region equalization means, a waveform distortion detection means, a frequency domain equalization coefficient control means, and a time domain equalization coefficient control means.
  • the frequency domain equalization unit 20 performs frequency domain equalization on the digital signal input to the equalization processing circuit 10 based on the control of the frequency domain equalization coefficient control unit 50 and performs frequency domain equalization.
  • the digital signal is output to the time domain equalization unit 30.
  • the time domain equalization unit 30 performs time domain equalization on the input digital signal based on the control of the time domain equalization coefficient control unit 60, and frequency domain equalization and time domain equalization are performed. Output digital signals.
  • the waveform distortion detection unit 40 detects waveform distortion from the digital signal subjected to frequency domain equalization and time domain equalization, and separates it into quasi-static waveform distortion and dynamic waveform distortion.
  • the waveform distortion detector 40 outputs the quasi-static waveform distortion to the frequency domain equalization coefficient controller 50 and also outputs the dynamic waveform distortion to the time domain equalization coefficient controller 60.
  • the frequency domain equalization coefficient control unit 50 calculates a frequency domain equalization coefficient for compensating for the quasi-static waveform distortion based on the quasi-static waveform distortion input from the waveform distortion detection unit 40 and calculates The frequency domain equalization unit 20 is feedback controlled based on the frequency domain equalization coefficient.
  • the time domain equalization coefficient control unit 60 calculates a time domain equalization coefficient for compensating for the dynamic waveform distortion based on the dynamic waveform distortion input from the waveform distortion detection unit 40, and calculates the calculated time domain.
  • the time domain equalization unit 30 is feedback-controlled based on the equalization coefficient.
  • the waveform distortion detector 40 converts the waveform distortion of a digital signal subjected to frequency domain equalization and time domain equalization into a quasi-static waveform distortion and a dynamic waveform. This is separated into distortion and output to the frequency domain equalization coefficient control unit 50 and the time domain equalization coefficient control unit 60, respectively. Then, the frequency domain equalization coefficient control unit 50 performs feedback control of the frequency domain equalization unit 20 based on the quasi-static waveform distortion, and the time domain equalization coefficient control unit 60 performs time domain etc. based on the dynamic waveform distortion.
  • the control unit 30 is feedback-controlled.
  • the frequency domain equalization coefficient control unit 50 By performing feedback control of the frequency domain equalization unit 20 based on the quasi-static waveform distortion from which the dynamic waveform distortion is separated, the frequency domain equalization coefficient control unit 50 performs frequency domain equalization over a relatively long time. It can be performed with high accuracy.
  • time domain equalization unit 30 is feedback controlled based on the dynamic waveform distortion from which the quasi-static waveform distortion is separated, the processing load on the time domain equalization coefficient control unit 60 that requires high-speed control is reduced. Can do.
  • the time domain equalization coefficient control unit 60 outputs the calculated time domain equalization coefficient to the quasi-static waveform distortion extraction unit 41B (dotted arrow), and the quasi-static waveform distortion extraction unit 41B uses the time domain equalization coefficient. It is desirable to extract the quasi-static waveform distortion while referring to FIG. Thereby, the processing load in the quasi-static waveform distortion extraction part 41B can be reduced.
  • the 1C includes a low-frequency signal extraction unit 43C, a quasi-static waveform distortion extraction unit 41C, and a dynamic waveform distortion extraction unit 42C.
  • the low-frequency signal extracting unit 43C extracts a low-frequency signal from the equalized digital signal, outputs the low-frequency signal to the quasi-static waveform distortion extracting unit 41C, and outputs the rest to the dynamic waveform distortion extracting unit 42C.
  • the quasi-static waveform distortion extraction unit 41C extracts quasi-static waveform distortion from the low frequency signal input from the low frequency signal extraction unit 43C.
  • the dynamic waveform distortion extraction unit 42C extracts the dynamic waveform distortion from the digital signal from which the low frequency signal has been removed, which is input from the low frequency signal extraction unit 43C.
  • a digital signal subjected to equalization processing can be output as it is from the low-frequency signal extraction unit 43C to the dynamic waveform distortion extraction unit 42C.
  • the dynamic waveform distortion extraction unit 42C extracts the dynamic waveform distortion from the input digital signal.
  • the waveform distortion detectors 40, 40B, and 40C convert the waveform distortion included in the equalized digital signal into a quasi-static waveform distortion and a motion. And are output to the frequency domain equalization coefficient control unit 50 and the time domain equalization coefficient control unit 60, respectively.
  • the frequency domain equalization coefficient control unit 50 calculates a frequency domain equalization coefficient based on the separated quasi-static waveform distortion, and the time domain equalization coefficient control unit 60 operates based on the separated dynamic waveform distortion. Calculate the time domain equalization factor.
  • the processing in the frequency domain equalization coefficient control unit 50 can be performed with high accuracy over a relatively long time. it can. Further, by calculating the time domain equalization coefficient based on the dynamic waveform distortion from which the quasi-static waveform distortion is separated, the processing load on the time domain equalization coefficient control unit 60 can be reduced.
  • the equalization processing circuit 10 compensates for waveform distortion having a semi-fixed characteristic (quasi-static waveform distortion) and waveform distortion (dynamic waveform distortion) that varies at high speed with high accuracy. Can do.
  • FIG. 2 shows a block diagram of the equalization processing circuit according to this embodiment.
  • the equalization processing circuit 100 includes a frequency domain equalization unit 200, a time domain equalization unit 300, and a feedback control unit 400.
  • the frequency domain equalization unit 200 uses the frequency domain equalization coefficient input from the frequency domain equalization coefficient calculation unit 440 to perform frequency domain equalization (FDE: frequency ⁇ ) on the digital signal input to the equalization processing circuit 100. domain equalization) and output to the time domain equalization unit 300.
  • FIG. 3 shows a block diagram of the frequency domain equalization unit 200 according to this embodiment.
  • the frequency domain equalization unit 200 includes a discrete Fourier transform unit (DFT: discrete Fourier transform) 201, a multiplier 202, and an inverse discrete Fourier transform unit (IDFT: inverse Fourier transform) 203.
  • DFT discrete Fourier transform
  • IDFT inverse discrete Fourier transform
  • the DFT 201 performs a discrete Fourier transform on the digital signal input to the frequency domain equalization unit 200 and outputs N frequency domain signals ⁇ s0 to ⁇ s (N ⁇ 1) to the multiplier 202.
  • the converted digital signal has a constant frequency ⁇ s .
  • ⁇ s 2 ⁇ f s / N
  • FDE applied to OFDM (orthogonal frequency-division multiplexing) modulation system and optical digital coherent communication
  • the larger the N the larger the circuit scale and the power consumption to cope with complicated control. Increase.
  • the multiplier 202 adds the frequency domain equalization coefficients input from the frequency domain equalization coefficient calculation unit 440 to the N frequency domain signals ⁇ s0 to ⁇ s (N ⁇ 1) input from the DFT 201, respectively.
  • the addition result is output to IDFT 203.
  • the IDFT 203 performs an inverse discrete Fourier transform on the addition result (N frequency domain equalized signals) input from the multiplier 202, converts the result into a time domain signal, and outputs the time domain signal to the time domain equalization unit 300.
  • the general discrete Fourier transform size N is a power of 2 integer.
  • a fast Fourier transform FFT
  • the frequency domain equalization unit 200 performs frequency domain equalization by performing FFT on the input signal, and performing multiplication by weighting with filter coefficient setting values equal to the FFT size in the multiplier 202. it can.
  • the frequency domain equalization unit 200 performs inverse fast Fourier transform (IFFT) on the frequency domain equalized signal to convert it into a time domain signal, and outputs the time domain signal to the time domain equalization unit 300.
  • IFFT inverse fast Fourier transform
  • the frequency domain equalization unit 200 is an FDE circuit with a smaller circuit scale and lower power consumption than a time domain equalization circuit whose circuit scale is proportional to N.
  • the time domain equalization unit 300 uses the frequency domain equalization digital signal input from the frequency domain equalization unit 200 as a time domain using the time domain equalization coefficient input from the time domain equalization coefficient calculation unit 420. Equalize and output.
  • the time domain equalization unit 300 can be configured by, for example, a highly controllable FIR (finite impulse response) filter or IIR (infinite impulse response) filter. In this case, the time domain equalization coefficient input from the time domain equalization coefficient calculation unit 420 is applied to the coefficients of the FIR filter and the IIR filter.
  • the feedback control unit 400 performs feedback control of the frequency domain equalization unit 200 and the time domain equalization unit 300.
  • the feedback control unit 400 includes a waveform distortion detection unit 410, a time domain equalization coefficient calculation unit 420, a quasi-static waveform distortion detection unit 430, and a frequency domain equalization coefficient calculation unit 440. Is provided.
  • a part of the digital signal output from the time domain equalization unit 300 is input to the waveform distortion detection unit 410.
  • the waveform distortion detector 410 detects the waveform distortion of the input digital signal and outputs the detection result to the time domain equalization coefficient calculator 420 and the quasi-static waveform distortion detector 430.
  • the waveform distortion detection unit 410 calculates an error between a reference signal such as a fixed value, a training signal, and a identification determination (DD) signal and a digital signal input from the time domain equalization unit 300.
  • the waveform distortion is detected by calculating an error signal corresponding to each waveform equalization (compensation) algorithm.
  • the time domain equalization coefficient calculation unit 420 calculates a time domain equalization coefficient based on the waveform distortion input from the waveform distortion detection unit 410 and outputs the calculation result to the time domain equalization unit 300.
  • the time domain equalization coefficient calculation unit 420 according to the present embodiment calculates a time domain equalization coefficient using a waveform equalization algorithm selected according to system requirements.
  • the waveform equalization algorithm for example, general techniques such as CMA (constant modulus algorithm), LMS (least mean squares) algorithm, RLS (recursive least squares) algorithm can be used.
  • the waveform distortion detection unit 410 detects a deviation amount (distortion) from an ideal waveform in which transmission characteristics such as an eye opening ratio and an error rate are suitable as an error signal, and performs time domain
  • the equalization coefficient calculation unit 420 can also calculate a time domain equalization coefficient that minimizes the detected error amount.
  • the quasi-static waveform distortion detection unit 430 extracts the waveform distortion that slowly changes in time from the waveform distortion input from the waveform distortion detection unit 410 and outputs the waveform distortion to the frequency domain equalization coefficient calculation unit 440.
  • the distortion signal with a slow temporal variation is a time domain equalization feedback time constant constituted by the time domain equalization unit 300, the waveform distortion detection unit 410, and the time domain equalization coefficient calculation unit 420.
  • This is a waveform distortion signal having a long-term time variation.
  • the quasi-static waveform distortion detection unit 430 according to the present embodiment has a deviation amount (error) between the input digital signal and the reference signal, or an ideal waveform of the input digital signal (when the transmission characteristics are suitable). Of the deviation amount from the waveform), a deviation amount with a slow temporal variation is detected as a quasi-static waveform distortion.
  • the frequency domain equalization coefficient calculation unit 440 calculates the frequency domain equalization coefficient of the frequency domain equalization unit 200 based on the quasi-static waveform distortion detected by the quasi-static waveform distortion detection unit 430, and uses the calculation result as a frequency.
  • the data is output to the area equalization unit 200.
  • the frequency domain equalization coefficient calculator 440 according to the present embodiment calculates the frequency domain equalization coefficient using a waveform equalization algorithm selected according to the system requirements.
  • the feedback control unit 400 calculates a time domain equalization coefficient based on the waveform distortion of the input digital signal, and performs feedback control of the time domain equalization unit 300.
  • a circuit having high circuit efficiency and high controllability such as an FIR filter is applied to the time domain equalization unit 300, and the time domain equalization coefficient input from the feedback control unit 400 is applied to the coefficient of the FIR filter.
  • the feedback control unit 400 extracts the quasi-static waveform distortion from the waveform distortion of the input digital signal, and based on the quasi-static waveform distortion, the frequency domain The equalization coefficient is calculated, and the frequency domain equalization unit 200 is feedback controlled.
  • the frequency domain equalization unit 200 is applied with FFT / IFFT or the like capable of suppressing an increase in circuit scale, and the frequency domain equalization coefficient input from the feedback control unit 400 is added to the output from the FFT. . Therefore, the frequency domain equalization unit 200 can highly accurately equalize the frequency domain with a slow time fluctuation while suppressing an increase in circuit scale, that is, suppressing an increase in power consumption. .
  • the quasi-static waveform distortion detection unit 430 is arranged at the subsequent stage of the waveform distortion detection unit 410, and the quasi-static waveform distortion detection unit 430 detects the waveform distortion output from the waveform distortion detection unit 410.
  • waveform distortion that slowly changes with time is extracted, the present invention is not limited to this.
  • the quasi-static waveform distortion detection unit 430 can be arranged at a suitable detection location according to an equalization algorithm such as feedforward control or feedback control.
  • the waveform distortion that slowly changes in time can be detected by using a signal branched in the previous stage or subsequent stage of the frequency domain equalization unit 200 or the previous stage of the time domain equalization unit 300.
  • FIG. 4 shows a block diagram of a digital receiver in which the above equalization processing circuit is arranged.
  • a digital receiver 700 includes a front end unit 500, an A / D (Analog to Digital) conversion unit 600, and an equalization processing circuit 100B.
  • the equalization processing circuit 100B includes a frequency domain equalization unit 200B, a time domain equalization unit 300B, and a feedback control unit 400.
  • the front end unit 500 receives the polarization multiplexed QPSK signal input to the digital receiver 700 and the local light output (local oscillation light) output from a local light source (not shown).
  • the front end unit 500 coherently detects the input polarization multiplexed QPSK signal using LO light, and corresponds to the in-phase component (I) and quadrature component (Q) of the two polarizations (X, Y). Two components Ix, Qx, Iy, Qy are output.
  • An example of a block diagram of the front end unit 500 is shown in FIG.
  • the front end unit 500 includes a polarization diversity 90 ° hybrid 510 and photoelectric conversion units 521, 522, 523, and 524.
  • the polarization diversity 90 ° hybrid 510 performs coherent detection on the input polarization multiplexed QPSK signal using LO light, demodulates it into four components Ix, Qx, Iy, and Qy, and photoelectric conversion units 521, 522, and 523. 524, respectively.
  • the photoelectric conversion units 521, 522, 523, and 524 each convert the four input components Ix, Qx, Iy, and Qy into electric signals and output them to the A / D conversion unit 600.
  • the A / D conversion unit 600 includes four A / D conversion circuits 610, 620, 630, and 640.
  • the A / D conversion unit 600 converts the four components Ix, Qx, Iy, Qy input from the front end unit 500 into digital signals, converts the digital signals of Ix and Qx to the FDE 210B, and the digital signals of Iy and Qy Is output to the FDE 220B.
  • the frequency domain equalization unit 200B includes an FDE 210B and an FDE 220B.
  • the FDE 210B equalizes the input digital signals of Ix and Qx using the frequency domain equalization coefficient input from the frequency domain equalization coefficient calculation unit 440, and outputs the result to the time domain equalization unit 300B.
  • the FDE 220B equalizes the input Iy and Qy digital signals using the frequency domain equalization coefficient input from the frequency domain equalization coefficient calculation unit 440 and outputs it to the time domain equalization unit 300B. To do.
  • the time domain equalization unit 300B includes a butterfly FIR filter 310B.
  • the butterfly FIR filter 310B equalizes and outputs the input frequency domain equalized signal using the time domain equalization coefficient input from the time domain equalization coefficient calculator 420.
  • the feedback control unit 400 is the same as the feedback control unit 400 of FIG. That is, the feedback control unit 400 outputs the frequency domain equalization coefficient calculated based on the waveform distortion that varies slowly with time to the frequency domain equalization unit 200B, and calculates based on the waveform distortion whose time variation is fast.
  • the time domain equalization coefficient is output to the time domain equalization unit 300B.
  • E Xin (t) and E Yin (t) respectively represent input signals to the X polarization port and the Y polarization port that are input to the butterfly FIR filter 310B at time t (t-th sample).
  • E Xout (t) and E Yout (t) represent output signals from the X polarization port and the Y polarization port that are output from the butterfly FIR filter 310B at time t, respectively.
  • h xx (t), h xy (t), h yx (t), and h yy (t) each represent a filter coefficient of the butterfly FIR filter 310B at time t.
  • the number of taps of the butterfly FIR filter 310B is 1 tap will be described.
  • the waveform distortion detection unit 410 calculates an error signal expressed by equation (2). ... (2) formula
  • the time domain equalization coefficient calculation unit 420 calculates the tap coefficient of the butterfly FIR filter 310B at time t + 1 according to the equation (3), and outputs it to the butterfly FIR filter 310B as the time domain equalization coefficient. ... (3) formula
  • is a step size parameter
  • * represents a complex conjugate
  • the feedback control unit 400 sequentially updates the coefficients of the butterfly FIR filter 310B according to the above procedure.
  • the butterfly FIR filter 310B performs time domain equalization using sequentially updated coefficients. Thereby, even when the polarization fluctuates with time, the waveform is adaptively compensated.
  • the above-described digital receiver 700 of FIG. 4 can also be applied to a digital receiving terminal device that performs wireless communication.
  • a block diagram of the digital receiving terminal device in this case is shown in FIG.
  • the digital receiving terminal device 900 includes an antenna 800 and a digital receiving unit 700 ′.
  • the antenna 800 receives a signal transmitted wirelessly and outputs the received signal to the digital reception unit 700 ′.
  • the digital receiving unit 700 'performs coherent detection on the input signal at the front end unit 500B.
  • the coherently detected signal is input to the frequency domain equalization unit 200.
  • the signal input to the frequency domain equalization unit 200 is based on the frequency domain equalization coefficient and the time domain equalization coefficient calculated by the feedback control unit 400 in the frequency domain equalization unit 200 and the time domain equalization unit 300. Frequency domain equalization and time domain equalization.
  • the front end unit 500B of FIG. 7 also has the function of the A / D conversion unit 600 of FIG.
  • a block diagram of the front end unit 500B is shown in FIG.
  • the front end unit 500B includes a filter 530B, a low noise amplifier 540B, a mixer 550B, a reference signal source 560B, a filter 570B, a variable gain amplifier 580B, and an A / D conversion unit 590B.
  • Filter 530B removes a frequency component that becomes noise from the signal received by antenna 800 and outputs an analog signal to low-noise amplifier 540B.
  • the low noise amplifier 540B amplifies the input analog signal and outputs it to the mixer 550B.
  • the mixer 550B multiplies the analog signal input from the low noise amplifier 540B by the reference signal generated by the reference signal source 560B and outputs the result to the filter 570B.
  • the filter 570B removes a frequency component that becomes noise from the input analog signal, and outputs it to the variable gain amplifier 580B.
  • the variable gain amplifier 580B amplifies the input analog signal and outputs it to the A / D converter 590B.
  • the A / D conversion unit 590B converts the input analog signal into a digital signal and outputs the digital signal.
  • the front end unit 500B does not necessarily include the filter 530B, the low noise amplifier 540B, the mixer 550B, the reference signal source 560B, the filter 570B, and the variable gain amplifier 580B.
  • the signal received by the antenna 800 can be directly converted into a digital signal and output by the A / D conversion unit 590B of the front end unit 500B.
  • the digital reception terminal device 900 described above uses the frequency domain equalization unit 200 that can perform waveform equalization with high circuit efficiency and high accuracy for waveform distortion with low temporal fluctuation among waveform distortions of the input signal.
  • the waveform distortion that is equalized in the frequency domain and has a fast time variation is equalized in the time domain using the time domain equalization unit 300 with good controllability.
  • a waveform with good controllability can be output with high accuracy and low power consumption.
  • the digital receiver 700 of FIG. 4 can be applied to a digital receiving terminal device that performs wireless communication using a MIMO (Multiple Input Multiple Output) method.
  • FIG. 9 shows a block diagram of the digital receiving terminal device in this case.
  • the digital receiving terminal device 900B includes antennas 810B and 820B and a digital receiving unit 700 ′′.
  • the digital receiving unit 700 ′′ includes the front end unit 500 and the A / D conversion of the digital receiver 700 of FIG.
  • the part 600 is replaced with front end parts 500C and 500D.
  • the antennas 810B and 820B receive signals transmitted wirelessly, and output the received signals to the front end units 500C and 500D of the digital receiving unit 700 ′′, respectively.
  • the front end units 500C and 500D respectively receive the antennas 810B and 820B.
  • the real component (I n ) and the imaginary component (Q n ) are respectively extracted from the signal input from, and A / D converted to output a digital signal.
  • the signal output from the front end units 500C and 500D has a waveform distortion whose time variation is low in the frequency domain, etc. It becomes. Further, the signals output from the FDEs 210B and 220B are subjected to waveform distortion with a fast time variation based on the time domain equalization coefficient input from the time domain equalization coefficient calculation unit 420 in the butterfly FIR filter 310B. It becomes.
  • the waveform distortion with slow time fluctuation is equalized in the frequency domain using the FDEs 210B and 220B capable of high-precision waveform equalization with high circuit efficiency.
  • the waveform distortion whose time fluctuation is fast is equalized in the time domain using the butterfly FIR filter 310B with good controllability.
  • FIG. 10 shows a system configuration diagram of the signal transmission / reception system according to the present embodiment.
  • the signal transmission / reception system 1000 includes a transmitter 1100, a transmission medium 1200, and a digital receiver 700B.
  • the transmitter 1100 generates a transmission signal and transmits it to the digital receiver 700B.
  • the transmission medium 1200 is disposed between the transmitter 1100 and the digital receiver 700B.
  • the transmission medium 1200 is, for example, an optical fiber.
  • the transmission medium 1200 is, for example, air. Waveform distortion is added to the signal transmitted from the transmitter 1100 by transmitting through the transmission medium 1200.
  • the signal transmitted from the transmitter 1100 and added with waveform distortion by transmitting through the transmission medium 1200 is coherently detected by the front end unit 500 of the digital receiver 700B and output to the frequency domain equalization unit 200.
  • Equalization of quasi-static waveform distortion out of waveform distortion added by transmitting the transmission medium 1200 to the digital signal input from the front end unit 500 is low power consumption in the frequency domain equalization unit 200.
  • the time-domain equalization unit 300 performs equalization of dynamic waveform distortion at high speed.
  • the signal transmission / reception system 1000 can maintain a suitable communication state even when it receives waveform distortion that varies with time due to secular change, temperature variation, path switching, and the like.
  • the quasi-static waveform distortion detection unit 430 is arranged at the subsequent stage of the waveform distortion detection unit 410, and the quasi-static waveform distortion detection unit 430 takes time from the waveform distortion output from the waveform distortion detection unit 410.
  • the waveform distortion that fluctuates slowly is extracted.
  • the method of extracting waveform distortion that slowly changes with time is not limited to this.
  • FIG. 11 shows a block configuration diagram of the equalization processing circuit according to the present embodiment.
  • the equalization processing circuit 100C of FIG. 11 includes a frequency domain equalization unit 200, a time domain equalization unit 300, and a feedback control unit 400B.
  • the frequency domain equalization unit 200 and the time domain equalization unit 300 can directly apply the frequency domain equalization unit 200 and the time domain equalization unit 300 of FIG. 2 described in the second embodiment.
  • the feedback control unit 400B includes a waveform distortion detection unit 410B, a time domain equalization coefficient calculation unit 420B, a low frequency signal extraction unit 450B, a quasi-static waveform distortion detection unit 430B, and a frequency domain equalization coefficient calculation unit 440B.
  • a part of the digital signal subjected to frequency domain equalization and time domain equalization input to the feedback control unit 400B is input to the waveform distortion detection unit 410B and the low frequency signal extraction unit 450B.
  • the waveform distortion detector 410B detects the waveform distortion of the input digital signal and outputs the detection result to the time domain equalization coefficient calculator 420B.
  • the time-domain equalization coefficient calculation unit 420B calculates a time-domain equalization coefficient based on the waveform distortion whose time variation detected by the waveform distortion detection unit 410B is high, and outputs the time-domain equalization coefficient to the time-domain equalization unit 300.
  • the low-frequency signal extraction unit 450B detects only a low-frequency component from the input digital signal and outputs it to the quasi-static waveform distortion detection unit 430B.
  • the low-frequency signal extraction unit 450B can be realized by, for example, a low-pass filter or an averaging processing circuit.
  • the quasi-static waveform distortion detection unit 430B extracts a waveform distortion that slowly changes in time from the input low-frequency component signal, and outputs the waveform distortion to the frequency domain equalization coefficient calculation unit 440B.
  • the frequency domain equalization coefficient calculation unit 440B calculates a frequency domain equalization coefficient based on the input waveform distortion and outputs it to the frequency domain equalization unit 200.
  • the quasi-static waveform distortion detection is directly performed on the digital signal output from the time domain equalization unit 300. It can also branch to the part 430B.
  • the quasi-static waveform distortion detection unit 430B detects the waveform distortion of the low frequency signal from the input digital signal, further extracts the waveform distortion that slowly changes in time, and calculates the frequency domain equalization coefficient To the unit 440B.
  • FIG. 12 shows a block configuration diagram of the equalization processing circuit according to the present embodiment.
  • the equalization processing circuit 100D of FIG. 12 includes a frequency domain equalization unit 200, a time domain equalization unit 300, and a feedback control unit 400C.
  • the frequency domain equalization unit 200 and the time domain equalization unit 300 can directly apply the frequency domain equalization unit 200 and the time domain equalization unit 300 of FIG. 2 described in the second embodiment.
  • the feedback control unit 400C includes a waveform distortion detection unit 410C, a time domain equalization coefficient calculation unit 420C, an equalization transfer characteristic extraction unit 460C, a quasi-static waveform distortion detection unit 430C, a frequency domain equalization coefficient calculation unit 440C, semi-fixed, etc.
  • a quantization coefficient setting unit 470C and a multiplier 480C are provided.
  • the waveform distortion detection unit 410C detects the waveform distortion of the digital signal subjected to frequency domain equalization and time domain equalization, and outputs the detected waveform distortion to the time domain equalization coefficient calculation unit 420C.
  • the time domain equalization coefficient calculation unit 420C calculates a time domain equalization coefficient based on the input waveform distortion and outputs it to the time domain equalization unit 300 and the equalization transfer characteristic extraction unit 460C.
  • the equalization transfer characteristic extraction unit 460C uses the input time domain equalization coefficient to transfer the waveform equalization performed by the time domain equalization unit 300 (hereinafter referred to as equalization transfer characteristic information). Is output to the quasi-static waveform distortion detector 430C.
  • an equalization transfer characteristic extraction unit 460C calculates equalization transfer characteristic information H FIR (z) by the equation (4). ... (4) formula
  • m is the number of taps of the FIR filter
  • h 0 , h 1 ,..., H m ⁇ 1 are tap coefficients (time domain equalization coefficients) calculated by the time domain equalization coefficient calculation unit 420C. It is.
  • the quasi-static waveform distortion detection unit 430C extracts quasi-static waveform distortion from the input equalization transfer characteristic information H FIR (z) and outputs the quasi-static waveform distortion detection unit 430C to the frequency domain equalization coefficient calculation unit 440C.
  • the quasi-static waveform distortion detection unit 430C uses the input equalization transfer characteristic information H FIR (z) and the waveform distortion H FIR (z included in the digital signal output from the frequency domain equalization unit 200. calculating the inverse function H -1 FIR (z) of) extracting a quasi-static waveform distortion based on the calculation result.
  • H FIR (z) is the output result of the time domain equalization coefficient calculation unit 420C, it varies adaptively with time.
  • the quasi-static waveform distortion detection unit 430C performs averaging or filtering processing on H FIR (z) to H ⁇ 1 FIR (z) to extract a low-speed fluctuation component, thereby quasi-static waveform distortion. To detect.
  • the frequency domain equalization coefficient calculation unit 440C performs frequency domain equalization based on the quasi-static waveform distortion extracted by the quasi-static waveform distortion detection unit 430C using a waveform equalization algorithm selected according to the system requirements. Calculate and output the coefficient error.
  • the semi-fixed equalization coefficient setting unit 470C holds the reference value of the frequency domain equalization coefficient of the frequency domain equalization unit 200.
  • the multiplier 480C adds the error of the frequency domain equalization coefficient calculated in the frequency domain equalization coefficient calculation unit 440C to the reference value of the frequency domain equalization coefficient held in the semi-fixed equalization coefficient setting unit 470C. The addition result is output to the frequency domain equalization unit 200 as a frequency domain equalization coefficient.
  • the equalization processing circuit 100D configured as described above operates as follows. That is, the feedback control unit 400C calculates a time domain equalization coefficient based on the waveform distortion detected from the digital signal subjected to frequency domain equalization and time domain equalization, and outputs the time domain equalization coefficient to the time domain equalization unit 300.
  • the feedback control unit 400C calculates a waveform equalization transfer characteristic (equalization transfer characteristic information H FIR (z)) from the calculated time domain equalization coefficient, and quasi-statically from the calculated waveform equalization transfer characteristic. Waveform distortion is extracted, and an error of the frequency domain equalization coefficient is calculated based on the extracted quasi-static waveform distortion.
  • the feedback control unit 400C calculates a new frequency domain equalization coefficient by adding an error of the calculated frequency domain equalization coefficient to a reference value of the frequency domain equalization coefficient that is held in advance, thereby performing frequency domain equalization. Output to the unit 200.
  • the frequency domain equalization unit 200 performs frequency domain equalization on the digital signal input to the equalization processing circuit 100D based on the frequency domain equalization coefficient input from the feedback control unit 400C. Output. Further, the time domain equalization unit 300 performs dynamic waveform distortion on the digital signal input from the frequency domain equalization unit 200 based on the time domain equalization coefficient input from the feedback control unit 400C. And output.
  • the equalization processing circuits 100 ⁇ / b> C and 100 ⁇ / b> D separate the quasi-static waveform distortion and the dynamic waveform distortion and perform equalization processing to generate a waveform with good controllability. It is possible to output with high accuracy and low power consumption.
  • Factors that cause quasi-static waveform distortion include, for example, fluctuations in chromatic dispersion, fluctuations in polarization mode dispersion, temperature dependence of band characteristics of the front-end device, etc., in addition to fluctuations in frequency.
  • quasi-static waveform distortion caused by fluctuations in chromatic dispersion is subjected to chromatic dispersion compensation (CDC) in the frequency domain equalization unit, and dynamic waveform distortion is also subjected to time domain equalization unit 300. Is equalized.
  • CDC chromatic dispersion compensation
  • FIG. 13 shows a block configuration diagram of the equalization processing circuit according to the present embodiment.
  • the equalization processing circuit 100E includes a frequency domain equalization unit 200C, a time domain equalization unit 300, and a feedback control unit 400D.
  • the time domain equalization unit 300 can apply the time domain equalization unit 300 of FIG. 2 described in the second embodiment as it is.
  • the frequency domain equalization unit 200C performs residual chromatic dispersion compensation on the digital signal input to the equalization processing circuit 100E based on the chromatic dispersion compensation coefficient input from the multiplier 480D.
  • the feedback control unit 400D includes a waveform distortion detection unit 410D, a time domain equalization coefficient calculation unit 420D, an equalization transfer characteristic extraction unit 460D, a residual chromatic dispersion estimation unit 490D, a control unit 4100D, a chromatic dispersion compensation coefficient calculation unit 4110D, and semi-fixed.
  • a chromatic dispersion compensation coefficient setting unit 4120D and a multiplier 480D are provided.
  • the waveform distortion detection unit 410D detects the waveform distortion of the digital signal subjected to frequency domain equalization and time domain equalization, and outputs the detection result to the time domain equalization coefficient calculation unit 420D.
  • Time domain equalization coefficient calculation section 420D calculates a time domain equalization coefficient based on the input waveform distortion, and outputs it to time domain equalization section 300 and equalization transfer characteristic extraction section 460D.
  • the equalization transfer characteristic extraction unit 460D extracts the equalization transfer characteristic information of the time domain equalization unit 300 from the input time domain equalization coefficient and outputs it to the residual chromatic dispersion estimation unit 490D.
  • the residual chromatic dispersion estimation unit 490D estimates the residual dispersion compensation amount in the time domain equalization unit 300 from the input equalization transfer characteristic information.
  • the control unit 4100D stores the estimated value D of the residual chromatic dispersion amount at time T of the residual chromatic dispersion estimation unit 490D in a read register or the like, and at the same time, sets a value corresponding to the residual chromatic dispersion amount D as a set value as a chromatic dispersion compensation coefficient. The result is output to the calculation unit 4110D.
  • the chromatic dispersion compensation coefficient calculation unit 4110D calculates an error of the chromatic dispersion compensation coefficient based on the input set value D and outputs the calculated error to the multiplier 480D.
  • the wavelength dispersion compensation coefficient calculating unit 4110D using equation (5), set value at time T 0 which is input from the control unit 4100D (residual chromatic compensation quantity) D
  • the filter coefficient of the frequency domain equalization unit 200C is calculated from 0 . ... (5)
  • f is the baseband frequency of the signal
  • is the wavelength of the input optical signal
  • c is the speed of light
  • ⁇ 0 is the amount of phase rotation caused by chromatic dispersion.
  • the semi-fixed chromatic dispersion compensation coefficient setting unit 4120D holds the reference value of the chromatic dispersion compensation coefficient.
  • the reference value of the chromatic dispersion compensation coefficient held in the semi-fixed chromatic dispersion compensation coefficient setting unit 4120D is a fixed chromatic dispersion amount estimated in advance from the transmission path length or the like using the above equation (5).
  • the compensation coefficient corresponding to is calculated.
  • the multiplier 480D adds the error of the chromatic dispersion compensation coefficient calculated by the chromatic dispersion compensation coefficient calculation unit 4110D to the reference value of the chromatic dispersion compensation coefficient acquired from the semi-fixed chromatic dispersion compensation coefficient setting unit 4120D, and creates a new The chromatic dispersion compensation coefficient is output to the frequency domain equalization unit 200C.
  • FIG. 14 is a plot of the equalization transfer characteristics H FIR (solid line) of the time domain equalization unit 300 (FIR filter) and the residual chromatic dispersion H CD (dotted line) of the input digital signal.
  • H FIR solid line
  • H CD residual chromatic dispersion
  • the amount of phase rotation caused by residual chromatic dispersion is proportional to the square of the frequency f. Accordingly, the residual chromatic dispersion estimation unit 490D performs quadratic function fitting or the like on the phase rotation amount ⁇ FIR by the equalization transfer characteristic H FIR of the FIR filter shown in FIG. 14, and extracts a component proportional to f 2. As a result, the residual chromatic dispersion D 0 can be estimated.
  • the residual chromatic dispersion compensation amount generally fluctuates very slowly due to temperature fluctuation, aging, and path switching. For this reason, even if the quadratic function fitting is not performed on ⁇ FIR , a transfer characteristic shift caused by quasi-static waveform distortion other than residual chromatic dispersion compensation is obtained by averaging or filtering the H FIR. It is also possible to calculate an equalization coefficient that is detected and compensates for the deviation in the transfer characteristic.
  • Control unit 4100D operates as follows when the residual dispersion compensation amount estimated by residual chromatic dispersion estimation unit 490D changes quasi-statically from D 0 at time T 0 to D 1 at time T 1. .
  • FIG. 15 shows an operation flow of the control unit 4100D and the residual chromatic dispersion estimation unit 490D at this time.
  • the residual chromatic dispersion estimation unit 490D estimates the residual dispersion compensation amount D 0 and outputs it to the control unit 4100D (S101).
  • Control unit 4100D may store the residual dispersion compensation amount D 0 to the register, and outputs to the wavelength dispersion compensation coefficient calculating unit 4110D a value corresponding to a residual chromatic dispersion amount D 0 as the setting value (S102).
  • Frequency domain equalization section 200C is, by performing the residual chromatic dispersion compensation based on the wavelength dispersion compensation coefficient computed from the residual dispersion amount estimation value D 0 at time T 0, at time T 1, the residual chromatic dispersion estimator 490D is outputted to the control unit 4100D to estimate the residual dispersion compensation amount D 1 (S103).
  • the residual dispersion compensation amount D 1 estimated by the residual chromatic dispersion estimation unit 490D at time T 1 is different from the original residual chromatic dispersion amount of the output signal from the frequency domain equalization unit 200C, and the frequency domain and the like.
  • the difference from D 0 compensated for residual chromatic dispersion in the conversion unit 200C.
  • control unit 4100D adds the estimated value D 1 at time T 1 to the wavelength dispersion compensation amount D 0 which are stored in the register to update the register value as described above, set to the wavelength dispersion compensation coefficient calculating unit 4110D D 0 + D 1 is output as a value (S104).
  • the residual chromatic dispersion estimation unit 490D is unable to compensate for the chromatic dispersion of the input digital signal with the fixed chromatic dispersion compensation coefficient held by the semi-fixed chromatic dispersion compensation coefficient setting unit 4120D.
  • the chromatic dispersion is estimated as a residual dispersion compensation amount. Therefore, the following can also be performed. That is, the control unit 4100D acquires the reference value D 0 of the wavelength dispersion compensation coefficient held in the semi-fixed wavelength dispersion compensation coefficient setting unit 4120D directly. Then, the control unit 4100D, adds the reference value D 0 obtained in the estimate D 1 of the residual chromatic dispersion at the time T 1 which is input from the residual variance estimator unit 490 d.
  • the control unit 4100D outputs (D 0 + D 1 ) as a new set value D 1 ′ to the chromatic dispersion compensation coefficient calculation unit 4110D.
  • the setting value D 1 ′ is not necessarily held in the register in the control unit 4100D.
  • the frequency domain equalization unit 200C performs residual chromatic dispersion compensation as quasi-static waveform distortion compensation, but by applying a similar configuration, polarization mode dispersion and It is also possible to compensate for waveform distortion caused by an analog front-end device.
  • Non-Patent Document 1 described in Background Art discloses a technique for detecting various waveform distortions such as polarization mode dispersion and polarization dependent loss by digital signal processing in addition to chromatic dispersion estimation. . By applying these methods in the equalization processing circuit 100E according to the present embodiment, quasi-static waveform distortion can be compensated with high accuracy and low power consumption.
  • FIG. 16 shows a block configuration diagram of the digital receiver according to the present embodiment.
  • a digital receiver 700C includes a front end unit 500, a frequency domain equalization unit 200D, a phase adjustment unit 300 ′, and a feedback control unit 400E.
  • the front end unit 500 synthesizes the reception signal input to the digital receiver 700C and a local oscillation signal (LO) and outputs the synthesized signal as a baseband signal to the frequency domain equalization unit 200D. At this time, a deviation (deviation) occurs between the carrier frequency of the received signal and the LO frequency.
  • LO local oscillation signal
  • the frequency domain equalization unit 200D compensates the frequency deviation of the input baseband signal based on the control from the frequency shift amount control unit 4170E, and outputs it to the phase adjustment unit 300 '.
  • the frequency domain equalization unit 200D compensates the frequency deviation by uniformly shifting the frequency of the input baseband signal to the high frequency side or the low frequency side.
  • the phase adjustment unit 300 ′ compensates for the frequency deviation that cannot be removed by the frequency domain equalization unit 200 ⁇ / b> D by performing frequency deviation compensation with higher accuracy on the input baseband signal with compensated frequency deviation.
  • the phase adjustment unit 300 ′ according to the present embodiment adjusts the phase of the input baseband signal based on the control from the phase compensation amount calculation unit 4140 E. Since the phase adjustment unit 300 ′ is required to have a fast time response, the phase adjustment unit 300 ′ generally performs time-domain signal processing capable of high-speed control. The phase adjustment unit 300 ′ adjusts the phase at high speed by performing signal processing in the time domain.
  • the feedback control unit 400E performs feedback control of the frequency domain equalization unit 200D and the phase adjustment unit 300 '.
  • the feedback control unit 400E includes a phase deviation estimation unit 4130E, a phase compensation amount calculation unit 4140E, a frequency deviation estimation unit 4150E, a control unit 4160E, and a frequency shift amount control unit 4170E.
  • the baseband signal input from the frequency domain equalization unit 200D is branched to the phase deviation estimation unit 4130E and the frequency deviation estimation unit 4150E.
  • the phase deviation estimation unit 4130E receives the baseband signal from the frequency domain equalization unit 200D and the baseband signal from the phase adjustment unit 300 ′, and the phase deviation estimation unit 4130E receives the two input baseband signals. The phase deviation is estimated and output to the phase compensation amount calculation unit 4140E.
  • the phase deviation estimation unit 4130E estimates the phase deviation by a method disclosed in Patent Document 1 of the background art and its cited document, a method based on m-th power estimation, or the like.
  • the phase compensation amount calculation unit 4140E determines the phase compensation amount based on the input phase deviation estimation result, and controls the phase compensation amount of the phase adjustment unit 300 '. For example, when the phase deviation estimated by the phase deviation estimation unit 4130E is ⁇ , the phase compensation amount calculation unit 4140E calculates exp ( ⁇ j ⁇ ) as the phase compensation amount, and the phase adjustment unit 300 ′ and the main signal exp Multiply by ( ⁇ j ⁇ ).
  • the frequency deviation estimation unit 4150E roughly estimates the frequency deviation amount from the baseband signal input from the frequency domain equalization unit 200D and outputs it to the control unit 4160E.
  • the frequency deviation estimation unit 4150E estimates the amount of frequency deviation by the method disclosed in Patent Document 1 of the background art, the estimation method using a pilot tone / training signal, or the like.
  • the control unit 4160E reads out the frequency deviation estimation value F at time T of the frequency deviation estimation unit 4150E in a read register or the like, and at the same time, sets a value corresponding to the frequency deviation estimation value F as a set value as a frequency shift amount control unit 4170E. Output to.
  • the frequency shift amount control unit 4170E determines a frequency deviation compensation amount (frequency shift amount) based on the set value input from the control unit 4160E, and controls the frequency shift amount of the frequency domain equalization unit 200D.
  • the control unit 4160E sets the set value ⁇ f 0 in the frequency shift amount control unit 4170E and stores the set initial value ⁇ f 0 in a register or the like.
  • the frequency deviation estimation unit 4150E installed in the subsequent stage estimates the value ⁇ f 1 in which the frequency is compensated by ⁇ f 0 from the original frequency deviation. Detected as a value.
  • the control unit 4160E reads the estimated value ⁇ f 1 of the frequency deviation of the frequency deviation estimation unit 4150E.
  • the control unit 4160E updates the register value with ⁇ f 0 + ⁇ f 1 as a new set value, and at the same time updates the set value of the frequency shift amount control unit 4170E to ⁇ f 0 + ⁇ f 1 .
  • the digital receiver 700C can always perform suitable frequency deviation compensation.
  • the digital receiver 700C shifts the frequency of the quasi-static relatively slow frequency deviation in the frequency domain equalization unit 200D based on the control from the frequency shift amount control unit 4170E. .
  • high-precision frequency control by frequency domain equalization can be realized without performing complicated control such as PLL (phase-locked loop).
  • the digital receiver 700C can output a waveform with good controllability with high accuracy and low power consumption.
  • the output signal from the frequency domain equalization unit 200D is branched to the phase deviation estimation unit 4130E and the frequency deviation estimation unit 4150E, but the output signal from the phase adjustment unit 300 ′ is branched. It can also be made.
  • the phase deviation estimation unit 4130E performs feedback phase adjustment by a DD-PLL (decisionisdirected phase-locked loop) algorithm.
  • the equalization processing circuit according to the present invention is applied to an optical communication system that handles an optical polarization multiplexed phase modulated signal such as a polarization multiplexed QPSK (Quadrature Shift Keying) signal or a polarization multiplexed 16QAM (Quadrature Amplitude Modulation) signal. can do.
  • an optical polarization multiplexed phase modulated signal such as a polarization multiplexed QPSK (Quadrature Shift Keying) signal or a polarization multiplexed 16QAM (Quadrature Amplitude Modulation) signal.
  • Equalization processing circuit 20 Frequency domain equalization part 30 Time domain equalization part 40, 40B, 40C Waveform distortion detection part 41B, 41C Quasi-static waveform distortion extraction part 42B, 42C Dynamic waveform distortion extraction part 43C Low-frequency signal extraction Unit 50 frequency domain equalization coefficient control unit 60 time domain equalization coefficient control unit 100, 100B, 100C, 100D, 100E equalization processing circuit 200, 200B, 200C, 200D frequency domain equalization unit 201 DFT 202 Multiplier 203 IDFT 300, 300B Time domain equalization unit 310B Butterfly FIR filter 300 'Phase adjustment unit 400, 400B, 400C, 400D, 400E Feedback control unit 410, 410B, 410C, 410D Waveform distortion detection unit 420, 420B, 420C, 420D Time domain, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Optical Communication System (AREA)

Abstract

 半固定的な特性の波形歪と、高速に変動する波形歪と、を高精度に補償できるようにする。 本発明の等化処理回路は、入力された周波数領域等化係数を用いてデジタル信号を周波数領域等化する周波数領域等化手段、入力された時間領域等化係数を用いてデジタル信号を時間領域等化する時間領域等化手段、等化されたデジタル信号の動的波形歪および準静的波形歪を検出する波形歪検出手段、準静的波形歪に基づいて周波数領域等化係数を演算する周波数領域等化係数制御手段および動的波形歪に基づいて時間領域等化係数を演算する時間領域等化係数制御手段を備える。

Description

等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法
 本発明は、等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法に関する。
 デジタル信号処理を行わないコヒーレント受信機においては、局発光(local oscillation light)の周波数および位相のオフセットや偏波揺らぎが原因で、安定的な受信を行うことが困難であるという課題があった。
 これに対して、例えば、特許文献1には、コヒーレント受信機において、入力信号の搬送波周波数と局発光との周波数シフト量を推定し、推定値と逆方向に局部発振器(LO:local oscillator)の発振周波数をシフトする技術が開示されている。
 一方、電子デバイス技術の発展により、高速なA/D(analog to digital)変換器を高速な通信装置の信号処理に用いることができるようになった。その結果、光通信や無線通信において、デジタル信号が送受信されるようになってきた。デジタル信号に変換された信号にデジタル信号処理を施すことにより、上述のLO光の周波数および位相のオフセットや光信号の偏波揺らぎを補償できる。さらに、デジタル信号処理により、上述した周波数及び位相オフセットの補償や偏波揺らぎの補償の他、より高度な波形等化技術を施すこともできる。
 例えば、非特許文献1には、時間領域等化フィルタのフィルタ係数から伝達特性を解析し、解析結果に基づいて受信信号が持つ波長分散や偏波モード分散などの種々の波形歪みを補償する技術が開示されている。また、特許文献2には、温度変動などによって変化する半固定的な特性の波形歪を前段で補償し、伝送路で発生する高速に変動する波形歪を後段で補償する技術が開示されている。その他、関連する技術が特許文献3、4等にも開示されている。
特開2009-038801号公報 特開2011-009956号公報 特開2010-268404号公報 国際公開第2013/128835号
Fabian.N.Hauske, Maxim Kuschnerov, Bernhard Spinnler, and Berthold Lankl, "Optical Performance Monitoring in Digital Coherent Receivers," Journal of Lightwave Technology, vol. 27, No.16,August 15, 2009.
 非特許文献1の技術は、種々の波形歪みを高速で補償できる一方、例えば、温度変動などによって変化する半固定的な特性の波形歪を補償することができない。また、特許文献2の技術は、半固定的な特性の波形歪と高速に変動する波形歪を直列的に行うことから、個々の補償の精度が低くなる。
 本発明は上記の課題に鑑みてなされたものであり、半固定的な特性の波形歪と、高速に変動する波形歪と、を高精度に補償できる、等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法を提供することを目的とする。
 上記目的を達成するために本発明に係る等化処理回路は、入力された周波数領域等化係数を用いて、入力されたデジタル信号を周波数領域等化する周波数領域等化手段と、入力された時間領域等化係数を用いて、入力されたデジタル信号を時間領域等化する時間領域等化手段と、等化されたデジタル信号の動的波形歪および準静的波形歪を検出する波形歪検出手段と、検出された準静的波形歪に基づいて、周波数領域等化係数を演算して出力する周波数領域等化係数制御手段と、検出された動的波形歪に基づいて、時間領域等化係数を演算して出力する時間領域等化係数制御手段と、を備える。
 上記目的を達成するために本発明に係るデジタル受信機は、入力された信号を局発信号を用いてコヒーレント検波して出力するフロントエンド手段と、コヒーレント検波された信号をデジタル信号に変換して出力するA/D変換手段と、デジタル信号が入力される上述の等化処理回路と、を備える。
 上記目的を達成するために本発明に係る信号送受信システムは、信号を送信するデジタル送信機と、送信された信号が入力される上述のデジタル受信機と、を備える。
 上記目的を達成するために本発明に係る等化処理方法は、演算された周波数領域等化係数を用いて入力されたデジタル信号を周波数領域等化すると共に演算された時間領域等化係数を用いて入力されたデジタル信号を時間領域等化し、等化されたデジタル信号の動的波形歪および準静的波形歪を検出し、検出された準静的波形歪に基づいて周波数領域等化係数を演算すると共に検出された動的波形歪に基づいて時間領域等化係数を演算する。
 上記目的を達成するために本発明に係るデジタル受信方法は、入力された信号を局発信号を用いてコヒーレント検波して出力し、コヒーレント検波された信号をデジタル信号に変換して出力し、演算された周波数領域等化係数を用いて出力されたデジタル信号を周波数領域等化すると共に演算された時間領域等化係数を用いて出力されたデジタル信号を時間領域等化し、等化されたデジタル信号の動的波形歪および準静的波形歪を検出し、検出された準静的波形歪に基づいて周波数領域等化係数を演算すると共に検出された動的波形歪に基づいて時間領域等化係数を演算する。
 上述した本発明の態様によれば、半固定的な特性の波形歪と、高速に変動する波形歪と、を高精度に補償できる。
第1の実施形態に係る等化処理回路10のブロック構成図である。 第1の実施形態に係る波形歪検出部40Bのブロック構成図である。 第1の実施形態に係る波形歪検出部40Cのブロック構成図である。 第2の実施形態に係る等化処理回路100のブロック構成図である。 第2の実施形態に係る周波数領域等化部200のブロック構成図である。 第2の実施形態に係るデジタル受信機700のブロック構成図である。 デジタル受信機700のフロントエンド部500のブロック構成図である。 デジタル受信機700のバタフライFIRフィルタ310Bおよびフィードバック制御部400の動作を説明するための図である。 第2の実施形態に係るデジタル受信端末装置900のブロック構成図である。 第2の実施形態に係るデジタル受信端末装置900のフロントエンド部500Bのブロック構成図である。 第2の実施形態に係る別のデジタル受信端末装置900Bのブロック構成図である。 第2の実施形態に係る信号送受信システム1000のシステム構成図である。 第2の実施形態の変形例に係る等化処理回路100Cのブロック構成図である。 第2の実施形態の変形例に係る別の等化処理回路100Dのブロック構成図である。 第3の実施形態に係る等化処理回路100Eのブロック構成図である。 第3の実施形態に係る等化処理回路100EのFIRフィルタの等化伝達特性の一例を示す図である。 第3の実施形態に係る等化処理回路100Eの制御部4100Dおよび残留波長分散推定部490Dの動作手順を示す図である。 第4の実施形態に係るデジタル受信機700Cのブロック構成図である。
(第1の実施形態)
 本発明の第1の実施形態について説明する。本実施形態に係る等化処理回路のブロック構成図を図1Aに示す。図1Aにおいて、等化処理回路10は、周波数領域等化部20、時間領域等化部30、波形歪検出部40、周波数領域等化係数制御部50および時間領域等化係数制御部60を備える。周波数領域等化部20、時間領域等化部30、波形歪検出部40、周波数領域等化係数制御部50および時間領域等化係数制御部60がそれぞれ、請求項の周波数領域等化手段、時間領域等化手段、波形歪検出手段、周波数領域等化係数制御手段および時間領域等化係数制御手段に相当する。
 周波数領域等化部20は、等化処理回路10に入力されたデジタル信号に対して、周波数領域等化係数制御部50の制御に基づいて周波数領域等化を施し、周波数領域等化を施したデジタル信号を時間領域等化部30へ出力する。
 時間領域等化部30は、入力されたデジタル信号に対して、時間領域等化係数制御部60の制御に基づいて時間領域等化を施し、周波数領域等化および時間領域等化が施されたデジタル信号を出力する。
 波形歪検出部40は、周波数領域等化および時間領域等化が施されたデジタル信号から波形歪を検出し、準静的波形歪と動的波形歪とに分離する。波形歪検出部40は、準静的波形歪を周波数領域等化係数制御部50へ出力すると共に動的波形歪を時間領域等化係数制御部60へ出力する。
 周波数領域等化係数制御部50は、波形歪検出部40から入力された準静的波形歪に基づいて、該準静的波形歪を補償するための周波数領域等化係数を演算し、演算した周波数領域等化係数に基づいて周波数領域等化部20をフィードバック制御する。
 時間領域等化係数制御部60は、波形歪検出部40から入力された動的波形歪に基づいて、該動的波形歪を補償するための時間領域等化係数を演算し、演算した時間領域等化係数に基づいて時間領域等化部30をフィードバック制御する。
 上記のように構成された等化処理回路10において、波形歪検出部40は、周波数領域等化および時間領域等化が施されたデジタル信号の波形歪を、準静的波形歪と動的波形歪とに分離して、周波数領域等化係数制御部50および時間領域等化係数制御部60へそれぞれ出力する。そして、周波数領域等化係数制御部50は、準静的波形歪に基づいて周波数領域等化部20をフィードバック制御し、時間領域等化係数制御部60は動的波形歪に基づいて時間領域等化部30をフィードバック制御する。
 動的波形歪が分離された準静的波形歪に基づいて周波数領域等化部20をフィードバック制御することにより、周波数領域等化係数制御部50において、周波数領域等化を比較的長時間かけて高精度に行うことができる。
 さらに、準静的波形歪が分離された動的波形歪に基づいて時間領域等化部30をフィードバック制御する場合、高速制御が必要な時間領域等化係数制御部60における処理負荷を低減することができる。
 ここで、本実施形態に係る波形歪検出部40の一例を、図1Bおよび図1Cに示す。図1Bに示した波形歪検出部40Bは、準静的波形歪抽出部41Bおよび動的波形歪抽出部42Bを備える。準静的波形歪抽出部41Bは、等化処理が施されたデジタル信号から、準静的波形歪を抽出する。一方、動的波形歪抽出部42Bは、等化処理が施されたデジタル信号から、動的波形歪を抽出する。
 なお、時間領域等化係数制御部60から、演算した時間領域等化係数を準静的波形歪抽出部41Bへ出力し(点線矢印)、準静的波形歪抽出部41Bにおいて時間領域等化係数を参照しながら準静的波形歪を抽出することが望ましい。これにより、準静的波形歪抽出部41Bにおける処理負荷を低減することができる。
 図1Cに示した波形歪検出部40Cは、低域信号抽出部43C、準静的波形歪抽出部41Cおよび動的波形歪抽出部42Cを備える。低域信号抽出部43Cは、等化処理が施されたデジタル信号から、低域信号を抽出して準静的波形歪抽出部41Cへ出力し、残りを動的波形歪抽出部42Cへ出力する。準静的波形歪抽出部41Cは、低域信号抽出部43Cから入力された低域信号から準静的波形歪を抽出する。一方、動的波形歪抽出部42Cは、低域信号抽出部43Cから入力された、低域信号が除去されたデジタル信号から動的波形歪を抽出する。
 ここで、高速制御を優先する場合、低域信号抽出部43Cから動的波形歪抽出部42Cへ、等化処理が施されたデジタル信号をそのまま出力することもできる。この場合、動的波形歪抽出部42Cにおいて、入力されたデジタル信号から動的波形歪を抽出する。
 以上のように、本実施形態に係る等化処理回路10において、波形歪検出部40、40B、40Cは、等化処理されたデジタル信号に含まれている波形歪を準静的波形歪と動的波形歪とに分離し、周波数領域等化係数制御部50と時間領域等化係数制御部60とへそれぞれ出力する。そして、周波数領域等化係数制御部50は分離された準静的波形歪に基づいて周波数領域等化係数を演算し、時間領域等化係数制御部60は分離された動的波形歪に基づいて時間領域等化係数を演算する。
 動的波形歪が分離された準静的波形歪に基づいて周波数領域等化係数を演算することにより、周波数領域等化係数制御部50における処理を比較的長時間かけて高精度に行うことができる。さらに、準静的波形歪が分離された動的波形歪に基づいて時間領域等化係数を演算することにより、時間領域等化係数制御部60における処理負荷を低減することができる。
 従って、本実施形態に係る等化処理回路10は、半固定的な特性の波形歪(準静的波形歪)と高速に変動する波形歪(動的波形歪)とを高精度に補償することができる。
 (第2の実施形態)
 第2の実施形態について説明する。本実施形態に係る等化処理回路のブロック構成図を図2に示す。図2において、等化処理回路100は、周波数領域等化部200、時間領域等化部300およびフィードバック制御部400を備える。
 周波数領域等化部200は、等化処理回路100に入力されたデジタル信号を、周波数領域等化係数演算部440から入力された周波数領域等化係数を用いて周波数領域等化(FDE:frequency-domain equalization)し、時間領域等化部300へ出力する。本実施形態に係る周波数領域等化部200のブロック構成図を図3に示す。
 図3において、周波数領域等化部200は、離散フーリエ変換部(DFT:discrete Fourier transform)201、乗算器202および逆離散フーリエ変換部(IDFT:inverse discrete Fourier transform)203を備える。
 DFT201は、周波数領域等化部200に入力されたデジタル信号に、離散フーリエ変換を施し、N個の周波数領域信号Δωs0~Δωs(N-1)を乗算器202へ出力する。ここで、変換後のデジタル信号は、一定の周波数Δωs刻みになっている。なお、Δωs=2πfs/Nであり、fsはサンプリング周波数である。すなわち、本実施形態では、Δωskは周波数k・Δωs(k=0~(N-1))の信号を表す。
 ここで、離散フーリエ変換サイズNが大きいほど、高精度な波形等化が行われる。なお、OFDM(orthogonal frequency-division multiplexing)変調方式や光デジタルコヒーレント通信などに適用される一般的なFDEは、Nが大きくなるほど、複雑な制御に対応するために回路規模が大きくなり、消費電力が増大する。
 乗算器202は、DFT201から入力されたN個の周波数領域信号Δωs0~Δωs(N-1)に、周波数領域等化係数演算部440から入力された周波数領域等化係数をそれぞれ加算し、加算結果をIDFT203へ出力する。
 IDFT203は、乗算器202から入力された加算結果(N個の周波数領域等化を施した信号)に逆離散フーリエ変換を施し、時間領域信号に変換して時間領域等化部300へ出力する。
 ここで、一般的な離散フーリエ変換サイズNは2のべき乗の整数である。この場合、離散フーリエ変換を実行するためのアルゴリズムとして、高速フーリエ変換(FFT:Fast Fourier Transform)を用いることができる。この場合、周波数領域等化部200は、入力された信号に対してFFTを施し、乗算器202においてそのFFTサイズと同数のフィルタ係数設定値による重み付き乗算を施すことによって周波数領域等化を実現できる。そして、周波数領域等化部200は、周波数領域等化を施した信号に、逆高速フーリエ変換(IFFT:inverse FFT)して時間領域信号に変換し、時間領域等化部300へ出力する。
 FDE回路にFFTを適用する場合、高精度な波形等化を行うためにNが増大した時でも、回路規模が大きくなることを避けることができ、さらに、消費電力が大きくなることを避けることができる。従って、周波数領域等化部200は、回路規模がNに比例する時間領域等化回路と比較して、回路規模が小さく低消費電力なFDE回路となる。
 図2の説明に戻る。時間領域等化部300は、周波数領域等化部200から入力された周波数領域等化されたデジタル信号を、時間領域等化係数演算部420から入力された時間領域等化係数を用いて時間領域等化して出力する。時間領域等化部300は、例えば、制御性が高い、FIR(finite impulse response)フィルタあるいはIIR(infinite impulse response)フィルタなどによって構成することができる。この場合、FIRフィルタおよびIIRフィルタの係数に、時間領域等化係数演算部420から入力された時間領域等化係数が適用される。
 フィードバック制御部400は、周波数領域等化部200および時間領域等化部300をフィードバック制御する。図2に示すように、本実施形態に係るフィードバック制御部400は、波形歪み検出部410、時間領域等化係数演算部420、準静的波形歪み検出部430および周波数領域等化係数演算部440を備える。
 波形歪み検出部410には、時間領域等化部300から出力されたデジタル信号の一部が入力される。波形歪み検出部410は、入力されたデジタル信号の波形歪みを検出し、検出結果を時間領域等化係数演算部420および準静的波形歪み検出部430へ出力する。本実施形態に係る波形歪み検出部410は、固定値、トレーニング信号、識別判定(DD:decision directed)信号等の参照信号と、時間領域等化部300から入力されたデジタル信号と、の誤差を求め、それぞれの波形等化(補償)アルゴリズムに応じた誤差信号演算を行うことによって波形歪みを検出する。
 時間領域等化係数演算部420は、波形歪み検出部410から入力された波形歪に基づいて時間領域等化係数を演算し、演算結果を時間領域等化部300へ出力する。本実施形態に係る時間領域等化係数演算部420は、システム要件に応じて選択された波形等化アルゴリズムにより、時間領域等化係数を演算する。
 ここで、波形等化アルゴリズムとしては、例えば、CMA(constant modulus algorithm)、LMS(least mean squares)アルゴリズム、RLS(recursive least squares)アルゴリズムなどの一般的な手法を用いることができる。なお、波形等化アルゴリズムを用いる代わりに、波形歪み検出部410において、アイ開口率や誤り率などの伝送特性が好適となる理想波形からのずれ量(歪み)を誤差信号として検出し、時間領域等化係数演算部420において、検出された誤差量が最小になる時間領域等化係数を演算することもできる。
 準静的波形歪み検出部430は、波形歪み検出部410から入力された波形歪のうち、時間的に緩慢に変動する波形歪みを抽出して周波数領域等化係数演算部440へ出力する。ここで、時間的な変動が緩慢な歪み信号とは、時間領域等化部300、波形歪み検出部410および時間領域等化係数演算部420によって構成される時間領域等化のフィードバック時定数よりも長期間の時間変動をもつ波形歪み信号である。本実施形態に係る準静的波形歪み検出部430は、入力されたデジタル信号と参照信号とのずれ量(誤差)、あるいは、入力されたデジタル信号の理想波形(伝送特性が好適となる時の波形)からのずれ量のうち時間的な変動が緩慢なずれ量を、準静的波形歪みとして検出する。
 周波数領域等化係数演算部440は、準静的波形歪み検出部430において検出された準静的波形歪みに基づいて周波数領域等化部200の周波数領域等化係数を演算し、演算結果を周波数領域等化部200へ出力する。本実施形態に係る周波数領域等化係数演算部440は、システム要件に応じて選択された波形等化アルゴリズムにより、周波数領域等化係数を演算する。
 上記のように構成された等化処理回路100において、フィードバック制御部400は、入力されたデジタル信号の波形歪みに基づいて時間領域等化係数を演算し、時間領域等化部300をフィードバック制御する。時間領域等化部300にはFIRフィルタ等の回路効率が良く制御性が高い回路が適用され、FIRフィルタの係数にフィードバック制御部400から入力された時間領域等化係数が適用される。これにより、時間変動が高速な波形歪みを、低消費電力で高速に時間領域等化できる。
 一方、上記のように構成された等化処理回路100において、フィードバック制御部400は、入力されたデジタル信号の波形歪みから準静的波形歪みを抽出し、準静的波形歪みに基づいて周波数領域等化係数を演算し、周波数領域等化部200をフィードバック制御する。周波数領域等化部200には回路規模が大きくなることを抑制可能なFFT・IFFT等が適用され、FFTからの出力に、フィードバック制御部400から入力された周波数領域等化係数がそれぞれ加算される。従って、周波数領域等化部200は、回路規模が大きくなることを抑制しつつ、すなわち、消費電力が大きくなることを抑制しつつ、時間変動が緩慢な波形歪みを高精度に周波数領域等化できる。
 ここで、本実施形態では、準静的波形歪み検出部430を波形歪み検出部410の後段に配置し、準静的波形歪み検出部430は、波形歪み検出部410から出力された波形歪から時間的に緩慢に変動する波形歪みを抽出したが、これに限定されない。準静的波形歪み検出部430は、フィードフォワード制御、フィードバック制御等の等化アルゴリズムに応じて好適な検出箇所に配置することができる。すなわち、時間的に緩慢に変動する波形歪みの検出は、周波数領域等化部200の前段または後段、時間領域等化部300の前段において分岐された信号等を用いることもできる。
 上述の等化処理回路は、例えば、DP-QPSK(dual-polarization quadrature phase shift keying)信号等の光偏波多重された位相変調信号を扱うデジタル受信機に配置されることができる。上述の等化処理回路が配置されたデジタル受信機のブロック構成図を図4に示す。図4において、デジタル受信機700は、フロントエンド部500、A/D(Analog to Digital)変換部600、等化処理回路100Bを備える。ここで、等化処理回路100Bは、周波数領域等化部200B、時間領域等化部300Bおよびフィードバック制御部400を備える。
 フロントエンド部500には、デジタル受信機700に入力された偏波多重QPSK信号と、図示しない局発光源から出力された局発光(local oscillation light)と、が入力される。フロントエンド部500は、入力された偏波多重QPSK信号を、LO光を用いてコヒーレント検波し、2つの偏波(X、Y)の同相成分(I)、直交成分(Q)に相当する4つの成分Ix、Qx、Iy、Qyを出力する。フロントエンド部500のブロック構成図の一例を図5に示す。
 図5において、フロントエンド部500は、偏波ダイバーシティ90°ハイブリッド510および光電変換部521、522、523、524を備える。
 偏波ダイバーシティ90°ハイブリッド510は、入力された偏波多重QPSK信号を、LO光を用いてコヒーレント検波し、4つの成分Ix、Qx、Iy、Qyに復調して光電変換部521、522、523、524へそれぞれ出力する。
 光電変換部521、522、523、524はそれぞれ、入力された4つの成分Ix、Qx、Iy、Qyを電気信号に変換してA/D変換部600へ出力する。
 A/D変換部600は、4つのA/D変換回路610、620、630、640によって構成される。A/D変換部600は、フロントエンド部500から入力された4つの成分Ix、Qx、Iy、Qyをそれぞれデジタル信号に変換し、IxおよびQxのデジタル信号をFDE210Bへ、IyおよびQyのデジタル信号をFDE220Bへ出力する。
 周波数領域等化部200Bは、FDE210BおよびFDE220Bによって構成される。FDE210Bは、入力されたIxおよびQxのデジタル信号を、周波数領域等化係数演算部440から入力された周波数領域等化係数を用いて周波数領域等化し、時間領域等化部300Bへ出力する。同様に、FDE220Bは、入力されたIyおよびQyのデジタル信号を、周波数領域等化係数演算部440から入力された周波数領域等化係数を用いて周波数領域等化し、時間領域等化部300Bへ出力する。
 時間領域等化部300Bは、バタフライFIRフィルタ310Bによって構成される。バタフライFIRフィルタ310Bは、入力された周波数領域等化された信号を、時間領域等化係数演算部420から入力された時間領域等化係数を用いて時間領域等化して出力する。
 フィードバック制御部400は、図2のフィードバック制御部400がそのまま適用される。すなわち、フィードバック制御部400は、時間的に緩慢に変動する波形歪みに基づいて演算した周波数領域等化係数を周波数領域等化部200Bへ出力し、時間変動が高速な波形歪みに基づいて演算した時間領域等化係数を時間領域等化部300Bへ出力する。
 時間領域等化部300BをバタフライFIRフィルタ310Bによって構成した場合のバタフライFIRフィルタ310Bおよびフィードバック制御部400の動作を、図6を用いて説明する。図6において、EXin(t)およびEYin(t)は、時刻t(tサンプル目)においてバタフライFIRフィルタ310Bへ入力される、X偏波ポートおよびY偏波ポートへの入力信号をそれぞれ表す。また、EXout(t)およびEYout(t)は、時刻tにおいてバタフライFIRフィルタ310Bから出力される、X偏波ポートおよびY偏波ポートからの出力信号をそれぞれ表す。また、hxx(t)、hxy(t)、hyx(t)、hyy(t)はそれぞれ、時刻tにおけるバタフライFIRフィルタ310Bのフィルタ係数を表す。以下、簡単のため、バタフライFIRフィルタ310Bのタップ数が1タップの場合について説明する。
 このとき、バタフライFIRフィルタ310Bの入出力信号の関係は以下の(1)式で与えられる。
Figure JPOXMLDOC01-appb-I000001
                       …(1)式
 波形等化アルゴリズムとして、例えば、CMA(constant modulus algorithm)を用いる場合、波形歪み検出部410は(2)式で表される誤差信号を計算する。
Figure JPOXMLDOC01-appb-I000002
                       …(2)式
 そして、時間領域等化係数演算部420は、時刻t+1におけるバタフライFIRフィルタ310Bのタップ係数を(3)式により演算し、時間領域等化係数としてバタフライFIRフィルタ310Bへ出力する
Figure JPOXMLDOC01-appb-I000003
                       …(3)式
 ここで、μはステップサイズパラメータであり、*は複素共役を表す。
 フィードバック制御部400は、上記の手順により、バタフライFIRフィルタ310Bの係数を順次更新する。そして、バタフライFIRフィルタ310Bは、順次更新される係数を用いて時間領域等化を行う。これにより、時間的に偏波が変動する場合でも適応的に波形補償される。
 以上のように、デジタル受信機700に偏波多重QPSK信号が入力する場合においても、制御性の良い波形を高精度に且つ低消費電力で出力することができる。
 ここで、上述した図4のデジタル受信機700を、無線通信を行うデジタル受信端末装置に適用することもできる。この場合のデジタル受信端末装置のブロック構成図を図7に示す。図7において、デジタル受信端末装置900は、アンテナ800およびデジタル受信部700’によって構成される。
 アンテナ800は、無線によって送信されてきた信号を受信し、受信した信号をデジタル受信部700’へ出力する。デジタル受信部700’は、入力された信号を、フロントエンド部500Bにおいてコヒーレント検波する。
 コヒーレント検波された信号は、周波数領域等化部200に入力される。周波数領域等化部200に入力された信号は、周波数領域等化部200および時間領域等化部300において、フィードバック制御部400において演算された周波数領域等化係数および時間領域等化係数に基づいて周波数領域等化および時間領域等化される。
 ここで、図7のフロントエンド部500Bは、図4のA/D変換部600の機能も備える。フロントエンド部500Bのブロック構成図を図8に示す。図8において、フロントエンド部500Bは、フィルタ530B、ローノイズアンプ540B、ミキサー550B、基準信号源560B、フィルタ570B、可変利得アンプ580BおよびA/D変換部590Bから成る。
 フィルタ530Bは、アンテナ800において受信された信号から、ノイズとなる周波数成分を除去してアナログ信号をローノイズアンプ540Bへ出力する。ローノイズアンプ540Bは、入力されたアナログ信号を増幅してミキサー550Bへ出力する。ミキサー550Bは、基準信号源560Bにおいて生成された基準信号を、ローノイズアンプ540Bから入力されたアナログ信号に乗じ、フィルタ570Bへ出力する。フィルタ570Bは、入力されたアナログ信号からノイズとなる周波数成分を除去して可変利得アンプ580Bへ出力する。可変利得アンプ580Bは、入力されたアナログ信号を増幅してA/D変換部590Bへ出力する。A/D変換部590Bは、入力されたアナログ信号をデジタル信号に変換して出力する。
 ここで、フロントエンド部500Bは、フィルタ530B、ローノイズアンプ540B、ミキサー550B、基準信号源560B、フィルタ570Bおよび可変利得アンプ580Bを必ずしも有する必要はない。例えば、アンテナ800が受信した信号を、フロントエンド部500BのA/D変換部590Bにおいてそのままデジタル信号に変換して出力することもできる。
 上述のデジタル受信端末装置900は、入力信号がもつ波形歪みのうち、時間変動が低速な波形歪みについては、回路効率が良く高精度な波形等化が可能な周波数領域等化部200を用いて周波数領域等化し、時間変動が高速な波形歪みについては制御性の良い時間領域等化部300を用いて時間領域等化する。この場合、制御性の良い波形を高精度に且つ低消費電力で出力することができる。
 また、図4のデジタル受信機700を、MIMO(Multiple Input Multiple Output)方式を用いて無線通信するデジタル受信端末装置に適用することもできる。この場合のデジタル受信端末装置のブロック構成図を図9に示す。
 図9において、デジタル受信端末装置900Bは、アンテナ810B、820Bおよびデジタル受信部700”によって構成される。デジタル受信部700”は、図4のデジタル受信機700のフロントエンド部500およびA/D変換部600を、フロントエンド部500C、500Dに置き換えたものである。
 アンテナ810B、820Bは、無線によって送信されてきた信号を受信し、受信した信号をデジタル受信部700”のフロントエンド部500C、500Dへそれぞれ出力する。フロントエンド部500C、500Dは、アンテナ810B、820Bから入力された信号から、実数成分(I)および虚数成分(Q)をそれぞれ取り出し、それらをA/D変換してデジタル信号を出力する。
 フロントエンド部500C、500Dから出力された信号は、FDE210B、220Bにおいて、周波数領域等化係数演算部440から入力された周波数領域等化係数に基づいて、時間変動が低速な波形歪みが周波数領域等化される。さらに、FDE210B、220Bから出力された信号は、バタフライFIRフィルタ310Bにおいて、時間領域等化係数演算部420から入力された時間領域等化係数に基づいて、時間変動が高速な波形歪みが時間領域等化される。
 本実施形態によれば、入力信号がもつ波形歪みのうち、時間変動が低速な波形歪みについては、回路効率が良く高精度な波形等化が可能なFDE210B、220Bを用いて周波数領域等化され、時間変動が高速な波形歪みについては制御性の良いバタフライFIRフィルタ310Bを用いて時間領域等化される。これにより、MIMO方式の無線通信に用いられるデジタル受信端末装置900Bにおいても、制御性の良い波形を高精度に且つ低消費電力で出力することができる。
 さらに、図4のデジタル受信機700を、信号送受信システムに配置することもできる。本実施形態に係る信号送受信システムのシステム構成図を図10に示す。図10において、信号送受信システム1000は、送信機1100、伝送媒質1200およびデジタル受信機700Bによって構成される。
 送信機1100は、送信信号を生成してデジタル受信機700Bへ送信する。
 伝送媒質1200は、送信機1100とデジタル受信機700Bとの間に配置される。送信機1100とデジタル受信機700Bとの間の通信が有線で行われる場合、伝送媒質1200は、例えば、光ファイバである。また、送信機1100とデジタル受信機700Bとの間の通信が無線で行われる場合、伝送媒質1200は、例えば、空気である。送信機1100から送信された信号は、伝送媒質1200を伝送することにより、波形歪みが付加される。
 送信機1100から送信され、伝送媒質1200を伝送することによって波形歪が付加された信号は、デジタル受信機700Bのフロントエンド部500においてコヒーレント検波され、周波数領域等化部200へ出力される。フロントエンド部500から入力されたデジタル信号に対し、伝送媒質1200を伝送することによって付加された波形歪みのうちの準静的な波形歪みの等化が周波数領域等化部200において低消費電力で高精度に行われ、動的な波形歪みの等化が時間領域等化部300において高速に行われる。
 以上のように、デジタル受信機700Bを信号送受信システム1000に配置することにより、伝送媒質1200を伝送することによって信号に付加された波形歪みを、高精度かつ高速に補償することができる。従って、図10の信号送受信システム1000は、経年変化、温度変動、経路岐路の切替え等によって時間変動する波形歪みを受けた場合でも、好適な通信状態を維持することができる。
 (第2の実施形態の変形例)
 第2の実施形態の変形例について説明する。第2の実施形態では、準静的波形歪み検出部430を波形歪み検出部410の後段に配置し、準静的波形歪み検出部430において、波形歪み検出部410から出力された波形歪から時間的に緩慢に変動する波形歪みを抽出した。しかし、時間的に緩慢に変動する波形歪みの抽出方法はこれに限定されない。
 本実施形態に係る等化処理回路のブロック構成図を図11に示す。図11の等化処理回路100Cは、周波数領域等化部200、時間領域等化部300およびフィードバック制御部400Bを備える。周波数領域等化部200および時間領域等化部300は、第2の実施形態で説明した図2の周波数領域等化部200および時間領域等化部300をそのまま適用することができる。
 フィードバック制御部400Bは、波形歪み検出部410B、時間領域等化係数演算部420B、低域信号抽出部450B、準静的波形歪み検出部430Bおよび周波数領域等化係数演算部440Bを備える。
 フィードバック制御部400Bに入力された周波数領域等化および時間領域等化が施されたデジタル信号の一部が、波形歪み検出部410Bおよび低域信号抽出部450Bに入力される。
 波形歪み検出部410Bは、入力されたデジタル信号の波形歪みを検出し、検出結果を時間領域等化係数演算部420Bへ出力する。時間領域等化係数演算部420Bは、波形歪み検出部410Bが検出した時間変動が高速な波形歪みに基づいて時間領域等化係数を演算し、時間領域等化部300へ出力する。
 低域信号抽出部450Bは、入力されたデジタル信号から低域成分のみを検出し、準静的波形歪み検出部430Bへ出力する。低域信号抽出部450Bは、例えば、低域通過フィルタや平均化処理回路によって実現できる。
 準静的波形歪み検出部430Bは、入力された低域成分の信号から時間的に緩慢に変動する波形歪みを抽出し、周波数領域等化係数演算部440Bへ出力する。周波数領域等化係数演算部440Bは、入力された波形歪みに基づいて周波数領域等化係数を演算し、周波数領域等化部200へ出力する。
 なお、周波数領域等化および時間領域等化が施されたデジタル信号に含まれる高域歪み成分が微小な場合、時間領域等化部300から出力されたデジタル信号を直接、準静的波形歪み検出部430Bに分岐することもできる。この場合、準静的波形歪み検出部430Bは、入力されたデジタル信号から低域信号の波形歪みを検出し、さらに、時間的に緩慢に変動する波形歪みを抽出し、周波数領域等化係数演算部440Bへ出力する。
 第2の実施形態の別の変形例について説明する。本実施形態に係る等化処理回路のブロック構成図を図12に示す。図12の等化処理回路100Dは、周波数領域等化部200、時間領域等化部300およびフィードバック制御部400Cを備える。周波数領域等化部200および時間領域等化部300は、第2の実施形態で説明した図2の周波数領域等化部200および時間領域等化部300をそのまま適用することができる。
 フィードバック制御部400Cは、波形歪み検出部410C、時間領域等化係数演算部420C、等化伝達特性抽出部460C、準静的波形歪み検出部430C、周波数領域等化係数演算部440C、半固定等化係数設定部470Cおよび乗算器480Cを備える。
 波形歪み検出部410Cは、周波数領域等化および時間領域等化が施されたデジタル信号の波形歪みを検出して時間領域等化係数演算部420Cへ出力する。時間領域等化係数演算部420Cは、入力された波形歪に基づいて時間領域等化係数を演算し、時間領域等化部300および等化伝達特性抽出部460Cへ出力する。
 等化伝達特性抽出部460Cは、入力された時間領域等化係数を用いて、時間領域等化部300で施される波形等化の伝達特性(以下、等化伝達特性情報と記載する。)を演算し、準静的波形歪み検出部430Cへ出力する。
 時間領域等化部300CにFIRフィルタが適用され、時間領域等化係数演算部420CがCMA、LMS、RLS等の等化アルゴリズム等に従って時間領域等化係数を演算する場合、等化伝達特性抽出部460Cは、(4)式によって等化伝達特性情報HFIR(z)を演算する。
Figure JPOXMLDOC01-appb-I000004
                       …(4)式
 ここで、mは、FIRフィルタのタップ数であり、h、h、・・・、hm-1は、時間領域等化係数演算部420Cが演算したタップ係数(時間領域等化係数)である。また、z-m(ω)=[exp(jωT)]-m=exp(-jωmT)(jは虚数単位、fサンプリング周波数、T=1/fはサンプル時間)である。
 準静的波形歪み検出部430Cは、入力された等化伝達特性情報HFIR(z)から準静的な波形歪みを抽出し、周波数領域等化係数演算部440Cへ出力する。本実施形態に係る準静的波形歪み検出部430Cは、入力された等化伝達特性情報HFIR(z)から、周波数領域等化部200から出力されたデジタル信号が有する波形歪HFIR(z)の逆関数H-1 FIR(z)を演算し、演算結果に基づいて準静的な波形歪みを抽出する。
 なお、HFIR(z)は時間領域等化係数演算部420Cの出力結果であることから、時間的に適応的に変動する。準静的波形歪み検出部430Cは、HFIR(z)ないしH-1 FIR(z)に平均化やフィルタリング処理などを施して低速な変動成分を抽出することにより、準静的な波形歪みを検出する。
 周波数領域等化係数演算部440Cは、システム要件に応じて選択された波形等化アルゴリズムにより、準静的波形歪み検出部430Cにおいて抽出された準静的な波形歪みに基づいて、周波数領域等化係数の誤差を演算して出力する。
 半固定等化係数設定部470Cは、周波数領域等化部200の周波数領域等化係数の基準値を保持している。
 乗算器480Cは、半固定等化係数設定部470Cにおいて保持されている周波数領域等化係数の基準値に、周波数領域等化係数演算部440Cにおいて演算された周波数領域等化係数の誤差を加算し、加算結果を周波数領域等化係数として周波数領域等化部200へ出力する。
 上記のように構成された等化処理回路100Dは、次のように動作する。すなわち、フィードバック制御部400Cは、周波数領域等化および時間領域等化が施されたデジタル信号から検出した波形歪みに基づいて時間領域等化係数を演算し、時間領域等化部300へ出力する。
 そして、フィードバック制御部400Cは、演算した時間領域等化係数から波形等化の伝達特性(等化伝達特性情報HFIR(z))を演算し、演算した波形等化の伝達特性から準静的な波形歪みを抽出し、抽出した準静的な波形歪みに基づいて周波数領域等化係数の誤差を演算する。フィードバック制御部400Cは、予め保持している周波数領域等化係数の基準値に演算した周波数領域等化係数の誤差を加算することにより、新たな周波数領域等化係数を演算して周波数領域等化部200へ出力する。
 周波数領域等化部200は、等化処理回路100Dに入力されたデジタル信号について、フィードバック制御部400Cから入力された周波数領域等化係数に基づいて、準静的な波形歪を周波数領域等化して出力する。さらに、時間領域等化部300は、周波数領域等化部200から入力されたデジタル信号について、フィードバック制御部400Cから入力された時間領域等化係数に基づいて、動的な波形歪を時間領域等化して出力する。
 以上のように、本実施形態に係る等化処理回路100C、100Dは、準静的な波形歪と動的な波形歪とを分離してそれぞれ等化処理することにより、制御性の良い波形を高精度に且つ低消費電力で出力することができる。
 (第3実施形態)
 第3の実施形態について説明する。準静的な波形歪みが発生する要因としては、周波数の変動の他にも、例えば、波長分散の変動、偏波モード分散の変動、フロントエンドデバイスの帯域特性の温度依存性等が挙げられる。本実施形態では、波長分散の変動に起因する準静的な波形歪みを周波数領域等化部において波長分散補償(CDC:chromatic dispersion compensation)すると共に、動的な波形歪みを時間領域等化部300において等化する。
 本実施形態に係る等化処理回路のブロック構成図を図13に示す。図13において、等化処理回路100Eは、周波数領域等化部200C、時間領域等化部300およびフィードバック制御部400Dを備える。時間領域等化部300は第2の実施形態で説明した図2の時間領域等化部300をそのまま適用することができる。
 周波数領域等化部200Cは、等化処理回路100Eに入力されたデジタル信号に対し、乗算器480Dから入力された波長分散補償係数に基づいて、残留波長分散補償を施す。
 フィードバック制御部400Dは、波形歪み検出部410D、時間領域等化係数演算部420D、等化伝達特性抽出部460D、残留波長分散推定部490D、制御部4100D、波長分散補償係数演算部4110D、半固定波長分散補償係数設定部4120Dおよび乗算器480Dを備える。
 波形歪み検出部410Dは、周波数領域等化および時間領域等化が施されたデジタル信号の波形歪みを検出し、検出結果を時間領域等化係数演算部420Dへ出力する。時間領域等化係数演算部420Dは、入力された波形歪に基づいて時間領域等化係数を演算し、時間領域等化部300および等化伝達特性抽出部460Dへ出力する。
 等化伝達特性抽出部460Dは、入力された時間領域等化係数から時間領域等化部300の等化伝達特性情報を抽出して残留波長分散推定部490Dへ出力する。
 残留波長分散推定部490Dは、入力された等化伝達特性情報から、時間領域等化部300における残留分散補償量を推定する。
 制御部4100Dは、残留波長分散推定部490Dの時刻Tにおける残留波長分散量の推定値Dを読み出しレジスタ等に記憶し、同時に、残留波長分散量Dに相当する値を設定値として波長分散補償係数演算部4110Dへ出力する。
 波長分散補償係数演算部4110Dは、入力された設定値Dに基づいて波長分散補償係数の誤差分を演算して乗算器480Dへ出力する。時間領域等化部300にFIRフィルタを適用した場合、波長分散補償係数演算部4110Dは(5)式を用いて、制御部4100Dから入力された時刻Tにおける設定値(残留波長補償量)Dから周波数領域等化部200Cのフィルタ係数を演算する。
Figure JPOXMLDOC01-appb-I000005
                       …(5)式
 ここで、fは信号のベースバンド周波数、λは入力光信号の波長、cは光速、φは波長分散に起因する位相回転量である。
 半固定波長分散補償係数設定部4120Dは、波長分散補償係数の基準値を保持する。なお、半固定波長分散補償係数設定部4120Dに保持されている波長分散補償係数の基準値は、上述の(5)式を用いて、伝送路長などから予め推定された固定的な波長分散量に対応する補償係数を演算したものである。
 乗算器480Dは、半固定波長分散補償係数設定部4120Dから取得した波長分散補償係数の基準値に、波長分散補償係数演算部4110Dにおいて演算された波長分散補償係数の誤差分を加算し、新たな波長分散補償係数として周波数領域等化部200Cへ出力する。
 次に、残留波長分散推定部490Dの詳細動作について図14を用いて説明する。図14は、時間領域等化部300(FIRフィルタ)の等化伝達特性HFIR(実線)と、入力されたデジタル信号の残留波長分散HCD(点線)とを、それぞれプロットしたものである。図14において、横軸は信号周波数f、縦軸は位相回転量である。
 (5)式に示したように、残留波長分散に起因する位相回転量は、周波数fの2乗に比例する。従って、残留波長分散推定部490Dは、図14に示したFIRフィルタの等化伝達特性HFIRによる位相回転量φFIRに対して2次関数フィッティングなどを行い、fに比例する成分を抽出することにより、残留波長分散Dを推定することができる。
 なお、残留波長分散補償量は、一般的には、温度変動、経年変化、経路切り替えによる非常にゆっくりとした変動をする。このため、φFIRに対して2次関数フィッティングなどを行わなくても、HFIRを平均化ないしフィルタリング処理を行うことによって残留波長分散補償以外の準静的波形歪みに起因する伝達特性のずれを検出し、その伝達特性のずれを補償する等化係数を演算することもできる。
 そして、制御部4100Dは、残留波長分散推定部490Dにおいて推定した残留分散補償量が時刻TのDから、時刻TにDへ準静的に変化した場合、以下のように動作する。この時の制御部4100Dおよび残留波長分散推定部490Dの動作フローを図15に示す。
 時刻Tの時、残留波長分散推定部490Dは残留分散補償量Dを推定して制御部4100Dへ出力する(S101)。制御部4100Dは、残留分散補償量Dをレジスタに記憶すると共に、残留波長分散量Dに相当する値を設定値として波長分散補償係数演算部4110Dへ出力する(S102)。
 周波数領域等化部200Cが、時刻Tにおける残留分散量推定値Dから演算された波長分散補償係数に基づいて残留波長分散補償を行うことにより、時刻Tの時、残留波長分散推定部490Dは残留分散補償量Dを推定して制御部4100Dへ出力する(S103)。
 ここで、時刻Tの時に残留波長分散推定部490Dにおいて推定した残留分散補償量Dは、周波数領域等化部200Cからの出力信号が有する元々の残留波長分散量とは異なり、周波数領域等化部200Cにおいて残留波長分散補償されたDからの差分となる。
 従って、制御部4100Dは、レジスタに記憶しておいた波長分散補償量Dに時刻Tにおける推定値Dを加算して前述したレジスタ値を更新し、波長分散補償係数演算部4110Dへ設定値としてD+Dを出力する(S104)。
 以降、更新タイミングにおいて、残留波長分散推定部490Dにおける残留分散補償量の推定と、制御部4100Dによる設定値の更新が繰り返される。
 ここで、残留波長分散推定部490Dは、入力されたデジタル信号が持つ波長分散に対して半固定波長分散補償係数設定部4120Dが保持している固定的な波長分散補償係数で補償しきれない残留波長分散を、残留分散補償量として推定する。そこで、以下のようにすることもできる。すなわち、制御部4100Dが半固定波長分散補償係数設定部4120Dに保持されている波長分散補償係数の基準値Dを直接取得する。そして、制御部4100Dにおいて、残留分散推定部490Dから入力された時刻Tにおける残留波長分散量の推定値Dに取得した基準値Dを加算する。制御部4100Dは、(D+D)を新たな設定値D’として波長分散補償係数演算部4110Dへ出力する。この場合、制御部4100Dにおいて、設定値D’をレジスタに保持しておく必要は必ずしもない。
 本実施形態に係る等化処理回路100Eにおいて、周波数領域等化部200Cは、準静的波形歪み補償として残留波長分散補償を行ったが、同様な構成を適用することにより、偏波モード分散やアナログフロントエンドデバイスなどによる波形歪みを補償することもできる。例えば、背景技術に記載した非特許文献1には、波長分散推定の他にも、偏波モード分散、偏波依存損失などの種々の波形歪みをデジタル信号処理によって検出する手法が開示されている。本実施形態に係る等化処理回路100Eにおいてそれらの手法を適用することにより、準静的波形歪みを高精度に且つ低消費電力で補償することができる。
 (第4の実施形態)
 第4の実施形態について説明する。本実施形態に係るデジタル受信機のブロック構成図を図16に示す。図16において、デジタル受信機700Cは、フロントエンド部500、周波数領域等化部200D、位相調整部300’およびフィードバック制御部400Eを備える。
 フロントエンド部500は、デジタル受信機700Cに入力された受信信号と局発信号(LO:local oscillation signal)とを合成し、ベースバンド信号として周波数領域等化部200Dへ出力する。このとき、受信信号の搬送波周波数とLOの周波数とに偏差(ずれ)が生じる。
 周波数領域等化部200Dは、入力されたベースバンド信号について、周波数シフト量制御部4170Eからの制御に基づいて周波数偏差を補償し、位相調整部300’へ出力する。周波数領域等化部200Dは、入力されたベースバンド信号の周波数を高周波側もしくは低周波側に一様にシフトすることにより、周波数偏差を補償する。
 位相調整部300’は、入力された周波数偏差が補償されたベースバンド信号についてさらに精度が高い周波数偏差補償を行うことによって、周波数領域等化部200Dにおいて除去できない周波数偏差を補償する。本実施形態に係る位相調整部300’は、位相補償量演算部4140Eからの制御に基づいて、入力されたベースバンド信号の位相を調整する。位相調整部300’は高速な時間応答が要求されるため、一般的に、高速制御が可能な時間領域の信号処理を行う。位相調整部300’は、時間領域の信号処理を行うことにより、位相を高速に調整する。
 フィードバック制御部400Eは、周波数領域等化部200Dおよび位相調整部300’をフィードバック制御する。フィードバック制御部400Eは、位相偏差推定部4130E、位相補償量演算部4140E、周波数偏差推定部4150E、制御部4160Eおよび周波数シフト量制御部4170Eを備える。
 フィードバック制御部400Eにおいて、周波数領域等化部200Dから入力されたベースバンド信号は、位相偏差推定部4130Eおよび周波数偏差推定部4150Eへ分岐される。
 位相偏差推定部4130Eには、周波数領域等化部200Dからのベースバンド信号と位相調整部300’からのベースバンド信号とが入力し、位相偏差推定部4130Eは入力された2つのベースバンド信号から位相偏差を推定して位相補償量演算部4140Eへ出力する。位相偏差推定部4130Eは、背景技術の特許文献1およびその引用文献において開示されている手法やm乗推定による手法等により、位相偏差を推定する。
 位相補償量演算部4140Eは、入力された位相偏差の推定結果に基づいて位相補償量を決定し、位相調整部300’の位相補償量を制御する。例えば、位相偏差推定部4130Eが推定した位相偏差がθであった場合、位相補償量演算部4140Eは、位相補償量としてexp(-jθ)を演算し、位相調整部300’において主信号とexp(-jθ)を乗算させる。
 周波数偏差推定部4150Eは、周波数領域等化部200Dから入力されたベースバンド信号から周波数偏差量を粗推定して制御部4160Eへ出力する。周波数偏差推定部4150Eは、背景技術の特許文献1に開示されている手法やパイロットトーン・トレーニング信号を用いた推定手法等により、周波数偏差量を推定する。
 制御部4160Eは、周波数偏差推定部4150Eの時刻Tにおける周波数偏差の推定値Fを読み出しレジスタ等に記憶し、同時に、周波数偏差の推定値Fに相当する値を設定値として周波数シフト量制御部4170Eへ出力する。
 周波数シフト量制御部4170Eは、制御部4160Eから入力された設定値に基づいて周波数偏差の補償量(周波数シフト量)を決定し、周波数領域等化部200Dの周波数シフト量を制御する。
 例えば、初期状態において、制御部4160Eは、周波数シフト量制御部4170Eに設定値Δfを設定し、設定した初期値Δfをレジスタ等で記憶する。この時、周波数領域等化部200DはΔfの周波数シフトを施すため、その後段に設置された周波数偏差推定部4150Eでは、もともとの周波数偏差からΔfだけ周波数が補償された値Δfが推定値として検出される。
 そして、経年変化や温度変動等に起因して周波数偏差が準静的に変化した時刻Tにおいて、制御部4160Eは、周波数偏差推定部4150Eの周波数偏差の推定値Δfを読み出す。制御部4160Eは、Δf+Δfを新たな設定値としてレジスタ値を更新すると同時に、周波数シフト量制御部4170Eの設定値をΔf+Δfに更新する。以下、周波数偏差が準静的に変化したタイミングで同様の制御を繰り返すことにより、デジタル受信機700Cは常に好適な周波数偏差補償を行うことができる。
 本実施形態に係るデジタル受信機700Cは、準静的な比較的ゆっくりとした周波数偏差の変動については、周波数シフト量制御部4170Eからの制御に基づいて、周波数領域等化部200Dにおいて周波数シフトする。この場合、周波数領域等化による高精度な周波数制御を、PLL(phase-locked loop)などの複雑な制御を行うことなく実現できる。
 さらに、比較的ゆっくりとした周波数偏差の変動を分離して周波数領域等化部200Dにおいて処理することにより、高速処理する位相調整部300’の負荷を軽減することができる。従って、本実施形態に係るデジタル受信機700Cは、制御性の良い波形を高精度に且つ低消費電力で出力することができる。
 なお、上述のデジタル受信機700Cにおいては、位相偏差推定部4130Eおよび周波数偏差推定部4150Eに周波数領域等化部200Dからの出力信号を分岐させたが、位相調整部300’からの出力信号を分岐させることもできる。この場合、位相偏差推定部4130Eは、DD-PLL(decision directed phase-locked loop)アルゴリズムによるフィードバック的な位相調整を行う。
 本願発明は上記実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
 本願発明に係る等化処理回路は、偏波多重QPSK(Quadrature Phase Shift Keying)信号や偏波多重16QAM(Quadrature Amplitude Modulation)信号等の光偏波多重された位相変調信号を扱う光通信システムに適用することができる。
 この出願は、2013年12月9日に出願された日本出願特願2013-254116を基礎とする優先権を主張し、その開示の全てをここに取り込む。
 10  等化処理回路
 20  周波数領域等化部
 30  時間領域等化部
 40、40B、40C  波形歪検出部
 41B、41C  準静的波形歪抽出部
 42B、42C  動的波形歪抽出部
 43C  低域信号抽出部
 50  周波数領域等化係数制御部
 60  時間領域等化係数制御部
 100、100B、100C、100D、100E  等化処理回路
 200、200B、200C、200D  周波数領域等化部
 201  DFT
 202  乗算器
 203  IDFT
 300、300B  時間領域等化部
 310B  バタフライFIRフィルタ
 300’  位相調整部
 400、400B、400C、400D、400E  フィードバック制御部
 410、410B、410C、410D  波形歪み検出部
 420、420B、420C、420D  時間領域等化係数演算部
 430、430B、430C  準静的波形歪み検出部
 440、440B、440C  周波数領域等化係数演算部
 450B  低域信号抽出部
 460C、460D  等化伝達特性抽出部
 470C  半固定等化係数設定部
 480C、480D  乗算器
 490D  残留波長分散推定部
 4100D  制御部
 4110D  波長分散補償係数演算部
 4120D  半固定波長分散補償係数設定部
 4130E  位相偏差推定部
 4140E  位相補償量演算部
 4150E  周波数偏差推定部
 4160E  制御部
 4170E  周波数シフト量制御部
 500、500B、500C、500D  フロントエンド部
 510  偏波ダイバーシティ90°ハイブリッド
 521、522、523、524  光電変換部
 530B  フィルタ
 540B  ローノイズアンプ
 550B  ミキサー
 560B  基準信号源
 570B  フィルタ
 580B  可変利得アンプ
 590B  A/D変換部
 600  A/D変換部
 610、620、630、640  A/D変換回路
 700、700B、700C  デジタル受信機
 700’、700”  デジタル受信部
 800、810B、820B  アンテナ
 900、900B  デジタル受信端末装置
 1000  信号送受信システム
 1100  送信機
 1200  伝送媒質

Claims (10)

  1. 入力された周波数領域等化係数を用いて、入力されたデジタル信号を周波数領域等化する周波数領域等化手段と、
    入力された時間領域等化係数を用いて、前記入力されたデジタル信号を時間領域等化する時間領域等化手段と、
    前記等化されたデジタル信号の動的波形歪および準静的波形歪を検出する波形歪検出手段と、
    前記検出された準静的波形歪に基づいて、前記周波数領域等化係数を演算して出力する周波数領域等化係数制御手段と、
    前記検出された動的波形歪に基づいて、前記時間領域等化係数を演算して出力する時間領域等化係数制御手段と、
    を備える等化処理回路。
  2. 前記波形歪検出手段は、
    前記等化されたデジタル信号から動的波形歪を抽出する動的波形歪抽出手段と、
    前記等化されたデジタル信号から低域信号を抽出する低域信号抽出手段と、
    前記抽出された低域信号から準静的波形歪を抽出する準静的波形歪抽出手段と、
    を備える、請求項1記載の等化処理回路。
  3. 前記波形歪検出手段は、
    前記等化されたデジタル信号から動的波形歪を抽出する動的波形歪抽出手段と、
    前記抽出された動的波形歪に基づいて演算された時間領域等化係数を用いて、前記等化されたデジタル信号から準静的波形歪を抽出する準静的波形歪抽出手段と、
    を備える、請求項1記載の等化処理回路。
  4. 前記周波数領域等化手段は、周波数領域等化として残留波長分散補償を行い、
    前記波形歪検出手段は、前記準静的波形歪として前記等化されたデジタル信号の残留波長分散を検出し、
    前記周波数領域等化係数制御手段は、周波数領域等化係数として前記検出された残留波長分散を補償する波長分散補償係数を演算する、
    請求項1乃至3のいずれか1項に記載の等化処理回路。
  5. 入力された信号を局発信号を用いてコヒーレント検波して出力するフロントエンド手段と、
    前記コヒーレント検波された信号をデジタル信号に変換して出力するA/D変換手段と、
    前記デジタル信号が入力される請求項1乃至4のいずれか1項に記載の等化処理回路と、
    を備えるデジタル受信機。
  6. 前記波形歪検出手段は、前記入力されたデジタル信号と前記局発信号との位相偏差を取得する位相偏差取得手段および前記入力されたデジタル信号と前記局発信号との周波数偏差を取得する周波数偏差取得手段を備え、
    前記周波数領域等化係数制御手段は、前記取得された周波数偏差を補償する周波数シフト量を演算し、周波数領域等化係数として出力し、
    前記時間領域等化係数制御手段は、前記取得された位相偏差を補償する位相補償量を演算し、時間領域等化係数として出力し、
    前記周波数領域等化手段は、周波数領域等化として周波数シフトを行い、
    前記時間領域等化手段は、時間領域等化として位相調整を行う、
    請求項5記載のデジタル受信機。
  7. 信号を受信するアンテナをさらに備え、
    前記フロントエンド手段は、前記受信した信号をコヒーレント検波する、
    請求項5または6記載のデジタル受信機。
  8. 信号を送信するデジタル送信機と、
    前記送信された信号が入力される請求項5乃至7のいずれか1項に記載のデジタル受信機と、
    を備える信号送受信システム。
  9. 演算された周波数領域等化係数を用いて入力されたデジタル信号を周波数領域等化すると共に演算された時間領域等化係数を用いて入力されたデジタル信号を時間領域等化し、
    前記等化されたデジタル信号の動的波形歪および準静的波形歪を検出し、
    前記検出された準静的波形歪に基づいて周波数領域等化係数を演算すると共に前記検出された動的波形歪に基づいて時間領域等化係数を演算する、
    等化処理方法。
  10. 入力された信号を局発信号を用いてコヒーレント検波して出力し、
    前記コヒーレント検波された信号をデジタル信号に変換して出力し、
    演算された周波数領域等化係数を用いて前記出力されたデジタル信号を周波数領域等化すると共に演算された時間領域等化係数を用いて前記出力されたデジタル信号を時間領域等化し、
    前記等化されたデジタル信号の動的波形歪および準静的波形歪を検出し、
    前記検出された準静的波形歪に基づいて周波数領域等化係数を演算すると共に前記検出された動的波形歪に基づいて時間領域等化係数を演算する、
    デジタル受信方法。
PCT/JP2014/005801 2013-12-09 2014-11-19 等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法 WO2015087494A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/101,995 US10396851B2 (en) 2013-12-09 2014-11-19 Equalization processing circuit, digital receiver, signal transmitting/receiving system, equalization processing method, and digital receiving method
JP2015552300A JP6500781B2 (ja) 2013-12-09 2014-11-19 等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013254116 2013-12-09
JP2013-254116 2013-12-09

Publications (1)

Publication Number Publication Date
WO2015087494A1 true WO2015087494A1 (ja) 2015-06-18

Family

ID=53370825

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/005801 WO2015087494A1 (ja) 2013-12-09 2014-11-19 等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法

Country Status (3)

Country Link
US (1) US10396851B2 (ja)
JP (1) JP6500781B2 (ja)
WO (1) WO2015087494A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020179726A1 (ja) * 2019-03-05 2020-09-10 日本電信電話株式会社 光受信装置及び係数最適化方法
WO2020195187A1 (ja) * 2019-03-26 2020-10-01 日本電気株式会社 波長多重光伝送システム、波長多重光伝送方法及び非一時的なコンピュータ可読媒体
JP2022500971A (ja) * 2018-09-11 2022-01-04 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 光信号の偏光状態の急激な変化を補償するための等化装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680574B1 (en) * 2015-11-30 2017-06-13 Futurewei Technologies, Inc. Frequency domain optical channel estimation
EP3220559A1 (en) * 2016-03-14 2017-09-20 Xieon Networks S.à r.l. Processing parameter and resource sharing architecture for superchannel based transmission systems
JP6759742B2 (ja) * 2016-06-16 2020-09-23 富士通株式会社 受信装置及び設定方法
CN107171745B (zh) * 2017-03-24 2023-04-07 厦门优迅高速芯片有限公司 一种用于dp-qpsk接收机的高速adc的测试系统和方法
US10594406B2 (en) * 2018-03-09 2020-03-17 Nokia Solutions And Networks Oy Pilot-aided digital signal processing for reception of coherent optical communication
CN112713941A (zh) * 2019-10-24 2021-04-27 富士通株式会社 静态均衡器系数的确定装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100142952A1 (en) * 2008-10-28 2010-06-10 Nec Laboratories America Inc Adaptive crossing frequency domain equalization (fde) in digital polmux coherent systems
WO2012029613A1 (ja) * 2010-09-01 2012-03-08 日本電気株式会社 デジタルフィルタ装置、デジタルフィルタリング方法及びデジタルフィルタ装置の制御プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346013B2 (en) * 2002-07-18 2008-03-18 Coherent Logix, Incorporated Frequency domain equalization of communication signals
US6999539B2 (en) * 2003-05-06 2006-02-14 Nokia Corporation Linear derivative equalizer, and associated method, for a radio communication system
CN101359964B (zh) 2007-07-31 2011-06-15 富士通株式会社 频率偏移监测装置及光相干接收机
JP5298894B2 (ja) * 2009-01-30 2013-09-25 富士通株式会社 歪み補償装置,光受信装置及び光送受信システム
JP4886813B2 (ja) 2009-05-18 2012-02-29 日本電信電話株式会社 デジタル信号処理回路
JP5444877B2 (ja) 2009-06-24 2014-03-19 富士通株式会社 デジタルコヒーレント受信器
JP2013081066A (ja) 2011-10-04 2013-05-02 Nec Corp コヒーレント光受信機およびコヒーレント光受信方法
US8837957B2 (en) 2012-01-12 2014-09-16 Futurewei Technologies, Inc. Method and apparatus of using digital equalizer for cascaded wavelength selective switch compensation
WO2013128835A1 (ja) 2012-03-01 2013-09-06 日本電気株式会社 光受信器および光通信システム
EP2820781B1 (en) 2012-03-02 2017-08-23 Telefonaktiebolaget LM Ericsson (publ) Chromatic dispersion processing apparatus and method
US8737847B2 (en) 2012-03-19 2014-05-27 Futurewei Technologies, Inc. Method and apparatus of using joint timing recovery for a coherent optical system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100142952A1 (en) * 2008-10-28 2010-06-10 Nec Laboratories America Inc Adaptive crossing frequency domain equalization (fde) in digital polmux coherent systems
WO2012029613A1 (ja) * 2010-09-01 2012-03-08 日本電気株式会社 デジタルフィルタ装置、デジタルフィルタリング方法及びデジタルフィルタ装置の制御プログラム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022500971A (ja) * 2018-09-11 2022-01-04 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 光信号の偏光状態の急激な変化を補償するための等化装置
US11502754B2 (en) 2018-09-11 2022-11-15 Huawei Technologies Co., Ltd. Equalizing device for compensating rapid state of polarization changes of an optical signal
JP7213987B2 (ja) 2018-09-11 2023-01-27 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 光信号の偏光状態の急激な変化を補償するための等化装置
WO2020179726A1 (ja) * 2019-03-05 2020-09-10 日本電信電話株式会社 光受信装置及び係数最適化方法
JP2020145561A (ja) * 2019-03-05 2020-09-10 日本電信電話株式会社 光受信装置及び係数最適化方法
JP7311744B2 (ja) 2019-03-05 2023-07-20 日本電信電話株式会社 光受信装置及び係数最適化方法
WO2020195187A1 (ja) * 2019-03-26 2020-10-01 日本電気株式会社 波長多重光伝送システム、波長多重光伝送方法及び非一時的なコンピュータ可読媒体
JPWO2020195187A1 (ja) * 2019-03-26 2020-10-01
JP7196995B2 (ja) 2019-03-26 2022-12-27 日本電気株式会社 波長多重光伝送システム、波長多重光伝送方法及びプログラム
US11632184B2 (en) 2019-03-26 2023-04-18 Nec Corporation Wavelength-division multiplexing optical transmission system, wavelength-division multiplexing optical transmission method, and non-transitory computer readable medium

Also Published As

Publication number Publication date
US20160308579A1 (en) 2016-10-20
US10396851B2 (en) 2019-08-27
JPWO2015087494A1 (ja) 2017-03-16
JP6500781B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
WO2015087494A1 (ja) 等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法
CA3047882C (en) Optical transmission characteristic estimation method, optical transmission characteristic compensation method, optical transmission characteristic estimation system and optical transmission characteristic compensation system
JP6485095B2 (ja) 光伝送装置、光伝送システム、及び、偏波依存損失モニタ
JP5088271B2 (ja) 歪補償器、光受信装置およびそれらの制御方法並びに光伝送システム
US9621299B2 (en) Coherent communication system, communication method, and transmission method
JP4968415B2 (ja) デジタルフィルタ装置、デジタルフィルタリング方法及びデジタルフィルタ装置の制御プログラム
WO2012118215A1 (ja) 光受信器、偏波分離装置、および光受信方法
JP2011228819A (ja) デジタルコヒーレント受信器および受信方法
JP5316736B1 (ja) デジタル受信機及び波形補償方法
JP5370133B2 (ja) 光受信機および受信方法
WO2013185845A1 (en) Method for adapting an equalizer to equalize a composite characteristic of an optical communication channel
US9385766B2 (en) Digital signal processing device, receiving device, and signal transmitting and receiving system
US10069590B1 (en) Methods and apparatus for adaptive compensation of signal bandwidth narrowing through finite impulse response filters
JP2019041285A (ja) 光伝送特性補償システム及び光伝送特性補償方法
CN116210175A (zh) 用于在相干收发器中执行同相和正交偏斜校准的装置和方法
WO2014060031A1 (en) Method and apparatus for estimating channel coefficients of a mimo communications channel
EP2502393B1 (en) Phase offset compensator
JPWO2015052894A1 (ja) 搬送波周波数偏差推定装置および搬送波周波数偏差推定方法
EP4099584B1 (en) Mitigation of equalization-enhanced phase noise in a coherent optical receiver
EP3133751A1 (en) Method for nonlinearity compensation in optical transmission systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14869946

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015552300

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15101995

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14869946

Country of ref document: EP

Kind code of ref document: A1