WO2015083525A1

WO2015083525A1 - インダクタ素子及び電子機器

Info

Publication number: WO2015083525A1
Application number: PCT/JP2014/080305
Authority: WO
Inventors: 用水邦明
Original assignee: 株式会社村田製作所
Priority date: 2013-12-06
Filing date: 2014-11-17
Publication date: 2015-06-11
Also published as: JPWO2015083525A1; US9324491B2; CN205080957U; JP5765507B1; US20160012963A1

Abstract

　基材層（１１～１６）が積層された積層体（１０）と、積層体（１０）に形成された、積層方向を巻回軸とするコイル（１Ａ）とを備えるインダクタ素子（１）において、積層体（１０）は、積層方向の一端部側に位置する薄肉部（１０Ｂ）、及び、薄肉部（１０Ｂ）よりも基材層の積層数が多い厚肉部（１０Ａ）を含む。コイル（１Ａ）は厚肉部（１０Ａ）に形成されている。積層体（１０）の一端部側に位置するコイル（１Ａ）の一方端は、薄肉部（１０Ｂ）に形成された導体パターン（１５Ｂ）に接続され、積層体（１０）の他端部側に位置するコイル（１Ａ）の他方端は、積層体（１０）の他端部側に配置された基材層（１１）に形成された導体パターン（１１Ａ）に接続されている。導体パターン（１１Ａ，１５Ｂ）は、積層方向において互いに異なる位置に配置されている。これにより、渦電流を抑制して電力損失を低減できるインダクタ素子及び電子機器を提供する。

Description

インダクタ素子及び電子機器

　本発明は、基材層が積層された積層体にコイルが形成されたインダクタ素子及び電子機器に関する。

　特許文献１には、コイル配線パターンが形成された複数の配線層が積層されていて、積層方向をコイルの巻回軸方向とする表面実装コイルが開示されている。この表面実装コイルは、最下層の外表面（底面）が実装面となっており、最下層のコイル配線に接続された接続電極と最上層のコイル配線に接続された接続電極とは、最下層の外表面（底面）に設けられている。最上層のコイル配線は、コイルの側方近傍でコイルの巻回軸方向（積層方向）に沿って延びる接続部を介して、最下層の外表面に形成された接続電極に接続されている。

特開２００７－３１７８３８号公報

　しかしながら、特許文献１に記載の表面実装コイルは、最上層のコイル配線の端部と、最下層の接続電極とを接続する接続部が、コイルの側方近傍でコイルの巻回軸方向（積層方向）に沿って延びているため、コイルから生じる磁束により、接続部に渦電流が発生して、電力損失が生じるといった問題がある。

　そこで、本発明の目的は、渦電流を抑制して電力損失を低減できるインダクタ素子及び電子機器を提供することにある。

　本発明は、基材層が積層された積層体と、前記積層体に形成された、積層方向を巻回軸とするコイルとを備えるインダクタ素子において、前記積層体は、前記積層方向の一端部側に位置する薄肉部、及び、前記薄肉部よりも基材層の積層数が多い厚肉部を含み、前記コイルは前記厚肉部に形成され、前記積層体の一端部側に位置する前記コイルの一方端は、前記薄肉部に形成された第１端子部に接続され、前記積層体の他端部側に位置する前記コイルの他方端は、前記積層体の他端部側に配置された基材層に形成された第２端子部に接続され、前記第１端子部及び前記第２端子部は、前記積層方向において互いに異なる位置に配置されていることを特徴とする。

　この構成では、コイルの両端に接続される第１端子部及び第２端子部は、積層方向における積層体の端部側それぞれに形成されているため、コイルの両端と第１端子部及び第２端子部とを接続する導体線路が、コイルの側方近傍でコイルの巻回軸に沿って配置されないように、または、コイルの側方近傍でコイルの巻回軸に沿って配置される長さが短くなるようにすることできるので、その導体線路にコイルから生じる磁界による渦電流が発生するのを抑制することができ、その結果、電力損失を低減することができる。

　前記第１端子部及び前記第２端子部は、前記コイルの両端と前記第１端子部及び前記第２端子部とを接続する導体線路のそれぞれが前記厚肉部において前記コイルの側方近傍でコイルの巻回軸方向に沿って配置されない位置に形成されていることが好ましい。

　この構成では、コイルの両端と第１端子部及び第２端子部とを接続する導体線路のそれぞれに、コイルから生じる磁界による渦電流が発生するのをより抑制することができるので、電力損失をより低減できる。また、導体線路がコイルの近傍でコイルに沿って形成されると、それらの間に容量が生じ、コイルの特性が変わるおそれがあるが、コイルに沿って導体線路が配置されないため、そのおそれを抑制できる。

　前記第１端子部及び前記第２端子部は、前記積層体の平面視で、前記コイルと重ならない位置に配置されていることが好ましい。

　この構成では、第１端子部及び第２端子部がコイルと重ならないため、第１端子部及び第２端子部とコイルとの間に生じる浮遊容量を抑制できる。

　前記薄肉部は可撓性を有し、前記薄肉部に形成された前記第１端子部にはコネクタが接続されていることが好ましい。

　この構成では、第１端子部が形成された薄肉部が可撓性を有するため、第１端子部に接続されたコネクタを他の基板等に接続する際に、薄肉部の可撓性を利用して容易に接続作業を行うことができる。

　前記積層体は前記薄肉部を複数有し、前記薄肉部は、前記積層方向における前記積層体の両端部側それぞれに配置されていることが好ましい。

　この構成では、積層体の両端部側に薄肉部を配置することで、インダクタ素子の省スペース化が可能となる。

　前記第１端子部は、前記積層方向における前記積層体の一方端側の最外層に形成され、前記第２端子部は、前記積層方向における前記積層体の他方端側の最外層に形成されていることが好ましい。

　この構成では、コイルの両端と第１端子部及び第２端子部とを接続する導体線路にコイルから生じる磁界による渦電流が発生することを抑制できる。また、導体線路とコイルとの間で生じた容量によりコイルの特性が変わることを防止できる。

　本発明によれば、コイルの両端に接続される第１端子部及び第２端子部は、積層方向における積層体の端部側それぞれに形成されているため、コイルの両端と第１端子部及び第２端子部とを接続する導体線路が、コイルの側方近傍でコイルの巻回軸に沿って配置されないように、または、コイルの側方近傍でコイルの巻回軸に沿って配置される長さが短くなるようにすることできるので、その導体線路にコイルから生じる磁界による渦電流が発生するのを抑制することができ、その結果、電力損失を低減することができる。

実施形態１に係るインダクタ素子の分解斜視図段差のある基板に、インダクタ素子を実装した状態を示す図実施形態１のインダクタ素子の変形例を示す図実施形態２に係るインダクタ素子の分解斜視図実施形態２に係るインダクタ素子の実装面側から視た平面図実施形態３に係るインダクタ素子の分解斜視図実施形態４に係るインダクタ素子の分解斜視図実施形態５に係るインダクタ素子の分解斜視図実施形態５に係るインダクタ素子の実装態様を説明するための図

（実施形態１）
　図１は、実施形態１に係るインダクタ素子の分解斜視図である。図１では、一部を透過した図を示している。

　インダクタ素子１は、コイル１Ａが形成された積層体１０を備えている。積層体１０は、ＬＣＰ樹脂（液晶ポリマ樹脂）等の可撓性を有する熱可塑性樹脂の基材層１１，１２，１３，１４，１５，１６が加熱プレスされることで形成されたものである。基材層１１～１４は略正方形状である。基材層１５，１６は、基材層１１～１４の一辺と同じ長さの短辺と、その短辺より長い長辺とを有する矩形状である。

　積層体１０は、各層１１～１６に、低誘電率のＬＣＰ樹脂を用いることで、セラミック等を用いた場合と比べて、コイル１Ａの線間容量を小さくすることができ、また、比較的低温で成形が可能となる。熱可塑性樹脂としては、例えばＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＥＩ（ポリエーテルイミド）、ＰＰＳ（ポニフェニレンスルファイド）、ＰＩ（ポリイミド）等があり、液晶ポリマ樹脂に代えてこれらを用いてもよい。

　基材層１１の一方主面（図１において下面）には、矩形状の導体パターン１１Ａが形成されている。基材層１１は積層体１０の最外層であり、インダクタ素子１は、その基材層１１の導体パターン１１Ａが形成された主面を実装面として、基板に実装される。したがって、導体パターン１１Ａは、インダクタ素子１の実装電極として用いられる。この導体パターン１１Ａは、本発明に係る「第２端子部」の一例である。

　また、基材層１１には、平面視で導体パターン１１Ａと重なる位置にビア導体１１Ｂが形成されている。このビア導体１１Ｂは、導体パターン１１Ａとコイル１Ａの他方端とを接続する。ビア導体１１Ｂは、本発明に係る「導体線路」の一例である。

　基材層１２の一方主面（図１において下面）には、導体パターン１２Ａが形成されている。基材層１２は、導体パターン１２Ａが形成された主面を基材層１１側にして、基材層１１に積層されている。導体パターン１２Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン１２Ａの一端は、基材層１１に形成されたビア導体を介して、導体パターン１１Ａに接続している。

　基材層１３の一方主面（図１において下面）には、導体パターン１３Ａが形成されている。基材層１３は、導体パターン１３Ａが形成された主面を基材層１２側にして、基材層１２に積層されている。導体パターン１３Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン１３Ａは、平面視で導体パターン１２Ａに重なるように設けられている。導体パターン１３Ａの一端は、基材層１２に形成されたビア導体を介して、導体パターン１２Ａの一端に接続している。

　基材層１４の一方主面（図１において下面）には、導体パターン１４Ａが形成されている。基材層１４は、導体パターン１４Ａが形成された主面を基材層１３側にして、基材層１３に積層されている。導体パターン１４Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン１４Ａは、平面視で導体パターン１２Ａ及び１３Ａに重なるように設けられている。導体パターン１４Ａの一端は、基材層１３に形成されたビア導体を介して、導体パターン１３Ａの一端に接続している。

　基材層１５の一方主面（図１において下面）には、導体パターン１５Ａ，１５Ｂが形成されている。基材層１５は、導体パターン１５Ａ，１５Ｂが形成された主面を基材層１４側にして、基材層１４に積層されている。基材層１５は、基材層１１～１４の一辺よりも長い長辺を有しているため、基材層１５の一端部側を基材層１４に揃えて基材層１５を基材層１４に積層した場合、基材層１５は、平面視で、基材層１１～１４とは重なる部分と重ならない部分とを有する。

　導体パターン１５Ａは、基材層１５において、基材層１１～１４と重なる部分に形成されている。導体パターン１５Ａは、帯状であって、内側に空間を形成するよう、巻回されている。導体パターン１５Ａは、平面視で導体パターン１２Ａ～１４Ａに重なるように設けられている。導体パターン１５Ａは、一端が、基材層１４に形成されたビア導体を介して、導体パターン１４Ａの一端に接続している。

　これら導体パターン１２Ａ，１３Ａ，１４Ａ，１５Ａがビア導体を介して接続されることで、コイル１Ａが形成される。

　導体パターン１５Ｂは、基材層１５において、基材層１１～１４と重ならない部分に形成されている。したがって、導体パターン１５Ｂは、平面視で、コイル１Ａとは重ならない部分に形成されている。基材層１５における基材層１１～１４と重ならない部分であって、導体パターン１５Ｂが形成されている部分は、インダクタ素子１の実装面となる。したがって、導体パターン１５Ｂは、インダクタ素子１の実装電極として用いられる。この導体パターン１５Ｂは、本発明に係る「第１端子部」の一例である。

　また、基材層１５には、ビア導体１５Ｃ，１５Ｄが形成されている。ビア導体１５Ｃは、平面視で導体パターン１５Ａと重なり、ビア導体１５Ｄは、平面視で導体パターン１５Ｂと重なる位置に形成されている。

　基材層１６の一方主面（図１において下面）には、導体パターン１６Ａが形成されている。基材層１６は、導体パターン１６Ａが形成された主面を基材層１５側にして、基材層１５に積層されている。導体パターン１６Ａは基材層１６の長手方向に沿って延びる帯状である。導体パターン１６Ａの一端は、基材層１５に形成されたビア導体１５Ｃを介して、導体パターン１５Ａの一端に接続し、他端は、ビア導体１５Ｄを介して、実装電極である導体パターン１５Ｂに接続している。

　このように、ビア導体１５Ｃ，１５Ｄ及び導体パターン１６Ａは、導体パターン１５Ｂと、コイル１Ａの一端とを接続する。これらビア導体１５Ｃ，１５Ｄ及び導体パターン１６Ａは、本発明に係る「導体線路」の一例である。

　このように形成されたインダクタ素子１において、積層体１０のうち、基材層１１～１４及び基材層１５，１６の全てが重なる部分（６層の部分）を厚肉部１０Ａという。また、積層体１０のうち、基材層１５，１６のみが重なる部分（２層の部分）を薄肉部１０Ｂという。すなわち、薄肉部１０Ｂは、積層方向における積層体１０の一端部側に配置されている。そして、コイル１Ａは、厚肉部１０Ａに形成されている。導体パターン１５Ｂは、薄肉部１０Ｂに形成されている。

　このインダクタ素子１は、導体パターン１１Ａ，１５Ｂを実装電極として基板に実装される。本実施形態では、導体パターン１５Ｂにはコネクタ１００が接続されている。そして、インダクタ素子１は、導体パターン１１Ａがはんだにより基板に接続され、導体パターン１５Ｂがコネクタ１００を介して基板に接続されるようになっている。

　インダクタ素子１の実装電極である導体パターン１１Ａ，１５Ｂは、積層方向における積層体１０の端部側それぞれに配置されている。すなわち、積層方向においてコイル１Ａの一方端から引き出されたビア導体１５Ｃ、導体パターン１６Ａ及びビア導体１５Ｄと、コイル１Ａの他方端から引き出されたビア導体１１Ｂとは、基材層１２～１４に形成されていない。仮に積層方向に沿ってコイル１Ａ近傍にビア導体１１Ｂ，１５Ｃ，１５Ｄ及び導体パターン１６Ａが形成されている場合、そのビア導体１１Ｂ，１５Ｃ，１５Ｄ及び導体パターン１６Ａには、コイル１Ａから生じる磁界により渦電流が発生し、電力損失が生じる。

　また、ビア導体１１Ｂ，１５Ｃ，１５Ｄ及び導体パターン１６Ａがコイル１Ａに沿って形成された場合、そのビア導体１１Ｂ，１５Ｃ，１５Ｄ及び導体パターン１６Ａとコイル１Ａとの間に不要な容量が生じる。しかしながら、ビア導体１１Ｂ，１５Ｃ，１５Ｄ及び導体パターン１６Ａがコイル１Ａに近傍（外側）に存在しないため、コイル１Ａの外側に不要な容量が生じることがない。このため、コイルの特性の変動を防止できる。

　さらに、インダクタ素子１の実装電極である導体パターン１１Ａと、導体パターン１５Ｂとが形成された実装面は、積層体１０の積層方向に直交し、平面方向、及び高さ方向（積層体１０の積層方向）での位置が異なる。このため、インダクタ素子１は、段差のある基板に対し、実装することが可能である。

　図２は、段差のある基板に、インダクタ素子１を実装した状態を示す図である。なお、図２では、インダクタ素子１の断面を示している。

　基板１１０は、高さが異なる平板部１１０Ａと段差部１１０Ｂとにより形成されている。そして、平板部１１０Ａと段差部１１０Ｂとのそれぞれには、インダクタ素子１を実装する実装電極が形成されている。

　上述したように、インダクタ素子１の実装電極は、導体パターン１１Ａ，１５Ｂである。そして、導体パターン１５Ｂは、導体パターン１１Ａよりも高い位置に形成されている。このため、インダクタ素子１を基板１１０に実装する場合、インダクタ素子１の導体パターン１１Ａは、平板部１１０Ａの実装電極に実装し、導体パターン１５Ｂは、コネクタ１００を介して段差部１１０Ｂの実装電極に実装する。これにより、インダクタ素子１は、段差を跨いで、基板１１０に実装される。このように段差を有する基板１１０にインダクタ素子１を実装した場合でも、コイル１Ａが形成された部分を変形させることなく実装することが可能である。

　本実施形態に係るインダクタ素子１は、コイル１Ａの両端に接続される導体パターン１１Ａ及び導体パターン１５Ｂは、積層方向における積層体１０の両端部側それぞれに形成されている。そして、コイル１Ａの一方端と導体パターン１５Ｂとを接続するビア導体１５Ｃ，１５Ｄ及び導体パターン１６Ａ、並びに、コイル１Ａの他方端と導体パターン１１Ａとを接続するビア導体１１Ｂは、コイル１Ａの側方近傍でコイル１Ａの巻回軸に沿って配置されていない。このため、ビア導体１１Ｂ，１５Ｃ，１５Ｄ及び導体パターン１６Ａにコイル１Ａから生じる磁界による渦電流が発生するのを抑制することができる。その結果、電力損失を低減することができる。

　また、本実施形態では、インダクタ素子１は、コネクタ１００を介して基板１１０に実装しているが、段差がある基板１１０に実装する際、一方をコネクタ１００で実装しておくことで、他方の実装電極（導体パターン１１Ａ）のはんだ付けが行いやすくなる。特に基材層１１～１６は可撓性を有するため、コネクタ１００を基板１１０に接続する際の、インダクタ素子１の破損を防止でき、接続作業が容易となる。なお、コネクタ１００を設けず、導体パターン１５Ｂを直接基板にはんだ付けするようにしてもよい。

　また、導体パターン１１Ａ，１５Ｂが形成されたインダクタ素子１の実装面は、その法線方向が積層体１０の積層方向と一致する。このため、インダクタ素子１を基板１１０に実装した場合、積層体１０の積層方向は、基板１１０の実装面の法線方向と一致する。したがって、コイル１Ａは、積層体１０の積層方向をコイル巻回軸としているため、インダクタ素子１を基板１１０に実装しても、そのコイル１Ａが変形することはない。これにより、コイル特性がばらつくおそれを抑制できる。

　上述したインダクタ素子１の製造工程は以下のとおりである。

　樹脂シートの一方主面に銅箔を貼り付ける、又は片面銅貼シートを用意する。そして、形成する導体パターンに応じて、銅箔上にレジスト膜のパターニングを行う。エッチングを行って導体パターンを形成し、レジスト膜を除去する。基材層１１～１５については、樹脂シートの他方の面（銅箔を貼り付けていない面）から、各箇所（上記のエッチングで銅箔を除去した箇所）にレーザ光を照射して穴開けを行い、この穴（ビアホール）に導電性ペーストを充填する。これにより、基材層１１～１６ができる。

　次に、基材層１１～１６を順に重ねる。このとき、例えば、基材層１１に重ねる基材層１２は、導体パターン１２Ａを形成している主面を基材層１１側にして、基材層１１における導体パターン１１Ａが形成していない主面に重ねる。また、基材層１１に形成したビア導体１１Ｂと、導体パターン１２Ａとの位置関係を考慮して、位置合わせを行っている。

　積み重ねた基材層１１～１６に対して、加熱及び加圧処理を行い、これらを接着する。樹脂シートは、上述したように熱可塑性であるので、接着剤を使用しなくてもよい。また、この加熱及び加圧処理の際に、ビア導体とそれに対応する導体とが接合される。このように、簡単な工程で、インダクタ素子１を製造できる。

　なお、本実施形態では、基材層１１～１６すべてが可撓性を有する熱可塑性樹脂としているが、インダクタ素子１は、少なくとも薄肉部１０Ｂが可撓性を有していればよい。薄肉部１０Ｂが可撓性を有していれば、導体パターン１５Ｂに接続されたコネクタ１００を基板等に接続する際に、薄肉部１０Ｂの可撓性を利用して容易に接続作業を行うことができる。

　また、導体パターン１５Ａ，１５Ｂは一つの基材層１５に形成されているが、基材層１５は、導体パターン１５Ａ，１５Ｂが設けられた部分の間で分割されていてもよい。図３は、実施形態１のインダクタ素子の変形例を示す図である。この例では、基材層１１～１４と同じ大きさで同形状の基材層１５１を基材層１４に積層している。この基材層１５１の一方主面（図３の下面）には導体パターン１５Ａが形成されている。また、基材層１５１には、導体パターン１５Ａと導体パターン１６Ａの一端とを接続するビア導体１５Ｃが形成されている。また、基材層１４側（図３の下側）であって、平面視で導体パターン１６Ａの他端と重なる位置に、基材層１５２が基材層１６に積層されている。この基材層１５２の一方主面（図３の下面）には導体パターン１５Ｂが形成されている。また、基材層１５２には、導体パターン１５Ｂと導体パターン１６Ａの他端とを接続するビア導体１５Ｄが形成されている。インダクタ素子１は、このような構成であってもよい。

　この図３に示す例の場合、積層体１０のうち、基材層１１，１２，１３，１４，１５１、及び、基材層１６の全てが重なる部分（６層の部分）が厚肉部１０Ａであり、積層体１０のうち、基材層１６のみの部分（１層の部分）と基材層１６及び基材層１５２が重なる部分（２層の部分）とが薄肉部１０Ｂである。すなわち、薄肉部１０Ｂは、積層方向における積層体１０の一端部側に配置されている。そして、コイル１Ａは厚肉部１０Ａに形成されている。また、本発明に係る「第１端子部」の一例である導体パターン１５Ｂは、薄肉部１０Ｂに設けられている。

（実施形態２）
　以下に、実施形態２に係るインダクタ素子について説明する。本実施形態に係るインダクタ素子は、インダクタ素子の二つの実装電極が、平面視でコイルと重ならない構成としてある点で、実施形態１と相違する。実装電極とコイルとが重ならないことにより、その間での浮遊容量の発生を抑制できる。

　図４は、実施形態２に係るインダクタ素子の分解斜視図である。図５は、実施形態２に係るインダクタ素子の実装面側から視た平面図である。図４及び図５は一部が透過した図である。

　インダクタ素子２は、コイル２Ａが形成された積層体２０を備えている。積層体２０は、ＬＣＰ樹脂（液晶ポリマ樹脂）等の可撓性を有する熱可塑性樹脂の基材層２１，２２，２３，２４，２５，２６が加熱プレスされることで形成されたものである。

　基材層２１は、短辺及び長辺を有する矩形状である。基材層２１の一方主面（図４において下面）には、矩形状の導体パターン２１Ａが形成されている。基材層２１は積層体２０の最外層であり、インダクタ素子２は、その基材層２１の導体パターン２１Ａが形成された主面を実装面として、基板に実装される。したがって、導体パターン２１Ａは、インダクタ素子２の実装電極として用いられる。この導体パターン２１Ａは、本発明に係る「第２端子部」の一例である。

　また、基材層２１には、平面視で導体パターン２１Ａと重なる位置にビア導体２１Ｂが形成されている。

　基材層２２は、基材層２１と同じ大きさで同形状であり、その一方主面（図４において下面）には、導体パターン２２Ａ，２２Ｂが形成されている。導体パターン２２Ａは帯状であって、内側に空間を形成するよう巻回されている。導体パターン２２Ａは、基材層２２の長手方向における一端部側に形成されている。導体パターン２２Ｂは、導体パターン２２Ａの一端から引き出され、基材層２２の長手方向に沿って延びている。

　基材層２２は、導体パターン２２Ａ，２２Ｂが形成された一方主面を基材層２１側にし、かつ、導体パターン２２Ｂの一端が、導体パターン２１Ａと重なるように基材層２１に積層されている。導体パターン２２Ｂの一端は、基材層２１に形成されたビア導体２１Ｂを介して、導体パターン２１Ａに接続している。導体パターン２２Ａはコイル２Ａの一部（最外部）を構成していて、ビア導体２１Ｂ及び導体パターン２２Ｂは、導体パターン２１Ａと、導体パターン２２Ａの一端、すなわちコイル２Ａの他方端とを接続する。ビア導体２１Ｂ及び導体パターン２２Ｂは、本発明に係る「導体線路」の一例である。

　基材層２３は、基材層２１，２２と同じ大きさで同形状であり、その一方主面（図４において下面）には、導体パターン２３Ａが形成されている。導体パターン２３Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン２３Ａは、基材層２３の長手方向における一端部側に形成されている。基材層２３は、導体パターン２３Ａが形成された一方主面を基材層２２側にして、基材層２２に積層されている。導体パターン２３Ａは、基材層２３を基材層２２に積層した場合、平面視で導体パターン２２Ａに重なるように設けられている。そして、導体パターン２３Ａの一端は、基材層２２に形成されたビア導体を介して、導体パターン２２Ａの一端に接続している。

　基材層２４は、基材層２１～２３と同じ大きさで同形状であり、その一方主面（図４において下面）には、導体パターン２４Ａが形成されている。導体パターン２４Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン２４Ａは、基材層２４の長手方向における一端部側に形成されている。基材層２４は、導体パターン２４Ａが形成された一方主面を基材層２３側にして、基材層２３に積層されている。導体パターン２４Ａは、基材層２４を基材層２３に積層した場合、平面視で導体パターン２２Ａ，２３Ａに重なるように設けられている。そして、導体パターン２４Ａの一端は、基材層２３に形成されたビア導体を介して、導体パターン２３Ａの一端に接続している。

　基材層２５は、基材層２１～２４の短辺と同じ長さの短辺と、基材層２１～２４の長辺より長い長辺とを有する矩形状である。基材層２５の一方主面（図４において下面）には、導体パターン２５Ａ，２５Ｂが形成されている。導体パターン２５Ａは、基材層２５の長手方向の一端部側に形成され、導体パターン２５Ｂは他端部側に形成されている。基材層２５は、導体パターン２５Ａ，２５Ｂが形成された一方主面を基材層２４側にして、基材層２４に積層されている。

　基材層２５は、長手方向が基材層２４の一辺よりも長いため、基材層２５を基材層２４に積層した場合、基材層２５は、平面視で、基材層２１～２４とは重なる部分と重ならない部分とを有する。導体パターン２５Ａは、基材層２５において、基材層２１～２４と重なる部分であって、平面視で導体パターン２２Ａ～２４Ａに重なるように形成されている。導体パターン２５Ａは、帯状であって、内側に空間を形成するよう、巻回されている。導体パターン２５Ａは、一端が、基材層２４に形成されたビア導体を介して、導体パターン２４Ａの一端に接続している。

　これら導体パターン２２Ａ，２３Ａ，２４Ａ，２５Ａがビア導体を介して接続されることで、コイル２Ａが形成される。

　導体パターン２５Ｂは、基材層２５において、基材層２１～２４と重ならない部分に形成されている。したがって、導体パターン２５Ｂは、平面視で、コイル２Ａとは重ならない部分に形成されている。基材層２５における基材層２１～２４と重ならない部分であって、導体パターン２５Ｂが形成されている部分は、インダクタ素子１の実装面となる。したがって、導体パターン２５Ｂは、インダクタ素子１の実装電極として用いられる。この導体パターン２５Ｂは、本発明に係る「第１端子部」の一例である。

　また、基材層２５には、ビア導体２５Ｃ，２５Ｄが形成されている。ビア導体２５Ｃは、平面視で導体パターン２５Ａと重なり、ビア導体２５Ｄは、平面視で導体パターン２５Ｂと重なる位置に形成されている。

　基材層２６は、基材層２５と同じ大きさで同形状であり、その一方主面（図４において下面）には、導体パターン２６Ａが形成されている。基材層２６は、導体パターン２６Ａが形成された主面を基材層２５側にして、基材層２５に積層されている。導体パターン２６Ａは基材層２６の長手方向に沿って延びる帯状である。導体パターン２６Ａの一端は、基材層２５に形成されたビア導体２５Ｃを介して、導体パターン２５Ａの一端に接続し、他端は、ビア導体２５Ｄを介して、実装電極である導体パターン２５Ｂに接続している。

　このように、ビア導体２５Ｃ，２５Ｄ及び導体パターン２６Ａは、導体パターン２５Ｂと、コイル２Ａの一端とを接続する。これらビア導体２５Ｃ，２５Ｄ及び導体パターン２６Ａは、本発明に係る「導体線路」の一例である。

　このように形成されたインダクタ素子２において、積層体２０のうち、基材層２１～２４及び基材層２５，２６の全てが重なる部分（６層の部分）を厚肉部２０Ａという。また、積層体２０のうち、基材層２５，２６のみが重なる部分（２層の部分）は、薄肉部２０Ｂという。すなわち、薄肉部２０Ｂは、積層方向における積層体２０の一端部側に配置されている。そして、コイル２Ａは、厚肉部２０Ａに形成されている。導体パターン２５Ｂは、薄肉部２０Ｂに形成されている。

　このインダクタ素子２は、導体パターン２１Ａ，２５Ｂを実装電極として基板に実装される。本実施形態では、導体パターン２５Ｂにはコネクタ１００が実装されている。そして、インダクタ素子２は、導体パターン２１Ａがはんだにより基板に実装され、導体パターン２５Ｂがコネクタ１００を介して基板に接続されるようになっている。

　インダクタ素子２の実装電極である導体パターン２１Ａ，２５Ｂは、積層方向における積層体２０の両端部側それぞれに配置されている。すなわち、積層方向においてコイル２Ａの一端から引き出されたビア導体２１Ｂと、コイル２Ａの他端から引き出されたビア導体２５Ｃ、導体パターン２６Ａ及びビア導体２５Ｄとは、積層方向に沿ってコイル２Ａ近傍に形成されていない。したがって、実施形態１と同様、コイル２Ａから生じる磁界により電力損失が生じることを抑制できる。また、図５に示すように、平面視で、導体パターン２１Ａ，２５Ｂは、コイル２Ａと重ならないため、導体パターン２１Ａ，２５Ｂとコイル２Ａとの間で浮遊容量が生じることを抑制できる。このため、浮遊容量が生じることでコイル２Ａの特性が変動するおそれを抑制できる。

　また、このインダクタ素子２は、実装電極である導体パターン２１Ａ，２５Ｂが積層方向において異なる位置にあるため、図２で説明したように、段差のある基板に対し、実装することが可能である。そして、基材層２１～２６は可撓性を有しているため、導体パターン２１Ａを基板にはんだ付けし、導体パターン２５Ｂに実装されたコネクタ１００を基板に接続する際に、基材層２１～２６が破損するおそれを抑制できる。さらに、インダクタ素子２を段差のある基板に実装した場合であっても、コイル２Ａが変形することはなく、コイル特性がばらつくおそれを抑制できる。

　なお、本実施形態では、基材層２１～２６すべてが可撓性を有する熱可塑性樹脂としているが、インダクタ素子２は、少なくとも薄肉部２０Ｂが可撓性を有していればよい。薄肉部２０Ｂが可撓性を有していれば、導体パターン２５Ｂに接続されたコネクタ１００を基板等に接続する際に、薄肉部２０Ｂの可撓性を利用して容易に接続作業を行うことができる。

（実施形態３）
　以下に、実施形態３に係るインダクタ素子について説明する。本実施形態に係るインダクタ素子は、実施形態２に係るインダクタ素子の積層体を小型化した構成である。また、実施形態１，２に係るインダクタ素子では、２つの実装電極の一方をはんだで基板に接続し、他方を、コネクタを介して基板に接続しているのに対し、本実施形態に係るインダクタ素子では、２つの実装電極の両方をコネクタで基板に接続している。以下、実施形態２との相違点について説明する。

　図６は、実施形態３に係るインダクタ素子の分解斜視図である。図６は、一部が透過した図示である。

　インダクタ素子３は、コイル３Ａが形成された積層体３０を備えている。積層体３０は、ＬＣＰ樹脂等の可撓性の熱可塑性樹脂の基材層３１，３２，３３，３４，３５，３６が加熱プレスされることで形成されたものである。

　基材層３１，３２は、実施形態２で説明した基材層２１，２２と同じである。また、基材層３１，３２の一方主面（図６において下面）に形成されている導体パターン３１Ａ，３２Ａ，３２Ｂ、及び基材層３１に形成されたビア導体３１Ｂは、実施形態２で説明した導体パターン２１Ａ，２２Ａ，２２Ｂ、及びビア導体２１Ｂと同じである。本実施形態では、導体パターン３１Ａには、コネクタ１０１が設けられている。なお、導体パターン３１Ａは、本発明に係る「第２端子部」の一例である。また、ビア導体３１Ｂ及び導体パターン３２Ｂは、本発明に係る「導体線路」の一例である。

　基材層３３は、略正方形状であり、一辺が基材層３１，３２の短辺と同じ長さである。基材層３３の一方主面（図６において下面）には、導体パターン３３Ａが形成されている。この導体パターン３３Ａは帯状であって、内側に空間を形成するよう、巻回されている。基材層３３は、導体パターン３３Ａが形成された主面を基材層３２側にし、その導体パターン３３Ａが導体パターン３２Ａと重なるように、基材層３２に積層される。導体パターン３３Ａは、基材層３３を基材層３２に積層した場合に、平面視で導体パターン３２Ａに重なるように設けられている。導体パターン３３Ａの一端は、基材層３２に形成されたビア導体を介して、導体パターン３２Ａの一端に接続している。

　なお、基材層３１，３２は、基材層３３の一辺よりも長い長辺を有しているため、基材層３３を基材層３１，３２の一端部側に揃えて基材層３３を基材層３１，３２に積層した場合、基材層３１，３２は、平面視で、基材層３３とは重なる部分と重ならない部分とを有する。導体パターン３２Ａと反対側の導体パターン３２Ｂの一端は、基材層３２における基材層３３と重ならない部分に位置している。したがって、実装電極である導体パターン３１Ａの積層方向上に沿った直上には、基材層が存在しない。

　基材層３４は、基材層３３と同じ大きさで同形状であり、その一方主面（図６において下面）には、導体パターン３４Ａが形成されている。基材層３４は、その一方主面を基材層３３側にして、基材層３３に積層されている。導体パターン３４Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン３４Ａは、基材層３４を基材層３３に積層した場合に、平面視で導体パターン３３Ａに重なるように設けられている。導体パターン３４Ａの一端は、基材層３３に形成されたビア導体を介して、導体パターン３３Ａの一端に接続している。

　基材層３５は、基材層３３，３４の一辺と同じ長さの短辺と、その短辺より長い長辺とを有する矩形状である。基材層３５の一方主面（図６において下面）には、導体パターン３５Ａ，３５Ｂが形成されている。導体パターン３５Ａは、基材層３５の長手方向の一端部側に形成され、導体パターン３５Ｂは他端部側に形成されている。基材層３５は、導体パターン３５Ａ，３５Ｂが形成された一方主面を基材層３４側にし、導体パターン３５Ａが導体パターン３４Ａと対向するよう基材層３４に積層されている。

　基材層３５は、長手方向が基材層３３，３４の一辺よりも長いため、基材層３５を基材層３４に積層した場合、基材層３５は、平面視で、基材層３３，３４とは重なる部分と重ならない部分とを有する。導体パターン３５Ａは、基材層３５において、基材層３３，３４と重なる部分であって、平面視で導体パターン３２Ａ～３４Ａに重なるように形成されている。導体パターン３５Ａは、帯状であって、内側に空間を形成するよう、巻回されている。導体パターン３５Ａは、一端が、基材層３４に形成されたビア導体を介して、導体パターン３４Ａの一端に接続している。

　これら導体パターン３２Ａ，３３Ａ，３４Ａ，３５Ａがビア導体を介して接続されることで、コイル３Ａが形成される。

　導体パターン３５Ｂは矩形状であり、基材層３３，３４と重ならない部分に形成されている。したがって、導体パターン３５Ｂは、平面視で、コイル３Ａとは重ならない部分に形成されている。基材層３５における基材層３３，３４と重ならない部分であって、導体パターン３５Ｂが形成されている部分は、インダクタ素子３の実装面となる。したがって、導体パターン３５Ｂは、インダクタ素子３の実装電極として用いられる。この導体パターン３５Ｂは、本発明に係る「第１端子部」の一例である。

　また、基材層３５には、ビア導体３５Ｃ，３５Ｄが形成されている。ビア導体３５Ｃは、平面視で導体パターン３５Ａと重なり、ビア導体３５Ｄは、平面視で導体パターン３５Ｂと重なる位置に形成されている。

　基材層３６は、基材層３５と同じ大きさで同形状であり、その一方主面（図６において下面）には、導体パターン３６Ａが形成されている。基材層３６は、その一方主面が基材層３５側にして、基材層３５に積層されている。導体パターン３６Ａは、基材層３６の長手方向に沿って延びる帯状である。導体パターン３６Ａの一端は、基材層３５に形成されたビア導体３５Ｃを介して、導体パターン３５Ａの一端に接続し、他端は、ビア導体３５Ｄを介して、実装電極である導体パターン３５Ｂに接続している。

　このように、ビア導体３５Ｃ，３５Ｄ及び導体パターン３６Ａは、導体パターン３５Ｂと、コイル３Ａの一方端とを接続する。これらビア導体３５Ｃ，３５Ｄ及び導体パターン３６Ａは、本発明に係る「導体線路」の一例である。

　このように形成されたインダクタ素子３において、
積層体３０のうち、基材層３１～３６のすべてが重なる部分（６層の部分）を厚肉部３０Ａという。また、積層体３０のうち、基材層３１，３２のみが重なる部分（２層の部分）を薄肉部３０Ｂといい、基材層３５，３６のみが重なる部分（２層の部分）を薄肉部３０Ｃという。すなわち、薄肉部３０Ｂ，３０Ｃは、積層方向における積層体３０の両端部それぞれに配置されている。そして、コイル３Ａは、厚肉部３０Ａに形成されている。導体パターン３１Ａ，３５Ｂは、薄肉部３０Ｂ，３０Ｃに形成されている。

　このインダクタ素子３は、導体パターン３１Ａ，３５Ｂを実装電極として基板に実装される。本実施形態では、導体パターン３１Ａ，３５Ｂにはコネクタ１０１，１００が実装されている。そして、インダクタ素子３は、コネクタ１０１，１００を介して基板に接続されるようになっている。インダクタ素子３は、コネクタ１０１，１００を介して基板に接続できるため、はんだ付けする必要がなく、接続作業が容易となる。

　また、インダクタ素子３の実装電極である導体パターン３１Ａ，３５Ｂは、積層方向における積層体３０の両端部側それぞれに配置されている。すなわち、積層方向においてコイル３Ａの一方端から引き出されたビア導体３５Ｃ、導体パターン３６Ａ及びビア導体３５Ｄ、並びに、コイル３Ａの他方端から引き出されたビア導体３１Ｂ及び導体パターン３２Ｂは、積層方向に沿ってコイル３Ａ近傍に形成されていない。したがって、実施形態１，２と同様、コイル３Ａから生じる磁界により電力損失が生じることを抑制できる。また、平面視で、導体パターン３１Ａ，３５Ｂは、コイル３Ａと重ならないため、導体パターン３１Ａ，３５Ｂとコイル３Ａとの間で浮遊容量が生じることを抑制できる。このため、浮遊容量が生じることでコイル３Ａの特性が変動するおそれを抑制できる。

　さらに、インダクタ素子３は、実施形態１，２と同様に、段差のある基板に対し、実装することが可能である。

　インダクタ素子３は、実施形態２と異なり、導体パターン３１Ａに対向する領域に基材層が存在しない。換言すれば、基材層３３～３６のサイズは、実施形態２に係る基材層２３～２６よりも小さい。このため、積層体３０は、実施形態２に係る積層体２０よりも小さく、その結果、インダクタ素子３を小型化でき、インダクタ素子３の実装領域の省スペース化が可能である。

（実施形態４）
　以下に、実施形態４に係るインダクタ素子について説明する。本実施形態に係るインダクタ素子は、実施形態３に係るインダクタ素子の積層体の積層数を減らした構成である。以下、実施形態３との相違点について説明する。

　図７は、実施形態４に係るインダクタ素子の分解斜視図である。図７は、一部が透過した図である。

　インダクタ素子４は、コイル４Ａが形成された積層体４０を備えている。積層体４０は、ＬＣＰ樹脂等の熱可塑性樹脂の基材層４１，４２，４３，４４，４５が加熱プレスされることで形成されたものである。

　基材層４１、４２，４３は、実施形態３に係る基材層３２，３３，３４と同じである。また、基材層４１，４２，４３の一方主面に形成されている導体パターン４１Ａ，４１Ｂ，４２Ａ，４３Ａは、基材層３２，３３，３４の一方主面に形成されている導体パターン３１Ａ，３２Ａ，３２Ｂ，３３Ａと同じである。

　本実施形態では、基材層４１の一方主面（図７において下面）に形成された導体パターン４１Ａ，４１Ｂは露出していて、導体パターン４１Ａと、導体パターン４１Ｂの一部を除く部分とにはレジストが形成されている。レジストが形成されていない導体パターン４１Ｂの一部は露出していて、その部分にコネクタ１０１が設けられている。この露出した導体パターン４１Ｂの一端部は、本発明に係る「第２端子部」の一例である。また、この導体パターン４１Ｂは、本発明に係る「導体線路」の一例である。

　基材層４４は、基材層４２，４３と同じ大きさの略正方形状であり、一方主面（図７において下面）には、導体パターン４４Ａが形成されている。基材層４４は、その一方主面を基材層４３側にし、基材層４３に積層されている。導体パターン４４Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン４Ａの一端は、基材層４３に形成されたビア導体を介して、導体パターン４３Ａの一端に接続している。

　これら導体パターン４１Ａ，４２Ａ，４３Ａ，４４Ａがビア導体を介して接続されることで、コイル４Ａが形成される。

　また、基材層４４には、平面視で導体パターン４４Ａと重なる位置にビア導体４４Ｂが形成されている。

　基材層４５は、基材層４２～４４の一辺と同じ長さの短辺と、その短辺より長い長辺とを有する矩形状である。基材層４５の一方主面（図７において下面）には、導体パターン４５Ａが形成されている。導体パターン４５Ａは、基材層４５の長手方向に沿って延びる帯状である。基材層４５は、導体パターン４５Ａが形成された一方主面を基材層４４側にし、基材層４４に積層されている。

　基材層４５は、長手方向が基材層４４の一辺よりも長い。このため、基材層４５の一端部側を基材層４４に揃えて基材層４５を基材層４４に積層した場合、基材層４５は、平面視で、基材層４２～４４とは重なる部分と重ならない部分とを有する。導体パターン４５Ａは、基材層４２～４４とは重なる部分と重ならない部分との両方に亘って形成されていて、重ならない部分に形成されている導体パターン４５Ａは露出している。そして、導体パターン４５Ａの露出する部分にはレジストが形成されている。このとき、導体パターン４５Ａの端部にはレジストが形成されず、露出している。この露出した導体パターン４５Ａの端部には、コネクタ１００が設けられている。この露出した導体パターン４５Ａの一端部は、本発明に係る「第１端子部」の一例である。

　導体パターン４５Ａの他端部は、ビア導体４４Ｂを通じて、導体パターン４４Ａの一端、すなわち、コイル４Ａの一方端に接続している。このビア導体４４Ｂと導体パターン４５Ａとは、本発明に係る「導体経路」の一例である。

　このように形成されたインダクタ素子４において、積層体４０のうち、基材層４１～４５のすべてが重なる部分（５層の部分）を厚肉部４０Ａという。また、基材層４１のみの部分（１層の部分）を薄肉部４０Ｂといい、基材層４５のみの部分（１層の部分）を薄肉部４０Ｃという。すなわち、薄肉部４０Ｂ，４０Ｃは、積層方向における積層体４０の両端部それぞれに配置されている。そして、コイル４Ａは、厚肉部４０Ａに形成されている。実装電極である導体パターン４１Ｂの一端は、薄肉部４０Ｂに形成され、導体パターン４５Ａの一端は、薄肉部４０Ｃに形成されている。

　このインダクタ素子４は、導体パターン４１Ｂ，４５Ａの一端を実装電極として基板に実装される。本実施形態では、実装電極にはコネクタ１０１，１００が実装されている。そして、インダクタ素子４は、コネクタ１０１，１００を介して基板に接続されるようになっている。インダクタ素子４は、コネクタ１０１，１００を介して基板に接続できるため、はんだ付けする必要がなく、接続作業が容易となる。

　また、インダクタ素子４の実装電極である導体パターン４１Ｂ，４５Ａの一端は、積層方向における積層体４０の両端部側それぞれに配置されている。すなわち、積層方向においてコイル４Ａの一方端から引き出されたビア導体４４Ｂ及び導体パターン４５Ａと、コイル４Ａの他方端から引き出された導体パターン４１Ｂとは、積層方向に沿ってコイル４Ａ近傍に形成されていない。したがって、実施形態１～３と同様、コイル４Ａから生じる磁界により電力損失が生じることを抑制できる。

　また、実施形態２，３と同様に、平面視で、実装電極である導体パターン４１Ｂ，４５Ａの一端は、コイル４Ａと重なっていないため、導体パターン４１Ｂ，４５Ａの一端とコイル４Ａとの間で浮遊容量が生じることを抑制できる。このため、浮遊容量が生じることでコイル４Ａの特性が変動するおそれを抑制できる。

　さらに、インダクタ素子４は、実施形態１，２と同様に、段差のある基板に対し、実装することが可能である。

　また、実施形態３と比べて、コイル巻線数が変わることなく基材層の積層数は少ない。したがって、インダクタ素子４の低背化が可能である。

（実施形態５）
　以下に、実施形態５に係るインダクタ素子について説明する。実施形態１～４では、２つの実装電極の何れもが、基材層の一方主面（各図において下面）に設けられているのに対し、本実施形態では、２つの実装電極のうち一方が基材層の一方主面（例えば表面）に形成され、他方が基材層の他方主面（例えば裏面）に形成されている。

　図８は、実施形態５に係るインダクタ素子の分解斜視図である。図８は、一部が透過した図である。

　インダクタ素子５は、コイル５Ａが形成された積層体５０を備えている。積層体５０は、ＬＣＰ樹脂等の熱可塑性樹脂の基材層５１，５２，５３，５４，５５，５６が加熱プレスされることで形成されたものである。

　基材層５１，５２，５３，５４は、実施形態３に係る基材層３１，３２，３３，３４と同じである。また、基材層５１，５２，５３，５４の下面に形成されている導体パターン５１Ａ，５２Ａ，５２Ｂ，５３Ａ，５４Ａは、実施形態３に係る導体パターン３１Ａ，３２Ａ，３２Ｂ，３３Ａ，３４Ａと同じである。導体パターン５１Ａは、本発明に係る「第２端子部」の一例である。また、基材層５１において、平面視で導体パターン５１Ａと重なる位置に形成されたビア導体５１Ｂと、導体パターン５２Ｂとは、本発明に係る「導体経路」の一例である。

　基材層５５は、基材層５３，５４と同じ大きさで同形状であり、その一方主面（図８において下面）には、導体パターン５５Ａが形成されている。基材層５５は、その一方主面を基材層５４側にし、基材層５４に積層されている。導体パターン５５Ａは帯状であって、内側に空間を形成するよう、巻回されている。導体パターン５５Ａは、基材層５５を基材層５４に積層した場合に、導体パターン５４Ａと重なるように形成されている。導体パターン５５Ａの一端は、基材層５４に形成されたビア導体を介して、導体パターン５４Ａの一端に接続している。

　これら導体パターン５２Ａ，５３Ａ，５４Ａ，５５Ａがビア導体を介して接続されることで、コイル５Ａが形成される。

　また、基材層５５には、平面視で導体パターン５５Ａと重なる位置にビア導体５５Ｂが形成されている。

　基材層５６は、基材層５３～５５の一辺と同じ長さの短辺と、その短辺より長い長辺とを有する矩形状である。基材層５６の一方主面（図８において上面）には、導体パターン５６Ａが形成されている。導体パターン５６Ａは、基材層５６の長手方向に沿って延びた帯状である。基材層５６は、導体パターン５６Ａが形成された一方主面に対向する他方主面を基材層５５側にして、基材層５５に積層される。このとき、基材層５５に基材層５６の一端部側を揃えて基材層５６を基材層５５に積層した場合、基材層５６は、平面視で、基材層５３～５５が重なる部分と重ならない部分とを有する。導体パターン５６Ａは、基材層５３～５５が重なる部分と重ならない部分とに亘って形成されている。

　基材層５６には、平面視で導体パターン５６Ａと重なる位置であって、基材層５６を基材層５５に重ねたときに、ビア導体５５Ｂと重なる位置に、ビア導体５６Ｂが形成されている。

　導体パターン５６Ａの一端は、基材層５５，５６それぞれに形成されたビア導体５５Ｂ，５６Ｂを介して、導体パターン５５Ａの一端に接続している。また、導体パターン５６Ａは露出していて、導体パターン５６Ａにはレジストが形成されている。このとき、導体パターン５５Ａに接続されている一端と反対側の導体パターン５６Ａの他端は、レジストが形成されず、露出している。この露出部分は、本実施形態に係る「第１端子部」の一例である。また、ビア導体５５Ｂ，５６Ｂ及び導体パターン５６Ａは、本実施形態に係る「導体経路」の一例である。

　このように形成されたインダクタ素子５において、積層体５０のうち、基材層５１～５６のすべてが重なる部分（６層の部分）を厚肉部５０Ａという。また、積層体５０のうち、基材層５１，５２のみが重なる部分（２層の部分）を薄肉部５０Ｂといい、基材層５６のみの部分（１層の部分）を薄肉部５０Ｃという。すなわち、薄肉部５０Ｂ，５０Ｃは、積層方向における積層体５０の両端部それぞれに配置されている。そして、コイル５Ａは、厚肉部５０Ａに形成されている。導体パターン５１Ａ、及び、導体パターン５６Ａの一端は、薄肉部５０Ｂ，５０Ｃに形成されている。

　インダクタ素子５の実装電極である導体パターン５１Ａと、導体パターン５６Ａの他端とは、積層方向における積層体３０の両端部側それぞれに配置されている。すなわち、積層方向において、コイル５Ａの一方端から引き出されたビア導体５５Ｂ，５６Ｂ及び導体パターン５６Ａ、及び、コイル５Ａの他方端から引き出された導体パターン５２Ｂ及びビア導体５１Ｂは、積層方向に沿ってコイル５Ａ近傍に形成されていない。したがって、実施形態１～４と同様、コイル５Ａから生じる磁界により電力損失が生じることを抑制できる。

　また、平面視で、導体パターン５１Ａと導体パターン５６Ａの他端とは、コイル５Ａと重ならないため、導体パターン５１Ａ及び導体パターン５６Ａの他端とコイル５Ａとの間で浮遊容量が生じることを抑制できる。このため、浮遊容量が生じることでコイル５Ａの特性が変動するおそれを抑制できる。

　また、インダクタ素子５は、実装電極である導体パターン５１Ａと導体パターン５６Ａの他端が積層方向において異なる位置にあるため、図２で説明したように、段差のある基板に対し、実装することが可能である。さらに、インダクタ素子５は、積層体５０の最下層の基材層５１の一方主面（以下、下面と言う）と、最上層の基材層５６の他方主面（以下、上面と言う）とに実装電極を有している。このため、実装面同士が距離を置いて対向して設けられた二つの基板に跨ってインダクタ素子５を実装することができる。

　図９は、実施形態５に係るインダクタ素子５の実装態様を説明するための図である。インダクタ素子５を実装する２つの基板１１１，１１２は、実装面同士が距離を置いて対向して設けられている。この二つの基板１１１，１１２に対してインダクタ素子５を実装する場合、積層体５０の最上層の基材層５６の上面に設けられたコネクタ１００を基板１１２に接続し、最下層の基材層５１の下面に設けられたコネクタ１０１を基板１１１に接続することで、インダクタ素子５を基板１１１，１１２に対して実装できる。

　また、インダクタ素子５の基材層５６は、他の基材層と重ならない部分を有しているため、基板１１１上に実装部品１１３が実装され、その実装部品１１３の直上に基板１１２の実装電極が位置している場合であっても、図９に示すように、インダクタ素子５を基板１１１，１１２に対して実装できる。

　以上のように、インダクタ素子５は、実施形態１～４と同様に、段差のある基板に対し、実装可能であり、また、図９に示す、対向配置された異なる基板に対し、実装可能である。

　なお、上記実施形態１～５に係るインダクタ素子は、コモンモートチョークコイルやアンテナとして用いてもよい。また、電子機器が備えるインダクタ素子を、実施形態１～５に係るインダクタ素子としてもよい。

１，２，３，４，５…インダクタ素子
１Ａ，２Ａ，３Ａ，４Ａ，５Ａ…コイル
１０，２０，３０，４０，５０…積層体
１０Ａ…厚肉部
１０Ｂ…薄肉部
１１，１２，１３，１４，１５，１６…基材層
１５１，１５２…基材層
１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａ，１５Ｂ…導体パターン
１１Ｂ，１５Ｃ，１５Ｄ…ビア導体
２０Ａ…厚肉部
２０Ｂ…薄肉部
２１，２２，２３，２４，２５，２６…基材層
２１Ａ，２２Ａ，２２Ｂ，２３Ａ，２４Ａ，２５Ａ，２６Ａ…導体パターン
２１Ｂ，２５Ｃ，２５Ｄ…ビア導体
３０Ａ…厚肉部
３０Ｂ，３０Ｃ…薄肉部
３１，３２，３３，３４，３５，３６…基材層
３１Ａ，３２Ａ，３２Ｂ，３３Ａ，３４Ａ，３５Ａ，３５Ｂ，３６Ａ…導体パターン
３１Ｂ，３５Ｃ，３５Ｄ…ビア導体
４０…積層体
４０Ａ…厚肉部
４０Ｂ，４０Ｃ…薄肉部
４１，４２，４３，４４，４５…基材層
４１Ａ，４１Ｂ，４２Ａ，４３Ａ，４４Ａ，４５Ａ…導体パターン
４４Ｂ…ビア導体
５０…積層体
５０Ａ…厚肉部
５０Ｂ，５０Ｃ…薄肉部
５１，５２，５３，５４，５５，５６…基材層
５１Ａ，５２Ａ，５２Ｂ，５３Ａ，５４Ａ，５５Ａ，５６Ａ…導体パターン
５１Ｂ，５５Ｂ，５６Ｂ…ビア導体
１０１，１００…コネクタ
１１０，１１１，１１２…基板
１１０Ａ…平板部
１１０Ｂ…段差部
１１３…実装部品

Claims

　基材層が積層された積層体と、前記積層体に形成された、積層方向を巻回軸とするコイルとを備えるインダクタ素子において、
　前記積層体は、前記積層方向の一端部側に位置する薄肉部、及び、前記薄肉部よりも基材層の積層数が多い厚肉部を含み、
　前記コイルは前記厚肉部に形成され、
　前記積層体の一端部側に位置する前記コイルの一方端は、前記薄肉部に形成された第１端子部に接続され、
　前記積層体の他端部側に位置する前記コイルの他方端は、前記積層体の他端部側に配置された基材層に形成された第２端子部に接続され、
　前記第１端子部及び前記第２端子部は、前記積層方向において互いに異なる位置に配置されている、
　インダクタ素子。
　前記第１端子部及び前記第２端子部は、前記コイルの両端と前記第１端子部及び前記第２端子部とを接続する導体線路のそれぞれが前記厚肉部において前記コイルの側方近傍でコイルの巻回軸方向に沿って配置されない位置に形成されている、
　請求項１に記載のインダクタ素子。
　前記第１端子部及び前記第２端子部は、前記積層体の平面視で、前記コイルと重ならない位置に配置されている、
　請求項１又は２に記載のインダクタ素子。
　前記薄肉部は可撓性を有し、
　前記薄肉部に形成された前記第１端子部にはコネクタが接続されている、
　請求項１から３の何れかに記載のインダクタ素子。
　前記積層体は前記薄肉部を複数有し、
　前記薄肉部は、前記積層方向における前記積層体の両端部側それぞれに配置されている、
　請求項１から４の何れかに記載のインダクタ素子。
　前記第１端子部は、前記積層方向における前記積層体の一方端側の最外層に形成され、
　前記第２端子部は、前記積層方向における前記積層体の他方端側の最外層に形成されている、
　請求項１から５の何れかに記載のインダクタ素子。
　請求項１から６の何れかに記載のインダクタ素子を備えた電子機器。