JP6583560B2

JP6583560B2 - 電子機器

Info

Publication number: JP6583560B2
Application number: JP2018531845A
Authority: JP
Inventors: 伊藤　慎悟; 慎悟伊藤; 洋隆藤井
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-08-05
Filing date: 2017-07-25
Publication date: 2019-10-02
Anticipated expiration: 2037-07-25
Also published as: WO2018025696A1; US11515069B2; CN209882281U; JPWO2018025696A1; US20190115136A1

Description

本発明は、コイルとコンデンサとを備える多層基板、およびその多層基板を備える電子機器に関する。

特許文献１には、コイルとコンデンサの並列回路からなるフィルタを備える多層基板が開示されている。特許文献１に記載の多層基板は、複数の層を積層してなる。各層には、巻回形のコイル導体が形成されている。各層のコイル導体は、層間接続導体によって接続されている。この構成によって、多層基板は、積層方向に平行なコイル軸を有する螺旋状のコイルを備える。

コイルの一方端は、第１の側面導体に接続されており、コイルの他方端は、第２の側面導体に接続されている。第１の側面導体は、積層体における互いに対向する２側面の内の一方の側面に形成されており、第２の側面導体は、他方の側面に形成されている。この構成によって、第１の側面導体と第２の側面導体とは、積層体を挟んで所定面積で対向する。これにより、多層基板は、コンデンサを備える。

特開２０００−１９６３９１号公報

しかしながら、特許文献１に記載の多層基板では、当該多層基板が実装される外部の回路基板のランド導体の形状が制限されてしまう。このため、外部の回路基板への多層基板の実装が困難になることがある。

また、特許文献１に記載の多層基板では、第１の側面電極および第２の側面電極が、これらに近接するコイル導体と不要な容量を形成してしまうことがある。これにより、所望のフィルタ特性を実現できないことがある。

したがって、本発明の目的は、コイルとコンデンサとを備えながら、外部の回路基板への実装が容易で、
な容量の形成を抑制した多層基板、およびその多層基板を備える電子機器を提供することにある。

（１）この発明の多層基板は、積層体、第１のコイル導体パターン、第２のコイル導体パターン、接続導体パターン、第１の端子導体、および、第２の端子導体を備える。積層体は、複数の絶縁体層が積層されてなる。第１のコイル導体パターンは、複数の絶縁体層における少なくとも積層体の表層の絶縁体層の表面に形成され、第１端と第２端とを有する巻回形からなる。第２のコイル導体パターンは、表層の絶縁体層の表面に形成され、第３端と第４端とを有する。接続導体パターンは、積層体に形成され、第１のコイル導体パターンと第２のコイル導体パターンとを接続する。第１の端子導体および第２の端子導体は、積層体に形成されている。第１のコイル導体パターンの第１端は、第１の端子導体に接続されている。第２のコイル導体パターンの第４端は、第２の端子導体に接続されている。接続導体パターンは、第１のコイル導体パターンの第２端と、第２のコイル導体パターンの第３端とを接続している。第２のコイル導体パターンは、表層の第１のコイル導体パターンの外周に沿って、並走して配置されている。並走部における第１のコイル導体パターンの電流方向と第２のコイル導体パターンの電流方向とが同じである。

この構成では、第１のコイル導体パターンと第２のコイル導体パターンとの直列構造によって、コイルが形成される。第１のコイル導体パターンと第２のコイル導体パターンとの並走部によってコンデンサが形成される。すなわち、コイルを形成する導体によって、コンデンサも形成される。

（２）上記（１）において、並走部は、第１のコイル導体パターンの延びる方向における第１端部に近い位置に配置されていることが好ましい。

この構成では、コイルの両端位置とコンデンサの両端位置とが略一致し、所望とするＬＣ並列回路をより正確に実現できる。

（３）上記（１）または（２）において、積層体の表面を覆う誘電体層を備えていてもよい。

この構成では、誘電体層の形状および材質を適宜選択することによって、コンデンサのキャパシタンスを適宜設定できる。

（４）上記（３）において、誘電体層の比誘電率は、絶縁体層の比誘電率よりも高くてもよい。

この構成では、積層体を大型化する、対向部の長さを長くする等を行うことなく、コンデンサのキャパシタンスを大きくできる。言い換えれば、所望のキャパシタンスを得るための対向部の大きさを小さくできる。

（５）上記（１）から（４）のいずれかにおいて、並走部には、第１のコイル導体パターンと第２のコイル導体パターンとの距離が調整された離間距離調整部を備えていてもよい。

この構成では、コンデンサのキャパシタンスを調整できる。

（６）上記（１）から（５）のいずれかにおいて、第１のコイル導体パターンは、表層を含む２層以上の絶縁体層に形成されていてもよい。

この構成では、コイルのインダクタンスを大きくできる。

（７）上記（１）から（６）のいずれかにおいて、第１の端子導体および第２の端子導体は、積層体の裏面に形成されていてもよい。

（８）上記（１）から（７）のいずれかにおいて、前記第１端と前記第１の端子導体との間、または前記第４端と前記第２の端子導体との間を接続する配線導体パターンと、前記複数の絶縁体層の積層方向から視て、前記第１のコイル導体パターン、前記第２のコイル導体パターンおよび前記接続導体パターンが配置されたコイル部と、前記積層方向から視て、前記配線導体パターンが配置された配線部と、を備え、前記積層体は、可撓性を有し、且つ、互いに対向する第１主面および第２主面を有し、前記第１主面は、前記第１のコイル導体パターンおよび前記第２のコイル導体パターンが形成された、前記表層の前記絶縁体層の前記表面であることが好ましい。

この構成により、コイル部と、配線部（伝送線路）と、を備えた多層基板を実現できる。

（９）本発明の電子機器は、
上記（８）における多層基板と、
導体パターンが形成される回路基板と、
を備え、
前記コイル部の少なくとも一部は、前記積層方向から視て、前記回路基板の前記導体パターンに重なり、
前記コイル部と前記導体パターンとが重なる部分における前記第１主面と前記導体パターンとの間の距離は、前記コイル部と前記導体パターンとが重なる部分における前記第２主面と前記導体パターンとの間の距離よりも大きいことを特徴とする。

この構成により、積層体の第１主面側が上記導体パターンに近接して配置されている場合に比べて、コイル部と導体パターンとの間の距離は大きくなり、コイル部と導体パターンとの間に発生する不要な容量を小さくできる。

（１０）本発明の電子機器は、
上記（８）における多層基板と、
回路基板と、
前記回路基板に実装される実装部品と、
を備え、
前記コイル部の少なくとも一部は、前記積層方向から視て、前記実装部品に重なり、
前記コイル部と前記実装部品とが重なる部分での前記第１主面と前記実装部品との間の距離は、前記コイル部と前記実装部品とが重なる部分での前記第２主面と前記実装部品との間の距離よりも大きいことを特徴とする。

この構成により、積層体の第１主面側が上記実装部品に近接して配置されている場合に比べて、コイル部と実装部品との間の距離は大きくなり、コイル部と実装部品との間に発生する不要な容量を抑制できる。

（１１）本発明の電子機器は、
上記（８）における多層基板を備え、
前記多層基板は、前記配線部に屈曲部を有し、
前記コイル部の少なくとも一部は、前記積層方向から視て、前記第１の端子導体に重なり、
前記コイル部と前記第１の端子導体とが重なる部分での前記第１主面と前記第１の端子導体との間の距離は、前記コイル部と前記第１の端子導体とが重なる部分での前記第２主面と前記第１の端子導体との間の距離よりも大きいことを特徴とする。

この構成により、積層体の第１主面側が上記第１の端子導体に近接して配置されている場合に比べて、コイル部と第１の端子導体との間の距離は大きくなり、コイル部と第１の端子導体との間に発生する不要な容量を小さくできる。

（１２）上記（１１）において、前記コイル部の少なくとも一部は、前記積層方向から視て、前記第２の端子導体に重なり、前記コイル部と前記第２の端子導体とが重なる部分での前記第１主面と前記第２の端子導体との間の距離は、前記コイル部と前記第２の端子導体とが重なる部分での前記第２主面と前記第２の端子導体との間の距離よりも大きいことが好ましい。この構成により、積層体の第１主面側が上記第２の端子導体に近接して配置されている場合に比べて、コイル部と第２の端子導体との間の距離は大きくなり、コイル部と第２の端子導体との間に発生する不要な容量を小さくできる。

この発明によれば、外部の回路基板への実装が容易で、不要な容量の形成を抑制できる。

図１は、本発明の第１の実施形態に係る多層基板１０の分解斜視図である。図２は、本発明の第１の実施形態に係る多層基板１０の分解平面図である。図３は、本発明の第１の実施形態に係る多層基板１０の等価回路図である。図４は、本発明の第２の実施形態に係る多層基板１０Ａの分解斜視図である。図５は、本発明の第３の実施形態に係る多層基板１０Ｂの分解斜視図である。図６は、本発明の第４の実施形態に係る多層基板１０Ｃの分解斜視図である。図７（Ａ）は本発明の第５の実施形態に係る多層基板１０Ｄの外観斜視図であり、図７（Ｂ）は多層基板１０Ｄの分解斜視図である。図８は第５の実施形態に係る電子機器３０５の主要部を示す断面図である。図９は本発明の第６の実施形態に係る電子機器３０６の主要部を示す断面図である。図１０は本発明の第７の実施形態に係る電子機器３０７の主要部を示す断面図である。

《第１の実施形態》
本発明の第１の実施形態に係る多層基板について、図を参照して説明する。図１は、本発明の第１の実施形態に係る多層基板の分解斜視図である。図２は、本発明の第１の実施形態に係る多層基板の分解平面図である。図３は、本発明の第１の実施形態に係る多層基板の等価回路図である。

（多層基板１０の回路）
図３に示すように、多層基板１０は、コイルＬ、コンデンサＣ、および、入出力端子Ｐ１，Ｐ２を備える。コイルＬとコンデンサＣとは並列接続されている。この並列回路は、入出力端子Ｐ１と入出力端子Ｐ２との間に接続されている。この構成によって、多層基板１０は、ＬＣ並列共振回路からなるフィルタとして機能する。

（多層基板１０の構造）
図１、図２に示すように、多層基板１０は、積層体２０、コイル導体パターン３１，３２、接続導体パターン３３、端子導体４１、および、端子導体４２を備える。コイル導体パターン３１は、本発明の第１のコイル導体パターンに対応し、コイル導体パターン３２は、本発明の第２のコイル導体パターンに対応する。

積層体２０は、直方体形状であり、絶縁体層２１、絶縁体層２２、絶縁体層２３を備える。絶縁体層２１、絶縁体層２２、絶縁体層２３は、この順に積層されている。絶縁体層２１、絶縁体層２２、絶縁体層２３は、例えば、液晶ポリマ等の絶縁性樹脂からなる。絶縁体層２１が積層体２０の表層の絶縁体層である。

コイル導体パターン３１，３２は、絶縁体層２１の表面、すなわち、積層体２０の表面に形成されている。コイル導体パターン３１，３２は、銅等の高導電率で加工性の高い材料からなる。

コイル導体パターン３１は、線状導体であり、複数巻きの巻回形からなるスパイラル形状である。コイル導体パターン３１は、延びる方向の一方端に外端部３１１を備え、他方端に内端部３１２を備える。外端部３１１は、スパイラル形状の最外周に有する端部であり、内端部３１２は、スパイラル形状の最内周に有する端部である。外端部３１１が本発明の「第１端部」に対応し、内端部３１２が本発明の「第２端部」に対応する。

コイル導体パターン３２は、線状導体である。コイル導体パターン３２は、延びる方向の一方端に端部３２１を備え、他方端に端部３２２を備える。端部３２１が本発明の「第３端部」に対応し、端部３２２が本発明の「第４端部」に対応する。コイル導体パターン３２は、コイル導体パターン３１の外周に沿って、並走している。より具体的には、図１、図２に示すように、端部３２１は、コイル導体パターン３１の外端部３１１に近接して配置されている。コイル導体パターン３２は、コイル導体パターン３１における外端部３１１から延びる最外周の部分に沿って、並走している。端部３２２は、コイル導体パターン３１における最外周の部分の途中位置に近接して配置されている。

この構成によって、コイル導体パターン３１とコイル導体パターン３２とは、コイル導体パターン３１の外端部３１１の近傍において、所定の長さで対向している。この部分が、図３に示すコンデンサＣとなる。

接続導体パターン３３は、絶縁体層２２における絶縁体層２１側の面に形成されている。接続導体パターン３３は、線状導体であり、コイル導体パターン３１，３２と同じ材料からなる。接続導体パターン３３は、延びる方向の一方端に端部３３１を備え、他方端に端部３３２を備える。

端部３３１は、積層方向において、コイル導体パターン３１の内端部３１２と重なっている。端部３３１と内端部３１２とは、積層方向に延びる形状の層間接続導体５２によって接続されている。

端部３３２は、積層方向において、コイル導体パターン３２の端部３２１と重なっている。端部３３２と端部３２１とは、積層方向に延びる形状の層間接続導体５３によって接続されている。

この構成によって、コイル導体パターン３１の内端部３１２とコイル導体パターン３２の端部３２１とは、接続導体パターン３３および層間接続導体５２，５３によって接続されている。したがって、コイル導体パターン３１とコイル導体パターン３２とが接続されたコイルが実現される。このコイルが図３にしめすコイルＬとなる。

端子導体４１，４２は、絶縁体層２３における絶縁体層２２側と反対側の面（積層体２０の裏面）に形成されている。端子導体４１が本発明の「第１の端子導体」に対応し、端子導体４２が本発明の「第２の端子導体」に対応する。端子導体４１，４２は、所定の面積を有する矩形である。端子導体４１は、図３の入出力端子Ｐ１に対応し、端子導体４２は、図３の入出力端子Ｐ２に対応する。

端子導体４１は、積層方向において、コイル導体パターン３１の外端部３１１に重なっている。端子導体４１と外端部３１１とは、積層方向に延びる形状の層間接続導体５１によって接続されている。

端子導体４２は、積層方向において、コイル導体パターン３２の端部３２２に重なっている。端子導体４２と端部３２２とは、積層方向に延びる形状の層間接続導体５４によって接続されている。

この構成によって、図３に示す回路が実現される。そして、この構成とすることによって、コイル導体パターン３１とコイル導体パターン３２とは、対向部における電流の方向が同じ方向になる。

そして、この構成では、コンデンサＣが、積層体２０の表面に形成されたコイル導体パターン３１とコイル導体パターン３２との対向部によって実現されるので、コンデンサＣを形成する導体部分は、外部の回路要素および導体パターン等に対して容量を形成し難い。また、多層基板１０は、端子導体４１，４２が積層体２０の裏面のみに形成されている。そして、端子導体４１，４２は、多層基板１０をＺ方向に視て、コイル導体パターン３１の開口と重ならないことが好ましく、さらには、層間接続導体５１，５４で接続される部分を除いて、できる限りコイル導体パターン３１，３２に重ならないことが好ましい。なお、端子導体４１，４２は、積層体２０の裏面に形成されず、表面に形成されていてもよい。

多層基板１０では、回路的にコイルＬにおける入出力端子Ｐ１側の所定長の部分（コイル導体パターン３１における端子導体４１に近い所定長の部分）と、回路的にコイルＬにおける入出力端子Ｐ２側の所定の部分（コイル導体パターン３２）とが容量形成している。このため、等価回路的には、コイルＬの入出力端子Ｐ１側の端部と、コンデンサＣの入出力端子Ｐ１側の端部とが略一致する。さらに、コイルＬの入出力端子Ｐ２側の端部と、コンデンサＣの入出力端子Ｐ２側の端部とが一致する。

したがって、多層基板１０は、大きなキャパシタンスを有するＬＣ並列共振回路を実現でき、且つ、所望のキャパシタンスを確実に実現できる。これにより、多層基板１０は、所望のフィルタ特性を確実に実現できる。

また、多層基板１０では、対向部におけるコイル導体パターン３１の電流の方向とコイル導体パターン３２の電流の方向が同じであるので、互いの磁界が打ち消し合わず、大きなインダクタンスを小型の積層体２０で実現できる。

なお、接続導体パターン３３は、可能な限り短いことで、コイル導体パターン３１，３２によるコイルＬのインダクタンスの設計が容易になる。しかしながら、接続導体パターン３３の長さを加味してコイルＬのインダクタンスを設計してもよい。この場合、コイルＬのインダクタンスに応じて、接続導体パターン３３の長さを決定すればよい。また、接続導体パターン３３は、コイル導体パターン３１と重なる部分長さを短くすることが好ましい。さらに、重なる部分におけるコイル導体パターン３１の延びる方向と接続導体パターン３３の延びる方向は直交する方が好ましい。これにより、コイル導体パターン３１と接続導体パターン３３との結合を抑制でき、所望のフィルタ特性を確実に実現できる。

《第２の実施形態》
次に、本発明の第２の実施形態に係る多層基板について、図を参照して説明する。図４は、本発明の第２の実施形態に係る多層基板の分解斜視図である。

本実施形態に係る多層基板１０Ａは、第１の実施形態に係る多層基板１０に対して、離間距離調整部６０を備えた点で異なる。多層基板１０Ａの他の構成は、多層基板１０と同様であり、同様の箇所の説明は省略する。

離間距離調整部６０は、コイル導体パターン３１とコイル導体パターン３２との対向部において、コイル導体パターン３１とコイル導体パターン３２との距離を部分的に異ならせた部分である。具体的には、コイル導体パターン３２における離間距離調整部６０に当たる部分を、幅狭部３２３とする。

このような構成では、コンデンサＣのキャパシタンスを調整できる。したがって、所望とするフィルタ特性をより確実に実現できる。

《第３の実施形態》
次に、本発明の第３の実施形態に係る多層基板について、図を参照して説明する。図５は、本発明の第３の実施形態に係る多層基板の分解斜視図である。

本実施形態に係る多層基板１０Ｂは、第１の実施形態に係る多層基板１０に対して、誘電体層７０を追加した点で異なる。多層基板１０Ｂの他の構成は、多層基板１０と同様であり、同様の箇所の説明は省略する。

多層基板１０Ｂは、誘電体層７０を備える。誘電体層７０は、積層体２０の表面に配置されている。誘電体層７０は、コイル導体パターン３１およびコイル導体パターン３２を覆っている。なお、誘電体層７０は、導体パターンが形成されていないものが好ましい。これにより、コイル導体パターン３１，３２に対する不要な容量の形成を防止できる。また、誘電体層７０は、絶縁性を有するものであれば、磁性を有する層をもちいてもよい。これにより、インダクタンスを大きくすることができる。

このような構成では、コンデンサＣのキャパシタンスは、誘電体層７０の比誘電率にも依存する。したがって、誘電体層７０の比誘電率を所望の比誘電率にすることで、コンデンサＣのキャパシタンスを所望のキャパシタンスにできる。これにより、所望とするフィルタ特性をより確実に実現できる。

なお、誘電体層７０の比誘電率は、絶縁体層２１，２２，２３の比誘電率よりも大きいことが好ましい。これにより、大きなキャパシタンスを容易に実現でき、例えば、フィルタ特性の実現可能な範囲を広げることができる。

《第４の実施形態》
次に、本発明の第４の実施形態に係る多層基板について、図を参照して説明する。図６は、本発明の第４の実施形態に係る多層基板の分解斜視図である。

本実施形態に係る多層基板１０Ｃは、第１の実施形態に係る多層基板１０に対して、スパイラル形状のコイル導体パターンが複数層に形成されている点で異なる。多層基板１０Ｃの他の構成は、多層基板１０と同様であり、同様の箇所の説明は省略する。

多層基板１０Ｃは、積層体２０Ｃ、コイル導体パターン３１，３２，３４，３５，３６、接続導体パターン３３Ｃを備える。積層体２０Ｃは、絶縁体層２１，２３，２４，２５，２６を備える。絶縁体層２１，２３，２４，２５，２６は、積層体２０の表面側から裏面側へ、絶縁体層２１、絶縁体層２４、絶縁体層２５、絶縁体層２６、および、絶縁体層２３の順に積層されている。

コイル導体パターン３１，３２は、第１の実施形態に係るコイル導体パターン３１，３２と同様である。コイル導体パターン３４，３５，３６は、スパイラル形状である。コイル導体パターン３４は、絶縁体層２４における絶縁体層２１側の面に形成されている。コイル導体パターン３５は、絶縁体層２５における絶縁体層２４側の面に形成されている。コイル導体パターン３６および接続導体パターン３３Ｃは、絶縁体層２６における絶縁体層２５側の面に形成されている。

コイル導体パターン３１の内端部３１２は、層間接続導体５５１を介して、コイル導体パターン３４の内端部３４２に接続されている。コイル導体パターン３４の外端部３４１は、層間接続導体５５２を介して、コイル導体パターン３５の外端部３５１に接続されている。コイル導体パターン３５の内端部３５２は、層間接続導体５５３を介して、コイル導体パターン３６の内端部３６２に接続されている。コイル導体パターン３６の外端部３６１は、接続導体パターン３３Ｃおよび層間接続導体５３を介して、コイル導体パターン３２の端部３２１に接続されている。

この構成では、第１の実施形態と同様に、コイル導体パターン３１とコイル導体パターン３２との対向部によってコンデンサＣが形成される。また、コイル導体パターン３１，３４，３５，３６，３２によってコイルＬが形成される。このように、スパイラル形状のコイル導体パターン３１，３４，３５，３６，３２を複数層形成する構成であっても、第１の実施形態と同様に、不要な容量の形成を抑制でき、所望のフィルタ特性を確実に実現できる。また、本実施形態の構成では、コイルＬを形成するコイル導体パターンの長さが長くなるので、インダクタンスを大きくできる。この際、コンデンサＣのキャパシタンスを殆ど変化させない。すなわち、ＬＣ並列共振回路のキャパシタンスを殆ど変化させず、インダクタンスを大きくできる。

《第５の実施形態》
次に、本発明の第５の実施形態に係る多層基板について、図を参照して説明する。図７（Ａ）は本発明の第５の実施形態に係る多層基板１０Ｄの外観斜視図であり、図７（Ｂ）は多層基板１０Ｄの分解斜視図である。なお、図７（Ｂ）では、コネクタ８１，８２の図示を省略している。

本実施形態に係る多層基板１０Ｄは、第１の実施形態に係る多層基板１０に対して、積層体の形状が異なる。また、多層基板１０Ｄは、第１の実施形態に係る多層基板１０に対して、コネクタ８１，８２、誘電体層７０および保護層１を備えた点で異なる。多層基板１０Ｄの他の構成は、多層基板１０と同様であり、同様の箇所の説明は省略する。

多層基板１０Ｄは、積層体２０Ｄ、コイル導体パターン３１，３２、配線導体パターン３７，３８、保護層１、誘電体層７０、コネクタ８１，８２、コイル部ＣＰ、配線部ＬＰ１，ＬＰ２、端子導体４１、および、端子導体４２等を備える。

積層体２０Ｄは、可撓性を有する長方形状の平板であり、絶縁体層２１、絶縁体層２２、絶縁体層２３を備える。絶縁体層２１、絶縁体層２２、絶縁体層２３は、この順に積層されている。積層体２０Ｄは、互いに対向する第１主面ＶＳ１および第２主面ＶＳ２を有する。絶縁体層２１が積層体２０Ｄの表層の絶縁体層であり、図７（Ｂ）に示す絶縁体層２１の表面が、積層体２０Ｄの第１主面ＶＳ１である。また、図７（Ｂ）に示す絶縁体層２３の裏面が、積層体２０Ｄの第２主面ＶＳ２である。

コイル導体パターン３１，３２および配線導体パターン３７，３８は、絶縁体層２１の表面、すなわち、積層体２０Ｄの第１主面ＶＳ１に形成されている。コイル導体パターン３１，３２は、絶縁体層２１の中央から一端（図７（Ｂ）における絶縁体層２１の左端）寄りの位置に配置されている。配線導体パターン３７，３８は、絶縁体層２１の長手方向（Ｘ軸方向）に延伸する線状導体である。配線導体パターン３７の一端は、コイル導体パターン３１の外端部３１１に接続されている。配線導体パターン３８の一端は、コイル導体パターン３２の端部３２２に接続されている。

接続導体パターン３３は、絶縁体層２２における絶縁体層２１側の面に形成されている。接続導体パターン３３は、絶縁体層２２の中央から一端（図７（Ｂ）における絶縁体層２２の左端）寄りの位置に配置されている。

端子導体４１，４２は、絶縁体層２３における絶縁体層２２側と反対側の面（積層体２０Ｄの裏面、すなわち、積層体２０Ｄの第２主面ＶＳ２）に形成されている。端子導体４１は、絶縁体層２３の一端（図７（Ｂ）における絶縁体層２３の左端）側に配置されている。端子導体４２は、絶縁体層２３の他端（図７（Ｂ）における絶縁体層２３の右端）側に配置されている。

端子導体４１は、積層方向において、配線導体パターン３７の他端に重なっている。端子導体４１と配線導体パターン３７の他端とは、積層方向に延びる形状の層間接続導体５１によって接続されている。このように、配線導体パターン３７および層間接続導体５１によって、外端部３１１（第１端部）と端子導体４１（第１の端子導体）との間が接続されている。

端子導体４２は、積層方向において、配線導体パターン３８の他端に重なっている。端子導体４２と配線導体パターン３８の他端とは、積層方向に延びる形状の層間接続導体５４によって接続されている。このように、配線導体パターン３８および層間接続導体５４によって、端部３２２（第４端部）と端子導体４２（第２の端子導体）との間が接続されている。

誘電体層７０は、積層体２０Ｄの表面（第１主面ＶＳ１）に配置されている。誘電体層７０は、コイル導体パターン３１およびコイル導体パターン３２を覆っている。誘電体層７０は、絶縁性を有するものであれば、磁性を有する層を用いてもよい。これにより、インダクタンスを大きくすることができる。

保護層１は、積層体２０Ｄの裏面（第２主面ＶＳ２）に配置されている。保護層１は端子導体４１，４２の位置に応じた部分に開口部ＡＰ１，ＡＰ２を有する。そのため、保護層１が第２主面ＶＳ２を覆っても、端子導体４１，４２は第２主面ＶＳ２に露出する。保護層１は、例えばソルダーレジスト膜やカバーレイフィルム等である。なお、保護層１は必須ではない。

コネクタ８１は、積層体２０Ｄの第２主面ＶＳ２に実装され、積層体２０Ｄの一端（図７（Ａ）のおける積層体２０Ｄの左端）側に配置されている。コネクタ８１は、はんだ等の導電性接合材を介して、第２主面ＶＳ２に露出する端子導体４１に接合されている。

コネクタ８２は、積層体２０Ｄの第２主面ＶＳ２に実装され、積層体２０Ｄの他端（図７（Ａ）における積層体２０Ｄの右端）側に配置されている。コネクタ８２は、はんだ等の導電性接合材を介して、第２主面ＶＳ２に露出する端子導体４２に接合されている。

コイル部ＣＰは、多層基板１０Ｄを複数の絶縁体層２１，２２，２３の積層方向から視て、コイル導体パターン３１，３２および接続導体パターン３３が配置された部分である。また、配線部ＬＰ１，ＬＰ２は、多層基板１０Ｄを積層方向から視て、コイル部ＣＰ以外の部分であり、配線導体パターン３７，３８が配置された部分である。

このようにして、コイル部ＣＰと、配線部ＬＰ１，ＬＰ２（伝送線路）と、を備えた多層基板を実現できる。

本実施形態に係る多層基板１０Ｄでは、コンデンサ（図３に示すコンデンサＣを参照）のキャパシタンスは、誘電体層７０の比誘電率にも依存する。したがって、誘電体層７０の比誘電率を所望の比誘電率にすることで、コンデンサのキャパシタンスを所望のキャパシタンスにできる。これにより、所望とするフィルタ特性をより確実に実現できる。

次に、本発明の多層基板を用いた電子機器について、図を参照して説明する。図８は第５の実施形態に係る電子機器３０５の主要部を示す断面図である。

電子機器３０５は、多層基板１０Ｅ、回路基板２０１，２０２，２０３等を備える。回路基板２０１，２０２，２０３は、例えばプリント配線基板である。

多層基板１０Ｅは、積層体２０Ｄの第２主面ＶＳ２にコネクタ８２が実装されている点で、上述した多層基板１０Ｄと異なる。また、多層基板１０Ｅは、コイル導体パターン３４を備える点、配線部に屈曲部ＣＲを有する点で、多層基板１０Ｄと異なる。多層基板１０Ｅの他の構成については、多層基板１０Ｄと実質的に同じである。

コイル導体パターン３４は、スパイラル形状である。多層基板１０Ｅでは、第３の実施形態と同様に、スパイラル形状のコイル導体パターン３１，３４を複数層形成する構成である。すなわち、スパイラル形状のコイル導体パターン３１，３４はそれぞれ異なる絶縁体層に形成されている。

図示は省略するが、コイル導体パターン３１の内端部は、層間接続導体を介して、コイル導体パターン３４の内端部に接続されている。コイル導体パターン３４の外端部は、接続導体パターンおよび層間接続導体を介して、コイル導体パターン３２の端部に接続されている。

図８に示すように、多層基板１０Ｅは、回路基板２０３の外形に沿って屈曲した状態で、回路基板２０１，２０２にそれぞれ接続されている。具体的には、多層基板１０Ｅのコネクタ８１が、回路基板２０２に実装されたレセプタクル（図示省略）に接続される。また、コネクタ８２は、回路基板２０１に実装されたレセプタクル（図示省略）に接続される。この回路基板２０１の内部には、導体パターン６１が形成されている。

図８に示すように、コイル部ＣＰの少なくとも一部は、積層方向（コイル軸ＡＸ、またはＺ軸方向）から視て、回路基板２０１の導体パターン６１に重なっている。コイル部ＣＰと導体パターン６１とが重なる部分において、第１主面ＶＳ１と導体パターン６１との間の距離Ｌ１は、第２主面ＶＳ２と導体パターン６１との間の距離Ｌ２よりも大きい（Ｌ１＞Ｌ２）。

本実施形態に係る電子機器３０５では、コイル部ＣＰと導体パターン６１とが重なる部分において、コイル導体パターン３１，３２が形成された第１主面ＶＳ１の方が、第２主面ＶＳ２よりも、回路基板２０１に形成される導体パターン６１から離間して配置されている。そのため、積層体２０Ｄの第１主面ＶＳ１側が上記導体パターン６１に近接して配置されている場合に比べて、コイル部ＣＰと導体パターン６１との間の距離は大きくなり、コイル部ＣＰと導体パターン６１との間に発生する不要な容量（浮遊容量）を小さくできる。

また、電子機器３０５のように、スパイラル形状のコイル導体パターン３１，３４を複数層形成する構成の場合でも、第２主面ＶＳ２よりも第１主面ＶＳ１を、上記導体パターン６１から離間して配置することが好ましい。第１主面ＶＳ１に形成されるコイル導体パターン（コイル導体パターン３１，３２）は、他の層に形成されるコイル導体パターン（コイル導体パターン３４）に比べて、導体面積が大きい。そのため、相対的に導体面積の大きな第１主面ＶＳ１を、第２主面ＶＳ２よりも導体パターン６１から離間して配置することで、コイル部ＣＰと導体パターン６１との間に発生する不要な容量（浮遊容量）を小さくできる。

特に、第１主面ＶＳ１に誘電体層７０が配置されている場合には、第２主面ＶＳ２よりも第１主面ＶＳ１を、上記導体パターン６１から離間して配置することが好ましい。

なお、多層基板が屈曲部を有する場合、コイル導体パターンの位置ずれや変形等が生じ、コイル部ＣＰと導体パターン６１との間に発生する不要な容量（浮遊容量）が変化しやすい。そのため、相対的に導体面積の大きな第１主面ＶＳ１を、第２主面ＶＳ２よりも導体パターン６１から離間して配置することにより、多層基板の屈曲に伴う不要な容量（浮遊容量）の変化量を小さくできる。

また、以下に示す理由から、多層基板１０Ｅのように、屈曲部ＣＲは配線部にあることが好ましい。一般的に、導体パターンは、樹脂材料からなる絶縁体層よりも相対的に剛性が高い。そのため、導体比率の高いコイル部ＣＰよりも配線部の方が、高い可撓性を有し、容易に変形しやすい。また、コイル部ＣＰを変形した場合には、多層基板が備えるコイル（図３に示すコイルＬを参照）のコイル特性（インダクタ特性）が変動してしまう虞がある。

《第６の実施形態》
次に、本発明の第６の実施形態に係る電子機器について、図を参照して説明する。図９は本発明の第６の実施形態に係る電子機器３０６の主要部を示す断面図である。

電子機器３０６は、多層基板１０Ｆ、回路基板２０１，２０２、実装部品８３等を備える。

多層基板１０Ｆは、積層体２０Ｄの第２主面ＶＳ２にコネクタ８２が実装されている点で、第５の実施形態に係る多層基板１０Ｄと異なる。また、多層基板１０Ｆは、配線部ＬＰ１，Ｌ２にそれぞれ屈曲部ＣＲ１，ＣＲ２を有する点、コイル導体パターン３４を備える点で、多層基板１０Ｄと異なる。多層基板１０Ｆの他の構成については、多層基板１０Ｄと実質的に同じである。

コイル導体パターン３４は、スパイラル形状である。多層基板１０Ｆでは、第３の実施形態と同様に、スパイラル形状のコイル導体パターン３１，３４を複数層形成する構成である。すなわち、スパイラル形状のコイル導体パターン３１，３４はそれぞれ異なる絶縁体層に形成されている。

回路基板２０１の内部には導体パターン６１が形成されており、回路基板２０２の内部には導体パターン６２が形成されている。回路基板２０２の表面（図９における回路基板２０２の上面）には、実装部品８３が実装されている。

図９に示すように、多層基板１０Ｆは、実装部品８３の外形に沿って屈曲した状態で、回路基板２０１，２０２にそれぞれ接続されている。具体的には、多層基板１０Ｆのコネクタ８１が、回路基板２０２に実装されたレセプタクル（図示省略）に接続される。また、コネクタ８２は、回路基板２０１に実装されたレセプタクル（図示省略）に接続される。

図９に示すように、コイル部ＣＰの少なくとも一部は、積層方向（コイル軸ＡＸ、またはＸ軸方向）から視て、実装部品８３に重なっている。コイル部ＣＰと実装部品８３とが重なる部分において、第１主面ＶＳ１と実装部品８３との間の距離Ｌ１Ａは、第２主面ＶＳ２と実装部品８３との間の距離Ｌ２Ａよりも大きい（Ｌ１Ａ＞Ｌ２Ａ）。

本実施形態に係る電子機器３０６では、コイル部ＣＰと実装部品８３とが重なる部分において、コイル導体パターン３１，３２が形成された第１主面ＶＳ１の方が、第２主面ＶＳ２よりも、実装部品８３から離間して配置されている。そのため、積層体２０Ｄの第１主面ＶＳ１側が上記実装部品８３に近接して配置されている場合に比べて、コイル部ＣＰと実装部品８３との間の距離は大きくなり、コイル部ＣＰと実装部品８３との間に発生する不要な容量（浮遊容量）を抑制できる。

また、電子機器３０６のように、スパイラル形状のコイル導体パターン３１，３４を複数層形成する構成の場合にも、第２主面ＶＳ２よりも第１主面ＶＳ１を、上記実装部品８３から離間して配置することが好ましい。第１主面ＶＳ１に形成されるコイル導体パターン（コイル導体パターン３１，３２）は、他の層に形成されるコイル導体パターン（コイル導体パターン３４）に比べて、導体面積が大きい。そのため、相対的に導体面積の大きな第１主面ＶＳ１を、第２主面ＶＳ２よりも実装部品８３から離間して配置することで、コイル部ＣＰと実装部品８３との間に発生する不要な容量（浮遊容量）を小さくできる。

なお、多層基板が屈曲部を有する場合、コイル導体パターンの位置ずれや変形等が生じ、コイル部ＣＰと実装部品８３との間に発生する不要な容量（浮遊容量）が変化しやすい。そのため、相対的に導体面積の大きな第１主面ＶＳ１を、第２主面ＶＳ２よりも実装部品８３から離間して配置することにより、多層基板の屈曲に伴う不要な容量（浮遊容量）の変化量を小さくできる。

《第７の実施形態》
次に、本発明の第７の実施形態に係る電子機器について、図を参照して説明する。図１０は本発明の第７の実施形態に係る電子機器３０７の主要部を示す断面図である。

電子機器３０７は、多層基板１０Ｇ、回路基板２０１，２０２等を備える。

多層基板１０Ｇは、第５の実施形態に係る多層基板１０Ｄと同様に、積層体２０Ｄの第１主面ＶＳ１にコネクタ８１，８２が実装されている。多層基板１０Ｇは、配線部に屈曲部を有する点、コイル導体パターン３４を備える点で、多層基板１０Ｄと異なる。多層基板１０Ｇの他の構成については、多層基板１０Ｄと同じである。

コイル導体パターン３４は、スパイラル形状である。多層基板１０Ｇでは、第３の実施形態と同様に、スパイラル形状のコイル導体パターン３１，３４を複数層形成する構成である。すなわち、スパイラル形状のコイル導体パターン３１，３４はそれぞれ異なる絶縁体層に形成されている。

回路基板２０１の内部には導体パターン６１が形成されており、回路基板２０２の内部には導体パターン６２が形成されている。

多層基板１０Ｇは、配線部に屈曲部ＣＲを有する。図１０に示すように、多層基板１０Ｇは、配線部の第２主面ＶＳ２側が内側になるようにＵ字形に屈曲された状態で、回路基板２０１，２０２にそれぞれ接続されている。具体的には、多層基板１０Ｇのコネクタ８１が、回路基板２０１に実装されたレセプタクル（図示省略）に接続される。また、コネクタ８２は、回路基板２０２に実装されたレセプタクル（図示省略）に接続される。

図１０に示すように、コイル部ＣＰの少なくとも一部は、積層方向（コイル軸ＡＸ、またはＺ軸方向）から視て、端子導体４１（第１の端子導体）に重なっている。コイル部ＣＰと端子導体４１とが重なる部分において、第１主面ＶＳ１と端子導体４１との間の距離Ｌ１Ｂは、第２主面ＶＳ２と端子導体４１との間の距離Ｌ２Ｂよりも大きい（Ｌ１Ｂ＞Ｌ２Ｂ）。

本実施形態に係る電子機器３０７では、コイル部ＣＰと端子導体４１とが重なる部分において、コイル導体パターン３１，３２が形成された第１主面ＶＳ１の方が、第２主面ＶＳ２よりも、端子導体４１から離間して配置されている。そのため、積層体２０Ｄの第１主面ＶＳ１側が上記端子導体４１に近接して配置されている場合に比べて、コイル部ＣＰと端子導体４１との間の距離は大きくなり、コイル部ＣＰと端子導体４１との間に発生する不要な容量（浮遊容量）を小さくできる。

また、電子機器３０７のように、スパイラル形状のコイル導体パターン３１，３４を複数層形成する構成の場合にも、第２主面ＶＳ２よりも第１主面ＶＳ１を、上記端子導体４１から離間して配置することが好ましい。第１主面ＶＳ１に形成されるコイル導体パターン（コイル導体パターン３１，３２）は、他の層に形成されるコイル導体パターン（コイル導体パターン３４）に比べて、導体面積が大きい。そのため、相対的に導体面積の大きな第１主面ＶＳ１を、第２主面ＶＳ２よりも端子導体４１から離間して配置することで、コイル部ＣＰと端子導体４１との間に発生する不要な容量（浮遊容量）を小さくできる。

なお、多層基板が屈曲部を有する場合、コイル導体パターンの位置ずれや変形等が生じ、コイル部ＣＰと端子導体４１との間に発生する不要な容量（浮遊容量）が変化しやすい。そのため、相対的に導体面積の大きな第１主面ＶＳ１を、第２主面ＶＳ２よりも端子導体４１から離間して配置することにより、多層基板の屈曲に伴う不要な容量（浮遊容量）の変化量を小さくできる。

また、端子導体は、コネクタ等との接続信頼性を高めるために、比較的面積を大きく形成する場合（例えば、配線導体パターンの線幅よりも幅を広く形成する）が多く、端子導体とコイル部ＣＰとの間に発生する不要な容量が大きくなることがある。しかし、この構成によれば、コイル部ＣＰと端子導体との間に発生する不要な容量を効果的に小さくできる。

なお、本実施形態では、コイル部ＣＰの少なくとも一部が、積層方向から視て、端子導体４１（第１の端子導体）に重なっている例を示したが、この構成に限定されるものではない。コイル部ＣＰの少なくとも一部が、積層方向から視て、端子導体４２（第２の端子導体）に重なっている場合でも、上記構成により、コイル部ＣＰと端子導体４２との間に発生する不要な容量を小さくできる。すなわち、コイル部ＣＰと端子導体４２とが重なる部分において、第１主面ＶＳ１と端子導体４２との間の距離を、第２主面ＶＳ２と端子導体４２との間の距離よりも大きくすることにより、コイル部ＣＰと端子導体４２との間に発生する不要な容量を小さくできる。

《その他の実施形態》
以上に示した各実施形態では、積層体が直方体状、または長方形状の平板である例を示したが、この構成に限定されるものではない。積層体の形状は、本発明の作用・効果を奏する範囲において適宜変更可能である。積層体の平面形状は、例えば円形、楕円形、多角形、Ｔ字形、Ｙ字形、Ｌ字形などであってもよい。

また、以上に示した各実施形態では、配線導体パターン３７，３８および配線部（伝送線路）が積層体の長手方向（Ｘ軸方向）に直線状に延伸する構成例を示したが、この構成に限定されるものではない。配線導体パターンの形状、本数、配線経路等については、本発明の作用・効果を奏する範囲において適宜変更可能である。すなわち、配線部は多芯であってもよく、配線部（配線導体パターン）は屈曲していてもよい。また、配線部が多芯である場合（複数の配線導体パターンを備える場合）には、配線部が分岐する部分を有していてもよい。

以上に示した第５、第６、第７の実施形態では、配線導体パターン３７が形成された配線部ＬＰ１と、配線導体パターン３８が形成された配線部ＬＰ２の例を示したが、配線部の構成はこれに限定されるものではない。配線部は、例えばストリップライン構造、マイクロストリップライン構造、またはコプレーナ線路等が構成されていてもよい。

なお、以上に示した第５、第６、第７の実施形態では、コネクタを用いて多層基板を回路基板に接続する例を示したが、この構成に限定されるものではない。コネクタは必須の構成ではない。はんだ等の導電性接合材を介して、多層基板の端子導体を回路基板に直接接合してもよい。

また、以上に示した第５、第６、第７の実施形態では、２つのコネクタ８１，８２を備える多層基板の例を示したが、この構成に限定されるものではない。コネクタの個数は、多層基板が有する回路構成によって適宜変更可能である。すなわち、多層基板が３つ以上のコネクタを備えていてもよい。

同様に、第１、第２、第３、第４の実施形態では、矩形状の２つの端子導体４１，４２が積層体の裏面に形成されている例を示したが、この構成に限定されるものではない。端子導体の形状、個数は、多層基板が有する回路構成によって適宜変更可能である。すなわち、多層基板が３つ以上の端子導体を備えていてもよい。また、端子導体の形状は、例えば円形、楕円形、多角形、Ｔ字形、Ｌ字形等であってもよい。

なお、各実施形態の構成は、それぞれ組み合わせることが可能であり、これらの組合せに応じて、各実施形態に示した作用効果を奏することができる。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

ＡＰ１、ＡＰ２：開口
ＬＰ：コイル部
ＣＰ１、ＣＰ２：配線部
ＶＳ１：第１主面
ＶＳ２：第２主面
１：保護層
１０、１０Ａ、１０Ｂ、１０Ｃ：多層基板
２０、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ：積層体
２１、２２、２３、２４、２５、２６：絶縁体層
３１、３２、３４、３５、３６：コイル導体パターン
３３、３３Ｃ：接続導体パターン
３７、３８：配線導体パターン
４１、４２：端子導体
５１、５２、５３、５４、５５、５５２、５５３：層間接続導体
６０：離間距離調整部
６１、６２：導体パターン
７０：誘電体層
８１、８２：コネクタ
８３：表面実装部品
２０１、２０２、２０３：回路基板
３１１、３４１、３５１、３６１：外端部
３１２、３４２、３５２、３６２：内端部
３２１、３２２、３３１、３３２：端部
３２３：幅狭部
Ｃ：コンデンサ
Ｌ：コイル
Ｐ１：入出力端子
Ｐ２：入出力端子

Claims

複数の絶縁体層が積層された積層体と、
前記複数の絶縁体層における少なくとも前記積層体の表層の絶縁体層の表面に形成され、第１端と第２端とを有する巻回形からなる第１のコイル導体パターンと、
前記表層の絶縁体層の表面に形成され、第３端と第４端とを有する第２のコイル導体パターンと、
前記積層体に形成され、前記第１のコイル導体パターンと前記第２のコイル導体パターンとを接続する接続導体パターンと、
前記積層体に形成された第１の端子導体および第２の端子導体と、
前記第１端と前記第１の端子導体との間、または前記第４端と前記第２の端子導体との間を接続する配線導体パターンと、
前記複数の絶縁体層の積層方向から視て、前記第１のコイル導体パターン、前記第２のコイル導体パターンおよび前記接続導体パターンが配置されたコイル部と、
前記積層方向から視て、前記配線導体パターンが配置された配線部と、を備え、
前記第１のコイル導体パターンの前記第１端は、前記第１の端子導体に接続されており、
前記第２のコイル導体パターンの前記第４端は、前記第２の端子導体に接続されており、
前記接続導体パターンは、前記第１のコイル導体パターンの前記第２端と、前記第２のコイル導体パターンの前記第３端とを接続しており、
前記第１の端子導体及び前記第２の端子導体は、前記複数の絶縁体層の積層方向から視て、前記第１のコイル導体パターンを挟んだ位置に配置され、
前記第２のコイル導体パターンは、前記表層の前記第１のコイル導体パターンの外周に沿って、且つ前記第１のコイル導体パターンの一部のみに並走して配置されており、
並走部における前記第１のコイル導体パターンの電流方向と前記第２のコイル導体パターンの電流方向とが同じであり、
前記並走部は、前記第１のコイル導体パターンの延びる方向における前記第１端に近い位置に配置され、
前記積層体は、可撓性を有し、且つ、互いに対向する第１主面および第２主面を有し、
前記第１主面は、前記第１のコイル導体パターンおよび前記第２のコイル導体パターンが形成された、前記表層の前記絶縁体層の表面である多層基板を備え、
前記多層基板は、前記配線部に屈曲部を有し、
前記コイル部の少なくとも一部は、前記積層方向から視て、前記第１の端子導体に重なり、
前記コイル部と前記第１の端子導体とが重なる部分での前記第１主面と前記第１の端子導体との間の距離は、前記コイル部と前記第１の端子導体とが重なる部分での前記第２主面と前記第１の端子導体との間の距離よりも大きく、
前記コイル部の少なくとも一部は、前記積層方向から視て、前記第２の端子導体に重なり、
前記コイル部と前記第２の端子導体とが重なる部分での前記第１主面と前記第２の端子導体との間の距離は、前記コイル部と前記第２の端子導体とが重なる部分での前記第２主面と前記第２の端子導体との間の距離よりも大きい、
電子機器。
前記積層体の表面を覆う誘電体層を備える、
請求項１に記載の電子機器。
前記誘電体層の比誘電率は、前記絶縁体層の比誘電率よりも高い、
請求項２に記載の電子機器。
前記並走部には、前記第１のコイル導体パターンと前記第２のコイル導体パターンとの距離が調整された離間距離調整部を備える、
請求項１乃至請求項３のいずれかに記載の電子機器。
前記第１のコイル導体パターンは、前記表層を含む２層以上の絶縁体層に形成されている、
請求項１乃至請求項４のいずれかに記載の電子機器。
前記第１の端子導体および前記第２の端子導体は、前記積層体の裏面に形成されている、
請求項１乃至請求項５のいずれかに記載の電子機器。