WO2015074345A1 - 显示面板及其中像素结构以及驱动方法 - Google Patents

显示面板及其中像素结构以及驱动方法 Download PDF

Info

Publication number
WO2015074345A1
WO2015074345A1 PCT/CN2014/071662 CN2014071662W WO2015074345A1 WO 2015074345 A1 WO2015074345 A1 WO 2015074345A1 CN 2014071662 W CN2014071662 W CN 2014071662W WO 2015074345 A1 WO2015074345 A1 WO 2015074345A1
Authority
WO
WIPO (PCT)
Prior art keywords
display area
potential
sub
display
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/071662
Other languages
English (en)
French (fr)
Inventor
姚晓慧
许哲豪
薛景峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/342,297 priority Critical patent/US20150138169A1/en
Publication of WO2015074345A1 publication Critical patent/WO2015074345A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/364—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with use of subpixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]

Definitions

  • This invention relates to a liquid crystal display, and more particularly to a display panel and a pixel structure therefor and a driving method therefor. Background technique
  • LCDs liquid crystal displays
  • VA-LCD Vertical Alignment Liquid Crystal Display
  • 16.7M color and large viewing angle are its most obvious technical features.
  • a sub-pixel is generally used in liquid crystal pixel design. Divided into a two-part eight-dom structure as shown in FIG. One part is the main area and the other part is the sub area. Then, by controlling the voltage of the two areas to improve the large viewing angle distortion, this method is called the Low Color Shift (LCS) design.
  • LCDS Low Color Shift
  • 3D LCD is a new type of display trend.
  • Film Pattern Retarder (FPR) is one of the mainstream technologies for 3D display. This technology realizes 3D effects by seeing different lines of images through the left and right eyes.
  • FPR Film Pattern Retarder
  • the traditional 3D FPR pixel (p« e l) design needs to design the shading distance between the upper T rows of pixels to be appropriately larger, but this will affect the wearing under 2D conditions. Transmittance.
  • the conventional LCS design divides the pixel into two sub-partitions, the Main area and the Sub area, which also makes it impossible to implement the LCS effect in 3D mode. Therefore, how to solve the above problems to improve the compatibility of 2D and 3D of liquid crystal displays and low color shift display effect is one of the topics of the industry.
  • One of the technical problems to be solved by the present invention is to provide a pixel structure of a display panel, which can effectively improve the 2D and 3D compatibility of the liquid crystal display, and improve the low color display of the 2D display and the 3D display. Show the effect.
  • a display panel including the pixel structure and a driving method of the display panel are also provided.
  • the present invention provides a pixel structure, including: a plurality of sub-pixels, each sub-pixel includes: a first display area configured to receive a scan signal of a first scan line, and further receive a data line Data signal having a first potential; a second display area configured to receive a first potential from the first display area and having a second potential; a third display area configured to receive adjacent to the first scan line a scan signal of the second scan line, which further receives a second potential from the second display area and has a third potential; a capacitor electrically connected to the first display area and the second display area, wherein the first display The first potential of the region is reduced by this capacitance.
  • the first display area and the third display area each include a switching element, the switching element including a gate, a first source/drain, and a first a second source/drain, wherein the gate of the first display area is electrically connected to the first scan line, and the first source/drain of the first display area is electrically connected to the first sub-pixel electrode of the first display area
  • the second source/drain of the first display area is electrically connected to a data line;
  • the cabinet of the third display area is electrically connected to the second scan line adjacent to the first scan line, and the third display area
  • the first source Z drain is electrically connected to the third sub-pixel electrode of the third display area, and the second source/drain of the third display area is electrically connected to the second sub-pixel electrode of the second display area.
  • the capacitor is electrically connected to the first sub-pixel electrode of the first display area and the second sub-pixel electrode of the second display area.
  • a display panel including: a plurality of data lines; a plurality of scan lines, and the data lines are alternately arranged to form a plurality of sub-pixel regions; a plurality of sub-pixels, a configuration and a
  • Each of the sub-pixels includes: a first display area configured to receive a scan signal of the first scan line, and further receive a data signal on a data line to have a first potential; and a second display area configured to Receiving a first potential from the first display area and having a second potential; a third display area configured to receive a scan signal of the second scan line adjacent to the first scan line, and further receiving the second display
  • the second potential of the region has a zeta potential; a capacitor electrically connected to the first display region and the second display region, wherein the second potential of the second display region is reduced by the capacitance.
  • the first display area and the third display area each include a switching element, the switching element includes a gate, a first source/drain And a second source/drain, wherein the first display area is electrically connected to the first scan line, and the first source/drain electrical conductivity of the first display area Connecting a first sub-pixel electrode of the first display area, the second source/drain of the first display area is electrically connected to a data line, respectively; the gate of the third display area is electrically connected to the first scan line a second scan line of the third display area, the first source/drain of the third display area is electrically connected to the third sub-pixel electrode of the third display area, and the second source/drain of the third display area is electrically connected to the second The sub-pixel electrode of the display area.
  • the capacitor is electrically connected to the first sub-pixel electrode of the first display region and the second sub-pixel of the second display region. electrode.
  • a driving method of a display panel includes a plurality of data lines, a plurality of scan lines, and a plurality of sub-pixels, the data lines being interleaved with the scan lines Forming a plurality of sub-pixel regions, wherein the sub-pixels are disposed in the sub-pixel region, each of the sub-pixels includes a first display region, a second display region, a third display region, and a capacitor, wherein the capacitor is electrically connected to the first a display area and the second display area, the method comprising - transmitting a data signal to a first display area through a data line of the data line during a positive half cycle of the two-dimensional display phase a first potential, the potential of the first display area is pulled down by the capacitor, so that the second display area has a second potential, the first potential and the second potential have a potential difference; at the next moment, the second display is The third display region electrically connected to the region pulls down
  • the second potential is pulled up by the first display region electrically connected to the second display region such that the potentials of the second potential and the third display region form a voltage difference from the first potential.
  • a driving method of a display panel includes a plurality of data lines, a plurality of scan lines, and a plurality of sub-pixels, the data lines being interleaved with the scan lines
  • each sub-pixel includes a first display area, a second display area, a third display area, and a capacitor, the capacitor electrically connecting the first display area and The second display area
  • the method includes - in the three-dimensional display stage, forming the third display area into a black area in advance, cutting off the potential of the third display area; during the positive half cycle, at the same time, passing through the data line a data line transmits a data signal to the first display area and has a first potential, and the potential of the first display area is pulled down by the capacitor to cause the second display area to have a second potential, the first potential The second potential has a potential difference.
  • a data signal is transmitted to the first display area through a data line of the data line at the same time and has a first a potential by which the potential of the first display region is pulled up such that the second display region has a second potential, and the first potential and the second potential have a potential difference.
  • the third to third display regions are formed into black regions by a black insertion method.
  • one or more embodiments of the present invention may have the following advantages - the present invention adopts a pixel structure of 12 domains of 3 zones (Main zone, Sub zone, and Share zone) so that when 2D display is performed, Due to the function of connecting the capacitors in the Main zone and the Sub zone, the charging of the Main zone and the Sub zone is different, and the potential of the Sub zone is pulled down by the Share zone, thereby achieving a low color shift effect of 2D.
  • the Share area is closed to form a wider pitch required for the 3D FPR display, and then the capacitance between the Mam area and the SiA area is used to charge the difference between the Mam area and the SiA area to achieve a low color shift effect of 3D.
  • T which guarantees the transmittance of 2D display
  • 2D and 3D compatible display is realized, and both 2D and 3D have low color shifting effects, and the display effect is improved.
  • FIG. 1 is a schematic diagram of a hook of a sub-pixel in the prior art
  • FIG. 2 is a schematic structural view of a display panel according to an embodiment of the invention.
  • FIG. 3 is a schematic structural diagram of a sub-pixel according to an embodiment of the invention.
  • FIG. 4 is a schematic diagram of an equivalent circuit of the sub-pixel shown in FIG. 3;
  • 5(a) and (b) are schematic diagrams showing changes in the potential of the sub-pixel electrode in the 2D display and the 3D display according to the equivalent circuit of the sub-pixel shown in FIG. 4;
  • Fig. 6 is a view showing the pixel display of the sub-pixel shown in Fig. 3 in 3D display. detailed description
  • FIG. 2 is a schematic structural diagram of a display panel according to an embodiment of the invention.
  • the display panel includes an image display area 100, a source driver 200, and a gate driver 300.
  • the image display area 100 includes a plurality of data lines (also referred to as data lines, as shown in the figure N data lines DL1 DLDLN) and a plurality of scan lines (also referred to as a noisy line, as shown in the figure).
  • the M lines GL1 to GLM) are alternately arranged in an array and a plurality of pixel structures 110.
  • the source driver 200 transmits the supplied data signal to the image display area 100 through a plurality of data lines coupled thereto.
  • the gate driver 300 transmits the supplied scan signal to the image display area 100 through a plurality of scan lines coupled thereto.
  • the "pixel structure" referred to herein includes a plurality of sub-pixels, and each of the sub-pixels is respectively disposed in a plurality of sub-pixel regions interleaved by a plurality of data lines and a plurality of scanning lines.
  • the "sub-pixel” may be a sub-pixel of a different color such as a red (R) sub-pixel, a green (G) sub-pixel, or a blue (B) sub-pixel.
  • FIG. 3 is a schematic structural diagram of a sub-pixel according to an embodiment of the invention. This sub-pixel is applied to the display panel shown in Fig. 2. As shown in FIG. 3, the sub-pixel includes a first display area (&> called Mam area), a second display area (also referred to as Sub area), and a third display area (also referred to as a Share area).
  • &&gt first display area
  • Sub area second display area
  • Share area also referred to as a Share area
  • the main area is configured to receive a scan signal of the first scan line, and further receive a data signal on a data line to have a first potential;
  • the Sub area is configured to receive the first potential from the first display area and have a second potential; And configured to receive a scan signal of the second scan line adjacent to the first trace, and further receive a second potential from the Sub region to have a third potential.
  • Each of the regions includes a plurality of domains, and as shown, each region is divided into four domains, wherein Data n is used to send signals to the Main area to control the Main area, Gate n controls the Main area and the Sub area, and Gate_n+1 controls the Share area.
  • FIG. 4 is a schematic diagram of an equivalent circuit of the sub-pixel shown in FIG.
  • Sub-pixels include switching elements (TFT-A, TFT-B and TFT-C), capacitors (C-A), storage capacitors (C ST __ Main, CsTêtSub and C ST — Share), and liquid crystal capacitors (Ci. c — Main, C LQ .. Sub and C LC — ... Share)
  • the switching elements TFT_A, TFT_B and TFT C are preferably pricked by a thin film transistor.
  • CF-Com shown in Fig. 4 refers to the upper plate reference potential of the liquid crystal display
  • A-com refers to the reference potential of the lower plate where the capacitance exists.
  • the two potentials are identical and can be collectively referred to as the common electrode VCOM.
  • the switching element TFT_A is electrically connected between the data line Data__n and a sub-pixel electrode V-A, and its control terminal (pole) is electrically connected to the scan line Gateji, and the storage capacitor C ST _M: The am is electrically connected between the sub-pixel electrode V_A and a common electrode A_com, and the liquid crystal capacitor Ct. c vigorous Mam is electrically connected between the sub-pixel electrode V_A and a common electrode CF_.com.
  • the data signal on the data line Dataji is transferred to the storage capacitor C ST — Main via the switching element TFT—A, and the storage capacitor C ST — Main stores the corresponding potential according to the charging of the data signal, based on this,
  • the pixel electrode V-A also has a corresponding potential, and the main area displays image data according to this.
  • the switching element TFT-B is electrically connected between the sub-pixel electrode VJB and the sub-pixel electrode V-C, and the control terminal is electrically connected to the scan line Gate__n ⁇ l, and the storage capacitor C ST __Share is electrically connected.
  • the liquid crystal capacitor C ⁇ - is electrically connected between the sub-pixel electrode V_C and a common electrode CF_com.
  • the potential of the sub-pixel electrode V- B transmitted by Jian off element TFT- B to the storage capacitor C ST - Share, the storage capacitor C ST - Share storing the corresponding potential and sub-pixel electrode V " C also has a corresponding potential, and the share area displays image data accordingly. That is, the potential of the sub-pixel electrode V personallyC can pull down the potential of the sub-pixel electrode V dislikeB, or the potential of the sub-pixel electrode V subjectC can Pull-up sub-pixel electrode
  • V B The potential of V B .
  • the capacitor C-A is electrically connected to the Mam region and the Sub region to couple the potentials of the Main region and the Sub region.
  • the capacitor C_V is electrically connected between the sub-pixel electrode V-A of the Main region and a sub-pixel electrode VB of the Sub region, and the potential of the sub-pixel electrode V-A is divided by the capacitance. Pressure, and then sub-pixel electrode of Sub area
  • V B is equal to the difference between the sub-pixel electrode V-A and the capacitance partial pressure.
  • the Sub area displays image data accordingly.
  • the switching element TFT_A is turned on according to the scan signal, so that the data signal on the data line Data ji is transferred to the storage capacitor C ST — Main via the switching element TFT_A.
  • the storage capacitor C ST — Main stores the corresponding potential according to the charging of the data signal, so that the sub-pixel electrode V_ A has a corresponding potential accordingly.
  • this ⁇ Su zone has a certain voltage difference AV with the Main zone.
  • the scan line Gate ji+ transmits a scan signal (output high level) between ⁇ 1 and t2
  • the switching element TFT_B is turned on according to the scan signal, so that the sub-pixel electrode V_B is transmitted via the switching element TFT-C
  • the storage capacitor Csi_Share the storage capacitor C ST _ Shar e is charged to store the corresponding potential, so that the sub-pixel electrode V-C has a corresponding potential accordingly.
  • the voltages of the Share area and the Sub area are the same, and both form the same voltage difference ⁇ with the Main area.
  • the scan line Gate 11 transmits the scan line signal switch between the times t3 and t4.
  • the element TFT_A is turned on according to the scan signal, so that the data signal on the data line Data__n is transferred to the storage capacitor C ST _M:ai n via the switching element TFT_A, and the storage capacitor C ST _Mai n stores the corresponding potential according to the charging of the data signal, so that The sub-pixel electrode V-A accordingly has a corresponding potential.
  • this ⁇ Su Su zone has a certain voltage difference ⁇ with the Main zone.
  • the Share area is first formed into a black area by inserting black, and then the scanning signal (Gate signal) of the area is turned off to keep it in a dark state, thus forming a 3D FPR display.
  • the wider spacing, and finally use the capacitance C leverage A to charge the difference between the Mam area and the Sub area to achieve the 3D LCS display effect.
  • the switching element TFT_A is turned on according to the scan signal, so that the data signal on the data line Data ji is transferred to the storage capacitor C ST — Main via the switching element TFT—A, and the storage capacitor C ST — Main is The corresponding potential is stored according to the charging of the data signal, so that the sub-pixel electrode V-A has a corresponding potential accordingly.
  • this ⁇ Su Su zone has a certain voltage difference ⁇ with the Main zone.
  • the trace Gate ji transmits the scan line signal between times t3 and t4, the switch TFT _A element turned on according to the scan signal, a data signal on the data line Data- TI TFT- a transmitted via the switching element to the storage capacitor C ST - Mai storage capacitor C ST - Main charged according to the data signals stored in the corresponding level, which The sub-pixel electrode V-A accordingly has a corresponding potential.
  • the present invention adopts a pixel structure of 12 domains of the 3 areas (Main area, Sub area, and Share area), so that in the 2D display, the Main area and the Sub area are charged due to the function of connecting the capacitances of the Main area and the Sub area. Difference, and then use the Share area to lower the potential of the Sub area, achieving a low color shift effect of 2D.
  • the 3D display close the Share area to form a 3D FP: R_ display the required wide spacing, and then use the capacitance connecting the Main area and the Sub area to charge the difference between the Mam area and the Sub area to achieve a low color shift effect of 3D. .
  • 2D and 3D compatible display is realized under the condition of ensuring 2D display transmittance, and both 2D and 3D have low color shift effect, and the display effect is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示面板及其中像素结构以及驱动方法。像素结构包括多个子像素，每个子像素包括：第一显示区，配置以接收第一扫描线的扫描信号，进而接收一数据线上的数据信号而具有第一电位；第二显示区，配置以接收来自第一显示区的第一电位而具有第二电位；第三显示区，配置以接收与第一扫描线相邻的第二扫描线的扫描信号，进而接收来自第二显示区的第二电位而具有第三电位；电容，电性连接第一显示区和第二显示区，其中第一显示区的第一电位通过电容减少。能够在保证2D显示穿透率的条件下，实现2D和3D兼容显示，且使得2D和3D都具有低色偏效果，提高了显示效果。

Description

显示面板及其中像素结构以及驱动方法
技术领域 本发明是有关于一种液晶显示器，且特别是有关于一种显示面板及其中像素结构以及 驱动方法。 背景技术
近年来， 随着薄型化的显示趋势， 液晶显示器 （Liquid Crystal Display, 简称 LCD) 已广泛使用在各种电子产品的应用中， 例如手机、 笔记本计算机以及彩色电视机等。
垂直配向型液晶显示器 (Vertical Alignment Liquid Crystal Display, 简称 VA-LCD) 在目前的显示器产品中应用较为广泛， 16.7M 色彩和大可视角度是它最为明显的技术特 点。然而， 由于在不同视角下所观察到的液晶指向不同， 这样会导致在大视角下观察到的 颜色失真， 因此， 为了改善大视角颜色失真的情况， 在液晶像素设计时， 一般将一个子像 素分成如图 1所示的两部分 8畴 （domam) 的结构。 其中一部分为主 （Main) 区， 另一 部分为分 （Sub) 区， 然后， 通过控制两区电压来改善大视角失真， 这种方式被称为低色 偏 (Low Color Shift, 简称 LCS) 设计。
3D LCD是一种新型的显示潮流， 薄膜交错相位差带式 （Film Pattern Retarder, 简称 FPR) 为 3D显示的主流技术之一， 该技术是通过左右眼看到不同行的画面来实现 3D效 果。 为了避免 3D的串扰（Cross- talk)现象， 传统的 3D FPR像素 （p«el)设计需要将上 T行像素间的遮光距离设计得要适当大一些， 但这会影响 2D条件下的穿透率。 而常规的 LCS设计将像素分为两个子分区，即 Main区和 Sub区，也使得无法在 3D模式下实现 LCS 效果。 因此， 如何解决上述问题， 以增进液晶显示器的 2D与 3D的兼容性和低色偏显示 效果， 乃业界所致力的课题之一。
发明内容
本发明所要解决的技术问题之一是需要提供一种显示面板的像素结构，该像素结构能 够有效地增进液晶显示器的 2D和 3D的兼容性，以及提高 2D显示和 3D显示的低色偏显 示效果。 另外还提供了包括该像素结构的显示面板和显示面板的驱动方法。
1 ) 为了解决上述技术问题， 本发明提供了一种像素结构， 包括： 多个子像素， 每个 子像素包括： 第一显示区， 配置以接收第一扫描线的扫描信号， 进而接收一数据线上的数 据信号而具有第一电位；第二显示区，配置以接收来自第一显示区的第一电位而具有第二 电位； 第三显示区， 配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号， 进而接 收来自所述第二显示区的第二电位而具有第三电位； 电容， 电性连接该第一显示区和该第 二显示区， 其中， 该第一显示区的第一电位通过该电容减少。
2) 在本发明的第 1 ) 项的一个优选实施方式中， 第一显示区和第三显示区均包括开 关元件， 所述开关元件包括一栅极、 一第一源 /漏极以及一第二源 /漏极， 其中， 该第一显示区的栅极电连接所述第一扫描线， 该第一显示区的第一源/漏极电 性连接第一显示区的第一子像素电极， 该第一显示区的第二源 /漏极电性连接一数据线； 该第三显示区的櫥极电连接与所述第一扫描线相邻的第二扫描线，该第三显示区的第 一源 Z漏极电性连接第三显示区的第三子像素电极， 该第三显示区的第二源 /漏极电性连接 第二显示区的第二子像素电极。
3 )在本发明的第 1 )项或第 2)项中的一个优选实施方式中， 所述电容电性连接第一 显示区的第一子像素电极和第二显示区的第二子像素电极。
4) 根据本发明的另一方面， 还提供了一种显示面板， 包括： 多条数据线； 多条扫描 线， 与所述数据线交错配置形成多个子像素区； 多个子像素， 配置与所述子像素区内， 每 个子像素中包括： 第一显示区， 配置以接收第一扫描线的扫描信号， 进而接收一数据线上 的数据信号而具有第一电位；第二显示区，配置以接收来自第一显示区的第一电位而具有 第二电位； 第三显示区， 配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号， 进 而接收来自所述第二显示区的第二电位而具有第≡电位； 电容， 电性连接该第一显示区和 该第二显示区， 其中， 该第二显示区的第二电位通过该电容减少。
5 ) 在本发明的第 4) 项的一个优选实施方式中， 第一显示区和第 _三显示区均包括幵 关元件， 所述幵关元件包括一栅极、 一第一源 /漏极以及一第二源 /漏极， 其中， 该第一显示区櫥极电连接所述第一扫描线， 该第一显示区的第一源 /漏极电性 连接第一显示区的第一子像素电极，该第一显示区的第二源 /漏极分别电性连接一数据线； 该第三显示区的栅极电连接与所述第一扫描线相邻的第二扫描线，该第三显示区的第 一源 /漏极电性连接第三显示区的第三子像素电极， 该第三显示区的第二源 /漏极电性连接 第二显示区的子像素电极。
6)在本发明的第 4)项或第 5 )项中的一个优选实施方式中， 所述电容电性连接第 - - 显示区的第一子像素电极和第二显示区的第二子像素电极。
7) 根据本发明的另一方面， 还提供了一种显示面板的驱动方法， 该显示面板包括多 条数据线、多条扫描线以及多个子像素，所述数据线与所述扫描线交错配置以形成多个子 像素区， 所述子像素配置与所述子像素区内， 每个子像素包括第一显示区、 第二显示区、 第三显示区和 ·电容， 该电容电性连接该第一显示区和该第二显示区， 该方法包括- 在二维显示阶段的正半周期间， 在同 - 刻,通过所述数据线中的一数据线传送一数据信号至该第一显示区而具有第 一电位，通过该电容拉降该第一显示区的电位而使得第二显示区具有第二电位，所述第一 电位与第二电位具有电位差； 在下一时刻，通过与该第二显示区电连接的第三显示区拉降该第二电位，使得该第二 电位和第:三显示区的电位与所述第一电位形成电压差。
8) 在本发明的第 7) 项的一个优选实施方式中， 进一步包括； 在二维显示阶段的负半周期间， 在同一时刻,通过所述数据线中的一数据线传送一数据信号至该第一显示区而具有第 一电位，通过该电容拉升该第一显示区的电位而使得第二显示区具有第二电位，所述第一 电位与第二电位具有设定电位差；
在下一 ^刻，通过与该第二显示区电连接的第 显示区拉升该第二电位，使得该第二 电位和第三显示区的电位与所述第一电位形成电压差。
9) 根据本发明的另一方面， 还提供了一种显示面板的驱动方法， 该显示面板包括多 条数据线、多条扫描线以及多个子像素，所述数据线与所述扫描线交错配置以形成多个子 像素区， 所述子像素配置与所述子像素区内， 每个子像素包括第一显示区、 第二显示区、 第:三显示区和一电容， 该电容电性连接该第一显示区和该第二显示区， 该方法包括- 在三维显示阶段， 预先将所述第三显示区形成黑色区域， 切断第三显示区的电位； 在正半周期间，在同一时刻，通过所述数据线中的一数据线传送一数据信号至该第 - - 显示区而具有第一电位，通过该电容拉降该第一显示区的电位而使得第二显示区具有第二 电位， 所述第一电位与所述第二电位具有电位差。
10)在本发明的第 9)项的一个优选实施方式中， 在负半周期间， 在同一时亥 通过 所述数据线中的一数据线传送一数据信号至该第一显示区而具有第一电位，通过该电容拉 升该第一显示区的电位而使得第二显示区具有第二电位，所述第一电位与所述第二电位具 有电位差。
11 )在本发明的第 9)项或第 10)项中的一个优选实施方式中， 利用插黑方式将所述 第-三显示区形成黑色区域。
与现有技术相比， 本发明的一个或多个实施例可以具有如下优点- 本发明通过采用 3区（Main区、 Sub区和 Share区） 12畴的像素结构， 使得在 2D显 示的时候， 由于连接 Main区和 Sub区的电容的作用， 会使 Main区和 Sub区充电有差异， 再利用 Share区将 Sub区的电位拉低， 实现了 2D的低色偏效果。 在 3D显示的时候， 关 闭 Share区， 形成 3D FPR显示所需的较宽间距， 然后利用连接 Mam区和 Sub区的电容 对 Mam区和 SiA区充电差异， 实现 3D的低色偏效果。 这样， 在保证 2D显示穿透率的 条件 T, 实现了 2D和 3D兼容显示， 且使得 2D和 3D都具有低色偏效果， 提高了显示效 果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显 而易见， 或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要 求 以及 ϋ图中所特别指出的结构来实现和获得。 t图说明
^图用来提供对本发明的进一步理解，并且构成说明书的 ·部分，与本发明的实施例 共同用于解释本发明， 并不构成对本发明的限制。 在附图中- 图 1是现有技术中的子像素的结钩示意图；
图 2是根据本发明一实施例的显示面板的结构示意图；
图 3是根据本发明一实施例的子像素的结构示意图；
图 4是根据图 3所示的子像素的等效电路示意图；
图 5 (a) 和 （b) 分别是根据图 4所示的子像素的等效电路在 2D显示和 3D显示时 子像素电极所具电位的变化示意图；
图 6是如图 3所示的子像素在 3D显示时的像素显示示意图。 具体实施方式
为使本发明的目的、技术方案和优点更加清楚， 以下结合附图对本发明作进一歩地详 细说明。
请参考图 2， 图 2是根据本发明一实施例的显示面板的结构示意图。 该显示面板包括 影像显示区 100、 源极驱动器 200以及栅极驱动器 300。 影像显示区 100包括由多条数据 线（也可称为资料线， 如图所示的 N条数据线 DL1〜DLN) 与多条扫描线（也可称为闹极 线， 如图所示的 M条 描线 GL1〜GLM)交错配置形成的阵列以及多个像素结构 110。源 极驱动器 200通过与其耦接的多条数据线将所提供的数据信号传输至影像显示区 100中。 栅极驱动器 300 通过与其耦接的多条扫描线将所提供的扫描信号传输至影像显示区 100 中。
需要说明的是，本文中涉及到的"像素结构"包括多个子像素， 且各个子像素被分别配 置在由多条数据线和多条扫描线交错形成的多个子像素区中。 在该实施^中， 所谓"子像 素"可以为红色（R)子像素、 绿色（G)子像素或蓝色（B)子像素等不同颜色的子像素。
请参考图 3， 图 3是根据本发明一实施例的子像素的结构示意图。 该子像素应用于图 2所示的显示面板中。 如图 3所示， 该子像素包括第一显示区 （&称为 Mam区） 、 第二 显示区 （也称为 Sub区） 和第三显示区 （也称为 Share区） 。 Main区配置以接收第一扫 描线的扫描信号， 进而接收一数据线上的数据信号而具有第一电位； Sub区配置以接收来 自第一显示区的第一电位而具有第二电位； Share区配置以接收与第一 描线相邻的第二 扫描线的扫描信号， 进而接收来自 Sub区的第二电位而具有第：三电位。
各个区中分别包含多个畴 （domain) , 如图所示， 每个区被划分为四个畴， 其中， Data n用于向 Main区发送信号以控制 Main区， Gate n控制 Main区和 Sub区， Gate _ n+1 控制 Share区。
请同时参照图 3及图 4, 来说明该子像素的整个结构组成。 图 4是根据图 3所示的子 像素的等效电路示意图。子像素包括幵关元件（TFT— A、 TFT— B和 TFT— C)、电容（C— A)、 存储电容（CST__ Main、 CsT„Sub和 CST— Share)以及液晶电容（Ci.c— Main、 CLQ..Sub和 CLC- ... Share) 。 开关元件 TFT_ A、 TFT_ B和 TFT C均优选以薄膜晶体管刺作而成。
另外， 图 4所示的 CF— Com是指液晶显示的上板基准电位， 而 A— com是指下板存在 电容的基准电位， 通常这两个电位是一致的， 可以统称为共同电极 VCOM。
以 Main区而言，开关元件 TFT— A电性连接于数据线 Data__n和一子像素电极 V— A之 间， 且其控制端 （極极） 电性连接扫描线 Gateji, 存储电容 CST_M:am则电性连接于子像 素电极 V_A与一共同电极 A— com之间，液晶电容 Ct.c„ Mam电性连接于子像素电极 V_A 与一共同电极 CF _.com之间。 当幵关元件 TFT— A幵启时， 数据线 Dataji上的数据信号经 由开关元件 TFT— A传送至存储电容 CST— Main, 存储电容 CST— Main则根据数据信号充电 而存储相应的电位， 基于此， 子像素电极 V— A也具有相对应的电位， Main区依据此显示 影像数据。
对于 Share区来说， 开关元件 TFT— B电性连接于子像素电极 VJB和子像素电极 V—C 之间，其控制端电性连接扫描线 Gate__n÷l , 而存储电容 CST__Share则电性连接于子像素电 极 V— C与一共同电极 A— com之间， 液晶电容 C^— Share电性连接于子像素电极 V— C与 一共同电极 CF— com之间。 当开关元件 TFT— B开启时， 子像素电极 V— B的电位由幵关元 件 TFT— B传送至存储电容 CST— Share, 存储电容 CST— Share存储相应的电位， 且子像素电 极 V„C也具有相应的电位， Share区依此显示影像数据。 也就是说， 子像素电极 V„C的 电位能够拉降子像素电极 V„B的电位，或是子像素电极 V„C的电位能够拉升子像素电极
V B的电位。
其次， 电容 C— A电性连接 Mam区和 Sub区， 借以耦合 Main区和 Sub区的电位。 在 本实施例中， 电容 C— V电性连接于 Main区的子像素电极 V— A与 Sub区的一子像素电极 V B之间， 通过该电容将子像素电极 V— A的电位迸行分压， 进而 Sub 区的子像素电极
V B的电位等于子像素电极 V— A和电容分压的差值。 Sub区依此显示影像数据。
下面参考图 5 (a) 和 (b) 分别说明在 2D显示和 3D显示时的各个区的具体驱动情 况以及子像素点电极所具电位的变化情况。 然， 图 5 (a) 和 （b) 仅为示倒而巳， 并非用 以限定本发明， 亦即在不脱离本发明的精神和范围内， 子像素电极 V„A、 V„B、 V _ C的 电位变化可依据实际需求有所调整， 而图 5 ( a) 和 （b ) 所示的子像素电极 V„A、 V„B、 V .C;亦可概括地分别泛指 Main区、 Sub区和 Share区的电位变化。
在迸行 2D显示时， 概述地说是， ώ于连接 Main区和 Sub区的电容 C— A的作用会使 Main区和 Sub区充电有差异， 再利用 Share区将 Sub区的电位拉低， 造成 Sub区和 Share 区这两区的电位与 Main区形成一定的差异 ΔΥ, 实现 2D的 LCS显示效果。
具体地， 请同时参照图 4和图 5 ( a) , 在正半周 （即极性反转中的正极性反转， 数 据信号电位大于共同电极 VCOM的电位） 期间， 当扫描线 Gate—II在 t0和 tl之间传输扫 描信号（输出高电平）时， 幵关元件 TFT— A根据扫描信号开启， 使得数据线 Data ji上的 数据信号经由开关元件 TFT— A传送至存储电容 CST— Main, 存储电容 CST— Main则根据数 据信号充电而存储相应的电位， 致使子像素电极 V_ A据此具有相对应的电位。
然后，由于电容 C— A的耦合分压作 ffl ,使得与其电性连接的 Sub区的子像素电极 V— B 充电而存储相应的电位。 容易理解的是， 此^ Su 区与 Main区具有一定的电压差 AV。
接着， 当扫描线 Gate ji+ 在^间 tl和 t2之间传送扫描信号 （输出高电平） 时， 开 关元件 TFT— B根据扫描信号开启， 使得子像素电极 V—B经由开关元件 TFT— C传送至存 储电容 Csi—Share , 存储电容 CST_ Share则充电而存储相应的电位， 致使子像素电极 V—C 据此具有相对应的电位。 此时 Share区与 Sub区的电压一致， 均与 Main区形成相同的电 压差 Δν。
相反地，于负半周（即极性反转中的负极性反转，数据信号电位小于共同电极 VCOM 的电位）期间， 当扫描线 Gate— 11在^间 t3和 t4之间传送扫描线信号 开关元件 TFT _A 根据扫描信号开启，使得数据线 Data__n上的数据信号经由开关元件 TFT _A传送至存储电 容 CST_M:ain， 存储电容 CST_Main则根据数据信号充电而存储相应的电位， 致使子像素电 极 V— A据此具有相对应的电位。
然后，由于电容 C— A的耦合分压诈用，使得与其电性连接的 Sub区的子像素电极 V— B 充电而存储相应的电位。 容易理解的是， 此^ t Su 区与 Main区具有一定的电压差 ΔΥ。
接着， 当扫描线 Gate— T1+1在时间 ΐ4和 t5之间传送扫描信号时， 幵关元件 TFT— B根 据扫描信号开启，使得子像素电极 V— B经由开关元件 TFT— B传送至存储电容 CST— Share, 存储电容 CST— Share则充电而存储相应的电位， 致使子像素电极 V— C据此具有相对应的 电位。 此时 Share区与 Sub区的电压一致， 均与！ Viaiii区形成相同的电压差 Δν。 如此一来， 无论在正极性反转或负极性反转的操作， Mam区与 Sub区和 Share区之 间有显著的电位差异， 并且 Sub区与 Share区之间的电位具有延迟， 使得这 个区所显示 的影像彼此间能够有较为显著的区别， 因此能够有效地解决在 2D显示时显示器具有色偏 的
在进行 3D显示时， 概述地说是， 首先利用插黑的方式将 Share区形成黑色区域， 然 后关闭该区的扫描信号 （Gate信号） , 使其保持暗态， 这样形成了 3D FPR显示所需的较 宽间距， 最后利用电容 C„ A对 Mam区和 Sub区充电差异， 实现 3D的 LCS显示效果。
由于事先使 ^插黑的方式将 Share区形成了黒色区域， 并且关闭了该区的扫描信号， 因而形成了 3D— FPR显示所需的较宽间距， 如图 6所示。
具体地， 请参照图 4和图 5 (b) ， 在正半周 （即极性反转中的正极性反转， 数据信 号电位大于共同电极 VCOM的电位） 期间， 当扫描线 Gateji在 t0和 ti之间传输扫描信 号时， 开关元件 TFT— A根据扫描信号幵启， 使得数据线 Data ji上的数据信号经由幵关元 件 TFT— A传送至存储电容 CST— Main, 存储电容 CST— Main则根据数据信号充电而存储相 应的电位， 致使子像素电极 V— A据此具有相对应的电位。
然后，由于电容 C_A的耦合分压诈 ，使得与其电性连接的 Sub区的子像素电极 VJ3 充电而存储相应的电位。 容易理解的是， 此^ t Su 区与 Main区具有一定的电压差 ΔΥ。
接着， 当扫描线 Gate— T1+1在时间 tl和 t2之间传送扫描信号时， 由于关闭了 Share区 的扫描信号， 因此该区的电极 V— C的电位与共同电极 VCOM的相同， 视为 0。
相反地， 于负半周（即极性反转中的负极性反转，数据信号电位小于共同电极 VCOM 的电位）期间， 当 描线 Gate ji在时间 t3和 t4之间传送扫描线信号时， 开关元件 TFT _A 根据扫描信号开启，使得数据线 Data— TI上的数据信号经由开关元件 TFT— A传送至存储电 容 CST— Mai 存储电容 CST— Main则根据数据信号充电而存储相应的电位， 致使子像素电 极 V— A据此具有相对应的电位。
然后，由于电容 C_ A的耦合分压诈用，使得与其电性连接的 Sub区的子像素电极 V„B 充电而存储相应的电位》 容易理解的是， 此时 Sub区与 Main区具有一定的电压差 ΔΥ。
接着， 当扫描线 Gate jr l在时间 t'4和 t5之间传送扫描信号时， 由于关闭了 Share区 的扫描信号， 因此该区的电极 V— C的电位与共同电极 VCOM的相同， 视为 0。
如此一来， 无论在正极性反转或负极性反转的操作， Mam区和 Sub区之间有显著的 电位差异，使得这两个区所显示的影像彼此间能够有较为显著的区别， 因此能够有效地解 决在 3D显示时显示器具有色偏的问题。
本发明通过采用 3区（Main区、 Sub区和 Share区） 12畴的像素结构， 使得在 2D显 示的时候， 由于连接 Main区和 Sub区的电容的作用， 会使 Main区和 Sub区充电有差异， 再利用 Share区将 Sub区的电位拉低， 实现了 2D的低色偏效果。 在 3D显示的时候， 关 闭 Share区， 形成 3D FP:R_显示所需的较宽间距， 然后利用连接 Main区和 Sub区的电容 对 Mam区和 Sub区充电差异， 实现 3D的低色偏效果。 这样， 在保证 2D显示穿透率的 条件下， 实现了 2D和 3D兼容显示， 且使得 2D和 3D都具有低色偏效果， 提高了显示效 果。
以上所述， 仅为本发明较佳的具体实施方式， 但本发明的保沪范圈并不局限于此， 任 何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖 在本发明的保护范围之内。 因此， 本发明的保护范围应该以权利要求的保护范围为准。

Claims

权利要求书
1、 一种像素结构， 包括：
多个子像素， 每个子像素包括：
第一显示区，配置以接收第一扫描线的扫描信号，进而接收一数据线上的数据信号而 具有第一电位；
第二显示区， 配置以接收来自第一显示区的第一电位而具有第二电位；
第三显示区，配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号，迸而接收 来自所述第二显示区的第二电位而具有第 电位；
电容， 电性连接该第一显示区和该第二显示区， 其中，
该第一显示区的第一电位通过该电容减少。
2、 根据权利要求〗所述的像素结构， 其中， 第一显示区和第 Ξ:显示区均包括开关元 件， 所述开关元件包括一櫥极、 一第一源 /漏极以及一第二源 /漏极，
其中， 该第一显示区的栅极电连接所述第一扫描线， 该第一显示区的第一源/漏极电 性连接第一显示区的第一子像素电极， 该第一显示区的第二源 /漏极电性连接一数据线； 该第三显示区的栅极电连接与所述第一扫描线相邻的第二扫描线，该第三显示区的第 一源 /漏极电性连接第三显示区的第三子像素电极， 该第三显示区的第二源 /漏极电性连接 第二显示区的第二子像素电极。
3、 根据权利要求 2所述的像素结构， 其中，
所述电容电性连接第一显示区的第一子像素电极和第二显示区的第二子像素电极。
4、 一种显示面板， 包括：
多条数据线- 多条扫描线， 与所述数据线交错配置形成多个子像素区；
多个子像素， 配置与所述子像素区内， 每个子像素中包括- 第一显示区，配置以接收第一 描线的 描信号，进而接收一数据线上的数据信号而 具有第一电位；
第二显示区， 配置以接收来自第一显示区的第一电位而具有第二电位；
第三显示区，配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号，进而接收 来自所述第二显示区的第二电位而具有第≡电位；
电容， 电性连接该第一显示区和该第二显示区， 其中，
该第二显示区的第二电位通过该电容减少。
5、 根据权利要求 4所述的显示面板， 其中， 第一显示区和第三显示区均包括开关元 件， 所述开关元件包括一櫥极、 一第一源 /漏极以及一第二源 /漏极，
其中， 该第一显示区櫥极电连接所述第一扫描线， 该第一显示区的第一源 /漏极电性 连接第一显示区的第一子像素电极，该第一显示区的第二源 /漏极分别电性连接一数据线； 该第 Ξ:显示区的櫥极电连接与所述第一扫描线相邻的第二扫描线，该第 _三显示区的第 一源 /漏极电性连接第≡显示区的第 Ξ:子像素电极， 该第 显示区的第二源 /漏极电性连接 第二显示区的子像素电极。
6、 根据权利要求 5所述的显示面板， 其中，
所述电容电性连接第一显示区的第一子像素电极和第二显示区的第二子像素电极。
7、 一种显示面板的驱动方法， 该显示面板包括多条数据线、 多条扫描线以及多个子 像素，所述数据线与所述扫描线交错配置以形成多个子像素区，所述子像素配置与所述子 像素区内， 每个子像素包括第一显示区、第二显示区、 第三显示区和一电容， 该电容电性 连接该第一显示区和该第二显示区， 该方法包括：
在二维显示阶段的正半周期间，
在同一时刻，通过所述数据线中的一数据线传送一数据信号至该第一显示区而具有第 一电位，通过该电容拉降该第一显示区的电位而使得第二显示区具有第二电位，所述第一 电位与第二电位具有电位差；
在下一时刻，通过与该第二显示区电连接的第:三显示区拉降该第二电位，使得该第二 电位和第:三显示区的电位与所述第一电位形成电压差。
8、 根据权利要求 7所述的驱动方法， 其中， 进一步包括- 在二维显示阶段的负半周期间，
在同一时刻,通过所述数据线中的一数据线传送一数据信号至该第一显示区而具有第 一电位，通过该电容拉升该第一显示区的电位而使得第二显示区具有第二电位，所述第一 电位与第二电位具有设定电位差；
在下一 刻，通过与该第二显示区电连接的第三显示区拉升该第二电位，使得该第二 电位和第三显示区的电位与所述第一电位形成电压差。
9、 一种显示面板的驱动方法， 该显示面板包括多条数据线、 多条扫描线以及多个子 像素，所述数据线与所述扫描线交错配置以形成多个子像素区，所述子像素配置与所述子 像素区内， 每个子像素包括第一显示区、第二显示区、第三显示区和一电容， 该电容电性 连接该第一显示区和该第二显示区， 该方法包括- 在:三维显示阶段， 预先将所述第 Ξ:显示区形成黑色区域， 切断第三显示区的电位： 在正半周期间，在同一时刻，通过所述数据线中的一数据线传送一数据信号至该第一 显示区而具有第一电位,通过该电容拉降该第一显示区的电位而使得第二显示区具有第二 电位， 所述第一电位与所述第二电位具有电位差。
10、 根据权利要求 9所述的驱动方法， 其中，
在负半周期间，在同一时刻，通过所述数据线中的一数据线传送一数据信号至该第 - - 显示区而具有第一电位，通过该电容拉升该第一显示区的电位而使得第二显示区具有第二 电位， 所述第一电位与所述第二电位具有电位差。
11、 根据权利要求 9所述的驱动方法， 其中，
利 ^插黑方式将所述第三显示区形成黑色区域。
PCT/CN2014/071662 2013-11-21 2014-01-28 显示面板及其中像素结构以及驱动方法 Ceased WO2015074345A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/342,297 US20150138169A1 (en) 2013-11-21 2014-01-28 Display panel, pixel structure therein and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310594380.1A CN103605223B (zh) 2013-11-21 2013-11-21 显示面板及其中像素结构以及驱动方法
CN201310594380.1 2013-11-21

Publications (1)

Publication Number Publication Date
WO2015074345A1 true WO2015074345A1 (zh) 2015-05-28

Family

ID=50123463

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/071662 Ceased WO2015074345A1 (zh) 2013-11-21 2014-01-28 显示面板及其中像素结构以及驱动方法

Country Status (2)

Country Link
CN (1) CN103605223B (zh)
WO (1) WO2015074345A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483792B (zh) * 2014-12-26 2017-04-12 深圳市华星光电技术有限公司 阵列基板及显示装置
CN105280150B (zh) * 2015-11-13 2017-09-01 深圳市华星光电技术有限公司 像素驱动电路、阵列基板及液晶面板
CN109254453A (zh) * 2018-11-12 2019-01-22 成都中电熊猫显示科技有限公司 液晶显示面板、显示装置及彩膜基板的制造方法
CN113406831B (zh) * 2021-06-21 2022-11-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN116206575A (zh) * 2023-03-13 2023-06-02 长沙惠科光电有限公司 像素驱动电路、像素结构及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136983A1 (en) * 2006-12-12 2008-06-12 Industrial Technology Research Institute Pixel structure of display device and method for driving the same
US20090244467A1 (en) * 2008-03-27 2009-10-01 Epson Imaging Devices Corporation Liquid crystal display device and electronic apparatus
CN102566177A (zh) * 2011-11-18 2012-07-11 友达光电股份有限公司 显示面板及其中像素结构以及显示面板中的驱动方法
CN102621757A (zh) * 2012-04-06 2012-08-01 友达光电（苏州）有限公司 像素结构及显示面板
CN103091887A (zh) * 2011-11-01 2013-05-08 财团法人工业技术研究院 像素结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298238B (zh) * 2011-08-19 2013-03-27 深圳市华星光电技术有限公司 液晶显示器
CN102707527B (zh) * 2012-06-13 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136983A1 (en) * 2006-12-12 2008-06-12 Industrial Technology Research Institute Pixel structure of display device and method for driving the same
US20090244467A1 (en) * 2008-03-27 2009-10-01 Epson Imaging Devices Corporation Liquid crystal display device and electronic apparatus
CN103091887A (zh) * 2011-11-01 2013-05-08 财团法人工业技术研究院 像素结构
CN102566177A (zh) * 2011-11-18 2012-07-11 友达光电股份有限公司 显示面板及其中像素结构以及显示面板中的驱动方法
CN102621757A (zh) * 2012-04-06 2012-08-01 友达光电（苏州）有限公司 像素结构及显示面板

Also Published As

Publication number Publication date
CN103605223A (zh) 2014-02-26
CN103605223B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI460517B (zh) 顯示面板及其中畫素結構以及顯示面板中之驅動方法
JP6360892B2 (ja) アレイ基板及び液晶表示装置
WO2016065748A1 (zh) 显示面板及其中像素结构和驱动方法
US10629145B2 (en) Array substrate for lowering switch frequency of drive polarity in data lines
CN102231256B (zh) 显示子像素电路及使用其的平面显示面板
KR101906924B1 (ko) 액정표시장치 및 이의 화소 구동방법
CN104680998B (zh) 一种源极驱动器及液晶显示装置
TWI450007B (zh) 畫素結構
JP2017504055A (ja) アレイ基板及び液晶表示パネル並びにその駆動方法
KR101764553B1 (ko) 어레이 기판 및 액정 디스플레이 패널
CN101312014A (zh) 液晶显示装置及其驱动方法
CN105629609A (zh) 阵列基板、液晶显示装置及液晶显示装置的驱动方法
US20160125825A1 (en) Display panel, and pixel structure and driving method thereof
TW201931090A (zh) 顯示裝置
WO2015074345A1 (zh) 显示面板及其中像素结构以及驱动方法
CN107490884A (zh) 选择器、阵列基板和液晶显示装置及驱动方法
TWI405014B (zh) 液晶顯示器及其驅動方法
CN104464680A (zh) 一种阵列基板和显示装置
CN106094382B (zh) 显示面板、显示装置及其驱动方法
CN104240671B (zh) 像素电路及其控制方法与具有该电路的显示设备
US20170229077A1 (en) Liquid crystal display panel and electronic device adopting liquid crystal display panel thereof
WO2015074346A1 (zh) 显示面板及其中像素结构以及驱动方法
CN108873531B (zh) 阵列基板及其驱动方法、液晶显示装置
CN103531164A (zh) 立体显示器与驱动方法
CN103268048B (zh) 一种阵列基板、显示装置及驱动方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14342297

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14864656

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14864656

Country of ref document: EP

Kind code of ref document: A1