WO2015012017A1 - 窒化物半導体発光素子及びその製造方法 - Google Patents

窒化物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2015012017A1
WO2015012017A1 PCT/JP2014/065906 JP2014065906W WO2015012017A1 WO 2015012017 A1 WO2015012017 A1 WO 2015012017A1 JP 2014065906 W JP2014065906 W JP 2014065906W WO 2015012017 A1 WO2015012017 A1 WO 2015012017A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
type
barrier layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/065906
Other languages
English (en)
French (fr)
Inventor
月原　政志
晃平 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to KR1020157034271A priority Critical patent/KR101692181B1/ko
Priority to US14/906,704 priority patent/US20160163928A1/en
Publication of WO2015012017A1 publication Critical patent/WO2015012017A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H10H20/8252—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Definitions

  • the present invention provides a nitride layer having a light emitting layer in which a well layer made of a nitride semiconductor and a barrier layer made of a nitride semiconductor are alternately stacked between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • the present invention relates to a semiconductor light emitting device and a method for manufacturing the same.
  • nitride semiconductors are used and developed for various light emitting devices such as LEDs (light emitting diodes) and LDs (laser diodes) (see, for example, Patent Documents 1 and 2). Recently, development as an element that emits ultraviolet light or light having a shorter wavelength is being promoted.
  • a nitride semiconductor light-emitting device has a well layer made of a nitride semiconductor and a barrier layer made of a nitride semiconductor alternately stacked between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • a structure having a light emitting layer is adopted.
  • Patent Documents 1 and 2 both describe characteristics relating to the structure of the light emitting layer.
  • an outermost barrier layer adjacent to the p-type nitride semiconductor layer that is, a final barrier layer (also referred to as a “last barrier layer”) does not include an n-type impurity.
  • a final barrier layer also referred to as a “last barrier layer”
  • Patent Document 2 discloses a configuration in which the well layer is undoped and the barrier layer is doped with n-type impurities. At least the last well layer is undoped, and the last barrier layer, that is, the final barrier layer, is doped with n-type impurities. There is a disclosed configuration for doping, and according to such a configuration, there is a description that a laser element with a low threshold current density and a long lifetime can be realized.
  • the barrier layer is doped with an n-type impurity, the carrier concentration of the well layer is increased, so that the threshold value is lowered.
  • the barrier layer is intentionally doped with a p-type impurity, it tends to be difficult to decrease.
  • the barrier layer is preferably doped only with n-type impurities, and further, when the barrier layer is doped with n-type impurities, the carrier concentration of the well layer increases, so that the electrons due to the quantum Stark effect of the piezoelectric effect due to strain
  • doping the well layer with impurities tends to deteriorate the crystallinity, increase carrier scattering, and increase the threshold.
  • the quantum well structure preferably ends on the side adjacent to the p-side nitride semiconductor layer with a barrier layer.
  • the multi-quantum well structure tends to have a lower threshold value when it ends with the barrier layer than when it ends with the well layer. Further, when the last well layer is undoped and the barrier layer is doped with n-type impurities, the threshold value further increases. The reason for this is not clear, but in the case of a nitride semiconductor, the effective mass of holes is large, and the holes injected into the active layer are localized on the p-layer side, and only the well layer on the p-layer side Therefore, the well layer close to the n-layer side does not contribute much to light emission, and the well layer close to the p-layer side contributes more to light emission. It is inferred that efficiency is most improved when the closest well layer is undoped and the barrier layer is doped with n-type impurities.
  • Patent Documents 1 and 2 disclose the contents of the structure of the light emitting layer for the purpose of improving the device life, but the contents are incompatible with both documents. That is, Patent Document 1 describes that the final barrier layer does not contain n-type impurities, while Patent Document 2 discloses that the final well layer is undoped and the final barrier layer contains n-type impurities. It is stated that it is included.
  • the final barrier layer is formed under predetermined conditions based on the earnest research of the present inventors, it has an excellent lifetime while achieving higher luminous efficiency than the nitride semiconductor light emitting devices disclosed in Patent Documents 1 and 2. It has been found that an element exhibiting characteristics can be realized.
  • the present invention has been made for the purpose of realizing a nitride semiconductor light-emitting device that is superior in lifetime characteristics while improving luminous efficiency over conventional devices.
  • nitride semiconductor light emitting device of the present invention a well layer made of a nitride semiconductor and a barrier layer made of a nitride semiconductor are alternately stacked between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • a light emitting layer A final barrier layer formed at a position in contact with the p-type nitride semiconductor layer in the barrier layer includes an n-type impurity, and an n-type impurity concentration at an interface with the p-type nitride semiconductor layer is 4 ⁇ 10 17. / Cm 3 or less.
  • the layer adjacent to the p-type nitride semiconductor layer is undoped, it is considered that the layer does not contain n-type impurities, so that piezoelectric relaxation is not performed and the luminous efficiency is reduced.
  • an n-type impurity is excessively added to the final barrier layer, it is considered that a large amount of the n-type impurity diffused from the final barrier layer enters the p-type nitride semiconductor layer, resulting in deterioration of characteristics.
  • the present inventors have intensively studied, and among the barrier layers, at least the final barrier layer includes an n-type impurity.
  • the final barrier layer is undoped by setting the n-type impurity concentration at the interface with the p-type nitride semiconductor layer to 4 ⁇ 10 17 / cm 3 or less. Also found that the luminous efficiency can be improved.
  • the n-type impurity concentration at the interface between the final barrier layer and the p-type nitride semiconductor layer can be verified using SIMS (Secondary Ion Mass Spectrometry) or the like.
  • SIMS Single Ion Mass Spectrometry
  • composition evaluation is performed while etching is performed at a predetermined pitch in the depth direction from the surface of the nitride semiconductor light emitting device.
  • the obtained composition ratio value is a discrete (discrete) value corresponding to the etching pitch.
  • the composition of the measurement point measured at the immediately preceding pitch is that of the measurement point closest to the final barrier layer in the p-type nitride semiconductor layer, and the composition of the measurement point measured at the immediately following pitch.
  • the ratio may be that of the measurement point closest to the p-type nitride semiconductor layer in the final barrier layer. In this case, in a strict sense, the n-type impurity concentration at the interface between the final barrier layer and the p-type nitride semiconductor layer cannot be measured.
  • the interface between the final barrier layer and the p-type nitride semiconductor layer is defined as a location where the composition difference between the final barrier layer and the p-type nitride semiconductor layer is 1 ⁇ 2.
  • the value of the composition ratio at each measurement point measured discretely is complemented by a straight line by the above method, and the position of the interface is determined by deriving the location where the composition difference becomes 1/2. It can be detected.
  • the value at the interface position detected by the above method can be detected by complementing the value derived for each measurement point with a straight line.
  • the n-type impurity concentration at the detected interface is 4 ⁇ 10 17 / cm 3 or less, the light emission characteristics and the life characteristics are improved as compared with the conventional light emitting element. Note that since the final barrier layer contains n-type impurities, the n-type impurity concentration at the interface includes a certain amount or more and is not undoped.
  • the measurement pitch is preferably 5 nm or less, more preferably 2 nm or less from the viewpoint of improving the accuracy.
  • ⁇ ⁇ Holes have higher effective mass and lower mobility than electrons. For this reason, even in a light-emitting layer having a plurality of well layers, the well layer on the side close to the p-type nitride semiconductor layer is considered to be a part that particularly contributes to light emission. On the other hand, the distortion of the energy band caused by the piezoelectric field is generated, and as a result, it becomes difficult for electrons to move from the barrier layer toward the well layer, and as a result, sufficient in the well layer at the position closest to the p-type nitride semiconductor layer. The amount of electrons cannot be accumulated.
  • At least the final barrier layer contains n-type nitride and an energy band. The light emission efficiency is improved by reducing the distortion.
  • the n-type impurity concentration in the barrier layer is desirably in the range of 5 ⁇ 10 17 / cm 3 to 1 ⁇ 10 19 / cm 3 . If this n-type impurity concentration is less than 5 ⁇ 10 17 / cm 3 , the piezoelectric field is less likely to be relaxed, which may hinder the movement of electrons and reduce the light emission efficiency. On the other hand, if the n-type impurity concentration is higher than 1 ⁇ 10 19 / cm 3 , the electrons in the light emitting layer are saturated and may flow to the p-type nitride semiconductor layer side, so-called overflow may occur. .
  • the final barrier layer also contains an n-type impurity within the above range.
  • the n-type impurity concentration at the interface with the p-type nitride semiconductor layer is 4 ⁇ 10 17 / cm 3 or less. If the n-type impurity concentration is higher than 4 ⁇ 10 17 / cm 3 , the subsequent p-layer becomes n-type, which breaks the pn junction and may reduce the light emission efficiency.
  • all the barrier layers including the final barrier layer may include an n-type impurity.
  • the n-type impurity concentration at the interface between the final barrier layer and the p-type nitride semiconductor layer is 4 ⁇ 10 17 / cm 3.
  • the method for manufacturing the nitride semiconductor light emitting device of the present invention includes: Supplying a mixed gas containing a second source gas for containing an n-type impurity to the first source gas for forming the material of the final barrier layer when forming the final barrier layer; And a step of continuously supplying the first source gas after stopping the supply of the two source gases.
  • the first source gas a mixed gas of nitrogen, hydrogen, trimethylgallium, and trimethylindium can be used.
  • the second source gas for example, when Si is used as an n-type impurity as a dopant, silane can be employed in addition to tetraethylsilane.
  • the supply of the second source gas is stopped and the first source gas is continuously supplied.
  • a final barrier layer is formed.
  • the n-type impurity contained in the initial stage is diffused to the surface side of the final barrier layer, and the n-type impurity concentration at the surface, that is, the interface with the p-type nitride semiconductor layer formed thereafter is set to 4 ⁇ . Diffusion into the p-type nitride semiconductor layer can be minimized while the value is 10 17 / cm 3 or less.
  • the n-type impurity concentration at the interface with the p-type nitride semiconductor layer can be adjusted to a preferred value by controlling the supply time of the second source gas in the initial stage.
  • nitride semiconductor light-emitting device that is superior in lifetime characteristics and has improved lifetime characteristics.
  • FIG. 1 is a cross-sectional view schematically showing the structure of a nitride semiconductor light emitting device.
  • the nitride semiconductor light emitting device 1 has a configuration in which a light emitting layer 20 is provided between an n-type nitride semiconductor layer 16 and a p-type nitride semiconductor layer 22. More specifically, the nitride semiconductor light emitting device 1 includes a first buffer layer 12, a second buffer layer 14, an n-type nitride semiconductor layer 16, a light emitting layer 20, A p-type nitride semiconductor layer 22, a p-type cladding layer 24, and a p-type contact layer 26 are provided.
  • the support substrate 10 is composed of a sapphire substrate. In addition to sapphire, Si, SiC, GaN, YAG, or the like may be used.
  • the first buffer layer 12 is formed of a GaN layer grown at a low temperature on the c-plane of the support substrate 10 (sapphire substrate).
  • the second buffer layer 14 is a GaN layer as a base layer grown at a high temperature on the upper layer of the first buffer layer 12. Both layers constitute an undoped layer.
  • the n-type nitride semiconductor layer 16 is composed of n-Al n Ga 1-n N (0 ⁇ n ⁇ 1) grown on the second buffer layer 14 at a high temperature.
  • the n-type nitride semiconductor layer 16 is formed of n-Al 0.06 Ga 0.94 N.
  • Si is preferably used as the n-type impurity as the dopant, but Ge, S, Se, Sn, Te, or the like can also be used.
  • the layer contacting with the second buffer layer 14 may include a layer (protective layer) made of n-GaN.
  • the protective layer is doped with the n-type impurity.
  • the p-type nitride semiconductor layer 22 is composed of p-Al m Ga 1-m N (0 ⁇ m ⁇ 1) grown on the light emitting layer 20.
  • the p-type cladding layer 24 is composed of p-Al a Ga 1-a N (0 ⁇ a ⁇ 1) grown on the p-type nitride semiconductor layer 22.
  • the p-type nitride semiconductor layer 22 is formed from p-Al 0.3 Ga 0.7 N
  • the p-type cladding layer 24 is formed from p-Al 0.13 Ga 0.87 N. is doing.
  • Mg is preferably used as the n-type impurity as the dopant, but Be, Zn, C, and the like can also be used.
  • the p-type contact layer 26 is made of, for example, p + -GaN or p + -AlGaN grown on the p-type cladding layer 24.
  • the p-type contact layer 26 is formed of GaN doped with Mg at a high concentration or AlGaN, but may be formed by doping Be, Zn, C, or the like with a high concentration.
  • FIG. 2 is a cross-sectional view schematically showing an enlarged view of the light emitting layer 20 and the vicinity thereof in the nitride semiconductor light emitting device 1.
  • the light emitting layer 20 includes a barrier layer (20a, 20c, 20e, 20g, 20i, 20k) formed of a nitride semiconductor, and a well layer (20b, 20d, 20f, 20h, 20j) formed of a nitride semiconductor.
  • a barrier layer (20a, 20c, 20e, 20g, 20i, 20k) formed of a nitride semiconductor and a well layer (20b, 20d, 20f, 20h, 20j) formed of a nitride semiconductor.
  • the light emitting layer 20 is configured to have six barrier layers and five well layers, but the number of barrier layers and well layers is merely an example, and can be set as appropriate.
  • the barrier layers (20a, 20c, 20e, 20g, 20i, 20k) are made of, for example, Al b Ga 1-b N (0 ⁇ b ⁇ 1), and the well layers (20b, 20d, 20f, 20h, 20j). ) Is formed of, for example, In c Ga 1-c N (0 ⁇ c ⁇ 1).
  • the light emitting layer 20 is composed of well layers (20b, 20d, 20f, 20h, 20j) made of .97N.
  • the nitride semiconductor light emitting device 1 is configured such that, of the barrier layers, the barrier layer 20k formed at a position in contact with the p-type nitride semiconductor layer 22, that is, the final barrier layer 20k includes at least an n-type impurity.
  • the n-type impurity concentration at the interface with the p-type nitride semiconductor layer 22 is set to 4 ⁇ 10 17 / cm 3 or less.
  • the characteristics of the device were evaluated by changing the n-type impurity concentration contained in the light emitting layer 10, particularly the barrier layers (20a, 20c, 20e, 20g, 20i, 20k).
  • Example 1 All the barrier layers have a thickness of 20 nm and contain n-type impurities.
  • the final barrier layer 20k has an n-type impurity concentration of 3 ⁇ 10 16 / at the interface with the p-type nitride semiconductor layer 22. It was formed to have a cm 3.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TESi Tetraethylsilane
  • Si doped by the supply of TESi, that is, n-type impurities diffuses to the surface side of the final barrier layer 20k.
  • FIG. 3 is a graph schematically showing an example of a result of composition analysis performed on the formed nitride semiconductor light emitting device using SIMS (Secondary Ion Mass Spectrometry).
  • the axis represents the distance in the depth direction from the surface
  • the right vertical axis represents the Al composition ratio
  • the left vertical axis represents the Si concentration.
  • FIG. 3 shows a case where analysis is performed on an element in which the p-type contact layer 26 is not formed in FIG.
  • the composition When measuring the n-type impurity concentration using SIMS or the like, the composition is evaluated while etching at a predetermined pitch in the depth direction from the surface of the nitride semiconductor light emitting device.
  • the composition ratio value obtained is a discrete value corresponding to the etching pitch.
  • FIG. 3 schematically shows the results when the composition analysis at each measurement point is performed by SIMS while etching the device in the depth direction from the surface at a pitch of 5 nm.
  • a signal derived from the p-type nitride semiconductor layer 22 (p-Al 0.3 Ga 0.7 N) formed under the p-type cladding layer 24 starts to be obtained. Since this layer has a higher Al composition ratio than the p-type cladding layer 24, the value of the Al composition is increased. On the other hand, since Si which is an n-type impurity is not included, the Si concentration value of 1 ⁇ 10 16 / cm 3 , which is a detection limit of the n-type impurity concentration, is shown in the same manner as the p-type cladding layer 24.
  • the composition analysis is performed at each measurement point by performing etching at a pitch of 5 nm, the analysis result obtained on the graph is a discrete value. For this reason, the value of the composition ratio at the position between the measurement points cannot be obtained strictly. Therefore, as shown in FIG. 3, the composition values at the positions between the measurement points are also estimated by complementing the discrete values obtained at the measurement points with straight lines. When such a method is adopted, it can be said that the finer the etching pitch, the more accurate value is obtained, which is preferable.
  • the pitch is 5 nm, but it is preferably 5 nm or less, and more preferably 2 nm or less.
  • a signal derived from the final barrier layer 20k formed under the p-type nitride semiconductor layer 22 starts to be obtained. Since this final barrier layer 20k is formed of Al 0.08 Ga 0.92 N containing n-type impurities (Si), an Al signal and an Si signal can be obtained from the measurement points in the layer. . Regarding the Al composition ratio, since the final barrier layer 20k is smaller than the p-type nitride semiconductor layer 22, the numerical value thereof decreases. On the other hand, since Si is not included in the p-type nitride semiconductor layer 22 and is included in the final barrier layer 20k, the numerical value increases.
  • the interface between the p-type nitride semiconductor layer 22 and the final barrier layer 20k may not be a measurement point. More specifically, the immediately preceding measurement point 22a is the closest point to the final barrier layer 20k in the p-type nitride semiconductor layer 22, and the immediately subsequent measurement point 20ka is the most p-type nitrided in the final barrier layer 20k. There is a possibility of being close to the physical semiconductor layer 22. In this case, in a strict sense, the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 cannot be measured.
  • the Al composition difference between the final barrier layer 20k and the p-type nitride semiconductor layer 22 is halved at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22.
  • the Al composition decreases and the Si concentration increases from the p-type nitride semiconductor layer 22 toward the final barrier layer 20k. Therefore, the Al composition value at the measurement point 22a closest to the final barrier layer 20k in the p-type nitride semiconductor layer 22 and the Al composition value at the measurement point 20ka closest to the p-type nitride semiconductor layer 22 in the final barrier layer 20k. Is complemented by a straight line, and the position of the interface 21 between the final barrier layer 20k and the p-type nitride semiconductor layer 22 is derived at a location where the value becomes an intermediate value.
  • the Si concentration value at the measurement point 22a closest to the final barrier layer 20k in the p-type nitride semiconductor layer 22 and the measurement closest to the p-type nitride semiconductor layer 22 in the final barrier layer 20k is derived.
  • Example 1 when the final barrier layer 20k is formed, for the first approximately 120 seconds, TESi is supplied in addition to nitrogen, hydrogen, TMG, and TMA to grow 5 nm while containing n-type impurities. Thereafter, the supply of TESi was stopped, and nitrogen, hydrogen, TMG and TMA were supplied for growth for about 360 seconds, and finally, the final barrier layer 20k having a layer thickness of 20 nm was formed over about 480 seconds. As a result, the n-type impurity concentration at the interface with the p-type nitride semiconductor layer 22 in the final barrier layer 20k was set to 3 ⁇ 10 16 / cm 3 .
  • the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 was measured by the above method.
  • Example 2 When the final barrier layer 20k is formed, the TESi supply time is set to about 240 seconds to grow 10 nm while containing n-type impurities, and then the supply of TESi is stopped, and nitrogen, hydrogen, TMG, and TMA are stopped.
  • the TESi supply time is set to about 240 seconds to grow 10 nm while containing n-type impurities, and then the supply of TESi is stopped, and nitrogen, hydrogen, TMG, and TMA are stopped.
  • the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 was 7 ⁇ 10 16 / cm 3 .
  • Example 3 An element was formed under the same conditions as in Example 2 except that some of the barrier layers 20g in the barrier layers (20a, 20c, 20e, 20g, 20i, 20k) were undoped.
  • Example 4 When the final barrier layer 20k is formed, the TESi supply time is set to about 288 seconds to grow 12 nm while containing n-type impurities, and then the supply of TESi is stopped and nitrogen, hydrogen, TMG, and TMA are stopped. Was supplied and grown for about 192 seconds, so that the final barrier layer 20k having a layer thickness of 20 nm was finally formed over about 480 seconds. Thereby, in the element of Example 4, the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 was 1.5 ⁇ 10 17 / cm 3 .
  • Example 5 When the final barrier layer 20k is formed, the TESi supply time is set to about 360 seconds, and after growth of 15 nm while containing n-type impurities, the supply of TESi is stopped and nitrogen, hydrogen, TMG, and TMA are stopped. Was supplied for about 120 seconds to grow, and was formed in the same manner as in Example 1 except that the final barrier layer 20k having a layer thickness of 20 nm was finally formed over about 480 seconds. Thereby, in the element of Example 5, the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 was 4 ⁇ 10 17 / cm 3 .
  • the TESi supply time is set to about 456 seconds to grow 19 nm while containing n-type impurities. Then, the supply of TESi is stopped, and nitrogen, hydrogen, TMG, and TMA are stopped. Was supplied and grown for about 24 seconds, so that the final barrier layer 20k having a layer thickness of 20 nm was finally formed over about 480 seconds. Thereby, in the element of Comparative Example 1, the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 was 8 ⁇ 10 17 / cm 3 .
  • FIG. 4 is a graph showing the relationship between the amount of light emitted from each element of Examples 1 to 5 and Comparative Examples 1 and 2 and the supply current.
  • the n-type impurity concentration hereinafter, abbreviated as “interface concentration” where appropriate
  • interface concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 is set to 7 ⁇ 10 16 / cm 3.
  • 2 has the highest light emission amount, and the light emission amount is in the order of Example 1 in which the interface concentration is 3 ⁇ 10 16 / cm 3 and Example 4 in which the interface concentration is 1.5 ⁇ 10 17 / cm 3. I understand that it is expensive.
  • Example 3 In Example 3 in which the interface concentration was set to 7 ⁇ 10 16 / cm 3 and some of the barrier layers (20 g) were undoped, all barrier layers were doped with n-type impurities under the same interface concentration. Although the amount of emitted light is lower than that of Example 2, the amount of emitted light is higher than that of Comparative Example 1 in which the final barrier layer 20k is undoped.
  • Example 5 where the interface concentration was 4 ⁇ 10 17 / cm 3 , the amount of emitted light was lower than in Examples 1 to 4, but the amount of emitted light was also higher than that in Comparative Example 1 in which the final barrier layer 20 k was undoped.
  • Comparative Example 2 in which the interface concentration is 8 ⁇ 10 17 / cm 3 , the amount of emitted light is lower than in Comparative Example 1 in which the final barrier layer 20 k is undoped.
  • the final barrier layer 20k is doped with an n-type impurity, and the n-type impurity concentration at the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 is 4 ⁇ 10 17 / cm 3 or less.
  • the luminous efficiency is improved as compared with the conventional device in which the final barrier layer 20k is undoped.
  • Example 2 and Example 3 are compared, the light emission efficiency is higher when all the barrier layers are doped with n-type impurities, but the interface between the final barrier layer 20k and the p-type nitride semiconductor layer 22 is increased.
  • the n-type impurity concentration By setting the n-type impurity concentration to 4 ⁇ 10 17 / cm 3 or less, even if some of the barrier layers are undoped, the light emission efficiency can be improved over the conventional device in which the final barrier layer 20 k is undoped. I understand.
  • FIG. 5 is a graph showing the results of evaluating the withstand voltage characteristics by applying a reverse bias voltage to the elements of Examples 1 to 5 and Comparative Examples 1 and 2.
  • the horizontal axis indicates the interface concentration, and the vertical axis indicates the magnitude of the reverse bias voltage necessary for flowing a reverse bias current of 1 ⁇ A.
  • the interface concentration is 1.5 ⁇ 10 16 , but this is a value associated with noise, which is a practical measurement limit, and may actually be undoped.
  • TMA trimethylaluminum
  • TMG trimethylgallium
  • the compound is trimethylindium (TMI), the organometallic compound serving as the Si atom supply source is tetraethylsilane (TESi), and the organometallic compound serving as the Mg atom supply source is biscyclopentadienyl magnesium (Cp 2 Mg).
  • TMI trimethylindium
  • TESi tetraethylsilane
  • Cp 2 Mg biscyclopentadienyl magnesium
  • ammonia is used as the compound serving as the N atom supply source
  • nitrogen gas and hydrogen gas are used as the carrier gas, but are not limited thereto.
  • a c-plane sapphire substrate is prepared as the support substrate 10 and this cleaning is performed. More specifically, for example, a c-plane sapphire substrate is disposed in a processing furnace of a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, and hydrogen gas having a flow rate of 10 slm is flowed into the processing furnace. For example, the temperature in the furnace is increased to 1150 ° C.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • Step S2> in a state where the furnace pressure is 100 kPa and the substrate temperature is 480 ° C., while supplying nitrogen gas as a carrier gas into the processing furnace at a flow rate of 5 slm and hydrogen gas at a flow rate of 5 slm, ammonia is supplied at a flow rate of 250,000 ⁇ mol / min and TMG is supplied at a flow rate of 50 ⁇ mol.
  • a GaN layer having a thickness of 20 nm is grown on the surface of the support substrate 10 to form the first buffer layer (LT-GaN) 12.
  • Step S3> in a state where the substrate temperature is 1150 ° C., while supplying nitrogen gas as a carrier gas into the processing furnace at a flow rate of 20 slm and hydrogen gas at a flow rate of 15 slm, ammonia is supplied at a flow rate of 250,000 ⁇ mol / min and TMG is supplied at a flow rate of 100 ⁇ mol / min for 30 minutes.
  • an undoped GaN layer having a layer thickness of 1.7 ⁇ m is grown on the first buffer layer 12 to form a second buffer layer (u-GaN) 14.
  • an n-type nitride semiconductor layer 16 composed of n-Al n Ga 1-n N (0 ⁇ n ⁇ 1) is formed on the second buffer layer 14. More specifically, as in step S3, while supplying nitrogen gas as a carrier gas into the processing furnace at a flow rate of 20 slm and hydrogen gas at a flow rate of 15 slm, the TMA is heated at a substrate temperature of 1150 ° C. and a furnace pressure of 30 kPa.
  • a nitride semiconductor layer 16 is formed.
  • Si is used as an n-type impurity as a dopant, but Ge, S, Se, Sn, Te, or the like can be used.
  • Step S5> a well layer made of In c Ga 1-c N (0 ⁇ c ⁇ 1) and a barrier layer made of Al b Ga 1-b N (0 ⁇ b ⁇ 1) are formed on the n-type nitride semiconductor layer 16.
  • a light emitting layer 20 is formed in which are alternately repeated.
  • a more specific method for forming the light emitting layer 20 is, for example, as follows. After step S4, the growth process is interrupted. Then, while supplying nitrogen gas as a carrier gas into the processing furnace at a flow rate of 15 slm and hydrogen gas at a flow rate of 1 slm, the TMG is set at a furnace pressure of 100 kPa and a substrate temperature of 820 ° C. Is supplied at a flow rate of 10 ⁇ mol / min and TMI is supplied at a flow rate of 7 ⁇ mol / min for 120 seconds to form a well layer having a composition of In 0.03 Ga 0.97 N with a thickness of 5 nm, and TMG at a flow rate of 10 ⁇ mol / min.
  • a barrier layer having a composition of n-Al 0.08 Ga 0.92 N with a layer thickness of 20 nm is formed.
  • the process to do is performed.
  • five layers of well layers and barrier layers are stacked.
  • Si doping to the barrier layer may be performed on the entire barrier layer, or there is a possibility that the implantation efficiency may be reduced due to excessive Si entering the InGaN layer which is a well layer due to diffusion of Si. May partially dope the barrier layer.
  • TMG is supplied at a flow rate of 10 ⁇ mol / min
  • TMA is supplied at a flow rate of 0.9 ⁇ mol / min
  • TESi is supplied at a flow rate of 0.9 ⁇ mol / min for a predetermined time, and then the supply of TESi is stopped.
  • the final barrier layer 20k having a composition of n-Al 0.08 Ga 0.92 N with a layer thickness of 20 nm is formed. .
  • the surface of the final barrier layer 20k that is, the n-type impurity at the interface of the p-type nitride semiconductor layer 22 formed in the next step S6 is reduced.
  • the concentration can be 4 ⁇ 10 17 / cm 3 or less.
  • Step S6> While supplying nitrogen gas as a carrier gas at a flow rate of 15 slm and hydrogen gas at a flow rate of 25 slm at a furnace pressure of 100 kPa, the substrate temperature is set to 1025 ° C. In this state, TMG is flowed at 100 ⁇ mol / min, and TMA is flowed at 24 ⁇ mol / By supplying min and Cp 2 Mg at a flow rate of 0.1 ⁇ mol / min for 20 seconds, a p-Al 0.3 Ga 0.7 N layer having a thickness of 20 nm is grown on the light emitting layer 20 to form a p-type nitride semiconductor. Layer 22 is formed.
  • Step S7> Subsequently, by changing the flow rate of TMA to 12 ⁇ mol / min and continuing the growth for 100 seconds, p-Al 0.13 Ga 0.87 N having a layer thickness of 100 nm is formed on the p-type nitride semiconductor layer 22. A mold cladding layer 24 is formed.
  • Step S8> After step S7, the flow rate of Cp 2 Mg is changed to 0.2 ⁇ mol / min and the growth is continued for 20 seconds, whereby p + type Al 0.1 Ga 0. A p-type contact layer 26 made of 9N is formed.
  • Step S9 an activation process is performed on the wafer obtained through steps S1 to S8. More specifically, activation is performed in the atmosphere at 700 ° C. for 15 minutes using an RTA (Rapid Thermal Anneal) device.
  • RTA Rapid Thermal Anneal
  • an n-pad part is formed by etching and exposing a part of the n-type nitride semiconductor layer by photolithography and inductively coupled plasma processing apparatus (ICP), and the n-pad part and the p-type contact layer are formed.
  • ICP photolithography and inductively coupled plasma processing apparatus
  • an electrode material for example, Ni 5 nm and gold 5 nm
  • annealing is performed in the atmosphere at a temperature of 500 ° C. for 5 minutes, and each of the n pad portion and the p pad portion is performed.
  • Al is vapor-deposited to form an n-electrode and a p-electrode.
  • an electrode material is laminated at a place where the support substrate 10 was present to form an n-electrode. Then, a p-electrode is formed on the p-pad portion set on the surface of the p-type contact layer 26 by the same method as described above.
  • Nitride semiconductor light emitting element 10 Support substrate 12: 1st buffer layer 14: 2nd buffer layer 16: N-type nitride semiconductor layer 20: Light emitting layer 20a, 20c, 20e, 20g, 20i, 20k: Barrier layer 20b , 20d, 20f, 20h, 20j: well layer 20ka: measurement point closest to p-type nitride semiconductor layer 22 in final barrier layer 20k 21: interface between final barrier layer 20k and p-type nitride semiconductor layer 22: p Type nitride semiconductor layer 22a: measurement point closest to final barrier layer 20k in p type nitride semiconductor layer 22 24: p type cladding layer 26: p type contact layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　従来の素子よりも発光効率を向上させながらも、寿命特性にも優れた窒化物半導体発光素子を実現する。　ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、窒化物半導体からなる井戸層と窒化物半導体からなる障壁層とを交互に積層してなる発光層を有する窒化物半導体発光素子であって、障壁層のうちｐ型窒化物半導体層と接する位置に形成される最終障壁層は、ｎ型不純物を含み、ｐ型窒化物半導体層との界面のｎ型不純物濃度が４×１０１７／ｃｍ３以下である。

Description

窒化物半導体発光素子及びその製造方法
　本発明は、ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、窒化物半導体からなる井戸層と窒化物半導体からなる障壁層とを交互に積層してなる発光層を有する窒化物半導体発光素子及びその製造方法に関する。
　今日、窒化物半導体は、ＬＥＤ（発光ダイオード）やＬＤ（レーザダイオード）など多様な発光素子の用途として利用、開発がなされている（例えば特許文献１、２参照）。最近では、紫外光やそれよりも短波長の光を発光する素子としての開発も進められているところである。
　窒化物半導体発光素子は、一般的に、ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、窒化物半導体からなる井戸層と窒化物半導体からなる障壁層とを交互に積層してなる発光層を有する構造が採用される。下記特許文献１及び２は、いずれも発光層の構造に関する特徴が記載されている。
　特許文献１には、発光層の最も外側にあってｐ型窒化物半導体層に隣接した障壁層、すなわち最終障壁層（「ラストバリア層」とも呼ばれる。）にはｎ型不純物を含ませず、その他の障壁層にはｎ型不純物を含ませる構成が開示されている。
　同文献には以下のような記述がなされている。「従来は最終障壁層にｎ型不純物をドープさせていたことで、当該最終障壁層に隣接して形成されるｐ型窒化物半導体層からのｐ型不純物の拡散により、最終障壁層にｎ型不純物とｐ型不純物が含有されることから、キャリアのライフタイムを低下させていた。しかし、特許文献１の構成としたことで、最終障壁層にｎ型不純物とｐ型不純物が併存する状態を防止できるため、素子寿命や逆耐圧特性が向上できる。」
　特許文献２には、井戸層をアンドープとし、障壁層にｎ型不純物をドープさせる構成が開示されており、少なくとも最後の井戸層をアンドープとして、最後の障壁層すなわち最終障壁層にｎ型不純物をドープさせる構成が開示されており、かかる構成によれば、閾値電流密度が低く長寿命なレーザ素子が実現できる旨の記述がある。
　同文献には以下のような記述がなされている。「障壁層にｎ型不純物がドープされると井戸層のキャリア濃度が大きくなるため、閾値が低下する一方、逆に障壁層に意図してｐ型不純物をドープすると低下しにくい傾向にある。そのため、障壁層にはｎ型不純物のみをドープするのが好ましい。更に、障壁層にｎ型不純物がドープされると、井戸層のキャリア濃度が大きくなるため、歪みによるピエゾ効果の量子シュタルク効果による電子と正孔の空間的分離がスクリーニングされて、閾値が低下する。逆に、井戸層に不純物をドープすると結晶性が悪くなって、キャリアの散乱が大きくなり、閾値が高くなる傾向にある。多重量子井戸構造は、ｐ側窒化物半導体層に隣接した側を障壁層で終わることが好ましい。」
　更に、同文献には以下のような記述もある。「多重量子井戸構造は、井戸層で終わるよりも障壁層で終わった方が、閾値が低下しやすい傾向にあり、更に最後の井戸層をアンドープ、障壁層にｎ型不純物をドープすると、更に閾値が低下する。この理由は定かではないが、窒化物半導体の場合、ホールの有効質量が大きく、活性層に注入されたホールはｐ層側に局在しており、ｐ層側の井戸層のみで発光すると考えられる。従ってｎ層側に接近した井戸層は発光にあまり寄与しておらず、ｐ層側に接近した井戸層の方が発光に寄与する率が高い。このためｐ層側に最も接近した井戸層をアンドープとして、障壁層にｎ型不純物をドープすると最も効率が向上すると推察される。」
特許第３４９８６９７号明細書 特開平１１－２９８０９０号公報
　特許文献１及び２は、いずれも素子寿命を向上させることを狙いとして、発光層の構成に特徴を持たせた内容が開示されているが、その内容は両文献で相容れないものである。すなわち、特許文献１では最終障壁層にはｎ型不純物を含ませない旨の記載がされている一方で、特許文献２では最終井戸層をアンドープとした上で最終障壁層にはｎ型不純物を含ませる旨の記載がされている。
　しかし、本発明者の鋭意研究により、最終障壁層を所定の条件で形成すると、特許文献１及び２に開示された窒化物半導体発光素子よりも更に高い発光効率を実現しながらも、優れた寿命特性を示す素子が実現できることを見出した。
　すなわち、本発明は、従来の素子よりも発光効率を向上させながらも、寿命特性にも優れた窒化物半導体発光素子を実現することを目的としてなされたものである。
　本発明の窒化物半導体発光素子は、ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、窒化物半導体からなる井戸層と窒化物半導体からなる障壁層とを交互に積層してなる発光層を有し、
　前記障壁層のうち前記ｐ型窒化物半導体層と接する位置に形成される最終障壁層は、ｎ型不純物を含み、前記ｐ型窒化物半導体層との界面のｎ型不純物濃度が４×１０１７／ｃｍ３以下であることを特徴とする。
　ｐ型窒化物半導体層に隣接する最終障壁層をアンドープとする構成の場合、当該層にｎ型不純物が含まれないため、ピエゾ緩和が行われずに発光効率の低下を招いていたものと考えられる。一方で、最終障壁層にｎ型不純物を入れすぎると、最終障壁層から拡散したｎ型不純物がｐ型窒化物半導体層内に多量に入り込み、特性の低下を招いたものと考えられる。
　「発明を実施するための形態」の項で実施例を参照して後述されるが、本発明者の鋭意研究により、障壁層のうち、少なくとも最終障壁層にはｎ型不純物を含ませる構成とした上で、そのｎ型不純物濃度については、ｐ型窒化物半導体層との界面に係るｎ型不純物濃度を４×１０１７／ｃｍ３以下とすることで、最終障壁層をアンドープとする構成よりも発光効率を向上できることを見出した。
　ここで、最終障壁層とｐ型窒化物半導体層との界面のｎ型不純物濃度は、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）などを利用して検証することが可能である。ＳＩＭＳ等を利用して不純物濃度を測定するに際しては、窒化物半導体発光素子の表面から深さ方向に所定のピッチでエッチングを行いながら、組成評価を行う。この場合、得られる組成比の値は、エッチングのピッチに応じた飛び飛びの（離散的な）値となる。従って、ピッチによっては、直前のピッチで測定された測定点の組成がｐ型窒化物半導体層における最も最終障壁層に近い測定点のものであり、その直後のピッチで測定された測定点の組成比が最終障壁層における最もｐ型窒化物半導体層に近い測定点のものとなる可能性がある。この場合には、厳密な意味において、最終障壁層とｐ型窒化物半導体層との界面のｎ型不純物濃度を測定することができない。
　よって、本明細書では、最終障壁層とｐ型窒化物半導体層との界面を、最終障壁層とｐ型窒化物半導体層の組成差が１／２になる箇所をもって定義する。このとき、上記の方法により、離散的に測定された各測定点における組成比の値を直線で補完し、前記組成差が１／２になる箇所を導出することで、上記の界面の位置が検出できる。同様に、ｎ型不純物濃度の値についても、測定点毎に導出された値を直線で補完することで、前記方法にて検出された界面の位置における値が検出できる。このようにして検出された界面におけるｎ型不純物濃度が、４×１０１７／ｃｍ３以下である場合に、発光特性と寿命特性が従来の発光素子よりも向上する。なお、最終障壁層にはｎ型不純物が含有されているため、当該界面におけるｎ型不純物濃度は一定量以上含まれており、アンドープではない。
　なお、上記の方法で界面のｎ型不純物濃度を検出する場合においては、その精度を高める観点から測定ピッチを５ｎｍ以下とするのが好ましく、２ｎｍ以下とするのがより好ましい。
　電子に比べて正孔は有効質量が高く、移動度が低い。このため、井戸層を複数有してなる発光層においても、ｐ型窒化物半導体層に近い側の井戸層が特に発光に寄与する箇所になると考えられる。一方で、ピエゾ電界に起因したエネルギーバンドの歪みが生じることで、障壁層から井戸層に向けて電子が移動しにくくなる結果、ｐ型窒化物半導体層に最も近い位置における井戸層内に十分な量の電子が蓄積できない。よって、発光に最も寄与すると考えられる、ｐ型窒化物半導体層に最も近い位置における井戸層に十分な量の電子を蓄積すべく、少なくとも最終障壁層にはｎ型窒化物を含有させてエネルギーバンドの歪みを少なくしておくことで、発光効率を向上させている。
　なお、障壁層へのｎ型不純物濃度は５×１０１７／ｃｍ３～１×１０１９／ｃｍ３の範囲が望ましい。このｎ型不純物濃度が５×１０１７／ｃｍ３よりも少ないと、ピエゾ電界の緩和が起こりにくくなり電子の移動を妨げて発光効率を落とす可能性が生じる。他方、このｎ型不純物濃度が１×１０１９／ｃｍ３よりも大きくなると発光層中の電子が飽和しｐ型窒化物半導体層側へ流れてしまう、いわゆるオーバーフローが発生してしまう可能性が生じる。ピエゾ電界の緩和を考えると最終障壁層も上記範囲でｎ型不純物を含むことが望ましい。ただし、最終障壁層は、ｐ型窒化物半導体層との界面のｎ型不純物濃度が４×１０１７／ｃｍ３以下になるように、界面付近でドーピングの調整を行う必要がある。ｎ型不純物濃度が４×１０１７／ｃｍ３より高いと、その後のｐ層がｎ型化してしまいｐｎ接合を壊してしまい発光効率を落としてしまう可能性が生じる。
　上記構成において、前記最終障壁層を含む全ての前記障壁層にｎ型不純物を含ませるものとしても構わない。「発明を実施するための形態」の項で実施例を参照して後述されるが、最終障壁層の前記ｐ型窒化物半導体層との界面のｎ型不純物濃度を４×１０１７／ｃｍ３以下と共通にした状態で、一部の障壁層にｎ型不純物を含有させない構成と、全ての障壁層にｎ型不純物を含ませる構成を対比した結果、後者の方が高い発光効率を示した。
　また、本発明の窒化物半導体発光素子の製造方法は、
　前記最終障壁層の形成時に、前記最終障壁層の材料を形成するための第１原料ガスに、ｎ型不純物を含有させるための第２原料ガスを含有した混合ガスを供給する工程と、前記第２原料ガスの供給を停止して引き続き前記第１原料ガスを供給する工程とを含むことを特徴とする。
　なお、第１原料ガスの一例としては、窒素、水素、トリメチルガリウム、及びトリメチルインジウムの混合ガスとすることができる。また、第２原料ガスとしては、例えばｎ型不純物としてＳｉをドーパントとする場合には、テトラエチルシランの他にシランを採用することができる。
　本発明の方法では、最終障壁層の形成初期段階で第１原料ガスと第２原料ガスの供給を行った後、第２原料ガスの供給を停止して引き続き第１原料ガスの供給を行って最終障壁層を形成する。これにより、初期段階で含有されたｎ型不純物が最終障壁層の表面側へと拡散させ、当該表面、すなわちその後に形成されるｐ型窒化物半導体層との界面のｎ型不純物濃度を４×１０１７／ｃｍ３以下の値にしながらも、ｐ型窒化物半導体層内への拡散を最小限に抑えることが可能になる。なお、この方法によれば、初期段階における第２原料ガスの供給時間を制御することで、ｐ型窒化物半導体層との界面のｎ型不純物濃度を好ましい値に調整することができる。
　本発明によれば、従来よりも発光効率を向上させながら、寿命特性にも優れた窒化物半導体発光素子が実現できる。
窒化物半導体発光素子の構造を模式的に示す断面図である。 窒化物半導体発光素子の構造の一部分を模式的に示す断面図である。 窒化物半導体発光素子に対してＳＩＭＳを用いて組成分析を行った結果の一例を模式的に示すグラフである。 実施例１～５及び比較例１～２の各素子の発光光量と供給電流の関係を示すグラフである。 実施例１～５、比較例１～２の各素子に対して逆バイアスの電圧を印加して、耐圧の特性を評価した結果を示すグラフである。
　本発明の窒化物半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、以下の各図面において、実際の寸法比と図面上の寸法比は必ずしも一致しない。
　［構造］
　図１は、窒化物半導体発光素子の構造を模式的に示す断面図である。窒化物半導体発光素子１は、ｎ型窒化物半導体層１６とｐ型窒化物半導体層２２の間に発光層２０を有してなる構成である。より詳細には、窒化物半導体発光素子１は、サファイアなどの支持基板１０の上層に、下から順に第１バッファ層１２、第２バッファ層１４、ｎ型窒化物半導体層１６、発光層２０、ｐ型窒化物半導体層２２、ｐ型クラッド層２４、ｐ型コンタクト層２６を備える。
　以下、窒化物半導体発光素子１の更に詳細な構成につき、説明する。
　　（支持基板１０）
　支持基板１０は、サファイア基板で構成される。なお、サファイアの他、Ｓｉ，ＳｉＣ，ＧａＮ，ＹＡＧなどで構成しても構わない。
　　（第１バッファ層１２、第２バッファ層１４）
　第１バッファ層１２は、支持基板１０（サファイア基板）のｃ面上で低温成長させたＧａＮ層にて形成される。また、第２バッファ層１４は、第１バッファ層１２の上層に高温成長させた下地層としてのＧａＮ層である。両層ともにアンドープ層を構成する。
　　（ｎ型窒化物半導体層１６）
　ｎ型窒化物半導体層１６は、第２バッファ層１４の上層に高温成長させたｎ－ＡｌｎＧａ１－ｎＮ（０≦ｎ＜１）で構成される。一例として、本実施形態ではｎ－Ａｌ０．０６Ｇａ０．９４Ｎによってｎ型窒化物半導体層１６を形成している。ドーパントとしてのｎ型不純物としてはＳｉが好適に用いられるが、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどを用いることもできる。
　なお、第２バッファ層１４に接触する領域にｎ－ＧａＮで構成される層（保護層）を含む構成としても構わない。この場合は、少なくとも保護層に上記のｎ型不純物がドープされる構成とする。
　　（ｐ型窒化物半導体層２２、ｐ型クラッド層２４）
　ｐ型窒化物半導体層２２は、発光層２０の上層に成長させたｐ－ＡｌｍＧａ１－ｍＮ（０≦ｍ＜１）で構成される。また、ｐ型クラッド層２４は、ｐ型窒化物半導体層２２の上層に成長させたｐ－ＡｌａＧａ１－ａＮ（０≦ａ＜１）で構成される。一例として、本実施形態では、ｐ－Ａｌ０．３Ｇａ０．７Ｎによってｐ型窒化物半導体層２２を形成し、ｐ－Ａｌ０．１３Ｇａ０．８７Ｎによってｐ型クラッド層２４を形成している。ドーパントとしてのｎ型不純物としてはＭｇが好適に用いられるが、Ｂｅ、Ｚｎ、Ｃなどを用いることもできる。
　　（ｐ型コンタクト層２６）
　ｐ型コンタクト層２６は、ｐ型クラッド層２４の上層に成長させた、例えばｐ＋－ＧａＮ又はｐ＋－ＡｌＧａＮで構成される。例えば、Ｍｇが高濃度にドープされたＧａＮ又はＡｌＧａＮで形成されるが、Ｂｅ、Ｚｎ、Ｃなどを高濃度にドープして形成することもできる。
　　（発光層２０）
　発光層２０の構成について、図２を参照して説明する。図２は、窒化物半導体発光素子１のうち、発光層２０及びその近傍の部分を拡大して模式的に示した断面図である。
　発光層２０は、窒化物半導体で形成された障壁層（２０ａ，２０ｃ，２０ｅ，２０ｇ，２０ｉ、２０ｋ）と、窒化物半導体で形成された井戸層（２０ｂ，２０ｄ，２０ｆ，２０ｈ，２０ｊ）とが交互に積層されている。なお、本実施形態では、発光層２０が６層の障壁層と５層の井戸層を有する構成としているが、障壁層及び井戸層の層数はあくまで一例であり、適宜設定可能である。
　障壁層（２０ａ，２０ｃ，２０ｅ，２０ｇ，２０ｉ、２０ｋ）は、例えばＡｌｂＧａ１－ｂＮ（０＜ｂ≦１）で形成されており、井戸層（２０ｂ，２０ｄ，２０ｆ，２０ｈ，２０ｊ）は、例えばＩｎｃＧａ１－ｃＮ（０＜ｃ≦１）で形成されている。一例として、本実施形態では、厚みが２０ｎｍのＡｌ０．０８Ｇａ０．９２Ｎよりなる障壁層（２０ａ，２０ｃ，２０ｅ，２０ｇ，２０ｉ、２０ｋ）と、厚みが５ｎｍのＩｎ０．０３Ｇａ０．９７Ｎよりなる井戸層（２０ｂ，２０ｄ，２０ｆ，２０ｈ，２０ｊ）により、発光層２０を構成した。
　そして、窒化物半導体発光素子１は、障壁層のうち、ｐ型窒化物半導体層２２と接する位置に形成される障壁層２０ｋ、すなわち最終障壁層２０ｋについては、少なくともｎ型不純物を含む構成とし、このｐ型窒化物半導体層２２との界面のｎ型不純物濃度を４×１０１７／ｃｍ３以下としている。
　［評価］
　図２に示す構成に関し、発光層１０、特に障壁層（２０ａ，２０ｃ，２０ｅ，２０ｇ，２０ｉ、２０ｋ）に含有させるｎ型不純物濃度を変更して、素子の特性の評価を行った。
　（実施例１）
　全ての障壁層の厚みを２０ｎｍとして、これらに対してｎ型不純物を含有すると共に、最終障壁層２０ｋに関しては、ｐ型窒化物半導体層２２との界面のｎ型不純物濃度が３×１０１６／ｃｍ３となるように形成した。
　ここで、最終障壁層２０ｋの形成に際しては、ＡｌｂＧａ１－ｂＮの原料ガスとなる、窒素、水素、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）に加えて、ｎ型不純物を構成するＳｉをドープするための原料ガスであるテトラエチルシラン（ＴＥＳｉ）を混合して、所定の時間だけ成長させる。その後、ＴＥＳｉの供給のみを停止して、再び成長させる。これにより、ＴＥＳｉの供給によりドープされたＳｉ、すなわちｎ型不純物が最終障壁層２０ｋの表面側へと拡散する。ＴＥＳｉの供給時間を制御することで、最終障壁層２０ｋの表面、すなわち、その後に形成されるｐ型窒化物半導体層２２と最終障壁層２０ｋの界面におけるｎ型不純物濃度が制御できる。
　最終障壁層２０ｋとｐ型窒化物半導体層２２の界面におけるｎ型不純物濃度の測定方法について、図３を参照して説明する。図３は、形成された窒化物半導体発光素子に対してＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）を用いて組成分析を行った結果の一例を模式的に示すグラフであり、横軸が表面からの深さ方向の距離、右縦軸がＡｌ組成比、左縦軸がＳｉ濃度を示している。なお、図３は、図１においてｐ型コンタクト層２６を形成していない素子に対して分析を行った場合を示している。
　ＳＩＭＳ等を利用してｎ型不純物濃度を測定するに際しては、窒化物半導体発光素子の表面から深さ方向に所定のピッチでエッチングを行いながら、組成評価を行う。この場合、得られる組成比の値は、エッチングのピッチに応じた離散的な値となる。図３では、５ｎｍピッチで表面から深さ方向に素子に対してエッチングを行いながら、各測定点における組成分析をＳＩＭＳによって行った場合の結果が模式的に示されている。
　最表面から深さ方向にエッチングを行いながらＳＩＭＳ分析を行うと、しばらくの間はｐ－Ａｌ０．１３Ｇａ０．８７Ｎで構成したｐ型クラッド層２４の組成由来の信号が得られる。この層は、Ａｌを含む一方、ｎ型不純物であるＳｉは含まれていないので、図３のように、一定割合のＡｌ組成の値と、ほぼｎ型不純物濃度の検出限界である１×１０１６／ｃｍ３のＳｉ濃度の値が示されている。
　更に深さ方向にエッチングを進めると、ｐ型クラッド層２４の下層に形成されたｐ型窒化物半導体層２２（ｐ－Ａｌ０．３Ｇａ０．７Ｎ）由来の信号が得られ始める。この層は、ｐ型クラッド層２４よりもＡｌ組成比が高いため、Ａｌ組成の値が上昇している。一方、ｎ型不純物であるＳｉは含まれていないので、ｐ型クラッド層２４と同様にほぼｎ型不純物濃度の検出限界である１×１０１６／ｃｍ３のＳｉ濃度の値を示す。
　ここで、図３では、５ｎｍピッチでエッチングを行って各測定点における組成分析を行なっているため、グラフ上に得られる分析結果は離散的な値となる。このため、各測定点の間の位置における組成比の値については、厳密には得ることができない。そこで、図３のように、各測定点で得られた離散的な値を直線にて補完することで、各測定点の間の位置における組成比についても推定を行なっている。このような方法を採用する場合には、エッチングのピッチが細かいほど厳密な値が得られるため好ましいといえる。本実施形態では５ｎｍピッチとしているが、５ｎｍ以下であれば好ましく、２ｎｍ以下とするのがより好ましい。
　更に深さ方向にエッチングを進めると、ｐ型窒化物半導体層２２の下層に形成された、最終障壁層２０ｋ由来の信号が得られ始める。この最終障壁層２０ｋは、ｎ型不純物（Ｓｉ）が含有されたＡｌ０．０８Ｇａ０．９２Ｎで形成されるため、かかる層内の測定点からはＡｌの信号とＳｉの信号が得られる。Ａｌ組成比については、ｐ型窒化物半導体層２２よりも最終障壁層２０ｋの方が少ないため、その数値は下降する。一方、Ｓｉについてはｐ型窒化物半導体層２２では含まれておらず、最終障壁層２０ｋでは含まれているため、その数値は上昇する。
　上述したように、所定のピッチでエッチングをしながら組成分析を行うため、ｐ型窒化物半導体層２２と最終障壁層２０ｋの界面が測定点にならない可能性がある。より具体的にいえば、直前の測定点２２ａが、ｐ型窒化物半導体層２２における最も最終障壁層２０ｋに近い箇所であり、その直後の測定点２０ｋａが、最終障壁層２０ｋにおける最もｐ型窒化物半導体層２２に近い箇所になる可能性がある。この場合には、厳密な意味において、最終障壁層２０ｋとｐ型窒化物半導体層２２との界面のｎ型不純物濃度を測定することができない。
　そこで、前記の直線補完を利用して、最終障壁層２０ｋとｐ型窒化物半導体層２２との界面を、最終障壁層２０ｋとｐ型窒化物半導体層２２のＡｌ組成差が１／２になる箇所をもって定義する。図３に示すように、ｐ型窒化物半導体層２２から最終障壁層２０ｋに向かうに連れてＡｌ組成は下降し、Ｓｉ濃度は上昇する。よって、ｐ型窒化物半導体層２２における最も最終障壁層２０ｋに近い測定点２２ａにおけるＡｌ組成の値と、最終障壁層２０ｋにおける最もｐ型窒化物半導体層２２に近い測定点２０ｋａにおけるＡｌ組成の値を直線で補完し、その値が中間値となる箇所をもって最終障壁層２０ｋとｐ型窒化物半導体層２２との界面２１の位置を導出する。
　そして、図３に示すように、ｐ型窒化物半導体層２２における最も最終障壁層２０ｋに近い測定点２２ａにおけるＳｉ濃度の値と、最終障壁層２０ｋにおける最もｐ型窒化物半導体層２２に近い測定点２０ｋａにおけるＳｉ濃度の値を直線で補完することで、界面２１の位置におけるＳｉ濃度の値が導出される。
　実施例１では、最終障壁層２０ｋの形成に際し、最初の約１２０秒間については、窒素、水素、ＴＭＧ、ＴＭＡに加えてＴＥＳｉの供給を行ってｎ型不純物を含有させながら５ｎｍ成長させる。その後、ＴＥＳｉの供給を停止して、窒素、水素、ＴＭＧ及びＴＭＡを約３６０秒間供給して成長させることで、最終的に約４８０秒間をかけて層厚２０ｎｍの最終障壁層２０ｋを形成した。これにより、最終障壁層２０ｋにおける、ｐ型窒化物半導体層２２との界面のｎ型不純物濃度を３×１０１６／ｃｍ３とした。
　以下の実施例及び比較例についても、上記の方法で最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度を測定した。
　（実施例２）
　最終障壁層２０ｋを形成するに際し、ＴＥＳｉの供給時間を約２４０秒間とすることでｎ型不純物を含有させながら１０ｎｍを成長させた後、ＴＥＳｉの供給を停止して、窒素、水素、ＴＭＧ及びＴＭＡを約２４０秒間供給して成長させることで、最終的に約４８０秒間をかけて層厚２０ｎｍの最終障壁層２０ｋを形成した以外は、実施例１と同様に形成した。これにより、実施例２の素子において、最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度は７×１０１６／ｃｍ３であった。
　（実施例３）
　障壁層（２０ａ，２０ｃ，２０ｅ，２０ｇ，２０ｉ、２０ｋ）のうちの一部の障壁層２０ｇについてアンドープとした以外は、実施例２と同条件として素子を形成した。
　（実施例４）
　最終障壁層２０ｋを形成するに際し、ＴＥＳｉの供給時間を約２８８秒間とすることでｎ型不純物を含有させながら１２ｎｍを成長させた後、ＴＥＳｉの供給を停止して、窒素、水素、ＴＭＧ及びＴＭＡを約１９２秒間供給して成長させることで、最終的に約４８０秒間をかけて層厚２０ｎｍの最終障壁層２０ｋを形成した以外は、実施例１と同様に形成した。これにより、実施例４の素子において、最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度は１．５×１０１７／ｃｍ３であった。
　（実施例５）
　最終障壁層２０ｋを形成するに際し、ＴＥＳｉの供給時間を約３６０秒間とすることでｎ型不純物を含有させながら１５ｎｍを成長させた後、ＴＥＳｉの供給を停止して、窒素、水素、ＴＭＧ及びＴＭＡを約１２０秒間供給して成長させることで、最終的に約４８０秒間をかけて層厚２０ｎｍの最終障壁層２０ｋを形成した以外は、実施例１と同様に形成した。これにより、実施例５の素子において、最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度は４×１０１７／ｃｍ３であった。
　（比較例１）
　ＴＥＳｉを供給せずに最終障壁層２０ｋを形成したことで、最終障壁層２０ｋをアンドープとした以外は、実施例１と同様に形成した。
　（比較例２）
　最終障壁層２０ｋを形成するに際し、ＴＥＳｉの供給時間を約４５６秒間とすることでｎ型不純物を含有させながら１９ｎｍを成長させた後、ＴＥＳｉの供給を停止して、窒素、水素、ＴＭＧ及びＴＭＡを約２４秒間供給して成長させることで、最終的に約４８０秒間をかけて層厚２０ｎｍの最終障壁層２０ｋを形成した以外は、実施例１と同様に形成した。これにより、比較例１の素子において、最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度は８×１０１７／ｃｍ３であった。
　図４は、実施例１～５及び比較例１～２の各素子の発光光量と供給電流の関係を示すグラフである。図４によれば、最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度（以下、適宜「界面濃度」と略記する。）を７×１０１６／ｃｍ３とした実施例２が、最も発光光量が高くなっており、界面濃度を３×１０１６／ｃｍ３とした実施例１、界面濃度を１．５×１０１７／ｃｍ３とした実施例４の順に発光光量が高いことが分かる。
　また、界面濃度を７×１０１６／ｃｍ３として、一部の障壁層（２０ｇ）をアンドープとした実施例３は、界面濃度を同条件にして全ての障壁層にｎ型不純物をドープさせた実施例２よりは発光光量が低いものの、最終障壁層２０ｋをアンドープとした比較例１よりは発光光量が高いことが分かる。
　界面濃度を４×１０１７／ｃｍ３とした実施例５は、実施例１～４よりは発光光量が低いものの、やはり最終障壁層２０ｋをアンドープとした比較例１よりは発光光量が高い。他方、界面濃度を８×１０１７／ｃｍ３とした比較例２は、最終障壁層２０ｋをアンドープとした比較例１よりも発光光量が低下している。
　図４によれば、最終障壁層２０ｋに対してｎ型不純物をドープすると共に、この最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度を４×１０１７／ｃｍ３以下とすることで、最終障壁層２０ｋをアンドープとした従来の素子よりも発光効率が向上することが分かる。また、実施例２及び実施例３を比較すれば、全ての障壁層に対してｎ型不純物をドープした方が発光効率は高まるが、最終障壁層２０ｋとｐ型窒化物半導体層２２の界面のｎ型不純物濃度を４×１０１７／ｃｍ３以下とすることで、一部の障壁層がアンドープであっても、最終障壁層２０ｋをアンドープとした従来の素子よりは発光効率が向上することが分かる。
　なお、比較例２のように、界面濃度を８×１０１７／ｃｍ３とした場合には、最終障壁層２０ｋからｐ型窒化物半導体層２２へと一部のｎ型不純物が拡散したことで、ｐ－ｎ接合にダメージが与えられて注入効率が低下し、特性の劣化を招いたものと考えられる。
　図５は、実施例１～５、比較例１～２の各素子に対して逆バイアスの電圧を印加して、耐圧の特性を評価した結果を示すグラフである。横軸は界面濃度、縦軸は逆バイアス電流を１μＡ流すために必要な逆バイアス電圧の大きさを示している。なお、比較例１では、界面濃度が１．５×１０１６となっているが、これはノイズに伴う値であって、事実上の測定限界であり、実際はアンドープであるものとして構わない。
　図５を参照しても、比較例２のように、界面濃度を８×１０１７／ｃｍ３と高くした場合には、耐圧がかなり低くなっていることが分かる。この結果も、最終障壁層２０ｋからｐ型窒化物半導体層２２へと一部のｎ型不純物が拡散してｐ－ｎ接合にダメージが発生し、耐圧が低下したことを示すものである。他方、界面濃度を４×１０１７／ｃｍ３以下とした実施例１～５については、高い耐圧が示されており、リーク電流の発生がなく長寿命の素子が実現できていることが示唆される。
　［製造方法］
　以下、窒化物半導体発光素子１の製造方法の一例について説明する。なお、下記製造方法で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。すなわち、各半導体層の成長工程においては、目的とする組成に応じた基板温度および炉内圧力となる条件下で気相成長が行われるものとして構わない。
　以下では、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）法を用いて各半導体層を成長させることで、窒化物半導体発光素子１を製造する方法について説明する。この方法を用いる場合、Ａｌ原子供給源となる有機金属化合物としてはトリメチルアルミニウム（ＴＭＡ）が、Ｇａ原子供給源となる有機金属化合物としてはトリメチルガリウム（ＴＭＧ）が、Ｉｎ原子供給源となる有機金属化合物としてはトリメチルインジウム（ＴＭＩ）が、Ｓｉ原子供給源となる有機金属化合物としてはテトラエチルシラン（ＴＥＳｉ）が、Ｍｇ原子供給源となる有機金属化合物としてはビスシクロペンタジニエルマグネシウム（Ｃｐ２Ｍｇ）が、Ｎ原子供給源となる化合物としてはアンモニアがそれぞれ用いられ、キャリアガスとしては窒素ガス及び水素ガスが用いられるが、これらに限定されるものではない。
　　＜ステップＳ１＞
　まず、支持基板１０としてｃ面サファイア基板を準備し、このクリーニングを行う。より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内にｃ面サファイア基板を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
　　＜ステップＳ２＞
　次に、炉内圧力１００ｋＰａ、基板温度４８０℃の状態で、処理炉内にキャリアガスとして窒素ガスを流量５ｓｌｍ及び水素ガスを流量５ｓｌｍで供給しながら、アンモニアを流量２５００００μｍｏｌ／ｍｉｎ及びＴＭＧを流量５０μｍｏｌ／ｍｉｎで７０秒間供給することにより、支持基板１０の表面に層厚２０ｎｍのＧａＮ層を成長させて第１バッファ層（ＬＴ－ＧａＮ）１２を形成する。
　　＜ステップＳ３＞
　次に、基板温度１１５０℃の状態で、処理炉内にキャリアガスとして窒素ガスを流量２０ｓｌｍ及び水素ガスを流量１５ｓｌｍで供給しながら、アンモニアを流量２５００００μｍｏｌ／ｍｉｎ及びＴＭＧを流量１００μｍｏｌ／ｍｉｎで３０分間供給することにより、第１バッファ層１２上に層厚１．７μｍのアンドープのＧａＮ層を成長させて第２バッファ層（ｕ－ＧａＮ）１４を形成する。
　　＜ステップＳ４＞
　次に、第２バッファ層１４の上層に、ｎ－ＡｌｎＧａ１－ｎＮ（０≦ｎ＜１）で構成されるｎ型窒化物半導体層１６を形成する。より具体的には、ステップＳ３と同様に、処理炉内にキャリアガスとして窒素ガスを流量２０ｓｌｍ及び水素ガスを流量１５ｓｌｍで供給しながら、基板温度１１５０℃、炉内圧力３０ｋＰａの状態で、ＴＭＡを流量５．２μｍｏｌ／ｍｉｎ、ＴＥＳｉを流量０．０１３μｍｏｌ／ｍｉｎで供給することにより、第２バッファ層１４上に層厚２．３μｍのｎ－Ａｌ０．０６Ｇａ０．９４Ｎ層よりなるｎ型窒化物半導体層１６を形成する。
　なお、本ステップでは、ドーパントとしてのｎ型不純物をＳｉとしたが、他にＧｅ、Ｓ、Ｓｅ、Ｓｎ及びＴｅなどを用いることができる。
　　＜ステップＳ５＞
　次に、ｎ型窒化物半導体層１６の上層にＩｎｃＧａ１－ｃＮ（０＜ｃ≦１）からなる井戸層とＡｌｂＧａ１－ｂＮ（０＜ｂ≦１）からなる障壁層が交互に繰り返されてなる発光層２０を形成する。
　発光層２０のより具体的な形成方法は例えば以下の通りである。ステップＳ４の後、成長工程を中断し、その後、処理炉内にキャリアガスとして窒素ガスを流量１５ｓｌｍ及び水素ガスを流量１ｓｌｍで供給しながら、炉内圧力１００ｋＰａ、基板温度８２０℃の状態で、ＴＭＧを流量１０μｍｏｌ／ｍｉｎ、ＴＭＩを流量７μｍｏｌ／ｍｉｎで１２０秒間供給することにより、層厚５ｎｍのＩｎ０．０３Ｇａ０．９７Ｎの組成を有する井戸層を形成する工程と、ＴＭＧを流量１０μｍｏｌ／ｍｉｎ、ＴＭＡを流量０．９μｍｏｌ／ｍｉｎ、ＴＥＳｉを流量０．９μｍｏｌ／ｍｉｎで４８０秒間供給することにより、層厚２０ｎｍのｎ－Ａｌ０．０８Ｇａ０．９２Ｎの組成を有する障壁層を形成する工程を行う。以下、これらの２工程を繰り返すことで、井戸層と障壁層を５周期積層する。なお、障壁層へのＳｉドーピングは、障壁層全体にドーピングを行っても良いし、また、Ｓｉの拡散により井戸層であるＩｎＧａＮ層へ過剰にＳｉが入ることで注入効率を落とすおそれがある場合は、障壁層に部分的にドーピングを行ってもよい。
　更に、最終となる井戸層２０ｊを形成後、ＴＭＧを流量１０μｍｏｌ／ｍｉｎ、ＴＭＡを流量０．９μｍｏｌ／ｍｉｎ、ＴＥＳｉを流量０．９μｍｏｌ／ｍｉｎで所定時間供給を行った後、ＴＥＳｉの供給を停止して引き続きＴＭＧを流量１０μｍｏｌ／ｍｉｎ、ＴＭＡを流量０．９μｍｏｌ／ｍｉｎで供給することで、層厚２０ｎｍのｎ－Ａｌ０．０８Ｇａ０．９２Ｎの組成を有する最終障壁層２０ｋを形成する。上述したように、この工程において、ＴＥＳｉの供給時間を調整することで、最終障壁層２０ｋの表面、すなわち次のステップＳ６にて形成されるｐ型窒化物半導体層２２の界面のｎ型不純物の濃度を４×１０１７／ｃｍ３以下とすることができる。
　　＜ステップＳ６＞
　炉内圧力１００ｋＰａで処理炉内にキャリアガスとして窒素ガスを流量１５ｓｌｍ及び水素ガスを流量２５ｓｌｍで供給しながら、基板温度を１０２５℃にし、その状態でＴＭＧを流量１００μｍｏｌ／ｍｉｎ、ＴＭＡを流量２４μｍｏｌ／ｍｉｎ、Ｃｐ２Ｍｇを流量０．１μｍｏｌ／ｍｉｎで２０秒間供給することにより、発光層２０上に層厚２０ｎｍのｐ－Ａｌ０．３Ｇａ０．７Ｎ層を成長させてｐ型窒化物半導体層２２を形成する。
　　＜ステップＳ７＞
　続いて、ＴＭＡの流量を１２μｍｏｌ／ｍｉｎに変更して成長を１００秒間継続することにより、ｐ型窒化物半導体層２２上に層厚１００ｎｍのｐ－Ａｌ０．１３Ｇａ０．８７Ｎよりなるｐ型クラッド層２４を形成する。
　　＜ステップＳ８＞
　ステップＳ７の後、Ｃｐ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して成長を２０秒間継続することにより、ｐ型クラッド層２４上に層厚２０ｎｍのｐ＋型Ａｌ０．１Ｇａ０．９Ｎよりなるｐ型コンタクト層２６を形成する。
　　＜ステップＳ９＞
　次に、ステップＳ１～Ｓ８を経て得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、大気中７００℃で１５分間の活性化処理を行う。
　　＜ステップＳ１０＞
　その後は、フォトリソグラフィと誘導結合型プラズマ処理装置（ＩＣＰ）により、ｎ型窒化物半導体層の一部をエッチングして露出させることによりｎパッド部を形成し、当該ｎパッド部及びｐ型コンタクト層２６の表面に設定されたｐパッド部の各々に、電極材料（例えばＮｉ５ｎｍ及び金５ｎｍ）を形成後、大気中において温度５００℃で５分間アニールを行い、ｎパッド部及びｐパッド部の各々にＡｌを蒸着してｎ電極及びｐ電極を形成する。
　また、縦型の素子を実現する場合には、支持基板１０を剥離した後、当該支持基板１０が存在していた箇所に電極材料を積層してｎ電極を形成する。そして、ｐ型コンタクト層２６の表面に設定されたｐパッド部に上記と同様の方法にてｐ電極を形成する。
　　　　１　　　：　　窒化物半導体発光素子
　　　１０　　　：　　支持基板
　　　１２　　　：　　第１バッファ層
　　　１４　　　：　　第２バッファ層
　　　１６　　　：　　ｎ型窒化物半導体層
　　　２０　　　：　　発光層
　　　２０ａ，２０ｃ，２０ｅ，２０ｇ，２０ｉ、２０ｋ　　　：　　障壁層
　　　２０ｂ，２０ｄ，２０ｆ，２０ｈ，２０ｊ　　　：　　井戸層
　　　２０ｋａ　：　　最終障壁層２０ｋにおける最もｐ型窒化物半導体層２２に近い測定点
　　　２１　　　：　　最終障壁層２０ｋとｐ型窒化物半導体層２２との界面
　　　２２　　　：　　ｐ型窒化物半導体層
　　　２２ａ　　：　　ｐ型窒化物半導体層２２における最も最終障壁層２０ｋに近い測定点
　　　２４　　　：　　ｐ型クラッド層
　　　２６　　　：　　ｐ型コンタクト層

Claims (3)

  1. 　ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、窒化物半導体からなる井戸層と窒化物半導体からなる障壁層とを交互に積層してなる発光層を有する窒化物半導体発光素子であって、
    　前記障壁層のうち前記ｐ型窒化物半導体層と接する位置に形成される最終障壁層は、ｎ型不純物を含み、前記ｐ型窒化物半導体層との界面のｎ型不純物濃度が４×１０１７／ｃｍ３以下であることを特徴とする窒化物半導体発光素子。
  2. 　前記最終障壁層を含む全ての前記障壁層が、ｎ型不純物を含む構成であることを特徴とする請求項１に記載の窒化物半導体発光素子。
  3. 　請求項１に記載の窒化物半導体発光素子の製造方法であって、
    　前記最終障壁層の形成時に、前記最終障壁層の材料を形成するための第１原料ガスに、ｎ型不純物を含有させるための第２原料ガスを含有した混合ガスを供給する工程と、前記第２原料ガスの供給を停止して引き続き前記第１原料ガスを供給する工程とを含むことを特徴とする窒化物半導体発光素子の製造方法。
PCT/JP2014/065906 2013-07-23 2014-06-16 窒化物半導体発光素子及びその製造方法 Ceased WO2015012017A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020157034271A KR101692181B1 (ko) 2013-07-23 2014-06-16 질화물 반도체 발광소자 및 그 제조 방법
US14/906,704 US20160163928A1 (en) 2013-07-23 2014-06-16 Nitride semiconductor light emitting element and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013152571A JP5858246B2 (ja) 2013-07-23 2013-07-23 窒化物半導体発光素子及びその製造方法
JP2013-152571 2013-07-23

Publications (1)

Publication Number Publication Date
WO2015012017A1 true WO2015012017A1 (ja) 2015-01-29

Family

ID=52393070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/065906 Ceased WO2015012017A1 (ja) 2013-07-23 2014-06-16 窒化物半導体発光素子及びその製造方法

Country Status (5)

Country Link
US (1) US20160163928A1 (ja)
JP (1) JP5858246B2 (ja)
KR (1) KR101692181B1 (ja)
TW (1) TWI602321B (ja)
WO (1) WO2015012017A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7448626B1 (ja) 2022-12-23 2024-03-12 日機装株式会社 窒化物半導体発光素子の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102340717B1 (ko) * 2015-06-23 2021-12-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 그 제조방법
CN105374912B (zh) * 2015-10-28 2017-11-21 厦门市三安光电科技有限公司 发光二极管及其制作方法
EP3538216B1 (en) * 2016-11-14 2024-04-10 The Charles Stark Draper Laboratory Inc. Compliant optrodes for monitoring and stimulating biological tissue with patterned light

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子
JP2011091251A (ja) * 2009-10-23 2011-05-06 Nichia Corp 窒化物半導体発光素子
JP2012069988A (ja) * 2011-11-29 2012-04-05 Toshiba Corp 半導体発光素子及びその製造方法
JP2013012683A (ja) * 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298090A (ja) 1998-04-09 1999-10-29 Nichia Chem Ind Ltd 窒化物半導体素子
TWI360891B (en) * 2007-04-09 2012-03-21 Epistar Corp Light emitting device
CN102760796B (zh) * 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
JP5948776B2 (ja) * 2011-09-27 2016-07-06 ソニー株式会社 発光素子及びその製造方法
KR20130058406A (ko) * 2011-11-25 2013-06-04 삼성전자주식회사 반도체 발광소자
TWI524551B (zh) * 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子
JP2011091251A (ja) * 2009-10-23 2011-05-06 Nichia Corp 窒化物半導体発光素子
JP2013012683A (ja) * 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2012069988A (ja) * 2011-11-29 2012-04-05 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7448626B1 (ja) 2022-12-23 2024-03-12 日機装株式会社 窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20160163928A1 (en) 2016-06-09
JP2015023238A (ja) 2015-02-02
TW201523920A (zh) 2015-06-16
KR20160003245A (ko) 2016-01-08
JP5858246B2 (ja) 2016-02-10
TWI602321B (zh) 2017-10-11
KR101692181B1 (ko) 2017-01-02

Similar Documents

Publication Publication Date Title
US12507504B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
TWI683448B (zh) Iii族氮化物半導體發光元件及其製造方法
US10283671B2 (en) Method of producing III nitride semiconductor light-emitting device
CN102668138B (zh) 氮化物半导体发光元件及其制造方法
CN102738329A (zh) 第iii族氮化物半导体发光器件
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
CN112753108A (zh) Iii族氮化物半导体发光元件及其制造方法
KR20130128931A (ko) Ｎ형 알루미늄 갈륨 나이트라이드 박막 및 자외선 발광소자
JP5858246B2 (ja) 窒化物半導体発光素子及びその製造方法
JP6725242B2 (ja) 半導体発光素子およびその製造方法
TWI666790B (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
WO2007091637A1 (ja) 半導体発光素子およびその製造方法
KR102359845B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP5800251B2 (ja) Ｌｅｄ素子
KR20130015112A (ko) 발광 다이오드 및 그것을 제조하는 방법
JP2014146684A (ja) 半導体発光素子及びその製造方法
JP5800252B2 (ja) Ｌｅｄ素子
JP2017117845A (ja) 半導体発光素子およびその製造方法
JP6478685B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14829370

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157034271

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14906704

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14829370

Country of ref document: EP

Kind code of ref document: A1